WO2020188838A1

WO2020188838A1 - 発光装置、光学装置および情報処理装置

Info

Publication number: WO2020188838A1
Application number: PCT/JP2019/024550
Authority: WO
Inventors: 逆井　一宏; 大介井口; 健史皆見; 佳則白川; 智明崎田; 勤大塚
Original assignee: 富士ゼロックス株式会社
Priority date: 2019-03-20
Filing date: 2019-06-20
Publication date: 2020-09-24
Also published as: EP3943975B1; EP3943975A4; JP2020155622A; US11732884B2; US20210325034A1; EP3943975A1; CN113412435A

Abstract

発光装置は、配線基板と、配線基板上に設けられた基材と、互いに対向する第１の側面および第２の側面と、第１の側面および第２の側面とを接続する、互いに対向する第３の側面および第４の側面とを有し、基材上に設けられた発光素子アレイと、第１の側面側の配線基板上に設けられ、発光素子アレイを駆動する駆動部と、第１の側面側の基材上に設けられた第１の回路素子と、第２の側面側の基材上に設けられ、第１の回路素子よりも基材上での占有面積が大きい第２の回路素子と、第３の側面側および第４の側面側に設けられ、発光素子アレイの上面電極から発光素子アレイの外側に向けて延びる配線部材と、を備える。

Description

発光装置、光学装置および情報処理装置

　本発明は、発光装置、光学装置および情報処理装置に関する。

　特許文献１には、光源と、所定の平面上において互いに隣接して配置される複数のレンズを有すると共に、光源が出射する光を拡散する光拡散部材と、光拡散部材によって拡散された光が被写体で反射した反射光を受光する撮像素子と、を備え、複数のレンズは、拡散された光における干渉縞の周期が三画素以下となるように配置された撮像装置が記載されている。

日本国特開２０１８－５４７６９号公報

　ところで、発光素子アレイを駆動する回路のインダクタンスを低減したい場合など、発光素子アレイの一つの側面側だけでなく、複数の側面側にボンディングワイヤ等の配線を設ける場合がある。さらに、受光素子や温度検知素子など、複数の回路素子を発光素子アレイの側面に近接配置させる必要がある場合がある。このような場合、発光素子アレイの駆動部側の基材上と、発光素子アレイを挟んで駆動部と反対側の基材上とに回路素子を配置するとともに、残りの側面側にボンディングワイヤ等の配線を設ける構成が考えられる。しかしながら、複数の回路素子の大きさが異なる場合、駆動部側に大きい方の回路素子を配置すると、駆動部と発光素子アレイとを近接させづらく、回路のインダクタンスが増加してしまう場合がある。

　本発明の少なくとも一の実施形態は、発光素子アレイの駆動部側に占有面積の大きい回路素子を設ける構成と比較し、駆動部と発光素子アレイとを近接させやすい構造の発光装置などを提供する。

　本発明の第１態様は、配線基板と、前記配線基板上に設けられた基材と、互いに対向する第１の側面および第２の側面と、当該第１の側面および当該第２の側面とを接続する、互いに対向する第３の側面および第４の側面とを有し、前記基材上に設けられた発光素子アレイと、前記第１の側面側の前記配線基板上に設けられ、前記発光素子アレイを駆動する駆動部と、前記第１の側面側の前記基材上に設けられた第１の回路素子と、前記第２の側面側の前記基材上に設けられ、前記第１の回路素子よりも前記基材上での占有面積が大きい第２の回路素子と、前記第３の側面側および第４の側面側に設けられ、前記発光素子アレイの上面電極から当該発光素子アレイの外側に向けて延びる配線部材と、を備えた発光装置である。
　本発明の第２態様は、前記第１の回路素子および前記第２の回路素子の少なくとも一方は、前記発光素子アレイが出射した光を受光する受光素子である第１態様の発光装置である。
　本発明の第３態様は、前記第１の回路素子および前記第２の回路素子の少なくとも一方は、前記基材の温度を検知する温度検知素子である第１態様の発光装置である。
　本発明の第４態様は、前記第１の回路素子および前記第２の回路素子の一方は、前記基材の温度を検知する温度検知素子であり、他方は、前記発光素子アレイが出射した光を受光する受光素子である第１態様の発光装置である。
　本発明の第５態様は、前記第１の側面と前記第１の回路素子との間、および前記第２の側面と前記第２の回路素子との間には、前記発光素子アレイの上面電極から当該発光素子アレイの外側に向けて延びる前記配線部材が設けられていない第１態様～第４態様のいずれかの発光装置である。
　本発明の第６態様は、前記発光素子アレイの出射経路上に、当該発光素子アレイから出射された光を外部に向けて拡散する光拡散部材が設けられている第１態様～第５態様のいずれかの発光装置である。
　本発明の第７態様は、前記第１の回路素子および前記第２の回路素子の少なくとも一方は、前記発光素子アレイが出射した光を受光する受光素子であり、前記光拡散部材は、平面視において前記発光素子アレイおよび前記受光素子と重なる位置に設けられている第６態様の発光装置である。
　本発明の第８態様は、前記第１の回路素子および前記第２の回路素子の一方は、前記発光素子アレイが出射した光を受光する受光素子であり、他方は、受光素子以外の回路素子であり、前記光拡散部材は、平面視において、前記受光素子以外の回路素子とは重ならず、当該発光素子アレイおよび当該受光素子と重なる位置に設けられている第６態様の発光装置である。
　本発明の第９態様は、前記発光素子アレイは、互いに並列に接続された複数の発光素子を有する第１態様～第８態様のいずれかの発光装置である。
　本発明の第１０態様は、第１態様～第９態様のいずれかの発光装置と、前記発光装置が備える発光素子アレイから出射され被測定物で反射された反射光を受光する受光部と、を備え、前記受光部は、前記発光素子アレイから光が出射されてから当該受光部で受光されるまでの時間に相当する信号を出力する光学装置である。
　本発明の第１１態様は、第１０態様の光学装置と、前記光学装置が備える発光素子アレイから出射され被測定物で反射され、当該光学装置が備える受光部が受光した反射光に基づき、当該被測定物の三次元形状を特定する形状特定部と、を備える情報処理装置である。
　本発明の第１２態様は、前記形状特定部での特定結果に基づき、自装置の使用に関する認証処理を行う認証処理部と、を備える第１１態様の情報処理装置である。

　第１態様の発明によれば、発光素子アレイの駆動部側に占有面積の大きい回路素子を設ける構成と比較し、駆動部と発光素子アレイとを近接させやすい。
　第２態様の発明によれば、発光素子アレイが出射した光が受光される。
　第３態様の発明によれば、基材を介して発光素子アレイの温度が検知される。
　第４態様の発明によれば、発光素子アレイが出射した光が受光されるとともに、基材を介して発光素子アレイの温度が検知される。
　第５態様の発明によれば、第１の側面と第１の回路素子との間、および第２の側面と第２の回路素子との間に配線部材が設けられている場合と比較し、回路素子を発光素子アレイに近接して配置しやすい。
　第６態様の発明によれば、光拡散部材がない構成と比較し、発光素子アレイから出射された光が広い範囲に照射される。
　第７態様の発明によれば、発光素子アレイおよび受光素子と重なる位置に設けられていない場合と比較し、発光素子アレイから出射されて光拡散部材で反射した光に対する受光素子での受光量が増加する。
　第８態様の発明によれば、発光素子アレイ、受光素子、および受光素子以外の回路素子と重なる位置に設けられている場合と比較し、光拡散部材の大きさが小さくて済む。
　第９態様の発明によれば、発光素子を個別に駆動する構成と比較し、強い強度の光が同時に照射される。
　第１０態様の発明によれば、三次元測定が行える光学装置が提供される。
　第１１態様の発明によれば、三次元形状を測定できる情報処理装置が提供される。
　第１２態様の発明によれば、三次元形状に基づく認証処理を搭載した情報処理装置が提供される。

図１は情報処理装置の一例を示す図である。図２は情報処理装置の構成を説明するブロック図である。図３は発光素子アレイの平面図である。図４は発光素子アレイにおける１個のＶＣＳＥＬの断面構造を説明する図である。図５は光拡散部材の一例を説明する図であり、図５に含まれている（ａ）は平面図であり、図５に含まれている（ｂ）は（ａ）のＶＢ－ＶＢ線での断面図である。図６はローサイド駆動により発光素子アレイを駆動する等価回路の一例を示す図である。図７は本実施の形態が適用される発光装置を説明する図であり、図７に含まれている（ａ）は平面図であり、図７に含まれている（ｂ）は（ａ）のＶＩＩＢ－ＶＩＩＢ線での断面図であり、図７に含まれている（ｃ）は（ａ）のＶＩＩＣ－ＶＩＩＣ線での断面図である。図８は配線基板および基材に設けられる配線パターンを説明する図であり、図８に含まれている（ａ）は配線基板の表面であり、図８に含まれている（ｂ）は基材の表面であり、図８に含まれている（ｃ）は基材の裏面である。図９は比較のために示す本実施の形態が適用されない発光装置を説明する平面図である。

　以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
　情報処理装置は、その情報処理装置にアクセスしたユーザがアクセスすることが許可されているか否かを識別し、アクセスが許可されているユーザであることが認証された場合にのみ、自装置である情報処理装置の使用を許可するようになっていることが多い。これまで、パスワード、指紋、虹彩などにより、ユーザを認証する方法が用いられてきた。最近では、さらにセキュリティ性の高い認証方法が求められている。この方法として、ユーザの顔の形状など、三次元像による認証が行われるようになっている。
　ここでは、情報処理装置は、一例として携帯型情報処理端末であるとして説明し、三次元像として捉えられた顔の形状を認識することで、ユーザを認証するとして説明する。なお、情報処理装置は、携帯型情報処理端末以外のパーソナルコンピュータ（ＰＣ）などの情報処理装置に適用しうる。
　さらに、本実施の形態で説明する構成、機能、方法等は、顔の形状の認識以外の三次元形状を被測定物とした認識にも適用しうる。すなわち、顔以外の物体の形状の認識に適用してもよい。また、被測定物までの距離は問わない。

（情報処理装置１）
　図１は、情報処理装置１の一例を示す図である。前述したように、情報処理装置１は、一例として携帯型情報処理端末である。
　情報処理装置１は、ユーザインターフェイス部（以下では、ＵＩ部と表記する。）２と三次元像を取得する光学装置３とを備える。ＵＩ部２は、例えばユーザに対して情報を表示する表示デバイスとユーザの操作により情報処理に対する指示が入力される入力デバイスとが一体化されて構成されている。表示デバイスは、例えば液晶ディスプレイや有機ＥＬディスプレイであり、入力デバイスは、例えばタッチパネルである。

　光学装置３は、発光装置４と、三次元センサ（以下では、３Ｄセンサと表記する。）５とを備える。発光装置４は、三次元像を取得するための被測定物、ここで説明する例では顔に向けて光を照射する。３Ｄセンサ５は、発光装置４が照射して顔で反射されて戻ってきた光を取得する。ここでは、光の飛行時間による、いわゆるＴｏＦ（Time of Flight）法に基づいて、顔の三次元像を取得するとする。以下では、顔の三次元像を取得する場合であっても、顔を被測定物と表記する。なお、顔以外を被測定物として三次元像を取得してもよい。三次元像を取得することを、３Ｄセンシングと表記することがある。３Ｄセンサ５は、受光部の一例である。

　なお、情報処理装置１は、ＣＰＵ、ＲＯＭ、ＲＡＭなどを含むコンピュータとして構成されている。なお、ＲＯＭには、不揮発性の書き換え可能なメモリ、例えばフラッシュメモリを含む。そして、ＲＯＭに蓄積されたプログラムや定数が、ＲＡＭに展開されて、ＣＰＵが実行することによって、情報処理装置１が動作し、各種の情報処理が実行される。

　図２は、情報処理装置１の構成を説明するブロック図である。
　情報処理装置１は、上記した光学装置３と、光学装置制御部８と、システム制御部９とを備える。光学装置制御部８は、光学装置３を制御する。そして、光学装置制御部８は、形状特定部８１を含む。システム制御部９は、情報処理装置１全体をシステムとして制御する。そして、システム制御部９は、認証処理部９１を含む。そして、システム制御部９には、ＵＩ部２、スピーカ９２、二次元カメラ（図２では、２Ｄカメラと表記する。）９３などが接続されている。
　以下、順に説明する。

　光学装置３が備える発光装置４は、配線基板１０と、基材１００と、発光素子アレイ２０と、光拡散部材３０と、光量監視用受光素子（図２および以下では、ＰＤと表記する。）４０と、温度検知用素子（図２および以下では、ＴＤと表記する。）４５と、駆動部５０と、保持部６０と、キャパシタ７０とを備える。さらに、発光装置４は、駆動部５０を動作させるために、抵抗素子６、キャパシタ７などの受動素子を備える。なお、キャパシタ７０として２個を図示しているが、１個でもよく、２個を超える数であってもよい。さらに、抵抗素子６およびキャパシタ７のそれぞれは、複数あってよい。ここでは、発光素子アレイ、ＰＤ４０および駆動部５０以外のキャパシタ７０、３Ｄセンサ５、抵抗素子６、キャパシタ７などをそれぞれ区別しないで回路部品と表記することがある。

　発光素子アレイ２０、ＰＤ４０及びＴＤ４５は、基材１００上に設けられている。基材１００は、電気絶縁性部材で構成されている。そして、基材１００、駆動部５０、キャパシタ７０、抵抗素子６、キャパシタ７は、配線基板１０上に設けられている。

　発光素子アレイ２０は、複数の発光素子が二次元に配列されたアレイとして構成されている（後述する図３参照）。発光素子は、一例として垂直共振器面発光レーザ素子ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）である。以下では、発光素子は垂直共振器面発光レーザ素子ＶＣＳＥＬであるとして説明する。そして、垂直共振器面発光レーザ素子ＶＣＳＥＬをＶＣＳＥＬと表記する。発光素子アレイ２０は、配線基板１０または基材１００の表面に対して垂直方向に光を出射する。ＴｏＦ法により三次元センシングを行う場合、発光素子アレイ２０は、駆動部５０により、例えば、１００ＭＨｚ以上で、且つ、立ち上り時間が１ｎｓ以下のパルス光（以下では、出射光パルスと表記する。）を出射することが求められる。また、顔認証を例とする場合、光が照射される距離は１０ｃｍ程度から１ｍ程度である。そして、３Ｄ形状として測定する範囲は、１ｍ角程度である。このため、発光素子アレイ２０は、大出力であって、発光素子アレイ２０の発熱を効率よく放熱することが求められる。なお、光が照射される距離を測定距離と表記し、被測定物の３Ｄ形状を測定する範囲を測定範囲または照射範囲と表記する。また、測定範囲または照射範囲に仮想的に設けられる面を照射面と表記する。

　ＰＤ４０は、受光した光量（以下では、受光量と表記する。）に応じた電気信号を出力する、アノードとなるｐ型のＳｉ領域、ｉ（イントリンシック）型のＳｉ領域、カソードとなるｎ型のＳｉ領域で構成されたｐｉｎ型などのフォトダイオードである。そして、ｐ型のＳｉ領域にアノード電極が設けられ、ｎ型のＳｉ領域にカソード電極が設けられている。なお、ＰＤ４０は、受光素子の一例であり、第１の回路素子の一例である。

　ＴＤ４５は、基材１００の温度を測定する温度センサ素子である。ＴＤ４５は、例えば、表面実装型の負特性サーミスタ（ＮＴＣ：Negative Temperature Coefficient Thermistor）や正特性サーミスタ（ＰＴＣ：Positive Temperature Coefficient Thermistor）である。負特性サーミスタは、温度が上がると抵抗値が下がり、正特性サーミスタは、ある一定の温度を超えると、抵抗値が急上昇する。ＴＤ４５は、上記の特性を利用して、基材１００の温度を検知して、間接的に発光素子アレイ２０の温度を監視する。よって、ＴＤ４５は、発光素子アレイ２０に近接して配置されるとよい。サーミスタは極性を有しないが、他の温度センサ素子には、極性を有するものがある。なお、ＴＤ４５は、受光素子以外の回路素子であって、第２の回路素子の一例である。

　光拡散部材３０は、発光素子アレイ２０およびＰＤ４０を覆うように設けられる。つまり、光拡散部材３０は、基材１００上に設けられた保持部６０により、基材１００上の発光素子アレイ２０およびＰＤ４０から予め定められた距離離して設けられている。なお、光拡散部材３０が発光素子アレイ２０およびＰＤ４０を覆うとは、光拡散部材３０が発光素子アレイ２０の出射する光の出射経路上に設けられ、発光素子アレイ２０が出射する光が光拡散部材３０を透過するように設けられていることを言う。後述するように、平面視した場合に、発光素子アレイ２０およびＰＤ４０と光拡散部材３０とが重なる状態を言う。ここで、平面視とは、後述する図３、図７の（ａ）などにおいて、ｘｙ平面で見た場合を指す。なお、ＰＤ４０は、発光素子アレイ２０が出射した光の内、光拡散部材３０によって反射された光の一部を受光しやすいように、光拡散部材３０によって覆われる位置であって、発光素子アレイ２０に近接して配置されるとよい。ここでは、光拡散部材３０は、ＴＤ４５も覆うように設けられているが、光拡散部材３０が、ＴＤ４５を覆わないようにしてもよい。光拡散部材３０がＴＤ４５を覆わないようにすれば、高価な光拡散部材３０の面積が小さくて済む。

　保持部６０は、発光素子アレイ２０、ＰＤ４０およびＴＤ４５を囲むように設けられた壁６１Ａ、６１Ｂ、６２Ａ、６２Ｂを備える。ここでは、基材１００の外形、光拡散部材３０の外形および保持部６０の外形が同じであるとした。このため、基材１００、光拡散部材３０および保持部６０の外縁が重なっている。なお、基材１００の外形が光拡散部材３０の外形や保持部６０の外形より大きくてもよい。

　発光装置４における配線基板１０、基材１００、発光素子アレイ２０、光拡散部材３０、駆動部５０および保持部６０の詳細については、後述する。

　３Ｄセンサ５は、複数の受光セルを備える。例えば、各受光セルは、発光素子アレイ２０からの出射光パルスに対する被測定物からのパルス状の反射光（以下では、受光パルスと表記する。）を受光し、受光されるまでの時間に対応する電荷を受光セル毎に蓄積するように構成されている。３Ｄセンサ５は、各受光セルが２つのゲートとそれらに対応した電荷蓄積部とを備えたＣＭＯＳ構造のデバイスとして構成されている。そして、２つのゲートに交互にパルスを加えることによって、発生した光電子を２つの電荷蓄積部の何れかに高速に転送する。２つの電荷蓄積部には、出射光パルスと受光パルスとの位相差に応じた電荷が蓄積される。そして、３Ｄセンサ５は、ＡＤコンバータを介して、受光セル毎に出射光パルスと受光パルスとの位相差に応じたデジタル値を信号として出力する。すなわち、３Ｄセンサ５は、発光素子アレイ２０から光が出射されてから３Ｄセンサ５で受光されるまでの時間に相当する信号を出力する。なお、ＡＤコンバータは、３Ｄセンサ５が備えてもよく、３Ｄセンサ５の外部に設けられてもよい。

　以上説明したように、顔認証を例とする場合、発光素子アレイ２０は、距離が１０ｃｍ程度から１ｍ程度で１ｍ角程度の照射範囲に光を照射することが求められる。そして、被測定物からの反射光を３Ｄセンサ５が受光することで、被測定物の３Ｄ形状が測定される。このことから、発光素子アレイ２０は大出力であることが求められる。このため、発光素子アレイ２０から熱が効率よく放熱されることが求められる。

　光学装置制御部８の形状特定部８１は、３Ｄセンサ５から受光セル毎に得られるデジタル値を取得し、受光セル毎に被測定物までの距離を算出する。そして算出された距離により、被測定物の３Ｄ形状を特定する。

　システム制御部９の認証処理部９１は、形状特定部８１が特定した特定結果である被測定物の３Ｄ形状がＲＯＭなどに予め蓄積された３Ｄ形状である場合に、情報処理装置１の使用に関する認証処理を行う。なお、情報処理装置１の使用に関する認証処理とは、一例として、自装置である情報処理装置１の使用を許可するか否かの処理である。例えば、被測定物である顔の３Ｄ形状が、ＲＯＭ等の記憶部材に記憶された顔形状に一致すると判断される場合には、情報処理装置１が提供する各種アプリケーション等を含む情報処理装置１の使用が許可される。
　上記の形状特定部８１および認証処理部９１は、一例として、プログラムによって構成される。また、ＡＳＩＣやＦＰＧＡ等の集積回路で構成されてもよい。さらには、プログラム等のソフトウエアとＡＳＩＣ等の集積回路とで構成されてもよい。

　図２では、光学装置３、光学装置制御部８およびシステム制御部９をそれぞれ分けて示したが、システム制御部９が光学装置制御部８を含んでもよい。また、光学装置制御部８が光学装置３に含まれてもよい。さらに、光学装置３、光学装置制御部８およびシステム制御部９が一体に構成されてもよい。

　次に、発光装置４を説明する前に、発光装置４を構成する発光素子アレイ２０、光拡散部材３０、および発光素子アレイ２０を駆動する回路を説明する。なお、発光素子アレイ２０を駆動する回路は、駆動部５０、キャパシタ７０、ＰＤ４０およびＴＤ４５を含む。

（発光素子アレイ２０の構成）
　図３は、発光素子アレイ２０の平面図である。発光素子アレイ２０は、複数のＶＣＳＥＬが二次元のアレイ状に配列されて構成されている。紙面の右方向をｘ方向、紙面の上方向をｙ方向とする。ｘ方向およびｙ方向に反時計回りで直交する方向をｚ方向とする。なお、各図面におけるｘ、ｙ、ｚ方向は、共通である。なお、表面とは、＋ｚ方向側の面を言い、裏面とは、－ｚ方向側の面を言う。他の場合も同様である。

　ＶＣＳＥＬは、半導体基板２００（後述する図４参照）上に積層された下部多層膜反射鏡と上部多層膜反射鏡との間に発光領域となる活性領域を設け、半導体基板２００と垂直方向にレーザ光を出射させる発光素子である。このことから、二次元のアレイ化が容易である。発光素子アレイ２０の備えるＶＣＳＥＬの数は、一例として、１００個～１０００個である。なお、複数のＶＣＳＥＬは、互いに並列に接続され、並列に駆動される。なお、上記のＶＣＳＥＬの数は一例であり、測定距離や測定範囲に応じて設定されればよい。

　発光素子アレイ２０の表面には、複数のＶＣＳＥＬに共通のアノード電極２１８（後述する図４参照）が設けられている。発光素子アレイ２０の裏面には、カソード電極２１４が設けられている（後述する図４参照）。つまり、複数のＶＣＳＥＬは、並列接続されている。複数のＶＣＳＥＬを並列接続して駆動することで、ＶＣＳＥＬを個別に駆動する場合に比べ、強い強度の光が同時に出射されて被測定物に照射される。

　ここでは、発光素子アレイ２０は、平面視した場合の形状である平面形状が四角形であるとする。そして、＋ｘ方向側の側面を側面２１Ａ、－ｘ方向側の側面を側面２１Ｂ、＋ｙ方向側の側面を側面２２Ａおよび－ｙ方向側の側面を側面２２Ｂと表記する。側面２１Ａと側面２１Ｂとが対向する。側面２２Ａと側面２２Ｂとは、それぞれが側面２１Ａと側面２１Ｂとをつなぐとともに、対向する。ここで、側面２１Ａが第１の側面、側面２１Ｂが第２の側面、側面２２Ａが第３の側面および側面２２Ｂが第４の側面の一例である。

（ＶＣＳＥＬの構造）
　図４は、発光素子アレイ２０における１個のＶＣＳＥＬの断面構造を説明する図である。このＶＣＳＥＬは、λ共振器構造のＶＣＳＥＬである。紙面の上方向をｚ方向とする。

　ＶＣＳＥＬは、ｎ型のＧａＡｓなどの半導体基板２００上に、Ａｌ組成の異なるＡｌＧａＡｓ層を交互に重ねたｎ型の下部分布ブラック型反射鏡（ＤＢＲ：Distributed Bragg Reflector）２０２と、上部スペーサ層および下部スペーサ層に挟まれた量子井戸層を含む活性領域２０６と、Ａｌ組成の異なるＡｌＧａＡｓ層を交互に重ねたｐ型の上部分布ブラック型反射鏡２０８とが順に積層されて構成されている。以下では、分布ブラック型反射鏡をＤＢＲと表記する。

　ｎ型の下部ＤＢＲ２０２は、Ａｌ_０．９Ｇａ_０．１Ａｓ層とＧａＡｓ層とをペアとした積層体で、各層の厚さはλ／４ｎ_ｒ（但し、λは発振波長、ｎ_ｒは媒質の屈折率）であり、これらを交互に４０周期で積層してある。ｎ型不純物であるシリコンをドーピングした後のキャリア濃度は、例えば、３×１０^１８ｃｍ^－３である。

　活性領域２０６は、下部スペーサ層と、量子井戸活性層と、上部スペーサ層とが積層されて構成されている。例えば、下部スペーサ層は、アンドープのＡｌ_０．６Ｇａ_０．４Ａｓ層であり、量子井戸活性層は、アンドープのＩｎＧａＡｓ量子井戸層およびアンドープのＧａＡｓ障壁層であり、上部スペーサ層は、アンドープのＡｌ_０．６Ｇａ_０．４Ａｓ層である。

　ｐ型の上部ＤＢＲ２０８は、ｐ型のＡｌ_０．９Ｇａ_０．１Ａｓ層とＧａＡｓ層とをペアとした積層体で、各層の厚さはλ／４ｎ_ｒであり、これらを交互に２９周期積層してある。ｐ型不純物であるカーボンをドーピングした後のキャリア濃度は、例えば、３×１０^１８ｃｍ^－３である。好ましくは、上部ＤＢＲ２０８の最上層には、ｐ型ＧａＡｓからなるコンタクト層が形成され、上部ＤＢＲ２０８の最下層もしくはその内部に、ｐ型ＡｌＡｓの電流狭窄層２１０が形成されている。

　上部ＤＢＲ２０８から下部ＤＢＲ２０２に至るまで積層された半導体層をエッチングすることにより、半導体基板２００上に円柱状のメサＭが形成される。これにより、電流狭窄層２１０は、メサＭの側面に露出する。酸化工程により、電流狭窄層２１０には、メサＭの側面から酸化された酸化領域２１０Ａと酸化領域２１０Ａによって囲まれた導電領域２１０Ｂとが形成される。なお、酸化工程において、ＡｌＡｓ層はＡｌＧａＡｓ層よりも酸化速度が速く、酸化領域２１０Ａは、メサＭの側面から内部に向けてほぼ一定の速度で酸化されるため、導電領域２１０Ｂの平面形状は、メサＭの外形を反映した形状、すなわち円形状となり、その中心は、メサＭの軸方向（一点鎖線）とほぼ一致する。本実施の形態において、メサＭは、柱状構造をなしている。

　メサＭの最上層には、Ｔｉ／Ａｕなどを積層した金属製の環状のｐ側電極２１２が形成される。ｐ側電極２１２は、上部ＤＢＲ２０８に設けられたコンタクト層にオーミック接触する。環状のｐ側電極２１２の内側は、レーザ光が外部へ出射される光出射口２１２Ａとなる。つまり、ＶＣＳＥＬでは、半導体基板２００に垂直な方向に光が出射され、メサＭの軸方向が光軸になる。さらに、半導体基板２００の裏面には、ｎ側電極としてカソード電極２１４が形成される。なお、ｐ側電極２１２の内側の上部ＤＢＲ２０８の表面が光出射面である。つまり、ＶＣＳＥＬの光軸方向が、光出射方向になる。

　そして、ｐ側電極２１２のアノード電極（後述するアノード電極２１８）が接続される部分および光出射口２１２Ａを除いて、メサＭの表面を覆うように、絶縁層２１６が設けられる。そして、光出射口２１２Ａを除いて、アノード電極２１８がｐ側電極２１２とオーミック接触するように設けられる。なお、アノード電極２１８は、複数のＶＣＳＥＬに共通に設けられている。つまり、発光素子アレイ２０を構成する複数のＶＣＳＥＬは、各々のｐ側電極２１２がアノード電極２１８により並列接続されている。なお、アノード電極２１８は、発光素子アレイの上面電極の一例である。

　なお、ＶＣＳＥＬは、単一横モードで発振してもよく、多重横モードで発振してもよい。一例として、ＶＣＳＥＬの１個の光出力は、４ｍＷ～８ｍＷである。よって、例えば５００個のＶＣＳＥＬで発光素子アレイ２０が構成されている場合、発光素子アレイ２０の光出力は、２Ｗ～４Ｗになる。このような大出力の発光素子アレイ２０では、発光素子アレイ２０からの発熱が大きい。

（光拡散部材３０の構成）
　図５は、光拡散部材３０の一例を説明する図である。図５の（ａ）は、平面図、図５の（ｂ）は、図５の（ａ）のＶＢ－ＶＢ線での断面図である。図５の（ａ）において、紙面の右方向をｘ方向、紙面の上方向をｙ方向とする。ｘ方向およびｙ方向に反時計回りで直交する方向をｚ方向とする。よって、図５の（ｂ）において、紙面の右方向がｘ方向、紙面の上方向がｚ方向となる。

　図５の（ｂ）に示すように、光拡散部材３０は、両面が平行で平坦なガラス基材３１の裏面に光を拡散させるための凹凸が形成された樹脂層３２を備える。光拡散部材３０は、発光素子アレイ２０のＶＣＳＥＬから入射する光の拡がり角をさらに拡げて出射する。つまり、光拡散部材３０の樹脂層３２に形成された凹凸は、光を屈折させたり、散乱させたりして、入射する光の拡がり角αより出射する光の拡がり角βを大きくする。つまり、図５に示すように、ＶＣＳＥＬから出射される光の拡がり角αより、光拡散部材３０を透過して光拡散部材３０から出射される光の拡がり角βが大きくなる（α＜β）。このため、光拡散部材３０を用いると、光拡散部材３０を用いない場合に比べ、発光素子アレイ２０の出射する光が照射される照射面の面積が拡大される。また、照射面における光密度が低下する。なお、光密度とは、単位面積当たりの放射照度をいい、拡がり角α、βは、半値全幅（ＦＷＨＭ）である。

　そして、光拡散部材３０は、例えば、平面形状が四角形であって、ｘ方向の幅Ｗ_ｘおよびｙ方向の縦幅Ｗ_ｙが１ｍｍ～１０ｍｍ、ｚ方向の厚みｔ_ｄが０．１ｍｍ～１ｍｍである。そして、光拡散部材３０が以上のような大きさおよび形状であれば、特に、携帯型情報処理端末の顔認証や、数ｍ程度までの比較的近距離の計測に適した光拡散部材が提供される。なお、光拡散部材３０は、平面形状が、多角形や円形など、他の形状であってもよい。

（発光素子アレイ２０を駆動する回路）
　発光素子アレイ２０をより高速に駆動させたい場合は、ローサイド駆動するのがよい。ローサイド駆動とは、ＶＣＳＥＬなどの駆動対象に対して、電流経路の下流側にＭＯＳトランジスタ等の駆動素子を位置させた構成を言う。逆に、上流側に駆動素子を位置させた構成をハイサイド駆動と言う。

　図６は、ローサイド駆動により発光素子アレイ２０を駆動する等価回路の一例を示す図である。図６では、発光素子アレイ２０のＶＣＳＥＬと、駆動部５０と、キャパシタ７０と、電源８２と、ＰＤ４０と、ＰＤ４０に流れる電流を検出する光量検出用抵抗素子４１と、ＴＤ４５と、ＴＤ４５に流れる電流を検出する温度検出用抵抗素子４６を示す。なお、キャパシタ７０は、電源８２に対して並列接続されている。
　電源８２は、図２に示した光学装置制御部８に設けられている。電源８２は、＋側を電源電位とし、－側を接地電位とする直流電圧を発生する。電源電位は、電源線８３に供給され、接地電位は、接地線８４に供給される。

　発光素子アレイ２０は、前述したように複数のＶＣＳＥＬが並列接続されて構成されている。ＶＣＳＥＬのアノード電極２１８（図４参照）が電源線８３に接続される。
　駆動部５０は、ｎチャネル型のＭＯＳトランジスタ５１と、ＭＯＳトランジスタ５１をオンオフする信号発生回路５２とを備える。ＭＯＳトランジスタ５１のドレインは、ＶＣＳＥＬのカソード電極２１４（図４参照）に接続される。ＭＯＳトランジスタ５１のソースは、接地線８４に接続される。そして、ＭＯＳトランジスタ５１のゲートは、信号発生回路５２に接続される。つまり、ＶＣＳＥＬと駆動部５０のＭＯＳトランジスタ５１とは、電源線８３と接地線８４との間に直列接続されている。信号発生回路５２は、光学装置制御部８の制御により、ＭＯＳトランジスタ５１をオン状態にする「Ｈレベル」の信号と、ＭＯＳトランジスタ５１をオフ状態にする「Ｌレベル」の信号とを発生する。

　キャパシタ７０は、それぞれの一方の端子が電源線８３に接続され、他方の端子が接地線８４に接続されている。つまり、キャパシタ７０は、電源８２に対して並列接続されている。キャパシタ７０が複数ある場合には、複数のキャパシタ７０は、並列接続される。なお、キャパシタ７０は、例えば電解コンデンサやセラミックコンデンサなどである。

　ＰＤ４０は、カソード電極が電源線８３に接続され、アノード電極が光量検出用抵抗素子４１の一方の端子と接続されている。そして、光量検出用抵抗素子４１の他方の端子が接地線８４に接続されている。つまり、ＰＤ４０と光量検出用抵抗素子４１とは、電源線８３と接地線８４との間に直列接続されている。そして、ＰＤ４０と光量検出用抵抗素子４１との接続点である出力端子４２は、光学装置制御部８に接続されている。

　温度検出用抵抗素子４６は、一方の端子が電源線８３に接続され、他方の端子がＴＤ４５の一方の電極と接続されている。そして、ＴＤ４５の他方の電極が接地線８４に接続されている。つまり、温度検出用抵抗素子４６とＴＤ４５とは、電源線８３と接地線８４との間に直列接続されている。そして、温度検出用抵抗素子４６とＴＤ４５との接続点である出力端子４７は、光学装置制御部８に接続されている。

　次に、ローサイド駆動である発光素子アレイ２０の駆動方法を説明する。
　まず、駆動部５０における信号発生回路５２の発生する信号が「Ｌレベル」であるとする。この場合、ＭＯＳトランジスタ５１は、オフ状態である。つまり、ＭＯＳトランジスタ５１のソース－ドレイン間には電流が流れない。よって、直列接続されたＶＣＳＥＬにも、電流が流れない。ＶＣＳＥＬは非発光である。

　このとき、キャパシタ７０が、電源８２により充電される。つまり、キャパシタ７０の電源線８３に接続された一方の端子が電源電位になり、接地線８４に接続された他方の端子が接地電位になる。キャパシタ７０は、容量と電源電圧（＝電源電位－接地電位）と時間とで決まる電荷を蓄積する。

　次に、駆動部５０における信号発生回路５２の発生する信号が「Ｈレベル」になると、ＭＯＳトランジスタ５１がオフ状態からオン状態に移行する。すると、キャパシタ７０に蓄積されていた電荷が放電され、直列接続されたＭＯＳトランジスタ５１とＶＣＳＥＬとに電流が流れてＶＣＳＥＬが発光する。

　そして、駆動部５０における信号発生回路５２の発生する信号が「Ｌレベル」になると、ＭＯＳトランジスタ５１がオン状態からオフ状態に移行する。これにより、ＶＣＳＥＬの発光が停止する。すると、電源８２によりキャパシタ７０への電荷の蓄積が再開される。

　以上説明したように、信号発生回路５２の出力する信号が「Ｌレベル」と「Ｈレベル」とに移行する毎に、ＭＯＳトランジスタ５１がオンオフを繰り返し、ＶＣＳＥＬの発光が停止状態である非発光と発光とが繰り返される。つまり、ＶＣＳＥＬから光パルスが出射される。ＭＯＳトランジスタ５１のオンオフの繰り返しは、スイッチングと呼ばれることがある。ここでは、図６の等価回路に示すような、発光素子アレイ２０、ＭＯＳトランジスタ５１、キャパシタ７０などで構成され、発光素子アレイ２０への電流経路を、発光素子アレイ２０を駆動する回路または回路と表記する。

　なお、キャパシタ７０を設けずに、電源８２からＶＣＳＥＬに電荷（電流）を直接供給してもよいが、キャパシタ７０に電荷を蓄積し、蓄積された電荷をＭＯＳトランジスタ５１がオフからオンに移行した際に放電させて、ＶＣＳＥＬに電流を急激に供給することで、ＶＣＳＥＬの発光の立ち上り時間が短くなる。

　ＰＤ４０は、電源線８３と接地線８４との間に光量検出用抵抗素子４１を介して逆方向接続されている。このため、光が照射されていない状態では、電流が流れない。前述したように、ＰＤ４０がＶＣＳＥＬの出射する光の内、光拡散部材３０で反射された光の一部を受光すると、ＰＤ４０には受光量に応じた電流が流れる。よって、ＰＤ４０に流れる電流が出力端子４２の電圧として測定され、発光素子アレイ２０の光強度が検知される。そこで、光学装置制御部８は、ＰＤ４０の受光量により、発光素子アレイ２０の光強度が予め定められた光強度になるように制御する。例えば、光学装置制御部８は、発光素子アレイ２０の光強度が予め定められた光強度より小さい場合は、電源８２の電源電位を高くすることにより、キャパシタ７０が蓄積する電荷量を増加させて、ＶＣＳＥＬに流れる電流を増加させる。一方、発光素子アレイ２０の光強度が予め定められた光強度より多い場合は、電源８２の電源電位を低くすることにより、キャパシタ７０が蓄積する電荷量を減少させて、ＶＣＳＥＬに流れる電流を低減させる。このようにして、発光素子アレイ２０の光強度が制御される。

　また、ＰＤ４０の受光量が極端に低下した場合には、光拡散部材３０が外れたり、破損したりして、発光素子アレイ２０が出射する光が直接外部に照射されているおそれがある。このような場合には、光学装置制御部８によって、発光素子アレイ２０の光強度が抑制される。例えば、発光素子アレイ２０からの光の出射、つまり被測定物への光の照射が停止される。

　以上説明したように、ＰＤ４０は、発光素子アレイ２０の光強度を検知するために設けられている。よって、ＰＤ４０を発光素子アレイ２０から遠くに配置すればするほど、受光量が小さくなり、発光素子アレイ２０の光強度の検知感度が低下する。このため、ＰＤ４０は、発光素子アレイ２０の近傍に配置されることがよい。

　ＴＤ４５は、電源線８３と接地線８４との間に温度検出用抵抗素子４６と直列接続されている。よって、出力端子４７は、電源電圧（＝電源電位－接地電位）が温度検出用抵抗素子４６とＴＤ４５とで分圧された電圧となる。ＴＤ４５が例えば負特性（ＮＴＣ）サーミスタである場合、前述したように、基材１００の温度の上昇に伴って抵抗値が低下する。すると、出力端子４７の電圧が、基材１００の温度の上昇に伴って低下する。光学装置制御部８は、出力端子４７の電圧から、基材１００、つまり発光素子アレイ２０の温度を検知する。なお、発光素子アレイ２０は、温度が予め定められた許容温度を超える場合には、発光素子アレイ２０の動作が不安定になったり、破壊されたりするおそれがある。そこで、光学装置制御部８が出力端子４７の電圧から発光素子アレイ２０の温度が許容温度を超えたことを検知した場合には、光学装置制御部８は、駆動部５０を制御して、発光素子アレイ２０に流れる電流を抑制したり、発光素子アレイ２０に流れる電流を遮断したりする。このようにして、発光素子アレイ２０が過熱されるのが抑制される。

　以上説明したように、ＴＤ４５は、発光素子アレイ２０の温度を検知するために設けられている。よって、ＴＤ４５を発光素子アレイ２０から遠くに配置すればするほど、ＴＤ４５の温度の変化が小さくなり、発光素子アレイ２０の温度の検知感度が低下する。このため、ＴＤ４５は、発光素子アレイ２０の近傍に配置されることがよい。

　つまり、ＰＤ４０およびＴＤ４５は、発光素子アレイ２０に近接して配置したい回路素子の一例である。

（発光装置４）
　次に、発光装置４について、詳細に説明する。
　図７は、本実施の形態が適用される発光装置４を説明する図である。図７の（ａ）は、平面図、図７の（ｂ）は、図７の（ａ）のＶＩＩＢ－ＶＩＩＢ線での断面図、図７の（ｃ）は、図７の（ａ）のＶＩＩＣ－ＶＩＩＣ線での断面図である。ここで、図７の（ａ）において、紙面の右方向をｘ方向、紙面の上方向をｙ方向とする。ｘ方向およびｙ方向に反時計回りで直交する方向をｚ方向とする。よって、図７の（ｂ）、（ｃ）において、紙面の右方向がｘ方向、紙面の上方向がｚ方向になる。以下に示す同様の図面においても、同じである。

　図７の（ｂ）、（ｃ）に示すように、発光装置４は、配線基板１０上に、基材１００および駆動部５０が設けられている。そして、基材１００上に発光素子アレイ２０、ＰＤ４０、ＴＤ４５および保持部６０が設けられている。保持部６０上に、光拡散部材３０が設けられている。そして、図７の（ａ）、（ｃ）に示すように、発光素子アレイ２０、ＰＤ４０およびＴＤ４５は、光拡散部材３０で覆われている。よって、ＰＤ４０によって、発光素子アレイ２０が出射した光の内、光拡散部材３０の裏面で反射した光の一部が受光される。なお、保持部６０は、配線基板１０上に設けられていてもよい。

　そして、図７の（ａ）に示すように、発光装置４では、ＰＤ４０、発光素子アレイ２０、ＴＤ４５および駆動部５０がｘ方向に直線状に配列されている。ここでは、ＰＤ４０が基材１００上において占める面積が、ＴＤ４５が基材１００上を占める面積より大きいとする。なお、以下では、基材１００上において占める面積を占有面積と表記する。つまり、発光装置４は、ＰＤ４０およびＴＤ４５を発光素子アレイ２０に近接させて配列するが、発光素子アレイ２０の駆動部５０に近い側に占有面積の小さいＴＤ４５を配置し、駆動部５０から遠い側に占有面積の大きいＰＤ４０を配置している。

　このように配置することで、図７の（ａ）に示す、発光素子アレイ２０の駆動部５０側の端部から駆動部５０までの距離Ｄ１を、後述する比較例における距離Ｄ２と比較して、短くしている。なお、後述するように、発光素子アレイ２０のカソード電極２１４と駆動部５０のＭＯＳトランジスタ５１のドレイン（図６参照）とを接続する発光素子アレイ用カソード配線パターン１２がｘ方向に直線状に設けられている。よって、発光素子アレイ２０の駆動部５０側の端部から駆動部５０までの距離Ｄ１が短いと、発光素子アレイ用カソード配線パターン１２が短くなり、発光素子アレイ２０を駆動する回路のインダクタンスが小さくなる。
　以下詳細に説明する。

　配線基板１０は、例えば３層の多層基板である。つまり、配線基板１０は、基材や駆動部５０などが搭載される側から第１導電層、第２導電層、第３導電層を備える。さらに、第１導電層と第２導電層との間、第２導電層と第３導電層との間に、絶縁層を備える。例えば、第３導電層を電源線８３、第２導電層を接地線８４とする。そして、第１導電層により、発光素子アレイ２０への電流経路の一部を構成する発光素子アレイ用アノード配線パターン１１－１、１１－２、発光素子アレイ用カソード配線パターン１２、ＰＤ４０への電流経路の一部を構成するＰＤ用アノード配線パターン１３、ＰＤ用カソード配線パターン１４、ＴＤ４５への電流経路の一部を構成するＴＤ用アノード配線パターン１５、ＴＤ用カソード配線パターン１６（後述する図８参照）が形成される。さらに、第１導電層により、キャパシタ７０、抵抗素子６、キャパシタ７などの回路部品が接続される配線パターンが形成されるが、これらについては図示を省略する。このように、配線基板１０を多層基板とし、電源線８３を第３導電層とし、接地線８４を第２導電層として構成することで、電源電位および接地電位の変動が抑制されやすい。なお、発光素子アレイ用アノード配線パターン１１－１、１１－２、発光素子アレイ用カソード配線パターン１２、ＰＤ用アノード配線パターン１３、ＰＤ用カソード配線パターン１４、ＴＤ用アノード配線パターン１５、ＴＤ用カソード配線パターン１６など電流が流れる経路を配線パターンと表記する。そして、第１導電層で構成された配線パターンと第２導電層または第３導電層とは、ビアを介して電気的に接続される。ビアとは、例えば、配線基板１０を厚さ方向に貫いて設けられた孔に導電性材料が埋め込まれて構成された導電部である。

　第１導電層、第２導電層、第３導電層は、例えば銅（Ｃｕ）、銀（Ａｇ）などの金属またはこれらの金属を含む導電性ペーストなどの導電性材料で構成される。絶縁層は、例えばエポキシ樹脂、セラミックなどで構成される。

　基材１００は、電気絶縁性材料で構成されている。なお、基材１００上には発光素子アレイ２０が設けられるので、電気絶縁性で配線基板１０よりも熱伝導率が高い部材である熱放熱部材で構成されているとよい。電気絶縁性の熱放熱部材としては、窒化ケイ素や窒化アルミニウムなどのセラミックスがある。基材１００が熱放熱部材であれば、発光素子アレイ２０の発生する熱が基材１００を介して保持部６０、光拡散部材３０に伝導して放熱されやすくなり、放熱効率が向上する。

　基材１００の表面には、発光素子アレイ２０への電流経路の一部を構成する発光素子アレイ用アノード配線パターン１１１－１Ｆ、１１１－２Ｆ、発光素子アレイ用カソード配線パターン１１２Ｆ、ＰＤ４０への電流経路の一部を構成するＰＤ用アノード配線パターン１１３Ｆ、ＰＤ用カソード配線パターン１１４Ｆ、ＴＤ４５への電流経路の一部を構成するＴＤ用アノード配線パターン１１５Ｆ、ＴＤ用カソード配線パターン１１６Ｆが設けられている。なお、基材１００の裏面にも、発光素子アレイ２０への電流経路の一部を構成する発光素子アレイ用アノード配線パターン１１１－１Ｂ（後述する図８の（ｃ）参照）、１１１－２Ｂ、発光素子アレイ用カソード配線パターン１１２Ｂ、ＰＤ４０への電流経路の一部を構成するＰＤ用アノード配線パターン１１３Ｂ（後述する図８の（ｂ）参照）、ＰＤ用カソード配線パターン１１４Ｂ、ＴＤ４５への電流経路の一部を構成するＴＤ用アノード配線パターン１１５Ｂ（後述する図８の（ｃ）参照）、ＴＤ用カソード配線パターン１１６Ｂが設けられている。そして、基材１００の表面と裏面とにおいて、同じ数字の配線パターン間がビアで接続されている。例えば、図７の（ｂ）に示すように、表面に設けられた発光素子アレイ用アノード配線パターン１１１－２Ｆと裏面に設けられた発光素子アレイ用カソード配線パターン１１１－２Ｂとは、ビア１１１－２Ｖで接続されている。ビアについては、配線パターンの番号に“Ｖ”を付して表記する。ここでのビアは、例えば、基材１００を貫いて設けられた孔に導電性材料が埋め込まれて構成された導電部であって、表面の配線パターンと裏面の配線パターンとを電気的に接続する。配線パターン間を複数のビアを用いて接続することで、回路のインダクタンスが低減される。

　そして、基材１００の発光素子アレイ用カソード配線パターン１１２Ｆと発光素子アレイ２０のカソード電極２１４（図４参照）とが、導電性接着剤などにより接続される。そして、基材１００の発光素子アレイ用アノード配線パターン１１１－１Ｆと、発光素子アレイ２０のアノード電極２１８（図４参照）とが、発光素子アレイ２０の側面２２Ａ側においてボンディングワイヤ２３Ａで接続され、基材１００の発光素子アレイ用アノード配線パターン１１１－２Ｆと、発光素子アレイ２０のアノード電極２１８（図４参照）とが、発光素子アレイ２０の側面２２Ｂ側においてボンディングワイヤ２３Ｂで接続される。ここでは、発光素子アレイ用アノード配線パターン１１１－１Ｆは、発光素子アレイ２０の側面２２Ａ側に設けられ、発光素子アレイ用アノード配線パターン１１１－２Ｆは、発光素子アレイ２０の側面２２Ｂ側に設けられている。そして、発光素子アレイ用アノード配線パターンは、発光素子アレイ２０の側面２１Ａ、２１Ｂ側には設けられていない。このようにして、発光素子アレイ２０の側面２１Ａ、２１Ｂ側には、アノード電極２１８と発光素子アレイ用アノード配線パターンとを接続するボンディングワイヤを設けない。よって、発光素子アレイ２０に近接して配置したい回路素子の一例であるＰＤ４０およびＴＤ４５が、発光素子アレイ２０に近接して配置される。ここで、ボンディングワイヤ（ここでは、ボンディングワイヤ２３Ａ、２３Ｂ）が発光素子アレイ２０の上面電極から発光素子アレイ２０の外側に向けて延びる配線部材の一例である。

　なお、基材１００の表面に設けられた発光素子アレイ用アノード配線パターン１１１－１Ｆは、裏面に設けられた発光素子アレイ用アノード配線パターン１１１－１Ｂを介して、配線基板１０に設けられた発光素子アレイ用アノード配線パターン１１－１に接続される。同様に、基材１００の表面に設けられた発光素子アレイ用アノード配線パターン１１１－２Ｆは、裏面に設けられた発光素子アレイ用アノード配線パターン１１１－２Ｂを介して、配線基板１０に設けられた発光素子アレイ用アノード配線パターン１１－２に接続される。そして、発光素子アレイ用アノード配線パターン１１－１、１１－２は、キャパシタ７０の一方の端子に接続される。なお、発光素子アレイ用アノード配線パターン１１－１、１１－２毎に、キャパシタ７０を設けてもよい。

　ＰＤ４０は、ＰＤ４０のカソード電極が基材１００のＰＤ用カソード配線パターン１１４Ｆ上に導電性接着剤により接着され、ＰＤ４０のアノード電極が基材１００のＰＤ用アノード配線パターン１１３Ｆとボンディングワイヤ２３Ｃにより接続される。

　ＴＤ４５は、一方の端子（極性を有する場合は、＋側の端子）が基材１００のＴＤ用アノード配線パターン１１５Ｆ、他方の端子（極性を有する場合は、－側の端子）が基材１００のＴＤ用カソード配線パターン１１６Ｆに導電性接着剤やはんだにより接続される。

　そして、配線基板１０に設けられた発光素子アレイ用アノード配線パターン１１－１、１１－２、発光素子アレイ用カソード配線パターン１２と、基材１００の裏面の発光素子アレイ用アノード配線パターン１１１－１Ｂ、１１１－２Ｂ、発光素子アレイ用カソード配線パターン１１２Ｂとがそれぞれ接続される。同様に、配線基板１０に設けられたＰＤ用アノード配線パターン１３、ＰＤ用カソード配線パターン１４と、基材１００の裏面のＰＤ用アノード配線パターン１１３Ｂ、ＰＤ用カソード配線パターン１１４Ｂとがそれぞれ接続される。配線基板１０に設けられたＴＤ用アノード配線パターン１５（後述する図８の（ａ）参照）、ＴＤ用カソード配線パターン１６と、基材１００の裏面のＴＤ用アノード配線パターン１１５Ｂ（後述する図８の（ｃ）参照）、ＴＤ用カソード配線パターン１１６Ｂとがそれぞれ接続される。なお、配線基板１０の配線パターンと基材１００の配線パターンとの接続は、導電性接着剤などにより行われる。

　そして、図７の（ｂ）に示すように、ｙ方向の中央から－ｙ方向側にずれたＶＩＩＢ－ＶＩＩＢ線での断面図では、配線基板１０の発光素子アレイ用アノード配線パターン１１－２と基材１００の裏面の発光素子アレイ用アノード配線パターン１１１－２Ｂとが接続される。基材１００の発光素子アレイ用アノード配線パターン１１１－２Ｂは、ビア１１１－２Ｖを介して、基材１００の表面の発光素子アレイ用アノード配線パターン１１１－２Ｆに接続される。そして、基材１００の発光素子アレイ用アノード配線パターン１１１－２Ｆはボンディングワイヤ２３Ｂを介して、発光素子アレイ２０のアノード電極２１８（図４参照）に接続される。

　同様に、配線基板１０のＰＤ用カソード配線パターン１４と基材１００の裏面のＰＤ用カソード配線パターン１１４Ｂとが接続される。基材１００のＰＤ用カソード配線パターン１１４Ｂは、ビア１１４Ｖを介して、基材１００の表面のＰＤ用カソード配線パターン１１４Ｆに接続される。そして、基材１００のＰＤ用カソード配線パターン１１４Ｆは、ＰＤ４０のカソードに接続される。

　さらに、配線基板１０のＴＤ用カソード配線パターン１６と基材１００の裏面のＴＤ用カソード配線パターン１１６Ｂとが接続される。基材１００のＰＤ用カソード配線パターン１１６Ｂは、ビア１１６Ｖを介して、基材１００の表面のＰＤ用カソード配線パターン１１４Ｆに接続される。そして、基材１００のＰＤ用カソード配線パターン１１４Ｆは、ＰＤ４０のカソードに接続される。

　つまり、ＶＩＩＢ－ＶＩＩＢ線の断面においては、配線基板１０の発光素子アレイ用アノード配線パターン１１－２と、基材１００の裏面の発光素子アレイ用アノード配線パターン１１１－２Ｂと、基材１００の表面の発光素子アレイ用アノード配線パターン１１１－２Ｆとは、互いに対向するように設けられている。同様に、配線基板１０のＰＤ用カソード配線パターン１４と、基材１００の裏面のＰＤ用カソード配線パターン１１４Ｂと、基材１００の表面のＰＤ用カソード配線パターン１１４Ｆとは、互いに対向するように設けられている。さらに、配線基板１０のＴＤ用カソード配線パターン１６と、基材１００の裏面のＴＤ用カソード配線パターン１１６Ｂと、基材１００の表面のＴＤ用カソード配線パターン１１６Ｆとは、互いに対向するように設けられている。なお、図示していないが、配線基板１０の発光素子アレイ用アノード配線パターン１１－１と、基材１００の裏面の発光素子アレイ用アノード配線パターン１１１－１Ｂと、基材１００の表面の発光素子アレイ用アノード配線パターン１１１－１Ｆとは、互いに対向するように設けられている。

　一方、図７の（ｃ）に示すように、ｙ方向の中央部のＶＩＩＣ－ＶＩＩＣ線での断面図では、配線基板１０の発光素子アレイ用カソード配線パターン１２が発光素子アレイ２０の下方から駆動部５０まで延びて設けられている。そして、発光素子アレイ用カソード配線パターン１２と基材１００の裏面の発光素子アレイ用カソード配線パターン１１２Ｂとが接続される。そして、発光素子アレイ用カソード配線パターン１１２Ｂは、ビア１１２Ｖを介して、基材１００の表面の発光素子アレイ用カソード配線パターン１１２Ｆに接続される。そして、発光素子アレイ用カソード配線パターン１１２Ｆは、発光素子アレイ２０のカソード電極２１４に接続される。

　また、配線基板１０のＰＤ用カソード配線パターン１４と基材１００の裏面のＰＤ用カソード配線パターン１１４Ｂとが接続される。そして、ＰＤ用カソード配線パターン１１４Ｂは、ビア１１４Ｖを介して、基材１００の表面のＰＤ用カソード配線パターン１１４Ｆに接続される。そして、ＰＤ用カソード配線パターン１１４Ｆは、ＰＤ４０のカソード電極と接続される。なお、ＶＩＩＣ－ＶＩＩＣ線での断面図において、配線基板１０上のＰＤ用カソード配線パターン１４および基材１００の裏面のＰＤ用カソード配線パターン１１４Ｂは、設けられなくてもよい。

　しかし、図７の（ｃ）に示すＶＩＩＣ－ＶＩＩＣ断面では、基材１００上のＴＤ用アノード配線パターン１１５Ｆ及びＴＤ用カソード配線パターン１１６Ｆのいずれもが、配線基板１０に設けられた発光素子アレイ用カソード配線パターン１２に接続されない。

　つまり、ＶＩＩＣ－ＶＩＩＣ線の断面においては、基材１００の裏面の発光素子アレイ用カソード配線パターン１１２Ｂと、基材１００の表面の発光素子アレイ用カソード配線パターン１１２Ｆとは、互いに対向するように設けられているが、配線基板１０の発光素子アレイ用カソード配線パターン１２は、発光素子アレイ用カソード配線パターン１１２Ｂと対向する部分から駆動部５０まで延びるように設けられている。また、基材１００の裏面には、ＴＤ用アノード配線パターン１１５ＦまたはＴＤ用カソード配線パターン１１６Ｆに対向する配線パターンが設けられていない。つまり、基材１００上のＴＤ用アノード配線パターン１１５ＦまたはＴＤ用カソード配線パターン１１６Ｆと配線基板１０に設けられた発光素子アレイ用カソード配線パターン１２とは、立体交差して電気的に接続されないようになっている。つまり、基材１００は、発光素子アレイ用カソード配線パターン１２を跨いで設けられている。このようにすることで、配線基板１０の発光素子アレイ用カソード配線パターン１２は、基材１００の裏面において、発光素子アレイ２０から駆動部５０まで延びて設けられるとともに、ＴＤ４５は、基材１００上の領域であって、平面視したときに、発光素子アレイ用カソード配線パターン１２と重なる領域に設けられている。なお、基材１００が発光素子アレイ用カソード配線パターン１２を跨いで設けず、基材１００を発光素子アレイ用カソード配線パターン１２の幅方向の一方側に設けると、発光装置４が大型化してしまう。

　以上のようにすることで、図７の（ａ）に示すように、第１の実施の形態が適用される発光装置４では、発光素子アレイ２０に近接してＰＤ４０とＴＤ４５とが配置されるとともに、発光素子アレイ２０と駆動部５０との間に、ＰＤ４０に比べて占有面積の小さいＴＤ４５を配置することで、発光素子アレイ２０と駆動部５０との間の距離Ｄ１を小さくするとともに、発光素子アレイ２０と駆動部５０とを接続する配線パターン（ここでは、発光素子アレイ用カソード配線パターン１２）を直線状に設けている。これにより、発光素子アレイ２０と駆動部５０とを接続する配線パターン（ここでは、発光素子アレイ用カソード配線パターン１２）が短くなり、回路のインダクタンスの増加が抑制されている。

　次に、配線基板１０および基材１００に設けられる配線パターンを詳細に説明する。
　図８は、配線基板１０および基材１００に設けられる配線パターンを説明する図である。図８の（ａ）は、配線基板１０の表面、図８の（ｂ）は、基材１００の表面、図８の（ｃ）は、基材１００の裏面である。図８の（ａ）に示すように、配線基板１０の第１導電層による配線パターンを示し、接地線８４である第２導電層、電源線８３である第３導電層による配線パターンは示さない。第２導電層および第３導電層は、第１導電層で構成される配線パターンと接続するために用いられるビアが設けられる部分を除いて、べた膜である。

　図８の（ａ）に示す配線基板１０の表面には、発光素子アレイ用アノード配線パターン１１－１、１１－２および発光素子アレイ用カソード配線パターン１２が設けられている。発光素子アレイ用カソード配線パターン１２は、平面形状が四角形である。発光素子アレイ用アノード配線パターン１１－１、１１－２は、発光素子アレイ用カソード配線パターン１２の±ｙ方向側に隣接して設けられている。さらに、配線基板１０の表面には、ＰＤ用アノード配線パターン１３、ＰＤ用カソード配線パターン１４、ＴＤ用アノード配線パターン１５およびＴＤ用カソード配線パターン１６が設けられている。ＰＤ用アノード配線パターン１３およびＰＤ用カソード配線パターン１４は、発光素子アレイ用カソード配線パターン１２の－ｘ方向側、ＴＤ用アノード配線パターン１５およびＴＤ用カソード配線パターン１６は、発光素子アレイ用カソード配線パターン１２を±ｙ方向から挟むように設けられている。

　図８の（ｂ）に示す基材１００の表面には、発光素子アレイ用アノード配線パターン１１１－１Ｆ、１１１－２Ｆ、発光素子アレイ用カソード配線パターン１１２Ｆが設けられている。発光素子アレイ用カソード配線パターン１１２Ｆは、図３に示した発光素子アレイ２０の平面形状に対応した四角形の平面形状をなしている。そして、発光素子アレイ用アノード配線パターン１１１－１Ｆ、１１１－２Ｆは、発光素子アレイ用カソード配線パターン１１２Ｆの±ｙ方向側に隣接して設けられている。さらに、基材１００の表面には、ＰＤ用アノード配線パターン１１３Ｆ、ＰＤ用カソード配線パターン１１４Ｆ、ＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６Ｆが設けられている。

　図８の（ｃ）に示す基材１００の裏面には、発光素子アレイ用アノード配線パターン１１１－１Ｆにビア１１１－１Ｖを介して接続される発光素子アレイ用アノード配線パターン１１１－１Ｂ、発光素子アレイ用アノード配線パターン１１１－２Ｆにビア１１１－２Ｖを介して接続される発光素子アレイ用アノード配線パターン１１１－２Ｂ、発光素子アレイ用カソード配線パターン１１２Ｆにビア１１２Ｖを介して接続される発光素子アレイ用カソード配線パターン１１２Ｂ、ＰＤ用アノード配線パターン１１３Ｆにビア１１３Ｖを介して接続されるＰＤ用アノード配線パターン１１３Ｂ、ＰＤ用カソード配線パターン１１４Ｆにビア１１４Ｖを介して接続されるＰＤ用カソード配線パターン１１４Ｂ、ＴＤ用アノード配線パターン１１５Ｆにビア１１５Ｖを介して接続されるＴＤ用アノード配線パターン１１５Ｂ、ＴＤ用カソード配線パターン１１６Ｆにビア１１６Ｖを介して接続されるＴＤ用カソード配線パターン１１６Ｂが設けられている。なお、基材１００において、図８の（ｂ）に示す表面の配線パターンと、図８の（ｃ）に示す裏面の配線パターンとは、ＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６ＦとＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂとを除いて、ミラー反転となっている。つまり、平面視した場合、基材１００における表面の配線パターンと裏面の配線パターンとは重なるように設けられている。なお、発光素子アレイ用カソード配線パターン１２は、発光素子アレイ２０と接続され、基材１００の裏面側から駆動部５０に向けて延びる配線基板１０上の配線パターンである。

　一方、ＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６ＦとＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂとは、表面のＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６は、裏面のＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂに比べ、ｙ方向の長さが長く、基材１００のｙ方向の中央部付近まで伸びている。そして、基材１００のｙ方向の中央部付近において、ＴＤ４５の二つの端子がそれぞれＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６Ｆに接続される。

　そして、図８の（ａ）の配線基板１０の破線で囲って示す場所に、基材１００を配置すると、配線基板１０の発光素子アレイ用アノード配線パターン１１－１、１１－２と基材１００の発光素子アレイ用アノード配線パターン１１１－１Ｂ、１１１－２Ｂとが接続され、配線基板１０の発光素子アレイ用カソード配線パターン１２と基材１００の発光素子アレイ用カソード配線パターン１１２Ｂとが接続される。同様に、配線基板１０のＰＤ用アノード配線パターン１３と基材１００のＰＤ用アノード配線パターン１１３Ｂとが接続され、配線基板１０のＰＤ用カソード配線パターン１４と基材１００のＰＤ用カソード配線パターン１１４Ｂとが接続される。さらに、配線基板１０のＴＤ用アノード配線パターン１５と基材１００のＴＤ用アノード配線パターン１１５Ｂとが接続され、配線基板１０のＴＤ用カソード配線パターン１６と基材１００のＴＤ用カソード配線パターン１１６Ｂとが接続される。

　このとき、基材１００において、裏面のＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂが表面のＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６Ｆと同じ形状であると、ＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂは、配線基板１０の発光素子アレイ用カソード配線パターン１２とＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂとを短絡させてしまう。このため、基材１００において、裏面のＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂは、表面のＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６Ｆよりｙ方向の中央部側への長さを短くし、配線基板１０の発光素子アレイ用カソード配線パターン１２とＴＤ用アノード配線パターン１１５ＢおよびＴＤ用カソード配線パターン１１６Ｂとを短絡させないようになっている。つまり、発光素子アレイ２０と駆動部５０との間にＴＤ４５を配置するために、基材１００上にＴＤ用アノード配線パターン１１５ＦおよびＴＤ用カソード配線パターン１１６Ｆを設けて、配線基板１０に設けられる発光素子アレイ用カソード配線パターン１２と短絡しないように、立体交差させている。

　なお、配線基板１０上に基材１００が配置される前に、基材１００上に発光素子アレイ２０、ＰＤ４０およびＴＤ４５が搭載される。つまり、基材１００の発光素子アレイ用カソード配線パターン１１２Ｆ上に、発光素子アレイ２０のカソード電極２１４（図４参照）が導電性接着剤などにより接着される。そして、発光素子アレイ２０のアノード電極２１８（図４参照）と発光素子アレイ用アノード配線パターン１１１－１Ｆ、１１１－２Ｆとがボンディングワイヤ２３Ａ、２３Ｂにより接続される。

　そして、ＰＤ４０のカソード電極が基材１００のＰＤ用カソード配線パターン１１４Ｆ上に導電性接着剤により接着され、ＰＤ４０のアノード電極が基材１００のＰＤ用アノード配線パターン１１３Ｆとボンディングワイヤ２３Ｃにより接続される。さらに、ＴＤ４５の一方の端子（極性がある場合は＋側端子）が基材１００のＴＤ用アノード配線パターン１１５Ｆに導電性接着剤またはハンダにより接着され、ＴＤ４５の他方の端子（極性がある場合は－側端子）が基材１００のＴＤ用カソード配線パターン１１６Ｆに導電性接着剤またはハンダにより接着される。

　以上説明したように、本実施の形態の発光装置４では、発光素子アレイ２０に近接して配置したいＰＤ４０およびＴＤ４５の内、占有面積の小さいＴＤ４５を発光素子アレイ２０と駆動部５０との間に設けて、駆動部５０と発光素子アレイ２０とを近接しやすくしている。また、基材１００を用いることにより、発光素子アレイ２０と駆動部５０との間にＴＤ４５を配置する構成であっても、駆動部５０と発光素子アレイ２０とを接続する配線パターン（ここでは、発光素子アレイ用カソード配線パターン１２）がＴＤ４５の影響を受けないで直線状に設けられるようにしている。これらにより、回路のインダクタンスの増加を抑制している。

　本実施の形態の発光装置４では、発光素子アレイ２０に近接して配置したいＰＤ４０およびＴＤ４５の内、基材１００上における占有面積の小さいＴＤ４５を発光素子アレイ２０と駆動部５０との間に設けて、駆動部５０と発光素子アレイ２０とを近接しやすくした。以下では、比較のために本実施の形態が適用されない発光装置４′を説明する。

（比較例の発光装置４′）
　図９は、比較のために示す本実施の形態が適用されない発光装置４′を説明する平面図である。
　発光装置４′では、基材１００上において占有面積の大きいＰＤ４０を発光素子アレイ２０と駆動部５０との間に設けた。つまり、発光装置４′は、図７に示した発光装置４において、ＰＤ４０およびＴＤ４５を配置する位置を入れ替えたものである。他の構成は、発光装置４と同じであるので説明を省略する。

　発光装置４′では、占有面積が大きいＰＤ４０を発光素子アレイ２０と駆動部５０との間に設けているので、発光素子アレイ２０の駆動部５０側の端部と駆動部５０との間の距離Ｄ２が、発光装置４の距離Ｄ１に比べて、大きくなっている（Ｄ２＞Ｄ１）。つまり、ＰＤ４０の占有面積が大きいため、駆動部５０と発光素子アレイ２０とを近接させづらくなっている。

　以上においては、ＰＤ４０がＴＤ４５に比べて、基材１００上の占有面積が大きいとしたが、ＰＤ４０がＴＤ４５に比べて基材１００上の占有面積が小さい場合には、ＰＤ４０を駆動部５０と発光素子アレイ２０との間に設ければよい。すなわち、発光素子アレイ２０に近接して配置したい複数の回路素子がある場合、基材１００の占有面積が小さい回路素子を、駆動部５０と発光素子アレイ２０との間に設ければよい。これにより、駆動部５０と発光素子アレイ２０とを近接させやすくなる。そして、回路のインダクタンスの増加が抑制される。

　なお、本実施の形態では、第１の回路素子の一例として光量監視用受光素子（ＰＤ４０）、第２の回路素子の一例として温度検知用素子（ＴＤ４５）で説明したが、回路素子として、発光素子アレイ２０に電流を供給するキャパシタ７０などの他の回路部品であってもよい。

　なお、本実施の形態では、光拡散部材３０を用いたが、光拡散部材３０に代えて、光を透過する部材、例えば、保護用のカバーなどの透明基材、集光レンズやマイクロレンズアレイなどの光学部材を有する構成に適用してもよい。

本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
　本出願は、２０１９年３月２０日出願の日本特許出願である特願２０１９－０５３３８７に基づくものであり、それらの内容はここに参照として取り込まれる。

１…情報処理装置、２…ユーザインターフェイス（ＵＩ）部、３…光学装置、４、４′…発光装置、５…３Ｄセンサ、６…抵抗素子、７、７０…キャパシタ、８…光学装置制御部、９…システム制御部、１０…基板、１１－１、１１－２、１１１－１Ｆ、１１１－２Ｆ、１１１－１Ｂ、１１１－２Ｂ…発光素子アレイ用アノード配線パターン、１２、１１２Ｆ、１１２Ｂ…発光素子アレイ用カソード配線パターン、１３、１１３Ｆ、１１３Ｂ…ＰＤ用アノード配線パターン、１４、１１４Ｆ、１１４Ｂ…ＰＤ用カソード配線パターン、１５、１１５Ｆ、１１５Ｂ…ＴＤ用アノード配線パターン、１６、１１６Ｆ、１１６Ｂ…ＴＤ用カソード配線パターン、２０…発光素子アレイ、２１Ａ、２１Ｂ、２２Ａ、２２Ｂ…側面、２３Ａ、２３Ｂ、２３Ｃ…ボンディングワイヤ、３０…光拡散部材、４０…ＰＤ（光量監視用受光素子）、４５…ＴＤ（温度検知用素子）、５０…駆動部、５１…ＭＯＳトランジスタ、５２…信号発生回路、６０…保持部、６１Ａ、６１Ｂ、６２Ａ、６２Ｂ…壁、８１…形状特定部、８２…電源、８３…電源線、８４…接地線、９１…認証処理部、１００…基材、２００…半導体基板、２０２…下部ＤＢＲ、２０６…活性領域、２０８…上部ＤＢＲ、２１０…電流狭窄層、２１０Ａ…酸化領域、２１０Ｂ…導電領域、２１４…カソード電極、２１８…アノード電極、Ｍ…メサ、ＶＣＳＥＬ…垂直共振器面発光レーザ素子

Claims

　配線基板と、
　前記配線基板上に設けられた基材と、
　互いに対向する第１の側面および第２の側面と、当該第１の側面および当該第２の側面とを接続する、互いに対向する第３の側面および第４の側面とを有し、前記基材上に設けられた発光素子アレイと、
　前記第１の側面側の前記配線基板上に設けられ、前記発光素子アレイを駆動する駆動部と、
　前記第１の側面側の前記基材上に設けられた第１の回路素子と、
　前記第２の側面側の前記基材上に設けられ、前記第１の回路素子よりも前記基材上での占有面積が大きい第２の回路素子と、
　前記第３の側面側および第４の側面側に設けられ、前記発光素子アレイの上面電極から当該発光素子アレイの外側に向けて延びる配線部材と、
を備えた発光装置。
　前記第１の回路素子および前記第２の回路素子の少なくとも一方は、前記発光素子アレイが出射した光を受光する受光素子である請求項１に記載の発光装置。
　前記第１の回路素子および前記第２の回路素子の少なくとも一方は、前記基材の温度を検知する温度検知素子である請求項１に記載の発光装置。
　前記第１の回路素子および前記第２の回路素子の一方は、前記基材の温度を検知する温度検知素子であり、他方は、前記発光素子アレイが出射した光を受光する受光素子である請求項１に記載の発光装置。
　前記第１の側面と前記第１の回路素子との間、および前記第２の側面と前記第２の回路素子との間には、前記発光素子アレイの上面電極から当該発光素子アレイの外側に向けて延びる前記配線部材が設けられていない請求項１ないし４のいずれか１項に記載の発光装置。
　前記発光素子アレイの出射経路上に、当該発光素子アレイから出射された光を外部に向けて拡散する光拡散部材が設けられている請求項１ないし５のいずれか１項に記載の発光装置。
　前記第１の回路素子および前記第２の回路素子の少なくとも一方は、前記発光素子アレイが出射した光を受光する受光素子であり、
　前記光拡散部材は、平面視において前記発光素子アレイおよび前記受光素子と重なる位置に設けられている請求項６に記載の発光装置。
　前記第１の回路素子および前記第２の回路素子の一方は、前記発光素子アレイが出射した光を受光する受光素子であり、他方は、受光素子以外の回路素子であり、前記光拡散部材は、平面視において、前記受光素子以外の回路素子とは重ならず、当該発光素子アレイおよび当該受光素子と重なる位置に設けられている請求項６に記載の発光装置。
　前記発光素子アレイは、互いに並列に接続された複数の発光素子を有する請求項１ないし８のいずれか１項に記載の発光装置。
　請求項１ないし９のいずれか１項に記載の発光装置と、
　前記発光装置が備える発光素子アレイから出射され被測定物で反射された反射光を受光する受光部と、を備え、
　前記受光部は、前記発光素子アレイから光が出射されてから当該受光部で受光されるまでの時間に相当する信号を出力する光学装置。
　請求項１０に記載の光学装置と、
　前記光学装置が備える発光素子アレイから出射され被測定物で反射され、当該光学装置が備える受光部が受光した反射光に基づき、当該被測定物の三次元形状を特定する形状特定部と、
を備える情報処理装置。
　前記形状特定部での特定結果に基づき、自装置の使用に関する認証処理を行う認証処理部と、
を備える請求項１１に記載の情報処理装置。