WO2020178021A1 - Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer - Google Patents

Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer Download PDF

Info

Publication number
WO2020178021A1
WO2020178021A1 PCT/EP2020/054241 EP2020054241W WO2020178021A1 WO 2020178021 A1 WO2020178021 A1 WO 2020178021A1 EP 2020054241 W EP2020054241 W EP 2020054241W WO 2020178021 A1 WO2020178021 A1 WO 2020178021A1
Authority
WO
WIPO (PCT)
Prior art keywords
radiation
semiconductor chip
solderable contact
electrically conductive
emitting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2020/054241
Other languages
English (en)
French (fr)
Inventor
Guido Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US17/436,081 priority Critical patent/US11935994B2/en
Priority to CN202080018645.1A priority patent/CN113544867B/zh
Priority to DE112020001088.0T priority patent/DE112020001088A5/de
Publication of WO2020178021A1 publication Critical patent/WO2020178021A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers

Definitions

  • a radiation-emitting semiconductor chip is specified.
  • a radiation-emitting semiconductor chip is specified.
  • a radiation-emitting semiconductor chip is specified.
  • Headlights are specified with such a semiconductor component.
  • Headlights are the subject of each dependent
  • Radiation exit area comprising emitter areas separated from one another.
  • the radiation exit surface has
  • a lateral direction is preferably parallel to the radiation exit surface aligned and a vertical direction is preferably aligned perpendicular to the lateral direction.
  • Emitter regions are preferably part of the
  • the emitter areas are the emitter areas. According to one embodiment, the emitter areas are the emitter areas.
  • Emitter areas have the same surface area and / or the same shape.
  • the emitter regions are preferably arranged at a distance from one another in the lateral direction.
  • the emitter regions are preferably arranged in the manner of a matrix, that is to say along columns and rows.
  • the emitter regions are preferably arranged at grid points of a second regular grid.
  • the second regular grid can preferably be a polygonal grid such as a hexagonal grid or an orthogonal grid.
  • the emitter areas each preferably have a triangular, square, hexagonal, round shape, oval shape or elliptical shape.
  • a maximum extension in the lateral direction of each emitter region is preferably at least 15 micrometers and at most 50 micrometers, particularly preferably between 25 micrometers and at most 35 micrometers.
  • Semiconductor layer sequence comprising active regions, wherein each active area is designed to emit electromagnetic radiation from a respective emitter area.
  • the semiconductor layer sequence is based, for example, on an I I I-V compound semiconductor material.
  • the III-V compound semiconductor material is, for example, a phosphide, arsenide and / or nitride compound semiconductor material, that is, for example
  • the semiconductor layer sequence can contain dopants as well
  • Crystal lattice of the semiconductor layer sequence i.e. Al, Ga,
  • N Indicated in, N, As or P, even if some of these can be replaced and / or supplemented by small amounts of other substances.
  • the semiconductor layer sequence preferably comprises a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second, different type
  • the first semiconductor layer is preferably p-doped and thus p-conductive.
  • the second semiconductor layer is preferably n-doped and thus n-conductive. The first semiconductor layer and the second
  • Semiconductor layers are preferably stacked one above the other in the vertical direction.
  • the active areas are preferred between the first and the second
  • the active areas preferably each have a pn junction for generating the electromagnetic Radiation, such as a double heterostructure, a single quantum well structure or a
  • electromagnetic radiation can be near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • the visible light is for example light blue, green, yellow or red in color.
  • a conversion element can be placed on the emitter areas
  • the conversion element preferably converts electromagnetic radiation from the semiconductor chip into electromagnetic radiation
  • the secondary radiation particularly preferably comprises greater wavelengths than the electromagnetic radiation of the
  • the active regions preferably extend in the lateral direction and are preferably arranged in a common plane. Furthermore, the active regions are preferably arranged separately from one another. In this case, the active regions are preferably arranged at a distance from one another in the lateral direction.
  • the active regions are preferably arranged in a matrix-like manner, that is to say along columns and rows.
  • the active areas are preferably on Arranged grid points of a third regular grid. The grid points of the third grid, at which the active regions are arranged, are preferably arranged in plan view at the same locations as the grid points of the second grid, at which the emitter regions are arranged.
  • the active areas each preferably have one
  • Range is preferably at least 15 micrometers and at most 50 micrometers, particularly preferably between 25 micrometers and at most 35 micrometers.
  • An emitter region is preferably arranged above each active region in the vertical direction.
  • Each active area preferably completely overlaps with an associated emitter area in plan view.
  • the term “assigned” indicates that exactly one emitter region is arranged in the vertical direction over exactly one active region.
  • An extension in the lateral direction of each active region preferably specifies an extension in the lateral direction of an assigned emitter region. It is possible that the extent in the lateral direction of each active region is smaller than the extent in the lateral direction of an assigned emitter region. For example, a beam of electromagnetic radiation has an active
  • radiation-emitting semiconductor chip has a mounting surface which is opposite the radiation exit surface
  • the mounting surface is one of the
  • the radiation-emitting semiconductor chip is preferred with the mounting surface
  • the first solderable contact surfaces preferably have a metal, in particular a solderable metal, or consist of it. Furthermore, the second solderable contact surface has a further metal, in particular a further solderable metal, or consists of it.
  • the metal and / or the further metal is / or contains, for example, gold, silver, copper, tin, lead, bismuth and / or antimony.
  • the metal and the further metal preferably consist of the same materials.
  • the first solderable contact areas each have an outer area facing away from the semiconductor layer sequence.
  • the second solderable contact surface has an outer surface facing away from the semiconductor layer sequence.
  • the outer surfaces of the first solderable contact surfaces and / or the outer surface of the second solderable contact surface are preferably freely accessible.
  • the outer surfaces of the first solderable contact surfaces facing away from the semiconductor layer sequence are preferably in a lateral direction Direction arranged in a common plane. Furthermore, the outer surface of the second solderable contact surface facing away from the semiconductor layer sequence is preferably in one
  • each is active
  • the first semiconductor layer is preferably with a first solderable contact area
  • the first are N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl
  • solderable contact surfaces in an interior area of the
  • the inner region of the mounting surface preferably does not extend in the lateral direction as far as an edge of the mounting surface. That is to say, an edge region of the mounting surface is preferably free of the first solderable contact surfaces.
  • solderable contact surface arranged in the edge region of the mounting surface.
  • Inner areas of the mounting surface are arranged separately from one another.
  • the edge area of the mounting surface is arranged separately from one another.
  • edge area and the interior is the mounting surface.
  • the edge area and the inner area preferably adjoin one another directly.
  • a radiation exit area comprising emitter regions that are separate from one another, an epitaxial semiconductor layer sequence comprising active regions, each active region being designed to emit electromagnetic radiation from a respective emitter region.
  • the radiation-emitting semiconductor chip comprises this
  • Radiation exit surface is opposite, the
  • each active area can be energized with a first solderable contact area and the second solderable contact area, the first solderable contact areas in an inner area of the
  • Mounting surface are arranged, and the second solderable contact surface in an edge region of the mounting surface
  • the inner area of the mounting surface is free from the second solderable area
  • the first ones preferably overlap
  • solderable contact areas and the second solderable
  • the second solderable contact area in plan view is preferably not arranged between adjacent first solderable contact areas.
  • One idea of the radiation-emitting semiconductor chip described here is, inter alia, that the first solderable contact areas are arranged in an inner area of the mounting area and the second solderable contact area is arranged in an edge area of the mounting area. In this way, distances between directly adjacent first solderable contact areas can be made in the lateral direction
  • the semiconductor chip in which the first solderable contact areas and the second solderable contact area are arranged together in an inner area.
  • the semiconductor chip can have an increased number of active areas in contrast to the conventional semiconductor chip.
  • the first are N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl
  • Solderable contact areas separated from one another by non-emitting areas.
  • the non-emitting areas emit comparatively little or no radiation in comparison to the emitter areas.
  • the non-emitting areas transmit preferably 60%, particularly preferably 80% less
  • the first solderable contact areas are preferably arranged at a distance from one another in the lateral direction.
  • the non-emitting regions are preferably arranged in plan view between directly adjacent first solderable contact areas. Furthermore, in a plan view, the non-emitting regions are between directly adjacent emitter regions arranged. The non-emitting areas are furthermore preferably arranged between directly adjacent active areas. The non-emissive areas and the
  • Emitter areas preferably completely fill the inner area. It is also possible that the edge region of the
  • Mounting surface and the inner area of the mounting surface are separated from each other by non-emitting areas.
  • the second solderable contact area completely frames the first solderable contact area.
  • the second solderable contact surface is preferably designed to be coherent. The second solderable
  • the contact area therefore preferably completely surrounds the first solderable contact areas in the lateral direction.
  • the first are N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl
  • solderable contact areas in a matrix-like manner, that is, arranged along columns and rows.
  • the first are N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl
  • solderable contact surfaces arranged at grid points of a first regular grid.
  • Contact areas are arranged, are preferably arranged in plan view at the same locations as the grid points of the second grid and / or the third grid, at which the emitter areas and / or active areas are arranged.
  • the grid points of the first regular grid are shifted in one direction in the lateral direction compared to the grid points of the second grid and / or the third grid.
  • the first solderable contact surfaces each preferably have a triangular, square, hexagonal, round shape, oval shape or elliptical shape.
  • each emitter region and each active region preferably completely overlaps with an associated first solderable contact area. Furthermore, every first
  • solderable contact surface preferably an extension in
  • each first solderable contact surface preferably has an extension in the lateral direction which is greater than an extension in the lateral direction of an associated active area.
  • the term "assigned" indicates that exactly one emitter area and exactly one active area are arranged in the vertical direction over exactly one first solderable contact area. Thus, for example, exactly one emitter area and exactly one active area are assigned to each of the first solderable contact areas.
  • a maximum extent in the lateral direction of each first solderable contact surface is preferably at least 15 micrometers and at most 50 micrometers, particularly preferably between 25 micrometers and at most 35 micrometers.
  • first solderable contact areas at a distance of at least 1 micrometer to at most 20 micrometers.
  • the first solderable contact surfaces form at least 60% of the inner area of the mounting surface.
  • the first solderable contact areas preferably form at least 70%, particularly preferably
  • the mounting surface is preferably formed to a large extent with the first solderable contact surfaces.
  • Such a semiconductor chip can advantageously dissipate heat occurring in the semiconductor layer sequence particularly well via the first solderable contact areas.
  • the mounting surface the better the heat can be dissipated.
  • each is active
  • each active area is preferably electrical with a first one
  • the first semiconductor layer is in each area of the active areas
  • each is active
  • Each active area with the second electrically conductive layer is preferably electrically conductive with the second solderable contact area
  • the second semiconductor layer is
  • an electrically conductive connection layer is arranged on the second electrically conductive layer.
  • Tie layer is preferred on one of the
  • the electrically conductive connecting layer is preferably electrically
  • the electrically conductive connecting layer preferably completely covers the outer surface of the second electrically conductive layer facing away from the semiconductor layer sequence.
  • connection layer protrudes beyond the second electrically conductive layer in the lateral direction.
  • the first contact areas and the electrically conductive connecting layer can be in
  • the electrically conductive one also penetrates
  • Connection layer does not prefer the active area in the vertical direction.
  • the electrically conductive connecting layer is preferably in electrically conductive contact with the second solderable layer
  • the electrically conductive connecting layer is preferably formed coherently. Furthermore, the electrically conductive connecting layer preferably completely surrounds each first electrically conductive layer. Each active area with the second electrically conductive layer and the electrically conductive connecting layer with the second solderable contact area is therefore preferably electrically conductive
  • the electrically conductive connection layer is an electrically conductive one
  • the electrically conductive mirror layer preferably has for those produced in the active areas
  • electromagnetic radiation has a reflectivity of
  • electrically conductive mirror layer comprises, for example, at least one of the following metals or consists of it: silver, aluminum, rhodium, nickel, copper, gold.
  • the electrically conductive mirror layer is gold, the electrically conductive mirror layer preferably has a thickness in the vertical direction of at least 5 nanometers and at most 20 nanometers. The thickness of the electrically conductive mirror layer is particularly preferred
  • a recess is in the from a side facing the mounting surface
  • the non-emitting areas are preferably through the recess in the
  • the recess is also preferably designed to be contiguous.
  • the recess preferably extends along grid lines of a fourth regular grid.
  • the non-emitting areas thus preferably extend along the
  • the fourth regular grid may preferably be a polygonal grid such as for example a hexagonal grid or an orthogonal grid.
  • the recess preferably penetrates the first semiconductor layer sequence and the active regions completely.
  • the recess preferably extends into the second semiconductor layer.
  • the recess thus preferably separates the active areas and segments them into active areas that are separate from one another
  • the recess thus preferably conveys the
  • the recess therefore preferably also gives the lateral one
  • the second electrically conductive layer is in the area of
  • the first insulating layer arranged between the second electrically conductive layer and a side surface of the recess.
  • the first insulating layer is preferably arranged completely on all side surfaces of the recess.
  • the first insulating layer is preferred for this in this case
  • the first insulating layer is preferably designed to be electrically insulating and comprises, for example, one or more dielectric materials or consists thereof.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • Connection layer and an outer surface of the semiconductor layer sequence facing the mounting surface are
  • the first insulating layer is preferred between the electrically conductive connecting layer and one of the
  • the first insulating layer is preferably designed to separate the second electrically conductive layer from that of the mounting surface
  • the second insulating layer is preferably arranged between the first solderable contact areas and the electrically conductive connecting layer.
  • the second insulating layer is particularly preferably arranged in a form-fitting manner between the first solderable contact areas and the electrically conductive connecting layer.
  • the second insulating layer is preferred for this in this case
  • the second insulating layer is preferably designed to be electrically insulating and comprises, for example, one or more dielectric materials or consists thereof.
  • the first solderable contact areas can each be activated individually and separately from one another.
  • this includes
  • the radiation-emitting semiconductor component a further semiconductor chip.
  • the further semiconductor chip preferably has an electronic control element.
  • the further semiconductor chip can have a multiplicity of electronic control elements.
  • an electronic control element can be one of the active
  • Control is assigned to all active areas.
  • the further semiconductor chip preferably has a multiplicity of connection areas.
  • the first solderable contact surfaces and the second solderable contact area can be applied directly to the connection areas, preferably by means of a solder.
  • the first electrically conductive contact areas and the second electrically conductive contact area are preferably in electrically conductive contact with the connection areas.
  • the first solderable contact areas and the second electrically conductive contact area are preferably mechanically solid
  • the further semiconductor chip comprises an integrated circuit.
  • Control elements is preferably an integrated circuit.
  • the integrated circuit is for example an integrated circuit (English "integrated
  • the integrated circuit includes, for example, a
  • Control unit an evaluation unit and / or a
  • Control unit The control unit and the evaluation unit each check, for example, the state of the
  • control unit can, for example, the state of an assigned active
  • Control area and switch it on or off, for example.
  • a headlight which comprises a radiation-emitting semiconductor chip described here. All in connection with the headlight
  • Headlights have a radiation-emitting semiconductor chip.
  • Such a headlight can be a semiconductor chip
  • Figure 1 schematic top view of a
  • FIG. 2 schematic representations of a section of FIG. 1,
  • the mounting surface 6 is one
  • Radiation exit surface 2 opposite (not shown here). The radiation-emitting one is above the mounting surface 6
  • Semiconductor chip 1 can be energized.
  • the mounting surface 6 comprises a plurality of first
  • solderable contact surfaces 7 and a second solderable
  • the first solderable contact areas 7 are arranged like a matrix, that is to say along columns and rows.
  • the first solderable contact surfaces 7 are arranged at grid points of a first regular grid.
  • the first regular grid here is an orthogonal grid, more precisely a square grid.
  • the first solderable contact areas 7 each have a quadrangular, in particular rectangular, shape.
  • the first solderable contact surfaces 7 are arranged at a distance from one another in the lateral direction. Furthermore, the first solderable contact areas 7 are not through
  • the non-emitting regions 11 are arranged between directly adjacent first solderable contact areas 7 in plan view.
  • the non-emitting areas 11 form a fourth regular grid, the non-emitting areas
  • the fourth regular grid is here one
  • the first solderable contact surfaces 7 are arranged completely in an inner region of the mounting surface 9. Furthermore, an edge region of the mounting surface 10 is free from the first solderable contact surfaces 7. In the edge region of FIG.
  • the second solderable contact surface 8 is arranged on the mounting surface 10.
  • the edge region of the mounting surface 10 and the inner region of the mounting surface 9 are arranged separately from one another and do not overlap one another in plan view.
  • the edge area of the mounting surface 10 and the inner area of the mounting surface 9 are separated from one another by non-emitting areas 11.
  • the second solderable contact area 8 completely frames the first solderable contact area 7. In this
  • the second solderable contact surface 8 is designed to be coherent.
  • An outer surface of the second solderable contact surface 8a facing away from the semiconductor layer sequence 4 is in a
  • a first solderable contact surface 7 has a lateral extent B in the lateral direction.
  • the extension B of the first solderable contact areas is
  • Micrometers in size preferably at least 15 micrometers and at most 50 micrometers each Micrometers in size, particularly preferably between 25 micrometers and at most 35 micrometers.
  • the distance B is preferably between at least 1 micrometer and at most 20 micrometers, particularly preferably between
  • the first solderable contact surfaces 7 can form at least 60% of the inner region of the mounting surface 9.
  • the first solderable contact surfaces 7 preferably form at least 70%, particularly preferably at least 80%, of the inner region of the mounting surface 9
  • the mounting surface 9 is largely formed with the first solderable contact surfaces 7.
  • the radiation-emitting semiconductor chip 1 according to FIG. 1
  • the embodiment of Figure 3 has an epitaxial
  • Semiconductor layer sequence 4 comprising active regions 5. Each of the active areas 5 is designed to
  • the semiconductor layer sequence 4 comprises a first
  • the first semiconductor layer 18 is p-doped and thus p-conductive in this exemplary embodiment and the second semiconductor layer 19 is n-doped and thus n-conductive in this exemplary embodiment
  • the active areas 5 are between the first semiconductor layer 18 and the second
  • a recess 15 is in one of the mounting surface 9
  • the recess 15 penetrates the first
  • the recess 15 extends into the second semiconductor layer 19.
  • the recess 15 thus separates the active areas 5 and segments them into active areas 5 that are separate from one another.
  • the recess 15 thus provides a spacing between the active areas 5 in the lateral direction.
  • the recess thus specifies the extent of the emitter regions 5 in the lateral direction.
  • Emitter region 3 is arranged above an associated active region 5.
  • the active region 5 completely overlaps with the assigned emitter region 3 in plan view.
  • the non-emitting areas 11 are predetermined by the recess 15.
  • the recess 15 is contiguous
  • a second electrically conductive layer 13 is arranged in the recess 15.
  • the second electrically conductive layer 13 is in direct contact with the second semiconductor layer 19 in the region of the recess 15.
  • the first insulating layer 15 is designed to separate the second electrically conductive layer 13 from the first semiconductor layer 18 and the active
  • An electrically conductive connection layer 14 is arranged on the second electrically conductive layer 13.
  • the electrically conductive connection layer 14 is in this case directly on one of the semiconductor layer sequence 4 facing away
  • Connecting layer 14 is an electrically conductive mirror layer, which is preferably designed to be reflective for electromagnetic radiation generated in the active regions 5 and which preferably comprises gold.
  • the electrically conductive connecting layer 14 is in electrically conductive contact with the second contact surface 8 in the edge region of the mounting surface 10.
  • Semiconductor layer 19 is electrically conductively connected to second contact area 8 via electrically conductive connecting layer 14 and second electrically conductive layer 13.
  • each active area 5 is electrically conductively connected to a first electrically conductive layer 12 with a first solderable contact surface 7.
  • the first is in the area of the active area 5
  • the first insulating layer 16 is also between the electrically conductive connecting layer 14 and one of the Mounting surface 6 facing outer surface of the
  • a second insulating layer 17 is arranged on the electrically conductive connecting layer 14 on an outer surface 14a facing the mounting surface 6.
  • the second insulating layer 17 is between the first solderable contact surfaces 7 and the electrical
  • the radiation-emitting semiconductor component 20 according to the exemplary embodiment in FIG. 4 has a
  • the radiation-emitting semiconductor component furthermore comprises a further semiconductor chip 21.
  • Semiconductor chip 21 has an electronic one
  • the integrated circuit 22 acts.
  • the integrated circuit 22 can, inter alia, control a state of one, some or all of the active areas 5.
  • the radiation-emitting semiconductor chip 1 is with its first solderable contact areas 7 and the second solderable contact areas 7 on the further semiconductor chip 20
  • the radiation-emitting semiconductor chip 1 according to FIG. 3 or the radiation-emitting semiconductor component 20 according to FIG. 4 can be built into a headlight.
  • This patent application claims the priority of German patent application 10 2019 105 402.8, the disclosure content of which is hereby incorporated by reference.
  • the description based on the exemplary embodiments is not restricted to the invention. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly included in the

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein strahlungsemittierender Halbleiterchip (1) angegeben, mit: -einer Strahlungsaustrittsfläche (2) umfassend voneinander getrennte Emitterbereiche (3), -einer epitaktischen Halbleiterschichtenfolge (4) umfassend aktive Bereiche (5),wobei jeder aktive Bereich (5) dazu ausgebildet ist, elektromagnetische Strahlung von jeweils einem Emitterbereich (3) auszusenden, und -einer Montagefläche (6), die der Strahlungsaustrittsfläche (2) gegenüberliegt, wobei die Montagefläche (6) eine Vielzahl von ersten lötfähigen Kontaktflächen (7) und eine zweite lötfähige Kontaktfläche (8) umfasst, wobei -jeder aktive Bereich (5) mit jeweils einer ersten lötfähigen Kontaktfläche (7) und der zweiten lötfähigen Kontaktfläche (8) bestrombar ist, -die ersten lötfähigen Kontaktflächen (7) in einem Innenbereich der Montagefläche (9) angeordnet sind, und -die zweite lötfähige Kontaktfläche (8) in einem Randbereich der Montagefläche (10) angeordnet ist. Weiterhin werden ein strahlungsemittierendes Halbleiterbauelement (20) und ein Scheinwerfer mit einem solchen Halbleiterchip (1) angegeben.

Description

Beschreibung
STRAHLUNGSEMITTIERENDER HALBLEITERCHIP
STRAHLUNGSEMITTIERENDES HALBLEITERBAUELEMENT UND SCHEINWERFER
Es wird ein strahlungsemittierender Halbleiterchip angegeben. Darüber hinaus werden ein strahlungsemittierendes
Halbleiterbauelement und ein Scheinwerfer angegeben.
Eine zu lösende Aufgabe besteht darin, einen
strahlungsemittierenden Halbleiterchip anzugeben, der
besonders kompakt ist. Außerdem sollen ein kompaktes
strahlungsemittierendes Halbleiterbauelement und ein
Scheinwerfer mit einem solchen Halbleiterbauelement angegeben werden .
Diese Aufgaben werden durch einen strahlungsemittierenden Halbleiterchip mit den Merkmalen des Patentanspruchs 1, durch ein strahlungsemittierendes Halbleiterbauelement mit den Merkmalen des Patentanspruchs 18 und durch einen Scheinwerfer mit dem Merkmal des Patentanspruchs 19 gelöst.
Vorteilhafte Ausführungsformen des strahlungsemittierenden Halbleiterchips, des Halbleiterbauelements und des
Scheinwerfers sind Gegenstand der jeweils abhängigen
Ansprüche .
Gemäß zumindest einer Ausführungsform umfasst der
strahlungsemittierende Halbleiterchip eine
Strahlungsaustrittsfläche umfassend voneinander getrennte Emitterbereiche. Die Strahlungsaustrittsfläche weist
bevorzugt eine Haupterstreckungsebene auf. Eine laterale Richtung ist bevorzugt parallel zur Strahlungsaustrittsfläche ausgerichtet und eine vertikale Richtung ist bevorzugt senkrecht zu der lateralen Richtung ausgerichtet. Die
Emitterbereiche sind bevorzugt Teil der
Strahlungsaustrittsfläche und erstrecken sich in lateraler Richtung. Weiterhin sind die Emitterbereiche bevorzugt in einer gemeinsamen Ebene angeordnet.
Gemäß einer Aus führungs form sind die Emitterbereiche
gleichartig ausgebildet. Beispielsweise weisen die
Emitterbereiche einen gleichen Flächeninhalt und/oder eine gleiche Form auf.
Die Emitterbereiche sind bevorzugt in lateraler Richtung beabstandet voneinander angeordnet. Die Emitterbereiche sind bevorzugt matrixartig, das heißt entlang von Spalten und Zeilen angeordnet. Bevorzugt sind die Emitterbereiche an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet. Das zweite regelmäßige Gitter kann bevorzugt ein polygonales Gitter, wie beispielsweise ein hexagonales Gitter oder ein orthogonales Gitter, sein.
Die Emitterbereiche weisen jeweils bevorzugt eine dreieckige, eine viereckige, eine sechseckige, eine runde Form, eine ovale Form oder eine elliptische Form auf. Eine maximale Ausdehnung in lateraler Richtung jedes Emitterbereichs ist bevorzugt jeweils mindestens 15 Mikrometer und höchstens 50 Mikrometer, besonders bevorzugt zwischen 25 Mikrometer und höchstens 35 Mikrometer.
Gemäß zumindest einer Aus führungs form umfasst der
strahlungsemittierende Halbleiterchip eine epitaktische
Halbleiterschichtenfolge, umfassend aktive Bereiche, wobei jeder aktive Bereich dazu ausgebildet ist, elektromagnetische Strahlung von jeweils einem Emitterbereich auszusenden.
Die Halbleiterschichtenfolge basiert beispielsweise auf einem I I I-V-Verbindungshalbleitermaterial . Bei dem III-V- Verbindungshalbleitermaterial handelt es sich beispielsweise um ein Phosphid-, Arsenid- und/oder Nitrid- Verbindungshalbleitermaterial, also zum Beispiel um
InxAlyGa]__x_yP, InxAlyGa]_-x-yAs und/oder InxAlyGa]_-x-yN mit 0
< x < 1, 0 < y < 1 und x + y d 1.
Die Halbleiterschichtenfolge kann Dotierstoffe sowie
zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des
Kristallgitters der Halbleiterschichtenfolge, also Al, Ga,
In, N, As oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können .
Die Halbleiterschichtenfolge umfasst bevorzugt eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht eines zweiten, anderen
Leitfähigkeitstyps . Bevorzugt ist die erste Halbleiterschicht p-dotiert und damit p-leitend ausgebildet. Bevorzugt ist die zweite Halbleiterschicht n-dotiert und damit n-leitend ausgebildet. Die erste Halbleiterschicht und die zweite
Halbleiterschicht sind bevorzugt in vertikaler Richtung übereinander gestapelt.
Bevorzugt sind die aktiven Bereiche zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht
angeordnet. Die aktiven Bereiche weisen bevorzugt jeweils einen pn-Übergang zur Erzeugung der elektromagnetischen Strahlung auf, wie beispielsweise eine Doppelheterostruktur, eine EinfachquantentopfStruktur oder eine
MehrfachquantentopfStruktur .
Die im Betrieb der aktiven Bereiche erzeugte
elektromagnetische Strahlung kann nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein. Das sichtbare Licht ist beispielsweise Licht blauer, grüner, gelber oder roter Farbe.
Auf den Emitterbereichen kann ein Konversionselement
angeordnet sein, das dazu ausgebildet ist, elektromagnetische Strahlung des Halbleiterchips zumindest teilweise in
elektromagnetische Sekundärstrahlung zu konvertieren.
Bevorzugt wandelt das Konversionselement elektromagnetische Strahlung des Halbleiterchips in elektromagnetische
Sekundärstrahlung eines anderen Wellenlängenbereichs um.
Besonders bevorzugt umfasst die Sekundärstrahlung größere Wellenlängen als die elektromagnetische Strahlung des
Halbleiterchips. Erzeugen die aktiven Bereiche beispielsweise Licht blauer Farbe, können sich die vom
strahlungsemittierenden Halbleiterchip ausgesendete
elektromagnetische Strahlung und elektromagnetische
Sekundärstrahlung bevorzugt zu weißem Mischlicht mischen.
Die aktiven Bereiche erstrecken sich bevorzugt in lateraler Richtung und sind bevorzugt in einer gemeinsamen Ebene angeordnet. Weiterhin sind die aktiven Bereiche bevorzugt voneinander getrennt angeordnet. In diesem Fall sind die aktiven Bereiche bevorzugt in lateraler Richtung beabstandet voneinander angeordnet. Die aktiven Bereiche sind bevorzugt matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet. Bevorzugt sind die aktiven Bereiche an Gitterpunkten eines dritten regelmäßigen Gitters angeordnet. Die Gitterpunkte des dritten Gitters, an denen die aktiven Bereiche angeordnet sind, sind bevorzugt in Draufsicht an den gleichen Stellen angeordnet, wie die Gitterpunkte des zweiten Gitters, an denen die Emitterbereiche angeordnet sind.
Die aktiven Bereiche weisen jeweils bevorzugt eine
dreieckige, eine viereckige, eine sechseckige, eine runde Form, eine ovale Form oder eine elliptische Form auf. Eine maximale Ausdehnung in lateraler Richtung jedes aktiven
Bereichs ist bevorzugt jeweils mindestens 15 Mikrometer und höchstens 50 Mikrometer, besonders bevorzugt zwischen 25 Mikrometer und höchstens 35 Mikrometer.
Über jedem aktiven Bereich ist in vertikaler Richtung bevorzugt ein Emitterbereich angeordnet. Bevorzugt überlappt jeder aktive Bereich mit einem zugeordneten Emitterbereich in Draufsicht vollständig. Der Begriff „zugeordnet" gibt an, dass jeweils genau ein Emitterbereich in vertikaler Richtung über jeweils genau einem aktiven Bereich angeordnet ist.
Damit ist beispielsweise jedem aktiven Bereich genau ein Emitterbereich zugeordnet.
Eine Ausdehnung in lateraler Richtung jedes aktiven Bereichs gibt bevorzugt eine Ausdehnung in lateraler Richtung eines zugeordneten Emitterbereichs vor. Es ist möglich, dass die Ausdehnung in lateraler Richtung jedes aktiven Bereichs kleiner als die Ausdehnung in lateraler Richtung eines zugeordneten Emitterbereichs ist. Beispielsweise weist ein Strahl der elektromagnetischen Strahlung eines aktiven
Bereichs neben einer Ausbreitungskomponente in vertikaler Richtung auch eine Ausbreitungskomponente in lateraler
Richtung auf. Damit kann der Strahl an dem zugeordneten Emitterbereich in einem Bereich austreten, der in Draufsicht nicht mit dem aktiven Bereich überlappt.
Gemäß zumindest einer Ausführungsform umfasst der
strahlungsemittierende Halbleiterchip eine Montagefläche, die der Strahlungsaustrittsfläche gegenüberliegt, wobei die
Montagefläche eine Vielzahl von ersten lötfähigen
Kontaktflächen und eine zweite lötfähige Kontaktfläche umfasst. Die Montagefläche ist einer der
Strahlungsaustrittsfläche abgewandten Außenfläche der
Halbleiterschichtenfolge zugewandt. Mit der Montagefläche ist der strahlungsemittierende Halbleiterchip bevorzugt
bestrombar .
Die ersten lötfähigen Kontaktflächen weisen bevorzugt ein Metall auf, insbesondere ein lötfähiges Metall, oder bestehen daraus. Weiterhin weist die zweite lötfähige Kontaktfläche ein weiteres Metall auf, insbesondere ein weiteres lötfähiges Metall, oder besteht daraus. Das Metall und/oder das weitere Metall ist/oder enthält beispielsweise Gold, Silber, Kupfer, Zinn, Blei, Bismut und/oder Antimon. Bevorzugt bestehen das Metall und das weitere Metall aus den gleichen Materialien.
Die ersten lötfähigen Kontaktflächen weisen jeweils eine der Halbleiterschichtenfolge abgewandte Außenfläche auf.
Weiterhin weist die zweite lötfähige Kontaktfläche eine der Halbleiterschichtenfolge abgewandte Außenfläche auf. Die Außenflächen der ersten lötfähigen Kontaktflächen und/oder die Außenfläche der zweiten lötfähigen Kontaktfläche sind bevorzugt frei zugänglich.
Die der Halbleiterschichtenfolge abgewandten Außenflächen der ersten lötfähigen Kontaktflächen sind bevorzugt in lateraler Richtung in einer gemeinsamen Ebene angeordnet. Weiterhin ist die der Halbleiterschichtenfolge abgewandte Außenfläche der zweiten lötfähigen Kontaktfläche bevorzugt in einer
gemeinsamen Ebene mit den Außenflächen der ersten lötfähigen Kontaktflächen angeordnet. Damit ist der
strahlungsemittierende Halbleiterchip bevorzugt
oberflächenmontierbar .
Gemäß zumindest einer Ausführungsform ist jeder aktive
Bereich mit jeweils einer ersten lötfähigen Kontaktfläche und der zweiten lötfähigen Kontaktfläche bestrombar. Im Bereich eines aktiven Bereiches ist die erste Halbleiterschicht bevorzugt mit einer ersten lötfähigen Kontaktfläche
elektrisch leitend verbunden. Weiterhin ist die zweite
Halbleiterschicht bevorzugt mit der zweiten lötfähigen
Kontaktfläche elektrisch leitend verbunden.
Gemäß zumindest einer Ausführungsform sind die ersten
lötfähigen Kontaktflächen in einem Innenbereich der
Montagefläche angeordnet. Der Innenbereich der Montagefläche erstreckt sich in lateraler Richtung bevorzugt nicht bis zu einem Rand der Montagefläche. Das heißt, ein Randbereich der Montagefläche ist bevorzugt frei von den ersten lötfähigen Kontaktflächen .
Gemäß zumindest einer Ausführungsform ist die zweite
lötfähige Kontaktfläche in dem Randbereich der Montagefläche angeordnet. Der Randbereich der Montagefläche und der
Innenbereich der Montagefläche sind getrennt voneinander angeordnet. Damit überlappen der Randbereich der
Montagefläche und der Innenbereich der Montagefläche in
Draufsicht bevorzugt nicht. Bevorzugt bilden der Randbereich und der Innenbereich die Montagefläche. Der Randbereich und der Innenbereich grenzen bevorzugt direkt aneinander an.
Gemäß einer bevorzugten Ausführungsform umfasst der
strahlungsemittierende Halbleiterchip eine
Strahlungsaustrittsfläche umfassend voneinander getrennte Emitterbereiche, eine epitaktische Halbleiterschichtenfolge umfassend aktive Bereiche, wobei jeder aktive Bereich dazu ausgebildet ist, elektromagnetische Strahlung von jeweils einem Emitterbereich auszusenden. Außerdem umfasst der strahlungsemittierende Halbleiterchip bei dieser
Ausführungsform eine Montagefläche, die der
Strahlungsaustrittsfläche gegenüberliegt, wobei die
Montagefläche eine Vielzahl von ersten lötfähigen
Kontaktflächen und eine zweite lötfähige Kontaktfläche umfasst. Schließlich ist bei dieser Ausführungsform des strahlungsemittierenden Halbleiterchips jeder aktive Bereich mit jeweils einer ersten lötfähigen Kontaktfläche und der zweiten lötfähigen Kontaktfläche bestrombar, wobei die ersten lötfähigen Kontaktflächen in einem Innenbereich der
Montagefläche angeordnet sind, und die zweite lötfähige Kontaktfläche in einem Randbereich der Montagefläche
angeordnet ist.
Gemäß zumindest einer Ausführungsform ist der Innenbereich der Montagefläche frei von der zweiten lötfähigen
Kontaktfläche . Bevorzugt überlappen sich die ersten
lötfähigen Kontaktflächen und die zweite lötfähige
Kontaktfläche in Draufsicht nicht. Weiterhin ist die zweite lötfähige Kontaktfläche in Draufsicht bevorzugt nicht zwischen benachbarten ersten lötfähigen Kontaktflächen angeordnet . Eine Idee des hier beschriebenen strahlungsemittierenden Halbleiterchips ist unter anderem, dass die ersten lötfähigen Kontaktflächen in einem Innenbereich der Montagefläche angeordnet sind und die zweite lötfähige Kontaktfläche in einem Randbereich der Montagefläche angeordnet ist. Damit können Abstände von direkt benachbarten ersten lötfähigen Kontaktflächen zueinander in lateraler Richtung
vorteilhafterweise vergleichsweise klein ausgebildet sein, insbesondere im Unterschied zu einem herkömmlichen
Halbleiterchip, bei dem die ersten lötfähigen Kontaktflächen und die zweite lötfähige Kontaktfläche gemeinsam in einem Innenbereich angeordnet sind. Durch die kleinen Abstände zwischen direkt benachbarten ersten lötfähigen Kontaktflächen kann der Halbleiterchip im Unterschied zu dem herkömmlichen Halbleiterchip eine erhöhte Anzahl an aktiven Bereichen aufweisen. Mit Vorteil kann ein solcher
strahlungsemittierender Halbleiterchip damit vergleichsweise kompakt ausgebildet sein.
Gemäß zumindest einer Ausführungsform sind die ersten
lötfähigen Kontaktflächen durch nicht emittierende Bereiche voneinander getrennt. Die nicht emittierenden Bereiche senden im Vergleich zu den Emitterbereichen vergleichsweise wenig oder keine Strahlung aus. Die nicht emittierenden Bereiche senden bevorzugt 60 %, besonders bevorzugt 80 % weniger
Strahlung aus als die Emitterbereiche.
Die ersten lötfähigen Kontaktflächen sind bevorzugt in lateraler Richtung beabstandet voneinander angeordnet.
Bevorzugt sind die nicht emittierenden Bereiche in Draufsicht zwischen direkt benachbarten ersten lötfähigen Kontaktflächen angeordnet. Weiterhin sind die nicht emittierenden Bereiche in Draufsicht zwischen direkt benachbarten Emitterbereichen angeordnet. Die nicht emittierenden Bereiche sind weiterhin bevorzugt zwischen direkt benachbarten aktiven Bereichen angeordnet. Die nicht emittierenden Bereiche und die
Emitterbereiche füllen bevorzugt den Innenbereich vollständig aus. Weiterhin ist es möglich, dass der Randbereich der
Montagefläche und der Innenbereich der Montagefläche durch nicht emittierende Bereiche voneinander getrennt sind.
Gemäß zumindest einer Ausführungsform umrahmt die zweite lötfähige Kontaktfläche die ersten lötfähigen Kontaktflächen vollständig. Bevorzugt ist die zweite lötfähige Kontaktfläche zusammenhängend ausgebildet. Die zweite lötfähige
Kontaktfläche kann vollständig in dem Randbereich der
Montagefläche angeordnet sein. Die zweite lötfähige
Kontaktfläche umschließt die ersten lötfähigen Kontaktflächen damit bevorzugt vollständig in lateraler Richtung.
Gemäß zumindest einer Ausführungsform sind die ersten
lötfähigen Kontaktflächen matrixartig, das heißt entlang von Spalten und Zeilen angeordnet.
Gemäß zumindest einer Ausführungsform sind die ersten
lötfähigen Kontaktflächen an Gitterpunkten eines ersten regelmäßigen Gitters angeordnet. Die Gitterpunkte des ersten regelmäßigen Gitters, an denen die ersten lötfähigen
Kontaktflächen angeordnet sind, sind bevorzugt in Draufsicht an den gleichen Stellen angeordnet, wie die Gitterpunkte des zweiten Gitters und/oder des dritten Gitters, an denen die Emitterbereiche und/oder aktiven Bereiche angeordnet sind. Alternativ ist es möglich, dass die Gitterpunkte des ersten regelmäßigen Gitters im Vergleich zu den Gitterpunkten des zweiten Gitters und/oder des dritten Gitters in eine Richtung in lateraler Richtung verschoben sind. Die ersten lötfähigen Kontaktflächen weisen jeweils bevorzugt eine dreieckige, eine viereckige, eine sechseckige, eine runde Form, eine ovale Form oder eine elliptische Form auf.
In Draufsicht überlappt jeder Emitterbereich und jeder aktive Bereich bevorzugt vollständig mit einer zugeordneten ersten lötfähigen Kontaktfläche . Weiterhin weist jede erste
lötfähige Kontaktfläche bevorzugt eine Ausdehnung in
lateraler Richtung auf, die größer als eine Ausdehnung in lateraler Richtung eines zugeordneten Emitterbereiches ist. Weiterhin weist jede erste lötfähige Kontaktfläche bevorzugt eine Ausdehnung in lateraler Richtung auf, die größer als eine Ausdehnung in lateraler Richtung eines zugeordneten aktiven Bereiches ist. Der Begriff „zugeordnet" gibt an, dass jeweils genau ein Emitterbereich und jeweils genau ein aktiver Bereich in vertikaler Richtung über genau einer ersten lötfähigen Kontaktfläche angeordnet sind. Damit sind beispielsweise jedem der ersten lötfähigen Kontaktflächen genau ein Emitterbereich und genau ein aktiver Bereich zugeordnet .
Eine maximale Ausdehnung in lateraler Richtung jeder ersten lötfähigen Kontaktfläche ist bevorzugt jeweils mindestens 15 Mikrometer und höchstens 50 Mikrometer, besonders bevorzugt zwischen 25 Mikrometer und höchstens 35 Mikrometer.
Gemäß zumindest einer Ausführungsform weisen direkt
benachbarte erste lötfähige Kontaktflächen einen Abstand von mindestens 1 Mikrometer bis höchstens 20 Mikrometer auf.
Bevorzugt weisen direkt benachbarte erste lötfähige
Kontaktflächen einen Abstand von mindestens 5 Mikrometer bis höchstens 15 Mikrometer auf. Gemäß zumindest einer Ausführungsform bilden die ersten lötfähigen Kontaktflächen mindestens 60 % des Innenbereichs der Montagefläche. Bevorzugt bilden die ersten lötfähigen Kontaktflächen mindestens 70 %, besonders bevorzugt
mindestens 80 %, des Innenbereichs der Montagefläche. Das heißt, bevorzugt ist die Montagefläche zu großen Teilen mit den ersten lötfähigen Kontaktflächen gebildet.
Vorteilhafterweise kann ein solcher Halbleiterchip in der Halbleiterschichtenfolge auftretende Wärme besonders gut über die ersten lötfähigen Kontaktflächen abführen. Je größer der Anteil der ersten lötfähigen Kontaktflächen an der
Montagefläche ist, desto besser ist die Wärme abführbar.
Gemäß zumindest einer Ausführungsform ist jeder aktive
Bereich mit jeweils einer ersten elektrisch leitenden Schicht elektrisch leitend verbunden. In diesem Fall ist jeder aktive Bereich bevorzugt mit jeweils einer ersten elektrisch
leitenden Schicht mit jeweils einer ersten lötfähigen
Kontaktfläche elektrisch leitend verbunden. In jedem Bereich der aktiven Bereiche ist die erste Halbleiterschicht
bevorzugt mit jeweils einer ersten elektrisch leitenden
Schicht elektrisch leitend kontaktiert.
Gemäß zumindest einer Ausführungsform ist jeder aktive
Bereich mit einer zweiten elektrisch leitenden Schicht elektrisch leitend verbunden. Bevorzugt ist jeder aktive Bereich mit der zweiten elektrisch leitenden Schicht mit der zweiten lötfähigen Kontaktfläche elektrisch leitend
verbunden. Weiterhin ist die zweite Halbleiterschicht
bevorzugt mit der zweiten elektrisch leitenden Schicht elektrisch leitend kontaktiert. Gemäß zumindest einer Ausführungsform ist eine elektrisch leitende Verbindungsschicht auf der zweiten elektrisch leitenden Schicht angeordnet. Die elektrisch leitende
Verbindungsschicht ist bevorzugt auf einer der
Halbleiterschichtenfolge abgewandten Außenfläche der zweiten elektrisch leitenden Schicht angeordnet. Bevorzugt steht die elektrisch leitende Verbindungsschicht in elektrisch
leitendem Kontakt zu der zweiten elektrisch leitenden
Schicht. Die elektrisch leitende Verbindungsschicht bedeckt die der Halbleiterschichtenfolge abgewandte Außenfläche der zweiten elektrisch leitenden Schicht bevorzugt vollständig.
Es ist möglich, dass die elektrisch leitende
Verbindungsschicht die zweite elektrisch leitende Schicht in lateraler Richtung überragt. Die ersten Kontaktflächen und die elektrisch leitende Verbindungsschicht können in
Draufsicht in lateraler Richtung miteinander überlappen.
Weiterhin durchdringt die elektrisch leitende
Verbindungsschicht den aktiven Bereich in vertikaler Richtung bevorzugt nicht.
Die elektrisch leitende Verbindungsschicht steht bevorzugt in elektrisch leitendem Kontakt mit der zweiten lötfähigen
Kontaktfläche, insbesondere im Randbereich der Montagefläche. Die elektrisch leitende Verbindungsschicht ist bevorzugt zusammenhängend ausgebildet. Weiterhin umgibt die elektrisch leitende Verbindungsschicht jede erste elektrisch leitende Schicht bevorzugt vollständig. Damit ist bevorzugt jeder aktive Bereich mit der zweiten elektrisch leitenden Schicht und der elektrisch leitenden Verbindungsschicht mit der zweiten lötfähigen Kontaktfläche elektrisch leitend
verbunden . Gemäß zumindest einer Ausführungsform ist die elektrisch leitende Verbindungsschicht eine elektrisch leitende
Spiegelschicht. Die elektrisch leitende Spiegelschicht weist bevorzugt für in den aktiven Bereichen erzeugte
elektromagnetische Strahlung eine Reflektivität von
wenigstens 90 % auf, insbesondere 95 % oder 99 %. Die
elektrisch leitende Spiegelschicht umfasst beispielsweise zumindest eines der folgenden Metalle oder besteht daraus: Silber, Aluminium, Rhodium, Nickel, Kupfer, Gold.
Handelt es sich bei der elektrisch leitenden Spiegelschicht um Gold, so weist die elektrisch leitende Spiegelschicht bevorzugt eine Dicke in vertikaler Richtung von mindestens 5 Nanometer und höchstens 20 Nanometer auf. Besonders bevorzugt ist die Dicke der elektrisch leitenden Spiegelschicht
zwischen mindestens 7 Nanometer und höchstens 10 Nanometer.
Vorteilhafterweise kann eine Lichtauskopplung aus dem
Halbleiterchip mit einer solchen elektrisch leitenden
Spiegelschicht erhöht sein.
Gemäß zumindest einer Ausführungsform ist eine Ausnehmung von einer der Montagefläche zugewandten Seite in der
Halbleiterschichtenfolge angeordnet. Die nicht emittierenden Bereiche sind bevorzugt durch die Ausnehmung in der
Halbleiterschichtenfolge vorgegeben. Die Ausnehmung ist weiterhin bevorzugt zusammenhängend ausgebildet. Die
Ausnehmung erstreckt sich bevorzugt entlang von Gitterlinien eines vierten regelmäßigen Gitters. Damit erstecken sich die nicht emittierenden Bereiche bevorzugt entlang der
Gitterlinien des vierten Gitters. Das vierte regelmäßige Gitter kann bevorzugt ein polygonales Gitter, wie beispielsweise ein hexagonales Gitter oder ein orthogonales Gitter, sein.
Gemäß zumindest einer Ausführungsform durchdringt die
Ausnehmung die aktiven Bereiche vollständig. Bevorzugt durchdringt die Ausnehmung die erste Halbleiterschichtenfolge und die aktiven Bereiche vollständig. Bevorzugt erstreckt sich die Ausnehmung bis in die zweite Halbleiterschicht.
Bevorzugt trennt die Ausnehmung damit die aktiven Bereiche und segmentiert diese in voneinander getrennte aktive
Bereiche. Die Ausnehmung vermittelt damit bevorzugt die
Beabstandung in lateraler Richtung der aktiven Bereiche.
Damit gibt die Ausnehmung bevorzugt auch die laterale
Ausdehnung in lateraler Richtung der nicht emittierenden Bereiche vor.
Gemäß zumindest einer Ausführungsform ist die zweite
elektrisch leitende Schicht in der Ausnehmung angeordnet. Die zweite elektrisch leitende Schicht steht im Bereich der
Ausnehmung mit der zweiten Halbleiterschicht bevorzugt in direktem Kontakt.
Gemäß zumindest einer Ausführungsform ist eine erste
isolierende Schicht zwischen der zweiten elektrisch leitenden Schicht und einer Seitenfläche der Ausnehmung angeordnet. Bevorzugt ist die erste isolierende Schicht vollständig auf allen Seitenflächen der Ausnehmung angeordnet. Die erste isolierende Schicht ist in diesem Fall bevorzugt dazu
ausgebildet, die zweite elektrisch leitende Schicht von der ersten Halbleiterschicht und den aktiven Bereichen elektrisch zu isolieren. Die erste isolierende Schicht ist bevorzugt elektrisch isolierend ausgebildet und umfasst beispielsweise ein oder mehrere dielektrische Materialien oder besteht daraus.
Gemäß zumindest einer Ausführungsform ist die erste
isolierende Schicht zwischen der elektrisch leitenden
Verbindungsschicht und einer der Montagefläche zugewandten Außenfläche der Halbleiterschichtenfolge angeordnet.
Bevorzugt ist die erste isolierende Schicht zwischen der elektrisch leitenden Verbindungsschicht und einer der
Montagefläche zugewandten Außenfläche der ersten
Halbleiterschicht angeordnet. Die erste isolierende Schicht ist in diesem Fall bevorzugt dazu ausgebildet, die zweite elektrisch leitende Schicht von der der Montagefläche
zugewandten Außenfläche der ersten Halbleiterschicht zu isolieren .
Gemäß zumindest einer Ausführungsform ist eine zweite
isolierende Schicht auf der elektrisch leitenden
Verbindungsschicht auf einer der Montagefläche zugewandten Außenfläche angeordnet. Bevorzugt ist die zweite isolierende Schicht zwischen den ersten lötfähigen Kontaktflächen und der elektrisch leitenden Verbindungsschicht angeordnet. Besonders bevorzugt ist die zweite isolierende Schicht zwischen den ersten lötfähigen Kontaktflächen und der elektrisch leitenden Verbindungsschicht formschlüssig angeordnet. Die zweite isolierende Schicht ist in diesem Fall bevorzugt dazu
ausgebildet, die elektrisch leitende Verbindungsschicht von den ersten lötfähigen Kontaktflächen elektrisch zu isolieren.
Die zweite isolierende Schicht ist bevorzugt elektrisch isolierend ausgebildet und umfasst beispielsweise ein oder mehrere dielektrische Materialien oder besteht daraus. Gemäß zumindest einer Ausführungsform sind die ersten lötfähigen Kontaktflächen jeweils einzeln und getrennt voneinander ansteuerbar.
Es wird darüber hinaus ein strahlungsemittierendes
Halbleiterbauelement angegeben, das einen hier beschriebenen strahlungsemittierenden Halbleiterchip umfasst. Sämtliche in Verbindung mit dem strahlungsemittierenden Halbleiterchip offenbarten Merkmale und Ausführungsformen können daher auch in Verbindung mit dem strahlungsemittierenden
Halbleiterbauelement ausgebildet sein und umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das
strahlungsemittierende Halbleiterbauelement einen weiteren Halbleiterchip. Der weitere Halbleiterchip weist bevorzugt ein elektronisches Steuerelement auf. Weiterhin kann der weitere Halbleiterchip eine Vielzahl von elektronischen Steuerelementen aufweisen. Beispielsweise kann jeweils ein elektronisches Steuerelement jeweils einem der aktiven
Bereiche zugeordnet sein. Alternativ ist es möglich, dass einem elektronischen Steuerelement mehrere der aktiven
Bereiche zugeordnet sind oder dass ein elektronisches
Steuerelement allen aktiven Bereichen zugeordnet ist.
Weiterhin ist es möglich, dass mittels einem einzigen elektronischen Steuerelement alle aktiven Bereiche getrennt voneinander ansteuerbar sind.
Gemäß zumindest einer Ausführungsform sind die ersten lötfähigen Kontaktflächen und die zweiten lötfähigen
Kontaktflächen auf dem weiteren Halbleiterchip angeordnet. Der weitere Halbleiterchip weist bevorzugt eine Vielzahl von Anschlussflächen auf. Die ersten lötfähigen Kontaktflächen und die zweite lötfähige Kontaktfläche können direkt auf die Anschlussflächen aufgebracht sein, bevorzugt mittels einem Lot. Die ersten elektrisch leitenden Kontaktflächen und die zweite elektrisch leitende Kontaktfläche stehen bevorzugt in elektrisch leitendem Kontakt mit den Anschlussflächen. Die ersten lötfähigen Kontaktflächen und die zweite elektrisch leitende Kontaktfläche sind bevorzugt mechanisch fest
miteinander verbunden, bevorzugt mittels dem Lot.
Gemäß zumindest einer Aus führungs form umfasst der weitere Halbleiterchip eine integrierte Schaltung. Bei dem
elektronischen Steuerelement oder den elektronischen
Steuerelementen handelt es sich bevorzugt um eine integrierte Schaltung. Die integrierte Schaltung ist beispielsweise durch einen integrierten Schaltkreis (englisch „integrated
Circuit", kurz „IC") gebildet oder weist einen solchen auf. Die integrierte Schaltung umfasst beispielsweise eine
Kontrolleinheit , eine Auswerteeinheit und/oder eine
Ansteuereinheit. Die Kontrolleinheit und die Auswerteeinheit überprüfen beispielsweise jeweils den Zustand der
zugeordneten aktiven Bereiche. Die Ansteuereinheit kann beispielsweise den Zustand eines zugeordneten aktiven
Bereichs steuern und zum Beispiel an- oder ausschalten.
Es wird darüber hinaus ein Scheinwerfer angegeben, der einen hier beschriebenen strahlungsemittierenden Halbleiterchip umfasst. Sämtliche in Verbindung mit dem Scheinwerfer
offenbarten Merkmale und Aus führungs formen sind daher auch in Verbindung mit dem strahlungsemittierenden Halbleiterchip offenbart und umgekehrt.
Gemäß zumindest einer Aus führungs form umfasst der
Scheinwerfer einen strahlungsemittierenden Halbleiterchip. Mittels dem hier beschriebenen strahlungsemittierenden
Halbleiterchip kann ein solcher Scheinwerfer
vorteilhafterweise kompakt realisiert werden.
Im Folgenden werden der hier beschriebene
strahlungsemittierende Halbleiterchip, das
strahlungsemittierende Halbleiterbauelement und der
Scheinwerfer anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert.
Es zeigen:
Figur 1 schematische Draufsicht auf einen
strahlungsemittierenden Halbleiterchip gemäß einem
Ausführungsbeispiel,
Figur 2 schematische Darstellungen eines Ausschnitts der Figur 1,
Figur 3 schematische Schnittdarstellungen eines
strahlungsemittierenden Halbleiterchips gemäß einem
Ausführungsbeispiel, und
Figur 4 schematische Schnittdarstellungen eines
strahlungsemittierenden Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Der strahlungsemittierende Halbleiterchip gemäß dem
Ausführungsbeispiel der Figuren 1 und 2 weist eine
Montagefläche 6 auf. Die Montagefläche 6 liegt einer
Strahlungsaustrittsfläche 2 gegenüber (hier nicht gezeigt) . Über die Montagefläche 6 ist der strahlungsemittierende
Halbleiterchip 1 bestrombar.
Die Montagefläche 6 umfasst eine Vielzahl von ersten
lötfähigen Kontaktflächen 7 und eine zweite lötfähige
Kontaktfläche 8. Die ersten lötfähigen Kontaktflächen 7 sind matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet. In diesem Ausführungsbeispiel sind die ersten lötfähigen Kontaktflächen 7 an Gitterpunkten eines ersten regelmäßigen Gitters angeordnet. Das erste regelmäßige Gitter ist hier ein orthogonales Gitter, genauer ein Vierecksgitter. Die ersten lötfähigen Kontaktflächen 7 weisen jeweils eine viereckige, insbesondere rechteckige, Form auf.
Die ersten lötfähigen Kontaktflächen 7 sind in lateraler Richtung beabstandet voneinander angeordnet. Weiterhin sind die ersten lötfähigen Kontaktflächen 7 durch nicht
emittierende Bereiche 11 voneinander getrennt. Die nicht emittierenden Bereiche 11 sind in Draufsicht zwischen direkt benachbarten ersten lötfähigen Kontaktflächen 7 angeordnet. Die nicht emittierenden Bereiche 11 bilden ein viertes regelmäßiges Gitter, wobei sich die nicht emittierenden
Bereiche entlang von Gitterlinien des vierten Gitters
erstrecken. Das vierte regelmäßige Gitter ist hier ein
Vierecksgitter. Die ersten lötfähigen Kontaktflächen 7 sind vollständig in einem Innenbereich der Montagefläche 9 angeordnet. Weiterhin ist ein Randbereich der Montagefläche 10 frei von den ersten lötfähigen Kontaktflächen 7. In dem Randbereich der
Montagefläche 10 ist die zweite lötfähige Kontaktfläche 8 angeordnet. Der Randbereich der Montagefläche 10 und der Innenbereich der Montagefläche 9 sind getrennt voneinander angeordnet und überlappen in Draufsicht nicht miteinander.
Der Randbereich der Montagefläche 10 und der Innenbereich der Montagefläche 9 sind durch nicht emittierende Bereiche 11 voneinander getrennt.
Die zweite lötfähige Kontaktfläche 8 umrahmt die ersten lötfähigen Kontaktflächen 7 vollständig. In diesem
Ausführungsbeispiel ist die zweite lötfähige Kontaktfläche 8 zusammenhängend ausgebildet. Die zweite lötfähige
Kontaktfläche 8 umschließt die ersten lötfähigen
Kontaktflächen 7 damit vollständig in lateraler Richtung.
Eine der Halbleiterschichtenfolge 4 abgewandte Außenfläche der zweiten lötfähigen Kontaktfläche 8a ist in einer
gemeinsamen Ebene mit den der Halbleiterschichtenfolge 4 abgewandten Außenflächen 7a der ersten lötfähigen
Kontaktflächen 7 angeordnet. Damit ist der
strahlungsemittierende Halbleiterchip 1 bevorzugt
oberflächenmontierbar .
Wie der Ausschnitt des Innenbereichs der Montagefläche 9 gemäß Figur 2 zeigt, weist eine erste lötfähige Kontaktfläche 7 eine laterale Ausdehnung B in lateraler Richtung auf. Die Ausdehnung B der ersten lötfähigen Kontaktflächen ist
bevorzugt jeweils mindestens 15 Mikrometer und höchstens 50 Mikrometer groß, besonders bevorzugt zwischen 25 Mikrometer und höchstens 35 Mikrometer.
Zwei direkt benachbarte erste lötfähige Kontaktflächen 7 weisen einen Abstand B voneinander auf. Der Abstand B liegt hierbei bevorzugt zwischen mindestens 1 Mikrometer und höchstens 20 Mikrometer, besonders bevorzugt zwischen
mindestens 5 Mikrometer und höchstens 15 Mikrometer.
Mit derartigen Abständen A und Ausdehnungen B in lateraler Richtung können die ersten lötfähigen Kontaktflächen 7 mindestens 60 % des Innenbereichs der Montagefläche 9 bilden. Bevorzugt bilden die ersten lötfähigen Kontaktflächen 7 mindestens 70 %, besonders bevorzugt mindestens 80 %, des Innenbereichs der Montagefläche 9. In diesem
Ausführungsbeispiel ist die Montagefläche 9 zu großen Teilen mit den ersten lötfähigen Kontaktflächen 7 gebildet.
Der strahlungsemittierende Halbleiterchip 1 gemäß dem
Ausführungsbeispiel der Figur 3 weist eine epitaktische
Halbleiterschichtenfolge 4, umfassend aktive Bereiche 5, auf. Jeder der aktiven Bereiche 5 ist dazu ausgebildet,
elektromagnetische Strahlung von jeweils einem Emitterbereich 3 auszusenden.
Die Halbleiterschichtenfolge 4 umfasst eine erste
Halbleiterschicht 18 eines ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht 19 eines zweiten, anderen
Leitfähigkeitstyps . Die erste Halbleiterschicht 18 ist in diesem Ausführungsbeispiel p-dotiert und damit p-leitend ausgebildet und die zweite Halbleiterschicht 19 ist in diesem Ausführungsbeispiel n-dotiert und damit n-leitend
ausgebildet. Weiterhin sind die aktiven Bereiche 5 zwischen der ersten Halbleiterschicht 18 und der zweiten
Halbleiterschicht 19 angeordnet.
Eine Ausnehmung 15 ist von einer der Montagefläche 9
zugewandten Seite in der Halbleiterschichtenfolge 4
angeordnet. Die Ausnehmung 15 durchdringt die erste
Halbleiterschichtenfolge 18 und die aktiven Bereiche 5 vollständig. Weiterhin erstreckt sich die Ausnehmung 15 bis in die zweite Halbleiterschicht 19 hinein. Damit trennt die Ausnehmung 15 die aktiven Bereiche 5 und segmentiert diese in voneinander getrennte aktive Bereiche 5. Die Ausnehmung 15 vermittelt damit eine Beabstandung der aktiven Bereiche 5 in lateraler Richtung. Damit gibt die Ausnehmung die Ausdehnung in lateraler Richtung der Emitterbereiche 5 vor. Ein
Emitterbereich 3 ist über einem zugeordneten aktiven Bereich 5 angeordnet. Der aktive Bereich 5 überlappt in Draufsicht mit dem zugeordneten Emitterbereich 3 vollständig.
Die nicht emittierenden Bereiche 11 sind durch die Ausnehmung 15 vorgegeben. Die Ausnehmung 15 ist zusammenhängend
ausgebildet und erstreckt sich entlang von Gitterlinien eines vierten regelmäßigen Gitters.
Weiterhin ist eine zweite elektrisch leitende Schicht 13 in der Ausnehmung 15 angeordnet. Die zweite elektrisch leitende Schicht 13 steht im Bereich der Ausnehmung 15 mit der zweiten Halbleiterschicht 19 in direktem Kontakt. Eine erste
isolierende Schicht 16 ist hierbei zwischen der zweiten elektrisch leitenden Schicht 13 und einer Seitenfläche der Ausnehmung 15a angeordnet. Die erste isolierende Schicht 15 ist dazu ausgebildet, die zweite elektrisch leitende Schicht 13 von der ersten Halbleiterschicht 18 und den aktiven
Bereichen 5 elektrisch zu isolieren. Eine elektrisch leitende Verbindungsschicht 14 ist auf der zweiten elektrisch leitenden Schicht 13 angeordnet. Die elektrisch leitende Verbindungsschicht 14 ist hierbei direkt auf einer der Halbleiterschichtenfolge 4 abgewandten
Außenfläche der zweiten elektrisch leitenden Schicht 13a angeordnet. Die elektrisch leitende Verbindungsschicht 14 überragt die zweite elektrisch leitende Schicht 13 in
lateraler Richtung.
Es ist möglich, dass die elektrisch leitende
Verbindungsschicht 14 eine elektrisch leitende Spiegelschicht ist, die bevorzugt für in den aktiven Bereichen 5 erzeugte elektromagnetische Strahlung reflektierend ausgebildet ist und bevorzugt Gold umfasst.
Die elektrisch leitende Verbindungsschicht 14 steht in elektrisch leitendem Kontakt mit der zweiten Kontaktfläche 8 im Randbereich der Montagefläche 10. Die zweite
Halbleiterschicht 19 ist mit der zweiten Kontaktfläche 8 über die elektrisch leitende Verbindungsschicht 14 und die zweite elektrisch leitende Schicht 13 elektrisch leitend verbunden.
Weiterhin ist jeder aktive Bereich 5 mit jeweils einer ersten elektrisch leitenden Schicht 12 mit jeweils einer ersten lötfähigen Kontaktfläche 7 elektrisch leitend verbunden. Im Bereich des aktiven Bereiches 5 steht die erste
Halbleiterschicht 18 mit der ersten elektrisch leitenden Schicht 12 in elektrisch leitendem Kontakt.
Die erste isolierende Schicht 16 ist weiterhin zwischen der elektrisch leitenden Verbindungsschicht 14 und einer der Montagefläche 6 zugewandten Außenfläche der
Halbleiterschichtenfolge 4a angeordnet.
Weiterhin ist eine zweite isolierende Schicht 17 auf der elektrisch leitenden Verbindungsschicht 14 auf einer der Montagefläche 6 zugewandten Außenfläche 14a angeordnet.
Hierbei ist die zweite isolierende Schicht 17 zwischen den ersten lötfähigen Kontaktflächen 7 und der elektrisch
leitenden Verbindungsschicht 14 formschlüssig angeordnet.
Das strahlungsemittierende Halbleiterbauelement 20 gemäß dem Ausführungsbeispiel der Figur 4 weist einen
strahlungsemittierenden Halbleiterchip 1 gemäß Figur 3 auf.
Das strahlungsemittierende Halbleiterbauelement umfasst weiterhin einen weiteren Halbleiterchip 21. Der weitere
Halbleiterchip 21 weist hierbei ein elektronisches
Steuerelement auf, bei dem es sich um eine integrierte
Schaltung 22 handelt. Durch die integrierte Schaltung 22 kann unter anderem ein Zustand eines, einiger oder aller aktiver Bereiche 5 gesteuert werden.
Der strahlungsemittierende Halbleiterchip 1 ist mit seinen ersten lötfähigen Kontaktflächen 7 und den zweiten lötfähigen Kontaktflächen 7 auf dem weiteren Halbleiterchip 20
angeordnet .
Der strahlungsemittierende Halbleiterchip 1 gemäß der Figur 3 oder das strahlungsemittierende Halbleiterbauelement 20 gemäß der Figur 4 kann in einen Scheinwerfer eingebaut sein. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2019 105 402.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 strahlungsemittierender Halbleiterchip
2 Strahlungsaustrittsfläche
3 Emitterbereich
4 Halbleiterschichtenfolge
4a Außenfläche der Halbleiterschichtenfolge
5 aktiver Bereich
6 Montagefläche
7 erste lötfähige Kontaktfläche
7a Außenfläche der ersten lötfähigen Kontaktfläche
8 zweite lötfähige Kontaktfläche
8a Außenfläche der zweiten lötfähigen Kontaktfläche
9 Innenbereich der Montagefläche
10 Randbereich der Montagefläche
11 nicht emittierende Bereiche
12 erste elektrisch leitende Schicht
13 zweite elektrisch leitende Schicht
13a Außenfläche der zweiten elektrisch leitenden Schicht
14 elektrisch leitende Verbindungsschicht
14a Außenfläche der elektrisch leitenden Verbindungsschicht
15 Ausnehmung
15a Seitenfläche der Ausnehmung
16 erste isolierende Schicht
17 zweite isolierende Schicht
18 erste Halbleiterschicht
19 zweite Halbleiterschicht
20 strahlungsemittierendes Halbleiterbauelement
21 weiterer Halbleiterchip
22 integrierte Schaltung
A Abstand
B Ausdehnung

Claims

Patentansprüche
1. Strahlungsemittierender Halbleiterchip (1) mit:
- einer Strahlungsaustrittsfläche (2) umfassend voneinander getrennte Emitterbereiche (3),
- einer epitaktischen Halbleiterschichtenfolge (4) umfassend aktive Bereiche (5), wobei jeder aktive Bereich (5) dazu ausgebildet ist, elektromagnetische Strahlung von jeweils einem Emitterbereich (3) auszusenden, und
- einer Montagefläche (6), die der Strahlungsaustrittsfläche (2) gegenüberliegt, wobei die Montagefläche (6) eine Vielzahl von ersten lötfähigen Kontaktflächen (7) und eine zweite lötfähige Kontaktfläche (8) umfasst,
wobei
- jeder aktive Bereich (5) mit jeweils einer ersten
lötfähigen Kontaktfläche (7) und der zweiten lötfähigen
Kontaktfläche (8) bestrombar ist,
- die ersten lötfähigen Kontaktflächen (7) in einem
Innenbereich der Montagefläche (9) angeordnet sind,
- die zweite lötfähige Kontaktfläche (8) in einem Randbereich der Montagefläche (10) angeordnet ist,
- eine elektrisch leitende Verbindungsschicht (14) auf der Halbleiterschichtenfolge (4) angeordnet ist,
- die elektrisch leitende Verbindungsschicht (14) mit der zweiten lötfähigen Kontaktfläche (8) elektrisch leitend verbunden ist, und
- die elektrisch leitende Verbindungsschicht (14) mindestens 5 Nanometer und höchstens 20 Nanometer dick ist.
2. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch,
bei dem der Innenbereich der Montagefläche (9) frei von der zweiten lötfähigen Kontaktfläche (8) ist.
3. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die ersten lötfähigen Kontaktflächen (7) durch nicht emittierende Bereiche (11) voneinander getrennt sind.
4. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die zweite lötfähige Kontaktfläche (8) die ersten lötfähigen Kontaktflächen (7) vollständig umrahmt.
5. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die ersten lötfähigen Kontaktflächen (7) entlang von Spalten und Zeilen angeordnet sind.
6. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die ersten lötfähigen Kontaktflächen (7) an
Gitterpunkten eines ersten regelmäßigen Gitters angeordnet sind .
7. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem direkt benachbarte erste lötfähige Kontaktflächen (7) einen Abstand von mindestens 1 Mikrometer bis höchstens 20 Mikrometer aufweisen.
8. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die ersten lötfähigen Kontaktflächen (7) eine
maximale Ausdehnung in lateraler Richtung von mindestens 10 Mikrometer bis höchstens 50 Mikrometer aufweisen.
9. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die ersten lötfähigen Kontaktflächen (7) mindestens 60 % des Innenbereichs der Montagefläche (9) bilden.
10. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem
- jeder aktive Bereich (5) mit jeweils einer ersten
elektrisch leitenden Schicht (12) elektrisch leitend
verbunden ist, und
- jeder aktive Bereich (5) mit einer zweiten elektrisch leitenden Schicht (13) elektrisch leitend verbunden ist.
11. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch,
bei dem eine elektrisch leitende Verbindungsschicht (14) auf der zweiten elektrisch leitenden Schicht (13) angeordnet ist.
12. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch,
bei dem die elektrisch leitende Verbindungsschicht (14) eine elektrisch leitende Spiegelschicht ist.
13. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche 10 bis 12, bei dem
- eine Ausnehmung (15) von einer der Montagefläche (6) zugewandten Seite in der Halbleiterschichtenfolge (4)
angeordnet ist,
- die Ausnehmung (15) die aktiven Bereiche (5) vollständig durchdringt, und
- die zweite elektrisch leitende Schicht (13) in der
Ausnehmung (15) angeordnet ist.
14. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch,
bei dem eine erste isolierende Schicht (16) zwischen der zweiten elektrisch leitenden Schicht (13) und einer
Seitenfläche der Ausnehmung (15a) angeordnet ist.
15. Strahlungsemittierender Halbleiterchip nach dem
vorhergehenden Anspruch,
bei dem die erste isolierende Schicht (16) zwischen der elektrisch leitenden Verbindungsschicht (14) und einer der Montagefläche zugewandten Außenfläche der
Halbleiterschichtenfolge (4a) angeordnet ist.
16. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche 11 bis 15,
bei dem eine zweite isolierende Schicht (17) auf der elektrisch leitenden Verbindungsschicht (14) auf einer der Montagefläche (6) zugewandten Außenfläche (14a) angeordnet ist .
17. Strahlungsemittierender Halbleiterchip nach einem der vorhergehenden Ansprüche,
bei dem die ersten lötfähigen Kontaktflächen (7) jeweils einzeln und getrennt voneinander ansteuerbar sind.
18. Strahlungsemittierendes Halbleiterbauelement (20) mit einem Halbleiterchip (1) nach einem der vorhergehenden Ansprüche umfassend einen weiteren Halbleiterchip (20), bei dem
- die ersten lötfähigen Kontaktflächen (7) und die zweite lötfähige Kontaktfläche (8) auf dem weiteren Halbleiterchip (20) angeordnet sind, und - der weitere Halbleiterchip (21) eine integrierte Schaltung (22) umfasst.
19. Scheinwerfer mit:
einem strahlungsemittierenden Halbleiterchip (1) nach einem der Ansprüche 1 bis 17.
PCT/EP2020/054241 2019-03-04 2020-02-18 Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer Ceased WO2020178021A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/436,081 US11935994B2 (en) 2019-03-04 2020-02-18 Radiation emitting semiconductor chip, radiation emitting semiconductor device and head lamp
CN202080018645.1A CN113544867B (zh) 2019-03-04 2020-02-18 发射辐射的半导体芯片、发射辐射的半导体元件和探照灯
DE112020001088.0T DE112020001088A5 (de) 2019-03-04 2020-02-18 Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019105402.8A DE102019105402A1 (de) 2019-03-04 2019-03-04 Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer
DE102019105402.8 2019-03-04

Publications (1)

Publication Number Publication Date
WO2020178021A1 true WO2020178021A1 (de) 2020-09-10

Family

ID=69699848

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/054241 Ceased WO2020178021A1 (de) 2019-03-04 2020-02-18 Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer

Country Status (4)

Country Link
US (1) US11935994B2 (de)
CN (1) CN113544867B (de)
DE (2) DE102019105402A1 (de)
WO (1) WO2020178021A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213701A1 (de) * 2001-03-29 2002-10-10 Lumileds Lighting Us Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102016100351A1 (de) * 2016-01-11 2017-07-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016112857A1 (de) * 2016-07-13 2018-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488331B (zh) * 2011-03-23 2015-06-11 晶元光電股份有限公司 發光二極體陣列
US9312303B2 (en) * 2012-06-14 2016-04-12 Epistar Corporation Light-emitting device and method for manufacturing the same
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102014101896A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE102017107201A1 (de) 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213701A1 (de) * 2001-03-29 2002-10-10 Lumileds Lighting Us Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102016100351A1 (de) * 2016-01-11 2017-07-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016112857A1 (de) * 2016-07-13 2018-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Also Published As

Publication number Publication date
DE102019105402A1 (de) 2020-09-10
DE112020001088A5 (de) 2021-11-18
CN113544867B (zh) 2025-02-07
CN113544867A (zh) 2021-10-22
US11935994B2 (en) 2024-03-19
US20220181530A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
DE102016100351B4 (de) Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102011116232B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2340568B1 (de) Optoelektronischer halbleiterkörper
EP2193550B1 (de) Strahlungsemittierender halbleiterkörper
EP2342765B1 (de) Lumineszenzdiodenchip
DE102019120361A1 (de) Lichtemittierendes halbleiterelement
EP2191520B1 (de) Lichtemittierende dünnfilm-diode mit einer spiegelschicht und verfahren zu deren herstellung
EP1966836A1 (de) Led-halbleiterkörper und verwendung eines led-halbleiterkörpers
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2010112298A1 (de) Optoelektronisches bauelement
WO2020074351A1 (de) Optoelektronisches halbleiterbauteil
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE102016119539A1 (de) Licht emittierender Halbleiterchip und Licht emittierende Vorrichtung
DE102017117504A1 (de) Lichtemittierender Halbleiterchip und optoelektronisches Bauteil
WO2014124853A1 (de) Monolithisches halbleiterchip-array
WO2017178627A1 (de) Optoelektronischer halbleiterchip
DE102015107593A1 (de) Optoelektronischer Halbleiterchip und Leuchtmittel
DE102021006401A1 (de) Lichtemittierendes Vorrichtungs-Package
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
WO2025120140A1 (de) Optoelektronisches bauelement
DE102016124860A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014173623A1 (de) Optoelektronischer halbleiterchip und optoelektronisches halbleiterbauteil
DE112022003241T5 (de) Laserkomponente und Laserbauteil
DE102019105402A1 (de) Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20707021

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020001088

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20707021

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 202080018645.1

Country of ref document: CN