WO2020175499A1 - 電圧検出装置 - Google Patents

電圧検出装置 Download PDF

Info

Publication number
WO2020175499A1
WO2020175499A1 PCT/JP2020/007545 JP2020007545W WO2020175499A1 WO 2020175499 A1 WO2020175499 A1 WO 2020175499A1 JP 2020007545 W JP2020007545 W JP 2020007545W WO 2020175499 A1 WO2020175499 A1 WO 2020175499A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitor
differential
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/007545
Other languages
English (en)
French (fr)
Inventor
溝口　朝道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN202080016965.3A priority Critical patent/CN113574395B/zh
Publication of WO2020175499A1 publication Critical patent/WO2020175499A1/ja
Priority to US17/459,308 priority patent/US11913997B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/80—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including monitoring or indicating arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/50—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries acting upon multiple batteries simultaneously or sequentially
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/80—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including monitoring or indicating arrangements
    • H02J7/82—Control of state of charge [SOC]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2105/00—Networks for supplying or distributing electric power characterised by their spatial reach or by the load
    • H02J2105/30—Networks for supplying or distributing electric power characterised by their spatial reach or by the load the load networks being external to vehicles, i.e. exchanging power with vehicles
    • H02J2105/33—Networks for supplying or distributing electric power characterised by their spatial reach or by the load the load networks being external to vehicles, i.e. exchanging power with vehicles exchanging power with road vehicles
    • H02J2105/37—Networks for supplying or distributing electric power characterised by their spatial reach or by the load the load networks being external to vehicles, i.e. exchanging power with vehicles exchanging power with road vehicles exchanging power with electric vehicles [EV] or with hybrid electric vehicles [HEV]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Definitions

  • the present disclosure relates to a voltage detection device applied to an assembled battery having a series connection body of a plurality of battery cells.
  • a voltage detecting device of this type a voltage detecting device of a single flying capacitor type is known, for example, as shown in Patent Document 1 below.
  • This voltage detection device is equipped with one capacitor and a differential voltage detection circuit as the voltage detection circuit. Then, the voltage of the capacitor is detected by the differential voltage detection circuit.
  • a double-system voltage detection device including two differential voltage detection circuits for determining a failure of the differential voltage detection circuit is also known.
  • each differential voltage detection circuit is used to detect the capacitor voltage, and if there is a difference in the detected capacitor voltage, the differential voltage detection circuit It is determined that there is a failure.
  • Patent Document 1 Japanese Patent Laid-Open No. 20 16--4 8 1 7 4
  • the present disclosure has been made to solve the above problems, and an object thereof is to provide a voltage detection device that can appropriately determine a short-circuit fault of a differential voltage detection circuit.
  • a first means for solving the above problem is a voltage detection device applied to an assembled battery having a series connection body of a plurality of battery cells, wherein the plurality of battery cells are divided.
  • a plurality of detection blocks are configured by, a capacitor, an input side switch that connects each of the detection blocks to the capacitor in parallel, opens and closes between each of the detection blocks and the capacitor, and detects a voltage of the capacitor.
  • a first differential voltage detection circuit that outputs a first voltage according to the voltage of the capacitor, and a second differential voltage that detects the voltage of the capacitor and outputs a second voltage according to the voltage of the capacitor
  • a reference voltage supply unit that supplies a first reference voltage from the first output terminal to the first differential voltage detection circuit and a second reference voltage from the second output terminal to the second differential voltage detection circuit.
  • a plurality of input terminals wherein the first voltage is input to a first input terminal of the plurality of input terminals, the second voltage is input to a second input terminal, the first voltage and the second voltage
  • a failure determination unit that determines a failure of the first differential voltage detection circuit or the second differential voltage detection circuit based on a voltage, and the first output terminal in the reference voltage supply unit of the plurality of output terminals.
  • a third reference voltage is supplied from a third output terminal located between the second input terminal and the second output terminal, and the third reference voltage is supplied between the first input terminal and the second input terminal in the failure determination unit among the plurality of input terminals.
  • a voltage output circuit that outputs a third voltage to a third input terminal located between the third input terminal and the third reference voltage, ⁇ 0 2020/175 499 3 (: 170? 2020 /007545
  • the third voltage is set to a voltage different from each of the first voltage and the second voltage.
  • the third output terminal is located between the first output terminal and the second output terminal, it is preferable that a short circuit occurs between the first output terminal and the second output terminal. Can be suppressed. Further, since the third input terminal is located between the first input terminal and the second input terminal, it is possible to preferably suppress the occurrence of a short circuit between the first input terminal and the second input terminal.
  • the first output terminal and the third output terminal may be short-circuited, but the first reference voltage and the third reference voltage are set to different voltages. Therefore, for example, when the first output terminal and the third output terminal are short-circuited, the first reference voltage changes, which changes the first voltage. In this case, the second output terminal is not short-circuited, so the second voltage does not change. That is, only one of the first voltage and the second voltage changes. Therefore, the failure of the first differential voltage detection circuit can be appropriately determined based on the first voltage and the second voltage. The same applies to a short circuit between the second output terminal and the third output terminal and a short circuit between the first input terminal or the second input terminal and the third input terminal.
  • the voltage output circuit is a voltage follower circuit.
  • the differential voltage detection circuit and the voltage follower circuit have substantially the same input Cainpetance and substantially the same output CaP.
  • the first reference voltage changes to an intermediate voltage between the first reference voltage and the third reference voltage in the non-short-circuited state. To do. Therefore, for example, when the voltage difference between the first reference voltage and the third reference voltage in the non-short-circuited state is large, the change amount of the first reference voltage can be increased and the failure of the first differential voltage detection circuit. Can be suitably determined.
  • the first differential voltage detection circuit and the second differential voltage detection circuit have a positive electrode side input terminal and a negative electrode side input terminal, and the output side switch,
  • the first electrode of the capacitor is connected to the first differential voltage detection circuit and the second differential voltage ⁇ 0 2020/175 499 4 ⁇ (: 170? 2020 /007545
  • the voltage detection circuit is connected to the negative input terminal, and the second electrode of the capacitor is connected to the positive input terminals of the first differential voltage detection circuit and the second differential voltage detection circuit.
  • the first differential voltage detection circuit and the second differential voltage detection circuit operate with the same polarity. Therefore, as compared with the case where the first differential voltage detection circuit and the second differential voltage detection circuit operate with opposite polarities, the first differential voltage detection circuit or the second differential voltage detection circuit fails and When the voltage or the second voltage changes, the voltage change can be accurately detected.
  • the first voltage and the second voltage change within a predetermined output range according to a change in the voltage of the capacitor, and the input side switch is the voltage of the capacitor.
  • the detection block and the capacitor are connected so that the polarity of the capacitor is switched between the positive polarity and the negative polarity, and the reference voltage supply unit, when the polarity of the voltage of the capacitor is the positive polarity,
  • the first reference voltage and the second reference voltage are set to the lower limit voltage of the output range
  • the third reference voltage is set to the upper limit voltage of the output range
  • the polarity of the voltage of the capacitor is set.
  • the first reference voltage and the second reference voltage are set to the upper limit voltage of the output range
  • the third reference voltage is set to the lower limit voltage of the output range.
  • the configuration of the input side switch unit can be simplified and the cost can be reduced compared to the case where each detection block and the capacitor are connected so that the polarity of the voltage of the capacitor is maintained constant. Is advantageous in.
  • each reference voltage is switched correspondingly, so the first differential voltage detection circuit or The failure of the second differential voltage detection circuit can be appropriately determined.
  • the first reference voltage, the second reference voltage, and the third reference voltage are set to voltages on the opposite side to the output range. Therefore, it is possible to increase the amount of change in the first voltage or the second voltage caused by the failure of the first differential voltage detection circuit or the second differential voltage detection circuit.
  • the failure determination unit is configured such that the first capacitor voltage, which is the voltage of the capacitor calculated using the first voltage, is calculated using the second voltage. Is larger than the second capacitor voltage, which is the voltage of the above, it is determined that the first differential voltage detection circuit is faulty, and when the first capacitance voltage is smaller than the second capacitor voltage, It is determined that the second differential voltage detection circuit has failed.
  • a voltage applying circuit that applies a standard voltage to one electrode of the capacitor is provided, and the voltage applying circuit connects the output side switch and the first differential voltage detecting circuit.
  • the first difference is connected to the connection line, and has an application switch that switches between a state in which the standard voltage is applied to the electrode _ through the output-side switch and a state in which the standard voltage is not applied,
  • the dynamic voltage detection circuit outputs the fourth voltage when the output side switch is in the open state and the application switch is in the closed state, and the failure determination unit is based on the fourth voltage and the standard voltage. Then, the failure of the voltage application circuit is determined.
  • the fourth voltage when the voltage application circuit is normal, the fourth voltage is a voltage based on the standard voltage.
  • the voltage application circuit is defective, for example, due to a power switch failure, the fourth voltage becomes unstable and deviates from the standard voltage. Therefore, when the fourth voltage is not the voltage based on the standard voltage, it can be determined that the voltage application circuit has failed.
  • the capacitor includes a first capacitor and a first capacitor connected in series.
  • a second capacitor, a connection point connecting the first capacitor and the second capacitor is connected to an input terminal of the voltage output circuit to which the third reference voltage is supplied, the standard voltage at the connection point.
  • a voltage application circuit for applying a voltage the voltage application circuit has an application switch that switches between a state in which the standard voltage is applied to the connection point and a state in which the standard voltage is not applied, and the failure determination unit includes the application circuit. Switch ⁇ 0 2020/175 499 6 ⁇ (: 170? 2020 /007545
  • the failure of the voltage application circuit is determined based on the third voltage and the standard voltage when the switch is closed.
  • the third voltage is a voltage based on the standard voltage.
  • the third voltage becomes unstable and deviates from the standard voltage. Therefore, when the third voltage is not the voltage based on the standard voltage, it can be determined that the voltage application circuit has failed.
  • FIG. 1 is a diagram showing a power supply system according to a first embodiment.
  • FIG. 2 is a flow chart showing a procedure of failure determination processing according to the first embodiment.
  • FIG. 3 is a time chart showing an example of the failure determination processing.
  • Fig. 4 is a diagram showing a specific correlation when the first and second differential voltage detection circuits are both normal.
  • Fig. 5 is a diagram showing a specific correlation when the first differential voltage detection circuit is defective.
  • FIG. 6 is a diagram showing a power supply system of a first comparative example.
  • FIG. 7 is a diagram showing a specific correlation in the first comparative example
  • FIG. 8 is a diagram showing a power supply system of a second comparative example
  • FIG. 9 is a diagram showing a specific correlation in the second comparative example.
  • FIG. 10 is a diagram showing a power supply system according to a second embodiment.
  • FIG. 11 is a flow chart showing a procedure of failure determination processing according to the second embodiment.
  • FIG. 12 is a diagram showing a power supply system according to a third embodiment.
  • FIG. 13 is a flowchart showing a procedure of failure determination processing according to the third embodiment. ⁇ 0 2020/175 499 7 (: 170? 2020 /007545
  • the voltage detection device 20 according to the present disclosure is applied to a power supply system 100 installed in, for example, a hybrid vehicle or an electric vehicle.
  • the power supply system 100 of the present embodiment includes an assembled battery 10 and a flying capacitor type voltage detection device 20.
  • the assembled battery 10 serves as a power supply source of a vehicle-mounted electric load including a rotating electric machine for traveling of the vehicle (not shown).
  • the assembled battery 10 has a series connection of battery cells as single cells, and has a terminal voltage of, for example, several hundreds.
  • a storage battery such as a lithium ion battery or a nickel hydrogen storage battery can be used.
  • a plurality of detection blocks 8 are configured by being divided so as to include at least one battery cell among the battery cells configuring the assembled battery 10.
  • the assembled battery 10 has a series connection body of a plurality of detection blocks 8.
  • the battery pack 10 includes six detection blocks.
  • the sixth detection block eight 6 among the detection blocks forming the battery pack 10, the sixth detection block eight 6, the fifth detection block eight 5, the first detection block in order from the detection block 8 on the highest potential side. It is called eight ones.
  • Each of the detection blocks 8 1 to 8 6 has the same number of battery cells as each other and has the same rated voltage.
  • the rated voltage of the detection block 8 is, for example, 50 V (see Fig. 4).
  • the assembled battery 10 is provided with first to seventh electrode terminal knives 1 to 7.
  • the number of electrode terminals 1 to 7 is 1 more than the number of detection blocks 8 1 to 8 6. If is an integer from 1 to 6, the 111th + 1st electrode terminal +1 is connected to the positive terminal of the 8th detection block 8.
  • the negative electrode terminal of the first detection block 801 is connected to the first electrode terminal. ⁇ 02020/175499 8 ⁇ (: 170? 2020 /007545
  • the voltage detection device 20 includes a resistor unit 21, an input side switch unit 22, and a capacitor unit.
  • control unit 27 corresponds to the “fault determination unit”.
  • the resistance section 21 is provided between the assembled battery 10 and the input side switch section 22.
  • n is an integer from 1 to 7
  • the resistance part 21 is the detection line connected to each electrode terminal.
  • Each current limiting resistor 81- is assembled battery 1 0 input switch unit 22 from the (high-pressure side) (low pressure side) is intended to prevent the inrush current from flowing, resistance values at the same _ each other is there.
  • the input side switch section 22 is provided between the resistance section 21 and the capacitor section 23, and each detection line! -1st to 7th switches 3 ⁇ ZV1 to SW7 which are individually connected to n.
  • Each switch SWn of the input side switch unit 22 (hereinafter simply referred to as each switch SWn) opens and closes between the electrode terminal n and the capacitor unit 23.
  • Each switch SWn may be, for example, a 1 ⁇ 1 channel 1 ⁇ /1 ⁇ 3, a photorelay or a relay in which a pair of sources are connected to each other.
  • the capacitor unit 23 has one capacitor 08. That is, the voltage detection device 20 is a single flying capacitor type voltage detection device.
  • the capacitor 08 is provided with first and second terminals N 1 and N 2 as connection terminals. Each electrode terminal n of the assembled battery 10 is connected to one of these terminals N 1 and 2 via each switch SWn.
  • the first terminal N1 is the first to seventh electrode terminals 1 to 7
  • each switch The detection blocks 8 1 to 8 6 are connected in parallel to the capacitor 08, and the detection blocks 8 1 to 8 6 and the capacitor 08 are opened and closed. ⁇ 0 2020/175 499 9 (: 170? 2020 /007545
  • the output side switch unit 24 is provided between the capacitor unit 23 and the detection unit 25, and is connected to one of the first and second terminals N 1 and N 2 of the capacitor 08, respectively. Equipped with switches 3 ⁇ /eight and 3 ⁇ /mi that are connected. Specifically, switch 3 ⁇ /eight is connected to the first terminal 1 ⁇ 11 and switch 3 ⁇ /mi is connected to the second terminal 2. The switches 3 and 3 ⁇ /mi open and close between the capacitor 08 and the detector 25. switch As 3 ⁇ /, for example, a semiconductor switch such as a 1 ⁇ 1 channel 1 ⁇ /1*3, etc. can be used.
  • the detection unit 25 is provided between the output side switch unit 24 and the control unit 27, and the first differential voltage detection circuit 25 8 and the second differential voltage detection circuit 25 5 are provided. With.
  • the first differential voltage detection circuit 25 8 and the second differential voltage detection circuit 25 5 are connected in parallel to the capacitor 08 and detect the voltage of the capacitor 08. Based on the voltage of the capacitor 08, each of the differential voltage detection circuits 2585 and 255 detects the voltage V 1 of each detection block 8 1 to 8 6 used to charge the capacitor 08. Detect 6
  • Each of the differential voltage detection circuits 25 and 25 is a differential amplifier circuit.
  • the first differential voltage detection circuit 258 includes a first operational amplifier 28 and first to fourth resistors.
  • the negative side input terminal 2 8 8 of the first operational amplifier 28 is connected to the first terminal 1 ⁇ 1 1 of the capacitor 08 via the first resistor 8 1 and And is connected to the output terminal 280 of the first operational amplifier 28.
  • the positive input terminal 28 of the first operational amplifier 28 is connected to the second terminal 2 of the capacitor 08 via the second resistor 2 and the fourth resistor Connected to the first output terminal 26 of the reference voltage supply unit 26.
  • the electrode on the side of the first terminal 1 ⁇ 11 and the electrode on the side of the second terminal N 2 correspond to the "first electrode and the second electrode".
  • the first differential voltage detection circuit 258 amplifies the voltage of the capacitor 08 with a predetermined first amplification factor. Specifically, the first differential voltage detection circuit 25 sets the voltage of the capacitor 08 to the first differential voltage in the first output calendar 1 set within the voltage range of 0 to 5 V. It is amplified to a voltage of 8 (see Fig. 4). 1st differential voltage 8 ⁇ 0 2020/175 499 10 ⁇ (: 170? 2020 /007545
  • the output terminal 280 is connected to the first input terminal 278 of the control section 27, and the first differential voltage detection circuit 258 outputs the first differential voltage V8 to the control section 27. Output to the 1st input terminal 2 78.
  • the first differential voltage 8 corresponds to the “first voltage”.
  • the second differential voltage detection circuit 25 is composed of the second operational amplifier 29 and the fifth to eighth resistors.
  • the negative input terminal 2 9 8 of the second operational amplifier 29 is Then, it is connected to the first terminal 1 ⁇ 11 of the capacitor 08 and also to the output terminal 290 of the second operational amplifier 29 via the seventh resistor 7.
  • the positive input terminal 29 of the second operational amplifier 29 is connected to the second terminal 2 of the capacitor 08 via the sixth resistor 6 and the reference voltage supply unit via the eighth resistor 8. It is connected to the 2nd output terminal 2 6 of 2 6.
  • the output side switch unit 24 connects the first terminal 1 ⁇ 1 1 of the capacitor 0 8 to the negative side input terminals 2 8 8 and 2 9 8 of the first and second operational amplifiers 2 8 and 2 9 to connect the capacitor 0 8
  • the second terminal 2 of Eighth is connected to the positive side input terminals 28 and 29 of the first and second operational amplifiers 28 and 29.
  • the second differential voltage detection circuit 25 Amplifies the voltage of the capacitor 08 with a predetermined second amplification factor. More specifically, the second differential voltage detection circuit 25 M is configured to set the voltage of the capacitor 08 to the second difference within the predetermined second output range 2 which is set within the voltage range of 0 to 5 V. Amplifies the dynamic voltage to V (see Fig. 4). The second differential voltage V V changes within the second output range 2 according to the change in the voltage of the capacitor 08.
  • the output terminal 290 is connected to the second input terminal 27 of the control unit 27, and the second differential voltage detecting circuit 25 is connected to the second differential voltage detection circuit of the control unit 27. 2 Input terminal 2 Outputs to 7M.
  • the second differential voltage threshold corresponds to “second voltage”. Further, in this embodiment, the second amplification factor is equal to the first amplification factor.
  • the detection unit 25 has a voltage follower circuit 2500.
  • the voltage follower circuit 250 includes a third operational amplifier 30 and a ninth and a tenth resistors [3 ⁇ 4 9,, ⁇ 0 2020/175 499 1 1 ⁇ (: 170? 2020 /007545
  • the negative input terminal 308 of the third operational amplifier 30 is connected to the output terminal 300 of the third operational amplifier 30 via the ninth resistor 9.
  • the positive input terminal 30 of the third operational amplifier 30 is
  • the voltage follower circuit 25 ( 3 corresponds to the “voltage output circuit”.
  • the output terminal 300 is connected to the third input terminal 2700 of the control unit 27.
  • the voltage follower circuit 250 outputs the voltage input to the positive side input terminal 30m to the third input terminal 2700 of the control unit 27 as it is and performs impedance conversion.
  • the reference voltage supply unit 26 supplies the first to the third reference voltage to each of the circuits 258 to 250.
  • the reference voltage supply section 26 has first to third output terminals 26-8 to 260.
  • the third output terminal 260 is arranged between the first output terminal 26 8 and the second output terminal 26 6.
  • output terminal 2 68 to 260 output terminal 2 68 to 1 To supply.
  • the reference voltage supply unit 26 supplies the second reference voltage MIN 2 from the second output terminal 26 MIN to the second operational amplifier 29.
  • the third reference voltage [3] is supplied from the third output terminal 260 to the third operational amplifier 30.
  • the voltage follower circuit 2500 outputs an output voltage 0 equal to the third reference voltage 3 to the third input terminal 2700 of the control unit 27.
  • the output voltage ⁇ corresponds to the “third voltage”.
  • the third reference voltage ‘3’ corresponds to the first and second reference voltages [3 ⁇ 4 ⁇ 1, Also, the third reference voltage ⁇ 2020/175 499 12 (: 17 2020/007545
  • the control unit 27 is a micro computer including a memory 11 and the like.
  • the control unit 27 controls the opening/closing of each switch 3 W n, the opening/closing of the switch 3 ⁇ /M, and the voltage value of the reference voltage supplied from the reference voltage supply unit 26. Further, the control unit 27 has first to third input terminals 27 to 270. In the control unit 27, the third input terminal 270 is arranged between the first input terminal 27 and the second input terminal 27. Of the input terminals 2 78 to 2 70, the first differential voltage 8 is input to the first input terminal 2 7 8 and the second differential voltage V is input to the second input terminal 27 7. ing. The output voltage ⁇ is input to the third input terminal 270.
  • the control unit 27 uses the detection blocks 8 1 to 8 6 of the assembled battery 10 to charge the capacitor 08 while electrically insulating the capacitor 08 from the detection unit 25. , The battery pack 10 and the capacitor 08 are electrically isolated, the acquisition process for acquiring the first and second differential voltages, and the acquired first and second differential voltages 8, A failure determination process including a determination process for determining a failure of the first differential voltage detection circuit 258 or the second differential voltage detection circuit 25 is performed based on the V voltage.
  • FIG. 2 is a flow chart showing the procedure of the above processing. This processing is repeatedly performed by the control unit 27, for example, in a predetermined cycle. At the start of the failure determination process, each switch 3 W n and switch 38, Mitsumi has been switched to the open state.
  • step 310 a variable "0" for specifying the target detection block 8 is set to "6".
  • step 3 1 2 it is determined whether or not the variable number is even.
  • step 3 When the target detection block 8 is the second, fourth, and sixth detection blocks 8 2, 8 4, and 8 6, an affirmative decision is made in step 3 1 2.
  • step 3 ⁇ 02020/175499 13 ⁇ (: 170? 2020 /007545
  • the first and second reference voltages 1 and 2 In addition to setting V, set the third reference voltage [3 ⁇ 4 ⁇ 3 to ⁇ . That is, the first and second criteria
  • ⁇ is the value obtained by dividing the voltage range of each output range 1 and 2 by the rated voltage of the detection block 8, for example, ⁇ 1.
  • step 314 when the target detection block 8 is the first, third and fifth detection blocks 8 1, 8 3 and 8 5, negative determination is made in step 314. In this case,
  • step 318 charging processing is performed. Specifically, of the 1st to 7th switches 3 ⁇ /1 to 3 ⁇ /7, the switch connected to the target detection block 8 (hereinafter referred to as the target switch) 3 ⁇ /# Is switched to the closed state and the target detection block 8 is used to charge the capacitor 08. For example, when charging the capacitance of the sixth detection block 86 to the capacitor 08, switch 3 ⁇ /6, 3 ⁇ /7 is closed.
  • Step 312 When the affirmative judgment is made in Step 312, the voltage of the first terminal 1 ⁇ 11 of the capacitor 08 is higher than the voltage of the second terminal 2 by connecting the detection block 8 and the capacitor 08. The capacitor 08 is charged so that it becomes higher. As a result, the polarity of the voltage of the capacitor 08 becomes negative, and there is a negative correlation between the first and second differential voltages 8, V and the voltage of the detection block 8.
  • the 1st and 2nd differential voltage V8, Min is amplified to 0, and when the voltage of the detection block 8 is 0, the 1st, 2nd differential voltage V8, M is Amplified to 5 V (see Figure 4).
  • step 3 1 2 the voltage of the first terminal 1 ⁇ 11 of the capacitor 08 is connected to the second terminal by connecting the detection block 8 and the capacitor 08.
  • Capacitor 08 is charged so that it is lower than the voltage of terminal 2.
  • the polarity of the voltage of the capacitor 08 becomes positive, and the first and second differential voltages V 8 and V 9 and the voltage of the detection block 8 have a positive correlation.
  • the voltage of the detection block 8 becomes At 50, the first and second differential voltages V 8 and V are amplified to 5 V, and when the voltage of the detection block 8 is 0, the first and second differential voltages V 8 and V are ⁇ Amplified to V (see Fig. 4).
  • the target switch Switch to the open state.
  • Target switch When is switched to the open state, the acquisition process is performed. Specifically, in step 3 2 2, switches 3 and 3 ⁇ /mi are switched to the closed state.
  • the first and second differential voltages 8 and V are acquired. Output voltage ⁇ is not acquired. In the failure determination process of the present embodiment, the output voltage ⁇ is not acquired, so that the processing load of the control unit 27 is reduced and the failure determination speed is suppressed from decreasing.
  • switches 3 ⁇ /8 and 3 ⁇ /mi are switched to the open state.
  • the first differential voltage VIII obtained in step 324 is used to calculate the first capacitor voltage V-8 which is the voltage of the capacitor 808.
  • the second differential voltage V.sub.At which is the voltage of the capacitor 08 is calculated by using the second differential voltage V.sub.at obtained in step 324.
  • the first capacitor voltage V 8 can be expressed as (Equation 1) below using the gain ⁇ . ⁇ 0 2020/175 499 15 ⁇ (: 170? 2020 /007545
  • the second capacitor voltage V s is expressed as (Equation 2) below using the gain ⁇ .
  • step 330 the absolute value of the difference between the first capacitor voltage V 8 and the second capacitor voltage V 8 calculated in step 3 28 is calculated, and this absolute value is higher than the judgment threshold VI II. Determine if it is small.
  • the determination threshold value V I II is set in advance to the maximum value of the absolute value that can occur due to the voltage acquisition error of the control unit 27, for example.
  • step 330 If an affirmative decision is made in step 330, it is decided in step 332 that both the first and second differential voltage detection circuits 258, 25 are normal.
  • step 330 determines whether the first capacitor voltage V 8 is higher than the second capacitor voltage V s. If an affirmative decision is made in step 3 34, it is decided in step 3 36 that the first differential voltage detection circuit 2 58 is defective. On the other hand, if the determination is negative in step 3 34, it is determined in step 3 38 that the second differential voltage detection circuit 25 is faulty.
  • the failure of the first differential voltage detection circuit 25 includes a short circuit failure between the first differential voltage detection circuit 25 8 and the voltage follower circuit 25 (3. Is short-circuited between the first output terminal 26 8 and the third output terminal 260 in the reference voltage supply unit 26 (hereinafter,
  • V 8 ⁇ short circuit failure a short circuit failure between the first input terminal 27 and the third input terminal 270 in the control unit 27 (hereinafter referred to as a V 8 ⁇ short circuit failure).
  • Min 3 short-circuit faults and V _ V 0 short-circuit faults include short-circuits between the connecting wires connected to each terminal. The same applies to the failure of the second differential voltage detection circuit 25.
  • step 340 it is determined whether the variable ⁇ is 1.
  • step 340 Return to step 3 1 2. On the other hand, if an affirmative judgment is made in step 340, the failure judgment processing ends.
  • FIG. 3 shows an example of the failure determination processing.
  • (3) is the target switch. Shows the change in the open/closed state of the switch.
  • the switches 38 and 3 are switched to the open state at time I5.
  • the failure determination processing for the sixth detection block 86 ends, and then the failure determination processing for the fifth detection block 85 starts. That is, the period 1 to 1 (8 6) from the time 11 to the time 16 is the determination period for the sixth detection block 86.
  • the first and second differential voltages 8 and V V decrease to 0 V and the output voltage ⁇ increases to 5 V, as shown in Figs.
  • failure determination process for the fifth detection block 85 is compared with the failure determination process for the sixth detection block 86, and is compared with the first to third reference voltages described above.
  • the settings are almost the same except for the settings of 1 to [3 ⁇ 43, and duplicate description will be omitted.
  • the failure determination process for the fifth detection block 85 After the failure determination process for the fifth detection block 85, the failure determination process for the fourth detection block 8, the third detection block 8 3, and the first detection block 8 1 is completed. Are carried out sequentially. Therefore, the periods 1 to 18 obtained by adding the determination periods 1 to 1 of each detection block are the periods required for the failure determination processing of all the detection blocks.
  • Fig. 4 shows the voltage of the capacitor 08 when the first and second differential voltage detection circuits 25 8 and 25 are both normal and the first and second differential voltage 8 and V. Shows the correlation (hereinafter referred to as the specific correlation).
  • the specific correlation is switched between positive correlation and negative correlation by the detection block 8 that charges the capacitor 08. Therefore, in FIG. 4, the sixth detection block 8 6 is used to explain the negative correlation, and the fifth detection block 8 5 is used to explain the positive correlation.
  • the output voltage ⁇ is also shown in Fig. 4.
  • the specific correlation in the first differential voltage 8 and the specific correlation in the second differential voltage V are equal, and as shown in FIG. Is charged, the higher the voltage V 6 of the sixth detection block 86, the smaller the first and second differential voltages 8, V V. Further, when the capacitor 08 is charged by the fifth detection block 85, the first and second differential voltages V8 and Vm become larger as the voltage V5 of the fifth detection block 85 becomes larger. ⁇ 0 2020/175 499 18 ⁇ (: 170? 2020 /007545
  • the first and second differential voltages V8, Vm are linearly proportional to the voltage of the detection block 8, and the first and second differential voltages V8, Vm are The voltage of the detection block 8 at is the first and second capacitor voltages V 8 and V ?. In any case, the higher the voltage of the detection block 8, the smaller the voltage difference between the first and second differential voltages V8, Vm and the output voltage ⁇ .
  • FIG. 5 shows a specific correlation when the first differential voltage detection circuit 258 has a failure.
  • FIG. 5 shows a specific correlation in the case of a [3 ⁇ 4mi 1-[3 ⁇ 4mi 3 short-circuit fault or a V 81 V V short-circuit fault].
  • the specific correlation when the first differential voltage detection circuit 258 is normal is shown by a broken line, and the output voltage V 0 is shown by a solid line.
  • the specific correlation at the first differential voltage V 8 changes as follows. Specifically, when the voltage V 6 of the sixth detection block 86 is 0 V, the first differential voltage V 8 becomes 2.5 instead of 5. Also, The relationship between the amount of decrease in the first differential voltage V 8 and the amount of increase in the voltage V 6 (that is, the slope of the first differential voltage V 8) does not change.
  • the voltage V 6 is in the range of 25 V to 50, a single positive power source is assumed as the power source for the input circuit of the control unit 27, so the first differential voltage does not depend on the voltage V 6.
  • the voltage V8 becomes ⁇ . In the following description as well as the above operation, the characteristic that a short circuit between terminals having substantially the same impedance has a value near the center of them is used.
  • the first differential voltage V 8 corresponding to 2 5 8 drops from low to high.
  • the control unit 27 stores the specific correlation in the first differential voltage V 8 when the first differential voltage detection circuit 25 8 is normal. It for that reason, When a short-circuit fault occurs, the voltage V 6 of the sixth detection block 88 is 6 as shown in point 13 even though the voltage V 6 of the sixth detection block 86 is V 68.
  • the first capacitor voltage V 8 shown is calculated as V 6 which is larger than V 6 8. That is, as the specific correlation in the first differential voltage V 8 changes, the first capacitor voltage V 8 changes from the second capacitor voltage V 8 to a voltage higher than that as shown by the arrow 12. To do.
  • the capacitor 08 is charged by the fifth detection block 85. If a short-circuit fault occurs and the voltage V 5 of the fifth detection block 85 is 0 V, the first differential voltage V 8 will be 2.5 V instead of ⁇ . Also, The slope of the first differential voltage V8 does not change. In the range of voltage 5 from 25 V to 50, the first differential voltage V 8 is 5 V regardless of voltage V 5.
  • the second differential voltage V s is assumed to be At this time, Then, the specific correlation in the first differential voltage V changes as shown by the arrow 21, and as shown in Point 22, the first differential voltage detection circuit 25 The corresponding first differential voltage V 8 increases from normal to low.
  • the control unit 27 stores the specific correlation in the first differential voltage V 8 when the first differential voltage detection circuit 25 8 is normal. It for that reason, When a short-circuit fault has occurred, the voltage V 5 of the fifth detection block 85 is 5 58, even though the voltage V 5 of the fifth detection block 85 is V 58.
  • the first capacitor voltage V 8 shown is calculated as V 5 s, which is greater than V 5 s. That is, the first differential voltage V ⁇ 0 2020/175 499 20 (: 170? 2020 /007545
  • the first capacitor voltage V8 changes from the second capacitor voltage Vmi to a voltage higher than that, as shown by the arrow 22.
  • a case where the capacitor 0.8 is charged by the sixth detection block 86 will be described with respect to the V-8 short circuit failure.
  • the impedances of the output terminals 280, 300 of the first and third operational amplifiers 28, 30 are almost equal. Therefore, the specific correlation in the first differential voltage V8 is as follows. It changes like. Specifically, when the voltage V 6 of the sixth detection block 86 is 0, the first differential voltage V 8 becomes 2.5 V instead of 5 V. In addition, the slope of the first differential voltage V 8 becomes 1/2 when the 8-0 short circuit fault occurs compared to the case where the short circuit fault does not occur.
  • the second differential voltage V.sub.similar As shown in 14, it is assumed that the second differential voltage V.sub.similar. At this time, if a V 8 _ ⁇ short-circuit fault occurs, the specific correlation at the first differential voltage V 8 changes as indicated by arrow 14 and a fault occurs as indicated by point 15.
  • the first differential voltage V 8 corresponding to the first differential voltage detection circuit 258 decreases from V to V.
  • the voltage V 6 of the sixth detection block 88 is V 68
  • the first capacitor voltage V 6 showing the voltage V 6 of the sixth detection block 86 is shown at point 16.
  • ?8 is calculated as a V6 that is greater than V6-8. That is, as the specific correlation in the first differential voltage V 8 changes, the first capacitor voltage V 8 changes from the second capacitor voltage V 8 to a voltage higher than that, as shown by the arrow 15. To do.
  • V 81 V 0 When a short circuit fault occurs, the first differential voltage 8 becomes 2.5 instead of 0 when the voltage V 5 of the 5th detection block 85 is 0 V. In addition, when the V _ ⁇ short-circuit fault occurs, the slope of the first differential voltage V 8 becomes 1/2 as compared with the case where the short-circuit fault does not occur.
  • the second differential voltage V.sub.similar As shown in 24, it is assumed that the second differential voltage V.sub.similar. At this time, if a V 8 _ ⁇ short-circuit fault occurs, the specific correlation at the first differential voltage V 8 changes as indicated by arrow 24, and a fault occurs as indicated by point 25.
  • the first differential voltage V 8 corresponding to the first differential voltage detection circuit 258 increases from V to V.
  • the first capacitor voltage V 5 showing the voltage V 5 of the fifth detection block 85 as shown at point 26. ?8 is calculated as V 5 s, which is greater than V 5 s. That is, as the specific correlation in the first differential voltage V 8 changes, the first capacitor voltage V 8 changes from the second capacitor voltage V 8 to a voltage higher than that as shown by the arrow 25. To do.
  • the first capacitor voltage 8 is the second regardless of the detection block 8 that charges the capacitor 08.
  • the voltage will be higher than the capacitor voltage.
  • the second differential voltage detection circuit 25 has a failure, the second capacitor voltage V is higher than the first capacitor voltage V 8 regardless of the detection block 8 that charges the capacitor 08.
  • the first differential voltage detection circuit 20 of the present embodiment the first differential voltage detection circuit
  • the first differential voltage detection circuit 25 8 fails, the first capacitor voltage V ?8 changes to a voltage higher than the second capacitor voltage V ?, and the second differential voltage detection circuit 25 In case of failure of the 2 5th capacitor, the second capacitor voltage V 2 changes to a voltage higher than the first capacitor voltage V 8. Therefore, it is possible to judge which of the differential voltage detection circuits 25 8 and 25 has failed by using the magnitude relationship between the first capacitor voltage 8 and the second capacitor voltage.
  • FIG. 6 shows a power supply system 200 of a first comparative example.
  • Power system 200 ⁇ 0 2020/175 499 22 ⁇ (: 170? 2020 /007545
  • a single flying capacitor type voltage detection device 220 is different from the voltage detection device 20 of the present embodiment in that it does not include the voltage follower circuit 25 (3.
  • the input terminal 2 9 8 is connected to the second terminal N 2 of the capacitor 0 8 via the switch 3 ⁇ /M, and the positive side input terminal 2 9 8 is connected to the capacitor 0 8 via the switch 3 ⁇ /8. It is different in that it is connected to the 1st terminal 1 ⁇ 1 of 1. That is, the 1st and 2nd differential voltage detection circuits 2 58 and 2 5 are connected to the capacitor 8 so that they operate in opposite polarities.
  • the reference voltage supply section 26 the first output terminal 26 8 and the second output terminal 26 6 are arranged close to each other, and the control section 27 has the first input terminal 2 7 8 and the second input terminal 27 7 are located close to each other.
  • FIG. 7 shows a specific correlation in the case where the first differential voltage detection circuit 258 has a failure in the first comparative example.
  • the failure of the first differential voltage detection circuit 258 includes a short circuit failure between the first differential voltage detection circuit 258 and the second differential voltage detection circuit 25.
  • This short-circuit fault is a short-circuit fault between the first output terminal 26 8 and the second output terminal 26 6 in the reference voltage supply unit 26 (hereinafter,
  • the specific correlation between the 1st and 2nd differential voltages 8 and 6 changes as follows.
  • the specific correlation in the first differential voltage V 8 is that when the voltage V 6 of the sixth detection block 8 6 is 0 V, the first differential voltage V 8 is 2 V instead of 5 V. It becomes .5 V.
  • [3 ⁇ 4mi 1 The slope of the first differential voltage V8 does not change. In the range of voltage V 6 from 25 V to 50, the first differential voltage V 8 is ⁇ regardless of voltage V 6.
  • the specific correlation in the first differential voltage V8 changes as shown by the arrow 31, and as shown in point 32, the first differential voltage detection circuit 25
  • the first differential voltage V 8 corresponding to the voltage drops from low to high.
  • the voltage V 6 of the sixth detection block 8 6 is V 6 8
  • the first capacitor voltage 8 6 showing the voltage V 6 of the sixth detection block 8 6 is shown at point 33. Is calculated as V 6 s, which is larger than V 6 s.
  • the specific correlation changes in the first differential voltage V8 changes from V68 to a voltage higher than V6, as shown by the arrow 32.
  • the specific correlation in the second differential voltage V s is that when the voltage V 6 of the sixth detection block 8 6 is 0 V, the second differential voltage V s is 2.5 instead of ⁇ . Becomes Also, The slope of the second differential voltage V.sub.min does not change. In addition, when the voltage V 6 is in the range of 25 V to 50, the second differential voltage V V is 5 V regardless of the voltage V 6.
  • V 6 of the 6th detection block 8 6 is V 6 8 ⁇ 0 2020/175 499 24 ⁇ (: 170? 2020 /007545
  • the specific correlation in the second differential voltage V.sub.m changes as indicated by arrow 41, and the second differential voltage in which the fault has occurred as indicated by point 42.
  • the second differential voltage V.sub.MI corresponding to the pressure detection circuit 25.sub.5 increases from to VI.
  • the second capacitor voltage V s that shows the voltage 6 of the sixth detection block 86.
  • it is calculated as a V 6 that is larger than V 6 eight. That is, as the specific correlation changes in the second differential voltage V V, the second capacitor voltage V V changes from V 68 to a larger voltage as shown by the arrow 42.
  • the first capacitor voltage V 8 and the second capacitor voltage V 8 both change to a voltage higher than V 6 8.
  • the voltage detection device 220 of the first comparative example In the voltage detection device 220 of the first comparative example,
  • the first capacitor voltage V 8 and the second capacitor voltage V 8 change to equal voltage.
  • the specific correlation in V V changes as follows. Specifically, the specific correlation in the first differential voltage 8 is that when the capacitor 08 is charged by the sixth detection block 86, the first correlation does not depend on the voltage V 6 of the sixth detection block 86.
  • the differential voltage V8 is 2. ⁇ 0 2020/175 499 25 ⁇ (: 170? 2020 /007545
  • the first differential voltage V 8 corresponding to the normal first differential voltage detection circuit 25 8 is At this time, if there is a V81-Vmi short-circuit fault, the specific correlation at the first differential voltage V8 changes as shown by arrow 34, and the fault occurs as shown at point 35. In addition, the first differential voltage V 8 corresponding to the first differential voltage detection circuit 25 8 drops from 2.5 V to 2.5 V. As a result, even though the voltage V 6 of the sixth detection block 8 6 is V 6 8, the first capacitor voltage V 8 which indicates the voltage V 6 of the sixth detection block 8 6 as shown at point 36. Is calculated as V 6 s, which is larger than V 6 s. In other words, as the specific correlation changes in the first differential voltage V8, the first capacitor voltage V8 changes from V68 to a voltage higher than V8, as shown by the arrow 35.
  • the specific correlation in the second differential voltage Vm is the second difference regardless of the voltage V6 of the sixth detection block 86 when the capacitor 08 is charged by the sixth detection block 86.
  • the dynamic voltage V V becomes 2.5 V.
  • the actual voltage V 6 of the sixth detection block 8 6 corresponds to the normal second differential voltage detection circuit 25 5 as shown at point 44.
  • the second differential voltage V if an 8th short circuit fault occurs, the specific correlation in the second differential voltage V 6 changes as indicated by arrow 44, and a fault occurs as indicated by point 45.
  • the second differential voltage V.sub.V corresponding to the second differential voltage detection circuit 25.sub.5 increases from to 2.5 V.
  • Min is calculated as V 6 which is greater than V 6 8.
  • the second capacitor voltage V V changes from V 68 to a voltage higher than V 68, as shown by arrow 45. ⁇ 0 2020/175 499 26 ⁇ (: 170? 2020 /007545
  • both the first capacitor voltage V 8 and the second capacitor voltage V 8 change to a voltage higher than V 68.
  • the voltage detection device 220 of the first comparative example In the case of a short circuit fault, the first capacitor voltage V 8 and the second capacitor voltage V 8 change to the same voltage.
  • the first and second differential voltage detection circuits 25 8 and 25 both fail, the first capacitor voltage V There is no voltage difference between the eight and the second capacitor voltage V. Therefore, based on the first and second differential voltages 8 and V, the first and second differential voltage detection circuits 258,
  • the first and second differential voltage detection circuits 2558 and 255 are connected to the capacitor 08 so that they operate in the same polarity. In this case, the voltage difference between the first differential voltage and the second differential voltage does not occur regardless of whether the first and second differential voltage detection circuits 25, 25 have a fault. Therefore, the failure itself of the first and second differential voltage detection circuits 2558 and 25 cannot be determined based on the first and second differential voltages V8 and V5.
  • Fig. 8 shows a power supply system 300 of a second comparative example.
  • the power supply system 300 includes a voltage detection device 320 of the double flying capacitor type.
  • the voltage detection device 320 is different from the voltage detection device 20 of the present embodiment in that the capacitor section 23 has a capacitor 08 and a capacitor 0 connected in series.
  • the first and third terminals N 1 and N 3 are provided as connection terminals at the ends of the series connection of capacitors 08 and 0.
  • the second terminal 2 is provided as a connection terminal between the capacitors 08 and 0.
  • the second terminal N 2 is connected to the second, fourth and sixth electrode terminals Cing 2, Cing 4, Cing 6.
  • the first and fifth electrode terminal knives 1 and 5 are connected to the third terminal N 3.
  • the output side switch unit 24 is
  • switch 3 ⁇ /8 is connected to the first terminal 1 ⁇ 11, switch 3 Open and close between the switch capacitor XX and the detection unit 25, open and close between the switch capacitor XX and the detection unit 25, , Combined capacitor 08 and capacitor ⁇ Open and close between the capacitor opening and the detector 25.
  • the voltage detection device 320 is different in that the detection unit 25 does not include the voltage follower circuit 250.
  • the negative pole side input terminal 298 is connected to the first terminal 1 ⁇ 11 of the capacitor ⁇ 8 via the switch 3 ⁇ /8, and the positive side input terminal 28
  • Mitsumi is connected to the second terminal 2 of the capacitor 08 via switch 3 ⁇ /Mimi.
  • the second differential voltage detection circuit 25m differs in that it amplifies the voltage of the capacitor m at the second amplification factor.
  • the negative input terminal 29 It is connected to the 3rd terminal 3 of the capacitor ⁇ , and the positive input terminal 29 ⁇ is connected to the 2nd terminal 2 of the capacitor ⁇ via the switch 3 ⁇ / ⁇ .
  • the second differential voltage detection circuit 25m differs in that it amplifies the voltage of the capacitor m at the second amplification factor.
  • the third differential voltage detection circuit 250 is a differential amplifier circuit and includes a fourth operational amplifier 31 and first 11 to first ⁇ 0 2020/175 499 28 ⁇ (: 170? 2020 /007545
  • the negative input terminal 3 18 of the 4th operational amplifier 3 1 is connected to the 1st terminal 1 ⁇ 1 1 of the synthetic capacitor ⁇ through the 1st 1 resistor 1 and also the 1st 3rd resistor. It is connected via 1 3 to the output terminal 3 1 0 of the 4th open amplifier 3 1.
  • the positive input terminal 3 1 M of the 4th operational amplifier 31 is connected to the 3rd terminal 3 of the synthetic capacitor ⁇ ⁇ via the 1st 2nd resistor 1 2 and also via the 1st 4th resistor 1 4. Connected to the 4th output terminal 260 of the reference voltage supply section 26.
  • the positive reference input terminal 31 is supplied with the fourth reference voltage 4 from the reference voltage supply section 26.
  • the third differential voltage detection circuit 250 amplifies the voltage of the synthetic capacitor XX with a predetermined third amplification factor. Specifically, the third differential voltage detection circuit 250 sets the voltage of the composite capacitor ⁇ to the third voltage in the predetermined third output range 3 which is set within the voltage range of ⁇ to 5 V. Amplify to a differential voltage ⁇ (see Fig. 9). The third differential voltage V 0 changes within the third output range 3 according to the change in the voltage of the capacitor 08.
  • the output terminal 3 1 ⁇ is connected to the 4th input terminal 2 7 0 of the control section 27, and the 3rd differential voltage detection circuit 2 5 0 outputs the 3rd differential voltage ⁇ to the 4th section of the control section 27. Output to input terminal 2 70.
  • the first output terminal 26 8 and the second output terminal 26 6 are arranged close to each other, and 2 The difference is that the output terminal 2 6 6 is located between the 1st output terminal 2 6 8 and the 4th output terminal 2 6 0.
  • the control unit 27 the first input terminal 27 and the second input terminal 27 are arranged close to each other, and the second input terminal 27 and the first input terminal 27 are connected to each other. It is different in that it is located between the 7-8 and the 4th input terminal 27.
  • Fig. 9 shows a specific correlation in the case where the second differential voltage detection circuit 25 has failed in the second comparative example.
  • the failure of the second differential voltage detection circuit 25 5 includes a short circuit failure between the first differential voltage detection circuit 25 58 and the second differential voltage detection circuit 25 5, and the second differential voltage detection circuit 2 This includes a short-circuit fault between the No. 5 and the third differential voltage detection circuit 250. Due to a short circuit between the first differential voltage detection circuit 2 58 and the second differential voltage detection circuit 2 5 ⁇ 02020/175499 29 ⁇ (: 170? 2020 /007545
  • a short circuit failure between the second differential voltage detection circuit 25 and the third differential voltage detection circuit 250 is a short circuit failure between the second input terminal 27 and the fourth input terminal 270 of the control unit 27 (hereinafter,
  • FIG. 7 shows the specific correlation when an 8-8 short circuit fault or a V 6-V port short circuit fault occurs.
  • the specific correlation in the first to third differential voltages V8, V6, 0 when both 25 and 250 are normal is determined by the fifth and sixth detection blocks 8 5, 8 6 as a capacitor. If the eight is charged, the higher the voltage V 6 of the sixth detection block 86, the smaller the first differential voltage V8. Also, the larger the voltage V 5 of the fifth detection block 85, the larger the second differential voltage V s. Furthermore, the higher the voltage of the fifth and sixth detection blocks 85 and 86, the smaller the third differential voltage ⁇ . In the power supply system 300 of the second comparative example, the rated voltage of the detection block 8 is 25 V, for example.
  • the capacitor 0 8 is charged by the fifth detection block 85 and the capacitor 08 is charged by the 6th detection block 86.
  • the impedances of the output terminals 28 ⁇ and 290 of the first and second operational amplifiers 28 and 29 are substantially equal.
  • the specific correlation at voltages V8 and V changes as follows. Specifically, the specific correlation at the first and second differential voltages 8 and V is the 5th and 6th detection blocks 8 5 and 8 6 when the capacitors 0 8 and 0 6 are charged. Therefore, the first and second differential voltages 8 and 9 are 2.5, regardless of the voltages 5 and 6 of the 6th detection block 8 5 and 8 6.
  • the differential voltage V 8 changes from over to 2.5 V.
  • the voltage V 6 of the sixth detection block 86 is V 68, as shown at point 73, the first capacitor voltage V 8 Is calculated as V6.
  • the first differential voltage detection circuit 258 is normal. Therefore, as shown at point 81, the first differential voltage V 8 becomes V and the first capacitor voltage V 8 becomes V 68. ⁇ 0 2020/175 499 32 (: 170? 2020 /007545
  • the added value of the first and second capacitor voltages V 8 and V V, and the capacitor V 0 are independent of the magnitude relationship between V 6 V and V 6 V. There is a voltage difference between the total voltage XV of eight and nine.
  • V 6 is greater than V 68
  • the added value of the first and second capacitor voltages V 8 and V 8 is the total voltage of capacitors 08 and 0. It becomes smaller than XV.
  • V 6 is smaller than V 68
  • the added value of the first and second capacitor voltages 8 and V 6 becomes larger than the total voltage X V of capacitors 08 and 0.
  • the first and second capacitor voltages V8, m A voltage difference occurs between the added value and the total voltage value of the capacitors 08 and 0. Therefore, when this voltage difference occurs, it can be determined that the second differential voltage detection circuit 25 has failed.
  • the magnitude relationship between the added value of the first and second capacitor voltages V8, and the total voltage XV of the capacitors 008 and ⁇ depends on the type of short-circuit fault that has occurred, and V6 and V68. It changes depending on the size relationship with. Therefore, the added value of the first and second capacitor voltages V8, and
  • the third output terminal 260 is located between the first output terminal 26 8 and the second output terminal 26, and It is possible to preferably suppress the occurrence of a short circuit between the output terminal 26 8 and the second output terminal 26 6. Also ⁇ 0 2020/175 499 33 ⁇ (: 170? 2020 /007545
  • the third input terminal 27 0 is located between the first input terminal 27 8 and the second input terminal 27 7 and the first input terminal 2 7 8 It is possible to preferably suppress the occurrence of a short circuit with the input terminal 27.
  • the first reference voltage MIN 1 supplied from the first output terminal 26 8 It is set to a voltage different from the third reference voltage, which is supplied from the third output terminal 260. Therefore, if the 1st output terminal 26 8 and the 3rd output terminal 2 60 are short-circuited, Changes, which changes the first differential voltage 8. In this case, since the second output terminal 26 and 6 are not short-circuited, the second differential voltage V and 6 does not change. That is, only one of the first and second differential voltages V8 and Mimi changes.
  • the failure of the first differential voltage detection circuit 258 can be appropriately determined based on the first and second differential voltages ⁇ and ⁇ . The same applies to a short circuit between the second output terminal 26 and the third output terminal 260, and a short between the first input terminal 27 or the second input terminal 27 and the third input terminal 27. Is.
  • the failure of the first differential voltage detection circuit 25 or the second differential voltage detection circuit 25 based on the V voltage. Therefore, the failure of the first differential voltage detection circuit 25 58 and the second differential voltage detection circuit 25 5 itself cannot be determined based on the first and second differential voltages 8 and 9 of the first comparative example. Better than voltage detector 220.
  • the output voltage ⁇ is not used for the failure determination of the first and second differential voltage detection circuits 258 and 25. Therefore, in the failure determination process, it is not necessary to acquire the output voltage V ⁇ , and if there is a failure due to acquisition of the output voltage V ⁇ , for example, a decrease in the failure determination speed due to an increase in the processing load of the control unit 27 is suppressed. it can.
  • the circuits 25 8 to 25 ( 3 are configured using the op amps 28 to 30) forming the detection unit 25, and thus the reference voltage supply unit 26 ,
  • the impedances of the 1st to 3rd output terminals 2 8 8 to 2 6 0 are substantially equal to each other, and the 1st to 3rd input terminals 2 7 8 to 2 7 0 are connected. ⁇ 0 2020/175 499 34 ⁇ (: 170? 2020 /007545
  • the impedance of the output terminals 2880 to 300 is approximately equal.
  • the first reference voltage M 1 is the first reference voltage when not short-circuited. Therefore, for example, when there is a large voltage difference between the first reference voltage MIN1 and the third reference voltage MIN3 without the above-mentioned short circuit, the change amount of the first reference voltage MIN1 can be increased. Can properly judge the failure of the first differential voltage detection circuit 2 58
  • the negative-side input terminal 2 of each of the first and second operational amplifiers 2 8 and 2 9 is the negative-side input terminal 2 of each of the first and second operational amplifiers 2 8 and 2 9
  • the first and second differential voltage detection circuits 25, 25 and 25 are connected to the capacitor 08 so that they operate with the same polarity.
  • the first and second differential voltage detection circuits 2 5 8 and 25 5 When one of the first and second differential voltages 8 and V changes due to a fault in the fault, the voltage change can be accurately detected.
  • the input side switch unit 22 includes the detection blocks 8 1 to 8 6 and the capacitor 08 so that the polarity of the voltage of the capacitor 08 switches between positive polarity and negative polarity. Connected. As a result, compared to the case where each detection block 81 to 86 and capacitor 08 are connected so that the voltage polarity of capacitor 08 is maintained constant, the input side switch unit is
  • the 2nd capacitor voltage V 1 becomes the 1st capacitor voltage V? Change to a voltage greater than eight. Therefore, it is possible to determine which of the differential voltage detection circuits 25 8 and 25 has failed by using the magnitude relationship between the first capacitor voltage V 8 and the second capacitor voltage V 8. This is advantageous when replacing a defective differential voltage detection circuit 258, 25.
  • FIGS. 10 and 11 focusing on the differences from the first embodiment.
  • the same members as those shown in FIG. 1 above are denoted by the same reference numerals for convenience, and the description thereof will be omitted.
  • the same processes as the processes shown in FIG. 2 above are denoted by the same reference numerals for convenience, and description thereof will be omitted.
  • the voltage detection device 20 has an input stabilization circuit.
  • the difference from the voltage detection device of the first embodiment is that it includes 32.
  • the input stabilizing circuit 32 is a circuit that applies a ground voltage as a constant voltage to the capacitor 08 in order to stabilize the voltage of the capacitor 08.
  • the input stabilizing circuit 32 applies the ground voltage to the second terminal N 2 of the capacitors 08.
  • the ground voltage corresponds to the “standard voltage” and the input stabilizing circuit 32 corresponds to the “voltage applying circuit”.
  • the input stabilization circuit 3 2 is connected to the connection line !_ 8 that connects the switch 3 ⁇ /M and the first and second differential voltage detection circuits 25 8 and 25 5 It is equipped with a switch 3 ⁇ /. Apply switch 3 ⁇ / ⁇ and 1st 5th resistor It is connected in series in this order between the eight and the ground.
  • the application switch 3 ⁇ / ⁇ opens/closes between the connection line !_ 8 and the ground.
  • the application switch 3 is closed, the ground voltage is applied to the second terminal 2 of the capacitor 08 via the switch 3.
  • the application switch 3 is opened, the ground voltage is not connected to the electrodes.
  • the application switch 3 ⁇ / ⁇ switches between the state in which the ground voltage is applied to the second terminal 2 of the capacitor 08 and the state in which the ground voltage is not applied via the switch 3 ⁇ /mi.
  • the control unit 27 controls opening/closing of the application switch 3 ⁇ /.
  • the control unit 27 acquires the voltage output from the first differential voltage detection circuit 258 when the switches 3 and 3 are opened and the application switch 3 is closed. It should be noted that this voltage is not appropriate to call the first differential voltage V8 because the switches 3 and 3 ⁇ /Min are open. Therefore, in the following, when the switches 38 and 3 are opened and the application switch 3 ⁇ / ⁇ is closed, the voltage output from the first differential voltage detection circuit 25 8 is determined by the judgment voltage V It's called Minami.
  • the control unit 27 carries out a failure judgment process for judging a failure of the input stabilization circuit 32 based on the ground voltage and the judgment voltage V. In addition, in the present embodiment, the judgment voltage V.sub.m corresponds to the "fourth voltage".
  • FIG. 11 is a flow chart showing the procedure of the above processing. This ⁇ 0 2020/175 499 37 ⁇ (: 170? 2020 /007545
  • the process is repeatedly performed by the control unit 27, for example, in a predetermined cycle.
  • switch SW n, switch 3 and the application switch 3 ⁇ / ⁇ have been switched to the open state.
  • the gain ⁇ is set to a positive value in 3 1 4. Set to “n”. Also, step When is switched to the open state, the switches 3 and 3 ⁇ /M are switched to the open state and the application switch 3 ⁇ / ⁇ is switched to the closed state in step 350. In the following step 3 52, the judgment voltage V ⁇ is acquired. After obtaining the judgment voltage V_, in step 354, the application switch 3 ⁇ / ⁇ is switched to the open state.
  • the voltage at the second terminal 2 of the capacitor 08 is used at step 3 56 by using the judgment voltage V s obtained at step 3 52. Calculate a certain electrode voltage 2.
  • the electrode voltage 2 is expressed by the following equation (3) using the gain ⁇ .
  • step 358 it is determined whether the absolute value of the electrode voltage V 2 calculated in step 356 is smaller than a predetermined second determination threshold V I 2.
  • the determination threshold V 1 described in the first embodiment will be referred to as the first determination threshold V 11 1.
  • the second determination threshold value V I II 2 is preset to the maximum absolute value of the electrode voltage V 2 caused by the voltage acquisition error of the control unit 27.
  • the second judgment threshold V 1 II 2 is set based on the ground voltage. Specifically, since the electrode voltage V 2 is approximately 0 V when the input stabilization circuit 32 is normal, the second determination threshold VI II 2 corresponds to the voltage acquisition error of the control unit 27. It is set to a very small voltage.
  • step 358 If an affirmative decision is made in step 358, it is decided in step 360 that the input stable circuit 32 is normal and the routine proceeds to step 340. On the other hand, if a negative decision is made in step 3 58, it is decided in step 3 62 that the input stabilization circuit 3 2 is out of order, and the process proceeds to step 3 40.
  • Judgment voltage is approximately 0 due to grounding.
  • the judgment voltage Vm becomes unstable and deviates from approximately ⁇ . Therefore, it can be determined that the input stabilization circuit 32 is out of order if the judgment voltage V_min is not approximately 0 V.
  • FIGS. 12 and 13 focusing on the differences from the second embodiment.
  • the same members as those shown in FIGS. 1 and 10 above are designated by the same reference numerals for convenience, and the description thereof will be omitted.
  • FIG. 13 the same processes as those shown in FIGS. 2 and 11 above are denoted by the same reference numerals for convenience, and the description thereof will be omitted.
  • the capacitor unit 23 has a first capacitor 808 and a second capacitor 808, which are connected in series. It is different from the voltage detector of the embodiment.
  • a fourth terminal N 4 is provided as a connection terminal between the first and second capacitors 888 and 808. The fourth terminal N 4 connects the first capacitor 808 and the second capacitor 080. In addition, in the present embodiment, the fourth terminal N 4 corresponds to the “connection point”.
  • the output side switch unit 24 also includes a switch.
  • the second contact is connected to the voltage follower circuit 25 (3.
  • the switch is connected.
  • Input stabilizer circuit 3 2 is connected to the connection line that connects the and the voltage follower circuit 2 50.
  • the voltage follower circuit 2550 is connected to the 16th resistor. It differs in that it has 6.
  • the positive side input terminal 30 of the third operational amplifier 30 is connected to the fourth terminal 4 of the capacitor 08 through the 16th resistor 16.
  • the input stabilizing circuit 32 includes the fourth terminal of the capacitor 08.
  • the ground voltage is applied to the fourth terminal N 4 of the capacitor 08.
  • the application switch 3 ⁇ / ⁇ is opened, so that the ground is not connected to the fourth terminal N 4. That is, the application switch 3 ⁇ / ⁇ switches between a state in which the ground voltage is applied to the fourth terminal 4 of the capacitor 08 and a state in which the ground voltage is not applied.
  • the control unit 27 has a switch 3 ⁇ / When the voltage is closed and the applied switch 3 ⁇ / is closed, the output voltage ⁇ output from the voltage follower circuit 250 is obtained.
  • the control unit 27 carries out a failure determination process for determining a failure of the input stabilization circuit 32 based on the ground voltage and the output voltage O.
  • FIG. 13 is a flow chart showing the procedure of the above processing. This processing is repeatedly performed by the control unit 27, for example, in a predetermined cycle. At the start of the failure determination process, switch SW n, switch 3 Min, And the application switch 3 ⁇ / ⁇ has been switched to the open state.
  • the gain ⁇ is set to a positive value in 3 1 4. Set to “n”. Also, step Switch to the open position, in step 370, switch 38, Switch to the closed state and switch the application switch 3 ⁇ / ⁇ to the closed state. In the following step 3 72, the output voltage ⁇ is acquired. After obtaining the output voltage ⁇ , switch 3 and 3 ⁇ /M in the open state in step 3 74.
  • step 376 When switches 3 ⁇ /eight and 3 ⁇ /mi are switched to the open state, in step 376, the output voltage ⁇ obtained in step 372 is used to change the fourth value of capacitor ⁇ 8. Calculate the terminal voltage V 4 which is the voltage at terminal 4. The terminal voltage V 4 is expressed as (Equation 4) below using the gain ⁇ .
  • step 378 it is determined whether or not the absolute value of the terminal voltage V 4 calculated in step 376 is smaller than a predetermined second determination threshold VI II 2. If an affirmative decision is made in step 3 78, in step 3 80 the input stabilization circuit 3 2 ⁇ 0 2020/175 499 40 ⁇ (: 170? 2020 /007545
  • step 340 Is determined to be normal, and the process proceeds to step 340.
  • step 378 it is determined in step 382 that the input stabilization circuit 32 is out of order and the process proceeds to step 340.
  • the output voltage ⁇ becomes approximately ⁇ due to grounding.
  • the input stabilization circuit 32 fails, such as an open failure of the application switch 3, the output voltage ⁇ becomes unstable and deviates from approximately ⁇ . Therefore, if the output voltage ⁇ is not approximately 0 V, it can be determined that the input stabilization circuit 32 has failed.
  • the polarity of the voltage of the capacitor unit 23 is switched between the positive polarity and the negative polarity.
  • the voltage follower circuit 25 has a characteristic deviation when the voltage of the capacitor section 2 3 has a positive polarity and the characteristic of the voltage follower circuit 2 50 when the voltage of the capacitor section 2 3 has a negative polarity. Deviations can be detected respectively.
  • the battery pack 10 includes six detection blocks 8 is shown, but the present invention is not limited to this, and if the battery pack 10 may include two or more and less than five detection blocks 8, It may have seven or more detection blocks 8.
  • detection blocks 8 1 to 8 6 assume the same number of battery cells, different numbers of cells may be used.
  • the current limiting resistor is provided on the detection line !_ n.
  • the current limiting resistor does not necessarily have to be provided.
  • first and second differential voltage detection circuits 25 8 and 25 5 are differential amplifier circuits
  • the present invention is not limited to this. It may be a differential circuit that outputs the signal without amplifying it. ⁇ 0 2020/175 499 41 ⁇ (: 170? 2020 /007545
  • the voltage output circuit may be a circuit having substantially the same input impedance and substantially the same output impedance as the first and second differential voltage detection circuits, and may be, for example, a differential amplifier circuit. ..
  • first differential voltage detection circuit and the second differential voltage detection circuit operate with the same polarity, but they may operate with opposite polarities. Even when the first differential voltage detection circuit and the second differential voltage detection circuit operate with opposite polarities, for example, when the first output terminal 26 8 and the third output terminal 2 60 are short-circuited, Only the voltage of one of the first and second differential voltages 8 and V changes. Therefore, the failure of the first differential voltage detection circuit 258 can be appropriately determined based on the first and second differential voltages V8 and V8.
  • the third reference voltage ‘3’ corresponds to the first and second reference voltages ‘1,’ For example, if the 3rd reference voltage is set to 2.5 V, the 3rd reference voltage It does not necessarily have to be switched.
  • the input stabilizer circuit 32 is connected to the connection line !_ that connects the switch 3 ⁇ /M and the first and second differential voltage detection circuits 25 and 25.
  • the present invention is not limited to this, and may be connected to the connection line that connects the switch 3 ⁇ /8 and the first and second differential voltage detection circuits 25 and 25.
  • the present invention is not limited to this. Instead, the voltage output from the second differential voltage detection circuit 25 may be acquired.
  • the second differential voltage detecting circuit 25 5 corresponds to the “first differential voltage detecting circuit”.
  • the electrode voltage 2 is expressed by the following (Equation 5) using the judgment voltage V.sub.Similarity obtained by using the second differential voltage detection circuit 25.sub.5.
  • failure determination processing of the input stabilization circuit 32 is performed separately from the failure determination processing of the first and second differential voltage detection circuits 25 8 and 25 Although shown, it is not limited to this.
  • the failure determination of the input stabilization circuit 32 and the failure determination of the first and second differential voltage detection circuits 258 and 25 may be performed by one failure determination process.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

組電池（１０）の電圧検出装置（２０）であって、キャパシタ（ＣＡ，ＣＡＡ，ＣＡＢ）と、第１差動電圧検出回路（２５Ａ）と、第２差動電圧検出回路（２５Ｂ）と、第１出力端子（２６Ａ）から第１差動電圧検出回路に第１基準電圧を供給し、第２出力端子（２６Ｂ）から第２差動電圧検出回路に第２基準電圧を供給する基準電圧供給部（２６）と、第１入力端子（２７Ａ）に入力される第１電圧及び第２入力端子（２７Ｂ）に入力される第２電圧に基づいて第１，第２差動電圧検出回路の故障を判定する故障判定部（２７）と、第１出力端子と第２出力端子の間の第３出力端子（２６Ｃ）から第３基準電圧が供給され、第１入力端子と第２入力端子の間の第３入力端子（２７Ｃ）に第３電圧を出力する電圧出力回路（２５Ｃ）と、を備える。第３基準電圧は第１，第２基準電圧と異なる電圧に設定され、第３電圧は第１，第２電圧と異なる電圧に設定されている。

Description

\¥0 2020/175499 1 卩（：17 2020 /007545 明 細 書
発明の名称 ： 電圧検出装置
関連出願の相互参照
[0001 ] 本出願は、 2 0 1 9年2月 2 8日に出願された日本出願番号 2 0 1 9— 0
3 6 8 0 9号に基づくもので、 ここにその記載内容を援用する。
技術分野
[0002] 本開示は、 複数の電池セルの直列接続体を有する組電池に適用される電圧 検出装置に関する。
背景技術
[0003] この種の電圧検出装置としては、 例えば下記特許文献 1 に見られるように 、 シングルフライングキャパシタ方式の電圧検出装置が知られている。 この 電圧検出装置では、 1つのキャパシタと、 電圧検出回路としての差動電圧検 出回路を備えており、 複数の電池セルが分割されることにより構成された各 検出ブロックの電圧を、 キャパシタに充電し、 キャパシタの電圧を差動電圧 検出回路により検出する。
[0004] 電圧検出装置としては、 差動電圧検出回路の故障を判定するために、 2つ の差動電圧検出回路を備える 2重系の電圧検出装置も知られている。 2重系 の電圧検出装置では、 各差動電圧検出回路を用いてキャパシタの電圧をそれ ぞれ検出し、 検出されたキャパシタの電圧に差が生じている場合に、 差動電 圧検出回路が故障していると判定する。
先行技術文献
特許文献
[0005] 特許文献 1 :特開 2 0 1 6 - 4 8 1 7 4号公報
発明の概要
[0006] しかし、 2重系の電圧検出装置において差動電圧検出回路間に短絡が生じ ると、 検出されるキャパシタの電圧が等しくなることがあり、 この場合に差 動電圧検出回路の故障を判定できない。 2つの差動電圧検出回路間に短絡が \¥0 2020/175499 2 卩（：170? 2020 /007545
生じた場合でも差動電圧検出部の故障を判定するために、 例えば 3つの差動 電圧検出回路を備える 3重系の電圧検出装置を採用することも考えられる。 しかし、 この場合、 電圧検出装置の構成や制御が複雑化し、 高コストや故障 判定速度の低下を招く。 2重系の電圧検出装置において、 差動電圧検出回路 の短絡故障を適切に判定できる技術が望まれている。
[0007] 本開示は、 上記課題を解決するためになされたものであり、 その目的は、 差動電圧検出回路の短絡故障を適切に判定できる電圧検出装置を提供するこ とにある。
[0008] 上記課題を解決するための第 1の手段は、 複数の電池セルの直列接続体を 有する組電池に適用される電圧検出装置であって、 複数の前記電池セルが分 割されることにより複数の検出ブロックが構成され、 キャパシタと、 各前記 検出ブロックを前記キャパシタに並列接続し、 各前記検出ブロックと前記キ ャパシタとの間を開閉する入力側スイッチと、 前記キャパシタの電圧を検出 し、 前記キャパシタの電圧に応じた第 1電圧を出力する第 1差動電圧検出回 路と、 前記キャパシタの電圧を検出し、 前記キャパシタの電圧に応じた第 2 電圧を出力する第 2差動電圧検出回路と、 前記キャパシタと、 前記第 1差動 電圧検出回路及び前記第 2差動電圧検出回路との間を開閉する出力側スイッ チと、 複数の出力端子を有し、 前記複数の出力端子のうち第 1出力端子から 前記第 1差動電圧検出回路に第 1基準電圧を供給し、 第 2出力端子から前記 第 2差動電圧検出回路に第 2基準電圧を供給する基準電圧供給部と、 複数の 入力端子を有し、 前記複数の入力端子のうち第 1入力端子に前記第 1電圧が 入力され、 第 2入力端子に前記第 2電圧が入力され、 前記第 1電圧及び前記 第 2電圧に基づいて前記第 1差動電圧検出回路又は前記第 2差動電圧検出回 路の故障を判定する故障判定部と、 前記複数の出力端子のうち前記基準電圧 供給部において前記第 1出力端子と前記第 2出力端子との間に位置する第 3 出力端子から第 3基準電圧が供給され、 前記複数の入力端子のうち前記故障 判定部において前記第 1入力端子と前記第 2入力端子との間に位置する第 3 入力端子に第 3電圧を出力する電圧出力回路と、 を備え、 前記第 3基準電圧 \¥0 2020/175499 3 卩（：170? 2020 /007545
は、 前記第 1基準電圧及び前記第 2基準電圧それぞれと異なる電圧に設定さ れており、 前記第 3電圧は、 前記第 1電圧及び前記第 2電圧それぞれと異な る電圧に設定されている。
[0009] 上記構成によれば、 第 3出力端子が第 1出力端子と第 2出力端子との間に 位置しているため、 第 1出力端子と第 2出力端子との短絡の発生を好適に抑 制できる。 また、 第 3入力端子が第 1入力端子と第 2入力端子との間に位置 しており、 第 1入力端子と第 2入力端子との短絡の発生を好適に抑制できる
[0010] その一方、 例えば第 1出力端子と第 3出力端子とが短絡することがあるが 、 第 1基準電圧と第 3基準電圧とは異なる電圧に設定されている。 そのため 、 例えば第 1出力端子と第 3出力端子とが短絡した場合、 第 1基準電圧が変 化し、 これにより第 1電圧が変化する。 この場合、 第 2出力端子は短絡して いないため、 第 2電圧は変化しない。 つまり、 第 1電圧及び第 2電圧のうち 、 一方の電圧のみが変化する。 そのため、 第 1電圧及び第 2電圧に基づいて 第 1差動電圧検出回路の故障を適切に判定できる。 なお、 第 2出力端子と第 3出力端子との短絡、 第 1入力端子又は第 2入力端子と第 3入力端子との短 絡も同様である。
[001 1 ] 第 2の手段では、 前記電圧出力回路は、 ボルテージフォロア回路である。
[0012] 差動電圧検出回路とボルテージフォロア回路とは、 入カインピータンスが 略等しく、 且つ出カインピータンスが略等しい。 上記構成によれば、 例えば 第 1出力端子と第 3出力端子とが短絡した場合には、 第 1基準電圧が、 非短 絡状態における第 1基準電圧と第 3基準電圧との中間電圧に変化する。 その ため、 例えば非短絡状態における第 1基準電圧と第 3基準電圧との電圧差が 大きい場合には、 第 1基準電圧の変化量を大きくすることができ、 第 1差動 電圧検出回路の故障を好適に判定できる。
[0013] 第 3の手段では、 前記第 1差動電圧検出回路及び前記第 2差動電圧検出回 路は、 正極側入力端子と負極側入力端子とを有し、 前記出力側スイッチは、 前記キャパシタの第 1電極を前記第 1差動電圧検出回路及び前記第 2差動電 \¥0 2020/175499 4 卩（：170? 2020 /007545
圧検出回路の前記負極側入力端子に接続し、 前記キャパシタの第 2電極を前 記第 1差動電圧検出回路及び前記第 2差動電圧検出回路の前記正極側入力端 子に接続する。
[0014] 上記構成によれば、 第 1差動電圧検出回路と第 2差動電圧検出回路とが同 極性で動作する。 そのため、 第 1差動電圧検出回路と第 2差動電圧検出回路 とが逆極性で動作する場合に比べて、 第 1差動電圧検出回路又は第 2差動電 圧検出回路の故障により第 1電圧又は第 2電圧が変化した場合に、 その電圧 変化を精度よく検出できる。
[0015] 第 4の手段では、 前記第 1電圧及び前記第 2電圧は、 前記キャパシタの電 圧の変化に応じて所定の出カレンジ内で変化し、 前記入力側スイッチは、 前 記キャパシタの電圧の極性が正極性と負極性とで切り替わるように各前記検 出ブロックと前記キャパシタとの間を接続し、 前記基準電圧供給部は、 前記 キャパシタの電圧の極性が正極性である場合に、 前記第 1基準電圧及び前記 第 2基準電圧を前記出カレンジの下限側の電圧に設定するとともに、 前記第 3基準電圧を前記出カレンジの上限側の電圧に設定し、 前記キャパシタの電 圧の極性が負極性である場合に、 前記第 1基準電圧及び前記第 2基準電圧を 前記出カレンジの上限側の電圧に設定するとともに、 前記第 3基準電圧を前 記出カレンジの下限側の電圧に設定する。
[0016] 上記構成によれば、 キャパシタの電圧の極性が一定に維持されるように各 検出ブロックとキャパシタとが接続される場合に比べて、 入力側スイッチ部 の構成を簡略化でき、 コスト削減において有利である。 また、 上記構成では 、 キャパシタの電圧の極性が正極性と負極性とで切り替わる場合に、 それに 対応させて各基準電圧を切り替えるため、 キャパシタの電圧の極性によらず 第 1差動電圧検出回路又は第 2差動電圧検出回路の故障を適切に判定できる 。 そして、 各基準電圧を切り替える場合に、 第 1基準電圧及び第 2基準電圧 と第 3基準電圧とを、 出カレンジに対して逆側の電圧に設定する。 そのため 、 第 1差動電圧検出回路又は第 2差動電圧検出回路の故障により生じる第 1 電圧又は第 2電圧の変化量を大きくすることができる。 \¥0 2020/175499 5 卩（：170? 2020 /007545
[0017] 第 5の手段では、 前記故障判定部は、 前記第 1電圧を用いて算出される前 記キャパシタの電圧である第 1キャパシタ電圧が、 前記第 2電圧を用いて算 出される前記キャパシタの電圧である第 2キャパシタ電圧よりも大きい場合 に、 前記第 1差動電圧検出回路が故障していると判定し、 前記第 1キャパシ 夕電圧が前記第 2キャパシタ電圧よりも小さい場合に、 前記第 2差動電圧検 出回路が故障していると判定する。
[0018] 上記構成によれば、 第 1キャパシタ電圧と第 2キャパシタ電圧との大小関 係に基づいて、 いずれの差動電圧検出回路が故障しているかを特定できる。 これにより、 故障した差動電圧検出回路の交換等において有利である。
[0019] 第 6の手段では、 前記キャパシタの一方の電極に標準電圧を印加する電圧 印加回路を備え、 前記電圧印加回路は、 前記出力側スイッチと前記第 1差動 電圧検出回路とを接続する接続線に接続され、 前記出力側スイッチを介して 前記 _方の電極に前記標準電圧を印加する状態と、 前記標準電圧を印加しな い状態とを切り替える印加スイッチを有し、 前記第 1差動電圧検出回路は、 前記出力側スイッチを開状態とし、 前記印加スイッチを閉状態とした場合に おける第 4電圧を出力し、 前記故障判定部は、 前記第 4電圧及び前記標準電 圧に基づいて前記電圧印加回路の故障を判定する。
[0020] 上記構成によれば、 電圧印加回路が正常である場合、 第 4電圧は標準電圧 に基づいた電圧となる。 一方、 例えば印加スイッチの才ープン故障など、 電 圧印加回路が故障している場合、 第 4電圧は不安定となり、 標準電圧から乖 離する。 そのため、 第 4電圧が標準電圧に基づいた電圧となっていない場合 には、 電圧印加回路が故障していると判定できる。
[0021 ] 第 7の手段では、 前記キャパシタは、 直列接続された第 1キャパシタと第
2キャパシタとを有し、 前記第 1キャパシタと前記第 2キャパシタとを接続 する接続点は、 前記第 3基準電圧が供給される前記電圧出力回路の入力端子 に接続され、 前記接続点に標準電圧を印加する電圧印加回路を備え、 前記電 圧印加回路は、 前記接続点に前記標準電圧を印加する状態と、 印加しない状 態とを切り替える印加スイッチを有し、 前記故障判定部は、 前記印加スイッ \¥0 2020/175499 6 卩（：170? 2020 /007545
チを閉状態とした場合における前記第 3電圧及び前記標準電圧に基づいて前 記電圧印加回路の故障を判定する。
［0022］ 上記構成によれば、 電圧印加回路が正常である場合、 第 3電圧は標準電圧 に基づいた電圧となる。 一方、 電圧印加回路が故障している場合、 第 3電圧 は不安定となり、 標準電圧から乖離する。 そのため、 第 3電圧が標準電圧に 基づいた電圧となっていない場合には、 電圧印加回路が故障していると判定 できる。
図面の簡単な説明
［0023］ 本開示についての上記目的およびその他の目的、 特徴や利点は、 添付の図 面を参照しながら下記の詳細な記述により、 より明確になる。 その図面は、 ［図 1］図 1は、 第 1実施形態に係る電源システムを示す図であり、
［図 2］図 2は、 第 1実施形態に係る故障判定処理の手順を示すフローチヤート であり、
［図 3］図 3は、 故障判定処理の一例を示すタイムチヤートであり、
［図 4］図 4は、 第 1 , 第 2差動電圧検出回路がともに正常である場合の特定相 関関係を示す図であり、
［図 5］図 5は、 第 1差動電圧検出回路が故障している場合の特定相関関係を示 す図であり、
［図 6］図 6は、 第 1比較例の電源システムを示す図であり、
［図 7］図 7は、 第 1比較例における特定相関関係を示す図であり、
［図 8］図 8は、 第 2比較例の電源システムを示す図であり、
［図 9］図 9は、 第 2比較例における特定相関関係を示す図であり、
［図 10］図 1 0は、 第 2実施形態に係る電源システムを示す図であり、
［図 1 1］図 1 1は、 第 2実施形態に係る故障判定処理の手順を示すフローチヤ -卜であり、
［図 12］図 1 2は、 第 3実施形態に係る電源システムを示す図であり、
［図 13］図 1 3は、 第 3実施形態に係る故障判定処理の手順を示すフローチヤ —卜である。 \¥0 2020/175499 7 卩（：170? 2020 /007545
発明を実施するための形態
[0024] （第 1実施形態）
以下、 本開示に係る電圧検出装置を具体化した第 1実施形態について、 図 面を参照しつつ説明する。 本開示に係る電圧検出装置 2 0は、 例えばハイブ リッ ド自動車又は電気自動車に搭載される電源システム 1 0 0に適用される
[0025] 図 1 に示すように、 本実施形態の電源システム 1 0 0は、 組電池 1 0と、 フライングキャパシタ方式の電圧検出装置 2 0とを備える。
[0026] 組電池 1 0は、 車両の図示しない走行用の回転電機を含む車載電気負荷の 電力供給源となる。 組電池 1 〇は、 単電池としての電池セルの直列接続体を 備えており、 端子間電圧が例えば数百 となるものである。 電池セルとして は、 例えば、 リチウムイオン電池又はニッケル水素蓄電池等の蓄電池を用い ることができる。
[0027] 本実施形態では、 組電池 1 0を構成する電池セルのうち、 少なくとも 1つ の電池セルを含むように分割されることにより複数の検出ブロック八が構成 されている。 組電池 1 0は、 複数の検出ブロック八の直列接続体を有する。 本実施形態では、 説明の便宜上、 組電池 1 〇が 6個の検出ブロック を備え ている。 以降、 本実施形態では、 組電池 1 0を構成する検出ブロック のう ち、 最も高電位側の検出ブロック八から順に、 第 6検出ブロック八 6、 第 5 検出ブロック八5、 、 第 1検出ブロック八 1 と称すこととする。 各検出ブ ロック八 1 ~八6は、 互いに同数の電池セルを備えており、 定格電圧が互い に同一である。 検出ブロック八の定格電圧は、 例えば 5 0 Vである （図 4参 照） 。
[0028] 組電池 1 0には、 第 1〜第 7電極端子丁 1〜丁 7が設けられている。 電極 端子丁 1 ~丁 7の数は、 検出ブロック八 1 ~八 6の数よりも 1だけ多い。
Figure imgf000009_0001
を 1〜 6までの整数とする場合、 第 検出ブロック八 の正極端子には、 第 111 + 1電極端子丁 + 1が接続されている。 また、 第 検出ブロック八 01の 負極端子には、 第 電極端子丁 が接続されている。 \¥02020/175499 8 卩（：170? 2020 /007545
[0029] 電圧検出装置 20は、 抵抗部 2 1、 入力側スイッチ部 22、 キャパシタ部
23、 出力側スイッチ部 24、 検出部 25、 基準電圧供給部 26、 及び制御 部 27を備える。 なお、 本実施形態において、 制御部 27が 「故障判定部」 に相当する。
[0030] 抵抗部 2 1は、 組電池 1 0と入力側スイッチ部 22との間に設けられてい る。 nを 1〜 7までの整数とする場合、 抵抗部 2 1は、 各電極端子丁 nに接 続されている検出ライン！- 上に個別に設けた複数の電流制限抵抗
Figure imgf000010_0001
を備 える。 各電流制限抵抗 81-は、 組電池 1 0 （高圧側） から入力側スイッチ部 22 （低圧側） に、 突入電流が流れることを防止するためのものであり、 抵 抗値が互いに同 _である。
[0031] 入力側スイッチ部 22は、 抵抗部 2 1 とキャパシタ部 23との間に設けら れており、 各検出ライン！- nに個別に接続されている第 1〜第 7スイッチ 3 \ZV1 ~SW7を備える。 入力側スイッチ部 22の各スイッチ SWn （以下、 単に各スイッチ SWnという） は、 電極端子丁 nとキャパシタ部 23との間 を開閉する。 各スイッチ SWnとしては、 例えば、 一対のソース同士が接続 された 1\1チヤンネル 1\/1〇3 巳丁、 フォトリレー又はリレー等を用いること ができる。
[0032] キャパシタ部 23は、 1個のキャパシタ〇八を有する。 つまり、 電圧検出 装置 20は、 シングルフライングキャパシタ方式の電圧検出装置である。 キ ャパシタ〇八には接続端子として第 1 , 第 2端子 N 1 , N 2が設けられてい る。 組電池 1 0の各電極端子丁 nは、 各スイッチ SWnを介して、 これらの 端子 N 1 , 2の一方に接続されている。
[0033] 詳しくは、 第 1端子 N 1 には、 第 1〜第 7電極端子丁 1 ~丁 7のうち、 第
1 , 第 3, 第 5, 第 7電極端子丁 1 , 丁 3, 丁 5, 丁 7が接続され、 第 2端 子 N 2には、 第 2, 第 4, 第 6電極端子丁 2, 丁 4, 丁 6が接続されている 。 つまり、 各スイッチ
Figure imgf000010_0002
各検出ブロック八 1 ~八 6をキャ パシタ〇八に並列接続し、 各検出ブロック八 1 ~八 6とキャパシタ〇八との 間を開閉する。 \¥0 2020/175499 9 卩（：170? 2020 /007545
[0034] 出力側スイッチ部 2 4は、 キャパシタ部 2 3と検出部 2 5との間に設けら れており、 キャパシタ〇八の第 1 , 第 2端子 N 1 , N 2の一方にそれぞれ接 続されたスイッチ 3 \^/八， 3 \^/巳を備える。 具体的には、 スイッチ 3 \^/八は 第 1端子 1\1 1 に接続され、 スイッチ 3 \^/巳は第 2端子 2に接続されている 。 スイッチ 3 ， 3 \^/巳は、 キャパシタ〇八と検出部 2 5との間を開閉す る。 スイッチ
Figure imgf000011_0001
3 \^/巳としては、 例えば、 1\1チャンネル 1\/1〇3 巳丁 等の半導体スイッチを用いることができる。
[0035] 検出部 2 5は、 出力側スイッチ部 2 4と制御部 2 7との間に設けられてお り、 第 1差動電圧検出回路 2 5八と第 2差動電圧検出回路 2 5巳とを有する 。 第 1差動電圧検出回路 2 5八と第 2差動電圧検出回路 2 5巳とは、 キャパ シタ〇八に対して並列接続され、 キャパシタ〇八の電圧を検出する。 各差動 電圧検出回路 2 5八， 2 5巳は、 キャパシタ〇八の電圧に基づいて、 キャパ シタ〇八の充電に用いられた各検出ブロック八 1 ~八 6の電圧 V 1
Figure imgf000011_0002
6を 検出する。
[0036] 各差動電圧検出回路 2 5 ， 2 5巳は、 差動増幅回路である。 具体的には 、 第 1差動電圧検出回路 2 5八は、 第 1オペアンプ 2 8と第 1〜第 4抵抗器 とを備えている。 第 1オペアンプ 2 8の負極側入力端子 2 8八は 、 第 1抵抗器 8 1 を介してキャパシタ〇八の第 1端子 1\1 1 に接続されている とともに、
Figure imgf000011_0003
して第 1オペアンプ 2 8の出力端子 2 8〇に 接続されている。 第 1オペアンプ 2 8の正極側入力端子 2 8巳は、 第 2抵抗 器 2を介してキャパシタ〇八の第 2端子 2に接続されているとともに、 第 4抵抗器
Figure imgf000011_0004
して基準電圧供給部 2 6の第 1出力端子 2 6八に接続さ れている。 なお、 本実施形態において、 第 1端子 1\1 1側の電極及び第 2端子 N 2側の電極が 「第 1電極， 第 2電極」 に相当する。
[0037] 第 1差動電圧検出回路 2 5八は、 所定の第 1増幅率でキャパシタ〇八の電 圧を増幅する。 具体的には、 第 1差動電圧検出回路 2 5 は、 キャパシタ〇 八の電圧を、 〇 から 5 Vまでの電圧範囲内に設定された所定の第 1出カレ ンジ 1内の第 1差動電圧 八に増幅する （図 4参照） 。 第 1差動電圧 八 \¥0 2020/175499 10 卩（：170? 2020 /007545
は、 キャパシタ〇八の電圧の変化に応じて第 1出カレンジ 1内で変化する 。 出力端子 2 8〇は、 制御部 2 7の第 1入力端子 2 7八に接続されており、 第 1差動電圧検出回路 2 5八は、 第 1差動電圧 V八を制御部 2 7の第 1入力 端子 2 7八に出力する。 なお、 本実施形態において、 第 1差動電圧 八は 「 第 1電圧」 に相当する。
[0038] 第 2差動電圧検出回路 2 5巳は、 第 2オペアンプ 2 9と第 5〜第 8抵抗器 いる。 第 2オペアンプ 2 9の負極側入力端子 2 9八は 、
Figure imgf000012_0001
してキャパシタ〇八の第 1端子 1\1 1 に接続されている とともに、 第 7抵抗器 7を介して第 2オペアンプ 2 9の出力端子 2 9〇に 接続されている。 第 2オペアンプ 2 9の正極側入力端子 2 9巳は、 第 6抵抗 器 6を介してキャパシタ〇八の第 2端子 2に接続されているとともに、 第 8抵抗器 8を介して基準電圧供給部 2 6の第 2出力端子 2 6巳に接続さ れている。 出力側スイッチ部 2 4は、 キャパシタ〇八の第 1端子 1\1 1 を、 第 1， 第 2オペアンプ 2 8 , 2 9の負極側入力端子 2 8八， 2 9八に接続し、 キャパシタ〇八の第 2端子 2を、 第 1 , 第 2オペアンプ 2 8 , 2 9の正極 側入力端子 2 8巳， 2 9巳に接続する。
[0039] 第 2差動電圧検出回路 2 5巳は、 所定の第 2増幅率でキャパシタ〇八の電 圧を増幅する。 具体的には、 第 2差動電圧検出回路 2 5巳は、 キャパシタ〇 八の電圧を、 〇 から 5 Vまでの電圧範囲内に設定された所定の第 2出カレ ンジ 2内の第 2差動電圧 V巳に増幅する （図 4参照） 。 第 2差動電圧 V巳 は、 キャパシタ〇八の電圧の変化に応じて第 2出カレンジ 2内で変化する 。 出力端子 2 9〇は、 制御部 2 7の第 2入力端子 2 7巳に接続されており、 第 2差動電圧検出回路 2 5巳は、 第 2差動電圧 巳を制御部 2 7の第 2入力 端子 2 7巳に出力する。 なお、 本実施形態において、 第 2差動電圧 巳は 「 第 2電圧」 に相当する。 また、 本実施形態では、 第 2増幅率は第 1増幅率に 等しい。
[0040] また、 検出部 2 5は、 ボルテージフォロア回路 2 5〇を有する。 ボルテー ジフォロア回路 2 5〇は、 第 3オペアンプ 3 0と第 9 , 第 1 0抵抗器 [¾ 9 , \¥0 2020/175499 1 1 卩（：170? 2020 /007545
とを備えており、 第 3オペアンプ 3 0の負極側入力端子 3 0八は、 第 9抵抗器 9を介して第 3オペアンプ 3 0の出力端子 3〇〇に接続されてい る。 第 3オペアンプ 3 0の正極側入力端子 3 0巳は、
Figure imgf000013_0001
介して基準電圧供給部 2 6の第 3出力端子 2 6〇に接続されている。 検出部 2 5では、 各回路 2 5八〜2 5〇にオペアンプ 2 8〜 3 0が用いられた結果 、 基準電圧供給部 2 6において、 第 1〜第 3出力端子 2 6八~ 2 6〇のイン ピーダンスが略等しくなっており、 第 1〜第 3オペアンプ 2 8〜 3 0におい て、 出力端子 2 8〇~ 3〇〇のインピーダンスが略等しくなっている。 なお 、 本実施形態において、 ボルテージフォロア回路 2 5 (3が 「電圧出力回路」 に相当する。
［0041］ 出力端子 3〇〇は、 制御部 2 7の第 3入力端子 2 7〇に接続されている。
ボルテージフォロア回路 2 5〇は、 正極側入力端子 3 0巳に入力される電圧 をそのまま制御部 2 7の第 3入力端子 2 7〇に出力するとともに、 インピー ダンス変換を行う。
［0042］ 基準電圧供給部 2 6は、 各回路 2 5八〜2 5〇に第 1〜第 3基準電圧 巳
1〜［¾巳 3を供給する。 基準電圧供給部 2 6は、 第 1〜第 3出力端子 2 6八~ 2 6〇を有している。 基準電圧供給部 2 6において、 第 3出力端子 2 6〇は、 第 1出力端子 2 6八と第 2出力端子 2 6巳との間に配置されている 。 各出力端子 2 6八~ 2 6〇のうち、 第 1出力端子 2 6八から第 1オペアン
Figure imgf000013_0002
を供給する。 また、 基準電圧供給部 2 6は、 第 2出力端子 2 6巳から第 2オペアンプ 2 9に第 2基準電圧 巳 2を供給 する。 さらに、 第 3出力端子 2 6〇から第 3オペアンプ 3 0に第 3基準電圧 ［¾巳 3を供給する。 これにより、 ボルテージフォロア回路 2 5〇は、 制御 部 2 7の第 3入力端子 2 7〇に第 3基準電圧 巳 3と等しい出力電圧 〇 を出力する。 なお、 本実施形態において、 出力電圧 〇が 「第 3電圧」 に相 当する。
［0043］ 本実施形態では、 第 3基準電圧 巳 3は、 第 1 , 第 2基準電圧［¾巳 1 ,
Figure imgf000013_0003
また、 第 3基準電圧 巳 3は \¥0 2020/175499 12 卩（：17 2020 /007545
、 第 1， 第 2出カレンジ 1， 2外の電圧に設定されている。 そのため、 出力電圧 〇は、 第 1， 第 2差動電圧 八， 巳と異なる電圧に設定される
[0044] 制御部 2 7は、 〇 11、 メモリ等からなるマイクロコンビユータである。
制御部 2 7は、 各スイッチ 3 W nの開閉、 スイッチ ， 3 \^/巳の開閉、 及び基準電圧供給部 2 6から供給される基準電圧の電圧値を制御する。 また 、 制御部 2 7は、 第 1〜第 3入力端子 2 7八~ 2 7〇を有している。 制御部 2 7において、 第 3入力端子 2 7〇は、 第 1入力端子 2 7八と第 2入力端子 2 7巳との間に配置されている。 各入力端子 2 7八~ 2 7〇のうち、 第 1入 力端子 2 7八に第 1差動電圧 八が入力され、 第 2入力端子 2 7巳に第 2差 動電圧 V巳が入力されている。 また、 第 3入力端子 2 7〇に出力電圧 〇が 入力されている。 制御部 2 7は、 キャパシタ〇八と検出部 2 5とを電気的に 絶縁した状態で、 組電池 1 0の各検出ブロック八 1〜八 6を用いてキャパシ 夕〇八を充電する充電処理や、 組電池 1 0とキャパシタ〇八とを電気的に絶 縁した状態で、 第 1 , 第 2差動電圧 ， 巳を取得する取得処理や、 取得 された第 1 , 第 2差動電圧 八， V巳に基づいて第 1差動電圧検出回路 2 5 八又は第 2差動電圧検出回路 2 5巳の故障を判定する判定処理を含む故障判 定処理を実施する。
[0045] 続いて、 図 2を用いて、 本実施形態に係る故障判定処理について説明する 。 ここで、 図 2は、 上記処理の手順を示すフローチヤートである。 この処理 は、 制御部 2 7によって、 例えば所定周期で繰り返し実施される。 なお、 故 障判定処理の開始時において、 各スイッチ 3 W n及びスイッチ 3 八，
Figure imgf000014_0001
巳は開状態に切り替えられている。
[0046] この一連の処理では、 まずステップ 3 1 0において、 対象とする検出ブロ ック八を特定する変数丨 を 6に設定する。 続くステップ 3 1 2において、 変 数丨が偶数であるかを判定する。
[0047] 対象とする検出ブロック八が第 2 , 第 4 , 第 6検出ブロック八 2 , 八 4 , 八6である場合に、 ステップ 3 1 2で肯定判定する。 この場合、 ステップ 3 \¥02020/175499 13 卩（：170? 2020 /007545
1 4において、 第 1 , 第 2基準電圧 巳 1 ,
Figure imgf000015_0001
Vに設定すると ともに、 第 3基準電圧 [¾巳 3を〇 に設定する。 つまり、 第 1 , 第 2基準
Figure imgf000015_0002
とともに、 第 3基準電圧 巳 3を各出カレンジ 1 , 2の下限側の電圧に 設定する。 また、 第 1 , 第 2差動電圧検出回路 25八， 25巳の増幅率を示 すゲイン◦を負の
Figure imgf000015_0003
丨 11」 に設定する。 ここで、
Figure imgf000015_0004
丨 は、 各出力 レンジ 1 , 2の電圧幅を検出ブロック八の定格電圧で除算した値であり、 例えば〇. 1である。
[0048] 一方、 対象とする検出ブロック八が第 1 , 第 3 , 第 5検出ブロック八 1 , 八3, 八5である場合に、 ステップ 31 4で否定判定する。 この場合、 ステ
Figure imgf000015_0005
するとともに、 第 3基準電圧 巳 3を 5 Vに設定する。 つまり、 第 1 , 第 2基準電圧 巳 1 ,
Figure imgf000015_0006
定するとともに、 第 3基準電圧 巳 3を各出カレンジ 1 , 2の上限側の 電圧に設定する。 また、 ゲイン◦を正の
Figure imgf000015_0007
丨 |-|」 に設定する。
[0049] ステップ 31 4又は 31 6の完了後、 ステップ 31 8において、 充電処理 を実施する。 具体的には、 第 1〜第 7スイッチ 3\^/1 ~3\^/7のうち、 対象 とする検出ブロック八に接続されているスイッチ （以下、 対象スイッチとい う） 3\^/#を閉状態に切り替え、 この対象とする検出ブロック八を用いてキ ャパシタ〇八を充電する。 例えば、 第 6検出ブロック八 6の電荷をキャパシ 夕〇八に充電するときは、 スイッチ 3\^/6, 3\^/7を閉状態に切り替える。
[0050] ステップ 31 2で肯定判定された場合、 検出ブロック八とキャパシタ〇八 との間を接続することで、 キャパシタ〇八の第 1端子 1\11の電圧が第 2端子 2の電圧よりも高くなるようにキャパシタ〇八が充電される。 その結果、 キャパシタ〇八の電圧の極性が負極性となり、 第 1 , 第 2差動電圧 八， V 巳と検出ブロック八の電圧とは負の相関を有する。
[0051] 第 1 , 第 2差動電圧 V八， V巳と検出ブロック八の電圧とが負の相関を有 する場合において、 ステップ 31 4の設定がなされると、 検出ブロック八の \¥0 2020/175499 14 卩（：170? 2020 /007545
電圧が 5 0 のときに、 第 1 , 第 2差動電圧 V八， 巳が〇 に増幅され、 検出ブロック八の電圧が〇 のときに、 第 1 , 第 2差動電圧 V八， 巳が 5 Vに増幅される （図 4参照） 。
[0052] —方、 ステップ 3 1 2で否定判定された場合、 検出ブロック八とキャパシ 夕〇八との間を接続することで、 キャパシタ〇八の第 1端子 1\1 1の電圧が第 2端子 2の電圧よりも低くなるようにキャパシタ〇八が充電される。 その 結果、 キャパシタ〇八の電圧の極性が正極性となり、 第 1 , 第 2差動電圧 V 八， V巳と検出ブロック八の電圧とは正の相関を有する。
[0053] 第 1 , 第 2差動電圧 V八， V巳と検出ブロック八の電圧とが正の相関を有 する場合において、 ステップ 3 1 6の設定がなされると、 検出ブロック八の 電圧が 5 0 のときに、 第 1 , 第 2差動電圧 V八， V巳が 5 Vに増幅され、 検出ブロック八の電圧が〇 のときに、 第 1 , 第 2差動電圧 V八， 巳が〇 Vに増幅される （図 4参照） 。
[0054] 所定の充電期間後、 ステップ 3 2 0において、 対象スイッチ
Figure imgf000016_0001
を開状 態に切り替える。 対象スイッチ
Figure imgf000016_0002
を開状態に切り替えると、 取得処理を 実施する。 具体的には、 ステップ 3 2 2において、 スイッチ 3 ， 3 \^/巳 を閉状態に切り替える。 続くステップ 3 2 4において、 第 1 , 第 2差動電圧 八， V巳を取得する。 なお、 出力電圧 〇は取得されない。 本実施形態の 故障判定処理では、 出力電圧 〇を取得しないことで、 制御部 2 7の処理負 担を軽減し、 故障判定速度の低下を抑制している。 第 1 , 第 2差動電圧 八 , V巳の取得後、 ステップ 3 2 6において、 スイッチ 3 \^/八， 3 \^/巳を開状 態に切り替える。
[0055] スイッチ ， 3 \^/巳を開状態に切り替えると、 判定処理を実施する。
具体的には、 ステップ 3 2 8において、 ステップ 3 2 4で取得された第 1差 動電圧 八を用いて、 キャパシタ〇八の電圧である第 1キャパシタ電圧 V ? 八を算出する。 また、 ステップ 3 2 4で取得された第 2差動電圧 V巳を用い て、 キャパシタ〇八の電圧である第 2キャパシタ電圧 V 巳を算出する。 第 1キャパシタ電圧 V 八は、 ゲイン◦を用いて次の （式 1） のように表され \¥0 2020/175499 15 卩（：170? 2020 /007545
、 第 2キャパシタ電圧 V 巳は、 ゲイン◦を用いて次の （式 2） のように表 される。
[0056] \! 9 !\ = （ 八一 [¾巳 1） /〇 · （式 1）
y P B = （ 巳一 [¾巳 2） /〇 · （式 2）
続くステップ 3 3 0において、 ステップ 3 2 8で算出された第 1キャパシ 夕電圧 V 八と第 2キャパシタ電圧 V 巳との差の絶対値を算出し、 この絶 対値が判定閾値 V I IIよりも小さいかを判定する。 ここで、 判定閾値 V I II は、 例えば、 制御部 2 7の電圧取得誤差により生じうる上記絶対値の最大値 に予め設定されている。
[0057] ステップ 3 3 0で肯定判定すると、 ステップ 3 3 2において、 第 1 , 第 2 差動電圧検出回路 2 5八， 2 5巳がともに正常であると判定する。
[0058] —方、 ステップ 3 3 0で否定判定すると、 ステップ 3 3 4において、 第 1 キャパシタ電圧 V 八が第 2キャパシタ電圧 V 巳よりも大きいかを判定す る。 ステップ 3 3 4で肯定判定すると、 ステップ 3 3 6において、 第 1差動 電圧検出回路 2 5八が故障していると判定する。 一方、 ステップ 3 3 4で否 定判定すると、 ステップ 3 3 8において、 第 2差動電圧検出回路 2 5巳が故 障していると判定する。
[0059] 本実施形態において、 第 1差動電圧検出回路 2 5 の故障には、 第 1差動 電圧検出回路 2 5八とボルテージフォロア回路 2 5（3との短絡故障を含む。 この短絡故障には、 基準電圧供給部 2 6における第 1出力端子 2 6八と第 3 出力端子 2 6〇との短絡故障 （以下、
Figure imgf000017_0001
や、 制御部 2 7における第 1入力端子 2 7八と第 3入力端子 2 7〇との短絡 故障 （以下、 V八ー 〇短絡故障という） が含まれる。 なお、
Figure imgf000017_0002
巳 3短絡故障や V _ V 0短絡故障には、 各端子に接続される接続線同士 の短絡が含まれる。 第 2差動電圧検出回路 2 5巳の故障についても同様であ る。
[0060] 続くステップ 3 4 0において、 変数丨が 1であるかを判定する。 ステップ
3 4 0で否定判定すると、 ステップ 3 4 2において、 変数丨から 1 を減算し \¥0 2020/175499 16 卩（：170? 2020 /007545
、 ステップ 3 1 2に戻る。 一方、 ステップ 3 4 0で肯定判定すると、 故障判 定処理を終了する。
[0061 ] 続いて、 図 3に、 故障判定処理の一例を示す。 図 3において、 （3） は、 対象スイ
Figure imgf000018_0001
の開閉状態の推移を示し、 （匕） は、 スイッチ 3 八，
3 巳の開閉状態の推移を示し、 （〇） 〜 （6） は、 第 1〜第 3基準電圧
Figure imgf000018_0002
八， V巳の推移を示し、 （II） は、 出力電圧 〇の推移を示す。
[0062] 図示される例では、 時刻 I 1 において第 6検出ブロック八6を対象とする 故障判定処理が開始されると、 図 3 （〇） 〜 （6） に示すように、 第 1 , 第
Vに設定されるとともに、 第 3基準電圧
Figure imgf000018_0003
。 により、 図 3 （干） 〜 （ ） に示すよう に、 第 1 , 第 2差動電圧 V八， V巳が各出カレンジ 1 , 2の最大電圧まで 上昇するとともに、 出力電圧 〇が 0 Vに維持される。
[0063] その後時刻 1 2において、 対象スイッチ
Figure imgf000018_0004
第 7スイッチ
3 \^/ 6 , 3 アが閉状態に切り替えられる。 これにより、 充電期間 1~1（3に亘 つて、 第 6検出ブロック八 6によりキャパシタ〇八が充電される。
[0064] 充電期間 1~1〇が経過すると、 時刻 1 3において第 1 , 第 2スイッチ 3 \^/ 1 , 3 \^/ 2が開状態に切り替えられる。 時刻 I 3から所定の待機期間
Figure imgf000018_0005
過すると、 時刻 I 4においてスイッチ 3 \^/八， 3 \^/巳が閉状態に切り替えら れる。 これにより、 第 1 , 第 2差動電圧 八， V巳がキャパシタ〇八の電圧 に応じた電圧となり、 時刻 3からの取得期間 1~1 0における所定の検出タイ ミング丁〇において、 第 1 , 第 2差動電圧 八， V巳が取得される。
[0065] 取得期間 1~1 0が経過すると、 時刻 I 5においてスイッチ 3 八， 3 巳が 開状態に切り替えられる。 その後時刻 6において第 6検出ブロック八 6を 対象とする故障判定処理が終了し、 次に第 5検出ブロック八 5を対象とする 故障判定処理が開始される。 つまり、 時刻 1 1から時刻 1 6までの期間 1~1巳 （八 6） が、 第 6検出ブロック八6を対象とする判定期間となる。
[0066] 時刻 I 6において第 5検出ブロック八 5を対象とする故障判定処理が開始 \¥0 2020/175499 17 卩（：170? 2020 /007545
されると、 図 3 （〇） 〜 （6） に示すように、 第 1 , 第 2基準電圧 [¾巳 1 ,
Figure imgf000019_0001
Vに設定されるとともに、 第 3基準電圧 巳 3が 5 Vに設 定される。 これにより、 図 3 （干） 〜 （ ） に示すように、 第 1 , 第 2差動 電圧 八， V巳が 0 Vまで低下するとともに、 出力電圧 〇が 5 Vまで上昇 する。
[0067] なお、 第 5検出ブロック八5を対象とする故障判定処理は、 第 6検出ブロ ック八 6を対象とする故障判定処理と比較して、 上述した第 1〜第 3基準電 圧 巳 1〜[¾巳 3の設定を除いて略同一であり、 重複した説明を省略す る。
[0068] 第 5検出ブロック八5を対象とする故障判定処理の終了後、 第 4検出ブロ ック八4 , 第 3検出ブロック八3 , 、 第 1検出ブロック八 1 を対象とする 故障判定処理が順次実施される。 そのため、 各検出ブロック の判定期間 1~1 巳を加算した期間 1~1八が、 全ての検出ブロックの故障判定処理に必要な期間 となる。
[0069] 図 4に、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳がともに正常である 場合のキャパシタ〇八の電圧と第 1 , 第 2差動電圧 八， V巳との相関関係 （以下、 特定相関関係という） を示す。 特定相関関係は、 キャパシタ〇八を 充電する検出ブロック八によって、 正の相関と負の相関とが切り替わる。 そ のため、 図 4では、 第 6検出ブロック八 6を用いて負の相関を説明し、 第 5 検出ブロック八 5を用いて正の相関を説明する。 なお、 図 4には、 出力電圧 〇が併せて示されている。
[0070] 本実施形態では、 第 1差動電圧 八における特定相関関係と第 2差動電圧 V巳における特定相関関係は等しく、 図 4に示すように、 第 6検出ブロック 八 6によりキャパシタ〇八が充電される場合、 第 6検出ブロック八 6の電圧 V 6が大きくなるほど、 第 1 , 第 2差動電圧 八， V巳が小さくなる。 また 、 第 5検出ブロック八5によりキャパシタ〇八が充電される場合、 第 5検出 ブロック八 5の電圧 V 5が大きくなるほど、 第 1 , 第 2差動電圧 V八， V巳 が大きくなる。 \¥0 2020/175499 18 卩（：170? 2020 /007545
[0071 ] いずれの場合も、 第 1 , 第 2差動電圧 V八， V巳は検出ブロック八の電圧 に線形比例し、 第 1 , 第 2差動電圧 V八， V巳が 乂である場合における検 出ブロック八の電圧が、 第 1 , 第 2キャパシタ電圧 V 八， V ?巳となる。 また、 いずれの場合も、 検出ブロック八の電圧が大きくなるほど、 第 1 , 第 2差動電圧 V八， V巳と出力電圧 〇との電圧差が小さくなる。
[0072] 一方、 図 5に、 第 1差動電圧検出回路 2 5八が故障している場合の特定相 関関係を示す。 図 5では、 [¾巳 1 - [¾巳 3短絡故障、 又は、 V八一 V〇 短絡故障が生じた場合の特定相関関係を示す。 なお、 図 5には、 第 1差動電 圧検出回路 2 5八が正常である場合の特定相関関係を破線にて示し、 出力電 圧 V 0を実線にて示している。
[0073] まず、
Figure imgf000020_0001
第 6検出ブロック八6によ りキャパシタ〇八が充電される場合について説明する。 図 5に示すように、
Figure imgf000020_0002
6〇のインピーダンスが略等しいことから、 第 1差動電圧 V八における特定 相関関係が以下のように変化する。 具体的には、 第 6検出ブロック八 6の電 圧 V 6が 0 Vの場合に、 第 1差動電圧 V八が、 5 ではなく 2 . 5 となる 。 また、
Figure imgf000020_0003
電圧 V 6の増加 量に対する第 1差動電圧 V八の低下量の関係 （つまり、 第 1差動電圧 V八の 傾き） は変化しない。 なお、 電圧 V 6が 2 5 Vから 5〇 の範囲においては 、 制御部 2 7の入力回路の電源として正の単一電源を想定しているため、 電 圧 V 6によらず第 1差動電圧 V八が〇 となる。 上記動作だけでなく以下の 記述においても、 インピーダンスが略等しい端子同士の短絡は、 それらの中 央付近の値となるという特性を利用している。
[0074] 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合において、 点
1 1 に示すように、 正常な第 2差動電圧検出回路 2 5巳に対応する第 2差 動電圧 V巳が 乂であるとする。 このとき、
Figure imgf000020_0004
生じていると、 矢印丫 1 1 に示すように第 1差動電圧 V八における特定相関 関係が変化し、 点 1 2に示すように、 故障が生じた第 1差動電圧検出回路 \¥0 2020/175499 19 卩（：170? 2020 /007545
2 5八に対応する第 1差動電圧 V八が 乂から 丫まで低下する。
[0075] 制御部 2 7には、 図 5に破線で示すように、 第 1差動電圧検出回路 2 5八 が正常である場合の第 1差動電圧 V八における特定相関関係が記憶されてい る。 そのため、
Figure imgf000021_0001
短絡故障が生じていると、 第 6検出ブロ ック八 6の電圧 V 6が V 6八であるにもかかわらず、 点 1 3に示すように 、 第 6検出ブロック八 6の電圧 V 6を示す第 1キャパシタ電圧 V ?八が、 V 6八よりも大きい V 6巳として算出されてしまう。 つまり、 第 1差動電圧 V 八における特定相関関係の変化に伴い、 矢印丫 1 2に示すように、 第 1キャ パシタ電圧 V 八が、 第 2キャパシタ電圧 V 巳からそれよりも大きい電圧 に変化する。
[0076] 続いて、 第 5検出ブロック八 5によりキャパシタ〇八が充電される場合に ついて説明する。
Figure imgf000021_0002
短絡故障が生じた場合、 第 5検出ブロ ック八 5の電圧 V 5が 0 Vの場合に、 第 1差動電圧 V八が、 〇 ではなく 2 . 5 Vとなる。 また、
Figure imgf000021_0003
第 1差動電圧 V八の傾きは変化しない。 なお、 電圧 5が 2 5 Vから 5〇 の 範囲において、 電圧 V 5によらず第 1差動電圧 V八が 5 Vとなる。
[0077] 第 5検出ブロック八 5の実際の電圧 V 5が V 5八である場合において、 点
2 1 に示すように、 第 2差動電圧 V巳が 乂であるとする。 このとき、
Figure imgf000021_0004
Figure imgf000021_0005
じていると、 矢印丫2 1 に示すように第 1差 動電圧 V における特定相関関係が変化し、 点 2 2に示すように、 故障が 生じた第 1差動電圧検出回路 2 5八に対応する第 1差動電圧 V八が 乂から 丫まで増加する。
[0078] 制御部 2 7には、 図 5に破線で示すように、 第 1差動電圧検出回路 2 5八 が正常である場合の第 1差動電圧 V八における特定相関関係が記憶されてい る。 そのため、
Figure imgf000021_0006
短絡故障が生じていると、 第 5検出ブロ ック八 5の電圧 V 5が V 5八であるにもかかわらず、 点 2 3に示すように 、 第 5検出ブロック八 5の電圧 V 5を示す第 1キャパシタ電圧 V ?八が、 V 5八よりも大きい V 5巳として算出されてしまう。 つまり、 第 1差動電圧 V \¥0 2020/175499 20 卩（：170? 2020 /007545
八における特定相関関係の変化に伴い、 矢印丫2 2に示すように、 第 1キャ パシタ電圧 V 八が、 第 2キャパシタ電圧 V 巳からそれよりも大きい電圧 に変化する。
[0079] V八ー 〇短絡故障について、 第 6検出ブロック八 6によりキャパシタ〇 八が充電される場合について説明する。
Figure imgf000022_0001
短絡故障が生じた場合、 第 1 , 第 3オペアンプ 2 8 , 3 0の出力端子 2 8〇， 3〇〇のインピーダン スが略等しいことから、 第 1差動電圧 V八における特定相関関係が以下のよ うに変化する。 具体的には、 第 6検出ブロック八 6の電圧 V 6が〇 の場合 に、 第 1差動電圧 V八が、 5 Vではなく 2 . 5 Vとなる。 また、 八ー 〇 短絡故障が生じている場合、 その短絡故障が生じていない場合と比較して、 第 1差動電圧 V八の傾きが 1 / 2になる。
[0080] 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合において、 点
1 4に示すように、 第 2差動電圧 V巳が 乂であるとする。 このとき、 V 八_ 〇短絡故障が生じていると、 矢印丫 1 4に示すように第 1差動電圧 V 八における特定相関関係が変化し、 点 1 5に示すように、 故障が生じた第 1差動電圧検出回路 2 5八に対応する第 1差動電圧 V八が 乂から V丫まで 低下する。 その結果、 第 6検出ブロック八 6の電圧 V 6が V 6八であるにも かかわらず、 点 1 6に示すように、 第 6検出ブロック八 6の電圧 V 6を示 す第 1キャパシタ電圧 V ?八が、 V 6八よりも大きい V 6巳として算出され てしまう。 つまり、 第 1差動電圧 V八における特定相関関係の変化に伴い、 矢印丫 1 5に示すように、 第 1キャパシタ電圧 V 八が、 第 2キャパシタ電 圧 V 巳からそれよりも大きい電圧に変化する。
[0081 ] 続いて、 第 5検出ブロック八 5によりキャパシタ〇八が充電される場合に ついて説明する。 V八一 V〇短絡故障が生じた場合、 第 5検出ブロック八 5 の電圧 V 5が 0 Vのときに、 第 1差動電圧 八が、 〇 ではなく 2 . 5 と なる。 また、 V _ 〇短絡故障が発生する場合、 その短絡故障が発生しな い場合と比較して、 第 1差動電圧 V八の傾きが 1 / 2になる。
[0082] 第 5検出ブロック八 5の実際の電圧 V 5が V 5八である場合において、 点 \¥0 2020/175499 21 卩（：170? 2020 /007545
2 4に示すように、 第 2差動電圧 V巳が 乂であるとする。 このとき、 V 八_ 〇短絡故障が生じていると、 矢印丫 2 4に示すように第 1差動電圧 V 八における特定相関関係が変化し、 点 2 5に示すように、 故障が生じた第 1差動電圧検出回路 2 5八に対応する第 1差動電圧 V八が 乂から V丫まで 増加する。 その結果、 第 5検出ブロック八 5の電圧 V 5が V 5八であるにも かかわらず、 点 2 6に示すように、 第 5検出ブロック八 5の電圧 V 5を示 す第 1キャパシタ電圧 V ?八が、 V 5八よりも大きい V 5巳として算出され てしまう。 つまり、 第 1差動電圧 V八における特定相関関係の変化に伴い、 矢印丫2 5に示すように、 第 1キャパシタ電圧 V 八が、 第 2キャパシタ電 圧 V 巳からそれよりも大きい電圧に変化する。
[0083] つまり、 本実施形態では、 第 1差動電圧検出回路 2 5八が故障している場 合、 キャパシタ〇八を充電する検出ブロック八によらず、 第 1キャパシタ電 圧 八が第 2キャパシタ電圧 巳よりも大きい電圧となる。 また、 第 2 差動電圧検出回路 2 5巳が故障している場合、 キャパシタ〇八を充電する検 出ブロック八によらず、 第 2キャパシタ電圧 V 巳が第 1キャパシタ電圧 V 八よりも大きい電圧となる。
[0084] このように、 本実施形態の電圧検出装置 2 0では、 第 1差動電圧検出回路
2 5八又は第 2差動電圧検出回路 2 5巳が故障している場合、 第 1差動電圧 V八と第 2差動電圧 V巳とに電圧差が生じる。 そのため、 この電圧差が生じ た場合に、 第 1差動電圧検出回路 2 5八又は第 2差動電圧検出回路 2 5巳が 故障していると判定できる。 特に、 第 1差動電圧検出回路 2 5八が故障した 場合には、 第 1キャパシタ電圧 V ?八が第 2キャパシタ電圧 V ?巳よりも大 きい電圧に変化し、 第 2差動電圧検出回路 2 5巳が故障した場合には、 第 2 キャパシタ電圧 V 巳が第 1キャパシタ電圧 V 八よりも大きい電圧に変化 する。 そのため、 第 1キャパシタ電圧 八と第 2キャパシタ電圧 巳と の大小関係を用いて、 いずれの差動電圧検出回路 2 5八， 2 5巳が故障した かを判定できる。
[0085] 図 6に、 第 1比較例の電源システム 2 0 0を示す。 電源システム 2 0 0は \¥0 2020/175499 22 卩（：170? 2020 /007545
、 シングルフライングキャパシタ方式の電圧検出装置 2 2 0を備える。 電圧 検出装置 2 2 0は、 ボルテージフォロア回路 2 5（3を備えない点で本実施形 態の電圧検出装置 2 0と異なる。 また、 第 2差動電圧検出回路 2 5巳におい て、 負極側入力端子 2 9八が、 スイッチ 3 \^/巳を介してキャパシタ〇八の第 2端子 N 2に接続され、 正極側入力端子 2 9巳が、 スイッチ 3 \^/八を介して キャパシタ〇八の第 1端子 1\1 1 に接続されている点で異なる。 つまり、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳が逆極性で動作するようにキャパシ 夕〇八に接続されている。 さらに、 基準電圧供給部 2 6において、 第 1出力 端子 2 6八と第 2出力端子 2 6巳とが近接して配置され、 制御部 2 7におい て、 第 1入力端子 2 7八と第 2入力端子 2 7巳とが近接して配置される点で 異なる。
[0086] 図 7に、 第 1比較例において第 1差動電圧検出回路 2 5八が故障している 場合の特定相関関係を示す。 第 1差動電圧検出回路 2 5八の故障には、 第 1 差動電圧検出回路 2 5八と第 2差動電圧検出回路 2 5巳との短絡故障を含む 。 この短絡故障には、 基準電圧供給部 2 6における第 1出力端子 2 6八と第 2出力端子 2 6巳との短絡故障 （以下、
Figure imgf000024_0001
） や、 制御部 2 7における第 1入力端子 2 7八と第 2入力端子 2 7巳との短 絡故障 （以下、
Figure imgf000024_0002
巳短絡故障という） が含まれる。 図 7では、
Figure imgf000024_0003
1 — 日 2短絡故障、 又は、 V _ V巳短絡故障が生じた場合の特定相関 関係を示す。
[0087] 図 7に破線で示すように、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳が ともに正常である場合の第 1 , 第 2差動電圧 V八， V巳における特定相関関 係は、 第 6検出ブロック八 6によりキャパシタ〇八が充電される場合、 第 6 検出ブロック八 6の電圧 V 6が大きくなるほど、 第 1差動電圧 V八が小さく なり、 第 2差動電圧 V巳が大きくなる。 また、 第 5検出ブロック八 5により キャパシタ〇八が充電される場合、 第 5検出ブロック八 5の電圧 V 5が大き くなるほど、 第 1差動電圧 V八が大きくなり、 第 2差動電圧 V巳が小さくな る。 \¥0 2020/175499 23 卩（：170? 2020 /007545
[0088] 次に、
Figure imgf000025_0001
短絡故障について、 第 6検出ブロック八6によ りキャパシタ〇八が充電される場合について説明する。 図 7に示すように、
Figure imgf000025_0002
じた場合、 第 1 , 第 2出力端子 2 6八， 2 6巳のインピーダンスが略等しいことから、 第 1 , 第 2差動電圧 八， 巳 における特定相関関係が以下のように変化する。 具体的には、 第 1差動電圧 V八における特定相関関係は、 第 6検出ブロック八 6の電圧 V 6が 0 Vの場 合に、 第 1差動電圧 V八が、 5 Vではなく 2 . 5 Vとなる。 また、 [¾巳 1
Figure imgf000025_0003
第 1差動電圧 V八の傾きは変化し ない。 なお、 電圧 V 6が 2 5 Vから 5〇 の範囲において、 電圧 V 6によら ず第 1差動電圧 V八が〇 となる。
[0089] 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合において、 点
3 1 に示すように、 正常な第 1差動電圧検出回路 2 5八に対応する第 1差 動電圧 V八が 乂であるとする。 このとき、
Figure imgf000025_0004
生じていると、 矢印丫3 1 に示すように第 1差動電圧 V八における特定相関 関係が変化し、 点 3 2に示すように、 故障が生じた第 1差動電圧検出回路 2 5八に対応する第 1差動電圧 V八が 乂から 丫まで低下する。 その結果 、 第 6検出ブロック八 6の電圧 V 6が V 6八であるにもかかわらず、 点 3 3に示すように、 第 6検出ブロック八 6の電圧 V 6を示す第 1キャパシタ電 圧 八が、 V 6八よりも大きい V 6巳として算出されてしまう。 つまり、 第 1差動電圧 V八における特定相関関係の変化に伴い、 矢印丫 3 2に示すよ うに、 第 1キャパシタ電圧 V 八が、 V 6八からそれよりも大きい電圧に変 化する。
[0090] また、 第 2差動電圧 V巳における特定相関関係は、 第 6検出ブロック八6 の電圧 V 6が 0 Vの場合に、 第 2差動電圧 V巳が、 〇 ではなく 2 . 5 と なる。 また、
Figure imgf000025_0005
第 2差動電 圧 V巳の傾きは変化しない。 なお、 電圧 V 6が 2 5 Vから 5〇 の範囲にお いて、 電圧 V 6によらず第 2差動電圧 V巳が 5 Vとなる。
[0091 ] そのため、 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合に \¥0 2020/175499 24 卩（：170? 2020 /007545
おいて、 点 4 1 に示すように、 正常な第 2差動電圧検出回路 2 5巳に対応 する第 2差動電圧 V巳が であるとする。 このとき、
Figure imgf000026_0001
短絡故障が生じていると、 矢印丫4 1 に示すように第 2差動電圧 V巳におけ る特定相関関係が変化し、 点 4 2に示すように、 故障が生じた第 2差動電 圧検出回路 2 5巳に対応する第 2差動電圧 V巳が から V Iまで増加する 。 その結果、 第 6検出ブロック八 6の電圧 V 6が V 6八であるにもかかわら ず、 点 4 3に示すように、 第 6検出ブロック八6の電圧 6を示す第 2キ ャパシタ電圧 V 巳が、 V 6八よりも大きい V 6巳として算出されてしまう 。 つまり、 第 2差動電圧 V巳における特定相関関係の変化に伴い、 矢印丫4 2に示すように、 第 2キャパシタ電圧 V 巳が、 V 6八からそれよりも大き い電圧に変化する。
[0092] なお、
Figure imgf000026_0002
第 5検出ブロック八5によ りキャパシタ〇八が充電される場合の説明は、 第 6検出ブロック八 6により キャパシタ〇八が充電される場合の説明と比較して、 第 1 , 第 2差動電圧 V 八， V巳における特定相関関係が反対であることを除いて略同一であり、 重 複した説明を省略する。
[0093] つまり、
Figure imgf000026_0003
において、 第 1キャパシタ電圧 V 八と第 2キャパシタ電圧 V 巳とは、 ともに V 6八よりも大きい電圧に変化 する。 第 1比較例の電圧検出装置 2 2 0では、
Figure imgf000026_0004
において、 第 1キャパシタ電圧 V 八と第 2キャパシタ電圧 V 巳とが等し い電圧へと変化する。
[0094] 続いて、 V八一 V巳短絡故障について、 第 6検出ブロック八 6によりキャ パシタ 0 が充電される場合について説明する。 V _ V巳短絡故障が生じ た場合、 第 1 , 第 2オペアンプ 2 8 , 2 9の出力端子 2 8〇， 2 9〇のイン ピーダンスが略等しいことから、 第 1 , 第 2差動電圧 V八， V巳における特 定相関関係が以下のように変化する。 具体的には、 第 1差動電圧 八におけ る特定相関関係は、 第 6検出ブロック八 6によりキャパシタ〇八が充電され る場合、 第 6検出ブロック八 6の電圧 V 6によらず第 1差動電圧 V八が 2 . \¥0 2020/175499 25 卩（：170? 2020 /007545
5 Vとなる。
[0095] 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合において、 点
3 4に示すように、 正常な第 1差動電圧検出回路 2 5八に対応する第 1差 動電圧 V八が 乂であるとする。 このとき、 V八一 V巳短絡故障が生じてい ると、 矢印丫 3 4に示すように第 1差動電圧 V八における特定相関関係が変 化し、 点 3 5に示すように、 故障が生じた第 1差動電圧検出回路 2 5八に 対応する第 1差動電圧 V八が 乂から 2 . 5 Vまで低下する。 その結果、 第 6検出ブロック八 6の電圧 V 6が V 6八であるにもかかわらず、 点 3 6に 示すように、 第 6検出ブロック八 6の電圧 V 6を示す第 1キャパシタ電圧 V 八が、 V 6八よりも大きい V 6巳として算出されてしまう。 つまり、 第 1 差動電圧 V八における特定相関関係の変化に伴い、 矢印丫 3 5に示すように 、 第 1キャパシタ電圧 V 八が、 V 6八からそれよりも大きい電圧に変化す る。
[0096] また、 第 2差動電圧 V巳における特定相関関係は、 第 6検出ブロック八6 によりキャパシタ〇八が充電される場合、 第 6検出ブロック八 6の電圧 V 6 によらず第 2差動電圧 V巳が 2 . 5 Vとなる。
[0097] そのため、 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合に おいて、 点 4 4に示すように、 正常な第 2差動電圧検出回路 2 5巳に対応 する第 2差動電圧 V巳が であるとする。 このとき、 八ー 巳短絡故障 が生じていると、 矢印丫 4 4に示すように第 2差動電圧 V巳における特定相 関関係が変化し、 点 4 5に示すように、 故障が生じた第 2差動電圧検出回 路 2 5巳に対応する第 2差動電圧 V巳が から 2 . 5 Vまで増加する。 そ の結果、 第 6検出ブロック八 6の電圧 V 6が V 6八であるにもかかわらず、 点 4 6に示すように、 第 6検出ブロック八 6の電圧 V 6を示す第 2キャパ シタ電圧 巳が、 V 6八よりも大きい V 6巳として算出されてしまう。 つ まり、 第 2差動電圧 V巳における特定相関関係の変化に伴い、 矢印丫4 5に 示すように、 第 2キャパシタ電圧 V 巳が、 V 6八からそれよりも大きい電 圧に変化する。 \¥0 2020/175499 26 卩（：170? 2020 /007545
[0098] なお、 V八一 V巳短絡故障について、 第 5検出ブロック八 5によりキャパ シタ〇八が充電される場合の説明は、 第 6検出ブロック八 6によりキャパシ 夕〇八が充電される場合の説明と比較して、 第 1 , 第 2差動電圧 八， 巳 における特定相関関係が反対であることを除いて略同一であり、 重複した説 明を省略する。
[0099] つまり、 V八一 V巳短絡故障において、 第 1キャパシタ電圧 V 八と第 2 キャパシタ電圧 V 巳とは、 ともに V 6八よりも大きい電圧に変化する。 第 1比較例の電圧検出装置 2 2 0では、
Figure imgf000028_0001
巳短絡故障において、 第 1キ ャパシタ電圧 V 八と第 2キャパシタ電圧 V 巳とが等しい電圧へと変化す る。
[0100] このように、 第 1比較例の電圧検出装置 2 2 0では、 第 1 , 第 2差動電圧 検出回路 2 5八， 2 5巳がともに故障している場合、 第 1キャパシタ電圧 V 八と第 2キャパシタ電圧 V 巳とに電圧差が生じない。 そのため、 第 1 , 第 2差動電圧 八， V巳に基づいて、 第 1 , 第 2差動電圧検出回路 2 5八，
2 5巳の故障自体を判定できない。
[0101 ] なお、 第 1比較例の電圧検出装置 2 2 0において、 第 1 , 第 2差動電圧検 出回路 2 5八， 2 5巳が同極性で動作するようにキャパシタ〇八に接続され ている場合、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳の故障の有無によ らず、 第 1差動電圧 と第 2差動電圧 巳とに電圧差が生じない。 そのた め、 第 1 , 第 2差動電圧 V八， V巳に基づいて、 第 1 , 第 2差動電圧検出回 路 2 5八， 2 5巳の故障自体を判定できない。
[0102] 図 8に、 第 2比較例の電源システム 3 0 0を示す。 電源システム 3 0 0は 、 ダブルフライングキャパシタ方式の電圧検出装置 3 2 0を備える。 電圧検 出装置 3 2 0は、 キャパシタ部 2 3が、 直列接続されたキャパシタ〇八とキ ャパシタ 0巳とを有している点で本実施形態の電圧検出装置 2 0と異なる。 キャパシタ〇八， 〇巳の直列接続体の端部には接続端子として第 1 , 第 3端 子 N 1 , N 3が設けられている。 また、 キャパシタ〇八， 〇巳の間には接続 端子として第 2端子 2が設けられている。 組電池 1 0の各電極端子丁 nは \¥02020/175499 27 卩（：170? 2020 /007545
、 各スイッチ SWnを介して、 これらの端子 1\11
Figure imgf000029_0001
3の 1つに接続されて いる。
[0103] 詳しくは、 第 1端子 N 1 には、 第 1〜第 7電極端子丁 1 ~丁 7のうち、 第
3, 第 7電極端子丁 3, 丁 7が接続されている。 第 2端子 N 2には、 第 2, 第 4, 第 6電極端子丁 2, 丁 4, 丁 6が接続されている。 第 3端子 N 3には 、 第 1 , 第 5電極端子丁 1 , 丁 5が接続されている。
[0104] また、 電圧検出装置 320は、 出力側スイッチ部 24が、
Figure imgf000029_0002
〜
Figure imgf000029_0003
は、 キャパシタ〇八 , 〇巳の第 1〜第 3端子 1\11
Figure imgf000029_0004
3にそれぞれ接続されている。 具体的には 、 スイッチ 3\^/八は第 1端子 1\11 に接続され、 スイッチ 3 巳は第 2端子 2に接続され、 スイッチ
Figure imgf000029_0005
スイッチ キャパシタ〇八と検出部 25との間を開閉し、 スイッチ キャパシタ〇巳と検出部 25との間を開閉し、 スイッチ
Figure imgf000029_0006
， キャパシタ〇八とキャパシタ〇巳との合成キャパシタ〇 口と検出部 25との間を開閉する。
[0105] また、 電圧検出装置 320は、 検出部 25がボルテージフォロア回路 25 〇を備えない点で異なる。 また、 第 1差動電圧検出回路 25八において、 負 極側入力端子 29八が、 スイッチ 3\^/八を介してキャパシタ〇八の第 1端子 1\11 に接続され、 正極側入力端子 28巳が、 スイッチ 3\^/巳を介してキャパ シタ〇八の第 2端子 2に接続されている点で異なる。 第 2差動電圧検出回 路 25巳は、 第 2増幅率でキャパシタ〇巳の電圧を増幅する点で異なる。
[0106] また、 第 2差動電圧検出回路 25巳において、 負極側入力端子 29八が、
Figure imgf000029_0007
してキャパシタ〇巳の第 3端子 3に接続され、 正極側 入力端子 29巳が、 スイッチ 3\^/巳を介してキャパシタ〇巳の第 2端子 2 に接続されている点で異なる。 第 2差動電圧検出回路 25巳は、 第 2増幅率 でキャパシタ〇巳の電圧を増幅する点で異なる。
[0107] さらに、 第 3差動電圧検出回路 250を備える点で異なる。 第 3差動電圧 検出回路 250は、 差動増幅回路であり、 第 4オペアンプ 3 1 と第 1 1〜第 \¥0 2020/175499 28 卩（：170? 2020 /007545
1 4抵抗器 1
Figure imgf000030_0001
とを備えている。 第 4オペアンプ 3 1の負極側入 力端子 3 1 八は、 第 1 1抵抗器 1 を介して合成キャパシタ〇〇の第 1端 子 1\1 1 に接続されているとともに、 第 1 3抵抗器 1 3を介して第 4オペア ンプ 3 1の出力端子 3 1 〇に接続されている。 第 4オペアンプ 3 1の正極側 入力端子 3 1 巳は、 第 1 2抵抗器 1 2を介して合成キャパシタ〇〇の第 3 端子 3に接続されているとともに、 第 1 4抵抗器 1 4を介して基準電圧 供給部 2 6の第 4出力端子 2 6〇に接続されている。 正極側入力端子 3 1 巳 には、 基準電圧供給部 2 6から第 4基準電圧 巳 4が供給されている。
[0108] 第 3差動電圧検出回路 2 5 0は、 所定の第 3増幅率で合成キャパシタ〇〇 の電圧を増幅する。 具体的には、 第 3差動電圧検出回路 2 5 0は、 合成キャ パシタ〇〇の電圧を、 〇 から 5 Vまでの電圧範囲内に設定された所定の第 3出カレンジ 3内の第 3差動電圧 〇に増幅する （図 9参照） 。 第 3差動 電圧 V 0は、 キャパシタ〇八の電圧の変化に応じて第 3出カレンジ 3内で 変化する。 出力端子 3 1 〇は、 制御部 2 7の第 4入力端子 2 7 0に接続され ており、 第 3差動電圧検出回路 2 5 0は第 3差動電圧 〇を制御部 2 7の第 4入力端子 2 7 0に出力する。
[0109] また、 電圧検出装置 3 2 0は、 基準電圧供給部 2 6において、 第 1出力端 子 2 6八と第 2出力端子 2 6巳とが近接して配置されており、 且つ、 第 2出 力端子 2 6巳が、 第 1出力端子 2 6八と第 4出力端子 2 6 0との間に位置し ている点で異なる。 同様に、 制御部 2 7において、 第 1入力端子 2 7八と第 2入力端子 2 7巳とが近接して配置されており、 且つ、 第 2入力端子 2 7巳 が、 第 1入力端子 2 7八と第 4入力端子 2 7口との間に位置している点で異 なる。
[01 10] 図 9に、 第 2比較例において第 2差動電圧検出回路 2 5巳が故障している 場合の特定相関関係を示す。 第 2差動電圧検出回路 2 5巳の故障には、 第 1 差動電圧検出回路 2 5八と第 2差動電圧検出回路 2 5巳との短絡故障と、 第 2差動電圧検出回路 2 5巳と第 3差動電圧検出回路 2 5 0との短絡故障を含 む。 第 1差動電圧検出回路 2 5八と第 2差動電圧検出回路 2 5巳との短絡故 \¥02020/175499 29 卩（：170? 2020 /007545
障には、 V八一 V巳短絡故障が含まれる。 また、 第 2差動電圧検出回路 25 巳と第 3差動電圧検出回路 250との短絡故障には、 制御部 27における第 2入力端子 27巳と第 4入力端子 270との短絡故障 （以下、
Figure imgf000031_0001
絡故障という） が含まれる。 図 7では、 八ー 巳短絡故障、 又は、 V 6- V口短絡故障が生じた場合の特定相関関係を示す。
[0111] 図 9に実線又は破線で示すように、 第 1〜第 3差動電圧検出回路 25八，
25巳， 250がともに正常である場合の第 1〜第 3差動電圧 V八， V 6, 〇における特定相関関係は、 第 5, 第 6検出ブロック八 5, 八 6によりキ ャパシタ〇巳， 〇八が充電される場合、 第 6検出ブロック八 6の電圧 V 6が 大きくなるほど、 第 1差動電圧 V八が小さくなる。 また、 第 5検出ブロック 八 5の電圧 V 5が大きくなるほど、 第 2差動電圧 V巳が大きくなる。 さらに 、 第 5, 第 6検出ブロック八5, 八 6の電圧が大きくなるほど、 第 3差動電 圧 〇が小さくなる。 なお、 第 2比較例の電源システム 300において、 検 出ブロック八の定格電圧は、 例えば 25 Vである。
[0112] まず、 V八一 V巳短絡故障について、 第 5検出ブロック八 5によりキャパ シタ〇巳が充電され、 第 6検出ブロック八 6によりキャパシタ〇八が充電さ れる場合について説明する。 図 9に示すように、 八ー 巳短絡故障が生じ た場合、 第 1 , 第 2オペアンプ 28, 29の出力端子 28〇， 29〇のイン ピーダンスが略等しいことから、 第 1 , 第 2差動電圧 V八， V巳における特 定相関関係が以下のように変化する。 具体的には、 第 1 , 第 2差動電圧 八 , V巳における特定相関関係は、 第 5, 第 6検出ブロック八 5, 八 6により キャパシタ〇八， 〇巳が充電される場合、 第 5, 第 6検出ブロック八 5, 八 6の電圧 5, 6によらず、 第 1 , 第 2差動電圧 八， 巳が 2. 5 と なる。
[0113] そのため、 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合に おいて、 点 7 1 に示すように、 正常な第 1差動電圧検出回路 25八に対応 する第 1差動電圧 V八が 乂であるとする。 このとき、 八ー 巳短絡故障 が生じていると、 故障が生じた第 1差動電圧検出回路 25八に対応する第 1 \¥02020/175499 30 卩（：170? 2020 /007545
差動電圧 V八が 乂から 2. 5 Vに変化する。 その結果、 第 6検出ブロック 八 6の電圧 V 6が V 6八であるにもかかわらず、 点 73に示すように、 第 6検出ブロック八 6の電圧 V 6を示す第 1キャパシタ電圧 V ?八が V 6巳と して算出されてしまう。
[0114] また、 点 72に示すように、 正常な第 2差動電圧検出回路 25巳に対応 する第 2差動電圧 V巳が であるとする。 このとき、 八ー 巳短絡故障 が生じていると、 故障が生じた第 2差動電圧検出回路 25巳に対応する第 2 差動電圧 V巳が から 2. 5 Vまで変化する。 その結果、 第 6検出ブロッ ク八 6の電圧 V 6が V 6八であるにもかかわらず、 点 74に示すように、 第 6検出ブロック八 6の電圧 V 6を示す第 2キャパシタ電圧 V 巳が V 6巳 として算出されてしまう。
[0115] なお、 第 3差動電圧検出回路 250は正常である。 そのため、 点 75に 示すように、 第 3差動電圧検出回路 250に対応する第 3差動電圧 〇が V Xとなり、 第 3差動電圧 〇から算出されるキャパシタ〇八， 〇巳の合計電 圧 å は、 6八の 2倍の値 （2 6八、 ここでは 6 = 5を想定） と なる。
[0116] 図 9の上段に示すように、 V 6巳が V 6八よりも大きい場合、 点 76に 示すように、 第 1 , 第 2キャパシタ電圧 V 八， 巳の加算値は、 キャパ シタ〇八， 〇巳の合計電圧 XV よりも大きくなる。 一方、 図 9の下段に示 すように、 V 6巳が V 6八よりも小さい場合、 点 77に示すように、 第 1 , 第 2キャパシタ電圧 V 八， 巳の加算値は、 キャパシタ〇八， 〇巳の 合計電圧 å V よりも小さくなる。
[0117] つまり、 V八一 V巳短絡故障において、 V 6八と V 6巳との大小関係によ らず、 第 1 , 第 2キャパシタ電圧 V 八， V ?巳の加算値と、 キャパシタ〇 八， 〇巳の合計電圧 XV とに電圧差が生じる。 なお、 八ー 巳短絡故障 では、 V 6巳が V 6八よりも大きい場合に、 第 1 , 第 2キャパシタ電圧 V ? 八， V ?巳の加算値が、 キャパシタ 0八， 0巳の合計電圧 XV よりも大き くなる。 また、 V 6巳が V 6八よりも小さい場合に、 第 1 , 第 2キャパシタ \¥02020/175499 31 卩（：170? 2020 /007545
電圧 八， V ?巳の加算値が、 キャパシタ〇八， 〇巳の合計電圧 XV よ りも小さくなる。
[0118] 続いて、 V巳一 V 0短絡故障について、 第 5検出ブロック八 5によりキャ パシタ〇八が充電され、 第 6検出ブロック八 6によりキャパシタ〇八が充電 される場合について説明する。 巳ー 〇短絡故障が生じた場合、 第 2, 第 3オペアンプ 29, 3 1の出力端子 29〇， 3 1 〇のインピーダンスが略等 しいことから、 第 2, 第 3差動電圧 V巳， 〇における特定相関関係が以下 のように変化する。 具体的には、 第 2, 第 3差動電圧 V巳， 〇における特 定相関関係は、 第 5, 第 6検出ブロック八 5, 八 6によりキャパシタ〇八，
〇巳が充電される場合、 第 5, 第 6検出ブロック八 5, 八 6の電圧 V 5, V 6によらず、 第 2, 第 3差動電圧 巳， \1 2. 5 となる。
[0119] そのため、 第 6検出ブロック八 6の実際の電圧 V 6が V 6八である場合に おいて、 点 82に示すように、 正常な第 2差動電圧検出回路 25巳に対応 する第 2差動電圧 V巳が であるとする。 このとき、 巳ー 〇短絡故障 が生じていると、 故障が生じた第 2差動電圧検出回路 25巳に対応する第 2 差動電圧 V巳が から 2. 5 Vまで変化する。 その結果、 第 6検出ブロッ ク八 6の電圧 V 6が V 6八であるにもかかわらず、 点 83に示すように、 第 6検出ブロック八 6の電圧 V 6を示す第 2キャパシタ電圧 V 巳が V 6巳 として算出されてしまう。
[0120] また、 点 84に示すように、 正常な第 3差動電圧検出回路 250に対応 する第 3差動電圧 V 0が 乂であるとする。 このとき、 巳ー 〇短絡故障 が生じていると、 故障が生じた第 3差動電圧検出回路 250に対応する第 3 差動電圧 〇が から 2. 5 Vまで変化する。 その結果、 キャパシタ〇八 , 〇巳の合計電圧 XV が 2 V 6八であるにもかかわらず、 点 85に示す ように、 2 6八から変化する。
[0121] なお、 第 1差動電圧検出回路 25八は正常である。 そのため、 点 81 に 示すように、 第 1差動電圧 V八が 乂となり、 第 1キャパシタ電圧 V 八は V 6八となる。 \¥0 2020/175499 32 卩（：170? 2020 /007545
[0122] 図 9の上段に示すように、 V 6巳が V 6八よりも大きい場合、 点 8 6に 示すように、 第 1 , 第 2キャパシタ電圧 V 八， 巳の加算値は、 キャパ シタ〇八， 〇巳の合計電圧 X V よりも小さくなる。 また、 図 9の下段に示 すように、 V 6巳が V 6八よりも小さい場合、 点 8 7に示すように、 第 1 , 第 2キャパシタ電圧 V 八， 巳の加算値は、 キャパシタ〇八， 〇巳の 合計電圧 å よりも大きくなる。
[0123] つまり、 V巳一 V 0短絡故障において、 V 6八と V 6巳との大小関係によ らず、 第 1 , 第 2キャパシタ電圧 V 八， V ?巳の加算値と、 キャパシタ〇 八， 〇巳の合計電圧 X V とに電圧差が生じる。 なお、 巳ー 〇短絡故障 では、 V 6巳が V 6八よりも大きい場合に、 第 1 , 第 2キャパシタ電圧 V ? 八， V ?巳の加算値が、 キャパシタ〇八， 〇巳の合計電圧 X V よりも小さ くなる。 また、 V 6巳が V 6八よりも小さい場合に、 第 1 , 第 2キャパシタ 電圧 八， V ?巳の加算値が、 キャパシタ〇八， 〇巳の合計電圧 X V よ りも大きくなる。
[0124] このように、 第 2比較例の電圧検出装置 3 2 0では、 第 2差動電圧検出回 路 2 5巳が故障している場合、 第 1 , 第 2キャパシタ電圧 V 八， 巳の 加算値と、 キャパシタ〇八， 〇巳の合計電圧 å とに電圧差が生じる。 そ のため、 この電圧差が生じた場合に、 第 2差動電圧検出回路 2 5巳が故障し ていると判定できる。 一方、 第 1 , 第 2キャパシタ電圧 V 八， 巳の加 算値とキャパシタ〇八， 〇巳の合計電圧 X V との大小関係は、 生じた短絡 故障の種類、 及び、 V 6巳と V 6八との大小関係により変化する。 そのため 、 第 1 , 第 2キャパシタ電圧 V 八， 巳の加算値と、 キャパシタ〇八，
〇巳の合計電圧 X V との大小関係を用いて、 短絡故障の種類、 すなわち回 路 2 5八， 2 5巳のいずれかが故障したかを判定できない。
[0125] 以上詳述した本実施形態によれば、 以下の効果が得られるようになる。
[0126] 本実施形態では、 基準電圧供給部 2 6において、 第 3出力端子 2 6〇が 第 1出力端子 2 6八と第 2出力端子 2 6巳との間に位置しており、 第 1出力 端子 2 6八と第 2出力端子 2 6巳との短絡の発生を好適に抑制できる。 また \¥0 2020/175499 33 卩（：170? 2020 /007545
、 制御部 2 7において、 第 3入力端子 2 7〇が第 1入力端子 2 7八と第 2入 力端子 2 7巳との間に位置しており、 第 1入力端子 2 7八と第 2入力端子 2 7巳との短絡の発生を好適に抑制できる。
[0127] その一方、 例えば第 1出力端子 2 6八と第 3出力端子 2 6〇とが短絡する ことがあるが、 第 1出力端子 2 6八から供給される第 1基準電圧 巳 1 と 、 第 3出力端子 2 6〇から供給される第 3基準電圧 巳 3とは異なる電圧 に設定されている。 そのため、 第 1出力端子 2 6八と第 3出力端子 2 6〇と が短絡した場合、
Figure imgf000035_0001
が変化し、 これにより第 1差動電圧 八が変化する。 この場合、 第 2出力端子 2 6巳は短絡していないため、 第 2差動電圧 V巳は変化しない。 つまり、 第 1 , 第 2差動電圧 V八， 巳の一 方の電圧のみが変化する。 そのため、 第 1 , 第 2差動電圧 八， 巳に基づ いて第 1差動電圧検出回路 2 5八の故障を適切に判定できる。 なお、 第 2出 力端子 2 6巳と第 3出力端子 2 6〇との短絡、 第 1入力端子 2 7八又は第 2 入力端子 2 7巳と第 3入力端子 2 7〇との短絡も同様である。
[0128] つまり、 本実施形態の電圧検出装置 2 0では、 第 1 , 第 2差動電圧 八，
V巳に基づいて、 第 1差動電圧検出回路 2 5八又は第 2差動電圧検出回路 2 5巳の故障を判定できる。 そのため、 第 1 , 第 2差動電圧 八， 巳に基づ いて、 第 1差動電圧検出回路 2 5八及び第 2差動電圧検出回路 2 5巳の故障 自体を判定できない第 1比較例の電圧検出装置 2 2 0よりも優れている。
[0129] 本実施形態では、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳の故障判 定に、 出力電圧 〇が用いられない。 そのため、 故障判定処理において、 出 力電圧 V〇を取得する必要がなく、 出力電圧 V〇を取得することによる不都 合、 例えば制御部 2 7の処理負担の増大による故障判定速度の低下を抑制で きる。
[0130] 本実施形態では、 検出部 2 5を構成する各回路 2 5八〜2 5 (3がオペア ンプ 2 8〜 3 0を用いて構成されており、 これにより、 基準電圧供給部 2 6 において、 第 1〜第 3出力端子 2 6八~ 2 6〇のインピーダンスが略等しく なっている。 また、 第 1〜第 3入力端子 2 7八~ 2 7〇に接続されている第 \¥0 2020/175499 34 卩（：170? 2020 /007545
1〜第 3オペアンプ 2 8〜 3 0において、 出力端子 2 8〇~ 3〇〇のインピ —ダンスが略等しくなっている。
[0131 ] そのため、 例えば第 1出力端子 2 6八と第 3出力端子 2 6〇とが短絡した 場合、 第 1基準電圧 巳 1は、 短絡していない場合における第 1基準電圧
Figure imgf000036_0001
そのため、 例え ば上記短絡していない場合における第 1基準電圧 巳 1 と第 3基準電圧 巳 3との電圧差が大きい場合には、 第 1基準電圧 巳 1の変化量を大き くすることができ、 第 1差動電圧検出回路 2 5八の故障を適切に判定できる
[0132] 本実施形態では、 第 1 , 第 2オペアンプ 2 8 , 2 9の負極側入力端子 2
8八， 2 9八が、 キャパシタ〇八の第 1端子 1\1 1 に接続され、 正極側入力端 子 2 8巳， 2 9巳が、 キャパシタ〇八の第 2端子 2に接続されている。 つ まり、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳が同極性で動作するよう にキャパシタ 0八に接続されている。
[0133] そのため、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳が逆極性で動作す る場合に比べて、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳の故障により 第 1 , 第 2差動電圧 八， V巳の一方の電圧が変化した場合に、 その電圧変 化を精度よく検出できる。
[0134] 本実施形態では、 入力側スイッチ部 2 2は、 キャパシタ〇八の電圧の極 性が正極性と負極性とで切り替わるように各検出ブロック八 1〜八 6とキャ パシタ〇八とが接続される。 これにより、 キャパシタ〇八の電圧の極性が一 定に維持されるように各検出ブロック八 1〜八 6とキャパシタ 0八とが接続 される場合に比べて、 入力側スイッチ部
Figure imgf000036_0002
減でき、 コスト削減において有利である。
[0135] 本実施形態では、 キャパシタ〇八の電圧の極性が正極性と負極性とで切り 替わる場合に、 それに対応させて第
Figure imgf000036_0003
切り替える。 これにより、 キャパシタ〇八の電圧の極性によらず第 1 , 第 2 差動電圧検出回路 2 5八， 2 5巳の故障を同一の故障判定処理により判定で \¥0 2020/175499 35 卩（：170? 2020 /007545
きる。
[0136] そして、 第 1〜第 3基準電圧 巳 1〜 巳 3を切り替える場合に、 第
Figure imgf000037_0001
各出力 レンジ 1 , 2に対して逆側の電圧に設定する。 そのため、 第 1 , 第 2差 動電圧検出回路 2 5八， 2 5巳の故障により生じる第 1 , 第 2差動電圧 八 , V巳の一方の電圧の変化量を大きくすることができる。
[0137] 本実施形態では、 第 1差動電圧検出回路 2 5八が故障した場合には、 第
1キャパシタ電圧 V 八が第 2キャパシタ電圧 V 巳よりも大きい電圧に変 化し、 第 2差動電圧検出回路 2 5巳が故障した場合には、 第 2キャパシタ電 圧 巳が第 1キャパシタ電圧 V ?八よりも大きい電圧に変化する。 そのた め、 第 1キャパシタ電圧 V 八と第 2キャパシタ電圧 V 巳との大小関係を 用いて、 いずれの差動電圧検出回路 2 5八， 2 5巳が故障したかを判定でき る。 これにより、 故障した差動電圧検出回路 2 5八， 2 5巳の交換等におい て有利である。
[0138] 本実施形態の電圧検出装置 2 0では、 第 1キャパシタ電圧 八と第 2キ ャパシタ電圧 V 巳との大小関係を用いて、 いずれの差動電圧検出回路 2 5 八， 2 5巳が故障したかを判定できる。 そのため、 第 1 , 第 2キャパシタ電 圧 八， 巳の加算値と、 キャパシタ〇八， 〇巳の合計電圧 å との 大小関係を用いて、 短絡故障の種類を判定できない第 2比較例の電圧検出装 置 3 2 0よりも優れている。
[0139] （第 2実施形態）
以下、 第 2実施形態について、 先の第 1の実施形態との相違点を中心に図 1 0及び図 1 1 を参照しつつ説明する。 図 1 0において、 先の図 1 に示した 部材と同一の部材については、 便宜上、 同一の符号を付して説明を省略する 。 また、 図 1 1 において、 先の図 2に示した処理と同一の処理については、 便宜上、 同一の符号を付して説明を省略する。
[0140] 本実施形態では、 図 1 0に示すように、 電圧検出装置 2 0が入力安定回路
3 2を備えている点で第 1実施形態の電圧検出装置と異なる。 入力安定回路 \¥0 2020/175499 36 卩（：170? 2020 /007545
3 2は、 キャパシタ〇八の電圧を安定させるために、 キャパシタ〇八に一定 電圧としての接地電圧を印加する回路である。 本実施形態では、 入力安定回 路 3 2は、 キャパシタ〇八のうち、 第 2端子 N 2に接地電圧を印加する。 な お、 本実施形態において、 接地電圧が 「標準電圧」 に相当し、 入力安定回路 3 2が 「電圧印加回路」 に相当する。
[0141 ] 入力安定回路 3 2は、 スイッチ 3 \^/巳と第 1 , 第 2差動電圧検出回路 2 5 八， 2 5巳とを接続する接続線 !_八に接続されており、 印加スイッチ 3 \^/乂 とを備えている。 印加スイッチ 3 \^/乂と第 1 5抵抗器
Figure imgf000038_0001
八とグランドとの間にこの順に直列接続されている。
[0142] 印加スイッチ 3 \^/乂は、 接続線 !_八とグランドとの間を開閉する。 印加ス イッチ 3 乂が閉状態となることで、 スイッチ 3 巳を介してキャパシタ〇 八の第 2端子 2に接地電圧が印加される状態となる。 また、 印加スイッチ 3 乂が開状態となることで、 上記電極に接地電圧が接続されない状態とな る。 つまり、 印加スイッチ 3 \^/乂は、 スイッチ 3 \^/巳を介してキャパシタ〇 八の第 2端子 2に接地電圧が印加される状態と、 接地電圧が印加されない 状態とを切り替える。
[0143] 制御部 2 7は、 印加スイッチ 3 \^/乂の開閉を制御する。 制御部 2 7は、 ス イッチ 3 ， 3 巳を開状態とし、 印加スイッチ 3 乂を閉状態とした場 合に、 第 1差動電圧検出回路 2 5八から出力される電圧を取得する。 なお、 この電圧は、 スイッチ 3 ， 3 \^/巳を開状態としているため、 第 1差動電 圧 V八と称することは適切ではない。 そのため、 以下、 スイッチ 3 八， 3 巳を開状態とし、 印加スイッチ 3 \^/乂を閉状態とした場合に、 第 1差動電 圧検出回路 2 5八から出力される電圧を判定電圧 V巳という。 制御部 2 7は 、 接地電圧及び判定電圧 V巳に基づいて入力安定回路 3 2の故障を判定する 故障判定処理を実施する。 なお、 本実施形態において、 判定電圧 V巳が 「第 4電圧」 に相当する。
[0144] 続いて、 図 1 1 を用いて、 本実施形態に係る故障判定処理について説明す る。 ここで、 図 1 1は、 上記処理の手順を示すフローチヤートである。 この \¥0 2020/175499 37 卩（：170? 2020 /007545
処理は、 制御部 2 7によって、 例えば所定周期で繰り返し実施される。 なお 、 故障判定処理の開始時において、 各スイッチ S W n、 スイッチ
Figure imgf000039_0001
3 巳、 及び印加スイッチ 3 \^/乂は開状態に切り替えられている。
[0145] 本実施形態では、 3 1 4において、 ゲイン◦を正の
Figure imgf000039_0002
丨 n」 に設定す る。 また、 ステップ
Figure imgf000039_0003
を開状態に切り替えると、 ステップ 3 5 0において、 スイッチ 3 ， 3 \^/巳を開状態に切り替えると ともに、 印加スイッチ 3 \^/乂を閉状態に切り替える。 続くステップ 3 5 2に おいて、 判定電圧 V巳を取得する。 判定電圧 V巳の取得後、 ステップ 3 5 4 において、 印加スイッチ 3 \^/乂を開状態に切り替える。
[0146] 印加スイッチ 3 \^/乂を開状態に切り替えると、 ステップ 3 5 6において、 ステップ 3 5 2で取得された判定電圧 V巳を用いて、 キャパシタ〇八の第 2 端子 2の電圧である電極電圧 2を算出する。 電極電圧 2は、 ゲイ ン〇を用いて次の （式 3） のように表される。
Figure imgf000039_0004
続くステップ 3 5 8において、 ステップ 3 5 6で算出された電極電圧 V 2の絶対値が所定の第 2判定閾値 V I 2よりも小さいかを判定する。 以下 、 第 1実施形態で説明した判定閾値 V 1 を第 1判定閾値 V 1 1 という。 ここで、 第 2判定閾値 V I II 2は、 制御部 2 7の電圧取得誤差により生じう る電極電圧 V 2の絶対値における最大値に予め設定されている。 第 2判定 閾値 V 1 II 2は、 接地電圧に基づいて設定されている。 具体的には、 入力安 定回路 3 2が正常である場合、 電極電圧 V 2は略 0 Vとなることから、 第 2判定閾値 V I II 2が、 制御部 2 7の電圧取得誤差に相当する微少な電圧に 設定されている。
[0148] ステップ 3 5 8で肯定判定すると、 ステップ 3 6 0において、 入力安定回 路 3 2が正常であると判定し、 ステップ 3 4 0に進む。 一方、 ステップ 3 5 8で否定判定すると、 ステップ 3 6 2において、 入力安定回路 3 2が故障し ていると判定し、 ステップ 3 4 0に進む。
[0149] 以上説明した本実施形態によれば、 入力安定回路 3 2が正常である場合 \¥0 2020/175499 38 卩（：170? 2020 /007545
、 判定電圧 巳は、 接地により略〇 となる。 一方、 例えば印加スイッチ 3 乂のオープン故障など、 入力安定回路 3 2が故障している場合、 判定電圧 V巳は不安定となり、 略〇 から乖離する。 そのため、 判定電圧 V巳が略 0 Vとなっていない場合には、 入力安定回路 3 2が故障していると判定できる
[0150] （第 3実施形態）
以下、 第 3実施形態について、 先の第 2の実施形態との相違点を中心に図 1 2及び図 1 3を参照しつつ説明する。 図 1 2において、 先の図 1 , 図 1 0 に示した部材と同一の部材については、 便宜上、 同一の符号を付して説明を 省略する。 また、 図 1 3において、 先の図 2 , 図 1 1 に示した処理と同一の 処理については、 便宜上、 同一の符号を付して説明を省略する。
[0151 ] 本実施形態では、 図 1 2に示すように、 キャパシタ部 2 3が、 直列接続さ れた第 1キャパシタ〇八八と第 2キャパシタ〇八巳とを有する点で、 第 2実 施形態の電圧検出装置と異なる。 第 1 , 第 2キャパシタ〇八八， 〇八巳の間 には接続端子として第 4端子 N 4が設けられている。 第 4端子 N 4は、 第 1 キャパシタ〇八八と第 2キャパシタ〇八巳とを接続する。 なお、 本実施形態 において、 第 4端子 N 4が 「接続点」 に相当する。
[0152] また、 出力側スイッチ部 2 4が、 スイッチ 3 ， 3 \^/巳に加え、 スイッ
Figure imgf000040_0001
接続されており、 第 2接点はボルテージフォロア回路 2 5（3に接続されてい る。 本実施形態では、 スイッチ
Figure imgf000040_0002
とボルテージフォロア回路 2 5〇とを 接続する接続線!-巳に、 入力安定回路 3 2が接続されている。
[0153] また、 ボルテージフォロア回路 2 5〇が、 第 1 6抵抗器
Figure imgf000040_0003
6を備える点 で異なる。 第 3オペアンプ 3 0の正極側入力端子 3 0巳は、 第 1 6抵抗器 1 6を介してキャパシタ〇八の第 4端子 4に接続されている。
[0154] 本実施形態では、 入力安定回路 3 2は、 キャパシタ〇八のうち、 第 4端子
N 4に接地電圧を印加する。 印加スイッチ 3 乂は、 接続線 !_巳とグランド との間を開閉する。 印加スイッチ 3 \^/乂が閉状態となることで、 スイッチ 3 \¥0 2020/175499 39 卩（：170? 2020 /007545
してキャパシタ〇八の第 4端子 N 4に接地電圧が印加される状態と なる。 また、 印加スイッチ 3 \^/乂が開状態となることで、 第 4端子 N 4にグ ランドが接続されない状態となる。 つまり、 印加スイッチ 3 \^/乂は、 キャパ シタ 0八の第 4端子 4に接地電圧が印加される状態と、 接地電圧が印加さ れない状態とを切り替える。
[0155] 制御部 2 7は、 スイッチ 3 \^/八，
Figure imgf000041_0001
を閉状態とし、 印加スイ ッチ 3 \^/乂を閉状態とした場合に、 ボルテージフォロア回路 2 5〇から出力 される出力電圧 〇を取得する。 制御部 2 7は、 接地電圧及び出力電圧 〇 に基づいて入力安定回路 3 2の故障を判定する故障判定処理を実施する。
[0156] 続いて、 図 1 3を用いて、 本実施形態に係る故障判定処理について説明す る。 ここで、 図 1 3は、 上記処理の手順を示すフローチヤートである。 この 処理は、 制御部 2 7によって、 例えば所定周期で繰り返し実施される。 なお 、 故障判定処理の開始時において、 各スイッチ S W n、 スイッチ
Figure imgf000041_0002
3 巳，
Figure imgf000041_0003
及び印加スイッチ 3 \^/乂は開状態に切り替えられている。
[0157] 本実施形態では、 3 1 4において、 ゲイン◦を正の
Figure imgf000041_0004
丨 n」 に設定す る。 また、 ステップ
Figure imgf000041_0005
を開状態に切り替えると、 ステップ 3 7 0において、 スイッチ 3 八，
Figure imgf000041_0006
を閉状態に切り 替えるとともに、 印加スイッチ 3 \^/乂を閉状態に切り替える。 続くステップ 3 7 2において、 出力電圧 〇を取得する。 出力電圧 〇の取得後、 ステッ プ3 7 4において、 スイッチ 3 ， 3 \^/巳を開状態に切り替える。
[0158] スイッチ 3 \^/八， 3 \^/巳を開状態に切り替えると、 ステップ 3 7 6におい て、 ステップ 3 7 2で取得された出力電圧 〇を用いて、 キャパシタ〇八の 第 4端子 4の電圧である端子電圧 V 4を算出する。 端子電圧 V 4は、 ゲイン◦を用いて次の （式 4） のように表される。
Figure imgf000041_0007
続くステップ 3 7 8において、 ステップ 3 7 6で算出された端子電圧 V 4の絶対値が所定の第 2判定閾値 V I II 2よりも小さいかを判定する。 ステ ップ 3 7 8で肯定判定すると、 ステップ 3 8 0において、 入力安定回路 3 2 \¥0 2020/175499 40 卩（：170? 2020 /007545
が正常であると判定し、 ステップ 3 4 0に進む。 一方、 ステップ 3 7 8で否 定判定すると、 ステップ 3 8 2において、 入力安定回路 3 2が故障している と判定し、 ステップ 3 4 0に進む。
[0160] 以上説明した本実施形態によれば、 入力安定回路 3 2が正常である場合
、 出力電圧 〇は、 接地により略〇 となる。 一方、 例えば印加スイッチ 3 乂のオープン故障など、 入力安定回路 3 2が故障している場合、 出力電圧 〇は不安定となり、 略〇 から乖離する。 そのため、 出力電圧 〇が略 0 Vとなっていない場合には、 入力安定回路 3 2が故障していると判定できる
[0161 ] 本実施形態によれば、 入力安定回路 3 2の故障を判定する際に、 キャパ シタ部 2 3の電圧の極性を正極性と負極性とで切り替える。 これにより、 キ ャパシタ部 2 3の電圧が正極性である場合におけるボルテージフォロア回路 2 5（3の特性ズレと、 キャパシタ部 2 3の電圧が負極性である場合における ボルテージフォロア回路 2 5 0の特性ズレとをそれぞれ検出することができ る。
[0162] （その他の実施形態）
本開示は上記実施形態の記載内容に限定されず、 次のように実施されても よい。
[0163] 上記実施形態では、 組電池 1 0が 6個の検出ブロック八を備える例を示 したが、 これに限られず、 2個以上 5個未満の検出ブロック八を備えていて もよければ、 7個以上の検出ブロック八を備えていてもよい。
[0164] また、 各検出ブロック八 1 ~八 6は、 同数の電池セルを想定していたが、 異なるセル数でもよい。
[0165] 上記実施形態では、 検出ライン !_ n上に電流制限抵抗
Figure imgf000042_0001
が設けられる 例を示したが、 電流制限抵抗 は必ずしも設けられる必要はない。
[0166] 上記実施形態では、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳が差動 増幅回路である例を示したが、 これに限られず、 例えばキャパシタ〇八の電 圧を増幅せずに出力する差動回路であってもよい。 \¥0 2020/175499 41 卩（：170? 2020 /007545
[0167] 上記実施形態では、 電圧出力回路がボルテージフォロア回路 2 5〇であ る例を示したが、 これに限られない。 電圧出力回路は、 第 1 , 第 2差動電圧 検出回路に対して、 入カインピーダンスが略等しく、 且つ、 出カインピーダ ンスが略等しい回路であればよく、 例えば差動増幅回路であってもよい。
[0168] 上記実施形態では、 第 1差動電圧検出回路と第 2差動電圧検出回路とが 同極性で動作する例を示したが、 逆極性で動作してもよい。 第 1差動電圧検 出回路と第 2差動電圧検出回路とが逆極性で動作する場合でも、 例えば第 1 出力端子 2 6八と第 3出力端子 2 6〇とが短絡した場合には、 第 1 , 第 2差 動電圧 八， V巳の一方の電圧のみが変化する。 そのため、 第 1 , 第 2差動 電圧 V八， V巳に基づいて第 1差動電圧検出回路 2 5八の故障を適切に判定 できる。
Figure imgf000043_0001
電圧 巳 3とを、 各出カレンジ 1 , 2に対して逆側の電圧に設定する 例を示したが、 これに限られない。 第 3基準電圧 巳 3は、 第 1 , 第 2基 準電圧 巳 1 ,
Figure imgf000043_0002
例えば、 第 3基準電圧 巳 3が 2 . 5 Vに設定されている場合には、 第 3基準電圧
Figure imgf000043_0003
必ずしも切り替えられる必要がない。
[0170] 上記第 2実施形態では、 入力安定回路 3 2が、 スイッチ 3 \^/巳と第 1 , 第 2差動電圧検出回路 2 5 ， 2 5巳とを接続する接続線 !_ に接続されて いる例を示したが、 これに限られず、 スイッチ 3 \^/八と第 1 , 第 2差動電圧 検出回路 2 5 ， 2 5巳とを接続する接続線に接続されてもよい。
[0171 ] 上記第 2実施形態では、 入力安定回路 3 2の故障を判定する際に、 第 1 差動電圧検出回路 2 5八から出力される電圧を取得する例を示したが、 これ に限られず、 第 2差動電圧検出回路 2 5巳から出力される電圧を取得しても よい。 この場合、 第 2差動電圧検出回路 2 5巳が 「第 1差動電圧検出回路」 に相当する。 また、 電極電圧 2は、 第 2差動電圧検出回路 2 5巳を用い て取得された判定電圧 V巳を用いて次の （式 5） のように表される。
Figure imgf000043_0004
\¥0 2020/175499 42 卩（：170? 2020 /007545
上記第 2 , 第 3実施形態では、 入力安定回路 3 2の故障判定処理が、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳の故障判定処理とは別に実施され る例を示したが、 これに限られない。 入力安定回路 3 2の故障判定と、 第 1 , 第 2差動電圧検出回路 2 5八， 2 5巳の故障判定とが、 1つの故障判定処 理で実施されてもよい。
[0173] 本開示は、 実施例に準拠して記述されたが、 本開示は当該実施例や構造に 限定されるものではないと理解される。 本開示は、 様々な変形例や均等範囲 内の変形をも包含する。 加えて、 様々な組み合わせや形態、 さらには、 それ らに一要素のみ、 それ以上、 あるいはそれ以下、 を含む他の組み合わせや形 態をも、 本開示の範疇や思想範囲に入るものである。

Claims

\¥0 2020/175499 43 卩（：17 2020 /007545
請求の範囲
［請求項 1］ 複数の電池セルの直列接続体を有する組電池 （ 1 〇） に適用される 電圧検出装置 （2 0） であって、
複数の前記電池セルが分割されることにより複数の検出ブロック （
Figure imgf000045_0001
が構成され、
キャパシタ （〇八， 〇八八， 〇八巳） と、
各前記検出ブロックを前記キャパシタに並列接続し、 各前記検出ブ ロックと前記キャパシタとの間を開閉する入力側スイッチ （3 \^/ 1〜 3 \^/ 7） と、
前記キャパシタの電圧を検出し、 前記キャパシタの電圧に応じた第 1電圧 （ 八） を出力する第 1差動電圧検出回路 （2 5八） と、 前記キャパシタの電圧を検出し、 前記キャパシタの電圧に応じた第 2電圧 （ 巳） を出力する第 2差動電圧検出回路 （2 5巳） と、 前記キャパシタと、 前記第 1差動電圧検出回路及び前記第 2差動電 圧検出回路との間を開閉する出力側スイッチ （3 \^/八，
Figure imgf000045_0002
と、 複数の出力端子を有し、 前記複数の出力端子のうち第 1出力端子 （ 2 6八） から前記第 1差動電圧検出回路に第 1基準電圧 （［¾巳 1） を供給し、 第 2出力端子 （2 6巳） から前記第 2差動電圧検出回路に 第 2基準電圧 （［¾巳 2） を供給する基準電圧供給部 （2 6） と、 複数の入力端子を有し、 前記複数の入力端子のうち第 1入力端子 （ 2 7八） に前記第 1電圧が入力され、 第 2入力端子 （2 7巳） に前記 第 2電圧が入力され、 前記第 1電圧及び前記第 2電圧に基づいて前記 第 1差動電圧検出回路又は前記第 2差動電圧検出回路の故障を判定す る故障判定部 （2 7） と、
前記複数の出力端子のうち前記基準電圧供給部において前記第 1出 力端子と前記第 2出力端子との間に位置する第 3出力端子 （2 6〇） から第 3基準電圧 （［¾巳 3） が供給され、 前記複数の入力端子のう ち前記故障判定部において前記第 1入力端子と前記第 2入力端子との \¥0 2020/175499 44 卩（：170? 2020 /007545
間に位置する第 3入力端子 （2 7〇） に第 3電圧 （ 〇） を出力する 電圧出力回路 （2 5〇） と、 を備え、
前記第 3基準電圧は、 前記第 1基準電圧及び前記第 2基準電圧それ それと異なる電圧に設定されており、 前記第 3電圧は、 前記第 1電圧 及び前記第 2電圧それぞれと異なる電圧に設定されている電圧検出装 置。
[請求項 2] 前記電圧出力回路は、 ボルテージフォロア回路である請求項 1 に記 載の電圧検出装置。
[請求項 3] 前記第 1差動電圧検出回路及び前記第 2差動電圧検出回路は、 正極 側入力端子 （2 8巳， 2 9巳） と負極側入力端子 （2 8八， 2 9八） とを有し、
前記出力側スイッチは、 前記キャパシタの第 1電極を前記第 1差動 電圧検出回路及び前記第 2差動電圧検出回路の前記負極側入力端子に 接続し、 前記キャパシタの第 2電極を前記第 1差動電圧検出回路及び 前記第 2差動電圧検出回路の前記正極側入力端子に接続する請求項 1 又は請求項 2に記載の電圧検出装置。
[請求項 4] 前記第 1電圧及び前記第 2電圧は、 前記キャパシタの電圧の変化に 応じて所定の出カレンジ （ 1 , å 2） 内で変化し、 前記入力側スイッチは、 前記キャパシタの電圧の極性が正極性と負 極性とで切り替わるように各前記検出ブロックと前記キャパシタとの 間を接続し、
前記基準電圧供給部は、 前記キャパシタの電圧の極性が正極性であ る場合に、 前記第 1基準電圧及び前記第 2基準電圧を前記出カレンジ の下限側の電圧に設定するとともに、 前記第 3基準電圧を前記出カレ ンジの上限側の電圧に設定し、 前記キャパシタの電圧の極性が負極性 である場合に、 前記第 1基準電圧及び前記第 2基準電圧を前記出カレ ンジの上限側の電圧に設定するとともに、 前記第 3基準電圧を前記出 カレンジの下限側の電圧に設定する請求項 3に記載の電圧検出装置。 \¥0 2020/175499 45 卩（：170? 2020 /007545
[請求項 5] 前記故障判定部は、 前記第 1電圧を用いて算出される前記キャパシ 夕の電圧である第 1キャパシタ電圧 い^ ! \、 が、 前記第 2電圧を用 いて算出される前記キャパシタの電圧である第 2キャパシタ電圧 （V 巳） よりも大きい場合に、 前記第 1差動電圧検出回路が故障してい ると判定し、 前記第 1キャパシタ電圧が前記第 2キャパシタ電圧より も小さい場合に、 前記第 2差動電圧検出回路が故障していると判定す る請求項 4に記載の電圧検出装置。
[請求項 6] 前記キャパシタの一方の電極に標準電圧を印加する電圧印加回路 （
3 2） を備え、
前記電圧印加回路は、 前記出力側スイッチと前記第 1差動電圧検出 回路とを接続する接続線 （!- ） に接続され、 前記出力側スイッチを 介して前記 _方の電極に前記標準電圧を印加する状態と、 前記標準電 圧を印加しない状態とを切り替える印加スイッチ （3 ） を有し、 前記第 1差動電圧検出回路は、 前記出力側スイッチを開状態とし、 前記印加スイッチを閉状態とした場合における第 4電圧 （ 巳） を出 力し、
前記故障判定部は、 前記第 4電圧及び前記標準電圧に基づいて前記 電圧印加回路の故障を判定する請求項 1から請求項 5までのいずれか _項に記載の電圧検出装置。
[請求項 7] 前記キャパシタは、 直列接続された第 1キャパシタ （〇八八） と第
2キャパシタ （〇八巳） とを有し、
前記第 1キャパシタと前記第 2キャパシタとを接続する接続点 （ 4） は、 前記第 3基準電圧が供給される前記電圧出力回路の入力端子 （3 0巳） に接続され、
前記接続点に標準電圧を印加する電圧印加回路 （3 2） を備え、 前記電圧印加回路は、 前記接続点に前記標準電圧を印加する状態と 、 印加しない状態とを切り替える印加スイッチ （3 \^/乂） を有し、 前記故障判定部は、 前記印加スイツチを閉状態とした場合における \¥0 2020/175499 46 卩（：17 2020 /007545 前記第 3電圧及び前記標準電圧に基づいて前記電圧印加回路の故障を 判定する請求項 1から請求項 5までのいずれか一項に記載の電圧検出 装置。
PCT/JP2020/007545 2019-02-28 2020-02-25 電圧検出装置 Ceased WO2020175499A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080016965.3A CN113574395B (zh) 2019-02-28 2020-02-25 电压检测装置
US17/459,308 US11913997B2 (en) 2019-02-28 2021-08-27 Voltage detection apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-036809 2019-02-28
JP2019036809A JP7040480B2 (ja) 2019-02-28 2019-02-28 電圧検出装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/459,308 Continuation US11913997B2 (en) 2019-02-28 2021-08-27 Voltage detection apparatus

Publications (1)

Publication Number Publication Date
WO2020175499A1 true WO2020175499A1 (ja) 2020-09-03

Family

ID=72239916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/007545 Ceased WO2020175499A1 (ja) 2019-02-28 2020-02-25 電圧検出装置

Country Status (4)

Country Link
US (1) US11913997B2 (ja)
JP (1) JP7040480B2 (ja)
CN (1) CN113574395B (ja)
WO (1) WO2020175499A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021005599T5 (de) * 2020-12-22 2023-08-03 Hitachi Astemo, Ltd. Spannungsermittlungsschaltung
DE102022121923A1 (de) 2022-08-30 2024-02-29 Cariad Se Erfassen einer elektrischen zellenspannung einer einzelnen batteriezelle einer reihenschaltung von batteriezellen
DE102023113205A1 (de) * 2023-05-19 2024-11-21 EA Elektro-Automatik GmbH & Co. KG Vorrichtung zum Testen eines elektrischen Energiespeichers
CN121844214A (zh) * 2023-10-18 2026-04-10 安斯泰莫株式会社 电压检测电路和电压检测电路的增益故障检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582241A (ja) * 1991-09-24 1993-04-02 Omron Corp 負荷断検出器
JPH1198702A (ja) * 1997-09-24 1999-04-09 Denso Corp バッテリの異常検出装置及び電池パック
JP2005057677A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp 断線及び短絡検出回路
JP2008249642A (ja) * 2007-03-30 2008-10-16 Nec Corp ショート検出回路及びショート／オープン検出回路並びにこれらの検出方法
JP2013124927A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp バッテリ監視装置
WO2013161067A1 (ja) * 2012-04-27 2013-10-31 日立ビークルエナジー株式会社 電池監視装置および電池システム監視装置
JP2016048174A (ja) * 2014-08-27 2016-04-07 株式会社デンソー 電圧監視装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329749B2 (ja) * 1998-10-20 2002-09-30 株式会社デンソー 組み電池の電圧検出装置
JP4210030B2 (ja) * 2000-11-02 2009-01-14 パナソニック株式会社 積層電圧計測装置
JP2003014828A (ja) * 2001-06-27 2003-01-15 Osaka Gas Co Ltd 蓄電装置における電圧検出装置
JPWO2013161069A1 (ja) * 2012-04-27 2015-12-21 パナソニックＩｐマネジメント株式会社 太陽電池モジュール及び太陽電池モジュールの製造方法
JP5846092B2 (ja) * 2012-09-28 2016-01-20 株式会社デンソー 電圧検出装置
JP6303977B2 (ja) 2014-10-27 2018-04-04 株式会社デンソー 電池電圧検出装置
JP2017032349A (ja) * 2015-07-30 2017-02-09 矢崎総業株式会社 二次電池状態検出装置
JP7293714B2 (ja) * 2019-02-25 2023-06-20 株式会社デンソー 電圧検出装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582241A (ja) * 1991-09-24 1993-04-02 Omron Corp 負荷断検出器
JPH1198702A (ja) * 1997-09-24 1999-04-09 Denso Corp バッテリの異常検出装置及び電池パック
JP2005057677A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp 断線及び短絡検出回路
JP2008249642A (ja) * 2007-03-30 2008-10-16 Nec Corp ショート検出回路及びショート／オープン検出回路並びにこれらの検出方法
JP2013124927A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp バッテリ監視装置
WO2013161067A1 (ja) * 2012-04-27 2013-10-31 日立ビークルエナジー株式会社 電池監視装置および電池システム監視装置
JP2016048174A (ja) * 2014-08-27 2016-04-07 株式会社デンソー 電圧監視装置

Also Published As

Publication number Publication date
CN113574395A (zh) 2021-10-29
JP7040480B2 (ja) 2022-03-23
US11913997B2 (en) 2024-02-27
JP2020139881A (ja) 2020-09-03
CN113574395B (zh) 2024-07-23
US20210389380A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
WO2020175499A1 (ja) 電圧検出装置
US9874592B2 (en) Abnormality detection circuit for power storage device, and power storage device including same
US8489347B2 (en) Battery pack monitoring apparatus
US7626359B2 (en) Apparatus and method for charging and discharging serially-connected batteries
US11750014B2 (en) Battery control system
US20120176160A1 (en) Semiconductor circuit, battery cell monitoring system, computer readable medium storing diagnostic program and diagnostic method
US20150048795A1 (en) Charge control apparatus and charge control method
JP2015083960A (ja) 異常検出装置
CN105322601A (zh) 电池系统
US10778015B2 (en) Voltage detection apparatus
US20220060030A1 (en) Power Feeding Control Device, Power Feeding System, and Power Feeding Method
CN102859374B (zh) 车辆的车载电网和车载电网的控制设备
JP2008295184A (ja) 充電装置
CN114889429A (zh) 一种自适应供电设备及电动汽车
KR20230036799A (ko) 융접합 보호 모듈 및 이를 포함하는 배터리 시스템
US10305128B2 (en) Cell system and control method for cell system
CN117590217A (zh) 用于电动车辆的主负继电器粘连检测系统及检测方法
CN114981121B (zh) 电池系统和应用于该电池系统的熔接防止方法
US20220268848A1 (en) Battery management system
CN117310476A (zh) 继电器检测电路、方法以及车辆
JP2020148743A (ja) 電圧検出装置
JP2020134465A (ja) 電圧検出装置
US20200152947A1 (en) Battery System Monitoring Device and Battery Pack
JP2019138870A (ja) 電圧検出装置
EP4395116A1 (en) Active balancer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20762615

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20762615

Country of ref document: EP

Kind code of ref document: A1