WO2020129314A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020129314A1
WO2020129314A1 PCT/JP2019/033797 JP2019033797W WO2020129314A1 WO 2020129314 A1 WO2020129314 A1 WO 2020129314A1 JP 2019033797 W JP2019033797 W JP 2019033797W WO 2020129314 A1 WO2020129314 A1 WO 2020129314A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
display device
electrodes
pixels
pressing force
Prior art date
Application number
PCT/JP2019/033797
Other languages
English (en)
French (fr)
Inventor
雄飛 柿木
高田　直樹
中西　貴之
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2020129314A1 publication Critical patent/WO2020129314A1/ja
Priority to US17/347,588 priority Critical patent/US11448933B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
    • G01L1/142—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
    • G01L1/146—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors for measuring force distributions, e.g. using force arrays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present invention relates to a display device.
  • a touch detection device that can detect an external proximity object, which is a so-called touch panel, has been receiving attention.
  • the touch panel is used as a display device by being attached to or integrated with a display device such as a liquid crystal display device.
  • a pressing force detection device that can detect a pressing force (force) applied to the display surface of the display device has also been used.
  • a configuration is known in which the pressing force is detected based on the amount of change in capacitance due to the change in the distance between the detection electrode and the reference potential layer (see, for example, Patent Document 1).
  • a configuration including a backlight unit between the detection electrode and the reference potential layer is disclosed.
  • a direct type backlight unit or the like when used, the distance between the detection electrode and the reference potential layer becomes large, the capacitance becomes small, and the amount of change in the capacitance cannot be detected. there is a possibility.
  • a layer for providing an electrode for detecting the pressing force is required on the display panel, which may cause an increase in cost due to an increase in processes.
  • An object of the present invention is to provide a display device that can obtain a configuration for detecting a pressing force applied to a display surface at low cost.
  • a display device has a display region in which a plurality of pixels are arranged in a row direction and a column direction, a plurality of gate lines extending in the row direction, the gate lines being connected to the plurality of pixels, and a column direction.
  • a plurality of signal lines extending and connected to the plurality of pixels, a plurality of pixel electrodes provided in the plurality of pixels, a plurality of first electrodes facing the pixel electrodes, and a plurality of the first plurality of electrodes.
  • a plurality of auxiliary wirings respectively connected to the electrodes, a second electrode provided in the same layer as the auxiliary wiring and overlapping the signal line, and a first electrostatic generated at least between the second electrode and the signal line.
  • a detection circuit that detects the pressing force applied to the display area based on the capacitance.
  • a display device includes a display region in which a plurality of pixels are arranged in a row direction and a column direction, a plurality of gate lines extending in the row direction, the gate lines being connected to the plurality of pixels, and a column.
  • a plurality of signal lines extending in a direction and connected to the plurality of pixels, a plurality of pixel electrodes provided in the plurality of pixels, a plurality of first electrodes facing the pixel electrodes, and a plurality of the plurality of first electrodes
  • a plurality of auxiliary wirings respectively connected to the first electrode, a second electrode provided in the same layer as the signal line and overlapping the gate line, and a first electrode generated at least between the second electrode and the gate line.
  • a detection circuit for detecting the pressing force applied to the display area based on the electrostatic capacity.
  • a display device includes a display region in which a plurality of pixels are arranged in a row direction and a column direction, a plurality of gate lines extending in the row direction, the gate lines being connected to the plurality of pixels, and a column.
  • a plurality of signal lines extending in a direction and connected to the plurality of pixels, a plurality of pixel electrodes provided in the plurality of pixels, a plurality of first electrodes facing the pixel electrodes, and a plurality of the plurality of first electrodes
  • a plurality of auxiliary wirings respectively connected to the first electrodes, a second electrode provided in a frame region outside the display region, a second electrode provided in the frame region, and arranged to face one surface of the second electrode.
  • a first reference electrode, and a detection circuit that detects a pressing force applied to the display region based on a first capacitance generated between at least the second electrode and the first reference electrode.
  • FIG. 1 is a block diagram showing a configuration example of a display device according to the first embodiment.
  • FIG. 2 is a sectional view showing a schematic sectional structure of the display device.
  • FIG. 3 is a plan view showing a configuration example of a pixel.
  • FIG. 4 is a sectional view taken along the line A1-A2 of FIG.
  • FIG. 5A is a plan view of a first example schematically showing a TFT substrate that constitutes the display device according to the first exemplary embodiment.
  • FIG. 5B is a plan view of a second example schematically showing the TFT substrate that constitutes the display device according to the first exemplary embodiment.
  • FIG. 5C is a plan view of a third example schematically showing the TFT substrate that constitutes the display device according to the first exemplary embodiment.
  • FIG. 6 is a plan view showing a configuration example of the second electrode according to the first embodiment.
  • FIG. 7 is a plan view showing a configuration example different from that of FIG. 6 of the second electrode according to the first embodiment.
  • FIG. 8 is a sectional view taken along line B1-B2 of FIG.
  • FIG. 9 is a diagram showing an example of the connection configuration of the detection circuit.
  • FIG. 10 is a diagram illustrating a self-capacitance detection method.
  • FIG. 11 is a first example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 12 is a second example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 11 is a first example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 12 is a second example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 13 is a third example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 14 is a fourth example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 15 is a flowchart showing an example of the detection operation of the display device according to the first embodiment.
  • FIG. 16 is a block diagram showing a configuration example of the display device according to the second embodiment.
  • FIG. 17 is a plan view showing a configuration example of the second electrode according to the second embodiment.
  • FIG. 18 is a sectional view taken along the line C1-C2 of FIG.
  • FIG. 21 is a first example of a timing chart showing an operation example of the display device according to the second exemplary embodiment.
  • FIG. 22 is a second example of a timing chart showing an operation example of the display device according to the second exemplary embodiment.
  • FIG. 23 is a block diagram showing a configuration example of the display device according to the third embodiment.
  • FIG. 24 is a first example of a timing chart showing an operation example of the display device according to the third exemplary embodiment.
  • FIG. 25 is a second example of a timing chart showing an operation example of the display device according to the third exemplary embodiment.
  • FIG. 1 is a block diagram showing a configuration example of a display device according to the first embodiment.
  • the display device 1 includes a display area 11 a for displaying an image, a gate line drive circuit 12, a signal line drive circuit 13, and a detection circuit 41 on a display panel 10.
  • the display panel 10 is a so-called in-cell type device in which a capacitive touch sensor is integrated in the display area 11a.
  • a capacitance type touch sensor in the display panel 10 means, for example, that some members such as the substrate and electrodes in the display area 11a are part of the substrate and electrodes used as the touch sensor. Including use as a member of.
  • the display area 11a is provided with a plurality of pixels Pix arranged in the row direction (Dx direction) and the column direction (Dy direction). Although FIG. 1 shows only some of the pixels Pix, the pixels Pix are arranged over the entire display area 11a. It should be noted that the present embodiment exemplifies a configuration using a liquid crystal display element as a display element, but the present disclosure is not limited by the form of the display element.
  • Each pixel Pix includes a pixel electrode 22 and a pixel transistor Tr.
  • the pixel transistor Tr is configured by a thin film transistor, and is configured by, for example, an n-channel MOS (Metal Oxide Semiconductor) type TFT.
  • the source of the pixel transistor Tr is connected to the signal line SGL, the gate is connected to the gate line GCL, and the drain is connected to the pixel electrode 22.
  • the pixel Pix is connected to another pixel Pix by the gate line GCL extending in the row direction (Dx direction).
  • the gate line GCL is connected to the gate line drive circuit 12, and the gate signal GATE (1, 2,..., P) is supplied from the gate line drive circuit 12.
  • the pixel Pix is connected to other pixels Pix by the signal line SGL extending in the column direction (Dy direction).
  • the signal line SGL is connected to the signal line drive circuit 13, and the pixel signal SIG (1, 2,..., Q) is supplied from the signal line drive circuit 13.
  • the gate line drive circuit 12 supplies gate signals GATE (1, 2,..., P) to the gates of the pixel transistors Tr of the pixels Pix in the 1, 2,. Is a circuit for supplying. Further, the gate line drive circuit 12 has a function of supplying the fixed potential Vfix to the gate line GCL.
  • the fixed potential Vfix may be, for example, the GND potential.
  • the signal line drive circuit 13 is a circuit that supplies the pixel signal SIG (1, 2,..., Q) to the source of the pixel transistor Tr of each pixel Pix via the signal line SGL.
  • the signal line drive circuit 13 simultaneously supplies the pixel signals SIG (1, 2,..., Q) to the pixels Pix of 1, 2,. Further, the signal line drive circuit 13 has a function of supplying the fixed potential Vfix to the signal line SGL.
  • the detection circuit 41 has, as operation modes in the display device 1, a display mode in which an image is displayed in the display area 11a and two detection modes of touch detection and pressing force detection.
  • touch detection means the position of the detected object in a state where the detected object is in contact with the display surface or in a state where the detected object is close enough to be regarded as contact (hereinafter, also referred to as “touch detection state”). Or to detect movement.
  • the pressing force detection means that the pressing force applied to the display surface by the detected object is detected while the detected object is in contact with the display surface.
  • a first electrode COML is provided in the display area 11a.
  • the first electrode COML is provided in a region within a broken line that overlaps the display region 11a in the direction (Dz direction) orthogonal to the row direction (Dx direction) and the column direction (Dy direction).
  • the display area 11a is provided with a second electrode EL for detecting the pressing force applied to the display surface.
  • the second electrode EL is provided in a region within a chain line that overlaps the display region 11a in the direction (Dz direction) orthogonal to the row direction (Dx direction) and the column direction (Dy direction).
  • the detection circuit 41 is a circuit that supplies various signals or potentials to the first electrode COML and the second electrode EL according to the operation mode.
  • the detection circuit 41 supplies the common potential Vcomdc for the pixel electrode 22 to the first electrode COML.
  • the first electrode COML functions as a common electrode for the pixel electrode 22 when displaying an image in the display area 11a.
  • the detection circuit 41 supplies the touch detection signal Vcom to the first electrode COML.
  • the first electrode COML functions as a sensor electrode when performing touch detection.
  • the detection circuit 41 supplies the pressing force detection signal Vfd to the second electrode EL.
  • the second electrode EL functions as a sensor electrode when detecting the pressing force.
  • the detection circuit 41 also has a function of supplying the fixed potential Vfix and the guard signal Vgd to the first electrode COML. Further, the detection circuit 41 has a function of supplying the fixed potential Vfix and the guard signal Vgd to the second electrode EL.
  • the touch detection signal Vcom, the pressing force detection signal Vfd, and the guard signal Vgd have the same waveform and are synchronized with each other.
  • the gate line drive circuit 12, the signal line drive circuit 13, and the detection circuit 41 may each be configured by an individual device (IC), or one or a plurality of devices (in which the above-described plurality of functions are integrated ( IC).
  • IC integrated circuit
  • the present disclosure is not limited to the configurations of the gate line drive circuit 12, the signal line drive circuit 13, and the detection circuit 41.
  • FIG. 2 is a sectional view showing a schematic sectional structure of the display device.
  • FIG. 3 is a plan view showing a configuration example of a pixel.
  • FIG. 4 is a sectional view taken along the line A1-A2 of FIG.
  • FIG. 5A is a plan view of a first example schematically showing a TFT substrate that constitutes the display device according to the first exemplary embodiment.
  • FIG. 5B is a plan view of a second example schematically showing the TFT substrate that constitutes the display device according to the first exemplary embodiment.
  • FIG. 5C is a plan view of a third example schematically showing the TFT substrate that constitutes the display device according to the first exemplary embodiment.
  • the display device 1 includes a pixel substrate 2, a counter substrate 3 arranged to face the surface of the pixel substrate 2 in a direction perpendicular to the surface, and a pixel substrate 2 and a counter substrate 3.
  • the liquid crystal layer 6 is provided.
  • the pixel substrate 2 includes a TFT (Thin Film Transistor) substrate 21 as a circuit substrate, a plurality of pixel electrodes 22, a plurality of first electrodes COML, a pixel electrode 22 and a first electrode COML. And an insulating layer 24 that insulates the.
  • the plurality of pixel electrodes 22 are arranged in a matrix above the TFT substrate 21.
  • the first electrode COML is provided between the TFT substrate 21 and the pixel electrode 22.
  • a polarizing plate 35B is provided below the TFT substrate 21 via an adhesive layer (not shown).
  • the first electrode COML is provided in the display area 11 a of the TFT substrate 21.
  • a plurality of first electrodes COML are arranged in the display area 11a. More specifically, the plurality of first electrodes COML are arranged side by side in the direction along the long side of the display region 11a (Dx direction) and the direction along the short side of the display region 20 (Dy direction). ing.
  • Each first electrode COML has a substantially square shape in plan view.
  • the first electrode COML is made of, for example, a light-transmitting conductive material such as ITO (Indium Tin Oxide).
  • a plurality of pixel electrodes 22 are arranged in a matrix at positions corresponding to one first electrode COML.
  • the pixel electrode 22 has an area smaller than that of the first electrode COML.
  • FIG. 5 illustrates only part of the first electrode COML and the pixel electrode 22, the first electrode COML and the pixel electrode 22 are arranged over the entire display area 11a.
  • the plurality of first electrodes COML extending in the direction along the short side of the display region 20 (Dy direction) is the long side of the display region 11a. It may be a mode in which the first electrodes COML are provided side by side in the direction along the direction (Dx direction), or like the third example shown in FIG. 5C, a mode in which one first electrode COML is provided over the entire display region 11a. May be
  • the counter substrate 3 includes a counter substrate 31 and a color filter 32 formed on one surface of the counter substrate 31.
  • a polarizing plate 35A is provided above the color filter 32 via an adhesive layer (not shown).
  • the TFT substrate 21 and the counter substrate 31 are arranged to face each other with a predetermined gap.
  • a liquid crystal layer 6 is provided as a display function layer in the space between the TFT substrate 21 and the counter substrate 31.
  • the liquid crystal layer 6 modulates light passing therethrough according to the state of the electric field, and for example, a horizontal electric field mode liquid crystal such as IPS (in-plane switching) including FFS (fringe field switching) is used.
  • An alignment film may be provided between the liquid crystal layer 6 and the pixel substrate 2, and between the liquid crystal layer 6 and the counter substrate 3.
  • Wirings such as a pixel transistor Tr of each pixel Pix, a signal line SGL that supplies a pixel signal SIG to each pixel electrode 22 and a gate line GCL that supplies a gate signal GATE that drives each pixel transistor Tr are formed on the TFT substrate 21.
  • the signal line SGL and the gate line GCL extend in a plane parallel to the surface of the TFT substrate 21.
  • the area surrounded by the gate line GCL and the signal line SGL is a pixel Pix.
  • the pixel Pix is provided including a region where the pixel electrode 22 and the first electrode COML overlap.
  • the pixel electrode 22 is connected to the signal line SGL via the pixel transistor Tr, respectively.
  • the pixel electrode 22 has a plurality of strip electrodes 22a and a connecting portion 22b.
  • the strip electrodes 22a are provided along the signal line SGL, and a plurality of strip electrodes 22a are arranged in the direction along the gate line GCL.
  • the connecting portion 22b connects the end portions of the strip electrode 22a.
  • the pixel electrode 22 has five strip electrodes 22a, the pixel electrode 22 is not limited to this, and may have four strip electrodes 22a or less or six strip electrodes 22a.
  • the pixel electrode 22 may have two strip electrodes 22a.
  • the pixel transistor Tr includes a semiconductor layer 61, a source electrode 62, a drain electrode 63, and a gate electrode 64. Further, the light shielding layer 65 is provided below the semiconductor layer 61.
  • the light shielding layer 65 is provided on the substrate 121.
  • the insulating layer 58a is provided on the substrate 121 so as to cover the light shielding layer 65.
  • a semiconductor layer 61 is provided on the insulating layer 58a.
  • a gate electrode 64 (gate line GCL) is provided on the semiconductor layer 61 via an insulating layer 58b.
  • the drain electrode 63 and the source electrode 62 (signal line SGL) are provided on the gate electrode 64 (gate line GCL) via the insulating layer 58c.
  • the first electrode COML is provided on the drain electrode 63 and the source electrode 62 (signal line SGL) via the insulating layers 58d and 58e.
  • the pixel electrode 22 is provided on the first electrode COML via the insulating layer 24.
  • An alignment film 34 is provided on the pixel electrode 22.
  • the alignment film 33 faces the alignment film 34 with the liquid crystal layer 6 interposed therebetween.
  • An auxiliary wiring 50 which will be described later, is provided on the insulating layer 58d.
  • the pixel electrode 22 is connected to the drain electrode 63 of the pixel transistor Tr via the contact hole H11.
  • the semiconductor layer 61 is connected to the drain electrode 63 via the contact hole H12.
  • the semiconductor layer 61 intersects with the gate electrode 64 in a plan view.
  • the gate electrode 64 is connected to the gate line GCL and is provided so as to project from one side of the gate line GCL.
  • the semiconductor layer 61 extends to a position overlapping the source electrode 62 and is electrically connected to the source electrode 62 through the contact hole H13.
  • the source electrode 62 is connected to the signal line SGL and protrudes from one side of the signal line SGL.
  • the material of the semiconductor layer 61 known materials such as polysilicon and oxide semiconductor can be used.
  • TAOS Transparent Amorphous Oxide Semiconductor, transparent amorphous oxide semiconductor
  • the ability to hold the voltage for image display for a long time (holding ratio) is good, and the display quality can be improved.
  • a known insulating material can be used as a material for the insulating layers 24, 58a, 58b, 58c, 58d, 58e.
  • TEOS Tetra Ethyl Ortho Silicate
  • SiO 2 silicon oxide film
  • a channel portion (not shown) is provided in a portion overlapping the gate electrode 64. It is preferable that the light-shielding layer 65 is provided at a position overlapping the channel portion and has a larger area than the channel portion. Since the light shielding layer 65 is provided, the light that enters the semiconductor layer 61 from the backlight is shielded.
  • FIG. 6 is a plan view showing a configuration example of the second electrode according to the first embodiment.
  • FIG. 7 is a plan view showing a configuration example different from that of FIG. 6 of the second electrode according to the first embodiment.
  • FIG. 8 is a sectional view taken along line B1-B2 of FIG. 6 to 8, each constituent element of the pixel Pix shown in FIG. 3 is omitted.
  • the second electrode EL according to the first embodiment is provided on the insulating layer 58d.
  • the second electrode EL includes a plurality of branch electrodes 411 overlapping the signal line SGL.
  • the plurality of branch electrodes 411 are provided in parallel with the auxiliary wiring 50 connected to the first electrode COML in the same layer.
  • the first electrode COML and the auxiliary wiring 50 are not electrically connected.
  • the auxiliary wiring 50 is connected to the first electrode COML via the contact hole H21.
  • the auxiliary wiring 50 like the branch electrode 411, is provided so as to overlap the signal line SGL.
  • the "same layer” is a layer formed by the same process and the same material.
  • the plurality of branch electrodes 411 are connected to the branch wiring 412 overlapping the gate line GCL.
  • the branch wiring 412 overlaps the signal line SGL and is connected to the wiring 410 drawn from the display area 11a.
  • a plurality of second electrodes EL are provided in the display area 11a.
  • one second electrode EL overlaps one first electrode COML, but the correspondence relationship between the first electrode COML and the second electrode EL is this.
  • one second electrode EL may overlap four first electrodes COML, or the first electrode COML in which the second electrodes EL do not overlap each other. It may exist.
  • FIG. 9 is a diagram showing an example of the connection configuration of the detection circuit.
  • FIG. 9 exemplifies a configuration having M first electrodes COML and N second electrodes EL.
  • the detection circuit 41 performs the touch detection and the pressing force detection by using a so-called self-capacitance detection method. Specifically, the detection circuit 41 performs touch detection based on the electrostatic capacitance (fourth electrostatic capacitance) generated between the first electrode COML and the detected body. Further, specifically, the detection circuit 41 performs the pressing force detection based on the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode EL and the signal line SGL.
  • FIG. 10 is a diagram for explaining the detection method of the self-capacitance method.
  • the electrostatic capacitance first electrostatic capacitance generated between the second electrode EL and the signal line SGL will be described.
  • the electrode E1 corresponds to the signal line SGL. Further, in FIG. 10, the electrode E2 corresponds to the second electrode EL. Further, in FIG. 10, the distance t between the electrode E1 and the electrode E2 corresponds to the thickness of the insulating layer 58d.
  • the electrode E1 (signal line SGL) is set to a fixed potential (here, the GND potential).
  • a predetermined potential is supplied to the electrode E2 (second electrode EL) when no pressing force is applied to the display surface, as shown in the upper diagram of FIG. 10, the electrode E1 (signal line SGL) and the electrode E2 (second electrode EL).
  • a capacitance C1 is generated between the two electrodes EL).
  • the width L of the electrode E1 (signal line SGL) and the electrode E2 (second electrode EL) extends by ⁇ L ( L+ ⁇ L).
  • the areas of the electrode E1 (signal line SGL) and the electrode E2 (second electrode EL) increase.
  • the distance t between the electrode E1 (signal line SGL) and the electrode E2 (second electrode EL) is narrowed by ⁇ t (t ⁇ t).
  • the electrostatic capacitance C2 generated between the electrode E1 (signal line SGL) and the electrode E2 (second electrode EL) is larger than the electrostatic capacitance C1 when the display surface is not pressed. .. Therefore, by detecting the difference ⁇ C between the electrostatic capacitance C2 when the pressing force is applied to the display surface and the electrostatic capacitance C1 when the pressing force is not applied to the display surface, the pressing force is applied to the display surface. It can be determined whether force is being applied.
  • a known method can be used as a specific detection method of the self-capacitance method described above. A description of a specific method in the self-capacitance detection method and a pressing force calculation method in an operation example described later will be omitted here.
  • FIG. 11 is a first example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • FIG. 11 shows an example in which the display period Pd, the touch detection period Pt, and the pressing force detection period Pf are time-divisionally executed in one frame period (1F).
  • a touch detection period Pt (or a detection period Pt/Pf described later) is provided for each of the first electrodes COML(1), (2),... (M) in one frame period (1F) Indicates.
  • the detection circuit 41 supplies the common potential Vcomdc to the pixel electrode 22 to the first electrode COML. Further, in the display period Pd, the detection circuit 41 supplies the fixed potential Vfix to the second electrode EL.
  • the fixed potential Vfix is, for example, the GND potential. Accordingly, the display device 1 can perform stable image display without being affected by the second electrode EL.
  • the detection circuit 41 supplies the touch detection signal Vcom to the first electrode COML that performs touch detection. Further, in the touch detection period Pt, the detection circuit 41 supplies the guard signal Vgd to the second electrode EL.
  • the guard signal Vgd is a signal having the same waveform as the touch detection signal Vcom and synchronized with the touch detection signal Vcom. Accordingly, the display device 1 can perform stable touch detection without being affected by the second electrode EL.
  • the detection circuit 41 supplies the pressing force detection signal Vfd to the second electrode EL during the pressing force detection period Pf. Further, in the pressing force detection period Pf, the detection circuit 41 supplies the guard signal Vgd to all the first electrodes COML. At this time, the signal line SGL is supplied with the fixed potential Vfix from the signal line driving circuit 13. As a result, the display device 1 can perform stable pressing force detection without being affected by the first electrode COML and the signal line SGL.
  • FIG. 12 is a second example of a timing chart showing an operation example of the display device according to the first embodiment.
  • FIG. 12 shows an example in which, in one frame period (1F), the display period Pd and the detection period Pt/Pf in which the touch detection and the pressing force detection are performed at the same time are alternately performed in a time division manner. Further, in the second example shown in FIG. 12, as shown in FIGS. 6 and 8, an operation example is shown in which one second electrode EL overlaps one first electrode COML.
  • the detection circuit 41 supplies the touch detection signal Vcom to the first electrode COML that performs touch detection. Further, in the detection period Pt/Pf, the detection circuit 41 supplies the pressing force detection signal Vfd to the second electrode EL corresponding to the first electrode COML performing the touch detection, and performs the touch detection.
  • the fixed potential Vfix is supplied to the second electrode EL with respect to the second electrode EL corresponding to the non-existing first electrode COML.
  • the signal line SGL is supplied with the fixed potential Vfix from the signal line driving circuit 13.
  • the display device 1 can perform stable touch detection and pressing force detection without being affected by the signal line SGL.
  • FIG. 13 is a third example of a timing chart showing an operation example of the display device according to the first embodiment.
  • FIG. 14 is a fourth example of a timing chart showing an operation example of the display device according to the first exemplary embodiment.
  • the electrostatic capacitance first electrostatic capacitance generated between the second electrode EL and the signal line SGL, and the second electrode EL and the first electrode
  • the first example and FIG. 11 shown in FIG. 11 in that the pressing force is detected based on the electrostatic capacity (third electrostatic capacity) that is the sum of the electrostatic capacity (second electrostatic capacity) generated with COML. This is different from the second example shown in FIG.
  • the display period Pd, the touch detection period Pt, and the pressing force detection period Pf are time-divisionally executed in one frame period (1F). An example is shown.
  • the detection circuit 41 is the first shown in FIG. 11 in that the detection circuit 41 supplies the fixed potential Vfix to all the first electrodes COML. It differs from the example. Thereby, the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode EL and the signal line SGL and the electrostatic capacitance (second electrostatic capacitance) generated between the second electrode EL and the first electrode COML.
  • the pressing force can be detected based on the electrostatic capacity (third electrostatic capacity) obtained by adding the (capacity) to the detection accuracy, and the detection accuracy can be improved as compared with the first example shown in FIG.
  • the display period Pd and the detection period Pt/Pf for simultaneously performing touch detection and pressing force detection are time-divided.
  • the fourth example shown in FIG. 14 shows an operation example in a mode in which one second electrode EL overlaps one first electrode COML, similarly to the second example shown in FIG.
  • the detection circuit 41 supplies the touch detection signal Vcom to the first electrode COML that performs touch detection, and the first electrode that does not perform touch detection.
  • a fixed potential Vfix is supplied to COML.
  • the detection circuit 41 supplies the guard signal Vgd to the second electrode EL corresponding to the first electrode COML that is performing touch detection, and the first electrode that is not performing touch detection.
  • the pressing force detection signal Vfd is supplied to the second electrode EL corresponding to the electrode COML.
  • stable touch detection can be performed without being affected by the second electrode EL in touch detection.
  • stable pressing force detection can be performed without being affected by the first electrode COML in pressing force detection.
  • the pressing force can be detected based on the electrostatic capacitance (third electrostatic capacitance) obtained by adding the electrostatic capacitance (second electrostatic capacitance) generated between the EL and the first electrode COML.
  • the detection accuracy can be improved as compared with the second example shown in FIG.
  • FIG. 15 is a flowchart showing an example of the detection operation of the display device according to the first embodiment.
  • Cf is the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode EL and the signal line SGL, or the static capacitance generated between the second electrode EL and the signal line SGL.
  • Capacitance (third capacitance) obtained by adding capacitance (first capacitance) and capacitance (second capacitance) generated between the second electrode EL and the first electrode COML. , That is, the electrostatic capacity used for the pressing force detection.
  • Cfref represents a capacitance reference value in pressing force detection.
  • Ct represents the electrostatic capacitance (fourth electrostatic capacitance) generated between the first electrode COML and the detection target, that is, the electrostatic capacitance used for touch detection.
  • the detection circuit 41 first detects the capacitance Cf (step S101), and sets the capacitance Cf as the capacitance reference value Cfref (step S102).
  • the detection circuit 41 detects the electrostatic capacitance Cf and the electrostatic capacitance Ct (step S103).
  • the detection circuit 41 determines whether or not the touch detection state is set based on the electrostatic capacitance Ct (step S104). If it is not in the touch detection state (step S104; No), the process returns to step S102.
  • step S104 If it is in the touch detection state (step S104; Yes), the detection circuit 41 obtains the difference ⁇ Cf between the capacitance reference value Cfref and the capacitance Cf (step S105), and obtains the difference between the obtained capacitance reference value Cfref and the static capacitance reference value Cfref.
  • the pressing force is calculated based on the difference ⁇ Cf from the capacitance Cf (step S106). After that, the process returns to step S103, and the processes of steps S102 to S106 are repeated.
  • step S104 when the touch detection state is not set (step S104; No), the electrostatic capacitance Cf at that time is set as the electrostatic capacitance reference value Cfref in the pressing force detection (step S102).
  • the error in the detected value due to the thermal expansion of the insulating layer 58d is corrected.
  • the plurality of pixels Pix are arranged in the row direction (Dx direction) and the column direction (Dy direction), and the display area 11a extends in the row direction (Dx direction).
  • the plurality of gate lines GCL connected to the plurality of pixels Pix, the plurality of signal lines SGL extending in the column direction (Dy direction) and connected to the plurality of pixels Pix, and the plurality of pixels Pix are provided.
  • the pressing force applied to the display area 11a is detected based on the second electrode EL overlapping the signal line SGL and the electrostatic capacitance (first electrostatic capacitance) generated at least between the second electrode EL and the signal line SGL.
  • a detection circuit 41 is based on the second electrode EL overlapping the signal line SGL and the electrostatic capacitance (first electrostatic capacitance) generated at least between the second electrode EL and the signal line SGL.
  • FIG. 16 is a block diagram showing a configuration example of the display device according to the second embodiment.
  • FIG. 17 is a plan view showing a configuration example of the second electrode according to the second embodiment.
  • FIG. 18 is a sectional view taken along the line C1-C2 of FIG.
  • FIG. 19 is an enlarged view of the area D shown in FIG. 20 is a sectional view taken along the line E1-E2 of FIG. It should be noted that duplicate description will be omitted for the same or the same components as in the first embodiment. 17 to 19, the constituent elements of the pixel Pix shown in FIG. 3 are omitted.
  • the second electrode ELa is provided on the signal line layer 53.
  • a plurality of second electrodes ELa are provided in the display area 11a.
  • the second electrode ELa As shown in FIGS. 17 to 20, the second electrode ELa according to the second embodiment includes a plurality of branch electrodes 411a overlapping the gate line GCL.
  • the plurality of branch electrodes 411a are connected to the first branch wiring 412a overlapping the signal line SGL.
  • the plurality of first branch wirings 412a are connected to the second branch wiring 412b overlapping the gate line GCL.
  • the first branch wiring 412a and the second branch wiring 412b are provided on the insulating layer 58d.
  • the first branch wiring 412a and the second branch wiring 412b are features that correspond to the “wiring region” according to the present disclosure.
  • each branch electrode 411a is provided between the signal lines SGL in plan view. As shown in FIGS. 19 and 20, one end of each branch electrode 411a is connected to the first branch wiring 412a via a contact hole H31.
  • the first branch wiring 412a is connected to the wiring 410a, which overlaps the signal line SGL and is drawn from the display area 11a, via the second branch wiring 412b.
  • the detection circuit 41a detects the pressing force based on the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode ELa and the gate line GCL. That is, the electrode E1 shown in FIG. 10 corresponds to the gate line GCL. The electrode E2 shown in FIG. 10 corresponds to the second electrode ELa. The distance t between the electrode E1 and the electrode E2 shown in FIG. 10 corresponds to the thickness of the insulating layer 58c.
  • FIG. 21 is a first example of a timing chart showing an operation example of the display device according to the second embodiment.
  • FIG. 21 shows an example in which the display period Pd, the touch detection period Pt, and the pressing force detection period Pf are time-divisionally executed in one frame period (1F).
  • the detection circuit 41a supplies the common potential Vcomdc for the pixel electrode 22 to the first electrode COML, as in the first embodiment.
  • the detection circuit 41a supplies the fixed potential Vfix to the second electrode ELa.
  • the detection circuit 41a supplies the touch detection signal Vcom to the first electrode COML that performs touch detection. Further, in the touch detection period Pt, the detection circuit 41a supplies the guard signal Vgd to the second electrode ELa. Accordingly, the display device 1a can perform stable touch detection without being affected by the second electrode ELa.
  • the detection circuit 41a supplies the pressing force detection signal Vfd to the second electrode ELa during the pressing force detection period Pf. Further, during the pressing force detection period Pf, the detection circuit 41a supplies the guard signal Vgd to all the first electrodes COML. At this time, the fixed potential Vfix is supplied from the gate line driving circuit 12 to the gate line GCL. Thereby, the display device 1a can perform stable pressing force detection without being affected by the first electrode COML and the gate line GCL.
  • FIG. 22 is a second example of a timing chart showing an operation example of the display device according to the second embodiment.
  • FIG. 22 shows an example in which, in one frame period (1F), the display period Pd and the detection period Pt/Pf in which the touch detection and the pressing force detection are performed at the same time are alternately executed in a time division manner. Further, in the second example shown in FIG. 22, as in the second example of the first embodiment shown in FIG. 12 and the fourth example of the first embodiment shown in FIG. An operation example in a mode in which two electrodes EL overlap each other is shown.
  • the detection circuit 41a supplies the touch detection signal Vcom to the first electrode COML that performs touch detection. Further, in the detection period Pt/Pf, the detection circuit 41a supplies the pressing force detection signal Vfd to the second electrode EL corresponding to the first electrode COML performing the touch detection, and performs the touch detection.
  • the fixed potential Vfix is supplied to the second electrode ELa with respect to the second electrode ELa corresponding to the non-existing first electrode COML. At this time, the fixed potential Vfix is supplied from the gate line driving circuit 12 to the gate line GCL. Thereby, the display device 1a can perform stable touch detection and pressing force detection without being affected by the gate line GCL.
  • the plurality of pixels Pix are arranged in the row direction (Dx direction) and the column direction (Dy direction), and the display area 11a extends in the row direction (Dx direction).
  • the plurality of gate lines GCL connected to the plurality of pixels Pix, the plurality of signal lines SGL extending in the column direction (Dy direction) and connected to the plurality of pixels Pix, and the plurality of pixels Pix are provided in the plurality of pixels Pix.
  • the pressing force applied to the display area 11a is detected based on the second electrode ELa overlapping the gate line GCL and the electrostatic capacitance Cf (first electrostatic capacitance) generated at least between the second electrode ELa and the gate line GCL.
  • a detection circuit 41a that operates.
  • a configuration for detecting the pressing force applied to the display surface of the display region 11a can be obtained without separately providing a layer for providing an electrode for detecting the pressing force.
  • FIG. 23 is a block diagram showing a configuration example of the display device according to the third embodiment.
  • FIG. 24 is a first example of a timing chart showing an operation example of the display device according to the third exemplary embodiment.
  • FIG. 25 is a second example of a timing chart showing an operation example of the display device according to the third exemplary embodiment. Note that duplicate description will be omitted for the same or the same components as those of the first and second embodiments described above.
  • the second electrode ELc is provided in the frame area 11b outside the display area 11a. Specifically, the second electrode ELc is provided outside the four corners of the display area 11a in the example shown in FIG.
  • the second electrode ELc is provided in the same layer as the signal line SGL. Further, the first reference electrode ELd is provided so as to overlap with one surface of the second electrode ELc. The first reference electrode ELd is provided in the same layer as the gate electrode 64. Further, the second reference electrode ELb is provided so as to overlap with the other surface of the second electrode ELc. The second reference electrode ELb is provided in the same layer as the first electrode COML.
  • the detection circuit 41b detects the pressing force based on the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode ELc and the first reference electrode ELd. That is, the electrode E1 shown in FIG. 10 corresponds to the first reference electrode ELd. The electrode E2 shown in FIG. 10 corresponds to the second electrode ELc. The distance t between the electrode E1 and the electrode E2 shown in FIG. 10 corresponds to the thickness of the insulating layer 58c.
  • the detection circuit 41b can detect the pressing force at any timing without providing the pressing force detection period.
  • the detection circuit 41b supplies the pressing force detection signal Vfd to the second electrode ELc and supplies the guard signal Vgd to the first reference electrode ELd.
  • a fixed potential Vfix is supplied to the second reference electrode ELb.
  • the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode ELc and the first reference electrode ELd and the electrostatic capacitance (second electrostatic capacitance) between the second electrode ELc and the second reference electrode ELb (second capacitance) It is also possible to adopt a configuration in which the pressing force is detected based on the electrostatic capacity (third electrostatic capacity) obtained by adding the electrostatic capacity).
  • the detection circuit 41b supplies the pressing force detection signal Vfd to the second electrode ELc and fixes the fixed potential to the first reference electrode ELd and the second reference electrode ELb. Supply Vfix.
  • the example shown in FIG. 23 illustrates the configuration in which the second electrode Elc, the first reference electrode ELd, and the second reference electrode ELb are provided outside the four corners of the display region 11a, but in the present embodiment, the second electrode is provided. Since ELc is provided in the frame area 11b outside the display area 11a, it is possible that the amount of bending due to the pressing force applied to the display surface of the display area 11a is reduced. Therefore, for example, the second electrode Elc, the first reference electrode ELd, and the second reference electrode ELb may be further provided along the outside of each side of the display region 11a so as to increase the capacitance. good.
  • the present disclosure is not limited by the numbers of the second electrodes Elc, the first reference electrodes ELd, and the second reference electrodes ELb.
  • the configuration is always provided with the second reference electrode ELb. No need.
  • the second reference electrode ELb may be provided in the same layer as the auxiliary wiring 50.
  • the second electrode Elc may be provided in the same layer as the auxiliary wiring 50.
  • the first reference electrode ELd may be provided in the same layer as the signal line SGL.
  • the display region 11a in which the plurality of pixels Pix are arranged in the row direction (Dx direction) and the column direction (Dy direction) and the row direction (Dx direction) are extended.
  • the plurality of gate lines GCL connected to the plurality of pixels Pix, the plurality of signal lines SGL extending in the column direction (Dy direction) and connected to the plurality of pixels Pix, and the plurality of pixels Pix are provided.
  • a detection circuit 41b that detects the pressing force applied to the display area 11a based on the electrostatic capacitance Cf (first electrostatic capacitance).
  • a configuration for detecting the pressing force applied to the display surface of the display area 11a can be obtained without separately providing a layer for providing an electrode for detecting the pressing force.
  • the electrostatic capacitance (first electrostatic capacitance) generated between the second electrode ELc and the first reference electrode ELd and the electrostatic capacitance (second electrostatic capacitance) between the second electrode ELc and the second reference electrode ELb second capacitance
  • the pressing force is added to the display surface of the display area 11a as in the first embodiment.
  • the detection accuracy of the pushing force can be improved.
  • the present invention is not limited to such embodiments.
  • the contents disclosed in the embodiments are merely examples, and various modifications can be made without departing from the spirit of the present invention.
  • the liquid crystal display device capable of color display is shown in the first embodiment, the present invention is not limited to the liquid crystal display device compatible with color display, and may be a liquid crystal display device compatible with monochrome display. Appropriate changes made without departing from the spirit of the present invention naturally belong to the technical scope of the present invention.
  • the display device of this aspect can take the following aspects.
  • the second electrode is The display device according to (1), further including a plurality of branch electrodes that respectively overlap the plurality of signal lines.
  • the plurality of branch electrodes are The display device according to (2), wherein the display device is connected to a branch wiring overlapping the gate line.
  • the detection circuit is The pressing force applied to the display area is calculated based on the third capacitance obtained by adding the first capacitance and the second capacitance generated between the second electrode and the first electrode. Detecting The display device according to any one of (1) to (3) above.
  • the second electrode is The display device according to (5), further including a plurality of branch electrodes respectively overlapping the plurality of gate lines.
  • the plurality of branch electrodes are The display device according to (6), which is connected to a wiring region provided on the same layer as the auxiliary wiring.
  • the wiring area is A plurality of first branch wirings overlapping the signal line and connected to the plurality of branch electrodes; A second branch wiring that overlaps the gate line and is connected to the plurality of first branch wirings; The display device according to (7) above.
  • the detection circuit is The pressing force applied to the display area based on the third capacitance obtained by adding the first capacitance and the second capacitance generated between the second electrode and the second reference electrode.
  • the detection circuit is The display device according to any one of (1) to (13), wherein the detection target is detected based on a fourth electrostatic capacitance generated between the first electrode and the detection target.

Abstract

表示装置１は、複数の画素Ｐｉｘが行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に並ぶ表示領域１１ａと、行方向（Ｄｘ方向）に延在し、複数の画素Ｐｉｘに接続される複数のゲート線ＧＣＬと、列方向（Ｄｙ方向）に延在し、複数の画素Ｐｉｘに接続される複数の信号線ＳＧＬと、複数の画素Ｐｉｘに設けられた複数の画素電極２２と、画素電極２２に対向する複数の第１電極ＣＯＭＬと、複数の第１電極ＣＯＭＬにそれぞれ接続される複数の補助配線と、補助配線と同層に設けられ、信号線ＳＧＬに重なる第２電極ＥＬと、少なくとも第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）に基づき、表示領域１１ａに加えられた押力を検出する検出回路４１と、を備える。

Description

表示装置
　本発明は、表示装置に関する。
　近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能なタッチ検出装置が注目されている。タッチパネルは、液晶表示装置等の表示装置上に装着又は一体化されて、表示装置として用いられている。また、タッチ検出に加えて、表示装置の表示面に加えられた押力（フォース）をも検出できる押力検出装置も用いられるようになってきている。例えば、検出用電極と基準電位層との間の距離の変化による静電容量の変化量に基づいて押力を検出する構成が知られている（例えば、特許文献１参照）。
特開２０１８－８８２５５号公報
　上記従来技術において、検出用電極と基準電位層との間にバックライトユニットを備える構成が開示されている。このような構成において、例えば直下型のバックライトユニット等を用いた場合、検出用電極と基準電位層との間の距離が離れて静電容量が小さくなり、静電容量の変化量を検出できない可能性がある。また、表示装置の表示面に加えられた押力を検出する際に、表示パネルに押力検出用の電極を設ける層が必要となり、プロセスの増加によるコスト上昇を招く場合がある。
　本発明は、低コストで表示面に加えられた押力を検出する構成を得ることができる表示装置を提供することを目的とする。
　本発明の一態様に係る表示装置は、複数の画素が行方向及び列方向に並ぶ表示領域と、行方向に延在し、前記複数の画素に接続される複数のゲート線と、列方向に延在し、前記複数の画素に接続される複数の信号線と、前記複数の画素に設けられた複数の画素電極と、前記画素電極に対向する複数の第１電極と、複数の前記第１電極にそれぞれ接続される複数の補助配線と、前記補助配線と同層に設けられ、前記信号線に重なる第２電極と、少なくとも前記第２電極と前記信号線との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、を備える。
　また、本発明の一態様に係る表示装置は、複数の画素が行方向及び列方向に並ぶ表示領域と、行方向に延在し、前記複数の画素に接続される複数のゲート線と、列方向に延在し、前記複数の画素に接続される複数の信号線と、前記複数の画素に設けられた複数の画素電極と、前記画素電極に対向する複数の第１電極と、複数の前記第１電極にそれぞれ接続される複数の補助配線と、前記信号線と同層に設けられ、前記ゲート線に重なる第２電極と、少なくとも前記第２電極と前記ゲート線との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、を備える。
　また、本発明の一態様に係る表示装置は、複数の画素が行方向及び列方向に並ぶ表示領域と、行方向に延在し、前記複数の画素に接続される複数のゲート線と、列方向に延在し、前記複数の画素に接続される複数の信号線と、前記複数の画素に設けられた複数の画素電極と、前記画素電極に対向する複数の第１電極と、複数の前記第１電極にそれぞれ接続される複数の補助配線と、前記表示領域の外側の額縁領域に設けられた第２電極と、前記額縁領域に設けられ、前記第２電極の一方面に対向配置された第１基準電極と、少なくとも前記第２電極と前記第１基準電極との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、を備える。
図１は、実施形態１に係る表示装置の構成例を示すブロック図である。 図２は、表示装置の概略断面構造を表す断面図である。 図３は、画素の構成例を示す平面図である。 図４は、図３のＡ１－Ａ２線に沿う断面図である。 図５Ａは、実施形態１に係る表示装置を構成するＴＦＴ基板を模式的に示す第１例の平面図である。 図５Ｂは、実施形態１に係る表示装置を構成するＴＦＴ基板を模式的に示す第２例の平面図である。 図５Ｃは、実施形態１に係る表示装置を構成するＴＦＴ基板を模式的に示す第３例の平面図である。 図６は、実施形態１に係る第２電極の一構成例を示す平面図である。 図７は、実施形態１に係る第２電極の図６とは異なる構成例を示す平面図である。 図８は、図６のＢ１－Ｂ２線に沿う断面図である。 図９は、検出回路の接続構成の一例を示す図である。 図１０は、自己静電容量方式の検出手法を説明する図である。 図１１は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第１例である。 図１２は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第２例である。 図１３は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第３例である。 図１４は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第４例である。 図１５は、実施形態１に係る表示装置の検出動作の一例を示すフローチャートである。 図１６は、実施形態２に係る表示装置の構成例を示すブロック図である。 図１７は、実施形態２に係る第２電極の一構成例を示す平面図である。 図１８は、図１７のＣ１－Ｃ２線に沿う断面図である。 図１９は、図１７に示す領域Ｄの拡大図である。 図２０は、図１９のＥ１－Ｅ２線に沿う断面図である。 図２１は、実施形態２に係る表示装置の動作例を示すタイミングチャートの第１例である。 図２２は、実施形態２に係る表示装置の動作例を示すタイミングチャートの第２例である。 図２３は、実施形態３に係る表示装置の構成例を示すブロック図である。 図２４は、実施形態３に係る表示装置の動作例を示すタイミングチャートの第１例である。 図２５は、実施形態３に係る表示装置の動作例を示すタイミングチャートの第２例である。
　本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
　図１は、実施形態１に係る表示装置の構成例を示すブロック図である。図１に示すように、表示装置１は、表示パネル１０上に、画像を表示させるための表示領域１１ａと、ゲート線駆動回路１２と、信号線駆動回路１３と、検出回路４１とを備える。
　表示パネル１０は、表示領域１１ａに静電容量型のタッチセンサが一体化された、所謂インセルタイプの装置である。表示パネル１０に静電容量型のタッチセンサを内蔵して一体化するとは、例えば、表示領域１１ａにおける基板や電極などの一部の部材を、タッチセンサとして使用される基板や電極などの一部の部材とを兼用することを含む。
　表示領域１１ａには、行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に並ぶ複数の画素Ｐｉｘが設けられている。なお、図１では一部の画素Ｐｉｘについて示しているが、画素Ｐｉｘは表示領域１１ａの全域に亘って配置される。なお、本実施形態では、表示素子として液晶表示素子を用いた構成を例示しているが、表示素子の態様により本開示が限定されるものではない。
　画素Ｐｉｘは、それぞれ画素電極２２及び画素トランジスタＴｒを備えている。画素トランジスタＴｒは、薄膜トランジスタにより構成されるものであり、例えば、ｎチャネルのＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成される。画素トランジスタＴｒのソースは信号線ＳＧＬに接続され、ゲートはゲート線ＧＣＬに接続され、ドレインは画素電極２２に接続されている。
　画素Ｐｉｘは、行方向（Ｄｘ方向）に延在するゲート線ＧＣＬにより、他の画素Ｐｉｘと互いに接続されている。ゲート線ＧＣＬは、ゲート線駆動回路１２と接続され、ゲート線駆動回路１２よりゲート信号ＧＡＴＥ（１，２，・・・，Ｐ）が供給される。
　また、画素Ｐｉｘは、列方向（Ｄｙ方向）に延在する信号線ＳＧＬにより、他の画素Ｐｉｘと互いに接続されている。信号線ＳＧＬは、信号線駆動回路１３と接続され、信号線駆動回路１３より画素信号ＳＩＧ（１，２，・・・，Ｑ）が供給される。
　ゲート線駆動回路１２は、ゲート線ＧＣＬを介して、１，２，・・・，Ｐ行の各画素Ｐｉｘの画素トランジスタＴｒのゲートにそれぞれゲート信号ＧＡＴＥ（１，２，・・・，Ｐ）を供給する回路である。また、ゲート線駆動回路１２は、ゲート線ＧＣＬに対し、固定電位Ｖｆｉｘを供給する機能を有している。固定電位Ｖｆｉｘは、例えばＧＮＤ電位であっても良い。
　信号線駆動回路１３は、信号線ＳＧＬを介して、各画素Ｐｉｘの画素トランジスタＴｒのソースに画素信号ＳＩＧ（１，２，・・・，Ｑ）を供給する回路である。信号線駆動回路１３は、１，２，・・・，Ｐ行の画素Ｐｉｘにそれぞれ同時に画素信号ＳＩＧ（１，２，・・・，Ｑ）を供給する。また、信号線駆動回路１３は、信号線ＳＧＬに対し、固定電位Ｖｆｉｘを供給する機能を有している。
　検出回路４１は、表示装置１における動作モードとして、表示領域１１ａに画像表示を行う表示モード、及び、タッチ検出及び押力検出の２つの検出モードを有する。本開示において、タッチ検出とは、被検出体が表示面に接触した状態又は接触と同視し得るほど近接した状態（以下、「タッチ検出状態」と称することもある）において、被検出体の位置や動きを検出することを表す。また、押力検出とは、被検出体が表示面に接触した状態で、さらに被検出体によって表示面に加えられた押力を検出することを表す。
　表示領域１１ａには、第１電極ＣＯＭＬが設けられている。第１電極ＣＯＭＬは、行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に直交する方向（Ｄｚ方向）に表示領域１１ａと重なる破線内の領域に設けられている。
　また、表示領域１１ａには、表示面に加えられた押力を検出するための第２電極ＥＬが設けられている。第２電極ＥＬは、行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に直交する方向（Ｄｚ方向）に表示領域１１ａと重なる一点鎖線内の領域に設けられている。
　検出回路４１は、動作モードに応じて、第１電極ＣＯＭＬ及び第２電極ＥＬに各種信号又は電位を供給する回路である。
　表示領域１１ａに画像表示を行う際、検出回路４１は、画素電極２２に対する共通電位Ｖｃｏｍｄｃを第１電極ＣＯＭＬに供給する。これにより、第１電極ＣＯＭＬは、表示領域１１ａに画像表示を行う際の画素電極２２に対する共通電極として機能する。
　また、タッチ検出を行う際、検出回路４１は、タッチ検出用信号Ｖｃｏｍを第１電極ＣＯＭＬに供給する。これにより、第１電極ＣＯＭＬは、タッチ検出を行う際のセンサ電極として機能する。
　また、押力検出を行う際、検出回路４１は、押力検出用信号Ｖｆｄを第２電極ＥＬに供給する。これにより、第２電極ＥＬは、押力検出を行う際のセンサ電極として機能する。
　また、検出回路４１は、第１電極ＣＯＭＬに対し、固定電位Ｖｆｉｘ及びガード信号Ｖｇｄを供給する機能を有している。また、検出回路４１は、第２電極ＥＬに対し、固定電位Ｖｆｉｘ及びガード信号Ｖｇｄを供給する機能を有している。なお、本実施形態において、タッチ検出用信号Ｖｃｏｍ、押力検出用信号Ｖｆｄ、及びガード信号Ｖｇｄは、同一の波形で互いに同期した信号である。
　ゲート線駆動回路１２、信号線駆動回路１３、及び検出回路４１は、それぞれ個別のデバイス（ＩＣ）により構成されていても良いし、上述した複数の機能が統合された１つ又は複数のデバイス（ＩＣ）により構成されていても良い。ゲート線駆動回路１２、信号線駆動回路１３、及び検出回路４１の構成により、本開示が限定されるものではない。
　次に、実施形態１に係る表示装置１の概略構造について、図２乃至図５Ｃを参照して説明する。図２は、表示装置の概略断面構造を表す断面図である。図３は、画素の構成例を示す平面図である。図４は、図３のＡ１－Ａ２線に沿う断面図である。図５Ａは、実施形態１に係る表示装置を構成するＴＦＴ基板を模式的に示す第１例の平面図である。図５Ｂは、実施形態１に係る表示装置を構成するＴＦＴ基板を模式的に示す第２例の平面図である。図５Ｃは、実施形態１に係る表示装置を構成するＴＦＴ基板を模式的に示す第３例の平面図である。
　図２に示すように、表示装置１は、画素基板２と、画素基板２の表面に垂直な方向に対向して配置された対向基板３と、画素基板２と対向基板３との間に挿設された液晶層６とを備える。
　図２に示すように、画素基板２は、回路基板としてのＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）基板２１と、複数の画素電極２２と、複数の第１電極ＣＯＭＬと、画素電極２２と第１電極ＣＯＭＬとを絶縁する絶縁層２４と、を含む。複数の画素電極２２は、ＴＦＴ基板２１の上方に行列状（マトリクス状）に配設される。第１電極ＣＯＭＬは、ＴＦＴ基板２１と画素電極２２との間に設けられる。ＴＦＴ基板２１の下側には、接着層（不図示）を介して偏光板３５Ｂが設けられている。
　図５Ａ乃至図５Ｃに示すように、第１電極ＣＯＭＬは、ＴＦＴ基板２１の表示領域１１ａに設けられている。図５Ａに示す第１例において、第１電極ＣＯＭＬは、表示領域１１ａ内に複数配置される。より具体的に、複数の第１電極ＣＯＭＬは、表示領域１１ａの長辺に沿った方向（Ｄｘ方向）、及び、表示領域２０の短辺に沿った方向（Ｄｙ方向）に並び、複数配置されている。各第１電極ＣＯＭＬは、平面視で略正方形である。第１電極ＣＯＭＬは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）等の透光性を有する導電性材料で構成されている。１つの第１電極ＣＯＭＬに対応する位置に、複数の画素電極２２が行列状に配置される。画素電極２２は、第１電極ＣＯＭＬよりも小さい面積を有している。なお、図５では一部の第１電極ＣＯＭＬ及び画素電極２２について示しているが、第１電極ＣＯＭＬ及び画素電極２２は、表示領域１１ａの全域に亘って配置される。また、第１電極ＣＯＭＬは、図５Ｂに示す第２例のように、表示領域２０の短辺に沿った方向（Ｄｙ方向）に延在する複数の第１電極ＣＯＭＬが表示領域１１ａの長辺に沿った方向（Ｄｘ方向）に並んで設けられる態様であっても良いし、図５Ｃに示す第３例のように、表示領域１１ａの全域に亘って１つの第１電極ＣＯＭＬが設けられる態様であっても良い。
　対向基板３は、対向基板３１と、この対向基板３１の一方の面に形成されたカラーフィルタ３２とを含む。カラーフィルタ３２の上方には、接着層（不図示）を介して偏光板３５Ａが設けられている。
　ＴＦＴ基板２１と対向基板３１とは、所定の間隔を設けて対向して配置される。ＴＦＴ基板２１と対向基板３１との間の空間に、表示機能層として液晶層６が設けられる。液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、液晶層６と画素基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜が配設されてもよい。
　ＴＦＴ基板２１には、各画素Ｐｉｘの画素トランジスタＴｒ、各画素電極２２に画素信号ＳＩＧを供給する信号線ＳＧＬ、各画素トランジスタＴｒを駆動するゲート信号ＧＡＴＥを供給するゲート線ＧＣＬ等の配線が形成されている。信号線ＳＧＬ及びゲート線ＧＣＬは、ＴＦＴ基板２１の表面と平行な平面に延在する。
　図３に示すように、ゲート線ＧＣＬと信号線ＳＧＬとで囲まれた領域が画素Ｐｉｘである。画素Ｐｉｘは、画素電極２２と第１電極ＣＯＭＬとが重なる領域を含んで設けられる。画素電極２２は、それぞれ画素トランジスタＴｒを介して信号線ＳＧＬと接続される。
　図３に示すように、画素電極２２は、複数の帯状電極２２ａと、連結部２２ｂとを有する。帯状電極２２ａは、信号線ＳＧＬに沿って設けられ、ゲート線ＧＣＬに沿った方向に複数配列されている。連結部２２ｂは帯状電極２２ａの端部同士を連結する。なお、画素電極２２は、５本の帯状電極２２ａを有しているが、これに限定されず、４本以下又は６本以上の帯状電極２２ａを有していてもよい。例えば、画素電極２２は、２本の帯状電極２２ａを有していてもよい。
　図３に示すように、画素トランジスタＴｒは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を含む。また、半導体層６１の下側に遮光層６５が設けられている。
　図４に示すように、遮光層６５は基板１２１の上に設けられている。絶縁層５８ａは、遮光層６５を覆って基板１２１の上に設けられている。絶縁層５８ａの上には半導体層６１が設けられている。半導体層６１の上には、絶縁層５８ｂを介してゲート電極６４（ゲート線ＧＣＬ）が設けられている。ゲート電極６４（ゲート線ＧＣＬ）の上には、絶縁層５８ｃを介してドレイン電極６３及びソース電極６２（信号線ＳＧＬ）が設けられる。ドレイン電極６３及びソース電極６２（信号線ＳＧＬ）の上には、絶縁層５８ｄ及び絶縁層５８ｅを介して第１電極ＣＯＭＬが設けられる。第１電極ＣＯＭＬの上には、絶縁層２４を介して画素電極２２が設けられる。画素電極２２の上には配向膜３４が設けられる。また、配向膜３３は、液晶層６を挟んで配向膜３４と対向する。なお、絶縁層５８ｄ上には、後述する補助配線５０が設けられる。
　図３及び図４に示すように、画素電極２２は、コンタクトホールＨ１１を介して画素トランジスタＴｒのドレイン電極６３と接続されている。半導体層６１は、コンタクトホールＨ１２を介してドレイン電極６３に接続される。半導体層６１は、平面視でゲート電極６４と交差する。ゲート電極６４はゲート線ＧＣＬに接続され、ゲート線ＧＣＬの一辺から突出して設けられている。半導体層６１は、ソース電極６２と重畳する位置まで延びて、コンタクトホールＨ１３を介してソース電極６２と電気的に接続される。ソース電極６２は、信号線ＳＧＬに接続され、信号線ＳＧＬの一辺から突出している。
　半導体層６１の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。例えばＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ　Ａｍｏｒｐｈｏｕｓ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、透明アモルファス酸化物半導体）を用いることで、映像表示用の電圧を長時間保持する能力（保持率）が良く、表示品位を向上させることができる。
　絶縁層２４，５８ａ，５８ｂ，５８ｃ，５８ｄ，５８ｅの材料としては、公知の絶縁材料を用いることができる。例えば、絶縁層５８ｂの材料としては、ＴＥＯＳ（Ｔｅｔｒａ　Ｅｔｈｙｌ　Ｏｒｔｈｏ　Ｓｉｌｉｃａｔｅ）を用いることができる。また、例えば、絶縁層５８ｃの材料としては、シリコン酸化膜（ＳｉＯ２）を用いることができる。
　半導体層６１において、ゲート電極６４と重畳する部分にチャネル部（図示しない）が設けられている。遮光層６５は、チャネル部と重なる位置に設けられ、チャネル部よりも大きい面積を有していることが好ましい。遮光層６５を設けているので、例えばバックライトから半導体層６１に入射する光が遮光される。
　図６は、実施形態１に係る第２電極の一構成例を示す平面図である。図７は、実施形態１に係る第２電極の図６とは異なる構成例を示す平面図である。図８は、図６のＢ１－Ｂ２線に沿う断面図である。図６乃至図８では、図３に示す画素Ｐｉｘの各構成要素は省略している。
　図６乃至図８に示すように、実施形態１に係る第２電極ＥＬは、絶縁層５８ｄ上に設けられている。第２電極ＥＬは、信号線ＳＧＬに重なる複数の枝電極４１１を含む。
　複数の枝電極４１１は、第１電極ＣＯＭＬに接続される補助配線５０と同層に、平行に設けられている。第１電極ＣＯＭＬと補助配線５０とは、電気的に接続されていない。補助配線５０は、図８に示すように、コンタクトホールＨ２１を介して、第１電極ＣＯＭＬに接続されている。補助配線５０は、枝電極４１１と同様に、信号線ＳＧＬに重なり設けられている。なお、本明細書中「同層」とは、同じ工程及び同じ材料で成膜される層である。
　また、複数の枝電極４１１は、ゲート線ＧＣＬに重なる枝配線４１２に接続されている。枝配線４１２は、信号線ＳＧＬに重なり表示領域１１ａから引き出される配線４１０に接続されている。
　第２電極ＥＬは、表示領域１１ａ内において複数設けられている。なお、図６及び図８に示す例では、１つの第１電極ＣＯＭＬに対して１つの第２電極ＥＬが重なる例を示したが、第１電極ＣＯＭＬと第２電極ＥＬとの対応関係はこれに限らず、例えば、図７に示すように、４つの第１電極ＣＯＭＬに対して１つの第２電極ＥＬが重なる態様であっても良いし、第２電極ＥＬが重ならない第１電極ＣＯＭＬが存在しても良い。
　図９は、検出回路の接続構成の一例を示す図である。図９では、Ｍ個の第１電極ＣＯＭＬ及びＮ個の第２電極ＥＬを有する構成を例示している。
　本実施形態において、検出回路４１は、所謂自己静電容量方式の検出手法を用いて、タッチ検出及び押力検出を行う。具体的に、検出回路４１は、第１電極ＣＯＭＬと被検出体との間に生じる静電容量（第４静電容量）に基づきタッチ検出を行う。また、具体的に、検出回路４１は、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）に基づき押力検出を行う。
　図１０は、自己静電容量方式の検出手法を説明する図である。ここでは、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）について説明する。
　図１０において、電極Ｅ１が信号線ＳＧＬに相当する。また、図１０において、電極Ｅ２が第２電極ＥＬに相当する。また、図１０において、電極Ｅ１と電極Ｅ２との距離ｔは、絶縁層５８ｄの厚みに相当する。
　押力検出を行う際、電極Ｅ１（信号線ＳＧＬ）は、固定電位（ここでは、ＧＮＤ電位）とされる。表示面に押力が加えられていないとき、電極Ｅ２（第２電極ＥＬ）に所定の電位を供給すると、図１０の上図に示すように、電極Ｅ１（信号線ＳＧＬ）と電極Ｅ２（第２電極ＥＬ）との間には、静電容量Ｃ１が生じる。
　表示面に押力が加えられて表示パネル１０が撓み、図１０に示すｄだけ押し込まれると、電極Ｅ１（信号線ＳＧＬ）と電極Ｅ２（第２電極ＥＬ）の幅Ｌは、ΔＬだけ伸びる（Ｌ＋ΔＬ）。これにより、電極Ｅ１（信号線ＳＧＬ）と電極Ｅ２（第２電極ＥＬ）の面積が増加する。また、電極Ｅ１（信号線ＳＧＬ）と電極Ｅ２（第２電極ＥＬ）との距離ｔは、Δｔだけ狭くなる（ｔ－Δｔ）。
　このため、電極Ｅ１（信号線ＳＧＬ）と電極Ｅ２（第２電極ＥＬ）との間に生じる静電容量Ｃ２は、表示面に押力が加えられていないときの静電容量Ｃ１よりも大きくなる。従って、表示面に押力が加えられているときの静電容量Ｃ２と、表示面に押力が加えられていないときの静電容量Ｃ１との差分ΔＣを検出することで、表示面に押力が加えられているか否かを判別することができる。なお、上述した自己静電容量方式の具体的な検出手法については、公知の手法を用いることができる。自己静電容量方式の検出手法における具体的手法、及び後述する動作例における押力の算出手法については、ここでは説明を省略する。
　図１１は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第１例である。図１１では、１フレーム期間（１Ｆ）において、表示期間Ｐｄ、タッチ検出期間Ｐｔ、及び押力検出期間Ｐｆが時分割で実行される例を示している。以下、１フレーム期間（１Ｆ）において、第１電極ＣＯＭＬ（１），（２），・・・（Ｍ）ごとにタッチ検出期間Ｐｔ（又は後述する検出期間Ｐｔ／Ｐｆ）が設けられている例を示す。
　図１１に示す第１例では、表示期間Ｐｄにおいて、検出回路４１は、画素電極２２に対する共通電位Ｖｃｏｍｄｃを第１電極ＣＯＭＬに供給する。また、表示期間Ｐｄにおいて、検出回路４１は、固定電位Ｖｆｉｘを第２電極ＥＬに供給する。固定電位Ｖｆｉｘは、例えばＧＮＤ電位である。これにより、表示装置１は、第２電極ＥＬの影響を受けることなく、安定した画像表示を行うことができる。
　また、図１１に示す第１例では、タッチ検出期間Ｐｔにおいて、検出回路４１は、タッチ検出を行う第１電極ＣＯＭＬに対してタッチ検出用信号Ｖｃｏｍを供給する。また、タッチ検出期間Ｐｔにおいて、検出回路４１は、ガード信号Ｖｇｄを第２電極ＥＬに供給する。ガード信号Ｖｇｄは、上述したように、タッチ検出用信号Ｖｃｏｍと同一の波形で、かつタッチ検出用信号Ｖｃｏｍに同期した信号である。これにより、表示装置１は、第２電極ＥＬの影響を受けることなく、安定したタッチ検出を行うことができる。
　また、図１１に示す第１例では、押力検出期間Ｐｆにおいて、検出回路４１は、第２電極ＥＬに対して押力検出用信号Ｖｆｄを供給する。また、押力検出期間Ｐｆにおいて、検出回路４１は、全ての第１電極ＣＯＭＬに対してガード信号Ｖｇｄを供給する。また、このとき、信号線ＳＧＬには、信号線駆動回路１３から固定電位Ｖｆｉｘが供給される。これにより、表示装置１は、第１電極ＣＯＭＬ及び信号線ＳＧＬの影響を受けることなく、安定した押力検出を行うことができる。
　図１２は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第２例である。図１２では、１フレーム期間（１Ｆ）において、表示期間Ｐｄと、タッチ検出及び押力検出を同時に行う検出期間Ｐｔ／Ｐｆが時分割で交互に実行される例を示している。また、図１２に示す第２例では、図６及び図８に示すように、１つの第１電極ＣＯＭＬに対して１つの第２電極ＥＬが重なる態様における動作例を示している。
　表示期間Ｐｄにおける動作は、図１１に示す第１例と同様である。一方、図１２に示す第２例では、検出期間Ｐｔ／Ｐｆにおいて、検出回路４１は、タッチ検出を行う第１電極ＣＯＭＬに対してタッチ検出用信号Ｖｃｏｍを供給する。また、検出期間Ｐｔ／Ｐｆにおいて、検出回路４１は、タッチ検出を行っている第１電極ＣＯＭＬに対応する第２電極ＥＬに対して、押力検出用信号Ｖｆｄを供給し、タッチ検出を行っていない第１電極ＣＯＭＬに対応する第２電極ＥＬに対して、固定電位Ｖｆｉｘを第２電極ＥＬに供給する。また、このとき、信号線ＳＧＬには、信号線駆動回路１３から固定電位Ｖｆｉｘが供給される。これにより、表示装置１は、信号線ＳＧＬの影響を受けることなく、安定したタッチ検出及び押力検出を行うことができる。
　図１３は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第３例である。図１４は、実施形態１に係る表示装置の動作例を示すタイミングチャートの第４例である。図１３に示す第３例及び図１４に示す第４例では、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬと第１電極ＣＯＭＬとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）に基づき押力検出を行う点で、図１１に示す第１例及び図１２に示す第２例とは異なっている。
　図１３に示す第３例では、図１１に示す第１例と同様に、１フレーム期間（１Ｆ）において、表示期間Ｐｄ、タッチ検出期間Ｐｔ、及び押力検出期間Ｐｆが時分割で実行される例を示している。
　図１３に示す第３例では、押力検出期間Ｐｆにおいて、検出回路４１は、検出回路４１は、全ての第１電極ＣＯＭＬに対して固定電位Ｖｆｉｘを供給する点で、図１１に示す第１例とは異なっている。これにより、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬと第１電極ＣＯＭＬとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）に基づき押力検出を行うことができ、図１１に示す第１例よりも検出精度を高めることができる。
　図１４に示す第４例では、図１２に示す第２例と同様に、１フレーム期間（１Ｆ）において、表示期間Ｐｄと、タッチ検出及び押力検出を同時に行う検出期間Ｐｔ／Ｐｆが時分割で交互に実行される例を示している。また、図１４に示す第４例では、図１２に示す第２例と同様に、１つの第１電極ＣＯＭＬに対して１つの第２電極ＥＬが重なる態様における動作例を示している。
　図１４に示す第４例では、検出期間Ｐｔ／Ｐｆにおいて、検出回路４１は、タッチ検出を行う第１電極ＣＯＭＬに対して、タッチ検出用信号Ｖｃｏｍを供給し、タッチ検出を行わない第１電極ＣＯＭＬに対して、固定電位Ｖｆｉｘを供給する。また、検出期間Ｐｔ／Ｐｆにおいて、検出回路４１は、タッチ検出を行っている第１電極ＣＯＭＬに対応する第２電極ＥＬに対して、ガード信号Ｖｇｄを供給し、タッチ検出を行っていない第１電極ＣＯＭＬに対応する第２電極ＥＬに対して、押力検出用信号Ｖｆｄを供給する。
　これにより、図１４に示す第４例では、タッチ検出において、第２電極ＥＬの影響を受けることなく、安定したタッチ検出を行うことができる。また、図１４に示す第４例では、押力検出において、第１電極ＣＯＭＬの影響を受けることなく、安定した押力検出を行うことができる。
　また、図１４に示す第４例では、図１３に示す第３例と同様に、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬと第１電極ＣＯＭＬとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）に基づき押力検出を行うことができる。これにより、図１２に示す第２例よりも検出精度を高めることができる。
　図１５は、実施形態１に係る表示装置の検出動作の一例を示すフローチャートである。図１５に示す例において、Ｃｆは、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）、又は、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬと第１電極ＣＯＭＬとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）、すなわち、押力検出に用いる静電容量を示している。また、図１５に示す例において、Ｃｆｒｅｆは、押力検出における静電容量基準値を示している。また、図１５に示す例において、Ｃｔは、第１電極ＣＯＭＬと被検出体との間に生じる静電容量（第４静電容量）、すなわち、タッチ検出に用いる静電容量を示している。
　図１５に示すように、検出回路４１は、まず、静電容量Ｃｆを検出し（ステップＳ１０１）、当該静電容量Ｃｆを静電容量基準値Ｃｆｒｅｆとする（ステップＳ１０２）。
　続いて、検出回路４１は、静電容量Ｃｆ及び静電容量Ｃｔを検出する（ステップＳ１０３）。検出回路４１は、静電容量Ｃｔに基づき、タッチ検出状態であるか否かを判定する（ステップＳ１０４）。タッチ検出状態でなければ（ステップＳ１０４；Ｎｏ）、ステップＳ１０２の処理に戻る。
　タッチ検出状態であれば（ステップＳ１０４；Ｙｅｓ）、検出回路４１は、静電容量基準値Ｃｆｒｅｆと静電容量Ｃｆとの差分ΔＣｆを求め（ステップＳ１０５）、求めた静電容量基準値Ｃｆｒｅｆと静電容量Ｃｆとの差分ΔＣｆに基づき、押力を算出する（ステップＳ１０６）。以降、ステップＳ１０３に戻り、ステップＳ１０２乃至ステップＳ１０６の処理を繰り返す。
　上記処理において、タッチ検出状態でない場合には（ステップＳ１０４；Ｎｏ）、そのときの静電容量Ｃｆを押力検出における静電容量基準値Ｃｆｒｅｆとする（ステップＳ１０２）。これにより、絶縁層５８ｄの熱膨張等による検出値の誤差が補正される。
　以上説明したように、実施形態１に係る表示装置１は、複数の画素Ｐｉｘが行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に並ぶ表示領域１１ａと、行方向（Ｄｘ方向）に延在し、複数の画素Ｐｉｘに接続される複数のゲート線ＧＣＬと、列方向（Ｄｙ方向）に延在し、複数の画素Ｐｉｘに接続される複数の信号線ＳＧＬと、複数の画素Ｐｉｘに設けられた複数の画素電極２２と、画素電極２２に対向する複数の第１電極ＣＯＭＬと、複数の第１電極ＣＯＭＬにそれぞれ接続される複数の補助配線５０と、補助配線５０と同層に設けられ、信号線ＳＧＬに重なる第２電極ＥＬと、少なくとも第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）に基づき、表示領域１１ａに加えられた押力を検出する検出回路４１と、を備える。
　上記構成により、押力検出用の電極を設ける層を別途設けることなく、表示領域１１ａの表示面に加えられた押力を検出する構成が得られる。
　また、第２電極ＥＬと信号線ＳＧＬとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬと第１電極ＣＯＭＬとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）を用いて、押力を検出する構成とすることで、表示領域１１ａの表示面に加えられた押力の検出精度を高めることができる。
　本実施形態により、低コストで表示面に加えられた押力を検出する構成を得ることができる。
（実施形態２）
　図１６は、実施形態２に係る表示装置の構成例を示すブロック図である。図１７は、実施形態２に係る第２電極の一構成例を示す平面図である。図１８は、図１７のＣ１－Ｃ２線に沿う断面図である。図１９は、図１７に示す領域Ｄの拡大図である。図２０は、図１９のＥ１－Ｅ２線に沿う断面図である。なお、上述した実施形態１と同等あるいは同一の構成部については、重複する説明を省略する。また、図１７乃至図１９では、図３に示す画素Ｐｉｘの各構成要素は省略している。
　図１６乃至図２０に示すように、実施形態２に係る表示装置１ａにおいて、第２電極ＥＬａは、信号線層５３に設けられている。第２電極ＥＬａは、表示領域１１ａ内において複数設けられている。
　図１７乃至図２０に示すように、実施形態２に係る第２電極ＥＬａは、ゲート線ＧＣＬに重なる複数の枝電極４１１ａを含む。
　複数の枝電極４１１ａは、信号線ＳＧＬに重なる第１枝配線４１２ａに接続されている。複数の第１枝配線４１２ａは、ゲート線ＧＣＬに重なる第２枝配線４１２ｂに接続されている。第１枝配線４１２ａ及び第２枝配線４１２ｂは、絶縁層５８ｄ上に設けられている。第１枝配線４１２ａ及び第２枝配線４１２ｂは、本開示における「配線領域」に対応する。
　図１９に示すように、複数の枝電極４１１ａは、平面視でそれぞれ、信号線ＳＧＬの間に設けられている。図１９及び図２０に示すように、各枝電極４１１ａの一端は、コンタクトホールＨ３１を介して、第１枝配線４１２ａに接続されている。
　第１枝配線４１２ａは、第２枝配線４１２ｂを介して、信号線ＳＧＬに重なり表示領域１１ａから引き出される配線４１０ａに接続されている。
　本実施形態において、検出回路４１ａは、第２電極ＥＬａとゲート線ＧＣＬとの間に生じる静電容量（第１静電容量）に基づき押力検出を行う。すなわち、図１０に示す電極Ｅ１がゲート線ＧＣＬに相当する。また、図１０に示す電極Ｅ２が第２電極ＥＬａに相当する。また、図１０に示す電極Ｅ１と電極Ｅ２との距離ｔは、絶縁層５８ｃの厚みに相当する。
　図２１は、実施形態２に係る表示装置の動作例を示すタイミングチャートの第１例である。図２１では、１フレーム期間（１Ｆ）において、表示期間Ｐｄ、タッチ検出期間Ｐｔ、及び押力検出期間Ｐｆが時分割で実行される例を示している。
　図２１に示す第１例では、表示期間Ｐｄにおいて、検出回路４１ａは、実施形態１と同様に、画素電極２２に対する共通電位Ｖｃｏｍｄｃを第１電極ＣＯＭＬに供給する。また、表示期間Ｐｄにおいて、検出回路４１ａは、固定電位Ｖｆｉｘを第２電極ＥＬａに供給する。これにより、表示装置１ａは、第２電極ＥＬａの影響を受けることなく、安定した画像表示を行うことができる。
　また、図２１に示す第１例では、タッチ検出期間Ｐｔにおいて、検出回路４１ａは、タッチ検出を行う第１電極ＣＯＭＬに対してタッチ検出用信号Ｖｃｏｍを供給する。また、タッチ検出期間Ｐｔにおいて、検出回路４１ａは、ガード信号Ｖｇｄを第２電極ＥＬａに供給する。これにより、表示装置１ａは、第２電極ＥＬａの影響を受けることなく、安定したタッチ検出を行うことができる。
　また、図２１に示す第１例では、押力検出期間Ｐｆにおいて、検出回路４１ａは、第２電極ＥＬａに対して押力検出用信号Ｖｆｄを供給する。また、押力検出期間Ｐｆにおいて、検出回路４１ａは、全ての第１電極ＣＯＭＬに対してガード信号Ｖｇｄを供給する。また、このとき、ゲート線ＧＣＬには、ゲート線駆動回路１２から固定電位Ｖｆｉｘが供給される。これにより、表示装置１ａは、第１電極ＣＯＭＬ及びゲート線ＧＣＬの影響を受けることなく、安定した押力検出を行うことができる。
　図２２は、実施形態２に係る表示装置の動作例を示すタイミングチャートの第２例である。図２２では、１フレーム期間（１Ｆ）において、表示期間Ｐｄと、タッチ検出及び押力検出を同時に行う検出期間Ｐｔ／Ｐｆが時分割で交互に実行される例を示している。また、図２２に示す第２例では、図１２に示す実施形態１の第２例及び図１４に示す実施形態１の第４例と同様に、１つの第１電極ＣＯＭＬに対して１つの第２電極ＥＬが重なる態様における動作例を示している。
　表示期間Ｐｄにおける動作は、図２１に示す第１例と同様である。一方、図２２に示す第２例では、検出期間Ｐｔ／Ｐｆにおいて、検出回路４１ａは、タッチ検出を行う第１電極ＣＯＭＬに対してタッチ検出用信号Ｖｃｏｍを供給する。また、検出期間Ｐｔ／Ｐｆにおいて、検出回路４１ａは、タッチ検出を行っている第１電極ＣＯＭＬに対応する第２電極ＥＬに対して、押力検出用信号Ｖｆｄを供給し、タッチ検出を行っていない第１電極ＣＯＭＬに対応する第２電極ＥＬａに対して、固定電位Ｖｆｉｘを第２電極ＥＬａに供給する。また、このとき、ゲート線ＧＣＬには、ゲート線駆動回路１２から固定電位Ｖｆｉｘが供給される。これにより、表示装置１ａは、ゲート線ＧＣＬの影響を受けることなく、安定したタッチ検出及び押力検出を行うことができる。
　以上説明したように、実施形態２に係る表示装置１ａは、複数の画素Ｐｉｘが行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に並ぶ表示領域１１ａと、行方向（Ｄｘ方向）に延在し、複数の画素Ｐｉｘに接続される複数のゲート線ＧＣＬと、列方向（Ｄｙ方向）に延在し、複数の画素Ｐｉｘに接続される複数の信号線ＳＧＬと、複数の画素Ｐｉｘに設けられた複数の画素電極２２と、画素電極２２に対向する複数の第１電極ＣＯＭＬと、複数の第１電極ＣＯＭＬにそれぞれ接続される複数の補助配線５０と、信号線ＳＧＬと同層に設けられ、ゲート線ＧＣＬに重なる第２電極ＥＬａと、少なくとも第２電極ＥＬａとゲート線ＧＣＬとの間に生じる静電容量Ｃｆ（第１静電容量）に基づき、表示領域１１ａに加えられた押力を検出する検出回路４１ａと、を備える。
　上記構成により、実施形態１と同様に、押力検出用の電極を設ける層を別途設けることなく、表示領域１１ａの表示面に加えられた押力を検出する構成が得られる。
　本実施形態により、低コストで表示面に加えられた押力を検出する構成を得ることができる。
（実施形態３）
　図２３は、図２３は、実施形態３に係る表示装置の構成例を示すブロック図である。図２４は、実施形態３に係る表示装置の動作例を示すタイミングチャートの第１例である。図２５は、実施形態３に係る表示装置の動作例を示すタイミングチャートの第２例である。なお、上述した実施形態１，２と同等あるいは同一の構成部については、重複する説明を省略する。
　図２３に示すように、実施形態３に係る表示装置１ｂにおいて、第２電極ＥＬｃは、表示領域１１ａの外側の額縁領域１１ｂに設けられている。具体的に、第２電極ＥＬｃは、図２３に示す例において、表示領域１１ａの四隅の外側に設けられている。
　本実施形態において、第２電極ＥＬｃは、信号線ＳＧＬと同層に設けられている。また、第２電極ＥＬｃの一方面に重畳して、第１基準電極ＥＬｄが設けられている。第１基準電極ＥＬｄは、ゲート電極６４と同層に設けられている。また、第２電極ＥＬｃの他方面に重畳して、第２基準電極ＥＬｂが設けられている。第２基準電極ＥＬｂは、第１電極ＣＯＭＬと同層に設けられている。
　本実施形態において、検出回路４１ｂは、第２電極ＥＬｃと第１基準電極ＥＬｄとの間に生じる静電容量（第１静電容量）に基づき押力検出を行う。すなわち、図１０に示す電極Ｅ１が第１基準電極ＥＬｄに相当する。また、図１０に示す電極Ｅ２が第２電極ＥＬｃに相当する。また、図１０に示す電極Ｅ１と電極Ｅ２との距離ｔは、絶縁層５８ｃの厚みに相当する。
　これにより、検出回路４１ｂは、押力検出期間を設けることなく、任意のタイミングで押力検出を行うことができる。図２３に示す例では、図２４に示すように、検出回路４１ｂは、第２電極ＥＬｃに対して押力検出用信号Ｖｆｄを供給し、第１基準電極ＥＬｄに対してガード信号Ｖｇｄを供給し、第２基準電極ＥＬｂに対して固定電位Ｖｆｉｘを供給する。
　また、第２電極ＥＬｃと第１基準電極ＥＬｄとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬｃと第２基準電極ＥＬｂとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）に基づき押力検出を行う構成とすることも可能である。この場合には、図２５に示すように、検出回路４１ｂは、第２電極ＥＬｃに対して押力検出用信号Ｖｆｄを供給し、第１基準電極ＥＬｄ及び第２基準電極ＥＬｂに対して固定電位Ｖｆｉｘを供給する。
　なお、図２３に示す例では、表示領域１１ａの四隅の外側に第２電極Ｅｌｃ、第１基準電極ＥＬｄ、第２基準電極ＥＬｂを設けた構成を例示したが、本実施形態では、第２電極ＥＬｃを表示領域１１ａの外側の額縁領域１１ｂに備える構成であるため、表示領域１１ａの表示面に加えられた押力による撓み量が小さくなることが考えられる。従って、静電容量が大きくなるように、例えば、さらに、表示領域１１ａの各辺の外側に沿って第２電極Ｅｌｃ、第１基準電極ＥＬｄ、第２基準電極ＥＬｂを設けた構成であっても良い。第２電極Ｅｌｃ、第１基準電極ＥＬｄ、第２基準電極ＥＬｂの数により本開示が限定されるものではない。
　なお、第２電極ＥＬｃと第１基準電極ＥＬｄとの間に生じる静電容量（第１静電容量）に基づき押力検出を行う場合には、必ずしも第２基準電極ＥＬｂを備えた構成である必要はない。また、第２基準電極ＥＬｂは、補助配線５０と同層に設けられていても良い。また、第２電極Ｅｌｃは、補助配線５０と同層に設けられていても良い。この場合には、第１基準電極ＥＬｄは、信号線ＳＧＬと同層に設けられていても良い。
　以上説明したように、実施形態３に係る表示装置１ｂは、複数の画素Ｐｉｘが行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に並ぶ表示領域１１ａと、行方向（Ｄｘ方向）に延在し、複数の画素Ｐｉｘに接続される複数のゲート線ＧＣＬと、列方向（Ｄｙ方向）に延在し、複数の画素Ｐｉｘに接続される複数の信号線ＳＧＬと、複数の画素Ｐｉｘに設けられた複数の画素電極２２と、画素電極２２に対向する複数の第１電極ＣＯＭＬと、複数の第１電極ＣＯＭＬにそれぞれ接続される複数の補助配線５０と、表示領域１１ａの外側の額縁領域１１ｂに設けられた第２電極ＥＬｃと、額縁領域１１ｂに設けられ、第２電極の一方面に対向配置された第１基準電極ＥＬｄと、少なくとも第２電極ＥＬｃと第１基準電極ＥＬｄとの間に生じる静電容量Ｃｆ（第１静電容量）に基づき、表示領域１１ａに加えられた押力を検出する検出回路４１ｂと、を備える。
　上記構成により、実施形態１，２と同様に、押力検出用の電極を設ける層を別途設けることなく、表示領域１１ａの表示面に加えられた押力を検出する構成が得られる。
　また、第２電極ＥＬｃと第１基準電極ＥＬｄとの間に生じる静電容量（第１静電容量）と、第２電極ＥＬｃと第２基準電極ＥＬｂとの間に生じる静電容量（第２静電容量）とが加算された静電容量（第３静電容量）を用いて、押力を検出する構成とすることで、実施形態１と同様に、表示領域１１ａの表示面に加えられた押力の検出精度を高めることができる。
　本実施形態により、低コストで表示面に加えられた押力を検出する構成を得ることができる。
　以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、実施形態１では、カラー表示可能な液晶表示装置を示したが、本発明はカラー表示対応の液晶表示装置に限定されず、モノクロ表示対応の液晶表示装置であってもよい。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
　例えば、本態様の表示装置は、以下の態様をとることができる。
（１）複数の画素が行方向及び列方向に並ぶ表示領域と、
　行方向に延在し、前記複数の画素に接続される複数のゲート線と、
　列方向に延在し、前記複数の画素に接続される複数の信号線と、
　前記複数の画素に設けられた複数の画素電極と、
　前記画素電極に対向する複数の第１電極と、
　複数の前記第１電極にそれぞれ接続される複数の補助配線と、
　前記補助配線と同層に設けられ、前記信号線に重なる第２電極と、
　少なくとも前記第２電極と前記信号線との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、
　を備える
　表示装置。
（２）前記第２電極は、
　複数の前記信号線にそれぞれ重なる複数の枝電極を含む
　上記（１）に記載の表示装置。
（３）複数の前記枝電極は、
　前記ゲート線に重なる枝配線に接続されている
　上記（２）に記載の表示装置。
（４）前記検出回路は、
　前記第１静電容量と、前記第２電極と前記第１電極との間に生じる第２静電容量とが加算された第３静電容量に基づき、前記表示領域に加えられた押力を検出する
　上記（１）乃至上記（３）の何れかに記載の表示装置。
（５）複数の画素が行方向及び列方向に並ぶ表示領域と、
　行方向に延在し、前記複数の画素に接続される複数のゲート線と、
　列方向に延在し、前記複数の画素に接続される複数の信号線と、
　前記複数の画素に設けられた複数の画素電極と、
　前記画素電極に対向する複数の第１電極と、
　複数の前記第１電極にそれぞれ接続される複数の補助配線と、
　前記信号線と同層に設けられ、前記ゲート線に重なる第２電極と、
　少なくとも前記第２電極と前記ゲート線との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、
　を備える
　表示装置。
（６）前記第２電極は、
　複数の前記ゲート線にそれぞれ重なる複数の枝電極を含む
　上記（５）に記載の表示装置。
（７）複数の前記枝電極は、
　前記補助配線と同層に設けられた配線領域に接続されている
　上記（６）に記載の表示装置。
（８）前記配線領域は、
　前記信号線に重なり、複数の前記枝電極が接続される複数の第１枝配線と、
　前記ゲート線に重なり、複数の前記第１枝配線が接続される第２枝配線と、
　を含む
　上記（７）に記載の表示装置。
（９）複数の画素が行方向及び列方向に並ぶ表示領域と、
　行方向に延在し、前記複数の画素に接続される複数のゲート線と、
　列方向に延在し、前記複数の画素に接続される複数の信号線と、
　前記複数の画素に設けられた複数の画素電極と、
　前記画素電極に対向する複数の第１電極と、
　複数の前記第１電極にそれぞれ接続される複数の補助配線と、
　前記表示領域の外側の額縁領域に設けられた第２電極と、
　前記額縁領域に設けられ、前記第２電極の一方面に対向配置された第１基準電極と、
　少なくとも前記第２電極と前記第１基準電極との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、
　を備える
　表示装置。
（１０）前記第２電極は、前記信号線と同層に設けられている
　上記（９）に記載の表示装置。
（１１）前記第１基準電極は、前記ゲート線と同層に設けられている
　上記（９）又は上記（１０）に記載の表示装置。
（１２）前記第２電極の他方面に対向配置された第２基準電極をさらに備え、
　前記検出回路は、
　前記第１静電容量と、前記第２電極と前記第２基準電極との間に生じる第２静電容量とが加算された第３静電容量に基づき、前記表示領域に加えられた押力を検出する
　上記（９）乃至上記（１１）の何れかに記載の表示装置。
（１３）前記第２基準電極は、前記第１電極と同層に設けられている
　上記（１２）に記載の表示装置。
（１４）前記検出回路は、
　前記第１電極と被検出体との間に生じる第４静電容量に基づき、前記被検出体を検出する
　上記（１）乃至上記（１３）の何れかに記載の表示装置。
１　表示装置
２　画素基板
６　液晶層
１０　表示パネル
１１ａ　表示領域
１１ｂ　額縁領域
１２　ゲート線駆動回路
１３　信号線駆動回路
２０　表示領域
２１　ＴＦＴ基板
２２　画素電極
２４　絶縁層
３１　対向基板
３２　カラーフィルタ
４１　検出回路
５０　補助配線
５８ａ，５８ｂ，５８ｃ，５８ｄ，５８ｅ　絶縁層
６１　半導体層
６２　ソース電極
６３　ドレイン電極
６４　ゲート電極
４１０，４１０ａ　配線
４１１，４１１ａ　枝電極
４１２　枝配線
４１２ａ　第１枝配線
４１２ｂ　第２枝配線
ＣＯＭＬ　第１電極
ＥＬ，ＥＬａ，ＥＬｃ　第２電極
ＥＬｂ　第２基準電極
ＥＬｄ　第１基準電極
ＧＣＬ　ゲート線
Ｐｉｘ　画素
ＳＧＬ　信号線
Ｔｒ　画素トランジスタ

Claims (14)

  1. 　複数の画素が行方向及び列方向に並ぶ表示領域と、
    　行方向に延在し、前記複数の画素に接続される複数のゲート線と、
    　列方向に延在し、前記複数の画素に接続される複数の信号線と、
    　前記複数の画素に設けられた複数の画素電極と、
    　前記画素電極に対向する複数の第１電極と、
    　複数の前記第１電極にそれぞれ接続される複数の補助配線と、
    　前記補助配線と同層に設けられ、前記信号線に重なる第２電極と、
    　少なくとも前記第２電極と前記信号線との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、
    　を備える
    　表示装置。
  2. 　前記第２電極は、
    　複数の前記信号線にそれぞれ重なる複数の枝電極を含む
    　請求項１に記載の表示装置。
  3. 　複数の前記枝電極は、
    　前記ゲート線に重なる枝配線に接続されている
    　請求項２に記載の表示装置。
  4. 　前記検出回路は、
    　前記第１静電容量と、前記第２電極と前記第１電極との間に生じる第２静電容量とが加算された第３静電容量に基づき、前記表示領域に加えられた押力を検出する
    　請求項１乃至３の何れか一項に記載の表示装置。
  5. 　複数の画素が行方向及び列方向に並ぶ表示領域と、
    　行方向に延在し、前記複数の画素に接続される複数のゲート線と、
    　列方向に延在し、前記複数の画素に接続される複数の信号線と、
    　前記複数の画素に設けられた複数の画素電極と、
    　前記画素電極に対向する複数の第１電極と、
    　複数の前記第１電極にそれぞれ接続される複数の補助配線と、
    　前記信号線と同層に設けられ、前記ゲート線に重なる第２電極と、
    　少なくとも前記第２電極と前記ゲート線との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、
    　を備える
    　表示装置。
  6. 　前記第２電極は、
    　複数の前記ゲート線にそれぞれ重なる複数の枝電極を含む
    　請求項５に記載の表示装置。
  7. 　複数の前記枝電極は、
    　前記補助配線と同層に設けられた配線領域に接続されている
    　請求項６に記載の表示装置。
  8. 　前記配線領域は、
    　前記信号線に重なり、複数の前記枝電極が接続される複数の第１枝配線と、
    　前記ゲート線に重なり、複数の前記第１枝配線が接続される第２枝配線と、
    　を含む
    　請求項７に記載の表示装置。
  9. 　複数の画素が行方向及び列方向に並ぶ表示領域と、
    　行方向に延在し、前記複数の画素に接続される複数のゲート線と、
    　列方向に延在し、前記複数の画素に接続される複数の信号線と、
    　前記複数の画素に設けられた複数の画素電極と、
    　前記画素電極に対向する複数の第１電極と、
    　複数の前記第１電極にそれぞれ接続される複数の補助配線と、
    　前記表示領域の外側の額縁領域に設けられた第２電極と、
    　前記額縁領域に設けられ、前記第２電極の一方面に対向配置された第１基準電極と、
    　少なくとも前記第２電極と前記第１基準電極との間に生じる第１静電容量に基づき、前記表示領域に加えられた押力を検出する検出回路と、
    　を備える
    　表示装置。
  10. 　前記第２電極は、前記信号線と同層に設けられている
    　請求項９に記載の表示装置。
  11. 　前記第１基準電極は、前記ゲート線と同層に設けられている
    　請求項９又は１０に記載の表示装置。
  12. 　前記第２電極の他方面に対向配置された第２基準電極をさらに備え、
    　前記検出回路は、
    　前記第１静電容量と、前記第２電極と前記第２基準電極との間に生じる第２静電容量とが加算された第３静電容量に基づき、前記表示領域に加えられた押力を検出する
    　請求項９乃至１１の何れか一項に記載の表示装置。
  13. 　前記第２基準電極は、前記第１電極と同層に設けられている
    　請求項１２に記載の表示装置。
  14. 　前記検出回路は、
    　前記第１電極と被検出体との間に生じる第４静電容量に基づき、前記被検出体を検出する
    　請求項１乃至１３の何れか一項に記載の表示装置。
PCT/JP2019/033797 2018-12-19 2019-08-28 表示装置 WO2020129314A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/347,588 US11448933B2 (en) 2018-12-19 2021-06-15 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-237800 2018-12-19
JP2018237800 2018-12-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/347,588 Continuation US11448933B2 (en) 2018-12-19 2021-06-15 Display device

Publications (1)

Publication Number Publication Date
WO2020129314A1 true WO2020129314A1 (ja) 2020-06-25

Family

ID=71100792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/033797 WO2020129314A1 (ja) 2018-12-19 2019-08-28 表示装置

Country Status (2)

Country Link
US (1) US11448933B2 (ja)
WO (1) WO2020129314A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179062A (ja) * 2013-02-12 2014-09-25 Sony Corp センサ装置、入力装置及び電子機器
JP2017162173A (ja) * 2016-03-09 2017-09-14 株式会社ジャパンディスプレイ 検出装置、表示装置及び電子機器
JP2018097632A (ja) * 2016-12-14 2018-06-21 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692455B2 (en) * 2007-12-18 2014-04-08 Sony Corporation Display device and method for production thereof
KR20170020725A (ko) 2015-07-29 2017-02-24 주식회사 하이딥 압력 전극이 형성된 디스플레이 모듈을 포함하는 터치 입력 장치 및 압력 전극 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179062A (ja) * 2013-02-12 2014-09-25 Sony Corp センサ装置、入力装置及び電子機器
JP2017162173A (ja) * 2016-03-09 2017-09-14 株式会社ジャパンディスプレイ 検出装置、表示装置及び電子機器
JP2018097632A (ja) * 2016-12-14 2018-06-21 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US11448933B2 (en) 2022-09-20
US20210302797A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US8780078B2 (en) In-cell type touch panel
US9552092B2 (en) Display device including touch sensor and manufacturing method thereof
US9007329B2 (en) Liquid crystal display device including touch panel
US20160132166A1 (en) Touch Sensor Integrated Display Device
KR102320514B1 (ko) 터치 방식 액정표시장치
JP5177013B2 (ja) タッチセンサ機能付き表示装置
JP2008009750A (ja) タッチパネル付き液晶表示素子
KR20150030106A (ko) 터치 감지 표시 장치
EP2527912B1 (en) Liquid crystal display panel and driving method thereof
KR101292249B1 (ko) 표시장치
JP6117138B2 (ja) センサ付き表示装置
JP5177025B2 (ja) タッチセンサ機能付き表示装置
JP2017146767A (ja) 表示装置
JP2017102301A (ja) トランジスタ基板及び表示装置
US8487900B2 (en) Touch display panel and liquid crystal display
US8913202B2 (en) Input-function integrated liquid crystal display device and method for manufacturing the same
JP6074287B2 (ja) 表示装置
JP6306295B2 (ja) 表示装置
JP6037753B2 (ja) 液晶表示装置
US11415826B2 (en) Touch panel display device
WO2010147063A1 (ja) 容量変化検出回路、及び表示装置
WO2018212034A1 (ja) 位置入力機能付き表示装置
WO2020129314A1 (ja) 表示装置
JP6564896B2 (ja) 表示装置
US11755076B2 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19897948

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19897948

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP