WO2020107623A1 - 新型在片s参数校准方法 - Google Patents

新型在片s参数校准方法 Download PDF

Info

Publication number
WO2020107623A1
WO2020107623A1 PCT/CN2018/125285 CN2018125285W WO2020107623A1 WO 2020107623 A1 WO2020107623 A1 WO 2020107623A1 CN 2018125285 W CN2018125285 W CN 2018125285W WO 2020107623 A1 WO2020107623 A1 WO 2020107623A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
calibration
crosstalk
parameter
test system
Prior art date
Application number
PCT/CN2018/125285
Other languages
English (en)
French (fr)
Inventor
吴爱华
李冲
刘晨
王一帮
付兴昌
梁法国
田秀伟
刘亚男
曹健
Original Assignee
中国电子科技集团公司第十三研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国电子科技集团公司第十三研究所 filed Critical 中国电子科技集团公司第十三研究所
Priority to US16/625,329 priority Critical patent/US11340286B2/en
Priority to EP18925049.1A priority patent/EP3686616B1/en
Publication of WO2020107623A1 publication Critical patent/WO2020107623A1/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Definitions

  • This application belongs to the field of terahertz on-chip measurement technology, and particularly relates to a new on-chip S-parameter calibration method.
  • the on-chip S-parameter error correction model and calibration method have been continuously proposed and continuously improved, and have been widely used in the field of on-chip S-parameter measurement in coaxial, waveguide and low-frequency. .
  • the distance between the two probes is getting closer and closer during the S-parameter measurement test.
  • the electromagnetic wave will not only be transmitted in the device under test, but also above the device under test.
  • the signal crosstalk occurs between the two probes, and the higher the frequency, the closer the two probes are during the measurement process, the greater the crosstalk error.
  • the embodiments of the present application provide a new on-chip S-parameter calibration method to solve the problem of prior art that only the distance between two probes is considered when correcting the cross-talk term in the on-chip S parameter measurement error correction
  • the problem of crosstalk error correction is not perfect, which affects the accuracy of on-chip S-parameter error correction.
  • the first aspect of the embodiments of the present application provides a new on-chip S-parameter calibration method, including:
  • test system When the test system is not connected to the probe, perform two-port calibration on the end face of the waveguide;
  • test system When the test system is connected to the probes, perform one-port calibration on the end surfaces of the two probes;
  • a crosstalk calibration piece equal to the length of the test piece is made on the substrate of the test piece, and the crosstalk error of the test system is calibrated according to the crosstalk calibration piece.
  • the method further includes:
  • a 12-term error model is established, and the S-parameters of the test piece are measured after the test system is calibrated according to the 12-term error model.
  • the establishment of a 12-term error model includes:
  • the first set of error items obtained by performing two-port calibration and obtain the second set of error items obtained by performing one-port calibration.
  • the first set of error items and the second set of error items form an 8-item error model
  • the 12-term error model is established according to the 8-term error model and the 4-term crosstalk error term.
  • the obtaining the calibrated S-parameters of the test system according to the 12-item error model includes:
  • the S parameter of the probe is measured after the test system is calibrated.
  • the new on-chip S-parameter calibration method further includes:
  • a second aspect of the embodiments of the present application provides a new on-chip S-parameter calibration device, including:
  • Two-port calibration module used to perform two-port calibration on the end face of the waveguide when no probe is connected to the test system
  • One-port calibration module used to perform one-port calibration on the two probe end surfaces when the test system is connected to the probes
  • the crosstalk calibration module is used to make a crosstalk calibration piece equal to the length of the test piece on the substrate of the test piece, and calibrate the crosstalk error of the test system according to the crosstalk calibration piece.
  • the new on-chip S-parameter calibration device further includes:
  • the parameter determination module is used to establish a 12-term error model, and obtain the S-parameters of the device under test after calibration by the test system according to the 12-term error model.
  • the parameter determination module is specifically used to:
  • the first set of error items obtained by performing two-port calibration and obtain the second set of error items obtained by performing one-port calibration.
  • the first set of error items and the second set of error items form an 8-item error model
  • the 12-term error model is established according to the 8-term error model and the 4-term crosstalk error term.
  • a third aspect of an embodiment of the present application provides a vector network analyzer, including a memory, a processor, and a computer program stored in the memory and executable on the processor, the processor executing the computer
  • the program implements the steps of the new on-chip S-parameter calibration method described in any of the above.
  • a fourth aspect of the embodiments of the present application provides a computer-readable storage medium that stores a computer program, and when the computer program is executed by a processor, implements the new on-chip S described in any one of the above Parameter calibration method steps.
  • the new on-chip S-parameter calibration method of the present application has been calibrated three times, and mainly produces a crosstalk calibration piece equal to the length of the test piece on the substrate of the test piece, according to the crosstalk error of the crosstalk calibration piece to the test system
  • a crosstalk calibration piece equal to the length of the test piece on the substrate of the test piece, according to the crosstalk error of the crosstalk calibration piece to the test system
  • the probe distance factor not only the probe distance factor but also the reflection coefficient factor of the device under test is considered, which realizes the accurate characterization and correction of crosstalk error.
  • it combines the two-port calibration of the waveguide end face when the test system is not connected to the probe. And one-port calibration of the probe end face after connecting the probe, which improves the accuracy of on-chip S parameter measurement error correction.
  • FIG. 1 is a schematic diagram of an implementation process of a new on-chip S parameter calibration method provided by an embodiment of the present application
  • FIG. 2 is a schematic structural diagram of three types of calibration pieces provided by embodiments of the present application.
  • FIG. 3 is a schematic diagram of a specific implementation process for establishing a 12-term error model provided by an embodiment of the present application
  • FIG. 4 is a schematic diagram of a 12-term error model provided by an embodiment of the present application.
  • FIG. 5 is a schematic diagram of a specific implementation process for measuring S-parameters of a device under test after calibration of a test system according to a 12-item error model provided by an embodiment of the present application;
  • FIG. 6 is a schematic diagram of the calibration plane of step S101 and step S102 in FIG. 1;
  • FIG. 7 is a schematic diagram of S parameters corresponding to each calibration plane provided by an embodiment of the present application.
  • FIG. 8 is a schematic structural diagram of a device under test and a crosstalk calibration device provided by an embodiment of the present application.
  • FIG. 9 is a schematic structural diagram of a new on-chip S-parameter calibration device provided by an embodiment of the present application.
  • FIG. 10 is a schematic diagram of a vector network analyzer provided by an embodiment of the present application.
  • FIG. 1 a schematic diagram of an implementation process of an embodiment of a new on-chip S-parameter calibration method is provided. The details are as follows:
  • Step S101 when the probe is not connected to the test system, perform two-port calibration on the end face of the waveguide.
  • Step S102 When the test system is connected to the probes, perform one-port calibration on the end surfaces of the two probes respectively.
  • Step S103 Manufacture a crosstalk calibration piece on the substrate of the test piece that is equal to the length of the test piece, and calibrate the crosstalk error of the test system according to the crosstalk calibration piece.
  • this embodiment uses three commercial on-chip S-parameter two-port devices for comparative tests. As shown in FIG. 2, three commercial on-chip S parameters The two-port devices are two-port devices of open-open pair, short-short pair, and load-load pair, and the three two-port devices The length is the same (that is, the probe spacing is the same).
  • a crosstalk calibration piece with the same length as the test piece is manufactured on the substrate of the test piece.
  • the crosstalk calibration component may be an open-open calibration component.
  • This embodiment does not limit the specific structure of the crosstalk calibration component, and may also be a two-port device of the short-circuit-short-circuit pair and load-load pair type.
  • the method further includes: establishing a 12-term error model, obtaining the test system after calibration according to the 12-term error model, and measuring the S-parameter of the test piece.
  • the specific implementation process of establishing a 12-term error model may include:
  • Step S401 Obtain a first set of error items obtained by performing two-port calibration, and obtain a second set of error items obtained by performing one-port calibration.
  • the first set of error items and the second set of error items form an 8-item error model.
  • Step S402 Acquire four crosstalk error items obtained by calibrating the crosstalk error of the test system.
  • Step S403 Establish the 12-term error model according to the 8-term error model and the 4-term crosstalk error term.
  • this embodiment calibrates the crosstalk error of the test system, that is, on the basis of the 8-term error term model (obtained through steps S101 and S102), 4 crosstalk errors (respectively S CT,11 , S CT, 12 , S CT, 21 and S CT, 22 ) constitute a new on-chip S-parameter error model with crosstalk error correction.
  • the extended four crosstalk error terms can be regarded as a virtual "two-port device" formed by the crosstalk error network CT formed by the two probe heads and the DUT in parallel.
  • the crosstalk error network CT is connected in parallel with the DUT to form a virtual "two-port device".
  • This "two-port device” has its own S-parameters.
  • the specific implementation process of measuring the S-parameter of the device under test after the test system is calibrated according to the 12-error model includes:
  • Step S601 Obtain a first S parameter obtained by performing two-port calibration.
  • the first S parameter is an S parameter that is parallel to the crosstalk error network and then cascaded with the probe.
  • Step S602 Obtain the S parameter of the probe according to the first set of error terms and the second set of error terms.
  • Step S603 Obtain the S parameter of the crosstalk error network obtained by calibrating the crosstalk error of the test system.
  • Step S604 Obtain the S parameter of the device under test after the test system is calibrated according to the first S parameter, the S parameter of the probe, and the S parameter of the crosstalk error network.
  • the key is how to separate the crosstalk error network CT from the DUT.
  • three calibration processes are performed. Referring to FIG. 6, a two-port SOLT calibration can be performed on the plane I and plane II using a waveguide calibration component to obtain the first S parameter S m , and the first S parameter S m is the device under test. S-parameters connected in parallel with the crosstalk error network and then cascaded with the probes; perform a one-port SOL calibration at plane III and plane IV using a commercial calibration piece to obtain the S-parameter S PA of the first probe A and the second probe B For the S-parameter S PB , see the schematic diagram in Figure 7. The relationship between the first S parameter S m and the S parameter S PA of the first probe A, the S parameter S PB of the second probe B, and the S parameter S CT
  • DUT can be obtained by the de-embedding method, that is, the virtual S-parameter S CT
  • the DUT under test is removed from the substrate, and a crosstalk calibrator equal to the length of the DUT under test is fabricated on the substrate.
  • a semiconductor process can be used Using gallium arsenide as the substrate, a 10dB attenuator was made as the DUT under test, and an open-to-open pair crosstalk calibration tool with the same length as the DUT under test was made, in which the length of the DUT and crosstalk were calibrated The length of the pieces is 160 ⁇ m.
  • the crosstalk error network CT can be connected in parallel with the crosstalk calibration kit S-parameter S CT
  • Y CT Y CT
  • S CT DUT, and Crosstalk network the device under test DUT to determine S-parameters S DUT.
  • DUT in parallel with the DUT and the crosstalk error network is converted into a Y-parameter Y CT
  • the S-parameter S CT of the crosstalk error network is converted into a Y-parameter Y CT according to
  • Y DUT Y CT
  • the S parameter S DUT of the DUT under test has basically corrected the crosstalk error.
  • the method for calibrating the S-parameter error of the chip further includes:
  • the above-mentioned new on-chip S-parameter calibration method is mainly calibrated three times, and mainly produces a crosstalk calibration piece equal to the length of the test piece on the substrate of the test piece, according to the crosstalk error of the crosstalk calibration piece to the test system
  • a crosstalk calibration piece equal to the length of the test piece on the substrate of the test piece, according to the crosstalk error of the crosstalk calibration piece to the test system
  • it combines the two-port calibration of the waveguide end face when the test system is not connected to the probe. After the probe is connected, a one-port calibration is performed on the end face of the probe, and the S parameter of the test piece is measured after the test system is calibrated according to the 12-item error model, which improves the accuracy of on-chip S parameter measurement error correction.
  • FIG. 9 shows a structural block diagram of the new on-chip S-parameter calibration device in Embodiment 2 of the present application. For ease of explanation, only parts related to this embodiment are shown.
  • the device includes a two-port calibration module 110, a one-port calibration module 120, and a crosstalk calibration module 130.
  • the two-port calibration module 110 is used to perform two-port calibration on the end face of the waveguide when no probe is connected to the test system.
  • the one-port calibration module 120 is used to perform one-port calibration on the end surfaces of the two probes when the test system is connected to the probes.
  • the crosstalk calibration module 130 is used to make a crosstalk calibration tool equal to the length of the test object on the substrate of the test object, and calibrate the crosstalk error of the test system according to the crosstalk calibration tool.
  • the new on-chip S-parameter calibration device further includes: a parameter determination module.
  • the parameter determination module is used to establish a 12-term error model, and obtain the S-parameters of the device under test after calibration by the test system according to the 12-term error model.
  • the parameter determination module is specifically used to: obtain the first group of error items obtained by performing two-port calibration, obtain the second group of error items obtained by performing one-port calibration, and the first group of error items and the second group of error items form one 8-term error model; obtain 4 cross-talk error terms obtained by calibrating the cross-talk error of the test system; establish the 12-term error model according to the 8-term error model and the 4-term cross-talk error term.
  • the above-mentioned new on-chip S-parameter calibration device has mainly been calibrated three times.
  • the main crosstalk calibration module 130 makes a crosstalk calibration piece equal to the length of the test piece on the substrate of the test piece, and tests the test system according to the crosstalk calibration piece.
  • the crosstalk error is calibrated, not only considering the probe distance factor, but also the reflection coefficient factor of the device under test, which achieves accurate characterization and correction of the crosstalk error.
  • the two-port calibration module 110 is used when the probe is not connected to the test system , Two-port calibration is performed on the end face of the waveguide, and the one-port calibration module 120 performs two-port calibration on the end face of the probe when the test system is connected to the probe, and finally the parameter determination module obtains the test system calibration according to the 12-term error model and measures the The S-parameter of the device under test improves the accuracy of S-parameter measurement error correction on-chip.
  • the vector network analyzer 100 described in this embodiment includes: a processor 140, a memory 150, and a computer program 151 stored in the memory 150 and running on the processor 140, for example, a new type Procedure for on-chip S-parameter calibration method.
  • the processor 140 executes the computer program 151
  • the processor 140 implements the steps in the above-mentioned new on-chip S parameter calibration method embodiments, for example, steps S101 to S103 shown in FIG. 1.
  • the processor 140 executes the computer program 151
  • the functions of each module/unit in the foregoing device embodiments are realized, for example, the functions of the modules 110 to 130 shown in FIG. 9.
  • the computer program 151 may be divided into one or more modules/units, and the one or more modules/units are stored in the memory 150 and executed by the processor 140 to complete This application.
  • the one or more modules/units may be a series of computer program instruction segments capable of performing specific functions.
  • the instruction segments are used to describe the execution process of the computer program 151 in the vector network analyzer 100.
  • the computer program 151 can be divided into a two-port calibration module, a one-port calibration module, and a crosstalk calibration module. The specific functions of each module are as follows:
  • the two-port calibration module 110 is used to perform two-port calibration on the end face of the waveguide when no probe is connected to the test system.
  • the one-port calibration module 120 is used to perform one-port calibration on the end surfaces of the two probes when the test system is connected to the probes.
  • the crosstalk calibration module 130 is used to make a crosstalk calibration tool equal to the length of the test object on the substrate of the test object, and calibrate the crosstalk error of the test system according to the crosstalk calibration tool.
  • the new on-chip S parameter calibration device further includes: a parameter determination module.
  • the parameter determination module is used to establish a 12-term error model, and obtain the S-parameters of the device under test after calibration by the test system according to the 12-term error model.
  • the parameter determination module is specifically used to: obtain the first group of error items obtained by performing two-port calibration, obtain the second group of error items obtained by performing one-port calibration, and the first group of error items and the second group of error items form one 8-term error model; obtain 4 cross-talk error terms obtained by calibrating the cross-talk error of the test system; establish the 12-term error model according to the 8-term error model and the 4-term cross-talk error term.
  • the vector network analyzer 100 may include, but is not limited to, the processor 140 and the memory 150. Those skilled in the art can understand that FIG. 10 is only an example of the vector network analyzer 100, and does not constitute a limitation on the vector network analyzer 100, and may include more or less components than the illustration, or a combination of certain components. Or different components, for example, the vector network analyzer 100 may further include input and output devices, network access devices, buses, and the like.
  • the so-called processor 140 may be a central processing unit (Central Processing Unit, CPU), or other general-purpose processors, digital signal processors (DSP), and application-specific integrated circuits (Application Specific Integrated Circuit (ASIC), ready-made programmable gate array (Field-Programmable Gate Array, FPGA) or other programmable logic devices, discrete gates or transistor logic devices, discrete hardware components, etc.
  • the general-purpose processor may be a microprocessor or the processor may be any conventional processor or the like.
  • the memory 150 may be an internal storage unit of the vector network analyzer 100, such as a hard disk or a memory of the vector network analyzer 100.
  • the memory 150 may also be an external storage device of the vector network analyzer 100, for example, a plug-in hard disk equipped on the vector network analyzer 100, a smart memory card (Smart Media Card, SMC), and secure digital (SD) Card, flash card, etc.
  • the memory 150 may include both an internal storage unit of the vector network analyzer 100 and an external storage device.
  • the memory 150 is used to store the computer program and other programs and data required by the vector network analyzer 100.
  • the memory 150 can also be used to temporarily store data that has been or will be output.
  • the integrated module/unit is implemented in the form of a software functional unit and sold or used as an independent product, it may be stored in a computer-readable storage medium.
  • the present application can implement all or part of the processes in the methods of the above embodiments, and can also be completed by a computer program instructing relevant hardware.
  • the computer program can be stored in a computer-readable storage medium. When the program is executed by the processor, the steps of the foregoing method embodiments may be implemented.
  • the computer program includes computer program code, and the computer program code may be in the form of source code, object code, executable file, or some intermediate form.
  • the computer readable medium may include: any entity or system capable of carrying the computer program code, a recording medium, a U disk, a mobile hard disk, a magnetic disk, an optical disk, a computer memory, a read-only memory (ROM) , Random Access Memory (RAM, Random Access Memory), electrical carrier signals, telecommunications signals and software distribution media, etc.
  • ROM read-only memory
  • RAM Random Access Memory
  • electrical carrier signals telecommunications signals and software distribution media, etc.
  • the content included in the computer-readable medium can be appropriately increased or decreased according to the requirements of legislation and patent practice in jurisdictions. For example, in some jurisdictions, according to legislation and patent practice, computer-readable media Does not include electrical carrier signals and telecommunications signals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种在片S参数校准方法和装置，适用于太赫兹在片测量技术领域，该方法包括：在测试系统未连接探针时，在波导端面进行二端口校准；在测试系统连接探针时，在两个探针端面分别进行一端口校准；在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据串扰校准件对测试系统的串扰误差进行校准。该方法可以实现高频在片S参数校准过程中串扰误差的准确表征与修正，提高高频在片S参数测量误差修正的准确度。

Description

新型在片S参数校准方法 技术领域
本申请属于太赫兹在片测量技术领域，尤其涉及一种新型在片S参数校准方法。
 背景技术
随着矢量网络分析技术的发展，在片S参数误差修正模型与校准方法一直在不断的被提出并且不断改进，在同轴、波导和低频的在片S参数测量领域都得到了较为广泛的应用。但随着测量频率的升高，在片S参数测量测试过程中两个探针之间的距离也离得越来越近，电磁波不仅会在被测件中传输，还会在被测件上方的空气中和被测件下方的衬底上传输，使信号在两个探针之间发生串扰，而且频率越高，测量过程中两探针离得越近，串扰误差也越大。
目前在片S参数误差模型，在对串扰误差进行修正时仅考虑两个探针之间的距离因素，串扰误差的修正不完善，使得在片S参数校准不精确，影响在片S参数测量的准确度。
 技术问题
有鉴于此，本申请实施例提供了一种新型在片S参数校准方法，以解决现有技术中在片S参数测量误差修正对串扰项进行修正时仅考虑两个探针之间的距离因素，串扰误差修正不完善，影响在片S参数误差修正的准确度的问题。
 技术解决方案
本申请实施例的第一方面提供了一种新型在片S参数校准方法，包括：
在测试系统未连接探针时，在波导端面进行二端口校准；
在测试系统连接所述探针时，在两个探针端面分别进行一端口校准；
在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
可选的，所述根据所述串扰校准件对测试系统的串扰误差进行校准之后，还包括：
建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
可选的，所述建立一个12项误差模型，包括：
获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型；
获取对测试系统的串扰误差进行校准得到的4项串扰误差项；
根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
可选的，所述根据所述12项误差模型得到被校准后的所述测试系统的S参数，包括：
获取进行二端口校准得到的第一S参数，所述第一S参数为所述被测件与串扰误差网络并联再与所述探针级联的S参数；
根据所述第一组误差项和所述第二组误差项得到所述探针的S参数；
获取对所述测试系统的串扰误差进行校准得到的串扰误差网络的S参数；
根据所述第一S参数、所述探针的S参数和所述串扰误差网络的S参数得到所述测试系统校准后测量所述被测件的S参数。
可选的，所述新型在片S参数校准方法还包括：
在所述被测件的长度改变时，重复执行所述在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
本申请实施例的第二方面提供了一种新型在片S参数校准装置，包括：
二端口校准模块，用于在测试系统未连接探针时，在波导端面进行二端口校准；
一端口校准模块，用于在测试系统连接所述探针时，在两个探针端面分别进行一端口校准；
串扰校准模块，用于在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
可选的，所述新型在片S参数校准装置还包括：
参数确定模块，用于建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
可选的，所述参数确定模块具体用于：
获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型；
获取对测试系统的串扰误差进行校准得到的4项串扰误差项；
根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
本申请实施例的第三方面提供了一种矢量网络分析仪，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述任一项所述新型在片S参数校准方法的步骤。
本申请实施例的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述新型在片S参数校准方法的步骤。
 有益效果
本申请的新型在片S参数校准方法进行了3次校准，主要在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准，不仅考虑了探针距离因素，还考虑了被测件的反射系数因素，实现了串扰误差的准确表征与修正，同时结合对测试系统未连接探针时的波导端面进行二端口校准，和对连接探针后的探针端面进行一端口校准，提高了在片S参数测量误差修正的准确度。
 附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的新型在片S参数校准方法的实现流程示意图；
图2是本申请实施例提供的3种校准件的结构示意图；
图3是本申请实施例提供的建立一个12项误差模型的具体实现流程示意图；
图4是本申请实施例提供的12项误差模型的示意图；
图5是本申请实施例提供的根据12项误差模型得到测试系统校准后测量被测件的S参数的具体实现流程示意图；
图6是图1中步骤S101和步骤S102的校准平面示意图；
图7是本申请实施例提供的每个校准平面对应的S参数的示意图；
图8是本申请实施例提供的被测件和串扰校准件的结构示意图；
图9是本申请实施例提供的新型在片S参数校准装置的结构示意图；
图10是本申请实施例提供的矢量网络分析仪的示意图。
 本发明的实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。
实施例一
参见图1，提供了新型在片S参数校准方法的一个实施例实现流程示意图，详述如下：
步骤S101，在测试系统未连接探针时，在波导端面进行二端口校准。
步骤S102，在测试系统连接所述探针时，在两个探针端面分别进行一端口校准。
步骤S103，在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
传统的误差模型校准方法，都将串扰误差看成了数值固定的矢量误差项，但实际上，串扰误差的大小不仅与两个探针之间的距离有关，而且和实际被测件的反射系数有关。为了验证串扰误差的大小还与实际被测件的反射系数有关，本实施例利用三个商业在片S参数二端口器件进行了对比试验，如图2所示，三个商业在片S参数二端口器件分别为开路-开路对（Open-open pair）、短路-短路对（Short-short pair）和负载-负载对（Load-load pair）的二端口器件，且三个二端口器件的长度相同（即探针间距相同）。
在两探针间距一定时，被测件的反射系数也会对串扰的大小产生影响。所以本实施例在被测件的衬底上制作与被测件长度相同的串扰校准件，通过根据串扰校准件对测试系统进行串扰校准，实现了串扰误差的准确表征与修正，同时结合对测试系统未连接探针时的波导端面进行二端口校准，和对连接探针后的探针端面进行一端口校准，提高了在片S参数测量误差修正的准确度。
可选的，所述串扰校准件可以为开路-开路校准件。本实施例对串扰校准件的具体结构不做限定，还可以为短路-短路对和负载-负载对类型的二端口器件等。
一个实施例中，所述根据所述串扰校准件对测试系统的串扰误差进行校准之后，还包括：建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
可选的，参见图3，所述建立一个12项误差模型的具体实现流程可以包括：
步骤S401，获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型。
步骤S402，获取对测试系统的串扰误差进行校准得到的4项串扰误差项。
步骤S403，根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
具体参见图4，本实施例对测试系统的串扰误差进行校准，即在8项误差项模型（经过步骤S101和步骤S102得到）的基础上增加了4项串扰误差（分别为S CT,11，S CT,12，S CT,21和S CT,22），构成了一种新的包含串扰误差修正的在片S参数误差模型。
由于串扰发生在两个探针头之间，因此所扩展的这四个串扰误差项可以看成两探针头形成的串扰误差网络CT与被测件DUT并联的一个虚拟“二端口器件”，如图6，串扰误差网络CT与被测件DUT并联组成一个虚拟“二端口器件”。此“二端口器件”拥有自己的S参数，电磁波在虚拟的“二端口器件”中传输参数的大小与其被测件的反射系数相关。在不考虑串扰误差的情况下，S CT,11=S CT,22=1，S CT,12=S CT,21=0，12项误差模型就变成了传统的8项误差模型。
可选的，参见图5，所述根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数的具体实现流程包括：
步骤S601，获取进行二端口校准得到的第一S参数，所述第一S参数为所述被测件与串扰误差网络并联再与所述探针级联的S参数。
步骤S602，根据所述第一组误差项和所述第二组误差项得到所述探针的S参数。
步骤S603，获取对所述测试系统的串扰误差进行校准得到的串扰误差网络的S参数。
步骤S604，根据所述第一S参数、所述探针的S参数和所述串扰误差网络的S参数得到所述测试系统校准后测量所述被测件的S参数。
具体的，应用12项误差模型对在片S参数测量系统进行校准，关键是如何将串扰误差网络CT和被测件DUT分离。本申请实施例执行三次校准过程，参见图6，在平面I和平面II处可以利用波导校准件进行全二端口SOLT校准，得到第一S参数S m，第一S参数S m为被测件与串扰误差网络并联再与探针级联的S参数；利用商用校准件在平面III和平面IV处分别进行一端口SOL校准，得到第一探针A的S参数S PA和第二探针B的S参数S PB，参见图7示意图。其中，第一S参数S m与第一探针A的S参数S PA、第二探针B的S参数S PB和虚拟的“二端口器件”的S参数S CT||DUT的关系可以表示为：
S m=S PA~S CT||DUT~S PB
式中符号“~”表示级联关系，符号“||”表示并联关系。然后可以通过去嵌入方法得到S CT||DUT，即虚拟的“二端口器件”的S参数S CT||DUT。具体的，先将第一探针A的S参数S PA和第二探针B的S参数S PB转换成T参数，即T PA和T PB，以及将第一S参数S m转换成T m。然后通过
T CT||DUT=T PA -1*T m*T PB -1
得到T CT||DUT，最后将T CT||DUT转换成S参数得到被测件与串扰误差网络并联的S参数S CT||DUT。
然后，利用串扰校准件对测试系统的串扰误差进行校准得到的串扰误差网络CT与串扰校准件并联的S参数S CT||open。
具体的，将被测件DUT在衬底上取下，在此衬底上制作一个与被测件DUT的长度相等的串扰校准件，示例性的，参见图8，本实施例可以利用半导体工艺以砷化镓为衬底，制作了一个10dB衰减器作为被测件DUT，另外制作了一个与被测件DUT相同长度的开路-开路对串扰校准件，其中被测件DUT的长度和串扰校准件的长度均为160μm。
然后串扰校准件两端级联探针进行二端口校准，已知第一探针A的S参数S PA和第二探针B的S参数S PB，可得串扰误差网络CT与串扰校准件并联的S参数S CT||open；又已知开路-开路对校准件（串扰校准件）的S参数S open，根据S CT||open和S open得到串扰误差网络的S参数S CT。具体的，先将串扰误差网络CT与串扰校准件并联的S参数S CT||open转换成Y 参数，即Y CT||open，以及将开路-开路对校准件的S参数S open转换成Y open。然后通过
Y CT=Y CT||open-Y open
得到Y CT；再将Y CT转换成S参数得到串扰误差网络的S参数S CT。
最后，根据被测件与串扰误差网络并联的S参数S CT||DUT，以及串扰误差网络的S参数S CT，确定被测件DUT的S参数S DUT。具体的，将被测件与串扰误差网络并联的S参数S CT||DUT转换为Y参数Y CT||DUT，将串扰误差网络的S参数S CT转换为Y参数Y CT，根据
Y DUT=Y CT||DUT-Y CT
得到被测件DUT的Y参数Y DUT，再将Y DUT转换成S参数得到被测件DUT的S参数S DUT，此时被测件DUT的S参数S DUT已经基本修正了串扰误差。
一个实施例中，所述片S参数误差校准方法还包括：
在所述被测件的长度改变时，重复执行所述在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
上述新型在片S参数校准方法，主要进行了3次校准，主要在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准，不仅考虑了探针距离因素，还考虑了被测件的反射系数因素，实现了串扰误差的准确表征与修正，同时结合对测试系统未连接探针时的波导端面进行二端口校准，和连接探针后在探针端面进行一端口校准，根据12项误差模型得到所述测试系统校准后测量所述被测件的S参数，提高了在片S参数测量误差修正的准确度。
本领域技术人员可以理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
实施例二
对应于上述实施例一所述的新型在片S参数校准方法，图9中示出了本申请实施例二中新型在片S参数校准装置的结构框图。为了便于说明，仅示出了与本实施例相关的部分。
该装置包括：二端口校准模块110、一端口校准模块120和串扰校准模块130。
二端口校准模块110用于在测试系统未连接探针时，在波导端面进行二端口校准。
一端口校准模块120用于在测试系统连接所述探针时，在两个探针端面分别进行一端口校准。
串扰校准模块130用于在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
一个实施例中，所述新型在片S参数校准装置还包括：参数确定模块。
参数确定模块用于建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
可选的，参数确定模块具体用于：获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型；获取对测试系统的串扰误差进行校准得到的4项串扰误差项；根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
上述新型在片S参数校准装置主要进行了3次校准，主要串扰校准模块130在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准，不仅考虑了探针距离因素，还考虑了被测件的反射系数因素，实现了串扰误差的准确表征与修正，同时结合二端口校准模块110在测试系统未连接探针时，在波导端面进行二端口校准，和一端口校准模块120在测试系统连接探针时对探针端面进行二端口校准，最后参数确定模块根据12项误差模型得到所述测试系统校准后测量所述被测件的S参数，提高了在片S参数测量误差修正的准确度。
实施例三
图10是本申请实施例三提供的矢量网络分析仪100的示意图。如图10所示，该实施例所述的矢量网络分析仪100包括：处理器140、存储器150以及存储在所述存储器150中并可在所述处理器140上运行的计算机程序151，例如新型在片S参数校准方法的程序。所述处理器140在执行所述计算机程序151时实现上述各个新型在片S参数校准方法实施例中的步骤，例如图1所示的步骤S101至S103。或者，所述处理器140执行所述计算机程序151时实现上述各装置实施例中各模块/单元的功能，例如图9所示模块110至130的功能。
示例性的，所述计算机程序151可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器150中，并由所述处理器140执行，以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序151在所述矢量网络分析仪100中的执行过程。例如，所述计算机程序151可以被分割成二端口校准模块、一端口校准模块和串扰校准模块，各模块具体功能如下：
二端口校准模块110用于在测试系统未连接探针时，在波导端面进行二端口校准。
一端口校准模块120用于在测试系统连接所述探针时，在两个探针端面分别进行一端口校准。
串扰校准模块130用于在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
可选的，所述新型在片S参数校准装置还包括：参数确定模块。
参数确定模块用于建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
可选的，参数确定模块具体用于：获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型；获取对测试系统的串扰误差进行校准得到的4项串扰误差项；根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
所述矢量网络分析仪100可包括，但不仅限于处理器140、存储器150。本领域技术人员可以理解，图10仅仅是矢量网络分析仪100的示例，并不构成对矢量网络分析仪100的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如矢量网络分析仪100还可以包括输入输出设备、网络接入设备、总线等。
所称处理器140可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器 (Digital Signal Processor，DSP)、专用集成电路 (Application Specific Integrated Circuit，ASIC)、现成可编程门阵列 (Field-Programmable Gate Array，FPGA) 或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器150可以是矢量网络分析仪100的内部存储单元，例如矢量网络分析仪100的硬盘或内存。所述存储器150也可以是矢量网络分析仪100的外部存储设备，例如矢量网络分析仪100上配备的插接式硬盘，智能存储卡（Smart Media Card，SMC），安全数字（Secure Digital，SD）卡，闪存卡（Flash Card）等。进一步地，所述存储器150还可以既包括矢量网络分析仪100的内部存储单元也包括外部存储设备。所述存储器150用于存储所述计算机程序以及矢量网络分析仪100所需的其他程序和数据。所述存储器150还可以用于暂时地存储已经输出或者将要输出的数据。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或系统、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包括的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包括在本申请的保护范围之内。

Claims (10)

  1. 一种新型在片S参数校准方法，其特征在于，包括：
    在测试系统未连接探针时，在波导端面进行二端口校准；
    在所述测试系统连接所述探针时，在两个探针端面分别进行一端口校准；
    在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
  2. 如权利要求1所述的新型在片S参数校准方法，其特征在于，所述根据所述串扰校准件对测试系统的串扰误差进行校准之后，还包括：
    建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
  3. 如权利要求2所述的新型在片S参数校准方法，其特征在于，所述建立一个12项误差模型，包括：
    获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型；
    获取对测试系统的串扰误差进行校准得到的4项串扰误差项；
    根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
  4. 如权利要求3所述的新型在片S参数校准方法，其特征在于，所述根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数，包括：
    获取进行二端口校准得到的第一S参数，所述第一S参数为所述被测件与串扰误差网络并联再与所述探针级联的S参数；
    根据所述第一组误差项和所述第二组误差项得到所述探针的S参数；
    获取对所述测试系统的串扰误差进行校准得到的串扰误差网络的S参数；
    根据所述第一S参数、所述探针的S参数和所述串扰误差网络的S参数得到所述测试系统校准后测量所述被测件的S参数。
  5. 如权利要求1至4任一项所述的新型在片S参数校准方法，其特征在于，所述新型在片S参数校准方法还包括：
    在所述被测件的长度改变时，重复执行所述在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
  6. 一种新型在片S参数校准装置，其特征在于，包括：
    二端口校准模块，用于在测试系统未连接探针时，在波导端面进行二端口校准；
    一端口校准模块，用于在测试系统连接所述探针时，在两个探针端面分别进行一端口校准；
    串扰校准模块，用于在被测件的衬底上制作与被测件的长度相等的串扰校准件，根据所述串扰校准件对测试系统的串扰误差进行校准。
  7. 如权利要求6所述的新型在片S参数校准装置，其特征在于，所述新型在片S参数校准装置还包括：
    参数确定模块，用于建立一个12项误差模型，根据所述12项误差模型得到所述测试系统校准后测量所述被测件的S参数。
  8. 如权利要求7所述的新型在片S参数校准装置，其特征在于，所述参数确定模块具体用于：
    获取进行二端口校准得到的第一组误差项，获取进行一端口校准得到的第二组误差项，第一组误差项和第二组误差项组成一个8项误差模型；
    获取对测试系统的串扰误差进行校准得到的4项串扰误差项；
    根据所述8项误差模型和4项串扰误差项建立所述12项误差模型。
  9. 一种矢量网络分析仪，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述方法的步骤。
  10. 一种计算机可读存储介质，所述计算机可读存储介质存储计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述方法的步骤。
PCT/CN2018/125285 2018-11-27 2018-12-29 新型在片s参数校准方法 WO2020107623A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/625,329 US11340286B2 (en) 2018-11-27 2018-12-29 On-wafer S-parameter calibration method
EP18925049.1A EP3686616B1 (en) 2018-11-27 2018-12-29 New on-chip s parameter calibration method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811469568.2A CN109444717B (zh) 2018-11-27 2018-11-27 新型在片s参数误差校准方法和装置
CN201811469568.2 2018-11-27

Publications (1)

Publication Number Publication Date
WO2020107623A1 true WO2020107623A1 (zh) 2020-06-04

Family

ID=65555652

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/125285 WO2020107623A1 (zh) 2018-11-27 2018-12-29 新型在片s参数校准方法

Country Status (4)

Country Link
US (1) US11340286B2 (zh)
EP (1) EP3686616B1 (zh)
CN (1) CN109444717B (zh)
WO (1) WO2020107623A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983540A (zh) * 2020-08-28 2020-11-24 中电科仪器仪表有限公司 一种高精度太赫兹超短波长校准件的制备方法及校准件
TWI798696B (zh) * 2020-11-04 2023-04-11 大陸商勝達克半導體科技（上海）有限公司 一種用於晶片測試機的自動校準方法及測試元件

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110286345B (zh) * 2019-05-22 2020-06-19 中国电子科技集团公司第十三研究所 一种矢量网络分析仪在片s参数的校准方法、系统及设备
CN111142057B (zh) * 2019-12-17 2020-11-24 中国电子科技集团公司第十三研究所 太赫兹频段在片s参数的校准方法及终端设备
CN111579869B (zh) * 2020-04-21 2023-05-30 中国电子科技集团公司第十三研究所 互易二端口网络s参数测量方法、装置及终端设备
CN111983538B (zh) * 2020-07-15 2023-03-03 中国电子科技集团公司第十三研究所 在片s参数测量系统校准方法及装置
CN111983539B (zh) * 2020-07-21 2022-12-27 中国电子科技集团公司第十三研究所 在片s参数测量系统校准方法
CN112098793B (zh) * 2020-08-14 2023-02-28 中国电子科技集团公司第十三研究所 单端口在片校准件模型确定的方法及终端设备
CN112098795B (zh) * 2020-08-14 2023-05-05 中国电子科技集团公司第十三研究所 两端口在片校准件模型及参数确定的方法
WO2022033124A1 (zh) * 2020-08-14 2022-02-17 中国电子科技集团公司第十三研究所 在片校准件模型中参数确定的方法
CN112098794B (zh) * 2020-08-14 2023-02-28 中国电子科技集团公司第十三研究所 在片校准件模型中参数确定的方法及终端设备
WO2022033125A1 (zh) 2020-08-14 2022-02-17 中国电子科技集团公司第十三研究所 两端口在片校准件模型和参数确定的方法
CN113849958A (zh) * 2021-08-16 2021-12-28 中国电子科技集团公司第十三研究所 在片s参数测量系统串扰误差修正方法及电子设备
CN115356541B (zh) * 2022-07-04 2023-09-05 广东健博通科技股份有限公司 多端口天线散射参数测量方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317156A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd ベクトルネットワークアナライザ、ベクトルネットワークアナライザの校正方法、計算機及び標準器基板
CN101339213A (zh) * 2008-08-07 2009-01-07 中国电子科技集团公司第十研究所 毫米波频段准确测量波导宽边缝隙导纳的方法
CN103399286A (zh) * 2013-07-16 2013-11-20 中国电子科技集团公司第四十一研究所 一种多特性阻抗网络的测量校准方法
CN103605024A (zh) * 2013-11-15 2014-02-26 中国电子科技集团公司第四十一研究所 一种基于usb接口的多端口s参数测试装置
CN104111435A (zh) * 2014-07-21 2014-10-22 福建火炬电子科技股份有限公司 一种测试夹具误差剔除方法
CN104297597A (zh) * 2014-10-20 2015-01-21 中国电子科技集团公司第四十一研究所 一种移除双端口网络中测试夹具效应的新方法
CN104865453A (zh) * 2015-06-12 2015-08-26 中国电子科技集团公司第十三研究所 太赫兹在片散射参数测量校准件及其制备方法
CN106771709A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种多端口网络的s参数去嵌入方法
CN107861050A (zh) * 2017-11-13 2018-03-30 中国电子科技集团公司第四十研究所 一种利用矢量网络分析仪进行在片测试的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734268A (en) 1996-04-08 1998-03-31 Motorola, Inc. Calibration and measurment technique and apparatus for same
US7130756B2 (en) 2003-03-28 2006-10-31 Suss Microtec Test System Gmbh Calibration method for carrying out multiport measurements on semiconductor wafers
US7256585B1 (en) * 2006-07-21 2007-08-14 Agilent Technologies, Inc. Match-corrected power measurements with a vector network analyzer
US7532014B2 (en) * 2006-08-08 2009-05-12 Credence Systems Corporation LRL vector calibration to the end of the probe needles for non-standard probe cards for ATE RF testers
CN101369825B (zh) * 2007-08-15 2011-11-23 中国科学院半导体研究所 四端口微带传输线网络串扰测量装置
US8290736B2 (en) 2010-02-23 2012-10-16 Freescale Semiconductor, Inc. Calibration standards and methods of their fabrication and use
US9286177B1 (en) * 2012-12-28 2016-03-15 Emc Corporation S-parameter analysis tool
CN103983931B (zh) * 2014-05-06 2016-06-08 中国电子科技集团公司第十三研究所 矢量网络分析仪s参数测量不确定度的确定方法
US10145874B2 (en) * 2014-07-18 2018-12-04 Tektronix, Inc. S-parameter measurements using real-time oscilloscopes
CN105677974A (zh) * 2016-01-07 2016-06-15 沈阳航空航天大学 一种对任意布局传输线串扰的分析方法
EP3242143B1 (en) * 2016-05-02 2023-03-01 Rohde & Schwarz GmbH & Co. KG Measurement apparatus
CN107991537A (zh) * 2017-11-20 2018-05-04 中国电子科技集团公司第十三研究所 基于共面波导传输线的介电常数提取方法及终端设备
CN108664717B (zh) * 2018-04-27 2021-11-02 上海集成电路研发中心有限公司 一种毫米波器件在片测试结构的去嵌方法
US10890642B1 (en) * 2019-07-31 2021-01-12 Keysight Technologies, Inc. Calibrating impedance measurement device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317156A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd ベクトルネットワークアナライザ、ベクトルネットワークアナライザの校正方法、計算機及び標準器基板
CN101339213A (zh) * 2008-08-07 2009-01-07 中国电子科技集团公司第十研究所 毫米波频段准确测量波导宽边缝隙导纳的方法
CN103399286A (zh) * 2013-07-16 2013-11-20 中国电子科技集团公司第四十一研究所 一种多特性阻抗网络的测量校准方法
CN103605024A (zh) * 2013-11-15 2014-02-26 中国电子科技集团公司第四十一研究所 一种基于usb接口的多端口s参数测试装置
CN104111435A (zh) * 2014-07-21 2014-10-22 福建火炬电子科技股份有限公司 一种测试夹具误差剔除方法
CN104297597A (zh) * 2014-10-20 2015-01-21 中国电子科技集团公司第四十一研究所 一种移除双端口网络中测试夹具效应的新方法
CN104865453A (zh) * 2015-06-12 2015-08-26 中国电子科技集团公司第十三研究所 太赫兹在片散射参数测量校准件及其制备方法
CN106771709A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种多端口网络的s参数去嵌入方法
CN107861050A (zh) * 2017-11-13 2018-03-30 中国电子科技集团公司第四十研究所 一种利用矢量网络分析仪进行在片测试的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP3686616A4 *
WU, AIHUA ET AL.: "X (Methodology for Extracting S-Parameter of Coplanar Microwave Probe", JOURANL OF MICROWAVES, vol. 32, no. 2, 30 April 2016 (2016-04-30), pages 35 - 38, XP009519634, ISSN: 1005-6122 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983540A (zh) * 2020-08-28 2020-11-24 中电科仪器仪表有限公司 一种高精度太赫兹超短波长校准件的制备方法及校准件
CN111983540B (zh) * 2020-08-28 2024-02-02 中电科思仪科技股份有限公司 一种高精度太赫兹超短波长校准件的制备方法及校准件
TWI798696B (zh) * 2020-11-04 2023-04-11 大陸商勝達克半導體科技（上海）有限公司 一種用於晶片測試機的自動校準方法及測試元件

Also Published As

Publication number Publication date
EP3686616A4 (en) 2021-04-07
US11340286B2 (en) 2022-05-24
CN109444717A (zh) 2019-03-08
US20220003811A1 (en) 2022-01-06
EP3686616B1 (en) 2022-04-20
CN109444717B (zh) 2020-08-18
EP3686616A1 (en) 2020-07-29

Similar Documents

Publication Publication Date Title
WO2020107623A1 (zh) 新型在片s参数校准方法
WO2021120452A1 (zh) 太赫兹频段在片s参数的校准方法及终端设备
WO2020232810A1 (zh) 一种矢量网络分析仪在片s参数的校准方法、系统及设备
CN109444721B (zh) 检测s参数的方法及终端设备
US7034548B2 (en) Balanced device characterization including test system calibration
US9606212B1 (en) Systems and methods for time/frequency indexed pulse calibrations for vector network analyzers
CN112098791B (zh) 在片校准件模型及在片校准件模型中参数确定的方法
CN103399286A (zh) 一种多特性阻抗网络的测量校准方法
WO2023019935A1 (zh) 在片s参数测量系统串扰误差修正方法及电子设备
CN112698257B (zh) 矢量网络分析仪硬件指标对测量精度影响的分析方法
CN111983538B (zh) 在片s参数测量系统校准方法及装置
CN110954809A (zh) 一种用于大信号测试的矢量校准快速修正方法
US20130317767A1 (en) Measurement error correction method and electronic component characteristic measurement apparatus
US11385175B2 (en) Calibration method and terminal equipment of terahertz frequency band on-wafer S parameter
CN111025214B (zh) 获取功率校准模型的方法及终端设备
JP7153309B2 (ja) ベクトルネットワークアナライザを用いた反射係数の測定方法
CN116466217A (zh) 多端口射频微波芯片测试方法及装置
CN112098794B (zh) 在片校准件模型中参数确定的方法及终端设备
CN114137389A (zh) 微波探针s参数相位的确定方法、装置、终端及存储介质
TWI463146B (zh) Radiofrequency Scattering Parameter Measurement and Correction Method
CN113821763B (zh) 在片s参数测量系统校准方法及电子设备
CN115542013A (zh) 在片s参数提取负载电感的方法、电子设备及存储介质
CN111025213B (zh) 在片负载牵引输出功率的测量方法及终端设备
CN116125353A (zh) 在片s参数测量系统误差修正方法、电子设备及存储介质
CN116165589A (zh) 在片s参数测量系统校准方法、电子设备及存储介质

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018925049

Country of ref document: EP

Effective date: 20200106

NENP Non-entry into the national phase

Ref country code: DE