WO2020107522A1 - 防止代码被改写的方法及存储器 - Google Patents

防止代码被改写的方法及存储器 Download PDF

Info

Publication number
WO2020107522A1
WO2020107522A1 PCT/CN2018/120041 CN2018120041W WO2020107522A1 WO 2020107522 A1 WO2020107522 A1 WO 2020107522A1 CN 2018120041 W CN2018120041 W CN 2018120041W WO 2020107522 A1 WO2020107522 A1 WO 2020107522A1
Authority
WO
WIPO (PCT)
Prior art keywords
control signal
current control
control unit
latch
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/120041
Other languages
English (en)
French (fr)
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Publication of WO2020107522A1 publication Critical patent/WO2020107522A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Definitions

  • the present application relates to the field of data storage technology, and more specifically, to a method and memory for preventing code from being rewritten.
  • TCON Timer Control Register, timing controller
  • TCON peripheral device EEPROM Electrically, Erasable, Programmable, read only, memory
  • the control TCON read and write is controlled by the voltage control signal, the read operation is performed when the voltage control signal is high potential, and the write operation is performed when the voltage control signal is low potential.
  • Code writing is generally completed in PCBA (Printed Circuit Board Assembly) after the completion of printing. In the panel factory, after the bonding is completed, a power-on test is required. At this time, because the voltage control signal is high, a read operation is performed.
  • a method for preventing code from being rewritten is applied to a memory, and the memory includes a first control unit, a second control unit, a latch, and a register.
  • the method includes:
  • the first control unit sends the current control signal to the latch
  • the second control unit controls the latch to send the current control signal to the register to perform a write operation.
  • the method further includes:
  • the first control unit sends the current control signal to the register to complete the read operation.
  • the step of detecting the type of read and write operation of the current control signal sent by the timing controller through the first control unit includes:
  • the current control signal is a low potential, it is determined that the current control signal is a write operation signal.
  • the step of determining the potential of the current control signal by the first control unit includes:
  • the step of detecting the type of read and write operation of the current control signal sent by the timing controller through the first control unit further includes:
  • the current control signal has a high potential, it is determined that the current control signal is a read operation signal.
  • the second control unit controls the latch to send the current control signal to Before the step of performing the write operation on the register, the method further includes:
  • the first control unit is a single chip microcomputer.
  • the second control unit is a controller.
  • a method for preventing code from being rewritten is applied to a memory, and the memory includes a first control unit, a second control unit, a latch, and a register.
  • the method includes:
  • the first control unit sends the current control signal to the register to complete the read operation
  • the first control unit sends the current control signal to the latch
  • the second control unit controls the latch to send the current control signal to the register to perform a write operation
  • the step of detecting the type of read and write operation of the current control signal sent by the timing controller through the first control unit includes:
  • the current control signal has a high potential, it is determined that the current control signal is a write operation signal.
  • the step of detecting the type of read and write operation of the current control signal sent by the timing controller through the first control unit further includes:
  • the current control signal is a low potential, it is determined that the current control signal is a read operation signal.
  • the step of determining the potential of the current control signal by the first control unit includes:
  • a memory including:
  • the first control unit is configured to receive the current control signal sent by the timing controller and determine the type of read and write operations of the current control signal;
  • a first control switch one end of the first control switch is electrically connected to the timing controller
  • a second control switch one end of the second control switch is electrically connected to the timing controller
  • a latch electrically connected to the other end of the first control switch
  • the second control unit is electrically connected to the latch and used to determine whether the sum check code of the current control signal in the latch is the same as the preset sum check code;
  • a third control switch one end of the third control switch is electrically connected to the latch
  • the register is electrically connected to the other end of the second control switch and the other end of the third control switch, respectively;
  • the first control unit is also used to control the opening and closing of the first control switch and the opening and closing of the second control switch according to the type of read and write operations of the current control signal; the second control The unit is also used to control the opening and closing of the third control switch.
  • the above method for preventing the code from being rewritten detects the type of read and write operations of the current control signal sent by the timing controller through the first control unit. If the current control signal is a write operation signal, the first control unit sends the current control signal to the latch. The second control unit determines whether the sum check code of the current control signal in the latch is the same as a preset sum check code. If the sum check code of the current control signal is the same as the preset sum check code, the second control unit controls the latch to send the current control signal to the register, thereby performing a write operation.
  • the second control unit detects and determines whether the sum check code of the current control signal is the same as the preset sum check code, and the second control unit controls the latch only if they are the same
  • the controller sends the current control signal to the register to perform a write operation. The risk of rewriting the original code in the memory is greatly reduced, thereby improving production yield and increasing product reliability.
  • FIG. 1 is a flowchart of a method for preventing code from being rewritten according to an embodiment of the application
  • FIG. 2 is a schematic structural diagram of a memory provided by an embodiment of the present application.
  • an embodiment of the present application provides a method for preventing code from being rewritten, which is applied to the memory 100, and the memory 100 includes a first control unit 110, a second control unit 120, a latch 130 Register 140, the method includes:
  • the first control unit 110 detects the read and write operation type of the current control signal sent by the timing controller 200.
  • the specific structure of the first control unit 110 is not specifically limited, as long as the type of the read-write operation of the current control signal sent by the timing controller 200 can be detected.
  • the first control unit 110 may be an MCU (Microcontroller Unit, single chip microcomputer) 101.
  • the first control unit 110 may be a first processor. The specific structure of the first control unit 110 can be selected according to actual needs.
  • the read-write operation type may include a read operation type and a write operation type.
  • the type of read operation means that only the code in the register 140 can be read.
  • the type of write operation means that the code in the register 140 can be rewritten.
  • the manner in which the first control unit 110 sends the current control signal to the latch 130 is not limited, as long as the latch 130 can receive all the signals sent by the first control unit 110. Just describe the current control signal.
  • the first control unit 110 may send the current control signal to the latch 130 by wired data transmission.
  • the first control unit 110 may send the current control signal to the latch 130 by wired data transmission.
  • the first control unit 110 may also send the current control signal to the latch 130 by wireless data transmission.
  • the second control unit 120 determines whether the sum check code of the current control signal in the latch 130 is the same as a preset sum check code.
  • the specific structure of the second control unit 120 is not specifically limited, as long as it can be determined whether the sum check code of the current control signal in the latch 130 is the same as the preset sum check code .
  • the second control unit 120 may be a first MCU (Microcontroller Unit, single chip microcomputer).
  • the second control unit 120 may be a controller 121.
  • the specific structure of the second control unit 120 can be selected according to actual needs.
  • the preset sum check code is stored in the second control unit 120 in advance by the drive circuit.
  • Each code (code) corresponds to a sum check code. Only if the sum check code of the current control signal in the latch 130 is the same as the preset sum check code, the second control unit 120 will perform the next control operation.
  • the second control unit 120 controls the latch 130 to send the current control signal to the register 140 in any way, as long as the register 140 can receive the current control signal. .
  • the second control unit 120 controls the latch 130 to send the current control signal to the register 140 by wired transmission.
  • the second control unit 120 controls the latch 130 to send the current control signal to the register 140 through wireless transmission.
  • the first control unit 110 in the memory 100 is connected to the timing controller 200 and the latch 130 respectively.
  • the second control unit 120 is communicatively connected to the latch 130 and the register 140, respectively.
  • the specific communication connection method can adopt the traditional communication connection method, and no specific description will be made here.
  • the second control unit 120 detects and judges whether the sum check code of the current control signal and the preset sum check code are the same, and the second control unit 120 will only be the same
  • the latch 130 is controlled to send the current control signal to the register 140 to perform a write operation. This embodiment can greatly reduce the risk that the original code in the memory 100 is rewritten, thereby improving production yield and increasing product reliability.
  • the method further includes: If the current control signal is a read operation signal, the first control unit 110 sends the current control signal to the register 140 to complete the read operation.
  • the manner in which the first control unit 110 sends the current control signal to the register 140 is not limited, as long as the register 140 can receive the current control signal.
  • the first control unit 110 may send the current control signal to the register 140 through a wire.
  • the first control unit 110 may send the current control signal to the register 140 by wireless data transmission.
  • the wireless data transmission method may be WIFI, Bluetooth, or the like.
  • the step of detecting the read and write operation type of the current control signal sent by the timing controller 200 through the first control unit 110 includes: first, acquiring the timing control through the first control unit 110 The current control signal sent by the controller 200. Secondly, the first control unit 110 determines whether the potential of the current control signal is high or low. Finally, if the current control signal has a low potential, it is determined that the current control signal is a write operation signal.
  • the manner in which the first control unit 110 acquires the current control signal sent by the timing controller 200 is not limited, as long as it is ensured that the first control unit 110 can acquire the current control signal.
  • the first control unit 110 may obtain the current control signal sent by the timing controller 200 by wired data transmission.
  • the first control unit 110 may obtain the current control signal sent by the timing controller 200 through wireless data transmission.
  • the first control unit 110 may determine the level of the current control signal based on the first preset reference voltage.
  • the specific value of the first preset reference voltage can be set according to actual needs. If the potential of the current control signal is low relative to the first preset reference voltage, it is determined that the current control signal is a write operation signal. If the potential of the current control signal is high relative to the first preset reference voltage, it is determined that the current control signal is a read operation signal.
  • the step of determining the potential of the current control signal by the first control unit 110 includes: using the first control unit 110 to compare the potential of the current control signal with a preset reference potential Compare. It is judged whether the potential of the current control signal is higher than the potential of the preset reference potential.
  • the preset reference potential can be set according to actual needs, and no specific numerical value is defined here. In one embodiment, if the potential of the current control signal is high relative to the preset reference potential, it is determined that the current control signal is a read operation signal. If the potential of the pre-control signal is low relative to the preset reference potential, it is determined that the current control signal is a write operation signal.
  • the method further includes: if the sum check code of the current control signal is different from the preset sum check code, returning to the first pass
  • the control unit 110 detects the steps of the read and write operation type of the current control signal sent by the timing controller 200.
  • the current control signal sent by the timing controller 200 detected by the first control unit 110 is returned The steps of the type of read and write operations. That is, only when the sum check code of the current control signal is the same as the preset sum check code, the original code in the memory 100 will be rewritten. Through this detection and verification method, the memory 100 is greatly reduced The risk of rewriting the original code within, increases product reliability.
  • the memory 100 includes a first control unit 110, a second control unit 120, a latch 130, and a register 140.
  • the method includes: first, the first control unit 110 detects the type of read and write operations of the current control signal sent by the timing controller 200. If the current control signal is a read operation signal, the first control unit 110 sends the current control signal to the register 140 to complete the read operation. Secondly, if the current control signal is a write operation signal, the first control unit 110 sends the current control signal to the latch 130. Then, the second control unit 120 determines whether the sum check code of the current control signal in the latch 130 is the same as the preset sum check code.
  • the second control unit 120 controls the latch 130 to send the current control signal to the register 140, Thus write operation.
  • the read-write operation type of the current control signal sent by the timing controller 200 detected by the first control unit 110 is returned A step of.
  • the specific structure of the first control unit 110 is not specifically limited, as long as the type of the read-write operation of the current control signal sent by the timing controller 200 can be detected.
  • the first control unit 110 may be an MCU (Microcontroller Unit, single chip microcomputer) 101.
  • the first control unit 110 may be a first processor.
  • the specific structure of the first control unit 110 can be selected according to actual needs.
  • the manner in which the first control unit 110 sends the current control signal to the latch 130 may adopt the manner described in the foregoing embodiment, and the repeated description will not be repeated here.
  • the specific structure of the second control unit 120 is not specifically limited, as long as it can be determined whether the sum check code of the current control signal in the latch 130 is the same as the preset sum check code .
  • the second control unit 120 may be a first MCU (Microcontroller Unit, single chip microcomputer).
  • the second control unit 120 may be a controller 121.
  • the specific structure of the second control unit 120 can be selected according to actual needs.
  • the preset sum check code is stored in the second control unit 120 in advance by a driving circuit.
  • Each code (code) corresponds to a sum check code. Only if the sum check code of the current control signal in the latch 130 is the same as the preset sum check code, the second control unit 120 will perform the next control operation.
  • the manner in which the second control unit 120 controls the latch 130 to send the current control signal to the register 140 adopts the manner described in the foregoing embodiment, and the repeated description will not be repeated here.
  • the first control unit 110 in the memory 100 is connected to the timing controller 200 and the latch 130 respectively.
  • the second control unit 120 is communicatively connected to the latch 130 and the register 140, respectively.
  • the specific communication connection method can adopt the traditional communication connection method, and no specific description will be made here.
  • the step of detecting the read and write operation type of the current control signal sent by the timing controller 200 through the first control unit 110 includes: acquiring the timing controller 200 through the first control unit 110 The current control signal sent.
  • the first control unit 110 determines the potential of the current control signal. If the current control signal has a high potential, it is determined that the current control signal is a write operation signal. If the potential of the current control signal is a low potential, it is determined that the current control signal is a read operation signal.
  • the step of determining the potential of the current control signal by the first control unit 110 includes: using the first control unit 110 to compare the potential of the current control signal with a preset reference potential Compare; determine the potential of the current control signal relative to the preset reference potential.
  • the preset reference potential can be set according to actual needs, and no specific numerical value is defined here. In one embodiment, if the potential of the current control signal is high relative to the preset reference potential, it is determined that the current control signal is a read operation signal. If the potential of the front control signal is a low potential relative to the preset reference potential, it is determined that the current control signal is a write operation signal.
  • the second control unit 120 detects and judges whether the sum check code of the current control signal is the same as the preset sum check code, and only the two are the same. The second control unit 120 Only then can the latch 130 be controlled to send the current control signal to the register 140 to perform a write operation.
  • This application can greatly reduce the risk that the original code in the memory 100 is rewritten, thereby improving production yield and increasing product reliability.
  • An embodiment of the present application provides a memory 100 including a first control unit 110, a first control switch 111, a second control switch 112, a latch 130, a second control unit 120, a third control switch 113, and a register 140.
  • the first control unit 110 is used to receive the current control signal sent by the timing controller 200 and determine the type of read and write operations of the current control signal.
  • One end of the first control switch 111 is electrically connected to the timing controller 200.
  • One end of the second control switch 112 is electrically connected to the timing controller 200.
  • the latch 130 is electrically connected to the other end of the first control switch 111.
  • the second control unit 120 is electrically connected to the latch 130.
  • the second control unit 120 is used to determine whether the sum check code of the current control signal in the latch 130 is the same as the preset sum check code.
  • One end of the third control switch 113 is electrically connected to the latch 130.
  • the register 140 is electrically connected to the other end of the second control switch 112 and the other end of the third control switch 113, respectively.
  • the first control unit 110 is also used to control the opening and closing of the first control switch 111 and the opening and closing of the second control switch 112 according to the type of read and write operations of the current control signal.
  • the second control unit 120 is also used to control the third control switch 113 to turn on and off.
  • the specific structure of the first control unit 110 is not specifically limited, as long as the type of the read-write operation of the current control signal sent by the timing controller 200 can be detected.
  • the first control unit 110 may be an MCU (Microcontroller Unit, single chip microcomputer) 101.
  • the first control unit 110 may be a first processor. The specific structure of the first control unit 110 can be selected according to actual needs.
  • the specific structure of the second control unit 120 is not specifically limited, as long as it can be determined whether the sum check code of the current control signal in the latch 130 is the same as the preset sum check code .
  • the second control unit 120 may be a first MCU (Microcontroller Unit, single chip microcomputer).
  • the second control unit 120 may be a controller 121.
  • the specific structure of the second control unit 120 can be selected according to actual needs.
  • the specific structure of the first control switch 111 is not specifically limited, as long as the first control unit 110 can be controlled to turn on and off the first control switch 111.
  • the first control switch 111 may be a first relay switch 114.
  • the first control switch 111 may be a MOS (Field Effect Transistor) switch.
  • the specific structure of the second control switch 112 is not specifically limited, as long as the first control unit 110 can control the second control switch 112 to be turned on and off.
  • the second control switch 112 may be a second relay switch 115.
  • the second control switch 112 may be a MOS (Field Effect Transistor) switch.
  • the specific structure of the third control switch 113 is not specifically limited, as long as the second control unit 120 can ensure that the third control switch 113 can be turned on and off.
  • the third control switch 113 may be a third relay switch 116.
  • the third control switch 113 may be a MOS (Field Effect Transistor) switch.
  • the first control unit 110 the first control switch 111, the second control switch 112, the latch 130, the second control unit 120, and the third control
  • the cooperation between the switches 113 can prevent the original code in the register 140 in the memory 100 from being rewritten, which greatly improves the reliability of the product.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请提供一种防止代码被改写的方法，通过第一控制单元检测时序控制器发送的当前控制信号的读写操作类型。若当前控制信号为写操作信号，则第一控制单元将当前控制信号发送至锁存器。通过第二控制单元判断锁存器内的当前控制信号的总和检验码是否与预设总和检验码相同。若当前控制信号的总和检验码与预设总和检验码相同，则第二控制单元控制所述锁存器将当前控制信号发送至寄存器，从而进行写操作。本申请还提供了一种存储器。

Description

防止代码被改写的方法及存储器
相关申请
本申请要求2018年11月27日申请的，申请号为201811425047.7，名称为“防止代码被改写的方法及存储器”的中国专利申请的优先权，在此将其全文引入作为参考。
技术领域
本申请涉及数据存储技术领域，更具体的说，涉及一种防止代码被改写的方法及存储器。
背景技术
这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。
在TFT-LCD(thin film transistor-liquid crystal display，薄膜晶体管液晶显示器)驱动电路设计中，TCON(Timer Control Register，时序控制器)会发送相关信号产生器产生的信号给driver(驱动器)，它们的属性及相对关系可由使用者根据应用要求进行对应的修改。这部分数据整合成TCON code(代码)的bin(二进制)文档，由PC(Personal Computer，个人计算机)机发起。
经由各厂商的TCON治具及配线，烧录进TCON外围器件EEPROM(Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器)元件里。断电上电后，TCON直接向EEPROM读取数据，将相关设置发送给driver。其中，控制TCON读写由电压控制信号进行控制，电压控制信号为高电位时进行读操作，电压控制信号为低电位时进行写操作。写code一般是PCBA(Printed Circuit Board Assembly，印制电路板组件)打件完成之后在打件厂内完成。而在面板厂内，在bonding(绑定)完成之后，需要进行上电测试， 此时因为电压控制信号为高电位，进行的是读操作。
但是一旦电压控制信号受到干扰而被拉低，就将进行写操作。此时如果又遇到数据线上的读写位恰恰因为layout(布局)走线上寄生电容和高频率等原因在EEPROM识别的时候为写，就会导致存储器的原始code被改写。
申请内容
基于此，有必要针对电压控制信号因受到干扰而导致电位被拉低，从而导致存储器内的原始代码被改写的问题，提供一种防止代码被改写的方法及存储器。
一种防止代码被改写的方法，应用于存储器，所述存储器包括第一控制单元、第二控制单元、锁存器和寄存器，所述方法包括：
通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型；
若所述当前控制信号为写操作信号，则所述第一控制单元将所述当前控制信号发送至所述锁存器；
通过所述第二控制单元判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同；
若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作。
在其中一个实施例中，所述若所述当前控制信号为写操作，则所述第一控制单元将所述当前控制信号发送至所述锁存器的步骤之前，所述方法还包括：
若所述当前控制信号为读操作信号，则所述第一控制单元将所述当前控制信号发送至所述寄存器，以完成读操作。
在其中一个实施例中，所述通过所述第一控制单元检测时序控制器发送的 当前控制信号的读写操作类型的步骤包括：
通过所述第一控制单元获取所述时序控制器发送的所述当前控制信号；
通过所述第一控制单元判断所述当前控制信号的电位高低；
若所述当前控制信号的电位为低电位，则判断所述当前控制信号为写操作信号。
在其中一个实施例中，所述通过所述第一控制单元判断所述当前控制信号的电位高低的步骤包括：
通过所述第一控制单元将所述当前控制信号的电位与预设基准电位进行比较；
判断所述当前控制信号的电位相对于所述预设基准电位的电位高低。
在其中一个实施例中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤还包括：
若所述当前控制信号的电位为高电位，则判断所述当前控制信号为读操作信号。
在其中一个实施例中，所述若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作的步骤之前，所述方法还包括：
若所述当前控制信号的总和检验码与所述预设总和检验码不相同，则返回所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤。
在其中一个实施例中，所述第一控制单元为单片机。
在其中一个实施例中，所述第二控制单元为控制器。
一种防止代码被改写的方法，应用于存储器，所述存储器包括第一控制单元、第二控制单元、锁存器和寄存器，所述方法包括：
通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型；
若所述当前控制信号为读操作信号，则所述第一控制单元将所述当前控制信号发送至所述寄存器，以完成读操作；
若所述当前控制信号为写操作信号，则所述第一控制单元将所述当前控制信号发送至所述锁存器；
通过所述第二控制单元判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同；
若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作；
若所述当前控制信号的总和检验码与所述预设总和检验码不相同，则返回所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤。
在其中一个实施例中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤包括：
通过所述第一控制单元获取所述时序控制器发送的所述当前控制信号；
通过所述第一控制单元判断所述当前控制信号的电位高低；
若所述当前控制信号的电位为高电位，则判断所述当前控制信号为写操作信号。
在其中一个实施例中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤还包括：
若所述当前控制信号的电位为低电位，则判断所述当前控制信号为读操作信号。
在其中一个实施例中，所述通过所述第一控制单元判断所述当前控制信号的电位高低的步骤包括：
通过所述第一控制单元将所述当前控制信号的电位与预设基准电位进行比较；
判断所述当前控制信号的电位相对于所述预设基准电位的电位高低。
一种存储器，包括：
第一控制单元，用于接收时序控制器发送的当前控制信号，并判断所述当前控制信号的读写操作类型；
第一控制开关，所述第一控制开关的一端与所述时序控制器电连接；
第二控制开关，所述第二控制开关的一端与所述时序控制器电连接；
锁存器，与所述第一控制开关的另一端电连接；
第二控制单元，与所述锁存器电连接，用于判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同；
第三控制开关，所述第三控制开关的一端与所述锁存器电连接；
寄存器，分别与所述第二控制开关的另一端和所述第三控制开关的另一端电连接；
所述第一控制单元还用于依据所述当前控制信号的读写操作类型控制所述第一控制开关的开启与断开和所述第二控制开关的开启与断开；所述第二控制单元还用于控制所述第三控制开关的开启与断开。
从上述的技术方案可知，上述防止代码被改写的方法，通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型。若所述当前控制信号为写操作信号，则所述第一控制单元将所述当前控制信号发送至所述锁存器。通过所述第二控制单元判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同。若所述当前控制信号的总和检验码与所述预设总和 检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作。
本申请通过所述第二控制单元检测并判断所述当前控制信号的总和检验码与所述预设总和检验码是否相同，只有二者相同，所述第二控制单元才会控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作。大大降低了所述存储器内原始代码被改写的风险，进而提高生产良率，增加产品可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。
图1为本申请一实施例提供的防止代码被改写的方法的流程图；
图2为本申请一实施例提供的存储器的结构示意图。
附图标记
100存储器
101单片机
110第一控制单元
111第一控制开关
112第二控制开关
113第三控制开关
114第一继电器开关
115第二继电器开关
116第三继电器开关
120第二控制单元
121控制器
130锁存器
140寄存器
200时序控制器
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参见图1和图2，本申请一实施例提供一种防止代码被改写的方法，应用于存储器100，所述存储器100包括第一控制单元110、第二控制单元120、锁存器130和寄存器140，所述方法包括：
S102：通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型。
可以理解，所述第一控制单元110的具体结构不做具体的限定，只要保证能够检测所述时序控制器200发送的当前控制信号的读写操作类型即可。在一个实施例中，所述第一控制单元110可为MCU(Microcontroller Unit，单片机)101。在一个实施例中，所述第一控制单元110可为第一处理器。所述第一控制单元110的具体结构，可根据实际需求进行选择。
在一个实施例中，所述读写操作类型可包括读操作类型和写操作类型。所述读操作类型是指只能对所述寄存器140内的代码进行读操作。所述写操作类型是指可对所述寄存器140内的代码进行改写操作。
S104：若所述当前控制信号为写操作信号，则所述第一控制单元110将所述当前控制信号发送至所述锁存器130。
可以理解，所述第一控制单元110将所述当前控制信号发送至所述锁存器130的方式不限，只要保证所述锁存器130能够接收到所述第一控制单元110发送的所述当前控制信号即可。在一个实施例中，所述第一控制单元110可通过有线数据传输的方式将所述当前控制信号发送至所述锁存器130。在一个实施例中，所述第一控制单元110可通过有线数据传输的方式将所述当前控制信号发送至所述锁存器130。在一个实施例中，所述第一控制单元110也可通过无线数据传输的方式将所述当前控制信号发送至所述锁存器130。
S106：通过所述第二控制单元120判断所述锁存器130内的所述当前控制信号的总和检验码是否与预设总和检验码相同。
可以理解，所述第二控制单元120的具体结构不做具体的限定，只要保证能够判断所述锁存器130内的所述当前控制信号的总和检验码是否与预设总和检验码相同即可。在一个实施例中，所述第二控制单元120可为第一MCU(Microcontroller Unit，单片机)。在一个实施例中，所述第二控制单元120可为控制器121。所述第二控制单元120的具体结构，可根据实际需求进行选择。
所述预设总和检验码通过驱动电路提前存储在所述第二控制单元120内。所述每一个code(代码)对应一个总和检验码。只有在所述锁存器130内的所述当前控制信号的总和检验码是否与所述预设总和检验码相同时，所述第二控制单元120才会进行下一步的控制操作。
S108：若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元120控制所述锁存器130将所述当前控制信号发送至所述寄存器140，从而进行写操作。
可以理解，所述第二控制单元120控制所述锁存器130将所述当前控制信 号发送至所述寄存器140的方式不限，只要保证所述寄存器140能够接收到所述当前控制信号即可。在一个实施例中，所述第二控制单元120控制所述锁存器130可通过有线传输方式将所述当前控制信号发送至所述寄存器140。在一个实施例中，所述第二控制单元120控制所述锁存器130可通过无线传输方式将所述当前控制信号发送至所述寄存器140。
在一个实施例中，所述存储器100内的所述第一控制单元110分别与所述时序控制器200和所述锁存器130通信连接。所述第二控制单元120分别与所述锁存器130和所述寄存器140通信连接。具体的通信连接方式可采用传统的通信连接方式，这里就不做具体的描述。
本实施例中，通过所述第二控制单元120检测并判断所述当前控制信号的总和检验码与所述预设总和检验码是否相同，只有二者相同，所述第二控制单元120才会控制所述锁存器130将所述当前控制信号发送至所述寄存器140，从而进行写操作。本实施例可大大降低了所述存储器100内原始代码被改写的风险，进而提高生产良率，增加产品可靠性。
在一个实施例中，所述若所述当前控制信号为写操作，则所述第一控制单元110将所述当前控制信号发送至所述锁存器130的步骤之前，所述方法还包括：若所述当前控制信号为读操作信号，则所述第一控制单元110将所述当前控制信号发送至所述寄存器140，以完成读操作。
可以理解，所述第一控制单元110将所述当前控制信号发送至所述寄存器140的方式不限，只要保证所述存器140能够接收到所述当前控制信号即可。在一个实施例中，所述第一控制单元110可通过导线将所述当前控制信号发送至所述寄存器140。在一个实施例中，所述第一控制单元110可通过无线数据传输的方式将所述当前控制信号发送至所述寄存器140。所述无线数据传输的方式可为WIFI、蓝牙等。
在一个实施例中，所述通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型的步骤包括：首先，通过所述第一控制单元110获取所述时序控制器200发送的所述当前控制信号。其次，通过所述第一控制单元110判断所述当前控制信号的电位高低。最后，若所述当前控制信号的电位为低电位，则判断所述当前控制信号为写操作信号。
可以理解，所述第一控制单元110获取所述时序控制器200发送的所述当前控制信号的方式不限，只要保证所述第一控制单元110能够获取到所述当前控制信号即可。在一个实施例中，所述第一控制单元110可通过有线数据传输的方式获取所述时序控制器200发送的所述当前控制信号。在一个实施例中，所述第一控制单元110可通过无线数据传输的方式获取所述时序控制器200发送的所述当前控制信号。
在一个实施例中，所述第一控制单元110可基于第一预设基准电压对所述当前控制信号的电位高低进行判断。所述第一预设基准电压的具体数值，可根据实际需求进行设定。若所述当前控制信号的电位相对于所述第一预设基准电压为低电位，则判定所述当前控制信号为写操作信号。若所述当前控制信号的电位相对于所述第一预设基准电压为高电位，则判定所述当前控制信号为读操作信号。
在一个实施例中，所述通过所述第一控制单元110判断所述当前控制信号的电位高低的步骤包括：通过所述第一控制单元110将所述当前控制信号的电位与预设基准电位进行比较。判断所述当前控制信号的电位相对于所述预设基准电位的电位高低。
在一个实施例中，所述预设基准电位可根据实际需求进行设定，这里就不做具体的数值限定。在一个实施例中，若所述当前控制信号的电位相对于所述预设基准电位为高电位，则判断所述当前控制信号为读操作信号。若所述前控 制信号的电位相对于所述预设基准电位为低电位，则判断所述当前控制信号为写操作信号。
在一个实施例中，所述若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元120控制所述锁存器130将所述当前控制信号发送至所述寄存器140，从而进行写操作的步骤之前，所述方法还包括：若所述当前控制信号的总和检验码与所述预设总和检验码不相同，则返回所述通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型的步骤。
在一个实施例中，当所述当前控制信号的总和检验码与所述预设总和检验码不相同时，则返回所述通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型的步骤。即只有在所述当前控制信号的总和检验码与所述预设总和检验码相同时，才会对所述存储器100内原始代码进行改写，通过这一检测验证方法，大大降低了所述存储器100内原始代码被改写的风险，增加产品可靠性。
本申请另一实施例提供一种防止代码被改写的方法，应用于存储器100，所述存储器100包括第一控制单元110、第二控制单元120、锁存器130和寄存器140。所述方法包括：首先，通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型。若所述当前控制信号为读操作信号，则所述第一控制单元110将所述当前控制信号发送至所述寄存器140，以完成读操作。其次，若所述当前控制信号为写操作信号，则所述第一控制单元110将所述当前控制信号发送至所述锁存器130。然后，通过所述第二控制单元120判断所述锁存器130内的所述当前控制信号的总和检验码是否与预设总和检验码相同。
再次，若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元120控制所述锁存器130将所述当前控制信号发送至所述寄 存器140，从而进行写操作。最后，若所述当前控制信号的总和检验码与所述预设总和检验码不相同，则返回所述通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型的步骤。
可以理解，所述第一控制单元110的具体结构不做具体的限定，只要保证能够检测所述时序控制器200发送的当前控制信号的读写操作类型即可。在一个实施例中，所述第一控制单元110可为MCU(Microcontroller Unit，单片机)101。在一个实施例中，所述第一控制单元110可为第一处理器。所述第一控制单元110的具体结构，可根据实际需求进行选择。在一个实施例中，所述第一控制单元110将所述当前控制信号发送至所述锁存器130的方式可采用上述实施例所述的方式，这里就不做重复描述。
可以理解，所述第二控制单元120的具体结构不做具体的限定，只要保证能够判断所述锁存器130内的所述当前控制信号的总和检验码是否与预设总和检验码相同即可。在一个实施例中，所述第二控制单元120可为第一MCU(Microcontroller Unit，单片机)。在一个实施例中，所述第二控制单元120可为控制器121。所述第二控制单元120的具体结构，可根据实际需求进行选择。
在一个实施例中，所述预设总和检验码通过驱动电路提前存储在所述第二控制单元120内。所述每一个code(代码)对应一个总和检验码。只有在所述锁存器130内的所述当前控制信号的总和检验码是否与所述预设总和检验码相同时，所述第二控制单元120才会进行下一步的控制操作。
在一个实施例中，所述第二控制单元120控制所述锁存器130将所述当前控制信号发送至所述寄存器140的方式采用上述实施例所述的方式，这里就不做重复描述。
在一个实施例中，所述存储器100内的所述第一控制单元110分别与所述时序控制器200和所述锁存器130通信连接。所述第二控制单元120分别与所 述锁存器130和所述寄存器140通信连接。具体的通信连接方式可采用传统的通信连接方式，这里就不做具体的描述。
在一个实施例中，所述通过所述第一控制单元110检测时序控制器200发送的当前控制信号的读写操作类型的步骤包括：通过所述第一控制单元110获取所述时序控制器200发送的所述当前控制信号。通过所述第一控制单元110判断所述当前控制信号的电位高低。若所述当前控制信号的电位为高电位，则判断所述当前控制信号为写操作信号。若所述当前控制信号的电位为低电位，则判断所述当前控制信号为读操作信号。
在一个实施例中，所述通过所述第一控制单元110判断所述当前控制信号的电位高低的步骤包括：通过所述第一控制单元110将所述当前控制信号的电位与预设基准电位进行比较；判断所述当前控制信号的电位相对于所述预设基准电位的电位高低。
在一个实施例中，所述预设基准电位可根据实际需求进行设定，这里就不做具体的数值限定。在一个实施例中，若所述当前控制信号的电位相对于所述预设基准电位为高电位，则判断所述当前控制信号为读操作信号。若所述前控制信号的电位相对于所述预设基准电位为低电位，则判断所述当前控制信号为写操作信号。
综上所述，本申请通过所述第二控制单元120检测并判断所述当前控制信号的总和检验码与所述预设总和检验码是否相同，只有二者相同，所述第二控制单元120才会控制所述锁存器130将所述当前控制信号发送至所述寄存器140，从而进行写操作。本申请可大大降低了所述存储器100内原始代码被改写的风险，进而提高生产良率，增加产品可靠性。
本申请一实施例提供一种存储器100，包括第一控制单元110、第一控制开关111、第二控制开关112、锁存器130、第二控制单元120、第三控制开关113 和寄存器140。所述第一控制单元110用于接收时序控制器200发送的当前控制信号，并判断所述当前控制信号的读写操作类型。所述第一控制开关111的一端与所述时序控制器200电连接。所述第二控制开关112的一端与所述时序控制器200电连接。所述锁存器130与所述第一控制开关111的另一端电连接。所述第二控制单元120与所述锁存器130电连接。所述第二控制单元120用于判断所述锁存器130内的所述当前控制信号的总和检验码是否与预设总和检验码相同。
所述第三控制开关113的一端与所述锁存器130电连接。所述寄存器140分别与所述第二控制开关112的另一端和所述第三控制开关113的另一端电连接。所述第一控制单元110还用于依据所述当前控制信号的读写操作类型控制所述第一控制开关111的开启与断开和所述第二控制开关112的开启与断开。所述第二控制单元120还用于控制所述第三控制开关113的开启与断开。
可以理解，所述第一控制单元110的具体结构不做具体的限定，只要保证能够检测所述时序控制器200发送的当前控制信号的读写操作类型即可。在一个实施例中，所述第一控制单元110可为MCU(Microcontroller Unit，单片机)101。在一个实施例中，所述第一控制单元110可为第一处理器。所述第一控制单元110的具体结构，可根据实际需求进行选择。
可以理解，所述第二控制单元120的具体结构不做具体的限定，只要保证能够判断所述锁存器130内的所述当前控制信号的总和检验码是否与预设总和检验码相同即可。在一个实施例中，所述第二控制单元120可为第一MCU(Microcontroller Unit，单片机)。在一个实施例中，所述第二控制单元120可为控制器121。所述第二控制单元120的具体结构，可根据实际需求进行选择。
可以理解，所述第一控制开关111的具体结构不做具体的限定，只要保证所述第一控制单元110能够控制所述第一控制开关111的开启与断开即可。在一 个实施例中，所述第一控制开关111可为第一继电器开关114。在一个实施例中，所述第一控制开关111可为MOS(场效应晶体管)开关。
可以理解，所述第二控制开关112的具体结构不做具体的限定，只要保证所述第一控制单元110能够控制所述第二控制开关112的开启与断开即可。在一个实施例中，所述第二控制开关112可为第二继电器开关115。在一个实施例中，所述第二控制开关112可为MOS(场效应晶体管)开关。
可以理解，所述第三控制开关113的具体结构不做具体的限定，只要保证所述第二控制单元120能够控制所述第三控制开关113的开启与断开即可。在一个实施例中，所述第三控制开关113可为第三继电器开关116。在一个实施例中，所述第三控制开关113可为MOS(场效应晶体管)开关。
本实施例中，通过所述第一控制单元110、所述第一控制开关111、所述第二控制开关112、所述锁存器130、所述第二控制单元120以及所述第三控制开关113之间的配合，可避免所述存储器100中的所述寄存器140内的原始代码被改写，大大提高了产品的可靠性。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语″包括″、″包含″或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句″包括一个......″限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (20)

  1. 一种防止代码被改写的方法，其中，应用于存储器，所述存储器包括第一控制单元、第二控制单元、锁存器和寄存器，所述方法包括：
    通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型；
    若所述当前控制信号为写操作信号，则所述第一控制单元将所述当前控制信号发送至所述锁存器；
    通过所述第二控制单元判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同；
    若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作。
  2. 根据权利要求1所述的防止代码被改写的方法，其中，所述若所述当前控制信号为写操作，则所述第一控制单元将所述当前控制信号发送至所述锁存器的步骤之前，所述方法还包括：
    若所述当前控制信号为读操作信号，则所述第一控制单元将所述当前控制信号发送至所述寄存器，以完成读操作。
  3. 根据权利要求1所述的防止代码被改写的方法，其中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤包括：
    通过所述第一控制单元获取所述时序控制器发送的所述当前控制信号；
    通过所述第一控制单元判断所述当前控制信号的电位高低；
    若所述当前控制信号的电位为低电位，则判断所述当前控制信号为写操作信号。
  4. 根据权利要求3所述的防止代码被改写的方法，其中，所述通过所述第 一控制单元判断所述当前控制信号的电位高低的步骤包括：
    通过所述第一控制单元将所述当前控制信号的电位与预设基准电位进行比较；
    判断所述当前控制信号的电位相对于所述预设基准电位的电位高低。
  5. 根据权利要求3所述的防止代码被改写的方法，其中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤还包括：
    若所述当前控制信号的电位为高电位，则判断所述当前控制信号为读操作信号。
  6. 根据权利要求1所述的防止代码被改写的方法，其中，所述若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作的步骤之前，所述方法还包括：
    若所述当前控制信号的总和检验码与所述预设总和检验码不相同，则返回所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤。
  7. 根据权利要求1所述的防止代码被改写的方法，其中，所述第一控制单元为单片机。
  8. 根据权利要求1所述的防止代码被改写的方法，其中，所述第二控制单元为控制器。
  9. 一种防止代码被改写的方法，其中，应用于存储器，所述存储器包括第一控制单元、第二控制单元、锁存器和寄存器，所述方法包括：
    通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型；
    若所述当前控制信号为读操作信号，则所述第一控制单元将所述当前控制信号发送至所述寄存器，以完成读操作；
    若所述当前控制信号为写操作信号，则所述第一控制单元将所述当前控制信号发送至所述锁存器；
    通过所述第二控制单元判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同；
    若所述当前控制信号的总和检验码与所述预设总和检验码相同，则所述第二控制单元控制所述锁存器将所述当前控制信号发送至所述寄存器，从而进行写操作；
    若所述当前控制信号的总和检验码与所述预设总和检验码不相同，则返回所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤。
  10. 根据权利要求9所述的防止代码被改写的方法，其中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤包括：
    通过所述第一控制单元获取所述时序控制器发送的所述当前控制信号；
    通过所述第一控制单元判断所述当前控制信号的电位高低；
    若所述当前控制信号的电位为高电位，则判断所述当前控制信号为写操作信号。
  11. 根据权利要求10所述的防止代码被改写的方法，其中，所述通过所述第一控制单元检测时序控制器发送的当前控制信号的读写操作类型的步骤还包括：
    若所述当前控制信号的电位为低电位，则判断所述当前控制信号为读操作信号。
  12. 根据权利要求10所述的防止代码被改写的方法，其中，所述通过所述第一控制单元判断所述当前控制信号的电位高低的步骤包括：
    通过所述第一控制单元将所述当前控制信号的电位与预设基准电位进行比较；
    判断所述当前控制信号的电位相对于所述预设基准电位的电位高低。
  13. 根据权利要求9所述的防止代码被改写的方法，其中，所述第一控制单元为单片机。
  14. 根据权利要求9所述的防止代码被改写的方法，其中，所述第二控制单元为控制器。
  15. 一种存储器，其中，包括：
    第一控制单元，用于接收时序控制器发送的当前控制信号，并判断所述当前控制信号的读写操作类型；
    第一控制开关，所述第一控制开关的一端与所述时序控制器电连接；
    第二控制开关，所述第二控制开关的一端与所述时序控制器电连接；
    锁存器，与所述第一控制开关的另一端电连接；
    第二控制单元，与所述锁存器电连接，用于判断所述锁存器内的所述当前控制信号的总和检验码是否与预设总和检验码相同；
    第三控制开关，所述第三控制开关的一端与所述锁存器电连接；
    寄存器，分别与所述第二控制开关的另一端和所述第三控制开关的另一端电连接；
    所述第一控制单元还用于依据所述当前控制信号的读写操作类型控制所述第一控制开关的开启与断开和所述第二控制开关的开启与断开；所述第二控制单元还用于控制所述第三控制开关的开启与断开。
  16. 根据权利要求15所述的存储器，其中，所述第一控制单元为单片机。
  17. 根据权利要求15所述的存储器，其中，所述第一控制开关为第一继电器开关。
  18. 根据权利要求15所述的存储器，其中，所述第二控制开关为第二继电器开关。
  19. 根据权利要求15所述的存储器，其中，所述第二控制单元为控制器。
  20. 根据权利要求15所述的存储器，其中，所述第三控制开关为第三继电器开关。
PCT/CN2018/120041 2018-11-27 2018-12-10 防止代码被改写的方法及存储器 Ceased WO2020107522A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811425047.7 2018-11-27
CN201811425047.7A CN109558083B (zh) 2018-11-27 2018-11-27 防止代码被改写的方法及存储器

Publications (1)

Publication Number Publication Date
WO2020107522A1 true WO2020107522A1 (zh) 2020-06-04

Family

ID=65867523

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/120041 Ceased WO2020107522A1 (zh) 2018-11-27 2018-12-10 防止代码被改写的方法及存储器

Country Status (2)

Country Link
CN (1) CN109558083B (zh)
WO (1) WO2020107522A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110675794B (zh) 2019-09-12 2021-07-06 Tcl华星光电技术有限公司 电源管理芯片及其驱动方法、驱动系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547213A (zh) * 2003-12-05 2004-11-17 深圳创维－Rgb电子有限公司 电视机数据存储方法
CN101211657A (zh) * 2006-12-25 2008-07-02 尔必达存储器株式会社 半导体存储装置及其写入控制方法
CN104268030A (zh) * 2009-12-09 2015-01-07 英特尔公司 用于存储器装置中的差错管理的方法和系统
CN105224425A (zh) * 2015-09-25 2016-01-06 深圳市共济科技有限公司 一种存储芯片的数据保护电路及其方法
US20160342641A1 (en) * 2015-05-21 2016-11-24 Vmware, Inc. Using checksums to reduce the write latency of logging

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303253A (zh) * 2007-05-10 2008-11-12 深圳市宽恒科技有限公司 防改写校正数据的电子称电路和利用该电路进行电子称校正和检测的方法
CN101311870A (zh) * 2007-05-22 2008-11-26 英业达股份有限公司 内存插槽时钟脉冲的控制方法
US8756687B1 (en) * 2012-05-25 2014-06-17 Kip Cr P1 Lp System, method and computer program product for tamper protection in a data storage system
CN103235920A (zh) * 2013-04-28 2013-08-07 杭州和利时自动化有限公司 一种可编程逻辑器件及其操作权限控制方法
JP2016031768A (ja) * 2014-07-25 2016-03-07 富士通株式会社 データ転送回路
CN106325773B (zh) * 2016-08-23 2019-05-28 浪潮(北京)电子信息产业有限公司 一种存储系统数据的一致性保障方法、系统及缓存装置
CN106503542B (zh) * 2016-10-14 2020-11-27 青岛海尔空调器有限总公司 设备参数防改写方法、设备和空调器
CN106649158B (zh) * 2016-12-27 2020-10-16 中国科学院微电子研究所 通过i2c接口读写内部寄存器堆的装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547213A (zh) * 2003-12-05 2004-11-17 深圳创维－Rgb电子有限公司 电视机数据存储方法
CN101211657A (zh) * 2006-12-25 2008-07-02 尔必达存储器株式会社 半导体存储装置及其写入控制方法
CN104268030A (zh) * 2009-12-09 2015-01-07 英特尔公司 用于存储器装置中的差错管理的方法和系统
US20160342641A1 (en) * 2015-05-21 2016-11-24 Vmware, Inc. Using checksums to reduce the write latency of logging
CN105224425A (zh) * 2015-09-25 2016-01-06 深圳市共济科技有限公司 一种存储芯片的数据保护电路及其方法

Also Published As

Publication number Publication date
CN109558083A (zh) 2019-04-02
CN109558083B (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
US9239724B2 (en) Computer device and boot method thereof
KR100280637B1 (ko) 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법
CN111800658B (zh) 一种芯片参数写入方法、电视机及存储介质
CN104200843A (zh) 闪存烧入器、烧入系统及烧入方法
US10726763B2 (en) Method for updating MURA compensation data of display panels
WO2018000471A1 (zh) 数据存储装置及其防止数据失效的方法、时序控制器
WO2022222293A1 (zh) 存储设备测试方法、装置、电视机以及存储介质
CN105718281A (zh) 一种触摸屏固件升级方法及装置
CN109388345B (zh) 存储器的数据读取方法、显示装置及计算机可读存储介质
CN113590153A (zh) 一种cpld的固件升级方法、系统、设备以及介质
CN111028799B (zh) 一种驱动电路及显示面板的驱动方法
WO2020107522A1 (zh) 防止代码被改写的方法及存储器
US20210141482A1 (en) Touch display panel and method of automatically recording firmware thereof
TWI387973B (zh) 資料儲存裝置、資料儲存控制器及相關自動化測試的方法
CN109545158B (zh) 一种保护信号产生电路和保护装置
CN111026412A (zh) 显示驱动器的烧录系统及烧录方法
CN106782266B (zh) 一种显示屏驱动控制方法、装置和显示屏驱动控制电路
CN106547577A (zh) 一种微控制器芯片烧录的方法和装置
CN111477154A (zh) 显示面板的通信架构与显示面板
KR20070076728A (ko) 타이밍 컨트롤러, 이의 구동방법 및 이를 갖는 표시장치
CN105871598A (zh) 一种路由设备的升级方法及路由设备
CN111724725A (zh) 显示控制装置、芯片、显示面板及电子设备
JP4083474B2 (ja) メモリ装置の制御方法およびそのプログラムならびに記録媒体
CN116312330A (zh) 一种显示控制电路、控制方法及电子设备
CN113434179B (zh) 一种可编程电源的在线升级方法、装置、设备及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18941276

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18941276

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 290921)

122 Ep: pct application non-entry in european phase

Ref document number: 18941276

Country of ref document: EP

Kind code of ref document: A1