WO2020041939A1 - 显示控制系统 - Google Patents

显示控制系统 Download PDF

Info

Publication number
WO2020041939A1
WO2020041939A1 PCT/CN2018/102533 CN2018102533W WO2020041939A1 WO 2020041939 A1 WO2020041939 A1 WO 2020041939A1 CN 2018102533 W CN2018102533 W CN 2018102533W WO 2020041939 A1 WO2020041939 A1 WO 2020041939A1
Authority
WO
WIPO (PCT)
Prior art keywords
serial
serial transmission
display
transmission interface
data
Prior art date
Application number
PCT/CN2018/102533
Other languages
English (en)
French (fr)
Inventor
王伙荣
韦桂锋
王志刚
Original Assignee
西安诺瓦电子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西安诺瓦电子科技有限公司 filed Critical 西安诺瓦电子科技有限公司
Priority to PCT/CN2018/102533 priority Critical patent/WO2020041939A1/zh
Publication of WO2020041939A1 publication Critical patent/WO2020041939A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

一种显示控制系统，例如包括：显示控制卡(100)，包括可编程器件(110)、多个第一串并转换器(120)和多个第一串行传输接口(130)，多个第一串并转换器(120)连接可编程器件(110)、且分别连接多个第一串行传输接口(130)，可编程器件(110)用于输出多组显示数据和显示时序控制信号，多个第一串并转换器(120)用于对多组显示数据和显示时序控制信号进行压缩编码处理、得到多路串行数据并分别传送至多个第一串行传输接口(130)以供输出至包含第二串并转换器(220)的显示单元板(200)进行像素单元的显示控制。

Description

显示控制系统 技术领域
本申请涉及显示技术领域，尤其涉及一种显示控制系统。
背景技术
现有技术使用扫描卡进行点屏，点屏信号为并行驱动信号，用来驱动显示屏的驱动电路。现有的扫描卡若输出32组数据组，共计至少105根TTL电平的传输线与显示单元板相连。对于智能器件，其使用TX/RX的UART串口进行传输。由于走线数量较多，导致目前PCB版图的尺寸不能太小，同时线束数量较多对于系统维护以及系统稳定性都是不可靠的，TTL电平的串扰及EMC(Electro Magnetic Compatibility，电磁兼容)性能在硬件上的限制不能有效解决和提高。如何减少线束数量、提高带宽利用率，同时提高信号的稳定性和抗干扰性、提高EMC性能使系统更加稳定，是目前亟待解决的技术问题。
发明内容
因此，本申请实施例提供一种显示控制系统，可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
具体地，本申请实施例提供的一种显示控制系统，包括：显示控制卡，包括可编程器件、多个第一串并转换器和多个第一串行传输接口，所述多个第一串并转换器连接所述可编程器件、且分别连接所述多个第一串行传输接口，所述可编程器件用于输出多组显示数据和显示时序控制信号，所述多个第一串并转换器用于对所述多组显示数据和所述显示时序控制信号进行压缩编码处理、得到多路串行数据并分别传送至所述多个第一串行传输接口以供输出；以及显示单元板，包括第二串行传输接口、第二串并转换器、显示驱动电路和像素单元，所述第二串行传输接口通过第一串行传输通道连接所述多个第一串行传输接口中的一个指定串行传输接口，所述第二串并转换器连接在所述第二串行传输接口和所述显示驱动电路之间、且用于对通过所述第二串行传输接口输入的来自所述指定串行传输接口的所述串行数据进行解串处理后传送至所述显示驱动电路，所述像素单元连接所述显示驱动电路且包括至少一个发光元件。
在本申请的一个实施例中，所述显示单元板还包括智能器件，所述智能器件连接所述第二串并转换器且用于通过所述第二串并转换器、所述第二串行传输接口和所述第一串行传输通道在所述指定串行传输接口输出所述串行数据的正向传输的间隙向所述指定串行传输接口上传数据。
在本申请的一个实施例中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、且所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上、并通过所述连接件连接所述多个第一串并转换器，所述多个第一串行传输接口设置在所述转接卡上、并分别通过所述多个第一串并转换器连接所述连接件。
在本申请的一个实施例中，所述转接卡上还设置有通讯模块，所述通讯模块用于接收输入的图像数据并将所述图像数据通过所述连接件发送至所述可编程器件、以供所述可编程器件进行图像处理得到所述多组显示数据并本地产生所述显示时序控制信号；所述图像处理包括伽玛变换、灰度抽取、和亮度或亮色度校正；所述显示时序控制信号包括行扫描信号、时钟信号、锁存信号和使能控制信号；所述多组显示数据包括多组RGB数据。
在本申请的一个实施例中，所述指定串行传输接口为单差分对串行传输接口(例如USB接口)，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道位于所述单一线缆内。
在本申请的一个实施例中，所述显示单元板还包括智能器件，所述智能器件通过所述第二串行传输接口及第二串行传输通道连接所述指定串行传输接口、再由所述指定串行传输接口连接所述可编程器件。
在本申请的一个实施例中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、多路选择器和多个第一差分信号收发器，所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上，所述多个第一串并转换器和所述多个第一串行传输接口设置在所述转接卡上，所述多个第一串并转换器分别连接在所述多个第一串行传输接口和所述连接件之间，所述多路选择器的输入输出端通过所述多个第一差分信号收发器分别连接所述多个第一串行传输接口、以及通过所述连接件连接至所述可编程器件，且所述多路选择器的控制端通过所述连接件连接至所述可编程器件；以及所述显示单元板还包括第二差分信号收发器，所述智能器件通过所述第二差分信号收发器、所述第二串行传输接口及所述第二串行传输通道连接所述指定串行传输接口。
在本申请的一个实施例中，所述指定串行传输接口为多差分对串行传输接口(例如类SATA 接口)，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道和所述第二串行传输通道位于所述单一线缆内。
在本申请的一个实施例中，所述显示单元板还包括电平转换器，所述电平转换器连接在所述第二串并转换器和所述显示驱动电路之间、且用于将低压CMOS电平信号转换成TTL电平信号。
再者，本申请实施例提供的一种显示控制系统，包括：显示控制卡，包括可编程器件和多个第一串行传输接口，所述可编程器件用于对输入的图像数据进行图像处理得到多组显示数据并产生显示时序控制信号、以及对所述多组显示数据和所述显示时序控制信号进行压缩编码处理得到多路串行数据分别传送至所述多个第一串行传输接口以供输出；以及显示单元板，包括第二串行传输接口、串并转换器、显示驱动电路和像素单元，所述第二串行传输接口通过第一串行传输通道连接所述多个第一串行传输接口中的一个指定串行传输接口，所述串并转换器连接在所述第二串行传输接口和所述显示驱动电路之间、且用于对通过所述第二串行传输接口输入的来自所述指定串行传输接口的所述串行数据进行解码处理以恢复出所述显示数据和所述显示时序控制信号后传送至所述显示驱动电路，所述像素单元连接所述显示驱动电路且包括至少一个发光元件。
在本申请的一个实施例中，所述显示单元板还包括智能器件，所述智能器件连接所述串并转换器、并通过所述串并转换器、所述第二串行传输接口和所述第一串行传输通道连接所述指定串行传输接口；所述智能器件用于在所述指定串行传输接口输出所述串行数据的正向传输的间隙向所述指定串行传输接口传输数据，且所述正向传输的间隙包括所述指定串行传输接口输出的所述串行数据中的黑场时隙(例如RGB数据的黑场时隙)。
在本申请的一个实施例中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、且所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上，所述多个第一串行传输接口设置在所述转接卡上、并连接所述连接件。
在本申请的一个实施例中，所述指定串行传输接口为单差分对串行传输接口，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道位于所述单一线缆内。
在本申请的一个实施例中，所述显示单元板还包括智能器件，所述智能器件通过所述第二串行传输接口及第二串行传输通道连接所述指定串行传输接口、再由所述指定串行传输接口连接所述可编程器件。
在本申请的一个实施例中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、多路选择器和多个第一差分信号收发器，所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上，所述多个第一串行传输接口设置在所述转接卡上，所述多路选择器的输入输出端通过所述多个第一差分信号收发器分别连接所述多个第一串行传输接口、以及通过所述连接件连接至所述可编程器件，且所述多路选择器的控制端通过所述连接件连接至所述可编程器件；以及所述显示单元板还包括第二差分信号收发器，所述智能器件通过所述第二差分信号收发器、所述第二串行传输接口及所述第二串行传输通道连接所述指定串行传输接口。
在本申请的一个实施例中，所述指定串行传输接口为多差分对串行传输接口，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道和所述第二串行传输通道位于所述单一线缆内。
在本申请的一个实施例中，所述显示单元板还包括电平转换器，所述电平转换器连接在所述第二串并转换器和所述显示驱动电路之间、且用于将低压CMOS电平信号转换成TTL电平信号。
上述技术方案可以具有如下一个或多个优点：通过显示控制卡和显示单元板的重新设计以及两者之间采用串行传输通道进行连接，其可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为本申请第一实施例的一种显示控制系统的结构示意图。
图1B为图1A中显示控制系统的另一种结构示意图。
图1C为图1A中显示控制系统的显示单元板的另一种结构示意图。
图1D为图1A中显示控制系统的显示驱动电路以及像素单元中的发光元件的具体电路结构示意图。
图2A为本申请第第一实施例的显示控制系统的另一实施结构示意图。
图2B为图2A中显示控制系统的另一种结构示意图。
图3A为本申请第二实施例的一种显示控制系统的结构示意图。
图3B为图3A中显示控制系统的另一种结构示意图。
图3C为图3A中显示控制系统的显示控制卡的另一种结构示意图。
图3D为图3A中显示控制系统的显示单元板的另一种结构示意图。
图4A为本申请第第一实施例的显示控制系统的另一实施结构示意图。
图4B为图4A中显示控制系统的另一种结构示意图。
图5A为本申请第三实施例的一种显示控制系统的结构示意图。
图5B为图5A中显示控制系统的另一种结构示意图。
图6A为本申请第第三实施例的显示控制系统的另一实施结构示意图。
图6B为图6A中显示控制系统的另一种结构示意图。
图6C为图6A中显示控制系统的显示单元板的另一种结构示意图。
图7A为本申请第四实施例的一种显示控制系统的结构示意图。
图7B为本申请第四实施例的显示控制系统的另一实施结构示意图。
图8A为本申请第五实施例的一种显示控制系统的结构示意图。
图8B为本申请第五实施例的显示控制系统的另一实施结构示意图。
图9A为本申请第六实施例的一种显示控制系统的结构示意图。
图9B为本申请第六实施例的显示控制系统的另一实施结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
【第一实施例】
图1A为本申请第一实施例的一种显示控制系统10的结构示意图。如图1A所示，显示控制系统10包括：显示控制卡100和至少一个显示单元板200。
其中，显示控制卡100例如包括可编程器件110、多个第一串并转换器120和多个第一串行传输接口130。可编程器件110例如通过内部的算法逻辑实现对输入的图像数据进行图像处理得到多组显示数据和显示时序控制信号作为输出。多个第一串并转换器120用于对该多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据、并分别传送至多个第一串行传输接口130以供输出。各个第一串并转换器120例如采用DS92LV2421芯片，但本申请实施例并不以此为限。
具体地，输入的图像数据例如是可编程器件110接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛(Gamma)变换、灰度抽取甚至校正例如亮度或亮色度校正等处理。此处，灰度抽取例如是Bit(位)分离等操作，也就是说灰度抽取典型地是校正处理后的灰度数据按照每一Bit进行分离操作以将灰度数据转变成按照不同Bit给予不同实现权重的方式。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据(比如32组RGB数据、16组RGB数据、8组RGB数据等)，也可以是其他显示数据，根据显示单元板200的显示需要设置，例如为RGBY数据、RGBW数据等。
如图1B所示，至少一个例如多个显示单元板200与多个第一串行传输接口130中的部分或全部一一对应连接。例如，第一串行传输接口130的数目可以为8个，显示单元板200的数目可以为大于等于1且小于等于8的任意自然数。当显示单元板200的数目为n且n<8时，则n个显示单元板200分别与n个第一串行传输接口130一一对应连接，即部分一一对应连接；当显示单元板200的数目为8时，则8个显示单元板200分别与8个第一串行传输接口130一一对应连接，即全部一一对应连接。
如图1A所示，每一个显示单元板200例如包括第二串行传输接口210、第二串并转换器220、显示驱动电路230和像素单元240。
第二串行传输接口210例如通过串行传输通道300连接显示控制卡100上的多个第一串行传输接口130中的一个指定串行传输接口。在图1A中，指定串行传输接口可以是选自多个第一串行传输接口130中的任何一个与显示单元板200进行通信的第一串行传输接口130。
另外，串行传输通道300例如为串行差分信号传输通道。第二串行传输接口210以及多个第一串行传输接口130中的每一个串行传输接口为单物理接口结构，例如为USB(Universal Serial Bus，通用串行总线)接口，USB接口支持即插即用和热插拔，携带方便，标准统一，可 连接多种设备，应用广泛。此外，显示控制卡100通过单一线缆例如USB线缆连接多个第一串行传输接口130的一个指定串行传输接口，所述串行传输通道300包含在该单一线缆内。
第二串并转换器220用于完成串行信号和并行信号之间的转换。第二串并转换器220连接在第二串行传输接口210和显示驱动电路230之间。第二串并转换器220例如采用DS92LV2422芯片，但本申请实施例并不以此为限。
如图1D所示，显示驱动电路230例如包括行译码器电路231和列驱动电路233，甚至包括行放电电路235。其中，行译码电路231例如包括行译码器232像3-8译码器和行选择开关阵列234；列驱动电路233例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路235用于对行线上的寄生电容放电。
像素单元240连接显示驱动电路230。像素单元240的数量通常为多个，每一个像素单元240包括至少一个发光元件241。具体地，每一个像素单元240例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合。当然，发光元件241的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。更具体地，参考图1D，多个像素单元240例如以行列方式排布、并通过多条行线L1-Lm连接行译码电路231以及通过多条列线C1-Cn连接列驱动电路233，而行放电电路235则例如连接多条行线L1-Lm以对各条行线L1-Lm上的寄生电容放电。
此外，如图1C所示，显示单元板200还可以进一步包括电平转换器260。电平转换器260连接在第二串并转换器220和显示驱动电路230之间。举例来说，电平转换器260例如是将低压CMOS电平(LVCMOS)信号转换成TTL电平信号。
图2A为本申请第一实施例的显示控制系统10的另一实施结构示意图。如图2A所示，显示控制系统10包括：显示控制卡100和至少一个显示单元板200。
其中，显示控制卡100例如包括扫描卡150和转接卡140。扫描卡150例如设置有可编程器件110。可编程器件110例如通过内部的算法逻辑实现对输入的图像数据进行图像处理得到多组显示数据并本地产生显示时序控制信号。转接卡140例如设置有连接件160、多个第一串并转换器120以及多个第一串行传输接口130。多个第一串并转换器120用于对该多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据、并分别传送至多个第一串行传输接口130以供输出。多个第一串行传输接口130分别通过多个第一串并转换器120连接至连接件160。进一步地，连接件160还通过UART总线连接第一串并转换器120。扫描卡150通过连接件160固定在转接卡140上。进一步地，扫描卡150可以通过金手指结构与转接卡140上的连接件160相连。可编程器件110通过连接件160连接多个第一串并转换器120。各个第一串并转换器120例如采用DS92LV2421芯片，但本申请实施例并不以此为限。
此外，转接卡140上还设置有通讯模块170。通讯模块170连接连接件160。通讯模块170用于接收输入的图像数据、并将所述图像数据通过连接件160发送至可编程器件110、以供可编程器件110进行图像处理得到多组显示数据并本地产生显示时序控制信号。进一步地，通讯模块170例如包括网络变压器171和网口173。网络变压器171连接在连接件160和网口173之间。网口173例如是RJ45接口或其它接口。
如图2B所示，至少一个例如多个显示单元板200与多个第一串行传输接口130中的部分或全部一一对应连接。结合图2A和图2B可知，每一个显示单元板200例如包括第二串行传输接口210、第二串并转换器220、显示驱动电路230和像素单元240，甚至还可以包括如图1C所示的电平转换器260。
综上所述，本申请实施例通过显示控制卡上的可编程器件对输入的图像数据进行图像处理、并输出多组显示数据和显示时序控制信号，并通过显示控制卡上的多个第一串并转换器对所述多组显示数据和所述显示控制信号进行串化等压缩编码处理为多路串行差分信号数据，通过USB接口发送给显示单元板，每一个显示单元板各自接收一路串行差分信号，通过串并转换器将其解码后恢复出原显示数据及显示时序控制信号，再通过显示驱动电路点亮各个像素单元。本申请第一实施例可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。此外，值得一提的是，本申请第一实施例并不限于使用USB接口，也可以采用其他多对差分信号线接口，只是在实际使用中可能会使得这多对差分信号线中的部分对差分信号线闲置，但是多对差分信号线接口却有利于整个显示控制系统的功能扩展。
值得一提的是，本申请第一实施例并不限于前述所采用的串行差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
再者，前述第一实施例中的可编程器件110，其可以是单个可编程器件例如FPGA芯片的形式，也可以是分别由两个及以上的可编程器件例如FPGA芯片所构成的可编程器件组的形式。此外，前述第一实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。
【第二实施例】
图3A为本申请第二实施例提供的一种显示控制系统40的结构示意图。如图3A所示，显示控制系统40包括：显示控制卡400和至少一个显示单元板500。
其中，显示控制卡400例如包括可编程器件410和多个第一串行传输接口430。可编程器件410例如通过内部的算法逻辑实现对输入的图像数据进行图像处理、得到多组显示数据和显示时序控制信号，并且对所述多组显示数据和所述显示时序控制信号进行串化等压缩编码处理得到多路串行数据。可编程器件410将得到的多路串行数据分别传送至多个第一串行传输接口430以供输出。
具体地，输入的图像数据例如是可编程器件410接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等处理。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据(也可以是其他显示数据，根据显示单元板500的显示需要设置，例如为RGBY数据，RGBW数据等)
如图3B所示，至少一个例如多个显示单元板500与多个第一串行传输接口430中的部分或全部一一对应连接。结合图3A和图3B可知，每一个显示单元板500例如包括第二串行传输接口510、信号转换器520、显示驱动电路530和像素单元540。
第二串行传输接口510例如通过串行传输通道600连接显示控制卡400上的多个第一串行传输接口430的一个指定串行传输接口。在图3A中，指定串行传输接口可以是选自多个第一串行传输接口430中的任何一个与显示单元板500进行通信的第一串行传输接口430。
此外，串行传输通道600例如为串行差分信号传输通道。第二串行传输接口510以及多个第一串行传输接口430中的每一个串行传输接口为单物理接口结构，例如为USB接口。此外，显示控制卡400通过单一线缆例如USB线缆连接多个第一串行传输接口430的一个指定串行传输接口，串行传输通道600包含在所述单一线缆内。值得一提的是，本申请第二实施例并不限于使用USB接口，也可以采用其他多对差分信号线接口，只是在实际使用中可能会使得这多对差分信号线中的部分对差分信号线闲置，但是多对差分信号线接口却有利于整个显示控制系统的功能扩展。
串并转换器520用于完成串行信号和并行信号之间的转换。串并转换器520连接在第二串行传输接口510和显示驱动电路530之间，用于对通过第二串行传输接口510输入的来自指定串行传输接口的所述串行数据进行解码处理、以恢复出所述显示数据和所述显示时序控制信号后传送至显示驱动电路530。串并转换器520例如采用DS92LV2422芯片，但本申请实施例并不以此为限。
显示驱动电路530例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上的寄生电容放电。显示驱动电路530的具体电路结构可以参考图1D。
像素单元540连接显示驱动电路530。像素单元540的数量通常为多个，每一个像素单元540包括至少一个发光元件541。具体地，每一个像素单元540例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件541的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。更具体地，多个像素单元540例如以行列方式排布、并通过多条行线连接所述行译码电路以及通过多条列线连接所述列驱动电路，而行放电电路则例如连接所述多条行线以对各条行线上的寄生电容放电(参考图1D)。
如图3C所示，显示控制卡400在其他实施方式下例如包括第一可编程器件470、第二可编程器件480以及多个第一串行传输接口430。第一可编程器件470例如通过内部的算法逻辑实现对输入的图像数据进行图像处理、得到多组显示数据和显示时序控制信号，并输出到第二可编程器件480。第二可编程器件480用于对所述多组显示数据和所述显示时序控制信号进行串化等压缩编码处理得到多路串行数据。第二可编程器件480将得到的多路串行数据分别传送至多个第一串行传输接口430以供输出。可以理解的是，第一可编程器件470、第二可编程器件480和所述多个第一串行传输接口430可以设置在不同的电路板上，例如第一可编程器件470和第二可编程器件480设置在同一块电路板上而可统称为可编程器件，且所述多个第一串行传输接口430设置在另一块电路板上；又或者，第一可编程器件470设置在一块电路板上，且第二可编程器件480和所述多个第一串行传输接口430设置在另一块电路板上。
此外，如图3D所示，显示单元板500还可以进一步包括电平转换器560。电平转换器560连接在串并转换器520和显示驱动电路530之间。举例来说，电平转换器560例如是将低压CMOS电平(LVCMOS)信号转换成TTL电平信号并发送给显示驱动电路530。
图4A为本申请第二实施例的显示控制系统40的另一实施结构示意图。如图4A所示，显示控制系统40包括：显示控制卡400和至少一个显示单元板500。
其中，显示控制卡400例如包括扫描卡450和转接卡440。扫描卡450例如设置有可编程器件410。可编程器件410例如通过内部的算法逻辑实现对输入的图像数据进行图像处理、得到多组显示数据和显示时序控制信号的输出，并且对所述多组显示数据和所述显示时序控制信号进行串化等压缩编码处理得到多路串行数据。转接卡440例如设置有连接件460和多个第一串行传输接口430。多个第一串行传输接口430连接连接件460。扫描卡450通过连接件460固定在转接卡440上。进一步地，扫描卡450例如通过金手指结构与转接卡440上的连接件460相连。
承上述，转接卡440上还可以设置通讯模块470。通讯模块470连接连接件460。通讯模块470用于接收输入的图像数据、并将所述图像数据通过连接件460发送至可编程器件410，以供可编程器件410进行图像处理得到多组显示数据并本地产生所述显示时序控制信号、并对所述多组显示数据和所述显示时序控制信号进行串化等压缩编码处理得到多路串行数据。进一步地，通讯模块470例如包括网络变压器471和网口473。网络变压器471连接在连接件460和网口473之间。网口473例如是RJ45接口或其它接口。再者，输入的图像数据例如是可编程器件410接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等处理。
如图4B所示，至少一个例如多个显示单元板500与多个第一串行传输接口430中的部分或全部一一对应连接。结合图4A和图4B可知，每一个显示单元板500例如包括第二串行传输接口510、串并转换器520、显示驱动电路530和多个像素单元540，甚至还可以包括设置在串并转换器520和显示驱动电路530之间的电平转换器560(图3D)。
综上所述，本申请第二实施例通过显示控制卡上的可编程器件内部的算法逻辑对输入的图像数据进行图像处理、并输出多组显示数据和显示时序控制信号，并对所述多组显示数据和所述显示控制信号进行串化等压缩编码处理为多路串行差分信号数据，通过USB接口发送给显示单元板，每一个显示单元板各自接收一路串行差分信号，通过串并转换器将其解码后恢复出原显示数据及显示时序控制信号，再通过显示驱动电路点亮多个像素单元。本申请第二实施例可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
值得一提的是，本申请第二实施例并不限于前述所采用的串行差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。再者，前述第二实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。
【第三实施例】
图5A为本申请第三实施例提供的一种显示控制系统70的结构示意图。如图5A所示，显示控制系统70包括：显示控制卡700和至少一个显示单元板800。
其中，显示控制卡700例如包括可编程器件710、多个第一串并转换器720和多个第一串行传输接口730。可编程器件710例如通过内部的算法逻辑实现对输入的图像数据进行图像处理、得到多组显示数据并本地产生显示时序控制信号。多个第一串并转换器720用于对该多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据、并分别传送至多个第一串行传输接口730以供输出。
具体地，输入的图像数据例如是可编程器件110接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等处理。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号。本申请第三实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板200的显示需要设置，例如为RGBY数据，RGBW数据。
如图5B所示，至少一个例如多个显示单元板800与多个第一串行传输接口730中的部分或全部一一对应连接。例如，第一串行传输接口730的数目可以为8个，显示单元板800的数目可以为大于等于1且小于等于8的任意自然数。当显示单元板200的数目为n且n<8时，则n个显示单元板800分别与n个第一串行传输接口730一一对应连接，即部分一一对应连接；当显示单元板800的数目为8时，则8个显示单元板800分别与8个第一串行传输接口730一一对应连接，即全部一一对应连接。
再参见图5A，每一个显示单元板800例如包括第二串行传输接口810、第二串并转换器820、显示驱动电路830、像素单元840和智能器件850。
第二串行传输接口810例如通过串行传输通道900连接显示控制卡700上的多个第一串行传输接口730的一个指定串行传输接口。在图5A中，指定串行传输接口可以是选自多个第一 串行传输接口730中的任何一个与显示单元板800进行通信的第一串行传输接口730。
此外，串行传输通道900例如为串行差分信号传输通道。第二串行传输接口810以及多个第一串行传输接口830中的每一个串行传输接口为单物理接口结构，例如为USB接口。此外，显示单元板800通过单一线缆例如USB线缆连接多个第一串行传输接口730中的一个第一串行传输接口730，所述串行传输通道900包含在所述单一线缆内。
第二串并转换器820用于完成串行信号和并行信号之间的转换。第二串并转换器820连接在第二串行传输接口810和显示驱动电路830之间。第二串并转换器820例如采用DS92LV2422芯片，但本申请并不以此为限。
显示驱动电路830例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上的寄生电容放电。显示驱动电路830的具体结构可以参考图1D。
像素单元840连接显示驱动电路830。像素单元840的数量通常为多个，每一个像素单元840包括至少一个发光元件841。具体地，每一个像素单元840例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件841的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。更具体地，多个像素单元840例如以行列方式排布、并通过多条行线连接所述行译码电路以及通过多条列线连接所述列驱动电路，而行放电电路则例如连接所述多条行线以对各条行线上的寄生电容放电。
智能器件850例如通过UART总线连接第二串并转换器810，以用于通过第二串并转换器820、第二串行传输接口810和串行传输通道900在指定的第一串行传输接口730输出串行数据的正向传输的间隙向指定串行传输接口上传数据。所述正向传输的间隙包括指定串行传输接口输出的所述RGB数据中的黑场时隙。另外，智能器件850例如为MCU或者其他处理器(例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片)，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。再者，智能器件850例如可以用来监测显示单元板800上的电压、温度等物理参量，还可以连接显示驱动电路830以获取显示单元板800进行点检时的点检结果；此处的点检例如是对像素单元840中的各个发光元件841逐一进行检测以判断其是否能正常点亮。
参见图6A，其为本申请第三实施例的显示控制系统70的另一实施结构示意图。如图6A所示，显示控制系统70包括：显示控制卡700和至少一个显示单元板800。
其中，显示控制卡700例如包括扫描卡750和转接卡740。扫描卡750例如设置有可编程器件710。可编程器件710例如通过内部的算法逻辑实现对输入的图像数据进行图像处理、得到多组显示数据并本地产生显示时序控制信号。转接卡740例如设置有连接件760、多个第一串并转换器720以及多个第一串行传输接口730。多个第一串并转换器720用于对该多组显示数据和显示时序控制信号进行串化等压缩编码处理、得到多路串行数据并分别传送至多个第一串行传输接口730以供输出。多个第一串行传输接口730分别通过多个第一串并转换器720连接至连接件760。进一步地，连接件760还通过UART总线连接第一串并转换器720。扫描卡750通过连接件760固定在转接卡740上。进一步地，扫描卡750可以通过金手指结构与转接卡740上的连接件760相连。
承上述，转接卡740上还包括通讯模块770。通讯模块770连接连接件760。通讯模块770用于接收输入的图像数据、并将该图像数据通过连接件760发送至设置在扫描卡750上的可编程器件710以供处理。通讯模块770包括网络变压器771和网口773。网络变压器771连接在连接件760和网口773之间。网口773例如是RJ45接口或其它结构接口。
具体地，输入的图像数据例如是可编程器件710接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等处理。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号。本申请第三实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板200的显示需要设置，例如为RGBY数据，RGBW数据。
如图6B所示，所述至少一个例如多个显示单元板800与多个第一串行传输接口730中的部分或全部一一对应连接。结合图6A和图6B可知，每一个显示单元板800例如包括第二串行传输接口810、第二串并转换器820、显示驱动电路830、像素单元840和智能器件850。
另外，如图6C所示，显示单元板800还可以包括电平转换器860。电平转换器860连接在第二串并转换器820和显示驱动电路830之间。举例来说，电平转换器860例如是将低压CMOS电平(LVCMOS)信号转换成TTL电平信号并输出显示驱动电路830。
综上所述，本申请第三实施例通过显示控制卡上的可编程器件对输入的图像数据进行图像 处理、并输出多组显示数据和显示时序控制信号，并通过显示控制卡上的多个第一串并转换器对所述多组显示数据和所述显示控制信号进行串化等压缩编码处理为多路串行差分信号数据，通过USB接口发送给显示单元板，每一个显示单元板各自接收一路串行差分信号，通过串并转换器将其解码后恢复出原显示数据及显示时序控制信号，再通过显示驱动电路控制各个像素单元的亮暗状态及亮暗程度。另外，智能器件通过第二串并转换器、第二串行传输接口和串行传输通道在指定串行传输接口输出所述串行数据的正向传输的间隙向指定串行传输接口上传数据。本申请第三实施例可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
值得一提的是，本申请第三实施例并不限于前述所采用的串行差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
再者，前述第三实施例中的可编程器件710，其可以是单个可编程器件例如FPGA的形式，也可以是分别由两个及以上的可编程器件例如FPGA所构成的可编程器件组的形式。此外，前述实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。
【第四实施例】
如图7A所示，本申请第四实施例提供的一种显示控制系统100a，主要包括：显示控制卡1000和至少一个显示单元板1100(作为举例，图7A中只示出了一个显示单元板1100，还可以是多个显示单元板1100)。
其中，显示控制卡1000例如包括可编程器件1010和多个第一串行传输接口1030。可编程器件1010例如通过其内部算法逻辑对输入的图像数据进行图像处理得到多组显示数据并本地产生显示时序控制信号、以及对多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据分别传送至多个第一串行传输接口1030以供输出。
具体地，输入的图像数据例如是可编程器件1010接收的经由上位机通过发送卡发送来的图像数据；图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请第四实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据(也可以是其他显示数据，根据显示单元板1100的显示需要设置，例如为RGBY数据，RGBW数据等)。
每一个显示单元板1100例如包括第二串行传输接口1110、串并转换器1120、显示驱动电路1130、像素单元1140和智能器件1150。
第二串行传输接口1110例如通过串行传输通道1200连接多个第一串行传输接口1030的一个指定串行传输接口(其可以是选自多个第一串行传输接口1030中的任何一个与显示单元板1100进行通信的第一串行传输接口)。
串并转换器1120例如连接在第二串行传输接口1110和显示驱动电路1130之间，用于完成串行传输和并行传输两种传输方式之间的转换。串并转换器1120例如采用DS92LV2422芯片。
显示驱动电路1130例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
像素单元1140例如连接显示驱动电路1130。像素单元1140的数量通常为多个，每一个像素单元1140包括至少一个发光元件(例如LED等自发光元件)。具体地，每一个像素单元1140例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
智能器件1150例如连接串并转换器1120以通过串并转换器1120、第二串行传输接口1110和串行传输通道1200连接指定的第一串行传输接口1030以与可编程器件1010进行通信。具体地，智能器件1150例如为MCU或者其他处理器(例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片)，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。具体而言，串行传输通道1200例如为串行差分信号传输通道；第二串行传输接口1110以及多个第一串行传输接口1030中的每一个串行传输接口例如为USB接口。
参见如图7B，其为本申请第四实施例提供的显示控制系统100的另一实施结构示意图。如图7B所示，显示控制系统100a主要包括：显示控制卡1000和至少一个显示单元板1100；作为举例，图7B中只示出了一个显示单元板1100，其还可以是多个显示单元板1100。
其中，显示控制卡1000例如包括扫描卡1050和转接卡1040。扫描卡1050例如包括可编程器件1010，转接卡1040例如包括多个第一串行传输接口1030和连接件1060。
具体地，扫描卡1050例如通过连接件1060固定在转接卡1040上，从而可编程器件1010通过连接件1060实现与转接卡1040的连接。多个第一串行传输接口1030分别连接至连接件1060。
每一个第一串行传输接口1030例如为串行差分信号传输接口。可编程器件1010例如对输入的图像数据进行图像处理得到多组显示数据并产生显示时序控制信号、以及对多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据分别传送至多个第一串行传输接口1030以供输出。具体地，输入的图像数据例如是可编程器件1010接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请第四实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板1100的显示需要设置，例如为RGBY数据，RGBW数据等。
所述至少一个显示单元板1100例如与多个第一串行传输接口1030中的部分或全部一一对应连接。每一个显示单元板1100例如包括第二串行传输接口1110、串并转换器1120、电平转换器1160、显示驱动电路1130、像素单元1140和智能器件1150。
第二串行传输接口1110例如通过串行传输通道1200连接多个第一串行传输接口1030的一个指定串行传输接口(其可以是选自多个第一串行传输接口1030中的任何一个与显示单元板1100进行通信的第一串行传输接口)。
串并转换器1120连接在第二串行传输接口1110和电平转换器1160之间，显示驱动电路1130连接在电平转换器1160和像素单元1140之间。串并转换器1120用于完成串行传输和并行传输两种传输方式之间的转换，其例如采用DS92LV2422芯片。电平转换器1160例如用于向显示驱动电路1130输出TTL电平信号。
智能器件1150例如连接串并转换器1120以通过串并转换器1120、第二串行传输接口1110和串行传输通道1200连接指定的第一串行传输接口1030。智能器件1150例如为MCU或者其他处理器例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。智能器件1150例如在指定串行传输接口输出所述串行数据的正向传输的间隙向所述指定串行传输接口回传数据，所述正向传输的间隙包括指定串行传输接口输出的所述多组显示数据中的黑场时隙。
进一步地，各个第一串行传输接口1030优选为单物理接口结构例如USB接口，显示单元板1100例如通过单一线缆连接指定的第一串行传输接口1030，且串行传输通道1200例如包含在单一线缆内。
综上所述，本申请第四实施例通过显示控制卡上可编程器件内部的算法逻辑将并行的多组显示数据以及显示时序控制信号压缩编码为多路串行差分信号，通过USB接口和串行差分信号传输通道发送给显示单元板，每一个显示单元板各自接收一路串行差分信号，通过显示单元板上的串并转换器将其解码后恢复出原显示数据及显示时序控制信号，再通过显示驱动电路点亮各个像素单元；智能器件通过串并转换器、USB接口、同一个串行差分信号传输通道连接至显示控制卡上的可编程器件，在USB接口输出串行数据的正向传输的间隙向其回传数据，实现了两者之间的通信；通过显示控制卡上的可编程器件控制通信过程，实现同一个串行差分信号传输通道的时分复用。因此，本申请第四实施例可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
值得一提的是，本申请第四实施例并不限于前述所采用的差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
再者，本申请第四实施例中的可编程器件1010可以是单个可编程器件例如FPGA的形式，也可以是分别由两个及以上的可编程器件例如FPGA所构成的可编程器件组的形式。此外，本申请第四实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。另外，扫描卡可以通过金手指结构与转接卡上的连接件相连。
【第五实施例】
如图8A所示，本申请第五实施例提供的一种显示控制系统130a，主要包括：显示控制卡1300和至少一个显示单元板1400。作为举例，图8A中只示出了一个显示单元板1400，还可以是多个显示单元板1400。
其中，显示控制卡1300例如包括可编程器件1310、多个第一串并转换器1320和多个第一串行传输接口组1330。可编程器件1310例如对输入的图像数据进行图像处理、得到多组显示数据并本地产生显示时序控制信号。每一个第一串并转换器1320用于对多组显示数据中的部分组显示数据和显示时序控制信号进行串化等压缩编码处理得到一路串行数据传送至多个第一串行传输接口1330中的一个第一串行传输接口以供输出。
具体地，输入的图像数据例如是可编程器件1310接收的经由上位机通过发送卡发送来的图像数据；图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请第五实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据(也可以是其他显示数据，根据显示单元板1400的显示需要设置，例如为RGBY数据，RGBW数据等)。
每一个显示单元板1400例如包括第二串行传输接口组1410、第二串并转换器1420、显示驱动电路1430、像素单元1440和智能器件1450。
第二串行传输接口1410例如通过第一串行传输通道1500a连接多个第一串行传输接口1330的一个指定串行传输接口(其可以是选自多个第一串行传输接口1330中的任何一个与显示单元板1400进行通信的第一串行传输接口)。
第二串并转换器1420连接在第二串行传输接口1410和显示驱动电路1430之间，第二串并转换器1420例如采用DS92LV2422芯片。
显示驱动电路1430例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
像素单元1440连接显示驱动电路1430。像素单元1440的数量通常为多个，且每一个像素单元1440包括至少一个发光元件。具体地，每一个像素单元1440例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
智能器件1450通过第二串行传输接口1410及第二串行传输通道1500b连接指定的第一串行传输接口1330，以与可编程器件1310进行通信。具体地，智能器件1450例如为MCU或者其他处理器(例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片)，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。具体而言，第一串行传输通道1500a和第二串行传输通道1500b例如分别为串行差分信号传输通道；第二串行传输接口1410以及多个第一串行传输接口1330中的每一个串行传输接口例如为类SATA(Serial Advanced Technology Attachment，串行ATA，串行高级技术附件)接口，类SATA接口具备较强的纠错能力、较高的数据传输可靠性、结构简单、支持热插拔。
参见图8B，其为本申请第五实施例的显示控制系统130a的另一实施结构示意图。如图8B所示，显示控制系统130a主要包括：显示控制卡1300和至少一个显示单元板1400；作为举例，图8B中只示出了一个显示单元板1400，其还可以是多个显示单元板1400。
其中，显示控制卡1300例如包括扫描卡1350和转接卡1340。扫描卡1350例如包括可编程器件1310。转接卡1340例如包括多个第一串并转换器1320、多个第一串行传输接口1330、连接件1360、多路选择器1380和多路第一差分信号收发器1370。
具体地，扫描卡1350例如通过连接件1360固定在转接卡1340上，从而可编程器件1310通过连接件1360实现与转接卡1340的连接。多个第一串并转换器1320分别连接在多个第一串行传输接口1330和连接件1360之间；多路选择器1380的数据输入输出端通过连接件1360连接扫描卡1350上的可编程器件1310以及通过多路第一差分信号收发器1370分别连接多个第一串行传输接口1330，且多路选择器1380的控制端通过连接件1360连接可编程器件1310。在此值得一提的是，显示控制卡1300也可以不设置多路选择器1380，此时，多个第一串行传输接口1330分别通过多路第一差分信号收发器1370与连接件1360连接，由可编程器件1310内部逻辑实现由多路第一差分信号收发器1370分别与多个第一串行传输接口1330连接所构成的多个信号传输通道的选择，最终实现与被选择的一个信号传输通道相连的单元显示板1400上设置的智能器件1450进行通信。
每一个第一串行传输接口1330为串行差分信号传输接口。可编程器件1310例如对输入的图像数据进行图像处理、得到多组显示数据并产生显示时序控制信号，每一个第一串并转换器1320用于对多组显示数据中的部分组显示数据和显示时序控制信号进行串化等压缩编码处理得到一路串行数据传送至多个第一串行传输接口1330中的一个第一串行传输接口以供输出。具体地，输入的图像数据例如是可编程器件1310接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请第五实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板1400的显示需要设置，例如为RGBY数据，RGBW数据等。
所述至少一个显示单元板1400与多个第一串行传输接口1330中的部分或全部一一对应连接。每一个显示单元板1400例如包括第二串行传输接口1410、第二串并转换器1420、电平转 换器1460、显示驱动电路1430、像素单元1440、智能器件1450和第二差分信号收发器1470。
第二串行传输接口1410例如通过第一串行传输通道1500a连接多个第一串行传输接口1330的一个指定串行传输接口(其可以是选自多个第一串行传输接口1330中的任何一个与显示单元板1400进行通信的第一串行传输接口)。
第二串并转换器1420连接在第二串行传输接口1410和电平转换器1460之间，显示驱动电路1430连接在电平转换器1460和像素单元1440之间，第二串并转换器1420例如采用DS92LV2422芯片，电平转换器1460例如用于向显示驱动电路1430输出TTL电平信号。
承上述，显示驱动电路1430例如包括行译码器电路和列驱动电路，甚至还包括行放电电路。其中，行译码器电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上的寄生电容放电。
像素单元1440的数量通常为多个，且每一个像素单元1440例如包括至少一个发光元件像自发光LED元件等。具体地，每一个像素单元1440例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
智能器件1450通过第二差分信号收发器1470、第二串行传输接口1410及第二串行传输通道1500b连接指定的第一串行传输接口1330。智能器件1450例如为MCU或者其他处理器例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。再者，智能器件1450例如可以用来监测显示单元板1400上的电压、温度等物理参量，还可以连接显示驱动电路1430以获取显示单元板1400进行点检时的点检结果；此处的点检例如是对像素单元1440中的各个发光元件逐一进行检测以判断其是否能正常点亮。
进一步地，各个第一串行传输接口1330优选为单物理接口结构例如类SATA接口，显示单元板1400例如通过单一线缆连接指定的第一串行传输接口1330，且第一串行传输通道1500a和第二串行传输通道1500b例如包含在单一线缆内。
再者，多路第一差分信号收发器1370中的每一路和第二差分信号收发器1470例如为SP485芯片，SP485芯片是符合RS-485协议的半双工收发器，其采用双极型CMOS设计，功耗低，可实现最高5Mbps的传输速率，满足RS-485通信的要求。
综上所述，本申请第五实施例通过显示控制卡上的第一串并转换器将可编程器件输出的并行的多组显示数据以及显示时序控制信号压缩编码为多路串行差分信号，再通过类SATA接口发送给显示单元板，每一个显示单元板各自接收一路串行差分信号，通过显示单元板上的第二串并转换器将其解码后恢复出原显示数据及显示时序控制信号，再通过显示驱动电路点亮各个像素单元；智能器件通过该类SATA接口、串行差分信号传输通道连接至显示控制卡上的可编程器件，实现了两者之间的通信。本申请第五实施例可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
值得一提的是，本申请第五实施例并不限于前述所采用的差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
再者，前述第五实施例中的可编程器件1310可以是单个可编程器件例如FPGA的形式，也可以是分别由两个及以上的可编程器件例如FPGA所构成的可编程器件组的形式。此外，前述第五实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。另外，扫描卡可以通过金手指结构与转接卡上的连接件相连。
【第六实施例】
如图9A所示，本申请第六实施例提供的一种显示控制系统160a，主要包括：显示控制卡1600和至少一个显示单元板1700。作为举例，图9A中只示出了一个显示单元板1700，还可以是多个显示单元板1700。
其中，显示控制卡1600例如包括可编程器件1610和多个第一串行传输接口1630。可编程器件1610例如通过内部的算法逻辑实现对输入的图像数据进行图像处理得到多组显示数据并本地产生显示时序控制信号、以及对多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据分别传送至多个第一串行传输接口1630以供输出。
具体地，输入的图像数据例如是可编程器件1610接收的经由上位机通过发送卡发送来的图像数据；图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请第六实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据(也可以是其他显示数据，根据显示单元板13的显示需要设置，例如为RGBY数据，RGBW数据等)。
每一个显示单元板1700例如包括第二串行传输接口1710、串并转换器1720、显示驱动电路1730、像素单元1740和智能器件1750。
第二串行传输接口1710例如通过第一串行传输通道1800a连接多个第一串行传输接口1630的一个指定串行传输接口(其可以是选自多个第一串行传输接口1630中的任何一个与显示单元板1700进行通信的第一串行传输接口)。
串并转换器1720例如连接在第二串行传输接口1710和显示驱动电路1730之间，串并转换器1720例如采用DS92LV2422芯片。
显示驱动电路1730例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
像素单元1740例如连接显示驱动电路1730。像素单元1740的数量通常为多个，每一个像素单元1740例如包括至少一个发光元件。具体地，每一个像素单元1740例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
智能器件1750例如通过第二串行传输接口1710及第二串行传输通道1800b连接指定的第一串行传输接口1630。具体地，智能器件1750例如为MCU或者其他处理器(例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片)，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。具体而言，第一串行传输通道1800a和第二串行传输通道1800b例如分别为串行差分信号传输通道；第二串行传输接口1710以及多个第一串行传输接口1630中的每一个串行传输接口例如为类SATA接口。
参见图9B，其为本申请第六实施例的显示控制系统160a的另一实施结构示意图。如图9B所示，显示控制系统160a主要包括：显示控制卡1600和至少一个显示单元板1700；作为举例，图9B中只示出了一个显示单元板1700，其还可以是多个显示单元板1700。
其中，显示控制卡1600例如包括扫描卡1650和转接卡1640。扫描卡1650例如包括可编程器件1610。转接卡1640例如包括多个第一串行传输接口1630、连接件1660、多路选择器1680和多路第一差分信号收发器1670。
具体地，扫描卡1650例如通过连接件1660固定在转接卡1640上，从而可编程器件1610通过连接件1660实现与转接卡1640的连接。连接件1660连接多个第一串行传输接口1630。多路选择器1680的数据输入输出端通过连接件1660连接扫描卡1650上的可编程器件1610以及通过多路第一差分信号收发器1670分别连接多个第一串行传输接口1630，且多路选择器1680的控制端通过连接件1660连接可编程器件1610。在此值得一提的是，显示控制卡1600也可以不设置多路选择器1680，此时，多个第一串行传输接口1630分别通过多路第一差分信号收发器1670与连接件1660连接，由可编程器件1610内部的逻辑实现由多路第一差分信号收发器1670分别与多个第一串行传输接口1630连接所构成的多个信号传输通道的选择，最终实现与被选择的一个信号传输通道相连的单元显示板1700上设置的智能器件1750进行通信。
每一个第一串行传输接口1630例如为串行差分信号传输接口。可编程器件1610例如通过内部的算法逻辑实现对输入的图像数据进行图像处理得到多组显示数据并产生显示时序控制信号、以及对多组显示数据和显示时序控制信号进行串化等压缩编码处理得到多路串行数据分别传送至多个第一串行传输接口1630以供输出。具体地，输入的图像数据例如是可编程器件1610接收的经由上位机通过发送卡发送来的图像数据。图像处理例如为对图像数据完成伽玛变换、灰度抽取甚至校正例如亮度或亮色度校正等。显示时序控制信号例如包括行扫描信号、时钟信号、锁存信号和使能控制信号(本申请第六实施例并不局限于此，还可以根据需要生成其他控制信号，例如行消隐信号)。多组显示数据例如包括多组RGB数据，也可以是其他显示数据，根据显示单元板1700的显示需要设置，例如为RGBY数据，RGBW数据等。
所述至少一个显示单元板1700例如与多个第一串行传输接口1630中的部分或全部一一对应连接。每一个显示单元板1700例如包括第二串行传输接口1710、串并转换器1720、电平转换器1760、显示驱动电路1730、像素单元1740、智能器件1750和第二差分信号收发器1770。
第二串行传输接口1710例如通过第一串行传输通道1800a连接多个第一串行传输接口1630的一个指定串行传输接口(其可以是选自多个第一串行传输接口1630中的任何一个与显示单元板1700进行通信的第一串行传输接口)。
串并转换器1720例如连接在第二串行传输接口1710和电平转换器1760之间，显示驱动电路1730连接在电平转换器1760和像素单元1740之间，串并转换器1720例如采用DS92LV2422芯片，电平转换器1760例如用于向显示驱动电路1730输出TTL电平信号。
显示驱动电路1730例如包括行译码器电路和列驱动电路，甚至还包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。
每一个像素单元1740例如包括至少一个发光元件。具体地，每一个像素单元1740例如可以包括红色发光元件、绿色发光元件和蓝色发光元件中的任意一种或多种颜色的发光元件的组合，当然，发光元件的颜色并不限于RGB三原色，也可以是四原色例如RGBY或者是其他多种颜色。
智能器件1750例如通过第二差分信号收发器1770、第二串行传输接口1710及第二串行传输通道1800b连接指定的第一串行传输接口1630。智能器件1750例如为MCU或者其他处理器例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。
进一步地，各个第一串行传输接口1630优选为单物理接口结构例如类SATA接口，显示单元板1700例如通过单一线缆连接指定的第一串行传输接口1630，且第一串行传输通道1800a和第二串行传输通道1800b例如位于单一线缆内。
更详细地，多路第一差分信号收发器1670中的每一路和第二差分信号收发器1770例如为SP485芯片，SP485芯片是符合RS-485协议的半双工收发器，其采用双极型CMOS设计，功耗低，可实现最高5Mbps的传输速率，满足RS-485通信的要求。
综上所述，本申请第六实施例通过显示控制卡上的可编程器件内部的算法逻辑将并行的多组显示数据以及显示时序控制信号压缩编码为多路串行差分信号，通过类SATA接口发送给显示单元板，每一个显示单元板各自接收一路串行差分信号，通过串并转换器将其解码后恢复出原显示数据及显示时序控制信号，再通过显示驱动电路点亮各个像素单元；智能器件通过该类SATA接口、串行差分信号传输通道连接至扫描卡上的可编程器件，实现了两者之间的通信。本申请第六实施例可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。
值得一提的是，本申请第六实施例并不限于前述所采用的差分传输方式，也可以采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。
再者，前述第六实施例中的可编程器件1610可以是单个可编程器件例如FPGA的形式，也可以是分别由两个及以上的可编程器件例如FPGA所构成的可编程器件组的形式。此外，前述第六实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构。另外，扫描卡可以通过金手指结构与转接卡上的连接件相连。
另外，可以理解的是，前述各个实施例仅为本申请的示例性说明，在技术特征不冲突、结构不矛盾、不违背本申请的发明目的前提下，各个实施例的技术方案可以任意组合、搭配使用。
再者，值得说明的是，在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
【工业实用性】
本申请实施例通过显示控制卡和显示单元板的重新设计以及两者之间采用串行传输通道进行连接，其可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。

Claims (17)

  1. 一种显示控制系统，包括：
    显示控制卡，包括可编程器件、多个第一串并转换器和多个第一串行传输接口，所述多个第一串并转换器连接所述可编程器件、且分别连接所述多个第一串行传输接口，所述可编程器件用于输出多组显示数据和显示时序控制信号，所述多个第一串并转换器用于对所述多组显示数据和所述显示时序控制信号进行压缩编码处理、得到多路串行数据并分别传送至所述多个第一串行传输接口以供输出；
    显示单元板，包括第二串行传输接口、第二串并转换器、显示驱动电路和像素单元，所述第二串行传输接口通过第一串行传输通道连接所述多个第一串行传输接口中的一个指定串行传输接口，所述第二串并转换器连接在所述第二串行传输接口和所述显示驱动电路之间、且用于对通过所述第二串行传输接口输入的来自所述指定串行传输接口的所述串行数据进行解串处理后传送至所述显示驱动电路，所述像素单元连接所述显示驱动电路且包括至少一个发光元件。
  2. 如权利要求1所述的显示控制系统，其中，所述显示单元板还包括智能器件，所述智能器件连接所述第二串并转换器且用于通过所述第二串并转换器、所述第二串行传输接口和所述第一串行传输通道在所述指定串行传输接口输出所述串行数据的正向传输的间隙向所述指定串行传输接口上传数据。
  3. 如权利要求1或2所述的显示控制系统，其中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、且所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上、并通过所述连接件连接所述多个第一串并转换器，所述多个第一串行传输接口设置在所述转接卡上、并分别通过所述多个第一串并转换器连接所述连接件。
  4. 如权利要求3所述的显示控制系统，其中，所述转接卡上还设置有通讯模块，所述通讯模块用于接收输入的图像数据并将所述图像数据通过所述连接件发送至所述可编程器件、以供所述可编程器件进行图像处理得到所述多组显示数据并本地产生所述显示时序控制信号；所述图像处理包括伽玛变换、灰度抽取、和亮度或亮色度校正；所述显示时序控制信号包括行扫描信号、时钟信号、锁存信号和使能控制信号；所述多组显示数据包括多组RGB数据。
  5. 如权利要求1或2所述的显示控制系统，其中，所述指定串行传输接口为单差分对串行传输接口，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道位于所述单一线缆内。
  6. 如权利要求1所述的显示控制系统，其中，所述显示单元板还包括智能器件，所述智能器件通过所述第二串行传输接口及第二串行传输通道连接所述指定串行传输接口、再由所述指定串行传输接口连接所述可编程器件。
  7. 如权利要求6所述的显示控制系统，其中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、多路选择器和多个第一差分信号收发器，所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上，所述多个第一串并转换器和所述多个第一串行传输接口设置在所述转接卡上，所述多个第一串并转换器分别连接在所述多个第一串行传输接口和所述连接件之间，所述多路选择器的输入输出端通过所述多个第一差分信号收发器分别连接所述多个第一串行传输接口、以及通过所述连接件连接至所述可编程器件，且所述多路选择器的控制端通过所述连接件连接至所述可编程器件；
    所述显示单元板还包括第二差分信号收发器，所述智能器件通过所述第二差分信号收发器、所述第二串行传输接口及所述第二串行传输通道连接所述指定串行传输接口。
  8. 如权利要求6所述的显示控制系统，其中，所述指定串行传输接口为多差分对串行传输接口，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道和所述第二串行传输通道位于所述单一线缆内。
  9. 如权利要求1、2、6、7或8所述的显示控制系统，其中，所述显示单元板还包括电平转换器，所述电平转换器连接在所述第二串并转换器和所述显示驱动电路之间、且用于将低压CMOS电平信号转换成TTL电平信号。
  10. 一种显示控制系统，包括：
    显示控制卡，包括可编程器件和多个第一串行传输接口，所述可编程器件用于对输入的图像数据进行图像处理得到多组显示数据并产生显示时序控制信号、以及对所述多组显示数据和所述显示时序控制信号进行压缩编码处理得到多路串行数据分别传送至所述多个第一串行传输接口以供输出；
    显示单元板，包括第二串行传输接口、串并转换器、显示驱动电路和像素单元，所述第二串行传输接口通过第一串行传输通道连接所述多个第一串行传输接口中的一个指定串行传输接口，所述串并转换器连接在所述第二串行传输接口和所述显示驱动电路之间、且用于对通过所述第二串行传输接口输入的来自所述指定串行传输接口的所述串行数据进行解码处理以恢复出所述显示数据和所述显示时序控制信号后传送至所述显示驱动电路，所述像素单元连接所述显示驱动电路且包括至少一个发光元件。
  11. 如权利要求10所述的显示控制系统，其中，所述显示单元板还包括智能器件，所述智能器件连接所述串并转换器、并通过所述串并转换器、所述第二串行传输接口和所述第一串行传输通道连接所述指定串行传输接口；所述智能器件用于在所述指定串行传输接口输出所述串行数据的正向传输的间隙向所述指定串行传输接口传输数据，且所述正向传输的间隙包括所述指定串行传输接口输出的所述串行数据中的黑场时隙。
  12. 如权利要求10或11所述的显示控制系统，其中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、且所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上，所述多个第一串行传输接口设置在所述转接卡上、并连接所述连接件。
  13. 如权利要求10或11所述的显示控制系统，其中，所述指定串行传输接口为单差分对串行传输接口，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道位于所述单一线缆内。
  14. 如权利要求10所述的显示控制系统，其中，所述显示单元板还包括智能器件，所述智能器件通过所述第二串行传输接口及第二串行传输通道连接所述指定串行传输接口、再由所述指定串行传输接口连接所述可编程器件。
  15. 如权利要求14所述的显示控制系统，其中，所述显示控制卡包括转接卡和扫描卡，所述转接卡上设置有连接件、多路选择器和多个第一差分信号收发器，所述扫描卡通过所述连接件固定在所述转接卡上，所述可编程器件设置在所述扫描卡上，所述多个第一串行传输接口设置在所述转接卡上，所述多路选择器的输入输出端通过所述多个第一差分信号收发器分别连接所述多个第一串行传输接口、以及通过所述连接件连接至所述可编程器件，且所述多路选择器的控制端通过所述连接件连接至所述可编程器件；
    所述显示单元板还包括第二差分信号收发器，所述智能器件通过所述第二差分信号收发器、所述第二串行传输接口及所述第二串行传输通道连接所述指定串行传输接口。
  16. 如权利要求14所述的显示控制系统，其中，所述指定串行传输接口为多差分对串行传输接口，所述显示单元板通过单一线缆连接所述指定串行传输接口，且所述第一串行传输通道和所述第二串行传输通道位于所述单一线缆内。
  17. 如权利要求10、11、14、15或16所述的显示控制系统，其中，所述显示单元板还包括电平转换器，所述电平转换器连接在所述第二串并转换器和所述显示驱动电路之间、且用于将低压CMOS电平信号转换成TTL电平信号。
PCT/CN2018/102533 2018-08-27 2018-08-27 显示控制系统 WO2020041939A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/102533 WO2020041939A1 (zh) 2018-08-27 2018-08-27 显示控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/102533 WO2020041939A1 (zh) 2018-08-27 2018-08-27 显示控制系统

Publications (1)

Publication Number Publication Date
WO2020041939A1 true WO2020041939A1 (zh) 2020-03-05

Family

ID=69642681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/102533 WO2020041939A1 (zh) 2018-08-27 2018-08-27 显示控制系统

Country Status (1)

Country Link
WO (1) WO2020041939A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100103065A (ko) * 2009-03-13 2010-09-27 (주)비원테크 디스플레이 패널의 화상평가장치
CN102760403A (zh) * 2011-04-25 2012-10-31 康佳集团股份有限公司 一种led模块的信号接口电路及led显示装置
CN103943069A (zh) * 2014-05-06 2014-07-23 西安诺瓦电子科技有限公司 Led灯板、led显示屏控制卡以及led显示屏系统
CN104167178A (zh) * 2014-08-15 2014-11-26 西安诺瓦电子科技有限公司 显示控制系统、显示系统以及显示控制方法
CN106652894A (zh) * 2016-12-26 2017-05-10 西安诺瓦电子科技有限公司 Led显示屏控制系统
CN106652893A (zh) * 2016-12-26 2017-05-10 西安诺瓦电子科技有限公司 Led显示屏控制系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100103065A (ko) * 2009-03-13 2010-09-27 (주)비원테크 디스플레이 패널의 화상평가장치
CN102760403A (zh) * 2011-04-25 2012-10-31 康佳集团股份有限公司 一种led模块的信号接口电路及led显示装置
CN103943069A (zh) * 2014-05-06 2014-07-23 西安诺瓦电子科技有限公司 Led灯板、led显示屏控制卡以及led显示屏系统
CN104167178A (zh) * 2014-08-15 2014-11-26 西安诺瓦电子科技有限公司 显示控制系统、显示系统以及显示控制方法
CN106652894A (zh) * 2016-12-26 2017-05-10 西安诺瓦电子科技有限公司 Led显示屏控制系统
CN106652893A (zh) * 2016-12-26 2017-05-10 西安诺瓦电子科技有限公司 Led显示屏控制系统

Similar Documents

Publication Publication Date Title
CN109286771B (zh) 一种终端设备及其控制方法
EP2085889B1 (en) Cable with circuitry for asserting stored cable data or other information to an external device or user
US20060083518A1 (en) Fiber optic connection for digital displays
CN105141877B (zh) 一种基于可编程器件的信号转换装置
CN101634904A (zh) 键盘-屏幕-鼠标切换系统、装置及其信号延长装置
CN205158877U (zh) Led显示控制卡、led灯板以及led显示系统
CN111063287B (zh) 显示控制系统
CN112445445B (zh) 配屏方法及装置、系统控制器和led显示器
US20220209467A1 (en) Connector, electronic device and open pluggable specification (ops) device
CN111063285B (zh) 显示控制系统和显示单元板
CN104537999B (zh) 一种可依据系统复杂程度灵活配置的面板内部接口及其协议
WO2020041939A1 (zh) 显示控制系统
CN111063286B (zh) 显示控制系统和显示单元板
CN211239967U (zh) 显示控制器、显示控制系统和led显示系统
CN212381303U (zh) 基于fpga实现双链路dvi的装置
CN115691346A (zh) 显示屏、显示系统及显示箱体
CN202711245U (zh) 基于pci-e总线的信号切换设备
CN113852775A (zh) 图像数据的传输设备及方法、非易失性存储介质
CN111063318A (zh) 接插组件、扫描卡、显示控制卡和显示控制系统
CN213213651U (zh) 视频处理器
CN209560528U (zh) 接口兼容装置及显示平板
CN213025335U (zh) 显示控制设备以及显示系统
CN207753797U (zh) 视频传送系统及线缆
TWI442654B (zh) 低電壓差分信號介面電路
CN112397012A (zh) Led显示屏、显示控制系统、接收卡和模组控制器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18931336

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18931336

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 03.08.2021)

122 Ep: pct application non-entry in european phase

Ref document number: 18931336

Country of ref document: EP

Kind code of ref document: A1