WO2019216569A1 - 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드 - Google Patents

초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드 Download PDF

Info

Publication number
WO2019216569A1
WO2019216569A1 PCT/KR2019/004731 KR2019004731W WO2019216569A1 WO 2019216569 A1 WO2019216569 A1 WO 2019216569A1 KR 2019004731 W KR2019004731 W KR 2019004731W WO 2019216569 A1 WO2019216569 A1 WO 2019216569A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
substrate
layer
conductive semiconductor
semiconductor layer
Prior art date
Application number
PCT/KR2019/004731
Other languages
English (en)
French (fr)
Inventor
박진호
이영웅
말렘시바프래탭래디
이찬수
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Publication of WO2019216569A1 publication Critical patent/WO2019216569A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a method for manufacturing a micro light emitting diode and a micro light emitting diode manufactured by the same, and more particularly, to a void interposed between a light emitting structure and a transfer substrate in order to solve a problem of damage to a light emitting diode due to a growth substrate removal process.
  • the present invention relates to a method for manufacturing a micro light emitting diode which forms a bump support layer on a substrate, and a micro light emitting diode manufactured thereby.
  • Light emitting diodes are semiconductor light emitting devices that convert current into light using a compound semiconductor material.
  • Light emitting diodes can implement light sources in various wavelength bands ranging from ultraviolet to infrared rays, depending on the type of compound semiconductor material, and have characteristics such as fast response speed, small structure, and long life compared to conventional light sources. It is used in various fields such as TV, mobile phones and automobiles.
  • light emitting diodes In order to secure more market competitiveness in related industries, researches on diversification of application products that can be integrated and combined with communication, medical, bio or textile fields are being actively conducted. To this end, it is required to improve the technology for controlling the flexible characteristics and size of the light emitting diode, and recently, the ultra-small light emitting diode capable of improving the flexibility and controlling the size is attracting attention as the next generation display.
  • a micro light emitting diode is a light emitting device in which a plurality of light emitting structures manufactured at a level of about 5 ⁇ m to 100 ⁇ m are disposed, and the light emitting structure itself may be used as a pixel to easily bend.
  • the LED can overcome the problem of breakage caused by external shock.
  • Such ultra-small light emitting diodes are expected to be actively utilized for the development of human implantable medical devices or smart fibers combined with light emitting diodes, including flexible displays.
  • a light emitting structure is formed on a growth substrate, and the light emitting structure is bonded to a transfer substrate (submount, etc.) through an adhesive or a bump, and then laser lifted.
  • the method of removing and transferring the growth substrate through laser lift off (LLO) is mainly used.
  • LLO laser lift off
  • an insulating film is formed on the outer circumferential surface of the light emitting structure and a supporting film is formed on the other side of the light emitting structure.
  • a method of forming and removing a growth substrate through an LLO process is disclosed.
  • the air gaps include thermal damages to the light emitting diodes and air gaps between the light emitting diodes and the transfer substrate. The problem of cracking caused is not solved, and improvement is needed.
  • the present invention provides a method of manufacturing a small light emitting diode that can reduce thermal damage and cracks of the light emitting diode generated in the laser lift-off process for removing the growth substrate, and a micro light emitting diode manufactured thereby To provide.
  • an aspect of the present invention provides an active layer disposed between one surface of a first substrate, a first conductive semiconductor layer, a second conductive semiconductor layer, and the first and second conductive semiconductor layers.
  • the method may further include forming a bump support layer to fill a gap interposed therebetween, and removing the first substrate by using a laser lift-off.
  • the forming of the plurality of light emitting structures may include forming a light emitting structure in which the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are sequentially stacked on one surface of the first substrate. Forming a plurality of light emitting structures having a patterned array structure by patterning a surface; mesa etching the light emitting structure to expose a portion of the first conductive semiconductor layer; and exposing the first conductive semiconductor layer And forming a second electrode on the second conductive semiconductor layer.
  • the bump support layer may include silicon (Si) -based insulating material.
  • the bump support layer may include a spin on glass (SOG) material.
  • SOG spin on glass
  • the forming of the bump support layer includes injecting a bump support layer material into a gap interposed between the plurality of light emitting structures and the second substrate, and curing the injected bump support layer material. It may be.
  • the process of injecting the bump support layer material may be performed by using spin coating or spray coating.
  • Curing the injected bump support layer material may be performed in a temperature range of 70 ° C. to 300 ° C. under an atmosphere containing water vapor (H 2 O).
  • a plurality of light emitting structures including an active layer disposed between a second substrate, a first conductive semiconductor layer, a second conductive semiconductor layer, and the first and second conductive semiconductor layers, A bump layer disposed on one end of the plurality of light emitting structures, the bump layer bonding the plurality of light emitting structures and the second substrate to each other, and a bump support layer filling the gaps interposed between the plurality of light emitting structures and the second substrate. It is possible to provide an ultra-small light emitting diode, characterized in that.
  • the plurality of light emitting structures may have a patterned array structure.
  • the plurality of light emitting structures may further include a first electrode disposed in a region where the first conductive semiconductor layer is exposed and a second electrode disposed in a portion of the second conductive semiconductor layer.
  • the bump support layer may include silicon (Si) -based insulating material.
  • the bump support layer may include a spin on glass (SOG) material.
  • SOG spin on glass
  • the ultra-small light emitting diode of the present invention by forming a bump support layer, it is possible to minimize thermal damage and crack generation problems of the light emitting diode and the transfer substrate generated in the conventional laser lift-off process.
  • the step of injecting a bump support layer material into a gap interposed between the light emitting diode and the transfer substrate disclosed in the present invention, and curing the bump support layer material to form a bump support layer is easy even when a large number of micro light emitting structures including hundreds of thousands or more are provided. It can be applied easily, it is possible to increase the process efficiency.
  • the ultra-small light emitting diode of the present invention can help support the bump layer through the bump support layer, and can improve the adhesion between the light emitting diode and the transfer substrate.
  • the ultra-small light emitting diode of the present invention can exhibit high flexibility against impacts applied to light emitting diodes such as external deformation and bending, thereby improving reliability.
  • 1 to 6 are schematic diagrams for explaining the manufacturing method of the ultra-small light emitting diode according to an embodiment of the present invention.
  • Example 7 is an image showing a plurality of light emitting structures having a patterned array structure prepared in Example 1 of the present invention.
  • 8A to 8B are surface images and SEM images of the ultra-small light emitting diodes prepared in Comparative Example 1 and Example 1 of the present invention.
  • An aspect of the present invention provides a plurality of light emitting structures including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first and second conductive semiconductor layers on one surface of the first substrate.
  • 1 to 6 are schematic diagrams for explaining the manufacturing method of the ultra-small light emitting diode according to an embodiment of the present invention.
  • a plurality of light emitting structures including the first conductive semiconductor layer 100, the active layer 200, and the second conductive semiconductor layer 300 are formed on the first substrate 10.
  • a step may be performed (S100).
  • the buffer layer 50 may be formed before the first conductivity-type semiconductor layer 100 is formed on the first substrate 10.
  • the first substrate 10 is a growth substrate for forming the light emitting structure, and may be removed through a laser lift-off process to be described later.
  • the first substrate 10 may be a substrate for growing a conventional light emitting diode that can easily grow a light emitting structure formed of a semiconductor compound layer.
  • the first substrate 10 may include sapphire (Al 2 O 3 ), gallium nitride (GaN), gallium arsenide (GaAs), silicon carbide (SiC), silicon (Si), and zinc oxide (ZnO).
  • the substrate may be any one selected from, but is not limited thereto.
  • the buffer layer 50 is provided to alleviate stress or lattice mismatch due to a difference in lattice constant and thermal expansion coefficient between the first substrate 10 and the first conductive semiconductor layer 100.
  • Conventional buffer layer forming materials may be included.
  • the first conductivity type semiconductor layer 100 may include at least one selected from GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP. It may be any one semiconductor compound, but is not limited thereto.
  • the first conductive semiconductor layer 100 is doped with at least one n-type dopant selected from Si, Ge, Sn, Se, and Te. It may be, but is not limited to such.
  • the first conductivity-type semiconductor layer is the p-type semiconductor layer 100
  • the first conductivity-type semiconductor layer 100 is at least one p selected from Mg, Zn, Ca, Sr and Ba as a dopant.
  • the type dopant may be doped, but is not limited thereto.
  • the first conductive semiconductor layer may be described as an n-type semiconductor layer.
  • the active layer 200 is a region in which electrons and holes are recombined to emit light having energy.
  • the wavelength of light emitted from the light emitting structure may vary depending on the type of material forming the active layer 200.
  • the active layer 200 may be formed of a single well structure, a multiple well structure, a quantum-wire structure, or a quantum dot structure, and may be formed of InGaN, AlGaN, GaN, or AlInGaN. It is not limited.
  • the active layer 200 may be formed of a multi-quantum well (MQW) structure in which a quantum well layer and a quantum barrier layer are alternately stacked.
  • MQW multi-quantum well
  • the second conductive semiconductor layer 300 is at least selected from GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.
  • the second conductive semiconductor layer 300 is doped with at least one n-type dopant selected from Si, Ge, Sn, Se, and Te. It may be, but is not limited to such.
  • the second conductivity-type semiconductor layer 300 is a p-type semiconductor layer
  • the second conductivity-type semiconductor layer 300 is at least one p selected from Mg, Zn, Ca, Sr and Ba as a dopant.
  • the type dopant may be doped, but is not limited thereto.
  • the second conductive semiconductor layer 300 may be described as being a p-type semiconductor layer.
  • the process of forming the first conductive semiconductor layer 100, the active layer 200 and the second conductive semiconductor layer 300 on the first substrate 10 Metal Organic Chemical Vapor Deposition (MOCVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE) and Hydride Vapor Phase Epitaxy, HVPE) may be formed using at least one method selected from, but is not limited thereto.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • PECVD Plasma-Enhanced Chemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • HVPE Hydride Vapor Phase Epitaxy
  • the ultra-small light emitting diode of the present invention is disposed between the first conductive semiconductor layer 100, the second conductive semiconductor layer 200, and the first and second conductive semiconductor layers.
  • a plurality of light emitting structures including the active layer 300 may be formed.
  • the ultra-small light emitting diode of the present invention forms a plurality of light emitting structures in which the first conductive semiconductor layer 100, the active layer 200, and the second conductive semiconductor layer 300 are sequentially stacked. It may be provided to have a patterned array (array) structure. That is, the ultra-small light emitting diode of the present invention may be a plurality of light emitting structures having a micro size are arranged in a patterned array structure, each light emitting structure may act as one light emitting device.
  • the first conductive semiconductor layer 100 and the active layer 200 are sequentially formed on one surface of the first substrate 10.
  • a light emitting structure in which the second conductive semiconductor layer 300 is stacked S110
  • the S110 process may be performed as described above.
  • a light emitting structure in which the first conductive semiconductor layer 100, the active layer 200, and the second conductive semiconductor layer 300 are disposed on the first substrate 10 is stacked.
  • Patterning may be performed to have an array structure having a desired pattern shape to form a structure in which a plurality of unit light emitting structures having a micro size are arranged in a patterned array structure.
  • the S120 process may be performed using a conventional patterning process. Specifically, for example, the patterning process may be formed by patterning by a photo-lithography process, but is not limited thereto.
  • the active layer 200 and the second conductive semiconductor layer 300 included in the light emitting structure may be mesa-etched to expose a portion of the first conductive semiconductor layer 100.
  • the mesa etching process is a dry etching method such as reactive on etching (RIE), inductively coupled plasma (ICP) or RIE-ICP, or wet using NaOH and KOH. It may be performed by an etching method, but is not limited thereto.
  • the S120 process and the S130 process may be performed at the same time.
  • the S140 process may be to form a first electrode (not shown) in the exposed region of the first conductivity-type semiconductor layer 100 by mesa etching of the S130 process.
  • the first electrode may include at least one selected from Cr, Al, Ag, Ti, Au, Pt, and Pd, and may have a single layer or a multilayer structure.
  • the first electrode when the first conductivity-type semiconductor layer 100 is an n-type semiconductor layer, the first electrode may be an n-type electrode.
  • the method of forming the first electrode may be, for example, using a method such as sputtering, e-beam evaporation, or thermal evaporation, but is not limited thereto. .
  • the S150 process may be to form a second electrode (not shown) on the second conductive semiconductor layer 300.
  • the second electrode may include at least one selected from Cr, Al, Ag, Ti, Au, Pt, and Pd, and may have a single layer or a multilayer structure.
  • the second electrode when the second conductivity-type semiconductor layer 300 is a p-type semiconductor layer, the second electrode may be a p-type electrode.
  • the S140 process and the S150 process may be performed simultaneously.
  • the second electrode may include an ohmic contact layer.
  • the ohmic contact layer (not shown) can lower the contact resistance of the second conductive semiconductor layer 300 on which the second electrode is disposed, and improve the luminous efficiency of the light emitting structure by forming a material having a high reflectance. You can.
  • the ohmic contact layer may include at least one material selected from Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, and Au.
  • a current diffusion layer (not shown) may be formed on the second conductivity-type semiconductor layer 300 before the process of forming the second electrode.
  • the current diffusion layer is for effective diffusion of the current supplied through the second conductive semiconductor layer 300 to improve the light extraction efficiency of the light emitting structure, and may use a conventional current diffusion layer material.
  • a bump layer may be formed on one end of the plurality of light emitting structures to bond the plurality of light emitting structures and the second substrate to each other (S200).
  • a first substrate 10 (and a buffer layer 50) is provided on one surface of the plurality of light emitting structures, and a bump layer is formed on the other surface of the plurality of light emitting structures. It may be to form. That is, as shown in FIG. 2, one end of the plurality of light emitting structures may mean an upper portion of the second conductive semiconductor layer 300 or an upper portion of the second electrode (not shown).
  • the bump layer 400 includes a plurality of bumps respectively formed at one end of the plurality of light emitting structures, and the bump layer 400 bonds the plurality of light emitting structures and the second substrate 500 to each other. It may serve to support the light emitting structure. Thus, the plurality of light emitting structures and the second substrate 500 may be electrically connected through the bump layer 400.
  • the bump layer 400 may include at least one metal or two or more alloys selected from Cu, Cr, Ni, Ti, Pt, Pb, Au, W, and Sn. It is not limited.
  • the bump layer 400 may be formed by deposition by physical vapor deposition (PVD), such as sputtering, and then patterning by a conventional photolithography process.
  • PVD physical vapor deposition
  • the second substrate 500 refers to a transfer substrate to which the plurality of light emitting structures are to be transferred (or bonded), and may be used by applying a necessary substrate according to a purpose of use.
  • the second substrate 500 may be a submount substrate having a conductive pad or a flexible substrate.
  • a bump support layer may be formed to fill a gap interposed between the plurality of light emitting structures and the second substrate (S300).
  • a gap may be interposed between the plurality of light emitting structures bonded through the bump layer 400 and the second substrate 500, including a region where the bump layer 400 is not formed. have. Due to the presence of the voids, the plurality of light emitting structures and the second substrate 500 are affected by energy applied in the first substrate removing process, which will be described later, to generate vibration and thermal damage. Cracks are formed in the light emitting structures and the bump layer 400.
  • the above-described problem is formed by forming a bump support layer 600 in a gap interposed between the plurality of light emitting structures and the second substrate 500.
  • the bump support layer 600 may help support the bump layer 400, and may improve adhesion to the plurality of light emitting structures and the second substrate 500 together with the bump layer 400.
  • the ultra-small light emitting diode of the present invention can exhibit high flexibility against impacts caused by external deformation and bending, and thus it is expected to improve the bending and cracking problems of the conventional light emitting diodes.
  • the forming of the bump support layer 600 may include injecting a bump support layer material into a gap between the plurality of light emitting structures and the second substrate 500. (S310) and a step (S320) of curing the injected bump support layer material.
  • the preparation of the bump support layer material may use a silicon (Si) based dielectric material that does not change the luminous efficiency and wavelength.
  • the bump support layer may use a spin on glass (SOG) material that is a silicon-based compound having insulating properties.
  • the S310 process may be performed by using spin coating or spray coating.
  • the present invention injects a bump support layer material using spin coating or spray coating so as to effectively fill the voids interposed between the plurality of light emitting structures and the second substrate 500.
  • the hardness of the bump support layer 600 may be improved by removing moisture or impurities contained in the injected bump support layer material.
  • the step (S320) of curing the injected bump support layer material is to be carried out at a temperature range of 70 °C to 300 °C under the atmosphere containing water vapor (H 2 O).
  • Can be Performing under an atmosphere containing water vapor may be for converting the injected bump support layer material into an oxide film through a curing process.
  • the curing process temperature is less than 70 °C it may be difficult to easily remove moisture or impurities, and when the curing process temperature exceeds 300 °C, changes in the physical properties of the bump support layer Can be given. If the temperature (and time) is out of a certain range when the curing process is performed, the bump layer 400 may fall, and thus, light emission may occur.
  • the curing process may be performed at 80 °C, 150 °C and 250 °C, respectively, in an atmosphere containing water vapor.
  • the bump support layer 600 may be formed of a material that does not affect the luminous efficiency and wavelength change of the light emitting structure.
  • the bump support layer 600 may include a silicon (Si) -based insulating material.
  • the silicon (Si) -based insulating material is SiO 2, SiNx or SiC, but is not limited thereto.
  • the bump support layer 600 may include a spin on glass (SOG) material.
  • the bump support layer material in the S310 process may include a material in which polysilazane is dissolved in a solvent, and toluene, benzene, tetrahydrofuran (THF), hexane, or xylene may be used as the solvent. It is not limited to this.
  • the bump support layer material injected through the S310 process may be substituted with Si-O bonds up to impurities through a curing process of the S320 process, thereby forming a bump support layer 600 made of SOG of improved quality.
  • the bump support layer 600 may further include at least one electrically insulating material selected from SiNx, Al 2 O 3 , ZnO, ZnS, and MgF 2 .
  • the step S400 of removing the first substrate may be performed by using a laser lift-off.
  • the plurality of light emitting structures may be transferred to the second substrate 500 by removing the first substrate 10 provided on one surface of the plurality of light emitting structures.
  • the said laser lift-off process can use a conventional process method, It does not specifically limit.
  • a surface between the buffer layer 50 and the region where the first substrate 10 is removed using a weakly acidic hydrochloric acid solution may be performed.
  • the buffer layer 50 may be removed, which may be performed by a conventional buffer layer removing process.
  • a micro LED having a bump support layer of the present invention can be manufactured.
  • the method of manufacturing the ultra-small light emitting diode disclosed in the present invention is a simple process of injecting and curing a material for forming a bump support layer to form a bump support layer so as to fill a gap between a plurality of light emitting diodes and a substrate. Even when the micro light emitting structure is provided, it can be easily applied. Through this, the operator's convenience and process efficiency are expected to be improved.
  • a plurality of light emitting structures including a second substrate, a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first and second conductivity type semiconductor layers, A bump layer disposed on one end of the plurality of light emitting structures, the bump layer bonding the plurality of light emitting structures and the second substrate to each other, and a bump support layer filling the gaps interposed between the plurality of light emitting structures and the second substrate. It is possible to provide an ultra-small light emitting diode, characterized in that.
  • the micro-light emitting diode of the present invention may be formed by sequentially stacking the first conductive semiconductor layer 100, the active layer 200, and the second conductive semiconductor layer 300.
  • the plurality of light emitting structures may further include a first electrode disposed in a portion of the first conductive semiconductor layer and a second electrode disposed in a portion of the second conductive semiconductor layer. Can be.
  • the configuration of the plurality of light emitting structures, the bump layer, the bump support layer, and the second substrate may be referred to the description of the manufacturing method of the ultra-small light emitting diode of the present invention described above.
  • the bump support layer may include a spin on glass (SOG).
  • SOG spin on glass
  • the SOG may exhibit adhesiveness in the provided region while having electrical insulation properties, and thus it is determined that the SOG is a material suitable for application to the bump support layer of the present invention.
  • the ultra-small light emitting diode of the present invention includes the bump support layer 600 so as to fill gaps interposed between the plurality of light emitting structures and the second substrate 500, thereby emitting light during a conventional laser lift-off process. Thermal damage and crack generation of the diode and the substrate can be minimized.
  • the bump layer 400 may be supported through the bump support layer 600, so that the bump layer 400 may be supported and the reliability of the bump layer 400 may be improved and reliability may be improved even when impact is applied to the light emitting diodes such as external deformation and bending.
  • adhesion of the substrate and the light emitting structure may be enhanced by bonding the plurality of light emitting structures and the second substrate 500 together with the bump layer 400. Specifically, this may be described in detail with reference to the following embodiments and drawings.
  • an n-GaN layer, a MOW, and a p-GaN layer are grown on a 100 ⁇ m sapphire substrate using a gallium nitride semiconductor compound, and an n type electrode and a p type electrode are deposited to emit light having a size of 8 ⁇ m.
  • About 1.15 million structures were formed in an array structure in the form of a matrix pattern.
  • a bump layer was formed on one end of the light emitting structure, and a silicon (Si) submount substrate was bonded. Then, a filler including SOG was injected into the air gap formed between the light emitting structure and the silicon submount substrate and cured to form a bump support layer. Thereafter, a laser lift off process was performed to remove the sapphire substrate.
  • Example 1 Except for forming a bump support layer in Example 1, other processes were performed in the same manner to manufacture a micro LED.
  • 8A to 8B are images showing the surfaces of the ultra-small light emitting diode and the sapphire substrate after performing the laser lift-off process in Comparative Examples 1 and 1 of the present invention.
  • 8A is an image showing the surface of the light emitting diode of Comparative Example 1 after the laser lift-off process, and it can be seen that severe cracks are generated in the light emitting diode and the bump layer by the laser lift-off process.
  • FIG. 8B is a scanning electron microscope (SEM) image and a surface image of a light emitting diode and a separated sapphire substrate bonded on the silicon submount substrate of Example 1 after the laser lift-off process.
  • SEM scanning electron microscope
  • the ultra-small light emitting diode of the present invention includes a bump support layer in the gap between the light emitting structure and the substrate, thereby minimizing damage to the light emitting diode and the bump due to the conventional laser lift-off process as in Comparative Example 1. Able to know.
  • the sapphire substrate of Example 1 separated through the manufacturing method of the ultra-small light emitting diode of the present invention can be utilized as another substrate since there is almost no damage even after the laser lift-off process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드가 제공된다. 구체적으로, 제1 기판 상에 구비된 복수개의 발광구조체를 범프층을 이용하여 제2 기판과 접합시 상기 발광구조체 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 범프 지지층을 형성하여 상기 제1 기판 제거 공정시 발생하는 발광구조체 및 전사 기판의 열적 손상 및 크랙을 최소화할 수 있다.

Description

초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드
본 발명은 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드에 관한 것으로, 보다 상세하게는 성장기판 제거 공정으로 인한 발광다이오드의 손상 문제를 해결하기 위하여 발광구조체 및 전사 기판 사이에 개재된 공극에 범프 지지층을 형성하는 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드에 관한 것이다.
발광다이오드는(Light Emitting Diode, LED)는 화합물 반도체 재료를 이용하여 전류를 빛으로 변화시키는 반도체 발광소자이다. 발광다이오드는 화합물 반도체 재료의 종류에 따라 자외선에서 적외선에 이르는 다양한 파장 대역의 광원을 구현할 수 있으며, 종래의 광원에 비해 빠른 반응속도, 극소형 구조 및 긴 수명 등의 특성을 가지고 있어 조명, 전광판, TV, 휴대폰 및 자동차 등의 다양한 분야에서 활용되고 있다. 관련산업분야에서는 더 많은 시장경쟁력의 확보를 위하여 디스플레이 이외에도 통신, 의료, 바이오 또는 섬유 분야와 융·복합할 수 있는 응용제품의 다변화에 관한 연구가 활발히 진행되고 있다. 이를 위해서는, 발광다이오드의 유연한(flexible) 특성 및 크기 제어에 대한 기술 향상이 요구되며, 최근에는 유연성 향상 및 크기 제어가 가능한 초소형 발광다이오드가 차세대 디스플레이로 주목받고 있다.
일반적으로 초소형 발광다이오드(micro light emitting diode)는 약 5 ㎛ 내지 100 ㎛의 수준으로 제조된 발광구조체들이 복수개 배치된 발광소자로, 발광구조체 자체를 화소로 활용할 수 있어 휘어짐을 구현하기 용이하며, 종래의 발광다이오드가 외부충격으로 인해 파손이 잦았던 깨짐 문제를 극복할 수 있다. 이러한 초소형 발광다이오드는 플렉서블 디스플레이를 비롯하여 인체 삽입형 의료기기나, 발광다이오드가 결합된 스마트(smart) 섬유 개발 등에 적극 활용될 것으로 기대되고 있다.
구체적으로, 초소형 발광다이오드의 제조방법은 성장기판 상에 발광구조체를 형성하고, 상기 발광구조체를 접착제 또는 범프(bump) 등을 통해 전사 기판(서브마운트(submaount) 등)과 접합시킨 뒤, 레이저 리프트 오프(laser lift off, LLO)를 통해 성장기판을 제거하여 전사하는 방법이 주로 사용되고 있다. 이와 관련한 선행기술(대한민국 등록특허 10-1244926호)에서는 초소형 발광다이오드 제조시 에칭 작업에 의한 표면 결함 및 응집문제를 해결하기 위하여 발광구조체의 외주면에 절연피막을 형성하고 발광구조체의 타면에 지지필름을 형성하여 LLO공정을 통해 성장기판을 제거하는 방법이 개시되고 있다. 하지만, 성장기판 제거를 위한 레이저 리프트 오프 공정 수행시 발광다이오드 가해지는 열적 손상(thermal damage) 및 발광다이오드와 전사 기판 사이에 범프가 형성되지 않은 영역을 포함하여 개재되는 에어갭(air-gap)으로 인한 크랙(crack)이 발생하는 문제점이 해결되지 않아, 개선이 필요하다.
<선행특허문헌> 대한민국 등록특허 10-1244926호
상술한 문제점을 해결하기 위하여, 본 발명은 성장기판 제거를 위한 레이저 리프트 오프 공정에서 발생하는 발광다이오드의 열적 손상 및 크랙을 감소시킬 수 있는 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드를 제공하는 데에 있다.
상기 과제를 해결하기 위하여 본 발명의 일 측면은, 제1 기판의 일면에, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조체를 복수개 형성하는 단계, 상기 복수개의 발광구조체들의 일단에 범프층을 형성하여 상기 복수개의 발광구조체들과 제2 기판을 접합시키는 단계, 상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 범프 지지층을 형성하는 단계 및 레이저 리프트 오프를 이용하여 상기 제1 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법을 제공할 수 있다.
상기 발광구조체를 복수개 형성하는 단계는, 상기 제1 기판의 일면에 순차적으로 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층이 적층된 발광구조체를 형성하는 공정, 상기 발광구조체를 패터닝하여 패턴화된 어레이 구조를 갖는 복수개의 발광구조체들을 형성하는 공정, 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 상기 발광구조체를 메사식각하는 공정, 상기 제1 도전형 반도체층의 노출된 영역에 제1 전극을 형성하는 공정 및 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 공정을 포함하는 것일 수 있다.
상기 범프 지지층은 실리콘(Si)계 절연성 물질을 포함하는 것일 수 있다.
상기 범프 지지층은 스핀 온 글래스(spin on glass, SOG) 물질을 포함하는 것일 수 있다.
상기 범프 지지층을 형성하는 단계는, 상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극에 범프 지지층 재료를 주입하는 공정 및 상기 주입된 범프 지지층 재료를 큐어링(curing)하는 공정을 포함하는 것일 수 있다.
상기 범프 지지층 재료를 주입하는 공정은 스핀 코팅(spin coating) 또는 스프레이 코팅(spray coating)을 이용하여 수행하는 것일 수 있다.
상기 주입된 범프 지지층 재료를 큐어링(curing)하는 공정은 수증기(H 2O)를 포함하는 분위기하에서 70℃ 내지 300℃의 온도범위로 수행하는 것일 수 있다.
본 발명의 다른 측면은, 제2 기판, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 복수개의 발광구조체들, 상기 복수개의 발광구조체들의 일단에 배치되며, 상기 복수개의 발광구조체 및 상기 제2 기판을 접합시키는 범프층 및 상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 형성된 범프 지지층을 포함하는 것을 특징으로 하는 초소형 발광다이오드를 제공할 수 있다.
상기 복수개의 발광구조체들은 패턴화된 어레이 구조를 갖는 것일 수 있다.
상기 복수개의 발광구조체들은 상기 제1 도전형 반도체층이 노출된 영역에 배치된 제1 전극 및 상기 제2 도전형 반도체층의 일부 영역에 배치된 제2 전극을 더 포함하는 것일 수 있다.
상기 범프 지지층은 실리콘(Si)계 절연성 물질을 포함하는 것일 수 있다.
상기 범프 지지층은 스핀 온 글래스(spin on glass, SOG) 물질을 포함하는 것일 수 있다.
본 발명의 초소형 발광다이오드의 제조방법은 범프 지지층을 형성함으로써, 종래의 레이저 리프트 오프 공정시 발생하는 발광다이오드 및 전사기판의 열적 손상 및 크랙 생성 문제를 최소화할 수 있다.
또한, 본 발명에 개시된 발광다이오드 및 전사 기판 사이에 개재된 공극에 범프 지지층 재료를 주입하고, 이를 큐어링하여 범프 지지층을 형성하는 공정은, 수십만개 이상인 대량의 마이크로 발광구조체를 구비하는 경우에도 용이하게 적용할 수 있어, 공정 효율을 높일 수 있다.
더불어, 본 발명의 초소형 발광다이오드는 범프 지지층을 통해 범프층의 지지역할을 도울 수 있으며, 발광다이오드와 전사 기판의 접착성을 높일 수 있다.
이에, 본 발명의 초소형 발광다이오드는 외부변형 및 굴곡 등의 발광다이오드에 가해지는 충격에도 높은 유연성을 나타낼 수 있어, 신뢰성을 향상시킬 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 초소형 발광다이오드의 제조방법을 설명하기 위해 나타낸 모식도이다.
도 7은 본 발명의 실시예1에서 제조한 패턴화된 어레이 구조를 갖는 복수개의 발광구조체들을 나타낸 이미지이다.
도 8a 내지 도 8b는 본 발명의 비교예1 및 실시예1에서 제조한 초소형 발광다이오드의 표면 이미지 및 SEM이미지이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다. 본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시 예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나, 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 측면은, 제1 기판의 일면에, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조체를 복수개 형성하는 단계(S100), 상기 복수개의 발광구조체들의 일단에 범프층을 형성하여 상기 복수개의 발광구조체들과 제2 기판을 접합시키는 단계(S200), 상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 범프 지지층을 형성하는 단계(S300) 및 레이저 리프트 오프를 이용하여 상기 제1 기판을 제거하는 단계(S400)를 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법을 제공할 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 초소형 발광다이오드의 제조방법을 설명하기 위해 나타낸 모식도이다.
도 1을 참조하면, 먼저, 제 1 기판(10)의 상부에 제1 도전형 반도체층(100), 활성층(200) 및 제2 도전형 반도체층(300)을 포함하는 발광구조체를 복수개로 형성하는 단계를 수행할 수 있다(S100). 실시예에 따라, 도 1에 도시된 바와 같이, 제1 기판(10)의 상부에 제1 도전형 반도체층(100)을 형성하기 이전에, 버퍼층(50)을 형성할 수 있다.
상기 제1 기판(10)은 상기 발광구조체를 형성시키기 위한 성장용 기판으로, 후술하는 레이저 리프트 오프 공정을 통해 제거될 수 있다. 상기 제 1 기판(10)은 반도체 화합물층으로 형성되는 발광구조체를 용이하게 성장시킬 수 있는 통상의 발광다이오드의 성장용 기판을 사용할 수 있다. 구체적으로 예를 들어, 상기 제1 기판(10)은 사파이어(Al 2O 3), 질화갈륨(GaN), 갈륨비소(GaAs), 실리콘카바이드(SiC), 실리콘(Si) 및 산화아연(ZnO) 중에서 선택되는 어느 하나의 기판일 수 있으나, 이에 한정되지는 않는다.
상기 버퍼층(50)은 상기 제1 기판(10) 및 상기 제1 도전형 반도체층(100) 사이의 격자상수 및 열팽창계수 차이에 기인한 스트레스(stress) 또는 격자부정합을 완화하기 위해 구비되는 것으로, 통상의 버퍼층 형성 물질을 포함할 수 있다. 구체적으로 예를 들어, 상기 버퍼층(50)은 Al xGa 1-xN(0=x≤=1) 물질로 형성된 것일 수 있으나, 이에 한정되지는 않는다.
상기 제1 도전형 반도체층(100)은 제1 도전형 도펀트(dopant)가 도핑된 반도체 화합물로 이루어진 반도체층을 의미하는 것으로, Al xIn yGa (1-x-y)N (0=x≤=1, 0≤=y≤=1, 0≤=x+y≤=1)의 조성식을 갖는 반도체 화합물로 형성하는 것일 수 있다. 구체적으로 예를 들어, 상기 제1 도전형 반도체층(100)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중에서 선택되는 적어도 어느 하나의 반도체 화합물일 수 있으나, 이에 한정되지는 않는다. 상기 제1 도전형 반도체층(100)이 n형 반도체층인 경우, 상기 제1 도전형 반도체층(100)은 Si, Ge, Sn, Se 및 Te 중에서 선택되는 적어도 어느 하나의 n형 도펀트가 도핑된 것일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 제1 도전형 반도체층이 p형 반도체층(100)인 경우, 상기 제1 도전형 반도체층(100)은 도펀트로서 Mg, Zn, Ca, Sr 및 Ba 중에서 선택되는 적어도 어느 하나의 p형 도펀트가 도핑된 것일 수 있으나, 이에 한정되지는 않는다. 이하에서는, 상기 제1 도전형 반도체층은 n형 반도체층인 경우로 설명될 수 있다.
상기 활성층(200)은 전자 및 정공이 재결합되어 에너지를 갖는 광을 방출하는 영역으로, 상기 활성층(200)을 형성하는 물질의 종류에 따라 상기 발광구조체에서 방출되는 빛의 파장이 달라질 수 있다. 상기 활성층(200)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조로 형성할 수 있으며, InGaN, AlGaN, GaN 또는 AlInGaN으로 형성될 수 있으나, 이에 한정되지는 않는다. 본 발명의 일 실시예에서, 상기 활성층(200)은 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자우물(Multi-Quantum-Well, MQW)구조로 이루어진 것일 수 있다.
상기 제2 도전형 반도체층(300)은 제2 도전형 도펀트가 도핑된 반도체 화합물로 이루어진 반도체층을 의미하는 것으로, Al xIn yGa (1-x-y)N (0=x≤=1, 0≤=y≤=1, 0≤=x+y≤=1)의 조성식을 갖는 반도체 화합물로 형성하는 것일 수 있다. 구체적으로 예를 들어, 상기 제2 도전형 반도체층(300)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중에서 선택되는 적어도 어느 하나의 반도체 물질일 수 있으나, 이에 한정되지는 않는다. 상기 제2 도전형 반도체층(300)이 n형 반도체층인 경우, 상기 제2 도전형 반도체층(300)은 Si, Ge, Sn, Se 및 Te 중에서 선택되는 적어도 어느 하나의 n형 도펀트가 도핑된 것일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 제2 도전형 반도체층(300)이 p형 반도체층인 경우, 상기 제2 도전형 반도체층(300)은 도펀트로서 Mg, Zn, Ca, Sr 및 Ba 중에서 선택되는 적어도 어느 하나의 p형 도펀트가 도핑된 것일 수 있으나, 이에 한정되지는 않는다. 이하에서는, 상기 제2 도전형 반도체층(300)이 p형 반도체층인 것으로 설명될 수 있다.
본 발명의 일 실시예에서, 상기 제1 기판(10) 상에 상기 제1 도전형 반도체층(100), 상기 활성층(200) 및 상기 제2 도전형 반도체층(300)을 형성하는 공정은, 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition, PECVD), 분자선 성장법(Molecular Beam Epitaxy, MBE) 및 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy, HVPE) 중에서 선택되는 적어도 어느 하나의 방법을 이용하여 형성하는 것일 수 있으나, 이에 한정되지는 않는다.
도 1에 도시한 바와 같이, 본 발명의 초소형 발광다이오드는 상기 제1 도전형 반도체층(100), 제2 도전형 반도체층(200) 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층(300)을 포함하는 발광구조체를 복수개 형성하는 것일 수 있다. 상세하게는, 본 발명의 초소형 발광다이오드는 상기 제1 도전형 반도체층(100), 상기 활성층(200) 및 상기 제2 도전형 반도체층(300)이 순차적으로 적층된 발광구조체를 복수개로 형성하여 패턴화된 어레이(array) 구조를 갖도록 구비하는 것일 수 있다. 즉, 본 발명의 초소형 발광다이오드는 마이크로 크기를 갖는 발광구조체 복수개가 패턴화된 어레이 구조로 배치되어 있는 것일 수 있으며, 각각의 발광구조체는 하나의 발광소자로 작용할 수 있다.
이에, 본 발명의 일 실시예에서, 상기 발광구조체를 복수개 형성하는 단계(S100)는, 상기 제1 기판(10)의 일면에 순차적으로 상기 제1 도전형 반도체층(100), 상기 활성층(200) 및 상기 제2 도전형 반도체층(300)이 적층된 발광구조체를 형성하는 공정(S110), 상기 발광구조체를 패터닝하여 패턴화된 어레이 구조를 갖는 복수개의 발광구조체들을 형성하는 공정(S120), 상기 제1 도전형 반도체층(100)의 일부 영역이 노출되도록 상기 발광구조체를 메사식각하는 공정(S130), 상기 제1 도전형 반도체층(100)의 노출된 영역에 제1 전극(미도시)을 형성하는 공정(S140) 및 상기 제2 도전형 반도체층 상에 제2 전극(미도시)을 형성하는 공정(S150)을 포함하는 것일 수 있다.
상기 S110공정은 전술된 바와 같이 수행하는 것일 수 있다.
상기 S120공정은 상기 제1 기판(10) 상에 배치된 상기 제1 도전형 반도체층(100), 상기 활성층(200) 및 상기 제2 도전형 반도체층(300)이 적층된 하나의 발광 구조체를 원하는 패턴 형태의 어레이 구조를 갖도록 패터닝하여 마이크로 크기를 갖는 단위 발광구조체 복수개가 패턴화된 어레이 구조로 배열된 구조를 형성할 수 있다. 상기 S120공정은 통상의 패터닝 공정을 이용하여 수행할 수 있다. 구체적으로 예를 들어, 상기 패터닝 공정은 포토리소그래피(photo-lithography) 공정으로 패터닝하여 형성할 수 있으나, 이에 한정되지는 않는다.
상기 S130공정은 상기 제1 도전형 반도체층(100)의 일부 영역이 노출되도록 상기 발광구조체에 포함된, 상기 활성층(200) 및 상기 제2 도전형 반도체층(300)을 메사식각하는 것일 수 있다. 구체적으로 예를 들어, 상기 메사식각 공정은 반응 이온식각(reactive on etching, RIE), 유도결합플라즈마(inductively coupled plasma, ICP) 또는 RIE-ICP 등의 건식식각 방법이나, NaOH 및 KOH 등을 이용한 습식식각 방법을 통해 수행할 수 있으나, 이에 한정되지는 않는다. 실시예에 따라, 상기 S120공정 및 상기 S130공정은 동시에 수행될 수도 있다.
상기 S140공정은 상기 S130공정의 메사식각으로 상기 제1 도전형 반도체층(100)의 노출된 영역에 제1 전극(미도시)을 형성하는 것일 수 있다. 구체적으로 예를 들어, 상기 제1 전극은 Cr, Al, Ag, Ti, Au, Pt 및 Pd 중에서 선택되는 적어도 어느 하나를 포함할 수 있으며, 단층 또는 다층 구조로 형성할 수 있다. 본 발명의 일 실시예에서, 상기 제1 도전형 반도체층(100)이 n형 반도체층인 경우, 상기 제1 전극은 n형 전극일 수 있다. 또한, 상기 제1 전극을 형성하는 방법은 예를 들어, 스퍼터링법(sputtering), 전자빔 증착법(e-beam evaporation) 또는 열 증착법(thermal evaporation) 등의 방법을 이용하는 것일 수 있으나, 이에 한정되지는 않는다.
상기 S150공정은 상기 제2 도전형 반도체층(300) 상에 제2 전극(미도시)을 형성하는 것일 수 있다. 구체적으로 예를 들어, 상기 제2 전극은 Cr, Al, Ag, Ti, Au, Pt 및 Pd 중에서 선택되는 적어도 어느 하나를 포함할 수 있으며, 단층 또는 다층 구조로 형성할 수 있다. 본 발명의 일 실시예에서, 상기 제2 도전형 반도체층(300)이 p형 반도체층인 경우, 상기 제2 전극은 p형 전극일 수 있다. 실시예에 따라 상기 S140공정 및 상기 S150공정은 동시에 수행될 수도 있다.
본 발명의 다른 구현예에서, 상기 제2 전극은 오믹컨택층(ohmic contact layer)을 포함할 수 있다. 오믹컨택층(미도시)을 통해 상기 제 2 전극이 배치되는 상기 제 2 도전형 반도체층(300)과의 접촉저항을 낮출 수 있으며, 높은 반사율이 갖는 물질로 형성함으로써 발광구조체의 발광효율을 향상시킬 수 있다. 구체적으로 예를 들어, 상기 오믹컨택층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중에서 선택되는 적어도 어느 하나의 물질을 포함할 수 있다.
또한, 실시예에 따라, 상기 제2 전극을 형성하는 공정 이전에 상기 제2 도전형 반도체층(300) 상에 전류확산층(미도시)을 형성할 수도 있다. 상기 전류확산층은 상기 제2 도전형 반도체층(300)을 통해 공급되는 전류의 효과적인 확산을 위한 것으로 발광구조체의 광 추출 효율을 개선할 수 있으며, 통상의 전류확산층 물질을 사용할 수 있다.
상기 S100 단계를 수행한 다음, 상기 복수개의 발광구조체들의 일단에 범프층을 형성하여 상기 복수개의 발광구조체들과 제2 기판을 접합시키는 단계(S200)를 수행할 수 있다. 도 2 및 도 3을 참조하면, 상기 복수개의 발광구조체의 일면에는 제1 기판(10)(및 버퍼층(50))이 구비되어 있고, 이에, 상기 복수개의 발광구조체의 타면의 상부에 범프층을 형성하는 것일 수 있다. 즉, 도 2에 도시된 바와 같이, 상기 복수개의 발광구조체의 일단은 제2 도전형 반도체층(300)의 상부 또는 제2 전극(미도시)의 상부를 의미할 수 있다.
상기 범프층(400)은 상기 복수개의 발광구조체의 일단에 각각 형성된 복수개의 범프들을 포함하는 것으로, 상기 범프층(400)은 상기 복수개의 발광구조체 및 상기 제2 기판(500)을 접합시키고 상기 복수개의 발광구조체를 지지하는 역할을 수행할 수 있다. 이에, 상기 범프층(400)을 통해 상기 복수개의 발광구조체 및 상기 제2 기판(500)은 전기적으로 접속될 수 있다. 구체적으로 예를 들어, 상기 범프층(400)은 Cu, Cr, Ni, Ti, Pt, Pb, Au, W 및 Sn 중에서 선택되는 적어도 어느 하나의 금속 또는 2종 이상의 합금을 포함할 수 있으나, 이에 한정되지는 않는다. 상기 범프층(400)은 스퍼터링법 등의 물리적 기상증착법(PVD)으로 증착시킨 후, 통상의 포토리소그래피 공정으로 패터닝하여 형성한 것일 수 있다.
상기 제2 기판(500)은 상기 복수개의 발광구조체들이 전사(또는 접합)될 전사용 기판을 의미하는 것으로, 사용목적에 따라 필요한 기판을 적용하여 사용할 수 있다. 본 발명의 일 실시예에서, 상기 제2 기판(500)은 도전성 패드가 구비된 서브마운트 기판 또는 유연(flexible) 기판일 수 있다.
상기 S300 단계를 수행한 다음, 상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 범프 지지층을 형성하는 단계(S300)를 수행할 수 있다. 도 3에서, 상기 범프층(400)을 통해 접합된 상기 복수개의 발광구조체들과 상기 제2 기판(500) 사이에, 상기 범프층(400)이 형성되지 않은 영역을 포함하여 공극이 개재될 수 있다. 이러한 공극의 존재로 인해 상기 복수개의 발광구조체들과 상기 제2 기판(500)은 후술하는 제1 기판 제거 공정에서 가해지는 에너지에 영향을 받아 진동(vibration) 및 열적 손상이 발생되고, 이에, 상기 발광구조체들과 상기 범프층(400)에는 크랙이 생성된다.
본 발명은 상술한 문제를 해결하기 위하여, 도 4에 도시한 바와 같이, 상기 복수개의 발광구조체들과 상기 제2 기판(500) 사이에 개재된 공극에 범프 지지층(600)을 형성하여 전술된 문제점을 개선하고자 한다. 또한, 상기 범프 지지층(600)은 상기 범프층(400)의 지지를 도울 수 있으며, 상기 범프층(400)과 함께 상기 복수개의 발광구조체 및 상기 제2 기판(500)을 접착성을 높일 수 있다. 이에, 본 발명의 초소형 발광다이오드는 외부변형 및 굴곡 등에서 가해지는 충격에도 높은 유연성을 나타낼 수 있어 종래의 발광다이오드의 휘어짐 및 깨짐 문제를 개선할 수 있을 것으로 기대된다.
본 발명의 일 실시예에서, 상기 범프 지지층(600)을 형성하는 단계(S300)는, 상기 복수개의 발광구조체들 및 상기 제2 기판(500) 사이에 개재된 공극에 범프 지지층 재료를 주입하는 공정(S310) 및 상기 주입된 범프 지지층 재료를 큐어링(curing)하는 공정(S320)을 포함하는 것일 수 있다. 상기 범프 지지층 재료의 준비는 발광효율 및 파장의 변화를 주지 않는, 실리콘(Si)계 절연성(dielectric) 물질을 사용할 수 있다. 본 발명의 일 실시예에서, 상기 범프 지지층은 절연특성을 갖는 실리콘계 화합물인 스핀 온 글래스(spin on glass, SOG) 물질을 사용할 수 있다. 구체적으로, 상기 S310공정은 스핀 코팅(spin coating) 또는 스프레이 코팅(spray coating)을 이용하여 수행하는 것일 수 있다.
구체적으로, 본 발명은 상기 복수개의 발광구조체들 및 상기 제2 기판(500)사이에 개재된 공극이 효과적으로 충진되도록 스핀 코팅 또는 스프레이 코팅을 이용하여 범프 지지층 재료를 주입하고, 이 후, 상기 주입된 범프 지지층 재료를 큐어링함으로써, 상기 주입된 범프 지지층 재료 내에 포함된 수분 또는 불순물을 제거하여 범프 지지층(600)의 경도를 향상시킬 수 있다.
본 발명의 일 실시예에서, 상기 주입된 범프 지지층 재료를 큐어링(curing)하는 공정(S320)은 수증기(H 2O)를 포함하는 분위기하에서, 70℃ 내지 300℃의 온도범위로 수행하는 것일 수 있다. 수증기를 포함하는 분위기하에서 수행하는 것은, 상기 주입된 범프 지지층 재료를 큐어링 공정을 통해 산화막으로 변화시키기 위한 것일 수 있다. 또한, 상기 큐어링 공정 수행시의 온도가 70℃ 미만인 경우 수분 또는 불순물을 용이하게 제거하기 어려울 수 있으며, 상기 큐어링 공정 수행시의 온도가 300℃를 초과하는 경우, 상기 범프 지지층의 물성에 변화를 줄 수 있다. 상기 큐어링 공정 수행시 온도(및 시간)이 일정 범위를 벗어나게 되면 상기 범프층(400)이 떨어질 수 있으며, 그로 인해 발광이 되지 않는 현상이 발생할 수 있다. 본 발명의 일 실시예에서, 상기 큐어링 하는 공정은 수증기를 포함하는 분위기하에서, 80℃, 150℃ 및 250℃에서 각각 수행될 수 있다.
상기 범프 지지층(600)은 상기 발광구조체의 발광효율 및 파장 변화에 영향을 주지 않는 물질로 형성하는 것일 수 있다. 이에, 본 발명의 일 구현예에서, 상기 범프 지지층(600)은 실리콘(Si)계 절연성 물질을 포함할 수 있다. 구체적으로 예를 들어, 상기 실리콘(Si)계 절연성 물질은 SiO2, SiNx 또는 SiC 등이 있으나, 이에 한정되지는 않는다.
더욱 구체적으로는, 본 발명의 일 실시예에서, 상기 범프 지지층(600)은 스핀 온 글래스 (spin on glass, SOG) 물질을 포함하는 것일 수 있다. 이 때, 상기 S310공정에서의 범프 지지층 재료는 용매에 폴리실라잔이 용해된 물질을 포함할 수 있으며, 용매로는 톨루엔, 벤젠, 테트라하이드로퓨란(THF), 헥산, 또는 크실렌 등을 사용할 수 있으나, 이에 한정되지는 않는다. 또한, 상기 S310공정을 통해 상기 주입된 범프 지지층 재료는 S320공정의 큐어링 과정을 통해 불순물까지 Si-O 결합으로 치환시킬 수 있어, 향상된 품질의 SOG로 이루어진 범프 지지층(600)을 형성할 수 있다. 실시예에 따라, 상기 범프 지지층(600)은 SiNx, Al 2O 3, ZnO, ZnS 및 MgF 2 중에서 선택되는 적어도 어느 하나의 전기 절연성 물질을 더 포함할 수 있다.
S300단계를 수행한 다음, 레이저 리프트 오프를 이용하여 상기 제1 기판을 제거하는 단계(S400)를 수행할 수 있다. 도 5를 참조하면, 상기 복수개의 발광구조체의 일면에 구비된 상기 제1 기판(10)을 제거함으로써, 상기 제2 기판(500)으로 상기 복수개의 발광구조체들을 전사시킬 수 있다. 상기 레이저 리프트 오프 공정은 통상의 공정 방법을 이용할 수 있어, 특별히 한정하지 않는다.
실시예에 따라, 상기 레이저 리프트 오프 공정 수행으로 상기 제1 기판(10)을 제거한 이후에, 약산성의 염산 용액을 이용하여 제1 기판(10)이 제거된 영역과 버퍼층(50) 사이의 표면에 존재하는 갈륨 방울(Ga droplet)을 제거하는 공정을 수행할 수 있다. 또한, 상기 버퍼층(50)을 제거할 수 있으며, 이는 통상의 버퍼층 제거 공정으로 수행할 수 있다.
이에, 도 6에 도시된 바와 같이, 본 발명의 범프 지지층을 구비한 초소형 발광다이오드를 제조할 수 있다. 본 발명에 개시된 초소형 발광다이오드의 제조방법은 범프 지지층 형성용 재료를 주입하고 큐어링 하는 간단한 공정으로 복수개의 발광다이오드 및 기판 사이에 공극을 충진하도록 범프 지지층을 형성할 수 있어, 수십만개 이상인 대량의 마이크로 발광구조체가 구비된 경우에도 용이하게 적용할 수 있다. 이를 통해, 작업자의 편이성 및 공정효율이 향상될 것으로 기대된다.
본 발명의 다른 측면은, 제2 기판, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 복수개의 발광구조체들, 상기 복수개의 발광구조체들의 일단에 배치되며, 상기 복수개의 발광구조체 및 상기 제2 기판을 접합시키는 범프층 및 상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 형성된 범프 지지층을 포함하는 것을 특징으로 하는 초소형 발광다이오드를 제공할 수 있다.
구체적으로, 도 6을 참조하면, 본 발명의 초소형 발광다이오드는 상기 제1 도전형 반도체층(100), 상기 활성층(200) 및 상기 제2 도전형 반도체층(300)이 순차적으로 적층되어, 패턴화된 어레이 구조로 배치된 복수개의 발광구조체들, 상기 복수개의 발광구조체의 일단에 배치된 상기 범프층(400) 및 상기 복수개의 발광구조체들과 상기 제2 기판(500) 사이에, 상기 범프층(400)이 형성되지 않은 영역을 포함하는 공극을 충진하도록 배치된 상기 범프 지지층(600)을 포함하는 것일 수 있다.
도 6에 도시되지 않았으나, 상기 복수개의 발광구조체들은 상기 제1 도전형 반도체층의 일부 영역에 배치된 제1 전극 및 상기 제2 도전형 반도체층의 일부 영역에 배치된 제2 전극을 더 포함할 수 있다.
상기 복수개의 발광구조체들, 상기 범프층, 상기 범프 지지층 및 상기 제2 기판에 대한 구성은 전술된 본 발명의 초소형 발광다이오드의 제조방법의 설명을 참조할 수 있다.
본 발명의 일 실시예에서, 상기 범프 지지층은 SOG(spin on glass)를 포함하는 것일 수 있다. 상기 SOG는 전기 절연성을 가지면서도 구비된 영역에서 접착성을 나타낼 수 있어, 본 발명의 범프 지지층으로 적용하기에 적합한 물질로 판단된다.
구체적으로, 본 발명의 초소형 발광다이오드는 상기 복수개의 발광구조체들과 상기 제2 기판(500) 사이에 개재된 공극을 충진하도록 상기 범프 지지층(600)을 구비함으로써, 종래의 레이저 리프트 오프 공정시 발광다이오드 및 기판의 열적 손상 및 크랙 발생을 최소화할 수 있다. 또한, 상기 범프 지지층(600)을 통해 상기 범프층(400)을 지지할 수 있어 외부변형 및 굴곡 등의 발광다이오드에 가해지는 충격에도 높은 유연성을 나타내며 신뢰성을 향상시킬 수 있다. 아울러, 상기 범프층(400)과 함께 상기 복수개의 발광구조체 및 상기 제 2 기판(500)을 접합시킴으로써 기판 및 발광구조체의 접착성이 높아질 수 있다. 구체적으로 이는, 후술하는 실시예 및 도면을 통해 상세하게 설명될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<실시예>
실시예1: 범프 지지층을 구비한 초소형 발광다이오드의 제조
도 7과 같이, 질화갈륨 반도체 화합물을 이용하여 100㎛ 크기의 사파이어 기판 상에 n-GaN층, MOW, p-GaN층을 성장시키고, n형 전극 및 p형 전극을 증착시켜 8㎛ 크기의 발광구조체 약 115만개를 매트릭스 패턴형태의 어레이 구조로 형성하였다.
이 후, 상기 발광구조체 일단에 범프층을 형성하고 실리콘(Si) 서브마운트 기판을 접합시켰다. 그런 다음, 상기 발광구조체와 상기 실리콘 서브마운트 기판 사이에 형성된 에어갭에 SOG를 포함하는 충전재를 주입하고 이를 큐어링하여 범프 지지층을 형성하였다. 이 후, 레이저 리프트 오프 공정을 수행하여 상기 사파이어 기판을 제거하였다.
비교예1: 범프 지지층을 구비하지 않은 초소형 발광다이오드의 제조
상기 실시예1에서 범프 지지층을 형성하는 공정을 제외하고는, 다른 공정을 동일하게 수행하여 초소형 발광다이오드를 제조하였다.
도 8a 내지 도 8b는 본 발명의 비교예1 및 실시예1에서 레이저 리프트 오프 공정 수행 이후의 초소형 발광다이오드 및 사파이어 기판의 표면을 나타낸 이미지이다.
도 8a는 레이저 리프트 오프 공정 이후의 비교예1의 발광다이오드의 표면을 나타낸 이미지로, 레이저 리프트 오프 공정에 의해 발광다이오드 및 범프층에 심한 크랙이 발생한 것을 확인할 수 있다.
도 8b는 레이저 리프트 오프 공정 이후의 본 발명의 실시예1의 실리콘 서브마운트 기판 상에 접합된 발광다이오드 및 분리된 사파이어 기판의 표면이미지 및 주사전자현미경으로 관찰하여 나타낸 SEM 이미지이다. 도 8b를 살펴보면, 레이저 리프트 오프 공정 이후에도 실리콘 서브마운트 기판 상에 접합된 복수개의 발광구조체에 크랙이 거의 없으며, 분리된 사파이어 기판 또한 손상이 심하지 않은 것을 확인할 수 있다.
상기와 같이, 본 발명의 초소형 발광다이오드는 발광구조체와 기판 사이의 공극에 범프 지지층을 구비함으로써, 비교예1과 같이 종래의 레이저 리프트 오프 공정으로 인한 발광다이오드 및 범프의 손상을 최소화할 수 있음을 알 수 있다. 또한, 본 발명의 초소형 발광다이오드의 제조방법을 통해 분리된 실시예1의 사파이어 기판은 레이저 리프트 오프 공정 이후에도 손상이 거의 없어 다른 기판으로 활용될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
<부호의 설명>
10 : 제1기판
50 : 버퍼층
100 : 제1도전형 반도체층
200 : 활성층
300 : 제2도전형 반도체층
400 : 범프층
500 : 제2기판

Claims (12)

  1. 제1 기판의 일면에, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조체를 복수개 형성하는 단계;
    상기 복수개의 발광구조체들의 일단에 범프층을 형성하여 상기 복수개의 발광구조체들과 제2 기판을 접합시키는 단계;
    상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 범프 지지층을 형성하는 단계; 및
    레이저 리프트 오프를 이용하여 상기 제1 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  2. 제1항에 있어서, 상기 발광구조체를 복수개 형성하는 단계는,
    상기 제1 기판의 일면에 순차적으로 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층이 적층된 발광구조체를 형성하는 공정;
    상기 발광구조체를 패터닝하여 패턴화된 어레이 구조를 갖는 복수개의 발광구조체들을 형성하는 공정;
    상기 제1 도전형 반도체층의 일부 영역이 노출되도록 상기 발광구조체를 메사식각하는 공정;
    상기 제1 도전형 반도체층의 노출된 영역에 제1 전극을 형성하는 공정; 및
    상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  3. 제1항에 있어서,
    상기 범프 지지층은 실리콘(Si)계 절연성 물질을 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  4. 제1항에 있어서,
    상기 범프 지지층은 스핀 온 글라스(spin on glass) 물질을 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  5. 제1항에 있어서, 상기 범프 지지층을 형성하는 단계는,
    상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극에 범프 지지층 재료를 주입하는 공정; 및
    상기 주입된 범프 지지층 재료를 큐어링(curing)하는 공정을 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  6. 제5항에 있어서, 상기 범프 지지층 재료를 주입하는 공정은,
    스핀 코팅(spin coating) 또는 스프레이 코팅(spray coating)을 이용하여 수행하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  7. 제5항에 있어서,
    상기 주입된 범프 지지층 재료를 큐어링(curing)하는 공정은,
    수증기(H 2O)를 포함하는 분위기하에서 70℃ 내지 300℃의 온도범위로 수행하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  8. 제2 기판;
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 복수개의 발광구조체들;
    상기 복수개의 발광구조체들의 일단에 배치되며, 상기 복수개의 발광구조체 및 상기 제2 기판을 접합시키는 범프층; 및
    상기 복수개의 발광구조체들 및 상기 제2 기판 사이에 개재된 공극을 충진하도록 형성된 범프 지지층을 포함하는 것을 특징으로 하는 초소형 발광다이오드.
  9. 제8항에 있어서,
    상기 복수개의 발광구조체들은 패턴화된 어레이 구조를 갖는 것을 특징으로 하는 초소형 발광다이오드.
  10. 제8항에 있어서, 상기 복수개의 발광구조체들은,
    상기 제1 도전형 반도체층의 일부 영역에 배치된 제1 전극 및 상기 제2 도전형 반도체층의 일부 영역에 배치된 제2 전극을 더 포함하는 것을 특징으로 하는 초소형 발광다이오드.
  11. 제8항에 있어서,
    상기 범프 지지층은 실리콘(Si)계 절연성 물질을 포함하는 것을 특징으로 하는 초소형 발광다이오드의 제조방법.
  12. 제8항에 있어서,
    상기 범프 지지층은 스핀 온 글래스(spin on glass) 물질을 포함하는 것을 특징으로 하는 초소형 발광다이오드.
PCT/KR2019/004731 2018-05-11 2019-04-19 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드 WO2019216569A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0054495 2018-05-11
KR1020180054495A KR102058503B1 (ko) 2018-05-11 2018-05-11 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드

Publications (1)

Publication Number Publication Date
WO2019216569A1 true WO2019216569A1 (ko) 2019-11-14

Family

ID=68467946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/004731 WO2019216569A1 (ko) 2018-05-11 2019-04-19 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드

Country Status (2)

Country Link
KR (1) KR102058503B1 (ko)
WO (1) WO2019216569A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066557A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
KR20110133137A (ko) * 2010-06-04 2011-12-12 세종대학교산학협력단 고휘도 마이크로 어레이 발광 다이오드 소자의 구조 및 그 제조 방법
JP2014179590A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光素子の製造方法
JP2016092276A (ja) * 2014-11-07 2016-05-23 日亜化学工業株式会社 発光装置の製造方法
KR20180024228A (ko) * 2016-08-29 2018-03-08 김영범 디스플레이 패널 및 이의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168383A (ja) 1999-12-03 2001-06-22 Matsushita Electronics Industry Corp 複合発光素子の製造方法
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066557A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
KR20110133137A (ko) * 2010-06-04 2011-12-12 세종대학교산학협력단 고휘도 마이크로 어레이 발광 다이오드 소자의 구조 및 그 제조 방법
JP2014179590A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光素子の製造方法
JP2016092276A (ja) * 2014-11-07 2016-05-23 日亜化学工業株式会社 発光装置の製造方法
KR20180024228A (ko) * 2016-08-29 2018-03-08 김영범 디스플레이 패널 및 이의 제조방법

Also Published As

Publication number Publication date
KR20190129604A (ko) 2019-11-20
KR102058503B1 (ko) 2019-12-23

Similar Documents

Publication Publication Date Title
US7977695B2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2012070784A2 (en) Light emitting device and method of fabricating the same
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US9117943B2 (en) Semiconductor package with through silicon vias
US8791480B2 (en) Light emitting device and manufacturing method thereof
WO2010101332A1 (ko) 발광소자
WO2009125953A2 (ko) 발광 소자
WO2014163323A1 (en) Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2010020067A1 (en) Semiconductor light-emitting device with passivation layer
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
WO2013024914A1 (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
US8765584B2 (en) Semiconductor device and manufacturing method therefor
WO2015012513A1 (en) Method of fabricating light emitting device
WO2010098606A2 (en) Method for fabricating light emitting device
WO2009125983A2 (ko) 발광 소자 및 그 제조방법
WO2013157875A1 (ko) 고효율 발광다이오드 제조방법
WO2015016602A1 (ko) Gan 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
EP3631866A1 (en) Light emitting diode apparatus and method of manufacturing the same
WO2019216569A1 (ko) 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드
US20220416123A1 (en) Led device, method of manufacturing the led device, and display apparatus including the led device
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
WO2014042461A1 (ko) 고휘도 질화물 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19799789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19799789

Country of ref document: EP

Kind code of ref document: A1