WO2019211989A1 - 静電気保護素子及び電子機器 - Google Patents

静電気保護素子及び電子機器 Download PDF

Info

Publication number
WO2019211989A1
WO2019211989A1 PCT/JP2019/016580 JP2019016580W WO2019211989A1 WO 2019211989 A1 WO2019211989 A1 WO 2019211989A1 JP 2019016580 W JP2019016580 W JP 2019016580W WO 2019211989 A1 WO2019211989 A1 WO 2019211989A1
Authority
WO
WIPO (PCT)
Prior art keywords
impurity region
electrostatic protection
protection element
contact
well
Prior art date
Application number
PCT/JP2019/016580
Other languages
English (en)
French (fr)
Inventor
裕史 磯部
孝明 巽
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018232225A external-priority patent/JP7258533B2/ja
Application filed by ソニーセミコンダクタソリューションズ株式会社, ソニー株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201980027850.1A priority Critical patent/CN112041981B/zh
Priority to US17/050,046 priority patent/US11581301B2/en
Priority to DE112019002249.0T priority patent/DE112019002249T5/de
Publication of WO2019211989A1 publication Critical patent/WO2019211989A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Definitions

  • the present technology relates to an electrostatic protection element and an electronic device, and particularly to an electronic device including a BJT (Bipolar Junction Transistor) type electrostatic protection element and a BJT type electrostatic protection element.
  • BJT Bipolar Junction Transistor
  • a BJT type electrostatic protection element is known as one of electrostatic (electrostatic (static) discharge) protection elements (see, for example, Patent Documents 1 and 2).
  • the electrostatic protection element of Patent Document 1 has a structure in which impurity regions constituting an emitter, a base, and a collector are arranged in the vertical direction (depth direction), and a snapback voltage is set depending on the concentration and thickness of the impurity regions.
  • the electrostatic protection element of Patent Document 1 has a limit on the thickness of the impurity concentration from the viewpoint of miniaturization and the like, and the snapback voltage cannot be set very high, so that it is difficult to apply to a high voltage circuit.
  • the electrostatic protection element disclosed in Patent Document 2 has a lateral structure in which impurity regions constituting an emitter, a base, and a collector are arranged in a horizontal direction, and a horizontal separation between the impurity region constituting the collector and the impurity region constituting the base is provided.
  • the snapback voltage is set according to the distance.
  • the electrostatic protection element of Patent Document 2 has a high concentration of the P-well below the impurity region, it is difficult to control the snapback voltage by the separation distance.
  • the collector and the base are adjacent to each other, and the collector and the base are short-circuited.
  • This technology has been made in view of such circumstances, and is intended to improve the protection performance against static electricity.
  • the electrostatic protection element includes a first impurity region of a first conductivity type formed on a predetermined surface side of a semiconductor substrate, and a gap in the horizontal direction from the first impurity region.
  • a second impurity region of a second conductivity type formed on the predetermined surface side of the semiconductor substrate, and formed on the predetermined surface side of the first impurity region, and from the first impurity region.
  • a collector contact which is an impurity region having a high concentration and the first conductivity type and a second contact type which is formed on the predetermined surface side in the second impurity region and has a higher concentration than the second impurity region and the second conductivity type.
  • a base contact that is an impurity region of the second impurity region and a position closer to the collector contact than the base contact on the predetermined surface side in the second impurity region, and has a higher concentration than the second impurity region and the first impurity region.
  • Guidance And a emitter contact which is an impurity region of the mold.
  • An electronic apparatus includes a semiconductor device including an electrostatic protection element, and the electrostatic protection element is a first impurity region of a first conductivity type formed on a predetermined surface side of the semiconductor substrate.
  • a second impurity region of a second conductivity type formed on the predetermined surface side of the semiconductor substrate with a gap in the horizontal direction with respect to the first impurity region, and in the first impurity region
  • a collector contact which is formed on the predetermined surface side and has a higher concentration than the first impurity region and is the impurity region of the first conductivity type, and is formed on the predetermined surface side in the second impurity region;
  • a base contact having a higher concentration than the second impurity region and the impurity region of the second conductivity type, and a position closer to the collector contact than the base contact on the predetermined surface side in the second impurity region Made is, and a emitter contact is the impurity region of the second high concentration and than the impurity regions of the first conductivity type.
  • a leakage current flows between the collector contact and the base contact, the potential of the second impurity region rises or falls, and between the collector contact and the emitter contact.
  • Collector current flows.
  • the protection performance against static electricity is improved.
  • FIG. 4 is a diagram showing a heat generation distribution and a current density distribution when the surface density of the electrostatic protection element of FIG. 3 is low. It is sectional drawing and the top view which show typically 4th Embodiment of the electrostatic protection element to which this technique is applied. It is a figure which shows the heat_generation
  • Example of BJT type electrostatic protection element >> First, an example of a BJT type electrostatic protection element will be described with reference to FIGS. 1 and 2.
  • FIG. 1 is a cross-sectional view schematically showing a configuration example of a BJT type electrostatic protection element 1.
  • the upper surface of the semiconductor substrate 11 in the drawing is referred to as a front surface, and the lower surface is referred to as a back surface. The same applies to the subsequent drawings.
  • P and N in the figure indicate a P-type impurity region (P-type semiconductor region) and an N-type impurity region (N-type semiconductor region), respectively.
  • P +”, “P ⁇ ”, and “+” or “ ⁇ ” at the end of the symbols “N +” and “N ⁇ ” indicate the impurity concentrations of the P-type impurity region and the N-type impurity region. Yes. “+” Indicates that the impurity concentration is high, and “ ⁇ ” indicates that the impurity concentration is low. If neither “+” nor “ ⁇ ” is added, it indicates an intermediate impurity concentration. The same applies to the subsequent drawings.
  • the electrostatic protection element 1 constitutes a semiconductor device together with another circuit (not shown) formed on the N-type semiconductor substrate 11, and protects at least a part of the other circuit from static electricity.
  • the electrostatic protection element 1 includes a bottom P well (Bottom PWL) 12, an N well (NWL) 13, a collector contact 14, a P well (PWL) 15, a base contact 16, and a P well (PWL) formed on a semiconductor substrate 11. ) 17, the emitter contact 18, and the trench 19.
  • the bottom P well 12 is a P-type impurity region.
  • the bottom P well 12 is formed at a position deeper than the N well 13, the P well 15, and the P well 17 and covers at least the bottom surfaces of the N well 13, the P well 15, and the P well 17.
  • the N well 13 is an N-type impurity region and has a higher concentration than the bottom P well 12 (impurity concentration is higher).
  • the N well 13 is formed on the front side of the semiconductor substrate 11.
  • the collector contact 14 is an N type impurity region and has a higher concentration than the N well 13.
  • the collector contact 14 is formed on the front side of the semiconductor substrate 11 in the N well 13 and is shallower than the N well 13 and has a small horizontal area.
  • the collector contact 14 becomes a collector terminal of an NPN-type bipolar transistor that constitutes the electrostatic protection element 1, and is connected to, for example, the ground.
  • the P well 15 is a P-type impurity region, has a higher concentration than the bottom P well 12 and substantially the same impurity concentration as the N well 13.
  • the P well 15 is formed on the front side of the semiconductor substrate 11 at a position spaced apart from the N well 13 in the horizontal direction.
  • the P well 15 has substantially the same depth as the N well 13.
  • the base contact 16 is a P-type impurity region, has a higher concentration than the P well 15 and substantially the same impurity concentration as the collector contact 14.
  • the base contact 16 is formed on the front side of the semiconductor substrate 11 in the P well 15 and is shallower than the P well 15 and has a small area in the horizontal direction. Further, the base contact 16 has substantially the same depth as the collector contact 14.
  • the base contact 16 serves as a base terminal of the bipolar transistor that constitutes the electrostatic protection element 1, and is applied with a negative voltage, for example.
  • the P well 17 is a P-type impurity region and has a higher concentration than the bottom P well 12 and substantially the same impurity concentration as the N well 13 and the P well 15.
  • the P well 17 is formed on the front side of the semiconductor substrate 11 on the side opposite to the P well 15 with respect to the N well 13 and at a position spaced apart from the N well 13 in the horizontal direction.
  • the P well 17 has substantially the same depth as the N well 13 and the P well 15.
  • the emitter contact 18 is a P-type impurity region, and has a higher concentration than the P well 17 and substantially the same impurity concentration as the collector contact 14 and the base contact 16.
  • the emitter contact 18 is formed on the front side of the semiconductor substrate 11 in the P well 17 and is shallower than the P well 17 and has a small horizontal area.
  • the emitter contact 18 has substantially the same depth as the collector contact 14 and the base contact 16.
  • the emitter contact 18 serves as an emitter terminal of the bipolar transistor constituting the electrostatic protection element 1, and a negative voltage is applied together with the base contact 16, for example.
  • the trench 19 is formed between the collector contact 14 and the base contact 16, and prevents a short circuit between the collector contact 14 and the base contact 16.
  • the N well 13 and the collector contact 14 constitute a collector of a bipolar transistor that constitutes the electrostatic protection element 1.
  • the bottom P well 12, the P well 15, the base contact 16, and the P well 17 constitute the base of the bipolar transistor that constitutes the electrostatic protection element 1.
  • the emitter contact 18 constitutes an emitter of a bipolar transistor that constitutes the electrostatic protection element 1.
  • the negative charge of the emitter contact 18 flows into the collector contact 14 via the P-well 17 and the N-well 13. That is, the bipolar transistor constituting the electrostatic protection element 1 is turned on (bipolar operation is started), and the collector contact 14, the N well 13, the P well 17, and the emitter contact as shown by the arrow B in FIG. A collector current flows through 18 paths. As a result, an overcurrent due to static electricity is prevented from flowing into a circuit to be protected by the electrostatic protection element 1, and the circuit is protected.
  • the collector contact 14 and the base contact 16 are adjacent to each other, as described above, it is necessary to provide the trench 19 in order to prevent a short circuit therebetween.
  • FIG. 3 is a cross-sectional view schematically illustrating a configuration example of the electrostatic protection element 101 according to the first embodiment of the present technology.
  • the electrostatic protection element 101 constitutes a semiconductor device together with another circuit (not shown) formed on the N-type semiconductor substrate 111, and protects at least a part of the other circuit from static electricity.
  • the circuit to be protected by the electrostatic protection element 101 includes a circuit composed of only one element.
  • the impurity concentration of the semiconductor substrate 111 is, for example, about 1.0 ⁇ 10 14 pieces / cm 3 .
  • the electrostatic protection element 101 includes a bottom P well (Bottom PWL) 112, an N well (NWL) 113, a collector contact 114, a P well (PWL) 115, a base contact 116, and an emitter contact formed on the semiconductor substrate 111. 117.
  • the bottom P well 112 is a P-type impurity region.
  • the bottom P well 112 is formed deeper than the N well 113 and the P well 115 and covers at least the bottom surfaces of the N well 113 and the P well 115.
  • the N well 113 is an N-type impurity region and has a higher concentration than the bottom P well 112.
  • the N well 113 is formed on the front side of the semiconductor substrate 111.
  • the collector contact 114 is an N type impurity region and has a higher concentration than the N well 113.
  • the collector contact 114 is formed in the N well 113 on the front surface side of the semiconductor substrate 111 and is shallower than the N well 113 and has a small area in the horizontal direction.
  • the collector contact 114 serves as a collector terminal of an NPN-type bipolar transistor that constitutes the electrostatic protection element 101, and is connected to, for example, the ground.
  • the P well 115 is a P-type impurity region, and has a higher concentration than the bottom P well 112 and substantially the same impurity concentration as that of the N well 113.
  • the P well 115 is formed on the front surface side of the semiconductor substrate 111 with a horizontal gap 118 having a predetermined width between the P well 115 and the N well 113.
  • the P well 115 has substantially the same depth as the N well 113.
  • the base contact 116 is a P-type impurity region, has a higher concentration than the P well 115 and substantially the same impurity concentration as the collector contact 114.
  • the base contact 116 is formed on the front side of the semiconductor substrate 111 in the P well 115 and is shallower than the P well 115 and has a small horizontal area. Further, the base contact 116 has substantially the same depth as the collector contact 114.
  • the base contact 116 serves as a base terminal of the bipolar transistor that constitutes the electrostatic protection element 101, and, for example, a negative voltage is applied thereto.
  • the emitter contact 117 is an N-type impurity region, and has a higher concentration than the P well 115 and substantially the same impurity concentration as the collector contact 114 and the base contact 116.
  • the emitter contact 117 is formed in the P well 115 on the front surface side of the semiconductor substrate 111 and at a position closer to the collector contact 114 than the base contact 116 with a predetermined distance from the base contact 116.
  • the emitter contact 117 is shallower than the P well 115 and has a small horizontal area, and is approximately the same depth as the collector contact 114 and the base contact 116.
  • the emitter contact 117 serves as the emitter terminal of the bipolar transistor that constitutes the electrostatic protection element 101, and, for example, a negative voltage is applied together with the base contact 116.
  • the gap 118 is a depletion layer and separates the N well 113 and the P well 115.
  • a leak current flows through the path of the P well 115 and the base contact 116.
  • the negative charge of the emitter contact 117 flows into the collector contact 114 via the P well 115 and the N well 113. That is, the bipolar transistor constituting the electrostatic protection element 101 is turned on (bipolar operation is started), and the collector contact 114, the N well 113, the P well 115, and the emitter contact as shown by the arrow B in FIG. A collector current flows through the path 117. As a result, the overcurrent due to static electricity is prevented from flowing into the circuit to be protected by the electrostatic protection element 101, and the circuit is protected.
  • the electrostatic protection element 101 has improved protection performance against static electricity as compared with the electrostatic protection element 1 of FIG.
  • the electrostatic protection element 101 since the emitter contact 117 is disposed between the collector contact 114 and the base contact 116, a short circuit between the collector contact 114 and the base contact 116 hardly occurs. Therefore, unlike the electrostatic protection element 101 in FIG. 1, it is not necessary to provide a trench between the collector contact 114 and the base contact 116. Thereby, a manufacturing process is reduced and manufacturing cost falls.
  • the electrostatic protection element 101 can be applied to a circuit having a higher breakdown voltage than the electrostatic protection element 1. Further, the snapback voltage can be adjusted to an appropriate value depending on the width of the gap 118.
  • the electrostatic protection element 101 can be applied to a semiconductor device that does not include the bottom P well 112.
  • Second embodiment >> Next, a second embodiment of the present technology will be described with reference to FIGS. 5 and 6. In the second embodiment, the polarity of the impurity region of the first embodiment is reversed.
  • FIG. 5 is a cross-sectional view schematically illustrating a configuration example of the electrostatic protection element 201 according to the second embodiment of the present technology.
  • the electrostatic protection element 201 includes a bottom P well 212, a P well 213, a collector contact 214, an N well 215, a base contact 216, and an emitter contact formed on the semiconductor substrate 211. 217.
  • the impurity concentration of the semiconductor substrate 211 is, for example, about 1.0 ⁇ 10 14 pieces / cm 3 .
  • the bottom P well 212 is a P-type impurity region.
  • the bottom P well 212 is formed deeper than the P well 213 and the N well 215 and covers at least the bottom surfaces of the P well 213 and the N well 215.
  • the P well 213 is a P-type impurity region and has a higher concentration than the bottom P well 212.
  • the P well 213 is formed on the front side of the semiconductor substrate 211.
  • the collector contact 214 is a P-type impurity region and has a higher concentration than the P well 213.
  • the collector contact 214 is formed on the front side of the semiconductor substrate 211 in the P well 213 and is shallower than the P well 213 and has a small horizontal area.
  • the collector contact 214 serves as a collector terminal of a PNP-type bipolar transistor that constitutes the electrostatic protection element 201, and, for example, a negative voltage is applied thereto.
  • the N well 215 is an N-type impurity region, and has a higher concentration than the bottom P well 212 and substantially the same impurity concentration as the P well 213.
  • the N well 215 is formed on the front side of the semiconductor substrate 211 with a horizontal gap 218 having a predetermined width between the N well 213 and the P well 213, and has substantially the same depth as the P well 213.
  • the base contact 216 is an N-type impurity region, and has a higher concentration than the N well 215 and substantially the same impurity concentration as the collector contact 214.
  • the base contact 216 is formed in the N well 215 on the front surface side of the semiconductor substrate 211 and is shallower than the N well 215 and has a small horizontal area.
  • the base contact 216 has substantially the same depth as the collector contact 214.
  • the base contact 216 serves as a base terminal of the bipolar transistor that constitutes the electrostatic protection element 201 and is connected to, for example, the ground.
  • the emitter contact 217 is a P-type impurity region, and has a higher concentration than the N well 215 and substantially the same impurity concentration as the collector contact 214 and the base contact 216.
  • the emitter contact 217 is formed in the N well 215 on the front surface side of the semiconductor substrate 211 and at a position closer to the collector contact 214 than the base contact 216 with a predetermined gap.
  • the emitter contact 217 is shallower than the N well 215 and has a smaller horizontal area, and is approximately the same depth as the collector contact 214 and the base contact 216.
  • the emitter contact 217 serves as the emitter terminal of the bipolar transistor constituting the electrostatic protection element 201 and is connected to, for example, the ground.
  • the gap 218 is a depletion layer and separates the P well 213 and the N well 215.
  • the positive charge of the emitter contact 217 flows into the collector contact 214 via the N well 215 and the P well 213. That is, the bipolar transistor constituting the electrostatic protection element 201 is turned on (bipolar operation is started), and the emitter contact 217, the N well 215, the P well 213, and the collector contact as shown by the arrow B in FIG. A collector current flows through the path 214. As a result, an overcurrent due to static electricity is prevented from flowing into a circuit to be protected by the electrostatic protection element 201, and the circuit is protected.
  • the electrostatic protection element 201 is obtained by reversing the polarity of the impurity region of the electrostatic protection element 101, and can exhibit the same effects as the electrostatic protection element 101.
  • FIG. 7 shows an example of heat generation distribution and current density distribution when the impurity concentration (hereinafter referred to as surface concentration) on the surface of the electrostatic protection element 101 (mainly N well 113 and P well 115) is high.
  • a in FIG. 7 shows the heat generation distribution during the bipolar operation of the electrostatic protection element 101, where the portion where the heat generation amount is large (temperature is high) becomes brighter and the portion where the heat generation amount is small (temperature is low). It is dark.
  • B of FIG. 7 shows the current density distribution during the bipolar operation of the electrostatic protection element 101. The higher the current density, the darker the current density, and the lower the current density, the brighter.
  • dotted lines in the figure indicate regions of the N well 113 and the P well 115.
  • FIG. 8 schematically shows a configuration example of the electrostatic protection element 101a in which measures are taken so as to reduce the concentration of current near the surface of the electrostatic protection element.
  • 8A is a cross-sectional view of the electrostatic protection element 101a
  • FIG. 8B is a plan view of the electrostatic protection element 101a.
  • FIG. 8B two electrostatic protection elements 101a are shown. Moreover, in the figure, the same code
  • the electrostatic protection element 101a is different from the electrostatic protection element 101 in that an impurity region 151 is formed.
  • the impurity region 151 is a P-type impurity region and has an impurity concentration that is equal to or higher than that of the emitter contact 117.
  • the impurity region 151 is formed in the P well 115 at a position closer to the front surface of the semiconductor substrate 111 and closer to the collector contact 114 than the emitter contact 117.
  • Impurity region 151 is shallower than P well 115 and has a smaller horizontal area, and is approximately the same depth as emitter contact 117.
  • FIG. 8B shows a configuration example in which the base contact 116 is shared between the two electrostatic protection elements 101a.
  • the periphery of the N well 113 is surrounded by a gap 118, and the periphery of the gap 118 is surrounded by a P well 115.
  • the collector contact 114 is disposed substantially at the center of the N well 113.
  • the base contact 116 is disposed approximately in the center between two adjacent gaps 118 in the P well 115.
  • the emitter contacts 117 are arranged on the left and right sides of the base contact 116 with a predetermined distance from the base contact 116.
  • Impurity region 151 is arranged between emitter contact 117 and gap 118.
  • the impurity region 151 may or may not be in contact with the emitter contact 117. Further, the impurity region 151 may or may not be in contact with the gap 118.
  • FIG. 9 shows an example of the heat generation distribution and current density distribution of the electrostatic protection element 101a, as in FIG.
  • the collector current flows into the emitter contact 117 from a deep position of the N well 113 and the P well 115 as indicated by an arrow B in FIG.
  • the heat generation portion is dispersed as compared with FIG. 7A.
  • the maximum value of the heat generation amount is reduced to 5.6 ⁇ 10 11 W / cm 3 .
  • the electrostatic protection element 101a can be downsized.
  • FIG. 10 is a diagram similar to FIG. 7A, and shows a heat generation distribution when the surface concentration of the electrostatic protection element 101 is low.
  • the lower diagram of FIG. 10 shows an enlarged view of the portion indicated by the arrow in the upper diagram (near the lower right corner of the collector contact 114).
  • FIG. 11 schematically shows a configuration example of the electrostatic protection element 101b in which measures are taken so as to reduce the concentration of current near the bottom surface of the collector contact 114.
  • 11A is a cross-sectional view of the electrostatic protection element 101b
  • FIG. 11B is a plan view of the electrostatic protection element 101b.
  • FIG. 11B two electrostatic protection elements 101b are shown. Moreover, in the figure, the same code
  • the electrostatic protection element 101b is different from the electrostatic protection element 101 in that an impurity region 152 is formed.
  • the impurity region 152 is an N-type impurity region and has an impurity concentration that is the same as or higher than that of the collector contact 114.
  • the impurity region 152 is formed in the N well 113 on the front surface side of the semiconductor substrate 111 and at a position closer to the emitter contact 117 than the collector contact 114 with a predetermined distance from the collector contact 114 in the horizontal direction. .
  • the collector contact 114 and the impurity region 152 are disposed at positions separated in the horizontal direction so as not to contact each other in the diffusion process.
  • Impurity region 152 is shallower than N well 113 and has a smaller horizontal area, and is approximately the same depth as collector contact 114.
  • the impurity region 152 may or may not be in contact with the gap 118.
  • FIG. 12 shows an example of the heat distribution of the electrostatic protection element 101b as in FIG.
  • the surface of the N well 113 generates heat in the portion adjacent to the collector contact 114 as shown in the portion surrounded by the dotted ellipse in FIG. 12. This is because the provision of the impurity region 152 increases the current flowing from the collector contact 114 to the surface of the N well 113.
  • the heat generating portion near the bottom surface of the collector contact 114 is dispersed. For example, the maximum value of the calorific value is reduced to 3.5 ⁇ 10 11 W / cm 3 .
  • the electrostatic protection element 101b can be downsized.
  • the fifth embodiment is a combination of the third embodiment and the fourth embodiment.
  • FIG. 13 is a cross-sectional view and a plan view schematically illustrating a configuration example of the electrostatic protection element 101c according to the fifth embodiment of the present technology.
  • portions corresponding to the electrostatic protection element 101a in FIG. 8 and the electrostatic protection element 101b in FIG. 11 are denoted by the same reference numerals, and the description thereof is omitted as appropriate.
  • the electrostatic protection element 101c includes both the impurity region 151 of the electrostatic protection element 101a and the impurity region 152 of the electrostatic protection element 101b.
  • the collector current flows in a more dispersed manner, so that the heat generation part is more dispersed. As a result, the risk of thermal destruction of the electrostatic protection element 101c is further reduced. In addition, since more collector current (surge current) can flow without causing thermal destruction, for example, the electrostatic protection element 101c can be further downsized.
  • FIG. 14 schematically illustrates a configuration example of the electrostatic protection element 201a according to the sixth embodiment of the present technology.
  • 14A is a cross-sectional view of the electrostatic protection element 201a
  • FIG. 14B is a plan view of the electrostatic protection element 201a.
  • FIG. 14B two electrostatic protection elements 201a are shown. Moreover, in the figure, the same code
  • the electrostatic protection element 201a is different from the electrostatic protection element 201 in that an impurity region 251 is formed.
  • the impurity region 251 is an N-type impurity region and has an impurity concentration that is the same as or higher than that of the emitter contact 217.
  • the impurity region 251 is formed in the N well 113 at a position closer to the front surface of the semiconductor substrate 111 and closer to the collector contact 214 than the emitter contact 217.
  • the impurity region 251 is shallower than the N well 215 and has a small horizontal area, and is approximately the same depth as the emitter contact 217.
  • FIG. 14B shows a configuration example in which the collector contact 214 is shared between two electrostatic protection elements 201a.
  • the periphery of the N well 215 is surrounded by a gap 218, and the periphery of the gap 218 is surrounded by a P well 213.
  • the collector contact 214 is disposed approximately in the center between two adjacent gaps 218 in the P well 213.
  • a base contact 216, an emitter contact 217, and an impurity region 251 are arranged in order from the far side from the collector contact 214 to the left and right. Gaps are provided between the base contact 216 and the gap 218 and between the base contact 216 and the emitter contact 217.
  • the impurity region 251 may or may not be in contact with the emitter contact 217. Further, the impurity region 251 may or may not be in contact with the gap 218.
  • the electrostatic protection element 201a is obtained by reversing the polarity of the impurity region of the electrostatic protection element 101a in FIG. 8, and can exhibit the same effects as the electrostatic protection element 101a. That is, the risk of thermal destruction of the electrostatic protection element 201a is reduced. In addition, since more collector current (surge current) can flow without causing thermal destruction, for example, the electrostatic protection element 201a can be downsized.
  • FIG. 15 schematically illustrates a configuration example of the electrostatic protection element 201b according to the seventh embodiment of the present technology.
  • 15A is a cross-sectional view of the electrostatic protection element 201b
  • FIG. 15B is a plan view of the electrostatic protection element 201b.
  • FIG. 15B two electrostatic protection elements 201b are shown. Moreover, in the figure, the same code
  • the electrostatic protection element 201b is different from the electrostatic protection element 201 in that an impurity region 252 is formed.
  • the impurity region 252 is a P-type impurity region and has an impurity concentration of the same level or higher than that of the collector contact 214.
  • the impurity region 251 is formed in the P well 1213 on the front side of the semiconductor substrate 211 and at a position closer to the emitter contact 217 than the collector contact 214 with a predetermined distance in the horizontal direction from the collector contact 214. .
  • the collector contact 214 and the impurity region 252 are disposed at positions that are separated in the horizontal direction so that they do not contact in the diffusion process.
  • the impurity region 252 is shallower than the P well 213 and has a small horizontal area, and is approximately the same depth as the collector contact 214.
  • impurity region 252 may be in contact with the gap 218 or may not be in contact therewith.
  • the electrostatic protection element 201b is obtained by reversing the polarity of the impurity region of the electrostatic protection element 101b of FIG. 11, and can exhibit the same effects as the electrostatic protection element 101b. That is, the risk of thermal destruction of the electrostatic protection element 201b is reduced. In addition, since more collector current (surge current) can flow without causing thermal destruction, for example, the electrostatic protection element 201b can be downsized.
  • FIG. 16 is a cross-sectional view and a plan view schematically illustrating a configuration example of an electrostatic protection element 201c according to the eighth embodiment of the present technology.
  • portions corresponding to those of the electrostatic protection element 201a in FIG. 14 and the electrostatic protection element 201b in FIG. 15 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the electrostatic protection element 201c includes both the impurity region 251 of the electrostatic protection element 201a and the impurity region 252 of the electrostatic protection element 201b.
  • the collector current flows in a more dispersed manner, so that the heat generation part is more dispersed.
  • the risk of thermal destruction of the electrostatic protection element 201c is further reduced.
  • the electrostatic protection element 201c can be further downsized.
  • the electrostatic protection element 101 of FIG. 3 is configured by multi-finger (multi-emitter).
  • FIG. 17 is a plan view schematically showing a configuration example of an electrostatic protection element 101d according to the ninth embodiment of the present technology.
  • FIG. 17 two electrostatic protection elements 101d are shown. Also, in the figure, the same reference numerals are given to the portions corresponding to the electrostatic protection element 101 of FIG. 3, and description thereof will be omitted as appropriate.
  • the periphery of the N well 113 is surrounded by a gap 118, and the periphery of the gap 118 is surrounded by a P well 115.
  • the collector contact 114 is disposed substantially at the center of the N well 113.
  • the base contact 116 is disposed so as to surround a part of the periphery of the two gaps 118 in the P well 115.
  • the emitter contact 117 is disposed approximately in the center between two adjacent gaps 118 in the P well 115.
  • the base contact 116 and the emitter contact 117 are shared by the two electrostatic protection elements 101d.
  • the electrostatic protection element 101c of FIG. 13 is configured by multi-finger (multi-emitter).
  • FIG. 18 is a plan view schematically showing a configuration example of the electrostatic protection element 101e according to the tenth embodiment of the present technology.
  • FIG. 18 shows two electrostatic protection elements 101e. Further, in the figure, the same reference numerals are given to the portions corresponding to the electrostatic protection element 101c of FIG. 13 and the electrostatic protection element 101d of FIG.
  • the electrostatic protection element 101e is different from the electrostatic protection element 101d in that an impurity region 151 and an impurity region 152 are provided.
  • the impurity region 151 surrounds the periphery of the emitter contact 117.
  • the periphery of the impurity region 151 is surrounded by a P well 115.
  • the impurity region 152 surrounds the periphery of the N well 113.
  • the periphery of the impurity region 152 is surrounded by a gap 118.
  • FIG. 19 schematically shows a configuration example of the electrostatic protection element 101a in which measures are taken so as to reduce the concentration of current near the surface of the electrostatic protection element.
  • the electrostatic protection element 101f is different from the electrostatic protection element 101 in that an impurity region 153 is formed.
  • the impurity region 153 is a P-type impurity region, and has an impurity concentration comparable to that of the N well 112 and lower than that of the collector contact 114.
  • Impurity region 153 is formed between collector contact 114 and bottom P well 112 and is in contact with the bottom surface of impurity region 153 and the surface of bottom P well 112.
  • the horizontal area of the impurity region 153 is less than or equal to the horizontal area of the collector contact 111. Accordingly, all or a part of the bottom surface of the collector contact 114 (at least a part of the bottom surface of the collector contact 114) is covered with the impurity region 153.
  • FIG. 20 shows an example of the heat generation distribution during the bipolar operation of the electrostatic protection element 101f, similar to FIG. 7A.
  • the dotted lines in the figure indicate the N well 113 and the regions of the impurity region 113 and the P well 115.
  • a of FIG. 21 shows an example of a current density distribution during the bipolar operation of the electrostatic protection element 101f, as in B of FIG.
  • FIG. 21B shows an example of the electric field strength distribution during the bipolar operation of the electrostatic protection element 101f. The higher the electric field strength, the darker the brightness, and the lower the electric field strength, the brighter.
  • the current and the electric field are concentrated at different portions during the bipolar operation. Specifically, the current is concentrated near the surface of the N well 113, but the electric field is concentrated near the bottom surface of the N well 113. Thereby, the heat generation portion (current ⁇ electric field) is dispersed, and for example, the maximum value of the heat generation amount is reduced to 2.3 ⁇ 10 11 W / cm 3 .
  • the electrostatic protection element 101f can be downsized.
  • an N-type element is disposed between the collector contact 214 and the bottom P well 212 as in the impurity region 153 of the electrostatic protection element 101 f of FIG. 19.
  • An impurity region may be provided.
  • each embodiment of the present technology can be combined within a possible range.
  • the above-described electrostatic protection element can be applied to, for example, various electronic devices including a semiconductor device that needs to be protected from static electricity.
  • FIG. 22 is a block diagram illustrating a configuration example of an imaging device as an electronic apparatus to which the present technology is applied.
  • An imaging apparatus 501 illustrated in FIG. 22 includes an optical system 502, a shutter device 503, a solid-state imaging device 504, a drive circuit 505, a signal processing circuit 506, a monitor 507, and a memory 508, and can capture still images and moving images. is there.
  • the optical system 502 includes one or more lenses, guides light (incident light) from the subject to the solid-state image sensor 504, and forms an image on the light-receiving surface of the solid-state image sensor 504.
  • the shutter device 503 is disposed between the optical system 502 and the solid-state imaging device 504, and controls the light irradiation period and the light-shielding period to the solid-state imaging device 504 according to the control of the drive circuit 505.
  • the solid-state image sensor 504 accumulates signal charges for a certain period according to the light imaged on the light receiving surface via the optical system 502 and the shutter device 503.
  • the signal charge accumulated in the solid-state image sensor 504 is transferred according to a drive signal (timing signal) supplied from the drive circuit 505.
  • the drive circuit 505 outputs a drive signal for controlling the transfer operation of the solid-state image sensor 504 and the shutter operation of the shutter device 503 to drive the solid-state image sensor 504 and the shutter device 503.
  • the signal processing circuit 506 performs various types of signal processing on the signal charges output from the solid-state imaging device 504.
  • An image (image data) obtained by the signal processing by the signal processing circuit 506 is supplied to the monitor 507 and displayed, or supplied to the memory 508 and stored (recorded).
  • the electrostatic protection element of any of the above-described embodiments can be applied to the solid-state imaging element 504 that is a semiconductor device. Further, for example, the electrostatic protection element of the above-described embodiment can be applied to the control circuit 505 and the signal processing circuit 506 as well.
  • this technique can also take the following structures.
  • An electrostatic protection element comprising a contact.
  • the electrostatic protection element according to (2) further comprising: (4) The electrostatic protection element according to (2) or (3), wherein the third impurity region has substantially the same depth as the emitter contact.
  • a semiconductor device equipped with an electrostatic protection element is: A first impurity region of a first conductivity type formed on a predetermined surface side of the semiconductor substrate; A second impurity region of a second conductivity type formed on the predetermined surface side of the semiconductor substrate with a gap in the horizontal direction from the first impurity region; A collector contact which is formed on the predetermined surface side in the first impurity region and which is a higher concentration than the first impurity region and is an impurity region of the first conductivity type; A base contact which is formed on the predetermined surface side in the second impurity region and which is a higher concentration than the second impurity region and which is the impurity region of the second conductivity type; An emitter which is formed at a position closer to the collector contact than the base contact on the predetermined surface side in the second impurity region, and is an impurity region having a higher concentration than the second impurity region and the first conductivity type.
  • An electronic device provided with contacts.
  • electrostatic protection element 111 semiconductor substrate, 112 bottom P well, 113 N well, 114 collector contact, 115 P well, 116 base contact, 117 emitter contact, 118 gap, 151, 152, 156 impurity region, 201 to 201c
  • Electrostatic protection element 211 semiconductor substrate, 212 bottom P well, 213 P well, 214 collector contact, 215 N well, 216 base contact, 217 emitter contact, 218 gap, 251 252 impurity region, 501 imaging device, 504 solid state imaging device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本技術は、静電気に対する保護性能を向上させることができるようにする静電気保護素子及び電子機器に関する。 静電気保護素子は、半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、第１の不純物領域と水平方向に間隙を空けて半導体基板の所定面側に形成されている第２の導電型の第２の不純物領域と、第１の不純物領域内の所定面側に形成され、第１の不純物領域より高濃度かつ第１の導電型の不純物領域であるコレクタコンタクトと、第２の不純物領域内の所定面側に形成され、第２の不純物領域より高濃度かつ第２の導電型の不純物領域であるベースコンタクトと、第２の不純物領域内の所定面側において、ベースコンタクトよりコレクタコンタクトに近い位置に形成され、第２の不純物領域より高濃度かつ第１の導電型の不純物領域であるエミッタコンタクトとを備える。本技術は、例えば、電子機器に適用できる。

Description

静電気保護素子及び電子機器
　本技術は、静電気保護素子及び電子機器に関し、特に、ＢＪＴ（Bipolar Junction Transistor）タイプの静電気保護素子、及び、ＢＪＴタイプの静電気保護素子を備える電子機器に関する。
　従来、静電気（静電気（Electro Static Discharge））保護素子の１つとして、ＢＪＴタイプの静電気保護素子が知られている（例えば、特許文献１、２参照）。
特開２００７－２４２９２３号公報 特開２０１３－１７２０８５号公報
　特許文献１の静電気保護素子は、エミッタ、ベース、コレクタを構成する不純物領域が縦方向（深さ方向）に並ぶ構造であり、不純物領域の濃度と厚みによりスナップバック電圧が設定される。しかしながら、特許文献１の静電気保護素子は、小型化等の観点から不純物濃度の厚みに限界があり、スナップバック電圧をあまり高く設定できないため、高耐圧回路への適用が難しい。
　特許文献２の静電気保護素子は、エミッタ、ベース、コレクタを構成する不純物領域が横方向に並ぶラテラル構造であり、コレクタを構成する不純物領域とベースを構成する不純物領域との間の水平方向の離間距離によりスナップバック電圧が設定される。しかしながら、特許文献２の静電気保護素子は、上記の不純物領域の下層のＰウエルの濃度が高いため、上記の離間距離によりスナップバック電圧を制御することは難しい。また、特許文献２の静電気保護素子は、コレクタとベースが隣接しており、コレクタとベースが短絡され、バイポーラ動作しないおそれがある。
　本技術は、このような状況を鑑みてなされたものであり、静電気に対する保護性能を向上させるようにするものである。
　本技術の第１の側面の静電気保護素子は、半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトとを備える。
　本技術の第２の側面の電子機器は、静電気保護素子を備える半導体装置を備え、前記静電気保護素子は、半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトとを備える。
　本技術の第１の側面又は第２の側面においては、コレクタコンタクトとベースコンタクトの間にリーク電流が流れ、第２の不純物領域の電位が上昇又は下降し、コレクタコンタクトとエミッタコンタクトとの間にコレクタ電流が流れる。
　本技術の第１の側面又は第２の側面によれば、静電気に対する保護性能が向上する。
静電気保護素子の例を模式的に示す断面図である。 図１の静電気保護素子の動作を説明するための図である。 本技術を適用した静電気保護素子の第１の実施の形態を模式的に示す断面図である。 図３の静電気保護素子の動作を説明するための図である。 本技術を適用した静電気保護素子の第２の実施の形態を模式的に示す断面図である。 図５の静電気保護素子の動作を説明するための図である。 図３の静電気保護素子の表面密度が高い場合の発熱分布及び電流密度分布を示す図である。 本技術を適用した静電気保護素子の第３の実施の形態を模式的に示す断面図及び平面図である。 図８の静電気保護素子の発熱分布及び電流密度分布を示す図である。 図３の静電気保護素子の表面密度が低い場合の発熱分布及び電流密度分布を示す図である。 本技術を適用した静電気保護素子の第４の実施の形態を模式的に示す断面図及び平面図である。 図１０の静電気保護素子の発熱分布及び電流密度分布を示す図である。 本技術を適用した静電気保護素子の第５の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第６の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第７の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第８の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第９の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第１０の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第１１の実施の形態を模式的に示す断面図である。 図１９の静電気保護素子の発熱分布を示す図である。 図１９の静電気保護素子の電流密度分布及び電界強度分布を示す図である。 撮像装置の構成例を示すブロック図である。
　以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
　１．ＢＪＴタイプの静電気保護素子の例
　２．第１の実施の形態（ＮＰＮ型の例）
　３．第２の実施の形態（ＰＮＰ型の例）
　４．第３の実施の形態（ＮＰＮ型の発熱対策の第１の例）
　５．第４の実施の形態（ＮＰＮ型の発熱対策の第２の例）
　６．第５の実施の形態（ＮＰＮ型の発熱対策の第３の例）
　７．第６の実施の形態（ＰＮＰ型の発熱対策の第１の例）
　８．第７の実施の形態（ＰＮＰ型の発熱対策の第２の例）
　９．第８の実施の形態（ＰＮＰ型の発熱対策の第３の例）
　１０．第９の実施の形態（マルチフィンガータイプの第１の例）
　１１．第１０の実施の形態（マルチフィンガータイプの第２の例）
　１２．第１１の実施の形態（ＮＰＮ型の発熱対策の第４の例）
　１３．変形例
　１４．その他
　＜＜１．ＢＪＴタイプの静電気保護素子の例＞＞
　まず、図１及び図２を参照して、ＢＪＴタイプの静電気保護素子の例について説明する。
　　＜静電気保護素子１の構成例＞
　図１は、ＢＪＴタイプの静電気保護素子１の構成例を模式的に示す断面図である。
　なお、以下、半導体基板１１の図内の上側の面をオモテ面と称し、下側の面を裏面と称する。これは、以降の図面についても同様である。
　また、図中の「Ｐ」及び「Ｎ」の記号は、それぞれＰ型不純物領域（Ｐ型半導体領域）及びＮ型不純物領域（Ｎ型半導体領域）を示している。さらに、「Ｐ＋」、「Ｐ－」、並びに、「Ｎ＋」、「Ｎ－」の記号の末尾の「＋」又は「－」は、Ｐ型不純物領域及びＮ型不純物領域の不純物濃度を示している。「＋」は不純物濃度が高いことを示し、「－」は不純物濃度が低いことを示している。「＋」及び「－」のいずれも付加されていない場合は、その中間の不純物濃度であることを示している。これは、以降の図面についても同様である。
　静電気保護素子１は、Ｎ型の半導体基板１１上に形成されている他の回路（不図示）とともに半導体装置を構成し、他の回路の少なくとも一部を静電気から保護する。
　静電気保護素子１は、半導体基板１１上に形成された、ボトムＰウエル（Bottom PWL）１２、Ｎウエル（ＮＷＬ）１３、コレクタコンタクト１４、Ｐウエル（ＰＷＬ）１５、ベースコンタクト１６、Ｐウエル（ＰＷＬ）１７、エミッタコンタクト１８、及び、トレンチ１９により構成される。
　ボトムＰウエル１２は、Ｐ型の不純物領域である。ボトムＰウエル１２は、Ｎウエル１３、Ｐウエル１５、及び、Ｐウエル１７より深い位置に形成され、Ｎウエル１３、Ｐウエル１５、及び、Ｐウエル１７の底面を少なくとも覆っている。
　Ｎウエル１３は、Ｎ型の不純物領域であり、ボトムＰウエル１２より高濃度である（不純物濃度が高い）。Ｎウエル１３は、半導体基板１１のオモテ面側に形成されている。
　コレクタコンタクト１４は、Ｎ型の不純物領域であり、Ｎウエル１３より高濃度である。コレクタコンタクト１４は、Ｎウエル１３内において、半導体基板１１のオモテ面側に形成されており、Ｎウエル１３より浅くかつ水平方向の面積が小さい。コレクタコンタクト１４は、静電気保護素子１を構成するＮＰＮ型のバイポーラトランジスタのコレクタ端子となり、例えば、グラウンドに接続される。
　Ｐウエル１５は、Ｐ型の不純物領域であり、ボトムＰウエル１２より高濃度、かつ、Ｎウエル１３と略同じ不純物濃度である。Ｐウエル１５は、半導体基板１１のオモテ面側に、Ｎウエル１３から水平方向に所定の間隔を空けた位置に形成されている。Ｐウエル１５は、Ｎウエル１３と略同じ深さである。
　ベースコンタクト１６は、Ｐ型の不純物領域であり、Ｐウエル１５より高濃度、かつ、コレクタコンタクト１４と略同じ不純物濃度である。ベースコンタクト１６は、Ｐウエル１５内において、半導体基板１１のオモテ面側に形成されており、Ｐウエル１５より浅くかつ水平方向の面積が小さい。また、ベースコンタクト１６は、コレクタコンタクト１４と略同じ深さである。ベースコンタクト１６は、静電気保護素子１を構成するバイポーラトランジスタのベース端子となり、例えば、負の電圧が印加される。
　Ｐウエル１７は、Ｐ型の不純物領域であり、ボトムＰウエル１２より高濃度、かつ、Ｎウエル１３及びＰウエル１５と略同じ不純物濃度である。Ｐウエル１７は、半導体基板１１のオモテ面側において、Ｎウエル１３に対してＰウエル１５と反対側に、Ｎウエル１３から水平方向に所定の間隔を空けた位置に形成されている。Ｐウエル１７は、Ｎウエル１３及びＰウエル１５と略同じ深さである。
　エミッタコンタクト１８は、Ｐ型の不純物領域であり、Ｐウエル１７より高濃度、かつ、コレクタコンタクト１４及びベースコンタクト１６と略同じ不純物濃度である。エミッタコンタクト１８は、Ｐウエル１７内において、半導体基板１１のオモテ面側に形成されており、Ｐウエル１７より浅くかつ水平方向の面積が小さい。また、エミッタコンタクト１８は、コレクタコンタクト１４及びベースコンタクト１６と略同じ深さである。エミッタコンタクト１８は、静電気保護素子１を構成するバイポーラトランジスタのエミッタ端子となり、例えば、ベースコンタクト１６とともに負の電圧が印加される。
　トレンチ１９は、コレクタコンタクト１４とベースコンタクト１６との間に形成されており、コレクタコンタクト１４とベースコンタクト１６の短絡を防止する。
　Ｎウエル１３及びコレクタコンタクト１４は、静電気保護素子１を構成するバイポーラトランジスタのコレクタを構成する。ボトムＰウエル１２、Ｐウエル１５、ベースコンタクト１６、及び、Ｐウエル１７は、静電気保護素子１を構成するバイポーラトランジスタのベースを構成する。エミッタコンタクト１８は、静電気保護素子１を構成するバイポーラトランジスタのエミッタを構成する。
　　＜静電気保護素子１の動作＞
　次に、図２を参照して、静電気保護素子１の動作について説明する。
　静電気によりベースコンタクト１６及びエミッタコンタクト１８に所定の値以上の大きな負の電圧が印加されると、ブレークダウンが発生し、図２のＡの矢印で示されるように、コレクタコンタクト１４、Ｎウエル１３、ボトムＰウエル１２、Ｐウエル１５、及び、ベースコンタクト１６の経路でリーク電流が流れる。
　このリーク電流によりＰウエル１７の電位が上昇し、所定の電位以上になると、エミッタコンタクト１８の負電荷が、Ｐウエル１７及びＮウエル１３を経由して、コレクタコンタクト１４に流れ込む。すなわち、静電気保護素子１を構成するバイポーラトランジスタがオンし（バイポーラ動作を開始し）、図２のＢの矢印で示されるように、コレクタコンタクト１４、Ｎウエル１３、Ｐウエル１７、及び、エミッタコンタクト１８の経路でコレクタ電流が流れる。これにより、静電気による過電流が、静電気保護素子１の保護対象となる回路に流れ込むことが防止され、当該回路が保護される。
　なお、コレクタ電流が流れ始めたときにベースコンタクト１６及びエミッタコンタクト１８に印加されている負の電圧値が、スナップバック電圧となる。
　なお、静電気保護素子１では、コレクタコンタクト１４とベースコンタクト１６が隣接しているため、上述したように、両者の間の短絡を防ぐためにトレンチ１９を設ける必要がある。
　また、図２のＡに示されるように、リーク電流がボトムＰウエル１２を経由するため、その電圧降下によりスナップバックが発生しやすくなる。従って、静電気保護素子１では、スナップバック電圧を大きくすることが難しい。
　＜＜２．第１の実施の形態＞＞
　次に、図３及び図４を参照して、本技術の第１の実施の形態について説明する。
　　＜静電気保護素子１０１の構成例＞
　図３は、本技術の第１の実施の形態である静電気保護素子１０１の構成例を模式的に示す断面図である。
　静電気保護素子１０１は、Ｎ型の半導体基板１１１上に形成されている他の回路（不図示）とともに半導体装置を構成し、他の回路の少なくとも一部を静電気から保護する。
　なお、静電気保護素子１０１の保護対象となる回路は、１つの素子のみからなる回路を含む。また、半導体基板１１１の不純物濃度は、例えば、１．０×１０14個／ｃｍ3程度とされる。
　静電気保護素子１０１は、半導体基板１１１上に形成された、ボトムＰウエル（Bottom PWL）１１２、Ｎウエル（ＮＷＬ）１１３、コレクタコンタクト１１４、Ｐウエル（ＰＷＬ）１１５、ベースコンタクト１１６、及び、エミッタコンタクト１１７により構成される。
　ボトムＰウエル１１２は、Ｐ型の不純物領域である。ボトムＰウエル１１２は、Ｎウエル１１３及びＰウエル１１５より深い位置に形成され、Ｎウエル１１３及びＰウエル１１５の底面を少なくとも覆っている。
　Ｎウエル１１３は、Ｎ型の不純物領域であり、ボトムＰウエル１１２より高濃度である。Ｎウエル１１３は、半導体基板１１１のオモテ面側に形成されている。
　コレクタコンタクト１１４は、Ｎ型の不純物領域であり、Ｎウエル１１３より高濃度である。コレクタコンタクト１１４は、Ｎウエル１１３内において、半導体基板１１１のオモテ面側に形成されており、Ｎウエル１１３より浅くかつ水平方向の面積が小さい。コレクタコンタクト１１４は、静電気保護素子１０１を構成するＮＰＮ型のバイポーラトランジスタのコレクタ端子となり、例えば、グラウンドに接続される。
　Ｐウエル１１５は、Ｐ型の不純物領域であり、ボトムＰウエル１１２より高濃度、かつ、Ｎウエル１１３と略同じ不純物濃度である。Ｐウエル１１５は、半導体基板１１１のオモテ面側に、Ｎウエル１１３との間に所定の幅の水平方向の間隙１１８を空けて形成されている。Ｐウエル１１５は、Ｎウエル１１３と略同じ深さである。
　ベースコンタクト１１６は、Ｐ型の不純物領域であり、Ｐウエル１１５より高濃度、かつ、コレクタコンタクト１１４と略同じ不純物濃度である。ベースコンタクト１１６は、Ｐウエル１１５内において、半導体基板１１１のオモテ面側に形成されており、Ｐウエル１１５より浅くかつ水平方向の面積が小さい。また、ベースコンタクト１１６は、コレクタコンタクト１１４と略同じ深さである。ベースコンタクト１１６は、静電気保護素子１０１を構成するバイポーラトランジスタのベース端子となり、例えば、負の電圧が印加される。
　エミッタコンタクト１１７は、Ｎ型の不純物領域であり、Ｐウエル１１５より高濃度、かつ、コレクタコンタクト１１４及びベースコンタクト１１６と略同じ不純物濃度である。エミッタコンタクト１１７は、Ｐウエル１１５内において、半導体基板１１１のオモテ面側、かつ、ベースコンタクト１１６よりコレクタコンタクト１１４に近い位置に、ベースコンタクト１１６と所定の間隔を空けて形成されている。エミッタコンタクト１１７は、Ｐウエル１１５より浅くかつ水平方向の面積が小さく、コレクタコンタクト１１４及びベースコンタクト１１６と略同じ深さである。エミッタコンタクト１１７は、静電気保護素子１０１を構成するバイポーラトランジスタのエミッタ端子となり、例えば、ベースコンタクト１１６とともに負の電圧が印加される。
　間隙１１８は、空乏層であり、Ｎウエル１１３とＰウエル１１５との間を隔てている。
　　＜静電気保護素子１０１の動作＞
　次に、図４を参照して、静電気保護素子１０１の動作について説明する。
　静電気によりベースコンタクト１１６及びエミッタコンタクト１１７に所定の値以上の大きな負の電圧が印加されると、ブレークダウンが発生し、図４のＡの矢印で示されるように、コレクタコンタクト１１４、Ｎウエル１１３、Ｐウエル１１５、及び、ベースコンタクト１１６の経路でリーク電流が流れる。
　このリーク電流によりＰウエル１１５の電位が上昇し、所定の電位以上になると、エミッタコンタクト１１７の負電荷が、Ｐウエル１１５及びＮウエル１１３を経由して、コレクタコンタクト１１４に流れ込む。すなわち、静電気保護素子１０１を構成するバイポーラトランジスタがオンし（バイポーラ動作を開始し）、図４のＢの矢印で示されるように、コレクタコンタクト１１４、Ｎウエル１１３、Ｐウエル１１５、及び、エミッタコンタクト１１７の経路でコレクタ電流が流れる。これにより、静電気による過電流が、静電気保護素子１０１の保護対象となる回路に流れ込むことが防止され、当該回路が保護される。
　なお、コレクタ電流が流れ始めたときにベースコンタクト１１６及びエミッタコンタクト１１７に印加されている負の電圧値が、スナップバック電圧となる。
　静電気保護素子１０１は、図１の静電気保護素子１と比較して静電気に対する保護性能等が向上する。
　具体的には、静電気保護素子１０１では、コレクタコンタクト１１４とベースコンタクト１１６の間にエミッタコンタクト１１７が配置されているため、コレクタコンタクト１１４とベースコンタクト１１６の短絡が発生しにくい。従って、図１の静電気保護素子１０１のように、コレクタコンタクト１１４とベースコンタクト１１６の間にトレンチを設ける必要がない。これにより、製造工程が削減され、製造コストが低下する。
　また、図４のＡに示されるように、リーク電流がボトムＰウエル１１２を経由しないため、抵抗値が小さくなり、その結果、スナップバック電圧を大きくすることができる。従って、静電気保護素子１０１は、静電気保護素子１より高耐圧の回路に適用することができる。また、間隙１１８の幅により、スナップバック電圧を適切な値に調整することができる。
　さらに、リーク電流がボトムＰウエル１１２を経由しないため、静電気保護素子１０１は、ボトムＰウエル１１２を備えていない半導体装置にも適用することができる。
　＜＜３．第２の実施の形態＞＞
　次に、図５及び図６を参照して、本技術の第２の実施の形態について説明する。第２の実施の形態は、第１の実施の形態の不純物領域の極性を逆にしたものである。
　　＜静電気保護素子２０１の構成例＞
　図５は、本技術の第２の実施の形態である静電気保護素子２０１の構成例を模式的に示す断面図である。
　静電気保護素子２０１は、半導体基板２１１上に形成された、ボトムＰウエル（Bottom PWL）２１２、Ｐウエル（ＰＷＬ）２１３、コレクタコンタクト２１４、Ｎウエル（ＮＷＬ）２１５、ベースコンタクト２１６、及び、エミッタコンタクト２１７により構成される。なお、半導体基板２１１の不純物濃度は、例えば、１．０×１０14個／ｃｍ3程度とされる。
　ボトムＰウエル２１２は、Ｐ型の不純物領域である。ボトムＰウエル２１２は、Ｐウエル２１３及びＮウエル２１５より深い位置に形成され、Ｐウエル２１３及びＮウエル２１５の底面を少なくとも覆っている。
　Ｐウエル２１３は、Ｐ型の不純物領域であり、ボトムＰウエル２１２より高濃度である。Ｐウエル２１３は、半導体基板２１１のオモテ面側に形成されている。
　コレクタコンタクト２１４は、Ｐ型の不純物領域であり、Ｐウエル２１３より高濃度である。コレクタコンタクト２１４は、Ｐウエル２１３内において、半導体基板２１１のオモテ面側に形成されており、Ｐウエル２１３より浅くかつ水平方向の面積が小さい。コレクタコンタクト２１４は、静電気保護素子２０１を構成するＰＮＰ型のバイポーラトランジスタのコレクタ端子となり、例えば、負の電圧が印加される。
　Ｎウエル２１５は、Ｎ型の不純物領域であり、ボトムＰウエル２１２より高濃度、かつ、Ｐウエル２１３と略同じ不純物濃度である。Ｎウエル２１５は、半導体基板２１１のオモテ面側に、Ｐウエル２１３との間に所定の幅の水平方向の間隙２１８を空けて形成されおり、Ｐウエル２１３と略同じ深さである。
　ベースコンタクト２１６は、Ｎ型の不純物領域であり、Ｎウエル２１５より高濃度、かつ、コレクタコンタクト２１４と略同じ不純物濃度である。ベースコンタクト２１６は、Ｎウエル２１５内において、半導体基板２１１のオモテ面側に形成されており、Ｎウエル２１５より浅くかつ水平方向の面積が小さい。また、ベースコンタクト２１６は、コレクタコンタクト２１４と略同じ深さである。ベースコンタクト２１６は、静電気保護素子２０１を構成するバイポーラトランジスタのベース端子となり、例えば、グラウンドに接続される。
　エミッタコンタクト２１７は、Ｐ型の不純物領域であり、Ｎウエル２１５より高濃度、かつ、コレクタコンタクト２１４及びベースコンタクト２１６と略同じ不純物濃度である。エミッタコンタクト２１７は、Ｎウエル２１５内において、半導体基板２１１のオモテ面側、かつ、ベースコンタクト２１６よりコレクタコンタクト２１４に近い位置に、ベースコンタクト２１６と所定の間隔を空けて形成されている。エミッタコンタクト２１７は、Ｎウエル２１５より浅くかつ水平方向の面積が小さく、コレクタコンタクト２１４及びベースコンタクト２１６と略同じ深さである。エミッタコンタクト２１７は、静電気保護素子２０１を構成するバイポーラトランジスタのエミッタ端子となり、例えば、グラウンドに接続される。
　間隙２１８は、空乏層であり、Ｐウエル２１３とＮウエル２１５との間を隔てている。
　　＜静電気保護素子２０１の動作＞
　次に、図６を参照して、静電気保護素子２０１の動作について説明する。
　静電気によりコレクタコンタクト２１４に所定の値以上の大きな負の電圧が印加されると、ブレークダウンが発生し、図６のＡの矢印で示されるように、ベースコンタクト２１６、Ｎウエル２１５、Ｐウエル２１３、及び、コレクタコンタクト２１４の経路でリーク電流が流れる。
　このリーク電流によりＮウエル２１５の電位が降下し、所定の電位以下になると、エミッタコンタクト２１７の正電荷が、Ｎウエル２１５及びＰウエル２１３を経由して、コレクタコンタクト２１４に流れ込む。すなわち、静電気保護素子２０１を構成するバイポーラトランジスタがオンし（バイポーラ動作を開始し）、図６のＢの矢印で示されるように、エミッタコンタクト２１７、Ｎウエル２１５、Ｐウエル２１３、及び、コレクタコンタクト２１４の経路でコレクタ電流が流れる。これにより、静電気による過電流が、静電気保護素子２０１の保護対象となる回路に流れ込むことが防止され、当該回路が保護される。
　なお、上述したコレクタ電流が流れ始めたときにコレクタコンタクト２１４に印加されている負の電圧値が、スナップバック電圧となる。
　静電気保護素子２０１は、静電気保護素子１０１の不純物領域の極性を逆にしたものであり、静電気保護素子１０１と同様の作用効果を奏することができる。
　＜＜４．第３の実施の形態＞＞
　次に、図７乃至図９を参照して、本技術の第３の実施の形態について説明する。
　図７は、静電気保護素子１０１（主にＮウエル１１３及びＰウエル１１５）の表面の不純物濃度（以下、表面濃度と称する）が高い場合の発熱分布と電流密度分布の例を示している。具体的には、図７のＡは、静電気保護素子１０１のバイポーラ動作時の発熱分布を示し、発熱量が大きい（温度が高い）部分ほど明るくなり、発熱量が小さい（温度が低い）部分ほど暗くなっている。図７のＢは、静電気保護素子１０１のバイポーラ動作時の電流密度分布を示し、電流密度が高いほど暗くなり、電流密度が低いほど明るくなっている。また、図内の点線は、Ｎウエル１１３とＰウエル１１５の領域を示している。
　図７のＢの矢印で示されるように、静電気保護素子１０１の表面濃度が高い場合、コレクタコンタクト１１４とエミッタコンタクト１１７との間において、静電気保護素子１０１の表面付近を多くの電流が流れる。特に、図７のＡ及びＢの矢印で示されるように、間隙１１８の表面付近に電流が集中し、発熱量が大きくなる。例えば、図７のＡの矢印付近の発熱量の最大値は、９．９×１０12Ｗ／ｃｍ3に達する。
　その結果、静電気保護素子１０１の熱破壊のリスクが高くなる。そのため、静電気保護素子１０１の表面付近の電流の集中が緩和するように対策することが望ましい。
　　＜静電気保護素子１０１ａの構成例＞
　図８は、静電気保護素子の表面付近の電流の集中が緩和するように対策を施した静電気保護素子１０１ａの構成例を模式的に示している。図８のＡは、静電気保護素子１０１ａの断面図であり、図８のＢは、静電気保護素子１０１ａの平面図である。
　なお、図８のＢには、２つの静電気保護素子１０１ａが図示されている。また、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子１０１ａは、静電気保護素子１０１と比較して、不純物領域１５１が形成されている点が異なる。
　不純物領域１５１は、Ｐ型の不純物領域であり、エミッタコンタクト１１７と同程度又はそれ以上の不純物濃度である。不純物領域１５１は、Ｐウエル１１５内において、半導体基板１１１のオモテ面側、かつ、エミッタコンタクト１１７よりコレクタコンタクト１１４に近い位置に形成されている。不純物領域１５１は、Ｐウエル１１５より浅くかつ水平方向の面積が小さく、エミッタコンタクト１１７と略同じ深さである。
　なお、図８のＢには、２つの静電気保護素子１０１ａ間でベースコンタクト１１６を共有する構成例が示されている。
　具体的には、Ｎウエル１１３の周囲は間隙１１８により囲まれており、間隙１１８の周囲はＰウエル１１５により囲まれている。コレクタコンタクト１１４は、Ｎウエル１１３の略中央に配置されている。ベースコンタクト１１６は、Ｐウエル１１５内において、隣接する２つの間隙１１８の間の略中央に配置されている。エミッタコンタクト１１７は、ベースコンタクト１１６の左右に、ベースコンタクト１１６と所定の間隔を空けて配置されている。不純物領域１５１は、エミッタコンタクト１１７と間隙１１８の間に配置されている。
　なお、不純物領域１５１は、エミッタコンタクト１１７と接していてもよいし、接していなくてもよい。また、不純物領域１５１は、間隙１１８と接していてもよいし、接していなくてもよい。
　図９は、図７と同様に、静電気保護素子１０１ａの発熱分布と電流密度分布の例を示している。
　不純物領域１５１を設けることにより、図９のＢの矢印で示されるように、Ｎウエル１１３及びＰウエル１１５の深い位置から、エミッタコンタクト１１７にコレクタ電流が回り込むようになる。これにより、図９のＡに示されるように、図７のＡと比較して、発熱部分が分散する。例えば、発熱量の最大値は、５．６×１０11Ｗ／ｃｍ3まで低下する。
　その結果、静電気保護素子１０１ａの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ａを小型化することが可能になる。
　＜＜５．第４の実施の形態＞＞
　次に、図１０乃至図１２を参照して、本技術の第４の実施の形態について説明する。
　図１０の上側の図は、図７のＡと同様の図であり、静電気保護素子１０１の表面濃度が低い場合の発熱分布を示している。図１０の下側の図は、上側の図の矢印で示される部分（コレクタコンタクト１１４の右下隅付近）の拡大図を示している。
　静電気保護素子１０１の表面濃度が低い場合、静電気保護素子１０１の表面は電流が流れにくいため、Ｎウエル１１３及びＰウエル１１５の表面から少し離れた領域を電流が流れるようになる。特に、図１０の拡大図に示されるように、コレクタコンタクト１１４の底面付近に電流が集中し、発熱量が大きくなる。例えば、発熱量の最大値は、４．０×１０11Ｗ／ｃｍ3に達する。
　その結果、静電気保護素子１０１の熱破壊のリスクが高くなる。そのため、静電気保護素子１０１のコレクタコンタクト１１４の底面付近の電流の集中を緩和するように対策することが望ましい。
　　＜静電気保護素子１０１ｂの構成例＞
　図１１は、コレクタコンタクト１１４の底面付近の電流の集中を緩和するように対策を施した静電気保護素子１０１ｂの構成例を模式的に示している。図１１のＡは、静電気保護素子１０１ｂの断面図であり、図１１のＢは、静電気保護素子１０１ｂの平面図である。
　なお、図１１のＢには、２つの静電気保護素子１０１ｂが図示されている。また、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子１０１ｂは、静電気保護素子１０１と比較して、不純物領域１５２が形成されている点が異なる。
　不純物領域１５２は、Ｎ型の不純物領域であり、コレクタコンタクト１１４と同程度又はそれ以上の不純物濃度である。不純物領域１５２は、Ｎウエル１１３内において、半導体基板１１１のオモテ面側、かつ、コレクタコンタクト１１４よりエミッタコンタクト１１７に近い位置に、コレクタコンタクト１１４と水平方向に所定の間隔を空けて形成されている。例えば、コレクタコンタクト１１４と不純物領域１５２とは、拡散工程で接触しない程度に水平方向に離れた位置に配置されている。不純物領域１５２は、Ｎウエル１１３より浅くかつ水平方向の面積が小さく、コレクタコンタクト１１４と略同じ深さである。
　なお、不純物領域１５２は、間隙１１８と接していてもよいし、接していなくてもよい。
　図１２は、図１０と同様に、静電気保護素子１０１ｂの発熱分布の例を示している。
　図１０の例と比較して、図１２の点線の楕円で囲まれた部分に示されるように、コレクタコンタクト１１４と隣接する部分においてＮウエル１１３の表面が発熱している。これは、不純物領域１５２を設けることにより、コレクタコンタクト１１４からＮウエル１１３の表面に流れ込む電流が大きくなるからである。これにより、図１２の拡大図に示されるように、図１０の拡大図と比較して、コレクタコンタクト１１４の底面付近の発熱部分が分散する。例えば、発熱量の最大値は、３．５×１０11Ｗ／ｃｍ3まで低下する。
　その結果、静電気保護素子１０１ｂの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ｂを小型化することが可能になる。
　＜＜６．第５の実施の形態＞＞
　次に、図１３を参照して、本技術の第５の実施の形態について説明する。第５の実施の形態は、第３の実施の形態と第４の実施の形態を組み合わせたものである。
　　＜静電気保護素子１０１ｃの構成例＞
　図１３は、本技術の第５の実施の形態である静電気保護素子１０１ｃの構成例を模式的に示す断面図及び平面図である。なお、図中、図８の静電気保護素子１０１ａ及び図１１の静電気保護素子１０１ｂと対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子１０１ｃは、静電気保護素子１０１ａの不純物領域１５１、及び、静電気保護素子１０１ｂの不純物領域１５２の両方を備える。
　これにより、コレクタ電流がより分散して流れるため、発熱部分がより分散する。その結果、静電気保護素子１０１ｃの熱破壊のリスクがさらに低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ｃをさらに小型化することが可能になる。
　＜＜７．第６の実施の形態＞＞
　次に、図１４を参照して、本技術の第６の実施の形態について説明する。第６の実施の形態は、第３の実施の形態の不純物領域の極性を逆にしたものである。
　　＜静電気保護素子２０１ａの構成例＞
　図１４は、本技術の第６の実施の形態である静電気保護素子２０１ａの構成例を模式的に示している。図１４のＡは、静電気保護素子２０１ａの断面図であり、図１４のＢは、静電気保護素子２０１ａの平面図である。
　なお、図１４のＢには、２つの静電気保護素子２０１ａが図示されている。また、図中、図５の静電気保護素子２０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子２０１ａは、静電気保護素子２０１と比較して、不純物領域２５１が形成されている点が異なる。
　不純物領域２５１は、Ｎ型の不純物領域であり、エミッタコンタクト２１７と同程度又はそれ以上の不純物濃度である。不純物領域２５１は、Ｎウエル１１３内において、半導体基板１１１のオモテ面側、かつ、エミッタコンタクト２１７よりコレクタコンタクト２１４に近い位置に形成されている。不純物領域２５１は、Ｎウエル２１５より浅くかつ水平方向の面積が小さく、エミッタコンタクト２１７と略同じ深さである。
　なお、図１４のＢには、２つの静電気保護素子２０１ａ間でコレクタコンタクト２１４を共有する構成例が示されている。
　具体的には、Ｎウエル２１５の周囲は間隙２１８により囲まれており、間隙２１８の周囲はＰウエル２１３により囲まれている。コレクタコンタクト２１４は、Ｐウエル２１３内において、隣接する２つの間隙２１８の間の略中央に配置されている。Ｎウエル２１５内において、コレクタコンタクト２１４から遠い方から順に、ベースコンタクト２１６、エミッタコンタクト２１７、及び、不純物領域２５１が左右に並ぶように配置されている。ベースコンタクト２１６と間隙２１８の間、及び、ベースコンタクト２１６とエミッタコンタクト２１７の間には、隙間が設けられている。
　なお、不純物領域２５１は、エミッタコンタクト２１７と接していてもよいし、接していなくてもよい。また、不純物領域２５１は、間隙２１８と接していてもよいし、接していなくてもよい。
　静電気保護素子２０１ａは、図８の静電気保護素子１０１ａの不純物領域の極性を逆にしたものであり、静電気保護素子１０１ａと同様の作用効果を奏することができる。すなわち、静電気保護素子２０１ａの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子２０１ａを小型化することが可能になる。
　＜＜８．第７の実施の形態＞＞
　次に、図１５を参照して、本技術の第７の実施の形態について説明する。第７の実施の形態は、第４の実施の形態の不純物領域の極性を逆にしたものである。
　　＜静電気保護素子２０１ｂの構成例＞
　図１５は、本技術の第７の実施の形態である静電気保護素子２０１ｂの構成例を模式的に示している。図１５のＡは、静電気保護素子２０１ｂの断面図であり、図１５のＢは、静電気保護素子２０１ｂの平面図である。
　なお、図１５のＢには、２つの静電気保護素子２０１ｂが図示されている。また、図中、図５の静電気保護素子２０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子２０１ｂは、静電気保護素子２０１と比較して、不純物領域２５２が形成されている点が異なる。
　不純物領域２５２は、Ｐ型の不純物領域であり、コレクタコンタクト２１４と同程度又はそれ以上の不純物濃度である。不純物領域２５１は、Ｐウエル１２１３内において、半導体基板２１１のオモテ面側、かつ、コレクタコンタクト２１４よりエミッタコンタクト２１７に近い位置に、コレクタコンタクト２１４と水平方向に所定の間隔を空けて形成されている。例えば、コレクタコンタクト２１４と不純物領域２５２とは、拡散工程で接触しない程度に水平方向に離れた位置に配置されている。不純物領域２５２は、Ｐウエル２１３より浅くかつ水平方向の面積が小さく、コレクタコンタクト２１４と略同じ深さである。
　なお、不純物領域２５２は、間隙２１８と接していてもよいし、接していなくてもよい。
　静電気保護素子２０１ｂは、図１１の静電気保護素子１０１ｂの不純物領域の極性を逆にしたものであり、静電気保護素子１０１ｂと同様の作用効果を奏することができる。すなわち、静電気保護素子２０１ｂの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子２０１ｂを小型化することが可能になる。
　＜＜９．第８の実施の形態＞＞
　次に、図１６を参照して、本技術の第８の実施の形態について説明する。第８の実施の形態は、第６の実施の形態と第７の実施の形態を組み合わせたものである。
　　＜静電気保護素子２０１ｃの構成例＞
　図１６は、本技術の第８の実施の形態である静電気保護素子２０１ｃの構成例を模式的に示す断面図及び平面図である。なお、図中、図１４の静電気保護素子２０１ａ及び図１５の静電気保護素子２０１ｂと対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子２０１ｃは、静電気保護素子２０１ａの不純物領域２５１、及び、静電気保護素子２０１ｂの不純物領域２５２の両方を備える。
　これにより、コレクタ電流がより分散して流れるため、発熱部分がより分散する。その結果、静電気保護素子２０１ｃの熱破壊のリスクがさらに低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子２０１ｃをさらに小型化することが可能になる。
　＜＜１０．第９の実施の形態＞＞
　次に、図１７を参照して、本技術の第９の実施の形態について説明する。
　第９の実施の形態は、図３の静電気保護素子１０１をマルチフィンガー（マルチエミッタ）により構成したものである。
　　＜静電気保護素子１０１ｄの構成例＞
　図１７は、本技術の第９の実施の形態である静電気保護素子１０１ｄの構成例を模式的に示す平面図である。
　なお、図１７には、２つの静電気保護素子１０１ｄが図示されている。また、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　Ｎウエル１１３の周囲は間隙１１８により囲まれており、間隙１１８の周囲はＰウエル１１５により囲まれている。コレクタコンタクト１１４は、Ｎウエル１１３の略中央に配置されている。ベースコンタクト１１６は、Ｐウエル１１５内において、２つの間隙１１８の周囲の一部を囲むように配置されている。エミッタコンタクト１１７は、Ｐウエル１１５内において、隣接する２つの間隙１１８の間の略中央に配置されている。
　ベースコンタクト１１６及びエミッタコンタクト１１７は、２つの静電気保護素子１０１ｄにより共有される。
　＜＜１１．第１０の実施の形態＞＞
　次に、図１８を参照して、本技術の第１０の実施の形態について説明する。
　第１０の実施の形態は、図１３の静電気保護素子１０１ｃをマルチフィンガー（マルチエミッタ）により構成したものである。
　　＜静電気保護素子１０１ｅの構成例＞
　図１８は、本技術の第１０の実施の形態である静電気保護素子１０１ｅの構成例を模式的に示す平面図である。
　なお、図１８には、２つの静電気保護素子１０１ｅが図示されている。また、図中、図１３の静電気保護素子１０１ｃ及び図１７の静電気保護素子１０１ｄと対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子１０１ｅは、静電気保護素子１０１ｄと比較して、不純物領域１５１及び不純物領域１５２が設けられている点が異なる。
　不純物領域１５１は、エミッタコンタクト１１７の周囲を囲んでいる。不純物領域１５１の周囲は、Ｐウエル１１５により囲まれている。
　不純物領域１５２は、Ｎウエル１１３の周囲を囲んでいる。不純物領域１５２の周囲は、間隙１１８により囲まれている。
　＜＜１２．第１１の実施の形態＞＞
　次に、図１９乃至図２１を参照して、本技術の第１１の実施の形態について説明する。
　　＜静電気保護素子１０１ｆの構成例＞
　図１９は、静電気保護素子の表面付近の電流の集中が緩和するように対策を施した静電気保護素子１０１ａの構成例を模式的に示している。
　なお、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
　静電気保護素子１０１ｆは、静電気保護素子１０１と比較して、不純物領域１５３が形成されている点が異なる。
　不純物領域１５３は、Ｐ型の不純物領域であり、Ｎウエル１１２と同程度の濃度、かつ、コレクタコンタクト１１４より低濃度の不純物濃度である。不純物領域１５３は、コレクタコンタクト１１４とボトムＰウエル１１２との間に形成され、不純物領域１５３の底面及びボトムＰウエル１１２の表面に接している。不純物領域１５３の水平方向の面積は、コレクタコンタクト１１１の水平方向の面積以下である。従って、コレクタコンタクト１１４の底面の全部又は一部（コレクタコンタクト１１４の底面の少なくとも一部）が、不純物領域１５３により覆われる。
　図２０は、図７のＡと同様に、静電気保護素子１０１ｆのバイポーラ動作時の発熱分布の例を示している。図内の点線は、Ｎウエル１１３及び不純物領域１１３とＰウエル１１５の領域を示している。図２１のＡは、図７のＢと同様に、静電気保護素子１０１ｆのバイポーラ動作時の電流密度分布の例を示している。図２１のＢは、静電気保護素子１０１ｆのバイポーラ動作時の電界強度分布の例を示し、電界強度が高いほど暗くなり、電界強度が低いほど明るくなっている。
　不純物領域１５３が形成されることにより、図２１のＡ及びＢに示されるように、バイポーラ動作時に電流と電界とが異なる部分で集中する。具体的には、電流はＮウエル１１３の表面付近に集中するが、電界はＮウエル１１３の底面付近に集中する。これにより、発熱部分（電流×電界）が分散され、例えば、発熱量の最大値が、２．３×１０11Ｗ／ｃｍ3まで低下する。
　その結果、静電気保護素子１０１ｆの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ｆを小型化することが可能になる。
　なお、図示は省略するが、例えば、図５の静電気保護素子２０１において、コレクタコンタクト２１４とボトムＰウエル２１２との間に、図１９の静電気保護素子１０１ｆの不純物領域１５３と同様に、Ｎ型の不純物領域を設けるようにするようにしてもよい。
　＜＜１３．変形例＞＞
　例えば、Ｎ型の半導体基板及びＰ型のボトムＰウエルの代わりに、Ｐ型の半導体基板及びＮ型のボトムＮウエルを用いることも可能である。
　また、本技術の各実施の形態は、可能な範囲で組み合わせることが可能である。
　＜＜１４．その他＞＞
　　＜適用例＞
　上述した静電気保護素子は、例えば、静電気の保護が必要な半導体装置を備える各種の電子機器に適用することが可能である。
　図２２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　図２２に示される撮像装置５０１は、光学系５０２、シャッタ装置５０３、固体撮像素子５０４、駆動回路５０５、信号処理回路５０６、モニタ５０７、およびメモリ５０８を備え、静止画像および動画像を撮像可能である。
　光学系５０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子５０４に導き、固体撮像素子５０４の受光面に結像させる。
　シャッタ装置５０３は、光学系５０２および固体撮像素子５０４の間に配置され、駆動回路５０５の制御に従って、固体撮像素子５０４への光照射期間および遮光期間を制御する。
　固体撮像素子５０４は、光学系５０２およびシャッタ装置５０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子５０４に蓄積された信号電荷は、駆動回路５０５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路５０５は、固体撮像素子５０４の転送動作、および、シャッタ装置５０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子５０４およびシャッタ装置５０３を駆動する。
　信号処理回路５０６は、固体撮像素子５０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路５０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ５０７に供給されて表示されたり、メモリ５０８に供給されて記憶（記録）されたりする。
　例えば、上述したいずれかの実施の形態の静電気保護素子を半導体装置である固体撮像素子５０４に適用することが可能である。また、例えば、制御回路５０５及び信号処理回路５０６にも、上述した実施の形態の静電気保護素子を適用することが可能である。
　　＜構成の組み合わせ例＞
　また、例えば、本技術は、以下のような構成も取ることができる。
（１）
　半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、
　前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、
　前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
　前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
　前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
　を備える静電気保護素子。
（２）
　前記第２の不純物領域内の前記所定面側において、前記エミッタコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の第３の不純物領域を
　さらに備える前記（１）に記載の静電気保護素子。
（３）
　前記第１の不純物領域内の前記所定面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の第４の不純物領域を
　さらに備える前記（２）に記載の静電気保護素子。
（４）
　前記第３の不純物領域は、前記エミッタコンタクトと略同じ深さである
　前記（２）又は（３）に記載の静電気保護素子。
（５）
　前記第３の不純物領域の不純物濃度は、前記エミッタコンタクト以上である
　前記（２）乃至（４）のいずれかに記載の静電気保護素子。
（６）
　前記第１の不純物領域の前記所定面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記第１の不純物領域より高濃度の前記第１の導電型の第４の不純物領域を
　さらに備える前記（１）に記載の静電気保護素子。
（７）
　前記第４の不純物領域は、前記コレクタコンタクトと略同じ深さである
　前記（６）に記載の静電気保護素子。
（８）
　前記第４の不純物領域の不純物濃度は、前記コレクタコンタクト以上である
　前記（６）又は（７）に記載の静電気保護素子。
（９）
　前記コレクタコンタクトと前記第４の不純物領域とは、水平方向に離れた位置に配置されている
　前記（６）乃至（８）のいずれかに記載の静電気保護素子。
（１０）
　前記第１の不純物領域と前記第２の不純物領域とが略同じ深さである
　前記（１）乃至（９）のいずれかに記載の静電気保護素子。
（１１）
　前記半導体基板の前記第１の不純物領域及び前記第２の不純物領域より深い位置において前記第１の不純物領域の底面及び前記第２の不純物領域の底面を少なくとも覆い、前記第１の不純物領域及び前記第２の不純物領域より低濃度の第５の不純物領域を
　さらに備える前記（１）乃至（１０）のいずれかに記載の静電気保護素子。
（１２）
　前記コレクタコンタクトと前記第５の不純物領域との間に形成され、前記コレクタコンタクトの底面の少なくとも一部を覆い、前記コレクタコンタクトより低濃度かつ前記第２の導電型の第６の不純物領域を
　さらに備える前記（１１）に記載の静電気保護素子。
（１３）
　静電気保護素子を備える半導体装置を
　備え、
　前記静電気保護素子は、
　　半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、
　　前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、
　　前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
　　前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
　　前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
　を備える電子機器。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　１０１乃至１０１ｆ　静電気保護素子，　１１１　半導体基板，　１１２　ボトムＰウエル，　１１３　Ｎウエル，　１１４　コレクタコンタクト，　１１５　Ｐウエル，　１１６　ベースコンタクト，　１１７　エミッタコンタクト，　１１８　間隙，　１５１，１５２，１５６　不純物領域，　２０１乃至２０１ｃ　静電気保護素子，　２１１　半導体基板，　２１２　ボトムＰウエル，　２１３　Ｐウエル，　２１４　コレクタコンタクト，　２１５　Ｎウエル，　２１６　ベースコンタクト，　２１７　エミッタコンタクト，　２１８　間隙，　２５１，２５２　不純物領域，　５０１　撮像装置，　５０４　固体撮像素子

Claims (13)

  1. 　半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、
    　前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、
    　前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
    　前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
    　前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
    　を備える静電気保護素子。
  2. 　前記第２の不純物領域内の前記所定面側において、前記エミッタコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の第３の不純物領域を
    　さらに備える請求項１に記載の静電気保護素子。
  3. 　前記第１の不純物領域内の前記所定面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の第４の不純物領域を
    　さらに備える請求項２に記載の静電気保護素子。
  4. 　前記第３の不純物領域は、前記エミッタコンタクトと略同じ深さである
    　請求項２に記載の静電気保護素子。
  5. 　前記第３の不純物領域の不純物濃度は、前記エミッタコンタクト以上である
    　請求項２に記載の静電気保護素子。
  6. 　前記第１の不純物領域の前記所定面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記第１の不純物領域より高濃度の前記第１の導電型の第４の不純物領域を
    　さらに備える請求項１に記載の静電気保護素子。
  7. 　前記第４の不純物領域は、前記コレクタコンタクトと略同じ深さである
    　請求項６に記載の静電気保護素子。
  8. 　前記第４の不純物領域の不純物濃度は、前記コレクタコンタクト以上である
    　請求項６に記載の静電気保護素子。
  9. 　前記コレクタコンタクトと前記第４の不純物領域とは、水平方向に離れた位置に配置されている
    　請求項６に記載の静電気保護素子。
  10. 　前記第１の不純物領域と前記第２の不純物領域とが略同じ深さである
    　請求項１に記載の静電気保護素子。
  11. 　前記半導体基板の前記第１の不純物領域及び前記第２の不純物領域より深い位置において前記第１の不純物領域の底面及び前記第２の不純物領域の底面を少なくとも覆い、前記第１の不純物領域及び前記第２の不純物領域より低濃度の第５の不純物領域を
    　さらに備える請求項１に記載の静電気保護素子。
  12. 　前記コレクタコンタクトと前記第５の不純物領域との間に形成され、前記コレクタコンタクトの底面の少なくとも一部を覆い、前記コレクタコンタクトより低濃度かつ前記第２の導電型の第６の不純物領域を
    　さらに備える請求項１に記載の静電気保護素子。
  13. 　静電気保護素子を備える半導体装置を
    　備え、
    　前記静電気保護素子は、
    　　半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、
    　　前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、
    　　前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
    　　前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
    　　前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
    　を備える電子機器。
PCT/JP2019/016580 2018-05-01 2019-04-18 静電気保護素子及び電子機器 WO2019211989A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980027850.1A CN112041981B (zh) 2018-05-01 2019-04-18 静电保护元件和电子设备
US17/050,046 US11581301B2 (en) 2018-05-01 2019-04-18 Electrostatic protective element and electronic device
DE112019002249.0T DE112019002249T5 (de) 2018-05-01 2019-04-18 Elektrostatisches schutzelement und elektronische vorrichtung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-088013 2018-05-01
JP2018088013 2018-05-01
JP2018232225A JP7258533B2 (ja) 2018-05-01 2018-12-12 静電気保護素子及び電子機器
JP2018-232225 2018-12-12

Publications (1)

Publication Number Publication Date
WO2019211989A1 true WO2019211989A1 (ja) 2019-11-07

Family

ID=68386391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/016580 WO2019211989A1 (ja) 2018-05-01 2019-04-18 静電気保護素子及び電子機器

Country Status (1)

Country Link
WO (1) WO2019211989A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335634A (ja) * 2003-05-06 2004-11-25 Toshiba Corp Ｅｓｄ保護ダイオード
JP2010177434A (ja) * 2009-01-29 2010-08-12 Seiko Instruments Inc 半導体装置
JP2013191767A (ja) * 2012-03-14 2013-09-26 Sharp Corp Ｅｓｄ保護トランジスタ素子
US20140225157A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for ESD Structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335634A (ja) * 2003-05-06 2004-11-25 Toshiba Corp Ｅｓｄ保護ダイオード
JP2010177434A (ja) * 2009-01-29 2010-08-12 Seiko Instruments Inc 半導体装置
JP2013191767A (ja) * 2012-03-14 2013-09-26 Sharp Corp Ｅｓｄ保護トランジスタ素子
US20140225157A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for ESD Structures

Similar Documents

Publication Publication Date Title
US7227199B2 (en) Image sensor and method of manufacturing the same
US7348615B2 (en) Image pickup device and camera for converting charges into voltage
JP5230058B2 (ja) 固体撮像装置およびカメラ
JP4209432B2 (ja) 静電破壊保護装置
JP6406585B2 (ja) 撮像装置
US20210020673A1 (en) Solid-state imaging apparatus
JP7361452B2 (ja) 撮像装置およびカメラ
US20100327390A1 (en) Back-illuminated image sensor with electrically biased conductive material and backside well
JP7258533B2 (ja) 静電気保護素子及び電子機器
JP3727639B2 (ja) 固体撮像装置
US9281340B2 (en) Manufacturing method for photoelectric conversion apparatus and photoelectric conversion apparatus
US20100327391A1 (en) Back-illuminated image sensor with electrically biased frontside and backside
US8125041B2 (en) Semiconductor device
WO2019211989A1 (ja) 静電気保護素子及び電子機器
JP2005166731A (ja) 固体撮像装置
JP2016018823A (ja) 固体撮像装置の製造方法
US20100308384A1 (en) Metal oxide semiconductor (mos) solid state imaging device that includes a surface layer formed by implanting a high concentration of impurity during creation of a photodiode, and manufacturing method thereof
US20030052349A1 (en) CMOS pixel design for minimization of defect-induced leakage current
JP2006147758A (ja) 固体撮像装置およびその製造方法
JP4487365B2 (ja) 固体撮像素子
JP2005302909A (ja) 固体撮像素子及びその製造方法
CN100433349C (zh) 有源像素传感器
KR101209505B1 (ko) 이미지 센서 및 그 제조 방법
JP4779575B2 (ja) 固体撮像素子
JP2014011295A (ja) 半導体受光装置、照度センサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19796146

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19796146

Country of ref document: EP

Kind code of ref document: A1