WO2019188368A1 - 電力バッファ装置 - Google Patents

電力バッファ装置 Download PDF

Info

Publication number
WO2019188368A1
WO2019188368A1 PCT/JP2019/010662 JP2019010662W WO2019188368A1 WO 2019188368 A1 WO2019188368 A1 WO 2019188368A1 JP 2019010662 W JP2019010662 W JP 2019010662W WO 2019188368 A1 WO2019188368 A1 WO 2019188368A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
capacitor
voltage
buffer device
active
Prior art date
Application number
PCT/JP2019/010662
Other languages
English (en)
French (fr)
Inventor
西川　武男
祐貴 鎌谷
晨 陳
隆章 石井
隆圭 俵木
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Publication of WO2019188368A1 publication Critical patent/WO2019188368A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a power buffer device.
  • the large-capacity capacitor is mounted, so that the size of the DC link increases and the cost also increases. Even if the capacitor capacity is reduced by providing an auxiliary circuit, the capacitor size cannot be reduced if the capacitor withstand voltage cannot be reduced, the DC link size is increased, and the cost is also reduced. There was a case where inconvenience occurred.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a technology capable of reducing the size of a capacitor in a power buffer device.
  • the present invention for solving the above-mentioned problems has a first capacitor connected between power conducting paths that connect a power output unit to which power is output and a power input unit to which the power is input, A power buffer device that transfers the power through the power conduction path by charging and discharging one capacitor, At least one second capacitor connected in series with the first capacitor between the power energization paths, the voltage at both ends being controlled; A voltage control circuit that controls a voltage across the second capacitor, and a power buffer device comprising: The voltage control circuit includes at least one of a voltage that changes so that an increase / decrease is reversed with respect to the voltage at both ends of the first capacitor, and a DC component of the voltage at both ends of the first capacitor. A power buffer device that performs control to apply a DC bias voltage corresponding to the unit.
  • the power buffer device since the DC bias voltage corresponding to at least a part of the DC component of the voltage across the first capacitor is applied to the second capacitor, the withstand voltage of the first capacitor is increased. Therefore, the first capacitor can be reduced in size. Further, the cost can be reduced by selecting a capacitor having a smaller withstand voltage. Furthermore, the power buffer device including the first capacitor can be reduced in size and cost.
  • the power supply path may be composed of a pair of power supply paths, and the number thereof is not limited.
  • the power output from the power output unit and input to the power input unit may be either direct current or alternating current.
  • Changing so that the increase / decrease is reversed means that when one increases, the other decreases, and when one decreases, the other increases, and when viewed from the waveform, each waveform increases in the height direction.
  • the top and bottom are reversed.
  • the voltage control circuit includes: By applying a DC bias voltage corresponding to at least a part of the DC component of the voltage across the first capacitor to the second capacitor within a time region where the voltage of the first capacitor exceeds a predetermined threshold, Control may be performed so that the voltage of the first capacitor becomes a predetermined value or less. According to this, the loss in the voltage control circuit can be suppressed.
  • the power output unit is a first power conversion circuit that converts DC power or AC power into the output DC power
  • the power input unit may be a second power conversion circuit that converts the input DC power into DC power or AC power.
  • the first power conversion circuit is a DC / DC converter that converts DC power generated by a solar panel into the output DC power
  • the second power conversion circuit may be an inverter that converts the input DC power into AC power input to a system power supply or a load.
  • the present invention can be configured as a power conversion device including the above-described power buffer device, the first power conversion circuit, and the second power conversion circuit.
  • the present invention can also be configured as a power conditioner including the above-described power buffer device, the DC / DC converter, and the inverter.
  • the size of the capacitor can be reduced in the power buffer device.
  • Example 1 of this invention It is a schematic block diagram of the power conditioner in Example 1 of this invention. It is a schematic block diagram of the DC link in Example 1 of this invention. It is a graph which shows the voltage of each capacitor
  • the DC link 6 is an example of a power buffer device
  • the DC / DC converter is an example of a power output unit and a first power conversion circuit
  • the inverter is an example of a power input unit and a second power conversion circuit.
  • the DC link 6 includes an active capacitor Ca and a passive capacitor Cp connected in series between a pair of DC power supply lines LH and LL, which is an example of a power supply path.
  • An active buffer circuit 8 which is an example of a voltage control circuit is connected to both ends of the active capacitor Ca.
  • the passive capacitor Cp is an example of a first capacitor
  • the passive capacitor Cp is charged / discharged by electric power flowing in and out through the DC power supply lines LH and LL.
  • a voltage that changes so that the increase / decrease is reversed with respect to the voltage at both ends of the passive capacitor Cp and a DC bias corresponding to the DC component of the voltage at both ends of the passive capacitor Cp are applied to the active capacitor Ca. To do. By doing so, it is not necessary to increase the withstand voltage of the passive capacitor due to the specific condition that the output voltage of the solar panel 2 is high and the DC link voltage Vdc is high, and the withstand voltage of the passive capacitor Cp is higher. Capacitors that are small, that is, small in size and low in cost, can be selected. Naturally, it is possible to reduce the size and cost of the DC link 6 and the power conditioner 1 on which the passive capacitor Cp is mounted.
  • the DC link includes two or more active capacitors and changes so that the increase / decrease is reversed with respect to the voltage at both ends of the passive capacitor Cp.
  • the DC bias corresponding to the voltage and the DC component of the voltage across the passive capacitor Cp may be shared by a plurality of active capacitors.
  • a power conditioner having a DC link which is an example of a power buffer device, will be described as an example.
  • the DC link according to the present invention is also applicable to a system such as an uninterruptible power supply, an in-vehicle charger, and a servo motor. it can.
  • the DC link is an example of a power buffer device.
  • a power conditioner 1 that converts DC power generated by a solar panel into AC power and links to a system power supply will be described.
  • FIG. 1 shows a schematic configuration of the power conditioner 1.
  • a power conditioner will be described as an example.
  • the DC link which is an example of the power buffer device according to the present invention, can also be applied to a system such as an uninterruptible power supply, an in-vehicle charger, and a servo motor.
  • the power conditioner 1 generally includes a DC / DC converter 3 for adjusting the DC voltage output from the solar panel 2, an inverter 5 that outputs AC power synchronized with the system power supply 4, the DC / converter 3 and the inverter 5 And a control unit 7 that controls the DC / DC converter 3, the inverter 5, and the DC link 6.
  • FIG. 2 shows a schematic configuration of the DC link 6.
  • an active capacitor Ca and a passive capacitor Cp are connected in series between a pair of DC power supply lines LH and LL that output a DC voltage input from the solar panel 2 via the DC / DC converter 3 to the inverter 5. It is connected to the.
  • One end of the active capacitor Ca is connected to the DC power supply line LH, and the other end of the active capacitor Ca is connected to one end of the passive capacitor Cp.
  • the other end of the passive capacitor Cp is connected to the DC power supply line LL.
  • An active buffer circuit 8 for adjusting the voltage of the active capacitor Ca is connected to both ends of the active capacitor Ca.
  • the left side of the DC power supply lines LH and LL is connected to the output end of the DC / DC converter 3, and the right side of the DC power supply lines LH and LL is connected to the input end of the inverter. .
  • the voltage Va of the active capacitor Ca bears the DC bias component of the voltage Vc of the passive capacitor Cp under the condition that the DC link voltage Vdc is high.
  • the DC link voltage Vdc is a voltage generated between the pair of DC power supply lines LH and LL.
  • the DC link 6 on which the passive capacitor Cp is mounted and the power conditioner including the DC link 6 can be reduced in size and cost.
  • the voltage Va of the active capacitor Ca may bear a part of the DC bias component of the voltage Vc of the passive capacitor Cp, and at least a part of the DC bias component of the voltage Vc of the passive capacitor Cp is added to the active capacitor Ca. It can also be configured to be applied.
  • FIG. 4 shows a control system for realizing control of the active buffer circuit.
  • Cp is a passive capacitor
  • Ca2 is a power holding capacitor in the active buffer circuit 8
  • Va is a voltage of the active capacitor.
  • Proportional integral control is performed on a value obtained by subtracting the voltage of the power holding capacitor Ca2 that has passed through the low-pass filter (LPF) from the voltage command value.
  • a value obtained by time-differentiating the AC component of the passive capacitor Cp obtained through the bandpass filter (BPF) by the voltage of the passive capacitor Cp is multiplied by the result of the previous proportional integration control.
  • the voltage command value of the active capacitor Ca is generated by subtracting the previous multiplication result from the value obtained by adding the bias voltage of the active capacitor Ca and the AC component of the voltage of the passive capacitor Cp.
  • FIG. 5 is a circuit diagram of the active buffer circuit 8 controlled according to the control system.
  • the active buffer circuit 8 includes two n-channel enhancement type MOS-FETs (Tr1, Tr2) connected in series and two n-channel enhancement type MOS-FETs (Tr3, Tr4) connected in series as active capacitors. It is connected in parallel with Ca2.
  • One end of a capacitor Ca2 for holding drain power of one MOS-FET (Tr1) is connected.
  • the drain of the other MOS-FET (Tr2) is connected to the source of the one MOS-FET (Tr1), and the source of the other MOS-FET (Tr2) is connected to the other end of the power holding capacitor Ca2. ing.
  • the end of the active capacitor Ca on the DC power supply line LH side is connected via a reactor L to a midpoint between the source of one MOS-FET (Tr1) and the drain of the other MOS-FET (Tr2). .
  • the drain power holding capacitor Ca2 of one MOS-FET (Tr3) is connected to one end of the capacitor Ca2.
  • the drain of the other MOS-FET (Tr4) is connected to the source of the one MOS-FET (Tr3), and the source of the other MOS-FET (Tr4) is connected to the other end of the power holding capacitor Ca2. ing.
  • the end of the active capacitor Ca on the DC power supply line LL side is connected.
  • diodes D1, D2, D3, and D4 are connected in antiparallel between the drain and source of the MOS-FETs (Tr1, Tr2, Tr3, Tr4), respectively.
  • the MOS-FET (Tr1) and the diode D1 constitute a switch SW1
  • the MOS-FET (Tr2) and the diode D2 constitute a switch SW2
  • the MOS-FET (Tr3) and the diode D3 constitute a switch SW3.
  • the FET (Tr4) and the diode D4 constitute a switch SW4.
  • the four SW1 to SW4 constitute a full bridge.
  • sensors for detecting the voltages of the passive capacitor Cp and the capacitor Ca2 are provided, and the respective outputs are transmitted to the control unit. Further, SW1, SW2, SW3, and SW4 are driven and on / off controlled in accordance with a control signal from the control unit.
  • FIG. 6A shows each voltage when the bias voltage of the active capacitor is set to 0 for comparison.
  • the upper part of FIG. 6A shows the voltage Va of the active capacitor Ca
  • the middle part shows the voltage Vc of the passive capacitor Cp
  • the lower part shows the DC link voltage Vdc.
  • FIG. 6B shows each voltage when a bias voltage of 200 V is applied to the active capacitor by the active buffer circuit of the present embodiment.
  • the upper part of FIG. 6B shows the voltage Va of the active capacitor Ca
  • the middle part shows the voltage Vc of the passive capacitor Cp
  • the lower part shows the DC link voltage Vdc.
  • the waveform of the voltage Va of the active capacitor Ca is shifted upward by 200 V compared to the upper part of FIG. Accordingly, as shown in the middle stage of FIG. 6B, the waveform of the voltage Vc of the passive capacitor Cp is shifted downward by 200 V compared to the middle stage of FIG. 6A. The voltage of the passive capacitor Cp Vc is reduced. As can be seen in the lower part of FIG. 6 (b) and the lower part of FIG. 6 (a), the voltage Vdc of the DC link 6 is substantially the same, and fluctuations are similarly suppressed.
  • a voltage that changes so that the increase / decrease is reversed with respect to the voltage at both ends of the voltage of the passive capacitor Cp is applied to both ends of the active capacitor Ca.
  • a DC bias voltage is further applied to the active capacitor Ca.
  • a withstand voltage of 700 V is conventionally required as the passive capacitor Cp.
  • the passive capacitor Cp can cope with a withstand voltage of 500 V. Comparing the MKP18486680704Y5 manufactured by Vishay as a capacitor with a withstand voltage of 700 V and the EZPE50806MTA manufactured by Panasonic with a capacitor with a withstand voltage of 500 V as an example, the total volume of components at a withstand voltage of 700 V is 0.23 liters. The total volume is 0.18 liter, and the size can be reduced by about 22%.
  • the active capacitor Ca since the active capacitor Ca is responsible for the DC voltage in the entire time region, the power input to and output from the active buffer circuit 8 increases, and as a result, the loss due to the active buffer circuit 8 may increase. is there.
  • the active capacitor Ca operates so as to bear a DC voltage component only in a region where the voltage of the passive capacitor Cp is high. That is, a predetermined threshold is set for the voltage Vc of the passive capacitor Cp, and the active capacitor Ca bears a DC voltage component only in a time region where the voltage Vc of the passive capacitor Ca is equal to or higher than the threshold.
  • FIG. 7A shows the waveform of the voltage Va when the active capacitor Ca bears a DC voltage (a straight line parallel to the time axis indicated by a broken line) in the entire time region as described in the first embodiment.
  • FIG. 7A shows the voltage Va of the active capacitor Ca, and the lower side of FIG. 7A shows the voltage Vc of the passive capacitor Cp.
  • FIG. 7B shows a voltage when the active capacitor Ca bears a DC voltage component (a square wave indicated by a broken line) in a time region in which the voltage Vc of the passive capacitor Cp is equal to or greater than a threshold value under the control of this embodiment. The waveform of Va is shown. 7B shows the voltage Va of the active capacitor Ca, and the lower side of FIG. 7B shows the voltage Vc of the passive capacitor Cp. In this way, the breakdown voltage of the capacitor Ca2 can be lowered without increasing the loss in the active buffer circuit 8.
  • the voltage control circuit (8) includes a voltage that changes so that the increase / decrease is reversed with respect to the voltage across the first capacitor (Cp), and the first capacitor (Ca).
  • a power buffer device (6) characterized by performing control to apply a DC bias voltage corresponding to at least part of the DC component of the voltage across Cp).
  • the voltage control circuit (8) In the time region in which the voltage of the first capacitor (Cp) exceeds a predetermined threshold, the second capacitor (Ca) has a direct current corresponding to at least part of the direct current component of the voltage across the first capacitor (Cp).
  • the power buffer device (6) according to the first aspect of the present invention, wherein the bias voltage is applied to control the voltage across the first capacitor to be a predetermined value or less.
  • the power output unit (3) is a first power conversion circuit (3) that converts DC power or AC power into the output DC power
  • the power input unit (5) is a second power conversion circuit (5) that converts the input DC power into DC power or AC power. 6).
  • the first power conversion circuit (5) is a DC / DC converter (3) that converts DC power generated by the solar panel (2) into the output DC power
  • the second power conversion circuit (5) is an inverter (5) that converts the input DC power into AC power input to a system power supply (4) or a load.
  • Power buffer device (6) ⁇ Invention 5> A power converter comprising the power buffer device (6) according to claim 3, the first power converter circuit (3), and the second power converter circuit (5).
  • a power conditioner (1) comprising the power buffer device (6) according to claim 4, the DC / DC converter (3), and the inverter (5).
  • Power conditioner 2 Solar panel 3: DC / DC converter 4: System power supply 5: Inverter 6: DC link 7: Control unit LH, LL: DC power line
  • Ca Active capacitor
  • Cp Passive capacitors SW1, SW2, SW3, SW4: Switch 8: First active buffer circuit 9: Second active buffer circuit L: Reactor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

パワーコンディショナ１の直流リンク６に直列に接続されたパッシブコンデンサＣｐとアクティブコンデンサＣａに対して、アクティブコンデンサＣａの電圧Ｖａが、パッシブコンデンサＣｐの電圧Ｖｃと増減を反転させた電圧に加えて、ＶｃのＤＣバイアス成分を担う電圧となるように制御する。

Description

電力バッファ装置
　本発明は、電力バッファ装置に関する。
　従来、系統側の瞬時電力脈動を補償するための電力バッファ装置として、インバータに直流電力を入力する直流リンクのコンデンサ容量を小さくするために、直流リンクに並列に補助回路を接続するトポロジーが提案されている（例えば、特許文献１を参照）。
　また、直流リンクに設けるコンデンサの容量を小さくするために、直流リンクに補助回路を直列接続するトポロジーも提案されている（例えば、非特許文献１を参照）。しかし、ＤＣバス電圧が上昇する条件を想定すると、コンデンサの耐圧を低くできない。
　ここで、直流リンクに大容量のコンデンサを使用すると、サイズの大きい大容量コンデンサを実装するために直流リンクのサイズが大きくなり、また、コストも大きくなる。また、補助回路を設けることにより、コンデンサの容量を小さくする構成でも、コンデンサの耐圧を低くできないと、コンデンサのサイズを低減することができず、直流リンクのサイズが大きくなり、また、コストも低減できないという不都合が生じる場合があった。
特許第６２６５２９７号公報
Haoran Wan, Huai Wang, Frede Balaabjerg "A Voltage Control Method for an Active Capacitive DC-link Module with Series-Connected Circuit" 2017 IEEE 3rd International Future Energy Electronics Conference and ECCE Asia (IFEEC 2017-ECCE Asia), 3-7 June 2017, pp. 221-225
　本発明は、上記のような問題に鑑みてなされたものであり、電力バッファ装置において、コンデンサのサイズを低減することが可能な技術を提供することを目的とする。
　上記の課題を解決するための本発明は、電力が出力される電力出力部と該電力が入力される電力入力部とを接続する電力通電路間に接続された第１コンデンサを有し、第１コンデンサの充放電によって、該電力通電路を介した前記電力の授受を行う電力バッファ装置であって、
　前記電力通電路間に前記第１コンデンサと直列に接続され、両端の電圧が制御される少なくとも一つ以上の第２コンデンサと、
　前記第２コンデンサの両端の電圧を制御する電圧制御回路と、を備えた電力バッファ装置において、
　前記電圧制御回路は、前記第２コンデンサに、前記第１コンデンサの両端の電圧に対して増減が反転するように変化する電圧と、かつ、前記第１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧とを印加する制御を行うことを特徴とする電力バッファ装置である。
　本発明によれば、電力バッファ装置において、第１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧が、第２コンデンサに印加されるので、第１コンデンサの耐電圧を大きくする必要がなくなり、第１コンデンサを小型化できる。また、耐電圧がより小さいコンデンサを選択することにより、コストを低減することもできる。さらに、第１コンデンサを含む電力バッファ装置を小型化、低コスト化することもできる。電力通電路は、一対の電力通電路から構成されてもよく、その数は限定されない。また、電力出力部から出力され、電力入力部に入力される電力は、直流および交流のいずれでもよい。増減が反転するように変化するとは、一方が増加するときには他方が減少し、一方が減少するときには他方が増加するように変化することであり、波形で見ると、それぞれの波形の高さ方向の上下が反転したようになる。また、第２コンデンサは一つでもよいし、複数設けられてもよい。
　また、本発明においては、前記電圧制御回路は、
　前記第１コンデンサの電圧が所定の閾値を超える時間領域内において、前記第２コンデンサに、前記１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧を印加することにより、前記第１コンデンサの電圧が所定値以下となるよう制御を行うようにしてもよい。これによれば、電圧制御回路における損失を抑えることができる。
　また、本発明においては、前記電力出力部は、直流電力又は交流電力を、前記出力される直流電力に変換する第１電力変換回路であり、
　前記電力入力部は、前記入力される直流電力を、直流電力又は交流電力に変換する第２電力変換回路であるようにしてもよい。
　また、本発明においては、前記第１電力変換回路は、太陽光パネルによって発電された直流電力を、前記出力される直流電力に変換するＤＣ／ＤＣコンバータであり、
　前記第２電力変換回路は、前記入力される直流電力を、系統電源又は負荷に入力される交流電力に変換するインバータであるようにしてもよい。
　また、本発明は、上記した電力バッファ装置と、前記第１電力変換回路と、前記第２電力変換回路とを備えた電力変換装置として構成することができる。
　また、本発明は、上記した電力バッファ装置と、前記ＤＣ／ＤＣコンバータと、前記インバータとを備えたパワーコンディショナとして構成することもできる。
　本発明によれば、電力バッファ装置において、コンデンサのサイズを低減することが可能となる。
本発明の実施例１におけるパワーコンディショナの概略構成図である。 本発明の実施例１における直流リンクの概略構成図である。 本発明の実施例１における各コンデンサの電圧を示すグラフである。 本発明の実施例１における制御系を示すブロック線図である。 本発明の実施例１におけるアクティブバッファ回路の回路図である。 本発明の実施例１における各コンデンサの電圧を示すグラフである。 本発明の実施例２における各コンデンサの電圧を示すグラフである。
〔適用例〕
　以下、本発明の適用例について、図面を参照しつつ説明する。本発明は例えば、図１に示すようなパワーコンディショナ１の直流リンク６に適用される。ここで直流リンク６は電力バッファ装置の一例であり、ＤＣ／ＤＣコンバータが電力出力部及び第１電力変換回路の一例であり、インバータが電力入力部及び第２電力変換回路の一例である。直流リンク６は図２に示すように、電力通電路の一例である一対の直流電源線ＬＨ，ＬＬ間に直列に接続されたアクティブコンデンサＣａとパッシブコンデンサＣｐとを含む。アクティブコンデンサＣａの両端には、電圧制御回路の一例であるアクティブバッファ回路８が接続されている。ここで、パッシブコンデンサＣｐは第１コンデンサの一例であり、直流電源線ＬＨ，ＬＬを介して流入、流出する電力によってパッシブコンデンサＣｐが充放電される。
　図３に示すように、パッシブコンデンサＣｐの両端の電圧に対して増減が反転するように変化する電圧と、パッシブコンデンサＣｐの両端の電圧の直流成分に対応する直流バイアスとをアクティブコンデンサＣａに印加する。このようにすることにより、太陽光パネル２の出力電圧が高く、直流リンク電圧Ｖｄｃが高くなる特定の条件のためにパッシブコンデンサの耐電圧を大きくする必要がなくなり、パッシブコンデンサＣｐとして耐電圧のより小さい、すなわちサイズが小さくコストも低いコンデンサを選択することができる。当然、パッシブコンデンサＣｐが実装された直流リンク６及びパワーコンディショナ１のサイズの小型化、低コスト化も可能となる。
　ここでは、第２コンデンサの一例であるアクティブコンデンサＣａは一つであるが、直流リンクが二つ以上のアクティブコンデンサを備え、パッシブコンデンサＣｐの両端の電圧に対して増減が反転するように変化する電圧と、パッシブコンデンサＣｐの両端の電圧の直流成分に対応する直流バイアスを複数のアクティブコンデンサによって分担するようにしてもよい。
　ここでは、電力バッファ装置の一例である直流リンクを備えたパワーコンディショナを例として説明するが、本発明に係る直流リンクは、無停電電源装置、車載充電器、サーボモーター等のシステムにも適用できる。
〔実施例１〕
　以下では、本発明の実施例に係る直流リンクを含むパワーコンディショナについて、図面を用いて、より詳細に説明する。
　直流リンクは、電力バッファ装置の一例である。アクティブバッファを備えた直流リンクを含むシステムの例として、太陽光パネルによって発電された直流電力を、交流電力に変換して系統電源に連系するパワーコンディショナ１について説明する。図１にパワーコンディショナ１の概略構成を示す。ここでは、パワーコンディショナを例として説明するが、本発明に係る電力バッファ装置の一例である直流リンクは、無停電電源装置、車載充電器、サーボモーター等のシステムにも適用できる。
　パワーコンディショナ１は、概略、太陽光パネル２から出力された直流電圧を調整するためのＤＣ／ＤＣコンバータ３、系統電源４に同期した交流電力を出力するインバータ５、ＤＣ／コンバータ３とインバータ５の間に設けられた直流リンク６、さらにＤＣ／ＤＣコンバータ３，インバータ５及び直流リンク６を制御する制御部７を含む。
　太陽光パネル２から出力される電力は安定動作時には一定であるのに対して、インバータ５の出力には時間的な変動がある。このような出力の変動を吸収するのが直流リンク６である。
　図２に、直流リンク６の概略構成を示す。直流リンク６では、ＤＣ／ＤＣコンバータ３を介して太陽光パネル２から入力される直流電圧をインバータ５に出力する一対の直流電源線ＬＨ，ＬＬの間に、アクティブコンデンサＣａ及びパッシブコンデンサＣｐが直列に接続されている。アクティブコンデンサＣａの一端が直流電源線ＬＨに接続され、アクティブコンデンサＣａの他端はパッシブコンデンサＣｐの一端に接続されている。パッシブコンデンサＣｐの他端は直流電源線ＬＬに接続されている。そして、アクティブコンデンサＣａの両端には、アクティブコンデンサＣａの電圧を調整するためのアクティブバッファ回路８が接続されている。図上では省略しているが、直流電源線ＬＨ及びＬＬの左側がＤＣ／ＤＣコンバータ３の出力端に接続されており、直流電源線ＬＨ及びＬＬの右側がインバータの入力端に接続されている。
　図３に、本実施例１に係る直流リンク６において、本実施例では、直流リンク電圧Ｖｄｃが高い条件においては、アクティブコンデンサＣａの電圧Ｖａが、パッシブコンデンサＣｐの電圧ＶｃのＤＣバイアス成分を担うように制御することで、パッシブコンデンサＣｐに印加される直流電圧成分を低減する。ここで、直流リンク電圧Ｖｄｃは、一対の直流電源線ＬＨ，ＬＬ間に生じる電圧である。上述のように構成することで、太陽光パネル２の出力電圧が高いという特定の条件のためだけにパッシブコンデンサＣｐの耐電圧を大きくする必要がなくなり、パッシブコンデンサＣｐを小型化でき、また、コストを低減することができる。パッシブコンデンサＣｐを実装した直流リンク６、また直流リンク６を含むパワーコンディショナの小型化、低コスト化も可能となる。なお、アクティブコンデンサＣａの電圧Ｖａが、パッシブコンデンサＣｐの電圧ＶｃのＤＣバイアス成分の一部を担うようにしてもよく、アクティブコンデンサＣａにパッシブコンデンサＣｐの電圧ＶｃのＤＣバイアス成分の少なくとも一部が印加されるように構成することもできる。
　図４に、アクティブバッファ回路の制御を実現するための制御系を示す。
　ここで、Ｃｐはパッシブコンデンサ、Ｃａ２はアクティブバッファ回路８内にある電力保持用コンデンサ、Ｖａはアクティブコンデンサの電圧である。
　ローパスフィルタ（ＬＰＦ）を通した、電力保持用コンデンサＣａ２の電圧を、電圧指令値から減算した値に対して比例積分制御を行う。パッシブコンデンサＣｐの電圧を、バンドパスフィルタ（ＢＰＦ）を通して得られたパッシブコンデンサＣｐのＡＣ成分を時間微分した値と、先の比例積分制御の結果とを乗算する。アクティブコンデンサＣａのバイアス電圧と、パッシブコンデンサＣｐの電圧のＡＣ成分とを加算した値から、先の乗算結果を減算することにより、アクティブコンデンサＣａの電圧指令値を生成する。
　図５は、上記制御系に従って制御されるアクティブバッファ回路８の回路図である。アクティブバッファ回路８は、直列に接続された二つのｎチャネルエンハンスメント形ＭＯＳ－ＦＥＴ（Ｔｒ１，Ｔｒ２）と、同じく直列に接続された二つのｎチャネルエンハンスメント形ＭＯＳ－ＦＥＴ（Ｔｒ３，Ｔｒ４）がアクティブコンデンサＣａ２と並列に接続されている。一方のＭＯＳ－ＦＥＴ（Ｔｒ１）のドレイン電力保持用のコンデンサＣａ２の一端に接続されている。この一方のＭＯＳ－ＦＥＴ（Ｔｒ１）のソースに他方のＭＯＳ－ＦＥＴ（Ｔｒ２）のドレインが接続され、この他方のＭＯＳ－ＦＥＴ（Ｔｒ２）のソースは電力保持用のコンデンサＣａ２の他端に接続されている。一方のＭＯＳ－ＦＥＴ（Ｔｒ１）のソースと他方のＭＯＳ－ＦＥＴ（Ｔｒ２）のドレイン間の中点に、リアクトルＬを介して、アクティブコンデンサＣａの、直流電源線ＬＨ側の端部が接続される。同様に、一方のＭＯＳ－ＦＥＴ（Ｔｒ３）のドレイン電力保持用のコンデンサＣａ２の一端に接続されている。この一方のＭＯＳ－ＦＥＴ（Ｔｒ３）のソースに他方のＭＯＳ－ＦＥＴ（Ｔｒ４）のドレインが接続され、この他方のＭＯＳ－ＦＥＴ（Ｔｒ４）のソースは電力保持用のコンデンサＣａ２の他端に接続されている。一方のＭＯＳ－ＦＥＴ（Ｔｒ３）のソースと他方のＭＯＳ－ＦＥＴ（Ｔｒ４）のドレイン間の中点には、アクティブコンデンサＣａの、直流電源線ＬＬ側の端部が接続される。
　また、ＭＯＳ－ＦＥＴ（Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４）のドレイン・ソース間には、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４がそれぞれ逆並列に接続されている。ＭＯＳ－ＦＥＴ（Ｔｒ１）とダイオードＤ１がスイッチＳＷ１を構成し、ＭＯＳ－ＦＥＴ（Ｔｒ２）とダイオードＤ２がスイッチＳＷ２を構成し、ＭＯＳ－ＦＥＴ（Ｔｒ３）とダイオードＤ３がスイッチＳＷ３を構成し、ＭＯＳ－ＦＥＴ（Ｔｒ４）とダイオードＤ４がスイッチＳＷ４を構成している。ここでは、四つのＳＷ１～ＳＷ４は、フルブリッジを構成している。図５では図示を省略しているが、パッシブコンデンサＣｐ及びコンデンサＣａ２の電圧をそれぞれ検出するセンサが設けられ、ぞれぞれの出力が制御部に送信される。また、制御部からの制御信号に応じてＳＷ１，ＳＷ２，ＳＷ３及びＳＷ４が駆動されオンオフ制御される。
　本実施例の制御によるシミュレーション結果を図６により説明する。
　図６（ａ）は、比較のためにアクティブコンデンサのバイアス電圧を０とした場合の各電圧を示す。図６（ａ）の上段はアクティブコンデンサＣａの電圧Ｖａ、中段はパッシブコンデンサＣｐの電圧Ｖｃ、下段は直流リンク電圧Ｖｄｃを示す。図６（ｂ）は、本実施例のアクティブバッファ回路により、アクティブコンデンサに２００Ｖのバイアス電圧を印加した場合の各電圧を示す。図６（ｂ）の上段はアクティブコンデンサＣａの電圧Ｖａ、中段はパッシブコンデンサＣｐの電圧Ｖｃ、下段は直流リンク電圧Ｖｄｃを示す。図６（ｂ）上段に示すように、バイアス電圧の印加により、図６（ａ）上段に比して、アクティブコンデンサＣａの電圧Ｖａの波形が、上方に２００Ｖ分シフトしている。これに伴い、図６（ｂ）中段に示すように、パッシブコンデンサＣｐの電圧Ｖｃの波形は、図６（ａ）中段に比して、下方に２００Ｖ分シフトしており、パッシブコンデンサＣｐの電圧Ｖｃは低減されている。図６（ｂ）下段と図６（ａ）下段に見られるように、直流リンク６の電圧Ｖｄｃはほぼ同一であり、変動も同様に抑制されている。図６（ａ），（ｂ）のいずれにおいても、アクティブコンデンサＣａの両端には、パッシブコンデンサＣｐの電圧の両端の電圧に対して増減が反転するように変化する電圧が印加される。図６（ｂ）では、アクティブコンデンサＣａに、さらに直流バイアス電圧が印加される。
　上述したシミュレーション結果によれば、従来はパッシブコンデンサＣｐとして耐圧７００Ｖが必要であったが、本実施例によれば、パッシブコンデンサＣｐは５００Ｖの耐圧で対応が可能となる。耐圧７００Ｖのコンデンサとして、Ｖｉｓｈａｙ製のＭＫＰ１８４８６８０７０４Ｙ５、耐圧５００Ｖのコンデンサとして、Ｐａｎａｓｏｎｉｃ製のＥＺＰＥ５０８０６ＭＴＡとを例に比較すると、耐圧７００Ｖでは部品総体積が０．２３リットルであるのに対し、耐圧５００Ｖでは、部品総体積が０．１８リットルであり、約２２％小型化できることとなる。
〔実施例２〕
　実施例１では、アクティブコンデンサＣａが、直流電圧を全時間領域で担うため、アクティブバッファ回路８に入出力する電力が多くなり、結果的にアクティブバッファ回路８による損失が増大してしまう可能性がある。実施例２では、パッシブコンデンサＣｐの電圧が高くなる領域だけ、アクティブコンデンサＣａに直流電圧成分を担うように動作する。すなわち、パッシブコンデンサＣｐの電圧Ｖｃに所定の閾値を設定し、パッシブコンデンサＣａの電圧Ｖｃが閾値以上となる時間領域のみ、アクティブコンデンサＣａが直流電圧成分を担う。図７（ａ）は実施例１で説明したように、全時間領域でアクティブコンデンサＣａが直流電圧（破線で示す時間軸に平行な直線となる。）を担う場合の電圧Ｖａの波形を示す。
　図７（ａ）の上側がアクティブコンデンサＣａの電圧Ｖａ、図７（ａ）の下側がパッシブコンデンサＣｐの電圧Ｖｃを示す。図７（ｂ）は本実施例の制御により、パッシブコンデンサＣｐの電圧Ｖｃが閾値以上となる時間領域において、アクティブコンデンサＣａが直流電圧成分（破線で示す方形波となる。）を担う場合の電圧Ｖａの波形を示す。図７（ｂ）の上側がアクティブコンデンサＣａの電圧Ｖａ、図７（ｂ）の下側がパッシブコンデンサＣｐの電圧Ｖｃを示す。このようにすれば、アクティブバッファ回路８での損失を大きくすることなく、コンデンサＣａ２の耐圧を下げることができる。
　なお、以下には本発明の構成要件と実施例の構成とを対比可能とするために、本発明の構成要件を図面の符号付きで記載しておく。
＜発明１＞
　電力が出力される電力出力部（３）と該電力が入力される電力入力部（５）とを接続する電力通電路間（ＬＨ，ＬＬ）に接続された第１コンデンサ（Ｃｐ）を有し、第１コンデンサ（Ｃｐ）の充放電によって、該電力通電路（ＬＨ，ＬＬ）を介した前記電力の授受を行う電力バッファ装置（６）であって、
　前記電力通電路間（ＬＨ，ＬＬ）に前記第１コンデンサ（Ｃｐ）と直列に接続され、両端の電圧が制御される少なくとも一つ以上の第２コンデンサ（Ｃａ）と、
　前記第２コンデンサ（Ｃａ）の両端の電圧を制御する電圧制御回路（８）と、を備えた電力バッファ装置（６）において、
　前記電圧制御回路（８）は、前記第２コンデンサ（Ｃａ）に、前記第１コンデンサ（Ｃｐ）の両端の電圧に対して増減が反転するように変化する電圧と、かつ、前記第１コンデンサ（Ｃｐ）の両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧とを印加する制御を行うことを特徴とする電力バッファ装置（６）。
＜発明２＞
　前記電圧制御回路（８）は、
　前記第１コンデンサ（Ｃｐ）の電圧が所定の閾値を超える時間領域内において、前記第２コンデンサ（Ｃａ）に、前記１コンデンサ（Ｃｐ）の両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧を印加することにより、前記第１コンデンサの両端電圧が所定値以下となるよう制御を行うことを特徴とする発明１に係る電力バッファ装置（６）。
＜発明３＞
　前記電力出力部（３）は、直流電力又は交流電力を、前記出力される直流電力に変換する第１電力変換回路（３）であり、
　前記電力入力部（５）は、前記入力される直流電力を、直流電力又は交流電力に変換する第２電力変換回路（５）であることを特徴とする発明１又は２に係る電力バッファ装置（６）。
＜発明４＞
　前記第１電力変換回路（５）は、太陽光パネル（２）によって発電された直流電力を、前記出力される直流電力に変換するＤＣ／ＤＣコンバータ（３）であり、
　前記第２電力変換回路（５）は、前記入力される直流電力を、系統電源（４）又は負荷に入力される交流電力に変換するインバータ（５）であることを特徴とする発明３に係る電力バッファ装置（６）。
＜発明５＞
　請求項３に記載の電力バッファ装置（６）と、前記第１電力変換回路（３）と、前記第２電力変換回路（５）とを備えた電力変換装置。
＜発明６＞
　請求項４に記載の電力バッファ装置（６）と、前記ＤＣ／ＤＣコンバータ（３）と、前記インバータ（５）とを備えたパワーコンディショナ（１）。
１　　　：パワーコンディショナ
２　　　：太陽光パネル
３　　　：ＤＣ／ＤＣコンバータ
４　　　：系統電源
５　　　：インバータ
６　：直流リンク
７　　　：制御部
ＬＨ，ＬＬ　　：直流電源線
Ｃａ　　：アクティブコンデンサ
Ｃｐ　　：パッシブコンデンサ
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４　：スイッチ
８　　　：第１アクティブバッファ回路
９　　　：第２アクティブバッファ回路
Ｌ　：リアクトル
 

Claims (6)

  1. 　電力が出力される電力出力部と該電力が入力される電力入力部とを接続する電力通電路間に接続された第１コンデンサを有し、第１コンデンサの充放電によって、該電力通電路を介した前記電力の授受を行う電力バッファ装置であって、
    　前記電力通電路間に前記第１コンデンサと直列に接続され、両端の電圧が制御される少なくとも一つ以上の第２コンデンサと、
    　前記第２コンデンサの両端の電圧を制御する電圧制御回路と、を備えた電力バッファ装置において、
    　前記電圧制御回路は、前記第２コンデンサに、前記第１コンデンサの両端の電圧に対して増減が反転するように変化する電圧と、かつ、前記第１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧とを印加する制御を行うことを特徴とする電力バッファ装置。
  2. 　前記電圧制御回路は、
    　前記第１コンデンサの電圧が所定の閾値を超える時間領域内において、前記第２コンデンサに、前記１コンデンサの両端の電圧の直流成分の少なくとも一部に対応する直流バイアス電圧を印加することにより、前記第１コンデンサの電圧が所定値以下となるよう制御を行うことを特徴とする請求項１に記載の電力バッファ装置。
  3. 　前記電力出力部は、直流電力又は交流電力を、前記出力される電力に変換する第１電力変換回路であり、
    　前記電力入力部は、前記入力される電力を、直流電力又は交流電力に変換する第２電力変換回路であることを特徴とする請求項１又は２に記載の電力バッファ装置。
  4. 　前記第１電力変換回路は、太陽光パネルによって発電された直流電力を、前記出力される直流電力に変換するＤＣ／ＤＣコンバータであり、
    　前記第２電力変換回路は、前記入力される直流電力を、系統電源又は負荷に入力される交流電力に変換するインバータであることを特徴とする請求項３に記載の電力バッファ装置。
  5. 　請求項３又は４に記載の電力バッファ装置と、前記第１電力変換回路と、前記第２電力変換回路とを備えた電力変換装置。
  6. 　請求項４に記載の電力バッファ装置と、前記ＤＣ／ＤＣコンバータと、前記インバータとを備えたパワーコンディショナ。
PCT/JP2019/010662 2018-03-30 2019-03-14 電力バッファ装置 WO2019188368A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-068789 2018-03-30
JP2018068789A JP6844572B2 (ja) 2018-03-30 2018-03-30 電力バッファ装置

Publications (1)

Publication Number Publication Date
WO2019188368A1 true WO2019188368A1 (ja) 2019-10-03

Family

ID=68059968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/010662 WO2019188368A1 (ja) 2018-03-30 2019-03-14 電力バッファ装置

Country Status (2)

Country Link
JP (1) JP6844572B2 (ja)
WO (1) WO2019188368A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064986A (ja) * 2019-10-10 2021-04-22 オムロン株式会社 電力バッファ回路及び電力変換装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044854A1 (ja) * 2020-08-25 2022-03-03 京セラ株式会社 電力変換システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152737A (ja) * 2015-02-19 2016-08-22 株式会社ノーリツ パワーコンディショナ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152737A (ja) * 2015-02-19 2016-08-22 株式会社ノーリツ パワーコンディショナ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WANG, HAORAN ET AL.: "A generic topology derivation method for single-phase converters with active capacitive DC-links", 2016 IEEE ENERGY CONVERSION CONGRESS AND EXPOSITION (ECCE), September 2016 (2016-09-01), pages 1 - 8, XP055639071 *
WANG, HAORAN ET AL.: "A voltage control method for an active capacitive DC-link module with series-connected circuit", 2017 IEEE 3RD INTERNATIONAL FUTURE ENERGY ELECTRONICS CONFERENCE AND ECCE ASIA (IFEEC 2017 - ECCE ASIA, June 2017 (2017-06-01), pages 221 - 225, XP033129922, DOI: 10.1109/IFEEC.2017.7992446 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064986A (ja) * 2019-10-10 2021-04-22 オムロン株式会社 電力バッファ回路及び電力変換装置
JP7283342B2 (ja) 2019-10-10 2023-05-30 オムロン株式会社 電力バッファ回路及び電力変換装置

Also Published As

Publication number Publication date
JP2019180164A (ja) 2019-10-17
JP6844572B2 (ja) 2021-03-17

Similar Documents

Publication Publication Date Title
JP5378274B2 (ja) 電力変換装置
KR101189352B1 (ko) 전력 변환 장치
KR101189428B1 (ko) 전력 변환 장치
KR101445057B1 (ko) 교류 모터 구동 시스템
WO2013051202A1 (ja) ３レベル電力変換回路システム
JP6131197B2 (ja) 電力変換装置および電力変換装置の故障検出方法
US9564797B2 (en) Indirect matrix converter
JP5522265B2 (ja) フィルタ回路及びそれを備える双方向電力変換装置
JPWO2016203516A1 (ja) 電力変換装置
WO2019188368A1 (ja) 電力バッファ装置
JP2011147233A (ja) Ｚソース昇圧回路
TWI291282B (en) Power converter
WO2019116722A1 (ja) 電力変換装置
KR102292553B1 (ko) 모듈러 멀티레벨 컨버터
CN112701914B (zh) 一种升压功率变换电路及其控制方法
CN101010862A (zh) 电压源转换器
US11539304B2 (en) Indirect matrix converter and rectifier module
JP6819640B2 (ja) 電力バッファ装置
WO2023006441A3 (de) Drei- oder mehrstufige wechselrichterschaltung, elektrisches antriebssystem sowie verfahren
JP4759535B2 (ja) 無停電電源装置
JP2017046402A (ja) 電力変換装置
WO2024095703A1 (ja) 電力変換装置、プログラム
CN112564528B (zh) 一种自平衡的模块化多电平换流器
US9300208B2 (en) Power converter with switched current supply control element
JP4005110B2 (ja) 電力出力装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19775294

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19775294

Country of ref document: EP

Kind code of ref document: A1