WO2019111596A1 - 参照電圧源回路 - Google Patents

参照電圧源回路 Download PDF

Info

Publication number
WO2019111596A1
WO2019111596A1 PCT/JP2018/040420 JP2018040420W WO2019111596A1 WO 2019111596 A1 WO2019111596 A1 WO 2019111596A1 JP 2018040420 W JP2018040420 W JP 2018040420W WO 2019111596 A1 WO2019111596 A1 WO 2019111596A1
Authority
WO
WIPO (PCT)
Prior art keywords
reference voltage
circuit
voltage source
source circuit
ptat current
Prior art date
Application number
PCT/JP2018/040420
Other languages
English (en)
French (fr)
Inventor
恭英 高▲瀬▼
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2019111596A1 publication Critical patent/WO2019111596A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Definitions

  • the present invention offsets the positive temperature characteristic of Proportional To Absolute Temperature (PTAT) current, which is proportional to the absolute temperature, with the negative temperature characteristic of the forward voltage of the PN junction diode, and refers to a temperature independent reference voltage.
  • the present invention relates to a reference voltage source circuit generated as a voltage.
  • a reference voltage source circuit of this type there is, for example, a band gap reference voltage source circuit shown in FIG. 1 disclosed in Patent Document 1.
  • the thermal voltage proportional reference current generation unit 11 In the band gap reference voltage source circuit, the thermal voltage proportional reference current generation unit 11 generates a constant current proportional to the thermal voltage VT as a PTAT current by the current mirror circuit constituted by the bipolar transistors Q11 and Q12 and the resistor R11. Do.
  • the current control current source 16 supplies this constant current as a reference current I11 to other circuits.
  • the current gain fluctuation suppressing current generation unit 12 outputs a current gain fluctuation suppressing current I12 from the emitter of the bipolar transistor Q17 based on the reference current I11 by a two-stage current mirror circuit configured by the bipolar transistors Q13 to Q16.
  • the base-emitter voltage generation unit 13 biases the bipolar transistor Q18 with the current gain variation suppression current I12 to generate the base-emitter voltage VBE.
  • the thermal voltage proportional voltage generation unit 14 supplies a reference current I11 to the resistor R12 to generate a thermal voltage proportional voltage VR that is proportional to the thermal voltage VT.
  • the voltage addition unit 15 adds the thermal voltage proportional voltage VR having a positive temperature characteristic to the base-emitter voltage VBE having a negative temperature characteristic to generate a temperature-independent band gap reference voltage VBG.
  • an output voltage is provided by a bias circuit unit 10 which supplies a reference current having positive temperature characteristics as a PTAT current as a constant current to the reference voltage generating circuit unit 20, and MOS transistors MP4 and MP5 having negative temperature characteristics.
  • the circuit comprises a reference voltage generation circuit unit 20 which outputs Vreg. As a result, the output voltage Vreg from the reference voltage circuit becomes a reference voltage having no temperature dependency.
  • the base-emitter voltage VBE generated by the base-emitter voltage generator 13 is approximately equal to the band gap energy of silicon1. It becomes a fixed value of about .2 [V]. Therefore, when the power supply voltage of the circuit is, for example, about 5 [V], it is necessary to provide and amplify an operational amplifier circuit or the like in the subsequent stage of the band gap reference voltage source circuit. For this reason, in order to generate a desired reference voltage using the conventional band gap reference voltage source circuit, the area of the circuit is increased and the power consumption is increased.
  • the conventional reference voltage circuit disclosed in Patent Document 2 since the conventional reference voltage circuit disclosed in Patent Document 2 generates a reference voltage using the threshold voltage of the MOS transistors MP4 and MP5, the voltage between the base and the emitter of the bipolar junction transistor (BJT) As compared with the case of generating a reference voltage using VBE, variations occur in the absolute value of the generated reference voltage and temperature characteristics. For this reason, it is conceivable to replace the MOS transistors MP4 and MP5 with BJT.
  • the reference voltage circuit since the reference voltage circuit is formed in a bulk CMOS structure, the BJT uses the substrate as a collector and the emitter vertically in the base well region. It becomes a parasitic BJT to be formed.
  • a PTAT current generation circuit that generates a PTAT current that is proportional to an absolute temperature, and a temperature-independent reference voltage that offsets the positive temperature characteristics of the PTAT current generated by the PTAT current generation circuit with the negative temperature characteristics of the semiconductor element
  • a reference voltage source circuit comprising a reference voltage generation circuit that generates
  • a reference voltage generation circuit is formed of a resistor for converting the PTAT current generated by the PTAT current generation circuit into a voltage, and is formed so as to be isolated from each other on the SOI substrate and connected in series with each other and in series with the resistor.
  • the semiconductor device is characterized by comprising a plurality of PN junction diodes which constitute the semiconductor element with a forward voltage having a negative temperature characteristic.
  • the PN junction diodes can be connected in series with each other because the PN junction diodes are formed on the SOI substrate so as to be isolated from each other. Therefore, by connecting in series the number of PN junction diodes from which the desired reference voltage can be obtained, it becomes possible to obtain the desired reference voltage without amplification by providing an operational amplification circuit or the like. Therefore, the reference voltage source circuit can be configured by a simple circuit, can suppress an increase in circuit area like the band gap reference voltage source circuit disclosed in Patent Document 1, and reduces power consumption. be able to.
  • an increase in circuit area can be suppressed, and power consumption can be reduced. Furthermore, a reference voltage source circuit does not cause variations in the absolute value of the reference voltage to be generated or temperature characteristics. Can be provided.
  • FIG. 6 is a circuit diagram showing a configuration of a reference voltage source circuit according to a second embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing a configuration of the reference voltage source circuit 30 according to the first embodiment of the present invention.
  • the reference voltage source circuit 30 includes a PTAT current generation circuit 40 generating a PTAT current I proportional to an absolute temperature T, and a reference voltage generation circuit 50 generating a reference voltage Vreg, and is formed on an SOI (Silicon On Insulator) substrate. It is formed.
  • the reference voltage generation circuit 50 cancels the positive temperature characteristic of the PTAT current I generated by the PTAT current generation circuit 40 with the negative temperature characteristic of the forward voltages Vd3 and Vd4 of the PN junction in the PN junction diodes D3 and D4. And generates a reference voltage Vreg that is independent of temperature.
  • the PTAT current generation circuit 40 includes two PN junction diodes D1 and D2 different in size by a first mirror circuit configured by a first transistor M1 and a second transistor M2 each formed of a p-channel MOSFET (field effect transistor).
  • the same current I flows in the diode path. Since the gate electrode and source electrode of each of the transistors M1 and M2 are connected in common, the same drain current I flows in each of the transistors M1 and M2. Also, the same current I flows in the second mirror circuit constituted by the third transistor M3 and the fourth transistor formed of the n-channel MOSFET by the first mirror circuit.
  • the gate electrodes of the third transistor M3 and the fourth transistor constituting the second mirror circuit are connected in common, so that the respective source potentials at the point A and the point B are the same.
  • k is a Boltzmann constant
  • T is an absolute temperature
  • e is a charge amount of electrons
  • ln is a natural logarithm
  • K is a PN junction area ratio of the diode D1 to the diode D2. Therefore, the current I flowing through the resistor R1 is expressed by the following equation (2), and becomes a PTAT current proportional to the absolute temperature T.
  • the second transistor M2 and the fifth transistor M5 comprising the p-channel MOSFET constitute a third mirror circuit, and the current I proportional to the absolute temperature T same as the current I flowing through the second transistor M2 is the fifth transistor M5 To the reference voltage generation circuit 50.
  • the reference voltage generation circuit 50 includes a resistor R2 for converting the PTAT current I generated by the PTAT current generation circuit 40 into a voltage, and a plurality of PN junction diodes D3 and D4.
  • the diodes D3 and D4 are formed on the SOI substrate so as to be isolated from each other, connected in series with each other, and connected in series with the resistor R2.
  • each element is separated into well regions formed in the silicon substrate, but in the SOI substrate, each element is formed on a silicon thin film (SOI layer) on a buried oxide film using the silicon substrate as a support substrate.
  • the respective elements are completely isolated by LOCOS (Local Oxidation Of Silicon) oxide film.
  • the reference voltage generation circuit 50 outputs an output voltage Vreg expressed by the following equation (3) from the connection point of the fifth transistor M5 and the resistor R2.
  • Vreg (Vd3 + Vd4) + ⁇ Vd ⁇ R2 / R1 (3)
  • Vd3 and Vd4 in the above equation (3) are forward voltages of the diodes D3 and D4.
  • the forward voltage Vd of the PN junction diode D is expressed by the following equation (4) and has a negative temperature characteristic.
  • Vd (kT / e) ⁇ ln (I / Is) (4)
  • the sum voltage (Vd3 + Vd4) of the forward voltages of the diodes D3 and D4 on the right side of the equation (3) has a negative temperature characteristic.
  • voltage ⁇ Vd ⁇ R2 / R1 on the right side of equation (3) exhibits positive temperature characteristics because voltage ⁇ Vd has positive temperature characteristics as described above. Therefore, by appropriately setting the resistance ratio R2 / R1, the output voltage Vreg becomes a temperature-independent reference voltage.
  • the PN junction diodes D3 and D4 are formed on the SOI substrate so as to be insulated and separated from each other, so the PN junction diodes D3 and D4 are connected in series with each other. can do. Therefore, by connecting in series the number of PN junction diodes D from which the desired reference voltage Vreg can be obtained, it becomes possible to obtain the desired reference voltage Vreg without providing and amplifying an operational amplifier circuit or the like. Therefore, the reference voltage source circuit 30 can be configured with a simple circuit, and can suppress an increase in circuit area as in the band gap reference voltage source circuit disclosed in Patent Document 1, and reduce power consumption. It can be done.
  • FIG. 4 is a circuit diagram showing a configuration of a reference voltage source circuit 31 according to a second embodiment of the present invention.
  • the same reference numerals as in FIG. 3 denote the same parts in FIG.
  • the reference voltage source circuit 31 according to the second embodiment differs from the configuration of the reference voltage generation circuit 50 in the reference voltage source circuit 30 according to the first embodiment in the configuration of the reference voltage generation circuit 51, and the other configuration is the first Are similar to the reference voltage source circuit 30 according to the embodiment of FIG.
  • the reference voltage generation circuit 51 in the reference voltage source circuit 31 is configured by connecting in series a plurality of series connected circuits of a resistor R2 and a PN junction diode D in series.
  • two sets of a first series connection circuit 52 of a resistor R2 and a PN junction diode D3 and a second series connection circuit 53 of a resistor R2 and a PN junction diode D4 are connected in series. Ru.
  • the reference voltage Vreg generated by one series connection circuit is multiplied by an integral multiple by making the resistors R2 and PN junction diodes D3 and D4 that configure the series connection circuits 52 and 53 of each set the same. It is possible to obtain a reference voltage of an absolute value and a plurality of reference voltages Vreg having equal temperature characteristics. That is, from the connection point C of the fifth transistor M5 and the first series connection circuit 52, a reference voltage 2Vreg of an absolute value obtained by multiplying the reference voltage Vreg by an integral multiple, in this case, double is obtained. Further, between the connection point D and the connection point C of the series connection circuits 52 and 53 and between the connection point D and the ground, two reference voltages Vreg having the same temperature characteristics are obtained.
  • the reference voltage source circuits 30, 31 are configured using the PN junction in the bipolar junction transistor (BJT). You may also with this configuration, the same effects as those of the above-described embodiments can be obtained.

Abstract

回路面積が増大するのを抑制でき、かつ、消費電力を低減させることができる、しかも、生成する基準電圧の絶対値や温度特性にバラツキが生じることのない参照電圧源回路を提供する。参照電圧源回路３０は、絶対温度Ｔに比例するＰＴＡＴ電流Ｉを生成するＰＴＡＴ電流生成回路４０と、基準電圧Ｖregを生成する基準電圧生成回路５０とから構成され、ＳＯＩ基板に形成される。基準電圧生成回路５０は、ＰＴＡＴ電流生成回路４０によって生成されるＰＴＡＴ電流Ｉを電圧に変換する抵抗Ｒ２と、複数のＰＮ接合ダイオードＤ３，Ｄ４とから構成される。ダイオードＤ３，Ｄ４は、ＳＯＩ基板上に相互に絶縁分離して形成されて、相互に直列接続されると共に、抵抗Ｒ２に直列接続される。

Description

参照電圧源回路
　本発明は、絶対温度に比例するＰＴＡＴ（Proportional To Absolute Temperature）電流の正の温度特性を、ＰＮ接合ダイオードの順方向電圧が持つ負の温度特性と相殺して、温度に依存しない基準電圧を参照電圧として生成する参照電圧源回路に関するものである。
　従来、この種の参照電圧源回路としては、例えば、特許文献１に開示された図１に示すバンドギャップレファレンス電圧源回路がある。
　このバンドギャップレファレンス電圧源回路においては、熱電圧比例基準電流生成部１１が、バイポーラトランジスタＱ１１，Ｑ１２によって構成されるカレントミラー回路と抵抗Ｒ１１により、熱電圧ＶＴに比例する定電流をＰＴＡＴ電流として生成する。電流制御電流源１６は、この定電流を基準電流Ｉ１１として他の回路へ供給する。電流利得変動抑制電流生成部１２は、バイポーラトランジスタＱ１３～Ｑ１６によって構成される２段のカレントミラー回路により、基準電流Ｉ１１に基づき、バイポーラトランジスタＱ１７のエミッタから電流利得変動抑制電流Ｉ１２を出力する。ベース・エミッタ間電圧生成部１３は、電流利得変動抑制電流Ｉ１２でバイポーラトランジスタＱ１８をバイアスして、ベース・エミッタ間電圧ＶＢＥを生成する。熱電圧比例電圧生成部１４は、基準電流Ｉ１１を抵抗Ｒ１２に流して、熱電圧ＶＴに比例する熱電圧比例電圧ＶＲを生成する。電圧加算部１５は、負の温度特性を有するベース・エミッタ間電圧ＶＢＥに、正の温度特性を有する熱電圧比例電圧ＶＲを加算し、温度に依存しないバンドギャップレファレンス電圧ＶＢＧを生成する。
　また、従来、この種の参照電圧源回路として、特許文献２に開示された図２に示す基準電圧回路もある。
　この基準電圧回路は、正の温度特性を有する基準電流をＰＴＡＴ電流として基準電圧発生回路部２０に定電流として供給するバイアス回路部１０と、負の温度特性を有するＭＯＳトランジスタＭＰ４，ＭＰ５によって出力電圧Ｖｒｅｇを出力する基準電圧発生回路部２０とから構成されている。これにより、基準電圧回路からの出力電圧Ｖｒｅｇは、温度依存性の無い基準電圧となる。
特開２００８－１４６２３８号公報 特開２００９－１９９２４３号公報
　しかしながら、特許文献１に開示された上記従来のバンドギャップレファレンス電圧源回路は、ベース・エミッタ間電圧生成部１３で生成されるベース・エミッタ間電圧ＶＢＥが、シリコンのバンドギャップ・エネルギーとほぼ等しい１．２[Ｖ]程度の固定値となる。したがって、回路の電源電圧が例えば５[Ｖ]程度の場合には、バンドギャップレファレンス電圧源回路の後段に演算増幅回路等を設けて増幅する必要がある。このため、上記従来のバンドギャップレファレンス電圧源回路を用いて希望の基準電圧を生成するには、回路の面積が増大すると共に、消費電力が大きくなる。
　また、特許文献２に開示された上記従来の基準電圧回路は、ＭＯＳトランジスタＭＰ４，ＭＰ５のスレッシュホールド電圧を用いて基準電圧を生成するため、バイポーラ・ジャンクション・トランジスタ（ＢＪＴ）のベース・エミッタ間電圧ＶＢＥを用いて基準電圧を生成する場合に比べて、生成する基準電圧の絶対値や温度特性にバラツキが生じる。このため、ＭＯＳトランジスタＭＰ４，ＭＰ５をＢＪＴに置き換えることが考えられるが、基準電圧回路はバルクＣＭＯＳ構造に形成されるので、ＢＪＴは、基板をコレクタとし、ベースとされるウェル領域にエミッタが縦形に形成される寄生ＢＪＴとなる。したがって、バルクＣＭＯＳ構造に複数個の寄生ＢＪＴを形成すると、コレクタが共通接続された形になり、ＭＯＳトランジスタＭＰ４，ＭＰ５のように複数個のＢＪＴを直列接続して、高い基準電圧を生成することはできない。
　本発明はこのような課題を解決するためになされたもので、
絶対温度に比例するＰＴＡＴ電流を生成するＰＴＡＴ電流生成回路と、ＰＴＡＴ電流生成回路によって生成されるＰＴＡＴ電流の正の温度特性を半導体素子が持つ負の温度特性と相殺して温度に依存しない基準電圧を生成する基準電圧生成回路とから構成される参照電圧源回路において、
基準電圧生成回路が、ＰＴＡＴ電流生成回路によって生成されるＰＴＡＴ電流を電圧に変換する抵抗と、ＳＯＩ基板上に相互に絶縁分離して形成されて相互に直列接続されると共に前記抵抗に直列接続される、順方向電圧が負の温度特性を持って前記半導体素子を構成する複数のＰＮ接合ダイオードと
から構成されることを特徴とする。
　本構成によれば、ＰＮ接合ダイオードがＳＯＩ基板上に相互に絶縁分離して形成されるため、ＰＮ接合ダイオードは相互に直列に接続することができる。したがって、希望の基準電圧が得られる個数のＰＮ接合ダイオードを直列接続することで、演算増幅回路等を設けて増幅することなく、希望の基準電圧を得ることが可能になる。このため、参照電圧源回路は、簡単な回路で構成できて、特許文献１に開示されたバンドギャップレファレンス電圧源回路のように回路面積が増大するのを抑制でき、かつ、消費電力を低減させることができる。また、ＰＮ接合ダイオードを複数個直列に接続することができるため、特許文献２に開示された基準電圧回路のように基準電圧の生成にＭＯＳトランジスタを用いる必要は無く、生成する基準電圧の絶対値や温度特性にバラツキが生じるはことはない。
　本発明によれば、回路面積が増大するのを抑制でき、かつ、消費電力を低減させることができる、しかも、生成する基準電圧の絶対値や温度特性にバラツキが生じることのない参照電圧源回路を提供することができる。
従来の第１の参照電圧源回路の構成を示す回路図である。 従来の第２の参照電圧源回路の構成を示す回路図である。 本発明の第１の実施形態による参照電圧源回路の構成を示す回路図である。 本発明の第２の実施形態による参照電圧源回路の構成を示す回路図である。
　次に、本発明の参照電圧源回路を実施するための形態について、説明する。
　図３は、本発明の第１の実施形態による参照電圧源回路３０の構成を示す回路図である。
　参照電圧源回路３０は、絶対温度Ｔに比例するＰＴＡＴ電流Ｉを生成するＰＴＡＴ電流生成回路４０と、基準電圧Ｖregを生成する基準電圧生成回路５０とから構成され、ＳＯＩ（Silicon On Insulator）基板に形成される。基準電圧生成回路５０は、ＰＴＡＴ電流生成回路４０によって生成されるＰＴＡＴ電流Ｉの正の温度特性を、ＰＮ接合ダイオードＤ３，Ｄ４におけるＰＮ接合の順方向電圧Ｖｄ３，Ｖｄ４が持つ負の温度特性と相殺して温度に依存しない基準電圧Ｖregを生成する。
　ＰＴＡＴ電流生成回路４０は、ｐチャネルＭＯＳＦＥＴ（電界効果トランジスタ）からなる第１トランジスタＭ１および第２トランジスタＭ２によって構成される第１のミラー回路により、サイズの異なる２つのＰＮ接合ダイオードＤ１，Ｄ２の各ダイオード・パスに同一の電流Ｉを流す。各トランジスタＭ１，Ｍ２のゲート電極とソース電極とは共通に接続されているため、各トランジスタＭ１，Ｍ２には同一のドレイン電流Ｉが流れる。また、ｎチャネルＭＯＳＦＥＴからなる第３トランジスタＭ３および第４トランジスタによって構成される第２のミラー回路には、第１のミラー回路によって同一の電流Ｉが流れる。第２のミラー回路を構成する第３トランジスタＭ３および第４トランジスタはゲート電極が共通に接続されているため、Ａ点およびＢ点における各ソース電位は同一になる。
　このように各ダイオードＤ１，Ｄ２に同じ電流Ｉを流し、Ａ点およびＢ点の各電位を同一にすると、抵抗Ｒ１の両端には、次の（１）式に表される、正の温度特性を有する電圧ΔＶｄが現れる。
ΔＶｄ＝（ｋＴ／ｅ）・ｌｎＫ　…（１）
　ここで、ｋはボルツマン定数、Ｔは絶対温度、ｅは電子の電荷量、ｌｎは自然対数、ＫはダイオードＤ１とダイオードＤ２のＰＮ接合面積比である。したがって、抵抗Ｒ１を流れる電流Ｉは次の（２）式に表され、絶対温度Ｔに比例するＰＴＡＴ電流になる。
Ｉ＝ΔＶｄ／Ｒ１＝（ｋＴ／ｅＲ１）・ｌｎＫ　…（２）
　第２のトランジスタＭ２とｐチャネルＭＯＳＦＥＴからなる第５トランジスタＭ５とは第３のミラー回路を構成し、第２のトランジスタＭ２を流れる電流Ｉと同じ絶対温度Ｔに比例する電流Ｉが第５トランジスタＭ５に流されて、基準電圧生成回路５０に供給される。
　基準電圧生成回路５０は、ＰＴＡＴ電流生成回路４０によって生成されるＰＴＡＴ電流Ｉを電圧に変換する抵抗Ｒ２と、複数のＰＮ接合ダイオードＤ３，Ｄ４とから構成される。ダイオードＤ３，Ｄ４は、ＳＯＩ基板上に相互に絶縁分離して形成されて、相互に直列接続されると共に、抵抗Ｒ２に直列接続される。バルクＣＭＯＳ構造ではシリコン基板に形成されるウェル領域に分離されて各素子が形成されるが、ＳＯＩ基板では、シリコン基板を支持基板とする埋め込み酸化膜上のシリコン薄膜（ＳＯＩ層）に各素子が形成され、各素子間はＬＯＣＯＳ（Local Oxidation Of Silicon）酸化膜によって完全に絶縁分離される。
　基準電圧生成回路５０は、第５のトランジスタＭ５と抵抗Ｒ２との接続点から、次の（３）式に表される出力電圧Ｖregを出力する。
Ｖreg＝（Ｖｄ３＋Ｖｄ４）＋ΔＶｄ・Ｒ２／Ｒ１　…（３）
　上記の（３）式におけるＶｄ３，Ｖｄ４はダイオードＤ３，Ｄ４の順方向電圧である。一般的にＰＮ接合ダイオードＤの順方向電圧Ｖｄは、ダイオードＤに流れる電流をＩ、飽和電流をＩsとすると次の（４）式に表され、負の温度特性を有する。
Ｖｄ＝（ｋＴ／ｅ）・ｌｎ（Ｉ／Ｉs）　…（４）
　したがって、（３）式の右辺におけるダイオードＤ３，Ｄ４の順方向電圧の和電圧（Ｖｄ３＋Ｖｄ４）は、負の温度特性を有する。また、（３）式の右辺における電圧ΔＶｄ・Ｒ２／Ｒ１は、電圧ΔＶｄが上記のように正の温度特性を有するため、正の温度特性を呈する。よって、抵抗比Ｒ２／Ｒ１を適切に設定することで、出力電圧Ｖregは温度に依存しない参照電圧となる。
　このような本実施形態による参照電圧源回路３０によれば、ＰＮ接合ダイオードＤ３，Ｄ４がＳＯＩ基板上に相互に絶縁分離して形成されるため、ＰＮ接合ダイオードＤ３，Ｄ４は相互に直列に接続することができる。したがって、希望の基準電圧Ｖregが得られる個数のＰＮ接合ダイオードＤを直列接続することで、演算増幅回路等を設けて増幅することなく、希望の基準電圧Ｖregを得ることが可能になる。このため、参照電圧源回路３０は、簡単な回路で構成できて、特許文献１に開示されたバンドギャップレファレンス電圧源回路のように回路面積が増大するのを抑制でき、かつ、消費電力を低減させることができる。
　また、ＰＮ接合接合ダイオードＤを複数個直列に接続することができるため、特許文献２に開示された基準電圧回路のように基準電圧の生成にＭＯＳトランジスタを用いる必要は無く、生成する基準電圧Ｖregの絶対値や温度特性にバラツキが生じるはことはない。
　図４は、本発明の第２の実施形態による参照電圧源回路３１の構成を示す回路図である。同図において図３と同一部分には同一符号を付してその説明は省略する。
　第２の実施形態による参照電圧源回路３１は、基準電圧生成回路５１の構成が第１の実施形態による参照電圧源回路３０における基準電圧生成回路５０の構成と相違し、他の構成は第１の実施形態による参照電圧源回路３０と同様である。
　参照電圧源回路３１における基準電圧生成回路５１は、抵抗Ｒ２とＰＮ接合接合ダイオードＤとの直列接続回路が複数組直列に接続されて構成される。本実施形態では、抵抗Ｒ２とＰＮ接合ダイオードＤ３との第１の直列接続回路５２と、抵抗Ｒ２とＰＮ接合ダイオードＤ４との第２の直列接続回路５３との２組が直列接続されて構成される。
　本構成によれば、各組みの直列接続回路５２，５３を構成する抵抗Ｒ２とＰＮ接合ダイオードＤ３，Ｄ４とを同じものとすることで、１つの直列接続回路が生成する基準電圧Ｖregを整数倍した絶対値の基準電圧や、温度特性の等しい複数の基準電圧Ｖregを得ることができる。すなわち、第５のトランジスタＭ５と第１の直列接続回路５２との接続点Ｃから、基準電圧Ｖregを整数倍、ここでは２倍した絶対値の基準電圧２Ｖregが得られる。また、直列接続回路５２，５３どうしの接続点Ｄおよび接続点Ｃ間と、接続点Ｄおよび接地間とには、温度特性の等しい２つの基準電圧Ｖregが得られる。
　なお、上記の各実施形態においては、ＰＮ接合ダイオードＤにおけるバイポーラＰＮ接合を使用した場合について説明したが、バイポーラ接合トランジスタ（ＢＪＴ）におけるＰＮ接合を使用して、参照電圧源回路３０，３１を構成してもよい。この構成によっても上記の各実施形態と同様な作用効果が奏される。
　３０，３１…参照電圧源回路
　４０…ＰＴＡＴ電流生成回路
　５０，５１…基準電圧生成回路
　５２，５３…直列接続回路
　Ｍ１，Ｍ２，Ｍ５…第１，第２，第５トランジスタ（ｐチャネルＭＯＳＦＥＴ）
　Ｍ３，Ｍ４…第３，第４トランジスタ（ｎチャネルＭＯＳＦＥＴ）
　Ｄ１，Ｄ２，Ｄ３，Ｄ４…ＰＮ接合ダイオード
　Ｒ１，Ｒ２…抵抗

Claims (3)

  1. 　絶対温度に比例するＰＴＡＴ電流を生成するＰＴＡＴ電流生成回路と、前記ＰＴＡＴ電流生成回路によって生成されるＰＴＡＴ電流の正の温度特性を半導体素子が持つ負の温度特性と相殺して温度に依存しない基準電圧を生成する基準電圧生成回路とから構成される参照電圧源回路において、
    　前記基準電圧生成回路は、前記ＰＴＡＴ電流生成回路によって生成されるＰＴＡＴ電流を電圧に変換する抵抗と、ＳＯＩ基板上に相互に絶縁分離して形成されて相互に直列接続されると共に前記抵抗に直列接続される、順方向電圧が負の温度特性を持って前記半導体素子を構成する複数のＰＮ接合ダイオードと
    　から構成されることを特徴とする参照電圧源回路。
  2. 　前記基準電圧生成回路は、前記抵抗と前記ＰＮ接合ダイオードとの直列接続回路が複数組直列に接続されて構成されることを特徴とする請求項１に記載の参照電圧源回路。
  3. 　前記ＰＮ接合ダイオードは、バイポーラ接合トランジスタにおけるＰＮ接合により形成されることを特徴とする請求項１または請求項２に記載の参照電圧源回路。
PCT/JP2018/040420 2017-12-08 2018-10-30 参照電圧源回路 WO2019111596A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-236511 2017-12-08
JP2017236511 2017-12-08

Publications (1)

Publication Number Publication Date
WO2019111596A1 true WO2019111596A1 (ja) 2019-06-13

Family

ID=66750522

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/040420 WO2019111596A1 (ja) 2017-12-08 2018-10-30 参照電圧源回路

Country Status (1)

Country Link
WO (1) WO2019111596A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467567A (zh) * 2021-07-28 2021-10-01 深圳市中科蓝讯科技股份有限公司 一种基准源电路及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5045944A (ja) * 1973-08-30 1975-04-24
JP2007058772A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc バンド・ギャップ基準から可変出力電圧を生成する方法及び装置
JP2012522313A (ja) * 2009-03-31 2012-09-20 アナログ ディヴァイスィズ インク 低電力基準電圧およびバイアス電流発生器のための方法および回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5045944A (ja) * 1973-08-30 1975-04-24
JP2007058772A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc バンド・ギャップ基準から可変出力電圧を生成する方法及び装置
JP2012522313A (ja) * 2009-03-31 2012-09-20 アナログ ディヴァイスィズ インク 低電力基準電圧およびバイアス電流発生器のための方法および回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467567A (zh) * 2021-07-28 2021-10-01 深圳市中科蓝讯科技股份有限公司 一种基准源电路及芯片

Similar Documents

Publication Publication Date Title
US7088085B2 (en) CMOS bandgap current and voltage generator
JP3759513B2 (ja) バンドギャップ基準回路
TWI271608B (en) A low offset bandgap voltage reference
JP4822431B2 (ja) 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
TWI335496B (en) Bandgap reference circuit
US7193402B2 (en) Bandgap reference voltage circuit
US11092991B2 (en) System and method for voltage generation
TWI270248B (en) Semiconductor circuit
US8786271B2 (en) Circuit and method for generating reference voltage and reference current
GB2393867A (en) An overtemperature detector for integrated circuits, using current comparison
JP2008108009A (ja) 基準電圧発生回路
JPH05173659A (ja) バンドギャップ参照回路装置
KR20120080567A (ko) 보상된 밴드갭
JP2007065831A (ja) 定電流回路
US6242897B1 (en) Current stacked bandgap reference voltage source
US10379567B2 (en) Bandgap reference circuitry
US20070152741A1 (en) Cmos bandgap reference circuit
JPH0784659A (ja) 電圧基準のための曲率補正回路
US20100079198A1 (en) Constant Current Circuit
US11662761B2 (en) Reference voltage circuit
WO2019111596A1 (ja) 参照電圧源回路
TW200848975A (en) Current generator
TW202046041A (zh) 電壓產生器
JP2012108598A (ja) バンドギャップ型基準電圧発生回路
US10310539B2 (en) Proportional to absolute temperature reference circuit and a voltage reference circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18885111

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18885111

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP