WO2019095377A1 - 差分电路、电容检测电路、触摸检测装置和终端设备 - Google Patents

差分电路、电容检测电路、触摸检测装置和终端设备 Download PDF

Info

Publication number
WO2019095377A1
WO2019095377A1 PCT/CN2017/111899 CN2017111899W WO2019095377A1 WO 2019095377 A1 WO2019095377 A1 WO 2019095377A1 CN 2017111899 W CN2017111899 W CN 2017111899W WO 2019095377 A1 WO2019095377 A1 WO 2019095377A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
tested
capacitors
switch group
end circuit
Prior art date
Application number
PCT/CN2017/111899
Other languages
English (en)
French (fr)
Inventor
蒋宏
袁广凯
Original Assignee
深圳市汇顶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市汇顶科技股份有限公司 filed Critical 深圳市汇顶科技股份有限公司
Priority to EP17919645.6A priority Critical patent/EP3514553B1/en
Priority to PCT/CN2017/111899 priority patent/WO2019095377A1/zh
Priority to CN201780001860.9A priority patent/CN108064344B/zh
Priority to US16/258,580 priority patent/US10627959B2/en
Publication of WO2019095377A1 publication Critical patent/WO2019095377A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Definitions

  • the present application relates to the field of electronic technologies, and in particular, to a differential circuit, a capacitance detecting circuit, a touch detecting device, and a terminal device.
  • Capacitors are widely used in many terminal electronic devices, such as touch sensors for touch control on the display screen of terminal devices. In the process of using capacitors, it is indispensable to measure and analyze the capacitance. Furthermore, self-contained detection has become a very important measurement and analysis method.
  • differential circuits can improve the sensitivity of capacitance detection to a certain extent, but there are often noise signals such as 1/noise and low-frequency noise, which affect the signal-to-noise ratio of the output signal. Therefore, a low-noise differential circuit is urgently needed.
  • the embodiment of the present application provides a differential circuit, a capacitance detecting circuit, a touch detecting device, and a terminal device, which can effectively reduce the noise of the differential circuit, improve the signal-to-noise ratio of the output signal, and apply the differential circuit to the capacitance detecting circuit. When it is possible, the accuracy of capacitance detection can be improved.
  • a differential circuit comprising a front end circuit and a processing circuit for converting a capacitance signal of two connected capacitors into a voltage signal and connecting the two capacitors The voltage signal is poor,
  • the front end circuit includes a control circuit and a programmable gain amplifying PGA circuit, the control circuit simultaneously connecting a power source, two capacitors, and the PGA circuit,
  • the control circuit is configured to control the power supply to charge two capacitors connected to the front end circuit in a first phase of a detection cycle, and control two capacitors connected to the front end circuit to discharge the PGA circuit And controlling, in a second phase of the detecting cycle, the PGA circuit to charge two capacitors connected to the front end circuit;
  • the front end circuit outputs a differential signal of the connected two capacitors in the first stage, and outputs a differential signal of the connected two capacitors in the second stage;
  • the processing circuit is connected to the front end circuit, and configured to determine the front end circuit according to the differential signal output by the front end circuit in the first stage and the differential signal output by the front end circuit in the second stage The target differential signal of the voltage corresponding to the two capacitors connected.
  • the front end circuit outputs a differential signal of the voltage corresponding to the two connected capacitors to the processing circuit, which is a differential process;
  • the control circuit controls the two capacitors in the first stage to the PGA circuit.
  • Discharging, and controlling the PGA circuit to discharge the two capacitors in a second phase associated with the first stage, the processing circuit determining the target differential signal based on the differential signals output by the front end circuits in the respective first and second phases, respectively The Correlated Double Sample (CDS) process.
  • CDS Correlated Double Sample
  • the control circuit includes a first switch group, a second switch group, and a third switch group, where the first switch group includes a first switch and a second switch, One end of the first switch is connected to the power source and the other end is connected to the second switch group, one end of the second switch is grounded and the other end is connected to the second switch group, the second switch The group is connected to two capacitors connected to the front end circuit, and the third switch group is connected to the PGA circuit and two capacitors connected to the front end circuit.
  • the first phase includes a first time period and a second time period, where the second phase includes a third time period and a fourth time period,
  • the first switch and the second switch group are in a closed state during the first time period, and the second switch and the third switch group are in an open state during the first time period, and the power source is in a Charging the two capacitors connected to the front end circuit during the first time period,
  • the second switch group is in an open state during the second time period
  • the third switch group is in a closed state during the second time period
  • two capacitors connected to the front end circuit are in the second time period
  • the PGA circuit is discharged
  • the second switch group is in an open state during the fourth time period
  • the third switch group is in a closed state during the fourth time period
  • the PGA circuit is connected to the front end circuit during the fourth time period The two capacitors are charged.
  • the second time period is equal to the fourth time period.
  • the target differential signal of the two capacitors connected to the front end circuit is a differential signal of the two capacitors connected to the front end circuit in the second stage.
  • the difference between the differential signals of the two capacitors connected to the front end circuit at the first stage is either half of the difference.
  • the first input end and the second input end of each of the at least N-2 first front end circuits are respectively connected to two different capacitors to be tested,
  • a first input end of the first front end circuit except the at least N-2 first front end circuits is simultaneously connected to a third input end of a second front end circuit and a capacitor to be tested, except for at least N-2 a second input end of the first front end circuit other than the first front end circuit simultaneously connects a first input end of the first front end circuit of the at least N-2 first front end circuits and a capacitor to be tested, except the The capacitors to be tested connected to the two input ends of the first front-end circuit other than the N-2 first front-end circuits are different capacitors to be tested,
  • each of the first front end circuits includes a first control circuit and a first programmable gain amplifying PGA circuit, the first control circuit simultaneously connecting a power source, two capacitors to be tested connected to the first front end circuit, and the First PGA circuit,
  • the first control circuit is configured to control the power supply to charge two capacitors to be tested connected to the first front end circuit in a first phase of a detection cycle, and control two connected to the first front end circuit
  • the capacitor to be tested is discharged to the first PGA circuit
  • the second PGA circuit is controlled to charge the two capacitors to be tested connected to the first front end circuit in a second phase of the detection period
  • the first PGA circuit is configured to convert capacitance signals of two capacitors to be tested connected to the first front end circuit into the first voltage signal in the first stage and the second stage, respectively, and Determining the first voltage signals of the two connected capacitors to be tested to obtain a first differential signal of the voltages of the two capacitors to be tested connected to the first front end circuit in the first stage, and a first differential signal of a voltage corresponding to the second capacitor to be tested connected to the first front end circuit;
  • a third input of each of the at least one second front end circuit is connected to a capacitor to be tested, and a fourth input is connected to a reference capacitor.
  • the second control circuit is configured to control, in the first phase, discharging the power source to the capacitor to be tested and the reference capacitor connected to the second front end circuit, and controlling the capacitor to be tested connected to the second front end circuit And a reference capacitor discharging the second PGA, and controlling, in the second phase, the second PGA circuit to charge the capacitor to be tested and the reference capacitor connected to the second front end circuit,
  • the second PGA circuit is configured to convert the capacitance signals of the capacitor to be tested and the reference capacitor connected to the second front end circuit into the second voltage signal in the first stage and the second stage, respectively, and Determining the connected second voltage signal of the capacitor to be tested and the reference capacitor to obtain a second difference between the voltage of the capacitor to be tested and the reference capacitor connected to the second front end circuit in the first stage a signal, and a second differential signal of a voltage corresponding to the second stage of the capacitor to be tested and the reference capacitor connected to the second front end circuit;
  • Each of the at least N-1 first front end circuits is in the first stage Outputting a first differential signal of the two connected capacitors to be tested, and outputting a first differential signal of the two connected capacitors to be tested in the second phase,
  • Each of the at least one second front end circuit outputs a second differential signal of the connected capacitor to be tested and the reference capacitor in the first phase, and the connected to be tested in the second stage output a second differential signal of the capacitor and the reference capacitor;
  • the processing circuit is coupled to an output of each of the first front end circuits and each of the second front end circuits for outputting a first differential signal and the first output according to the first front end circuit in the first stage a first differential signal output by the front end circuit in the second stage determines a target differential signal of a voltage corresponding to the two capacitors to be tested to which the first front end circuit is connected, and according to the second front end circuit at the first a second differential signal outputted by the phase and a second differential signal output by the second front end circuit in the second phase determine a target differential signal of a voltage corresponding to the capacitor to be tested and the reference capacitor connected to the second front end circuit, And determining, according to the target differential signal of the two capacitors to be tested connected to each of the first front-end circuits and the target differential signal of the capacitor to be tested and the reference capacitor connected to each of the second front-end circuits Measure the capacitance value of each capacitor to be tested in the capacitor.
  • the first front end circuit outputs a first differential signal of a voltage corresponding to the two connected capacitors to be processed, and the second front end circuit outputs the connected capacitor to be tested and the reference capacitor to the processing circuit.
  • a first differential signal of the corresponding voltage which is a differential process
  • the first control circuit controls the two capacitors to be tested to discharge to the first PGA circuit in the first stage, and controls the first PGA circuit in the first stage
  • the two-stage control first PGA circuit charges two capacitors to be tested
  • the second control circuit controls the capacitor to be tested and the reference capacitor to discharge to the second PGA circuit in the first stage, and controls the second PGA circuit to The capacitor to be tested and the reference capacitor are charged, which is the double correlation sampling process.
  • the processing circuit determines a target differential signal of the two connected capacitors to be tested according to the first differential signal outputted by the first front end circuit in the first phase and the second phase, respectively, and the second processing circuit is respectively in the first stage according to the second front end circuit And a second differential signal outputted by the second stage determines a target differential signal of the connected capacitor to be tested and the reference capacitor, and according to a target differential signal of each of the two capacitors to be tested connected to each of the first front end circuits, and each second The target differential signal of the capacitor to be tested and the reference capacitor connected to the front end circuit determines a capacitance value of each of the N capacitors to be tested.
  • the first control circuit includes a first switch group, a second switch group and a third switch group
  • the first switch group includes a first switch and a second switch
  • one end of the first switch connection is connected to the power source and the other end is connected to the second switch group Connecting, one end of the second switch is grounded and the other end is connected to the second switch group
  • the second switch group is connected to two capacitors to be tested connected to the first front end circuit
  • the first The three switch group is connected to the first PGA circuit and the two capacitors to be tested connected to the first front end circuit.
  • the first phase includes a first time period and a second time period, where the second phase includes a third time period and a fourth time period,
  • the first switch and the second switch group are in a closed state during the first time period, and the second switch and the third switch group are in an open state during the first time period, the power source Charging two capacitors to be tested connected to the first front end circuit during the first period of time,
  • the second switch group is in an off state during the second time period
  • the third switch group is in a closed state in the second time period
  • two capacitors to be tested connected to the first front end circuit are in the Discharging the first PGA circuit during a second time period
  • the first switch and the third switch group are in an open state during a third time period, and the second switch and the second switch group are in a closed state during the third time period, the first front end circuit a first voltage signal of the two connected capacitors to be tested is discharged to the ground during the third period of time,
  • the second switch group is in an open state during the fourth time period
  • the third switch group is in a closed state in the fourth time period
  • the first PGA circuit is the first time in the fourth time period
  • the first phase includes a first time period and a second time period, where the second phase includes a third time period and a fourth time period,
  • the third switch and the fifth switch group are in a closed state during the first time period, and the fourth switch and the sixth switch group are in an open state during the first time period, the power source Charging the capacitor to be tested and the reference capacitor connected to the second front end circuit during the first period of time,
  • the fifth switch group is in an off state during the second period
  • the sixth switch group is in a closed state in the second period
  • the capacitor to be tested and the reference capacitor connected to the second front end circuit are in the Discharging the second PGA circuit during the second time period
  • the third switch and the sixth switch group are in an off state during the third period, and the fourth switch and the fifth switch group are in a closed state during the third period, the second front end a first voltage signal of the capacitor to be tested and the reference capacitor connected to the circuit is discharged to the ground during the fourth period,
  • the second time period is equal to the fourth time period.
  • FIG. 3 is a schematic circuit diagram of another differential circuit of an embodiment of the present application.
  • FIG. 6 is a schematic circuit diagram of a capacitance detecting circuit according to an embodiment of the present application.
  • FIG. 9 shows a matrix type self-capacitance sensor applied to an embodiment of the present application.
  • FIG. 10 shows a triangular self-capacitance sensor applied to an embodiment of the present application.
  • FIG. 1 illustrates a capacitive touch system 100 that includes a host 110, a touch integrated circuit (Touch IC) 120, and a touch sensor 130.
  • the touch sensor 130 includes a Tx layer, a Tx2 channel, a Tx2 channel, a Tx4 channel, and a Tx5 channel
  • the Rx layer includes an Rx1 channel, an Rx2 channel, an Rx3 channel, an Rx4 channel, and an Rx5 channel.
  • the ground capacitances of the Tx1 channel, the Tx2 channel, the Tx3 channel, the Tx4 channel, and the Tx5 channel are C0, C1, C2, C3, and C4, respectively; in the Rx layer, the Rx1 channel, the Rx2 channel, the Rx3 channel, and the Rx4.
  • the capacitance to ground of the channel and Rx5 channel are C9, C8, C7, C6, C5, respectively.
  • Each Tx layer in the touch sensor 130 is connected to the Touch IC 120, and each Rx layer is respectively connected to the Touch IC 120.
  • the Touch IC 120 is connected to the Host 110 and can communicate with the Host 110.
  • the touch IC 120 scans the capacitance change of the ground to each of the Tx channel and the Rx channel of the touch sensor 130.
  • the self-capacitance of the channel near the finger will become larger, the Cd capacitor will be generated by the finger and the Tx channel, and the Cs capacitor will be generated by the finger and the Rx channel.
  • the human body is electrically conductive and connected to the ground, the finger touches the Tx2.
  • the self-capacity of the channel will change from C1 to C1+Cd, and the self-capacity of the Rx3 channel will change from C7 to C7+Cs.
  • the touch IC 120 detects the channel.
  • the self-capacitance changes to calculate the position of the finger touch.
  • the existing self-capacitance detection method has a problem of low touch sensitivity.
  • Increasing the cancel capacitor can improve the touch sensitivity, but the required cancel capacitor is too large, too many to be integrated into the chip, and there is a problem that the cost is too high.
  • the User Data Center uses Y-OCTA technology, and the Y-OCTA technology based touch display In the screen, the capacitance of each capacitor channel to the ground is greatly increased. It is difficult for the Touch IC 120 to detect the self-capacity change of the channel caused by the finger touch, and the touch position of the finger cannot be calculated.
  • FIG. 2 is a schematic structural diagram of a differential circuit 200 according to an embodiment of the present application.
  • the differential circuit 200 includes a front end circuit 210 and a processing circuit 220 for converting a capacitance signal of two connected capacitors into a voltage signal and connecting the two capacitors connected.
  • the voltage signal is described as difference.
  • the front end circuit 210 includes a control circuit 211 and a Programmable Gain Amplification (PGA) circuit 212 connected to a power source, two capacitors connected to the front end circuit 210, and the PGA circuit 212.
  • PGA Programmable Gain Amplification
  • the PGA circuit 212 is configured to convert the capacitance signals of the two capacitors connected to the front end circuit 210 into the voltage signals in the first stage and the second stage, respectively, and the front end circuit 210
  • the voltage signals of the two connected capacitors are differentiated to obtain a differential signal of voltages corresponding to the two capacitors connected to the front end circuit 210 in the first stage, and two capacitors connected to the front end circuit A differential signal corresponding to the second phase.
  • the processing circuit 220 is connected to an output end of the front end circuit 210 for outputting a differential signal output by the front end circuit 210 in the first stage and a difference output by the front end circuit 210 in the second stage.
  • the signal determines a target differential signal of the voltages corresponding to the two capacitors to which the front end circuit 210 is connected, that is, C1 and C2.
  • analog to digital conversion of differential signals can be achieved by an Analog to Digital Conversion (ADC) circuit.
  • ADC Analog to Digital Conversion
  • the first switch and the third switch group are in an open state during the third time period, and the second switch and the second switch group are in a closed state during the third time period, the front end circuit
  • the voltage signals of the two connected capacitors are discharged to ground (eg, discharged to zero) during the third period.
  • the front end circuit 210 includes a control circuit 211 and a PGA circuit 212.
  • the front end circuit further includes an analog to digital conversion circuit 215.
  • the control circuit 211 includes a first switch group, a second switch group, and a third switch group.
  • the PGA circuit 212 can include a differential amplifier, and the input and output terminals of the differential amplifier are also connected.
  • switches K7 and K8 in Fig. 3 when K7 and K8 are present, the switching state changes of K7 and K8 for each period in one detection period can be, for example, the same as the state change of the second switch group.
  • the first period t 1 and the second period t 2 are included in the first phase of one detection period.
  • the second switch group is turned off and the third switch group is closed, so that the two capacitors C1 and C2 connected to the front end circuit 210 are discharged to the PGA circuit 212.
  • the front end circuit 210 The variation curve of the differential signal V out of the voltages corresponding to the output capacitors C1 and C2 in the second period t 2 is as shown in FIG.
  • FIG. 3 is only exemplified by the front end circuit 210 as an example.
  • Other front end circuits adapted to the embodiments of the present application also satisfy the example described in FIG. 3 above.
  • the target differential signal may be a differential signal between the two capacitors in the first phase, a difference between the differential signals in the second phase, or a difference between the two phases.
  • Other forms of target differential signals obtained by the signal for example, the difference between the two differential signals and divided by two.
  • the filter circuit 213 and the integration circuit 214 may be separately disposed in the front end circuit 210, or may be disposed in the front end circuit 210 in combination.
  • FIG. 5 exemplarily describes a scheme in which the filter circuit 213 and the integrating circuit 214 are combined in the front end circuit 210.
  • the integration circuit 214 can amplify the weak capacitance difference signal to increase a Signal Noise Ratio (SNR).
  • SNR Signal Noise Ratio
  • the filter circuit 213 shown in FIG. 5 can also filter other interference signals in the differential signal outputted by the destination front end circuit that can convert the capacitance signal into a voltage signal and discriminate the voltage signal.
  • the capacitance detecting circuit 600 according to an embodiment of the present application will be described in detail below with reference to FIGS. 6 and 7.
  • the capacitance detecting circuit 600 includes at least one of the foregoing differential circuits shown in FIG. 2 for detecting capacitances of N capacitors to be tested, the N being greater than or equal to two.
  • the capacitance detecting circuit includes:
  • Each of the at least N-1 first front end circuits 610 includes a first input terminal X1 and a second input terminal X2, and each of the at least one second front end circuit 620 includes a second front end circuit 620.
  • the first input terminal X1 and the second input terminal X2 of each of the at least N-2 first front end circuits 610 are respectively connected to two different capacitors to be tested.
  • the first input terminal X1 of the first front end circuit 610 except the at least N-2 first front end circuits 610 is simultaneously connected to the third input terminal X4 of a second front end circuit 620 and a capacitor to be tested, except
  • the second input terminal X2 of the first front end circuit 610 other than the N-2 first front end circuits 610 simultaneously connects the first input end of one of the at least N-2 first front end circuits 610 X1 and a capacitor to be tested, the capacitors to be tested connected to the two input terminals of the first front end circuit 610 except the at least N-2 first front end circuits 610 are different capacitors to be tested.
  • each of the first front end circuits 610 includes a first control circuit 611 and a first programmable gain amplifying PGA circuit, and the first control circuit is connected to the power source and the two connected to the first front end circuit 610.
  • the first control circuit 611 is configured to control the first PGA circuit 612 of the first time period in which one of the two capacitors to be tested connected to the first front end circuit 610 is discharged, and to control the first The PGA circuit 612 charges the two capacitors to be tested to which the first front end circuit 610 is connected during the second phase of the detection cycle.
  • the first PGA circuit 612 is configured to convert the capacitance signals of the two capacitors to be tested connected to the first front end circuit 610 into the first power in the first stage and the second stage, respectively. Pressing a signal and deriving the first voltage signals of the two connected capacitors to be tested to obtain a voltage corresponding to the two capacitors to be tested connected to the first front end circuit 610 in the first stage. a first differential signal, and a first differential signal of a voltage corresponding to the two capacitors to be tested connected to the first front end circuit 610 in the second phase.
  • the third input terminal X4 of each of the at least one second front end circuit 620 is connected to a capacitor to be tested, and the fourth input terminal X5 is connected to a reference capacitor.
  • each second front end circuit 620 includes a second control circuit 621 and a second PGA circuit 621, the second control circuit 621 is connected to the power source, the second PGA circuit 621, and the second front end. The capacitor to be tested and the reference capacitor to which the circuit 620 is connected.
  • the second control circuit 621 is configured to control the discharge of the capacitor to be tested and the reference capacitor connected to the second front end circuit 620 to discharge to the second PGA in the first stage, and control the second PGA circuit 621. In the second phase, the capacitor to be tested and the reference capacitor connected to the second front end circuit 620 are charged.
  • the second PGA circuit 621 is configured to convert the capacitance signals of the capacitor to be tested and the reference capacitor connected to the second front end circuit 620 into the second voltage signal in the first stage and the second stage, respectively. And comparing the connected second voltage signal of the capacitor to be tested and the reference capacitor to obtain a voltage corresponding to the capacitor to be tested and the reference capacitor connected to the second front end circuit 620 in the first stage a second differential signal, and a second differential signal of the voltage of the capacitor to be tested and the reference capacitor connected to the second front end circuit 620 in the second phase.
  • Each of the at least N-1 first front end circuits 610 outputs a first differential signal of the two connected capacitors to be tested in the first stage, and outputs in the second stage The first differential signal of the two capacitors to be connected.
  • Each of the at least one second front end circuit 620 outputs a second differential signal of the connected capacitor to be tested and the reference capacitor in the first stage, and outputs the connected in the second stage output. A second differential signal of the capacitor to be tested and the reference capacitor.
  • the first front end circuit outputs a first differential signal of a voltage corresponding to the two connected capacitors to be processed, and the second front end circuit outputs the connected capacitor to be tested and the reference capacitor to the processing circuit.
  • a first differential signal of the corresponding voltage which is a differential process
  • the first control circuit controls the two capacitors to be tested to discharge to the first PGA circuit in the first stage, and controls the first PGA circuit in the first stage
  • the two-stage control first PGA circuit charges two capacitors to be tested
  • the second control circuit controls the capacitor to be tested and the reference capacitor to discharge to the second PGA circuit in the first stage, and controls the second PGA circuit to The capacitor to be tested and the reference capacitor are charged, which is the double correlation sampling process.
  • the processing circuit determines a target differential signal of the two connected capacitors to be tested according to the first differential signal outputted by the first front end circuit in the first phase and the second phase, respectively, and the second processing circuit is respectively in the first stage according to the second front end circuit And a second differential signal outputted by the second stage determines a target differential signal of the connected capacitor to be tested and the reference capacitor, and according to a target differential signal of each of the two capacitors to be tested connected to each of the first front end circuits, and each second The target differential signal of the capacitor to be tested and the reference capacitor connected to the front end circuit determines a capacitance value of each of the N capacitors to be tested.
  • each of the first front end circuits and each of the second front end circuits in the capacitance detecting circuit shown in FIG. 6 can be referred to the foregoing description of the differential circuits shown in FIGS. 2 to 5, for the sake of brevity. I won't go into details here.
  • the processing circuit 630 may further perform coordinate calibration of the touch position of the user on the basis of determining a capacitance value of each of the N capacitors to be tested. The function.
  • the first control circuit 211 includes a first switch group, a second switch group, and a third switch.
  • the first switch group includes a first switch and a second switch, one end of the first switch connection is connected to the power source and the other end is connected to the second switch group, the second switch One end is grounded and the other end is connected to the second switch group, and the second switch group is connected to two capacitors to be tested connected to the first front end circuit, the third switch group and the first A PGA circuit 212 is connected to two capacitors to be tested to which the first front end circuit 610 is connected.
  • the first phase includes a first time period and a second time period
  • the second phase includes a third time period and a fourth time period.
  • the first switch and the second switch group are in a closed state during the first time period, and the second switch and the third switch group are in an open state during the first time period,
  • the power source charges the two capacitors to be tested connected to the first front end circuit 610 during the first time period.
  • the second switch group is in an open state during the second time period
  • the third switch group is in a closed state during the second time period
  • two capacitors to be tested connected by the first front end circuit 610 are in a Discharging the first PGA circuit 212 during the second time period
  • the second control circuit 221 includes the fourth switch group, the fifth switch group, and the sixth switch group, and the fourth switch group includes a third switch and a fourth switch, where the third switch is connected. One end is connected to the power source and the other end is connected to the fifth switch group, one end of the fourth switch is grounded and the other end is connected to the fifth switch group, and the fifth switch group is The capacitor to be tested connected to the second front end circuit is connected to the reference capacitor, and the sixth switch group is connected to the capacitor to be tested and the reference capacitor connected to the second PGA circuit 222 and the second front end circuit.
  • the third switch and the fifth switch group are in a closed state during the first time period, and the fourth switch and the sixth switch group are in an open state during the first time period.
  • the fifth switch group is in an open state during the second time period
  • the sixth switch group is in a closed state during the second time period
  • the capacitor to be tested and the reference capacitor connected to the second front end circuit 620 are The second period of time is discharged to the second PGA circuit 222.
  • V C1 d + V Cref
  • V C2 V C1 + a
  • V C3 V C2 + b
  • V C1 , V C2 , and V C3 correspond to C1 , C2 , and C3 , respectively.
  • C1 , C2 , and C3 can be obtained from V C1 , V C2 , and V C3 .
  • the shapes of the electrodes of the N capacitors to be tested described in the embodiments of the present application may be triangular or matrix.
  • the matrix type self-capacitance sensor 900 is a capacitive touch screen sensor (Sensor) that only needs to be self-contained.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Amplifiers (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本申请提供一种差分电路、电容检测电路和触摸检测装置，能够降低差分电路噪声，提高输出信号信噪比，当该差分电路应用在电容检测电路中能够提高电容检测的准确性。该差分电路包括前端电路和处理电路，前端电路包括控制电路和PGA电路，控制电路连接电源、两个电容器和PGA电路，用于在第一阶段控制电源向两个电容器充电并控制两个电容器向PGA电路放电，并在第二阶段控制PGA电路为两个电容器充电；PGA电路用于在第一和第二阶段分别将两个电容器的电容信号转化为电压信号并求差，得到两个电容器在第一和第二阶段对应的电压的差分信号；处理电路与前端电路相连接，用于根据前端电路在第一和第二阶段输出的差分信号确定两个电容器对应的电压的目标差分信号。

Description

差分电路、电容检测电路、触摸检测装置和终端设备 技术领域
本申请涉及电子技术领域，尤其涉及一种差分电路、电容检测电路、触摸检测装置和终端设备。
背景技术
电容器被广泛地应用在许多终端电子设备上，例如，终端设备显示屏上用于触摸控制的触控传感器。电容器在使用过程中，必不可少地需要对其容值进行测量分析，如今，自容检测已成为一种非常重要的测量分析方法。
然而，由于自电容往往比较大，已有的自容检测方式在自电容较大时灵敏度较低；而用于提高灵敏度的抵消(cancel)电容较大，以致cancel电容无法集成，同时cancel电容成本也过高；进一步地，自电容的增大，使得已有的自容检测方式灵敏度降低，已经无法正确检测电容值。
使用差分电路能够一定程度上提升电容检测的灵敏度，但是往往还存在例如1/噪声和低频噪声等噪声信号，影响了输出信号的信噪比，因此，急需一种低噪声的差分电路。
发明内容
本申请实施例提供了一种差分电路、电容检测电路、触摸检测装置和终端设备，能够有效地降低差分电路的噪声，提高输出信号的信噪比，并在该差分电路应用在电容检测电路中时，能够提高电容检测的准确性。
第一方面，提供了一种差分电路，所述差分电路包括前端电路和处理电路，所述前端电路用于将所连接的两个电容器的电容信号转化为电压信号并将所连接的两个电容器的所述电压信号求差，
所述前端电路包括控制电路和可编程增益放大PGA电路，所述控制电路同时连接电源、两个电容器和所述PGA电路，
所述控制电路用于在一个检测周期中的第一阶段控制所述电源向所述前端电路所连接的两个电容器充电，并控制所述前端电路所连接的两个电容器向所述PGA电路放电，以及在所述检测周期中的第二阶段控制所述PGA电路为所述前端电路所连接的两个电容器充电；
所述PGA电路用于在所述第一阶段和所述第二阶段分别将所述前端电路所连接的两个电容器的电容信号转化为所述电压信号，并将所述前端电路所连接的两个电容器的所述电压信号求差，以得到所述前端电路所连接的两个电容器在所述第一阶段对应的电压的差分信号，和所述前端电路所连接的两个电容器在所述第二阶段对应的差分信号；
所述前端电路在所述第一阶段输出所连接的两个电容器的差分信号，以及在所述第二阶段输出所连接的两个电容器的差分信号；
所述处理电路与所述前端电路相连接，用于根据所述前端电路在所述第一阶段输出的差分信号和所述前端电路在所述第二阶段输出的差分信号，确定所述前端电路所连接的两个电容器对应的电压的目标差分信号。
因此，在本申请实施例的差分电路中，前端电路向处理电路输出所连接的两个电容器对应的电压的差分信号，此即为差分过程；控制电路控制两个电容器在第一阶段向PGA电路放电，以及控制PGA电路在与第一阶段相关的第二阶段向两个电容器放电，处理电路根据前端电路分别在相关的第一阶段和第二阶段输出的差分信号确定目标差分信号，此即为双相关采样(Correlated Double Sample，CDS)过程。通过这种差分后双相关采样的方式，能够一定程度上消除差分电路输出的差分信号中的噪声。
可选地，在一种可能的实现方式中，所述控制电路包括第一开关组、第二开关组和第三开关组，所述第一开关组包括第一开关和第二开关，所述第一开关的一端与所述电源相连接且另一端与所述第二开关组相连接，所述第二开关的一端接地且另一端与所述第二开关组相连接，所述第二开关组与所述前端电路所连接的两个电容器相连接，所述第三开关组与所述PGA电路和所述前端电路所连接的两个电容器相连接。
可选地，在一种可能的实现方式中，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段，
所述第一开关和所述第二开关组在所述第一时段处于闭合状态，所述第二开关和所述第三开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述前端电路所连接的两个电容器充电，
所述第二开关组在所述第二时段处于断开状态，所述第三开关组在所述第二时段处于闭合状态，所述前端电路所连接的两个电容器在所述第二时段向所述PGA电路放电，
所述第一开关和所述第三开关组在所述第三时段处于断开状态，所述第二开关和所述第二开关组在所述第三时段处于闭合状态，所述前端电路所连接的两个电容器的电压信号在所述第三时段对地放电，
所述第二开关组在所述第四时段处于断开状态，所述第三开关组在所述第四时段处于闭合状态，所述PGA电路在所述第四时段为所述前端电路所连接的两个电容器充电。
可选地，在一种可能的实现方式中，所述第二时段与所述第四时段等长。
可选地，在一种可能的实现方式中，所述前端电路所连接的两个电容器的所述目标差分信号，为所述前端电路所连接的两个电容器在所述第二阶段的差分信号与所述前端电路所连接的两个电容器在所述第一阶段的差分信号的差值，或者为所述差值的一半。
可选地，在一种可能的实现方式中，所述前端电路还包括滤波电路和/或积分电路，其中，所述滤波电路用于过滤所述前端电路输出的所述目标差分信号中的干扰信号，所述积分电路用于对所述前端电路输出的所述目标差分信号进行积分放大处理。
第二方面，提供了一种电容检测电路，用于检测N个待测电容器的电容，所述N大于或等于2，其特征在于，包括：至少N-1个用于将待测电容器的电容信号转化为第一电压信号并将所述第一电压信号求差的第一前端电路、至少一个用于将待测电容器的电容信号转化为第二电压信号并将所述第二电压信号求差的第二前端电路、以及处理电路，
其中，至少N-1个第一前端电路中每个第一前端电路包括第一输入端和第二输入端，至少一个第二前端电路中的每个第二前端电路包括第三输入端和第四输入端，
至少N-2个第一前端电路中的每个第一前端电路的第一输入端和第二输入端分别连接两个不同的待测电容器，
除所述至少N-2个第一前端电路之外的第一前端电路的第一输入端同时连接一个第二前端电路的第三输入端及一个待测电容器，除所述至少N-2个第一前端电路之外的第一前端电路的第二输入端同时连接所述至少N-2个第一前端电路中一个第一前端电路的第一输入端及一个待测电容器，除所述至少N-2个第一前端电路之外的第一前端电路的两个输入端所连接的待测电容器为不同的待测电容器，
其中，每个第一前端电路包括第一控制电路和第一可编程增益放大PGA电路，所述第一控制电路同时连接电源、所述第一前端电路所连接的两个待测电容器和所述第一PGA电路，
所述第一控制电路用于在一个检测周期中的第一阶段控制所述电源向所述第一前端电路所连接的两个待测电容器充电，并控制所述第一前端电路所连接的两个待测电容器向所述第一PGA电路放电，以及在所述检测周期中的第二阶段控制所述第一PGA电路为所述第一前端电路所连接的两个待测电容器充电，
所述第一PGA电路用于在所述第一阶段和所述第二阶段分别将所述第一前端电路所连接的两个待测电容器的电容信号转化为所述第一电压信号，并将所连接的两个待测电容器的所述第一电压信号求差，以得到所述第一前端电路所连接的两个待测电容器在所述第一阶段对应的电压的第一差分信号，和所述第一前端电路所连接的两个待测电容器在所述第二阶段对应的电压的第一差分信号；
所述至少一个第二前端电路中的每个第二前端电路的第三输入端连接一个待测电容器、第四输入端连接一个参考电容器，
其中，每个第二前端电路包括第二控制电路和第二PGA电路，所述第二控制电路同时连接电源、所述第二PGA电路、所述第二前端电路所连接的待测电容器和参考电容器，
所述第二控制电路用于在所述第一阶段控制所述电源向所述第二前端电路所连接的待测电容器和参考电容器放电，并控制所述第二前端电路所连接的待测电容器和参考电容器向所述第二PGA放电，以及在所述第二阶段控制所述第二PGA电路为所述第二前端电路所连接的待测电容器和参考电容器充电，
所述第二PGA电路用于在所述第一阶段和所述第二阶段分别将所述第二前端电路所连接的待测电容器和参考电容器的电容信号转化为所述第二电压信号，并将所连接的待测电容器和参考电容器的所述第二电压信号求差，以得到所述第二前端电路所连接的待测电容器和参考电容器在所述第一阶段对应的电压的第二差分信号，和所述第二前端电路所连接的待测电容器和参考电容器在所述第二阶段对应的电压的第二差分信号；
所述至少N-1个第一前端电路中的每个第一前端电路在所述第一阶段 输出所连接的两个待测电容器的第一差分信号，以及在所述第二阶段输出所连接的两个待测电容器的第一差分信号，
所述至少一个第二前端电路中每个第二前端电路在所述第一阶段输出所连接的待测电容器和参考电容器的第二差分信号，以及在所述第二阶段输出所连接的待测电容器和参考电容器的第二差分信号；
所述处理电路与每个第一前端电路和每个第二前端电路的输出端相连接，用于根据所述第一前端电路在所述第一阶段输出的第一差分信号和所述第一前端电路在所述第二阶段输出的第一差分信号确定所述第一前端电路所连接的两个待测电容器对应的电压的目标差分信号，以及根据所述第二前端电路在所述第一阶段输出的第二差分信号和所述第二前端电路在所述第二阶段输出的第二差分信号确定所述第二前端电路所连接的待测电容器和参考电容器对应的电压的目标差分信号，以及根据所述每个第一前端电路所连接的两个待测电容器的目标差分信号和所述每个第二前端电路所连接的待测电容器和参考电容器的目标差分信号确定所述N个待测电容器中每个待测电容器的电容值。
因此，该电容检测电路中，第一前端电路向处理电路输出所连接的两个待测电容器对应的电压的第一差分信号，第二前端电路向处理电路输出所连接的待测电容器和参考电容器对应的电压的第一差分信号，此即为差分过程；第一控制电路控制两个待测电容器在第一阶段向第一PGA电路放电，以及控制第一PGA电路在与第一阶段相关的第二阶段控制第一PGA电路向两个待测电容器充电，第二控制电路控制该待测电容器和参考电容器在第一阶段向第二PGA电路放电，以及控制第二PGA电路在第二阶段向该待测电容器和参考电容器充电，此即为双相关采样过程。处理电路根据第一前端电路分别在第一阶段和第二阶段输出的第一差分信号确定所连接的两个待测电容器的目标差分信号，第二处理电路根据第二前端电路分别在第一阶段和第二阶段输出的第二差分信号确定所连接的待测电容器和参考电容器的目标差分信号，并根据每个第一前端电路所连接的两个待测电容器的目标差分信号和每个第二前端电路所连接的待测电容器和参考电容器的目标差分信号确定所述N个待测电容器中每个待测电容器的电容值。通过这种差分后双相关采样的方式，能够提高差分信号的信噪比，提高电容检测的准确性。
可选地，在一种可能的实现方式中，所述第一控制电路包括第一开关组、 第二开关组和第三开关组，所述第一开关组包括第一开关和第二开关，所述第一开关连接的一端与所述电源相连接且另一端与所述第二开关组相连接，所述第二开关的一端接地且另一端与所述第二开关组相连接，所述第二开关组与所述第一前端电路所连接的两个待测电容器相连接，所述第三开关组与所述第一PGA电路和所述第一前端电路所连接的两个待测电容器相连接。
可选地，在一种可能的实现方式中，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段，
其中，所述第一开关和所述第二开关组在所述第一时段处于闭合状态，所述第二开关和所述第三开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述第一前端电路所连接的两个待测电容器充电，
所述第二开关组在所述第二时段处于断开状态，所述第三开关组在所述第二时段处于闭合状态，所述第一前端电路所连接的两个待测电容器在所述第二时段向所述第一PGA电路放电，
所述第一开关和所述第三开关组在第三时段处于断开状态，所述第二开关和所述第二开关组在所述第三时段处于闭合状态，所述第一前端电路所连接的两个待测电容器的第一电压信号在所述第三时段对地放电，
所述第二开关组在所述第四时段处于断开状态，所述第三开关组在所述第四时段处于闭合状态，所述第一PGA电路在所述第四时段为所述第一前端电路所连接的两个待测电容器充电。
可选地，在一种可能的实现方式中，所述第二控制电路包括所述第四开关组、第五开关组和第六开关组，所述第四开关组包括第三开关和第四开关，所述第三开关连接的一端与所述电源相连接且另一端与所述第五开关组相连接，所述第四开关的一端接地且另一端与所述第五开关组相连接，所述第五开关组与所述第二前端电路所连接的待测电容器和参考电容器相连接，所述第六开关组与所述第二PGA电路和所述第二前端电路所连接的待测电容器和参考电容器相连接。
可选地，在一种可能的实现方式中，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段，
其中，所述第三开关和所述第五开关组在所述第一时段处于闭合状态，所述第四开关和所述第六开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述第二前端电路所连接的待测电容器和参考电容器充电，
所述第五开关组在所述第二时段处于断开状态，所述第六开关组在所述第二时段处于闭合状态，所述第二前端电路所连接的待测电容器和参考电容器在所述第二时段向所述第二PGA电路放电，
所述第三开关和所述第六开关组在所述第三时段处于断开状态，所述第四开关和所述第五开关组在所述第三时段处于闭合状态，所述第二前端电路所连接的待测电容器和参考电容器的第一电压信号在所述第四时段对地放电，
所述第五开关组在所述第四时段处于断开状态，所述第六开关组在所述第四时段处于闭合状态，所述第二PGA电路在所述第四阶段为所述第二前端电路所连接的待测电容器和参考电容器充电。
可选地，在一种可能的实现方式中，所述第二时段与所述第四时段等长。
可选地，在一种可能的实现方式中，所述第一前端电路所连接的两个待测电容器的所述目标差分信号为所述第一前端电路所连接的两个电容器在所述第二阶段的第一差分信号与所述第一前端电路所连接的两个待测电容器在所述第一阶段的第一差分信号的差值；和/或
所述第二前端电路所连接的待测电容器和参考电容器的所述目标差分信号所述第二前端电路所连接的待测电容器和参考电容器在所述第二阶段的第二差分信号与所述第二前端电路所连接的待测电容器和参考电容器在所述第一阶段的第二差分信号的差值。
第三方面，本申请实施例提供了一种触摸检测装置，包括：第二方面或第二方面任一可选实现方式所述的电容检测电路，该触摸检测装置根据该电容检测电路所确定的该N个待测电容器中每个待测电容器的电容值，确定用户的触摸位置。
第四方面，本申请实施例提供了一种终端设备，包括如第三方面所述的触摸检测装置。
本申请实施例中的终端设备，能够更加准确判断用户在触摸检测装置上的触摸位置，并且克服了自电容对触控灵敏度的影响，提高了终端设备触控灵敏度，进而能够优化现有的自电容检测设备。
附图说明
图1是本申请实施例的差分电路的一种可能的应用场景的示意图。
图2是本申请实施例的一种差分电路的示意性电路图。
图3是本申请实施例的另一种差分电路的示意性电路图。
图4是本申请实施例的差分电路输出的差分信号的变化示意图。
图5是本申请实施例的一种前端电路的示意性电路图。
图6是本申请实施例的一种电容检测电路的示意性电路图。
图7是本申请实施例的另一种电容检测电路的示意性电路图。
图8是本申请实施例的一种触摸检测装置的示意性电路图。
图9示出了一种应用于本申请实施例的矩阵型自容传感器。
图10示出了一种应用于本申请实施例的三角形自容传感器。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
为了便于理解，下面结合图1描述本申请实施例的差分电路的一种可能的应用场景的示意图。
图1示出了一种电容触控系统100，该电容触控系统100包括主机(Host)110、触摸集成电路(Touch IC)120和触控传感器130。其中，触控传感器130包括Tx层和Rx层，Tx层包括Tx1通道、Tx2通道、Tx3通道、Tx4通道和Tx5通道，Rx层包括Rx1通道、Rx2通道、Rx3通道、Rx4通道、Rx5通道。在Tx层中，Tx1通道、Tx2通道、Tx3通道、Tx4通道和Tx5通道的对地电容分别是C0、C1、C2、C3、C4；在Rx层中，Rx1通道、Rx2通道、Rx3通道、Rx4通道和Rx5通道的对地电容分别是C9、C8、C7、C6、C5。
触控传感器130中每个Tx层分别与Touch IC 120相连接，每个Rx层分别与Touch IC 120相连接。Touch IC 120与Host 110相连接，可以与Host 110进行通信。
应理解，在自容检测的时候，检测的是各通道(Tx层和Rx层)电极对地的电容变化。
具体地，Touch IC 120会扫描触控传感器130中每一根Tx通道和Rx通道的对地电容变化情况。当手指靠近的时候，手指附近的通道自电容会变大，手指和Tx通道会产生Cd电容，手指和Rx通道会产生Cs电容，由于人体是导电的并且与大地相连接，手指触控的Tx2通道的自容，会由C1变成C1+Cd，Rx3通道的自容，会由C7变成C7+Cs，Touch IC 120检测出通道的 自电容变化，就能计算出手指触摸的位置。
由于自电容的容值相对较大，而手指触控引起的变化量相对较小，现有的自容检测方法就存在触控灵敏度低的问题。增加cancel电容可提高触控灵敏度，但所需的cancel电容太大，个数太多，无法集成到芯片内部，并存在成本太高的问题。在一些对地电容更大的场景中，例如，在三星Galaxy Note7中的触控显示器上，用户数据中心(Subscriber Data Center，SDC)采用了Y-OCTA技术，而基于Y-OCTA技术的触摸显示屏中，各电容通道对地电容大幅度变大，Touch IC 120难以检测出手指触摸造成的通道自容变化，也就无法计算手指的触摸位置。
本申请实施例还提供了一种差分电路，通过采集两个相关时段上输出的差分信号，并对两次采集到的差分信号进行处理，从而消除差分电路中的噪声信号。特别地，该差分电路能够降低差分过程中存在的噪声信号例如1/噪声、低频噪声等噪声信号。
应理解，本申请实施例的差分电路能够应用在任何需要进行差分运算的场景下，例如应用在电容检测电路中，特别是触摸检测电路中。
以下，结合图2和图3详细说明根据本申请实施例的差分电路。
图2是本申请实施例的差分电路200的示意性结构图。
如图2所示，该差分电路200包括前端电路210和处理电路220，所述前端电路210用于将所连接的两个电容器的电容信号转化为电压信号并将所连接的两个电容器的所述电压信号求差。
所述前端电路210包括控制电路211和可编程增益放大(Programmable Gain Amplification，PGA)电路212，所述控制电路211连接电源、所述前端电路210所连接的两个电容器和所述PGA电路212。
可选地，所述控制电路211包括第一输入端X1和第二输入端X2，所述第一输入X1端连接所述第一前端电路210所连接的两个电容器中的一个电容器C1，所述第二输入端连接另一个电容器C2。
其中，所述控制电路211用于在一个检测周期中的第一阶段控制所述电源向所述前端电路210所连接的两个电容器充电，并控制所述前端电路210所连接的两个电容器向所述PGA电路212放电，以及在所述检测周期中的第二阶段控制所述PGA电路212为所述前端电路210所连接的两个电容器充电。
所述PGA电路212用于在所述第一阶段和所述第二阶段分别将所述前端电路210所连接的两个电容器的电容信号转化为所述电压信号，并将所述前端电路210所连接的两个电容器的所述电压信号求差，以得到所述前端电路210所连接的两个电容器在所述第一阶段对应的电压的差分信号，以及所述前端电路所连接的两个电容器在所述第二阶段对应的差分信号。
所述前端电路210的输出端在所述第一阶段输出所连接的两个电容器的差分信号，以及在所述第二阶段输出所连接的两个电容器的差分信号。
所述处理电路220与所述前端电路210的输出端相连接，用于根据所述前端电路210在所述第一阶段输出的差分信号和所述前端电路210在所述第二阶段输出的差分信号确定所述前端电路210所连接的两个电容器即C1和C2对应的电压的目标差分信号。
可选地，该处理电路220可以是数字处理模块(Digital Process Block)。
应理解，该处理电路220具有运算和存储功能。
可选地，该处理电路220可以具有解调功能，即，具有解调信号的能力。
应理解，该处理电路220接收到的前端电路210输出的差分信号为经过模数转化之后的信号。
例如，可以通过模数转换(Analog to Digital Conversion，ADC)电路实现差分信号的模数转换。
因此，在本申请实施例的差分电路中，前端电路向处理电路输出所连接的两个电容器对应的电压的差分信号，此即为差分过程；控制电路控制两个电容器在第一阶段向PGA电路放电，以及控制PGA电路在与第一阶段相关的第二阶段向两个电容器放电，处理电路根据前端电路分别在相关的第一阶段和第二阶段输出的差分信号确定目标差分信号，此即为双相关采样过程。通过这种差分后双相关采样的方式，能够提高差分电路输出的差分信号的信噪比。
可选地，所述控制电路211包括第一开关组、第二开关组和第三开关组，所述第一开关组包括第一开关和第二开关，所述第一开关的一端与所述电源相连接且另一端与所述第二开关组相连接，所述第二开关的一端接地且另一端与所述第二开关组相连接，所述第二开关组与所述前端电路所连接的两个电容器相连接，所述第三开关组与所述PGA电路212和所述前端电路所连接的两个电容器相连接。
可选地，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段。
可选地，所述第一开关和所述第二开关组在所述第一时段处于闭合状态，所述第二开关和所述第三开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述前端电路所连接的两个电容器充电(例如充电至该电源电压VCC)。
所述第二开关组在所述第二时段处于断开状态，所述第三开关组在所述第二时段处于闭合状态，所述前端电路所连接的两个电容器在所述第二时段向所述PGA电路212放电(例如放电至该PGA电路212的工作电压即共模电压VCM)。
所述第一开关和所述第三开关组在所述第三时段处于断开状态，所述第二开关和所述第二开关组在所述第三时段处于闭合状态，所述前端电路所连接的两个电容器的电压信号在所述第三时段对地放电(例如放电至0)。
所述第二开关组在所述第四时段处于断开状态，所述第三开关组在所述第四时段处于闭合状态，所述PGA电路212在所述第四时段为所述前端电路所连接的两个电容器充电(例如充电至VCM)。
例如，可以是每次都充满电，并每次放完电。
又例如，一次充电80％，放电50％，接收继续充电至80，再放电50％。
应理解，本申请实施例对充放电次数，及具体充放电的量不作限定。
例如图3所示，前端电路210包括控制电路211和PGA电路212，可选地，该前端电路还包括模数转换电路215。其中，控制电路211包括第一开关组、第二开关组和第三开关组，可选地，该PGA电路212中可以包括差分放大器，并且该差分放大器的输入端和输出端之间还可能连接有开关，例如图3中的开关K7和K8，当存在K7和K8时，K7和K8在一个检测周期中每个时段的开关状态变化例如可以与第二开关组的状态变化相同。
如图3所示，第一开关组包括第一开关K1和第二K2，第二开关组包括K3和K4，第三开关组包括K5和K6，其中第一开关组中的开关K1与电源相连，K2接地。可选地，该前端电路在一个检测周期中，每个开关组的开关状态可以如表一所示。
表一
Figure PCTCN2017111899-appb-000001
如表一所示，在一个检测周期的第一阶段包括第一时段t1和第二时段t2，
在该检测周期的第一时段t1，将第一开关和第二开关组闭合、第二开关和第三开关组断开，由于第一开关连接电源，因此电源向前端电路210所连接的两个电容器C1和C2充电，例如使C1和C2被充电至Vcc，此时，由于第三开关组断开，因此PGA电路212在第一时段t1没有输出，即输出的Vout为0。
在该检测周期的第二时段t2，将第二开关组断开、第三开关组闭合，从而前端电路210所连接的两个电容器C1和C2向PGA电路212放电，此时，前端电路210输出的电容器C1和C2对应的电压的差分信号Vout在第二时段t2的变化曲线如图4所示。
在该检测周期的第三时段t3，将第二开关和第二开关组闭合、第一开关和第三开关组断开，由于第二开关接地，因此前端电路210所连接的两个电容器C1和C2对地放电，例如放电至0，此时，由于第三开关组断开，因此PGA电路212第三时段t3没有输出，即输出的Vout为0。
在该检测周期的第四时段t4，将第二开关组断开、第三开关组闭合，从而PGA电路在所述第四时段t4为前端电路210所连接的两个电容器C1和C2充电例如充电至VCM，此时，如图4所示，前端电路210输出的电容器C1和C2对应的电压的差分信号Vout在第四时段t4的变化曲线与第二时段t2输出的Vout的变化曲线大小相同且方向相反。
可以看出，第四时段t4输出的Vout为PGA电路212为前端电路210所 连接的两个电容器C1和C2充电时对应的电压的差分信号，第二时段t2输出的Vout为前端电路210所连接的两个电容器C1和C2放电时对应的电压的的差分信号。
应理解，图3仅以前端电路210为例进行示例说明，其它适应于本申请实施例的前端电路同样满足上述图3所述的示例。
可选地，所述前端电路210所连接的两个电容器的所述目标差分信号为：所述前端电路所连接的两个电容器在所述第一阶段中的所述第二时段t2的差分信号，与所述前端电路210所连接的两个电容器在所述第二阶段中的所述第四时段t4的差分信号的差值。
应理解，本申请实施例中，所述目标差分信号可以是两个电容器在第一阶段的差分信号，与在第二阶段的差分信号之间的差值，或者也可以是基这两个差分信号得到的其它形式的目标差分信号，例如对这两个差分信号作差并除以2。
假设在第二时段t2输出的Vout＝V1+△V，其中，V1为电容器C1和C2对应的电压的差分信号，输出的Vout中携带噪声信号△V，那么由于同一个检测周期中的第四时段t4与第二时段t2是相关，那么第四时段t4输出的Vout＝(-V1)+△V，且其中携带噪声信号也可以认为是等于△V。因此，通过将第二时段t2输出的V1+△V与第四时段t4输出的V2+△V做差之后，即(V1+△V)－[(-V1+△V)]＝2V1，则可以消除噪声信号△V，从而提高该差分电路输出的差分信号的信噪比。这里，如果目标差分信号仅为两个电容器在第二时段t2与第四时段t4的差分信号的差值，不仅可以消除噪声，还可以得到2倍强度的信号，即，(V1+△V)－(-V1+△V)＝2V1。当然，该目标差分信号也可以是第二时段t2与第四时段t4的差分信号作差之后再除以2，即[(V1+△V)－(-V1+△V)]/2＝2V1/2＝V1，也可以得到消除噪声△V后的两个电容器的目标差分信号。本申请对此不作限定。
可选地，该第二时段与该第四时段等长。
具体地，一个检测周期中，用于所述PGA电路212为所述前端电路210所连接的两个电容器充电的第四时段，与用于所述前端电路210所连接的两个电容器向所述PGA电路212放电的第二时段等长。该检测周期中的第一时段与第三时段之间的长度之间可以相等也可以不相等，第一时段与第二时段的长度也可以相等或者不相等，第三时段和第四时段之间的长度也可以相 等或者不相等。例如，优选地，一个检测周期中的第一时段、第二时段、第三时段和第四时段可以等长；又例如，第二时段和第四时段等长，第一时段与第三时段等长，且第一时段小于第二时段的长度。
可选地，所述前端电路210还包括滤波电路213和/或积分电路214，其中，所述滤波电路213用于过滤所述前端电路210输出的所述目标差分信号中的干扰信号，所述积分电路214用于对所述前端电路210输出的所述目标差分信号进行积分放大处理。
可选地，该滤波电路213和该积分电路214分别可以单独设置在该前端电路210中，也可以组合设置在前端电路210中。例如图5示例性的描述了该滤波电路213和该积分电路214组合设置在该前端电路210中的方案。
可选地，该滤波电路213可以是低通滤波器。
可选地，该滤波电路213可以是由放大器构成的有源模拟低通滤波器,但本申请实施例并不仅仅局限于此。
可选地，该积分电路214可以将微弱的电容差值信号放大，增加信噪比(Signal Noise Ratio，SNR)。
应理解，图5所示的积分电路214还可以积分放大其它可以实现电容信号转化为电压信号并将该电压信号求差的目的前端电路输出的差分信号。
还应理解，图5所示的滤波电路213还可以过滤其它可以实现电容信号转化为电压信号并将该电压信号求差的目的前端电路输出的差分信号中的干扰信号。
还应理解，本申请实施例中，若前端电路210连接的两个电容器C1和C2中的一个电容器为电容值已知的参考电容器，而另一个电容器为待测电容器时，该处理电路220还可以用于根据该前端电路210输出的差分信号确定待测电容器的电容值。
下面结合图6和图7详细说明根据本申请实施例的电容检测电路600。
可选地，该电容检测电路600包括至少一个前述图2所示的差分电路，用于检测N个待测电容器的电容，所述N大于或等于2。
其中，第一前端电路610的数量和第二前端电路620的数量，以及待测电容器、参考电容器的数量仅仅只是示例，具体数量根据实际需要确定，本申请实施例对此并不作任何限定。
还应理解，第一前端电路610的第一输入端X1和第二输入端X2能够 连接的待测电容器数量仅仅只是示例，并不限定只能为一个，也可为多个待测电容做差分操作。第二前端电路620的第三输入端X4能够连接的待测电容器的数量，第四输入端X5能够连接的参考电容器的数量也仅仅只是示例，并不限定只能为一个，也可为多个待测电容与参考电容器做差分操作，本申请实例对此不作任何限定。
具体地，例如图6所示，该电容检测电路包括：
至少N-1个用于将待测电容器的电容信号转化为第一电压信号并将所述第一电压信号求差的第一前端电路610、至少一个用于将待测电容器的电容信号转化为第二电压信号并将所述第二电压信号求差的第二前端电路620、以及处理电路630。
其中，至少N-1个第一前端电路610中每个第一前端电路610包括第一输入端X1和第二输入端X2，至少一个第二前端电路620中的每个第二前端电路620包括第三输入端X4和第四输入端X5。
至少N-2个第一前端电路610中的每个第一前端电路610的第一输入端X1和第二输入端X2分别连接两个不同的待测电容器。
除所述至少N-2个第一前端电路610之外的第一前端电路610的第一输入端X1同时连接一个第二前端电路620的第三输入端X4及一个待测电容器，除所述至少N-2个第一前端电路610之外的第一前端电路610的第二输入端X2同时连接所述至少N-2个第一前端电路610中一个第一前端电路610的第一输入端X1及一个待测电容器，除所述至少N-2个第一前端电路610之外的第一前端电路610的两个输入端所连接的待测电容器为不同的待测电容器。
进一步地，可选地，每个第一前端电路610包括第一控制电路611和第一可编程增益放大PGA电路，所述第一控制电路连接电源、所述第一前端电路610所连接的两个待测电容器和所述第一PGA电路612。
所述第一控制电路611用于控制所述第一前端电路610所连接的两个待测电容器在一个检测周期中的第一时段项所述第一PGA电路612放电，以及控制所述第一PGA电路612在所述检测周期中的第二阶段为所述第一前端电路610所连接的两个待测电容器充电。
所述第一PGA电路612用于在所述第一阶段和所述第二阶段分别将所述第一前端电路610所连接的两个待测电容器的电容信号转化为所述第一电 压信号，并将所连接的两个待测电容器的所述第一电压信号求差，以得到所述第一前端电路610所连接的两个待测电容器在所述第一阶段对应的电压的第一差分信号，和所述第一前端电路610所连接的两个待测电容器在所述第二阶段对应的电压的第一差分信号。
所述至少一个第二前端电路620中的每个第二前端电路620的第三输入端X4连接一个待测电容器、第四输入端X5连接一个参考电容器。
进一步地，可选地，每个第二前端电路620包括第二控制电路621和第二PGA电路621，所述第二控制电路621连接电源、所述第二PGA电路621、所述第二前端电路620所连接的待测电容器和参考电容器。
所述第二控制电路621用于控制所述第二前端电路620所连接的待测电容器和参考电容器放电在所述第一阶段向所述第二PGA放电，以及控制所述第二PGA电路621在所述第二阶段为所述第二前端电路620所连接的待测电容器和参考电容器充电。
所述第二PGA电路621用于在所述第一阶段和所述第二阶段分别将所述第二前端电路620所连接的待测电容器和参考电容器的电容信号转化为所述第二电压信号，并将所连接的待测电容器和参考电容器的所述第二电压信号求差，以得到所述第二前端电路620所连接的待测电容器和参考电容器在所述第一阶段对应的电压的第二差分信号，和所述第二前端电路620所连接的待测电容器和参考电容器在所述第二阶段对应的电压的第二差分信号。
所述至少N-1个第一前端电路610中的每个第一前端电路610在所述第一阶段输出所连接的两个待测电容器的第一差分信号，以及在所述第二阶段输出所连接的两个待测电容器的第一差分信号。
所述至少一个第二前端电路620中每个第二前端电路620在所述第一阶段输出所连接的待测电容器和参考电容器的第二差分信号，以及在所述第二阶段输出所连接的待测电容器和参考电容器的第二差分信号。
所述处理电路630与每个第一前端电路610和每个第二前端电路620的输出端相连接，用于根据所述第一前端电路610在所述第一阶段输出的第一差分信号和所述第一前端电路610在所述第二阶段输出的第一差分信号确定所述第一前端电路610所连接的两个待测电容器对应的电压的目标差分信号，以及根据所述第二前端电路620在所述第二阶段输出的第二差分信号和所述第二前端电路620在所述第二阶段输出的第二差分信号确定所述第二前 端电路620所连接的待测电容器和参考电容器对应的电压的目标差分信号，以及根据所述每个第一前端电路610所连接的两个待测电容器的目标差分信号和所述每个第二前端电路620所连接的待测电容器和参考电容器的目标差分信号确定所述N个待测电容器中每个待测电容器的电容值。
因此，该电容检测电路中，第一前端电路向处理电路输出所连接的两个待测电容器对应的电压的第一差分信号，第二前端电路向处理电路输出所连接的待测电容器和参考电容器对应的电压的第一差分信号，此即为差分过程；第一控制电路控制两个待测电容器在第一阶段向第一PGA电路放电，以及控制第一PGA电路在与第一阶段相关的第二阶段控制第一PGA电路向两个待测电容器充电，第二控制电路控制该待测电容器和参考电容器在第一阶段向第二PGA电路放电，以及控制第二PGA电路在第二阶段向该待测电容器和参考电容器充电，此即为双相关采样过程。处理电路根据第一前端电路分别在第一阶段和第二阶段输出的第一差分信号确定所连接的两个待测电容器的目标差分信号，第二处理电路根据第二前端电路分别在第一阶段和第二阶段输出的第二差分信号确定所连接的待测电容器和参考电容器的目标差分信号，并根据每个第一前端电路所连接的两个待测电容器的目标差分信号和每个第二前端电路所连接的待测电容器和参考电容器的目标差分信号确定所述N个待测电容器中每个待测电容器的电容值。通过这种差分后双相关采样的方式，能够提高差分信号的信噪比，提高电容检测的准确性。
应理解，图6所示的电容检测电路中的每个第一前端电路和每个第二前端电路的详细描述可以参考前述对图2至图5中所示的差分电路的描述，为了简洁，这里不再赘述。
可选地，当该电容检测电路应用在触摸检测装置中时，处理电路630还可以在确定该N个待测电容器中每个待测电容器的电容值的基础上，实现用户触摸位置的坐标标定的功能。
可选地，所述N个待测电容器中每个待测电容器为一个触摸通道的电极与地形成的电容器。
还应理解，上述连接指的是可以进行信号(例如，电容信号、电压信号、第一差分信号、第二差分信号等)传递，并不一定是指物理意义上的连接，后续描述的连接同理。
可选地，所述第一控制电路211包括第一开关组、第二开关组和第三开 关组，所述第一开关组包括第一开关和第二开关，所述第一开关连接的一端与所述电源相连接且另一端与所述第二开关组相连接，所述第二开关的一端接地且另一端与所述第二开关组相连接，所述第二开关组与所述第一前端电路所连接的两个待测电容器相连接，所述第三开关组与所述第一PGA电路212和所述第一前端电路610所连接的两个待测电容器相连接。
可选地，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段。
可选地，所述第一开关和所述第二开关组在所述第一时段处于闭合状态，所述第二开关和所述第三开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述第一前端电路610所连接的两个待测电容器充电，
所述第二开关组在所述第二时段处于断开状态，所述第三开关组在所述第二时段处于闭合状态，所述第一前端电路610所连接的两个待测电容器在所述第二时段向所述第一PGA电路212放电，
所述第一开关和所述第三开关组在第三时段处于断开状态，所述第二开关和所述第二开关组在所述第三时段处于闭合状态，所述第一前端电路610所连接的两个待测电容器的第一电压信号在所述第三时段对地放电，
所述第二开关组在所述第四时段处于断开状态，所述第三开关组在所述第四时段处于闭合状态，所述第一PGA电路212在所述第四时段为所述第一前端电路610所连接的两个待测电容器充电。
可选地，所述第二控制电路221包括所述第四开关组、第五开关组和第六开关组，所述第四开关组包括第三开关和第四开关，所述第三开关连接的一端与所述电源相连接且另一端与所述第五开关组相连接，所述第四开关的一端接地且另一端与所述第五开关组相连接，所述第五开关组与所述第二前端电路所连接的待测电容器和参考电容器相连接，所述第六开关组与所述第二PGA电路222和所述第二前端电路所连接的待测电容器和参考电容器相连接。
可选地，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段。
可选地，所述第三开关和所述第五开关组在所述第一时段处于闭合状态，所述第四开关和所述第六开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述第二前端电路620所连接的待测电容器和参考电容 器充电。
所述第五开关组在所述第二时段处于断开状态，所述第六开关组在所述第二时段处于闭合状态，所述第二前端电路620所连接的待测电容器和参考电容器在所述第二时段向所述第二PGA电路222放电。
所述第三开关和所述第六开关组在所述第三时段处于断开状态，所述第四开关和所述第五开关组在所述第三时段处于闭合状态，所述第二前端电路620所连接的待测电容器和参考电容器的第一电压信号在所述第四时段对地放电。
所述第五开关组在所述第四时段处于断开状态，所述第六开关组在所述第四时段处于闭合状态，所述第二PGA电路222在所述第四阶段为所述第二前端电路620所连接的待测电容器和参考电容器充电。
可选地，所述第四开关组与所述第一开关组可以为同一个开关组或者不同的开关组，且所述第四开关组与所述第一开关组为同一个开关组时，所述第三开关与所述第一开关为同一个开关，所述第四开关与所述第二开关为同一个开关。
可选地，所述至少N-1个第一前端电路中的至少部分第一前端电路的第一控制电路中的第一开关组可以为同一个开关组，和/或所述至少一个第二前端电路中的至少部分第二前端电路的第二控制电路中的第四开关组为同一个开关组。
可选地，所述第一前端电路610还包括第一滤波电路613和/或第一积分电路614，其中，所述第一滤波电路613用于过滤所述第一前端电路610输出的所述目标差分信号中的干扰信号，所述第一积分电路614用于对所述第一前端电路610输出的所述目标差分信号进行积分放大处理。
应理解，所述第一滤波电路613还可以过滤其它可以实现电容信号转化为第一电压信号并将第一电压信号求差的目的第一前端电路输出的第一差分信号中的干扰信号。
应理解，所述第一积分电路614还可以积分放大其它可以实现电容信号转化为第一电压信号并将第一电压信号求差的目的第一前端电路输出的第一差分信号。
可选地，所述第二前端电路620还包括第二滤波电路623和/或第二积分电路624，其中，所述第二滤波电路623用于过滤所述第二前端电路620输 出的所述目标差分信号中的干扰信号，所述第二积分电路624用于对所述第二前端电路620输出的所述目标差分信号进行积分放大处理。
应理解，所述第二滤波电路623还可以过滤其它可以实现电容信号转化为第二电压信号并将第二电压信号求差的目的第二前端电路输出的第二差分信号中的干扰信号。
应理解，所述第二积分电路624还可以积分放大其它可以实现电容信号转化为第二电压信号并将第二电压信号求差的目的第二前端电路输出的第二差分信号。
下面以N＝3为例，结合图7详细描述本申请实施例的一种可能的电容检测电路。
如图7所示的电容检测电路700，用于检测N个待测电容，其中N＝3，该电容检测电路700包括第一前端电路710和第一前端电路720；第二前端电路730和第二前端电路740；3个待测电容器，电容信号分别记为C1、C2、C3；1个参考电容器，电容信号记为Cref。
第一前端电路710连接待测电容器C1和待测电容器C2，第一前端电路720连接待测电容器C2和待测电容器C3，第二前端电路730连接待测电容器C3和参考电容器Cref，第二前端电路740连接待测电容器C1和参考电容器Cref。
第一前端电路710包括第一控制电路711和第一PGA电路712；第一前端电路720包括第一控制电路721和第一PGA电路722；第二前端电路730包括第二控制电路731和第二PGA电路732；第二前端电路740包括第二控制电路741和第二PGA电路742。
每个第一控制电路包括第一开关组、第二开关组和第三开关组，每个第二控制电路包括第四开关组、第五开关组和第六开关组。
其中，第一控制电路711的第一开关组、第一控制电路721的第一开关组、第二控制电路731的第四开关组、第二控制电路741的第四开关组为用一个开关组，即，第一控制电路711、第一控制电路721、第二控制电路731、第二控制电路741共用同一个开关组，记为开关组A，包括开关K1与K2，K1与电源相连，K2接地。
可选地，该电压源可以是1.2V的直流电压源，也可以是2.4V的直流电压源，还可以是5.0V的直流电压源。可选地，可以是每个第一前端电路和/ 或第二前端电路连接一个直流电压源，也可以是所有的第一前端电路和/或所有第二前端电路连接一个直流电压源。
第一控制电路711的第二开关组、第一控制电路721的第二开关组、第二控制电路731的第五开关组、第二控制电路741的第五开关组合并为一个开关组，记为开关组B，包括开关K3、K4、K5、K6。
第一控制电路711的第三开关组、第一控制电路721的第三开关组、第二控制电路731的第六开关组、第二控制电路741的第六开关组合并为一个开关组，记为开关组C，包括开关K7至K14。
在一个检测周期的第一阶段中的第一时段t1，将开关K1和开关组B闭合、开关K2和开关组C断开，由于开关K1连接电源，因此，电源向待测电容器C1、C2、C3和Cref充电，例如充电至电源电压Vcc，此时，在第一时段t1没有输出，即输出的Vout＝0。
在该检测周期的第一阶段中的第二时段t2，将开关组B断开、开关组C闭合，待测电容器C1、C2、C3和Cref向第一PGA电路722放电(例如，放电至VCM)。此时，第一前端电路710输出的待测电容器C1、C2对应的电压的差分信号Vout＝V1+△V1，V1＝VC1-VC2；第一前端电路720输出的待测电容器C2、C3对应的电压的差分信号Vout＝V2+△V2，V2＝VC2-VC3；第二前端电路730输出的待测电容器C3、Cref对应的电压的差分信号Vout＝V3+△V3，V3＝VC3-VCref；第二前端电路740输出的待测电容器C1、Cref对应的电压的差分信号Vout＝V4+△V4，V4＝VC1-VCref。△V1、△V2、△V3、△V4为携带噪声信号，△V1、△V2、△V3、△V4可能相等也可能不等。
在该检测周期的第二阶段中的第三时段t3，将开关K2和开关组B闭合、开关K1和开关组C断开，由于开关K2接地，因此待测电容器C1、C2、C3和Cref对地放电至0，此时，在第三时段t3输出的Vout＝0。
在该检测周期的第二阶段中的第四时段t4，将开关组B断开、开关组C闭合，从而第一PGA电路712在第四时段t4为待测电容器C1和C2充电(例如充电至VCM)，第一PGA电路722第四时段t4为待测电容器C2和C3充电(例如充电至VCM)，第二PGA电路732在第四时段t4为待测电容器C3和Cref充电(例如充电至VCM)，第二PGA电路742在第四时段t4为待测电容器C1和Cref充电(例如充电至VCM)。此时，待测电容器对应的差分信号Vout在第四时段t4的变化曲线与在第二时段t2的Vout的变化曲线大小相同 且方向相反，第一前端电路710输出的待测电容器C1、C2对应的电压的差分信号Vout＝(-V1)+△V1，V1＝VC1-VC2；第一前端电路720输出的待测电容器C2、C3对应的电压的差分信号Vout＝(-V2)+△V2，V2＝VC2-VC3；第二前端电路730输出的待测电容器C3、Cref对应的电压的差分信号Vout＝(-V3)+△V3，V3＝VC3-VCref；第二前端电路740输出的待测电容器C1、Cref对应的电压的差分信号Vout＝(-V4)+△V4，V4＝VC1-VCref。
可以看出，第一前端电路710在第四时段t4输出的Vout＝(-V1)+△V1为第一PGA电路712为第一前端电路710所连接的两个待测电容器C1和C2充电时的差分信号，第一前端电路710在第二时段t2输出的Vout＝V1+△V1为第一前端电路710所连接的两个待测电容器C1和C2放电时的差分信号。由于同一个检测周期中的第二时段t2与第四时段t4是相关，因此第一前端电路710在第二时段t2输出的Vout与在第四时段t4输出的Vout中携带的噪声可以基本上认为是相同的，均为△V1。因此，通过将第一前端电路710在第二时段t2输出的Vout＝V1+△V1与第四时段t4输出的Vout＝(-V1)+△V1做差之后，即(V1+△V1)－[(-V1)+△V1]＝2V1＝2(VC1-VC2)，则可以消除噪声信号△V1，从而提高该差分电路输出的差分信号的信噪比，较为准确地得到待测电容器C1和C2的目标差分信号VC1-VC2。C1和C2的电容信号转化得到的第一电压信号的差值(VC1-VC2)与C1和C2的电容信号的差值(C1-C2)成正比。
第一前端电路720在第四时段t4输出的Vout＝(-V2)+△V2为第一PGA电路722为第一前端电路720所连接的两个待测电容器C2和C3充电时的差分信号，第一前端电路720在第二时段t2输出的Vout＝V2+△V2为第一前端电路720所连接的两个待测电容器C2和C3放电时的差分信号。由于同一个检测周期中的第二时段t2与第四时段t4是相关，因此第一前端电路720在第二时段t2输出的Vout与在第四时段t4输出的Vout中携带的噪声可以基本上认为是相同的，均为△V2。因此，通过将第一前端电路720在第二时段t2输出的Vout＝V2+△V2与第四时段t4输出的Vout＝(-V2)+△V2做差之后，即(V2+△V2)－[(-V2)+△V2]＝＝2V2＝2(VC2-VC3)，则可以消除噪声信号△V2，从而提高该差分电路输出的差分信号的信噪比，较为准确地得到待测电容器C2和C3的目标差分信号VC2-VC3。C2和C3的电容信号转化得到的第一电压信号的差值(VC2-VC3)与C2和C3的电容信号的差值(C2-C3)成 正比。
第二前端电路730在第四时段t4输出的Vout＝(-V3)+△V3为第二PGA电路732为第二前端电路730所连接的待测电容器C3和参考电容器Cref充电时的差分信号，第二前端电路730在第二时段t2输出的Vout＝V3+△V3为第二前端电路730所连接的待测电容器C3和参考电容器Cref放电时的差分信号。由于同一个检测周期中的第二时段t2与第四时段t4是相关，因此第二前端电路730在第二时段t2输出的Vout与在第四时段t4输出的Vout中携带的噪声可以基本上认为是相同的，均为△V3。因此，通过将第二前端电路730在第二时段t2输出的Vout＝V3+△V3与第四时段t4输出的Vout＝(-V3)+△V3做差之后，即(V3+△V3)－[(-V3)+△V3]＝2V3＝2(VC3-VCref)，则可以消除噪声信号△V3，从而提高该差分电路输出的差分信号的信噪比，较为准确地得到待测电容器C3和参考电容器Cref的目标差分信号VC3-VCref。C3和Cref的电容信号转化得到的第一电压信号的差值(VC3-VCref)与C3和Cref的电容信号的差值(C3-Cref)成正比。
第二前端电路740在第四时段t4输出的Vout＝(-V4)+△V4为第二PGA电路742为第二前端电路740所连接的待测电容器C1和参考电容器Cref充电时的差分信号，第二前端电路740在第二时段t2输出的Vout＝V4+△V4为第二前端电路740所连接的待测电容器C1和参考电容器Cref放电时的差分信号。由于同一个检测周期中的第二时段t2与第四时段t4是相关，第二前端电路740在第二时段t2输出的Vout与在第四时段t4输出的Vout中携带的噪声可以基本上认为是相同的，均为△V4。因此，通过将第二前端电路740在第二时段t2输出的Vout＝V4+△V4与第四时段t4输出的Vout＝(-V4)+△V4做差之后，即(V4+△V4)－[(-V4)+△V4]＝2V4＝2(VC1-VCref)，则可以消除噪声信号△V4，从而提高该差分电路输出的差分信号的信噪比，较为准确地得到待测电容器C1和参考电容器Cref的目标差分信号VC1-VCref。C1和Cref的电容信号转化得到的第一电压信号的差值(VC1-VCref)与C1和Cref的电容信号的差值(C1-Cref)成正比。
假设第一前端电路710输出C1和C2对应的电压的第一差分信号a，(VC1-VC2＝a)；第一前端电路720输出C2和C3对应的电压的第一差分信号b，(VC2-VC3＝b)；第二前端电路730输出C3和Cref对应的电压的第二差分信号c，(VC3-VCref＝c)；第二前端电路740输出C1和Cref对应的电压的第 二差分信号d，(VC1-VCref＝d)。
该处理电路750可以基于上述过程中获取的第一差分信号(a、b)和第二差分信号(c、d)，求解V1、V2、V3。
VC1、VC2、VC3与C1、C2、C3一一对应，C1、C2、C3可以根据VC1、VC2、VC3求得。
具体地，可以根据如下方程组求解VC1、VC2、VC3：
VC1-VC2＝a；
VC2-VC3＝b；
VC3-VCref＝c；
VC1-VCref＝d；
a、b、c、d可由处理电路230获得，进而，VC1＝d+VCref，VC2＝VC1+a，VC3＝VC2+b，并可用VC3＝c+VCref再一次检验电路工作状态是否正确，VC1、VC2、VC3分别与C1、C2、C3对应，C1、C2、C3可以根据VC1、VC2、VC3求得。
或者，可以根据VC3-VCref＝c和VC1-VCref＝d得到一个求和公式VC1+VC3＝c+d+2VCref，并根据如下的方程组求解VC1、VC2、VC3：
VC1-VC2＝a；
VC2-VC3＝b；
VC1+VC3＝c+d+2VCref。
可选地，每个第一前端电路还可以包括数模转换电路，用于模数转化每个第一前端电路输出的信号。
可选地，每个第二前端电路还可以包括数模转换电路，用于模数转化每个第二前端电路输出的信号。
进一步地，每个第一前端电路第一前端电路还可以包括第一滤波电路和/或第一积分电路，其中，每个第一前端电路的第一滤波电路用于过滤每个第一前端电路输出的目标差分信号中的干扰信号，每个第一前端电路的第一积分电路用于对每个第一前端电路输出的该目标差分信号进行积分放大处理。
进一步地，每个第二前端电路第一前端电路还可以包括第二滤波电路和/或第二积分电路，其中，每个第二前端电路的第二滤波电路用于过滤每个第二前端电路输出的目标差分信号中的干扰信号，每个第二前端电路的第一积分电路用于对每个第二前端电路输出的该目标差分信号进行积分放大处理。
图8是本申请实施例的触摸检测装置800的示意性电路图。
如图8所示，该触摸检测装置800包括如图6所示的电容检测电路600或图7所示的电容检测电路700，其中，
该触摸检测装置800用于根据该电容检测电路确定的N个待测电容器的电容值，确定用户的触摸位置。
可选地，该N个待测电容器中每个待测电容器为一个触摸通道的电极与地形成的电容器。
因此，在本申请实施例的触摸检测装置中，触摸检测装置可以根据电容检测电路通过差分、双相关采样、还原的方式处理得到的N个待测电容器的电容值，确定用户的触摸位置，从而能够更加准确判断用户在触摸检测装置上的触摸位置。
可选地，本申请实施例所述的N个待测电容的电极的形状可以三角形，也可以是矩阵型。
例如，如图9所示的矩阵型自容传感器900，该矩阵型自容传感器900可以通过如图6所示的电容检测电路600或图7所示的电容检测电路700确定每个矩阵型自容传感器的电容值，也可以通过如图8所示的触摸检测装置800确定用户在该矩阵型自容传感器900上的触摸位置。
应理解，该矩阵型自容传感器900是一种只需要自容的电容触控屏传感器(Sensor)。
又例如，如图10所示的三角形自容传感器1000，该三角形自容传感器1000可以通过如图6所示的电容检测电路600或图7所示的电容检测电路700确定每个三角形自容传感器的电容值，也可以通过如图8所示的触摸检测装置800确定用户在该三角形自容传感器1000上的触摸位置。
应理解，该三角形自容传感器1000也是一种只需要自容的电容触控屏传感器(Sensor)。
可选地，本申请实施例提供了一种终端设备，包括如图8所示的触摸检测装置800。
因此，本申请实施例中的终端设备，能够更加准确判断用户在触摸检测装置上的触摸位置，并且克服了自电容对触控灵敏度的影响，提高了终端设备触控灵敏度，进而能够优化现有的自电容检测设备。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各 示例的单元及电路，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的电路、支路和单元，可以通过其它的方式实现。例如，以上所描述的支路是示意性的，例如，该单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到一个支路，或一些特征可以忽略，或不执行。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以该权利要求的保护范围为准。

Claims (19)

  1. 一种差分电路，其特征在于，所述差分电路包括前端电路和处理电路，所述前端电路用于将所连接的两个电容器的电容信号转化为电压信号并将所连接的两个电容器的所述电压信号求差，
    所述前端电路包括控制电路和可编程增益放大PGA电路，所述控制电路同时连接电源、两个电容器和所述PGA电路，
    所述控制电路用于在一个检测周期中的第一阶段控制所述电源向所述前端电路所连接的两个电容器充电，并控制所述前端电路所连接的两个电容器向所述PGA电路放电，以及在所述检测周期中的第二阶段控制所述PGA电路为所述前端电路所连接的两个电容器充电；
    所述PGA电路用于在所述第一阶段和所述第二阶段分别将所述前端电路所连接的两个电容器的电容信号转化为所述电压信号，并将所述前端电路所连接的两个电容器的所述电压信号求差，以得到所述前端电路所连接的两个电容器在所述第一阶段对应的电压信号的差分信号，和所述前端电路所连接的两个电容器在所述第二阶段对应的电压信号的差分信号；
    所述前端电路在所述第一阶段输出所连接的两个电容器的差分信号，以及在所述第二阶段输出所连接的两个电容器的差分信号；
    所述处理电路与所述前端电路相连接，用于根据所述前端电路在所述第一阶段输出的差分信号和所述前端电路在所述第二阶段输出的差分信号，确定所述前端电路所连接的两个电容器对应的电压的目标差分信号。
  2. 根据权利要求1所述的差分电路，其特征在于，所述控制电路包括第一开关组、第二开关组和第三开关组，所述第一开关组包括第一开关和第二开关，所述第一开关的一端与所述电源相连接且另一端与所述第二开关组相连接，所述第二开关的一端接地且另一端与所述第二开关组相连接，所述第二开关组与所述前端电路所连接的两个电容器相连接，所述第三开关组与所述PGA电路和所述前端电路所连接的两个电容器相连接。
  3. 根据权利要求1或2所述的差分电路，其特征在于，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段，
    其中，所述第一开关和所述第二开关组在所述第一时段处于闭合状态，所述第二开关和所述第三开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述前端电路所连接的两个电容器充电，
    所述第二开关组在所述第二时段处于断开状态，所述第三开关组在所述第二时段处于闭合状态，所述前端电路所连接的两个电容器在所述第二时段向所述PGA电路放电，
    所述第一开关和所述第三开关组在所述第三时段处于断开状态，所述第二开关和所述第二开关组在所述第三时段处于闭合状态，所述前端电路所连接的两个电容器的电压信号在所述第三时段对地放电，
    所述第二开关组在所述第四时段处于断开状态，所述第三开关组在所述第四时段处于闭合状态，所述PGA电路在所述第四时段为所述前端电路所连接的两个电容器充电。
  4. 根据权利要求3所述的差分电路，其特征在于，所述第二时段与所述第四时段等长。
  5. 根据权利要求1至4中任一项所述的差分电路，其特征在于，所述前端电路所连接的两个电容器的所述目标差分信号，为所述前端电路所连接的两个电容器在所述第二阶段的差分信号与所述前端电路所连接的两个电容器在所述第一阶段的差分信号的差值。
  6. 根据权利要求1至5中任一项所述的差分电路，其特征在于，所述前端电路还包括滤波电路和/或积分电路，其中，所述滤波电路用于过滤所述前端电路输出的所述目标差分信号中的干扰信号，所述积分电路用于对所述前端电路输出的所述目标差分信号进行积分放大处理。
  7. 一种电容检测电路，用于检测N个待测电容器的电容，所述N大于或等于2，其特征在于，包括：至少N-1个用于将待测电容器的电容信号转化为第一电压信号并将所述第一电压信号求差的第一前端电路、至少一个用于将待测电容器的电容信号转化为第二电压信号并将所述第二电压信号求差的第二前端电路、以及处理电路，
    其中，至少N-1个第一前端电路中每个第一前端电路包括第一输入端和第二输入端，至少一个第二前端电路中的每个第二前端电路包括第三输入端和第四输入端，
    至少N-2个第一前端电路中的每个第一前端电路的第一输入端和第二输入端分别连接两个不同的待测电容器，
    除所述至少N-2个第一前端电路之外的第一前端电路的第一输入端同时连接一个第二前端电路的第三输入端及一个待测电容器，除所述至少N-2 个第一前端电路之外的第一前端电路的第二输入端同时连接所述至少N-2个第一前端电路中一个第一前端电路的第一输入端及一个待测电容器，除所述至少N-2个第一前端电路之外的第一前端电路的两个输入端所连接的待测电容器为不同的待测电容器，
    其中，每个第一前端电路包括第一控制电路和第一可编程增益放大PGA电路，所述第一控制电路同时连接电源、所述第一前端电路所连接的两个待测电容器和所述第一PGA电路，
    所述第一控制电路用于在一个检测周期中的第一阶段控制所述电源向所述第一前端电路所连接的两个待测电容器充电，并控制所述第一前端电路所连接的两个待测电容器向所述第一PGA电路放电，以及在所述检测周期中的第二阶段控制所述第一PGA电路为所述第一前端电路所连接的两个待测电容器充电，
    所述第一PGA电路用于在所述第一阶段和所述第二阶段分别将所述第一前端电路所连接的两个待测电容器的电容信号转化为所述第一电压信号，并将所连接的两个待测电容器的所述第一电压信号求差，以得到所述第一前端电路所连接的两个待测电容器在所述第一阶段对应的电压的第一差分信号，和所述第一前端电路所连接的两个待测电容器在所述第二阶段对应的电压的第一差分信号；
    所述至少一个第二前端电路中的每个第二前端电路的第三输入端连接一个待测电容器、第四输入端连接一个参考电容器，
    其中，每个第二前端电路包括第二控制电路和第二PGA电路，所述第二控制电路同时连接电源、所述第二PGA电路、所述第二前端电路所连接的待测电容器和参考电容器，
    所述第二控制电路用于在所述第一阶段控制所述电源向所述第二前端电路所连接的待测电容器和参考电容器放电，并控制所述第二前端电路所连接的待测电容器和参考电容器向所述第二PGA放电，以及在所述第二阶段控制所述第二PGA电路为所述第二前端电路所连接的待测电容器和参考电容器充电，
    所述第二PGA电路用于在所述第一阶段和所述第二阶段分别将所述第二前端电路所连接的待测电容器和参考电容器的电容信号转化为所述第二电压信号，并将所连接的待测电容器和参考电容器的所述第二电压信号求 差，以得到所述第二前端电路所连接的待测电容器和参考电容器在所述第一阶段对应的电压的第二差分信号，和所述第二前端电路所连接的待测电容器和参考电容器在所述第二阶段对应的电压的第二差分信号；
    所述至少N-1个第一前端电路中的每个第一前端电路在所述第一阶段输出所连接的两个待测电容器的第一差分信号，以及在所述第二阶段输出所连接的两个待测电容器的第一差分信号，
    所述至少一个第二前端电路中每个第二前端电路在所述第一阶段输出所连接的待测电容器和参考电容器的第二差分信号，以及在所述第二阶段输出所连接的待测电容器和参考电容器的第二差分信号；
    所述处理电路与每个第一前端电路和每个第二前端电路的输出端相连接，用于根据所述第一前端电路在所述第一阶段输出的第一差分信号和所述第一前端电路在所述第二阶段输出的第一差分信号确定所述第一前端电路所连接的两个待测电容器对应的电压的目标差分信号，以及根据所述第二前端电路在所述第一阶段输出的第二差分信号和所述第二前端电路在所述第二阶段输出的第二差分信号确定所述第二前端电路所连接的待测电容器和参考电容器对应的电压的目标差分信号，以及根据所述每个第一前端电路所连接的两个待测电容器的目标差分信号和所述每个第二前端电路所连接的待测电容器和参考电容器的目标差分信号确定所述N个待测电容器中每个待测电容器的电容值。
  8. 根据权利要求7所述的电容检测电路，其特征在于，所述第一控制电路包括第一开关组、第二开关组和第三开关组，所述第一开关组包括第一开关和第二开关，所述第一开关连接的一端与所述电源相连接且另一端与所述第二开关组相连接，所述第二开关的一端接地且另一端与所述第二开关组相连接，所述第二开关组与所述第一前端电路所连接的两个待测电容器相连接，所述第三开关组与所述第一PGA电路和所述第一前端电路所连接的两个待测电容器相连接。
  9. 根据权利要求8所述的电容检测电路，其特征在于，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段，
    其中，所述第一开关和所述第二开关组在所述第一时段处于闭合状态，所述第二开关和所述第三开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述第一前端电路所连接的两个待测电容器充电，
    所述第二开关组在所述第二时段处于断开状态，所述第三开关组在所述第二时段处于闭合状态，所述第一前端电路所连接的两个待测电容器在所述第二时段向所述第一PGA电路放电，
    所述第一开关和所述第三开关组在第三时段处于断开状态，所述第二开关和所述第二开关组在所述第三时段处于闭合状态，所述第一前端电路所连接的两个待测电容器的第一电压信号在所述第三时段对地放电，
    所述第二开关组在所述第四时段处于断开状态，所述第三开关组在所述第四时段处于闭合状态，所述第一PGA电路在所述第四时段为所述第一前端电路所连接的两个待测电容器充电。
  10. 根据权利要求7至9中任一项所述的电容检测电路，其特征在于，所述第二控制电路包括所述第四开关组、第五开关组和第六开关组，所述第四开关组包括第三开关和第四开关，所述第三开关连接的一端与所述电源相连接且另一端与所述第五开关组相连接，所述第四开关的一端接地且另一端与所述第五开关组相连接，所述第五开关组与所述第二前端电路所连接的待测电容器和参考电容器相连接，所述第六开关组与所述第二PGA电路和所述第二前端电路所连接的待测电容器和参考电容器相连接。
  11. 根据权利要求10所述的电容检测电路，其特征在于，所述第一阶段包括第一时段和第二时段，所述第二阶段包括第三时段和第四时段，
    其中，所述第三开关和所述第五开关组在所述第一时段处于闭合状态，所述第四开关和所述第六开关组在所述第一时段处于断开状态，所述电源在所述第一时段向所述第二前端电路所连接的待测电容器和参考电容器充电，
    所述第五开关组在所述第二时段处于断开状态，所述第六开关组在所述第二时段处于闭合状态，所述第二前端电路所连接的待测电容器和参考电容器在所述第二时段向所述第二PGA电路放电，
    所述第三开关和所述第六开关组在所述第三时段处于断开状态，所述第四开关和所述第五开关组在所述第三时段处于闭合状态，所述第二前端电路所连接的待测电容器和参考电容器的第一电压信号在所述第四时段对地放电，
    所述第五开关组在所述第四时段处于断开状态，所述第六开关组在所述第四时段处于闭合状态，所述第二PGA电路在所述第四阶段为所述第二前端电路所连接的待测电容器和参考电容器充电。
  12. 根据权利要求9至11中任一项所述的电容检测电路，其特征在于，所述第二时段与所述第四时段等长。
  13. 根据权利要求8至12中任一项所述的电容检测电路，其特征在于，所述第四开关组与所述第一开关组为同一个开关组或者不同的开关组，
    所述第四开关组与所述第一开关组为同一个开关组时，所述第三开关与所述第一开关为同一个开关，所述第四开关与所述第二开关为同一个开关。
  14. 根据权利要求8至13任一项所述的电容检测电路，其特征在于，所述至少N-1个第一前端电路中的至少部分第一前端电路的第一控制电路中的第一开关组为同一个开关组，和/或
    所述至少一个第二前端电路中的至少部分第二前端电路的第二控制电路中的第四开关组为同一个开关组。
  15. 根据权利要求7至14中任一项所述的电容检测电路，其特征在于，所述第一前端电路所连接的两个待测电容器的所述目标差分信号为所述第一前端电路所连接的两个电容器在所述第二阶段的第一差分信号与所述第一前端电路所连接的两个待测电容器在所述第一阶段的第一差分信号的差值；
    所述第二前端电路所连接的待测电容器和参考电容器的所述目标差分信号所述第二前端电路所连接的待测电容器和参考电容器在所述第二阶段的第二差分信号与所述第二前端电路所连接的待测电容器和参考电容器在所述第一阶段的第二差分信号的差值。
  16. 根据权利要求7至15中任一项所述的电容检测电路，其特征在于，所述第一前端电路还包括第一滤波电路和/或第一积分电路，其中，所述第一滤波电路用于过滤所述第一前端电路输出的所述目标差分信号中的干扰信号，所述第一积分电路用于对所述第一前端电路输出的所述目标差分信号进行积分放大处理。
  17. 根据权利要求7至16中任一项所述的电容检测电路，其特征在于，所述第二前端电路还包括第二滤波电路和/或第二积分电路，其中，所述第二滤波电路用于过滤所述第二前端电路输出的所述目标差分信号中的干扰信号，所述第二积分电路用于对所述第二前端电路输出的所述目标差分信号进行积分放大处理。
  18. 一种触摸检测装置，其特征在于，包括：如权利要求7至17中任 一项所述的电容检测电路，所述触摸检测装置根据所述电容检测电路所确定的所述N个待测电容器中每个待测电容器的电容值，确定用户的触摸位置。
  19. 一种终端设备，其特征在于，包括：如权利要求18所述的触摸检测装置。
PCT/CN2017/111899 2017-11-20 2017-11-20 差分电路、电容检测电路、触摸检测装置和终端设备 WO2019095377A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP17919645.6A EP3514553B1 (en) 2017-11-20 2017-11-20 Differential circuit, capacitance detection circuit, touch detection apparatus and terminal device
PCT/CN2017/111899 WO2019095377A1 (zh) 2017-11-20 2017-11-20 差分电路、电容检测电路、触摸检测装置和终端设备
CN201780001860.9A CN108064344B (zh) 2017-11-20 2017-11-20 差分电路、电容检测电路、触摸检测装置和终端设备
US16/258,580 US10627959B2 (en) 2017-11-20 2019-01-26 Differential circuit, capacitance detection circuit, touch detection device and terminal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/111899 WO2019095377A1 (zh) 2017-11-20 2017-11-20 差分电路、电容检测电路、触摸检测装置和终端设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/258,580 Continuation US10627959B2 (en) 2017-11-20 2019-01-26 Differential circuit, capacitance detection circuit, touch detection device and terminal device

Publications (1)

Publication Number Publication Date
WO2019095377A1 true WO2019095377A1 (zh) 2019-05-23

Family

ID=62142033

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/111899 WO2019095377A1 (zh) 2017-11-20 2017-11-20 差分电路、电容检测电路、触摸检测装置和终端设备

Country Status (4)

Country Link
US (1) US10627959B2 (zh)
EP (1) EP3514553B1 (zh)
CN (1) CN108064344B (zh)
WO (1) WO2019095377A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10831321B2 (en) * 2018-04-19 2020-11-10 Pixart Imaging Inc. Parallel sensing touch control device and operating method thereof
EP3640779B1 (en) * 2018-09-07 2022-04-27 Shenzhen Goodix Technology Co., Ltd. Capacitance detection circuit, touch chip and electronic device
EP3661148B1 (en) 2018-11-28 2023-05-24 Nxp B.V. Location- and identity-referenced authentication method and communication system
EP3663779B1 (en) * 2018-12-05 2021-10-06 Nxp B.V. Apparatus and method for measuring a capacitance, and a fingerprint sensor utilizing the same
JP7390232B2 (ja) * 2020-03-27 2023-12-01 ローム株式会社 容量検出回路、入力装置
WO2021243532A1 (zh) 2020-06-02 2021-12-09 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备
EP4020143B1 (en) 2020-06-15 2023-05-03 Shenzhen Goodix Technology Co., Ltd. Coding method, coding device, and touch chip
CN112363634B (zh) * 2020-06-15 2022-05-03 深圳市汇顶科技股份有限公司 打码方法、打码装置和触控芯片
CN111600590B (zh) * 2020-07-21 2020-11-03 深圳市汇顶科技股份有限公司 电容检测电路和触控芯片
EP3971694B1 (en) 2020-08-06 2023-05-31 Shenzhen Goodix Technology Co., Ltd. Noise measurement circuit, self-capacitance measurement method, touch chip and electronic device
WO2022052064A1 (zh) 2020-09-11 2022-03-17 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备
KR20220140075A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 입력 감지 장치 및 이를 포함하는 표시 장치
CN113535001B (zh) * 2021-07-24 2024-01-23 中航华东光电有限公司 一种大尺寸电容触控屏级联驱动技术方法
CN114327135B (zh) * 2021-12-22 2022-11-18 北京奕斯伟计算技术股份有限公司 触控采样电路及触控采样方法、显示装置
CN115343515B (zh) * 2022-10-17 2023-03-07 基合半导体（宁波）有限公司 模拟前端电路、电容测量电路、芯片及电子设备
CN115824020B (zh) * 2023-01-05 2023-05-23 济南邦德激光股份有限公司 电容标定方法、评估方法、设备和存储介质
CN116243825B (zh) * 2023-05-06 2023-07-25 成都市芯璨科技有限公司 一种基于电容检测的触控检测芯片及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202948026U (zh) * 2012-11-26 2013-05-22 微动科技（杭州）有限公司 差分式电容电压转换电路及加速度传感器检测系统
CN104049822A (zh) * 2014-06-18 2014-09-17 深圳贝特莱电子科技有限公司 一种触摸屏控制电路的检测系统
CN104090698A (zh) * 2014-07-10 2014-10-08 东莞市乐升电子有限公司 差分式互电容测量电路及方法
CN104272590A (zh) * 2012-05-03 2015-01-07 美国亚德诺半导体公司 具有共模采样的可编程增益放大器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163109B (zh) * 2010-02-23 2013-06-12 联咏科技股份有限公司 触控感测系统、电容感测装置及电容感测方法
US20150338958A1 (en) * 2014-05-20 2015-11-26 Semtech Corporation Measuring circuit for a capacitive touch-sensitive panel
KR20160015093A (ko) * 2014-07-30 2016-02-12 삼성전자주식회사 프로그래머블 게인 증폭기 회로 및 이를 포함하는 터치 센서 컨트롤러
US20180088706A1 (en) * 2016-09-29 2018-03-29 Synaptics Incorporated Mutual capacitive sensing on a matrix sensor
WO2019067267A1 (en) * 2017-09-29 2019-04-04 Apple Inc. TACTILE DETECTION WITH MULTIPLE POWER DOMAINS
US11086463B2 (en) * 2017-09-29 2021-08-10 Apple Inc. Multi modal touch controller
US11079881B2 (en) * 2018-01-10 2021-08-03 Novatek Microelectronics Corp. Signal processing circuit and system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272590A (zh) * 2012-05-03 2015-01-07 美国亚德诺半导体公司 具有共模采样的可编程增益放大器
CN202948026U (zh) * 2012-11-26 2013-05-22 微动科技（杭州）有限公司 差分式电容电压转换电路及加速度传感器检测系统
CN104049822A (zh) * 2014-06-18 2014-09-17 深圳贝特莱电子科技有限公司 一种触摸屏控制电路的检测系统
CN104090698A (zh) * 2014-07-10 2014-10-08 东莞市乐升电子有限公司 差分式互电容测量电路及方法

Also Published As

Publication number Publication date
EP3514553B1 (en) 2020-08-05
EP3514553A4 (en) 2019-10-02
CN108064344A (zh) 2018-05-22
EP3514553A1 (en) 2019-07-24
US20190196654A1 (en) 2019-06-27
US10627959B2 (en) 2020-04-21
CN108064344B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
WO2019095377A1 (zh) 差分电路、电容检测电路、触摸检测装置和终端设备
CN107690584B (zh) 电容检测电路、电容检测的方法、触摸检测装置和终端设备
WO2019183922A1 (zh) 电容检测电路、触摸检测装置和终端设备
US10949041B2 (en) Capacitance detection circuit, capacitance detection method, touch detection apparatus, and terminal device
CN108124474B (zh) 检测电容的装置、电子设备和检测压力的装置
EP3971694B1 (en) Noise measurement circuit, self-capacitance measurement method, touch chip and electronic device
CN111600590B (zh) 电容检测电路和触控芯片
CN102681743B (zh) 微量阻抗变化检测装置
CN106537106A (zh) 电容检测装置、方法和压力检测系统
CN111060734A (zh) 高边电流检测装置及系统
US20120092028A1 (en) Capacitive touch sensing device by detecting induced electric field
CN104485914A (zh) 一种生物微弱信号检测与处理电路
CN211785744U (zh) 高边电流检测装置及系统
CN113316759B (zh) 电容检测电路、触控芯片和电子设备
WO2022109957A1 (zh) 自电容检测电路、触控芯片和电子设备
KR101949390B1 (ko) 멀티 센싱 리드아웃 회로
CN117836746A (zh) 触控信噪比增大电路、芯片及电子设备
KR20180097242A (ko) 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치
CN111880690A (zh) 噪声检测电路、自容检测方法、触控芯片及电子设备
CN112363003A (zh) 自电容检测电路、触控芯片和电子设备

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017919645

Country of ref document: EP

Effective date: 20190129