KR20180097242A - 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치 - Google Patents

커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치 Download PDF

Info

Publication number
KR20180097242A
KR20180097242A KR1020170023978A KR20170023978A KR20180097242A KR 20180097242 A KR20180097242 A KR 20180097242A KR 1020170023978 A KR1020170023978 A KR 1020170023978A KR 20170023978 A KR20170023978 A KR 20170023978A KR 20180097242 A KR20180097242 A KR 20180097242A
Authority
KR
South Korea
Prior art keywords
signal
capacitance detection
noise
capacitance
detection circuit
Prior art date
Application number
KR1020170023978A
Other languages
English (en)
Inventor
문세웅
우민석
유재우
Original Assignee
(주)멜파스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)멜파스 filed Critical (주)멜파스
Priority to KR1020170023978A priority Critical patent/KR20180097242A/ko
Publication of KR20180097242A publication Critical patent/KR20180097242A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 실시예에 의한 커패시턴스 검출 장치는 구동 신호를 제공하는 신호원과, 구동 신호를 제공받고, 구동 신호에 의하여 형성되는 커패시턴스 검출 신호와 노이즈가 제공되어 형성되는 노이즈 신호를 제공하는 커패시턴스 검출 패널 및 커패시턴스 검출 신호와 노이즈 신호를 제공받고, 커패시턴스 검출 신호에서 노이즈 신호에 의한 영향을 제거하여 출력하는 검출 회로부를 포함한다.

Description

커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치{Detection Method of Capacitance and Capacitance Detection Apparatus using the Same}
본 실시예는 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치에 관한 것이다.
커패시턴스 검출 장치에 사용되는 감지 방식들은 저항막 방식, 표면 초음파 방식 및 정전 용량 방식이 주류를 이루고 있으며, 정전 용량 방식의 경우 다중 터치 감지가 가능하고 내구성, 시인성 등이 우수하기 때문에 휴대용 모바일 기기의 주 입력 수단으로 채택되고 있는 추세이다.
정전 용량 방식 커패시턴스 검출 장치는 사용자 간섭에 의해 터치 스크린 패널 상의 축전 센서 (capacitive sensor)들에 대전된 전하량이 변하는 것을 감지하여 사용자입력을 인식하며, 전하 축전 방식에 따라 자기 정전 용량 방식 (self-capacitive)과 상호 정전 용량 방식 (mutual-capacitive)으로 나뉜다. 자기 정전 용량 방식이 하나의 축전 센서 (capacitive sensor) 당 하나의 도전체를 구성하여 터치 스크린 패널 외부의 기준 접지면 (reference ground)과 대전면을 형성하는 반면, 상호 정전 용량 방식은 터치 스크린 패널 상의 두 개의 도전체가 서로 대전면을 형성하여 하나의 축전 센서로 기능하도록 구성된다.
일반적인 자기 정전 용량 방식은 X/Y 직교 형태의 도전체 배치를 사용하며, 이 경우 각 축전 센서가 선센서 (line sensor)로 기능하기 때문에 매 터치 스크린 감지 시 X 센서군 (X-line sensor group)과 Y 센서군 (Y-line sensor group) 각각으로부터 하나씩의 X-감지 정보와 Y-감지 정보밖에 제공받지 못한다. 따라서 일반적인 자기 정전 용량 방식 터치 스크린에서는 단일 터치의 감지 및 추적은 가능하나 다중 터치는 지원할 수 없다. 상호 정전 용량 방식도 X/Y 직교 형태의 도전체 배치를 사용하나, 각 축전 센서가 도전체 직교 위치 마다 격자센서 (grid sensor) 형태로 구성되며 터치 스크린 상의 사용자 입력 탐지 시 모든 격자센서의 반응이 독립적으로 감지되는 점이 자기 정전 용량 방식과 다르다. 각 격자센서는 서로 다른 하나의 X/Y 좌표에 대응되고 서로 독립적인 반응 결과를 제공하기 때문에, 상호축전 방식 터치 스크린에서는 X/Y 격자센서 집합으로부터 제공받은 X/Y-감지 정보 집합으로부터 사용자 입력 정보를 추출하여 사용자의 다중 터치를 감지하고 추적할 수 있다.
일반적인 상호 정전 용량 방식 터치스크린 패널의 도전체 구성과 감지 방식은 다음과 같다. 어느 한 방향으로 연장되는 도전체로 구성된 제1 전극들과 제1 전극들에 직교하는 방향으로 연장되는 도전체로 구성된 제2 전극들이 두 개의 전극 사이의 유전물질 (dielectric material)을 매개로 상호 정전 용량 센서(mutual-capacitive sensor)를 형성한다. 이 센서의 정전 용량 (capacitance) C는 두 전극 사이의 거리 (distance) d, 대전면의 면적 (area) a 및 대전면 사이에 존재하는 모든 유전물질의 등가 유전율 (dielectric)을 ε라고 할 때 C= ε*a/d로 정의되며, 이 센서에 축전된 전하량 (charge) Q 및 두 전극/대전면에 인가된 전위차 (voltage) V와 Q=CV의 관계를 가진다. 사용자가 센서에 접근하면 두 전극 사이에 형성된 전계 (electric field)에 대한 간섭이 발생하여 센서에 전하가 축전되는 것을 방해하게 되며, 센서에 축전되는 전하량이 줄어들어 결과적으로 정전 용량이 줄어든 것으로 나타나게 된다. 이것은 사용자 접근으로 인해 대전면 사이의 등가 유전율이 변하여 정전 용량이 변한 것으로도 이해할 수 있으나, 사용자 접근으로 인해 대전면 사이의 전계 일부가 차단 (shunt) 되므로써 전하 대전량/축전량이 감소 하게 되는 것이 실제적인 물리 현상이다. 제1 전극에 교류 전압원을 연결하여 센서의 한쪽 대전면에 교류 파형을 인가하면, 사용자의 접근 정도에 따라 가변되는 C에 대해 ΔQ=CΔV에 해당하는 대전량 변동(ΔQ) 이 발생하며, 이 변동량을 제2 전극에 연결된 리드-아웃 회로 (read-out 회로)가 전류 또는 전압으로 변환한다. 이렇게 변환된 정보는, 일반적으로 노이즈 필터링 (noise filtering), 복조(demodulation), 디지털변환(conversion), 누적 (accumulation) 등의 신호처리 단계를 거쳐 좌표 추적 알고리즘 및 제스쳐 인식 알고리즘에 사용된다. 이러한 커패시티브 터치 감응성 패널에 관한 선행 특허로는 미국 등록특허 제7,920,129호가 있다.
커패시턴스 검출 장치에는 커패시턴스 검출 장치가 위치한 환경에 따라 여러 노이즈가 유입되는데, 커패시턴스 검출 장치로 유입되는 노이즈들에 대하여는 필터(filter), 차폐(shield) 등의 방식으로 차단한다. 그럼에도 불구하고, 커패시턴스 검출 장치에 노이즈가 유입될 수 있으며, 이러한 노이즈는 결과적으로 신호 대 잡음비(SNR, Signal to Noise Ratio) 특성을 열화시킨다.
본 실시예는 상술한 과제를 해결하기 위한 것이다. 본 실시예에 의한 커패시턴스 검출 장치 및 검출 방법은, 커패시턴스 검출 장치로 유입된 노이즈에 대한 영향을 감소시키는 것을 주된 목적으로 한다.
본 실시예에 의한 커패시턴스 검출 장치는 구동 신호를 제공하는 신호원과, 구동 신호를 제공받고, 구동 신호에 의하여 형성되는 커패시턴스 검출 신호와 노이즈가 제공되어 형성되는 노이즈 신호를 제공하는 커패시턴스 검출 패널 및 커패시턴스 검출 신호와 노이즈 신호를 제공받고, 커패시턴스 검출 신호에서 노이즈 신호에 의한 영향을 제거하여 출력하는 검출 회로부를 포함한다.
본 실시예에 의한 커패시턴스 검출 방법은 (a) 커패시턴스 검출 패널에 구동 신호를 제공하는 단계와, (b) 커패시턴스 검출 패널이 구동 신호에 의하여 형성된 커패시턴스 검출 신호를 제공하는 단계와, (c) 커패시턴스 검출 패널이 노이즈에 의하여 형성된 노이즈 신호를 제공하는 단계와, (d) 커패시턴스 검출 신호에서 노이즈에 의한 영향이 감소된 출력 신호를 출력하는 단계를 포함한다.
본 실시예에 의하면, 커패시턴스 검출 신호에서 노이즈 신호를 제거하여 노이즈에 의한 영향이 제거된 신호를 얻을 수 있다는 장점이 제공된다.
도 1은 본 실시예에 의한 커패시턴스 검출 장치의 개요를 도시한 블록도이다.
도 2는 본 실시예에 의한 커패시턴스 검출 방법의 개요를 도시한 순서도이다.
도 3(a)는 일 실시예에 의한 커패시턴스 검출 패널 구성의 개요를 도시한 도면이고, 도 3(b)는 해당 실시예의 구동 전극에 구동 신호를 제공한 것을 개요적으로 도시한 도면이다. 도 3(c)는 다른 실시예에 의한 커패시턴스 검출 패널 구성의 개요를 도시한 도면이고, 도 3(d)는 해당 실시예의 구동 전극에 구동 신호를 제공한 것을 개요적으로 도시한 도면이다.
도 4는 데이터 정렬부와, 아날로그 디지털 변환기의 개요를 도시한 도면이다.
도 5는 도 1로 도시된 커패시턴스 검출 장치에서, 어느 한 감지 전극 에서의 등가 회로를 도시한 도면이다.
도 6은 본 실시예에 의한 커패시턴스 검출 장치의 개요적 타이밍 다이어그램이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 커패시턴스 검출 장치(10) 및 커패시턴스 검출 방법을 설명한다. 도 1은 본 실시예에 의한 커패시턴스 검출 장치(10)의 개요를 도시한 블록도이다. 도 1을 참조하면, 본 실시예에 의한 커패시턴스 검출 장치(10)는 구동 신호(VTX)를 제공하는 신호원(Vsig)과, 구동 신호(VTX)를 제공받고, 구동 신호(VTX)에 의하여 형성되는 커패시턴스 검출 신호(ic)와 노이즈(Vnoise)가 제공되어 형성되는 노이즈 신호(in)를 제공하는 커패시턴스 검출 패널(100) 및 커패시턴스 검출 신호(ic)와 노이즈 신호(in)를 제공받고, 커패시턴스 검출 신호(ic)에서 노이즈 신호(in)에 의한 영향을 감소시켜 출력하는 검출 회로부(200)를 포함한다.
도 2는 본 실시예에 의한 커패시턴스 검출 방법의 개요를 도시한 순서도이다. 도 2를 참조하면, 본 실시예에 의한 커패시턴스 검출 방법은 (a) 커패시턴스 검출 패널에 구동 신호를 제공하는 단계(S100)와, (b) 커패시턴스 검출 패널이 구동 신호에 의하여 형성된 커패시턴스 검출 신호를 제공하는 단계(S200)와, (c) 커패시턴스 검출 패널이 노이즈에 의하여 형성된 노이즈 신호를 제공하는 단계(S300)와, (d) 커패시턴스 검출 신호에서 노이즈에 의한 영향이 감소된 출력 신호를 출력하는 단계(S400)를 포함한다.
도 1을 참조하면, 신호원(Vsig)은 구동 신호(VTX)를 커패시턴스 검출 패널(100)의 구동 전극(Tx1, Tx2, ..., Txn)에 제공한다. 신호원(Vsig)이 제공하는 구동 신호(VTX)는 일 예로, 상승 에지와 하강 에지가 교번하는 사각 구형파(rectangular pulse)일 수 있다. 도시되지 않은 실시예로, 신호원(Vsig)이 제공하는 구동 신호는 램프 펄스열(ramp pulse train), 삼각 펄스열(triangular pulse train) 및 정현 펄스열(sinusoidal pulse train)중 하나일 수 있다. 이외에 도시되지 않은 여러 가지 형태의 신호열들이 사용될 수 있으며, 상기 신호들의 선형 중첩으로 이루어진 신호열들이 구동신호로 제공될 수 있다. 다만, 이하에서는 간결하고 명확한 설명을 위하여 구동 신호는 도 1에 도시된 개형을 가지는 사각 구형파(rectangular pulse)인 것으로 설명한다.
도 3(a)는 일 실시예에 의한 커패시턴스 검출 패널(100) 구성의 개요를 도시한 도면이고, 도 3(b)는 해당 실시예의 구동 전극에 구동 신호를 제공한 것을 개요적으로 도시한 도면이다. 도 3(c)는 다른 실시예에 의한 커패시턴스 검출 패널(100) 구성의 개요를 도시한 도면이고, 도 3(d)는 해당 실시예의 구동 전극에 구동 신호를 제공한 것을 개요적으로 도시한 도면이다. 도 3(a)를 참조하면, 커패시턴스 검출 패널은 기판(Sub)의 일면에 배치된 복수의 구동 전극(driving electrode, Tx1, Tx2, ..., Txn)과, 기판(Sub)의 타면에 배치된 복수의 감지 전극(sensing electrode, Rx1, Rx2, ..., Rxn) 및 기판(Sub)을 포함한다.
도 3(b)를 참조하면, 기판의 일면에 형성된 각각의 구동 전극(Tx1, Tx2, ..., Txn)은 감지 전극(Rx1, Rx2, ..., Rxn)과 교차점에서 커패시터를 형성하며, 이를 상호 커패시턴스(Cm, mutual capacitance)라고 한다. 즉, 구동 전극이 커패시터의 일 전극이 되고, 감지 전극이 커패시터의 타 전극이 된다. 구동 전극에 구동신호가 제공되어 구동 전극과 감지 전극 사이에는 전기장(E)이 형성되며, 전기장이 형성되는 공간이 커패시턴스의 유전체(dielectric material)에 해당한다. 도 3(b)는 Tx2에 구동신호가 제공되어 Tx2와 교차하는 감지전극(Rx1, Rx2, ..., Rxn)들 사이에서 전기장이 형성되고, 상호 커패시터(Cm)를 형성하는 것을 개요적으로 도시하였다.
도 3(c)는 구동 전극들(Tx1, Tx2, ..., Txn)과 감지 전극들(Rx1, Rx2, ..., Rxn)이 기판(Sub)의 동일한 면에 위치한 패널의 실시예를 개요적으로 도시한다. 각각의 구동 전극은 다이아몬드 형태의 패턴과 각각의 다이아몬드 패턴을 연결하는 연결선을 포함하여 이루어지며, 각각의 감지 전극은 다이아몬드 형태의 패턴과 각각의 다이아몬드 패턴을 연결하는 연결선을 포함하여 이루어진다. 구동 전극의 다이아몬드 패턴과 감지 전극의 다이아몬드 패턴은 서로 접촉하지 않으며, 구동 전극과 감지 전극의 연결선은 서로 전기적으로 단락(short)회로를 형성하지 않도록 연결선과 연결선 사이에 절연물질이 개재된다.
도 3(c)의 패널을 B-B' 절단선을 따라 절단한 단면도인 도 3(d)를 참조하면, 구동 전극 Txn에 구동신호가 인가되면 구동 전극의 각 다이아몬드는 인접한 감지 전극의 다이아몬드와 전기장을 형성하는 바, 그에 따라 상호 커패시턴스를 형성한다. 도 2(d)에는 Txn이 감지 전극 Rx1 및 Rx2과 상호 커패시턴스를 형성하는 것을 도시하였다.
다시 도 1을 참조하면, 검출 회로부(200)는 구동 신호(VTX)가 커패시턴스 검출 패널(100)에 제공되어 형성되는 커패시턴스 검출 신호(ic)를 감지 전극(Rxk)으로부터 제공받고, 커패시턴스 검출 신호(Vout,c)를 출력하는 커패시턴스 검출 회로(210)와 노이즈가 커패시턴스 검출 패널(100)에 제공되어 형성되는 노이즈 신호(in)를 감지 전극(Rxk)으로부터 제공받고, 전압으로 변환된 노이즈 신호(Vout,n)를 출력하는 노이즈 검출 회로(220)를 포함한다.
일 실시예로, 커패시턴스 검출 회로(210) 및 노이즈 검출 회로(220)는 각각 차지 앰프(charge amplifier)를 포함할 수 있다. 각각의 차지 앰프는 반전 입력(inverting input), 비반전 입력(non-inverting input) 및 출력(326)을 가지는 연산 증폭기(OP-AMP)와, 반전 입력과 출력에 전기적으로 연결되어 전류 신호를 제공받고 이를 누적하여 전압 신호를 형성하는 커패시터(Cf)를 포함한다. 일 실시예로, 차지 앰프는 커패시터(Cf)와 병렬로 연결되어 커패시터에 충전된 전하를 방전하는 방전 스위치(SWf)를 더 포함할 수 있다.
일 실시예로, 커패시턴스 검출 장치(10)는 커패시턴스 검출 패널(100)과 커패시턴스 검출 회로(210) 및 노이즈 검출 회로(220)를 연결하거나 차단하는 연결 스위치(SWd)를 포함한다.
커패시턴스 검출 회로(210)에 포함된 커패시터는 Cf1, 방전 스위치는 SWf1, 연결 스위치는 SWd1이라고 부호를 붙이고, 노이즈 검출 회로(210)에 포함된 커패시터는 Cf2, 방전 스위치는 SWf2, 연결 스위치는 SWd2 라고 부호를 붙인다.
전류 신호인 커패시턴스 검출 신호(ic)는 연결 스위치 SWd1을 통하여 커패시턴스 검출 회로(210)에 포함된 차지 앰프의 반전 입력으로 제공된다. 또한, 커패시턴스 검출 장치(10)가 위치한 환경에서 커패시턴스 검출 패널을 통하여 유입되는 노이즈(Vnoise)는 연결 스위치 SWd2를 통하여 노이즈 검출 회로(220)의 반전 입력으로 제공된다. 각 차지 앰프의 비반전 입력으로는 기준 전압(Vref)이 제공된다.
도 4는 데이터 정렬부(300)와, 아날로그 디지털 변환기(ADC,400)의 개요를 도시한 도면이다. 도 4를 참조하면, 검출 회로부(200)는 커패시턴스 검출 회로(210)와 노이즈 검출 회로(220)가 출력한 신호를 정렬하여 출력하는 데이터 정렬부(data alignment unit, 300)와, 데이터 정렬부(300)가 정렬하여 출력한 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기(ADC, 400)를 더 포함한다. 도 4(a) 및 도 4(b)로 도시된 실시예에서, 데이터 정렬부(300)는 커패시턴스 검출 회로(210)와 노이즈 검출 회로(220)가 출력한 커패시턴스 검출 신호(Vout,c)와 노이즈 신호(Vout,n)를 제공받고, 이들을 시간적으로 정렬하여 아날로그 디지털 변환기(ADC, 400)에 제공한다.
도 4(a)로 도시된 실시예에서, 데이터 정렬부(300)는 커패시턴스 검출 회로(210)가 출력한 커패시턴스 검출 신호(Vout,c) 및 노이즈 검출 회로(220)가 출력한 노이즈 신호(Vout,n) 중 어느 하나를 제공받고, 다른 하나의 출력시까지 유지하여 출력하는 샘플 앤드 홀드부(Sample and Hold Unit, 310)를 포함한다.
일 실시예로, 샘플 앤드 홀드부(310)는 한 번의 샘플(sample) 과정을 수행하고, 샘플된 값을 유지하는 홀드(hold) 동작을 수행하며, 샘플(sample)후 샘플된 데이터를 홀드 하는 동안 아날로그-디지털 변환기 (ADC, 400)에 데이터를 전달한다. 일 예로, 샘플 앤드 홀드부(310)는 ADC(400)에 데이터를 전달한 후 리셋 신호를 제공하여 ADC에 포함된 피드백 커패시터를 초기화할 수 있다.
도 4(b)로 도시된 실시예에서, 데이터 정렬부(300)는 커패시턴스 검출 회로(210)가 출력한 커패시턴스 검출 신호(Vout,c) 및 노이즈 검출 회로(220)가 출력한 노이즈 신호(Vout,n)를 제공받고, 두 신호들의 차이를 적분하여 출력하는 적분기(Int. 320)를 포함한다.
일 실시예로, 적분기(320)는 복수회의 샘플(sample)과 복수회의 누적 동작을 수행할 수 있다. 적분기(320)는 복수회의 샘플 및 누적 동작을 수행하여 아날로그-디지털 변환기(ADC,400)에 형성된 데이터를 전달한다. 일 예로, 적분기(320)는 데이터를 ADC(400)에 전달 후, 적분기에 포함된 피드백 커패시터를 초기화할 수 있다.
아날로그 디지털 변환기(ADC, 400)는 데이터 정렬부(300)가 출력한 신호를 제공받고, 이를 디지털 신호로 변환한다. 변환된 디지털 신호는 내부 회로 또는 외부 회로에서 처리되며, 이를 이용하여 커패시턴스 검출 패널(100)이 제공하는 커패시턴스 검출 신호에서 노이즈의 영향이 감소된 신호를 얻을 수 있다.
이하에서는 본 실시예에 의한 커패시턴스 검출 장치(10)의 동작예를 설명한다. 도 5는 도 1로 도시된 커패시턴스 검출 장치에서, 어느 한 감지 전극 에서의 등가 회로를 도시한 도면이고, 도 6은 본 실시예에 의한 커패시턴스 검출 장치(10)의 타이밍 다이어그램이다.
도 6에서, Pf1은 제1 검출 회로(210)의 차지 앰프 앰프에 포함된 방전 스위치(SWf1)의 제어 전극에 제공되는 신호이고, Pd1은 커패시턴스 검출 패널(100)과 커패시턴스 검출 회로(210)의 차지 앰프를 연결하는 연결 스위치(SWd1)의 제어 전극에 제공되는 신호이다. Pf2는 노이즈 검출 회로(220)의 차지 앰프 앰프에 포함된 방전 스위치(SWf2)의 제어 전극에 제공되는 신호이고, Pd2는 커패시턴스 검출 패널(100)과 노이즈 검출 회로(220)의 차지 앰프를 연결하는 연결 스위치(SWd2)의 제어 전극에 제공되는 신호이다.
설명되는 실시예에서, 방전 스위치(SWf1)과 방전 스위치(SWf2), 연결 스위치(SWd1)과 연결 스위치(SWd2)는 양의 전압을 제공받아 도통되는 NMOS(N-type Metal Oxide Semiconductor) 스위치를 예시하여 설명된다. 다만 이는 단순히 용이한 이해를 위한 것이며, 본 발명의 범위를 제한하고자 하는 것이 아니다. 따라서, 방전 스위치(SWf1)과 방전 스위치(SWf2), 연결 스위치(SWd1)과 연결 스위치(SWd2)는 양극성 접합 트랜지스터(BJT, Bipolar Junction Transistor) 또는 PMOS 스위치를 이용하여 구현할 수 있음은 물론이다.
Vout,c는 커패시턴스 검출 회로(210)가 출력하는 커패시턴스 검출 신호(Vout,c)의 개형을 개요적으로 도시하며, Vout,n은 노이즈 검출 회로(220)가 출력하는 노이즈 신호(Vout,n)의 개형을 개요적으로 도시한다.
도 1, 도 5 및 도 6을 참조하면, 구동 신호(VTX)의 에지 이전에 리셋 과정(R)을 수행한다. 리셋 과정(R)은 방전 스위치(SWf1)와 연결 스위치(SWd1) 또는 방전 스위치(SWf2)와 연결 스위치(SWd2)가 동시에 도통되어 수행된다.
일 실시예에서, 방전 스위치(SWf1) 및 연결 스위치(SWd1)이 동시에 도통되어 리셋 과정(R)이 수행됨에 따라 커패시터(Cf)에 충전된 전하가 방전된다. 따라서, 커패시터 Cf 양단의 전압을 초기화할 수 있다. 연결 스위치(SWd1)이 도통됨에 따라 커패시턴스 검출 패널(100)의 기생 커패시턴스 Cp,RX가 기준 전압(Vref)로 충전된다. 따라서, 커패시턴스 검출 회로(210)에서 보이는 기생 커패시턴스 CpRX의 영향을 감소시킬 수 있다.
리셋 과정(R)이 수행된 후, 커패시턴스 검출 패널(100)은 구동 신호(VTX)의 에지에 의하여 형성된 커패시턴스 검출 신호(ic)를 출력한다(S100). 커패시턴스 검출 신호(ic)는 도통된 연결 스위치(SWd1)을 통하여 커패시턴스 검출 회로(210)에 제공된다.
상술한 바와 같이 커패시턴스 검출 패널(100)의 구동 전극은 감지 전극과 커패시터(CM)를 형성한다. 커패시터의 일 전극인 구동 전극(Tx)에 구동 신호(VTX)가 제공되면 커패시터의 다른 전극인 감지 전극(Rx)에는 오브젝트에 따라 변화하는 커패시턴스 검출 신호(ic)가 형성된다. 커패시턴스 검출 검출 신호(ic)는 아래의 수학식 1로 표현될 수 있다.
Figure pat00001
(CM: 상호 커패시터의 커패시턴스, V: 구동 신호의 진폭)
구동 신호의 형태에 따라 전기적 신호(i)의 형태가 다를 수 있다. 일 예로, 구동 신호가 사각 구형파인 경우에, 구동 신호의 상승 에지 및 하강 에지가 커패시턴스 검출 패널(100)에 제공되어 형성되는 커패시턴스 검출 신호(ic)는 이상적으로 구형파 에지(rising edge)에서의 미분에 의하여 값을 가지는 델타 함수(Dirac Delta Function)의 형태를 가진다.
그러나, 실제의 커패시턴스 검출 패널(100)은 기생 저항, 기생 커패시턴스 등의 비이상적 특성을 가진다. 이러한 비이상적 특성의 영향으로 실제적인 커패시턴스 검출 신호(ic)는 상승 스파이크(spike) 및 하강 스파이크를 가지는 개형을 가진다.
일 실시예로, 오브젝트가 커패시턴스 검출 패널(100)에 접근하면 커패시턴스 검출 패널(100)의 구동 전극(Tx)과 감지 전극(Rx) 사이에서 형성된 전기장을 오브젝트가 션트(shunt)하여 감소시킨다. 이것은 유전체가 변화하여 커패시터 내의 전기장 플럭스가 감소하는 것과 동일한 영향을 가져오므로, 커패시턴스 CM 값이 감소하는 것과 유사한 결과를 가져온다. 수학식 1에서 알 수 있는 바와 같이 커패시턴스 값이 감소함에 따라 전기적 신호의 크기는 감소한다.
오브젝트(O)가 커패시턴스 검출 패널(100)에 충분히 접근하면 상호 커패시터의 커패시턴스가 감소하며, 커패시턴스 검출 패널(100)은 감소된 커패시턴스에 상응하는 신호를 출력하므로, 이를 검출하여 오브젝트 접근에 의한 커패시턴스 변화를 검출할 수 있다.
커패시턴스 검출 신호(ic)는 연결 스위치(SWd1)을 거쳐 커패시턴스 검출회로(210)에 제공된다. 커패시턴스 검출 회로(210)는 구동 신호의 에지가 제공된 후, 연결 스위치(SWd1)가 차단되기까지의 시간(B) 동안 전류 신호인 커패시턴스 검출 신호(ic)를 누적하여 전압 신호(Vout,c)로 형성한다.
전압 신호로 변환된 커패시턴스 검출 신호(Vout,c)의 전압은 차지 앰프의 커패시터(Cf)에 충전된 전하가 방전되기 전까지 유지(S)되며, 이는 도 6에서 굵은 실선으로 도시된 구간(S)에 상응한다(S200).
전류 신호인 커패시턴스 검출 신호가 전압 신호로 변환되는 구간(B) 및/또는 일정하게 유지되는 구간(S) 동안 노이즈 검출 회로(220)에 포함된 커패시터 Cf2에 충전된 전하를 방전하여 노이즈 검출 회로(220)에 포함된 커패시터 Cf2를 초기화한다. 또한, 방전 스위치(SWf2)와 연결 스위치(Sd2)가 모두 도통되면 위에서 설명된 바와 같이 리셋 과정(R')에 의하여 노이즈 검출 회로(220)에서 보이는 기생 커패시턴스 Cp,RX의 영향을 감소시킬 수 있다.
방전 스위치(SWf2)가 차단되고, 연결 스위치(SWd2)가 도통되면 노이즈 검출 회로(220)는 커패시턴스 검출 패널(100)로부터 노이즈 신호를 제공받는다(S300). 일 실시예로, 노이즈 신호(in)는 전류 신호일 수 있으며, 커패시턴스 검출 장치(10)가 위치한 환경에서 제공된 노이즈가 커패시턴스 검출 패널(100)로 유 입되어 형성된 신호일 수 있다.
일 실시예에서, 노이즈 검출 회로(220)가 노이즈 신호(in)를 제공받아 전압 신호로 형성하는 과정은, 커패시턴스 검출 회로(210)가 커패시턴스 검출 신호를 제공받아 전압 신호로 변환하는 과정과 인접하여 수행되는 것이 바람직하다. 오브젝트에 의한 커패시턴스 변화를 검출하는 과정에서 개입되는 노이즈와 유사한 노이즈를 획득하여 검출할 수 있기 때문이다.
노이즈 검출 회로(220)는 제공된 노이즈 신호를 전압 신호로 변환하여 출력한다. 전압 신호로 변환된 노이즈 신호(Vout,n)는 커패시터 Cf2를 방전하는 방전 스위치(SWf2)의 도통 전까지 유지되며, 해당 구간의 값을 샘플하여 노이즈 신호의 값을 얻을 수 있다(Vout,n, 도 6 굵은 실선 참조, S400).
일 실시예로, 커패시턴스 검출 신호(Vout,c)는 샘플 앤드 홀드부(310)에 노이즈 신호(Vout,n)가 출력될 때 함께 아날로그 디지털 변환기(400)에 제공될 수 있다. 아날로그 디지털 변환기(400)는 커패시턴스 검출 신호(Vout,c)에서 노이즈의 영향을 제거하고, 상응하는 디지털 신호를 출력할 수 있다.
다른 실시예로, 커패시턴스 검출 신호(Vout,c)와 노이즈 신호(Vout,n)는 적분기(320)에 제공된다. 적분기(320)는 커패시턴스 검출 신호에서 노이즈에 의한 영향이 제거된 신호를 아날로그 디지털 변환기(400)에 제공하고, 아날로그 디지털 변환기(400)는 노이즈의 영향이 제거된 디지털 신호를 출력할 수 있다.
이어서, 커패시턴스 검출 회로(210)에 포함된 커패시터 Cf1은 방전 스위치(SWf1)이 도통됨에 따라 초기화된다. 커패시턴스 검출 패널(100)의 기생 커패시터(CpRX)는 연결 스위치(SWd1)이 도통됨에 따라 기준 전위(Vref)로 충전된다.
이어서, 커패시턴스 검출 회로(210)구동 신호의 다른 에지에 의하여 형성된 전류 신호인 커패시턴스 검출 신호를 제공받고, 이를 전압 신호로 변환하는 과정이 반복된다. 다만, 구동 신호는 상승 에지와 하강 에지가 교번하므로, 상승 에지와 하강 에지가 커패시턴스 검출 패널(100)에 제공되어 형성되는 각각의 전류 신호는 그 극성이 상이하다. 따라서, 상이한 극성을 가지는 전류 신호를 누적하여 형성되는 전압 신호도 마찬가지로 극성이 서로 상이한 것을 알 수 있다.
본 실시예에 의하면 노이즈 검출 회로를 이용하여 노이즈에 의한 영향을 얻을 수 있다. 또한, 노이즈 검출 회로로부터 획득한 노이즈 신호를 이용하여 커패시턴스 검출 신호에서 노이즈의 영향을 제거할 수 있다는 장점이 제공된다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
100: 커패시턴스 검출 패널 200: 검출 회로부
210: 커패시턴스 검출 회로 220: 노이즈 검출 회로
300: 데이터 정렬부 400: 아날로그 디지털 변환기

Claims (10)

  1. 구동 신호를 제공하는 신호원;
    상기 구동 신호를 제공받고, 상기 구동 신호에 의하여 형성되는 커패시턴스 검출 신호와 노이즈가 제공되어 형성되는 노이즈 신호를 제공하는 커패시턴스 검출 패널 및
    상기 커패시턴스 검출 신호와 상기 노이즈 신호를 제공받고, 상기 커패시턴스 검출 신호에서 상기 노이즈 신호에 의한 영향을 제거하여 출력하는 검출 회로부를 포함하는 커패시턴스 검출 장치.
  2. 제1항에 있어서,
    상기 검출 회로부는,
    상기 커패시턴스 검출 신호를 제공받고, 이를 누적하여 출력하는 커패시턴스 검출 회로와,
    상기 노이즈 신호를 제공받고, 이를 누적하여 출력하는 노이즈 검출 회로를 포함하는 커패시턴스 검출 장치.
  3. 제2항에 있어서,
    상기 커패시턴스 검출 회로는
    상기 커패시턴스 검출 신호를 제공받고, 누적하여 출력하는 제1 전하 증폭기와, 상기 제1 전하 증폭기를 리셋하는 제1 방전 스위치를 포함하고,
    상기 노이즈 검출 회로는
    상기 노이즈 신호를 제공받고, 누적하여 출력하는 제2 전하 증폭기와, 상기 제2 전하 증폭기를 리셋하는 제2 방전 스위치를 포함하는 커패시턴스 검출 장치.
  4. 제3항에 있어서,
    상기 커패시턴스 검출 회로는
    상기 커패시턴스 검출 패널로부터 상기 커패시턴스 검출 신호를 상기 커패시턴스 검출 회로에 제공하는 제1 연결 스위치와,
    상기 커패시턴스 검출 패널로부터 상기 노이즈 신호를 상기 노이즈 검출 회로에 제공하는 제2 연결 스위치를 더 포함하는 커패시턴스 검출 장치.
  5. 제1항에 있어서,
    상기 검출 회로부는,
    상기 커패시턴스 검출 신호를 제공받아 샘플하고,
    상기 노이즈 신호를 제공받아 샘플하는 샘플링 부를 포함하며,
    상기 샘플링 부는 샘플된 상기 커패시턴스 검출 신호에서 상기 노이즈 신호의 차이를 구하여 노이즈에 의한 영향을 제거하는 커패시턴스 검출 장치.
  6. 제1항에 있어서,
    상기 검출 회로부는,
    상기 커패시턴스 검출 신호를 제공받고, 시간적으로 정렬(aling)하여 의사 차동(pseudo differential) 신호로 출력하는 신호 정렬부를 포함하는 커패시턴스 검출 장치.
  7. (a) 커패시턴스 검출 패널에 구동 신호를 제공하는 단계와,
    (b) 상기 구동 신호에 의하여 형성된 커패시턴스 검출 신호를 제공받는 단계와,
    (c) 노이즈에 의하여 형성된 노이즈 신호를 상기 커패시턴스 검출 패널에서 제공받는 단계 및
    (d) 상기 커패시턴스 검출 신호에서 상기 노이즈에 의한 영향이 감소된 출력 신호를 출력하는 단계를 포함하는 커패시턴스 검출 방법.
  8. 제7항에 있어서,
    상기 (b) 단계는,
    상기 커패시턴스 검출 신호를 샘플하는 과정을 포함하고,
    상기 (c) 단계는,
    상기 노이즈 신호를 샘플하는 과정을 포함하며,
    상기 (d) 단계는,
    샘플된 상기 커패시턴스 검출 신호와 샘플된 상기 노이즈 신호의 차이를 연산하여 출력하는 과정을 포함하는 커패시턴스 검출 방법.
  9. 제7항에 있어서,
    상기 (b) 단계는,
    검출 회로 리셋 과정과,
    상기 커패시턴스 검출 패널 리셋 과정을 더 포함하는 커패시턴스 검출 방법.
  10. 제7항에 있어서,
    상기 (c) 단계는,
    검출 회로 리셋 과정과,
    상기 커패시턴스 검출 패널 리셋 과정을 더 포함하는 커패시턴스 검출 방법.




KR1020170023978A 2017-02-23 2017-02-23 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치 KR20180097242A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170023978A KR20180097242A (ko) 2017-02-23 2017-02-23 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170023978A KR20180097242A (ko) 2017-02-23 2017-02-23 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치

Publications (1)

Publication Number Publication Date
KR20180097242A true KR20180097242A (ko) 2018-08-31

Family

ID=63407847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170023978A KR20180097242A (ko) 2017-02-23 2017-02-23 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치

Country Status (1)

Country Link
KR (1) KR20180097242A (ko)

Similar Documents

Publication Publication Date Title
JP7252832B2 (ja) 圧力感知装置及び方法
JP7490678B2 (ja) 圧力検知装置及び方法
EP3331165B1 (en) Analog elimination of ungrounded conductive objects in capacitive sensing
US7924029B2 (en) Half-bridge for capacitive sensing
US9442146B2 (en) Multi-mode capacitive sensing device and method with current conveyor
US10642431B2 (en) Capacitance detection circuit, capacitance detection method, touch detection apparatus, and terminal device
KR101304195B1 (ko) 향상된 노이즈 필터링 특성을 갖는 정전 용량 센서, 정전 용량 센서의 노이즈 필터링 방법 및 컴퓨터 판독 가능한 기록 매체
WO2019095377A1 (zh) 差分电路、电容检测电路、触摸检测装置和终端设备
US9727170B2 (en) Method of removing common noise and method of detecting touch information
KR101239844B1 (ko) 터치 감지 장치
TW200947491A (en) Capacitive sensor
WO2016107910A1 (en) Capacitive sensor
US11561652B2 (en) Simultaneous time domain differential sensing and electric field sensing
CN108427515B (zh) 电容检测装置及其驱动方法
KR101919439B1 (ko) 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치
JP6035344B2 (ja) センサシステムの整定時間を短縮するためのセンサシステムおよび方法
KR101649750B1 (ko) 인접 오브젝트 검출 방법 및 이를 이용한 인접 오브젝트 검출 장치, 터치 검출 방법 및 이를 이용한 터치 검출 장치
US10430006B2 (en) Input device and method for driving input device
KR20180097242A (ko) 커패시턴스 검출 방법 및 이를 이용한 커패시턴스 검출 장치
CN110050253B (zh) 传感器阵列的多阶段自电容扫描
US11592943B2 (en) Simultaneous time domain differential sensing and electric field sensing
US11188166B2 (en) Input device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application