WO2019092999A1 - 半導体集積回路、および、撮像装置 - Google Patents

半導体集積回路、および、撮像装置 Download PDF

Info

Publication number
WO2019092999A1
WO2019092999A1 PCT/JP2018/035401 JP2018035401W WO2019092999A1 WO 2019092999 A1 WO2019092999 A1 WO 2019092999A1 JP 2018035401 W JP2018035401 W JP 2018035401W WO 2019092999 A1 WO2019092999 A1 WO 2019092999A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
pair
signal
unit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/035401
Other languages
English (en)
French (fr)
Inventor
直彦 君塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US16/761,464 priority Critical patent/US11350050B2/en
Publication of WO2019092999A1 publication Critical patent/WO2019092999A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Definitions

  • the present technology relates to a semiconductor integrated circuit and an imaging device.
  • the present invention relates to a semiconductor integrated circuit provided with a comparator for comparing a pixel signal and a reference signal, and an imaging device.
  • an ADC Analog to Digital Converter
  • an imaging device in which an ADC is disposed for each pixel has been proposed (see, for example, Patent Document 1).
  • each of the ADCs is provided with a comparator that compares an analog pixel signal with a reference signal.
  • MOSFETs Metal Oxide Semiconductor Field Effect Transistors
  • the reading speed of image data can be improved as compared with the case where the ADC is arranged for each column.
  • MOSFETs differential pair of transistors
  • This thermal noise is a kind of noise generated by irregular thermal vibration of free electrons, and is known to be reduced by reducing the subthreshold coefficient of the transistor.
  • the subthreshold coefficient is the ratio of the logarithmic value of the drain current to the gate voltage.
  • MOSFETs are used for the differential pair, and in this MOSFET, there is a theoretical lower limit value of the subthreshold coefficient. For this reason, there is a problem that thermal noise can not be suppressed to less than the noise level according to the lower limit value, and it is difficult to reduce the noise including the component of the thermal noise.
  • the present technology is produced in view of such a situation, and it is an object of the present invention to reduce noise of a signal from a differential pair in a solid-state imaging device provided with transistors of the differential pair.
  • the present technology has been made to solve the above-described problems, and a first aspect of the present technology is a pixel circuit that photoelectrically converts incident light to generate a pixel signal, and the above-mentioned pixel signal and the passage of time.
  • the semiconductor integrated circuit includes a pair of TFETs (Tunnel Field Effect Transistors) that amplify a difference from a predetermined reference signal that changes along with the change and output as a differential amplification signal. This brings about the effect
  • the first aspect further includes a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) for supplying a constant current to the pair of TFETs, and the area of the gate of the MOSFET is the gate of each of the pair of TFETs. It may be substantially the same as the area. This brings about the effect
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the pixel circuits may be arranged in a predetermined number in a two-dimensional grid, and the pair of TFETs may be provided for each of the pixel circuits. This brings about the effect
  • the first aspect may further include a data storage unit that acquires and stores, as pixel data, data indicating a time until the differential amplified signal changes to a value different from the initial value. This brings about the effect that pixel data is acquired.
  • the storage unit may be provided for each column which is a set of the pixel circuits arranged in a predetermined direction. This brings about the effect
  • the first side further includes a substrate, an N well layer formed on the substrate, a pair of N layers made of an N-type semiconductor, and a P layer made of a P-type semiconductor, And the pair of N layers are provided in the N well layer, the P layer is disposed between the pair of N layers in the N well layer, and sources of the pair of TFETs are P A layer may be formed, and the drain of each of the pair of TFETs may be formed in each of the pair of N layers. This has the effect of forming a pair of TFETs sharing the source on the substrate.
  • a second aspect of the present technology amplifies a difference between a pixel circuit that photoelectrically converts incident light to generate a pixel signal, and the pixel signal and a predetermined reference signal that changes with the passage of time.
  • a data storage unit that acquires and stores, as pixel data, a pair of TFETs (Tunnel Field Effect Transistors) that are output as differentially amplified signals, and data indicating time until the differentially amplified signals change to a value different from the initial value.
  • TFETs Transl Field Effect Transistors
  • a processing unit configured to execute a predetermined process on the pixel data. This brings about the effect
  • the present technology in the solid-state imaging device provided with the transistors of the differential pair, it is possible to achieve an excellent effect that noise of signals from the differential pair can be reduced.
  • the effect described here is not necessarily limited, and may be any effect described in the present disclosure.
  • the optical unit 110 condenses light from a subject and guides the light to the solid-state imaging device 200.
  • the solid-state imaging device 200 generates image data in synchronization with the vertical synchronization signal VSYNC.
  • the vertical synchronization signal VSYNC is a periodic signal of a predetermined frequency (for example, 30 hertz) indicating the timing of imaging.
  • the solid-state imaging device 200 supplies the generated image data to the digital signal processor 120 via the signal line 209.
  • the digital signal processor 120 executes predetermined signal processing such as demosaicing processing and noise reduction processing on the image data from the solid-state imaging device 200.
  • the digital signal processor 120 outputs the processed image data to the frame memory 160 or the like via the bus 150.
  • the digital signal processor is an example of the processing unit described in the claims.
  • the DAC 211 generates a slope-like reference signal that changes with the passage of time by DA (Digital to Analog) conversion.
  • the DAC 211 supplies a reference signal to the pixel array unit 220.
  • FIG. 4 is a block diagram showing a configuration example of the pixel 230 according to the first embodiment of the present technology.
  • the pixel 230 includes a pixel circuit 240 and an ADC 300.
  • the latch control unit 351 controls the read operation and the write operation of the latch storage unit 352 in accordance with the control signal from the vertical drive circuit 213.
  • the latch control unit 351 stores the time code from the time code transfer unit 221 in the latch storage unit 352 until the comparison result VCO is inverted. This time code is updated every unit time. Then, when the comparison result VCO is inverted, the latch control unit 351 stops updating the time code and holds the time code at that time. Thereby, data (time code) indicating the time until when the differential amplification signal HVO is inverted (that is, when the comparison result VCO is inverted) is acquired as pixel data and stored in the latch storage unit 352.
  • the pixel data represents the amount of light received by the pixel 230.
  • the latch control unit 351 causes the latch storage unit 352 to output pixel data at the read timing of the pixel 230.
  • the time code transfer unit 221 transfers the output pixel data to the output unit 250.
  • the TFETs 323 and 324 form a differential pair, and the sources of these transistors are commonly connected to the drain of the MOSFET 325.
  • the drain of TFET 323 is connected to the drain of MOSFET 321, and the drain of TFET 324 is connected to the drain of MOSFET 322.
  • the reference signal REF from the DAC 211 is input to the gate of the TFET 323, and the pixel signal SIG from the pixel circuit 240 is input to the gate of the TFET 324.
  • a signal obtained by amplifying the difference between the reference signal REF and the pixel signal SIG input to the TFETs 323 and 324 of the differential pair is output to the voltage conversion circuit 330 as the differential amplified signal HVO.
  • a predetermined bias voltage Vb is applied to the gate of the MOSFET 325, and a predetermined reference potential VSS is applied to the source.
  • the MOSFET 325 functions as a constant current source for supplying a constant current according to the bias voltage Vb.
  • the constant current is set to, for example, 1 to 100 nanoamperes (nA). Generally, to reduce random noise, it is necessary to increase the value of this constant current, but power consumption may increase instead.
  • Equation 2 the output noise current S Id in the subthreshold region is expressed by the following equation.
  • S Id 2 q I d Equation 2
  • q is an elementary charge. Equation 2 is described in “G. REIMBOLD, et al., White Noise of MOS Transistors Operating in Weak Inversion, IEEE TRANSACTIONS ON ELECTRONIC DEVICES 1982”.
  • FIG. 8 is a diagram illustrating an example of an arrangement layout of elements in the pixel 230 according to the first embodiment of the present technology.
  • a predetermined direction parallel to the light receiving surface is taken as an X direction
  • a direction perpendicular to the light receiving surface is taken as a Z direction
  • a direction perpendicular to the X direction and the Z direction is taken as a Y direction.
  • FIG. 12 is a block diagram illustrating a configuration example of the pixel 230 according to the second embodiment of the present technology.
  • the pixel 230 according to the second embodiment includes a pixel circuit 240 and a differential amplifier circuit 320.
  • the pixel circuit 240 of the second embodiment generates the pixel signal SIG according to the control of the vertical drive circuit 213 and supplies the pixel signal SIG to the differential amplifier circuit 320.
  • the differential amplifier circuit 320 of the second embodiment amplifies the difference between the pixel signal SIG and the reference signal REF, and supplies the amplified signal as the differential amplified signal HVO to the column signal processing unit 260.
  • the ADC 261 converts the differential amplified signal HVO from the corresponding column into digital pixel data according to the control of the timing generation circuit 215.
  • the switch 263 stores the pixel data from the ADC 261 in the memory 264 according to the control of the timing generation circuit 215.
  • Body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device of various lamps such as a headlamp, a back lamp, a brake lamp, a blinker or a fog lamp.
  • the body system control unit 12020 may receive radio waves or signals of various switches transmitted from a portable device substituting a key.
  • Body system control unit 12020 receives the input of these radio waves or signals, and controls a door lock device, a power window device, a lamp and the like of the vehicle.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • In-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects a state of a driver is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera for imaging the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver does not go to sleep.
  • FIG. 16 is a diagram illustrating an example of the installation position of the imaging unit 12031.
  • imaging units 12101, 12102, 12103, 12104, and 12105 are provided as the imaging unit 12031.
  • FIG. 16 illustrates an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in the rear bumper or the back door is shown. For example, by overlaying the image data captured by the imaging units 12101 to 12104, a bird's eye view of the vehicle 12100 viewed from above can be obtained.
  • the microcomputer 12051 determines the collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk is a setting value or more and there is a possibility of a collision, through the audio speaker 12061 or the display unit 12062 By outputting a warning to the driver or performing forcible deceleration or avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared light.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as an infrared camera, and pattern matching processing on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not
  • the procedure is to determine
  • the audio image output unit 12052 generates a square outline for highlighting the recognized pedestrian.
  • the display unit 12062 is controlled so as to display a superimposed image. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the present technology can also be configured as follows. (1) a pixel circuit that photoelectrically converts incident light to generate a pixel signal; A semiconductor integrated circuit comprising: a pair of TFETs (Tunnel Field Effect Transistors) for amplifying a difference between the pixel signal and a predetermined reference signal that changes with the passage of time and outputting it as a differential amplification signal. (2) The semiconductor device further includes a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) for supplying a constant current to the pair of TFETs, The semiconductor integrated circuit according to (1), wherein an area of a gate of the MOSFET is substantially the same as a gate area of each of the pair of TFETs.
  • the pixel circuits are arranged in a predetermined number in a two-dimensional grid, The semiconductor integrated circuit according to (1) or (2), wherein the pair of TFETs is provided for each of the pixel circuits.
  • the semiconductor integrated circuit according to (1) further including: a data storage unit that acquires and stores data indicating a time until the differential amplified signal changes to a value different from an initial value as pixel data.
  • the semiconductor integrated circuit according to (4) wherein the data storage unit is provided for each of the pixel circuits.
  • the storage unit is provided for each column which is a set of the pixel circuits arranged in a predetermined direction.
  • a pixel circuit that photoelectrically converts incident light to generate a pixel signal, A pair of TFETs (Tunnel Field Effect Transistors) that amplify the difference between the pixel signal and a predetermined reference signal that changes with the passage of time and output as a differential amplification signal; A data storage unit configured to acquire and store, as pixel data, data indicating a time until the differential amplified signal changes to a value different from an initial value; And a processing unit configured to execute predetermined processing on the pixel data.
  • TFETs Transistor
  • Imaging apparatus 110 optical unit 120 digital signal processor 130 display unit 140 operation unit 150 bus 160 frame memory 170 recording unit 180 power supply unit 200 solid-state imaging device 201 pixel chip 202 logic chip 211 DAC 212 time code generation unit 213 vertical drive circuit 214 pixel drive circuit 215 timing generation circuit 220 pixel array unit 221 time code transfer unit 230 pixel 240 pixel circuit 241 reset transistor 242 transfer transistor 243 floating diffusion layer 244 photodiode 245 discharge transistor 250 output unit 260 Column Signal Processing Unit 261, 300 ADC 262 counter 263 switch 264 memory 270 horizontal scanning circuit 310 comparison circuit 320 differential amplifier circuit 321, 322, 325 MOSFET 323, 324 TFET 330 voltage conversion circuit 331, 343, 345 nMOS transistor 340 positive feedback circuit 341, 342, 344 pMOS transistor 350 data storage unit 351 latch control unit 352 latch storage unit 12031 imaging unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

差動対のトランジスタを設けた固体撮像素子において、差動対からの信号の雑音を低減する。　半導体集積回路は、画素回路と、一対のＴＦＥＴ（Tunnel Field Effect Transistor）とを具備する。この半導体集積回路において、画素回路は、入射光を光電変換して画素信号を生成する。また、半導体集積回路において、一対のＴＦＥＴは、画素回路により生成された画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する。

Description

半導体集積回路、および、撮像装置
　本技術は、半導体集積回路、および、撮像装置に関する。詳しくは、画素信号と参照信号とを比較する比較器を設けた半導体集積回路、および、撮像装置に関する。
　従来より、撮像装置などにおいてアナログの画素信号をデジタル信号に変換するためにＡＤＣ（Analog to Digital Converter）が用いられている。例えば、画素毎にＡＤＣを配置した撮像装置が提案されている（例えば、特許文献１参照。）。この撮像装置において、ＡＤＣのそれぞれには、アナログの画素信号と参照信号とを比較する比較器が設けられる。この比較器内には、差動対を構成する一対のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が配置される。
国際公開第２０１６／１３６４４８号
　上述の従来技術では、画素毎にＡＤＣを配置したため、カラムごとにＡＤＣを配置する場合と比較して、画像データの読出し速度を向上させることができる。しかしながら、この従来技術では、差動対のトランジスタ（ＭＯＳＦＥＴ）からの信号の熱雑音を低減することが困難である。この熱雑音は、自由電子の不規則な熱振動により生じる雑音の一種であり、トランジスタのサブスレッショルド係数を小さくすれば低減することが知られている。ここで、サブスレッショルド係数は、ドレイン電流の対数値とゲート電圧との比率である。上述の従来技術では、差動対にＭＯＳＦＥＴを用いており、このＭＯＳＦＥＴでは、サブスレッショルド係数に理論的な下限値が存在する。このため、その下限値に応じたノイズレベル未満に熱雑音を抑制することができず、その熱雑音の成分を含む雑音を低減することが困難である、という問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、差動対のトランジスタを設けた固体撮像素子において、差動対からの信号の雑音を低減することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光を光電変換して画素信号を生成する画素回路と、上記画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する一対のＴＦＥＴ（Tunnel Field Effect Transistor）とを具備する半導体集積回路である。これにより、画素データの熱雑音が低減するという作用をもたらす。
　また、この第１の側面において、上記一対のＴＦＥＴに一定の電流を供給するＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)をさらに具備し、上記ＭＯＳＦＥＴのゲートの面積は、上記一対のＴＦＥＴのそれぞれのゲート面積と略同一であってもよい。これにより、実装面積の増大が抑制されるという作用をもたらす。
　また、この第１の側面において、上記画素回路は、二次元格子状に所定数配列され、上記一対のＴＦＥＴは、上記画素回路ごとに設けられてもよい。これにより、画素毎に差動増幅信号が生成されるという作用をもたらす。
　また、この第１の側面において、上記差動増幅信号が初期値と異なる値に変化するまでの時間を示すデータを画素データとして取得して記憶するデータ記憶部をさらに具備してもよい。これにより、画素データが取得されるという作用をもたらす。
　また、この第１の側面において、上記データ記憶部は、上記画素回路ごとに設けられてもよい。これにより、画素回路ごとに、アナログ信号がデジタル信号に変換されるという作用をもたらす。
　また、この第１の側面において、上記記憶部は、所定方向に配列された上記画素回路の集合であるカラムごとに設けられてもよい。これにより、列ごとに、アナログ信号がデジタル信号に変換されるという作用をもたらす。
　また、この第１の側面において、基板と、上記基板に形成されたＮウェル層と、Ｎ型半導体からなる一対のＮ層と、Ｐ型半導体からなるＰ層とをさらに具備し、上記Ｐ層と上記一対のＮ層とは、上記Ｎウェル層に設けられ、上記Ｐ層は、上記Ｎウェル層において上記一対のＮ層の間に配置され、上記一対のＴＦＥＴのそれぞれのソースは、上記Ｐ層に形成され、上記一対のＴＦＥＴのそれぞれのドレインは、上記一対のＮ層のそれぞれに形成されてもよい。これにより、ソースを共有する一対のＴＦＥＴが基板に形成されるという作用をもたらす。
　また、本技術の第２の側面は、入射光を光電変換して画素信号を生成する画素回路と、上記画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する一対のＴＦＥＴ（Tunnel Field Effect Transistor）と、上記差動増幅信号が初期値と異なる値に変化するまでの時間を示すデータを画素データとして取得して記憶するデータ記憶部と、上記画素データに対して所定の処理を実行する処理部とを具備する撮像装置である。これにより、画像データの雑音が低減するという作用をもたらす。
　本技術によれば、差動対のトランジスタを設けた固体撮像素子において、差動対からの信号の雑音を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＡＤＣの一構成例を示すブロック図である。 本技術の第１の実施の形態における画素回路および差動増幅回路の一構成例を示す回路図である。 本技術の第１の実施の形態におけるＴＦＥＴ（Tunnel Field Effect Transistor）とＭＯＳＦＥＴとの電流－電圧特性の一例を示すグラフである。 本技術の第１の実施の形態における画素内の素子の配置レイアウトの一例を示す図である。 本技術の第１の実施の形態における画素の断面図の一例である。 本技術の第１の実施の形態における電圧変換回路および正帰還回路の一構成例を示す回路図である。 本技術の第２の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第２の実施の形態における画素の一構成例を示すブロック図である。 本技術の第２の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。 本技術の第２の実施の形態におけるＡＤＣの一構成例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（差動対にＴＦＥＴを用いた例）
　２．第２の実施の形態（列ごとにＡＤＣを配置し、差動対にＴＦＥＴを用いた例）
　３．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびデジタルシグナルプロセッサ１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記録部１７０および電源部１８０を備える。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
　光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、垂直同期信号ＶＳＹＮＣに同期して画像データを生成するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す所定周波数（例えば、３０ヘルツ）の周期信号である。固体撮像素子２００は、生成した画像データをデジタルシグナルプロセッサ１２０に信号線２０９を介して供給する。
　デジタルシグナルプロセッサ１２０は、固体撮像素子２００からの画像データに対し、デモザイク処理やノイズ低減処理などの所定の信号処理を実行するものである。このデジタルシグナルプロセッサ１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。なお、デジタルシグナルプロセッサは、特許請求の範囲に記載の処理部の一例である。
　表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
　バス１５０は、光学部１１０、固体撮像素子２００、デジタルシグナルプロセッサ１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記録部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
　フレームメモリ１６０は、画像データを保持するものである。記録部１７０は、画像データなどの様々なデータを記録するものである。電源部１８０は、固体撮像素子２００、デジタルシグナルプロセッサ１２０や表示部１３０などに電源を供給するものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。この固体撮像素子２００は、ＤＡＣ（Digital to Analog Converter）２１１と、複数の時刻コード発生部２１２とを備える。また、固体撮像素子２００は、垂直駆動回路２１３、画素アレイ部２２０、画素駆動回路２１４、タイミング生成回路２１５および出力部２５０を備える。
　また、画素アレイ部２２０は、複数の時刻コード転送部２２１と、複数の画素２３０とを備える。時刻コード転送部２２１は、時刻コード発生部２１２ごとに配置される。また、複数の画素２３０は、二次元格子状に配列される。
　以下、水平方向に配列された画素２３０の集合を「行」と称し、行に垂直方向に配列された画素２３０の集合を「列」と称する。
　ＤＡＣ２１１は、ＤＡ（Digital to Analog）変換により、時間の経過に伴って変化するスロープ状の参照信号を生成するものである。このＤＡＣ２１１は、参照信号を画素アレイ部２２０に供給する。
　時刻コード発生部２１２は、時刻コードを発生するものである。この時刻コードは、参照信号がスロープ状に変化する期間内の時刻を示す。時刻コード発生部２１２は、発生した時刻コードを画素アレイ部２２０に供給する。
　タイミング生成回路２１５は、垂直同期信号ＶＳＹＮＣに同期して様々なタイミング信号を生成し、垂直駆動回路２１３や出力部２５０などに供給するものである。
　垂直駆動回路２１３は、タイミング信号に同期して画素２３０内で生成された画素データを出力部２５０に出力させる制御を行うものである。画素駆動回路２１４は、画素２３０を駆動するものである。
　出力部２５０は、画素データに対して、ＣＤＳ処理を含む信号処理を実行するものである。この出力部２５０は、処理後の画素データをデジタルシグナルプロセッサ１２０に出力する。
　時刻コード転送部２２１は、対応する時刻コード発生部２１２からの時刻コードを転送するものである。この時刻コード転送部２２１は、対応する時刻コード発生部２１２からの時刻コードを画素２３０へ転送し、また、画素２３０からの画素データを出力部２５０に転送する。画素２３０は、画素データを生成するものである。
　図３は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、画素チップ２０１と、ロジックチップ２０２とを備える。固体撮像素子２００から光学部１１０への方向を上方向として、ロジックチップ２０２の上方に、画素チップ２０１が積層される。それぞれのチップに設けられる回路については後述する。
　図４は、本技術の第１の実施の形態における画素２３０の一構成例を示すブロック図である。この画素２３０は、画素回路２４０およびＡＤＣ３００を備える。
　画素回路２４０は、画素駆動回路２１４の制御に従って、受光量に応じたアナログ信号を画素信号ＳＩＧとして生成するものである。画素回路２４０は、画素信号ＳＩＧをＡＤＣ３００に供給する。
　ＡＤＣ３００は、垂直駆動回路２１３の制御に従って画素信号ＳＩＧをデジタル信号に変換するものである。このＡＤＣ３００は、ＤＡＣ２１１からの参照信号ＲＥＦと画素信号ＳＩＧとを比較し、その比較結果ＶＣＯに基づいてデジタル信号を生成する。そして、ＡＤＣ３００は、生成したデジタル信号を時刻コード転送部２２１へ供給する。
　［ＡＤＣの構成例］
　図５は、本技術の第１の実施の形態におけるＡＤＣ３００の一構成例を示すブロック図である。このＡＤＣ３００は、比較回路３１０およびデータ記憶部３５０を備える。比較回路３１０は、差動増幅回路３２０、電圧変換回路３３０および正帰還回路３４０を備える。データ記憶部３５０は、ラッチ制御部３５１およびラッチ記憶部３５２を備える。
　差動増幅回路３２０は、ＤＡＣ２１１からの参照信号ＲＥＦと、画素回路２４０からの画素信号ＳＩＧとの差分を増幅するものである。この差動増幅回路３２０は、差分を増幅した信号を差動増幅信号ＨＶＯとして電圧変換回路３３０に出力する。この差動増幅信号ＨＶＯは、例えば、画素信号ＳＩＧが参照信号ＲＥＦより高いときにハイレベルとなる。初期状態において参照信号ＲＥＦのレベルは最小であり、時間の経過に伴って増大する。このため、差動増幅信号ＨＶＯの初期値はハイレベルであり、その後に参照信号ＲＥＦが画素信号ＳＩＧ以上になったタイミングで反転してローレベルになる。
　電圧変換回路３３０は、差動増幅信号ＨＶＯの電圧を、正帰還回路３４０が動作可能な低電位に変換し、変換信号ＬＶＩとして正帰還回路３４０に供給するものである。
　正帰還回路３４０は、変換信号ＬＶＩに基づいて、参照信号ＲＥＦが画素信号ＳＩＧ以上になった際に反転する比較結果ＶＣＯをデータ記憶部３５０に出力するものである。また、正帰還回路３４０は、垂直駆動回路２１３からの初期化信号ＩＮＩにより、初期化される。
　ラッチ制御部３５１は、垂直駆動回路２１３からの制御信号に従ってラッチ記憶部３５２の読出し動作と書込み動作とを制御するものである。このラッチ制御部３５１は、比較結果ＶＣＯが反転するまでの間、時刻コード転送部２２１からの時刻コードをラッチ記憶部３５２に記憶させる。この時刻コードは、単位時間ごとに更新される。そして、比較結果ＶＣＯが反転したときにラッチ制御部３５１は、時刻コードの更新を中止させ、その時点の時刻コードを保持させる。これにより、差動増幅信号ＨＶＯが反転したとき（すなわち、比較結果ＶＣＯが反転したとき）までの時間を示すデータ（時刻コード）が画素データとして取得され、ラッチ記憶部３５２に記憶される。この画素データは、画素２３０の受光量を表す。
　また、参照信号ＲＥＦの掃引が完了した後に画素データ（時刻コード）の読出し動作が開始される。ラッチ制御部３５１は、画素２３０の読出しタイミングにおいてラッチ記憶部３５２に画素データを出力させる。時刻コード転送部２２１は、出力された画素データを出力部２５０に転送する。
　図６は、本技術の第１の実施の形態における画素回路２４０および差動増幅回路３２０の一構成例を示す回路図である。画素回路２４０は、リセットトランジスタ２４１、転送トランジスタ２４２、浮遊拡散層２４３、フォトダイオード２４４および排出トランジスタ２４５を備える。例えば、ｎＭＯＳトランジスタが、リセットトランジスタ２４１、転送トランジスタ２４２、フォトダイオード２４４および排出トランジスタ２４５として用いられる。なお、差動増幅回路２３０および画素回路２４０からなる回路は、特許請求の範囲に記載の半導体集積回路の一例である。
　フォトダイオード２４４は、入射光を光電変換して電荷を生成するものである。排出トランジスタ２４５は、画素駆動回路２１４からの排出制御信号ＯＦＧに従ってフォトダイオード２４４の電荷を排出するものである。
　転送トランジスタ２４２は、画素駆動回路２１４からの転送信号ＴＸに従って、フォトダイオード２４４から浮遊拡散層２４３へ電荷を転送するものである。
　浮遊拡散層２４３は、転送された電荷を蓄積し、蓄積した電荷の量に応じた電圧を生成するものである。この電圧の信号が画素信号ＳＩＧとして差動増幅回路３２０へ出力される。
　リセットトランジスタ２４１は、画素駆動回路２１４からのリセット信号ＲＳＴに従って、浮遊拡散層２４３の電荷量を初期化するものである。
　また、差動増幅回路３２０は、ＭＯＳＦＥＴ３２１、３２２および３２５と、ＴＦＥＴ３２３および３２４とを備える。ＭＯＳＦＥＴ３２１および３２２として、例えば、Ｐ型のトランジスタが用いられる。また、ＴＦＥＴ３２３および３２４と、ＭＯＳＦＥＴ３２５として、例えば、Ｎ型のトランジスタが用いられる。
　ＭＯＦＥＴ３２１および３２２は、カレントミラー回路を構成する。ＭＯＦＥＴ３２１および３２２のソースには、電源電圧ＶＤＤＨが印加される。ＭＯＳＦＥＴ３２１のドレインは、ＭＯＦＥＴ３２１および３２２のゲートに共通に接続される。ＭＯＳＦＥＴ３２２のドレインは、電圧変換回路３３０に接続される。
　ＴＦＥＴ３２３および３２４は、差動対を構成し、これらのトランジスタのソースは、ＭＯＳＦＥＴ３２５のドレインに共通に接続される。ＴＦＥＴ３２３のドレインは、ＭＯＳＦＥＴ３２１のドレインに接続され、ＴＦＥＴ３２４のドレインは、ＭＯＳＦＥＴ３２２のドレインに接続される。また、ＴＦＥＴ３２３のゲートにはＤＡＣ２１１からの参照信号ＲＥＦが入力され、ＴＦＥＴ３２４のゲートには、画素回路２４０からの画素信号ＳＩＧが入力される。これらの差動対のＴＦＥＴ３２３および３２４に入力される参照信号ＲＥＦと画素信号ＳＩＧの差分を増幅した信号が、差動増幅信号ＨＶＯとして電圧変換回路３３０へ出力される。
　ＭＯＳＦＥＴ３２５のゲートには、所定のバイアス電圧Ｖｂが印加され、ソースには、所定の基準電位ＶＳＳが印加される。このＭＯＳＦＥＴ３２５は、バイアス電圧Ｖｂに応じた定電流を供給する定電流源として機能する。この定電流は、例えば、１乃至１００ナノアンペア（ｎＡ）に設定される。一般に、ランダムノイズを低減するには、この定電流の値を増やす必要があるが、その代わりに消費電力が増大してしまうおそれがある。
　また、画素回路２４０と、ＴＦＥＴ３２３および３２４と、ＭＯＳＦＥＴ３２５とは、画素チップ２０１に配置される。一方、ＭＯＳＦＥＴ３２１および３２２と、その後段の電圧変換回路３３０、正帰還回路３４０およびデータ記憶部３５０などは、ロジックチップ２０２に配置される。なお、画素チップ２０１およびロジックチップ２０２への回路の配置は、図６に例示した構成に限定されない。
　図７は、本技術の第１の実施の形態におけるＴＦＥＴとＭＯＳＦＥＴとの電流－電圧特性の一例を示すグラフである。一点鎖線は、ＭＯＳＦＥＴ（ＭＯＳＦＥＴ３２１など）の特性を示し、実線は、ＴＦＥＴ（ＴＦＥＴ３２３など）の特性を示す。同図における縦軸は、ドレイン電流の対数値であり、横軸は、ゲート電圧である。ここで、サブスレッショルド係数Ｓは、次の式により表される。
　　Ｓ＝ｄＶｇ／ｄ（ｌｏｇ１０Ｉｄ）　　　　　　　　　　　・・・式１
上式において、Ｖｇは、ゲート電圧であり、単位は、例えば、ボルト（Ｖ）である。Ｉｄは、ドレイン電流であり、単位は、例えば、アンペア（Ａ）である。
　ドレイン電流が飽和するまでのサブスレッショルド領域において、ＴＦＥＴの曲線の傾きは、ＭＯＳＦＥＴよりも大きい。したがって、式１より、ＴＦＥＴのサブスレッショルド係数Ｓは、ＭＯＳＦＥＴのサブスレッショルド係数よりも小さい。例えば、ＭＯＳＦＥＴのサブスレッショルド係数Ｓが、桁当たり７０ミリボルト（ｍＶ／ｄｅｃ）であるのに対し、ＴＦＥＴのサブスレッショルド係数は、５２ミリボルト（ｍＶ／ｄｅｃ）程度である。
　また、サブスレッショルド領域における出力雑音電流ＳＩｄは、次の式により表される。
　　ＳＩｄ＝２ｑＩｄ　　　　　　　　　　　　　　　　　　・・・式２
上式において、ｑは、電気素量である。また、式２は、「G. REIMBOLD, et al., White Noise of MOS Transistors Operating in Weak Inversion, IEEE TRANSACTIONS ON ELECTRON DEVICES 1982」に記載されている。
　次に入力雑音電圧ＳＶｇは、次の式により表される。
　　ＳＶｇ＝ＳＩｄ／ｇｍ２　　　　　　　　　　　　　　　・・・式３
上式におけるｇｍは、相互コンダクタンスであり、単位は、例えば、ジーメンス（Ｓ）である。
　式２を式３に代入すると、次の式が得られる。
　　ＳＶｇ＝（２ｑＩｄ）／ｇｍ２　　　　　　　　　　　　・・・式４
　また、式１を変形すると、次の式が得られる。
Figure JPOXMLDOC01-appb-M000001
　式４および式５より、次の式が得られる。
　　ＳＶｇ＝（２ｑ／Ｉｄ）・（Ｓ／Ｌｏｇ１０）２
　上式より、サブスレッショルド係数Ｓが小さいほど、熱雑音に応じた入力雑音電圧ＳＶｇが小さくなる。そして、前述のように、ＴＦＥＴのサブスレッショルド係数Ｓは、ＭＯＳＦＥＴのサブスレッショルド係数よりも小さい。したがって、差動対にＴＦＥＴを用いた場合、差動増幅信号ＨＶＯの熱雑音は、差動対にＭＯＳＦＥＴを用いた場合よりも小さくなることがわかる。
　このように、差動対にＴＦＥＴを用いることにより、熱雑音を抑制し、その熱雑音の成分を含むランダムノイズを低減することができる。このため、ランダムノイズ低減を目的として定電流を増大する必要性が低くなり、差動対にＭＯＳＦＥＴを用いた場合と比較して、ランダムノイズを許容値未満にする際の定電流の値が小さくて済む。これにより、固体撮像素子２００の消費電力を低減することができる。
　ただし、同図からも明らかなように、ＴＦＥＴの飽和電流はＭＯＳＦＥＴより小さいため、ＴＦＥＴを用いた論理回路では、ＭＯＳＦＥＴを用いた場合と比較して動作速度が低下するおそれがある。しかしながら、差動増幅回路３２０は、論理回路ではないため、飽和電流が小さくても問題にならない。
　図８は、本技術の第１の実施の形態における画素２３０内の素子の配置レイアウトの一例を示す図である。以下、受光面に平行な所定方向をＸ方向とし、受光面に垂直な方向をＺ方向とし、Ｘ方向およびＺ方向に垂直な方向をＹ方向とする。
　フォトダイオード２４４には、排出トランジスタ２４５および転送トランジスタ２４２が接続される。また、リセットトランジスタ２４１、ＴＦＥＴ３２３、ＴＦＥＴ３２４およびＭＯＳＦＥＴ３２５は、Ｘ方向に沿って配列される。
　図９は、本技術の第１の実施の形態における画素２３０の断面図の一例である。同図は、図８のＡ－Ａ'軸に沿って画素２３０を切断した場合の断面図である。
　基板４０１に、Ｎ型半導体からなるＮ層４０２、４０４、４１２および４１４が形成される。Ｎ層４０２および４０４の間には、ゲート４０３が形成され、Ｎ層４１２および４２４の間にはゲート４１３が形成される。Ｎ層４０２および４０４にソースおよびドレインが形成され、これらのソースおよびドレインとゲート４０３とは、リセットトランジスタ２４１を形成する。また、Ｎ層４１２および４１４にもソースおよびドレインが形成され、これらのソースおよびドレインとゲート４１３とは、ＭＯＳＦＥＴ３２５を形成する。
　また、基板４０１には、ｎ型不純物の濃度が基板４０１より高いＮウェル層４１５が形成され、Ｎウェル層４１５には、Ｎ層４０６および４１０と、Ｐ型半導体からなるＰ層４０８とが形成される。Ｐ層４０８は、フォトリソグラフィおよびイオン注入により形成される。Ｎ層４０４および４０６の間には、素子間分離領域４０５が設けられる。Ｎ層４１０および４１２の間にも素子間分離領域４１１が設けられる。Ｎ層４０６とＰ層４０８の間には、ゲート４０７が形成され、Ｐ層４０８とＮ層４１０の間には、ゲート４０９が形成される。これらのゲートの下部には、Ｐ層４０８の一部が入り込んでおり、その部分は、他の部分より浅く、エクステンションと呼ばれる。
　Ｎ層４０６およびＰ層４０８にドレインおよびソースが形成され、これらのドレインおよびソースとゲート４０７とは、ＴＦＥＴ３２４を形成する。また、Ｎ層４１０およびＰ層４０８にドレインおよびソースが形成され、これらのドレインおよびソースとゲート４０９とは、ＴＦＥＴ３２３を形成する。また、これらのＴＦＥＴ３２３および３２４のゲート酸化膜は、例えば、３．０乃至６．０ナノメートル（ｎｍ）の膜厚に設定され、その周辺のトランジスタ（ＭＯＳＦＥＴ３２５など）のゲート酸化膜と同時に形成される。
　また、ＴＦＥＴ３２３および３２４のそれぞれのゲート面積は、ＭＯＳＦＥＴ３２５等の周囲のトランジスタのゲート面積と略同一に設定される。従来（カラムＡＤＣ)のＣＭＯＳ（Complementary MOS）イメージセンサにて、例えば解像度より感度を優先する場合など、比較的大面積の画素セルが用いられることがある。この場合、１／ｆノイズ低減のために大きな面積のゲートを有するアンプトランジスタを画素トランジスタとして適用する場合があり、熱ノイズがランダムノイズを支配する状況になる。アンプトランジスタをサブスレッショルド領域で動作させる場合、本案に従いＴＦＥＴを適用して熱ノイズを抑制することにより、更なる低ノイズ化が可能になる。
　図１０は、本技術の第１の実施の形態における電圧変換回路３３０および正帰還回路３４０の一構成例を示す回路図である。
　電圧変換回路３３０は、ｎＭＯＳトランジスタ３３１を備える。このｎＭＯＳトランジスタ３３１のゲートには電源電圧ＶＤＤＨより低い電源電圧ＶＤＤＬが印加される。また、ｎＭＯＳトランジスタ３３１のドレインおよびソースは、差動増幅回路３２０および正帰還回路３４０に接続される。
　正帰還回路３４０は、ｐＭＯＳトランジスタ３４１、３４２および３４４と、ｎＭＯＳトランジスタ３４３および３４５とを備える。ｐＭＯＳトランジスタ３４１および３４２とｎＭＯＳトランジスタ３４３とは、電源電圧ＶＤＤＬに直列に接続される。また、ｐＭＯＳトランジスタ３４４およびｎＭＯＳトランジスタ３４５は、電源電圧ＶＤＤＬに直列に接続される。
　また、ｐＭＯＳトランジスタ３４１およびｎＭＯＳトランジスタ３４３のゲートには、垂直駆動回路２１３からの初期化信号ＩＮＩが入力される。ｐＭＯＳトランジスタ３４２のゲートは、ｐＭＯＳトランジスタ３４４およびｎＭＯＳトランジスタ３４５の接続点に接続される。また、ｐＭＯＳトランジスタ３４４およびｎＭＯＳトランジスタ３４５のゲートは、電圧変換回路３３０と、ｐＭＯＳトランジスタ３４２およびｎＭＯＳトランジスタ３４３の接続点とに共通に接続される。ｐＭＯＳトランジスタ３４４およびｎＭＯＳトランジスタ３４５の接続点の電位は、比較結果ＶＣＯとして、データ記憶部３５０に出力される。
　なお、電圧変換回路３３０および正帰還回路３４０のそれぞれは、図５で説明した機能を持つのであれば、図１０に例示した回路に限定されない。
　このように、本技術の第１の実施の形態によれば、画素信号ＳＩＧと参照信号ＲＥＦとの差を増幅する差動対としてＴＦＥＴ３２３および３２４を用いたため、ＭＯＳＦＥＴを用いる場合と比較して、熱雑音を抑制することができる。これにより、熱雑音の成分を含む雑音を低減することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、画素ごとにＡＤＣ３００を配置していたが、画素数の増大に伴ってＡＤＣ３００の個数が増大し、画素アレイ部２２０の回路規模が大きくなるという問題がある。この第２の実施の形態の固体撮像素子２００は、列ごとにＡＤＣを配置した点において第１の実施の形態と異なる。
　図１１は、本技術の第２の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、ＤＡＣ２１１、垂直駆動回路２１３、タイミング生成回路２１５、画素アレイ部２２０、カラム信号処理部２６０および水平走査回路２７０を備える。画素アレイ部２２０には、二次元格子状に複数の画素２３０が配列される。
　第２の実施の形態の垂直駆動回路２１３は、行を順に選択して駆動する。第２の実施の形態のＤＡＣ２１１およびタイミング生成回路２１５の構成は、第１の実施の形態と同様である。
　第２の実施の形態の画素２３０は、差動増幅信号ＨＶＯをカラム信号処理部２６０に供給する。
　カラム信号処理部２６０は、列のそれぞれからの差動増幅信号ＨＶＯをＡＤ（Analog to Digital）変換して画素データとして保持するものである。水平走査回路２７０は、列を順に選択して、その列の画素データをデジタルシグナルプロセッサ１２０に出力させるものである。
　図１２は、本技術の第２の実施の形態における画素２３０の一構成例を示すブロック図である。第２の実施の形態の画素２３０は、画素回路２４０および差動増幅回路３２０を備える。
　第２の実施の形態の画素回路２４０は、垂直駆動回路２１３の制御に従って画素信号ＳＩＧを生成し、差動増幅回路３２０に供給する。第２の実施の形態の差動増幅回路３２０は、画素信号ＳＩＧと参照信号ＲＥＦとの差分を増幅して差動増幅信号ＨＶＯとして、カラム信号処理部２６０へ供給する。
　図１３は、本技術の第２の実施の形態におけるカラム信号処理部２６０の一構成例を示すブロック図である。カラム信号処理部２６０は、列ごとにＡＤＣ２６１、スイッチ２６３およびメモリ２６４を備える。
　ＡＤＣ２６１は、タイミング生成回路２１５の制御に従って、対応する列からの差動増幅信号ＨＶＯをデジタルの画素データに変換するものである。スイッチ２６３は、タイミング生成回路２１５の制御に従って、ＡＤＣ２６１からの画素データをメモリ２６４に記憶させるものである。
　メモリ２６４は、画素データを記憶するものである。このメモリ２６４は、水平走査回路２７０の制御に従って、画素データをデジタルシグナルプロセッサ１２０に出力する。なお、メモリ２６４は、特許請求の範囲に記載のデータ記憶部の一例である。
　図１４は、本技術の第２の実施の形態におけるＡＤＣ２６１の一構成例を示すブロック図である。このＡＤＣ２６１は、電圧変換回路３３０、正帰還回路３４０およびカウンタ２６２を備える。第２の実施の形態の電圧変換回路３３０および正帰還回路３４０の構成は、第１の実施の形態と同様である。正帰還回路３４０は、比較結果ＶＣＯをカウンタ２６２に供給する。
　カウンタ２６２は、タイミング生成回路２１５の制御に従って、比較結果ＶＣＯが反転するまでの期間に亘って、タイミング生成回路２１５からのクロック信号に同期して計数値を計数するものである。この計数値は、比較結果ＶＣＯが反転するまでの時間を示す。カウンタ２６２は、計数値を示すデータを画素データとしてスイッチ２６３に供給する。
　このように、本技術の第２の実施の形態では、列ごとにＡＤＣ２６１を配置したため、画素ごとにＡＤＣを配置する第１の実施の形態と比較して画素アレイ部２２０の回路規模を削減することができる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１６は、撮像部１２０３１の設置位置の例を示す図である。
　図１６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００を、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、熱雑音を低減して、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）入射光を光電変換して画素信号を生成する画素回路と、
　前記画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する一対のＴＦＥＴ（Tunnel Field Effect Transistor）と
を具備する半導体集積回路。
（２）前記一対のＴＦＥＴに一定の電流を供給するＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)をさらに具備し、
　前記ＭＯＳＦＥＴのゲートの面積は、前記一対のＴＦＥＴのそれぞれのゲート面積と略同一である
前記（１）記載の半導体集積回路。
（３）前記画素回路は、二次元格子状に所定数配列され、
　前記一対のＴＦＥＴは、前記画素回路ごとに設けられる
前記（１）または（２）に記載の半導体集積回路。
（４）前記差動増幅信号が初期値と異なる値に変化するまでの時間を示すデータを画素データとして取得して記憶するデータ記憶部をさらに具備する
前記（１）記載の半導体集積回路。
（５）前記データ記憶部は、前記画素回路ごとに設けられる
前記（４）記載の半導体集積回路。
（６）前記記憶部は、所定方向に配列された前記画素回路の集合である列ごとに設けられる
前記（４）記載の半導体集積回路。
（７）基板と、
　前記基板に形成されたＮウェル層と、
　Ｎ型半導体からなる一対のＮ層と、
　Ｐ型半導体からなるＰ層と
をさらに具備し、
　前記Ｐ層と前記一対のＮ層とは、前記Ｎウェル層に設けられ、
　前記Ｐ層は、前記Ｎウェル層において前記一対のＮ層の間に配置され、
　前記一対のＴＦＥＴのそれぞれのソースは、前記Ｐ層に形成され、
　前記一対のＴＦＥＴのそれぞれのドレインは、前記一対のＮ層のそれぞれに形成される
前（１）から（６）のいずれかに記載の半導体集積回路。（８）入射光を光電変換して画素信号を生成する画素回路と、
　前記画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する一対のＴＦＥＴ（Tunnel Field Effect Transistor）と、
　前記差動増幅信号が初期値と異なる値に変化するまでの時間を示すデータを画素データとして取得して記憶するデータ記憶部と、
　前記画素データに対して所定の処理を実行する処理部と
を具備する撮像装置。
　１００　撮像装置
　１１０　光学部
　１２０　デジタルシグナルプロセッサ
　１３０　表示部
　１４０　操作部
　１５０　バス
　１６０　フレームメモリ
　１７０　記録部
　１８０　電源部
　２００　固体撮像素子
　２０１　画素チップ
　２０２　ロジックチップ
　２１１　ＤＡＣ
　２１２　時刻コード発生部
　２１３　垂直駆動回路
　２１４　画素駆動回路
　２１５　タイミング生成回路
　２２０　画素アレイ部
　２２１　時刻コード転送部
　２３０　画素
　２４０　画素回路
　２４１　リセットトランジスタ
　２４２　転送トランジスタ
　２４３　浮遊拡散層
　２４４　フォトダイオード
　２４５　排出トランジスタ
　２５０　出力部
　２６０　カラム信号処理部
　２６１、３００　ＡＤＣ
　２６２　カウンタ
　２６３　スイッチ
　２６４　メモリ
　２７０　水平走査回路
　３１０　比較回路
　３２０　差動増幅回路
　３２１、３２２、３２５　ＭＯＳＦＥＴ
　３２３、３２４　ＴＦＥＴ
　３３０　電圧変換回路
　３３１、３４３、３４５　ｎＭＯＳトランジスタ
　３４０　正帰還回路
　３４１、３４２、３４４　ｐＭＯＳトランジスタ
　３５０　データ記憶部
　３５１　ラッチ制御部
　３５２　ラッチ記憶部
　１２０３１　撮像部

Claims (8)

  1. 　入射光を光電変換して画素信号を生成する画素回路と、
    　前記画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する一対のＴＦＥＴ（Tunnel Field Effect Transistor）と
    を具備する半導体集積回路。
  2. 　前記一対のＴＦＥＴに一定の電流を供給するＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)をさらに具備し、
    　前記ＭＯＳＦＥＴのゲートの面積は、前記一対のＴＦＥＴのそれぞれのゲート面積と略同一である
    請求項１記載の半導体集積回路。
  3. 　前記画素回路は、二次元格子状に所定数配列され、
    　前記一対のＴＦＥＴは、前記画素回路ごとに設けられる
    請求項１記載の半導体集積回路。
  4. 　前記差動増幅信号が初期値と異なる値に変化するまでの時間を示すデータを画素データとして取得して記憶するデータ記憶部をさらに具備する
    請求項１記載の半導体集積回路。
  5. 　前記データ記憶部は、前記画素回路ごとに設けられる
    請求項４記載の半導体集積回路。
  6. 　前記記憶部は、所定方向に配列された前記画素回路の集合である列ごとに設けられる
    請求項４記載の半導体集積回路。
  7. 　基板と、
    　前記基板に形成されたＮウェル層と、
    　Ｎ型半導体からなる一対のＮ層と、
    　Ｐ型半導体からなるＰ層と
    をさらに具備し、
    　前記Ｐ層と前記一対のＮ層とは、前記Ｎウェル層に設けられ、
    　前記Ｐ層は、前記Ｎウェル層において前記一対のＮ層の間に配置され、
    　前記一対のＴＦＥＴのそれぞれのソースは、前記Ｐ層に形成され、
    　前記一対のＴＦＥＴのそれぞれのドレインは、前記一対のＮ層のそれぞれに形成される
    請求項１記載の半導体集積回路。
  8. 　入射光を光電変換して画素信号を生成する画素回路と、
    　前記画素信号と時間の経過に伴って変化する所定の参照信号との差を増幅して差動増幅信号として出力する一対のＴＦＥＴ（Tunnel Field Effect Transistor）と、
    　前記差動増幅信号が初期値と異なる値に変化するまでの時間を示す時間情報を画素データとして取得して記憶するデータ記憶部と、
    　前記画素データに対して所定の処理を実行する処理部と
    を具備する撮像装置。
PCT/JP2018/035401 2017-11-13 2018-09-25 半導体集積回路、および、撮像装置 Ceased WO2019092999A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/761,464 US11350050B2 (en) 2017-11-13 2018-09-25 Semiconductor integrated circuit and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017217865 2017-11-13
JP2017-217865 2017-11-13

Publications (1)

Publication Number Publication Date
WO2019092999A1 true WO2019092999A1 (ja) 2019-05-16

Family

ID=66437653

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/035401 Ceased WO2019092999A1 (ja) 2017-11-13 2018-09-25 半導体集積回路、および、撮像装置

Country Status (2)

Country Link
US (1) US11350050B2 (ja)
WO (1) WO2019092999A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026525A1 (ja) * 2021-08-24 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 情報処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11368639B2 (en) * 2019-09-30 2022-06-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image capturing system, method for driving photoelectric conversion apparatus, and moving object
DE102022100707B4 (de) 2021-06-09 2026-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Gemeinsam verwendete wannenstruktur, layout und verfahren
CN115224028A (zh) * 2021-06-09 2022-10-21 台湾积体电路制造股份有限公司 共用阱结构、布局和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069977A (ja) * 2011-09-26 2013-04-18 Toshiba Corp 半導体装置の製造方法
WO2016042876A1 (ja) * 2014-09-19 2016-03-24 株式会社 東芝 半導体集積回路
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676885B2 (ja) * 2006-01-04 2011-04-27 富士通セミコンダクター株式会社 バイアス回路
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
US9800094B2 (en) * 2014-05-14 2017-10-24 The Penn State Research Foundation Low power nanoelectronics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069977A (ja) * 2011-09-26 2013-04-18 Toshiba Corp 半導体装置の製造方法
WO2016042876A1 (ja) * 2014-09-19 2016-03-24 株式会社 東芝 半導体集積回路
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KIM ET AL.: "A Steep-Slope Tunnel FET Based SAR Analog-to-Digital Converter", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 61, no. 11, 14 October 2014 (2014-10-14), pages 3661 - 7, XP011562014, DOI: doi:10.1109/TED.2014.2359663 *
MARTINO ET AL.: "Analysis of TFET and FinFET Differential Pairs with Active Load from 300K to 450K", 2016 JOINT INTERNATIONAL EUROSOI WORKSHOP AND INTERNATIONAL CONFERENCE ON ULTIMATE INTEGRATION ON SILICON (EUROSOI-ULIS, 24 March 2016 (2016-03-24), pages 246 - 249, XP032885696 *
SEDIGHI ET AL.: "Analog Circuit Design Using Tunnel-FETs", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-1: REGULAR PAPERS, vol. 62, no. 1, 12 August 2014 (2014-08-12), pages 39 - 48, XP011569519, DOI: doi:10.1109/TCSI.2014.2342371 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026525A1 (ja) * 2021-08-24 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 情報処理装置

Also Published As

Publication number Publication date
US11350050B2 (en) 2022-05-31
US20200396408A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US11659304B2 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
US12185009B2 (en) Image sensor, method of controlling image sensor, and electronic device
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US11950009B2 (en) Solid-state image sensor
JP7148269B2 (ja) 固体撮像素子および撮像装置
US11265503B2 (en) Analog to digital converter, solid-state imaging element, and control method of analog to digital converter
US12219282B2 (en) Image sensor, method of controlling image sensor, and electronic device
US11252367B2 (en) Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor
WO2021256095A1 (ja) 撮像装置及び撮像方法
US12302023B2 (en) Solid-state imaging element and imaging device that detect address event
US11350050B2 (en) Semiconductor integrated circuit and imaging device
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
US11381764B2 (en) Sensor element and electronic device
US12267609B2 (en) Solid-state imaging device
JP2023030996A (ja) 情報処理装置
JP2022144106A (ja) イベント検出素子及び電子機器
US12294800B2 (en) Solid-state imaging element
US20240205557A1 (en) Imaging device, electronic apparatus, and imaging method
WO2022153746A1 (ja) 撮像装置
JP2022141460A (ja) 固体撮像素子及び撮像装置
US12133008B2 (en) Solid-state imaging element and imaging device
US20250227390A1 (en) Linear sensor
WO2023058345A1 (ja) 撮像装置
TW202341722A (zh) 比較器、放大器及固態攝像裝置
WO2024034352A1 (ja) 光検出素子、電子機器、及び、光検出素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18875999

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18875999

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP