WO2019088637A1 - Double-sided ceramic substrate manufacturing method, double-sided ceramic substrate manufactured by same manufacturing method, and semiconductor package comprising same - Google Patents

Double-sided ceramic substrate manufacturing method, double-sided ceramic substrate manufactured by same manufacturing method, and semiconductor package comprising same Download PDF

Info

Publication number
WO2019088637A1
WO2019088637A1 PCT/KR2018/012980 KR2018012980W WO2019088637A1 WO 2019088637 A1 WO2019088637 A1 WO 2019088637A1 KR 2018012980 W KR2018012980 W KR 2018012980W WO 2019088637 A1 WO2019088637 A1 WO 2019088637A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
via hole
metal paste
double
manufacturing
Prior art date
Application number
PCT/KR2018/012980
Other languages
French (fr)
Korean (ko)
Inventor
조현춘
박익성
이준태
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to CN201880070210.4A priority Critical patent/CN111279470A/en
Publication of WO2019088637A1 publication Critical patent/WO2019088637A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Abstract

The present invention relates to a method for manufacturing a double-sided ceramic substrate, comprising the steps of: filling a via hole formed on a ceramic green sheet with a metal paste; and melting the metal paste filled in the metal paste filling step. The present invention can prevent generation of an air bubble or a void in a via hole.

Description

양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지A double-sided ceramic substrate manufacturing method, a double-sided ceramic substrate manufactured by the manufacturing method, and a semiconductor package including the same
본 발명은 세라믹 기판을 제조하는 방법으로서, 특히 양면에 회로 패턴이 인쇄되는 양면 세라믹 기판을 제조하는 방법에 관한 것이다.The present invention relates to a method for producing a ceramic substrate, and more particularly to a method for producing a double-sided ceramic substrate on which circuit patterns are printed on both sides.
조명, 자동차, 스마트폰 플래시 등에 사용되는 LED, ADAS 용 등에 사용되는 Laser diode, 무선통신용 RF chip 등과 같이, 열이 많이 발생하는 반도체 소자를 패키징할 때의 방열 문제와 그에 따른 신뢰성 저하를 방지하기 위해서 열전도성과 내열성이 우수한 세라믹 기판이 주로 사용된다.In order to prevent the heat dissipation problem and the reliability deterioration when packaging a semiconductor device which generates a lot of heat, such as a laser diode used for an LED used for lighting, an automobile, a smart phone flash, an ADAS, and an RF chip for wireless communication Ceramic substrates having excellent thermal conductivity and heat resistance are mainly used.
이때 사용되는 DPC 세라믹 기판은 절연체인 베이스 기재(즉, 세라믹)의 상면 및 하면에 금속 전극을 각각 형성하고, 베이스 기재에 전도성 물질이 충진된 비아홀(쓰루 홀)을 형성하여 두 금속 전극을 연결하는 구조로 형성된다.The DPC ceramic substrate used in this case includes metal electrodes formed on the upper and lower surfaces of a base substrate (i.e., ceramic), which is an insulator, and via holes (through holes) filled with a conductive material are formed in the base substrate to connect the two metal electrodes .
종래의 DPC 세라믹 기판의 제조 방법은 소성된 세라믹 기재에 비아홀을 형성한 후 전기 도금을 통해 비아홀에 구리(Cu)를 충진한다.In a conventional method for manufacturing a DPC ceramic substrate, a via hole is formed in a sintered ceramic base material, and copper (Cu) is filled in the via hole through electroplating.
동시에, 세라믹 기재의 상면 및 하면에도 구리(Cu)가 도금된다.At the same time, copper (Cu) is plated on the upper and lower surfaces of the ceramic base.
그런데, 이와 같이 비아홀의 표면과 세라믹 기재의 표면에 동시에 도금되는 경우, 비아홀의 입구 쪽이 비아홀의 내부보다 먼저 도금이 되므로, 특수한 도금액과 도금 설비 및 특수한 도금 공정(예를 들면, 도금 및 박리의 반복)을 필요로 하여 제조 비용이 상승하는 문제점이 있다.However, when the surface of the via hole and the surface of the ceramic substrate are simultaneously plated, the entrance side of the via hole is plated before the inside of the via hole, so that a special plating solution and a plating apparatus and a special plating process (for example, Repetition) is required to increase the manufacturing cost.
또한, 종래의 세라믹 기판의 제조방법은 도금 공정의 본질적인 문제로 인해 비아홀에 구리(Cu)를 충진하는 과정에서 공극(void)이 발생하고, 공극 내에 도금액이 잔류하게 된다.In addition, in the conventional method of manufacturing a ceramic substrate, a void is generated in the course of filling copper into the via hole due to the inherent problem of the plating process, and the plating liquid remains in the void.
이 경우, 후속 공정(패키지) 중 고열 공정에서 비아홀이 손상되어 공정 수율이 저하되거나, 필드에서 장시간 사용 중에 비아홀이 손상되어 신뢰성이 심각하게 저하되는 문제점이 있다.In this case, there is a problem that the via hole is damaged in the high-temperature process in the subsequent process (package), the process yield is lowered, and the via hole is damaged in the field for a long time.
즉, 종래의 세라믹 기판 제조방법은 전기 도금 공정을 통해 비아홀을 충진하기 때문에, 비아홀에 도금액이 잔류하는 결함이 발생하는 확률이 높아 공정 수율 및 신뢰성이 저하되는 것이다.That is, since the conventional method for manufacturing a ceramic substrate fills a via hole through an electroplating process, there is a high probability that a defect in which a plating solution remains in a via hole leads to a decrease in process yield and reliability.
그리고, 비아홀의 손상이 발생하는 문제점으로 인해, 반도체 칩 패키지 후 비아홀의 상부에 위치하는 반도체 칩이 손상되는 문제점이 있다.In addition, since the via hole is damaged, the semiconductor chip located on the upper portion of the via hole after the semiconductor chip package is damaged.
또한, 비아홀을 형성하는 방법에 있어서, 종래에는 소결된 세라믹에 Laser등을 사용하여 형성하므로 비아홀의 직경이 증가할수록 제조 비용이 기하급수 적으로 증가하는 문제점이 있다.Further, in the method of forming a via hole, conventionally, since a sintered ceramic is formed by using a laser or the like, there is a problem that the manufacturing cost exponentially increases as the diameter of the via hole increases.
그리고 비아홀을 채우는 방법에 있어서도, 도금으로 비아홀을 완전히 채우는 방식이므로, 비아홀의 크기(직경)가 증가할수록 비아홀 필링(via filling, 도금) 비용이 증가하는 문제점도 있다.Also, in the method of filling the via hole, since the via hole is completely filled with the plating, there is a problem that the via filling (plating) cost increases as the size (diameter) of the via hole increases.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.The matters described in the background art are intended to aid understanding of the background of the invention and may include matters which are not known to the person of ordinary skill in the art.
* 선행기술문헌* Prior art literature
(특허문헌 1) 한국등록특허공보 제10-1768330호(Patent Document 1) Korean Patent Registration No. 10-1768330
(특허문헌 2) 한국공개특허공보 제10-2016-0080430호(Patent Document 2) Korean Patent Laid-Open No. 10-2016-0080430
(특허문헌 3) 한국공개특허공보 제10-2016-0081479호(Patent Document 3) Korean Patent Laid-Open Publication No. 10-2016-0081479
(특허문헌 4) 일본등록특허공보 제6147981호(Patent Document 4) Japanese Patent Publication No. 6147981
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 비아홀 내부에 기포나 공극이 발생하는 것을 방지할 수 있는 양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지를 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a double-sided ceramic substrate manufacturing method capable of preventing bubbles and voids from being generated in via holes, And to provide a semiconductor package.
본원발명의 양면 세라믹 기판 제조방법은 세라믹 그린시트에 비아홀(via hole)을 형성하는 제1 단계; 상기 비아홀에 금속 페이스트(paste)를 충진하는 제2 단계; 상기 제2 단계에 의해 충진된 금속 페이스트를 용융 온도 이상으로 가열하는 제3 단계; 및 상기 제3 단계 후에 금속 페이스트를 응고시키는 제4 단계;를 포함하는 양면 세라믹 기판 제조방법을 포함하는 것을 특징으로 한다.A method for manufacturing a double-sided ceramic substrate of the present invention includes: a first step of forming a via hole in a ceramic green sheet; A second step of filling the via hole with a metal paste; A third step of heating the metal paste filled by the second step to a melting temperature or more; And a fourth step of solidifying the metal paste after the third step.
또한, 상기 제1 단계는, 상기 비아홀을 형성한 후에 상기 세라믹 그린시트를 소결하는 제1-1 단계를 포함할 수 있다.In addition, the first step may include a 1-1 step of sintering the ceramic green sheet after forming the via hole.
또한, 상기 제1 단계는, 상기 비아홀을 형성하기 전에 세라믹 그린 시트를 소결하는 제1-2 단계를 포함할 수 있다.The first step may include a first step of sintering the ceramic green sheet before forming the via hole.
또한, 금속 페이스트는 충진하는 제2 단계는 스크린 프린팅 또는 3D 프린팅에 의하여 행해질 수 있다.In addition, the second step of filling the metal paste can be performed by screen printing or 3D printing.
또한, 본원발명의 양면 세라믹 기판 제조방법은 상기 금속 페이스트를 용융 온도 이상으로 가열 처리하는 것은 대기압 혹은 진공 챔버 내에서 행해질 수 있다.Further, in the method for manufacturing a double-sided ceramic substrate of the present invention, the heat treatment of the metal paste at a temperature not lower than the melting temperature may be performed at atmospheric pressure or in a vacuum chamber.
또한, 본원발명의 양면 세라믹 기판 제조방법은 상기 제3 단계의 충진된 금속 페이스트의 용융 온도 이상으로 가열한 세라믹 시트의 상부면 및 하부면에 시드층을 코팅하는 제3-1 단계; 및 상기 시드층 상에 포토리소그래피(photolithography) 공정에 의해 전극 패턴을 형성시키는 제3-2 단계를 더 포함할 수 있다.In addition, the method for manufacturing a double-sided ceramic substrate of the present invention may further comprise: a third step of coating a seed layer on the upper and lower surfaces of the ceramic sheet heated to a melting temperature of the filled metal paste in the third step; And a third step of forming an electrode pattern on the seed layer by a photolithography process.
또한, 본원발명의 양면 세라믹 기판 제조방법은 상기 전극 패턴을 형성시키는 제3-2 단계 후에 전극 도금층을 형성하는 제3-3 단계를 더 포함할 수 있다.In addition, the method for manufacturing a double-sided ceramic substrate of the present invention may further include a step 3 - 3 of forming an electrode plating layer after the step 3-2 of forming the electrode pattern.
또한, 본원발명의 양면 세라믹 기판 제조방법은 상기 전극 도금층을 형성하는 제3-3 단계 후에 평탄화 연마하는 제3-4 단계; 및 표면 처리 및 상기 시드층을 에칭하는 제3-5 단계를 더 포함할 수 있다.In addition, the method for manufacturing a double-sided ceramic substrate of the present invention may further include: (3-4) planarization polishing after the 3-3 step of forming the electrode plating layer; And a third step of surface-treating and etching the seed layer.
또한, 본원발명은 양면 세라믹 기판 제조방법에 의하여 제조되는 양면 세라믹 기판일 수 있다.In addition, the present invention can be a double-sided ceramic substrate manufactured by a method of manufacturing a double-sided ceramic substrate.
또한, 본원발명은 양면 세라믹 기판; 및 상기 세라믹 기판의 일 면에 실장된 반도체 소자;를 포함하는 반도체 패키일 수 있다.The present invention also relates to a double-sided ceramic substrate; And a semiconductor device mounted on one surface of the ceramic substrate.
또한, 본원발명의 반도체 소자는 엘이디 소자, 레이저 소자, 고주파 통신용 소자 및 파워반도체 소자 중 적어도 하나인 반도체 패키지를 포함하는 것을 특징으로 한다.The semiconductor device of the present invention is characterized by including a semiconductor package which is at least one of an LED element, a laser element, a high frequency communication element, and a power semiconductor element.
본 발명의 양면 세라믹 기판 제조방법은, 필요에 따라 비아홀을 세라믹을 소결하기 전에 형성할 수 있으므로, 비아홀의 크기를 증가시키더라도 비아 형성 비용이 증가하지 않는다.The method for manufacturing a double-sided ceramic substrate of the present invention can form via holes before sintering ceramics according to need, so that even if the size of the via holes is increased, the via formation cost is not increased.
그리고, 비아홀에 전도성 물질을 도금에 의하지 않고, 금속 페이스트를 용융하는 공정에 의함으로써, 비아홀 내부에 공극이 발생하지 않도록 하여 고열 공정에서 비아홀 손상을 예방하고, 공정 수율 및 신뢰성을 확보할 수가 있게 한다.By performing the step of melting the metal paste in the via hole without using a conductive material, the via hole is not generated in the via hole, thereby preventing damage to the via hole in the high-temperature process, and securing the process yield and reliability .
또한, 비아홀 상부에 위치할 반도체 칩의 손상을 예방하고, 비아홀이 커지더라도 비아홀 필링 비용이 급격하게 증가하지 않게 하여 경제적이다.In addition, it is economical to prevent damages to the semiconductor chip located above the via hole, and to prevent the via hole filling cost from rapidly increasing even if the via hole is large.
도 1은 본 발명에 의한 양면 세라믹 기판 제조방법을 플로우로 나타낸 것이다.1 is a flow chart of a method for manufacturing a double-sided ceramic substrate according to the present invention.
도 2는 본 발명에 의한 양면 세라믹 기판 제조방법에 따라 제조되는 공정을 도시한 것이다.FIG. 2 illustrates a process of manufacturing a double-sided ceramic substrate according to the present invention.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, operational advantages of the present invention, and objects achieved by the practice of the present invention, reference should be made to the accompanying drawings and the accompanying drawings which illustrate preferred embodiments of the present invention.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In describing the preferred embodiments of the present invention, a description of known or repeated descriptions that may unnecessarily obscure the gist of the present invention will be omitted or omitted.
도 1은 본 발명에 의한 양면 세라믹 기판 제조방법을 플로우로 나타낸 것이고, 도 2는 본 발명에 의한 양면 세라믹 기판 제조방법에 따라 제조되는 공정을 도시한 것이다.FIG. 1 is a flow chart of a method for manufacturing a double-sided ceramic substrate according to the present invention, and FIG. 2 illustrates a process for manufacturing a double-sided ceramic substrate according to the present invention.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 의한 양면 세라믹 기판 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a double-sided ceramic substrate according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG.
본 발명에 의한 세라믹 기판 제조방법은 양면에 전극층을 형성하기 위해 비아홀(via hole)에 금속을 충진시키되, 기존과 같은 도금 공정에 의하지 않음으로써 비아홀에 기포나 공극이 발생하지 않도록 하여 제조할 수 있다.The method of manufacturing a ceramic substrate according to the present invention can be fabricated by filling a via hole with a metal in order to form an electrode layer on both sides of the ceramic substrate but not by a conventional plating process so that bubbles or voids are not generated in the via hole .
우선, 세라믹 그린시트(11)를 제작하고(S11), 세라믹 그린시트(11)에 비아홀(12)을 형성시킨 후(S12) 소결시킴으로써(S13) 비아홀이 형성된 세라믹 시트(10)를 제조할 수 있다. 비아홀(12)을 형성시키는 방법은 펀치(punch)나 레이저를 이용할 수 있으나 이에 한정되는 것은 아니다.First, a ceramic green sheet 11 is manufactured (S11), a via hole 12 is formed in the ceramic green sheet 11 (S12) and sintered (S13) have. A method of forming the via hole 12 may be a punch or a laser, but is not limited thereto.
세라믹을 소결하기 전 상태인 그린시트(11)에 비아홀(12)을 형성 한 후 소결하는 경우, 레이저뿐만 아니라 펀치(punch) 등으로도 가능하므로 펀치의 직경만 키우면 비용증가 없이 직경크기를 쉽게 변경 가능하다. 이렇게 비아홀(12)을 형성하여 소결한 세라믹에 금속 페이스트(paste)를 충진하고 난 후, 충진된 금속 페이스트를 용융하는 단계를 포함할 수 있다. When the via hole 12 is formed in the green sheet 11 before sintering the ceramics, sintering can be performed not only by a laser but also by a punch. Therefore, if the diameter of the punch is increased, It is possible. The method may include the step of filling the metal paste with the ceramic sintered by forming the via hole 12, and then melting the filled metal paste.
또한, 세라믹 그린시트(11)에 비아홀(12)을 형성시킨 후(S12) 소결시키는 방식 대신에, 소결된 세라믹(21)을 제조하고(S21), 소결된 세라믹(21) 상에 비아홀(22)을 형성시킬 수도 있다(S22).A sintered ceramic 21 is manufactured in a step S21 and a via hole 22 is formed on the sintered ceramics 21 in place of the method of forming the via hole 12 in the ceramic green sheet 11 (S22).
다만, 비아홀(12)이 형성된 그린시트(11)를 소결하여 세라믹 시트를 형성하면(S13), 비아홀(12)의 크기 증가에 따른 제조 비용 증가를 최소화하고 열 방출 특성을 향상시켜 열 저항성이 감소된 세라믹 기판의 제조가 가능하다는 점에서 더욱 바람직하다. However, if the green sheet 11 on which the via hole 12 is formed is sintered to form a ceramic sheet (S13), an increase in manufacturing cost due to an increase in the size of the via hole 12 is minimized, In view of the fact that it is possible to manufacture a ceramic substrate.
다음으로, 금속 페이스트(30)를 준비하여(S31), 금속 페이스트(30)를 비아홀(12)에 충진할 수 있다(S30). 금속 페이스트(30)는 수지용액에 금속 분말, 바인더 등이 분산된 상태로 사용될 수 있고, 금속 페이스트에 사용되는 수지는 에폭시수지, 페놀수지, 폴리아미드이미드수지, 폴리이미드수지, 폴리에스테르수지 등에서 선택되는 1종 또는 2종 이상이나, 이에 한정되지 않는다. 또한, 금속 페이스트에 사용되는 금속은 실버, 구리, 금, 알루미늄, 아연, 니켈, 철 및 주석에서 선택되는 1종 또는 2종 이상이나, 이에 한정되지 않는다.Next, the metal paste 30 is prepared (S31), and the metal paste 30 can be filled in the via hole 12 (S30). The metal paste 30 may be used in a state in which a metal powder, a binder, or the like is dispersed in a resin solution, and the resin used for the metal paste is selected from epoxy resin, phenol resin, polyamideimide resin, polyimide resin, But is not limited thereto. The metal used for the metal paste may be one or more selected from silver, copper, gold, aluminum, zinc, nickel, iron and tin, but is not limited thereto.
금속 페이스트(30)는 스크린 프린팅으로 인쇄할 수 있고, 3D 프린팅으로 인쇄할 수도 있다.The metal paste 30 can be printed by screen printing or by 3D printing.
그리고, 금속 페이스트(30)의 융점 이상의 온도에서 용융 열처리(melting)를 할 수 있다(S40). 금속 페이스트(30)를 소결시키는 경우와 비교하여 금속 페이스트(30)의 융점 이상의 온도에서 용융 열처리를 하면, 금속 페이스트(30) 내에 존재하는 기체 성분을 제거할 수 있는 효과를 얻게 된다.Melting heat treatment can be performed at a temperature equal to or higher than the melting point of the metal paste 30 (S40). The effect of removing the gas component present in the metal paste 30 can be obtained by performing the fusion heat treatment at a temperature equal to or higher than the melting point of the metal paste 30 as compared with the case of sintering the metal paste 30. [
필요한 경우, 페이스트 내에 존재하는 기체 성분을 보다 효과적으로 제거하기 위해 이 공정은 대기압 혹은 진공 챔버 내에서 진행할 수 있다.If necessary, the process can proceed at atmospheric pressure or in a vacuum chamber to more effectively remove gaseous components present in the paste.
금속 페이스트(30)의 용융온도보다 낮은 온도에서 소결할 경우에는 페이스트 속 각각의 금속 입자들이 서로 연결되는 구조이므로 미세한 공극이 필연적으로 존재하게 된다.In the case of sintering at a temperature lower than the melting temperature of the metal paste 30, since the metal particles in the paste are connected to each other, minute voids are inevitably present.
또한, 소결 후 금속 페이스트(30)가 심하게 수축하고, 또 상온으로 냉각 중 금속이 세라믹 기재보다 열수축이 크기 때문에 기재와 비아를 채우는 금속 사이에 수축 부정합(shrinkage mismatch)이 매우 심하게 발생할 수 있다.Also, shrinkage mismatch may occur very much between the substrate and the metal filling the via because the metal paste 30 shrinks severely after sintering and the metal shrinks more than the ceramic substrate during cooling to room temperature.
그래서, 이로 인해 금속과 세라믹 기재의 계면이 분리되거나 균열이 발생할 수가 있는데, 이를 방지하기 위해 금속 페이스트(30)에 세라믹이나 유리 성분을 첨가하여 비아 충진재의 수축율을 낮춰 수축 부정합을 완화할 수 있지만, 이로 인해 소결 후 비아 충진재 중에 많은 미세 공극이 존재하게 되며, 이러한 비아 위에 도금으로 전극을 형성하면 도금액이 공극에 침투, 잔류하여 심각한 불량을 야기시킬 수가 있다.Therefore, the interface between the metal and the ceramic substrate may be separated or cracked. In order to prevent this, the ceramic paste or the glass component may be added to the metal paste 30 to reduce the shrinkage ratio of the via filler, As a result, many fine voids exist in the via filler after sintering. If an electrode is formed on the via via the plating, the plating solution penetrates into the void and remains, which can cause serious failure.
본 발명은 이를 방지하기 위해 금속 페이스트(30)를 용융하여 재응고 시키는 것이다. 이러한 용융 및 응고 과정을 거친 후 비아를 채우는(via filling) 금속 소재는 은(Ag), 팔라이움(Pd), 구리(Cu) 중 적어도 하나 이상을 포함한다.In the present invention, the metal paste (30) is melted and re-solidified to prevent this. The via filling metal material after the melting and solidification process includes at least one of silver (Ag), palladium (Pd), and copper (Cu).
금속 페이스트(30)를 용융하여 재응고 시키는 경우, 금속 페이스트(30)에는 유리 입자나 세라믹 입자 혹은 텅스텐 몰리브데늄 같은 열팽창계수가 낮은 물질을 더 포함할 수 있다.When the metal paste 30 is melted and re-solidified, the metal paste 30 may further contain a material having a low coefficient of thermal expansion such as glass particles, ceramic particles, or tungsten molybdenum.
그런 다음, 용융 처리된 금속 페이스트(31)를 선택적으로 평탄화 연마하여 연마된 금속 페이스트층(32)을 형성시킬 수 있다(S41). 평탄화 연마는 화학적·기계적 폴리싱을 사용할 수 있다.Then, the molten metal paste 31 may be selectively planarized and polished to form a polished metal paste layer 32 (S41). Planarization polishing can use chemical mechanical polishing.
이와 같이 금속 페이스트를 용융한 후, 세라믹과의 접합력을 강화하는 시드(seed)층을 양면에 코팅(S50)할 수 있다. 시드층에 사용되는 재료로는 Ag, Cu, Ti, Cr, W, Ni 등의 금속 혹은 이를 포함하는 합금을 사용할 수 있고, CVD(chemical vapor deposition), PVD(physical vapor deposition) 등의 증착으로 적층가능하다. 시드층(40)은 금속도금을 하기 위한 코팅층이며, 금속성분의 두께, 금속층의 개수는 필요에 따라 다양하게 할 수 있다.After the metal paste is melted in this manner, a seed layer for enhancing the bonding strength with the ceramic can be coated on both sides (S50). As the material used for the seed layer, a metal such as Ag, Cu, Ti, Cr, W, or Ni or an alloy including the metal may be used. It is possible. The seed layer 40 is a coating layer for metal plating, and the thickness of the metal component and the number of metal layers can be varied as needed.
그리고, 시드층(40)의 상부에 보호층을 코팅할 수 있고, 보호층으로서 Cu, Ag, Au, Zn, Mn 등을 사용할 수 있으나, 이에 한정되지 않는다.The protective layer may be coated on the seed layer 40, and Cu, Ag, Au, Zn, Mn or the like may be used as the protective layer. However, the present invention is not limited thereto.
그후, 세라믹 시트에 전극 패턴을 형성시키기 위해서, 포지티브 또는 네가티브 포토 레지스트(50)를 도포하고, 원하는 패턴이 형성된 포토마스크를 세라믹 그린시트와 얼라인하고 빛을 조사하여 패턴을 형성할 수 있다(S60).Thereafter, in order to form an electrode pattern on the ceramic sheet, a positive or negative photoresist 50 may be applied, a photomask on which a desired pattern is formed may be aligned with a ceramic green sheet and irradiated with light to form a pattern (S60 ).
이후, 전극층(60)을 도금한 후(S70), 표면처리 및 시드층을 에칭함으로써(S80) 세라믹 기판을 제조할 수 있다. 또한, 도금(S70) 후 평탄화 연마를 수행할 수 있다(S71).Thereafter, the electrode layer 60 is plated (S70), and then the surface treatment and the seed layer are etched (S80) to manufacture the ceramic substrate. After the plating (S70), planarization polishing may be performed (S71).
표면처리는 일례로 Ni/Au, Ni/Ag, Ni/Pd/Au 등일 수 있고 이에 한정되지는 않는다. 필요한 경우, 반도체 chip 접합을 위한 AuSn 등을 추가할 수 있다.The surface treatment may be, for example, Ni / Au, Ni / Ag, Ni / Pd / Au, and the like, but is not limited thereto. If necessary, AuSn for semiconductor chip bonding can be added.
이상과 같이, 본 발명에 의한 양면 세라믹 기판 제조방법은 비아홀을 금속 도금에 의하지 않고, 금속 페이스트를 충진하여 소결이 아닌 용융에 의해 채움으로써 비아홀에 기포나 공극이 발생하지 않게 하여 기판의 신뢰성을 높일 수 있게 한다.As described above, in the method of manufacturing a double-sided ceramic substrate according to the present invention, a via hole is filled with a metal paste, not by sintering but by melting by melting the via hole, thereby preventing bubbles and voids from being generated in the via hole, I will.
이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.While the present invention has been described with reference to the exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is obvious to those who have. Accordingly, it is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.
* 부호의 설명* Explanation of symbols
10 : 세라믹 그린시트10: Ceramic green sheet
11 : 그린시트11: Green sheet
30 : 금속 페이스트30: Metal paste
40 : 시드층40: seed layer
50 : 포토 레지스트50: Photoresist
60 : 전극층60: electrode layer
70 : 표면층70: surface layer

Claims (9)

  1. 세라믹 그린시트에 비아홀(via hole)을 형성하는 제1 단계;A first step of forming a via hole in the ceramic green sheet;
    상기 비아홀에 금속 페이스트(paste)를 충진하는 제2 단계; A second step of filling the via hole with a metal paste;
    상기 제2 단계에 의해 충진된 금속 페이스트를 용융 온도 이상으로 가열하는 제3 단계; 및A third step of heating the metal paste filled by the second step to a melting temperature or more; And
    상기 제3 단계 후에 금속 페이스트를 응고시키는 제4 단계;A fourth step of solidifying the metal paste after the third step;
    를 포함하는 양면 세라믹 기판 제조방법.Lt; RTI ID = 0.0 > 1, < / RTI >
  2. 청구항 1에 있어서,The method according to claim 1,
    상기 제1 단계는, 상기 비아홀을 형성한 후에 상기 세라믹 그린시트를 소결하는 제1-1 단계를 더욱 포함하는 것을 특징으로 하는 양면 세라믹 기판 제조방법.Wherein the first step further comprises a 1-1 step of sintering the ceramic green sheet after forming the via hole.
  3. 청구항 1에 있어서,The method according to claim 1,
    상기 제1 단계는, 상기 비아홀을 형성하기 전에 세라믹 그린시트를 소결하는 제1-2 단계를 더욱 포함하는 것을 특징으로 하는 양면 세라믹 기판 제조방법.Wherein the first step further comprises a first step of sintering the ceramic green sheet before forming the via hole.
  4. 청구항 1에 있어서,The method according to claim 1,
    상기 금속 페이스트를 용융 온도 이상으로 가열 처리하는 것은 대기압 혹은 진공 챔버 내에서 행해지는 것을 특징으로 하는 양면 세라믹 기판 제조방법.Wherein the heat treatment of the metal paste at a temperature not lower than the melting temperature is performed at atmospheric pressure or in a vacuum chamber.
  5. 청구항 1에 있어서,The method according to claim 1,
    상기 제3 단계의 충진된 금속 페이스트의 용융 온도 이상으로 가열한 세라믹시트의 상부면 및 하부면에 시드층을 코팅하는 제3-1 단계; 및A third step of coating the seed layer on the upper and lower surfaces of the ceramic sheet heated to the melting temperature of the filled metal paste in the third step; And
    상기 시드층 상에 포토리소그래피(photolithography) 공정에 의해 전극 패턴을 형성시키는 제3-2 단계를 더 포함하는 것을 특징으로 하는 양면 세라믹 기판 제조방법.Further comprising a third step of forming an electrode pattern on the seed layer by a photolithography process.
  6. 청구항 3에 있어서,The method of claim 3,
    상기 금속 페이스트를 용융하는 단계 후 평탄화 연마하는 단계를 더 포함하는,Further comprising a step of planarizing and polishing the metal paste after the step of melting,
    양면 세라믹 기판 제조방법.A method for manufacturing a double sided ceramic substrate.
  7. 청구항 2의 제조방법에 의해 제조되는,A process for producing a compound of formula
    양면 세라믹 기판.Double sided ceramic substrate.
  8. 청구항 7의 양면 세라믹 기판; 및A double-sided ceramic substrate according to claim 7; And
    상기 세라믹 기판의 일 면에 실장된 반도체 소자를 포함하는,And a semiconductor element mounted on one surface of the ceramic substrate,
    반도체 패키지.Semiconductor package.
  9. 청구항 8에 있어서,The method of claim 8,
    상기 반도체 소자는 엘이디 소자, 레이저 소자, 고주파 통신용 소자 및 파워반도체 소자 중 적어도 하나를 포함하는,Wherein the semiconductor element includes at least one of an LED element, a laser element, a high frequency communication element, and a power semiconductor element.
    반도체 패키지.Semiconductor package.
PCT/KR2018/012980 2017-10-30 2018-10-30 Double-sided ceramic substrate manufacturing method, double-sided ceramic substrate manufactured by same manufacturing method, and semiconductor package comprising same WO2019088637A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201880070210.4A CN111279470A (en) 2017-10-30 2018-10-30 Method for preparing double-sided ceramic substrate, double-sided ceramic substrate prepared by using same, and semiconductor package comprising double-sided ceramic substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0142650 2017-10-30
KR1020170142650A KR20190048111A (en) 2017-10-30 2017-10-30 Method for manufacturing double-sided ceramic substrate, double-sided ceramic substrate semiconductor package comprising this

Publications (1)

Publication Number Publication Date
WO2019088637A1 true WO2019088637A1 (en) 2019-05-09

Family

ID=66333258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/012980 WO2019088637A1 (en) 2017-10-30 2018-10-30 Double-sided ceramic substrate manufacturing method, double-sided ceramic substrate manufactured by same manufacturing method, and semiconductor package comprising same

Country Status (3)

Country Link
KR (1) KR20190048111A (en)
CN (1) CN111279470A (en)
WO (1) WO2019088637A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022005097A1 (en) * 2020-07-01 2022-01-06 주식회사 아모센스 Power module and method for manufacturing ceramic substrate included therein

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110219A (en) * 2005-04-19 2006-10-24 티디케이가부시기가이샤 Multilayer ceramic substrate and prduction method thereof
KR20090107780A (en) * 2008-04-10 2009-10-14 삼성전기주식회사 Method of manufacturing the non-shrinkage ceramic substrate
KR20140001735A (en) * 2010-12-13 2014-01-07 가부시끼가이샤 도꾸야마 Ceramic via substrate, metallized ceramic via substrate, and method for manufacturing both
KR20170049389A (en) * 2015-10-27 2017-05-10 주식회사 아모센스 Ceramic substrate manufacturing method and ceramic substrate
KR20170104757A (en) * 2016-03-08 2017-09-18 주식회사 아모센스 Plugging Method for Via Hall of Ceramic Board and Filler for Via Hall of Ceramic Board using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1321545A (en) * 1971-12-08 1973-06-27 Ibm Method of fabricating multilayer circuits
GB2156593B (en) * 1984-03-28 1987-06-17 Plessey Co Plc Through hole interconnections
JPS6147981A (en) 1984-08-16 1986-03-08 日産自動車株式会社 Route guidance apparatus for vehicle
JPH03154395A (en) * 1989-11-13 1991-07-02 Sumitomo Electric Ind Ltd Circuit board and manufacture thereof
JPH1093224A (en) * 1996-07-01 1998-04-10 Denso Corp Conductive material for ceramic substrate and ceramic wiring board
JPH10284836A (en) * 1997-04-08 1998-10-23 Hitachi Ltd Collectively laminated ceramic wiring board and its manufacture
JP5006680B2 (en) * 2007-03-30 2012-08-22 キヤノン株式会社 Ink jet recording head and method of manufacturing ink jet recording head
JP5265256B2 (en) * 2008-06-26 2013-08-14 日本特殊陶業株式会社 Ceramic wiring board
JP5248941B2 (en) * 2008-07-18 2013-07-31 日本特殊陶業株式会社 Ceramic parts and manufacturing method thereof
WO2011125874A1 (en) * 2010-03-31 2011-10-13 京セラ株式会社 Mounting board and method for manufacturing a mounting board
KR20160080430A (en) 2014-12-29 2016-07-08 (주)와이솔 Improved ceramic substrate warpage
KR20160081479A (en) 2014-12-31 2016-07-08 주식회사 케이에이치바텍 A Metal exterior case for mobile device and Method of manufacturing the same
KR101768330B1 (en) 2015-10-16 2017-08-16 주식회사 케이씨씨 Ceramic circuit board and method of manufacturing the same
CN107172808A (en) * 2016-03-08 2017-09-15 讯芯电子科技（中山）有限公司 Two-sided direct copper plating ceramic circuit board and its manufacture method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110219A (en) * 2005-04-19 2006-10-24 티디케이가부시기가이샤 Multilayer ceramic substrate and prduction method thereof
KR20090107780A (en) * 2008-04-10 2009-10-14 삼성전기주식회사 Method of manufacturing the non-shrinkage ceramic substrate
KR20140001735A (en) * 2010-12-13 2014-01-07 가부시끼가이샤 도꾸야마 Ceramic via substrate, metallized ceramic via substrate, and method for manufacturing both
KR20170049389A (en) * 2015-10-27 2017-05-10 주식회사 아모센스 Ceramic substrate manufacturing method and ceramic substrate
KR20170104757A (en) * 2016-03-08 2017-09-18 주식회사 아모센스 Plugging Method for Via Hall of Ceramic Board and Filler for Via Hall of Ceramic Board using the same

Also Published As

Publication number Publication date
CN111279470A (en) 2020-06-12
KR20190048111A (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6506719B2 (en) METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD HAVING ULTRA-SMALL RADIATOR
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US4880684A (en) Sealing and stress relief layers and use thereof
KR20080059514A (en) Semiconductor package
CN102263194A (en) Semiconductor packaging and method for manufacturing same
WO2010011009A1 (en) Metal substrate for an electronic component module, module comprising same, and method for manufacturing a metal substrate for an electronic component module
CN107123601B (en) High-heat-dissipation device packaging structure and board-level manufacturing method
KR102357629B1 (en) Ceramic substrate manufacturing method
CN107172808A (en) Two-sided direct copper plating ceramic circuit board and its manufacture method
JP4926789B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
KR101003615B1 (en) Method for forming electrode pattern of ceramic substrate
WO2012115333A1 (en) Substrate having penetrating structure and manufacturing method thereof, package device including substrate having penetrating structure and manufacturing method thereof
WO2019088637A1 (en) Double-sided ceramic substrate manufacturing method, double-sided ceramic substrate manufactured by same manufacturing method, and semiconductor package comprising same
WO2020159031A1 (en) Power semiconductor module package and manufacturing method of same
WO2018102998A1 (en) Method for preparing ceramic package substrate with copper plating dams
US20100025095A1 (en) Device Carrying an Intergrated Circuit/Components and Method of Producing the Same
WO2011059205A2 (en) Lead frame and manufacturing method of the same
TWI581697B (en) Method for manufacturing heat dissipation structure of ceramic substrate
WO2012150777A2 (en) The printed circuit board and the method for manufacturing the same
WO2017155310A1 (en) Method for filling via hole of ceramic substrate and ceramic substrate via hole filler formed thereby
WO2020204623A1 (en) Flexible cable jumper device and method for manufacturing same
KR101323894B1 (en) Interconnection structure through substrate and method of manufacturing the same, and device package having interconnection structure through substrate and method of manufacturing the same
KR102360856B1 (en) Ceramic substrate and led package having the same
WO2013036026A2 (en) Printed circuit board, display device including the same, and method of fabricating the same
WO2012134028A1 (en) Package for a light-emitting diode element having a heat-dissipating reflector plate, package assembly for a light-emitting diode element having a heat-dissipating reflector plate and a production method therefor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18872434

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18872434

Country of ref document: EP

Kind code of ref document: A1