KR102357629B1 - Ceramic substrate manufacturing method - Google Patents

Ceramic substrate manufacturing method Download PDF

Info

Publication number
KR102357629B1
KR102357629B1 KR1020170044245A KR20170044245A KR102357629B1 KR 102357629 B1 KR102357629 B1 KR 102357629B1 KR 1020170044245 A KR1020170044245 A KR 1020170044245A KR 20170044245 A KR20170044245 A KR 20170044245A KR 102357629 B1 KR102357629 B1 KR 102357629B1
Authority
KR
South Korea
Prior art keywords
layer
via hole
forming
ceramic substrate
manufacturing
Prior art date
Application number
KR1020170044245A
Other languages
Korean (ko)
Other versions
KR20180113050A (en
Inventor
최종관
우경환
조현춘
박익성
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020170044245A priority Critical patent/KR102357629B1/en
Publication of KR20180113050A publication Critical patent/KR20180113050A/en
Application granted granted Critical
Publication of KR102357629B1 publication Critical patent/KR102357629B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Abstract

베이스 기재에 형성된 비아 홀의 내벽면을 도금한 후 전도성 물질로 비아 홀을 충진하여 비아 홀 내부에서 기포 또는 공극 발생하는 것을 방지하도록 한 세라믹 기판 제조 방법 및 세라믹 기판을 제시한다. 제시된 세라믹 기판 제조 방법은 세라믹 재질의 베이스 기재를 준비하는 단계, 베이스 기재에 비아 홀을 형성하는 단계, 베이스 기재의 상면 및 하면과 비아 홀의 내벽면에 도금층을 형성하는 단계, 도금층에 의해 비아 홀의 내부에 형성된 금속 홀에 충진층을 형성하는 단계, 베이스 기재의 상면 및 하면에 형성된 도금층 및 충진충 중 적어도 하나를 에칭하여 회로 패턴을 형성하는 단계 및 회로 패턴에 금속층을 형성하는 단계를 포함한다.A method for manufacturing a ceramic substrate and a ceramic substrate are provided in which the inner wall surface of a via hole formed in a base substrate is plated and then the via hole is filled with a conductive material to prevent bubbles or voids from being generated inside the via hole. The proposed method for manufacturing a ceramic substrate includes the steps of preparing a base substrate made of a ceramic material, forming a via hole in the base substrate, forming a plating layer on the upper and lower surfaces of the base substrate and the inner wall surface of the via hole, and the inside of the via hole by the plating layer Forming a filling layer in the metal hole formed in the, etching at least one of the plating layer and the filling layer formed on the upper and lower surfaces of the base substrate to form a circuit pattern, and forming a metal layer in the circuit pattern.

Description

세라믹 기판 제조 방법{CERAMIC SUBSTRATE MANUFACTURING METHOD}Ceramic substrate manufacturing method {CERAMIC SUBSTRATE MANUFACTURING METHOD}

본 발명은 세라믹 기판 제조 방법 및 세라믹 기판에 관한 것으로, 더욱 상세하게는 비아 홀을 통해 양면의 회로 패턴을 전기적으로 연결하여 양면 회로 구조를 가질 수 있는 세라믹 기판 제조 방법 및 세라믹 기판에 관한 것이다.The present invention relates to a method for manufacturing a ceramic substrate and a ceramic substrate, and more particularly, to a method for manufacturing a ceramic substrate and a ceramic substrate capable of having a double-sided circuit structure by electrically connecting circuit patterns on both sides through a via hole.

조명, 자동차, 스마트폰 플래시 등에 사용되는 LED, 3D측정용 VCSEL, ADAS용 등에 사용되는 Laser diode, 무선통신용 RF chip 등과 같이 열이 많이 발생하는 반도체 소자를 패키징할 때 방열문제와 그에 따른 신뢰성 저하를 방지하기 위해서 열전도성과 내열성이 우수한 세라믹 기판이 주로 사용된다.When packaging semiconductor devices that generate a lot of heat, such as LEDs used for lighting, automobiles, smartphone flashes, VCSELs for 3D measurement, laser diodes used for ADAS, etc., RF chips for wireless communication To prevent this, a ceramic substrate with excellent thermal conductivity and heat resistance is mainly used.

일례로 세라믹 기판은 제조 공정에 따라 DBC(Direct Bonding Copper) 세라믹 기판, DPC(Direct Plated Copper) 세라믹 기판, LTCC(Low Temperature Co-fired Ceramic) 기판, HTCC(High Temperature Co-fired Ceramic) 기판 등으로 분류된다.For example, the ceramic substrate can be divided into a DBC (Direct Bonding Copper) ceramic substrate, DPC (Direct Plated Copper) ceramic substrate, LTCC (Low Temperature Co-fired Ceramic) substrate, HTCC (High Temperature Co-fired Ceramic) substrate, etc. depending on the manufacturing process. are classified

DPC 세라믹 기판은 절연체인 베이스 기재(즉, 세라믹)의 상면 및 하면에 금속 전극을 각각 형성하고, 베이스 기재에 전도성 물질이 충진된 비아 홀(쓰루 홀)을 형성하여 두 금속 전극을 연결하는 구조로 형성된다.The DPC ceramic substrate has a structure in which metal electrodes are formed on the upper and lower surfaces of a base substrate (ie, ceramic), which are insulators, respectively, and via holes (through holes) filled with a conductive material are formed in the base substrate to connect the two metal electrodes. is formed

반도체 칩 제조사는 원가 절감을 위해 반도체 칩의 소형화를 연구하고 있다. 반도체 칩은 소형화될수록 반도체 소자의 발열 밀도가 상대적으로 증가하기 때문에 세라믹 기판의 방열특성이 향상되어야만 제품의 신뢰성을 유지할 수 있다.Semiconductor chip manufacturers are researching the miniaturization of semiconductor chips to reduce costs. Since the heat density of the semiconductor device is relatively increased as the size of the semiconductor chip decreases, the reliability of the product can be maintained only when the heat dissipation characteristic of the ceramic substrate is improved.

방열특성을 향상시키기 위한 방법으로는 베이스 기재(즉, 세라믹 기재)의 두께를 줄이는 방법이 있다. 즉, 베이스 기재의 두께를 줄여 기판의 열 저항을 최소화하여 방열특성을 향상시키는 방법이다. As a method for improving the heat dissipation characteristic, there is a method of reducing the thickness of the base substrate (ie, ceramic substrate). That is, it is a method of improving the heat dissipation characteristics by reducing the thickness of the base substrate to minimize the thermal resistance of the substrate.

하지만, 베이스 기재의 두께를 일정 이상 줄이면 제품의 기계적 강도가 저하되기 때문에 제조 공정에서 불량, 파손이 발생하여 원가가 상승하게 되는 문제점이 있다.However, if the thickness of the base substrate is reduced by a certain level or more, the mechanical strength of the product is lowered, so there is a problem in that defects and damage occur in the manufacturing process, thereby increasing the cost.

또한, 반도체 칩을 베이스 기재에 패키징하는 공정에서도 파손 확률이 급격히 증가하거나, 패키징이 완료된 제품의 손상 위험도가 증가하는 문제점이 있다.In addition, in the process of packaging the semiconductor chip on the base substrate, there is a problem in that the probability of breakage is rapidly increased or the risk of damage to the packaged product is increased.

기판의 방열특성을 향상시키기 위한 다른 방법으로는 방열특성이 높은 베이스 기재를 사용하는 방법이 있다. 즉, 베이스 기재는 기판에서 요구되는 방열특성에 따라 알루미나, 질화알루미늄(AlN) 등이 사용된다.As another method for improving the heat dissipation characteristics of the substrate, there is a method of using a base substrate having high heat dissipation characteristics. That is, as the base substrate, alumina, aluminum nitride (AlN), etc. are used according to the heat dissipation characteristics required for the substrate.

이때, 알루미나는 열전도율이 대략 24 W/mk(W/m℃) 정도이고, 질화알루미늄(AlN)은 열전도율이 대략 170 W/mk(W/m℃) 정도이기 때문에, 높은 방열특성을 제공하기 위해서는 질화알루미늄을 베이스 기재로 사용한다.At this time, since alumina has a thermal conductivity of approximately 24 W/mk (W/m°C) and aluminum nitride (AlN) has a thermal conductivity of approximately 170 W/mk (W/m°C), in order to provide high heat dissipation characteristics Aluminum nitride is used as the base substrate.

하지만, 질화알루미늄은 알루미나에 비해 소재 가격이 대략 7배 내지 10배 정도 비싸기 때문에 원가가 상승하게 되는 문제점이 있다.However, aluminum nitride has a problem in that the cost is increased because the material price is about 7 to 10 times higher than that of alumina.

상술한 바와 같이, 베이스 기재의 두께 및 재질 변경하여 방열특성을 향상시키는 방법은 신뢰성 저하 및 원가 상승 등의 문제로 인해 실제 양산에 적용하기 어렵다.As described above, the method of improving the heat dissipation characteristics by changing the thickness and material of the base substrate is difficult to be applied to actual mass production due to problems such as reduced reliability and increased cost.

이에, 베이스 기재에서 세라믹보다 방열특성이 높은 금속이 차지하는 비율을 높이는 방법은 기존 방법의 문제점을 극복할 수 있는 좋은 대안이 될 수 있다. 즉, 베이스 기재에 형성되는 비아 홀의 크기를 증가시키고, 비아 홀 내에 전도성 물질을 충진하여 열 방출 기여도를 높여 기판의 방열특성을 향상시키는 방법이다. 이때, 비아 홀에 충진되는 전도성 물질은 대략 300 내지 400 W/mk(W/m℃) 정도의 열전도도를 갖는 구리(Cu)인 것을 일례로 한다.Accordingly, a method of increasing the proportion of a metal having higher heat dissipation properties than ceramics in the base substrate may be a good alternative to overcome the problems of the existing method. That is, it is a method of increasing the size of a via hole formed in the base substrate and filling the via hole with a conductive material to increase heat dissipation contribution to improve the heat dissipation characteristics of the substrate. At this time, it is assumed that the conductive material filled in the via hole is copper (Cu) having a thermal conductivity of about 300 to 400 W/mk (W/m°C).

이를 위해, 종래의 세라믹 기판 제조 방법은 소성된 세라믹 기재에 비아 홀을 형성한 후 전기 도금을 통해 비아 홀에 구리(Cu)를 충진한다. 동시에, 세라믹 기재의 상면 및 하면에도 구리(Cu)가 도금된다.To this end, the conventional method of manufacturing a ceramic substrate forms a via hole in a fired ceramic substrate and then fills the via hole with copper (Cu) through electroplating. At the same time, copper (Cu) is plated on the upper and lower surfaces of the ceramic substrate.

하지만, 종래의 세라믹 기판 제조 방법에서는 전기도금을 통해 비아 홀에 금속(Cu)을 충진하기 때문에, 비아 홀의 표면과 세라믹 기재의 표면에 동시에 도금될 때 비아 홀의 입구 쪽이 비아 홀의 내부보다 먼저 도금이 되므로 특수한 도금액과 도금 설비 및 특수한 도금 공정(예를 들면, 도금 및 박리의 반복)을 필요로 하여 제조 비용이 상승하는 문제점이 있다.However, in the conventional method of manufacturing a ceramic substrate, since metal (Cu) is filled in the via hole through electroplating, when plating is simultaneously performed on the surface of the via hole and the surface of the ceramic substrate, the inlet of the via hole is plated before the inside of the via hole. Therefore, there is a problem in that a special plating solution, a plating facility, and a special plating process (eg, repetition of plating and peeling) are required, thereby increasing the manufacturing cost.

또한, 종래의 세라믹 기판 제조 방법은 구조적인 문제로 인해 비아 홀에 구리(Cu)를 충진하는 과정에서 공극이 발생하고, 공극 내에 도금액이 잔류하게 된다.In addition, in the conventional method of manufacturing a ceramic substrate, voids are generated in the process of filling copper (Cu) in via holes due to structural problems, and a plating solution remains in the voids.

이 경우, 후속 공정(패키지) 중 고열공정에서 비아 홀이 손상되어 공정 수율이 저하되거나, 필드에서 장시간 사용 중에 비아 홀이 손상되어 신뢰성이 저하되는 문제점이 있다.In this case, there is a problem in that a via hole is damaged in a high-temperature process during a subsequent process (package), and thus a process yield is lowered, or a via hole is damaged during long-term use in the field, thereby reducing reliability.

즉, 종래의 세라믹 기판 제조 방법은 전기 도금 공정을 통해 비아 홀을 충진하기 때문에, 비아 홀에 도금액이 잔류하는 결함이 발생하는 확률이 높아 공정 수율 및 신뢰성이 저하된다.That is, in the conventional method of manufacturing a ceramic substrate, since the via hole is filled through the electroplating process, the probability of a defect remaining in the plating solution occurring in the via hole is high, thereby reducing the process yield and reliability.

또한, 종래의 세라믹 기판 제조 방법은 비아 홀의 손상이 발생하는 문제점으로 인해 비아 홀의 상부에 반도체 칩이 손상되는 문제점이 있다.In addition, the conventional method of manufacturing a ceramic substrate has a problem in that a semiconductor chip is damaged at an upper portion of the via hole due to a problem in which the via hole is damaged.

또한, 종래의 세라믹 기판 제조 방법은 도금으로 비아 홀을 완전히 채우는 방식이므로, 비아 홀의 크기(직경)가 증가할수록 비아 홀 형성(laser drilling) 비용과 비아 홀 필링(via filling, 도금) 비용이 기하급수적으로 증가하는 문제점이 있다.In addition, since the conventional method of manufacturing a ceramic substrate completely fills the via hole with plating, the laser drilling cost and the via hole filling (plating) cost exponentially increase as the size (diameter) of the via hole increases. There is an increasing problem.

한국공개특허 제10-2010-0068593호(명칭: 세라믹 소재 기판에 동박을 적층시키는 방법)Korean Patent Application Laid-Open No. 10-2010-0068593 (Title: Method of Laminating Copper Foil on Ceramic Material Substrate)

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 베이스 기재에 형성된 비아 홀의 내벽면을 도금한 후 비아 홀의 나머지 빈 공간을 전도성 물질로 충진하여 비아 홀 내부에서 기포 또는 공극 발생하는 것을 방지하도록 한 세라믹 기판 제조 방법 및 세라믹 기판을 제공하는 것을 목적으로 한다.The present invention has been proposed to solve the problems of the prior art, and after plating the inner wall surface of a via hole formed in a base substrate, the remaining empty space of the via hole is filled with a conductive material to prevent bubbles or voids from occurring inside the via hole An object of the present invention is to provide a method for manufacturing a ceramic substrate and a ceramic substrate.

또한, 종래 방법에서 소성이 완료된 세라믹 기재에 비아홀을 형성하는 대신 본 발명은 비아 홀이 형성된 그린 시트를 소성하여 세라믹 시트를 형성함으로써 비아 홀의 크기 증가에 따른 제조 비용 증가를 최소화하도록 한 세라믹 기판 제조 방법 및 세라믹 기판을 제공하는 것을 다른 목적으로 한다.In addition, the present invention provides a method for manufacturing a ceramic substrate to minimize an increase in manufacturing cost due to an increase in the size of a via hole by forming a ceramic sheet by firing a green sheet having a via hole instead of forming a via hole in the ceramic substrate that has been fired in the conventional method. and to provide a ceramic substrate.

이를 통해, 본 발명은 재질 및 두께가 동일한 세라믹 기재에 비아 홀의 크기를 쉽게 증가시킴으로써, 열 방출 특성이 향상된(즉, 열 저항성이 감소한) 세라믹 기판을 제조하는 것을 다른 목적으로 한다.Through this, another object of the present invention is to manufacture a ceramic substrate with improved heat dissipation properties (ie, reduced heat resistance) by easily increasing the size of via holes in a ceramic substrate having the same material and thickness.

상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 세라믹 재질의 베이스 기재를 준비하는 단계, 베이스 기재에 비아 홀을 형성하는 단계, 베이스 기재의 상면 및 하면과 비아 홀의 내벽면에 도금층을 형성하는 단계, 도금층에 의해 비아 홀의 내부에 형성된 금속 홀에 충진층을 형성하는 단계, 베이스 기재의 상면 및 하면에 형성된 도금층 및 충진충 중 적어도 하나를 에칭하여 회로 패턴을 형성하는 단계 및 회로 패턴에 금속층을 형성하는 단계를 포함한다.In order to achieve the above object, a method for manufacturing a ceramic substrate according to an embodiment of the present invention includes the steps of preparing a base substrate made of a ceramic material, forming a via hole in the base substrate, upper and lower surfaces of the base substrate, and inner wall surfaces of the via hole. Forming a plating layer on the plated layer, forming a filling layer in the metal hole formed inside the via hole by the plating layer, etching at least one of the plating layer and the filling layer formed on the upper and lower surfaces of the base substrate to form a circuit pattern; and forming a metal layer on the circuit pattern.

베이스 기재를 준비하는 단계에서는 소성전 상태인 세라믹 재질의 그린 시트 및 소성된 세라믹 시트 중 선택된 하나를 베이스 기재로 준비한다. 이때, 베이스 기재는 알루미나(Al2O3), 산화지르코늄(ZrO2), 질화알루미늄(AlN) 및 질화규소(Si3N4) 중 하나 이상을 포함한 세라믹 재질일 수 있다.In the step of preparing the base substrate, one selected from a green sheet made of a ceramic material and a fired ceramic sheet in a pre-fired state is prepared as the base substrate. In this case, the base substrate may be a ceramic material including at least one of alumina (Al2O3), zirconium oxide (ZrO2), aluminum nitride (AlN), and silicon nitride (Si3N4).

본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 베이스 기재가 그린 시트이면 도금층을 형성하는 단계 이전에 베이스 기재를 소성하는 단계를 더 포함한다.The method of manufacturing a ceramic substrate according to an embodiment of the present invention further includes firing the base substrate before forming the plating layer if the base substrate is a green sheet.

비아 홀을 형성하는 단계에서는 레이저 드릴 공정, 펀칭 공정 및 샌드 블라스팅 공정 중 선택된 하나의 공정으로 비아 홀을 형성할 수 있다.In the step of forming the via hole, the via hole may be formed by one process selected from a laser drilling process, a punching process, and a sand blasting process.

본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 도금층을 형성하는 단계 이전에 타깃 재료를 베이스 기재의 상면 및 하면과 비아 홀의 내벽면에 증착하여 시드층을 형성하는 단계를 더 포함하고, 타깃 재료는 구리(Cu), 티타늄(Ti), 니켈(Ni), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 구리(Cu), 티타늄(Ti), 니켈(Ni), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금일 수 있다.The method of manufacturing a ceramic substrate according to an embodiment of the present invention further includes forming a seed layer by depositing a target material on the upper and lower surfaces of the base substrate and the inner wall surface of the via hole before forming the plating layer, wherein the target material includes: one selected from copper (Cu), titanium (Ti), nickel (Ni), chromium (Cr) and zirconium (Zr), or copper (Cu), titanium (Ti), nickel (Ni), chromium (Cr), and zirconium (Zr) may be an alloy comprising at least one.

이때, 시드층은 2층 이상으로 구성되고, 베이스 기재에 접하는 첫번째 층은 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금일 수 있다.In this case, the seed layer is composed of two or more layers, and the first layer in contact with the base substrate is one selected from titanium (Ti), chromium (Cr) and zirconium (Zr), or titanium (Ti), chromium (Cr) and zirconium ( Zr) may be an alloy comprising at least one of.

도금층을 형성하는 단계에서는 비아 홀의 내벽면에 설정 두께로 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 선택된 하나 또는 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 하나 이상을 포함하는 합금을 도금하여 비아 홀의 내부에 금속 홀을 형성할 수 있다.In the step of forming the plating layer, one or more selected from copper (Cu), nickel (Ni), and tin (Sn) or at least one of copper (Cu), nickel (Ni) and tin (Sn) is deposited on the inner wall surface of the via hole to a predetermined thickness. A metal hole may be formed in the via hole by plating the alloy containing it.

충진층을 형성하는 단계에서는 스크린 인쇄 공정을 통해 금속 홀에 페이스트를 충진하여 충진층을 형성하되, 페이스트는 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나이거나, 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나 이상을 포함하는 합금일 수 있다.In the step of forming the filling layer, the metal hole is filled with paste through a screen printing process to form the filling layer, but the paste is copper (Cu), silver (Ag), tin (Sn), indium (In), nickel (Ni). ) and chromium (Cr), or an alloy including at least one of copper (Cu), silver (Ag), tin (Sn), indium (In), nickel (Ni), and chromium (Cr).

충진층을 형성하는 단계에서는 첨가제가 첨가된 페이스트를 충진하여 충진층을 형성하되, 첨가제는 텅스텐(W), 몰리브덴(Mo), 탄화규소(SiC), 질화알루미늄(AlN), 다이아몬드, 산화규소(SiO2), 알루미나(Al2O3), 질화규소(Si3N4), 규소(Si), 질화붕소(BN) 및 산화베릴륨(BeO) 중 적어도 하나를 포함할 수 있다.In the step of forming the filling layer, the filling layer is formed by filling the paste with the additive added, but the additive is tungsten (W), molybdenum (Mo), silicon carbide (SiC), aluminum nitride (AlN), diamond, silicon oxide ( SiO2), alumina (Al2O3), silicon nitride (Si3N4), silicon (Si), boron nitride (BN), and beryllium oxide (BeO) may be included.

충진층을 형성하는 단계에서는 페이스트가 금속 홀에 충진된 상태인 베이스 기재를 불활성 분위기 및 진공 분위기 중 선택된 하나의 분위기에서 열처리할 수 있다.In the step of forming the filling layer, the base substrate in which the paste is filled in the metal hole may be heat-treated in one atmosphere selected from an inert atmosphere and a vacuum atmosphere.

본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 회로 패턴을 형성하는 단계 이전에 베이스 기재의 상면 및 하면에 형성된 도금층 및 충진층의 표면을 연마하여 평탄화하는 단계, 평탄화하는 단계 이전 또는 이후에 세라믹 기재에 평탄화층을 형성하는 단계를 더 포함할 수 있다.The method for manufacturing a ceramic substrate according to an embodiment of the present invention comprises the steps of polishing and planarizing the surfaces of the plating layer and the filling layer formed on the upper and lower surfaces of the base substrate before the step of forming the circuit pattern, the ceramic substrate before or after the planarizing step It may further include the step of forming a planarization layer.

금속층을 형성하는 단계에서는 전도성 물질을 도금 또는 증착하여 회로 패턴에 금속층을 형성하고, 전도성 물질은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나이거나, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd) 및 주석(Sn) 중 하나 이상을 포함한 합금일 수 있다.In the step of forming the metal layer, a metal layer is formed on the circuit pattern by plating or depositing a conductive material, and the conductive material is copper (Cu), nickel (Ni), gold (Au), silver (Ag), palladium (Pd) and tin. (Sn), or an alloy including at least one of copper (Cu), nickel (Ni), gold (Au), silver (Ag), palladium (Pd), and tin (Sn).

이때, 금속층은 2층 이상으로 구성되고, 금속층의 각 층은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나로 형성되고, 금속층의 각 층은 인접한 층과 다른 금속으로 형성될 수 있다.At this time, the metal layer consists of two or more layers, and each layer of the metal layer is formed of one selected from copper (Cu), nickel (Ni), gold (Au), silver (Ag), palladium (Pd), and tin (Sn), Each layer of the metal layer may be formed of a different metal than the adjacent layer.

상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 세라믹 기판은 비아 홀이 형성된 세라믹 재질의 베이스 기재 및 베이스 기재에 형성되어 비아 홀에 연결된 회로 패턴을 포함하고, 비아 홀은 비아 홀의 내벽면에 형성된 도금층 및 도금층에 의해 비아 홀 내부에 형성된 금속 홀에 형성된 충진층에 의해 충진된다. 이때, 회로 패턴은 도금층 및 도금층에 형성된 금속층, 베이스 기재와 도금층 사이에 개재된 시드층을 더 포함할 수 있다.In order to achieve the above object, a ceramic substrate according to an embodiment of the present invention includes a base substrate made of a ceramic material having a via hole and a circuit pattern formed on the base substrate and connected to the via hole, and the via hole is located on the inner wall surface of the via hole. It is filled by the plating layer formed and the filling layer formed in the metal hole formed inside the via hole by the plating layer. In this case, the circuit pattern may further include a plating layer, a metal layer formed on the plating layer, and a seed layer interposed between the base substrate and the plating layer.

상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 세라믹 기판을 포함하는 반도체 패키지는 상술한 세라믹 기판 및 세라믹 기판의 일면에 실장된 반도체 소자를 포함한다. 이때, 반도체 소자는 엘이디 소자, 레이저 소자, 고주파 통신용 소자 및 파워반도체 소자 중 적어도 하나를 포함하고, 세라믹 기판의 비아 홀 상부 또는 하부에 배치될 수 있다.In order to achieve the above object, a semiconductor package including a ceramic substrate according to an embodiment of the present invention includes the above-described ceramic substrate and a semiconductor device mounted on one surface of the ceramic substrate. In this case, the semiconductor device may include at least one of an LED device, a laser device, a high-frequency communication device, and a power semiconductor device, and may be disposed above or below the via hole of the ceramic substrate.

본 발명에 의하면, 세라믹 기판 제조 방법 및 세라믹 기판은 소성전인 그린 시트 상태에서 비아 홀을 형성함으로써, 가공이 용이하고, 소성된 베이스 기재에 비아 홀을 형성하는 종래에 비해 비아 홀 형성 비용을 최소화할 수 있다. 이때, 그린 시트 상태에서 비아 홀을 형성하는 경우 펀칭 공정과 같은 쉬운 공정으로 비아 홀을 형성할 수 있기 때문에, 소성된(sintered) 세라믹에 비아 홀을 형성하는 경우보다 대략 80~90% 정도의 비아 홀 형성 비용이 절감된다.According to the present invention, the ceramic substrate manufacturing method and the ceramic substrate are easy to process by forming the via hole in the green sheet state before firing, and the cost of forming the via hole can be minimized compared to the conventional method of forming the via hole in the fired base substrate. can In this case, when the via hole is formed in the green sheet state, since the via hole can be formed by an easy process such as a punching process, the via hole is approximately 80 to 90% higher than that in the case of forming the via hole in the sintered ceramic. The hole forming cost is reduced.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 도금을 통해 비아 홀 내부에 금속 홀을 형성하고, 금속 홀 내부에 페이스트를 채워 금속층을 형성하여 비아 홀을 충진함으로써, 도금으로 비아 홀을 완전히 채우는 종래의 세라믹 기판 제조 방법에 비해 비아 홀의 직경 증가에 따른 충진 비용 증가를 최소화할 수 있다.In addition, the ceramic substrate manufacturing method and the ceramic substrate form a metal hole inside a via hole through plating, and fill the via hole by forming a metal layer by filling the inside of the metal hole with a paste, thereby completely filling the via hole by plating. Compared to the method of manufacturing the substrate, it is possible to minimize the increase in the filling cost due to the increase in the diameter of the via hole.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 비아 홀 전체를 도금으로 채우지 않고, 비아 홀의 표면만 도금한 뒤 페이스트를 사용해 나머지를 채우므로 도금 비용이 절감된다. 즉, 세라믹 기판 제조 방법은 페이스트 충진시 스크린 인쇄 공정과 같은 저비용 공정을 적용할 수 있어 전체적인 비아 홀 충진 비용이 종래와 동등한 수준으로 유지할 수 있으며, 비아 홀의 크기가 증가시에는 종래의 세라믹 기판 제조 방법에 비해 제조 비용이 감소한다.In addition, the ceramic substrate manufacturing method and the ceramic substrate do not fill the entire via hole with plating, but only the surface of the via hole is plated and the rest is filled using paste, so that the plating cost is reduced. That is, the ceramic substrate manufacturing method can apply a low-cost process such as a screen printing process during paste filling, so that the overall via hole filling cost can be maintained at the same level as in the prior art, and when the size of the via hole is increased, the conventional ceramic substrate manufacturing method manufacturing cost is reduced compared to

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 소성전인 그린 시트 상태에서 비아 홀을 형성함으로써, 비아 홀의 직경이 증가하더라도 가공비의 변동이 없어 비아 홀의 크기를 필요에 따라 쉽게 조절할 수 있다.In addition, in the ceramic substrate manufacturing method and the ceramic substrate, since the via hole is formed in the green sheet state before firing, there is no change in the processing cost even if the diameter of the via hole increases, so that the size of the via hole can be easily adjusted as needed.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 비아 홀의 내벽면을 도금하여 금속 홀을 형성함으로써, 도금으로 비아 홀을 완전히 채우는 종래의 세라믹 기판 제조 방법의 결함과 도금액 잔류 현상이 발생하지 않는다.In addition, in the ceramic substrate manufacturing method and the ceramic substrate, the metal hole is formed by plating the inner wall surface of the via hole, so that the defect of the conventional ceramic substrate manufacturing method of completely filling the via hole by plating and the plating solution residual phenomenon do not occur.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 소성전인 그린 시트 상태에서 비아 홀을 형성함으로써, 비아 홀 형성 후 잔류물과 베이스 기재에 국부적인 결함(균열)이 발생하지 않는다. 즉, 세라믹 기판 제조 방법 및 세라믹 기판은 비아 홀의 충진시 필요한 두께만큼만 도금 공정으로 충진하여 중심부분이 뚫려 있는 상태이므로, 종래의 세라믹 기판 제조 방법과는 달리 비아 홀 내부에 도금액이 잔류하는 결함이 발생하지 않는다.In addition, in the ceramic substrate manufacturing method and the ceramic substrate, local defects (cracks) do not occur in residues and in the base substrate after the via hole is formed by forming the via hole in the green sheet state before firing. That is, the ceramic substrate manufacturing method and the ceramic substrate are filled with a plating process to a thickness required for filling the via hole, and thus the central portion is opened. I never do that.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 비아 홀의 도금 후 나머지 영역에는 페이스트를 채운 후에 열처리 공정을 수행하기 때문에, 도금액이 일부 잔류하더라도 열처리를 통해 제거할 수 있다.In addition, in the ceramic substrate manufacturing method and the ceramic substrate, since a heat treatment process is performed after filling the remaining area with a paste after plating of the via hole, even if a portion of the plating solution remains, it can be removed through heat treatment.

이에, 세라믹 기판 제조 방법 및 세라믹 기판은 종래 공정 적용한 세라믹 기판에 비해 공정 수율 및 신뢰성을 높일 수 있다.Accordingly, the method for manufacturing the ceramic substrate and the ceramic substrate may increase the process yield and reliability compared to the ceramic substrate to which the conventional process is applied.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 비아 홀의 상단부가 평탄하고, 비아 홀의 내부에 액체를 포함하는 결함이 없기 때문에 비아 홀 상부에 직접 반도체 칩을 실장할 수 있고, 비아 홀을 통해 직접 열 방출이 가능하여 방열특성을 최대화할 수 있다.In addition, in the ceramic substrate manufacturing method and the ceramic substrate, since the upper end of the via hole is flat and there is no defect including liquid inside the via hole, a semiconductor chip can be directly mounted on the via hole, and heat is emitted directly through the via hole. It is possible to maximize the heat dissipation characteristics.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 제조 비용의 증가 없이 비아 홀을 크기를 증가시킴으로써, 종래의 세라믹 기판 제조 방법 비해 세라믹 기판의 방열특성을 증가시킬 수 있다.In addition, the ceramic substrate manufacturing method and the ceramic substrate can increase the heat dissipation characteristics of the ceramic substrate compared to the conventional ceramic substrate manufacturing method by increasing the size of the via hole without increasing the manufacturing cost.

또한, 세라믹 기판 제조 방법 및 세라믹 기판은 연마 공정을 통해 비아 홀의 표면을 평탄화함으로써, 내부 결함(예를 들면, 도금액 등의 액체 잔류 결함)이 없기 때문에 비아 홀의 상단부에 반도체 칩을 실장하여 방열 특성을 최대화할 수 있다.In addition, since the ceramic substrate manufacturing method and the ceramic substrate planarize the surface of the via hole through a polishing process, there is no internal defect (for example, liquid residual defect such as a plating solution). can be maximized

도 1 및 도 2는 본 발명의 실시 예에 따른 세라믹 기판 제조 방법을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 실시 예에 따른 세라믹 기판 제조 방법의 변형 예를 설명하기 위한 도면.
도 5는 본 발명의 실시 예에 따른 세라믹 기판을 설명하기 위한 도면.1 and 2 are views for explaining a method of manufacturing a ceramic substrate according to an embodiment of the present invention.
3 and 4 are views for explaining a modified example of the method of manufacturing a ceramic substrate according to an embodiment of the present invention.
5 is a view for explaining a ceramic substrate according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, the most preferred embodiment of the present invention will be described with reference to the accompanying drawings in order to describe in detail enough that a person of ordinary skill in the art to which the present invention pertains can easily implement the technical idea of the present invention. . First of all, in adding reference numerals to the components of each drawing, it should be noted that the same components are given the same reference numerals as much as possible even though they are indicated on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 베이스 기재(100) 준비 단계(S100), 비아 홀(200) 형성 단계(S200), 소성 단계(S300), 시드층(300) 형성 단계(S400), 비아 홀(200) 도금 단계(S500), 비아 홀(200) 충진 단계(S600), 평탄화 단계(S700), 에칭 단계(S800) 및 금속층(800) 형성 단계(S900)를 포함한다.1 and 2 , in the method of manufacturing a ceramic substrate according to an embodiment of the present invention, the base substrate 100 preparation step (S100), the via hole 200 forming step (S200), the firing step (S300), and the seed Layer 300 forming step (S400), via hole 200 plating step (S500), via hole 200 filling step (S600), planarization step (S700), etching step (S800) and metal layer 800 forming step (S900).

베이스 기재(100) 준비 단계(S100)는 베이스 기재(100)를 준비한다. 이때, 베이스 기재(100)를 소성(sintered)된 세라믹을 베이스 기재(100)로 준비하는 경우 비아 홀(200) 형성시 대규모 설비투자와 제조 비용이 필요하고, 비아 홀(200)의 크기(직경)가 커질수록 비아 홀(200) 제작 비용이 기하급수적으로 증가한다.The base substrate 100 preparation step (S100) prepares the base substrate 100. At this time, in the case of preparing the base material 100 with the ceramic in which the base material 100 is sintered, a large-scale facility investment and manufacturing cost are required when the via hole 200 is formed, and the size (diameter) of the via hole 200 is required. ), the manufacturing cost of the via hole 200 increases exponentially.

또한, 비아 홀(200) 형성을 위한 레이저 드릴(laser drill) 공법은 베이스 기재(100)를 국부적으로 녹여서 제거하므로, 비아 홀(200)이 형성된 후에 원치 않는 잔류물일 존재하거나, 베이스 기재(100)에 국부적인 결함(균열)이 발생할 수 있다.In addition, since the laser drill method for forming the via hole 200 locally melts and removes the base substrate 100 , there may be unwanted residues after the via hole 200 is formed, or the base substrate 100 . Local defects (cracks) may occur in the

이에, 베이스 기재(100) 준비 단계(S100)는 소성전 상태의 그린 시트인 베이스 기재(100)를 준비한다. 이때, 베이스 기재(100)는 산화물인 알루미나(Al2O3) 및 산화지르코늄(ZrO2) 중 적어도 하나가 포함된 그린 시트이거나, 질화물인 질화알루미늄(AlN) 및 질화규소(Si3N4) 중 적어도 하나가 포함된 그린 시트인 것을 일 예로 하고, 이외에도 반도체 전력 모듈 등에 사용 가능한 세라믹 소재로 변형 실시 가능함을 밝혀둔다.Accordingly, in the base substrate 100 preparation step ( S100 ), the base substrate 100 , which is a green sheet in a pre-fired state, is prepared. In this case, the base substrate 100 is a green sheet containing at least one of oxides of alumina (Al2O3) and zirconium oxide (ZrO2), or a green sheet containing at least one of nitrides of aluminum nitride (AlN) and silicon nitride (Si3N4). In addition, it is clarified that it is possible to transform into a ceramic material that can be used in a semiconductor power module and the like.

물론, 베이스 기재(100) 준비 단계(S100)는 그린 시트를 소성된 세라믹 시트를 베이스 기재(100)로 준비할 수도 있다. 즉, 베이스 기재(100) 준비 단계(S100)는 산화물인 알루미나(Al2O3) 및 산화지르코늄(ZrO2) 중 적어도 하나가 포함된 그린 시트, 질화물인 질화알루미늄(AlN) 및 질화규소(Si3N4) 중 적어도 하나가 포함된 그린 시트를 소성한 세라믹 시트인 것을 일 예로 하고, 이외에도 반도체 전력 모듈 등에 사용 가능한 세라믹 소재로 변형 실시 가능함을 밝혀둔다.Of course, in the base substrate 100 preparation step ( S100 ), a ceramic sheet in which a green sheet is fired may be prepared as the base substrate 100 . That is, the base substrate 100 preparation step (S100) is a green sheet containing at least one of oxides of alumina (Al2O3) and zirconium oxide (ZrO2), at least one of aluminum nitride (AlN) and silicon nitride (Si3N4). It is clarified that a ceramic sheet obtained by firing the included green sheet can be used as an example, and it can be transformed into a ceramic material that can be used in a semiconductor power module or the like.

비아 홀(200) 형성 단계(S200)는 베이스 기재(100)에 비아 홀(200)을 형성한다. 이때, 비아 홀(200) 형성 단계(S200)는 펀칭 공정 또는 레이저 드릴 공정을 통해 그린 시트인 베이스 기재(100)에 비아 홀(200)을 형성한다. 여기서, 비아 홀(200) 형성 단계(S200)에서는 베이스 기재(100)와 수평한 단면이 원형, 타원형, 직사각형 등과 같이 다양한 형상으로 형성될 수 있다.In the via hole 200 forming step ( S200 ), the via hole 200 is formed in the base substrate 100 . In this case, in the via hole 200 forming step ( S200 ), the via hole 200 is formed in the base substrate 100 , which is a green sheet, through a punching process or a laser drilling process. Here, in the via hole 200 forming step ( S200 ), a cross section horizontal to the base substrate 100 may be formed in various shapes such as a circle, an ellipse, or a rectangle.

비아 홀(200) 형성 단계(S200)는 베이스 기재(100)가 소성된 세라믹 시트이면, 레이저 드릴 공정 또는 샌드 블라스팅(Sand Blasting) 공정을 이용하여 비아 홀(200)을 형성한다.In the via hole 200 forming step ( S200 ), if the base substrate 100 is a sintered ceramic sheet, the via hole 200 is formed by using a laser drilling process or a sand blasting process.

일례로, 비아 홀(200) 형성 단계(S200)는 샌드 블라스팅 공정을 이용하는 경우, 포토 레지스트(photo resist) 혹은 드라이 필름(Dry Film)으로 세라믹 시트의 양면을 마스킹(Masking)한 후 샌드 블라스팅으로 가공하여 비아 홀(200)을 형성한다.For example, in the via hole 200 forming step ( S200 ), when a sand blasting process is used, both sides of the ceramic sheet are masked with a photo resist or dry film, and then processed by sand blasting. to form the via hole 200 .

이처럼, 세라믹 기판 제조 방법은 소성전인 그린 시트 상태에서 비아 홀(200)을 형성함으로써, 가공이 용이하고, 소성된 베이스 기재(100)에 비아 홀(200)을 형성하는 종래에 비해 비아 홀(200) 형성 비용을 최소화할 수 있다. 이때, 그린 시트 상태에서 비아 홀(200)을 형성하는 경우 소성된(sintered) 세라믹에 비아 홀(200)을 형성하는 경우보다 대략 80~90% 정도의 비용이 절감된다.As such, the ceramic substrate manufacturing method is easy to process by forming the via hole 200 in the green sheet state before firing, and compared to the conventional method of forming the via hole 200 in the fired base substrate 100 , the via hole 200 . ) to minimize the cost of formation. In this case, when the via hole 200 is formed in the green sheet state, the cost is reduced by about 80 to 90% compared to the case of forming the via hole 200 in the sintered ceramic.

소성 단계(S300)는 비아 홀(200)이 형성된 베이스 기재(100)를 소성한다. 즉, 소성 단계(S300)는 그린 시트 상태인 베이스 기재(100)를 사용한 경우 이를 소성하여 경성의 세라믹 기판을 형성한다.In the firing step ( S300 ), the base substrate 100 in which the via hole 200 is formed is fired. That is, in the firing step ( S300 ), when the base substrate 100 in a green sheet state is used, it is fired to form a rigid ceramic substrate.

시드층(300) 형성 단계(S400)는 세라믹 기판에 시드층(300)을 형성한다. 즉, 시드층(300) 형성 단계(S400)는 세라믹 기판의 상면 및 하면과 함께, 비아 홀(200)의 내벽에 소정 두께의 시드층(300)을 형성한다. 이때, 시드층(300) 형성 단계(S400)에서는 세라믹 기판과의 결합력이 우수한 티타늄(Ti), 니켈(Ni), 크롬(Cr). 지르코늄(Zr) 및 구리(Cu) 중에서 선택된 하나, 또는 티타늄(Ti), 니켈(Ni), 크롬(Cr). 지르코늄(Zr), 구리(Cu) 중 하나 이상을 포함하는 합금 등의 타깃 재료를 세라믹 기판의 표면에 증착하여 시드층(300)을 형성한다. 여기서, 시드층(300) 형성 단계(S400)는 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 선택된 하나의 증착 공정을 통해 시드층(300)을 형성한다.In the step of forming the seed layer 300 ( S400 ), the seed layer 300 is formed on the ceramic substrate. That is, in the step of forming the seed layer 300 ( S400 ), the seed layer 300 of a predetermined thickness is formed on the inner wall of the via hole 200 together with the upper and lower surfaces of the ceramic substrate. At this time, in the seed layer 300 forming step (S400), titanium (Ti), nickel (Ni), chromium (Cr) having excellent bonding strength with the ceramic substrate. One selected from zirconium (Zr) and copper (Cu), or titanium (Ti), nickel (Ni), chromium (Cr). A target material such as an alloy including at least one of zirconium (Zr) and copper (Cu) is deposited on the surface of the ceramic substrate to form the seed layer 300 . Here, the seed layer 300 forming step ( S400 ) is a deposition of one selected from evaporation, e-beam deposition, laser deposition, sputtering, and arc ion plating. The seed layer 300 is formed through the process.

이때, 시드층(300)은 2층 이상으로 구성될 수 있다. 일례로, 시드층(300) 형성 단계(S400)는 진공 상태에서 물리적 코팅 방식인 스퍼터링을 통해 세라믹 기판에 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금을 코팅하여 시드층(300)을 형성한다. 이때, 각각의 층은 대략 5nm 내지 10um의 두께로 형성된다. 그리고, 이들 원소가 공기와 접촉했을 땐 산화를 방지하기 위해 보호층을 적어도 1층 이상 코팅하며, 보호층은 구리(Cu), 니켈(Ni) 등이 사용될 수 있다.In this case, the seed layer 300 may be composed of two or more layers. For example, the seed layer 300 forming step ( S400 ) is one selected from titanium (Ti), chromium (Cr) and zirconium (Zr) on a ceramic substrate through sputtering, which is a physical coating method in a vacuum state, or titanium (Ti) The seed layer 300 is formed by coating an alloy containing at least one of , chromium (Cr) and zirconium (Zr). At this time, each layer is formed to a thickness of approximately 5nm to 10um. In addition, when these elements are in contact with air, at least one protective layer is coated to prevent oxidation, and the protective layer may be copper (Cu), nickel (Ni), or the like.

비아 홀(200) 도금 단계(S500)는 도금 공정을 통해 비아 홀(200)의 내벽면에 도금층(400)을 형성한다. 즉, 비아 홀(200) 도금 단계(S500)는 전기 도금 공정을 통해 세라믹 기판의 상면 및 하면과 비아 홀(200)의 내벽면에 도금층(400)을 형성한다. 이때, 도금층(400)은 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 선택된 하나이거나, 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 하나 이상을 포함하는 합금인 것을 일례로 한다. 여기서, 비아 홀(200) 도금 단계(S500)는 비아 홀(200)의 내벽면에 소정 두께를 갖는 도금층(400)을 형성하여 비아 홀(200)의 중심부에 금속 홀(500)을 형성한다.In the via hole 200 plating step S500 , a plating layer 400 is formed on the inner wall surface of the via hole 200 through a plating process. That is, in the plating step S500 of the via hole 200 , the plating layer 400 is formed on the upper and lower surfaces of the ceramic substrate and the inner wall surface of the via hole 200 through an electroplating process. In this case, the plating layer 400 is one selected from copper (Cu), nickel (Ni), and tin (Sn), or an alloy containing one or more of copper (Cu), nickel (Ni), and tin (Sn). do it with Here, in the plating step S500 of the via hole 200 , the plating layer 400 having a predetermined thickness is formed on the inner wall surface of the via hole 200 to form the metal hole 500 in the center of the via hole 200 .

이때도 필요에 따라 1층 이상의 도금층을 형성할 수 있으며 구리(Cu), 니켈(Ni), 주석(Sn) 및 아연(Zn) 중 선택된 하나, 또는 구리(Cu), 니켈(Ni), 주석(Sn) 및 아연(Zn)중 하나 이상을 포함하는 합금이 사용될 수 있다.At this time, one or more plating layers may be formed as needed, and one selected from copper (Cu), nickel (Ni), tin (Sn) and zinc (Zn), or copper (Cu), nickel (Ni), tin ( An alloy containing at least one of Sn) and zinc (Zn) may be used.

이처럼, 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 비아 홀(200)의 내벽면을 도금하여 금속 홀(500)을 형성함으로써, 도금으로 비아 홀(200)을 완전히 채우는 종래의 세라믹 기판 제조 방법의 결함과 도금액 잔류 현상이 발생하지 않는다.As such, in the method of manufacturing a ceramic substrate according to an embodiment of the present invention, the metal hole 500 is formed by plating the inner wall surface of the via hole 200 , and thus the via hole 200 is completely filled by plating. There are no defects or residual plating solution.

이에, 세라믹 기판 제조 방법은 종래 공정 적용한 세라믹 기판에 비해 공정 수율 및 신뢰성을 높일 수 있다.Accordingly, the ceramic substrate manufacturing method can increase the process yield and reliability compared to the ceramic substrate to which the conventional process is applied.

비아 홀(200) 충진 단계(S600)는 금속 홀(500)의 내부에 페이스트를 충진한다. 일례로, 비아 홀(200) 충진 단계(S600)는 스크린 인쇄(Screen Printing) 공정을 통해 금속 홀(500)을 충진한다.In the filling of the via hole 200 ( S600 ), a paste is filled in the metal hole 500 . For example, in the filling of the via hole 200 ( S600 ), the metal hole 500 is filled through a screen printing process.

비아 홀(200) 충진 단계(S600)는 페이스트를 인쇄하여 비아 홀(200)에 형성된 금속 홀(500)을 충진하여 충진층(600)을 형성한다. 이때, 페이스트는 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나이거나, 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나 이상을 포함하는 합금 혹은 혼합물인 것을 일례로 한다.In the filling of the via hole 200 ( S600 ), the filling layer 600 is formed by filling the metal hole 500 formed in the via hole 200 by printing a paste. In this case, the paste is one of copper (Cu), silver (Ag), tin (Sn), indium (In), nickel (Ni) and chromium (Cr), or copper (Cu), silver (Ag), tin (Sn) ), indium (In), nickel (Ni), and an alloy or mixture containing one or more of chromium (Cr) as an example.

비아 홀(200) 충진 단계(S600)는 세라믹과의 열수축률 차이에 의한 잔류응력을 감소시키고, 충진물과 세라믹과의 열팽창(열수축) 차이를 완화하면서 높은 열전도성을 유지하기 위해 첨가제가 첨가된 페이스트를 인쇄하여 비아 홀(200)에 형성된 금속 홀(500)을 충진하여 충진층(600)을 형성할 수도 있다. 이때, 첨가제는 텅스텐(W), 몰리브덴(Mo), 탄화규소(SiC), 질화알루미늄(AlN), 다이아몬드, 알루미나(Al2O3), 질화규소(Si3N4), 규소(Si), 질화붕소(BN) 및 산화베릴륨(BeO) 중 적어도 하나를 포함하는 것을 일례로 한다.The filling step (S600) of the via hole 200 reduces the residual stress caused by the difference in thermal contraction rate with the ceramic, and alleviates the difference in thermal expansion (thermal shrinkage) between the filler and the ceramic, while maintaining high thermal conductivity. The filling layer 600 may be formed by printing the metal hole 500 formed in the via hole 200 . At this time, the additive is tungsten (W), molybdenum (Mo), silicon carbide (SiC), aluminum nitride (AlN), diamond, alumina (Al2O3), silicon nitride (Si3N4), silicon (Si), boron nitride (BN) and oxide For example, containing at least one of beryllium (BeO).

비아 홀(200) 충진 단계(S600)는 비아 홀(200)에 형성된 금속 홀(500)에 페이스트가 충진된 상태에서 고온으로 열처리하여 페이스트에 포함된 바인더(Binder)를 제거하고, 소결 또는 용융한 후 냉각하여 충진층(600)을 형성한다. 이때, 열처리 조건은 대략 1200℃ 이하의 온도와, 불활성 분위기 및 진공 분위기 중 하나의 분위기인 것을 일례로 한다. 여기서, 열처리 조건은 페이스트의 종류에 따라 변경될 수 있으며, 열처리를 수행하지 않을 수도 있다.In the via hole 200 filling step (S600), the metal hole 500 formed in the via hole 200 is heat treated at a high temperature in a state in which the paste is filled to remove the binder included in the paste, and sintered or melted. After cooling, the filling layer 600 is formed. In this case, the heat treatment conditions are an example of a temperature of about 1200° C. or less and one of an inert atmosphere and a vacuum atmosphere. Here, the heat treatment conditions may be changed depending on the type of paste, and heat treatment may not be performed.

이처럼, 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 도금을 통해 비아 홀(200) 내부에 금속 홀(500)을 형성하고, 금속 홀(500) 내부에 페이스트를 채워 충진층(600)을 형성하여 비아 홀(200)을 충진함으로써, 도금으로 비아 홀(200)을 완전히 채우는 종래의 세라믹 기판 제조 방법에 비해 비아 홀(200)의 직경 증가에 따른 충진 비용 증가를 최소화할 수 있다.As such, in the method of manufacturing a ceramic substrate according to an embodiment of the present invention, a metal hole 500 is formed in the via hole 200 through plating, and a paste is filled in the metal hole 500 to form the filling layer 600 . Thus, by filling the via hole 200 , it is possible to minimize an increase in filling cost due to an increase in the diameter of the via hole 200 compared to the conventional method of manufacturing a ceramic substrate that completely fills the via hole 200 by plating.

평탄화 단계(S700)는 세라믹 기판의 표면을 연마하여 평탄화한다. 즉, 평탄화 단계(S700)는 비아 홀(200)의 충진시 형성된 도금층(400) 및 충진층(600)의 표면을 연마하여 베이스 기재(100)를 평탄화한다.In the planarization step ( S700 ), the surface of the ceramic substrate is polished and planarized. That is, in the planarization step S700 , the base substrate 100 is planarized by polishing the surfaces of the plating layer 400 and the filling layer 600 formed when the via hole 200 is filled.

한편, 도 3을 참조하면, 본 발명의 실시예에 따른 세라믹 기판 제조 방법은 평탄화 단계(S700) 이전에 도금층의 두께를 맞추기 위한 평탄화층 형성 단계(S650)을 더 포함할 수 있다.Meanwhile, referring to FIG. 3 , the method of manufacturing a ceramic substrate according to an embodiment of the present invention may further include a planarization layer forming step ( S650 ) for matching the thickness of the plating layer before the planarization step ( S700 ).

평탄화층 형성 단계(S650)는 세라믹 기판의 표면에 전기도금을 통해 평탄화층(미도시)을 형성한다. 즉, 평탄화층 형성 단계(S650)는 원하는 도금층(400)의 두께를 맞추기 위해 전기도금을 통해 세라믹 기판의 표면에 평탄화층을 형성한다.In the planarization layer forming step ( S650 ), a planarization layer (not shown) is formed on the surface of the ceramic substrate through electroplating. That is, in the planarization layer forming step ( S650 ), a planarization layer is formed on the surface of the ceramic substrate through electroplating to match the desired thickness of the plating layer 400 .

평탄화층 형성 단계(S650)에서는 구리(Cu), 니켈(Ni), 주석(Sn), 은(Ag), 금(Au) 중 선택된 하나의 금속, 또는 구리(Cu), 니켈(Ni), 주석(Sn), 은(Ag), 금(Au) 중 하나 이상을 포함하는 합금을 이용하여 평탄화층(미도시)을 형성한다. 이때, 평탄화층 형성 단계(S650)에서는 2층 이상의 다층 도금을 통해 평탄화층(미도시)을 형성할 수도 있다.In the planarization layer forming step S650, one metal selected from copper (Cu), nickel (Ni), tin (Sn), silver (Ag), and gold (Au), or copper (Cu), nickel (Ni), or tin A planarization layer (not shown) is formed using an alloy including at least one of (Sn), silver (Ag), and gold (Au). In this case, in the planarization layer forming step ( S650 ), a planarization layer (not shown) may be formed through multi-layer plating of two or more layers.

한편, 도 4를 참조하면, 본 발명의 실시예에 따른 세라믹 기판 제조 방법은 평탄화 단계(S700) 이후에 도금층의 두께를 맞추기 위한 평탄화층 형성 단계(S720) 및 평탄화층을 연마하는 단계(S740)를 더 포함할 수 있다.Meanwhile, referring to FIG. 4 , in the method of manufacturing a ceramic substrate according to an embodiment of the present invention, after the planarization step ( S700 ), the planarization layer forming step ( S720 ) and polishing the planarization layer to match the thickness of the plating layer ( S740 ) may further include.

평탄화층 형성 단계(S720)는 세라믹 기판의 표면을 연마한 후에 전기도금을 통해 평탄화층(미도시)을 형성한다. 즉, 평탄화층 형성 단계(S720)는 원하는 도금층(400)의 두께를 맞추기 위해 전기도금을 통해 세라믹 기판의 표면에 평탄화층을 형성한다.In the planarization layer forming step ( S720 ), a planarization layer (not shown) is formed through electroplating after the surface of the ceramic substrate is polished. That is, in the planarization layer forming step S720 , a planarization layer is formed on the surface of the ceramic substrate through electroplating to match the desired thickness of the plating layer 400 .

이때, 평탄화층 형성 단계(S720)에서는 구리(Cu), 니켈(Ni), 주석(Sn), 은(Ag), 금(Au) 중 선택된 하나의 금속, 또는 구리(Cu), 니켈(Ni), 주석(Sn), 은(Ag), 금(Au) 중 하나 이상을 포함하는 합금을 이용하여 평탄화층(미도시)을 형성한다. 이때, 평탄화층 형성 단계(S720)에서는 2층 이상의 다층 도금을 통해 평탄화층(미도시)을 형성할 수도 있다.In this case, in the planarization layer forming step S720 , one metal selected from copper (Cu), nickel (Ni), tin (Sn), silver (Ag), and gold (Au), or copper (Cu), nickel (Ni) A planarization layer (not shown) is formed using an alloy including at least one of , tin (Sn), silver (Ag), and gold (Au). In this case, in the planarization layer forming step ( S720 ), a planarization layer (not shown) may be formed through multi-layer plating of two or more layers.

평탄화층을 연마하는 단계(S740)는 평탄화층의 표면을 연마한다. 즉, 평탄화층을 연마하는 단계(S740)는 세라믹 기판의 표면 평탄도를 향상시키기 위해 평탄화층의 표면을 연마한다.In the step of polishing the planarization layer ( S740 ), the surface of the planarization layer is polished. That is, in the step of polishing the planarization layer ( S740 ), the surface of the planarization layer is polished to improve the surface flatness of the ceramic substrate.

에칭 단계(S800)는 세라믹 기판의 표면에 식각하여 소정 형상의 회로 패턴을 형성한다. 즉, 에칭 단계(S800)는 세라믹 기판의 표면에 포토레지스트층(700)을 형성(S820)하고, 시드층(300) 및 도금층(400) 중 적어도 하나를 일부 식각한 후 포토레지스트층(700)을 제거(S840)하여 소정 형상의 회로 패턴을 형성한다.In the etching step ( S800 ), a circuit pattern having a predetermined shape is formed by etching the surface of the ceramic substrate. That is, in the etching step ( S800 ), the photoresist layer 700 is formed on the surface of the ceramic substrate ( S820 ), at least one of the seed layer 300 and the plating layer 400 is partially etched, and then the photoresist layer 700 . is removed (S840) to form a circuit pattern of a predetermined shape.

금속층(800) 형성 단계(S900)는 회로 패턴의 표면에 금속층(800)을 형성한다. 즉, 금속층(800) 형성 단계(S900)는 도금 공정 또는 증착 공정을 통해 반도체 소자와 세라믹 기판의 접합을 용이하게 해주는 물질을 회로 패턴(즉, 도금층(400) 및 충진층(600))의 표면에 도금하여 금속층(800)을 형성한다. 이때, 금속층(800) 형성 단계(S900)는 베이스 기재(100)의 상면 및 하면으로 노출된 도금층(400)의 표면 및 충진층(600)의 표면에 금속층(800)을 형성한다.In the step of forming the metal layer 800 ( S900 ), the metal layer 800 is formed on the surface of the circuit pattern. That is, in the metal layer 800 forming step ( S900 ), a material that facilitates bonding of a semiconductor device and a ceramic substrate through a plating process or a deposition process is applied to the surface of the circuit pattern (ie, the plating layer 400 and the filling layer 600 ). to form a metal layer 800 by plating. In this case, in the metal layer 800 forming step ( S900 ), the metal layer 800 is formed on the surface of the plating layer 400 exposed to the upper and lower surfaces of the base substrate 100 and the surface of the filling layer 600 .

금속층(800)과 충진층(600) 사이에는 다른 도금층(미도시)가 배치될 수 있다. 즉, 도금층(800)의 두께가 필요한 전극의 두께보다 얇은 경우 비아 홀(200)를 충진 한 후 다시 한번 도금을 할 수도 있으며 이 경우 금속층(800)이 충진층(600)과 직접 접촉하지 않는다. 이에, 도금층(800)과 충진층(600)의 상면은 일치하지 않을 수도 있다.Another plating layer (not shown) may be disposed between the metal layer 800 and the filling layer 600 . That is, if the thickness of the plating layer 800 is thinner than the thickness of the required electrode, plating may be performed again after filling the via hole 200 . In this case, the metal layer 800 does not directly contact the filling layer 600 . Accordingly, the top surfaces of the plating layer 800 and the filling layer 600 may not coincide with each other.

여기서, 도 2에서는 금속층(800)이 회로 패턴의 일면(즉, 상면 또는 하면)에만 형성되는 것으로 도시하였으나, 도금 또는 증착 공정에서 회로 패턴의 측면에 형성될 수도 있다.Here, although the metal layer 800 is shown to be formed only on one surface (ie, the upper surface or the lower surface) of the circuit pattern in FIG. 2 , it may be formed on the side surface of the circuit pattern in a plating or deposition process.

여기서, 금속층(800) 형성 단계(S900)는 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나이거나, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나 이상을 포함한 합금인 것을 일례로 한다. 이때, 금속층(800)은 니켈 및 금(Ni/Au), 니켈 및 은(Ni/Ag), 금 및 주석(Au/Sn) 등의 합금일 수도 있다. Here, the metal layer 800 forming step (S900) is one selected from copper (Cu), nickel (Ni), gold (Au), silver (Ag) palladium (Pd) and tin (Sn), or copper (Cu), An alloy containing at least one selected from nickel (Ni), gold (Au), silver (Ag), palladium (Pd), and tin (Sn) is an example. In this case, the metal layer 800 may be an alloy such as nickel and gold (Ni/Au), nickel and silver (Ni/Ag), or gold and tin (Au/Sn).

금속층(800) 형성 단계(S900)는 다층(즉, 2층 이상)으로 구성된 금속층(800)을 형성할 수 있다. 이때, 금속층(800)의 각 층은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나일 수 있으며, 인접한 층은 서로 다른 재질로 형성될 수 있다.The metal layer 800 forming step ( S900 ) may form the metal layer 800 composed of multiple layers (ie, two or more layers). In this case, each layer of the metal layer 800 may be one selected from copper (Cu), nickel (Ni), gold (Au), silver (Ag), palladium (Pd), and tin (Sn), and adjacent layers are different from each other. It may be formed of a material.

일례로, 금속층(800)이 2층으로 구성된 경우, 첫번째 층은 니켈(Ni)를 포함하는 금속이고, 두번째 층은 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나의 금속일 수 있다.For example, when the metal layer 800 is composed of two layers, the first layer is a metal including nickel (Ni), and the second layer is selected from among gold (Au), silver (Ag), palladium (Pd), and tin (Sn). It may be a single metal.

다른 일례로, 금속층(800)이 3층으로 구성된 경우, 첫번째 층은 니켈(Ni)를 포함하는 금속이고, 두번째 층은 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 하나를 포함하는 금속이고, 세번째 층은 금(Au), 은(Ag) 및 주석(Sn) 중 하나를 포함하는 금속일 수 있다.As another example, when the metal layer 800 consists of three layers, the first layer is a metal including nickel (Ni), and the second layer is gold (Au), silver (Ag), palladium (Pd), and tin (Sn). It is a metal including one, and the third layer may be a metal including one of gold (Au), silver (Ag), and tin (Sn).

이처럼, 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 비아 홀(200)의 상단부가 평탄하고, 비아 홀(200)의 내부에 액체를 포함하는 결함이 없기 때문에 비아 홀(200) 상부에 직접 반도체 칩을 실장할 수 있고, 비아 홀(200)을 통해 직접 열방출이 가능하여 방열특성을 최대화할 수 있다.As such, in the method of manufacturing a ceramic substrate according to an embodiment of the present invention, since the upper end of the via hole 200 is flat and there is no defect including liquid in the via hole 200 , the semiconductor is directly placed on the via hole 200 . A chip can be mounted, and heat can be directly dissipated through the via hole 200 , thereby maximizing heat dissipation characteristics.

상술한 바와 같이, 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은 비아 홀(200) 전체를 도금으로 채우지 않고, 비아 홀(200)의 표면만 도금한 뒤 페이스트를 사용해 나머지를 채우므로 도금 비용이 절감된다. 즉, 세라믹 기판 제조 방법은 페이스트 충진시 스크린 인쇄 공정과 같은 저비용 공정을 적용할 수 있어 전체적인 비아 홀(200) 충진 비용이 종래와 동등한 수준으로 유지할 수 있으며, 비아 홀(200)의 크기가 증가시에는 종래의 세라믹 기판 제조 방법에 비해 제조 비용이 감소한다.As described above, in the method of manufacturing a ceramic substrate according to an embodiment of the present invention, the plating cost is reduced because the entire via hole 200 is not filled with plating, but only the surface of the via hole 200 is plated and the remainder is filled using paste. savings are made That is, the ceramic substrate manufacturing method can apply a low-cost process such as a screen printing process when filling the paste, so that the overall cost of filling the via hole 200 can be maintained at the same level as in the prior art, and when the size of the via hole 200 increases, In comparison with the conventional ceramic substrate manufacturing method, the manufacturing cost is reduced.

또한, 세라믹 기판 제조 방법은 소성전인 그린 시트 상태에서 비아 홀(200)을 형성함으로써, 비아 홀(200)의 직경이 증가하더라도 가공비의 변동이 없어 비아 홀(200)의 크기를 필요에 따라 쉽게 조절할 수 있다.In addition, in the ceramic substrate manufacturing method, since the via hole 200 is formed in the green sheet state before firing, there is no change in the processing cost even if the diameter of the via hole 200 increases, so that the size of the via hole 200 can be easily adjusted as needed. can

또한, 세라믹 기판 제조 방법은 소성전인 그린 시트 상태에서 비아 홀(200)을 형성함으로써, 비아 홀(200) 형성 후 잔류물과 베이스 기재(100)에 국부적인 결함(균열)이 발생하지 않는다.In addition, in the ceramic substrate manufacturing method, local defects (cracks) do not occur in residues and the base substrate 100 after the via holes 200 are formed by forming the via holes 200 in the green sheet state before firing.

즉, 세라믹 기판 제조 방법은 비아 홀(200)의 충진시 필요한 두께만큼만 도금 공정으로 충진하여 중심부분이 뚫려 있는 상태이므로, 종래의 세라믹 기판 제조 방법과는 달리 비아 홀(200) 내부에 도금액이 잔류하는 결함이 발생하지 않는다.That is, in the ceramic substrate manufacturing method, the plating solution remains inside the via hole 200 , unlike the conventional ceramic substrate manufacturing method, because the central portion is opened by filling only the required thickness during the filling of the via hole 200 through the plating process. no defects occur.

또한, 세라믹 기판 제조 방법은 비아 홀(200)의 도금 후 나머지 영역에는 페이스트를 채운 후에 열처리 공정을 수행하기 때문에, 도금액이 일부 잔류하더라도 열처리를 통해 제거할 수 있다.In addition, in the ceramic substrate manufacturing method, since a heat treatment process is performed after filling the remaining area with a paste after plating of the via hole 200 , even if a portion of the plating solution remains, it can be removed through heat treatment.

또한, 세라믹 기판 제조 방법은 제조 비용의 증가 없이 비아 홀(200)을 크기를 증가시킴으로써, 종래의 세라믹 기판 제조 방법 비해 세라믹 기판의 방열특성을 증가시킬 수 있다.In addition, the ceramic substrate manufacturing method increases the size of the via hole 200 without increasing the manufacturing cost, thereby increasing the heat dissipation characteristics of the ceramic substrate compared to the conventional ceramic substrate manufacturing method.

또한, 세라믹 기판 제조 방법은 연마 공정을 통해 비아 홀(200)의 표면을 평탄화함으로써, 내부 결함(예를 들면, 도금액 등의 액체 잔류 결함)이 없기 때문에 비아 홀(200)의 상단부에 반도체 칩을 실장하여 방열 특성을 최대화할 수 있다.In addition, in the ceramic substrate manufacturing method, since the surface of the via hole 200 is planarized through a polishing process, there is no internal defect (eg, a liquid residual defect such as a plating solution), so that a semiconductor chip is placed at the upper end of the via hole 200 . It is possible to maximize the heat dissipation characteristics by mounting.

도 5를 참조하면, 본 발명의 실시 예에 따른 세라믹 기판은 세라믹 재질의 베이스 기재(100)를 포함한다.Referring to FIG. 5 , a ceramic substrate according to an embodiment of the present invention includes a base substrate 100 made of a ceramic material.

베이스 기재(100)는 소정 두께를 갖는 세라믹 재질로, 산화물인 알루미나(Al2O3) 및 산화지르코늄(ZrO2) 중 적어도 하나가 포함된 세라믹 기판이거나, 질화물인 질화알루미늄(AlN) 및 질화규소(Si3N4) 중 적어도 하나가 포함된 세라믹 기판인 것을 일례로 한다. 이때, 베이스 기재(100)는 반도체 전력 모듈 등에 사용 가능한 세라믹 소재로 변형 실시 가능함을 밝혀둔다.The base substrate 100 is a ceramic material having a predetermined thickness, and is a ceramic substrate including at least one of oxides of alumina (Al2O3) and zirconium oxide (ZrO2), or at least of nitrides of aluminum nitride (AlN) and silicon nitride (Si3N4). As an example, a ceramic substrate including one. At this time, it is revealed that the base substrate 100 can be transformed into a ceramic material that can be used in a semiconductor power module or the like.

베이스 기재(100)는 비아 홀(200)이 형성된다. 이때, 베이스 기재(100)는 그린 시트 상태에서 비아 홀(200)을 형성한 후 소성하여 형성되거나, 그린 시트를 소성한 후 비아 홀(200)을 형성하여 제조될 수 있다. 여기서, 비아 홀(200)은 내벽면에 형성된 도금층(400), 및 도금층(400)에 의해 비아 홀(200) 내부에 형성된 금속 홀(500)에 형성된 충진층(600)에 의해 충진된다.The base substrate 100 has a via hole 200 formed therein. In this case, the base substrate 100 may be formed by forming the via hole 200 in the green sheet state and then firing, or may be manufactured by firing the green sheet and then forming the via hole 200 . Here, the via hole 200 is filled by the plating layer 400 formed on the inner wall surface and the filling layer 600 formed in the metal hole 500 formed in the via hole 200 by the plating layer 400 .

베이스 기재(100)의 상면 및 하면에는 소정 형상의 회로 패턴이 형성된다. 이때, 회로 패턴은 베이스 기재 상에 형성된 시드층(300), 시드층 상에 형성된 도금층(400), 도금층의 일면에 형성된 금속층(500)을 포함한다.A circuit pattern having a predetermined shape is formed on the upper and lower surfaces of the base substrate 100 . In this case, the circuit pattern includes a seed layer 300 formed on the base substrate, a plating layer 400 formed on the seed layer, and a metal layer 500 formed on one surface of the plating layer.

시드층(300)은 베이스 기재(100)의 표면 및 비아 홀(200)의 내벽면에 형성된다. 이때, 시드층(300)은 세라믹 기판과의 결합력이 우수한 티타늄(Ti), 구리(Cu), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 티타늄(Ti), 구리(Cu), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금인 것을 일례로 한다. 여기서, 시드층(300)은 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 선택된 하나의 증착 공정을 통해 형성된다.The seed layer 300 is formed on the surface of the base substrate 100 and the inner wall surface of the via hole 200 . In this case, the seed layer 300 is one selected from titanium (Ti), copper (Cu), chromium (Cr), and zirconium (Zr) having excellent bonding strength with the ceramic substrate, or titanium (Ti), copper (Cu), or chromium. As an example, an alloy containing at least one of (Cr) and zirconium (Zr). Here, the seed layer 300 is formed through one deposition process selected from evaporation, e-beam deposition, laser deposition, sputtering, and arc ion plating. .

시드층(300)은 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금을 코팅한 후 구리(Cu)를 코팅하여 형성될 수도 있다.The seed layer 300 is one selected from titanium (Ti), chromium (Cr) and zirconium (Zr), or after coating an alloy including one or more of titanium (Ti), chromium (Cr) and zirconium (Zr). It may be formed by coating copper (Cu).

시드층(300)의 일면에는 도금층(400)이 형성된다. 즉, 도금층(400)은 시드층(300) 상에 형성되되, 베이스 기재(100)의 표면 및 비아 홀(200)의 내벽면에 배치된다. 이때, 도금층(400)은 구리(Cu), 니켈(Ni) 또는 은(Ag)인 것을 일례로 하며, 전기 도금 공정을 통해 시드층(300) 상에 형성된다. 여기서, 도금층(400)은 소정의 두께로 형성되어 비아 홀(200)의 내부에서 금속 홀(500)을 형성한다. 도금층(400)은 상면(또는 하면)이 평탄화되어 충진층(600)의 상면(또는 하면)과 일치하는 경우도 있다.A plating layer 400 is formed on one surface of the seed layer 300 . That is, the plating layer 400 is formed on the seed layer 300 , and is disposed on the surface of the base substrate 100 and the inner wall surface of the via hole 200 . In this case, the plating layer 400 is made of copper (Cu), nickel (Ni), or silver (Ag) as an example, and is formed on the seed layer 300 through an electroplating process. Here, the plating layer 400 is formed to a predetermined thickness to form the metal hole 500 in the via hole 200 . In some cases, the upper surface (or lower surface) of the plating layer 400 is planarized to coincide with the upper surface (or lower surface) of the filling layer 600 .

금속층(800)은 도금층(400)의 일면에 형성된다. 이때, 금속층(800)은 도금 공정 또는 증착 공정을 통해 전도성 물질을 도금층(400)의 표면에 도금하여 형성된다. 이때, 금속층(800)은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 및 주석(Sn) 중 선택된 하나이거나, 니켈 및 금(Ni/Au), 니켈 및 은(Ni/Ag), 금 및 주석(Au/Sn) 니켈, 팔라듐 및 금(Ni/Pd/Au)등의 다층 합금인 것을 일례로 한다.The metal layer 800 is formed on one surface of the plating layer 400 . In this case, the metal layer 800 is formed by plating a conductive material on the surface of the plating layer 400 through a plating process or a deposition process. In this case, the metal layer 800 is one selected from copper (Cu), nickel (Ni), gold (Au), silver (Ag), and tin (Sn), or nickel and gold (Ni/Au), nickel and silver (Ni). /Ag), gold and tin (Au/Sn), nickel, palladium, and multilayer alloys of gold (Ni/Pd/Au) are taken as an example.

베이스 기재(100)의 비아 홀(200) 상부 및 하부에 형성된 회로 패턴은 충진층(600)에 의에 전기적으로 연결된다.The circuit patterns formed on the upper and lower portions of the via hole 200 of the base substrate 100 are electrically connected to the filling layer 600 .

충진층(600)은 도금층(400)에 의해 비아 홀(200) 내에 형성된 금속 홀(500) 내부에 형성된다. 이때, 충진층(600)은 비아 홀(200)의 상단부 및 하단부에 배치된 금속층(800)들을 전기적으로 연결한다. 여기서, 여기서, 충진층(600)은 상면(또는 하면)이 평탄화되어 도금층(400)의 상면(또는 하면)과 일치할 수도 있다.The filling layer 600 is formed in the metal hole 500 formed in the via hole 200 by the plating layer 400 . In this case, the filling layer 600 electrically connects the metal layers 800 disposed at the upper end and the lower end of the via hole 200 . Here, the upper surface (or lower surface) of the filling layer 600 may be planarized to coincide with the upper surface (or lower surface) of the plating layer 400 .

충진층(600)은 인쇄 공정을 통해 비아 홀(200)에 형성된 금속 홀(500)의 내부에 페이스트가 충진된 후 열 처리되어 형성된다. 이때, 페이스트는 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나이거나, 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나 이상을 포함하는 합금 혹은 혼합물인 것을 일례로 한다.The filling layer 600 is formed by heat-treating after the paste is filled in the metal hole 500 formed in the via hole 200 through a printing process. In this case, the paste is one of copper (Cu), silver (Ag), tin (Sn), indium (In), nickel (Ni) and chromium (Cr), or copper (Cu), silver (Ag), tin (Sn) ), indium (In), nickel (Ni), and an alloy or mixture containing at least one of chromium (Cr) is an example.

여기서, 페이스트는 텅스텐(W), 몰리브덴(Mo), 탄화규소(SiC), 질화알루미늄(AlN), 다이아몬드, 질화붕소(BN) 및 산화베릴륨(BeO) 중 선택된 하나이거나, 텅스텐(W), 몰리브덴(Mo), 탄화규소(SiC), 질화알루미늄(AlN), 다이아몬드, 질화붕소(BN) 및 산화베릴륨(BeO) 중 적어도 하나를 포함하는 첨가제를 더 포함할 수도 있다.Here, the paste is one selected from tungsten (W), molybdenum (Mo), silicon carbide (SiC), aluminum nitride (AlN), diamond, boron nitride (BN), and beryllium oxide (BeO), or tungsten (W), molybdenum An additive including at least one of (Mo), silicon carbide (SiC), aluminum nitride (AlN), diamond, boron nitride (BN), and beryllium oxide (BeO) may be further included.

본 발명의 실시예에 따른 반도체 패키지는 세라믹 기판 및 반도체 소자를 포함한다.A semiconductor package according to an embodiment of the present invention includes a ceramic substrate and a semiconductor device.

반도체 소자는 방열이 필요한 LED(Light emitting diode) 소자, 레이저 소자, 고주파 통신용 소자 및 파워반도체 소자 중 적어도 하나를 포함하는 것을 일례로 한다. 이때, 반도체 소자는 세라믹 기판의 비아 홀 상부에 형성된 회로 패턴에 배치된다. 물론, 반도체 소자는 비아 홀이 형성되지 않은 회로 패턴에 배치될 수도 있다.For example, the semiconductor device includes at least one of a light emitting diode (LED) device that requires heat dissipation, a laser device, a device for high frequency communication, and a power semiconductor device. In this case, the semiconductor device is disposed on the circuit pattern formed on the via hole of the ceramic substrate. Of course, the semiconductor device may be disposed in a circuit pattern in which via holes are not formed.

이상에서 본 발명에 따른 바람직한 실시 예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형 예 및 수정 예를 실시할 수 있을 것으로 이해된다.Although the preferred embodiment according to the present invention has been described above, it can be modified in various forms, and those of ordinary skill in the art can make various modifications and modifications without departing from the scope of the claims of the present invention. It is understood that it can be implemented.

100: 베이스 기재 200: 비아 홀
300: 시드층 400: 도금층
500: 금속 홀 600: 충진층
700: 포토레지스트층 800: 금속층100: base material 200: via hole
300: seed layer 400: plating layer
500: metal hole 600: filling layer
700: photoresist layer 800: metal layer

Claims (21)

세라믹 재질의 소성 전 그린 시트 상태의 베이스 기재를 준비하는 단계;
소성 전 그린 시트 상태의 상기 베이스 기재에 비아 홀을 형성하는 단계;
상기 비아 홀이 형성된 상기 베이스 기재를 소성하는 단계;
상기 베이스 기재의 상면 및 하면과 상기 비아 홀의 내벽면에 도금층을 형성하는 단계;
상기 도금층에 의해 상기 비아 홀의 내부에 형성된 금속 홀에 충진층을 형성하는 단계;
상기 베이스 기재의 상면 및 하면에 형성된 도금층 및 충진충 중 적어도 하나를 에칭하여 회로 패턴을 형성하는 단계; 및
상기 회로 패턴에 금속층을 형성하는 단계를 포함하는 세라믹 기판 제조 방법.preparing a base substrate in a green sheet state before firing of a ceramic material;
forming a via hole in the base substrate in a green sheet state before firing;
sintering the base substrate in which the via hole is formed;
forming a plating layer on the upper and lower surfaces of the base substrate and the inner wall surface of the via hole;
forming a filling layer in the metal hole formed in the via hole by the plating layer;
forming a circuit pattern by etching at least one of a plating layer and a filler formed on the upper and lower surfaces of the base substrate; and
and forming a metal layer on the circuit pattern. 삭제delete 제1항에 있어서,
상기 베이스 기재는 알루미나(Al2O3), 산화지르코늄(ZrO2), 질화알루미늄(AlN) 및 질화규소(Si3N4) 중 하나 이상을 포함한 세라믹 재질인 세라믹 기판 제조 방법.According to claim 1,
The base substrate is a ceramic material comprising at least one of alumina (Al2O3), zirconium oxide (ZrO2), aluminum nitride (AlN), and silicon nitride (Si3N4). 삭제delete 제1항에 있어서,
상기 비아 홀을 형성하는 단계에서는,
레이저 드릴 공정, 펀칭 공정 및 샌드 블라스팅 공정 중 선택된 하나의 공정으로 비아 홀을 형성하는 세라믹 기판 제조 방법.According to claim 1,
In the step of forming the via hole,
A method of manufacturing a ceramic substrate for forming a via hole by using one selected from a laser drilling process, a punching process, and a sand blasting process. 제1항에 있어서,
상기 도금층을 형성하는 단계 이전에 타깃 재료를 상기 베이스 기재의 상면 및 하면과 상기 비아 홀의 내벽면에 증착하여 시드층을 형성하는 단계를 더 포함하고,
상기 타깃 재료는 구리(Cu), 티타늄(Ti), 니켈(Ni), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 구리(Cu), 티타늄(Ti), 니켈(Ni), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금인 세라믹 기판 제조 방법.According to claim 1,
Forming a seed layer by depositing a target material on the upper and lower surfaces of the base substrate and the inner wall surface of the via hole before forming the plating layer;
The target material is one selected from copper (Cu), titanium (Ti), nickel (Ni), chromium (Cr) and zirconium (Zr), or copper (Cu), titanium (Ti), nickel (Ni), chromium ( Cr) and a method of manufacturing a ceramic substrate which is an alloy comprising at least one of zirconium (Zr). 제6항에 있어서,
상기 시드층은 2층 이상으로 구성되고,
상기 베이스 기재에 접하는 첫번째 층은 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 선택된 하나이거나, 티타늄(Ti), 크롬(Cr) 및 지르코늄(Zr) 중 하나 이상을 포함하는 합금인 세라믹 기판 제조 방법.7. The method of claim 6,
The seed layer is composed of two or more layers,
The first layer in contact with the base substrate is one selected from titanium (Ti), chromium (Cr) and zirconium (Zr), or an alloy containing one or more of titanium (Ti), chromium (Cr), and zirconium (Zr). Substrate manufacturing method. 제1항에 있어서,
상기 도금층을 형성하는 단계에서는 상기 비아 홀의 내벽면에 설정 두께로 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 선택된 하나 또는 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 하나 이상을 포함하는 합금을 도금하여 상기 비아 홀의 내부에 금속 홀을 형성하는 세라믹 기판 제조 방법.According to claim 1,
In the forming of the plating layer, one selected from copper (Cu), nickel (Ni), and tin (Sn) or one of copper (Cu), nickel (Ni) and tin (Sn) to a predetermined thickness on the inner wall surface of the via hole A method of manufacturing a ceramic substrate to form a metal hole in the via hole by plating an alloy containing the above. 제1항에 있어서,
상기 충진층을 형성하는 단계에서는 스크린 인쇄 공정을 통해 상기 금속 홀에 페이스트를 충진하여 충진층을 형성하되,
상기 페이스트는 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나이거나, 구리(Cu), 은(Ag), 주석(Sn), 인듐(In), 니켈(Ni) 및 크롬(Cr) 중 하나 이상을 포함하는 합금 또는 혼합물인 세라믹 기판 제조 방법.According to claim 1,
In the step of forming the filling layer, the filling layer is formed by filling the metal hole with a paste through a screen printing process,
The paste may be one of copper (Cu), silver (Ag), tin (Sn), indium (In), nickel (Ni) and chromium (Cr), or copper (Cu), silver (Ag), or tin (Sn). , Indium (In), nickel (Ni), and a method of manufacturing a ceramic substrate which is an alloy or a mixture comprising at least one of chromium (Cr). 제9항에 있어서,
상기 충진층을 형성하는 단계에서는 첨가제가 첨가된 페이스트를 충진하여 충진층을 형성하되,
상기 첨가제는 텅스텐(W), 몰리브덴(Mo), 탄화규소(SiC), 질화알루미늄(AlN), 다이아몬드, 산화규소(SiO2), 알루미나(Al2O3), 질화규소(Si3N4), 규소(Si), 질화붕소(BN) 및 산화베릴륨(BeO) 중 적어도 하나를 포함한 세라믹 기판 제조 방법.10. The method of claim 9,
In the step of forming the filling layer, the filling layer is formed by filling the additive-added paste,
The additive is tungsten (W), molybdenum (Mo), silicon carbide (SiC), aluminum nitride (AlN), diamond, silicon oxide (SiO2), alumina (Al2O3), silicon nitride (Si3N4), silicon (Si), boron nitride A method of manufacturing a ceramic substrate comprising at least one of (BN) and beryllium oxide (BeO). 제1항에 있어서,
상기 충진층을 형성하는 단계에서는 페이스트가 상기 금속 홀에 충진된 상태인 상기 베이스 기재를 불활성 분위기 및 진공 분위기 중 선택된 하나의 분위기에서 열처리하는 세라믹 기판 제조 방법.According to claim 1,
In the forming of the filling layer, the base substrate in which the paste is filled in the metal hole is heat-treated in one atmosphere selected from an inert atmosphere and a vacuum atmosphere. 제1항에 있어서,
상기 회로 패턴을 형성하는 단계 이전에 상기 베이스 기재의 상면 및 하면에 형성된 상기 도금층 및 충진층의 표면을 연마하여 평탄화하는 단계를 더 포함하는 세라믹 기판 제조 방법.According to claim 1,
The method of manufacturing a ceramic substrate further comprising the step of polishing and planarizing the surfaces of the plating layer and the filling layer formed on the upper and lower surfaces of the base substrate before forming the circuit pattern. 제12항에 있어서,
상기 평탄화하는 단계 이전 또는 이후에 상기 세라믹 기재에 평탄화층을 형성하는 단계를 더 포함하는 세라믹 기판 제조 방법.13. The method of claim 12,
The method of manufacturing a ceramic substrate further comprising the step of forming a planarization layer on the ceramic substrate before or after the planarization step. 제1항에 있어서,
상기 금속층을 형성하는 단계에서는 전도성 물질을 도금 또는 증착하여 상기 회로 패턴에 금속층을 형성하고,
상기 전도성 물질은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나이거나, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 팔라듐(Pd) 및 주석(Sn) 중 하나 이상을 포함한 합금인 세라믹 기판 제조 방법.According to claim 1,
In the step of forming the metal layer, a metal layer is formed on the circuit pattern by plating or depositing a conductive material,
The conductive material is one selected from copper (Cu), nickel (Ni), gold (Au), silver (Ag), palladium (Pd), and tin (Sn), or copper (Cu), nickel (Ni), gold ( Au), silver (Ag), palladium (Pd), and a method of manufacturing a ceramic substrate comprising an alloy containing at least one of tin (Sn). 제1항에 있어서,
상기 금속층은 2층 이상으로 구성되고,
상기 금속층의 각 층은 구리(Cu), 니켈(Ni), 금(Au), 은(Ag) 팔라듐(Pd) 및 주석(Sn) 중 선택된 하나로 형성되고,
상기 금속층의 각 층은 인접한 층과 다른 금속으로 형성된 세라믹 기판 제조 방법.The method of claim 1,
The metal layer is composed of two or more layers,
Each layer of the metal layer is formed of one selected from copper (Cu), nickel (Ni), gold (Au), silver (Ag), palladium (Pd), and tin (Sn),
Each layer of the metal layer is formed of a metal different from an adjacent layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170044245A 2017-04-05 2017-04-05 Ceramic substrate manufacturing method KR102357629B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170044245A KR102357629B1 (en) 2017-04-05 2017-04-05 Ceramic substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170044245A KR102357629B1 (en) 2017-04-05 2017-04-05 Ceramic substrate manufacturing method

Publications (2)

Publication Number Publication Date
KR20180113050A KR20180113050A (en) 2018-10-15
KR102357629B1 true KR102357629B1 (en) 2022-02-04

Family

ID=63865870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170044245A KR102357629B1 (en) 2017-04-05 2017-04-05 Ceramic substrate manufacturing method

Country Status (1)

Country Link
KR (1) KR102357629B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335531B1 (en) * 2019-05-17 2021-12-07 주식회사 아모센스 Ceramic substrate manufacturing method
KR102257930B1 (en) 2019-08-13 2021-05-28 삼성전기주식회사 Chip antenna
WO2022005097A1 (en) * 2020-07-01 2022-01-06 주식회사 아모센스 Power module and method for manufacturing ceramic substrate included therein
KR102210868B1 (en) * 2020-10-27 2021-02-02 (주)샘씨엔에스 Method of manufacturing ceramic substrate using photo-process
CN115172176B (en) * 2022-09-06 2023-09-22 合肥圣达电子科技实业有限公司 Ceramic substrate, preparation method thereof, microwave device and packaging shell structure of microwave device
CN116037746B (en) * 2023-02-01 2024-01-26 江苏富乐华半导体科技股份有限公司 Method for solving problem of large bubbles of copper-clad ceramic substrate sintered by chemical copper oxide sheet

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096262A (en) * 2014-11-14 2016-05-26 凸版印刷株式会社 Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
JP2017005174A (en) * 2015-06-12 2017-01-05 凸版印刷株式会社 Wiring circuit board, semiconductor device, method for manufacturing wiring circuit board, and method for manufacturing semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068593A (en) 2008-12-15 2010-06-24 (주)상아프론테크 Method for laminating copper layer on seramic board
CN104781928A (en) * 2013-01-07 2015-07-15 联合材料公司 Ceramic circuit board, semiconductor device, and method for manufacturing ceramic circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096262A (en) * 2014-11-14 2016-05-26 凸版印刷株式会社 Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
JP2017005174A (en) * 2015-06-12 2017-01-05 凸版印刷株式会社 Wiring circuit board, semiconductor device, method for manufacturing wiring circuit board, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20180113050A (en) 2018-10-15

Similar Documents

Publication Publication Date Title
KR102357629B1 (en) Ceramic substrate manufacturing method
JP5093840B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
KR101011685B1 (en) Method for manufacturing element-mounting substrate
US20050093116A1 (en) Surface mount package for a high power light emitting diode
JP6483800B2 (en) Light emitting element mounting package, light emitting device, and light emitting module
US9596747B2 (en) Wiring substrate and electronic device
CN106688091B (en) Wiring substrate, electronic device, and electronic module
JP4926789B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
US20110123931A1 (en) High-precision ceramic substrate preparation process
JP2017098494A (en) Package for mounting optical element, mother board for mounting optical element and electronic device
JP2005535108A (en) Method of manufacturing a component having a conductor configuration suitable for high frequency applications
KR100836210B1 (en) Semiconductor package and method of manufacturing thereof
KR20170049389A (en) Ceramic substrate manufacturing method and ceramic substrate
KR102360856B1 (en) Ceramic substrate and led package having the same
JP2008159969A (en) Circuit board, electronic apparatus, and method of manufacturing circuit board
JP2003124408A (en) Heat radiative substrate
JP2009194241A (en) Semiconductor element-mounted substrate and semiconductor device using the same
JP2005191065A (en) Package for housing light-emitting element and its manufacturing method
JP4638025B2 (en) Wiring board
KR20190048111A (en) Method for manufacturing double-sided ceramic substrate, double-sided ceramic substrate semiconductor package comprising this
US11810845B2 (en) Carrier, assembly comprising a substrate and a carrier, and method for producing a carrier
JP2006005252A (en) Circuit board, and method for manufacturing the same
JP2013084885A (en) Wiring substrate for probe card, and probe card using the same
KR20030046778A (en) Package structure of optical device and method of manufacturing thereof
JP3659300B2 (en) Package for storing semiconductor elements

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant