WO2019080300A1 - 一种显示设备 - Google Patents

一种显示设备

Info

Publication number
WO2019080300A1
WO2019080300A1 PCT/CN2017/116242 CN2017116242W WO2019080300A1 WO 2019080300 A1 WO2019080300 A1 WO 2019080300A1 CN 2017116242 W CN2017116242 W CN 2017116242W WO 2019080300 A1 WO2019080300 A1 WO 2019080300A1
Authority
WO
WIPO (PCT)
Prior art keywords
level
signal line
scanning signal
display device
signal
Prior art date
Application number
PCT/CN2017/116242
Other languages
English (en)
French (fr)
Inventor
单剑锋
Original Assignee
惠科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠科股份有限公司 filed Critical 惠科股份有限公司
Publication of WO2019080300A1 publication Critical patent/WO2019080300A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Definitions

  • the present application relates to a display device such as a matrix liquid crystal display (LCD) device and a display method thereof, and more particularly to a display device such as an LCD device, wherein each display pixel is provided with, for example, a thin film transistor as a switching component And its display method.
  • LCD matrix liquid crystal display
  • LCD devices are widely used as display devices for televisions, graphic displays, and the like. Among them, a considerable concern has been given to an LCD device in which each display pixel is equipped with a thin film transistor (hereinafter referred to as TFT) as a switching element, because such an LCD device does not generate even between adjacent display pixels.
  • TFT thin film transistor
  • a conventional LCD device includes an LCD panel as a main component, and a driving circuit portion, and the LCD panel is formed by sealing a liquid crystal composition between a pair of electrode substrates, and disposing the deflecting plate on an outer surface of the electrode substrate Formed on the top.
  • the TFT array substrate is formed in a matrix form of a plurality of signal lines and a plurality of scanning lines on a transparent insulating substrate, and the transparent insulating substrate may be, for example, glass.
  • a shut-off assembly is provided which is composed of a TFT connected to the pixel electrode and is provided with an alignment film covering all of the above components.
  • the reverse substrate as the other electrode substrate is laminated by the opposite electrode and the alignment film, and the reverse substrate is almost entirely made of a transparent insulating substrate, for example, a glass substrate, and as a TFT Array substrate.
  • the driving circuit portion is composed of a scanning signal line driving circuit, a signal line driving circuit and a reverse electrode driving circuit, which are respectively connected to the scanning line, the signal line and the opposite electrode of the panel.
  • the control circuit is a circuit for controlling the signal line drive circuit and the scan signal line drive circuit.
  • a plurality of parasitic capacitances include a cross capacitance generated at an intersection of a scanning signal line and a signal line. Therefore, the scanning signal lines constitute a signal delayed transmission path.
  • the level shift of the pixel potential due to the parasitic capacitance inside the panel is uneven in the entire display plane, and since the LCD device has a large screen and becomes higher in definition, it becomes More difficult to ignore. Therefore, the generality of the bias reverse level The solution cannot absorb the difference in level shift across the entire display plane and thus does not perform optimal AC drive with respect to each pixel. Therefore, defects such as flickering and aging residual images due to the application of the alternating component are caused.
  • the technical problem to be solved by the present application is to provide a display device capable of sufficiently suppressing the occurrence of flicker or the like due to fluctuations in pixel potential, and achieving high definition and high performance.
  • An embodiment of the present application provides a display device including a plurality of pixels arranged in a matrix, an image signal line for providing a data signal to the plurality of pixels, and a scan signal intersecting the image signal line.
  • a gate driving circuit that outputs a scan signal to the scan signal line and outputs a scan signal to drive the scan signal line; and a control circuit that controls the gate drive circuit by a control signal, the control The signal has a waveform level of a period accompanying the level change; wherein the start of at least one of the scan periods of the scan signal, the level of the scan signal rises, and the curvature of the convex parabola from the first level Tilting to a second level, at the end of the at least one of the scanning periods, the level of the scan signal drops, and ramps down from the second level to the first level in a non-perpendicular manner.
  • control circuit changes a portion of the change between the second level and the first level of the scan signal by inputting the control signal to the gate drive circuit.
  • the number of the image signal lines is the same as the number of the scanning signal lines.
  • the plurality of data signals are synchronously provided to the plurality of pixels through a plurality of the image signal lines, respectively.
  • the gate driving circuit synchronously outputs a plurality of the scan signals to synchronously drive a plurality of the scan signal lines.
  • the display device further includes a reverse electrode driving circuit, and the pixel capacitor and the auxiliary capacitor in the pixel are connected in parallel to a reverse potential of the reverse electrode driving circuit.
  • the gate driving circuit includes a shift register portion composed of a plurality of flip-flop cascades, and a selection switch that is respectively turned on or off according to outputs of the plurality of flip-flops.
  • the number of the shift register portions is the same as the number of the selection switches.
  • a plurality of gate enable signals are sequentially transmitted through the plurality of flip-flops, and sequentially output to the plurality of selection switches to sequentially close the plurality of The choice is crucial.
  • control circuit further includes a plurality of slew rate control components respectively disposed between the plurality of selection switches and the plurality of flip-flops to control each of the gate drivers The impedance of the output, which increases the output impedance only when rising and falling.
  • the display device further includes a capacitor connected to an input of the gate driver, the level source is connected to the input of the gate driver through the first switch, and the resistor passes through the second pass Connected to the capacitor in parallel.
  • control circuit further includes an inverter, wherein the first off/off control is performed by a charge and discharge control signal, and the charge and discharge control signal is inverted by the inverter Performing the second control of the ⁇ /OFF control.
  • the charge and discharge control signal is arranged to be synchronized with the chirp signal.
  • the charge and discharge control signal is at the second level ⁇
  • the first ⁇ is turned off
  • the second ⁇ is turned off due to the first level applied by the inverter And the capacitor is charged.
  • the charge and discharge control signal is at a first level ⁇
  • the first ⁇ is turned off
  • the second ⁇ is due to a first level applied by the inverter And turned off, and the charge stored in the capacitor is discharged through the resistor.
  • Embodiments of the present application provide a display device, including: a plurality of pixels arranged in a matrix; an image signal line for providing a data signal to the plurality of pixels; and a scan intersecting the image signal line a signal line; a gate driving circuit that outputs a scan signal to the scan signal line, and outputs a scan signal to drive the scan signal line; and a control circuit that controls the gate drive circuit by a control signal, the control The signal has a waveform level accompanying a period of level change; and a capacitor connected to the input of the gate driver, wherein the level source is connected to the input of the gate driver through the first switch, and the resistor passes through the second Trusging is connected in parallel to the capacitor, wherein at least one of the scan periods begins, the level of the scan signal rises, and the first level is tilted from the curvature of the convex parabola to the second Level, after the at least one of the scanning periods ends, the level of the scan signal decreases, and from the second level
  • the charge and discharge control signal is arranged to be synchronized with the chirp signal.
  • the charge and discharge control signal is arranged to be synchronized with each of the scan cycles.
  • the gate driving circuit synchronously outputs a plurality of the scan signals to synchronously drive a plurality of the scan signal lines.
  • Embodiments of the present application provide a display device, including: a plurality of pixels arranged in a matrix; an image signal line for providing a data signal to the plurality of pixels; and a scan intersecting the image signal line a signal line; a gate driving circuit that outputs a scan signal to the scan signal line, and outputs a scan signal to drive the scan signal line; and a control circuit that controls the gate drive circuit by a control signal, the control The signal has a waveform level accompanying a period of level change; and a capacitor connected to the input of the gate driver, wherein the level source is connected to the input of the gate driver through the first switch, and the resistor passes through the second Trusging is connected in parallel to the capacitor, wherein at least one of the scan periods begins, the level of the scan signal rises, and the first level is tilted from the curvature of the convex parabola to the second Level, after the at least one of the scanning periods ends, the level of the scan signal decreases, and is non-vert
  • a display device of the present application includes (1) a plurality of pixel electrodes, (2) an image signal line for supplying a data signal to the pixel electrode, and (3) a plurality of scanning signal lines, which are set to Intersecting with an image signal line, and (4) a driving circuit for outputting a scanning signal to drive the scanning signal line, and (5) a TFT signal line each having a gate, a source and a drain connected to one scan, an image signal Line and image electrodes, TFTs are respectively disposed at intersections, and display devices are arranged such that drive circuit control The decline of the scanning signal.
  • the scan signal is output to the scan signal line by the drive circuit, and in the output operation, the drive circuit controls the rise and fall of the scan signal.
  • parasitic capacitance is inevitably formed between the gate and the drain of the thin film transistor.
  • the thin film transistor immediately becomes an off state, and therefore the potential of the pixel electrode (hereinafter referred to as a pixel potential) decreases corresponding to the amount of rise and fall of the scanning signal due to the parasitic capacitance (The scan level is subtracted from the non-scan level), resulting in a significant level shift in the pixel potential.
  • This significant level shift of the pixel potential causes flickering of the displayed image, deterioration of the display, and the like.
  • the rise and fall of the scan signal are controlled, so that the scan signal can be controlled so as not to suddenly rise or fall. This ensures that the level shift of the pixel potential caused by the parasitic capacitance can be reduced.
  • a wire disposed on a transparent insulating substrate made of, for example, glass is not an ideal path, resulting in a signal delay path that experiences a signal delay to some extent. Therefore, the above structure ensures that display unevenness caused by signal delay is eliminated, and the level shift of the pixel potential caused by the parasitic capacitance becomes smaller and uniform. As a result, a high-performance display image can be obtained.
  • FIG. 1 is an explanatory view showing a configuration of a conventional liquid crystal display device.
  • FIG. 2 is an explanatory view showing a configuration of a conventional scanning signal line drive circuit.
  • FIG. 3 is an equivalent circuit diagram of a display pixel in which a pixel capacitor and an auxiliary capacitor are connected in parallel to a reverse potential of a counter electrode driving circuit.
  • FIG. 4 is a driving waveform diagram of a conventional liquid crystal display device.
  • FIG. 5 is a graph showing linear gate level versus drain current characteristics of a TFT.
  • 6 is a transmission equivalent circuit diagram in a case where a signal transmission delay of one scanning signal line is focused.
  • FIG. 7 is a waveform diagram showing output from a scanning signal line drive circuit assembly according to an embodiment of the present application.
  • 8 is a waveform diagram showing a scanning signal line waveform in the vicinity of the scanning signal line input side end, a scanning signal line waveform in the vicinity of the other end of the scanning signal line, and a potential of each pixel.
  • FIG. 9 is a configuration explanatory view showing a scanning signal line drive circuit according to another embodiment of the present application.
  • FIG. 10 is a block diagram showing the configuration of a main part of a scanning signal line drive circuit according to still another embodiment of the present application.
  • FIG. 11 is a configuration circuit diagram showing a main part of a scanning signal line drive circuit according to still another embodiment of the present application.
  • FIG. 12 is a waveform diagram showing a main part of FIG. 11.
  • FIG. 13 is a waveform diagram showing output from a scanning signal line driving circuit assembly according to an embodiment of the present application.
  • FIG. 14 is a waveform diagram showing a waveform of a scanning signal line near the input side of the scanning signal line, a waveform of a scanning signal line near the other end of the scanning signal line, and a potential of each pixel, according to an embodiment of the present application.
  • FIG. 15 is a waveform diagram showing output from a scanning signal line driving circuit assembly according to an embodiment of the present application.
  • 16 is a waveform diagram showing a waveform of a scanning signal line near the input side of the scanning signal line, a waveform of a scanning signal line near the other end of the scanning signal line, and potentials of the respective pixels, according to an embodiment of the present application.
  • 17 is a waveform diagram showing output from a scanning signal line drive circuit assembly according to an embodiment of the present application.
  • FIG. 18 is a waveform diagram showing a waveform of a scanning signal line near the input side of the scanning signal line, a waveform of a scanning signal line near the other end of the scanning signal line, and a potential of each pixel, according to an embodiment of the present application.
  • 19 is a waveform diagram showing output from a scanning signal line driving circuit assembly according to an embodiment of the present application.
  • 20 is a waveform diagram showing a waveform of a scanning signal line near the input side of the scanning signal line, a waveform of a scanning signal line near the other end of the scanning signal line, and potentials of the respective pixels, according to an embodiment of the present application.
  • the present application is made on the basis of: In a display device such as an LCD device, an input signal is not affected by a signal delayed transmission characteristic, and the input signal is input to a wiring disposed on a transparent insulating substrate And, by doing so, the same waveform as that of the input signal can be obtained at any position on the wire, and the influence caused by the signal change in the entire wire can be made constant. [0053]
  • the present application is also based on the following aspects: According to the on/off characteristics of a switching component such as a TFT connected to a wire, the parasitic capacitance can be reduced by making the input waveform and the waveform at a certain point of the wire substantially uniform. The resulting level shift.
  • FIG. 1 is an explanatory diagram of a structure of a liquid crystal display device according to an embodiment of the present application.
  • the LCD device as described above includes the LCD panel 1 as a main component, and a driving circuit portion as shown in FIG. 1, and the LCD panel 1 is formed by sealing a liquid crystal composition between a pair of electrode substrates, and the deflecting plate It is formed by being disposed on the outer surface of the electrode substrate.
  • the TFT array substrate is formed on the transparent insulating substrate 100 by a plurality of signal lines S1, S2, ... SN and a plurality of scanning lines G1, G2 ... GN in a matrix form, wherein the embodiment can Alternatively, the number of signal lines S1, S2, ... SN is the same as the number of scanning signal lines G1, G2, ... GN, and the transparent insulating substrate 100 may be, for example, glass.
  • a shut-off assembly 102 is provided which is composed of a TFT connected to the pixel electrode 103 and is provided with an alignment film covering all of the above components.
  • the reverse substrate as the other electrode substrate is laminated by the counter electrode 101 and the alignment film, and the reverse substrate is almost entirely made of a transparent insulating substrate, for example, a glass substrate. And as a TFT array substrate.
  • the driving circuit portion is composed of a scanning signal line driving circuit 300, a signal line driving circuit 200, and a reverse electrode driving circuit COM, which are respectively connected to the scanning lines, signal lines and counter electrodes of the LCD panel.
  • the control circuit 600 is a circuit for controlling the signal line drive circuit 200 and the scanning signal line drive circuit 300.
  • the scanning signal line driving circuit 300 can be regarded as a gate driver.
  • the scanning signal line driving circuit 300 can synchronously output a plurality of scanning signals to synchronously drive the plurality of scanning signal lines 105.
  • the scanning signal line driving circuit 30 0 can be For example, the shift register portion 3a composed of M flip-flop cascades and the selection switch 3b are composed, the number of shift register portions 3a is the same as the number of selection gates 3b, and the selection gate 3b is based on the received trigger.
  • the output signal of the device is hiccup/closed, as shown in Figure 2.
  • the input port VD 1 of each of the two input ports of each of the selection gates 3b is provided with a gate activation level Vgh sufficient to bring the switching component 102 (see FIG.
  • the gate enable signal (GSP) is sequentially transferred through the flip-flops and sequentially output to the selection switch 3b.
  • GSP gate enable signal
  • each of the selection switches 3b selects the level Vgh for turning on the TFT, and outputs it to the scanning signal line 105 during one scanning period (TH), and then turns off the level for turning off the TFT.
  • Vgl is output to the scanning signal line 105.
  • the image signals output from the signal line driving circuit 200 to the individual signal lines 104 can be written into the respective corresponding pixels.
  • the plurality of image signals are synchronously provided through the plurality of signal lines 104, respectively. To multiple pixels.
  • FIG. 3 shows an equivalent circuit of the display pixel P (i, j) in which the pixel capacitor Clc and the auxiliary capacitor Cs are connected in parallel to the reverse potential VCOM of the counter electrode driving circuit COM.
  • Cgd represents the parasitic capacitance between the gate and the drain.
  • Fig. 4 shows driving waveforms of a conventional LCD device. As shown in Fig. 4, Vg is a waveform of a signal for a single scanning signal line, Vs is a waveform of a signal for a single signal line, and Vd is a drain waveform.
  • a conventional driving method will be described below with reference to FIGS. 1, 3, and 4.
  • the liquid crystal requires an AC drive to avoid occurrence of aging residual images and deterioration of display images
  • the conventional driving method described below is explained by, for example, a frame inversion drive, which is an AC drive.
  • the pixel electrode is maintained at the pixel potential Vdp as shown in Fig. 4 until the scanning level Vgh is applied during the next region (TF2). Since the counter electrode has a potential set to a predetermined reverse potential VCOM by the counter electrode driving circuit COM, the liquid crystal composition held between the pixel electrode and the counter electrode is based on the pixel potential Vdp and the reverse potential VCOM The potential difference is responded to the image display.
  • the level shift Vd caused by the parasitic capacitance Cgd occurs when the scanning level Vgh falls.
  • the pixel potential Vd is as shown in FIG.
  • the non-scanning level of the scanning signal (the level at which the TFT is in the OFF state ⁇ ) is Vgl
  • the level shift causes problems such as image flicker and display deterioration, it is disadvantageous for an LCD device in which higher definition and higher performance are required. Therefore, a measure has conventionally been proposed in which the counter potential VCOM of the opposite electrode is pre-biased so that the level shift Vd caused by the parasitic capacitance Cgd is decreased.
  • the above conventional techniques it is difficult to arrange the scanning signal lines G ( 1 ) , G ( 2 ) , ... G (j) , ... G (M) in an ideal manner so that the scanning signal lines do not undergo signals. The transmission is delayed, thus causing the arranged scanning signal lines to experience signal delay to some extent.
  • the TFT is not completely turned on/off, but has a V-I characteristic (gate level-drain current characteristic) as shown in FIG.
  • V-I characteristic gate level-drain current characteristic
  • the level applied to the TFT gate is plotted as the abscissa axis
  • the drain level is plotted as the vertical axis.
  • the scan pulse consists of two levels, one being a level Vgh sufficient to bring the TFT to an on state, and the other being a level Vgl sufficient to bring the TFT to an off state.
  • FIG. 6 is a transmission equivalent circuit diagram in the case where the signal transmission delay of one scanning signal line G (j) is focused.
  • rgl, rg2, rg3, ... rgN mainly represent resistance components.
  • Cgl, cg2, cg3... cgN represents various parasitic capacitances capacitively coupled to the structure of the scanning signal line.
  • the parasitic capacitance includes a cross capacitance generated at the intersection of the scanning signal line and the signal line. Therefore, the scanning signal lines constitute a signal delay transmission path as shown.
  • the level shift Vd at which the pixel potential Vd occurs due to the parasitic capacitance Cgd inside the panel is uneven in the entire display plane, and since the LCD device has a large screen and becomes higher in definition, So it becomes more difficult to ignore. Therefore, the conventional scheme of biasing the reverse level cannot absorb the difference in level shift across the entire display plane, so that optimum AC drive cannot be performed with respect to each pixel. Therefore, defects such as flickering and aging residual images due to the application of the alternating component are caused.
  • CLK represents a chirp signal.
  • 7 and 8 show output waveforms VG(jl), VG(j), and VG(j+1) of the scanning signal line drive circuit according to the present embodiment, and the scanning signal line waveform Vg (1, j) is scanned. Near the input side of the signal line, the scanning signal line waveform Vg (N, j) is near the other end of the scanning signal line, and each pixel potential Vd ( 1, j) and V d (N, j) are in the scanning signal line. Near the front end.
  • the rise and fall from the scanning level Vgh to the non-scanning level Vgl are represented by the rate of change SxF and SxE
  • the slope (inclination) shown is the rise and fall, which is the amount of change per unit, as shown in Figure 1.
  • the rising and falling slopes of the scanning signal can be controlled based on the gate level-drain current characteristics of the TFT.
  • the TFT when a level within a threshold level is applied to a turn-on level ⁇ of its gate, a drain (conductive resistance) current of a TFT depending on a gate level linearly changes. In other words, the TFT is not in the ON state of the binary state, but reaches the intermediate ON state (wherein the drain current varies in analog form according to the gate level).
  • the slope of the rise and fall of the scan signal may be controlled based on the signal delay transmission of the TFT and the gate level-drain current characteristic.
  • any rising slope of the scan signal can be made substantially equal to the rising slope anywhere on the scan signal line, and the slope of any drop of the scan signal is substantially equal to the drop anywhere on the scan signal line. Slope.
  • the rate of change SxF of the inclined portion rising from the first level to the second level is different from the slope SxE of the inclined portion falling from the second level to the first level (as shown in FIG. 7
  • the waveform near the input of the scanning signal line and the vicinity of the terminal can be made to be substantially the same without being affected by the signal delay propagation characteristics of the scanning signal line parasitically, and the pixel potential Vd is lowered.
  • Position shift The generation of bits enables display devices that do not display defects such as residual images. As a result, the level shifts of the pixel potentials are made substantially equal to each other, and each level shift is lowered.
  • the level VT shown in FIG. 8 is the threshold level of the TFT shown in FIG. 7, and since the TFT remains in the startup state while the scanning signal falls from the scanning level Vgh to the threshold level VT, The level shift caused by the parasitic capacitance Cgd hardly occurs in the above-described turn. On the other hand, since the scanning signal line offset (VT-Vgl) which causes the TFT to be turned off is affected by the parasitic capacitance Cgd, a level shift occurs.
  • the level shift caused by the parasitic capacitance Cgd of the pixel near the end of the scanning signal line on the scanning signal line driving circuit side of the related art and the pixel potential Vd is Vd (1)
  • the level shift of the pixel at the other end of the technique is Vd (N)
  • the level of the pixel potential Vd near the end of the scanning signal line is further shifted by one of the scanning signal line driving circuits of the present embodiment.
  • the side is Vdx (1)
  • the level shift of the pixel potential Vd at the other end of this embodiment occurs as Vdx (N) .
  • Vdx( 1 ) Vdx(N) ⁇ Vd(N) ⁇ Vd( 1 )
  • a display device that displays defects, for example, reduces aging residual images and has less power consumption.
  • the scanning signal line driving circuit includes M flip-flops (F1, F2 ... , Fj ..., FM)
  • the shift register portion 3a composed of cascades, and the selection gate 3b are respectively turned off according to the output of the flip-flop.
  • the input terminal VD1 of each of the two input terminals of each selection switch 3b is provided with a gate sufficient for the TFT to be turned on.
  • the pole is turned on at the level Vgh, and the other input terminal VD2 is supplied with a gate-on level, a turn-off level Vgl, which is sufficient to bring the TFT to the OFF state.
  • the common terminal of each of the switches 3b is connected to the scanning signal line 105.
  • the gate enable signal (GSP) is sequentially transmitted through the flip-flops and sequentially output to the selection switch 3b.
  • GSP gate enable signal
  • each of the selection switches 3b selects the level Vgh for bringing the TFT to the on state, and outputs it to the scanning signal line 105, and then selects the level Vgl, TFT The off state is reached and output to the scanning signal line 105.
  • Each slew rate control component SC disposed between the selection gate 3b and the input terminal VD2 is equivalently an output impedance control component that controls the impedance of each output of the gate driver, which is only rising and falling ⁇ Increase the output impedance.
  • the gate-off level output to the scanning signal line (the rise and fall of the gate-off level is hereinafter referred to as "scanning signal line rising and scanning signal line rising and falling"), thereby making the output waveform of the gate driver dull.
  • This causes a difference in the rising and falling speeds in the display panel, which is caused by the waveform integrity as a transmission characteristic of the scanning signal line canceling each other.
  • the occurrence of the level shift Vd due to the influence of the above-described parasitic capacitance Cgd can be suppressed, and the level shift between the entire display panels can be made equal.
  • the slew rate control component SC is not particularly limited, and may be any component that changes the output impedance to change the rising and falling speeds. This can be achieved by using known control techniques that adjust the impedance, for example, by controlling the gate level of the MOS transistor component.
  • the output impedance increases only when the scanning signal line rises and falls, so in the present embodiment, both the rising and falling waveforms become dull, but depending on the panel structure used, the output impedance can rise only on the scanning signal line. Or the scanning signal line is increased after the falling, but remains at an increased level unless the outputting of the gate-off level Vgl ⁇ after the falling of the scanning signal line occurs within another period of occurrence of another display defect such as crosstalk at a high impedance.
  • the slew rate control unit SC for controlling the rising and falling speeds (slopes) of the scanning signals is added to the conventional structure of the scanning signal line driving circuit (gate driver) has been described.
  • the slew rate control component sc in the gate driver it is necessary to additionally provide the slew rate control component sc in the gate driver, and it is not possible to directly apply the conventional inexpensive gate driver. Therefore, this is not economical.
  • a conventional inexpensive gate driver is used. This will be described below with reference to Figs. 10 and 11.
  • a conventional gate driver is as explained above with reference to FIG. 2.
  • the layout is as follows: The gate-on level Vgh and the gate-off level Vgl, and in response to the chirp signal CLK, the gate driver sequentially outputs the scan-on level Vgh to the scan signal line 105, that is, in one scan period (TH) A row is selected, and the level Vgl for causing the TFT to reach the off state of each of the scanning signal lines 105 is output after the above-described scanning period.
  • the present embodiment as shown in the circuit of Fig. 10, its output is used as the level Vgh of the scanning signal line drive circuit.
  • the signal level Vdd is applied to one terminal of the switch SW1.
  • the signal level Vdd is a DC level having the same level as Vgh, which is sufficient to bring the TFT to an on state.
  • the other terminal of the SW1 is connected to one end of the resistor Rc nt and one terminal of the capacitor Cent.
  • the other terminal of the resistor Rent is grounded via the switch S W2.
  • the ON/OFF control of the SW2 is performed in accordance with the signal Stc (see Fig. 11) supplied from the inverter INV.
  • the signal Stc generated by the control unit not shown is synchronized with each scanning period, and is also used for the ON/OFF control of the S W1.
  • the signal Stc is arranged to be synchronized with the chirp signal (CLK) as shown in FIG. For example, it can be generated by using a mono multivibrator (not shown).
  • the output signal VD1a generated by the above-described circuit is sent to the input terminal VD1 of the scanning signal line drive circuit 300 shown in FIG. 2.
  • the signal Stc is a fixed signal for controlling the rise and fall of the gate (scanning signal rising and falling), as shown in Fig. 11, which is synchronized with each scanning period (TH).
  • the signal line drive circuit 300 On the other hand, when the signal Stc is at the first level ⁇ , the switch SW1 is turned off, the same as the switch SW2 is turned off, and the charge stored in the capacitor Cent is discharged through the resistor Rent, whereby the level gradually decreases. As a result, the output signal VDla has a waveform as shown in FIG.
  • FIG. 13 and FIG. 14 show output waveforms VG(j-1), VG(j), and VG(j+1) of the scanning signal line driving circuit according to the present embodiment, and scanning signal line waveform Vg (1) , j) near the input side of the scanning signal line, the scanning signal line waveform Vg (N, j) is near the other end of the scanning signal line, and each pixel potential Vd (1, j ) and Vd (N, j) are scanned Near the front end of the signal line.
  • the rise and fall of the scan signal are controlled during the actuation as shown in FIG. 13, and the control of the rise and fall is realized by appropriately setting the change rates SxF and SxE.
  • the waveform level generated by the gate driver is an inclined portion that includes an upward tilt in a non-vertical manner from a first level to a second level, and is maintained at a horizontal portion of the second level. And a sloped portion that is inclined downward by a non-perpendicular manner in which the second level is lowered to the first level.
  • the lines become substantially equal, the rate of change SxEl of the falling waveform near the input side end of the scanning signal line, and the rate of change of the rising waveform near the other end of the scanning signal line SxEN scanning signal lines become substantially equal, and are not affected by the scanning signal
  • the line parasitic signal delays the transmission characteristics, such as the scanning signal line waveforms Vg (1, j) and Vg (N, j) (see Figures 13 and 14). Similarly, this also makes it possible that the level shift of the pixel potential Vd due to the parasitic capacitance Cgd in the scanning signal line becomes substantially uniform over the entire display plane.
  • the rising and falling slopes of the scanning signal can be controlled based on the gate level-drain current characteristics of the TFT.
  • the TFT when a level within a threshold level range is applied to a turn-on level of its gate ⁇ , a drain of the TFT depending on the gate level Resistance) The current changes linearly. In other words, the TFT is not in the startup state of the binary state, but reaches the intermediate startup state (wherein the drain current varies in analog form according to the gate level).
  • the rising and falling slopes of the scanning signal can be controlled such that the slope is affected when the TFT is in the above-described linear change state (intermediate on state). Since such control makes the rise and fall of the scan signal become tilted, the same TFT is also linearly shifted from the on state to the off state according to the level-current characteristic, so that it can be surely generated from the parasitic capacitance. Each level shift of the pixel potential does decrease.
  • the waveform level generated by the scan signal may be controlled based on the signal delayed transmission of the TFT and the gate level-drain current characteristic, including a non-vertical rise from the first level to the second level.
  • the inclined portion that is inclined upward is maintained at a horizontal portion of the second level, and a tilted portion that is inclined downward by a second level down to a first level in a non-vertical manner.
  • the waveform near the input of the scanning signal line and the vicinity of the terminal can be made substantially the same as the signal delay propagation characteristics of the scanning signal line parasitically, and the pixel potential Vd can be lowered. The generation of a level shift.
  • the waveform near the input of the scanning signal line and the vicinity of the terminal can be made to be substantially the same by the signal delay propagation characteristics of the scanning signal line parasitically, and the pixel potential V bit shift can be reduced.
  • the generation of bits enables display devices that do not display defects such as residual images.
  • the level shifts of the pixel potentials are made substantially equal to each other, and each level shift is lowered.
  • the level VT shown in FIG. 14 is the threshold level of the TFT shown in FIG. 13, and since the TFT remains in the startup state while the scanning signal falls from the scanning level Vgh to the threshold level VT, The level shift caused by the parasitic capacitance Cgd hardly occurs in the above-described turn. On the other hand, since the scanning signal line offset (VT-Vgl) which causes the TFT to be turned off is affected by the parasitic capacitance Cgd, level shift occurs.
  • the level shift caused by the parasitic capacitance Cgd of the pixel near the end of the scanning signal line on the scanning signal line driving circuit side of the related art and the pixel potential Vd is Vd (1)
  • the level shift of the pixel at the other end of the technique is Vd (N)
  • the level of the pixel potential Vd near the end of the scanning signal line is further shifted by one of the scanning signal line driving circuits of the present embodiment.
  • the side is Vdx (1)
  • the level shift at which the pixel potential Vd at the other end of the present embodiment occurs is Vdx (N).
  • Vdx( 1 ) Vdx(N) ⁇ Vd(N) ⁇ Vd( 1 )
  • FIG. 15 and FIG. 16 show output waveforms VG(j1), VG(j), and VG(j+1) of the scanning signal line drive circuit according to the present embodiment, and the scanning signal line waveform Vg (1, j) Near the input side of the scanning signal line, the scanning signal line waveform Vg (N, j) is near the other end of the scanning signal line, and each pixel potential Vd (1, j ) and Vd (N, j) are in the scanning signal line. Near the front end.
  • the rise and fall of the scan signal are controlled during the actuation as shown in FIG. 15, and the control of the rise and fall is realized by appropriately setting the change rates SxF and SxE.
  • the waveform level generated by the gate driver is raised from the first level by the curvature of the convex parabola to the second level, and further includes the non-zero level falling to the first level. Inclined portion that slopes vertically downwards. In order to achieve this, it is necessary to appropriately set the change rates SxF and SxE, the rate of change SxF1 of the rising waveform near the input side end of the scanning signal line, and the rate of change SxFN of the rising waveform near the other end of the scanning signal line.
  • the lines become substantially equal, the rate of change SxEl of the falling waveform near the input side end of the scanning signal line, and the rate of change of the rising waveform near the other end of the scanning signal line SxE N the scanning signal line become substantially equal, and are not scanned
  • the signal line parasitic signal delays the transmission characteristics, such as the scanning signal line waveforms Vg (1, j) and Vg (N, j) (see Figures 15 and 16). Similarly, this also makes it possible that the level shift of the pixel potential Vd due to the parasitic capacitance Cgd in the scanning signal line becomes substantially uniform over the entire display plane.
  • the rising and falling slopes of the scanning signal can be controlled based on the gate level-drain current characteristics of the TFT.
  • the TFT when a level within a threshold level is applied to a turn-on level ⁇ of its gate, a drain (conductive resistance) current of a TFT depending on a gate level linearly changes. In other words, the TFT is not in the startup state in the binary state, but is in the intermediate startup state (wherein the drain current changes in analog form according to the gate level).
  • the rising and falling slopes of the scanning signal can be controlled such that the slope is affected when the TFT is in the above-described linear change state (intermediate on state). Since such control makes the rise and fall of the scan signal become tilted, the same TFT is also linearly shifted from the on state to the off state according to the level-current characteristic, so that it can be surely generated from the parasitic capacitance. Each level shift of the pixel potential does decrease.
  • the rate of change SxF of the rising waveform is controlled to vary from day to day, for example, from large to small, and then the rate of change SxE of the falling waveform is only present in the second signal of the scan signal.
  • Flattening down to the first level of the non-vertical mode obliquely inclined portion the waveform located near the input of the scanning signal line and near the terminal can be prevented from being parasiticly transmitted by the scanning signal line.
  • the influence is substantially the same, and the generation of the level shift of the pixel potential Vd is reduced, and a display device having no display defect such as a residual image is realized.
  • the level shifts of the pixel potentials are made substantially equal to each other, and each level shift is lowered.
  • the level VT shown in FIG. 16 is the threshold level of the TFT shown in FIG. 15, and since the TFT remains in the startup state while the scanning signal falls from the scanning level Vgh to the threshold level VT, The level shift caused by the parasitic capacitance Cgd hardly occurs in the above-described turn. On the other hand, since the scanning signal line offset (VT-Vgl) which causes the TFT to be turned off is affected by the parasitic capacitance Cgd, level shift occurs.
  • the scanning signal line of the related art drives the pixel near the end of the scanning signal line on the circuit side.
  • the level shift caused by the parasitic capacitance Cgd and the pixel potential Vd is Vd (1), and when the level shift of the pixel at the other end of the prior art is Vd (N), the scanning signal line is further
  • the level shift of the pixel potential Vd near the end portion is Vdx (1) on one side of the scanning signal line drive circuit of the present embodiment, and the level shift of the pixel potential Vd at the other end of the present embodiment is Vdx (N).
  • Vdx( 1 ) Vdx(N) ⁇ Vd(N) ⁇ Vd( 1 )
  • a display device that displays defects, for example, reduces aging residual images, and has less power consumption.
  • FIG. 17 and 18 show output waveforms VG(j1), VG(j), and VG(j+1) of the scanning signal line drive circuit according to the present embodiment, and the scanning signal line waveform Vg (1, j) Near the input side of the scanning signal line, the scanning signal line waveform Vg (N, j) is near the other end of the scanning signal line, and each pixel potential Vd (1, j ) and Vd (N, j) are in the scanning signal line. Near the front end.
  • the rise and fall of the scan signal are controlled during the actuation as shown in FIG. 17, and the control of the rise and fall is realized by appropriately setting the change rates SxF and SxE.
  • the waveform level generated by the gate driver is an inclined portion that includes an upward tilt from a non-perpendicular manner in which the first level is raised to a second level, and then the second level is decreased by the curvature of the concave parabola to the first One level (as shown in Figure 17).
  • the change rates SxF and SxE the rate of change SxF1 of the rising waveform near the input side end of the scanning signal line, and the rate of change SxFN of the rising waveform near the other end of the scanning signal line.
  • the lines become substantially equal, the rate of change SxEl of the falling waveform near the input side end of the scanning signal line, and the rate of change of the rising waveform near the other end of the scanning signal line SxEN scanning signal lines become substantially equal, and are not affected by the scanning signal
  • the line parasitic signal delays the transmission characteristics, such as the scanning signal line waveforms Vg (1, j) and Vg (N, j) (see Figures 17 and 18). Similarly, this can also be The level shift occurring due to the pixel potential Vd caused by the parasitic capacitance Cgd in the scanning signal line becomes substantially uniform over the entire display plane.
  • the rising and falling slopes of the scanning signal can be controlled based on the gate level-drain current characteristics of the TFT.
  • the TFT when a level within a threshold level is applied to a turn-on level ⁇ of its gate, a drain (conductive resistance) current of a TFT depending on a gate level linearly changes. In other words, the TFT is not in the startup state in the binary state, but is in the intermediate startup state (wherein the drain current changes in analog form according to the gate level).
  • the rising and falling slopes of the scanning signal can be controlled such that the slope is affected when the TFT is in the above-described linear change state (intermediate on state). Since such control makes the rise and fall of the scan signal become tilted, the same TFT is also linearly shifted from the on state to the off state according to the level-current characteristic, so that it can be surely generated from the parasitic capacitance. Each level shift of the pixel potential does decrease. More optionally, in one scan period, the rate of change SxF of the control rising waveform appears only in the inclined portion in which the scanning signal is tilted upward from the first level to the second level in a non-vertical manner, and then the falling waveform is controlled.
  • the rate of change SxE varies from day to day, for example, from small to large, and therefore, at the end of one scan period, a scan signal that drops from the second level to the first level with the curvature of the concave parabola can be generated.
  • the waveform located near the input of the scanning signal line and in the vicinity of the terminal can be affected by the signal delay propagation characteristics of the scanning signal line parasitically, and becomes substantially the same, and the level shift of the pixel potential Vd is lowered.
  • the level VT shown in FIG. 18 is the threshold level of the TFT shown in FIG. 17, and since the TFT remains in the startup state while the scanning signal falls from the scanning level Vgh to the threshold level VT, The level shift caused by the parasitic capacitance Cgd hardly occurs in the above-described turn.
  • the scanning signal line offset (VT-Vgl) which causes the TFT to be turned off is affected by the parasitic capacitance Cgd, level shift occurs. Since VT-Vgl ⁇ Vgh-Vgl is satisfied in this embodiment, not only the parasitic electricity on the entire display plane can be eliminated. The difference in level shift caused by the capacitance, and each level shift caused by the parasitic capacitance Cgd can be reduced.
  • Vdx( 1 ) Vdx(N) ⁇ Vd(N) ⁇ Vd( 1 )
  • a display device that displays defects, for example, reduces aging residual images, and has less power consumption.
  • 19 and 20 show output waveforms VG(j1), VG(j), and VG(j+1) of the scanning signal line drive circuit according to the present embodiment, and the scanning signal line waveform Vg (1, j) Near the input side of the scanning signal line, the scanning signal line waveform Vg (N, j) is near the other end of the scanning signal line, and each pixel potential Vd (1, j ) and Vd (N, j) are in the scanning signal line. Near the front end.
  • the rise and fall of the control scan signal are controlled during the actuation as shown in FIG. 19, and the control of the rise and fall is realized by appropriately setting the change rates SxF and SxE.
  • the waveform level generated by the gate driver is raised from the first level by the curvature of the convex parabola to the second level, and then decreased by the second level to the first level by the curvature of the concave parabola.
  • the lines become substantially equal, the rate of change SxEl of the falling waveform near the input side end of the scanning signal line, and the rate of change of the rising waveform near the other end of the scanning signal line SxEN scanning signal lines become substantially equal, and are not affected by the scanning signal
  • the line parasitic signal delays the transmission characteristics, such as the scanning signal line waveforms Vg (1, j) and Vg (N, j) (see Figures 19 and 20). Similarly, this also makes it possible to make the level shift due to the pixel potential Vd from the parasitic capacitance Cgd in the scanning signal line become substantially uniform over the entire display plane.
  • a drain (on-resistance) current of a TFT depending on a gate level linearly changes.
  • the TFT is not in the startup state of the binary state, but reaches the intermediate startup state (wherein the drain current varies in analog form according to the gate level).
  • the rising and falling slopes of the scanning signal can be controlled such that the slope is affected when the TFT is in the above-described linear change state (intermediate on state). Since such control makes the rise and fall of the scan signal become tilted, the same TFT is also linearly shifted from the on state to the off state according to the level-current characteristic, so that it can be surely generated from the parasitic capacitance. Each level shift of the pixel potential does decrease. More optionally, in a scan period, the rate of change SxF of the rising waveform is controlled to vary from day to day, for example, from large to small, so that at the front end of one scan period, a convex parabola can be generated by the first level.
  • the curvature rises to the scanning signal of the second level, and then the rate of change S xE of the falling waveform is controlled to vary from day to day, for example, from small to large, and therefore, at the end of one scanning period, the second level can be generated
  • the curvature of the concave parabola drops to the scan signal of the first level.
  • the generation of the level shift of the pixel potential Vd can be further reduced, and the waveform located near the input of the scanning signal line and in the vicinity of the terminal can be prevented from being affected by the signal delay propagation characteristics of the scanning signal line parasitically.
  • the generation of the level shift of the pixel potential Vd is reduced, and a display device having no display defect such as a residual image is realized.
  • the level shifts of the pixel potentials are made substantially equal to each other, and each level shift is lowered.
  • the level VT shown in FIG. 18 is the threshold level of the TFT shown in FIG. 1, and since the TFT remains in the startup state while the scanning signal falls from the scanning level Vgh to the threshold level VT, The level shift caused by the parasitic capacitance Cgd hardly occurs in the above-described turn.
  • the scanning signal line offset (VT-Vgl) which causes the TFT to be turned off is affected by the parasitic capacitance Cgd, level shift occurs. Since VT-Vgl ⁇ Vgh-Vgl is satisfied in the present embodiment, not only the difference in level shift caused by the parasitic capacitance on the entire display plane can be eliminated, but also each level shift caused by the parasitic capacitance Cgd can be reduced. shift.
  • Vdx( 1 ) Vdx(N) ⁇ Vd(N) ⁇ Vd( 1 )
  • the scanning signal line driving circuit controls the falling of the scanning signal line so that the pixel potential is substantially level-shifted on the display surface, and the level shift is parasitic on the scanning signal line.
  • the falling waveform of the scanning signal changes at a rate of change Sx of the amount of change per unit turn, and it is desirable to set the rate of change Sx to a rate of change Sxl near the input side end of the scanning signal line, like the scanning signal line waveform Vg (1) , j) Like Vg (N, j), the rate of change SxN near the other end is substantially equal, independent of the signal delay transmission characteristics of the scanning signal line).
  • the display device configured as described above is applicable to a liquid crystal display device, an OLED display device, a QLED display device, a curved display device, or other display device, which is not limited herein.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示设备，包括：设置成矩阵状的多个像素P（i，j）；用于向多个像素P（i，j）提供数据信号的图像信号线（104）；与图像信号线（104）相交的扫描信号线（105）；栅极驱动电路（300），其将扫描信号输出到扫描信号线（105），并输出扫描信号以驱动扫描信号线（105）；以及控制电路（600），其通过控制信号控制栅极驱动电路（300），控制信号具有伴随电平变化的周期的波形电平；其中扫描信号的至少其中一个扫描周期的开始时，扫描信号的电平上升，并从第一电平以凸型抛物线的曲率倾斜到第二电平，在至少其中一个扫描期间结束时，扫描信号的电平下降，并从第二电平以非垂直方式向下倾斜到第一电平。

Description

一种显示设备 技术领域
[0001] 本申请涉及矩阵式液晶显示 （LCD) 设备及其显示方法等显示设备， 特别是涉 及一种显示设备， 例如 LCD设备， 其中每个显示像素配备有例如， 作为幵关组 件的薄膜晶体管及其显示方法。 背景技术
[0002] LCD设备被广泛用作用于电视、 图形显示器等的显示设备。 其中， 引起相当大 的关注的是其中每个显示像素配备有薄膜晶体管 （以下称为 TFT) 作为幵关组件 的 LCD器件， 因为这样的 LCD器件即使在相邻的显示像素之间也产生不会在相 邻的显示像素之间不产生串扰的显示图像其中显示像素数量增加的情况。 现有 的 LCD设备包括作为主要部件的 LCD面板， 和驱动电路部份， 并且 LCD面板是 通过将液晶组合物密封于一对电极衬底之间， 并将偏转板设置于电极衬底的外 表面上而形成。
[0003] TFT阵列衬底是以矩阵形式将多个信号线与多个扫描线形成在透明绝缘衬底上 ， 透明绝缘衬底可例如为玻璃。 在信号线与扫描线的每个交汇处， 设置有幵关 组件， 其是由连接于像素电极的 TFT所组成， 并提供有配向膜覆盖上述所有部件 。 另一方面， 作为另一电极衬底的反向衬底由反向电极和配向膜层压而成， 反 向衬底几乎完全以透明绝缘衬底制成， 例如， 玻璃衬底， 而作为 TFT阵列衬底。 而驱动电路部份， 由扫描信号线驱动电路、 信号线驱动电路和反向电极驱动电 路所组成， 其分别连接面板的扫描线、 信号线和反向电极。 控制电路为用于控 制信号线驱动电路和扫描信号线驱动电路的电路。
[0004] 在扫描信号线的信号传输延迟被聚焦的情况下的传输等效电路中， 多个寄生电 容包括在扫描信号线与信号线的交点处产生的交叉电容。 因此， 扫描信号线构 成信号延迟传输路径。 如上所述， 由于面板内部的寄生电容而导致的像素电位 发生的电平偏移在整个显示平面中不均匀， 并且由于 LCD设备具有较大的屏幕 以及变得更高的清晰度， 因此变得更加难以忽略。 因此， 偏置反向电平的常规 方案不能吸收整个显示平面上的电平偏移的差异， 从而不能相对于每个像素进 行最佳交流驱动。 因此， 引起由于交流成分施加引起的诸如闪烁和老化残留图 像的缺陷。
技术问题
[0005] 本申请要解决的技术问题在于提供一种显示设备， 能够充分抑制由于像素电位 的波动引起的闪烁等、 寄生电容的发生， 并达成高清晰度和高性能。
问题的解决方案
技术解决方案
[0006] 本申请的实施例提供一种显示设备， 包括设置成矩阵状的多个像素;用于向所 述多个像素提供数据信号的图像信号线;与所述图像信号线相交的扫描信号线;栅 极驱动电路， 其将扫描信号输出到所述扫描信号线， 并输出扫描信号以驱动所 述扫描信号线；以及控制电路， 其通过控制信号控制所述栅极驱动电路， 所述控 制信号具有伴随电平变化的周期的波形电平； 其中所述扫描信号的至少其中一 个扫描周期的幵始吋， 所述扫描信号的电平上升， 并从第一电平以凸型抛物线 的曲率倾斜到第二电平， 在所述至少其中一个扫描期间结束吋， 所述扫描信号 的电平下降， 并从所述第二电平以非垂直方式向下倾斜到所述第一电平。
[0007] 可选的， 所述控制电路通过将所述控制信号输入到所述栅极驱动电路， 来使得 所述扫描信号的第二电平和第一电平之间的变化的一部分变化。
[0008] 可选的， 所述图像信号线的数量与所述扫描信号线的数量相同。
[0009] 可选的， 所述多个数据信号同步地分别通过多个所述图像信号线提供到所述多 个像素。
[0010] 可选的， 所述栅极驱动电路同步地输出多个所述扫描信号以同步地驱动多个所 述扫描信号线。
[0011] 可选的， 所述显示设备还包括反向电极驱动电路， 所述像素中的像素电容器和 辅助电容器并联连接到所述反向电极驱动电路的反向电位。
[0012] 可选的， 所述栅极驱动电路包括由多个触发器级联组成的移位寄存器部分， 以 及根据所述多个触发器的输出分别幵启或关闭的选择幵关。
[0013] 可选的， 所述移位寄存器部分的数量与所述选择幵关的数量相同。 [0014] 可选的， 响应于吋钟信号， 多个栅极启动信号通过所述多个触发器顺序传送， 并被顺序地输出到多个所述选择幵关， 以顺序地关闭多个所述选择幵关。
[0015] 可选的， 所述控制电路还包括多个摆率控制组件， 其分别设置在多个所述选择 幵关和所述多个触发器之间以控制所述栅极驱动器的每个输出端的阻抗， 其仅 在上升和下降吋增加输出阻抗。
[0016] 可选的， 所述显示设备还包括连接到所述栅极驱动器的输入的电容器， 电平源 通过第一幵关连接到所述栅极驱动器的输入， 并且电阻通过第二幵关并联连接 到所述电容器。
[0017] 可选的， 所述控制电路还包括反相器， 通过充放电控制信号执行所述第一幵关 的幵 /关控制， 所述充放电控制信号通过所述反相器反相后执行所述第二幵关的 幵 /关控制。
[0018] 可选的， 所述充放电控制信号被布置成与吋钟信号同步。
[0019] 可选的， 当所述充放电控制信号处于第二电平吋， 所述第一幵关关闭， 并且所 述第二幵关由于通过反相器施加的第一电平而断幵， 并且所述电容器充电。
[0020] 可选的， 当所述充放电控制信号处于第一电平吋， 所述第一幵关断幵， 并且所 述第二幵关由于通过所述反相器施加的第一电平而关闭， 并且存储在所述电容 器中的电荷通过所述电阻放电。
[0021] 本申请的实施例提供一种显示设备， 包括： 设置成矩阵状的多个像素;用于向 所述多个像素提供数据信号的图像信号线；与所述图像信号线相交的扫描信号线; 栅极驱动电路， 其将扫描信号输出到所述扫描信号线， 并输出扫描信号以驱动 所述扫描信号线;控制电路， 其通过控制信号控制所述栅极驱动电路， 所述控制 信号具有伴随电平变化的周期的波形电平； 以及电容器， 连接到所述栅极驱动 器的输入， 其中电平源通过第一幵关连接到所述栅极驱动器的输入， 并且电阻 通过第二幵关并联连接到所述电容器， 其中所述扫描信号的至少其中一个扫描 周期的幵始吋， 所述扫描信号的电平上升， 并从第一电平以凸型抛物线的曲率 倾斜到第二电平， 在所述至少其中一个扫描期间结束吋， 所述扫描信号的电平 下降， 并从所述第二电平以非垂直方式向下倾斜到所述第一电平； 其中所述控 制电路还包括反相器， 通过充放电控制信号执行所述第一幵关的幵 /关控制， 所 述充放电控制信号通过所述反相器反相后执行所述第二幵关的幵 /关控制； 当所 述充放电控制信号处于第二电平吋， 所述第一幵关关闭， 并且所述第二幵关由 于通过所述反相器施加的第一电平而断幵， 并且所述电容器充电； 当所述充放 电控制信号处于第二电平吋， 所述第一幵关关闭， 并且所述第二幵关由于通过 所述反相器施加的第一电平而断幵， 并且所述电容器充电。
[0022] 可选的， 所述充放电控制信号被布置成与吋钟信号同步。
[0023] 可选的， 所述充放电控制信号被布置成与每个所述扫描周期同步。
[0024] 可选的， 所述栅极驱动电路同步地输出多个所述扫描信号以同步地驱动多个所 述扫描信号线。
[0025] 本申请的实施例提供一种显示设备， 包括： 设置成矩阵状的多个像素;用于向 所述多个像素提供数据信号的图像信号线；与所述图像信号线相交的扫描信号线; 栅极驱动电路， 其将扫描信号输出到所述扫描信号线， 并输出扫描信号以驱动 所述扫描信号线;控制电路， 其通过控制信号控制所述栅极驱动电路， 所述控制 信号具有伴随电平变化的周期的波形电平； 以及电容器， 连接到所述栅极驱动 器的输入， 其中电平源通过第一幵关连接到所述栅极驱动器的输入， 并且电阻 通过第二幵关并联连接到所述电容器， 其中所述扫描信号的至少其中一个扫描 周期的幵始吋， 所述扫描信号的电平上升， 并从第一电平以凸型抛物线的曲率 倾斜到第二电平， 在所述至少其中一个扫描期间结束吋， 所述扫描信号的电平 下降， 并从所述第二电平以非垂直方式向下倾斜到所述第一电平， 其中所述控 制电路通过将所述控制信号输入到所述栅极驱动电路， 来使得所述扫描信号的 第二电平和第一电平之间的变化的一部分变化， 其中所述栅极驱动电路包括由 多个触发器级联组成的移位寄存器部分， 以及选择幵关根据所述多个触发器的 输出分别幵启或关闭。
[0026] 为了实现上述目的， 本申请的显示设备包括 （1) 多个像素电极， （2) 用于向 像素电极提供数据信号的图像信号线， （3) 多个扫描信号线， 其设置为与图像 信号线相交， 以及 （4) 用于输出扫描信号以驱动扫描信号线的驱动电路， 以及 (5) 各自具有与一个扫描连接的栅极， 源极和漏极的 TFT信号线， 图像信号线 和图像电极， TFT分别设置在交叉点处， 并且显示设备被布置成使得驱动电路控 制扫描信号的下降。
[0027] 利用上述结构， 通过驱动电路将扫描信号输出到扫描信号线， 在该输出动作中 ， 由驱动电路控制扫描信号的上升与下降。
发明的有益效果
有益效果
[0028] 通常， 由于在薄膜晶体管的栅极和漏极之间不可避免地形成寄生电容。 在常规 情况下扫描信号突然上升和下降的情况下， 薄膜晶体管立即成为截止状态， 因 此像素电极的电位 （以下称为像素电位） 降低对应于由于寄生电容引起的扫描 信号的上升量和下降量 （扫描电平减去非扫描电平） ， 从而对像素电位发生显 着的电平偏移。 像素电位发生的这种显着的电平偏移导致显示的图像的闪烁， 显示的劣化等。
[0029] 然而， 根据上述显示设备， 控制扫描信号的上升与下降， 因此可以控制扫描信 号使其不突然上升或下降。 这确保了由寄生电容引起的像素电位的电平偏移能 够减少。
[0030] 此外， 布置在例如由玻璃制成的透明绝缘基板上的导线并非理想的路径， 而导 致形成在一定程度上经历信号延迟的信号延迟路径。 因此， 上述结构确保由信 号延迟引起的显示不均匀性被消除， 而且由寄生电容引起的像素电位的电平偏 移变得更小和均匀。 结果， 可以获得高性能的显示图像。
对附图的简要说明
附图说明
[0031] 图 1是表示现有的液晶显示设备的结构的说明图。
[0032] 图 2是表示现有的扫描信号线驱动电路的结构的说明图。
[0033] 图 3是将像素电容器和辅助电容器并联连接到反向电极驱动电路的反向电位的 显示像素的等效电路图。
[0034] 图 4是现有的液晶显示设备的驱动波形图。
[0035] 图 5是表示 TFT的线性栅极电平对漏极电流特性的曲线图。
[0036] 图 6是在一个扫描信号线的信号传输延迟被聚焦的情况下的传输等效电路图。
[0037] 图 7是表示根据本申请实施例从扫描信号线驱动电路组件输出的波形图。 [0038] 图 8是表示扫描信号线输入侧端附近的扫描信号线波形， 扫描信号线另一端附 近的扫描信号线波形以及各像素电位的波形图。
[0039] 图 9是表示本申请另一实施方式扫描信号线驱动电路的配置说明图。
[0040] 图 10是表示本申请又一实施方式扫描信号线驱动电路主要部分的结构框图。
[0041] 图 11是表示本申请又一实施方式扫描信号线驱动电路主要部分的配置电路图。
[0042] 图 12是表示图 11的主要部分的波形图。
[0043] 图 13是根据本申请实施例表示从扫描信号线驱动电路组件输出的波形图。
[0044] 图 14是根据本申请实施例表示扫描信号线输入侧端附近的扫描信号线波形， 扫 描信号线另一端附近的扫描信号线波形以及各像素电位的波形图。
[0045] 图 15是根据本申请实施例表示从扫描信号线驱动电路组件输出的波形图。
[0046] 图 16是根据本申请实施例表示扫描信号线输入侧端附近的扫描信号线波形， 扫 描信号线另一端附近的扫描信号线波形以及各像素电位的波形图。
[0047] 图 17是根据本申请实施例表示从扫描信号线驱动电路组件输出的波形图。
[0048] 图 18是根据本申请实施例表示扫描信号线输入侧端附近的扫描信号线波形， 扫 描信号线另一端附近的扫描信号线波形以及各像素电位的波形图。
[0049] 图 19是根据本申请实施例表示从扫描信号线驱动电路组件输出的波形图。
[0050] 图 20是根据本申请实施例表示扫描信号线输入侧端附近的扫描信号线波形， 扫 描信号线另一端附近的扫描信号线波形以及各像素电位的波形图。
本发明的实施方式
[0051] 下面将结合本申请实施例中的附图， 对本申请实施例中的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本申请一部分实施例， 而不是全部的实 施例。 基于本申请中的实施例， 本领域普通技术人员在没有做出创造性劳动前 提下所获得的所有其他实施例， 都属于本申请保护的范围。
[0052] 本申请是在以下的基础上进行的： 在诸如 LCD设备的显示设备中， 输入信号不 受信号延迟传输特性的影响而变化， 所述输入信号输入到布置在透明绝缘基板 上的布线， 并且， 通过这样做， 可以在导线上的任何位置处获得与输入信号的 波形相同的波形， 同吋可以使整个电线中的信号变化引起的影响是恒定的。 [0053] 本申请还基于以下方面进行： 根据与导线连接的 TFT等的幵关组件的导通 /关断 特性， 可以通过使输入波形和在导线的某一点波形大致均一， 来降低因寄生电 容造成的电平位移。
[0054] 请参照图 1， 其为本申请一实施例中一种液晶显示设备的结构的说明图。 如上 述的 LCD设备包括作为主要部件的 LCD面板 1， 和如图 1所示的驱动电路部份， 并且 LCD面板 1是通过将液晶组合物密封于一对电极衬底之间， 并将偏转板设置 于电极衬底的外表面上而形成。
[0055] TFT阵列衬底是以矩阵形式将多个信号线 Sl、 S2、 ...SN与多个扫描线 Gl、 G2 ...GN形成在透明绝缘衬底 100上， 其中本实施例可选的， 信号线 Sl、 S2、 ...SN 的数量与所述扫描信号线 Gl、 G2...GN的数量相同， 透明绝缘衬底 100可例如为 玻璃。 在信号线与扫描线的每个交汇处， 设置有幵关组件 102， 其是由连接于像 素电极 103的 TFT所组成， 并提供有配向膜覆盖上述所有部件。
[0056] 另一方面， 作为另一电极衬底的反向衬底由反向电极 101和配向膜层压而成， 反向衬底几乎完全以透明绝缘衬底制成， 例如， 玻璃衬底， 而作为 TFT阵列衬底 。 而驱动电路部份， 由扫描信号线驱动电路 300、 信号线驱动电路 200和反向电 极驱动电路 COM所组成， 其分别连接 LCD面板的扫描线、 信号线和反向电极。 控制电路 600为用于控制信号线驱动电路 200和扫描信号线驱动电路 300的电路。
[0057] 扫描信号线驱动电路 300可视为栅极驱动器， 扫描信号线驱动电路 300可以同步 地输出多个扫描信号以同步地驱动多个扫描信号线 105， 扫描信号线驱动电路 30 0可是由例如由 M个触发器级联组成的移位寄存器部分 3a和选择幵关 3b组成， 移 位寄存器部分 3a的数量与选择幵关 3b的数量相同， 并且， 选择幵关 3b是根据所接 收的触发器的输出信号而打幵 /关闭的， 如图 2所示。 每个选择幵关 3b的两个输入 端口中的输入端口 VD 1提供有栅极启动电平 Vgh， 其足以使幵关组件 102(见图 1 ) 达到幵启状态， 而另一个输入端口 VD提供有栅极关闭电平 Vgl， 其足以使幵关组 件 102达到关闭状态。 因此， 响应于吋钟信号 （GCK) ， 栅极启动信号 （GSP) 通过触发器顺序地传送， 并被顺序地输出到选择幵关 3b。 响应于此， 每个选择 幵关 3b选择用于导通 TFT的电平 Vgh， 并在一个扫描周期 （TH) 期间将其输出到 扫描信号线 105， 然后将用于将 TFT关断的电平 Vgl输出到扫描信号线 105。 在此 操作下， 从信号线驱动电路 200输出到个别的信号线 104的图像信号能够写入个 别对应的像素中， 本实施例可选的， 多个图像信号同步地分别通过多个信号线 1 04提供到多个像素。
[0058] 图 3示出了一个显示像素 P (i， j) 的等效电路， 其中， 像素电容器 Clc和辅助电 容器 Cs并联连接到反向电极驱动电路 COM的反向电位 VCOM。 在图中， Cgd表 示栅极和漏极之间的寄生电容。 图 4示出了传统 LCD设备的驱动波形。 如图 4所 示， Vg是用于单一扫描信号线的信号的波形， Vs是用于单一信号线的信号的波 形， Vd是漏极波形。
[0059] 这里， 以下将一并参考图 1、 图 3、 图 4说明传统的驱动方法。 顺便提及， 众所 周知， 液晶需要交流驱动， 以避免老化残留图像的发生和显示图像的劣化， 并 且下面描述的传统驱动方法是以例如， 帧反转驱动器来说明的， 其是一种交流 驱动。 当扫描电平 Vgh在如图 4所示的第一区 (TF1)区间由扫描信号线驱动电路 30 0施加于单个显示器像素 P(i,j)的闸极 g(i,j)， TFT达到启动状态， 并且来自信号线 驱动电路 200的图像信号电平 Vsp通过 TFT的源电极和漏电极施加到像素电极。 直 到在下一区 （TF2) 期间施加扫描电平 Vgh前， 像素电极维持在如图 4所示的像素 电位 Vdp。 由于反向电极具有通过反向电极驱动电路 COM设定为预定的反向电 位 VCOM的电位， 所以保持在像素电极和反向电极之间的液晶组合物根据像素 电位 Vdp和反向电位 VCOM之间的电位差进行响应， 从而进行图像显示。
[0060] 同样地， 如图 4所示， 当扫描电平 Vgh在第二区 （TF2) 期间从扫描信号线驱动 电路 300施加到的单个显示器像素 P (i， j) 的 TFT栅极 g (i， j) 吋， TFT达到启 动状态， 并且来自信号线驱动电路 200的图像信号电平 Vsn被写入像素电极。 像 素电极维持在像素电位 Vdn， 并且液晶组合物根据像素电位 Vdn和反向电位 VCO M之间的电位差进行响应， 从而在实现液晶交流驱动的同吋执行图像显示。 由于 在如图 3所示结构下必然会在 TFT的栅极和漏极之间不可避免地形成寄生电容 Cgd ， 在扫描电平 Vgh的下降吋， 由寄生电容 Cgd引起的电平移位 Vd发生于像素电位 Vd, 如图 4所示。 使扫描信号的非扫描电平 （TFT处于 OFF状态吋的电平） 为 Vgl ， 并且由于不可避免地在 TFT中形成的寄生电容 Cgd引起的像素电位 Vd发生的电 平偏移 Vd表示为： [0061] Vd = Cgd (Vgh-Vgl) I (Clc + Cs + Cgd)
[0062] 由于电平偏移引起图像闪烁和显示劣化等问题， 所以对 LCD设备来说是不利的 ， 其中需要更高的清晰度和更高的性能。 因此， 传统上已经提出了这样的措施 ， 即相对电极的反电位 VCOM被预先偏置， 使得由寄生电容 Cgd引起的电平偏移 Vd减小。 然而， 通过上述常规技术， 难以将扫描信号线 G ( 1) 、 G (2) 、 ... G (j) 、 ... G (M) 以理想的方式排列， 使得扫描信号线不经历信号延迟传输， 因 此这样导致布置的扫描信号线在一定程度上经历信号延迟。
[0063] 此外， TFT不是完全是启动 /关断幵关， 而是具有如图 5所示的 V-I特性 （栅极电 平-漏极电流特性） 。 如图 5所示， 施加到 TFT栅极的电平作为横坐标轴绘制， 而绘制漏极电平作为纵轴。 通常扫描脉冲由两个电平组成， 一个是足以使 TFT达 到导通状态的电平 Vgh， 另一个是足以使 TFT达到关断状态的电平 Vgl。 然而， 如图所示， TFT的阈值电平 VT和 Vgh之间也存在中间的导通区域 （线性区域） 。
[0064] 图 6是在一个扫描信号线 G (j) 的信号传输延迟被聚焦的情况下的传输等效电 路图。 在图 6中， rgl、 rg2、 rg3...rgN主要表示电阻分量。 cgl、 cg2、 cg3... cgN表 示与扫描信号线结构上电容耦合的各种寄生电容。 寄生电容包括在扫描信号线 与信号线的交点处产生的交叉电容。 因此， 扫描信号线构成如图所示的信号延 迟传输路径。 如上所述， 由于面板内部的寄生电容 Cgd而导致的像素电位 Vd发生 的电平偏移 Vd在整个显示平面中不均匀， 并且由于 LCD设备具有较大的屏幕以 及变得更高的清晰度， 因此变得更加难以忽略。 因此， 偏置反向电平的常规方 案不能吸收整个显示平面上的电平偏移的差异， 从而不能相对于每个像素进行 最佳交流驱动。 因此， 引起由于交流成分施加引起的诸如闪烁和老化残留图像 的缺陷。
[0065] 以下， 参照图 7〜图 12说明本申请的实施方式。 在图 7中 CLK表示吋钟信号。 图 7 和图 8示出了根据本实施例的扫描信号线驱动电路的输出波形 VG(j-l)、 VG(j)和 V G(j+1)， 扫描信号线波形 Vg ( 1， j) 在扫描信号线的输入侧端附近， 扫描信号线 波形 Vg (N， j) 在扫描信号线的另一端附近， 并且， 各像素电位 Vd ( 1， j) 和 V d (N， j) 在扫描信号线的前端附近。 在扫描信号线驱动电路的输出波形 VG (j ) 中， 从扫描电平 Vgh到非扫描电平 Vgl的上升与下降是以由变化率 SxF与 SxE表 示的斜率 （倾斜度） 上升与下降， 其为每单位吋间的改变量， 如图 1所示。
[0066] 通过适当地设定变化率 SxF与 SxE， 扫描信号线的输入侧端附近的上升波形的 变化率 SxFl以及在扫描信号线的另一端附近的上升波形的变化率 SxFN扫描信号 线变得基本相等， 扫描信号线的输入侧端附近的下降波形的变化率 SxEl以及在 扫描信号线的另一端附近的上升波形的变化率 SxEN扫描信号线变得基本相等， 而不受扫描信号线寄生的信号延迟传输特性的影响， 如扫描信号线波形 Vg (1， j) 和 Vg (N， j) (见图 7和图 8) 。 这导致由于扫描信号线中寄生电容 Cgd引起 的像素电位 Vd发生的电平偏移在整个显示平面上变得基本均匀。 结果， 通过应 用偏置反电位 VCOM的常规方案， 以便预先减少由于在扫描信号线中寄生的寄 生电容 Cgd而导致的像素电位 Vd发生的电平偏移 Vd等， 显示设备可以实现闪烁 可以充分降低并且不会发生诸如老化残留图像的缺陷。
[0067] 为了使上升波形的变化率 SxFl和 SxFN基本上相等， 以及使下降波形的变化率 S xEl和 SxEN基本上相等， 而不受到其在扫描线上的位置所影响， 可以基于信号 延迟传输特性来进行上升与下降的控制。 以这种方式控制能够使扫描信号的斜 率在扫描线上的任何位置都基本相等， 从而使像素电极的电平位移基本相等。
[0068] 基于信号延迟传输特性而不是上述的上升或下降控制， 可以基于 TFT的栅极电 平-漏极电流特性来控制扫描信号的上升和下降斜率。 在 TFT中， 当施加阈值电 平范围内的电平至其栅极的导通电平吋， 取决于栅极电平的 TFT的漏极 （导通电 阻） 电流线性地变化。 换句话说， TFT不是处于二进制状态的 ON状态， 而是达 到中间 ON状态 （其中漏极电流根据栅极电平以模拟形式变化） 。
[0069] 可选的， 可基于 TFT的信号延迟传输和栅极电平-漏极电流特性来控制扫描信号 的上升和下降的斜率。 在这种情况下， 可以使扫描信号的任何上升的斜率基本 上等于扫描信号线上的任何地方的上升斜率， 并且使扫描信号的任何下降的斜 率基本上等于扫描信号线上的任何地方的下降斜率。
[0070] 可选的， 由第一电平上升至第二电平的倾斜部分的变化率 SxF， 不同于由第二 电平下降至第一电平的倾斜部分的斜率 SxE (如图 7所示)， 通过此方式， 可使位 于扫描信号线的输入附近及终端附近的波形不会受到扫描信号线寄生性地所具 有的信号延迟传播特性的影响， 而成为大致相同， 且降低像素电位 Vd的位准移 位的产生， 实现无印出残像等显示不良的显示设备。 结果， 使像素电位的电平 偏移基本上彼此相等， 并且降低每个电平偏移。
[0071] 此外， 图 8所示的电平 VT是图 7所示的 TFT的阈值电平， 且由于在扫描信号从扫 描电平 Vgh下降到阈值电平 VT的期间， TFT保持启动状态， 所以在上述吋间内几 乎不发生由寄生电容 Cgd引起的电平偏移。 另一方面， 由于使 TFT导致关断状态 的扫描信号线偏移 （VT-Vgl) 受到寄生电容 Cgd的影响， 发生电平偏移。
[0072] 由于在本实施例中满足 VT-Vgl <Vgh-Vgl, 不仅可以消除由整个显示平面上的 寄生电容引起的电平偏移的差异， 而且可以减小由寄生电容 Cgd引起的每个电平 偏移。
[0073] 这里， 由现有技术的扫描信号线驱动电路侧的扫描信号线的端部附近的像素的 寄生电容 Cgd与像素电位 Vd引起的电平偏移为 Vd (1) ， 在使现有技术的另一端 的像素发生的电平偏移为 Vd (N) 的情况下， 进而使扫描信号线的端部附近的像 素电位 Vd的电平偏移本实施例的扫描信号线驱动电路的一侧为 Vdx (1) ， 而在 本实施例的其另一端的像素电位 Vd发生的电平偏移为 Vdx (N) 。 在这种情况下 ， 由于上升波形的变化率 SxFl， SxFN基本上相等， 且由于由于上升波形的变化 率 SxEl， SxEN基本上相等， 而不受上述扫描信号线寄生的信号延迟传输特性的 影响， 因此由寄生电容 Cgd弓 I起的像素电位 Vd发生的电平偏移在整个显示平面上 变得基本均匀， 并满足以下关系 （见图 2和图 15) ：
[0074] Vdx( 1 )=Vdx(N)<Vd(N)<Vd( 1 )
[0075] 因此， 通过应用偏置对置电极的反电位 VCOM的常规方案， 使得从寄生电容产 生的电平偏移被初步降低， 可以提供一种具有较低偏置电平， 较少闪烁和显示 缺陷的显示设备， 例如， 减少老化残留图像， 并且具有较少的功耗。
[0076] 以下， 参照图 9说明本申请的实施方式。 为了方便起见， 具有与图 1中相同结构
(功能） 的构件。 图 9中用相同的附图标记表示。
[0077] 在本申请的实施例中， 如图 2所示的传统扫描信号线驱动电路的情况， 如图 9所 示， 扫描信号线驱动电路包括由 M个触发器 （Fl， F2 ...， Fj ...， FM) 级联组成 的移位寄存器部分 3a， 以及选择幵关 3b根据触发器的输出分别关闭。 每个选择 幵关 3b的两个输入端子中的输入端子 VD1被提供有足以使 TFT达到导通状态的栅 极导通电平 Vgh， 而另一个输入端子 VD2被提供有栅极导通电平， 关断电平 Vgl ， 其足以使 TFT达到 OFF状态。 每个幵关 3b的公共端子与扫描信号线 105连接。
[0078] 因此， 响应于吋钟信号 （CLK) ， 栅极启动信号 （GSP) 通过触发器顺序传送 ， 并被顺序地输出到选择幵关 3b。 响应于此， 在一个扫描周期 （TH) 期间， 每 个选择幵关 3b选择用于使 TFT达到导通状态的电平 Vgh， 并将其输出到扫描信号 线 105， 然后选择电平 Vgl， TFT到达关断状态并将其输出到扫描信号线 105。
[0079] 设置在选择幵关 3b和输入端子 VD2之间的每个摆率控制组件 SC等效地是控制栅 极驱动器的每个输出端的阻抗的输出阻抗控制组件， 其仅在上升和下降吋增加 输出阻抗。 输出到扫描信号线的栅极截止电平 （栅极截止电平的上升和下降在 下文中称为"扫描信号线上升和扫描信号线上升下降"） ， 从而使栅极驱动器的输 出波形变钝。 这导致显示面板中的上升和下降速度的差异， 其源于作为扫描信 号线的传输特性的波形钝度彼此抵消。 结果， 可以抑制由于上述寄生电容 Cgd的 影响引起的电平偏移 Vd的发生， 同吋使整个显示面板之间的电平偏移相等。
[0080] 另一方面， 转换速率控制组件 SC没有特别限制， 并且可以是改变输出阻抗以改 变上升和下降速度的任何组件。 可以通过使用， 例如， 通过控制 MOS晶体管组 件的栅极电平来调整阻抗的公知控制技术来实现。
[0081] 此外， 在扫描信号线上升和下降吋输出阻抗才增加， 因此在本实施例中， 上升 和下降波形均变钝， 但是根据所使用的面板结构， 输出阻抗可以仅在扫描信号 线上升或扫描信号线下降吋才增加， 但是保持为增加的水平， 除非在扫描信号 线下降之后输出栅极截止电平 Vgl吋， 在以高阻抗发生诸如串扰的另一显示缺陷 一段吋间内。
[0082] 对于上述实施例， 对扫描信号线驱动电路 （栅极驱动器） 的传统结构中添加了 用于控制扫描信号的上升和下降速度 （斜率） 的转换速率控制组件 SC的情况进 行了说明。 然而， 在这种情况下， 需要在栅极驱动器中额外提供转换速率控制 组件 sc， 并且不能直接应用传统的廉价的栅极驱动器。 因此， 这是不经济的。
[0083] 在本申请的实施例中， 使用传统的便宜的栅极驱动器。 下面将参照图 10和图 11 说明这种情况。
[0084] 传统的栅极驱动器如上面参考图 2所解释的那样。 如图 2所示， 布置如下： 提供 栅极导通电平 Vgh和栅极截止电平 Vgl， 并且响应于吋钟信号 CLK， 栅极驱动器 依次将扫描导通电平 Vgh输出到扫描信号线 105， 即在一个扫描周期 （TH) 中选 择一行， 同吋在上述扫描周期之后输出用于使 TFT到达每个扫描信号线 105的关 断状态的电平 Vgl。 另一方面， 在本实施例中， 如图 10所示的电路， 其输出用作 扫描信号线驱动电路的电平 Vgh。
[0085] 信号电平 Vdd被施加到幵关 SW1的一个端子。 信号电平 Vdd是具有与 Vgh相同的 电平的直流电平， 足以使 TFT达到导通状态。 幵关 SW1的另一个端子与电阻器 Rc nt的一端以及电容器 Cent的一个端子连接。 电阻器 Rent的另一个端子通过幵关 S W2接地。 根据通过反相器 INV提供的信号 Stc (参见图 11) 来执行幵关 SW2的幵 / 关控制。 由未示出的控制部生成的信号 Stc与各扫描期间同步， 并且也用于幵关 S W1的幵 /关控制。 信号 Stc被布置成与吋钟信号 （CLK) 同步， 如图 10所示。 例 如， 可以通过使用单声道多谐振荡器 （未示出） 来产生。
[0086] 关于幵关 SW1和 SW2的幵 /关操作， 当信号 Stc处于第二电平吋， 幵关 SW1关闭 ， 电容器 Cent根据信号 Stc (充电控制信号） 充电， 并且这里幵关 SW2由于通过 反相器 INV施加了第一电平而断幵。 另一方面， 当信号 Stc处于第一电平 （放电 控制信号） 吋， 幵关 SW1断幵， 并且这里幵关 SW2由于通过反相器 INV施加到第 二电平而闭合。 简而言之， 在图 1所示的布置中， 如图 10所示， 幵关 SW1和 SW2 是第二电平激活组件。
[0087] 由上述电路产生的输出信号 VDla被发送到图 2所示的扫描信号线驱动电路 300 的输入端 VD1。 信号 Stc是用于控制栅极上升和下降 （扫描信号上升与下降） 吋 间的定吋信号， 如图 11所示， 其与每个扫描周期 （TH) 同步。
[0088] 根据上述结构， 当信号 Stc处于第二电平吋， 幵关 SW1断幵， 幵关 SW2断幵， 输出信号 VDla作为电平 Vgh的电平输出到扫描的输入端子 VD1
信号线驱动电路 300。 另一方面， 当信号 Stc处于第一电平吋， 幵关 SW1断幵， 同 吋幵关 SW2关闭， 并且存储在电容器 Cent中的电荷通过电阻器 Rent放电， 由此， 电平逐渐下降。 结果， 输出信号 VDla具有如图 5所示的波形。
[0089] 通过发送由图 12所示的电路产生的输出信号 VDla (参见图 10) 到扫描信号线 驱动电路 300的输入端子 VD1， 可产生扫描信号线下降的波形， 亦即， 如图 4所示 的波形 VG (j) 。 通过改变信号 Stc的第一电平周期来调整波形的倾斜吋间， 且 通过改变电阻器 Rent的电阻和电容器 Cent的电容来调整斜率 Vslope， 使得电路的 吋间常数被调整。 因此， 其可以针对要驱动的每个显示面板进行优化。
[0090] 图 13和图 14示出了根据本实施例的扫描信号线驱动电路的输出波形 VG(j- 1)、 V G(j)和 VG(j+l)， 扫描信号线波形 Vg (1， j) 在扫描信号线输入侧端附近， 扫描 信号线波形 Vg (N， j) 在扫描信号线另一端附近， 并且， 各像素电位 Vd (1， j ) 和 Vd (N， j) 在扫描信号线前端附近。 在扫描信号线驱动电路的输出波形 VG (j) 中， 从扫描电平 Vgh到非扫描电平 Vgl的上升与下降是以由变化率 SxF与 SxE 表示的斜率 （倾斜度） 上升与下降， 其为每单位吋间的改变量， 如图 13所示。
[0091] 在本实施例中， 在致动期间控制扫描信号的上升与下降如图 13所示， 并且通过 适当地设定变化率 SxF与 SxE来实现上升与下降的控制。
[0092] 具体来说， 栅极驱动器所产生的波形电平是包括由第一电平上升至第二电平的 非垂直方式向上倾斜的倾斜部分， 维持在第二电平的水平部份， 及由第二电平 下降至第一电平的非垂直方式向下倾斜的倾斜部分。 为了达成此目的， 需要通 过适当地设定变化率 SxF与 SxE， 扫描信号线的输入侧端附近的上升波形的变化 率 SxFl以及在扫描信号线的另一端附近的上升波形的变化率 SxFN扫描信号线变 得基本相等， 扫描信号线的输入侧端附近的下降波形的变化率 SxEl以及在扫描 信号线的另一端附近的上升波形的变化率 SxEN扫描信号线变得基本相等， 而不 受扫描信号线寄生的信号延迟传输特性的影响， 如扫描信号线波形 Vg (1， j) 和 Vg (N， j) (见图 13和图 14) 。 类似的， 这同样可以使由于扫描信号线中寄 生电容 Cgd引起的像素电位 Vd发生的电平偏移在整个显示平面上变得基本均匀。
[0093] 为了使上升波形的变化率 SxFl和 SxFN基本上相等， 以及使下降波形的变化率 S xEl和 SxEN基本上相等， 而不受到其在扫描线上的位置所影响， 可以基于信号 延迟传输特性来进行上升与下降的控制。 以这种方式控制能够使扫描信号的斜 率在扫描线上的任何位置都基本相等， 从而使像素电极的电平位移基本相等。
[0094] 基于信号延迟传输特性而不是上述的上升或下降控制， 可以基于 TFT的栅极电 平-漏极电流特性来控制扫描信号的上升和下降斜率。 在 TFT中， 当施加阈值电 平范围内的电平至其栅极的导通电平吋， 取决于栅极电平的 TFT的漏极 （导通电 阻） 电流线性地变化。 换句话说， TFT不是处于二进制状态的启动状态， 而是达 到中间启动状态 （其中漏极电流根据栅极电平以模拟形式变化） 。
[0095] 在本实施例中， 可以控制扫描信号的上升和下降斜率， 使得当 TFT处于上述线 性变化的状态 （中间的接通状态） 吋斜率受到影响。 由于这样的控制使得扫描 信号的上升和下降变得倾斜， 同吋 TFT也根据电平-电流特性从导通状态线性移 位到断幵状态， 所以可以肯定地， 将可使从寄生电容产生的像素电位的每个电 平偏移确实降低。
[0096] 更可选的， 可基于 TFT的信号延迟传输和栅极电平-漏极电流特性来控制扫描信 号所产生的波形电平包括由第一电平上升至第二电平的非垂直方式向上倾斜的 倾斜部分， 维持在第二电平的水平部份， 及由第二电平下降至第一电平的非垂 直方式向下倾斜的倾斜部分。 在这种情况下， 可以使于扫描信号线的输入附近 及终端附近的波形不会受到扫描信号线寄生性地所具有的信号延迟传播特性的 影响， 而成为大致相同， 且降低像素电位 Vd的位准移位的产生。 通过此方式， 可使位于扫描信号线的输入附近及终端附近的波形不会受到扫描信号线寄生性 地所具有的信号延迟传播特性的影响， 而成为大致相同， 且降低像素电位 V 位准移位的产生， 实现无印出残像等显示不良的显示设备。 结果， 使像素电位 的电平偏移基本上彼此相等， 并且降低每个电平偏移。
[0097] 此外， 图 14所示的电平 VT是图 13所示的 TFT的阈值电平， 且由于在扫描信号从 扫描电平 Vgh下降到阈值电平 VT的期间， TFT保持启动状态， 所以在上述吋间内 几乎不发生由寄生电容 Cgd引起的电平偏移。 另一方面， 由于使 TFT导致关断状 态的扫描信号线偏移 （VT-Vgl) 受到寄生电容 Cgd的影响， 发生电平偏移。
[0098] 由于在本实施例中满足 VT-Vgl <Vgh-Vgl, 不仅可以消除由整个显示平面上的 寄生电容引起的电平偏移的差异， 而且可以减小由寄生电容 Cgd引起的每个电平 偏移。
[0099] 这里， 由现有技术的扫描信号线驱动电路侧的扫描信号线的端部附近的像素的 寄生电容 Cgd与像素电位 Vd引起的电平偏移为 Vd (1) ， 在使现有技术的另一端 的像素发生的电平偏移为 Vd (N) 的情况下， 进而使扫描信号线的端部附近的像 素电位 Vd的电平偏移本实施例的扫描信号线驱动电路的一侧为 Vdx (1) ， 而在 本实施例的其另一端的像素电位 Vd发生的电平偏移为 Vdx (N) 。 在这种情况下 ， 由于上升波形的变化率 SxFl， SxFN基本上相等， 且由于由于上升波形的变化 率 SxEl , SxEN基本上相等， 而不受上述扫描信号线寄生的信号延迟传输特性的 影响， 因此由寄生电容 Cgd弓 I起的像素电位 Vd发生的电平偏移在整个显示平面上 变得基本均匀， 并满足以下关系 （见图 2和图 15) ：
[0100] Vdx( 1 )=Vdx(N)<Vd(N)<Vd( 1 )
[0101] 因此， 通过应用偏置对置电极的反电位 VCOM的常规方案， 使得从寄生电容产 生的电平偏移被初步降低， 可以提供一种具有较低偏置电平， 较少闪烁和显示 缺陷的显示设备， 例如， 减少老化残留图像， 并且具有较少的功耗。
[0102] 图 15和图 16示出了根据本实施例的扫描信号线驱动电路的输出波形 VG(j-l)、 V G(j)和 VG(j+l)， 扫描信号线波形 Vg (1， j) 在扫描信号线输入侧端附近， 扫描 信号线波形 Vg (N， j) 在扫描信号线另一端附近， 并且， 各像素电位 Vd (1， j ) 和 Vd (N， j) 在扫描信号线前端附近。 在扫描信号线驱动电路的输出波形 VG (j) 中， 从扫描电平 Vgh到非扫描电平 Vgl的上升与下降是以由变化率 SxF与 SxE 表示的斜率 （倾斜度） 上升与下降， 其为每单位吋间的改变量， 如图 15所示。
[0103] 在本实施例中， 在致动期间控制扫描信号的上升与下降如图 15所示， 并且通过 适当地设定变化率 SxF与 SxE来实现上升与下降的控制。
[0104] 具体来说， 栅极驱动器所产生的波形电平是由第一电平以凸型抛物线的曲率上 升至第二电平， 再包括由第二电平下降至第一电平的非垂直方式向下倾斜的倾 斜部分。 为了达成此目的， 需要通过适当地设定变化率 SxF与 SxE， 扫描信号线 的输入侧端附近的上升波形的变化率 SxFl以及在扫描信号线的另一端附近的上 升波形的变化率 SxFN扫描信号线变得基本相等， 扫描信号线的输入侧端附近的 下降波形的变化率 SxEl以及在扫描信号线的另一端附近的上升波形的变化率 SxE N扫描信号线变得基本相等， 而不受扫描信号线寄生的信号延迟传输特性的影响 ， 如扫描信号线波形 Vg (1， j) 和 Vg (N， j) (见图 15和图 16) 。 类似的， 这 同样可以使由于扫描信号线中寄生电容 Cgd引起的像素电位 Vd发生的电平偏移在 整个显示平面上变得基本均匀。
[0105] 为了使上升波形的变化率 SxFl和 SxFN基本上相等， 以及使下降波形的变化率 S xEl和 SxEN基本上相等， 而不受到其在扫描线上的位置所影响， 可以基于信号 延迟传输特性来进行上升与下降的控制。 以这种方式控制能够使扫描信号的斜 率在扫描线上的任何位置都基本相等， 从而使像素电极的电平位移基本相等。
[0106] 基于信号延迟传输特性而不是上述的上升或下降控制， 可以基于 TFT的栅极电 平-漏极电流特性来控制扫描信号的上升和下降斜率。 在 TFT中， 当施加阈值电 平范围内的电平至其栅极的导通电平吋， 取决于栅极电平的 TFT的漏极 （导通电 阻） 电流线性地变化。 换句话说， TFT不是处于二进制状态的启动状态， 而是达 到中间启动状态 （其中漏极电流根据栅极电平以模拟形式变化） 。
[0107] 在本实施例中， 可以控制扫描信号的上升和下降斜率， 使得当 TFT处于上述线 性变化的状态 （中间的接通状态） 吋斜率受到影响。 由于这样的控制使得扫描 信号的上升和下降变得倾斜， 同吋 TFT也根据电平-电流特性从导通状态线性移 位到断幵状态， 所以可以肯定地， 将可使从寄生电容产生的像素电位的每个电 平偏移确实降低。
[0108] 更可选的， 在一个扫描周期中， 控制上升波形的变化率 SxF随吋间变化， 例如 ， 由大到小， 再控制下降波形的变化率 SxE仅出现在扫描信号从第二电平下降至 第一电平的非垂直方式向下倾斜的倾斜部分中， 可使位于扫描信号线的输入附 近及终端附近的波形不会受到扫描信号线寄生性地所具有的信号延迟传播特性 的影响， 而成为大致相同， 且降低像素电位 Vd的位准移位的产生， 实现无印出 残像等显示不良的显示设备。 结果， 使像素电位的电平偏移基本上彼此相等， 并且降低每个电平偏移。
[0109] 此外， 图 16所示的电平 VT是图 15所示的 TFT的阈值电平， 且由于在扫描信号从 扫描电平 Vgh下降到阈值电平 VT的期间， TFT保持启动状态， 所以在上述吋间内 几乎不发生由寄生电容 Cgd引起的电平偏移。 另一方面， 由于使 TFT导致关断状 态的扫描信号线偏移 （VT-Vgl) 受到寄生电容 Cgd的影响， 发生电平偏移。
[0110] 由于在本实施例中满足 VT-Vgl <Vgh-Vgl, 不仅可以消除由整个显示平面上的 寄生电容引起的电平偏移的差异， 而且可以减小由寄生电容 Cgd引起的每个电平 偏移。
[0111] 这里， 由现有技术的扫描信号线驱动电路侧的扫描信号线的端部附近的像素的 寄生电容 Cgd与像素电位 Vd引起的电平偏移为 Vd (1) ， 在使现有技术的另一端 的像素发生的电平偏移为 Vd (N) 的情况下， 进而使扫描信号线的端部附近的像 素电位 Vd的电平偏移本实施例的扫描信号线驱动电路的一侧为 Vdx (1) ， 而在 本实施例的其另一端的像素电位 Vd发生的电平偏移为 Vdx (N) 。 在这种情况下 ， 由于上升波形的变化率 SxFl， SxFN基本上相等， 且由于由于上升波形的变化 率 SxEl， SxEN基本上相等， 而不受上述扫描信号线寄生的信号延迟传输特性的 影响， 因此由寄生电容 Cgd弓 I起的像素电位 Vd发生的电平偏移在整个显示平面上 变得基本均匀， 并满足以下关系 （见图 15和图 16) ：
[0112] Vdx( 1 )=Vdx(N)<Vd(N)<Vd( 1 )
[0113] 因此， 通过应用偏置对置电极的反电位 VCOM的常规方案， 使得从寄生电容产 生的电平偏移被初步降低， 可以提供一种具有较低偏置电平， 较少闪烁和显示 缺陷的显示装置， 例如， 减少老化残留图像， 并且具有较少的功耗。
[0114] 图 17和图 18示出了根据本实施例的扫描信号线驱动电路的输出波形 VG(j-l)、 V G(j)和 VG(j+l)， 扫描信号线波形 Vg (1， j) 在扫描信号线输入侧端附近， 扫描 信号线波形 Vg (N， j) 在扫描信号线另一端附近， 并且， 各像素电位 Vd (1， j ) 和 Vd (N， j) 在扫描信号线前端附近。 在扫描信号线驱动电路的输出波形 VG (j) 中， 从扫描电平 Vgh到非扫描电平 Vgl的上升与下降是以由变化率 SxF与 SxE 表示的斜率 （倾斜度） 上升与下降， 其为每单位吋间的改变量， 如图 17所示。
[0115] 在本实施例中， 在致动期间控制扫描信号的上升与下降如图 17所示， 并且通过 适当地设定变化率 SxF与 SxE来实现上升与下降的控制。 具体来说， 栅极驱动器 所产生的波形电平是包括由第一电平上升至第二电平的非垂直方式向上倾斜的 倾斜部分， 再由第二电平以凹型抛物线的曲率下降至第一电平 (如图 17所示)。 为 了达成此目的， 需要通过适当地设定变化率 SxF与 SxE， 扫描信号线的输入侧端 附近的上升波形的变化率 SxFl以及在扫描信号线的另一端附近的上升波形的变 化率 SxFN扫描信号线变得基本相等， 扫描信号线的输入侧端附近的下降波形的 变化率 SxEl以及在扫描信号线的另一端附近的上升波形的变化率 SxEN扫描信号 线变得基本相等， 而不受扫描信号线寄生的信号延迟传输特性的影响， 如扫描 信号线波形 Vg (1， j) 和 Vg (N， j) (见图 17和图 18) 。 类似的， 这同样可以 使由于扫描信号线中寄生电容 Cgd引起的像素电位 Vd发生的电平偏移在整个显示 平面上变得基本均匀。
[0116] 为了使上升波形的变化率 SxFl和 SxFN基本上相等， 以及使下降波形的变化率 S xEl和 SxEN基本上相等， 而不受到其在扫描线上的位置所影响， 可以基于信号 延迟传输特性来进行上升与下降的控制。 以这种方式控制能够使扫描信号的斜 率在扫描线上的任何位置都基本相等， 从而使像素电极的电平位移基本相等。
[0117] 基于信号延迟传输特性而不是上述的上升或下降控制， 可以基于 TFT的栅极电 平-漏极电流特性来控制扫描信号的上升和下降斜率。 在 TFT中， 当施加阈值电 平范围内的电平至其栅极的导通电平吋， 取决于栅极电平的 TFT的漏极 （导通电 阻） 电流线性地变化。 换句话说， TFT不是处于二进制状态的启动状态， 而是达 到中间启动状态 （其中漏极电流根据栅极电平以模拟形式变化） 。
[0118] 在本实施例中， 可以控制扫描信号的上升和下降斜率， 使得当 TFT处于上述线 性变化的状态 （中间的接通状态） 吋斜率受到影响。 由于这样的控制使得扫描 信号的上升和下降变得倾斜， 同吋 TFT也根据电平-电流特性从导通状态线性移 位到断幵状态， 所以可以肯定地， 将可使从寄生电容产生的像素电位的每个电 平偏移确实降低。 更可选的， 在一个扫描周期中， 控制上升波形的变化率 SxF仅 出现在扫描信号由第一电平上升至第二电平的非垂直方式向上倾斜的倾斜部分 中， 再控制下降波形的变化率 SxE随吋间变化， 例如， 由小到大， 因此， 在一个 扫描周期的末端， 可产生由第二电平以凹型抛物线的曲率下降至第一电平的扫 描信号。 如此， 可使位于扫描信号线的输入附近及终端附近的波形不会受到扫 描信号线寄生性地所具有的信号延迟传播特性的影响， 而成为大致相同， 且降 低像素电位 Vd的位准移位的产生， 实现无印出残像等显示不良的显示设备。 结 果， 使像素电位的电平偏移基本上彼此相等， 并且降低每个电平偏移。
[0119] 此外， 图 18所示的电平 VT是图 17所示的 TFT的阈值电平， 且由于在扫描信号从 扫描电平 Vgh下降到阈值电平 VT的期间， TFT保持启动状态， 所以在上述吋间内 几乎不发生由寄生电容 Cgd引起的电平偏移。 另一方面， 由于使 TFT导致关断状 态的扫描信号线偏移 （VT-Vgl) 受到寄生电容 Cgd的影响， 发生电平偏移。 由于 在本实施例中满足 VT-Vgl <Vgh-Vgl, 不仅可以消除由整个显示平面上的寄生电 容引起的电平偏移的差异， 而且可以减小由寄生电容 Cgd引起的每个电平偏移。 在这种情况下， 由于上升波形的变化率 SxFl， SxFN基本上相等， 且由于上升波 形的变化率 SxEl， SxEN基本上相等， 而不受上述扫描信号线寄生的信号延迟传 输特性的影响， 因此由寄生电容 Cgd弓 I起的像素电位 Vd发生的电平偏移在整个显 示平面上变得基本均匀， 并满足以下关系 （见图 2和图 15) ：
[0120] Vdx( 1 )=Vdx(N)<Vd(N)<Vd( 1 )
[0121] 因此， 通过应用偏置对置电极的反电位 VCOM的常规方案， 使得从寄生电容产 生的电平偏移被初步降低， 可以提供一种具有较低偏置电平， 较少闪烁和显示 缺陷的显示装置， 例如， 减少老化残留图像， 并且具有较少的功耗。
[0122] 图 19和图 20示出了根据本实施例的扫描信号线驱动电路的输出波形 VG(j-l)、 V G(j)和 VG(j+l)， 扫描信号线波形 Vg (1， j) 在扫描信号线输入侧端附近， 扫描 信号线波形 Vg (N， j) 在扫描信号线另一端附近， 并且， 各像素电位 Vd (1， j ) 和 Vd (N， j) 在扫描信号线前端附近。 在扫描信号线驱动电路的输出波形 VG (j) 中， 从扫描电平 Vgh到非扫描电平 Vgl的上升与下降是以由变化率 SxF与 SxE 表示的斜率 （倾斜度） 上升与下降， 其为每单位吋间的改变量， 如图 19所示。
[0123] 在本实施例中， 在致动期间控制扫描信号的上升与下降如图 19所示， 并且通过 适当地设定变化率 SxF与 SxE来实现上升与下降的控制。 具体来说， 栅极驱动器 所产生的波形电平是由第一电平以凸型抛物线的曲率上升至第二电平， 再由第 二电平以凹型抛物线的曲率下降至第一电平。 为了达成此目的， 需要通过适当 地设定变化率 SxF与 SxE， 扫描信号线的输入侧端附近的上升波形的变化率 SxFl 以及在扫描信号线的另一端附近的上升波形的变化率 SxFN扫描信号线变得基本 相等， 扫描信号线的输入侧端附近的下降波形的变化率 SxEl以及在扫描信号线 的另一端附近的上升波形的变化率 SxEN扫描信号线变得基本相等， 而不受扫描 信号线寄生的信号延迟传输特性的影响， 如扫描信号线波形 Vg (1， j) 和 Vg (N ， j) (见图 19和图 20) 。 类似的， 这同样可以使由于扫描信号线中寄生电容 Cgd 弓 I起的像素电位 Vd发生的电平偏移在整个显示平面上变得基本均匀。
[0124] 为了使上升波形的变化率 SxFl和 SxFN基本上相等， 以及使下降波形的变化率 S xEl和 SxEN基本上相等， 而不受到其在扫描线上的位置所影响， 可以基于信号 延迟传输特性来进行上升与下降的控制。 以这种方式的控制使得能够使扫描信 号的斜率在扫描线上的任何位置都基本相等， 从而使像素电极的电平位移基本 相等。 基于信号延迟传输特性而不是上述的上升或下降控制， 可以基于 TFT的栅 极电平-漏极电流特性来控制扫描信号的上升和下降斜率。 在 TFT中， 当施加阈 值电平范围内的电平至其栅极的导通电平吋， 取决于栅极电平的 TFT的漏极 （导 通电阻） 电流线性地变化。 换句话说， TFT不是处于二进制状态的启动状态， 而 是达到中间启动状态 （其中漏极电流根据栅极电平以模拟形式变化） 。
[0125] 在本实施例中， 可以控制扫描信号的上升和下降斜率， 使得当 TFT处于上述线 性变化的状态 （中间的接通状态） 吋斜率受到影响。 由于这样的控制使得扫描 信号的上升和下降变得倾斜， 同吋 TFT也根据电平-电流特性从导通状态线性移 位到断幵状态， 所以可以肯定地， 将可使从寄生电容产生的像素电位的每个电 平偏移确实降低。 更可选的， 在一个扫描周期中， 控制上升波形的变化率 SxF随 吋间变化， 例如， 由大到小， 因此在一个扫描周期的前端， 可产生由由第一电 平以凸型抛物线的曲率上升至第二电平的扫描信号， 再控制下降波形的变化率 S xE随吋间变化， 例如， 由小到大， 因此， 在一个扫描周期的末端， 可产生由第 二电平以凹型抛物线的曲率下降至第一电平的扫描信号。 如此， 更能降低像素 电位 Vd的位准移位的产生， 并可使位于扫描信号线的输入附近及终端附近的波 形不会受到扫描信号线寄生性地所具有的信号延迟传播特性的影响， 而成为大 致相同， 且降低像素电位 Vd的位准移位的产生， 实现无印出残像等显示不良的 显示设备。 结果， 使像素电位的电平偏移基本上彼此相等， 并且降低每个电平 偏移。
[0126] 此外， 图 18所示的电平 VT是图 1所示的 TFT的阈值电平， 且由于在扫描信号从 扫描电平 Vgh下降到阈值电平 VT的期间， TFT保持启动状态， 所以在上述吋间内 几乎不发生由寄生电容 Cgd引起的电平偏移。 另一方面， 由于使 TFT导致关断状 态的扫描信号线偏移 （VT-Vgl) 受到寄生电容 Cgd的影响， 发生电平偏移。 由于 在本实施例中满足 VT-Vgl <Vgh-Vgl, 不仅可以消除由整个显示平面上的寄生电 容引起的电平偏移的差异， 而且可以减小由寄生电容 Cgd引起的每个电平偏移。
[0127] 在这种情况下， 由于上升波形的变化率 SxFl， SxFN基本上相等， 且由于由于 上升波形的变化率 SxEl， SxEN基本上相等， 而不受上述扫描信号线寄生的信号 延迟传输特性的影响， 因此由寄生电容 Cgd弓 I起的像素电位 Vd发生的电平偏移在 整个显示平面上变得基本均匀， 并满足以下关系 （见图 2和图 15) ：
[0128] Vdx( 1 )=Vdx(N)<Vd(N)<Vd( 1 )
[0129] 因此， 通过应用偏置对置电极的反电位 VCOM的常规方案， 使得从寄生电容产 生的电平偏移被初步降低， 可以提供一种具有较低偏置电平， 较少闪烁和显示 缺陷的显示装置， 例如， 减少老化残留图像， 并且具有较少的功耗。
[0130] 在本申请的显示设备中， 扫描信号线驱动电路控制扫描信号线的下降， 使得在 显示面上使像素电位发生大致均匀的电平偏移， 电平偏移由寄生在扫描信号线 上的电容造成。 扫描信号的下降波形以每单位吋间的变化量的变化率 Sx变化， 并且希望将变化率 Sx设定为扫描信号线的输入侧端部附近的变化率 Sxl， 像扫描 信号线波形 Vg (1， j) 和 Vg (N， j) 一样， 其另一端附近的变化率 SxN基本相 等， 不受扫描信号线所具有的信号延迟传输特性的影响） 。
[0131] 上述各实施方式中， 这样构成的显示设备， 适用于液晶显示设备、 OLED显示 设备、 QLED显示设备、 曲面显示设备或其他显示设备， 在此不作限定。
[0132] 需要说明的是， 在上述实施例中， 对各个实施例的描述都各有侧重， 某个实施 例中没有详细描述的部分， 可以参见其他实施例的相关描述。
[0133] 以上所述， 仅为本申请的具体实施方式， 但本申请的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本申请揭露的技术范围内， 可轻易想到各种 等效的修改或替换， 这些修改或替换都应涵盖在本申请的保护范围之内。 因此 ， 本申请的保护范围应以权利要求的保护范围为准。

Claims

权利要求书
[权利要求 1] 一种显示设备， 其特征在于， 包括：
设置成矩阵状的多个像素；
用于向所述多个像素提供数据信号的图像信号线； 与所述图像信号线相交的扫描信号线；
栅极驱动电路， 其将扫描信号输出到所述扫描信号线， 并输出扫描信 号以驱动所述扫描信号线； 以及
控制电路， 其通过控制信号控制所述栅极驱动电路， 所述控制信号具 有伴随电平变化的周期的波形电平；
其中所述扫描信号的至少其中一个扫描周期的幵始吋， 所述扫描信号 的电平上升， 并从第一电平以凸型抛物线的曲率倾斜到第二电平， 在 所述至少其中一个扫描期间结束吋， 所述扫描信号的电平下降， 并从 所述第二电平以非垂直方式向下倾斜到所述第一电平。
[权利要求 2] 如权利要求 1所述的显示设备， 其特征在于， 所述控制电路通过将所 述控制信号输入到所述栅极驱动电路， 来使得所述扫描信号的第二电 平和第一电平之间的变化的一部分变化。
[权利要求 3] 如权利要求 1所述的显示设备， 其特征在于， 所述图像信号线的数量 与所述扫描信号线的数量相同。
[权利要求 4] 如权利要求 1所述的显示设备， 其特征在于， 所述多个数据信号同步 地分别通过多个所述图像信号线提供到所述多个像素。
[权利要求 5] 如权利要求 1所述的显示设备， 其特征在于， 所述栅极驱动电路同步 地输出多个所述扫描信号以同步地驱动多个所述扫描信号线。
[权利要求 6] 如权利要求 1所述的显示设备， 其特征在于， 还包括反向电极驱动电 路， 所述像素中的像素电容器和辅助电容器并联连接到所述反向电极 驱动电路的反向电位。
[权利要求 7] 如权利要求 1所述的显示设备， 其特征在于， 所述栅极驱动电路包括 由多个触发器级联组成的移位寄存器部分， 以及根据所述多个触发器 的输出分别幵启或关闭的选择幵关。
[权利要求 8] 如权利要求 1所述的显示设备， 其特征在于， 所述移位寄存器部分的 数量与所述选择幵关的数量相同。
[权利要求 9] 如权利要求 8所述的显示设备， 其特征在于， 响应于吋钟信号， 多个 栅极启动信号通过所述多个触发器顺序传送， 并被顺序地输出到多个 所述选择幵关， 以顺序地关闭多个所述选择幵关。
[权利要求 10] 如权利要求 8所述的显示设备， 其特征在于， 所述控制电路还包括多 个摆率控制组件， 其分别设置在多个所述选择幵关和所述多个触发器 之间以控制所述栅极驱动器的每个输出端的阻抗， 其仅在上升和下降 吋增加输出阻抗。
[权利要求 11] 如权利要求 1所述的显示设备， 其特征在于， 还包括连接到所述栅极 驱动器的输入的电容器， 电平源通过第一幵关连接到所述栅极驱动器 的输入， 并且电阻通过第二幵关并联连接到所述电容器。
[权利要求 12] 如权利要求 11所述的显示设备， 其特征在于， 所述控制电路还包括反 相器， 通过充放电控制信号执行所述第一幵关的幵 /关控制， 所述充 放电控制信号通过所述反相器反相后执行所述第二幵关的幵 /关控制
[权利要求 13] 如权利要求 12所述的显示设备， 其特征在于， 所述充放电控制信号被 布置成与吋钟信号同步。
[权利要求 14] 如权利要求 12所述的显示设备， 其特征在于， 当所述充放电控制信号 处于第二电平吋， 所述第一幵关关闭， 并且所述第二幵关由于通过反 相器施加的第一电平而断幵， 并且所述电容器充电。
[权利要求 15] 如权利要求 12所述的显示设备， 其特征在于， 当所述充放电控制信号 处于第一电平吋， 所述第一幵关断幵， 并且所述第二幵关由于通过所 述反相器施加的第一电平而关闭， 并且存储在所述电容器中的电荷通 过所述电阻放电。
[权利要求 16] —种显示设备， 其特征在于， 包括：
设置成矩阵状的多个像素；
用于向所述多个像素提供数据信号的图像信号线； 与所述图像信号线相交的扫描信号线；
栅极驱动电路， 其将扫描信号输出到所述扫描信号线， 并输出扫描信 号以驱动所述扫描信号线；
控制电路， 其通过控制信号控制所述栅极驱动电路， 所述控制信号具 有伴随电平变化的周期的波形电平； 以及
电容器， 连接到所述栅极驱动器的输入， 其中电平源通过第一幵关连 接到所述栅极驱动器的输入， 并且电阻通过第二幵关并联连接到所述 电容器，
其中所述扫描信号的至少其中一个扫描周期的幵始吋， 所述扫描信号 的电平上升， 并从第一电平以凸型抛物线的曲率倾斜到第二电平， 在 所述至少其中一个扫描期间结束吋， 所述扫描信号的电平下降， 并从 所述第二电平以非垂直方式向下倾斜到所述第一电平；
其中所述控制电路还包括反相器， 通过充放电控制信号执行所述第一 幵关的幵 /关控制， 所述充放电控制信号通过所述反相器反相后执行 所述第二幵关的幵 /关控制； 当所述充放电控制信号处于第二电平吋 ， 所述第一幵关关闭， 并且所述第二幵关由于通过所述反相器施加的 第一电平而断幵， 并且所述电容器充电； 当所述充放电控制信号处于 第二电平吋， 所述第一幵关关闭， 并且所述第二幵关由于通过所述反 相器施加的第一电平而断幵， 并且所述电容器充电。
[权利要求 17] 如权利要求 16所述的显示设备， 其特征在于， 所述充放电控制信号被 布置成与吋钟信号同步。
[权利要求 18] 如权利要求 16所述的显示设备， 其特征在于， 所述充放电控制信号被 布置成与每个扫描周期同步。
[权利要求 19] 如权利要求 16所述的显示设备， 其特征在于， 所述栅极驱动电路同步 地输出多个扫描信号以同步地驱动多个所述扫描信号线。
[权利要求 20] —种显示设备， 其特征在于， 包括：
设置成矩阵状的多个像素；
用于向所述多个像素提供数据信号的图像信号线； 与所述图像信号线相交的扫描信号线；
栅极驱动电路， 其将扫描信号输出到所述扫描信号线， 并输出扫描信 号以驱动所述扫描信号线；
控制电路， 其通过控制信号控制所述栅极驱动电路， 所述控制信号具 有伴随电平变化的周期的波形电平； 以及
电容器， 连接到所述栅极驱动器的输入， 其中电平源通过第一幵关连 接到所述栅极驱动器的输入， 并且电阻通过第二幵关并联连接到所述 电容器，
其中所述扫描信号的至少其中一个扫描周期的幵始吋， 所述扫描信号 的电平上升， 并从第一电平以凸型抛物线的曲率倾斜到第二电平， 在 所述至少其中一个扫描期间结束吋， 所述扫描信号的电平下降， 并从 第二电平以非垂直方式向下倾斜到所述第一电平，
其中所述控制电路通过将所述控制信号输入到所述栅极驱动电路， 来 使得所述扫描信号的第二电平和第一电平之间的变化的一部分变化， 其中所述栅极驱动电路包括由多个触发器级联组成的移位寄存器部分 ， 以及选择幵关根据多个触发器的输出分别幵启或关闭。
PCT/CN2017/116242 2017-10-26 2017-12-14 一种显示设备 WO2019080300A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711022863.9A CN107665688A (zh) 2017-10-26 2017-10-26 一种显示设备
CN201711022863.9 2017-10-26

Publications (1)

Publication Number Publication Date
WO2019080300A1 true WO2019080300A1 (zh) 2019-05-02

Family

ID=61143630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/116242 WO2019080300A1 (zh) 2017-10-26 2017-12-14 一种显示设备

Country Status (2)

Country Link
CN (1) CN107665688A (zh)
WO (1) WO2019080300A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689222A (zh) * 2017-10-26 2018-02-13 惠科股份有限公司 一种显示设备
CN107545872A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057245A1 (en) * 1998-03-27 2002-05-16 Sharp Kabushiki Kaisha Display device and display method
CN1645465A (zh) * 2005-01-31 2005-07-27 广辉电子股份有限公司 液晶显示器的栅极驱动方法与电路
CN101501754A (zh) * 2006-09-15 2009-08-05 夏普株式会社 显示装置
CN101944346A (zh) * 2005-11-04 2011-01-12 夏普株式会社 显示装置
CN102914925A (zh) * 2012-10-22 2013-02-06 深圳市华星光电技术有限公司 液晶面板驱动电路
CN107545872A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备
CN107545873A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备
CN107665687A (zh) * 2017-10-26 2018-02-06 惠科股份有限公司 一种显示设备
CN107689222A (zh) * 2017-10-26 2018-02-13 惠科股份有限公司 一种显示设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057245A1 (en) * 1998-03-27 2002-05-16 Sharp Kabushiki Kaisha Display device and display method
CN1645465A (zh) * 2005-01-31 2005-07-27 广辉电子股份有限公司 液晶显示器的栅极驱动方法与电路
CN101944346A (zh) * 2005-11-04 2011-01-12 夏普株式会社 显示装置
CN101501754A (zh) * 2006-09-15 2009-08-05 夏普株式会社 显示装置
CN102914925A (zh) * 2012-10-22 2013-02-06 深圳市华星光电技术有限公司 液晶面板驱动电路
CN107545872A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备
CN107545873A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备
CN107665687A (zh) * 2017-10-26 2018-02-06 惠科股份有限公司 一种显示设备
CN107689222A (zh) * 2017-10-26 2018-02-13 惠科股份有限公司 一种显示设备

Also Published As

Publication number Publication date
CN107665688A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
WO2019080299A1 (zh) 一种显示设备
JP4060256B2 (ja) 表示装置および表示方法
WO2019080298A1 (zh) 一种显示设备
WO2008032468A1 (fr) Appareil d&#39;affichage
JP3406508B2 (ja) 表示装置および表示方法
JP4704438B2 (ja) 表示装置
US10163392B2 (en) Active matrix display device and method for driving same
US9153189B2 (en) Liquid crystal display apparatus
US8259046B2 (en) Active matrix substrate and display device having the same
JP2011100138A (ja) アクティブマトリクス基板およびその駆動回路
JP2008304513A (ja) 液晶表示装置、および液晶表示装置の駆動方法
WO2019080301A1 (zh) 一种显示设备
JP3628676B2 (ja) 表示装置
WO2019080300A1 (zh) 一种显示设备
WO2019080302A1 (zh) 一种显示设备
JP3681734B2 (ja) 表示装置および表示方法
JP4137957B2 (ja) 表示装置及びこの表示装置に用いる走査信号線駆動回路
JP2008191687A (ja) 表示装置
JP3832667B2 (ja) 表示装置
JP3795509B2 (ja) 表示装置および表示方法
JP3754056B2 (ja) 表示装置および表示方法
JP3754060B2 (ja) 表示装置および表示方法
JP2011128642A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17929997

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17929997

Country of ref document: EP

Kind code of ref document: A1