WO2019074058A1 - Anisotropic conductive film, and laminate - Google Patents

Anisotropic conductive film, and laminate Download PDF

Info

Publication number
WO2019074058A1
WO2019074058A1 PCT/JP2018/037923 JP2018037923W WO2019074058A1 WO 2019074058 A1 WO2019074058 A1 WO 2019074058A1 JP 2018037923 W JP2018037923 W JP 2018037923W WO 2019074058 A1 WO2019074058 A1 WO 2019074058A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive film
anisotropic conductive
curable resin
semiconductor
conductive particles
Prior art date
Application number
PCT/JP2018/037923
Other languages
French (fr)
Japanese (ja)
Inventor
浩行 小林
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to JP2019548236A priority Critical patent/JP6944533B2/en
Publication of WO2019074058A1 publication Critical patent/WO2019074058A1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/18Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08JWORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18Manufacture of films or sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Abstract

Provided are: an anisotropic conductive film that has excellent conductivity and adhesion; and a laminate. The anisotropic conductive film includes conductive particles and a curable resin layer that contains the conductive particles. When A is the average particle diameter of the conductive particles and T is the thickness of the curable resin layer, A≤T≤1.2A, and A≤10 μm.

Description

異方性導電フィルムおよび積層体Anisotropic conductive film and laminate
 本発明は、導電性粒子が硬化性樹脂層に含まれた異方性導電フィルムおよび異方性導電フィルムを有する積層体に関し、特に、導電性粒子の平均粒子直径と、硬化性樹脂層の厚みとの関係を規定した異方性導電フィルムに関する。 The present invention relates to an anisotropic conductive film in which conductive particles are contained in a curable resin layer and a laminate having the anisotropic conductive film, and in particular, the average particle diameter of the conductive particles and the thickness of the curable resin layer The invention relates to an anisotropic conductive film having a defined relationship with the above.
 異方性導電部材は、例えば、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板との間の電気的接続が得られ、配線層と配線層との間に挿入し、加圧するだけで配線層間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
 特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方性導電部材が注目されている。
The anisotropic conductive member is inserted between, for example, an electronic component such as a semiconductor element and the circuit board, and an electrical connection between the electronic component and the circuit board can be obtained simply by applying pressure, and the wiring layer and the wiring layer And electrical connection between wiring layers can be obtained by simply inserting and pressing between them, so it is widely used as an electrical connection member for electronic components such as semiconductor elements, and as a test connector etc. when performing functional tests. ing.
In particular, downsizing of electronic components such as semiconductor elements is remarkable. In the conventional method of directly connecting wiring boards such as wire bonding, flip chip bonding, and thermocompression bonding, etc., the stability of the electrical connection of the electronic component can not be sufficiently ensured. Anisotropic conductive members have attracted attention.
 異方性導電部材として、例えば、導電性粒子を含む異方性導電フィルムが提案されている。特許文献1には、バンプ電極が配列された第1の回路部材と、バンプ電極に対応する回路電極が配列された第2の回路部材とを、導電粒子が接着剤層中に分散されてなる異方導電性フィルムを介して接続する接続構造体の製造方法が記載されている。
 バンプ電極および回路電極は、隣接する列間で互いに位置が異なるように千鳥状に配列され、異方導電性フィルムは、導電粒子が一方面側に偏在しており、導電粒子と一方面との間の距離が0μmより大きく1μm以下であり、かつ導電粒子の70%以上が隣接する他の導電粒子と離間した状態となっている。特許文献1では、異方導電性フィルムの一方面側が第2の回路部材側に向くように異方導電性フィルムを配置し、第1の回路部材と第2の回路部材とを熱圧着する。
As an anisotropic conductive member, for example, an anisotropic conductive film containing conductive particles has been proposed. In Patent Document 1, conductive particles are dispersed in an adhesive layer of a first circuit member in which bump electrodes are arranged and a second circuit member in which circuit electrodes corresponding to bump electrodes are arranged. A method of manufacturing a connection structure connecting via an anisotropic conductive film is described.
The bump electrodes and the circuit electrodes are arranged in a staggered manner so that the positions are different between adjacent rows, and in the anisotropic conductive film, the conductive particles are localized on one side, and the conductive particles and the one side The distance between them is more than 0 μm and not more than 1 μm, and 70% or more of the conductive particles are in a state of being separated from other adjacent conductive particles. In patent document 1, the anisotropically conductive film is arrange | positioned so that one surface side of an anisotropically conductive film may turn to the 2nd circuit member side, and the 1st circuit member and the 2nd circuit member are thermocompression-bonded.
 また、特許文献2に、絶縁接着剤層と、絶縁接着剤層に格子状に配置された導電粒子を含む異方導電性フィルムが記載されている。特許文献2の異方導電性フィルムでは、任意の導電粒子と、導電粒子に隣接する導電粒子との中心間距離につき、任意の導電粒子と最も短い距離を第1中心間距離とし、その次に短い距離を第2中心間距離とした場合に、第1中心間距離及び第2中心間距離が、それぞれ導電粒子の粒子径の1.5~5倍であり、任意の導電粒子P0と、任意の導電粒子P0と第1中心間距離にある導電粒子P1と、任意の導電粒子P0と第1中心間距離又は第2中心間距離にある導電粒子P2で形成される鋭角三角形について、導電粒子P0、P1を通る直線の方向(以下、第1配列方向という)に対して直交する直線と、導電粒子P1、P2を通る直線の方向(以下、第2配列方向という)とがなす鋭角の角度αが18°~35°である。 In addition, Patent Document 2 describes an anisotropic conductive film including an insulating adhesive layer and conductive particles arranged in a lattice shape on the insulating adhesive layer. In the anisotropic conductive film of Patent Document 2, the shortest distance between any conductive particle and the conductive particle adjacent to the conductive particle is defined as the first distance between the centers. Assuming that a short distance is a second center-to-center distance, the first center-to-center distance and the second center-to-center distance are respectively 1.5 to 5 times the particle diameter of the conductive particles, and arbitrary conductive particles P0 and The conductive particles P0 and the conductive particles P1 at the first center-to-center distance and the conductive triangles P0 and the conductive particles P2 at the first center-to-center distance or the second center-to-center distance are conductive particles P0. , An acute angle formed by a straight line perpendicular to the direction of the straight line passing through P1 (hereinafter referred to as the first arrangement direction) and the direction of the straight line passing through the conductive particles P1 and P2 (hereinafter referred to as the second arrangement direction) Is 18 ° to 35 °.
特開2015-167186号公報JP, 2015-167186, A 特開2016-66573号公報JP, 2016-66573, A
 現在、半導体素子等の電子部品の実装に異方性導電フィルムが広く使用されている。近年では、電極の配置ピッチが狭い接続に対応させるため、電極の配置ピッチが狭い回路の電気的な接続を良好にし、かつ隣接する回路間の絶縁性を向上させることが課題となっている。
 半導体素子の性能向上は著しく、今まで数個の半導体素子でなければ処理できなかったことが、1つの半導体素子で処理ができるようになってきている。この状況では、半導体素子の電極数または端子数が増え、半導体素子と接続する場合、接続数が大幅に増える傾向にある。
 また、半導体素子の性能向上により、半導体素子のサイズも、今までの半導体素子と同等か、またはより小さくなっていく。このため、半導体素子に設けられる電極または端子の配置ピッチは狭くなる傾向にあり、異方性導電フィルムに要求されるライン(L)とスペース(S)が狭くなる。しかしながら、ライン(L)/スペース(S)が、例えば、5μm/5μmと小さい場合、ラインの幅と、異方性導電フィルムに使用されている導電性粒子とがほぼ同じになる。この場合、上述の特許文献1および特許文献2の異方性導電フィルムであっても、導電性および密着性に関し、良好な接続が望めないのが現状である。
Currently, anisotropic conductive films are widely used for mounting electronic components such as semiconductor devices. In recent years, in order to correspond to the connection where the arrangement pitch of the electrodes is narrow, it is an object to improve the electrical connection of the circuit where the arrangement pitch of the electrodes is narrow and to improve the insulation between the adjacent circuits.
The performance improvement of semiconductor devices is remarkable, and it has become possible to process with one semiconductor device, which could not be processed until only a few semiconductor devices. In this situation, the number of electrodes or the number of terminals of the semiconductor element is increased, and the number of connections tends to be significantly increased when the semiconductor element is connected.
In addition, with the improvement of the performance of the semiconductor device, the size of the semiconductor device is also equal to or smaller than that of the conventional semiconductor devices. Therefore, the arrangement pitch of the electrodes or terminals provided in the semiconductor element tends to be narrow, and the line (L) and the space (S) required for the anisotropic conductive film become narrow. However, when the line (L) / space (S) is as small as, for example, 5 μm / 5 μm, the width of the line and the conductive particles used in the anisotropic conductive film are almost the same. In this case, even with the anisotropic conductive films of Patent Document 1 and Patent Document 2 described above, at present, good connection can not be expected in terms of conductivity and adhesion.
 本発明の目的は、前述の従来技術に基づく問題点を解消し、導電性および密着性が優れた異方性導電フィルムおよび積層体を提供することにある。 The object of the present invention is to solve the problems based on the above-mentioned prior art and to provide an anisotropic conductive film and a laminate excellent in conductivity and adhesion.
 上述の目的を達成するために、本発明は、導電性粒子と、導電性粒子を含有する硬化性樹脂層とを有し、導電性粒子の平均粒子直径をAとし、硬化性樹脂層の厚みをTとするとき、A≦T≦1.2Aであり、かつA≦10μmである異方性導電フィルムを提供するものである。
 導電性粒子の含有量は、3~10体積%であることが好ましい。
 互いに隣接する導電性粒子の間隔をGとするとき、A≦Gであることが好ましい。
 また、導電性粒子は、金属で構成されていることが好ましい。
In order to achieve the above object, the present invention has conductive particles and a curable resin layer containing conductive particles, wherein the average particle diameter of the conductive particles is A, and the thickness of the curable resin layer is When T is T, an anisotropic conductive film in which A ≦ T ≦ 1.2 A and A ≦ 10 μm is provided.
The content of the conductive particles is preferably 3 to 10% by volume.
It is preferable to be A <= G, when setting the space | interval of the mutually adjacent conductive particle to G.
The conductive particles are preferably made of metal.
 また、本発明の異方性導電フィルムと、電極または配線を有する部材とを有し、部材の電極または配線と、異方性導電フィルムとが電気的に接続されている積層体を提供するものである。
 電極または配線は、部材の表面に対して突出しており、電極または配線の突出量は、異方性導電フィルムの厚みの1/3以下であることが好ましい。
Moreover, it has the anisotropic conductive film of this invention, and a member which has an electrode or wiring, and provides the laminated body by which the electrode or wiring of a member and an anisotropic conductive film are electrically connected. It is.
The electrode or the wiring is protruded with respect to the surface of the member, and the protruding amount of the electrode or the wiring is preferably 1/3 or less of the thickness of the anisotropic conductive film.
 本発明によれば、導電性および密着性が優れた異方性導電フィルムおよび積層体を提供できる。 According to the present invention, it is possible to provide an anisotropic conductive film and a laminate having excellent conductivity and adhesion.
本発明の実施形態の異方性導電フィルムを示す模式的断面図である。It is a typical sectional view showing an anisotropic conductive film of an embodiment of the present invention. 本発明の実施形態の異方性導電フィルムの接合例を示す模式図である。It is a schematic diagram which shows the example of joining of the anisotropic conductive film of embodiment of this invention. 半導体素子の端子の構成の一例を示す模式的断面図である。It is a typical sectional view showing an example of composition of a terminal of a semiconductor device. 半導体素子の端子の構成の他の例を示す模式的断面図である。It is a schematic cross section which shows the other example of the structure of the terminal of a semiconductor element. 本発明の実施形態の積層体の第1の例を示す模式図である。It is a schematic diagram which shows the 1st example of the laminated body of embodiment of this invention. 半導体素子の端子の配置の一例を示す模式図である。It is a schematic diagram which shows an example of arrangement | positioning of the terminal of a semiconductor element. 本発明の実施形態の積層体の第2の例を示す模式図である。It is a schematic diagram which shows the 2nd example of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の第3の例を示す模式図である。It is a schematic diagram which shows the 3rd example of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第1の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 1st example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第1の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 1st example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第1の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 1st example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第2の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 2nd example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第2の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 2nd example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第2の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 2nd example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第3の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 3rd example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第3の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 3rd example of the manufacturing method of the laminated body of embodiment of this invention. 本発明の実施形態の積層体の製造方法の第3の例の一工程を示す模式図である。It is a schematic diagram which shows 1 process of the 3rd example of the manufacturing method of the laminated body of embodiment of this invention. 従来の異方性導電フィルムを用いた積層体の製造方法の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the manufacturing method of the laminated body using the conventional anisotropic conductive film. 従来の異方性導電フィルムを用いた積層体の製造方法の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the manufacturing method of the laminated body using the conventional anisotropic conductive film.
 以下に、添付の図面に示す好適実施形態に基づいて、本発明の異方性導電フィルムおよび積層体を詳細に説明する。
 なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
 なお、以下において数値範囲を示す「~」とは両側に記載された数値を含む。例えば、εが数値α~数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
Below, the anisotropic conductive film and the laminate of the present invention will be described in detail based on preferred embodiments shown in the attached drawings.
The drawings described below are illustrative for explaining the present invention, and the present invention is not limited to the drawings shown below.
In the following, “...” indicating a numerical range includes the numerical values described on both sides. For example, ε is a range from the numerical value α 1 to the numerical value β 1 and the range of ε is a range including the numerical value α 1 and the numerical value β 1 , and α 1 ≦ ε ≦ β 1 by mathematical symbols.
 図1は本発明の実施形態の異方性導電フィルムを示す模式的断面図であり、図2は本発明の実施形態の異方性導電フィルムの接合例を示す模式図である。
 図1に示すように、異方性導電フィルム10は、導電性粒子12と、導電性粒子12を含有する硬化性樹脂層14とを有する。異方性導電フィルム10は、導電性粒子12により、厚み方向Dに導電性を有するものである。異方性導電フィルム10は異方導電性を示す。
 また、異方性導電フィルム10は、硬化性樹脂層14の両面に、例えば、剥離層15が設けられている。異方性導電フィルム10は、剥離層15を剥離して用いられる。このため、剥離層15はなくてもよいが、異方性導電フィルム10の搬送等の取り扱いを容易にするためには、剥離層15があることが好ましい。剥離層15は、例えば、シリコーン系接着剤または非シリコーン系接着剤が基材に塗布されて剥離機能が付与されたフィルムが用いられる。基材としては、例えば、ポリエチレンテレフタレート(PET)、ポリエステル、ポリプロピレン、およびポリエチレン等を用いることができる。
FIG. 1 is a schematic cross-sectional view showing an anisotropic conductive film according to an embodiment of the present invention, and FIG. 2 is a schematic view showing a bonding example of the anisotropic conductive film according to the embodiment of the present invention.
As shown in FIG. 1, the anisotropic conductive film 10 has conductive particles 12 and a curable resin layer 14 containing the conductive particles 12. The anisotropic conductive film 10 has conductivity in the thickness direction D by the conductive particles 12. The anisotropic conductive film 10 exhibits anisotropic conductivity.
In addition, the anisotropic conductive film 10 is provided, for example, with a peeling layer 15 on both surfaces of the curable resin layer 14. The anisotropic conductive film 10 is used by peeling the peeling layer 15. For this reason, although the peeling layer 15 may not be provided, in order to facilitate handling such as conveyance of the anisotropic conductive film 10, it is preferable that the peeling layer 15 be present. As the release layer 15, for example, a film in which a silicone adhesive or a non-silicone adhesive is applied to a substrate to which a release function is imparted is used. As the substrate, for example, polyethylene terephthalate (PET), polyester, polypropylene, and polyethylene can be used.
 導電性粒子12の平均粒子直径をAとし、硬化性樹脂層14の厚みをTとするとき、A≦T≦1.2Aであり、かつA≦10μmである。
 A≦T≦1.2Aであり、かつA≦10μmであれば、異方性導電フィルム10を用いて被接続対象を接続した場合、導電性および密着性が優れる。
 硬化性樹脂層14の厚みTが、T<Aでは、導電性粒子よりも硬化性樹脂層の厚みが薄く、密着力が低下する。
 硬化性樹脂層14の厚みTが、T>1.2Aでは、硬化性樹脂層の厚みが導電性粒子より厚く、導通の安定性が低下する、
 なお、平均粒子直径Aが10μmを超えると、導電性粒子12が大きいため、密着性が低下する。また、平均粒子直径Aが10μmを超えると、ラインアンドスペースが、数μmと小さい場合、導電性粒子12が、ラインアンドスペースのラインの幅よりも相対的に大きくなり導電性の確保が困難になる。なお、ラインの幅が5μmの場合、平均粒子直径Aは1.3μm程度である。
Assuming that the average particle diameter of the conductive particles 12 is A and the thickness of the curable resin layer 14 is T, A ≦ T ≦ 1.2 A and A ≦ 10 μm.
When A ≦ T ≦ 1.2 A and A ≦ 10 μm, when the object to be connected is connected using the anisotropic conductive film 10, the conductivity and the adhesiveness are excellent.
When the thickness T of the curable resin layer 14 is T <A, the thickness of the curable resin layer is thinner than that of the conductive particles, and the adhesion decreases.
When the thickness T of the curable resin layer 14 is T> 1.2 A, the thickness of the curable resin layer is thicker than that of the conductive particles, and the stability of conduction is reduced.
In addition, since the electroconductive particle 12 is large when average particle diameter A exceeds 10 micrometers, adhesiveness falls. In addition, when the average particle diameter A exceeds 10 μm, when the line and space is as small as several μm, the conductive particles 12 become relatively larger than the line width of the line and space, making it difficult to secure the conductivity. Become. When the line width is 5 μm, the average particle diameter A is about 1.3 μm.
 異方性導電フィルム10は、導電性粒子12の含有量が3~10体積%であることが好ましい。導電性粒子12の含有量を上述の範囲とすることにより、硬化性樹脂層14と被接続対象との接触面積を確保することができ、密着性を維持することができる。
 また、互いに隣接する導電性粒子12の間隔をGとするとき、導電性粒子12の平均粒子直径Aは、A≦Gであることが好ましい。導電性粒子12の間隔Gが広すぎると、硬化性樹脂層14の接触面積が増え密着性を確保できるが、導電性の確保が困難になる。このため、導電性粒子12の間隔Gの上限値は、例えば、導電性の観点から決定され、導電性粒子12の含有量の下限値により決定される。
 導電性粒子12の間隔Gを上述の範囲とすることにより、硬化性樹脂層14と被接続対象との接触面積を確保することができ、かつ密着性を維持することができる。
In the anisotropic conductive film 10, the content of the conductive particles 12 is preferably 3 to 10% by volume. By making content of the electroconductive particle 12 into the above-mentioned range, the contact area of the curable resin layer 14 and a to-be-connected object can be ensured, and adhesiveness can be maintained.
Moreover, when the space | interval of the electroconductive particle 12 to mutually adjacent | abut is set to G, it is preferable that the average particle diameter A of the electroconductive particle 12 is A <= G. When the interval G of the conductive particles 12 is too wide, the contact area of the curable resin layer 14 increases and the adhesiveness can be secured, but it becomes difficult to secure the conductivity. Therefore, the upper limit value of the interval G of the conductive particles 12 is determined, for example, from the viewpoint of conductivity, and is determined by the lower limit value of the content of the conductive particles 12.
By setting the gap G of the conductive particles 12 in the above-described range, the contact area between the curable resin layer 14 and the connection target can be secured, and the adhesiveness can be maintained.
 異方性導電フィルム10の用途としては、例えば、配線層同士、または配線基板同士の電気的な接続がある。
 例えば、図2に示すように、下側に配置された第1の配線基板20と上側に配置された第2の配線基板24との間に異方性導電フィルム10が配置される。第1の配線基板20の電極22と第2の配線基板24の電極26とにより異方性導電フィルム10が挟まれると、基材21に設けられた電極22と、基材25に設けられた電極26との間に配置された導電性粒子12により、電極22と電極26とが電気的に接続され、電極22と電極26とが導通する。また、異方性導電フィルム10の硬化性樹脂層14により電極22と電極26とが接着され、電極22と電極26とが物理的に接続される。なお、第1の配線基板20と第2の配線基板24とのうち、いずれか一方はIC(Integrated Circuit)チップでもよい。
Examples of applications of the anisotropic conductive film 10 include electrical connection between wiring layers or between wiring boards.
For example, as shown in FIG. 2, the anisotropic conductive film 10 is disposed between the first wiring substrate 20 disposed on the lower side and the second wiring substrate 24 disposed on the upper side. When the anisotropic conductive film 10 is sandwiched between the electrodes 22 of the first wiring board 20 and the electrodes 26 of the second wiring board 24, the electrodes 22 provided on the base 21 and the bases 25 are provided. The electrode 22 and the electrode 26 are electrically connected by the conductive particles 12 disposed between the electrode 26 and the electrode 26, and the electrode 22 and the electrode 26 are electrically connected. Further, the electrode 22 and the electrode 26 are adhered by the curable resin layer 14 of the anisotropic conductive film 10, and the electrode 22 and the electrode 26 are physically connected. Note that one of the first wiring board 20 and the second wiring board 24 may be an IC (Integrated Circuit) chip.
 これに対して、図18に示すように、硬化性樹脂層104が厚く、A≦T≦1.2Aを満たしていない従来の異方性導電フィルム100を用いて、第1の配線基板20と第2の配線基板24とを電気的に接続する場合、異方性導電フィルム100が硬化性樹脂層104内を流動し、導電性粒子12の配置が変化する。導電性粒子12は粒子直径が小さく、流動により押し出されてしまう。このため、図19に示すように電極22と電極26との間にある導電性粒子12の数が少なくなり、異方性導電フィルム100では電極22と電極26との導通の確保が困難になる。なお、図18および図19に示す硬化性樹脂層104は、上述の硬化性樹脂層14と厚みが異なる以外は同じ構成である。 On the other hand, as shown in FIG. 18, the first wiring substrate 20 is formed using the conventional anisotropic conductive film 100 in which the curable resin layer 104 is thick and does not satisfy A ≦ T ≦ 1.2 A. When the second wiring substrate 24 is electrically connected, the anisotropic conductive film 100 flows in the curable resin layer 104, and the arrangement of the conductive particles 12 changes. The conductive particles 12 have a small particle diameter and are extruded by the flow. For this reason, as shown in FIG. 19, the number of conductive particles 12 between the electrode 22 and the electrode 26 decreases, and in the anisotropic conductive film 100, it becomes difficult to secure conduction between the electrode 22 and the electrode 26. . In addition, the curable resin layer 104 shown in FIG. 18 and FIG. 19 is the same structure as the above-mentioned curable resin layer 14 except that the thickness is different.
 第1の配線基板20および第2の配線基板24は、いずれも基材21、25上に配線を構成する電極22、26が形成されたものである。
 基材21、25には目的に応じたものが適宜利用され、例えば、ガラス基板、ポリエチレンテレフタレート(PET)基板、およびシクロオレフィンポリマー(COP)基板等が用いられる。
 また、電極22、26は、金属電極であり、Au(金)、Ag(銀)、Cu(銅)、Al(アルミニウム)、それらの合金、またはITO(Indium Tin Oxide)等、目的に応じたもので構成される。
 電極22、26同士の配置間隔、すなわち、ラインアンドスペースとも呼ばれる電極の幅と、電極の間隔とは狭いことが望まれ、電極の幅と電極の間隔とは、それぞれ10μm未満であることが望ましく、5μm未満であることがより望ましく、さらに望ましくは1μm未満である。
 電極高さは、電極がめっきで形成されている場合には、めっき時間、およびめっき液の種類によって調整することができる。また、電極が金属箔で形成されている場合には、金属箔の厚みを変えることにより調整することができる。
Each of the first wiring board 20 and the second wiring board 24 is one in which the electrodes 22 and 26 constituting the wiring are formed on the base materials 21 and 25.
As the base materials 21 and 25, ones suitable for the purpose are appropriately used, and for example, a glass substrate, a polyethylene terephthalate (PET) substrate, a cycloolefin polymer (COP) substrate and the like are used.
The electrodes 22 and 26 are metal electrodes, such as Au (gold), Ag (silver), Cu (copper), Al (aluminum), their alloys, or ITO (Indium Tin Oxide) according to the purpose. Composed of
It is desirable that the spacing between the electrodes 22 and 26, that is, the width of the electrode, also called line and space, and the spacing between the electrodes be narrow, and the width of the electrodes and the spacing between the electrodes be less than 10 μm. More preferably, less than 5 μm, and even more preferably less than 1 μm.
The electrode height can be adjusted by the plating time and the type of plating solution when the electrode is formed by plating. Moreover, when an electrode is formed with metal foil, it can adjust by changing the thickness of metal foil.
 以下、異方性導電フィルム10を有する積層体について説明する。
 異方性導電フィルム10を用いて積層体が構成される。積層体は、異方性導電フィルムと、電極または配線を有する部材とを有し、部材の電極または配線と、異方性導電フィルムとが電気的に接続されている。積層体は、例えば、1つで完結したものであり、単体で特定の機能を発揮するものである。
 電極または配線を有する部材は、例えば、半導体素子、および配線基板である。
 図3は半導体素子の端子の構成の一例を示す模式的断面図であり、図4は半導体素子の端子の構成の他の例を示す模式的断面図である。
Hereinafter, a laminate having the anisotropic conductive film 10 will be described.
The anisotropic conductive film 10 is used to form a laminate. A layered product has a member which has an anisotropic conductive film and an electrode or wiring, and an electrode or wiring of a member and an anisotropic conductive film are electrically connected. The laminate is, for example, one complete and exhibits a specific function alone.
The members having electrodes or wirings are, for example, semiconductor elements and wiring boards.
FIG. 3 is a schematic cross-sectional view showing an example of the configuration of the terminal of the semiconductor device, and FIG. 4 is a schematic cross-sectional view showing another example of the configuration of the terminal of the semiconductor device.
 例えば、図3に示すように半導体素子42、44は、半導体層32と、再配線層34と、パッシベーション層36とを有する。再配線層34とパッシベーション層36とは電気的に絶縁された絶縁層である。半導体層32の表面32aには、特定の機能を発揮する回路等が形成された素子領域(図示せず)が設けられている。素子領域については後に説明する。なお、半導体層32の表面32aが、例えば、半導体の端子が設けられている面に相当する。
 半導体層32の表面32a上に再配線層34が設けられている。再配線層34では、半導体層32の素子領域に電気的に接続される配線37が設けられている。配線37にパッド38が設けられており、配線37とパッド38は導通する。配線37とパッド38とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
For example, as shown in FIG. 3, the semiconductor elements 42 and 44 have a semiconductor layer 32, a rewiring layer 34, and a passivation layer 36. The redistribution layer 34 and the passivation layer 36 are insulating layers electrically insulated. The surface 32 a of the semiconductor layer 32 is provided with an element region (not shown) in which a circuit or the like exhibiting a specific function is formed. The element region will be described later. The surface 32 a of the semiconductor layer 32 corresponds to, for example, a surface provided with a semiconductor terminal.
A redistribution layer 34 is provided on the surface 32 a of the semiconductor layer 32. In the rewiring layer 34, a wire 37 electrically connected to the element region of the semiconductor layer 32 is provided. The pad 38 is provided on the wiring 37, and the wiring 37 and the pad 38 are electrically connected. The wiring 37 and the pad 38 enable transmission and reception of signals with the element region, and can supply a voltage or the like to the element region.
 再配線層34の表面34aにパッシベーション層36が設けられている。パッシベーション層36には、配線37に設けられたパッド38に端子30aが設けられている。端子30aは半導体層32と電気的に接続されている。
 また、再配線層34には、配線37が設けられていないが、パッド38だけが設けられている。配線37に設けられていないパッド38に端子30bが設けられている。端子30bは半導体層32と電気的に接続されていない。
 端子30aおよび端子30bに異方性導電フィルム10が設けられることにより、他の部材と電気的に接続される。
A passivation layer 36 is provided on the surface 34 a of the redistribution layer 34. In the passivation layer 36, a terminal 30a is provided on the pad 38 provided on the wiring 37. The terminal 30 a is electrically connected to the semiconductor layer 32.
Further, although the wiring 37 is not provided in the rewiring layer 34, only the pad 38 is provided. The terminal 30 b is provided on the pad 38 which is not provided on the wiring 37. The terminal 30 b is not electrically connected to the semiconductor layer 32.
The anisotropic conductive film 10 is provided on the terminals 30a and 30b to be electrically connected to other members.
 端子30aの端面30cと端子30bの端面30cは、いずれもパッシベーション層36の表面36aと一致しており、いわゆる面一の状態であり、端子30aと端子30bはパッシベーション層36の表面36aから突出していない。図3に示す端子30aと端子30bは、例えば、研磨することによりパッシベーション層36の表面36aと面一にされる。 The end face 30c of the terminal 30a and the end face 30c of the terminal 30b both coincide with the surface 36a of the passivation layer 36 and are so-called flush state, and the terminals 30a and 30b protrude from the surface 36a of the passivation layer 36 Absent. The terminal 30a and the terminal 30b shown in FIG. 3 are made flush with the surface 36a of the passivation layer 36, for example, by polishing.
 端子30aと端子30bは、パッシベーション層36の表面36aと面一であることに限定されるものではなく、図4に示すように、パッシベーション層36の表面36aに対して突出してもよい。この場合、パッシベーション層36の表面36aに対する端子30aと端子30bの突出量δは、異方性導電フィルム10の厚みの1/3以下であることが好ましい。突出量δは、端子に限定されるものではなく、異方性導電フィルム10で接続される電極および配線であっても同様である。
 突出量δが異方性導電フィルム10の厚みの1/3以下であれば、割れまたは接着不良等が生じることなく異方性導電フィルム10と安定して接続される。
 突出量δが異方性導電フィルム10の厚みの1/3を超えると、割れまたは接着不良等が生じ、異方性導電フィルム10との接続安定性が損なわれる恐れがある。
 また、異方性導電フィルム10で2つの電極で接続する場合、突出量δを異方性導電フィルム10の厚みの1/3以下とするには、少なくとも一方の電極であればよい。この場合、突出量δが異方性導電フィルム10の厚みの1/3以下の電極から異方性導電フィルム10と接続することが好ましい。
 なお、異方性導電フィルム10の厚みは、上述の硬化性樹脂層の厚みTのことである。
The terminals 30 a and the terminals 30 b are not limited to being flush with the surface 36 a of the passivation layer 36, and may protrude with respect to the surface 36 a of the passivation layer 36 as shown in FIG. 4. In this case, the amount δ of protrusion of the terminals 30 a and 30 b with respect to the surface 36 a of the passivation layer 36 is preferably 1/3 or less of the thickness of the anisotropic conductive film 10. The amount of protrusion δ is not limited to the terminal, and the same applies to electrodes and wires connected by the anisotropic conductive film 10.
If the amount of protrusion δ is 1/3 or less of the thickness of the anisotropic conductive film 10, it is stably connected to the anisotropic conductive film 10 without cracking or adhesion failure.
If the protrusion amount δ exceeds 1/3 of the thickness of the anisotropic conductive film 10, cracking, adhesion failure, or the like may occur, and the connection stability with the anisotropic conductive film 10 may be impaired.
Moreover, when connecting with two electrodes by the anisotropic conductive film 10, in order to make protrusion amount (delta) 1/3 or less of the thickness of the anisotropic conductive film 10, at least one electrode should just be sufficient. In this case, it is preferable to connect the anisotropic conductive film 10 from an electrode whose protrusion amount δ is 1/3 or less of the thickness of the anisotropic conductive film 10.
In addition, the thickness of the anisotropic conductive film 10 is the thickness T of the above-mentioned curable resin layer.
 上述の突出量δは、半導体素子42、44において端子30aと端子30bとを含む断面の画像を取得し、画像解析により端子30aの輪郭および端子30bの輪郭を取得し、端子30aの端面30cと端子30bの端面30cを検出する。パッシベーション層36の表面36aから端子30aの端面30cとの距離、および端子30bの端面と30cの距離を求めることにより得ることができる。
 端子30aの端面30cと端子30bの端面30cは、いずれもパッシベーション層36の表面36aから最も離れた位置にある面のことであり、一般的に上面と呼ばれる面のことである。
The protrusion amount δ described above acquires an image of a cross section including the terminal 30a and the terminal 30b in the semiconductor elements 42 and 44, acquires the contour of the terminal 30a and the contour of the terminal 30b by image analysis, and the end surface 30c of the terminal 30a The end face 30c of the terminal 30b is detected. The distance between the surface 36a of the passivation layer 36 and the end face 30c of the terminal 30a and the distance between the end face of the terminal 30b and the end 30c can be obtained.
The end surface 30c of the terminal 30a and the end surface 30c of the terminal 30b are both surfaces farthest from the surface 36a of the passivation layer 36, and are generally called a top surface.
 半導体層32は、半導体であれば、特に限定されるものではなく、シリコン等で構成されるが、これに限定されるものではなく、炭化ケイ素、ゲルマニウム、ガリウムヒ素または窒化ガリウム等であってもよい。
 再配線層34は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
 また、パッシベーション層36も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素(SiN)またはポリイミドで構成される。
 配線37およびパッド38は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
The semiconductor layer 32 is not particularly limited as long as it is a semiconductor, and is made of silicon or the like, but is not limited thereto, and may be silicon carbide, germanium, gallium arsenide, gallium nitride or the like. Good.
The redistribution layer 34 is made of an electrically insulating material, such as polyimide.
The passivation layer 36 is also made of an electrically insulating material, such as silicon nitride (SiN) or polyimide.
The wires 37 and the pads 38 are made of a conductive material, such as copper, copper alloy, aluminum, or aluminum alloy.
 端子30aおよび端子30bは、配線37およびパッド38と同様に導電性を有するもので構成され、例えば、金属または合金で構成される。具体的には、端子30aおよび端子30bは、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
 なお、端子30aおよび端子30bは、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、電極または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
 端子30aおよび端子30bにおいても、端子30aの幅Wおよび端子30bの幅Wと、端子30aの間隔Wおよび端子30bの間隔Wは狭いことが望まれ、端子30aの幅Wおよび端子30bの幅Wと端子30aの間隔Wおよび端子30bの間隔Wとは、それぞれ10μm未満であることが好ましく、より好ましくは5μm未満であり、さらに好ましくは1μm未満である。この場合でも、異方性導電フィルム10を用いることにより、優れた導通性および密着性を得ることができる。
The terminal 30 a and the terminal 30 b are configured to be conductive similarly to the wiring 37 and the pad 38, and are configured by, for example, a metal or an alloy. Specifically, the terminals 30a and 30b are made of, for example, copper, a copper alloy, aluminum, or an aluminum alloy.
The terminals 30a and the terminals 30b may be of any type as long as they have conductivity, and are not limited to being made of metal or alloy, and are used for what are called terminals, electrodes or electrode pads in the semiconductor device field. The materials to be used can be suitably used.
Also in the terminal 30a and terminal 30b, and the width W L of the width W L and the terminal 30b of the terminal 30a, the interval W S spacing W S and terminal 30b of the terminal 30a is desired to narrow, and the width W L of the terminal 30a the interval W S spacing W S and terminal 30b of width W L and the terminal 30a of the terminal 30b, is preferably less than 10μm, respectively, and more preferably less than 5 [mu] m, more preferably less than 1 [mu] m. Even in this case, by using the anisotropic conductive film 10, excellent conductivity and adhesiveness can be obtained.
 次に、積層体の他の構成について接続する。
 積層体としては、図5に示す積層体40のように、異方導電性を示す異方性導電フィルム10を介して半導体素子42と半導体素子44とを積層方向Dsに接合して、半導体素子42と半導体素子44とを電気的に接続する構成でもよい。図5に示す積層体40では半導体素子42と半導体素子44との導電性および密着性が優れる。
 半導体素子42、44は、例えば、図6に示すように複数の端子45を有する。端子45の大きさが、1辺10μmの矩形で、端子45の間隔が10μmであっても、上述の異方性導電フィルム10を用いることにより、半導体素子42と半導体素子44とを電気的に接続することができる。
 図7に示す積層体40のように、異方性導電フィルム10を介して半導体素子42と半導体素子44と半導体素子46を積層方向Dsに積層して接合し、かつ電気的に接続した構成としてもよい。図7に示す積層体40では半導体素子42と半導体素子44と半導体素子46との導電性および密着性が優れる。
 また、図8に示す積層体40のように光学センサとして機能するものでもよい。図8に示す積層体40は、半導体素子52とセンサチップ54とが異方性導電フィルム10を介して積層方向Dsに積層されている。また、センサチップ54にはレンズ56が設けられている。図8に示す積層体40では半導体素子52とセンサチップ54との導電性および密着性が優れる。
Next, connection is made to another configuration of the stack.
As the laminate, as in the laminate 40 shown in FIG. 5, the semiconductor element 42 and the semiconductor element 44 are joined in the layering direction Ds via the anisotropic conductive film 10 exhibiting anisotropic conductivity, so that the semiconductor element is obtained. 42 and the semiconductor element 44 may be electrically connected. The laminate 40 shown in FIG. 5 is excellent in the conductivity and adhesion between the semiconductor element 42 and the semiconductor element 44.
The semiconductor elements 42 and 44 have a plurality of terminals 45, for example, as shown in FIG. Even if the size of the terminal 45 is a rectangle of 10 μm on a side and the distance between the terminals 45 is 10 μm, the semiconductor element 42 and the semiconductor element 44 can be electrically used by using the above-described anisotropic conductive film 10 It can be connected.
As a laminate 40 shown in FIG. 7, the semiconductor element 42, the semiconductor element 44, and the semiconductor element 46 are stacked and joined in the stacking direction Ds via the anisotropic conductive film 10 and electrically connected to each other. It is also good. In the laminated body 40 shown in FIG. 7, the conductivity and adhesion between the semiconductor element 42, the semiconductor element 44 and the semiconductor element 46 are excellent.
Moreover, it may function as an optical sensor like the laminated body 40 shown in FIG. In the laminate 40 shown in FIG. 8, the semiconductor element 52 and the sensor chip 54 are stacked in the stacking direction Ds via the anisotropic conductive film 10. Further, the sensor chip 54 is provided with a lens 56. The laminate 40 shown in FIG. 8 is excellent in conductivity and adhesion between the semiconductor element 52 and the sensor chip 54.
 半導体素子52は、ロジック回路が形成されたものであり、センサチップ54で得られる信号を処理することができれば、その構成は特に限定されるものではない。
 センサチップ54は、光を検出する光センサを有するものである。光センサは、光を検出することができれば、特に限定されるものではなく、例えば、CCD(Charge Coupled Device)イメージセンサまたはCMOS(Complementary Metal Oxide Semiconductor)イメージセンサが用いられる。
 なお、図8に示す積層体40では、半導体素子52とセンサチップ54とを異方性導電フィルム10を介して接続したが、これに限定されるものではなく、半導体素子52とセンサチップ54とを直接接合する構成でもよい。
 レンズ56は、センサチップ54に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
The semiconductor element 52 has a logic circuit formed therein, and the configuration thereof is not particularly limited as long as the signal obtained by the sensor chip 54 can be processed.
The sensor chip 54 includes an optical sensor that detects light. The light sensor is not particularly limited as long as it can detect light, and for example, a charge coupled device (CCD) image sensor or a complementary metal oxide semiconductor (CMOS) image sensor is used.
In the laminate 40 shown in FIG. 8, the semiconductor element 52 and the sensor chip 54 are connected via the anisotropic conductive film 10, but the present invention is not limited to this. The semiconductor element 52 and the sensor chip 54 May be directly joined.
The configuration of the lens 56 is not particularly limited as long as it can condense light on the sensor chip 54. For example, a lens called a microlens is used.
 なお、上述の半導体素子42、半導体素子44および半導体素子46は、例えば、上述の半導体層32を有するものであり、素子領域(図示せず)を有する。
 素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびFPGA(field-programmable gate array)等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはMEMS(Micro Electro Mechanical Systems)が形成されてもよい。MEMSとは、例えば、センサ、アクチュエーターおよびアンテナ等である。センサには、例えば、加速度、音および光等の各種のセンサが含まれる。
The above-described semiconductor element 42, the semiconductor element 44, and the semiconductor element 46 have, for example, the above-described semiconductor layer 32, and have an element region (not shown).
The element region is a region in which various element configuration circuits such as a capacitor, a resistor, and a coil are formed to function as an electronic element. In the element region, for example, a memory circuit such as a flash memory, a region where a logic circuit such as a microprocessor and a field-programmable gate array (FPGA) is formed, a communication module such as a wireless tag, Area. In the element region, other than this, a transmitter circuit or MEMS (Micro Electro Mechanical Systems) may be formed. The MEMS is, for example, a sensor, an actuator, an antenna or the like. The sensors include, for example, various sensors such as acceleration, sound and light.
 上述のように、素子領域は素子構成回路等が形成されており、半導体素子には上述のように再配線層34(図3参照)が設けられている。
 積層体では、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層体40における半導体素子の組合せとしては、センサ、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層体40の用途等に応じて適宜決定されるものである。
As described above, in the element region, an element configuration circuit and the like are formed, and in the semiconductor element, the rewiring layer 34 (see FIG. 3) is provided as described above.
In the stacked body, for example, a combination of a semiconductor element having a logic circuit and a semiconductor element having a memory circuit can be employed. Further, all the semiconductor elements may have memory circuits, or all the semiconductor elements may have logic circuits. The combination of semiconductor elements in the stack 40 may be a combination of a sensor, an actuator, an antenna, and the like, and a memory circuit and a logic circuit, and is appropriately determined in accordance with the application of the stack 40 and the like.
 また、半導体素子は、特に限定されず、具体的に以下のものが挙げられる。半導体素子としては、例えば、上述のもの以外に、例えば、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、ASSP(Application Specific Standard Product)等のロジック集積回路が挙げられる。また、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)等のマイクロプロセッサが挙げられる。また、例えば、DRAM(Dynamic Random Access Memory)、HMC(Hybrid Memory Cube)、MRAM(Magnetoresistive Random Access Memory)、PCM(Phase-Change Memory)、ReRAM(Resistance Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、フラッシュメモリ等のメモリが挙げられる。また、例えば、LED(Light Emitting Diode)、パワーデバイス、DC(Direct Current)-DC(Direct Current)コンバータ、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)等のアナログ集積回路が挙げられる。
 さらに、半導体素子としては、例えば、GPS(Global Positioning System)、FM(Frequency Modulation)、NFC(Near Field Communication)、RFEM(RF Expansion Module)、MMIC(Monolithic Microwave Integrated Circuit)、WLAN(Wireless Local Area Network)等のワイヤレス素子、ディスクリート素子、Passiveデバイス、SAW(Surface Acoustic Wave)フィルタ、RF(Radio Frequency)フィルタ、IPD(Integrated Passive Devices)等が挙げられる。半導体素子としては、TEG(Test Element Group)チップでもよい。
 半導体素子以外に、インターポーザー、およびTAB(Tape Automated Bonding)テープを被接続対象とすることもできる。
 さらには、被接続対象として、透明導電膜の電極パッドとFPC(Flexible Printed Circuits)の電極パッドとの接続に用いることができる。また、透明導電膜の電極パッド上に直接IC(Integrated Circuit)チップを接続実装することにも利用可能である。透明導電膜としては、視認性が低く、視認されにくければ特に限定されるものではなく、例えば、ITO等の物質自体が透明なもので構成した導電膜でもよく、線幅が数μmオーダーの細い金属線で構成された導電膜でもよい。また、透明導電膜としては、例えば、タッチセンサー等に用いられる各種の導電膜が適宜利用可能である。
 また、ICチップは、半導体素子42、44と同様に、例えば、図6に示すように複数の端子45を有する。
Further, the semiconductor element is not particularly limited, and specific examples thereof include the following. Examples of the semiconductor element include logic integrated circuits such as application specific integrated circuits (ASICs), field programmable gate arrays (FPGAs), and application specific standard products (ASSPs), as well as those described above. Moreover, microprocessors, such as CPU (Central Processing Unit) and GPU (Graphics Processing Unit), are mentioned, for example. Also, for example, a dynamic random access memory (DRAM), a hybrid memory cube (HMC), a magnetoresistive random access memory (MRAM), a phase-change memory (PCM), a resistance random access memory (ReRAM), and a ferroelectric random access memory (FeRAM). , Flash memory and the like. Also, for example, analog integrated circuits such as light emitting diodes (LEDs), power devices, direct current (DC) -direct current (DC) converters, and insulated gate bipolar transistors (IGBTs) can be cited.
Furthermore, as a semiconductor element, for example, GPS (Global Positioning System), FM (Frequency Modulation), NFC (Near Field Communication), RFEM (RF Expansion Module), MMIC (Monolithic Microwave Integrated Circuit), WLAN (Wireless Local Area Network) Etc., discrete elements, passive devices, surface acoustic wave (SAW) filters, radio frequency (RF) filters, integrated passive devices (IPD), and the like. The semiconductor element may be a TEG (Test Element Group) chip.
Besides semiconductor devices, interposers and TAB (Tape Automated Bonding) tapes can also be connected.
Furthermore, it can be used for connection with the electrode pad of a transparent conductive film, and the electrode pad of FPC (Flexible Printed Circuits) as a to-be-connected object. In addition, the present invention can also be used to connect and mount an IC (Integrated Circuit) chip directly on an electrode pad of a transparent conductive film. The transparent conductive film is not particularly limited as long as it has low visibility and is hard to be recognized. For example, a conductive film in which a substance such as ITO itself is transparent may be used. It may be a conductive film made of a metal wire. Moreover, as a transparent conductive film, the various conductive films used for a touch sensor etc. can be utilized suitably, for example.
Further, the IC chip has a plurality of terminals 45 as shown in FIG. 6, for example, similarly to the semiconductor elements 42 and 44.
 次に、異方性導電フィルムを用いた積層体の製造方法の第1の例について説明する。
 異方性導電フィルムを用いた積層体の製造方法の第1の例は、チップオンウエハに関するものであり、図5に示す積層体40の製造方法を示す。
 図9~図11は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第1の例を工程順に示す模式図である。
 異方性導電フィルムを用いた積層体の製造方法の第1の例では、まず、異方性導電フィルム10が表面44aに設けられた半導体素子44を用意する。
 次に、異方性導電フィルム10を、第1の半導体ウエハ60に向けて半導体素子44を配置する。次に、半導体素子44のアライメントマークと、第1の半導体ウエハ60のアライメントマークとを用いて、第1の半導体ウエハ60に対して、半導体素子44の位置合せを行う。
 なお、位置合せについては、第1の半導体ウエハ60のアライメントマークの画像または反射像と、半導体素子44のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
Next, the 1st example of the manufacturing method of the laminated body using an anisotropic conductive film is demonstrated.
A first example of a method of manufacturing a laminate using an anisotropic conductive film relates to a chip-on-wafer, and shows a method of manufacturing a laminate 40 shown in FIG.
FIG. 9 to FIG. 11 are schematic views showing a first example of a method for manufacturing a laminate using the anisotropic conductive film of the embodiment of the present invention in the order of steps.
In the first example of the method of manufacturing a laminate using an anisotropic conductive film, first, a semiconductor element 44 having the anisotropic conductive film 10 provided on the surface 44 a is prepared.
Next, the semiconductor element 44 is disposed with the anisotropic conductive film 10 facing the first semiconductor wafer 60. Next, alignment of the semiconductor element 44 is performed on the first semiconductor wafer 60 using the alignment mark of the semiconductor element 44 and the alignment mark of the first semiconductor wafer 60.
Regarding the alignment, the configuration is particularly limited if digital image data can be obtained for the image or the reflected image of the alignment mark of the first semiconductor wafer 60 and the image or the reflected image of the alignment mark of the semiconductor element 44. However, known imaging devices can be used as appropriate.
 次に、図9に示すように半導体素子44を異方性導電フィルム10を介して第1の半導体ウエハ60の素子領域に載置し、例えば、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して仮圧着する。これを全ての半導体素子44について行い、図10に示すように、全ての半導体素子44を第1の半導体ウエハ60の素子領域に仮圧着する。 Next, as shown in FIG. 9, the semiconductor element 44 is placed on the element region of the first semiconductor wafer 60 via the anisotropic conductive film 10, and for example, a predetermined pressure is applied, and it is determined in advance. It is heated to a temperature, held for a predetermined time, and temporarily crimped. This is performed for all the semiconductor elements 44, and as shown in FIG. 10, all the semiconductor elements 44 are temporarily pressure-bonded to the element region of the first semiconductor wafer 60.
 次に、全ての半導体素子44を第1の半導体ウエハ60の素子領域に仮圧着した状態で、半導体素子44に対して、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、複数の半導体素子44を全て一括して、第1の半導体ウエハ60の素子領域に接合する。この接合は本圧着と呼ばれるものである。これにより、半導体素子44の端子(図示せず)が異方性導電フィルム10に接合され、第1の半導体ウエハ60の端子(図示せず)が異方性導電フィルム10に接合される。
 次に、図11に示すように、異方性導電フィルム10を介して半導体素子44が接合された第1の半導体ウエハ60を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子42と異方性導電フィルム10と半導体素子44とが接合された積層体40を得ることができる。
 上述のように本圧着では、複数の半導体素子44の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
Next, in a state where all the semiconductor elements 44 are temporarily pressure-bonded to the element region of the first semiconductor wafer 60, a predetermined pressure is applied to the semiconductor elements 44, and the semiconductor elements 44 are heated to a predetermined temperature. The plurality of semiconductor elements 44 are all joined together to the element region of the first semiconductor wafer 60 while holding for a predetermined time. This bonding is called full pressure bonding. Thus, the terminal (not shown) of the semiconductor element 44 is bonded to the anisotropic conductive film 10, and the terminal (not shown) of the first semiconductor wafer 60 is bonded to the anisotropic conductive film 10.
Next, as shown in FIG. 11, the first semiconductor wafer 60 to which the semiconductor element 44 is bonded via the anisotropic conductive film 10 is separated into individual element regions by dicing or laser scribing or the like. Thereby, the laminated body 40 with which the semiconductor element 42, the anisotropic conductive film 10, and the semiconductor element 44 were joined can be obtained.
As described above, in the full pressure bonding, by collectively bonding the plurality of semiconductor elements 44, the tact time can be reduced and the productivity can be enhanced.
 仮圧着は、異方性導電フィルムを半導体素子等の被接続対象に仮付けすることである。
 なお、仮圧着する際に、仮圧着強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮圧着強度は重要となる。
 また、仮圧着プロセスにおける温度条件および加圧条件は特に限定されず、例えば、硬化性樹脂層に応じて、適宜設定される。
 仮圧着では、例えば、被接続対象である半導体素子、または配線基板上に異方性導電フィルム10を載せ、圧力と温度を適切な時間かけて仮圧着する。圧力、温度および時間によっては、異方性導電フィルム10に硬化が生じ、本圧着前に硬化が進み、本圧着ができなくなる可能性があるため、仮圧着の温度は、硬化反応が促進されない迄の温度とすることが望ましい。
The temporary pressure bonding is to temporarily attach the anisotropic conductive film to a connection target such as a semiconductor element.
In addition, since a position shift will arise in the process of a conveyance process etc. and the process of a bond which joins when temporary press-fit strength is weak, temporary press-fit strength becomes important.
Moreover, the temperature condition and pressurization condition in a temporary pressure bonding process are not specifically limited, For example, according to a curable resin layer, it sets suitably.
In temporary pressure bonding, for example, the anisotropic conductive film 10 is placed on a semiconductor element to be connected or a wiring substrate, and pressure and temperature are temporarily pressure bonded over an appropriate time. Depending on the pressure, temperature, and time, the anisotropic conductive film 10 may be cured, and curing may proceed before the final pressing, and the final pressing may not be performed, so the temperature of the temporary pressing may not accelerate the curing reaction. It is desirable that the temperature of the
 本圧着における温度条件は特に限定されないが、仮圧着の温度よりも高い温度であることが好ましく、具体的には、130~200℃であることがより好ましい。
 また、本圧着における加圧条件は特に限定されないが、目的に応じて適宜設定され、40~100MPaであることが好ましい。
 本圧着の時間は特に限定されないが、目的に応じて適宜設定され、3~15秒間が好ましい。
The temperature condition in the main pressure bonding is not particularly limited, but is preferably a temperature higher than the temperature of the temporary pressure bonding, and specifically, more preferably 130 to 200 ° C.
Further, the pressurizing condition in the main pressure bonding is not particularly limited, but is appropriately set according to the purpose, and preferably 40 to 100 MPa.
The time of the main pressure bonding is not particularly limited, but may be appropriately set according to the purpose, and is preferably 3 to 15 seconds.
 上述の半導体素子44および第1の半導体ウエハ60を含め、個々の半導体素子同士を接合するような仮圧着の場合には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
 上述の本圧着に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社PMT、アユミ工業、東京エレクトロン(TEL)、EVG、ズースマイクロテック株式会社(SUSS)、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
 仮圧着および本圧着のそれぞれの接合に際しては、接合時の雰囲気、加熱温度、加圧力(荷重)、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
 接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空状態から選ぶことができる。
In the case of temporary pressure bonding where individual semiconductor elements are bonded together, including the semiconductor element 44 and the first semiconductor wafer 60 described above, Toray Engineering, Shibuya Kogyo Co., Ltd., Shinkawa Co., Ltd., and Yamaha Motor Co., Ltd. The equipment of each company such as can be used.
As an apparatus used for the above-mentioned main pressure bonding, for example, wafers of Mitsubishi Heavy Industries Machine Tools, Bond Tech, PMT, Ayumi Kogyo, Tokyo Electron (TEL), EVG, SUSS Microtech Co., Ltd. (SUSS), Musashino Engineering etc. Bonding devices can be used.
At the time of each bonding of temporary pressure bonding and full pressure bonding, the atmosphere at the time of bonding, heating temperature, pressing force (load), and processing time can be mentioned as control factors, but conditions suitable for devices such as semiconductor elements used should be selected. it can.
The atmosphere at the time of bonding can be selected from under the atmosphere, an inert atmosphere such as a nitrogen atmosphere, and a vacuum state.
 異方性導電フィルムを用いた積層体の製造方法の第2の例について説明する。
 図12~図14は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第2の例を工程順に示す模式図である。
 異方性導電フィルムを用いた積層体の製造方法の第2の例は、異方性導電フィルムを用いた積層体の製造方法の第1の例に比して、3つの半導体素子42、44、46が異方性導電フィルム10を介して積層されて接合される点以外は、異方性導電フィルムを用いた積層体の製造方法の第1の例と同じである。このため、積層体の製造方法の第2の例と共通する製造方法についての詳細な説明は省略する。
 半導体素子44は、裏面44bにアライメントマーク(図示せず)が設けられており、かつ端子(図示せず)が設けられている。さらに、半導体素子44には表面44aに異方性導電フィルム10が設けられている。また、半導体素子46でも表面46aに異方性導電フィルム10が設けられている。
The 2nd example of the manufacturing method of the layered product using an anisotropic conductive film is explained.
FIG. 12 to FIG. 14 are schematic views showing, in the order of steps, a second example of a method of manufacturing a laminate using the anisotropic conductive film of the embodiment of the present invention.
The second example of the method of manufacturing a laminate using an anisotropic conductive film is different from the first example of the method of manufacturing a laminate using an anisotropic conductive film in three semiconductor elements 42 and 44. , 46 are the same as the first example of the method for manufacturing a laminate using an anisotropic conductive film, except that 46 is laminated and joined via the anisotropic conductive film 10. For this reason, the detailed description about the manufacturing method common to the 2nd example of the manufacturing method of a layered product is omitted.
In the semiconductor element 44, an alignment mark (not shown) is provided on the back surface 44b, and a terminal (not shown) is provided. Furthermore, the anisotropic conductive film 10 is provided on the surface 44 a of the semiconductor element 44. In addition, the anisotropic conductive film 10 is provided on the surface 46 a of the semiconductor element 46 as well.
 図12に示すように、全ての半導体素子44が異方性導電フィルム10を介して第1の半導体ウエハ60の素子領域に仮圧着された状態で、半導体素子44の裏面44bのアライメントマークと、半導体素子46のアライメントマークとを用いて、半導体素子44に対して半導体素子46の位置合せを行う。 As shown in FIG. 12, with all the semiconductor elements 44 being temporarily press-bonded to the element region of the first semiconductor wafer 60 via the anisotropic conductive film 10, alignment marks on the back surface 44b of the semiconductor elements 44, The semiconductor element 46 is aligned with the semiconductor element 44 using the alignment mark of the semiconductor element 46.
 次に、図13に示すように、半導体素子44の裏面44bに、異方性導電フィルム10を介して半導体素子46を仮圧着する。次に、全ての半導体素子44を異方性導電フィルム10を介して第1の半導体ウエハ60の素子領域に仮圧着し、全ての半導体素子44に、異方性導電フィルム10を介して半導体素子46を仮圧着した状態で、予め定めた条件にて本圧着を行う。これにより、半導体素子44と半導体素子46とが異方性導電フィルム10を介して接合され、半導体素子44と第1の半導体ウエハ60とが異方性導電フィルム10を介して接合される。半導体素子44、半導体素子46および第1の半導体ウエハ60の端子(図示せず)は異方性導電フィルム10に接合される。
 次に、図14に示すように、半導体素子44および半導体素子46が異方性導電フィルム10を介して接合された第1の半導体ウエハ60を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子42と半導体素子44と半導体素子46とが異方性導電フィルム10を介して接合された積層体40を得ることができる。
Next, as shown in FIG. 13, the semiconductor element 46 is temporarily pressure-bonded to the back surface 44 b of the semiconductor element 44 via the anisotropic conductive film 10. Next, all the semiconductor elements 44 are temporarily pressure-bonded to the element region of the first semiconductor wafer 60 through the anisotropic conductive film 10, and the semiconductor elements through all the semiconductor elements 44 through the anisotropic conductive film 10. In a state in which 46 is temporarily pressure-bonded, the main pressure-bonding is performed under predetermined conditions. Thereby, the semiconductor element 44 and the semiconductor element 46 are joined via the anisotropic conductive film 10, and the semiconductor element 44 and the first semiconductor wafer 60 are joined via the anisotropic conductive film 10. The semiconductor element 44, the semiconductor element 46 and the terminal (not shown) of the first semiconductor wafer 60 are bonded to the anisotropic conductive film 10.
Next, as shown in FIG. 14, the first semiconductor wafer 60 in which the semiconductor element 44 and the semiconductor element 46 are joined via the anisotropic conductive film 10 is divided into, for example, dicing or laser scribing for each element area. Individualize by Thereby, the laminated body 40 in which the semiconductor element 42, the semiconductor element 44 and the semiconductor element 46 are joined via the anisotropic conductive film 10 can be obtained.
 次に、異方性導電フィルムを用いた積層体の製造方法の第3の例について説明する。
 異方性導電フィルムを用いた積層体の製造方法の第3の例は、ウエハオンウエハに関するものであり、図5に示す積層体40の製造方法を示す。
 図15~図17は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第3の例を工程順に示す模式図である。
 異方性導電フィルムを用いた積層体の製造方法の第3の例は、積層体の製造方法の第1の例に比して、異方性導電フィルム10を介して第1の半導体ウエハ60と第2の半導体ウエハ62とを接合する点以外は、積層体の製造方法の第1の例と同じである。このため、積層体の製造方法の第1の例と共通する製造方法についての詳細な説明は省略する。また、異方性導電フィルム10についても、上述の説明のとおりであるため、その詳細な説明は省略する。
Next, a third example of a method of manufacturing a laminate using an anisotropic conductive film will be described.
The third example of the method of manufacturing a laminate using an anisotropic conductive film relates to a wafer on wafer, and shows a method of manufacturing a laminate 40 shown in FIG.
FIGS. 15 to 17 are schematic views showing, in the order of steps, a third example of a method of manufacturing a laminate using the anisotropic conductive film of the embodiment of the present invention.
The third example of the method for manufacturing a laminate using an anisotropic conductive film is different from the first example of the method for manufacturing a laminate, in that the first semiconductor wafer 60 via the anisotropic conductive film 10 is used. And the second semiconductor wafer 62 are the same as the first example of the method of manufacturing a laminated body. For this reason, the detailed description about the manufacturing method common to the 1st example of the manufacturing method of a layered product is omitted. Moreover, since it is as the above-mentioned description also about the anisotropic conductive film 10, the detailed description is abbreviate | omitted.
 まず、第1の半導体ウエハ60と、第2の半導体ウエハ62とを用意する。第1の半導体ウエハ60の表面60a、または第2の半導体ウエハ62の表面62aのいずれかに異方性導電フィルム10を設ける。例えば、図15に示すように、第1の半導体ウエハ60の表面60aに異方性導電フィルム10を設ける。この場合、異方性導電フィルム10は、第1の半導体ウエハ60の表面60aに、例えば、仮圧着される。
 次に、第1の半導体ウエハ60の表面60aと第2の半導体ウエハ62の表面62aを対向させる。そして、第1の半導体ウエハ60のアライメントマークと、第2の半導体ウエハ62のアライメントマークとを用いて、第1の半導体ウエハ60に対して、第2の半導体ウエハ62の位置合せを行う。
 次に、第1の半導体ウエハ60の表面60aと第2の半導体ウエハ62の表面62aを対向させて、上述の方法を用いて、図16に示すように第1の半導体ウエハ60と第2の半導体ウエハ62とを異方性導電フィルム10を介して接合する。この場合、仮圧着した後に本圧着をする。
First, a first semiconductor wafer 60 and a second semiconductor wafer 62 are prepared. An anisotropic conductive film 10 is provided on either the surface 60 a of the first semiconductor wafer 60 or the surface 62 a of the second semiconductor wafer 62. For example, as shown in FIG. 15, the anisotropic conductive film 10 is provided on the surface 60 a of the first semiconductor wafer 60. In this case, the anisotropic conductive film 10 is, for example, temporarily pressure-bonded to the surface 60 a of the first semiconductor wafer 60.
Next, the surface 60 a of the first semiconductor wafer 60 and the surface 62 a of the second semiconductor wafer 62 are opposed to each other. Then, using the alignment mark of the first semiconductor wafer 60 and the alignment mark of the second semiconductor wafer 62, the alignment of the second semiconductor wafer 62 with respect to the first semiconductor wafer 60 is performed.
Next, the surface 60a of the first semiconductor wafer 60 and the surface 62a of the second semiconductor wafer 62 are made to face each other, and the first semiconductor wafer 60 and the second semiconductor wafer 60 are formed as shown in FIG. The semiconductor wafer 62 is bonded via the anisotropic conductive film 10. In this case, the main pressure bonding is performed after the temporary pressure bonding.
 次に、図17に示すように、第1の半導体ウエハ60と第2の半導体ウエハ62が異方性導電フィルム10を介して接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、異方性導電フィルム10を介して半導体素子42と半導体素子44とが接合された積層体40を得ることができる。このように、ウエハオンウエハを用いても積層体40を得ることができる。
 なお、個片化については、上述のとおりであるため、詳細な説明は省略する。
 また、図17に示すように、第1の半導体ウエハ60と第2の半導体ウエハ62が接合された状態で、第1の半導体ウエハ60および第2の半導体ウエハ62のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨(CMP:Chemical Mechanical Polishing)等により、薄くすることができる。
Next, as shown in FIG. 17, in a state where the first semiconductor wafer 60 and the second semiconductor wafer 62 are bonded via the anisotropic conductive film 10, for example, dicing or laser scribing is performed for each element region. Individualize by etc. Thereby, the laminated body 40 by which the semiconductor element 42 and the semiconductor element 44 were joined through the anisotropic conductive film 10 can be obtained. Thus, the laminate 40 can be obtained even using a wafer on wafer.
The individualization is as described above, and thus the detailed description is omitted.
In addition, as shown in FIG. 17, it is necessary to make the first semiconductor wafer 60 and the second semiconductor wafer 62 thinner in a state where the first semiconductor wafer 60 and the second semiconductor wafer 62 are bonded. A semiconductor wafer can be thinned by chemical mechanical polishing (CMP) or the like.
 異方性導電フィルムを用いた積層体の製造方法の第3の例では、半導体素子42と半導体素子44を積層した2層構造を例にして説明したが、これに限定されるものではなく、上述のように3層以上でもよいことはもちろんである。この場合、上述の積層体40の製造方法の第2の例と同じく、第2の半導体ウエハ62の裏面62bに、アライメントマーク(図示せず)と、端子(図示せず)を設けることにより3層以上の積層体40を得ることができる。
 チップオンウエハを用いて積層体40を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
In the third example of the method of manufacturing a laminate using an anisotropic conductive film, the two-layer structure in which the semiconductor element 42 and the semiconductor element 44 are laminated is described as an example, but the present invention is not limited thereto. Of course, three or more layers may be used as described above. In this case, as in the second example of the method of manufacturing laminated body 40 described above, an alignment mark (not shown) and a terminal (not shown) are provided on back surface 62b of second semiconductor wafer 62. It is possible to obtain a stack 40 of layers or more.
Since the stacked body 40 can be manufactured using a chip-on-wafer, the yield can be maintained and the manufacturing loss can be reduced by bonding only non-defective semiconductor chips to non-defective parts in the semiconductor wafer. .
 上述の異方性導電フィルム10が設けられた半導体素子44は、異方性導電フィルム10と、複数の素子領域(図示せず)を備える半導体ウエハとを用いて形成することができる。素子領域には、上述のように位置合せのためのアライメントマーク(図示せず)と、端子(図示せず)とが設けられている。 The semiconductor element 44 provided with the above-mentioned anisotropic conductive film 10 can be formed using the anisotropic conductive film 10 and a semiconductor wafer provided with a plurality of element regions (not shown). The element region is provided with an alignment mark (not shown) for alignment and a terminal (not shown) as described above.
 まず、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、異方性導電フィルム10を、半導体ウエハの素子領域に接合する。
 次に、半導体ウエハについて、素子領域毎に個片化し、複数の半導体素子44を得る。
 なお、異方性導電フィルム10が設けられた半導体素子44を例にして説明したが、異方性導電フィルム10が設けられた半導体素子46も、異方性導電フィルム10が設けられた第2の半導体ウエハ62についても、異方性導電フィルム10が設けられた半導体素子44と同様にして、異方性導電フィルム10を設けることができる。
First, a predetermined pressure is applied, and the substrate is heated to a predetermined temperature and held for a predetermined time to bond the anisotropic conductive film 10 to the element region of the semiconductor wafer.
Next, the semiconductor wafer is singulated for each element region to obtain a plurality of semiconductor elements 44.
Although the semiconductor element 44 provided with the anisotropic conductive film 10 is described as an example, the semiconductor element 46 provided with the anisotropic conductive film 10 is also the second one provided with the anisotropic conductive film 10 The anisotropic conductive film 10 can be provided on the semiconductor wafer 62 in the same manner as the semiconductor element 44 on which the anisotropic conductive film 10 is provided.
 半導体デバイスの接合に関しては、半導体素子に対して、別の半導体素子を接合する形態で説明したが、これに限定されるものではなく、1つの半導体素子に複数の半導体素子を接合する形態である1対複数の形態でもよい。また、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。 The junction of semiconductor devices has been described in the form of joining another semiconductor element to the semiconductor element, but the present invention is not limited to this, and it is an aspect of joining a plurality of semiconductor elements to one semiconductor element. It may be in the form of one to multiple. In addition, a plurality of pairs of semiconductor devices may be bonded to a plurality of semiconductor devices.
 以下、異方性導電フィルム10についてより具体的に説明する。
〔導電性粒子〕
 導電性粒子は、硬化性樹脂層内に含まれる後述の導電材を含む粒子である。導電材は粒子表面を露出していることが好ましい。露出していることにより、接続対象との導通を安定的に確保することができる。
 導電性粒子の平均粒子直径Aは、ラインの幅の5%から90%の範囲が好ましく、15%から70%の範囲がより好ましく、30%から50%の範囲が最も好ましい。
 <導電材>
 導電性粒子を構成する導電材は、特に限定されるものではなく、金属粒子、および金属被服樹脂粒子等が用いられる。
 金属粒子としては、例えば、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、およびニッケル(Ni)等である。これ以外に、ニッケルの芯粒子に金めっきが被覆された粒子を用いることもできる。
 金属被服樹脂粒子としては、例えば、プラスチック粒子の芯粒子に、ニッケルまたは金の金属めっきが被覆された粒子である。
Hereinafter, the anisotropic conductive film 10 will be described more specifically.
[Conductive particles]
The conductive particles are particles containing a conductive material described later contained in the curable resin layer. The conductive material preferably exposes the particle surface. By being exposed, conduction with the connection target can be stably ensured.
The average particle diameter A of the conductive particles is preferably in the range of 5% to 90% of the width of the line, more preferably in the range of 15% to 70%, and most preferably in the range of 30% to 50%.
<Conductive material>
The conductive material constituting the conductive particles is not particularly limited, and metal particles, metal-coated resin particles and the like are used.
Examples of the metal particles include gold (Au), silver (Ag), copper (Cu), aluminum (Al), magnesium (Mg), and nickel (Ni). Other than this, it is also possible to use particles in which core particles of nickel are coated with gold plating.
The metal-coated resin particles are, for example, particles in which core particles of plastic particles are coated with metal plating of nickel or gold.
 <導電性粒子の含有量>
 導電性粒子の含有量は体積%で表されるものである。
 導電性粒子の含有量は、硬化性樹脂層と導電性粒子の体積の合計に対して30~95体積%であることが好ましい。
 導電性粒子の含有量をCsとする。また、硬化性樹脂層のラインの幅に対して平行かつ硬化性樹脂層の表面と直交する面の断面積をSとし、硬化性樹脂層のライン幅に対して直交する長さをLとする。長さLは、硬化性樹脂層のライン幅に対して直交する方向の端部からもう一方の端部を取る必要はなく、導電性粒子が5個以上含まれる任意の値を採用することができる。
 また、導電性粒子の粒子数をNsとする。なお、導電性粒子の平均粒子半径はRである。この場合、硬化性樹脂層と導電性粒子の体積の合計の体積Vは、V=S×Lである。導電性粒子の体積Vsは、Vs=(4πR /3)×Nsである。導電性粒子の含有量Cs(体積%)は、Cs=Vs/Vである。
<Content of conductive particles>
The content of the conductive particles is expressed in volume%.
The content of the conductive particles is preferably 30 to 95% by volume based on the total volume of the curable resin layer and the conductive particles.
The content of conductive particles is Cs. Also, let S be the cross-sectional area of the surface parallel to the width of the line of the curable resin layer and orthogonal to the surface of the curable resin layer, and L be the length orthogonal to the line width of the curable resin layer. . The length L does not have to be taken from the end in the direction orthogonal to the line width of the curable resin layer, and the other end may be adopted, and an arbitrary value containing five or more conductive particles may be employed. it can.
Further, the number of conductive particles is Ns. The average particle radius of the conductive particles is RA . In this case, the volume V of the sum of the volumes of the curable resin layer and the conductive particles is V = S × L. The volume Vs of the conductive particles is, Vs = (4πR A 3/ 3) is × Ns. The content Cs (volume%) of the conductive particles is Cs = Vs / V.
 硬化性樹脂層のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面を5か所切り出し、切り出した断面の断面画像を走査型電子顕微鏡を用いて取得し、5つの断面画像から硬化性樹脂層の断面積、および厚みを算出する。得られた断面積と厚みの平均値を硬化性樹脂層の断面積S、および厚みTとする。
 また、導電性粒子の平均粒子直径Aは、上述のように走査型電子顕微鏡を用いて、硬化性樹脂層のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面で、任意の5つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子の硬化性樹脂層の厚み方向の長さの平均値とする。
 平均粒子半径Rは、上述のようにして得られた、平均粒子直径Aの平均値の1/2の値である。
 導電性粒子の粒子数は、走査型電子顕微鏡を用いて厚み方向の中央部を硬化性樹脂層の表面に対して平行となる面に含まれる硬化性樹脂層の粒子数を測定した値である。
Five sections of a plane parallel to the width direction of the line of the curable resin layer and perpendicular to the length direction of the line are cut out, and a cross-sectional image of the cut out section is acquired using a scanning electron microscope, and five The cross-sectional area and thickness of the curable resin layer are calculated from the cross-sectional image. Let the average value of the obtained cross-sectional area and thickness be the cross-sectional area S and the thickness T of a curable resin layer.
Further, the average particle diameter A of the conductive particles is a plane parallel to the width direction of the line of the curable resin layer and perpendicular to the length direction of the line using the scanning electron microscope as described above. The center part of arbitrary five conductive particles is cut out, and it is set as the average value of the length of the thickness direction of the curable resin layer of the conductive particle of the cut-out section.
The mean particle radius R A is a half value of the mean value of the mean particle diameter A obtained as described above.
The number of particles of the conductive particles is a value obtained by measuring the number of particles of the curable resin layer included in the plane parallel to the surface of the curable resin layer in the central portion in the thickness direction using a scanning electron microscope .
 〔硬化性樹脂層〕
 硬化性樹脂層は、被接続対象に対して接合性を付与するものが好ましい。硬化性樹脂層は、例えば、50℃~200℃の温度範囲で流動性を示し、200℃以上で硬化するものが好ましい。
 硬化性樹脂層は、硬化性樹脂を少なくとも含む。硬化性樹脂は、電気的絶縁性を有する。電気的絶縁性とは、電気抵抗が1010Ω・m以上であることを指す。
 硬化性樹脂としては、熱またはUV光(紫外光)によって硬化する樹脂が挙げられる。つまり、熱硬化性樹脂および光硬化性樹脂が挙げられる。
 熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、フェノキシ樹脂、および、イソシアネート系樹脂が挙げられる。
 光硬化性樹脂としては、例えば、炭素-炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に導入したポリマー等が挙げられる。
 なかでも、被接続対象との密着性がより高くなる理由から、熱硬化性樹脂が好ましく、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および/またはエポキシ樹脂が好ましい。
 硬化性樹脂は、1種単独で使用しても、2種以上を併用してもよい。
[Curable resin layer]
The curable resin layer preferably has a bonding property to the object to be connected. The curable resin layer exhibits fluidity in a temperature range of 50 ° C. to 200 ° C., for example, and is preferably one which cures at 200 ° C. or higher.
The curable resin layer contains at least a curable resin. The curable resin has electrical insulation. Electrical insulation means that the electrical resistance is 10 10 Ω · m or more.
Examples of the curable resin include resins that are cured by heat or UV light (ultraviolet light). That is, thermosetting resins and photocurable resins can be mentioned.
Examples of the thermosetting resin include epoxy resins, phenol resins, polyimide resins, polyester resins, polyurethane resins, bismaleimide resins, melamine resins, phenoxy resins, and isocyanate resins.
Examples of the photocurable resin include polymers in which a carbon-carbon double bond is introduced into the polymer side chain or main chain or at the main chain terminal.
Among them, a thermosetting resin is preferable because adhesion to a connection target is further enhanced, and a polyimide resin and / or an epoxy resin is preferable because insulation reliability is further improved and chemical resistance is excellent.
The curable resin may be used alone or in combination of two or more.
 硬化性樹脂層は、硬化性樹脂以外の成分を含んでいてもよい。
 例えば、硬化性樹脂層は、重合開始剤を含んでいてもよい。重合開始剤としては、熱重合開始剤および光重合開始剤が挙げられる。なかでも、熱カチオン重合開始剤が好ましい。光カチオン重合開始剤としては、芳香族ジアゾニウム塩、スルホニウム塩、ヨードニウム塩、ホスホニウム塩、ベンゾイントシレート、および、o-ニトロベンジルトシレートが挙げられる。
The curable resin layer may contain components other than the curable resin.
For example, the curable resin layer may contain a polymerization initiator. The polymerization initiator includes a thermal polymerization initiator and a photopolymerization initiator. Among them, thermal cationic polymerization initiators are preferred. Examples of the cationic photopolymerization initiator include aromatic diazonium salts, sulfonium salts, iodonium salts, phosphonium salts, benzoin tosylate, and o-nitrobenzyl tosylate.
 また、硬化性樹脂層は、硬化剤を含んでいてもよい。硬化剤としては、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、4-メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物が挙げられる。 The curable resin layer may also contain a curing agent. As a curing agent, aromatic amines such as diaminodiphenylmethane and diaminodiphenyl sulfone, aliphatic amines, imidazole derivatives such as 4-methylimidazole, dicyandiamide, tetramethylguanidine, thiourea addition amine, methylhexahydrophthalic anhydride, etc. And carboxylic acid anhydrides of
 硬化性樹脂層に含まれる添加剤としては、上記以外にも、シランカップリング剤、酸化防止剤、マイグレーション防止剤、充填剤等が挙げられる。 As an additive contained in a curable resin layer, a silane coupling agent, antioxidant, a migration prevention agent, a filler etc. are mentioned besides the above.
 〔異方性導電フィルムの製造方法〕
 異方性導電フィルムは、上述の硬化性樹脂層の成分を混合した原料液を用意し、原料液を冷却しながら、別途用意した導電性粒子を原料液に混合し、分散処理する。分散処理は、導電性粒子同士が凝集しないよう十分な撹拌ができ、かつせん断力を有する高速撹拌機、またはホモジナイザーを用いて実施する。分散処理を行う装置は、上述の装置に特に限定されるものではなく、適宜選択できる。分散処理を冷却しながら行うのは、良好な分散状態を得るべく強い撹拌により分散を行った際に、高い撹拌熱が生じる可能性があるためである。撹拌熱がどの程度まで妥当であるかは硬化性樹脂の種類にもよるため、硬化性樹脂に応じて適宜決定される。
 分散混合された液を、剥離フィルム上に規定厚みとなるよう塗布を行い、その後オーブン中に入れ乾燥させる。これにより、異方性導電フィルムが得られる。
[Method for producing anisotropic conductive film]
An anisotropic conductive film prepares the raw material liquid which mixed the component of the above-mentioned curable resin layer, mixes the conductive particle separately prepared to a raw material liquid, disperses it, cooling a raw material liquid. The dispersion treatment is carried out using a high-speed stirrer having shear force, or a homogenizer, which can sufficiently stir the conductive particles so as not to aggregate. The apparatus that performs the distributed processing is not particularly limited to the above-described apparatus, and can be selected as appropriate. The reason why the dispersion treatment is performed while cooling is that high dispersion heat may be generated when dispersion is performed by strong stirring to obtain a good dispersion state. The extent to which the heat of stirring is appropriate depends on the type of the curable resin, and is accordingly determined according to the curable resin.
The dispersed and mixed solution is applied onto a release film to a specified thickness, and then placed in an oven and dried. Thereby, an anisotropic conductive film is obtained.
 なお、異方性導電フィルムの厚みを変える方法ついては、特に限定されないが、塗布後で既に厚み差がついていることが望ましい。アプリケーターによって塗布厚みを変える場合、剥離フィルムとアプリケーターとのギャップを変えることで変更が可能である。また、一旦塗布した後に液を掻き取る方法でも塗布厚みを変えることができる。また、コーティングヘッドから定量塗布を行う場合は、基材とコーティングヘッドとの相対速度、供給速度の変更でも厚みを変更することができる。さらには、インクジェット方式での塗布でも厚み変更は可能である。異方性導電フィルムを形成する際の塗布方式は、目的および硬化性樹脂等に怖じて適宜決定することができる。 The method of changing the thickness of the anisotropic conductive film is not particularly limited, but it is desirable that the thickness difference is already attached after application. When the application thickness is changed by the applicator, the change can be made by changing the gap between the release film and the applicator. Moreover, the application thickness can be changed also by a method of scraping off the liquid after the application. In the case of quantitative application from the coating head, the thickness can also be changed by changing the relative speed between the substrate and the coating head and the supply speed. Furthermore, the thickness can be changed even by application using an inkjet method. The coating method at the time of forming an anisotropic conductive film can be suitably determined according to the objective and curable resin etc.
 本発明は、基本的に以上のように構成されるものである。以上、本発明の異方性導電フィルムおよび積層体について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。 The present invention is basically configured as described above. As mentioned above, although the anisotropic conductive film and laminated body of this invention were demonstrated in detail, this invention is not limited to the above-mentioned embodiment, In the range which does not deviate from the main point of this invention, various improvement or change Of course it is also good.
 以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、試薬、使用量、物質量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。 Hereinafter, the present invention will be more specifically described by way of examples. The materials, reagents, amounts used, substance amounts, proportions, treatment contents, treatment procedures, etc. shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Accordingly, the scope of the present invention should not be construed as limited by the specific examples shown below.
 本実施例では、実施例1、比較例1および比較例2の異方性導電フィルムについて、導通の安定性、および密着力を評価した。また、導通の安定性の評価、および密着力の評価に基づき、総合評価した。導通の安定性、密着力、および総合評価の評価結果を下記表1に示す。以下、導通の安定性、密着力、および総合評価の評価について説明する。 In this example, with respect to the anisotropic conductive films of Example 1, Comparative Example 1 and Comparative Example 2, the stability of conduction and the adhesion were evaluated. In addition, based on the evaluation of the stability of the conduction and the evaluation of the adhesion, it was comprehensively evaluated. The evaluation results of the stability of the conduction, the adhesion, and the comprehensive evaluation are shown in Table 1 below. Hereinafter, the stability of conduction, the adhesion, and the evaluation of the overall evaluation will be described.
 導通の安定性について説明する。
<導通の安定性の評価>
 異方性導電フィルムについて、30か所の抵抗値を測定した。抵抗値の安定度合いを以下に示す評価基準にて評価した。抵抗値はデジタルマルチメーターを用いて4端子法で測定した。
評価基準
A:接続不良なし。
B:接続不良が1割以下。
C:接続不良が1割超え。
The stability of conduction will be described.
<Evaluation of stability of conduction>
With respect to the anisotropic conductive film, resistance values at 30 points were measured. The degree of stability of the resistance value was evaluated by the evaluation criteria shown below. The resistance value was measured by a four-terminal method using a digital multimeter.
Evaluation criteria A: No connection failure.
B: Bad connection is less than 10%.
C: Bad connection exceeds 10%.
 密着力について説明する。
<密着力の評価>
 接合体のガラス面を下にし、TEG(Test Element Group)チップをピンセットで挟み、持ち上げつつ、その持ち上げに対する抵抗を蝕指式で評価した。各条件で3回行い、その抵抗を鑑みて以下に示す評価基準にて評価した。接合体については後に説明する。
評価基準
A:持ち上げに対する抵抗がある。
B:持ち上げに対する抵抗があるものと抵抗がなく剥がれるものがある。
C:抵抗なく全て剥がれる。
The adhesion will be described.
<Evaluation of adhesion>
With the glass surface of the bonded assembly facing down, the TEG (Test Element Group) chip was pinched with tweezers and lifted, and the resistance to the lifting was evaluated in an erosion finger manner. It carried out 3 times on each condition, and in view of the resistance, it evaluated by the evaluation criteria shown below. The conjugate will be described later.
Evaluation criteria A: There is resistance to lifting.
B: Some have resistance to lifting and some have no resistance and peel off.
C: Remove all without resistance.
 総合評価について説明する。
<総合評価>
 総合評価においては、導通の安定性の評価と密着力の評価のうち、両方の評価が「A」である場合、総合評価を「A」とした。
 また、総合評価においては、導通の安定性の評価と密着力の評価のうち、一方の評価が「A」である場合、他方の評価結果を、総合評価の評価とした。例えば、導通の安定性の評価が「A」であり、密着力の評価が「B」であれば、総合評価を「B」とした。
 また、総合評価においては、導通の安定性の評価と密着力の評価のうち、評価「A」がない場合、総合評価を「C」とした。
Describe comprehensive evaluation.
<Overall evaluation>
In the comprehensive evaluation, of the evaluation of the stability of the conduction and the evaluation of the adhesion, when both of the evaluations are “A”, the comprehensive evaluation is “A”.
Moreover, in comprehensive evaluation, when one evaluation is "A" among evaluation of the stability of conduction | electrical_connection, and evaluation of adhesive force, the other evaluation result was made evaluation of general evaluation. For example, if the evaluation of the stability of conduction is "A" and the evaluation of adhesion is "B", the comprehensive evaluation is "B".
Further, in the comprehensive evaluation, among the evaluation of the stability of the conduction and the evaluation of the adhesion, in the case where the evaluation "A" does not exist, the comprehensive evaluation is "C".
[接合体]
 配線基板として、ITO(Indium Tin Oxide)櫛型配線が形成された厚み700μmのガラス基板を用いた。電子部品としては、TEG(Test Element Group)チップ(サイズ:5mm×10mm、厚み:0.5mm、金めっきバンプサイズ:5μm×30μm、バンプ高さ:5μm、バンプ間スペース:5μm、バンプ数:30個)を用いた。
 配線基板の配線上に異方性導電フィルムを載せ、さらに櫛型配線の上に電子部品の電極端子が当たるように向かい合わせ、平均厚み50μmの熱伝導性テフロン(登録商標)シートを緩衝材にし、加熱ツールで温度180℃、圧力60MPa、および時間5秒間の加熱および加圧接着を行い、接合体を得た。
[Junction]
As a wiring substrate, a glass substrate having a thickness of 700 μm on which an ITO (Indium Tin Oxide) comb wiring was formed was used. As an electronic component, a TEG (Test Element Group) chip (size: 5 mm × 10 mm, thickness: 0.5 mm, gold-plated bump size: 5 μm × 30 μm, bump height: 5 μm, space between bumps: 5 μm, bump number: 30) Were used.
Place an anisotropic conductive film on the wiring of the wiring board, face each other in such a way that the electrode terminals of the electronic component hit the top of the comb-shaped wiring, and use a thermally conductive Teflon (registered trademark) sheet with an average thickness of 50 μm as a buffer. Then, heating and pressure bonding were performed with a heating tool at a temperature of 180 ° C., a pressure of 60 MPa, and a time of 5 seconds to obtain a bonded body.
 以下、実施例1、比較例1および比較例2について説明する。
(実施例1)
 実施例1の異方性導電フィルムについて説明する。
[異方性導電フィルム]
(硬化性樹脂成分)
 フェノキシ樹脂(新日鉄住金化学株式会社、YP-50)40質量部
 液状エポキシ樹脂(三菱化学株式会社、jER828)55質量部
 熱カチオン重合開始剤(三新化学工業株式会社、SI-60L)4質量部
 シランカップリング剤(信越化学工業株式会社、KBM-403)1質量部
 上述のものを含有する熱重合組成物(硬化性樹脂成分)を調製した。
(導電性粒子)
 平均粒径1.3μmの金めっきニッケル芯粒子を用いた。
(硬化性樹脂層)
 液状硬化性樹脂成分の作製
 導電性板状粒子を、上述の硬化性樹脂成分中に混合し、分散させた。導電性粒子の含有量が10体積%となるように、硬化性樹脂成分と導電粒子成分との量を調整した。
(量比)
 硬化性樹脂成分 35質量部
 導電粒子成分 22質量部
(混合および分散)
 硬化性樹脂成分、および導電粒子成分を、それぞれ適量、IKA社製ホモジナイザー(ULTRA-TURRAX(登録商標))に投入し、混合および分散処理を施した。なお、その際、撹拌による熱が生じるため、冷却機構を備え付け、温度60℃以下に保った。
<硬化性樹脂塗布膜の作製>
 上述の液状硬化性樹脂成分を、予めシリコーンで処理して剥離機能を付与したPET(ポリエチレンテレフタレート)フィルム上に、乾燥後の厚みが1.3μmとなるようにアプリケーターにて塗布し、温度70℃で5分間乾燥した。すなわち、硬化性樹脂層の厚みTを、T=Aとした。なお、実施例1では導電性粒子の含有量を10体積%とした。
Hereinafter, Example 1, Comparative Example 1, and Comparative Example 2 will be described.
Example 1
The anisotropic conductive film of Example 1 will be described.
[Anisotropic conductive film]
(Curable resin component)
Phenoxy resin (Nippon Steel Sumikin Chemical Co., Ltd., YP-50) 40 parts by mass Liquid epoxy resin (Mitsubishi Chemical Co., Ltd., jER 828) 55 parts by mass Thermal cationic polymerization initiator (Sanshin Chemical Industry Co., Ltd., SI-60L) 4 parts by mass 1 part by mass of silane coupling agent (Shin-Etsu Chemical Co., Ltd., KBM-403) A thermally polymerized composition (curable resin component) containing the above was prepared.
(Conductive particles)
Gold plated nickel core particles having an average particle diameter of 1.3 μm were used.
(Curable resin layer)
Preparation of Liquid Curable Resin Component The conductive plate-like particles were mixed and dispersed in the above-mentioned curable resin component. The amounts of the curable resin component and the conductive particle component were adjusted such that the content of the conductive particles was 10% by volume.
(Quantity ratio)
Curable resin component 35 parts by mass Conductive particle component 22 parts by mass (mixture and dispersion)
The curable resin component and the conductive particle component were respectively charged in appropriate amounts into a homogenizer (ULTRA-TURRAX (registered trademark)) manufactured by IKA Co., and subjected to mixing and dispersion treatment. In addition, since the heat | fever by stirring arose in that case, the cooling mechanism was equipped and it kept at temperature 60 degrees C or less.
<Preparation of a curable resin coating film>
The liquid curable resin component described above is coated on a PET (polyethylene terephthalate) film to which a peeling function has been imparted in advance by treating it with silicone so that the thickness after drying is 1.3 μm, and the temperature is 70 ° C. Dried for 5 minutes. That is, the thickness T of the curable resin layer was T = A. In Example 1, the content of the conductive particles was 10% by volume.
(比較例1)
 比較例1は、実施例1に比して、硬化性樹脂層の厚みTを、0.9Aとした点以外は、実施例1と同じにした。
(比較例2)
 比較例2は、実施例1に比して、硬化性樹脂層の厚みTを、1.3Aとした点以外は、実施例1と同じにした。
(Comparative example 1)
Comparative Example 1 was the same as Example 1 except that the thickness T of the curable resin layer was 0.9 A in comparison with Example 1.
(Comparative example 2)
Comparative Example 2 was the same as Example 1 except that the thickness T of the curable resin layer was set to 1.3 A as compared with Example 1.
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000001
 表1に示すように、実施例1は、比較例1および比較例2に比して、導通の安定性および密着力が優れていた。
 比較例1では、導電性粒子よりも硬化性樹脂層の厚みが薄い。この場合、導電性粒子が硬化性樹脂層から一部が露出することとなり、被接続対象である電極に接しやすい。しかしながら、電極と硬化性樹脂層との接触が困難になるため、密着力の確保が困難となった。電極が導電性粒子により凹んだ分、電極と硬化性樹脂層とが近づき接着された。
 比較例2は、硬化性樹脂層の厚みが、導電性粒子より厚い。この場合、電極と硬化性樹脂層とが直接接触し、密着が良好となる。しかしながら、導電性粒子を押し出す確率が増え、電極上に導電性粒子が留まる確率が減り、導通の安定性が劣化した。
As shown in Table 1, Example 1 was superior to Comparative Example 1 and Comparative Example 2 in the stability of the conduction and the adhesion.
In Comparative Example 1, the thickness of the curable resin layer is smaller than that of the conductive particles. In this case, a part of the conductive particles is exposed from the curable resin layer, and the conductive particles are easily in contact with the electrode to be connected. However, since the contact between the electrode and the curable resin layer becomes difficult, it becomes difficult to secure the adhesion. Because the electrode was recessed by the conductive particles, the electrode and the curable resin layer approached and were bonded.
In Comparative Example 2, the thickness of the curable resin layer is thicker than the conductive particles. In this case, the electrode and the curable resin layer are in direct contact with each other, and the adhesion becomes good. However, the probability of extruding the conductive particles is increased, the probability of the conductive particles staying on the electrode is decreased, and the stability of conduction is deteriorated.
 10 異方性導電フィルム
 12 導電性粒子
 14 硬化性樹脂層
 15 剥離層
 20 第1の配線基板
 21、25 基材
 22、26 電極
 24 第2の配線基板
 30a、30b 端子
 30c 端面
 32 半導体層
 32a、34a、36a 表面
 34 再配線層
 36 パッシベーション層
 37 配線
 38 パッド
 40 積層体
 42、44、46、52 半導体素子
 44a、46a 表面
 44b、62b 裏面
 45 端子
 54 センサチップ
 56 レンズ
 60 第1の半導体ウエハ
 60a、62a 表面
 62 第2の半導体ウエハ
 100 異方性導電フィルム
 104 硬化性樹脂層
 A 平均粒子直径
 D 厚み方向
 Ds 積層方向
 G 間隔
 T 厚み
 δ 突出量
 W 幅
 W 間隔
DESCRIPTION OF SYMBOLS 10 Anisotropic conductive film 12 Conductive particle 14 Curable resin layer 15 Peeling layer 20 1st wiring board 21, 25 base material 22, 26 electrode 24 2nd wiring board 30a, 30b terminal 30c end face 32 semiconductor layer 32a, 34a, 36a surface 34 rewiring layer 36 passivation layer 37 wiring 38 pad 40 laminated body 42, 44, 46, 52 semiconductor element 44a, 46a surface 44b, 62b back surface 45 terminal 54 sensor chip 56 lens 60 first semiconductor wafer 60a, 62a surface 62 second semiconductor wafer 100 anisotropic conductive film 104 curable resin layer A average particle diameter D thickness direction Ds lamination direction G interval T thickness δ protrusion amount W L width W S interval

Claims (6)

  1.  導電性粒子と、
     前記導電性粒子を含有する硬化性樹脂層とを有し、
     前記導電性粒子の平均粒子直径をAとし、前記硬化性樹脂層の厚みをTとするとき、A≦T≦1.2Aであり、かつA≦10μmである異方性導電フィルム。
    Conductive particles,
    And a curable resin layer containing the conductive particles,
    An anisotropic conductive film in which A ≦ T ≦ 1.2 A and A ≦ 10 μm, where A represents an average particle diameter of the conductive particles and T represents a thickness of the curable resin layer.
  2.  前記導電性粒子の含有量は、3~10体積%である請求項1に記載の異方性導電フィルム。 The anisotropic conductive film according to claim 1, wherein a content of the conductive particles is 3 to 10% by volume.
  3.  互いに隣接する前記導電性粒子の間隔をGとするとき、A≦Gである請求項1または2に記載の異方性導電フィルム。 3. The anisotropic conductive film according to claim 1, wherein A ≦ G, where G represents a distance between the conductive particles adjacent to each other.
  4.  前記導電性粒子は、金属で構成されている請求項1~3のいずれか1項に記載の異方性導電フィルム。 The anisotropic conductive film according to any one of claims 1 to 3, wherein the conductive particles are made of metal.
  5.  請求項1~4のいずれか1項に記載の異方性導電フィルムと、
     電極または配線を有する部材とを有し、
     前記部材の前記電極または前記配線と、前記異方性導電フィルムとが電気的に接続されている積層体。
    An anisotropic conductive film according to any one of claims 1 to 4;
    And a member having an electrode or a wire;
    The laminated body with which the said electrode or wiring of the said member, and the said anisotropic conductive film are electrically connected.
  6.  前記電極または前記配線は、前記部材の表面に対して突出しており、
     前記電極または前記配線の突出量は、前記異方性導電フィルムの厚みの1/3以下である請求項5に記載の積層体。
    The electrode or the wire protrudes with respect to the surface of the member,
    The layered product according to claim 5 whose amount of projection of said electrode or said wiring is 1/3 or less of thickness of said anisotropic conductive film.
PCT/JP2018/037923 2017-10-12 2018-10-11 Anisotropic conductive film, and laminate WO2019074058A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019548236A JP6944533B2 (en) 2017-10-12 2018-10-11 Anisotropic conductive film and laminate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017198187 2017-10-12
JP2017-198187 2017-10-12

Publications (1)

Publication Number Publication Date
WO2019074058A1 true WO2019074058A1 (en) 2019-04-18

Family

ID=66100668

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/037923 WO2019074058A1 (en) 2017-10-12 2018-10-11 Anisotropic conductive film, and laminate

Country Status (3)

Country Link
JP (1) JP6944533B2 (en)
TW (1) TW201923790A (en)
WO (1) WO2019074058A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006249342A (en) * 2005-03-14 2006-09-21 Sumitomo Electric Ind Ltd Adhesive composition and anisotropic conductive adhesive using the same
JP2006299025A (en) * 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd Epoxy resin composition
JP2010232184A (en) * 2010-05-31 2010-10-14 Sony Chemical & Information Device Corp Anisotropic conductive film, and method of manufacturing the same
JP2015135949A (en) * 2013-12-16 2015-07-27 デクセリアルズ株式会社 Manufacturing method for mounting body, and anisotropic conductive film
JP2018081906A (en) * 2016-11-04 2018-05-24 デクセリアルズ株式会社 Filler-containing film
JP2018090768A (en) * 2016-12-01 2018-06-14 デクセリアルズ株式会社 Filler-containing film

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006249342A (en) * 2005-03-14 2006-09-21 Sumitomo Electric Ind Ltd Adhesive composition and anisotropic conductive adhesive using the same
JP2006299025A (en) * 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd Epoxy resin composition
JP2010232184A (en) * 2010-05-31 2010-10-14 Sony Chemical & Information Device Corp Anisotropic conductive film, and method of manufacturing the same
JP2015135949A (en) * 2013-12-16 2015-07-27 デクセリアルズ株式会社 Manufacturing method for mounting body, and anisotropic conductive film
JP2018081906A (en) * 2016-11-04 2018-05-24 デクセリアルズ株式会社 Filler-containing film
JP2018090768A (en) * 2016-12-01 2018-06-14 デクセリアルズ株式会社 Filler-containing film

Also Published As

Publication number Publication date
TW201923790A (en) 2019-06-16
JP6944533B2 (en) 2021-10-06
JPWO2019074058A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
TWI701782B (en) Semiconductor package and fabricating method thereof
EP2747136B1 (en) High density organic bridge device and method
TWI655695B (en) Connecting and bonding adjacent layers in a nanostructure
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
KR101009090B1 (en) Semiconductor device manufacturing method
US20090029504A1 (en) Wafer-level aca flip chip package using double-layered aca/nca
WO2013089199A1 (en) Semiconductor chip with attached anisotropic electroconductive film, semiconductor wafer with attached anisotropic electroconductive film, and semiconductor device
KR20140140042A (en) Method and apparatus for manufacturing semiconductor device
WO2006109383A1 (en) Electronic device provided with wiring board, method for manufacturing such electronic device and wiring board used for such electronic device
US20210305192A1 (en) Semiconductor device package and method for manufacturing the same
US11430723B2 (en) Semiconductor device with a semiconductor die embedded between an extended substrate and a bottom substrate
CN105575889B (en) Method for manufacturing three-dimensional integrated circuit
TWI255488B (en) Semiconductor device and multilayer substrate therefor
JP2005264109A (en) Film-shaped adhesive and manufacturing method of semiconductor device using the same
CN116314109A (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP6944534B2 (en) Anisotropic conductive film and laminate
JP2006134912A (en) Semiconductor module and its manufacturing method, and film interposer
WO2012077447A1 (en) Method for mounting semiconductor elements, and mounted body
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP6944533B2 (en) Anisotropic conductive film and laminate
US20230170327A1 (en) Integrated packaging architecture with solder and non-solder interconnects
JPH10335528A (en) Semiconductor package and manufacture thereof
CN111480218A (en) Semiconductor device, method for manufacturing semiconductor device, and adhesive
WO2019074060A1 (en) Composite material
JP4029255B2 (en) Adhesive member

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18867213

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019548236

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18867213

Country of ref document: EP

Kind code of ref document: A1