WO2019019315A1 - 显示装置、阵列基板及其制造方法 - Google Patents

显示装置、阵列基板及其制造方法 Download PDF

Info

Publication number
WO2019019315A1
WO2019019315A1 PCT/CN2017/102569 CN2017102569W WO2019019315A1 WO 2019019315 A1 WO2019019315 A1 WO 2019019315A1 CN 2017102569 W CN2017102569 W CN 2017102569W WO 2019019315 A1 WO2019019315 A1 WO 2019019315A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
disposed
lines
insulating layer
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/102569
Other languages
English (en)
French (fr)
Inventor
杨成奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to US15/735,922 priority Critical patent/US10459298B2/en
Publication of WO2019019315A1 publication Critical patent/WO2019019315A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a display device, an array substrate, and a method of fabricating the same.
  • the technical problem to be solved by the present invention is to provide a display device, an array substrate, and a manufacturing method thereof, which can realize an ultra-narrow bezel design of the display device.
  • a technical solution adopted by the present invention is to provide an array substrate, which includes a display area and a non-display area, wherein the display area is provided with a plurality of scan lines and a plurality of lines intersecting the plurality of scan lines. a data line and a plurality of pixel units surrounded by intersecting scan lines and data lines, wherein the non-display area is provided with a driving circuit for supplying a driving signal to the scanning lines, wherein the driving circuit is disposed in an extending direction of the data lines, whereby, the area of the non-display area in the extending direction of the scanning line can be reduced to achieve a narrow frame.
  • another technical solution adopted by the present invention is to provide a method for manufacturing an array substrate, wherein the array substrate includes a display area and a non-display area, and the manufacturing method includes:
  • a driving circuit for supplying a driving signal to the scanning line is disposed in the non-display area, wherein the driving circuit is disposed in an extending direction of the data line.
  • the display device includes an array substrate, and the array substrate includes a display area and a non-display area, wherein the display area is provided with a plurality of scan lines, and more a plurality of data lines intersecting with the scanning lines and a plurality of pixel units surrounded by the intersecting scanning lines and the data lines, wherein the non-display area is provided with a driving circuit for supplying a driving signal to the scanning lines, wherein the driving circuit is disposed at In the extending direction of the data line, the area of the non-display area in the extending direction of the scanning line can be reduced to achieve a narrow frame.
  • the present invention provides a display device, an array substrate, and a manufacturing method thereof.
  • the array substrate includes a display area and a non-display area, wherein the display area is provided with a plurality of scan lines and multiple scans. a plurality of data lines intersecting the lines and a plurality of pixel units surrounded by the intersecting scan lines and data lines, the non-display area being provided with a driving circuit for supplying a driving signal to the scanning lines, wherein the driving circuit is disposed on the data lines In the extending direction, the area of the non-display area in the extending direction of the scanning line can be reduced to achieve a narrow frame. Therefore, the present invention can realize an ultra-narrow bezel design of a display device.
  • FIG. 1 is a schematic structural diagram of an array substrate according to an embodiment of the present invention.
  • FIG. 2 is a partial structural view of an array substrate according to an embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional structural view of an array substrate according to an embodiment of the present invention.
  • FIG. 4 is a schematic flow chart of a method for manufacturing an array substrate according to an embodiment of the present invention.
  • FIG. 5 is a schematic structural diagram of a display device according to an embodiment of the present invention.
  • FIG. 1 is a schematic structural view of an array substrate according to an embodiment of the present invention
  • FIG. 2 is a partial structural view of an array substrate according to an embodiment of the present invention
  • FIG. 3 is an embodiment of the present invention.
  • a schematic cross-sectional view of an array substrate is provided.
  • the array substrate 10 includes a display area 101 and a non-display area 102.
  • the display area 101 is provided with a plurality of scanning lines 11, a plurality of data lines 12 intersecting the plurality of scanning lines 11, and a plurality of pixel units 13 surrounded by the intersecting scanning lines 11 and data lines 12.
  • the non-display area 102 is provided with a drive circuit 14 for supplying a drive signal to the scan line 11, and a drive circuit 15 for supplying a data voltage signal to the data line 12.
  • the driving circuits 14 and 15 are disposed opposite to each other and are located at both ends of the extending direction of the data line 12.
  • the non-display area in the extending direction of the scanning line 11 is only provided with signal line traces for the GOA circuit, such as a Clk signal line, a VGL signal line, a VGH signal line, an XClk signal line, a Reset signal line, an STV signal line, and a GND signal.
  • a line or the like can thereby limit the area of the non-display area in the extending direction of the scanning line 11 to a narrow frame.
  • the frame of the display device composed of the array substrate 10 of the present embodiment can be reduced to 0.1 mm to 0.3 mm.
  • This structure is also compatible with a planar capacitive In-cell Touch touch technology coexists, which can effectively achieve ultra-thin and ultra-narrow frame design of display devices.
  • the array substrate 10 further includes a plurality of first connecting lines 15 and second connecting lines 16.
  • the first connection line 15 is for connecting the drive circuit 14 and the scan line 11.
  • Each of the first connecting lines 15 is electrically connected to the preset strip scanning line 11. As shown in FIG. 1 in this embodiment, each connection line 15 is electrically connected to one scanning line 11. In other embodiments, it is also possible to electrically connect each of the connecting lines 15 with two or other number of scanning lines 11 according to different driving modes.
  • the first connection line 15 is disposed in the same layer as the scan line 11, and the first connection line 15 is disposed in parallel with the data line 12. Further, the data line 12 is disposed above the scan line 11 and the first connection line 15, and the first connection line 15 overlaps the projected area of the data line 12.
  • the second connection line 16 is disposed above the scan line 11 and the first connection line 15. Except for the scanning line 11 farthest from the driving circuit 14, the other scanning lines 11 are disconnected at a position where the first connecting line 15 not electrically connected to itself overlaps itself, and both ends of the broken line pass through the second connecting line 16. Make an electrical connection.
  • the first connecting line 15 can be formed using the same mask when the scanning line 11 is formed, that is, the supply of the driving signal of the scanning line is ensured without increasing the mask processing.
  • the first connection line 15 is disposed in the same layer as the scanning line 11 and overlaps with the data line 12, and no additional signal line is required, whereby a high aperture ratio can be maintained.
  • since the first connection line 15 and the data line 12 are arranged in parallel. Therefore, in the display process, only the coupling capacitance is generated between the first connection line 15 for providing the driving signal and the corresponding data line 12, and since the first connection line 15 is time-divisionally driven, coupling noise is generated. The number of signal lines is limited and has little effect on the display device.
  • the array substrate 10 further includes a first insulating layer 17, a second insulating layer 18, a third insulating layer 19, and a pixel electrode 110.
  • the first insulating layer 17 is disposed between the scan line 11 and the first connection line 15 and the data line 12.
  • the first insulating layer 17 includes a PLN insulating 171 and an ILD insulating layer 172.
  • the second connection line 16 is disposed above the data line 12.
  • the second insulating layer 18 is disposed between the data line 12 and the second connecting line 16, and the second insulating layer 18 is provided with a communication hole 181.
  • the communication hole 181 passes through the second insulating layer 18 and the first insulating layer 17 to expose two.
  • the second connecting line 16 is electrically connected to both ends through the communication hole.
  • the third insulating layer 19 is disposed on the second connection line 16.
  • the pixel electrode 110 is disposed on the third insulating layer 19.
  • the material of the first insulating layer 17, the second insulating layer 18, and the third insulating layer 19 may be the same, and may be all silicon carbide insulating materials.
  • the invention also provides a method for manufacturing an array substrate, please refer to FIG. 4.
  • the array substrate is the array substrate 10 as described above. Please refer to FIG. 1 and FIG. 3 together.
  • the array substrate 10 includes a display area and a non-display area.
  • the manufacturing method includes the following steps:
  • Step S1 A plurality of scanning lines 11 , a plurality of data lines 12 intersecting the plurality of scanning lines 11 , and a plurality of pixel units surrounded by the intersecting scanning lines 11 and the data lines 12 are disposed in the display area.
  • This step specifically provides a glass substrate first.
  • a plurality of scanning lines 11 are disposed on the glass substrate, and a plurality of first connecting lines 15 are provided, and the first connecting lines 15 are used to connect the driving circuit 14 and the scanning lines 11.
  • each of the first connection lines 15 is electrically connected to the predetermined scan line 11 except for the scan line 11 farthest from the drive circuit 14, and the other scan lines 11 are connected to the first connection line 15 that is not electrically connected to itself. The coincident positions are broken.
  • a first insulating layer 17 is provided on the scan line 11 and the first connection line 15.
  • a plurality of data lines 12 are disposed on the first insulating layer 17.
  • the first connecting line 15 overlaps with the projected area of the data line 12.
  • a second insulating layer 18 is disposed on the data line 12, and a communication hole 181 is disposed on the second insulating layer 18.
  • the communication hole 181 passes through the second insulating layer 18 and the first insulating layer 17 to expose both ends.
  • a second connection line 16 is disposed on the second insulation layer 18, and the second connection line 16 is electrically connected to the disconnected ends through the communication hole 181.
  • a third insulating layer 19 is disposed on the second connection line 16, and a pixel electrode 110 is disposed on the third insulating layer 19.
  • Step S2 A drive circuit 14 for supplying a drive signal to the scan line 11 is provided in the non-display area, wherein the drive circuit 14 is disposed in the extending direction of the data line 12.
  • the present invention also provides a display device 50 comprising an array substrate 51, a color filter substrate 52, and a liquid crystal layer 53 disposed between the array substrate 51 and the color filter substrate 52.
  • the array substrate 51 is an array substrate as described above, and details are not described herein again.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置、阵列基板（10）及其制造方法。阵列基板（10）包括显示区（101）和非显示区（102），其中显示区（101）设置有多条扫描线（11）、与多条扫描线（11）相交的多条数据线（12）以及由相交的扫描线（11）和数据线（12）围设而成的多个像素单元（13），非显示区（102）设置有用于向扫描线（11）提供驱动信号的驱动电路（14），其中，驱动电路（14）设置在数据线（12）的延伸方向上，由此可以减少扫描线（11）的延伸方向上的非显示区（102）的面积。能够实现显示装置的超窄边框设计。

Description

显示装置、阵列基板及其制造方法
【技术领域】
本发明涉及显示技术领域，特别是涉及一种显示装置、阵列基板及其制造方法。
【背景技术】
随着液晶面板技术的不断更新，小尺寸面板，特别是4-7寸的手机面板正逐渐朝着轻薄化，高屏占比、超窄边框乃至无边框化发展，传统结构的LTPS（Low Temperature Poly-silicon，低温多晶硅）面板技术通过压缩GOA电路尺寸、IC芯片以及缩小走线间的距离，边框已经接近了0.7mm和0.8mm的水平，然而为了保证GOA电路的有效工作、面板的信赖性测试和各种信号线之间相互隔断，边框，特别是侧向边框的压缩已经接近了极限。无法有效实现面板设计的超窄边框化。
【发明内容】
本发明主要解决的技术问题是提供一种显示装置、阵列基板及其制造方法，能够实现显示装置的超窄边框设计。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，阵列基板包括显示区和非显示区，其中显示区设置有多条扫描线、与多条扫描线相交的多条数据线以及由相交的扫描线和数据线围设而成的多个像素单元，非显示区设置有用于向扫描线提供驱动信号的驱动电路，其中，驱动电路设置在数据线的延伸方向上，由此可以减少扫描线的延伸方向上的非显示区的面积，以达到窄边框化。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板的制造方法，其中，阵列基板包括显示区和非显示区，制造方法包括：
在所述显示区中设置多条扫描线、与多条所述扫描线相交的多条数据线以及由相交的所述扫描线和所述数据线围设而成的多个像素单元；
在所述非显示区设置用于向所述扫描线提供驱动信号的驱动电路，其中，所述驱动电路设置在所述数据线的延伸方向上。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示装置，显示装置包括阵列基板，阵列基板包括显示区和非显示区，其中显示区设置有多条扫描线、与多条扫描线相交的多条数据线以及由相交的扫描线和数据线围设而成的多个像素单元，非显示区设置有用于向扫描线提供驱动信号的驱动电路，其中，驱动电路设置在数据线的延伸方向上，由此可以减少扫描线的延伸方向上的非显示区的面积，以达到窄边框化。
通过上述方案，本发明的有益效果是：本发明提供一种显示装置、阵列基板及其制造方法，阵列基板包括显示区和非显示区，其中显示区设置有多条扫描线、与多条扫描线相交的多条数据线以及由相交的扫描线和数据线围设而成的多个像素单元，非显示区设置有用于向扫描线提供驱动信号的驱动电路，其中，驱动电路设置在数据线的延伸方向上，由此可以减少扫描线的延伸方向上的非显示区的面积，以达到窄边框化。因此，本发明能够实现显示装置的超窄边框设计。
【附图说明】
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的局部结构意图；
图3是本发明实施例提供的一种阵列基板的剖面结构示意图；
图4是本发明实施例提供的一种阵列基板的制造方法的流程示意图；
图5是本发明实施例提供的一种显示装置的结构示意图。
【具体实施方式】
下面将结合本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1和图3，图1是本发明实施例提供的一种阵列基板的结构示意图，图2是本发明实施例提供的一种阵列基板的局部结构意图，图3是本发明实施例提供的一种阵列基板的剖面结构示意图。阵列基板10包括显示区101和非显示区102。其中显示区101设置有多条扫描线11、与多条扫描线11相交的多条数据线12以及由相交的扫描线11和数据线12围设而成的多个像素单元13。非显示区102设置有用于向扫描线11提供驱动信号的驱动电路14以及用于向数据线12提供数据电压信号的驱动电路15。本实施例中，驱动电路14和15相对设置，并位于数据线12的延伸方向的两端。扫描线11的延伸方向上的非显示区仅设置GOA电路用到的信号线走线，例如Clk信号线、VGL信号线、VGH信号线、XClk信号线、Reset信号线、STV信号线以及GND信号线等，由此可以极限的压缩扫描线11的延伸方向上的非显示区的面积，以达到窄边框化。由本实施例的阵列基板10所组成的显示装置的边框可缩小到0.1mm-0.3mm。这种结构还和平面的电容式In-cell touch触控技术共存，可以有效的实现显示装置设计的超薄化和超窄边框化。
本实施例中，阵列基板10还包括多条第一连接线15和第二连接线16。第一连接线15用于连接驱动电路14和扫描线11。其中，每一第一连接线15与预设条扫描线11电连接。如本实施例中的图1所示为每一连接线15与一条扫描线11电连接。在其他实施例中，还可以根据驱动方式的不同设置为每一连接线15与两条或其他条数的扫描线11电连接。
本实施例中，第一连接线15与扫描线11同层设置，且第一连接线15与数据线12平行设置。更进一步的，数据线12设置在扫描线11和第一连接线15的上方，第一连接线15与数据线12的投影面积重叠。
第二连接线16设置在扫描线11和第一连接线15的上方。除了最远离驱动电路14的扫描线11，其他的扫描线11均在不与自身电连接的第一连接线15与自身相重合的位置断开，并且断开的两端通过第二连接线16进行电连接。
由此可以在制作扫描线11时使用同一道光罩制作第一连接线15，即在不增加光罩制程的条件下保证了扫描线的驱动信号的供给。另一方面，第一连接线15与扫描线11同层设置且与数据线12重叠，无需额外的信号线，由此可以保持高开口率。又一方面，由于第一连接线15和数据线12是平行设置。因此在显示过程中，只有与增加提供驱动信号的第一连接线15与其对应的数据线12之间产生耦合电容的关系，由于第一连接线15都是分时驱动的，因此产生耦合杂讯的信号线数量是有限的，对显示装置的影响较小。
本实施例中，阵列基板10还包括第一绝缘层17、第二绝缘层18、第三绝缘层19和像素电极110。
其中，第一绝缘层17设置在扫描线11和第一连接线15与数据线12之间。第一绝缘层17包括PLN绝缘171和ILD绝缘层172。
第二连接线16设置在数据线12的上方。第二绝缘层18设置在数据线12和第二连接线16之间，且第二绝缘层18上设置连通孔181，连通孔181穿过第二绝缘层18、第一绝缘层17以露出两端，第二连接线16通过连通孔与两端电连接。
第三绝缘层19，设置在第二连接线16上。像素电极110，设置在第三绝缘层19上。
其中，第一绝缘层17、第二绝缘层18以及第三绝缘层19的材质可以相同，可均为碳化硅绝缘材料。
本发明还提供了一种阵列基板的制造方法，请参阅图4。其中，阵列基板为前文所述的阵列基板10，请一并参阅图1和图3，其中，阵列基板10包括显示区和非显示区，制造方法包括以下步骤：
步骤S1：在显示区中设置多条扫描线11、与多条扫描线11相交的多条数据线12以及由相交的扫描线11和数据线12围设而成的多个像素单元。
本步骤具体为首先提供一玻璃基板。并在玻璃基板上设置多条扫描线11，并且设置多条第一连接线15，第一连接线15用于连接驱动电路14和扫描线11。具体为每一第一连接线15与预设条扫描线11电连接，除了最远离驱动电路14的扫描线11，其他的扫描线11均在不与自身电连接的第一连接线15与自身相重合的位置断开。
在扫描线11和第一连接线15上设置第一绝缘层17。在第一绝缘层17上设置多条数据线12。其中，第一连接线15与数据线12投影面积重叠。
进一步的，在数据线12上设置第二绝缘层18，且第二绝缘层18上设置连通孔181，连通孔181穿过第二绝缘层18、第一绝缘层17以露出两端。
进一步的，在第二绝缘层18上设置第二连接线16，第二连接线16通过连通孔181与断开的两端进行电连接。
进一步的，在第二连接线16上设置第三绝缘层19，在第三绝缘层19上设置像素电极110。
步骤S2：在非显示区设置用于向扫描线11提供驱动信号的驱动电路14，其中，驱动电路14设置在数据线12的延伸方向上。
本发明还提供了一种显示装置50，显示装置50包括阵列基板51、彩膜基板52以及设置在阵列基板51和彩膜基板52之间的液晶层53。其中，阵列基板51为前文所述的阵列基板，在此不再赘述。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (15)

  1. 一种阵列基板，其中，所述阵列基板包括显示区和非显示区，其中所述显示区设置有多条扫描线、与多条所述扫描线相交的多条数据线以及由相交的所述扫描线和所述数据线围设而成的多个像素单元，所述非显示区设置有用于向所述扫描线提供驱动信号的驱动电路，其中，所述驱动电路设置在所述数据线的延伸方向上，由此可以减少所述扫描线的延伸方向上的非显示区的面积，以达到窄边框化。
  2. 根据权利要求1所述的阵列基板，其中，所述阵列基板包括多条第一连接线，所述第一连接线用于连接所述驱动电路和所述扫描线。
  3. 根据权利要求2所述的阵列基板，其中，所述第一连接线与所述扫描线同层设置，且所述第一连接线与所述数据线平行设置；
    所述阵列基板还包括第二连接线，所述第二连接线设置在所述扫描线和第一连接线的上方；
    每一所述第一连接线与预设条所述扫描线电连接，除了最远离所述驱动电路的扫描线，其他的扫描线均在不与自身电连接的所述第一连接线与自身相重合的位置断开，并且断开的两端通过所述第二连接线进行电连接。
  4. 根据权利要求3所述的阵列基板，其中，所述数据线设置在所述扫描线和第一连接线的上方，所述第一连接线与所述数据线的投影面积重叠。
  5. 根据权利要求4所述的阵列基板，其中，所述第二连接线设置在所述数据线的上方。
  6. 根据权利要求1所述的阵列基板，其中，所述阵列基板还包括：
    第一绝缘层，设置在扫描线和第一连接线与所述数据线之间。
    第二绝缘层，设置在所述数据线和所述第二连接线之间，且所述第二绝缘层上设置连通孔，所述连通孔穿过所述第二绝缘层、第一绝缘层以露出所述两端，所述第二连接线通过所述连通孔与所述两端电连接；
    第三绝缘层，设置在所述第二连接线上；
    像素电极，设置在所述第三绝缘层上。
  7. 一种阵列基板的制造方法，其中，所述阵列基板包括显示区和非显示区，其中，所述制造方法包括：
    在所述显示区中设置多条扫描线、与多条所述扫描线相交的多条数据线以及由相交的所述扫描线和所述数据线围设而成的多个像素单元；
    在所述非显示区设置用于向所述扫描线提供驱动信号的驱动电路，其中，所述驱动电路设置在所述数据线的延伸方向上。
  8. 根据权利要求7所述的制造方法，其中，所述设置多条扫描线、与多条所述扫描线相交的多条数据线包括：
    提供一玻璃基板；
    在所述玻璃基板上设置多条所述扫描线，并且设置多条第一连接线，所述第一连接线用于连接所述驱动电路和所述扫描线；
    在所述扫描线和第一连接线上设置第一绝缘层；
    在所述第一绝缘层上设置多条数据线。
  9. 根据权利要求8所述的制造方法，其中，所述在所述玻璃基板上设置多条所述扫描线，并且设置多条第一连接线包括：
    每一所述第一连接线与预设条所述扫描线电连接，除了最远离所述驱动电路的扫描线，其他的扫描线均在不与自身电连接的所述第一连接线与自身相重合的位置断开；
    所述在所述第一绝缘层上设置多条数据线包括：
    所述第一连接线与所述数据线投影面积重叠；
    所述方法还包括：
    在所述数据线上设置第二绝缘层，且所述第二绝缘层上设置连通孔，所述连通孔穿过所述第二绝缘层、第一绝缘层以露出所述两端；
    在所述第二绝缘层上设置第二连接线，所述第二连接线通过所述连通孔与断开的所述两端进行电连接；
    在所述第二连接线上设置第三绝缘层；
    在所述第三绝缘层上设置像素电极。
  10. 一种显示装置，其中，包括阵列基板，所述阵列基板包括显示区和非显示区，其中所述显示区设置有多条扫描线、与多条所述扫描线相交的多条数据线以及由相交的所述扫描线和所述数据线围设而成的多个像素单元，所述非显示区设置有用于向所述扫描线提供驱动信号的驱动电路，其中，所述驱动电路设置在所述数据线的延伸方向上，由此可以减少所述扫描线的延伸方向上的非显示区的面积，以达到窄边框化。
  11. 根据权利要求10所述的显示装置，其中，所述阵列基板包括多条第一连接线，所述第一连接线用于连接所述驱动电路和所述扫描线。
  12. 根据权利要求11所述的显示装置，其中，所述第一连接线与所述扫描线同层设置，且所述第一连接线与所述数据线平行设置；
    所述阵列基板还包括第二连接线，所述第二连接线设置在所述扫描线和第一连接线的上方；
    每一所述第一连接线与预设条所述扫描线电连接，除了最远离所述驱动电路的扫描线，其他的扫描线均在不与自身电连接的所述第一连接线与自身相重合的位置断开，并且断开的两端通过所述第二连接线进行电连接。
  13. 根据权利要求12所述的显示装置，其中，所述数据线设置在所述扫描线和第一连接线的上方，所述第一连接线与所述数据线的投影面积重叠。
  14. 根据权利要求13所述的显示装置，其中，所述第二连接线设置在所述数据线的上方。
  15. 根据权利要求10所述的显示装置，其中，所述阵列基板还包括：
    第一绝缘层，设置在扫描线和第一连接线与所述数据线之间。
    第二绝缘层，设置在所述数据线和所述第二连接线之间，且所述第二绝缘层上设置连通孔，所述连通孔穿过所述第二绝缘层、第一绝缘层以露出所述两端，所述第二连接线通过所述连通孔与所述两端电连接；
    第三绝缘层，设置在所述第二连接线上；
    像素电极，设置在所述第三绝缘层上。
PCT/CN2017/102569 2017-07-27 2017-09-21 显示装置、阵列基板及其制造方法 Ceased WO2019019315A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/735,922 US10459298B2 (en) 2017-07-27 2017-09-21 Display device, array substrate and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710626751.8A CN107229166A (zh) 2017-07-27 2017-07-27 显示装置、阵列基板及其制造方法
CN201710626751.8 2017-07-27

Publications (1)

Publication Number Publication Date
WO2019019315A1 true WO2019019315A1 (zh) 2019-01-31

Family

ID=59957736

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/102569 Ceased WO2019019315A1 (zh) 2017-07-27 2017-09-21 显示装置、阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN107229166A (zh)
WO (1) WO2019019315A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527588B (zh) * 2017-10-27 2020-08-25 京东方科技集团股份有限公司 一种显示驱动电路、其驱动方法及显示装置
CN111480191A (zh) * 2017-12-28 2020-07-31 深圳市柔宇科技有限公司 一种阵列基板、显示面板及终端
CN109143706A (zh) * 2018-09-18 2019-01-04 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN113514972B (zh) * 2021-04-01 2023-10-17 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN116626941A (zh) * 2022-02-09 2023-08-22 和鑫光电股份有限公司 阵列基板
CN117936547B (zh) * 2023-12-13 2024-12-10 长沙惠科光电有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578443A (zh) * 2012-08-10 2014-02-12 乐金显示有限公司 显示装置及其驱动方法
CN104503177A (zh) * 2014-12-23 2015-04-08 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板
CN104977740A (zh) * 2015-07-29 2015-10-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN106200162A (zh) * 2016-07-18 2016-12-07 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106932980A (zh) * 2017-03-29 2017-07-07 武汉华星光电技术有限公司 一种goa阵列基板及液晶面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998769B1 (ko) * 2012-11-30 2019-07-10 엘지디스플레이 주식회사 협 베젤 영역을 갖는 평판 표시 패널
CN104536223A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
US20160190158A1 (en) * 2014-12-30 2016-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate and display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578443A (zh) * 2012-08-10 2014-02-12 乐金显示有限公司 显示装置及其驱动方法
CN104503177A (zh) * 2014-12-23 2015-04-08 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板
CN104977740A (zh) * 2015-07-29 2015-10-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN106200162A (zh) * 2016-07-18 2016-12-07 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106932980A (zh) * 2017-03-29 2017-07-07 武汉华星光电技术有限公司 一种goa阵列基板及液晶面板

Also Published As

Publication number Publication date
CN107229166A (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
WO2019019315A1 (zh) 显示装置、阵列基板及其制造方法
CN102749747B (zh) 触控显示面板及其制造方法
US9704888B2 (en) Display circuitry with reduced metal routing resistance
US8624856B2 (en) Touch panel-integrated liquid crystal display device
CN109582181B (zh) 集成触摸屏
CN104808861B (zh) 阵列基板、显示面板及显示装置
WO2021031093A1 (zh) 具有窄下边框的显示面板及电子设备
CN104900658A (zh) 触控面板及其制备方法、触控显示装置
WO2022000619A1 (zh) 显示面板及显示装置
CN107870494A (zh) 一种阵列基板、显示面板和显示装置
CN109031827A (zh) 静电释放单元、阵列基板及液晶显示面板
CN108490708A (zh) 阵列基板及显示面板
US6757043B2 (en) Active matrix devices
TW201812405A (zh) Tft基板及應用其的顯示面板
WO2017124607A1 (zh) 触摸面板以及其制造方法
CN113260958A (zh) 阵列基板及其驱动方法、触控显示装置
CN114002885B (zh) 阵列基板、显示面板及显示装置
WO2018209766A1 (zh) 一种触控显示面板
TW201005364A (en) Touch display panel, electro-optical apparatus, and manufacturing method thereof
US10459298B2 (en) Display device, array substrate and manufacturing method thereof
WO2024000794A1 (zh) 显示面板及显示终端
CN115729002A (zh) 阵列基板及其检测方法、显示装置
JP3850510B2 (ja) 表示装置
CN118099169A (zh) 显示基板及其制造方法、显示面板和显示装置
WO2024087117A1 (zh) 阵列基板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17919629

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17919629

Country of ref document: EP

Kind code of ref document: A1