WO2018229176A1 - Structure de metallisation sous bosse et procede de fabrication correspondant - Google Patents

Structure de metallisation sous bosse et procede de fabrication correspondant Download PDF

Info

Publication number
WO2018229176A1
WO2018229176A1 PCT/EP2018/065763 EP2018065763W WO2018229176A1 WO 2018229176 A1 WO2018229176 A1 WO 2018229176A1 EP 2018065763 W EP2018065763 W EP 2018065763W WO 2018229176 A1 WO2018229176 A1 WO 2018229176A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metallization structure
temperature coefficient
positive temperature
electrically conductive
Prior art date
Application number
PCT/EP2018/065763
Other languages
English (en)
Inventor
Abdenacer Ait-Mani
Original Assignee
Commissariat à l'énergie atomique et aux énergies alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat à l'énergie atomique et aux énergies alternatives filed Critical Commissariat à l'énergie atomique et aux énergies alternatives
Publication of WO2018229176A1 publication Critical patent/WO2018229176A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83413—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85409—Indium (In) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85413—Bismuth (Bi) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Definitions

  • the invention relates to light-emitting diodes, and in particular the thermal regulation of such light-emitting diodes.
  • Light-emitting diodes Due to its good energy efficiency, light-emitting diodes are developing considerably. Light-emitting diodes can indeed constitute light points with an energy efficiency of nearly 40%, whereas the energy efficiency of filament lamps is only 5% and the energy efficiency of the fluorescent tubes is only 15%. %.
  • Light emitting diodes concentrate a large electrical power over a small area, which results in generating a relatively high temperature in a reduced time. Because of its small surface area, the light-emitting diode can not evacuate enough power by convection and must therefore evacuate the heat to a thermally conductive substrate. Furthermore, the current flowing through the LED must be limited below a threshold ensuring that the temperature of its junction does not reach a value leading to its degradation.
  • a known structure includes a substrate on which the light-emitting diode and a CTP-type component are connected in series connection.
  • PTC type component is typically a surface mounted component connected to the anode of the light emitting diode.
  • a layer of positive temperature coefficient material is deposited on a substrate, to form a CTP type component.
  • the positive temperature coefficient material layer has electrodes at its ends, through which it is connected in series with the light emitting diode.
  • the invention aims to solve one or more of these disadvantages.
  • the invention thus relates to an underbelly metallization structure, such that defined in claim 1.
  • the invention also relates to a method of manufacturing a bump metallization structure.
  • the invention also relates to the variants of the dependent claims. It will be understood by those skilled in the art that each of the features of the variants of the dependent claims may be independently combined with the features of an independent claim, without necessarily constituting an intermediate generalization.
  • FIG 1 is a schematic sectional view of a metallization structure under the boss fixed to a printed circuit, according to an exemplary embodiment of the invention
  • FIG. 2 is a diagrammatic sectional view of an underbody metallization structure attached to a surface mount component according to another exemplary embodiment of the invention
  • FIG. 3 is a diagrammatic sectional view of an assembly including a printed circuit, two under-bump metallization structures and a surface-mounted component;
  • FIG. 4 is a logic diagram illustrating a sequence of steps of an example of a manufacturing method according to the invention.
  • FIG. 5 is a view from above of an example of an electronic component with emitting pixels
  • FIG. 6 is an enlarged schematic sectional view of the electronic component of FIG. 5;
  • FIG. 7 is a diagrammatic sectional view of the electronic component of FIG. 6 attached to a bump metallization structure according to a variant.
  • the invention proposes to integrate a protection function by limiting current as a function of temperature, in a bump metallization structure, by including a layer of material with a positive temperature coefficient or CTP between an adhesion layer and a tie layer, this layer being electrically conductive.
  • FIG. 1 is a schematic sectional view of a device 1, comprising a metallization structure under the hump 2 and a printed circuit 10.
  • the printed circuit 10 comprises in known manner a conductive pad 1 1 on one side.
  • the support of the printed circuit 10 is for example fiberglass with FR4 or FR5 epoxy resin.
  • the printed circuit support can also be formed in a manner known per se in ceramic, or insulated metal substrate (SMI), silicon or flexible polymer, such as that released under the trade name Kapton. It can still be an active matrix addressing circuit type TFT (Thin Film Transistor) or CMOS known for LED screens or micro-screens.
  • the conductive pad 1 1 has a structure and a composition known per se. The pad 1 1 may for example be made of copper alloy.
  • the metallization structure under the boss 2 is fixed to the conductive pad 1 1.
  • This pad 1 1 may consist of a matrix of pads for addressing an array of pixels of individual components / pixels.
  • the metallization structure 2 comprises a stack of several layers of different materials.
  • An electrically conductive adhesion layer 201 is attached to the pad 1 1.
  • the adhesion layer 201 includes for the most part (to include, for the most part, to include more than 50% by mass) a material selected from the group consisting of Ti, Cr, TiW.
  • the adhesion layer 201 typically has a thickness between 10 and 100 nm. When it comes to a soldering or soldering assembly, this stack of layers is called in the UBM (Under Bump Metallurgy or Under Bump Metallization) business.
  • the metallization structure 2 is further associated with an electrically conductive tie layer 205 (generally referred to as an electrically conductive "die attach").
  • the tie layer 205 (which may for example be an adhesive or a solder or a polished metal) is generally reported at the time of assembling a surface mount component on its substrate 10. This tie layer 205 is intended to be attached to a surface mount component.
  • the attachment layer 205 is for example formed of an electroconductive glue or a solder layer. For applications with reduced electrical power, an epoxy electroconductive anchor layer 205 loaded with silver particles may for example be used.
  • An attachment layer 205 for brazing may typically comprise particles of copper or silver or tin or gold or binary alloys or ternary alloys based on these materials or materials with low melting point such as Indium or bismuth.
  • the tie layer 205 typically has a thickness between 1 and 10 m if it is an attachment by direct bonding, or typically between 10 to 300 ⁇ if it is a conductive bonding, or typically 10 to 100 m if c is a solder.
  • the metallization structure 2 also comprises a layer of material of positive temperature coefficient or PTC 203, electrically conductive.
  • the layer of PTC material 203 is disposed in the stack between the adhesion layer 201 and the tie layer 205.
  • the layer of PTC material 203 includes for example mainly a material selected from the group consisting of perovskite, titanate barium, a suitable metal oxide or polymer-carbon.
  • the layer of PTC material 203 will have a thickness of between 1 and 10 ⁇ , depending on the magnitude of the current limitation to be guaranteed by the metallization structure 2.
  • the layer 203 of CTP material advantageously has adhesion properties with the two layers between which it is in contact.
  • the CTP material of the layer 203 is chosen to allow its deposition by a sputtering method, a vapor phase deposition or electrolysis.
  • the layer 203 is advantageously treated and modified to be compatible with an integration in a metallization structure under electronic component to obtain a thickness of the structure 2 less than 10 ⁇ , to present a vertical resistivity of the order of a few milliOhms. cm preferably less than 1 milliOhm .cm to .present a resistivity of the same order of magnitude as the other layers of the stack.
  • the layer of PTC material 203 positioned under a wettable layer or cowling 204 (so-called capping layer in English language), with a composition known per se.
  • the layer 204 may for example include Au, Pt or Pd, which have a high wetting power to solder and electroconductive adhesives.
  • This layer 204 is slightly oxidizable or highly resistant to oxidation.
  • the layer of PTC material 203 may be fixed directly to the fastening layer 205.
  • a diffusion barrier layer 202 is disposed between the tie layer 205 and the adhesion layer 201.
  • the diffusion barrier layer 202 is disposed between the adhesion layer 201 and the layer of CTP material 203.
  • the layer 202 advantageously advantageously includes a material selected from the group consisting of Ni, Pt, Pd, W , Ta or TiN.
  • the layer 202 advantageously has a thickness of between 0.1 ⁇ and 5 ⁇ .
  • the layer 202 serves to prevent diffusion between the adhesion layer 201 and the layer of CTP material 203, particularly if the manufacturing process or integration of the metallization structure 2 comprises high temperature implementation steps.
  • the under-bump metallization structure 2 is advantageously made on a pad 1 1 of the printed circuit 10, before bringing back a chip or a surface-mounted component.
  • FIG. 2 illustrates an example of a bump metallization structure 4 previously formed on a surface-mount component 3.
  • Such chip or surface-mount component 3 can be commercially distributed independently in this form, associated with the structure of FIG. 4.
  • the surface-mount component 3 may also be a non-packaged LED chip and mounted as a chip on board (COB).
  • FIG. 2 is a diagrammatic sectional view of a device, comprising an under-bump metallization structure 4 and a surface-mounted component 3.
  • the surface-mounted component 3 comprises, in a manner known per se, a lower electrode 31 (for example a anode) and an upper electrode 32 (for example a cathode).
  • the electrode 31 and the electrode 32 have a structure and a composition known per se.
  • the under-bump metallization structure 4 is attached to the electrode 31.
  • the metallization structure 4 comprises a stack of several layers of different materials.
  • An electrically conductive adhesive layer 401 is attached to the electrode 31.
  • the adhesion layer 401 may have the same composition and / or the same thickness as in the detailed examples for the layer 201.
  • the metallization structure 4 is furthermore associated with an electrically conductive fastening layer 405.
  • This tie layer 405 is intended to be fixed to a pad of a printed circuit.
  • the tie layer 405 is for example formed of an electroconductive glue or a solder layer.
  • the layer 405 may have the same composition and / or the same thickness as in the detailed examples for the layer 205.
  • the metallization structure 4 also comprises a layer of material of positive temperature coefficient or CTP 403, electrically conductive.
  • the layer of CTP material 403 is disposed in the stack between the adhesion layer 401 and the tie layer 405.
  • the layer of CTP material 403 may have the same composition and / or the same thickness as in the detailed examples for the layer 203.
  • the layer of CTP material 403 is attached to the tie layer 405.
  • a diffusion barrier layer 402 is disposed between the tie layer 405 and the tie layer 405. 401 membership.
  • the diffusion barrier layer 402 is placed between the adhesion layer 401 and the layer of CTP material 403.
  • the layer 402 may have the same composition and / or the same thickness as in the detailed examples for the layer 202.
  • the layer 402 serves to prevent diffusion between the adhesion layer 401 and the layer of CTP material 403, in particular if the manufacturing or integration process of the metallization structure 4 comprises steps implemented at high temperature (typically above 300 ° C.) .
  • the layer of CTP material 403 positioned under a wettable layer or cowling 404 (so-called capping layer in English language), with a composition known per se.
  • the component 3 may for example be (not limited to) a light emitting diode, a heterojunction transistor, or a power component capable of locally dissipating a large amount of heat detrimental to its operation.
  • the component 3 may for example be a light-emitting diode of vertical thin film type (VTF).
  • VTF vertical thin film type
  • FIG. 3 illustrates an example of the use of several underbelly metallization structures in a device 1.
  • Embossed metallization structures 21 and 22 are secured and in electrical contact with respective pads of a printed circuit, through their respective adhesion layers.
  • the under-bump metallization structures 21 and 22 have the same structure as the under-bump metallization structure 2 described with reference to FIG.
  • the device 1 further comprises a surface mount component 3.
  • the surface mount component 3 comprises an electrode 31 fixed and in electrical contact with the tie layer of the underbody metallization structure 21.
  • the electrode 32 is in electrical contact and attached to one end of a conduction wire 5 (usually referred to as 'wire' in English).
  • the other end of the wire 5 is in electrical contact and fixed to the tie layer of the metallization structure under the boss 22. Conduction between the pads of the printed circuit is thus ensured, through the component 3, via two temperature protections implemented by the metallization structures under bump 21 and 22.
  • FIG. 6 is a logic diagram illustrating a sequence of steps of an exemplary manufacturing method for a device 1 including an underbody metallization structure 2.
  • step 601 a printed circuit is provided with a conductive connection pad, as described with reference to FIG.
  • a surface preparation step of the conductive pad is carried out.
  • This preparation step comprises, for example, phases oxidation, cleaning and / or activation to improve the adhesion of the conductive pad with a subsequent metal deposition.
  • An oxidation is for example implemented by means of a heat treatment furnace or a deposit based on vacuum deposition techniques.
  • a cleaning step is for example implemented on a wet cleaning station.
  • An activation step is for example implemented by a plasma treatment based on oxygen, argon or non-neutral elements.
  • a step of deposition of an adhesion layer for example with a material or a thickness as detailed with reference to the layer 201, is carried out.
  • a deposition can for example be carried out by a chemical vapor deposition process or a physical vapor deposition process (designated by the terms PVD or sputtering in English).
  • a step of depositing a diffusion barrier layer on the deposition of the adhesion layer is carried out.
  • the deposition of the barrier layer is for example made with a material or a thickness as detailed with reference to the layer 202.
  • Such a deposit may for example be produced by a chemical vapor deposition process or a physical deposition process in vapor phase or by electrolysis (electrolytic deposition).
  • a step is performed for depositing a layer of PTC material on the deposition of the barrier layer.
  • the deposition of the layer of CTP material is for example made with a material or a thickness as detailed with reference to the layer 203.
  • Such a deposit may for example be produced by a chemical vapor deposition process or a deposition process. vapor phase physics or electrolytic process.
  • step 606 the layer of material is modified
  • CTP in order to adapt the orientation of the grains of the CTP layer to give it the desired resistivity values and adjust its resistance change curve as a function of the temperature in the working range and protection of the component.
  • a modification is, for example, carried out by subjecting the layer of CTP material to a plasma, by applying a laser to it or by carrying out a heat treatment in temperature.
  • Such a process will for example be carried out outside the deposition reactors previously used, but advantageously in a clean room to avoid contamination of the PTC material during its modification step.
  • step 607 a step of deposition of a cowling layer or of a wettable layer is carried out on the deposition of the layer of PTC material.
  • a step of deposition of a tie layer is carried out.
  • the deposition of the tie layer is for example made with a material or a thickness as detailed with reference to the layer 205.
  • the deposition step comprises for example the adhesion of an electroconductive layer on the layer rollover or wettable layer.
  • the deposition step may also comprise a metal deposition step by a chemical vapor deposition process or a physical vapor phase or electrolytic deposition method.
  • the tie layer can of course be deposited much later, for example at the time of assembly of the bump metallization structure to a surface-mounted component.
  • Step 609 one proceeds to a step of defining or shaping the pattern of the stack of layers obtained previously, so as to define the edge contour of the under-component component structure formed on the pad.
  • This step comprises, for example, a photolithography step, in a manner known per se (for example, spreading of a photosensitive resin, illumination of the resin and then chemical development).
  • Step 610 comprises the selective etching of the layers of the stack, according to the pattern defined in the previous step.
  • the etching may comprise successive etching steps of anisotropic type, according to methods known per se according to the materials of the stack. For example, wet etching steps in selective or dry baths in plasma frames may be used.
  • the manufacturing method described above is in particular adapted to a production technology for silicon-type substrates.
  • FIG. 5 and 6 illustrate an electronic component 3, for which a variant of metallization structure under the boss 4 of the invention may be particularly advantageous.
  • the electronic component 3, schematically illustrated in plan view in FIG. 5, comprises a matrix of pixels 33.
  • the pixels 33 are of the emissive type, according to a technology known per se.
  • the pixels 33 are advantageously controlled independently of each other.
  • the pixels 33 are for example distributed in a matrix with a resolution greater than 40 pixels per inch.
  • FIG 6 is a schematic sectional view of the component 3, to illustrate an exemplary structure.
  • the pixels 33 are here fixed on a substrate 34, on which can be formed control electrodes not shown.
  • Each pixel 33 here includes a superposition of an emissive element 35 and an electrode 31.
  • Each emissive element 35 is disposed between the substrate 34 and an electrode 31.
  • the component 3 may for example be a light-emitting diode of vertical thin film type (VTF).
  • VTF vertical thin film type
  • FIG. 7 is a diagrammatic sectional view of a device, comprising an alternating metallization structure 4 in a variant, and the surface-mounted component 3 of FIGS. 5 and 6.
  • the metallization structure 4 comprises a stack of several layers of different materials.
  • the electrically conductive adhesive layer 401 the electrically conductive tie layer 405, a positive temperature coefficient material layer or CTP 403, which can have the same compositions as detailed above.
  • a diffusion barrier layer 402 is disposed between the tie layer 405 and the adhesion layer 401, and between the adhesion layer 401 and the layer of CTP material 403.
  • the layer of CTP material 403 is here positioned under a wettable layer or rollover 404 (so-called capping layer in English language).
  • the layers 401 to 405 are split into a stack matrix.
  • Each pixel 33 is attached to a respective stack of layers 401 to 405 of the metallization structure 4.
  • the electrode 31 of each pixel 33 is attached to a stack of the metallization structure by its adhesion layer 401.
  • each pixel 33 of the component 3 can be protected by a respective stack, because of the presence of a CTP layer 403.
  • a malfunction of a pixel 33 allows on the one hand to protect this pixel 33, and also to protect pixels 33 environments from overheating.
  • the use of a CTP layer 403 having a thickness of between 1 and 10 ⁇ m, typically obtained by in situ deposition, is compatible with the size of the pixels 33, which would not be the case for discrete CTP components.
  • the method of manufacturing a metallization structure as described with reference to FIG. 7 may include a step of splitting the layer superposition into a stack matrix.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'invention concerne une structure de métallisation sous bosse (2), pour la connexion électrique d'une électrode d'un composant électronique monté en surface à un plot d'un circuit imprimé, comprenant un empilement de : - une couche d'adhésion conductrice électriquement (201); - une couche d'attache conductrice électriquement (205); - une couche de matériau à coefficient de température positif (203) conductrice électriquement et disposée entre la couche d'adhésion (201) et la couche d'attache (205).

Description

STRUCTURE DE METALLISATION SOUS BOSSE ET PROCEDE DE FABRICATION CORRESPONDANT
L'invention concerne les diodes électroluminescentes, et en particulier la régulation thermique de telles diodes électroluminescentes.
Du fait d'un bon rendement énergétique, les diodes électroluminescentes connaissent un développement considérable. Les diodes électroluminescentes peuvent en effet constituer des points lumineux présentant un rendement énergétique de près de 40 %, alors que le rendement énergétique de lampes à filament n'est que de 5 % et que le rendement énergétique des tubes fluorescents n'est que de 15 %.
Les diodes électroluminescentes concentrent une puissance électrique importante sur une surface réduite, ce qui aboutit à générer une température relativement élevée en un temps réduit. Du fait de sa petite surface, la diode électroluminescente ne peut évacuer suffisamment de puissance par convection et doit donc évacuer la chaleur vers un substrat thermoconducteur. Par ailleurs, le courant traversant la LED doit être limité sous un seuil garantissant que la température de sa jonction n'atteint pas une valeur aboutissant à sa dégradation.
Afin de limiter le courant dans la diode électroluminescente et sa montée en température, une structure connue inclut un substrat sur laquelle la diode électroluminescente et un composant de type CTP sont montés selon une connexion en série.Selon l'état de l'art actuel Le composant de type CTP est typiquement un composant monté en surface connecté à l'anode de la diode électroluminescente.
Selon une autre structure, une couche de matériau à coefficient de température positif est déposée sur un substrat, pour former un composant de type CTP. La couche de matériau à coefficient de température positif présente des électrodes à ses extrémités, par l'intermédiaire desquelles elle est connectée en série avec la diode électroluminescente.
Ces structures présentent des inconvénients. Il y a un temps de réponse significatif entre l'élévation effective de la température de jonction de la diode électroluminescente et l'élévation de température du composant de type CTP. Par conséquent, l'augmentation de la résistance du composant peut s'avérer trop tardive pour limiter à temps le courant traversant la diode électroluminescente. Par ailleurs, l'augmentation de la température du composant CTP ne correspond pas de façon très fidèle à l'augmentation de la température de la diode électroluminescente. Il y a une résistance thermique parasite entre la jonction de la LED et le composant de protection.
L'invention vise à résoudre un ou plusieurs de ces inconvénients. L'invention porte ainsi sur une structure de métallisation sous bosse, telle que définie dans la revendication 1 . L'invention porte également sur un procédé de fabrication d'une structure de métallisation sous bosse.
L'invention porte également sur les variantes des revendications dépendantes. L'homme du métier comprendra que chacune des caractéristiques des variantes des revendications dépendantes peut être combinée indépendamment aux caractéristiques d'une revendication indépendante, sans pour autant constituer une généralisation intermédiaire.
D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels :
-la figure 1 est une vue en coupe schématique d'une structure de métallisation sous bosse fixée à un circuit imprimé, selon un exemple de mode de réalisation de l'invention ;
-la figure 2 est une vue en coupe schématique d'une structure de métallisation sous bosse fixée à un composant à montage en surface, selon un autre exemple de mode de réalisation de l'invention ;
-la figure 3 est une vue en coupe schématique d'un ensemble incluant un circuit imprimé, deux structures de métallisation sous bosse et un composant monté en surface ;
-la figure 4 est un logigramme illustrant une suite d'étapes d'un exemple d'un procédé de fabrication selon l'invention ;
-la figure 5 est une vue de dessus d'un exemple de composant électronique à pixels émissifs ;
-la figure 6 est une vue en coupe schématique agrandie du composant électronique de la figure 5 ;
-la figure 7 est une vue en coupe schématique du composant électronique de la figure 6 fixé à une structure de métallisation sous bosse selon une variante. L'invention propose d'intégrer une fonction de protection par limitation de courant en fonction de la température, dans une structure de métallisation sous bosse, en incluant une couche de matériau à coefficient de température positif ou CTP entre une couche d'adhésion et une couche d'attache, cette couche étant conductrice électriquement.
Ainsi, la fonction de protection par limitation de courant est positionnée au plus près du composant monté en surface à protéger. La température sur la couche en matériau CTP est ainsi particulièrement représentative de la température du composant à protéger, ce qui permet d'obtenir une protection en un temps particulièrement limité. Cette fonction de protection est assurée tout en conservant la fonction de conduction du courant de service entre le composant et le circuit imprimé ou le substrat d'accueil, et ce avec un minimum de pertes par effet Joule dans les connexions en série. La figure 1 est une vue en coupe schématique d'un dispositif 1 , comprenant une structure de métallisation sous bosse 2 et un circuit imprimé 10. Le circuit imprimé 10 comprend de façon connue en soi un plot conducteur 1 1 sur une face. Le support du circuit imprimé 10 est par exemple en fibre de verre avec résine époxyde FR4 ou FR5. Le support de circuit imprimé peut également être formé de façon connue en soi en céramique, ou en substrat métallique isolé (SMI), en silicium ou en polymère souple, tel que celui diffusé sous la dénomination commerciale Kapton. Ce peut encore être un circuit d'adressage à matrice active de type TFT (Thin Film Transistor) ou CMOS connus pour les écrans ou microécrans à LEDs. Le plot conducteur 1 1 présente une structure et une composition connues en soi. Le plot 1 1 peut par exemple être réalisé en alliage de Cuivre. La structure de métallisation sous bosse 2 est fixée au plot conducteur 1 1 . Ce plot 1 1 peut être constitué d'une matrice de plots permettant d 'adresser une matrice de pixels de composants/pixels individuels. La structure de métallisation 2 comprend un empilement de plusieurs couches en matériaux différents. Une couche d'adhésion 201 conductrice électriquement est fixée au plot 1 1 . La couche d'adhésion 201 inclut par exemple majoritairement (inclure majoritairement signifier inclure plus de 50% en masse pour la suite) un matériau sélectionné dans le groupe constitué du Ti, du Cr, du TiW. La couche d'adhésion 201 présente typiquement une épaisseur comprise entre 10 et 100 nm. Quand il s'agit d'un assemblage par brasage ou soudage, cet empilement de couches est appelé dans le métier UBM ( Under Bump Metallurgy ou Under Bump Metallization en langue anglaise).
La structure de métallisation 2 est en outre associée à une couche d'attache 205 (généralement désignée par le terme 'die attach' en langue anglaise) électriquement conductrice. La couche d'attache 205 (qui peut par exemple être une colle ou une brasure ou un métal poli) est généralement rapportée au moment de l'assemblage d'un composant à montage en surface sur son substrat 10. Cette couche d'attache 205 est destinée à être fixée à un composant à montage en surface. La couche d'attache 205 est par exemple formée d'une colle électroconductrice ou d'une couche de brasure. Pour des applications avec une puissance électrique réduite, une couche d'attache 205 électroconductrice en époxy chargée de particules d'argent peut par exemple être utilisée. Une couche d'attache 205 pour brasure pourra typiquement comprendre des particules de Cuivre ou d'argent ou d'étain ou d'Or ou d'alliages binaires ou d'alliages ternaires à base de ces matériaux ou de matériaux à bas point de fusion tels l'Indium ou le bismuth. La couche d'attache 205 présente typiquement une épaisseur comprise entre 1 et 10 m si c'est un attachement par collage direct, ou typiquement comprise entre 10 à 300 μιτι si c'est un collage conducteur, ou typiquement 10 à 100 m si c'est une brasure.
La structure de métallisation 2 comprend également une couche de matériau à coefficient de température positif ou CTP 203, électriquement conductrice. La couche de matériau CTP 203 est disposée dans l'empilement entre la couche d'adhésion 201 et la couche d'attache 205. La couche en matériau CTP 203 inclut par exemple majoritairement un matériau sélectionné dans le groupe constitué de la perovskite, du titanate de baryum, un oxyde métallique approprié ou du polymère-carbone. La couche de matériau CTP 203 présentera une épaisseur comprise entre 1 et 10 μιτι, en fonction de l'ampleur de la limitation de courant devant être garantie par la structure de métallisation 2.
La couche 203 en matériau CTP aura avantageusement des propriétés d'adhésion avec les deux couches entre lesquelles elle est en contact. Avantageusement, le matériau CTP de la couche 203 est choisi pour permettre son dépôt par un procédé de pulvérisation cathodique, un dépôt en phase vapeur ou par électrolyse. La couche 203 est avantageusement traitée et modifiée pour être compatible avec une intégration dans une structure de métallisation sous bosse de composant électronique pour obtenir une épaisseur de la structure 2 inférieure à 10 μιτι, pour présenter une résistivité verticale de l'ordre de quelques milliOhms.cm de préférence inférieure à 1 milliOhm .cm pour .présenter une résistivité du même ordre de grandeur que les autres couches de l'empilement.
Dans l'exemple illustré, la couche en matériau CTP 203 positionnée sous une couche mouillable ou de capotage 204 (couche dite de capping en langue anglaise), avec une composition connue en soi. La couche 204 peut par exemple inclure de l'Au, du Pt ou du Pd, qui ont un fort pouvoir mouillant à la brasure et aux colles électro conductrices. Cette couche 204 est peu oxydable ou fortement résistante à l'oxydation. Dans le cas d'un collage direct, la couche en matériau CTP 203 peut être fixée directement à la couche d'attache 205.
Avantageusement, comme dans l'exemple illustré, une couche barrière de diffusion 202 est disposée entre la couche d'attache 205 et la couche d'adhésion 201 . Dans l'exemple, la couche de barrière de diffusion 202 est disposée entre la couche d'adhésion 201 et la couche en matériau CTP 203. La couche 202 inclut avantageusement majoritairement un matériau sélectionné dans le groupe constitué de Ni, Pt, Pd, W, Ta ou TiN. La couche 202 présente avantageusement une épaisseur comprise entre 0,1 μιτι et 5 μιτι. La couche 202 sert à éviter la diffusion entre la couche d'adhésion 201 et la couche en matériau CTP 203, en particulier si le processus de fabrication ou d'intégration de la structure de métallisation 2 comprend des étapes de mises en œuvre à haute température.
Dans l'exemple illustré à la figure 1 , la structure de métallisation sous bosse 2 est avantageusement réalisée sur un plot 1 1 du circuit imprimé 10, avant de rapporter une puce ou un composant monté en surface. La figure 2 illustre un exemple de structure de métallisation sous bosse 4 préalablement formée sur un composant à montage en surface 3. Une telle puce ou composant à montage en surface 3 peut être distribué commercialement de façon indépendante sous cette forme, associé à la structure de métallisation sous bosse 4. Le composant à montage en surface 3 peut aussi être une puce LED non packagée et montée sous forme puce sur carte (COB).
La figure 2 est une vue en coupe schématique d'un dispositif, comprenant une structure de métallisation sous bosse 4 et un composant monté en surface 3. Le composant monté en surface 3 comprend de façon connue en soi une électrode inférieure 31 (par exemple une anode) et une électrode supérieure 32 (par exemple une cathode). L'électrode 31 et l'électrode 32 présentent une structure et une composition connues en soi. La structure de métallisation sous bosse 4 est fixée à l'électrode 31 .
La structure de métallisation 4 comprend un empilement de plusieurs couches en matériaux différents. Une couche d'adhésion 401 conductrice électriquement est fixée à l'électrode 31 . La couche d'adhésion 401 peut présenter la même composition et/ou la même épaisseur que dans les exemples détaillés pour la couche 201 .
La structure de métallisation 4 est en outre associée à une couche d'attache 405 électriquement conductrice. Cette couche d'attache 405 est destinée à être fixée à un plot d'un circuit imprimé. La couche d'attache 405 est par exemple formée d'une colle électroconductrice ou d'une couche de brasure. La couche 405 peut présenter la même composition et/ou la même épaisseur que dans les exemples détaillés pour la couche 205.
La structure de métallisation 4 comprend également une couche de matériau à coefficient de température positif ou CTP 403, électriquement conductrice. La couche de matériau CTP 403 est disposée dans l'empilement entre la couche d'adhésion 401 et la couche d'attache 405. La couche en matériau CTP 403 peut présenter la même composition et/ou la même épaisseur que dans les exemples détaillés pour la couche 203.
Dans l'exemple illustré, la couche en matériau CTP 403 est fixée à la couche d'attache 405. Avantageusement, comme dans l'exemple illustré, une couche barrière de diffusion 402 est disposée entre la couche d'attache 405 et la couche d'adhésion 401 . Dans l'exemple, la couche de barrière de diffusion 402 est disposée entre la couche d'adhésion 401 et la couche en matériau CTP 403. La couche 402 peut présenter la même composition et/ou la même épaisseur que dans les exemples détaillés pour la couche 202. La couche 402 sert à éviter la diffusion entre la couche d'adhésion 401 et la couche en matériau CTP 403, en particulier si le processus de fabrication ou d'intégration de la structure de métallisation 4 comprend des étapes mises en œuvre à haute température (typiquement au-delà de 300°C).
Dans l'exemple illustré, la couche en matériau CTP 403 positionnée sous une couche mouillable ou de capotage 404 (couche dite de capping en langue anglaise), avec une composition connue en soi.
Le composant 3 peut par exemple être (non limitativement) une diode électroluminescente, un transistor à hétérojonction, ou un composant de puissance susceptible de dissiper localement une grande quantité de chaleur préjudiciable à son fonctionnement. Le composant 3 pourra par exemple être une diode électroluminescente du type à film fin vertical (VTF).
La figure 3 illustre un exemple d'utilisation de plusieurs structures de métallisation sous bosse dans un dispositif 1 . Des structures de métallisation sous bosse 21 et 22 sont solidarisées et en contact électrique avec des plots respectifs d'un circuit imprimé, par l'intermédiaire de leurs couches d'adhésion respectives. Les structures de métallisation sous bosse 21 et 22 présentent la même structure que la structure de métallisation sous bosse 2 décrite en référence à la figure 1 . Le dispositif 1 comprend en outre un composant à montage en surface 3. Le composant à montage en surface 3 comprend une électrode 31 fixée et en contact électrique avec la couche d'attache de la structure de métallisation sous bosse 21 . L'électrode 32 est en contact électrique et fixée à une extrémité d'un fil de conduction 5 (usuellement désigné par le terme 'wire' en langue anglaise). L'autre extrémité du fil 5 est en contact électrique et fixée à la couche d'attache de la structure de métallisation sous bosse 22. Une conduction entre les plots du circuit imprimé est ainsi assurée, à travers le composant 3, par l'intermédiaire de deux protections en température mises en œuvre par les structures de métallisation sous bosse 21 et 22.
La figure 6 est un logigramme illustrant une suite d'étapes d'un exemple de procédé de fabrication pour un dispositif 1 incluant une structure de métallisation sous bosse 2.
À l'étape 601 , on fournit un circuit imprimé muni d'un plot conducteur de connexion, tel que décrit en référence à la figure 1 .
À l'étape 602, on procède à une étape de préparation de surface du plot conducteur. Cette étape de préparation comprend par exemple des phases d'oxydation, de nettoyage et/ou d'activation pour améliorer l'adhésion du plot conducteur avec un dépôt métallique ultérieur. Une oxydation est par exemple mise en œuvre au moyen d'un four de traitement thermique ou d'un dépôt à base des techniques de dépôt sous vide. Une étape de nettoyage est par exemple mise en œuvre sur un poste de nettoyage par voie humide. Une étape d'activation est par exemple mise en œuvre par un traitement plasma à base d'oxygène, d'argon ou d'éléments non neutres.
À l'étape 603, on procède à une étape de dépôt d'une couche d'adhésion, par exemple avec un matériau ou une épaisseur tels que détaillés en référence à la couche 201 . Un tel dépôt peut par exemple être réalisé par un procédé de dépôt chimique en phase vapeur ou un procédé de dépôt physique en phase vapeur (désigné par les termes PVD ou sputtering en langue anglaise).
À l'étape 604, on procède à une étape de dépôt d'une couche barrière de diffusion, sur le dépôt de la couche d'adhésion. Le dépôt de la couche barrière est par exemple réalisé avec un matériau ou une épaisseur tels que détaillés en référence à la couche 202. Un tel dépôt peut par exemple être réalisé par un procédé de dépôt chimique en phase vapeur ou un procédé de dépôt physique en phase vapeur ou par électrolyse (dépôt électrolytique).
À l'étape 605, on procède à une étape de dépôt d'une couche de matériau CTP, sur le dépôt de la couche barrière. Le dépôt de la couche de matériau CTP est par exemple réalisé avec un matériau ou une épaisseur tels que détaillés en référence à la couche 203. Un tel dépôt peut par exemple être réalisé par un procédé de dépôt chimique en phase vapeur ou un procédé de dépôt physique en phase vapeur ou un procédé électrolytique.
À l'étape 606, on procède à une modification de la couche de matériau
CTP, en vue d'adapter l'orientation des grains de la couche CTP pour lui donner les valeurs de résistivités souhaitées et ajuster sa courbe de modification de sa résistance en fonction de la température dans la plage de travail et de protection du composant. Une telle modification est par exemple réalisée en soumettant la couche de matériau CTP à un plasma, en lui appliquant un laser ou en réalisant un traitement thermique en température. Un tel procédé sera par exemple réalisé à l'extérieur des réacteurs de dépôt utilisé précédemment mais avantageusement en salle blanche pour éviter la contamination du matériau CTP lors de son étape de modification.
À l'étape 607, on procède à une étape de dépôt d'une couche de capotage ou d'une couche mouillable sur le dépôt de la couche de matériau CTP.
À l'étape 608, on procède à une étape de dépôt d'une couche d'attache. Le dépôt de la couche d'attache est par exemple réalisé avec un matériau ou une épaisseur tels que détaillés en référence à la couche 205. L'étape de dépôt comprend par exemple l'adhésion d'une couche électroconductrice sur la couche de capotage ou la couche mouillable. L'étape de dépôt pourra également comporter une étape de dépôt métallique par un procédé de dépôt chimique en phase vapeur ou un procédé de dépôt physique en phase vapeur ou par voie électrolytique. La couche d'attache peut bien entendu être déposée bien plus tardivement, par exemple au moment de l'assemblage de la structure de métallisation sous bosse à un composant monté en surface.
L'étape 609, on procède à une étape de définition ou de mise en forme du motif de l'empilement de couches obtenues précédemment, de façon à définir le contour des bords de la structure de composant sous bosse formée sur le plot. Cette étape comprend par exemple une étape de photolithographie, de façon connue en soi (par exemple étalement d'une résine photosensible, illumination de la résine puis développement chimique).
L'étape 610 comprend la gravure sélective des couches de l'empilement, selon le motif défini à l'étape précédente. La gravure peut comprendre des étapes de gravure successives de type anisotrope, selon des procédés connus en soi en fonction des matériaux de l'empilement. Des étapes de gravure par voie humide en bains sélectifs ou par voie sèche dans des bâtis plasma pourront par exemple être utilisées.
Le procédé de fabrication décrit précédemment est en particulier adapté à une technologie de production pour des substrats de type Silicium.
Les figures 5 et 6 illustrent un composant électronique 3, pour lequel une variante de structure de métallisation sous bosse 4 selon l'invention peut s'avérer particulièrement avantageuse. Le composant électronique 3, illustré schématiquement en vue de dessus à la figure 5, comporte une matrice de pixels 33. Les pixels 33 sont de type émissif, selon une technologie connue en soi. Les pixels 33 sont avantageusement commandés indépendamment les uns des autres. Les pixels 33 sont par exemple répartis selon une matrice avec une résolution supérieure à 40 pixels par pouce.
La figure 6 est une vue en coupe schématique du composant 3, permettant d'illustrer un exemple de structure. Les pixels 33 sont ici fixés sur un substrat 34, sur lequel peuvent être formées des électrodes de commande non illustrées. Chaque pixel 33 inclut ici une superposition d'un élément émissif 35 et d'une électrode 31 . Chaque élément émissif 35 est disposé entre le substrat 34 et une électrode 31 . Le composant 3 pourra par exemple être une diode électroluminescente du type à film fin vertical (VTF).
La figure 7 est une vue en coupe schématique d'un dispositif, comprenant une structure de métallisation sous bosse 4 selon une variante, et le composant monté en surface 3 des figures 5 et 6. La structure de métallisation 4 comprend un empilement de plusieurs couches en matériaux différents. On retrouve ici la couche d'adhésion 401 conductrice électriquement, la couche d'attache 405 électriquement conductrice, couche de matériau à coefficient de température positif ou CTP 403, pouvant présenter les mêmes compositions que détaillé précédemment. Dans cet exemple, une couche barrière de diffusion 402 est disposée entre la couche d'attache 405 et la couche d'adhésion 401 , et entre la couche d'adhésion 401 et la couche en matériau CTP 403. La couche en matériau CTP 403 est ici positionnée sous une couche mouillable ou de capotage 404 (couche dite de capping en langue anglaise).
Les couches 401 à 405 sont scindées en une matrice d'empilements. Chaque pixel 33 est fixé à un empilement respectif de couches 401 à 405 de la structure de métallisation 4. En particulier, l'électrode 31 de chaque pixel 33 est fixée à un empilement de la structure de métallisation par sa couche d'adhésion 401 . Ainsi, chaque pixel 33 du composant 3 peut être protégé par un empilement respectif, du fait de la présence d'une couche CTP 403. Ainsi, un dysfonctionnement d'un pixel 33 permet d'une part de protéger ce pixel 33, et également de protéger les pixels 33 environnements contre un échauffement excessif.
L'utilisation d'une couche CTP 403 présentant une épaisseur comprise entre 1 et 10μηη, typiquement obtenue par dépôt in situ, est compatible avec la dimension des pixels 33, ce qui ne serait pas le cas pour des composants CTP discrets. Le procédé de fabrication d'une structure de métallisation telle que décrite en référence à la figure 7 peut inclure une étape de scission de la superposition de couches en une matrice d'empilements.

Claims

REVENDICATIONS
1 . Structure de métallisation sous bosse (2), pour la connexion électrique d'une électrode d'un composant électronique monté en surface à un plot d'un circuit imprimé, caractérisée en ce qu'elle comprend un empilement de :
-une couche d'adhésion conductrice électriquement (201 ) ;
-une couche d'attache conductrice électriquement (205) ;
-une couche de matériau à coefficient de température positif (203) conductrice électriquement et disposée entre la couche d'adhésion (201 ) et la couche d'attache (205), la couche de matériau à coefficient de température positif présentant une épaisseur comprise entre 1 et 10 μιτι.
2. Structure de métallisation sous bosse (2) selon la revendication 1 , dans laquelle ledit matériau à coefficient de température positif est sélectionné dans le groupe constitué de la perovskite, du titanate de baryum, un oxyde métallique, du polymère-carbone.
3. Structure de métallisation sous bosse (2) selon la revendication 1 ou 2, comprenant en outre une couche formant barrière de diffusion (202) disposée entre la couche d'adhésion (201 ) et la couche de matériau à coefficient de température positif (203).
4. Structure de métallisation sous bosse (2) selon la revendication 3, dans laquelle ladite couche formant barrière de diffusion (202) inclut un matériau sélectionné dans le groupe constitué de Ni, Pt, Pd, W et Ta ou TiN.
5. Structure de métallisation sous bosse (2) selon l'une quelconque des revendications précédentes, dans laquelle ladite couche d'adhésion conductrice électriquement (201 ) inclut un matériau sélectionné dans le groupe constitué de Ti, Cr, TiW.
6. Structure de métallisation sous bosse (2) selon l'une quelconque des revendications précédentes, dans laquelle ladite couche d'attache (205) est une couche de colle électroconductrice.
7. Structure de métallisation sous bosse (2) selon l'une quelconque des revendications 1 à 5, dans laquelle ladite couche d'attache (205) est une couche de brasure. 8. Structure de métallisation sous bosse (2) selon l'une quelconque des revendications précédentes, comprenant en outre une couche de capotage ou une couche mouillable (204) disposée entre la couche de matériau à coefficient de température positif (203) et la couche d'attache (205).
9. Dispositif (1 ), comprenant :
-une structure de métallisation sous bosse (2) selon l'une quelconque des revendications précédentes ;
-un circuit imprimé comportant un plot (1 1 ) solidaire de la couche d'adhésion (201 ) de la structure de métallisation sous bosse (2). 10. Dispositif (1 ), comprenant :
-une structure de métallisation sous bosse (2) selon l'une quelconque des revendications 1 à 9, dans laquelle ladite couche de matériau à coefficient de température positif, la couche d'adhésion conductrice électriquement et la couche d'attache conductrice électriquement sont scindées en une matrice d'empilements ;
-un composant électronique monté en surface (3) comportant une matrice de pixels émissifs comportant des électrodes respectives, les électrodes (31 ) respectives étant solidaires de la couche d'adhésion (401 ) pour des empilements respectifs de la structure de métallisation sous bosse (4).
1 1 . Procédé de fabrication d'une structure de métallisation sous bosse (2), pour la connexion électrique d'un composant électronique à un plot d'un substrat, caractérisé en ce qu'il comprend une étape de formation d'une couche conductrice électriquement de matériau à coefficient de température positif (203) entre une couche d'adhésion conductrice électriquement (201 ) et une couche d'attache conductrice électriquement (205), cette couche formée présentant une épaisseur comprise entre 1 et 10μηη.
12. Procédé de fabrication d'une structure de métallisation sous bosse (2) selon la revendication 1 1 , comprenant une étape de fourniture de la couche d'adhésion
(201 ), l'étape de disposition de la couche de matériau à coefficient de température positif (203) comprenant le dépôt de cette couche de matériau à coefficient de température positif (203) à la verticale de la couche d'adhésion, puis le dépôt de la couche d'attache (205), de sorte que la couche de matériau à coefficient de température positif (203) est positionnée entre la couche d'adhésion et la couche d'attache.
13. Procédé de fabrication d'une structure de métallisation sous bosse (2) selon la revendication 1 1 ou 12, comprenant en outre une étape de disposition d'une couche formant barrière de diffusion entre la couche d'adhésion (201 ) et la couche de matériau à coefficient de température positif (203).
14. Procédé de fabrication d'une structure de métal lisation sous bosse (2) selon l'une quelconque des revendications 1 1 à 13, comprenant en outre une étape de formation d'une couche de capotage ou d'une couche mouillable (204) entre la couche de matériau à coefficient de température positif et la couche d'attache (205).
15. Procédé de fabrication d'une structure de métal lisation sous bosse (2) selon l'une quelconque des revendications 1 1 à 14, comprenant la scission de la couche conductrice électriquement de matériau à coefficient de température positif (203), de la couche d'adhésion conductrice électriquement (201 ) et de la couche d'attache conductrice électriquement (205) en une matrice d'empilements, ledit composant électronique fixé comportant une matrice de pixels émissifs comportant des électrodes respectives, le procédé comportant une étape de solidarisation des électrodes à des empilements respectifs de la structure de métallisation sous bosse.
PCT/EP2018/065763 2017-06-15 2018-06-14 Structure de metallisation sous bosse et procede de fabrication correspondant WO2018229176A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1755395A FR3067857A1 (fr) 2017-06-15 2017-06-15 Structure de metallisation sous bosse et procede de fabrication correspondant
FR1755395 2017-06-15

Publications (1)

Publication Number Publication Date
WO2018229176A1 true WO2018229176A1 (fr) 2018-12-20

Family

ID=60138438

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/065763 WO2018229176A1 (fr) 2017-06-15 2018-06-14 Structure de metallisation sous bosse et procede de fabrication correspondant

Country Status (2)

Country Link
FR (1) FR3067857A1 (fr)
WO (1) WO2018229176A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860165A (zh) * 2018-12-29 2019-06-07 广东晶科电子股份有限公司 一种led器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289896A1 (en) * 2005-06-28 2006-12-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20120032182A1 (en) * 2010-08-09 2012-02-09 Micron Technology, Inc. Solid state lights with thermal control elements
US20140021479A1 (en) * 2012-07-18 2014-01-23 Avogy, Inc. Gan power device with solderable back metal
US20140334052A1 (en) * 2007-01-25 2014-11-13 François Hébert Structure and method for self protection of power device with expanded voltage ranges

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289896A1 (en) * 2005-06-28 2006-12-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20140334052A1 (en) * 2007-01-25 2014-11-13 François Hébert Structure and method for self protection of power device with expanded voltage ranges
US20120032182A1 (en) * 2010-08-09 2012-02-09 Micron Technology, Inc. Solid state lights with thermal control elements
US20140021479A1 (en) * 2012-07-18 2014-01-23 Avogy, Inc. Gan power device with solderable back metal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860165A (zh) * 2018-12-29 2019-06-07 广东晶科电子股份有限公司 一种led器件及其制作方法

Also Published As

Publication number Publication date
FR3067857A1 (fr) 2018-12-21

Similar Documents

Publication Publication Date Title
EP2467871B1 (fr) Procède de fabrication d'un dispositif d'émission de lumière a base de diodes electroluminescentes
TWI243488B (en) Electrical contact-area for optoelectronic semiconductor-chip and its production method
US7501295B2 (en) Method of fabricating a reflective electrode for a semiconductor light emitting device
US8975175B1 (en) Solderable contact regions
US20120060912A1 (en) Method of forming conductive electrode structure and method of manufacturing solar cell with the same, and solar cell manufactured by the method of manufacturing solar cell
FR2463978A1 (fr) Cellule solaire integree avec une diode de derivation et son procede de fabrication
EP0709886A1 (fr) Film conducteur anisotrope pour la microconnectique
EP1846956A1 (fr) Procede de realisation de contacts metal/semi-conducteur a travers un dielectrique
WO2018229176A1 (fr) Structure de metallisation sous bosse et procede de fabrication correspondant
FR2657196A1 (fr) Monture intermediaire de dispositif laser a semi-conducteur.
EP3731285B1 (fr) Procede de realisation d'un dispositif photo-emetteur et/ou photo-recepteur a grille de separation optique metallique
EP1239515B1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
FR3055166A1 (fr) Procede de connection intercomposants a densite optimisee
WO2006077342A1 (fr) Procede de metallisation d'un dispositif semi-conducteur
WO2018115670A1 (fr) Dispositif electroluminescent
FR3082999A1 (fr) Structure mim et procede de realisation d'une telle structure
US10388627B1 (en) Micro-bonding structure and method of forming the same
EP3675187B1 (fr) Procédés de fabrication optimisés d'une structure destinée à être assemblée par hybridation et d'un dispositif comprenant une telle structure
EP2852981A2 (fr) Module photovoltaïque avec cellules photovoltaïques a elargissement local du bus
KR20220110565A (ko) 태양전지를 위한 정렬된 금속화
FR2878374A1 (fr) Cellule solaire a heterojonction et a metallisation enterree
WO2018020189A2 (fr) Module électronique de puissance d'un aéronef et procédé de fabrication associé
US10347602B1 (en) Micro-bonding structure
FR2790136A1 (fr) Dispositifs de protection de circuit electrique a monter en surface et leur procede de fabrication
EP1975995A1 (fr) Procédé de soudure de deux éléments entre eux au moyen d'un matériau de brasure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18731439

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18731439

Country of ref document: EP

Kind code of ref document: A1