WO2018161444A1 - 一种液晶显示面板及其制作方法 - Google Patents

一种液晶显示面板及其制作方法 Download PDF

Info

Publication number
WO2018161444A1
WO2018161444A1 PCT/CN2017/086339 CN2017086339W WO2018161444A1 WO 2018161444 A1 WO2018161444 A1 WO 2018161444A1 CN 2017086339 W CN2017086339 W CN 2017086339W WO 2018161444 A1 WO2018161444 A1 WO 2018161444A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
sub
region
liquid crystal
insulating layer
Prior art date
Application number
PCT/CN2017/086339
Other languages
English (en)
French (fr)
Inventor
梁艳峰
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Publication of WO2018161444A1 publication Critical patent/WO2018161444A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells

Definitions

  • the present application relates to the field of liquid crystal display technology, and in particular, to a liquid crystal display panel and a method of fabricating the same.
  • FFS LCD Flexible Field Switching Liquid Crystal Display
  • the refresh rate of the liquid crystal display panel has been reduced to 30 Hz or even lower, so that the corresponding storage capacitors are required to be increased, so as to store enough charge to ensure adjacent Display between two frame scans. Therefore, how to increase the storage capacitance of the liquid crystal display panel has gradually become a technical problem to be solved by those skilled in the art.
  • the embodiment of the present application provides a liquid crystal display panel, including:
  • Liquid crystal molecules between the first substrate and the second substrate Liquid crystal molecules between the first substrate and the second substrate
  • the first electrode layer on a side of the first substrate facing the liquid crystal molecule, the first electrode layer including a first sub-electrode located in a display area of the liquid crystal display panel and a first portion located in a frame area of the liquid crystal display panel Two sub-electrodes;
  • peripheral trace located on a surface of the second sub-electrode facing away from a side surface of the first substrate
  • first insulating layer covering the first electrode layer and the peripheral trace, the first insulating layer including a first region corresponding to the display region and a second region corresponding to the bezel region, the first The thickness of the region is less than the thickness of the second region;
  • a second electrode layer located on a surface display region of the first insulating layer facing away from the first electrode layer.
  • the first electrode layer and the second layer are reduced by the smaller thickness of the first region by setting the thickness of the first region in the first insulating layer to be smaller than the thickness of the second region.
  • the thickness of the dielectric layer between the electrode layers increases the capacitance value of the storage capacitor formed between the first sub-electrode and the second electrode layer in the first electrode layer, and the first insulating layer is realized by using the larger thickness of the second region Cover the peripheral traces to protect the peripheral traces.
  • the first region has a thickness of 100 nm to 500 nm, including an endpoint value, such as 300 nm, to reduce the thickness of the first region of the first insulating layer and increase the capacitance of the storage capacitor.
  • the insulation of the first electrode layer and the second electrode layer is ensured.
  • the second region has a thickness of 300 nm to 600 nm, including an endpoint value, such as 600 nm, to avoid the thickness of the first insulating layer in the bezel area being too thin, resulting in a peripheral trace of the bezel area due to In-depth liquid such as water Corroded.
  • the first insulating layer includes: a first sub-insulating layer covering the peripheral trace; a second sub-insulating layer covering the first sub-insulating layer and the first electrode layer, In order to reduce the process difficulty of the first insulating layer, improve the thickness uniformity of the first region of the first insulating layer and the thickness uniformity of the second region of the first insulating layer, and avoid the thickness of the first region of the first insulating layer Poor display due to unevenness.
  • the first sub-electrode is a common electrode and the second electrode layer includes a plurality of pixel electrodes.
  • the display area of the liquid crystal display panel includes a plurality of pixel regions, the pixel electrodes are in one-to-one correspondence with the pixel regions, and in the pixel regions, the pixel electrodes include a plurality of Connected sub-pixel electrodes.
  • the common electrode located in the display area is a monolithic electrode.
  • the common electrode located in the pixel region is a sub-common electrode including a plurality of sub-electrodes that are electrically connected to each other, and the projection of the sub-common electrode on the first substrate and the sub-pixel electrode are in the The projections on the first substrate are spaced apart.
  • the first sub-electrode includes a plurality of pixel electrodes, and the second electrode layer is a common electrode.
  • the liquid crystal display panel includes a plurality of pixel regions, the pixel electrodes are in one-to-one correspondence with the pixel regions, and in the pixel regions, the pixel electrodes are a single electrode or include multiple A sub-pixel electrode electrically connected to each other.
  • the common electrode in the pixel region, includes a plurality of sub-common electrodes electrically connected to each other.
  • the embodiment of the present application further provides a method for fabricating a liquid crystal display panel, including:
  • the first electrode layer includes a first sub-electrode located in the display area of the liquid crystal display panel and a second sub-electrode located in the frame area of the liquid crystal display panel;
  • first insulating layer covering the first electrode layer and the peripheral trace, the first insulating layer including a first region corresponding to the display region and a second region corresponding to the bezel region, the first a region having a thickness less than a thickness of the second region;
  • the second substrate Providing a second substrate on a side of the second electrode layer facing away from the first insulating layer, the second substrate forming a sealed cavity with the first substrate;
  • Liquid crystal molecules are injected into the sealed cavity.
  • the first electrode layer is lowered by using a small thickness of the first region by setting a thickness of the first region in the first insulating layer to be smaller than a thickness of the second region.
  • the thickness of the dielectric layer between the second electrode layers increases the capacitance value of the storage capacitor formed between the first sub-electrode and the second electrode layer in the first electrode layer, and simultaneously realizes the first thickness by using the larger thickness of the second region
  • the insulation layer covers the peripheral traces to protect the peripheral traces.
  • a first insulating layer covering the first electrode layer and the peripheral trace is formed, the first insulating layer including a first region corresponding to the display region and a corresponding border region a second area, the first area The thickness of the second region is smaller than a thickness of the second region, and a first sub-insulating layer covering the peripheral trace is formed on a side of the peripheral trace away from the second sub-electrode; Forming a second sub-insulating layer covering the first sub-insulating layer and the first electrode layer on a side of the peripheral trace, the second sub-insulating layer completely covering the first region and the second region, In order to reduce the process difficulty of the first insulating layer, improve the thickness uniformity of the first region of the first insulating layer and the thickness uniformity of the second region of the first insulating layer, and avoid the thickness of the first region of the first insulating layer Poor display due to unevenness.
  • FIG. 1 is a schematic structural diagram of a liquid crystal display panel according to an embodiment of the present application.
  • FIG. 2 is a partial structural schematic view of a liquid crystal display panel according to an embodiment of the present application.
  • FIG. 3 is a flow chart of a method for fabricating a liquid crystal display panel according to an embodiment of the present application
  • FIG. 4 and FIG. 5 are cross-sectional views showing the structure of a first insulating layer formed in a method of fabricating a liquid crystal display panel according to an embodiment of the present application.
  • the insulating layer between the two electrodes of the storage capacitor in the liquid crystal display panel extends to the frame area of the liquid crystal display panel in addition to the dielectric layer of the storage capacitor, and is used for covering the peripheral trace of the frame area of the liquid crystal display panel as a liquid crystal.
  • the embodiment of the present application provides a liquid crystal display panel.
  • the liquid crystal display panel includes:
  • first substrate 10 and second substrate 20 Oppositely disposed first substrate 10 and second substrate 20;
  • Liquid crystal molecules 30 located between the first substrate 10 and the second substrate 20;
  • the first electrode layer 40 includes a first sub-electrode 41 located in the liquid crystal display panel display region 100 and located in the liquid crystal Displaying the second sub-electrode 42 of the panel border region 200;
  • peripheral trace 70 located on a surface of the second sub-electrode 42 facing away from the first substrate 10;
  • the first insulating layer 60 of the first electrode layer 40 and the peripheral traces 70 includes a first region corresponding to the display region 100 and a second corresponding to the bezel region 200 a region, the thickness of the first region being less than the thickness of the second region;
  • the second electrode layer 50 is located on the surface of the first insulating layer 60 facing away from the surface of the first electrode layer 40.
  • a projection of the first region on the first substrate 10 coincides with a projection of the display region 100 on the first substrate 10, and the second region is in the The projection on the first substrate 10 coincides with the projection of the bezel area 200 on the first substrate 10.
  • the thickness of the first region in the first insulating layer 60 is set to be smaller than the thickness of the second region, thereby reducing the first thickness by using the first region.
  • the dielectric layer thickness between the electrode layer 40 and the second electrode layer 50 increases the capacitance value of the storage capacitor formed between the first sub-electrode 41 and the second electrode layer 50 in the first electrode layer 40 while utilizing the second region A larger thickness is used to achieve coverage of the peripheral traces 70 by the first insulating layer 60 to achieve protection of the peripheral traces 70.
  • the first region of the first insulating layer 60 has a thickness of 100 nm to 500 nm, including an endpoint value, such as 300 nm, to reduce the number.
  • the thickness of the first region of the insulating layer increases the insulation of the storage capacitor to ensure the insulation of the first electrode layer and the second electrode layer; the thickness of the second region of the first insulating layer 60 is 300 nm to 600 nm, including
  • the endpoint value, such as 600 nm is to avoid that the thickness of the first insulating layer in the bezel area is too thin, causing the peripheral trace of the bezel area to be corroded due to the deep penetration of liquid such as water.
  • the first insulating layer 60 includes: a first sub-insulating layer 61 covering the peripheral traces 70; covering the first sub-insulation The layer 61 and the second sub-insulating layer 62 of the first electrode layer 40 to reduce the process difficulty of the first insulating layer, improve the thickness uniformity of the first region of the first insulating layer, and the first insulating layer
  • the thickness uniformity of the two regions avoids display defects caused by uneven thickness of the first region of the first insulating layer.
  • the first insulating layer 60 may also include only the first sub-insulating layer 61, and the first sub-insulating layer 61 may be correspondingly thinned.
  • the thickness of a region is such that the thickness of the first region is less than the thickness of the second region, as the case may be.
  • the first insulating layer includes a silicon nitride layer; in another embodiment of the present application, the first insulating layer includes a silicon oxide layer; The first insulating layer includes a silicon oxide layer and a silicon nitride layer, which is not limited in this application, as the case may be.
  • the first sub-electrode 41 is a common electrode
  • the second electrode layer 50 includes a plurality of pixel electrodes.
  • the display area of the liquid crystal display panel includes a plurality of pixel regions, the pixel electrodes are in one-to-one correspondence with the pixel regions, and in the pixel regions, the pixel electrodes A plurality of sub-pixel electrodes electrically connected to each other are included.
  • the common electrode located in the display area is a monolithic electrode; in another embodiment of the present application, a common electrode located in the pixel area a further electrode; in still another embodiment of the present application, the common electrode located in the pixel region is a sub-common electrode including a plurality of sub-electrodes electrically connected to each other, and the sub-common electrode is on the first substrate 10 Projection and projection of the sub-pixel electrodes on the first substrate 10 are arranged at intervals, which is not limited in this application, as long as a horizontal electric field can be formed between the pixel electrode and the common electrode, and the liquid crystal is controlled.
  • the molecule 30 can be turned over.
  • the first sub-electrode 41 includes a plurality of pixel electrodes
  • the second electrode layer 60 is a common electrode.
  • the display area of the liquid crystal display panel includes a plurality of pixel regions, the pixel electrodes are in one-to-one correspondence with the pixel regions, and in the pixel regions, the common electrode A plurality of sub-common electrodes electrically connected to each other are included.
  • the pixel electrode is a monolithic electrode in the pixel region; in another embodiment of the present application, in the pixel region, The pixel electrode includes a plurality of sub-pixel electrodes electrically connected to each other, which is not limited in the present application. As long as a horizontal electric field can be formed between the common electrode and the pixel electrode, the liquid crystal molecules 30 can be controlled to be inverted.
  • the pixel region is further provided with a thin film transistor 80 electrically connected to the pixel electrode, and the thin film transistor includes a source s a drain d, a gate g, and a semiconductor layer connecting the source s and the drain d, wherein the source s is electrically connected to a data line (not shown) in the liquid crystal display panel, and the gate g is used Connected to a scan line (not shown) in the liquid crystal display panel, the drain d is used to be electrically connected to the pixel electrode, so that the signal in the data line passes through the source when the scan line controls the thin film transistor to be turned on.
  • the thin film transistor may be an amorphous silicon thin film transistor or a low temperature polysilicon thin film transistor, which is not limited in this application, as the case may be.
  • the embodiment of the present application further provides a method for fabricating a liquid crystal display panel.
  • the manufacturing method includes:
  • a second substrate is disposed on a side of the second electrode layer facing away from the first insulating layer, and the second substrate forms a sealed cavity with the first substrate;
  • a first insulating layer covering the first electrode layer and the peripheral trace is formed, and the first insulating layer includes a corresponding display area. a first area and a second area corresponding to the frame area, wherein the thickness of the first area is smaller than the thickness of the second area comprises:
  • a first sub-insulating layer 61 covering the peripheral trace 70 is formed on a side of the peripheral trace 70 away from the second sub-electrode 42;
  • a second sub-insulating layer 62 covering the first sub-insulating layer 61 and the first electrode layer 40 is formed on a side of the first sub-insulating layer 61 facing away from the peripheral trace 71, The second sub-insulating layer 62 completely covers the first region 300 and the second region 400.
  • the manufacturing method provided by the embodiment of the present application can reduce the process difficulty of the first insulating layer, improve the thickness uniformity of the first region of the first insulating layer, and the thickness uniformity of the second region of the first insulating layer, thereby avoiding The first insulating layer has a poor display due to uneven thickness of the first region.
  • a first insulating layer covering the first electrode layer and the peripheral trace is formed, the first insulating layer including a first region corresponding to the display region and corresponding to the a second area of the bezel area, the thickness of the first area being less than the thickness of the second area may also include:
  • first sub-insulating layer Forming a first sub-insulating layer on a side of the peripheral electrode facing away from the first substrate, the first sub-insulating layer completely covering the peripheral electrode and the first electrode layer;
  • a first insulating layer covering the first electrode layer and the peripheral trace is formed, the first insulating layer including a first region corresponding to the display region and corresponding to the a second area of the bezel area, the thickness of the first area being less than the thickness of the second area includes:
  • first sub-insulating layer covering the peripheral electrode and the first electrode layer on a side of the peripheral electrode facing away from the first substrate, the first insulating layer including a first area corresponding to the display area and a corresponding bezel area Second area;
  • the thickness of the first region in the first insulating layer 60 is set to be smaller than the thickness of the second region, and the first region is utilized.
  • the small thickness reduces the thickness of the dielectric layer between the first electrode layer 40 and the second electrode layer 50, and increases the capacitance of the storage capacitor formed between the first sub-electrode 41 and the second electrode layer 50 in the first electrode layer 40, while By using the larger thickness of the second region, the coverage of the peripheral traces 70 by the first insulating layer 60 is achieved, the protection of the peripheral traces 70 is achieved, and the line corrosion of the peripheral traces is avoided.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

一种液晶显示面板及其制作方法，液晶显示面板包括：第一基板（10）和第二基板（20）；位于第一基板（10）和第二基板（20）之间的液晶分子（30）；位于第一基板（10）朝向液晶分子（30）一侧的第一电极层（40），包括位于显示区（100）的第一子电极（41）及位于边框区（200）的第二子电极（42）；位于第二子电极（42）背离第一基板（10）一侧的外围走线（70）；覆盖第一电极层（40）和外围走线（70）的第一绝缘层（60），包括对应显示区（100）的第一区域和对应边框区（200）的第二区域，第一区域的厚度小于第二区域的厚度；位于第一绝缘层（60）背离第一电极层（40）一侧显示区的第二电极层（50），从而利用第一区域的较小厚度，增加第一子电极（41）和第二电极层（50）之间构成的存储电容的电容值，利用第二区域的较大厚度来实现第一绝缘层对外围走线（70）的覆盖，对外围走线（70）进行保护。

Description

一种液晶显示面板及其制作方法
本申请要求于2017年03月10日提交中国专利局、申请号为201710144075.0、发明名称为“一种FFS LCD”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及液晶显示技术领域，尤其涉及一种液晶显示面板及其制作方法。
背景技术
FFS LCD(Fringe Field Switching Liquid Crystal Display，边缘场开关控制液晶显示器)是目前手机、平板电脑和电视等液晶面板普通采用的显示技术，其主要是利用位于液晶分子同一侧上下两层电极之间形成的水平电场控制液晶分子的旋转，从而实现宽视角的显示。
目前，随着显示技术的发展，为了节省功耗，液晶显示面板的刷新频率已降至30Hz甚至更低，从而要求相应的存储电容也要增大，以便于存储足够多的电荷，保证相邻两帧画面扫描之间的显示。因此，如何增大液晶显示面板的存储电容，逐渐成为本领域技术人员亟待解决的技术问题。
发明内容
本申请实施例提供了一种液晶显示面板，包括：
相对设置的第一基板和第二基板；
位于所述第一基板和第二基板之间的液晶分子；
位于所述第一基板朝向所述液晶分子一侧的第一电极层，所述第一电极层包括位于所述液晶显示面板显示区的第一子电极以及位于所述液晶显示面板边框区的第二子电极；
位于所述第二子电极背离所述第一基板一侧表面的外围走线；
覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度；
位于所述第一绝缘层背离所述第一电极层一侧表面显示区的第二电极层。
本申请实施例所提供的液晶显示面板中，通过第一绝缘层中的第一区域的厚度设置为小于第二区域的厚度，来利用第一区域的较小厚度降低第一电极层和第二电极层之间的介质层厚度，增加第一电极层中第一子电极和第二电极层之间构成的存储电容的电容值，同时利用第二区域的较大厚度，来实现第一绝缘层对外围走线的覆盖，实现对外围走线的保护。
在一种实现方式中，所述第一区域的厚度为100纳米-500纳米，包括端点值，比如300纳米，以在降低第一绝缘层第一区域的厚度，增大存储电容的电容值时保证第一电极层和第二电极层的绝缘。
在一种实现方式中，所述第二区域的厚度为300纳米-600纳米，包括端点值，比如600纳米，以避免边框区的第一绝缘层厚度太薄而导致边框区的外围走线由于水等液体的深入 被腐蚀。
在一种实现方式中，所述第一绝缘层包括：覆盖所述外围走线的第一子绝缘层；覆盖所述第一子绝缘层和所述第一电极层的第二子绝缘层，以降低所述第一绝缘层的工艺难度，提高所述第一绝缘层第一区域的厚度均匀性以及第一绝缘层第二区域的厚度均匀性，避免所述第一绝缘层第一区域厚度不均造成的显示不良。
在一种实现方式中，所述第一子电极为公共电极，所述第二电极层包括多个像素电极。
在一种实现方式中，所述液晶显示面板的显示区包括多个像素区域，所述像素电极与所述像素区域一一对应，且在所述像素区域，所述像素电极包括多个彼此电连接的子像素电极。
在一种实现方式中，位于所述显示区的公共电极为一整块电极。
在一种实现方式中，位于所述像素区域的公共电极为包括多个彼此电连接的子公共电极，所述子公共电极在所述第一基板上的投影与所述子像素电极在所述第一基板上的投影间隔排布。
在一种实现方式中，所述第一子电极包括多个像素电极，所述第二电极层为公共电极。
在一种实现方式中，所述液晶显示面板包括多个像素区域，所述像素电极与所述像素区域一一对应，且在所述像素区域，所述像素电极为一整块电极或包括多个彼此电连接的子像素电极。
在一种实现方式中，在所述像素区域，所述公共电极包括多个彼此电连接的子公共电极。
本申请实施例还提供了一种液晶显示面板的制作方法，包括：
在第一基板表面形成第一电极层，所述第一电极层包括位于所述液晶显示面板显示区的第一子电极以及位于所述液晶显示面板边框区的第二子电极；
在所述第二子电极背离所述第一基板一侧表面形成外围走线；
形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度；
在第一绝缘层背离第一电极层一侧层显示区形成第二电极层；
在第二电极层背离第一绝缘层一侧设置第二基板，所述第二基板与所述第一基板形成一密封空腔；
在所述密封空腔内注入液晶分子。
本申请实施例所提供的液晶显示面板的制作方法，通过第一绝缘层中的第一区域的厚度设置为小于第二区域的厚度，来利用第一区域的较小厚度降低第一电极层和第二电极层之间的介质层厚度，增加第一电极层中第一子电极和第二电极层之间构成的存储电容的电容值，同时利用第二区域的较大厚度，来实现第一绝缘层对外围走线的覆盖，实现对外围走线的保护。
在一种实现方式中，形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的 厚度小于所述第二区域的厚度包括：在所述外围走线背离所述第二子电极一侧形成覆盖所述外围走线的第一子绝缘层；在所述第一子绝缘层背离所述外围走线一侧形成覆盖所述第一子绝缘层和所述第一电极层的第二子绝缘层，所述第二子绝缘层完全覆盖所述第一区域和所述第二区域，以降低所述第一绝缘层的工艺难度，提高所述第一绝缘层第一区域的厚度均匀性以及第一绝缘层第二区域的厚度均匀性，避免所述第一绝缘层第一区域厚度不均造成的显示不良。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的液晶显示面板的结构示意图；
图2为本申请一个实施例所提供的液晶显示面板的局部结构示意图；
图3为本申请一个实施例所提供的液晶显示面板的制作方法的流程图；
图4和图5为本申请一个实施例所提供的液晶显示面板的制作方法中第一绝缘层形成的结构剖视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
正如背景技术所说，如何增大液晶显示面板的存储电容，逐渐成为本领域技术人员亟待解决的技术问题。
以液晶显示面板的刷新频率为30Hz/s为例，每一帧显示画面的保持时间相较于60Hz/s增加了一倍(1/30＝33.3ms＞1/60＝16.7ms)，相应的，该液晶显示面板中的存储电容也要增大，而根据存储电容的计算公式Cs＝εS/d可知，在像素面积不变的情况下，只有减小存储电容的两个电极之间的距离d(即减小存储电容的两个电极之间的绝缘层的厚度d)，或降低存储电容的两个电极之间的绝缘层的介电常数来实现。
而液晶显示面板中存储电容的两个电极之间的绝缘层除了作为存储电容的介质层外，还延伸至液晶显示面板的边框区，用于覆盖液晶显示面板边框区的外围走线，作为液晶显示面板边框区外围走线的保护层，如果直接减小该绝缘层的厚度，会导致外围走线的线路腐蚀。
有鉴于此，本申请实施例提供了一种液晶显示面板，如图1所示，该液晶显示面板包括：
相对设置的第一基板10和第二基板20；
位于所述第一基板10和第二基板20之间的液晶分子30；
位于所述第一基板10朝向所述液晶分子30一侧的第一电极层40，所述第一电极层40包括位于所述液晶显示面板显示区100的第一子电极41以及位于所述液晶显示面板边框区200的第二子电极42；
位于所述第二子电极42背离所述第一基板10一侧表面的外围走线70；
覆盖所述第一电极层40和所述外围走线70的第一绝缘层60，所述第一绝缘层60包括对应所述显示区100的第一区域和对应所述边框区200的第二区域，所述第一区域的厚度小于所述第二区域的厚度；
位于所述第一绝缘层60背离所述第一电极层40一侧表面显示区的第二电极层50。
在本申请一个具体实施例中，所述第一区域在所述第一基板10上的投影与所述显示区100在所述第一基板10上的投影重合，所述第二区域在所述第一基板10上的投影与所述边框区200在所述第一基板10上的投影重合。
由此可见，本申请实施例所提供的液晶显示面板中，通过第一绝缘层60中的第一区域的厚度设置为小于第二区域的厚度，来利用第一区域的较小厚度降低第一电极层40和第二电极层50之间的介质层厚度，增加第一电极层40中第一子电极41和第二电极层50之间构成的存储电容的电容值，同时利用第二区域的较大厚度，来实现第一绝缘层60对外围走线70的覆盖，实现对外围走线70的保护。
在上述实施例的基础上，在本申请的一个具体的实施例中，所述第一绝缘层60第一区域的厚度为100纳米-500纳米，包括端点值，比如300纳米，以在降低第一绝缘层第一区域的厚度，增大存储电容的电容值时保证第一电极层和第二电极层的绝缘；所述第一绝缘层60第二区域的厚度为300纳米-600纳米，包括端点值，比如600纳米，以避免边框区的第一绝缘层厚度太薄而导致边框区的外围走线由于水等液体的深入被腐蚀。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一绝缘层60包括：覆盖所述外围走线70的第一子绝缘层61；覆盖所述第一子绝缘层61和所述第一电极层40的第二子绝缘层62，以降低所述第一绝缘层的工艺难度，提高所述第一绝缘层第一区域的厚度均匀性以及第一绝缘层第二区域的厚度均匀性，避免所述第一绝缘层第一区域厚度不均造成的显示不良。但本申请对此并不做限定，在本申请的其他实施例中，所述第一绝缘层60也可以只包括第一子绝缘层61，通过减薄所述第一子绝缘层61对应第一区域的厚度来实现所述第一区域的厚度小于所述第二区域的厚度，具体视情况而定。
在本申请的一个具体实施例中，所述第一绝缘层包括氮化硅层；在本申请的另一个具体实施例中，所述第一绝缘层包括氧化硅层；在本申请的又一个所述第一绝缘层包括氧化硅层和氮化硅层，本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一子电极41为公共电极，所述第二电极层50包括多个像素电极。需要说明的是，在本申请实施例中，所述液晶显示面板的显示区包括多个像素区域，所述像素电极与所述像素区域一一对应，且在所述像素区域，所述像素电极包括多个彼此电连接的子像素电极。
在上述实施例的基础上，在本申请的一个实施例中，位于所述显示区的公共电极为一整块电极；在本申请的另一个实施例中个，位于所述像素区域的公共电极为一整块电极；在本申请的又一个实施例中，位于所述像素区域的公共电极为包括多个彼此电连接的子公共电极，所述子公共电极在所述第一基板10上的投影与所述子像素电极在所述第一基板10上的投影间隔排布，本申请对此并不做限定，只要保证所述像素电极与所述公共电极之间可以形成水平电场，控制液晶分子30翻转即可。
在本申请的另一个实施例中，所述第一子电极41包括多个像素电极，所述第二电极层60为公共电极。需要说明的是，在本申请实施例中，所述液晶显示面板的显示区包括多个像素区域，所述像素电极与所述像素区域一一对应，且在所述像素区域，所述公共电极包括多个彼此电连接的子公共电极。
在上述实施例的基础上，在本申请的一个实施例中，在所述像素区域，所述像素电极为一整块电极；在本申请的另一个实施例中，在所述像素区域，所述像素电极包括多个彼此电连接的子像素电极，本申请对此并不做限定，只要保证所述公共电极与所述像素电极之间可以形成水平电场，控制液晶分子30翻转即可。
在上述任一实施例的基础上，在本申请的一个实施例中，如图2所示，所述像素区域还设置有与像素电极电连接的薄膜晶体管80，所述薄膜晶体管包括源极s、漏极d、栅极g以及连接源极s和漏极d的半导体层，其中，源极s用于与液晶显示面板中的数据线(图中未示出)电连接，栅极g用于与液晶显示面板中的扫描线(图中未示出)电连接，漏极d用于与像素电极电连接，从而在扫描线控制该薄膜晶体管导通时，将数据线中的信号经源极、半导体层、漏极输出给像素电极，在像素电极与公共电极之间形成水平电场，控制液晶分子翻转。具体的，所述薄膜晶体管可以为非晶硅薄膜晶体管，也可以为低温多晶硅薄膜晶体管，本申请对此并不做限定，具体视情况而定。
相应的，本申请实施例还提供了一种液晶显示面板的制作方法，如图3所示，该制作方法包括：
S1：在第一基板表面形成第一电极层，所述第一电极层包括位于所述液晶显示面板显示区的第一子电极以及位于所述液晶显示面板边框区的第二子电极；
S2：在所述第二子电极背离所述第一基板一侧表面形成外围走线；
S3：形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度；
S4：在第一绝缘层背离第一电极层一侧层显示区形成第二电极层；
S5：在第二电极层背离第一绝缘层一侧设置第二基板，所述第二基板与所述第一基板形成一密封空腔；
S6：在所述密封空腔内注入液晶分子。
在上述实施例的基础上，在本申请的一个实施例中，形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度包括：
如图4所示，在所述外围走线70背离所述第二子电极42一侧形成覆盖所述外围走线70的第一子绝缘层61；
如图5所示，在所述第一子绝缘层61背离所述外围走线71一侧形成覆盖所述第一子绝缘层61和所述第一电极层40的第二子绝缘层62，所述第二子绝缘层62完全覆盖所述第一区域300和所述第二区域400。
本申请实施例所提供的制作方法，可以降低所述第一绝缘层的工艺难度，提高所述第一绝缘层第一区域的厚度均匀性以及第一绝缘层第二区域的厚度均匀性，避免所述第一绝缘层第一区域厚度不均造成的显示不良。
在本申请的另一个实施例中，形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度也可以包括：
在外围电极背离所述第一基板一侧形成第一子绝缘层，所述第一子绝缘层完全覆盖所述外围电极和第一电极层；
在所述第一子绝缘层背离所述外围一侧表面第二区域形成第二子绝缘层。
在本申请的又一个实施例中，形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度包括：
在所述外围电极背离所述第一基板一侧形成覆盖所述外围电极和第一电极层的第一子绝缘层，所述第一绝缘层包括对应显示区的第一区域和对应边框区的第二区域；
对所述第一子绝缘层对应所述第一区域的部分进行刻蚀，使得所述第一区域的厚度小于所述第二区域的厚度，但本申请对此并不做限定，具体视情况而定。
综上所述，本申请实施例所提供的液晶显示面板及其制作方法中，通过第一绝缘层60中的第一区域的厚度设置为小于第二区域的厚度，来利用第一区域的较小厚度降低第一电极层40和第二电极层50之间的介质层厚度，增加第一电极层40中第一子电极41和第二电极层50之间构成的存储电容的电容值，同时利用第二区域的较大厚度，来实现第一绝缘层60对外围走线70的覆盖，实现对外围走线70的保护，避免外围走线的线路腐蚀。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

  1. 一种液晶显示面板，其特征在于，包括：
    相对设置的第一基板和第二基板；
    位于所述第一基板和第二基板之间的液晶分子；
    位于所述第一基板朝向所述液晶分子一侧的第一电极层，所述第一电极层包括位于所述液晶显示面板显示区的第一子电极以及位于所述液晶显示面板边框区的第二子电极；
    位于所述第二子电极背离所述第一基板一侧表面的外围走线；
    覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度；
    位于所述第一绝缘层背离所述第一电极层一侧表面显示区的第二电极层。
  2. 根据权利要求1所述的液晶显示面板，其特征在于，所述第一区域的厚度为100纳米-500纳米，包括端点值。
  3. 根据权利要求1所述的液晶显示面板，其特征在于，所述第二区域的厚度为300纳米-600纳米，包括端点值。
  4. 根据权利要求1所述的液晶显示面板，其特征在于，所述第一绝缘层包括：
    覆盖所述外围走线的第一子绝缘层；
    覆盖所述第一子绝缘层和所述第一电极层的第二子绝缘层。
  5. 根据权利要求1所述的液晶显示面板，其特征在于，所述第一子电极为公共电极，所述第二电极层包括多个像素电极。
  6. 根据权利要求1所述的液晶显示面板，其特征在于，所述液晶显示面板的显示区包括多个像素区域，所述像素电极与所述像素区域一一对应，且在所述像素区域，所述像素电极包括多个彼此电连接的子像素电极。
  7. 根据权利要求6所述的液晶显示面板，其特征在于，位于所述显示区的公共电极为一整块电极。
  8. 根据权利要求6所述的液晶显示面板，其特征在于，位于所述像素区域的公共电极为包括多个彼此电连接的子公共电极，所述子公共电极在所述第一基板上的投影与所述子像素电极在所述第一基板上的投影间隔排布。
  9. 根据权利要求1所述的液晶显示面板，其特征在于，所述第一子电极包括多个像素电极，所述第二电极层为公共电极。
  10. 根据权利要求9所述的液晶显示面板，其特征在于，所述液晶显示面板包括多个像素区域，所述像素电极与所述像素区域一一对应，且在所述像素区域，所述像素电极为一整块电极或包括多个彼此电连接的子像素电极。
  11. 根据权利要求10所述的液晶显示面板，其特征在于，在所述像素区域，所述公共电极包括多个彼此电连接的子公共电极。
  12. 一种液晶显示面板的制作方法，其特征在于，包括：
    在第一基板表面形成第一电极层，所述第一电极层包括位于所述液晶显示面板显示区 的第一子电极以及位于所述液晶显示面板边框区的第二子电极；
    在所述第二子电极背离所述第一基板一侧表面形成外围走线；
    形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度；
    在第一绝缘层背离第一电极层一侧层显示区形成第二电极层；
    在第二电极层背离第一绝缘层一侧设置第二基板，所述第二基板与所述第一基板形成一密封空腔；
    在所述密封空腔内注入液晶分子。
  13. 根据权利要求12所述的制作方法，其特征在于，形成覆盖所述第一电极层和所述外围走线的第一绝缘层，所述第一绝缘层包括对应所述显示区的第一区域和对应所述边框区的第二区域，所述第一区域的厚度小于所述第二区域的厚度包括：
    在所述外围走线背离所述第二子电极一侧形成覆盖所述外围走线的第一子绝缘层；
    在所述第一子绝缘层背离所述外围走线一侧形成覆盖所述第一子绝缘层和所述第一电极层的第二子绝缘层，所述第二子绝缘层完全覆盖所述第一区域和所述第二区域。
PCT/CN2017/086339 2017-03-10 2017-05-27 一种液晶显示面板及其制作方法 WO2018161444A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710144075 2017-03-10
CN201710144075.0 2017-03-10

Publications (1)

Publication Number Publication Date
WO2018161444A1 true WO2018161444A1 (zh) 2018-09-13

Family

ID=63447084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/086339 WO2018161444A1 (zh) 2017-03-10 2017-05-27 一种液晶显示面板及其制作方法

Country Status (1)

Country Link
WO (1) WO2018161444A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230095A (ja) * 1994-02-17 1995-08-29 Matsushita Electric Ind Co Ltd 液晶表示パネル
US20030043314A1 (en) * 2001-08-29 2003-03-06 Jeoung-Gwen Lee Liquid crystal display device
US20040125273A1 (en) * 2002-12-26 2004-07-01 Nam Seung-Hee Array substrate for liquid crystal display device and method of manufacturing the same
CN103777409A (zh) * 2014-02-21 2014-05-07 信利半导体有限公司 一种液晶显示面板
CN105259723A (zh) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230095A (ja) * 1994-02-17 1995-08-29 Matsushita Electric Ind Co Ltd 液晶表示パネル
US20030043314A1 (en) * 2001-08-29 2003-03-06 Jeoung-Gwen Lee Liquid crystal display device
US20040125273A1 (en) * 2002-12-26 2004-07-01 Nam Seung-Hee Array substrate for liquid crystal display device and method of manufacturing the same
CN103777409A (zh) * 2014-02-21 2014-05-07 信利半导体有限公司 一种液晶显示面板
CN105259723A (zh) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
US10324348B2 (en) Array substrate, liquid crystal display panel and liquid crystal display device
US9207375B2 (en) Display panel and liquid crystal display comprising the same
US20160291750A1 (en) Array substrate and liquid crystal display panel
US10466557B2 (en) Array substrate, manufacturing method thereof, and display device
WO2016004722A1 (zh) 阵列基板、显示面板及显示装置
WO2018041081A1 (zh) 阵列基板、显示面板及制作方法和显示装置
US10197870B2 (en) Array substrate and display device
US20160293632A1 (en) Array substrate, display panel and display device
WO2016086531A1 (zh) 阵列基板及其制作方法
WO2016119344A1 (zh) 阵列基板及其制造方法和显示面板
WO2019148886A1 (zh) 阵列基板及其制备方法以及对应的显示装置
WO2015109786A1 (zh) 阵列基板、液晶显示面板及显示装置
WO2013166824A1 (zh) 液晶显示面板及装置
US10216058B2 (en) Display devices and the display panels thereof
CN106647059B (zh) 阵列基板、显示面板及其制造方法
WO2020248862A1 (zh) 阵列基板及其制作方法和显示装置
TWI664472B (zh) Array substrate and display device
US10147744B2 (en) Array substrate, method of manufacturing the same, and display device
GB2556762A (en) Manufacturing method for IPS TFT-LCD array substrate, and IPS TFT-LCD array substrate
WO2018054098A1 (zh) 阵列基板及其制造方法、显示面板和显示设备
WO2019233113A1 (zh) 阵列基板及显示装置
JP6828175B2 (ja) アレイ基板及びアレイ基板の製造方法
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2019047695A1 (zh) 阵列基板、液晶显示面板和显示装置
CN105093756A (zh) 液晶显示像素结构及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17899750

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17899750

Country of ref document: EP

Kind code of ref document: A1