WO2018042939A1 - 半導体素子の駆動装置 - Google Patents

半導体素子の駆動装置 Download PDF

Info

Publication number
WO2018042939A1
WO2018042939A1 PCT/JP2017/026556 JP2017026556W WO2018042939A1 WO 2018042939 A1 WO2018042939 A1 WO 2018042939A1 JP 2017026556 W JP2017026556 W JP 2017026556W WO 2018042939 A1 WO2018042939 A1 WO 2018042939A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
protection factor
output
gate
continuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/026556
Other languages
English (en)
French (fr)
Inventor
健史 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN201780014004.7A priority Critical patent/CN109005673B/zh
Priority to DE112017000684.8T priority patent/DE112017000684T5/de
Priority to JP2018537020A priority patent/JP6569816B2/ja
Publication of WO2018042939A1 publication Critical patent/WO2018042939A1/ja
Priority to US16/115,036 priority patent/US10432080B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Definitions

  • the present invention relates to, for example, a semiconductor element driving apparatus that drives a semiconductor element constituting a power conversion apparatus and has a function of reporting a protection operation state.
  • This intelligent power module has a single protection circuit against abnormalities such as overcurrent, short circuit, voltage drop of control power supply, chip temperature overheating, etc. along with semiconductor elements (power transistors such as IGBT and MOSFET) and their drive circuits. It is modularized as an electronic component.
  • an alarm signal for outputting a pulse signal capable of forming an alarm signal having a predetermined pulse width according to the type of abnormality detected by each protection circuit
  • An intelligent power module includes an output circuit and a notification signal output circuit that outputs one pulse corresponding to the set pulse width as a protection operation notification signal when a pulse signal is output from the alarm signal output circuit. This has also been proposed (see, for example, Patent Document 1).
  • the control device side that controls the drive device determines the type of abnormality that has occurred in the semiconductor element by detecting the pulse width of the alarm signal. can do.
  • the applicant first outputs an alarm signal having a predetermined width that can identify the abnormality factor when the abnormality factor occurs at a preset time interval, and the abnormality factor is released.
  • an alarm cancel signal having a pulse width different from that of the alarm signal is output to thereby make it possible to easily discriminate the alarm signal and detect abnormality elimination (Semiconductor element driving device) Patent Document 2).
  • the pulse width is measured to determine the type of abnormality, and the individual pulses are reset to alarm signals and alarms to detect the end of alarm signal output.
  • a circuit having a certain size is required, which affects the cost.
  • a circuit having a certain scale is required as a circuit for detecting the above. For example, there is no alarm signal between the time when one alarm signal is detected and the time when the next alarm signal is detected.
  • the driving device is configured by a semiconductor integrated circuit (IC), depending on the application, there may be a case where it is only necessary to determine the type of abnormality, or a case where only the presence or absence of an abnormal state may be determined. In order to respond, it is necessary to develop a semiconductor integrated circuit individually for each.
  • the present invention has been made paying attention to the unsolved problems of the above-described conventional example, and includes a signal for identifying an abnormality factor from an alarm terminal of a driving device and a signal indicating that the occurrence of the abnormality factor is continuing.
  • An object of the present invention is to provide a driving device for a semiconductor element that can be selected and output.
  • one aspect of a semiconductor element drive device detects the occurrence of a protection factor necessary for the protection operation of a semiconductor element constituting a power converter and outputs a protection factor generation signal.
  • a protection factor occurrence signal is output by any of the plurality of protection factor occurrence detection units and the plurality of protection factor occurrence detection units, the protection factor identification signal having a different pulse width for each of the plurality of protection factor occurrence detection units
  • An identification signal generator that generates a protection factor, a continuation signal generator that generates a protection factor continuation signal while the protection factor generation signal is output from the protection factor occurrence detection unit, and a protection factor identification signal and a protection factor continuation signal
  • a signal selection unit for selecting one and an alarm signal output unit for outputting the selection signal selected by the signal selection unit as an alarm signal are provided.
  • the protection factor generation signal that can identify the type of protection factor generated by the identification signal generation unit and the protection that indicates that the protection factor generated by the continuation signal generation unit continues.
  • the signal selection unit can select which one of the factor continuation signals is output. For this reason, it is possible to output only one of the protection factor generation signal and the protection factor continuation signal as necessary from the driving device, and output the protection factor continuation signal after outputting the protection factor generation signal. You can also An alarm signal corresponding to the system environment for monitoring the alarm signal can be output.
  • the power conversion apparatus 1 includes an inverter 2 that converts DC power into AC power, and semiconductor elements that individually drive the semiconductor elements of each phase (U-phase to Z-phase) that constitute the inverter 2.
  • the inverter 2 includes IGBTs (Insulated Gate Bipolar Transistors) 11 to 16 as six semiconductor elements.
  • the IGBTs 11 to 16 are connected to a DC power source and supplied with DC power. Between the positive line Lp and the negative line Ln, a series circuit of the IGBTs 11 and 12, a series circuit of the IGBTs 13 and 14, and a series circuit of the IGBTs 15 and 16. Are connected in parallel. Here, free wheel diodes 21 to 26 are connected to the IGBTs 11 to 16 in antiparallel.
  • the upper arms UA are configured by making the IGBTs 11, 13, and 15 into the U phase, the V phase, and the W phase, respectively. Further, the IGBTs 12, 14, and 16 are made into an X phase, a Y phase, and a Z phase, respectively, to constitute the lower arm LA. Further, three-phase AC power is output from the connection point of the IGBTs 11 and 12, the connection point of the IGBTs 13 and 14, and the connection point of the IGBTs 15 and 16. This three-phase AC power is supplied to an AC load 4 such as an electric motor.
  • the IGBTs 11 to 16 are provided in a chip (semiconductor chip) 17 as shown in FIG.
  • a temperature sensor 19 including a temperature detecting diode to be detected is provided.
  • An overcurrent detection circuit 32, a control voltage detection circuit 33, and a chip temperature detection circuit 34 are provided.
  • the overcurrent detection circuit 32 detects an overcurrent state of the IGBT 1i that is information necessary for the protection operation of the IGBT 1i.
  • the control voltage detection circuit 33 detects a low voltage state of the control voltage, which is information necessary for the protection operation of the IGBT 1i.
  • the chip temperature detection circuit 34 detects an overheated state of the chip 17 that is information necessary for the protection operation of the IGBT 1i.
  • Each phase of the driver circuits 3U to 3Z includes an identification signal generation unit 35, a continuation signal generation unit 36, a signal selection unit 37, and an alarm signal output unit 40.
  • the gate control circuit 31 receives a pulse width modulation (PWM) signal as an operation signal DSG from the outside of the driver circuits 3U to 3Z and a protection factor continuation signal Spc output from the continuation signal generation unit 36. Yes.
  • PWM pulse width modulation
  • the gate control circuit 31 outputs the operation signal DSG to the gate of the IGBT 1i when the protection factor continuation signal Spc is at a low level, and when the protection factor continuation signal Spc is at a high level, the gate control circuit 31 Stops output to the gate.
  • the overcurrent detection circuit 32 includes a comparator CP1 to which the current detection value (voltage signal) detected by the current sensor 18 is input and the overcurrent threshold Vth1 is input.
  • the comparator CP1 uses an identification signal generator 35 and a continuation signal generator as a protection factor generation signal using a high-level overcurrent detection signal Soc representing an overcurrent state that becomes a protection factor when the current detection value exceeds the overcurrent threshold Vth1. 36. Therefore, the overcurrent detection circuit 32 can detect the overcurrent of the IGBT 1i.
  • the control voltage detection circuit 33 includes a comparator CP2 to which a control voltage Vcc (for example, 15 [V]) is input from the outside of the driver circuits 3U to 3Z and a low voltage threshold Vth2 is input.
  • a control voltage Vcc for example, 15 [V]
  • Vth2 low voltage threshold
  • the comparator CP2 When the control voltage Vcc falls below the low voltage threshold Vth2, the comparator CP2 generates a continuation signal and the identification signal generation unit 35 using the high-level low voltage detection signal Suv representing the shortage of the control voltage as a protection factor as a protection factor generation signal. To the unit 36. Therefore, the control voltage detection circuit 33 can detect a shortage of the control voltage, that is, a voltage drop of the IC power supply.
  • the chip temperature detection circuit 34 has a comparator CP3 to which the temperature detection value (voltage signal) detected by the temperature sensor 19 is input and the overheat threshold Vht3 is input.
  • the comparator CP3 uses the high-level overheat detection signal Soh representing the overheat state that becomes a protection factor when the temperature detection value falls below the overheat threshold Vht3 as a protection factor generation signal to the identification signal generation unit 35 and the continuation signal generation unit 36. Output. Therefore, the chip temperature detection circuit 34 can detect an overheated state of the chip 17 incorporating the IGBT 1i.
  • the power source 34a in the chip temperature detection circuit 34 shown in FIG. 2 is for supplying a constant current to the diode when the temperature sensor 19 is constituted by a temperature detection diode.
  • the identification signal generator 35 includes a first one-shot circuit 35a, a second one-shot circuit 35b, and a third one-shot circuit 35c configured by a one-shot circuit, and an OR gate 35d to which these output pulses are input. Yes.
  • the overcurrent detection signal Soc that detects the overcurrent state of the IGBT 1i is input from the overcurrent detection circuit 32, the first one-shot circuit 35a, as shown in FIG. The state is changed to the high level, and the pulse signal PSoc having the high-level pulse width of, for example, the basic pulse width T is output to the OR gate 35d.
  • the basic pulse width T for example, 2 [ms] can be adopted.
  • the OR gate 35d is configured such that when one of the one-shot pulse signals PSoc, PSuv, and PSoh output from the first one-shot circuit 35a, the second one-shot circuit 35b, and the third one-shot circuit 35c is at a high level, The protection factor identification signal Spd that becomes high level is output to the signal selection unit 37.
  • the identification signal generator 35 detects the overcurrent, the control voltage shortage or the overheated state among the overcurrent detection circuit 32, the control voltage detection circuit 33, and the chip temperature detection circuit 34, that is, the protection circuit 32-34.
  • a protection factor identification signal Spd which is a pulse signal corresponding to the detection circuits 32 to 34 that have detected a protection factor that requires operation, is output to the signal selection unit 37.
  • the continuation signal generator 36 includes an OR gate 36a.
  • An overcurrent detection signal Soc output from the overcurrent detection circuit 32, a low voltage detection signal Suv output from the control voltage detection circuit 33, and an overheat detection signal Soh output from the chip temperature detection circuit 34 are input to the OR gate 36a. Has been.
  • the OR gate 36a has a low level in the normal state when any one of the input signals of the overcurrent detection signal Soc, the low voltage detection signal Suv, and the overheat detection signal Soh changes from the low level in the normal state to the high level.
  • the protection factor continuation signal Spc that changes the state to the normal state when all input signals return to the normal state is output to the gate control circuit 31 and the signal selection unit 37.
  • the signal selection unit 37 includes a first AND gate 37a and a second AND gate 37b, and an OR gate 37c.
  • the protection factor identification signal Spd output from the identification signal generator 35 is input to one input terminal, and input to the selection signal input terminal ts from an external control device to the other input terminal.
  • a selection signal SEL is input. Therefore, a logical product signal obtained by ANDing the protection factor identification signal Spd and the selection signal SEL is output from the first AND gate 37a.
  • the protection factor continuation signal Spc output from the continuation signal generator 36 is input to one input terminal, and the selection signal SEL input to the selection signal input terminal ts is input to the other input terminal.
  • the logical product signal of the first AND gate 37a and the logical product signal of the second AND gate 37b are input to the OR gate 37c, and an internal selection that becomes high level when any one of the two logical product signals becomes high level.
  • the signal Sse is output to the alarm signal output unit 40.
  • the alarm signal output unit 40 has a series circuit of a resistor 41 (a limiting resistor) and an N-channel MOSFET 42 as a semiconductor switch element connected in series between the alarm signal output terminal ta and the ground.
  • the MOSFET 42 has a drain (high potential side terminal) connected to the alarm signal output terminal ta via the resistor 41, a source (low potential side terminal) connected to the ground, and a gate (control terminal) serving as a signal selection unit. It is connected to the output terminal of 37 OR gate 37c.
  • the other end of the constant current circuit 44 is connected to the connection point 43 of the resistor 41 and the MOSFET 42, one end of which is connected to the control power input terminal tvi that is a DC power supply terminal.
  • the constant current circuit 44 supplies, for example, a constant current of 200 [ ⁇ A] to the connection point 43. For this reason, when the MOSFET 42 is in the OFF state, the connection point 43 becomes the control voltage Vcc, and the alarm signal output terminal ta becomes the control voltage Vcc that becomes the high level. On the other hand, when the MOSFET 42 is in the ON state, the constant current from the constant current circuit 44 flows to the ground, so that the connection point 43 has a low ground potential and the alarm signal output terminal ta also has the ground potential. Therefore, an alarm signal ALM having two levels of high level and low level is output from the alarm signal output terminal ta.
  • the detected value of the current flowing through the IGBTs 11 to 16 constituting the inverter 2 is normal and less than the overcurrent threshold Vth1, and the detected value of the temperature in the chip 17 forming the IGBTs 11 to 16 is the overheat threshold. It is assumed that the control voltage Vcc (IC power supply voltage) supplied to each of the driver circuits 3U to 3Z exceeds the low voltage threshold Vth2 and is normal.
  • Vcc IC power supply voltage
  • the low voltage detection signal Suv output from the chip temperature detection circuit 34 and the overheat detection signal Soh output from the chip temperature detection circuit 34 are both at the low level. Therefore, as shown in FIGS. 4D to 4F, the outputs of the first one-shot circuit 35a, the second one-shot circuit 35b, and the third one-shot circuit 35c of the identification signal generator 35 are maintained at a low level. . Therefore, the protection factor identification signal Spd output from the OR gate 35d maintains the low level as shown in FIG. 4G, and the protection factor continuation signal Spc also maintains the low level as shown in FIG. 4H. is doing.
  • the selection signal SEL input to the selection signal input terminal ts is at a high level and the identification signal generator 35 is selected.
  • the logical product output of the first AND gate 37a is at the low level.
  • the internal selection signal Sse output from the OR gate 37c becomes a low level, and the MOSFET 42 of the alarm signal output unit 40 maintains the OFF state. Therefore, the potential of the connection point 43 becomes a high level that is the potential of the control voltage Vcc, and the alarm signal ALM output from the alarm signal output terminal ta is the control voltage Vcc representing the normal state as shown in FIG. It becomes a potential.
  • a high level overcurrent detection signal Soc is output from the overcurrent detection circuit 32 at time t1.
  • the overcurrent detection signal Soc is supplied to the identification signal generator 35 and the continuation signal generator 36.
  • the identification signal generator 35 the high-level overcurrent detection signal Soc is supplied to the first one-shot circuit 35a, so that the high-level pulse width shown in FIG. A pulse signal PSoc that becomes T is output.
  • the high-level protection factor identification signal Spd shown in FIG. 4G is output from the OR gate 35 d of the identification signal generation unit 35 and is input to the first AND gate 37 a of the signal selection unit 37.
  • the continuation signal generator 36 since the high level overcurrent detection signal Soc is input from the overcurrent detection circuit 32 to the OR gate 36a, the protection factor continuation signal Spc output from the OR gate 36a becomes high level. This high level protection factor continuation signal Spc is supplied to the gate control circuit 31 and the second AND gate 37b of the signal selection unit 37.
  • the logical product output of the second AND gate 37b is The low level is maintained regardless of the state of the protection factor continuation signal Spc of the continuation signal generator 36. For this reason, the internal selection signal Sse output from the OR gate 37 c of the signal selection unit 37 becomes a high level, and this high level internal selection signal Sse is supplied to the gate of the MOSFET 42 of the alarm signal output unit 40. For this reason, the MOSFET 42 is turned on, and as shown in FIG. 4 (i), the alarm signal ALM at a low level is output from the alarm signal output terminal ta to the external control device.
  • the high-level protection factor continuation signal Spc output from the continuation signal generator 36 is supplied to the gate control circuit 31, the output of the gate drive signal from the gate control circuit 31 is stopped, and the IGBT 11 is turned off. Protected state.
  • the pulse signal PSoc output from the first one-shot circuit 35a of the identification signal generator 35 changes from the high level as shown in FIG. Return to low level.
  • the MOSFET 42 of the alarm signal output unit 40 is turned off. For this reason, the potential of the connection point 43 rises to the control voltage Vcc, and the alarm signal output from the alarm signal output terminal ta returns from the low level to the high level as shown in FIG.
  • the clock signal shown in FIG. 4 (j) is maintained while the alarm signal ALM maintains the low level that is the ground potential GND.
  • Count CP the integration time is calculated by multiplying the count number and the time between the pulses of the clock signal CP, and it can be detected from this integration time that the alarm signal ALM is due to the overcurrent detection signal Soc.
  • the protection factor generated in the IGBT 1i is an overcurrent protection factor.
  • the type of the protection factor detection circuit may be determined based on the number of counts of the clock signal CP during a period in which the alarm signal ALM maintains the low level that is the ground potential GND.
  • the overcurrent detection output from the overcurrent detection circuit 32 The signal Soc returns from the high level to the low level as shown in FIG.
  • the protection factor continuation signal Spc output from the continuation signal generator 36 also returns from the high level to the low level as shown in FIG. Therefore, a gate drive signal corresponding to the operation signal DSG is output from the gate control circuit 31 to the gate of the IGBT 1i, and the IGBT 1i returns to a normal operation state.
  • the internal selection signal Sse maintains a low level, and the MOSFET 42 of the alarm signal output unit 40 is turned off. The state is maintained, and the alarm signal ALM output from the alarm signal output terminal ta is maintained at a high level.
  • the control voltage Vcc which is an IC power supply voltage supplied to a certain driver circuit 3k
  • Vth2 the low voltage threshold
  • a high level low voltage detection signal Suv is supplied from the control voltage detection circuit 33 to the identification signal generation unit 35 and the continuation signal generation unit 36.
  • a high-level pulse signal PSuv having a pulse width of 2T is output from the second one-shot circuit 35b of the identification signal generator 35 at time t4 as shown in FIG. 4 (e).
  • the protection factor continuation signal Spc output from the continuation signal generator 36 is inverted from the low level to the high level as shown in FIG.
  • the high-level protection factor continuation signal Spc is supplied to the gate control circuit 31, the output of the gate drive signal from the gate control circuit 31 is stopped, and the IGBT 11 is turned off to enter the protection state.
  • the protection factor identification signal Spd output from the identification signal generator 35 is at a high level as shown in FIG. 4G
  • the logical product output signal of the first AND gate 37a of the signal selector 37 is Become high level.
  • the internal selection signal Sse output from the OR gate 37c becomes a high level, and the MOSFET 42 of the alarm signal output unit 40 is turned on. Therefore, the connection point 43 is connected to the ground through the MOSFET 42, and the potential of the connection point becomes a low level that is the ground potential GND. Therefore, as shown in FIG. 4I, the potential of the alarm signal ALM changes from the high level of the power supply potential Vcc to the low level of the ground potential GND indicating that the abnormality has occurred and the protection state is reached.
  • the protection factor identification signal PSuv output from the second one-shot circuit 35b of the identification signal generator 35 is high as shown in FIG. Return from level to low level.
  • the MOSFET 42 of the alarm signal output unit 40 is turned off. Therefore, the potential at the connection point 43 returns to the control voltage Vcc. Therefore, the alarm signal ALM output from the alarm signal output terminal ta returns to the high level that becomes the control voltage Vcc, as shown in FIG.
  • the low voltage detection signal Suv output from the control voltage detection circuit 33 is shown in FIG.
  • the high level is restored to the low level.
  • the output of the second one-shot circuit 35b of the identification signal generator 35 is maintained at a low level, so that the protection factor identification signal Spd output from the OR gate 35d is maintained at a low level.
  • the internal selection signal Sse output from the signal selection unit 37 is also maintained at a low level, and the MOSFET 42 of the alarm signal output unit 40 is maintained in an OFF state.
  • the alarm signal ALM output from the alarm signal output terminal ta maintains a high level as shown in FIG.
  • the protection factor continuation signal Spc output from the continuation signal generator 36 returns from the high level to the low level as shown in FIG. Therefore, a gate drive signal corresponding to the operation signal DSG is output from the gate control circuit 31 to the gate of the IGBT 1i, and the IGBT 1i returns to a normal operation state.
  • the chip temperature detection circuit 34 of a certain driver circuit 3k detects that the temperature detection value in the chip 17 including the IGBT 1i constituting the inverter 2 is less than the overheat threshold Vht3
  • the chip temperature detection circuit 34 outputs a high-level overheat detection signal Soh. This overheat detection signal Soh is supplied to the identification signal generator 35.
  • a one-shot pulse signal PSoh with a high-level pulse width of 4T is output from the third one-shot circuit 35c of the identification signal generation unit 35. Therefore, the protection factor identification signal Spd output from the identification signal generator 35 corresponds to the one-shot pulse signal PSoh, the MOSFET 42 of the alarm signal output unit 40 is turned on, and the pulse width 4T of the one-shot pulse signal PSoh is set. A corresponding low level alarm signal ALM is output to an external control device.
  • the external control device can recognize that an overheating abnormality has occurred in the chip 17 because the low-level pulse width of the alarm signal ALM is 4T.
  • the selection signal SEL output from the external control device is at the high level
  • the protection factor identification signal Spd output from the identification signal generation unit 35 is selected by the signal selection unit 37. Therefore, the alarm signal ALM output from the alarm signal output unit 40 generates an identification signal in response to the occurrence of various protection factors such as an overcurrent protection factor, a control voltage drop protection factor, and an overheat protection factor, as shown in FIG.
  • the pulse width generated by the unit 35 is a pulse width corresponding to the one-shot pulse signals PSoc, PSuv, and PSoh different from T, 2T, and 4T.
  • This alarm signal ALM represents a protection factor type, and becomes a pulse signal corresponding to the pulse width corresponding to the protection factor when various protection factors occur, regardless of the period during which the protection factor has occurred. That is, when the generation period of the protection factor is equal to or less than the period tALM of the alarm signal ALM, the IGBT 1i is in the protection state by the protection factor continuation signal Spc output from the continuation signal generation unit 36. However, the alarm signal ALM formed by the protection factor identification signal Spd generated by the identification signal generator 35 is longer than the generation period of the protection factor.
  • the protection factor generation period is longer than the alarm signal ALM period tALM, the alarm signal ALM period is shorter than the protection factor generation period, as shown in the right half of FIG. Therefore, the protection factor generation period cannot be determined only by the protection factor identification signal Spd.
  • the generation period of the protection factor can be determined.
  • the selection signal SEL is set to the low level, the logical product output signal of the first AND gate 37a of the signal selection unit 37 always maintains the low level, and instead, the logical product output signal of the second AND gate 37b is The high level and the low level are repeated according to the protection factor continuation signal Spc output from the continuation signal generation unit 36.
  • the MOSFET 42 of the alarm signal output unit 40 is on / off controlled in accordance with the protection factor continuation signal Spc.
  • the protection factor continuation signal Spc is generated while the detection signals detected by the overcurrent detection circuit 32, the control voltage detection circuit 33, and the chip temperature detection circuit 34 serving as the protection factor detection unit are kept at the high level. Maintain a high level. Therefore, as shown in FIG. 6, the alarm signal ALM is at a low level for the same period as the period tALM in which the protection factor is generated. As a result, the low level period of the alarm signal ALM is substantially equal to the protection period of the IGBT 1i. For this reason, by detecting the alarm signal ALM with an external control device, it is not possible to determine the type of the protection factor that has occurred, but it is possible to reliably determine whether or not a protection factor has occurred.
  • the alarm signal ALM is used as the protection factor identification signal when the external control device itself selectively uses the selection signal SEL. Whether it is based on the Spd or the protection factor continuation signal Spc can be reliably recognized. That is, when the external control device attaches importance to the type of protection factor for the IGBT 1i, by setting the selection signal SEL to a high level, when the protection factor occurs, the type of the alarm factor is set. It can be recognized from the pulse width of ALM.
  • the alarm signal ALM is at a low level by setting the selection signal SEL to a low level.
  • the selection signal SEL it can be recognized that any protection factor has occurred.
  • the type of the protection factor to be generated is determined by monitoring the alarm signal SLM based on the protection factor identification signal Spd by always setting the selection signal SEL to a high level, for example, with an external control device.
  • the selection signal SEL can be inverted to a low level to check the duration of the protection factor. For this reason, the continuation of the protection factor is established by setting the selection signal SEL to the high level and recognizing the overcurrent protection factor by the alarm signal ALM, for example, and then setting the selection signal SEL to the low level and checking the duration of the protection factor. If the period is short, it can be determined that a transient overcurrent flows through the IGBT 1i. If the duration of the protection factor is long, a short circuit occurs between the collector and the emitter of the IGBT 1i, resulting in excessive current. It can be determined that a current is flowing.
  • the pulse widths generated in the one-shot circuits 35a, 35b, and 35c are T, 2T, and 4T. Any pulse width can be set as long as the pulse width is distinguishable. Alternatively, a low level pulse width may be set only when the high level pulse width of each of the detection circuits 32, 33, and 34 is set.
  • the overcurrent detection circuit 32, the control voltage detection circuit 33, and the chip temperature detection circuit 34 are provided as the protection factor detection circuit. However, one or two of them are provided. It may be. Further, in the above embodiment, the case where the identification of the protection factor and the continuation state are determined at the low level of the alarm signal ALM has been described. However, the logic is inverted and the identification of the protection factor is also continued at the high level of the alarm signal ALM. You may make it discriminate
  • the identification signal generator 35 may be provided with an input selection circuit that blocks the input of other protection factor detection signals for a predetermined period when one protection factor detection signal is input. Furthermore, although the case where the constant current circuit 44 is provided in the alarm signal output unit 40 has been described, the present invention is not limited to this, and a pull-up resistor may be applied instead of the constant current circuit 44.
  • the present invention is not limited to this. That is, when it is desired to fix the alarm signal ALM to the protection factor identification signal Spd or the protection factor continuation signal Spc according to the product specifications, the first AND gate 37a and the second AND gate of the signal selection unit 37 in the driver circuit 3k.
  • a wiring for transmitting the selection signal SEL connected to the gate 37b may be fixed at a high level or a low level.
  • SYMBOLS 1 Power converter device, 2 ... Inverter, 3U-3Z ... Driver circuit, 4 ... AC load, 11-16 ... IGBT, 17 ... Chip, 18 ... Current sensor, 19 ... Temperature sensor, 21-26 ... Freewheel diode, UA ... Upper arm, LA ... Lower arm, 31 ... Gate control circuit, 32 ... Overcurrent detection circuit, 33 ... Control voltage detection circuit, 34 ... Chip temperature detection circuit, 35 ... Identification signal generator, 35a ... First one-shot Circuit, 35b ... second one-shot circuit, 35c ... third one-shot circuit, 35d ... OR gate, 36 ... continuation signal generator, 36a ... OR gate, 37 ... signal selector, 37a ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

駆動装置のアラーム端子から異常要因を識別する信号と異常要因の発生が継続していることを表す信号とを選択して出力できる半導体素子の駆動装置を提供する。電力変換装置を構成する半導体素子の保護動作に必要な保護要因の発生を検出し、保護要因発生信号を出力する複数の保護要因発生検出部(３２～３４)と、複数の保護要因発生検出部の何れかで保護要因発生信号が出力されたときに、これら複数の保護要因発生検出部毎に異なるパルス幅の保護要因識別信号を生成する識別信号生成部(３５)と、保護要因発生検出部から保護要因発生信号が出力されている間保護要因継続信号を生成する継続信号生成部(３６)と、保護要因識別信号及び保護要因継続信号の何れか１つを選択する信号選択部(３７)と、この信号選択部で選択した選択信号をアラーム信号として出力するアラーム信号出力部(４０)とを備えている。

Description

半導体素子の駆動装置
　本発明は、例えば、電力変換装置を構成する半導体素子を駆動するとともに、保護動作状態の報知機能を有する半導体素子の駆動装置に関する。
　近時、インテリジェント・パワーモジュール（ＩＰＭ）が注目されている。このインテリジェント・パワーモジュールは、半導体素子（ＩＧＢＴ、ＭＯＳＦＥＴ等のパワートランジスタ）とその駆動回路とともに、半導体素子の過電流、短絡、制御電源の電圧低下、チップ温度過熱等の異常に対する保護回路を１つの電子部品としてモジュール化したものである。
　また、このような異常をそれぞれ検出する複数の保護回路に加えて、各保護回路にて検出した異常の種別に応じて予め定めたパルス幅のアラーム信号を形成可能なパルス信号を出力するアラーム信号出力回路と、このアラーム信号出力回路からパルス信号が出力されたときに、設定されたパルス幅に相当する１パルス分を保護動作通知信号として出力する通知信号出力回路とをインテリジェント・パワーモジュールに組み込むことも提唱されている（例えば、特許文献１参照）。
　このようなアラーム信号を出力する判別回路を備えることで、駆動装置を制御する制御装置側、例えば、インバータ制御装置ではアラーム信号のパルス幅を検出することで半導体素子に生じた異常の種別を判別することができる。
　しかしながら、上記のように１パルスの保護動作通知信号を出力するだけでは、半導体素子の異常が解消されても、これを検出することができないという問題を含んでいる。そこで、本出願人は、先に上記不具合を回避するために、異常要因が発生したときに異常要因を識別可能な所定幅のアラーム信号を予め設定した時間間隔で出力し、異常要因が解除されてアラーム信号の出力が終了したときに、アラーム信号とは異なるパルス幅のアラーム解除信号を出力することにより、アラーム信号の判別および異常解消の検出を容易化する半導体素子の駆動装置を提唱した（特許文献２参照）。
特開２０１２－１４３１２５号公報 特開２０１３－２５８８５８号公報
　しかしながら、特許文献２で提唱した半導体素子の駆動装置については、パルス幅を測定して、異常の種別を判別するとともに、アラーム信号の出力の終了を検出するため個々のパルスがアラーム信号とアラーム解除信号のいずれであるかを判断するためには、ある程度規模の大きい回路が必要でコストにも影響する。
　また、アラーム解除信号の識別をせずに、パルス信号が出続けているか否かを検出し、パルス信号の出力が止まったらアラームが解除されたと判断する場合でも、パルス信号が出続けているか否かを検出する回路はある程度規模の大きい回路が必要となる。例えば、１つのアラーム信号が検出されてから次のアラーム信号を検出するまでの間は、アラーム信号が存在しない。このため、アラーム信号間では、継続を判断するためには、アラーム信号を検出したことを記憶しておく必要があり、この記憶をアラーム解除信号で消去することが必要となる。アラームが解除されたか否かが知りたいだけなら、異常状態の有無に応じてＬレベルもしくはＨレベルとなる２値信号の方が検出は簡単である。
　また、駆動装置を半導体集積回路（ＩＣ）により構成することを考えると、アプリケーションによっては、異常の種別を判別だけできれば良い場合と、異常状態の有無だけ判別だけできれば良い場合があるが、個別に対応するためにはそれぞれに対し個別に半導体集積回路を開発する必要がある。
　本発明は、上記従来例の未解決の課題に着目してなされたものであり、駆動装置のアラーム端子から異常要因を識別する信号と異常要因の発生が継続していることを表す信号とを選択して出力できる半導体素子の駆動装置を提供することを目的としている。
　上記目的を達成するために、本発明に係る半導体素子の駆動装置の一態様は、電力変換装置を構成する半導体素子の保護動作に必要な保護要因の発生を検出し、保護要因発生信号を出力する複数の保護要因発生検出部と、複数の保護要因発生検出部の何れかで保護要因発生信号が出力されたときに、これら複数の保護要因発生検出部毎に異なるパルス幅の保護要因識別信号を生成する識別信号生成部と、保護要因発生検出部から保護要因発生信号が出力されている間保護要因継続信号を生成する継続信号生成部と、保護要因識別信号及び保護要因継続信号の何れか１つを選択する信号選択部と、この信号選択部で選択した選択信号をアラーム信号として出力するアラーム信号出力部とを備えている。
　本発明の一態様によれば、識別信号生成部で生成される保護要因の種別を識別可能な保護要因発生信号と、継続信号生成部で生成される保護要因が継続していることを表す保護要因継続信号との何れを出力するかを信号選択部で選択できる。このため、駆動装置から必要に応じて、保護要因発生信号及び保護要因継続信号の何れか一方のみを出力することが可能であるとともに、保護要因発生信号を出力した後に保護要因継続信号を出力することもできる。アラーム信号を監視するシステム環境に対応したアラーム信号を出力できる。
本発明が適用される電力変換装置の全体的な概略構成を示すブロック図である。 ドライバ回路の具体的構成を示すブロック図である。 識別信号生成部から出力される保護要因識別信号を示す信号波形図である。 本実施形態の動作の説明に供する信号波形図である。 外部の制御装置から入力される選択用信号ＳＥＬをハイレベルに設定した場合の、保護要因と、識別信号生成部の保護要因識別信号によるアラーム信号との関係を示す信号波形図である。 外部の制御装置から入力される選択用信号ＳＥＬをローレベルに設定した場合の、保護要因と、継続信号生成部の保護要因継続信号によるアラーム信号との関係を示す信号波形図である。
　次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
　また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
　以下、本発明の実施の形態について、図面を参照して説明する。
　電力変換装置１は、図１に示すように、直流電力を交流電力に変換するインバータ２と、このインバータ２を構成する各相（Ｕ相～Ｚ相）の半導体素子を個別に駆動する半導体素子の駆動装置としての各相のドライバ回路３Ｕ～３Ｚとを備えている。
　インバータ２は、６個の半導体素子としてのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）１１～１６を有する。
　これらＩＧＢＴ１１～１６は、直流電源に接続されて直流電力が供給される正極側ラインＬｐ及び負極側ラインＬｎ間に、ＩＧＢＴ１１及び１２の直列回路、ＩＧＢＴ１３及び１４の直列回路並びにＩＧＢＴ１５及び１６の直列回路がそれぞれ並列に接続されている。ここで、各ＩＧＢＴ１１～１６には、フリーホイールダイオード２１～２６が逆並列に接続されている。
　また、ＩＧＢＴ１１、１３及び１５がそれぞれＵ相、Ｖ相及びＷ相とされて上アームＵＡが構成されている。また、ＩＧＢＴ１２、１４及び１６がそれぞれＸ相、Ｙ相及びＺ相とされて下アームＬＡが構成される。さらに、ＩＧＢＴ１１及び１２の接続点、ＩＧＢＴ１３及び１４の接続点並びにＩＧＢＴ１５及び１６の接続点から三相交流電力が出力される。この三相交流電力が、電動モータ等の交流負荷４に供給される。
　ＩＧＢＴ１１～１６は、図２に示すように、チップ（半導体チップ）１７内に設けられている。このチップ１７内には、ＩＧＢＴ１ｉ（ｉ＝１～６）のコレクタ及びエミッタ間を流れる電流を検出する不図示の電流センス用ＩＢＧＴや電流センス抵抗で構成される電流センサ１８と、チップ内温度を検出する温度検出用ダイオードで構成される温度センサ１９とが設けられている。
　各相のドライバ回路３ｋ（ｋ＝Ｕ～Ｚ）は、図２に示すように、インバータ２を構成する各ＩＧＢＴ１ｉのゲートをオン／オフ制御するゲート制御回路３１と、保護要因発生検出部としての過電流検出回路３２、制御電圧検出回路３３及びチップ温度検出回路３４とを備えている。過電流検出回路３２は、ＩＧＢＴ１ｉの保護動作に必要な情報であるＩＧＢＴ１ｉの過電流状態を検出する。制御電圧検出回路３３は、ＩＧＢＴ１ｉの保護動作に必要な情報である制御電圧の低電圧状態を検出する。チップ温度検出回路３４は、ＩＧＢＴ１ｉの保護動作に必要な情報であるチップ１７の過熱状態を検出する。
　また、各相のドライバ回路３Ｕ～３Ｚは、識別信号生成部３５と、継続信号生成部３６と、信号選択部３７と、アラーム信号出力部４０を備えている。
　ゲート制御回路３１には、ドライバ回路３Ｕ～３Ｚの外部からパルス幅変調（ＰＷＭ）信号が動作信号ＤＳＧとして入力されるとともに、継続信号生成部３６から出力される保護要因継続信号Ｓｐｃが入力されている。このゲート制御回路３１は、保護要因継続信号Ｓｐｃがローレベルであるときに、動作信号ＤＳＧをＩＧＢＴ１ｉのゲートに出力し、保護要因継続信号Ｓｐｃがハイレベルであるときに、動作信号ＤＳＧのＩＧＢＴ１ｉのゲートへの出力を停止する。
　過電流検出回路３２は、電流センサ１８で検出した電流検出値（電圧信号）が入力されるとともに、過電流閾値Ｖｔｈ１が入力された比較器ＣＰ１を有する。この比較器ＣＰ１は、電流検出値が過電流閾値Ｖｔｈ１を上回ると保護要因となる過電流状態を表すハイレベルの過電流検出信号Ｓｏｃを保護要因発生信号として識別信号生成部３５と継続信号生成部３６とに出力する。したがって、過電流検出回路３２では、ＩＧＢＴ１ｉの過電流を検出することができる。
　制御電圧検出回路３３は、ドライバ回路３Ｕ～３Ｚの外部から制御電圧Ｖｃｃ（例えば１５［Ｖ］）が入力されるとともに、低電圧閾値Ｖｔｈ２が入力された比較器ＣＰ２を有する。この比較器ＣＰ２は、制御電圧Ｖｃｃが低電圧閾値Ｖｔｈ２を下回ると、保護要因となる制御電圧不足を表すハイレベルの低電圧検出信号Ｓｕｖを保護要因発生信号として識別信号生成部３５と継続信号生成部３６とに出力する。したがって、制御電圧検出回路３３では、制御電圧不足、つまり、ＩＣ電源の電圧低下を検出することができる。
　チップ温度検出回路３４は、温度センサ１９で検出した温度検出値（電圧信号）が入力されるとともに過熱閾値Ｖｈｔ３が入力された比較器ＣＰ３を有する。この比較器ＣＰ３は、温度検出値が過熱閾値Ｖｈｔ３を下回ると保護要因となる過熱状態を表すハイレベルの過熱検出信号Ｓｏｈを保護要因発生信号として識別信号生成部３５と継続信号生成部３６とに出力する。したがって、チップ温度検出回路３４では、ＩＧＢＴ１ｉを内蔵するチップ１７の過熱状態を検出することができる。
　なお、図２に示した、チップ温度検出回路３４内の電源３４ａは、温度センサ１９を温度検出用ダイオードで構成した場合に、このダイオードに定電流を供給するためのものである。
　識別信号生成部３５は、ワンショット回路で構成される第１ワンショット回路３５ａ、第２ワンショット回路３５ｂ、第３ワンショット回路３５ｃと、これらの出力パルスが入力されるオアゲート３５ｄとを備えている。
　第１ワンショット回路３５ａは、過電流検出回路３２からＩＧＢＴ１ｉの過電流状態を検出した過電流検出信号Ｓｏｃが入力されたときに、図３（ａ）に示すように、通常状態のローレベルからハイレベルに状態変化させ、このハイレベルのパルス幅が例えば基本パルス幅Ｔとなるパルス信号ＰＳｏｃをオアゲート３５ｄに出力する。基本パルス幅Ｔとしては、例えば、２［ｍｓ］を採用できる。
　また、第２ワンショット回路３５ｂは、制御電圧検出回路３３から制御電圧不足、つまり、ＩＣ電源が低電圧となったことを検出したハイレベルの低電圧検出信号Ｓｕｖが入力されたときに、図３（ｂ）に示すように、通常状態のローレベルからハイレベルに状態変化させ、このハイレベルのパルス幅が例えば２Ｔ（＝４ｍｓ）となるパルス信号ＰＳｏｃをオアゲート３５ｄに出力する。
　さらに、第３ワンショット回路３５ｃは、チップ温度検出回路３４からＩＧＢＴ１ｉの過熱状態を検出した過熱検出信号Ｓｏｈが入力されたときに、図３（ｃ）に示すように、通常状態のローレベルからハイレベルに状態変化させ、このハイレベルのパルス幅が例えば４Ｔ（＝８ｍｓ）となる１ショットパルス信号ＰＳｏｈをオアゲート３５ｄに出力する。
　オアゲート３５ｄは、第１ワンショット回路３５ａ、第２ワンショット回路３５ｂ及び第３ワンショット回路３５ｃから出力される１ショットパルス信号ＰＳｏｃ、ＰＳｕｖ及びＰＳｏｈのうち何れか１つがハイレベルであるときに、ハイレベルとなる保護要因識別信号Ｓｐｄを信号選択部３７に出力する。
　ここで、保護要因識別信号Ｓｐｄのパルス幅は２～８［ｍｓ］と十分に短いため、例えば、過電流状態が生じた後それを原因として過熱状態が発生し、２以上のパルス信号ＰＳｊ（ｊ＝ｏｃ，ｕｖ，ｏｈ）が発生しても、２以上のパルス信号ＰＳｊが同時に入力されることは殆どない。
　これにより、識別信号生成部３５は、過電流検出回路３２、制御電圧検出回路３３及びチップ温度検出回路３４のうち過電流、制御電圧不足または過熱状態を検出した検出回路３２～３４、つまり、保護動作が必要である保護要因を検出した検出回路３２～３４に対応するパルス信号である保護要因識別信号Ｓｐｄを信号選択部３７に出力する。
　継続信号生成部３６は、オアゲート３６ａを備えている。オアゲート３６ａには、過電流検出回路３２から出力される過電流検出信号Ｓｏｃ、制御電圧検出回路３３から出力される低電圧検出信号Ｓｕｖ及びチップ温度検出回路３４から出力される過熱検出信号Ｓｏｈが入力されている。このオアゲート３６ａは、過電流検出信号Ｓｏｃ、低電圧検出信号Ｓｕｖ及び過熱検出信号Ｓｏｈの入力信号のうち何れか１つが通常状態のローレベルからハイレベルに状態変化したときに、通常状態のローレベルからハイレベルに状態変化させ、全ての入力信号が通常状態に復帰したときに通常状態に状態変化する保護要因継続信号Ｓｐｃをゲート制御回路３１と信号選択部３７とに出力する。
　信号選択部３７は、第１アンドゲート３７ａ及び第２アンドゲート３７ｂと、オアゲート３７ｃとを備えている。第１アンドゲート３７ａには、一方の入力端子に識別信号生成部３５から出力される保護要因識別信号Ｓｐｄが入力され、他方の入力端子に外部の制御装置から選択信号入力端子ｔｓに入力される選択用信号ＳＥＬが入力されている。したがって、第１アンドゲート３７ａから保護要因識別信号Ｓｐｄと選択用信号ＳＥＬとの論理積をとった論理積信号が出力される。
　第２アンドゲート３７ｂには、一方の入力端子に継続信号生成部３６から出力される保護要因継続信号Ｓｐｃが入力され、他方の入力端子に選択信号入力端子ｔｓに入力される選択用信号ＳＥＬが論理反転回路（ＮＯＴ回路）３７ｄで論理反転されて入力される。したがって、第２アンドゲート３７ｂから保護要因継続信号Ｓｐｃと選択用信号ＳＥＬを論理反転した信号との論理積をとった論理積信号が出力される。
　オアゲート３７ｃには、第１アンドゲート３７ａの論理積信号及び第２アンドゲート３７ｂの論理積信号が入力され、両論理積信号の何れか１つがハイレベルとなったときにハイレベルとなる内部選択信号Ｓｓｅをアラーム信号出力部４０に出力する。
　アラーム信号出力部４０は、アラーム信号出力端子ｔａ及び接地間に直列に接続された、抵抗４１（制限抵抗）及び半導体スイッチ素子としてのＮチャネルのＭＯＳＦＥＴ４２の直列回路を有する。ここで、ＭＯＳＦＥＴ４２は、ドレイン（高電位側端子）が抵抗４１を介してアラーム信号出力端子ｔａに接続され、ソース（低電位側端子）が接地に接続され、ゲート（制御端子）が信号選択部３７のオアゲート３７ｃの出力端子に接続されている。
　そして、抵抗４１及びＭＯＳＦＥＴ４２の接続点４３に一端が直流電源端子となる制御電源入力端子ｔｖｉに接続された定電流回路４４の他端が接続されている。この定電流回路４４は、例えば、２００［μＡ］の定電流を接続点４３に供給する。
　このため、ＭＯＳＦＥＴ４２がオフ状態であるときには、接続点４３が制御電圧Ｖｃｃとなり、アラーム信号出力端子ｔａがハイレベルとなる制御電圧Ｖｃｃとなる。一方、ＭＯＳＦＥＴ４２がオン状態であるときには、定電流回路４４からの定電流が接地に流れるので、接続点４３はローレベルとなるグランド電位となり、アラーム信号出力端子ｔａもグランド電位となる。
　したがって、アラーム信号出力端子ｔａからハイレベル及びローレベルの２つのレベルをとるアラーム信号ＡＬＭが出力される。
　次に、本実施形態の電力変換装置１の動作について説明する。
　まず、時点ｔ０において、インバータ２を構成するＩＧＢＴ１１～１６に流れる電流の検出値が過電流閾値Ｖｔｈ１未満で正常であり、且つ、ＩＧＢＴ１１～１６を形成したチップ１７内の温度の検出値が過熱閾値Ｖｈｔ３以上で正常であり、さらに各ドライバ回路３Ｕ～３Ｚに供給する制御電圧Ｖｃｃ（ＩＣ電源電圧）が低電圧閾値Ｖｔｈ２を超えていて正常であるものとする。
　この正常状態では、図４（ａ）～（ｃ）に示すように、時点ｔ０で、過電流検出回路３２から出力される過電流検出信号Ｓｏｃ、各ドライバ回路３Ｕ～３Ｚの制御電圧検出回路３３から出力される低電圧検出信号Ｓｕｖ及びチップ温度検出回路３４から出力される過熱検出信号Ｓｏｈがともにローレベルとなっている。
　そのため、図４（ｄ）～（ｆ）に示すように、識別信号生成部３５の第１ワンショット回路３５ａ、第２ワンショット回路３５ｂ及び第３ワンショット回路３５ｃの出力はローレベルを維持する。したがって、オアゲート３５ｄから出力される保護要因識別信号Ｓｐｄは図４（ｇ）に示すようにローレベルを維持しているとともに保護要因継続信号Ｓｐｃも図４（ｈ）に示すようにローレベルを維持している。
　このとき、選択信号入力端子ｔｓに入力される選択用信号ＳＥＬがハイレベルであって、識別信号生成部３５を選択しているものとする。この状態では、識別信号生成部３５から出力される保護要因識別信号Ｓｐｄがローレベルを維持しているので、第１アンドゲート３７ａの論理積出力がローレベルとなる。このため、オアゲート３７ｃから出力される内部選択信号Ｓｓｅがローレベルとなり、アラーム信号出力部４０のＭＯＳＦＥＴ４２はオフ状態を維持している。それゆえ、接続点４３の電位が制御電圧Ｖｃｃの電位であるハイレベルとなり、アラーム信号出力端子ｔａから出力されるアラーム信号ＡＬＭが図４（ｉ）に示すように正常状態を表す制御電圧Ｖｃｃの電位となる。
　このため、各ドライバ回路３Ｘ～３Ｚでは、保護要因継続信号Ｓｐｃがローレベルであることからゲート制御回路３１で、外部の制御装置（図示せず）から入力される動作信号ＤＳＧに応じたゲート信号をＩＧＢＴ１１～１６のゲートに供給し、インバータ２で直流電力が交流電力に変換されて、交流負荷４に交流電力が出力される。
　その後、このインバータ２の各相のＩＧＢＴ１１～１６が正常状態であり、ＩＣ電源電圧が正常である状態から、時点ｔ１で、例えば、あるドライバ回路３ｋの過電流検出回路３２でインバータ２を構成するＩＧＢＴ１ｉのコレクタ電流の検出値が過電流閾値Ｖｔｈ１以上となったことを検出したものとする。
　この場合には、過電流検出回路３２から図４（ａ）に示すように、ハイレベルの過電流検出信号Ｓｏｃが時点ｔ１で出力される。この過電流検出信号Ｓｏｃは識別信号生成部３５と継続信号生成部３６に供給される。
　識別信号生成部３５では、ハイレベルの過電流検出信号Ｓｏｃが第１ワンショット回路３５ａに供給されるので、この第１ワンショット回路３５ａから図４（ｄ）に示すハイレベルの、パルス幅がＴとなるパルス信号ＰＳｏｃが出力される。
　したがって、識別信号生成部３５のオアゲート３５ｄから図４（ｇ）に示すハイレベルの保護要因識別信号Ｓｐｄが出力され、これが信号選択部３７の第１アンドゲート３７ａに入力される。
　一方、継続信号生成部３６では、オアゲート３６ａに過電流検出回路３２からハイレベルの過電流検出信号Ｓｏｃが入力されるので、このオアゲート３６ａから出力される保護要因継続信号Ｓｐｃがハイレベルとなる。このハイレベルの保護要因継続信号Ｓｐｃがゲート制御回路３１と信号選択部３７の第２アンドゲート３７ｂとに供給される。
　このとき、信号選択部３７の第２アンドゲート３７ｂにはハイレベルの選択用信号ＳＥＬが論理反転回路３７ｄでローレベルに反転されて入力されているので、第２アンドゲート３７ｂの論理積出力は、継続信号生成部３６の保護要因継続信号Ｓｐｃの状態にかかわらずローレベルを維持する。
　このため、信号選択部３７のオアゲート３７ｃから出力される内部選択信号Ｓｓｅがハイレベルとなり、このハイレベルの内部選択信号Ｓｓｅがアラーム信号出力部４０のＭＯＳＦＥＴ４２のゲートに供給される。このため、ＭＯＳＦＥＴ４２がターンオン状態となり、図４（ｉ）に示すように、アラーム信号出力端子ｔａからローレベルとなるアラーム信号ＡＬＭが外部の制御装置に出力される。
　これと同時に、継続信号生成部３６から出力されるハイレベルの保護要因継続信号Ｓｐｃがゲート制御回路３１に供給され、ゲート制御回路３１からのゲート駆動信号の出力が停止され、ＩＧＢＴ１１がターンオフされて保護状態となる。
　その後、時点ｔ１からパルス幅Ｔ分の時間が経過した時点ｔ２で、識別信号生成部３５の第１ワンショット回路３５ａから出力されるパルス信号ＰＳｏｃが図４（ｄ）に示すようにハイレベルからローレベルに復帰する。これに応じてアラーム信号出力部４０のＭＯＳＦＥＴ４２はターンオフ状態となる。このため、接続点４３の電位が制御電圧Ｖｃｃまで上昇し、アラーム信号出力端子ｔａから出力されるアラーム信号が図４（ｉ）に示すように、ローレベルからハイレベルに復帰する。
　一方、外部の制御装置では、ドライバ回路３ｋからアラーム信号ＡＬＭが入力されると、このアラーム信号ＡＬＭがグランド電位ＧＮＤであるローレベルを維持している間に、図４（ｊ）に示すクロック信号ＣＰをカウントする。そして、このカウント数とクロック信号ＣＰのパルス間の時間を乗算して積算時間を算出し、この積算時間からアラーム信号ＡＬＭが過電流検出信号Ｓｏｃによるものであることを検出することができる。これにより、ＩＧＢＴ１ｉに生じた保護要因が、過電流保護要因であることを容易に判別することができる。なお、アラーム信号ＡＬＭがグランド電位ＧＮＤであるローレベルを維持している期間のクロック信号ＣＰのカウント数で保護要因検出回路の種別を判別するようにしてもよい。
　その後、時点ｔ３で、過電流検出回路３２でインバータ２を構成するＩＧＢＴ１ｉのコレクタ電流の検出値が過電流閾値Ｖｔｈ１未満となったことを検出すると、過電流検出回路３２から出力される過電流検出信号Ｓｏｃが図４（ａ）に示すようにハイレベルからローレベルに復帰する。これに応じて継続信号生成部３６から出力される保護要因継続信号Ｓｐｃも図４（ｈ）に示すようにハイレベルからローレベルに復帰する。このため、ゲート制御回路３１から動作信号ＤＳＧに応じたゲート駆動信号がＩＧＢＴ１ｉのゲートに出力されて、ＩＧＢＴ１ｉが正常な動作状態に復帰する。
　信号選択部３７では、識別信号生成部３５のオアゲート３５ｄから出力される保護要因識別信号Ｓｐｄに変化を生じないので、内部選択信号Ｓｓｅはローレベルを維持し、アラーム信号出力部４０のＭＯＳＦＥＴ４２がオフ状態を維持し、アラーム信号出力端子ｔａから出力されるアラーム信号ＡＬＭがハイレベルを維持する。
　同様に、時点ｔ４で、あるドライバ回路３ｋに供給されるＩＣ電源電圧である制御電圧Ｖｃｃが低電圧閾値Ｖｔｈ２以下に低下する低電圧異常が発生したときには、この低電圧異常が制御電圧検出回路３３で検出される。
　すると、制御電圧検出回路３３からハイレベルの低電圧検出信号Ｓｕｖが識別信号生成部３５と継続信号生成部３６とに供給される。このため、識別信号生成部３５の第２ワンショット回路３５ｂから第４図（ｅ）に示すようにハイレベルの、パルス幅２Ｔのパルス信号ＰＳｕｖが時点ｔ４で出力される。また同時に、継続信号生成部３６から出力される保護要因継続信号Ｓｐｃが、図４（ｈ）に示すようにローレベルからハイレベルに反転される。
　このため、ハイレベルの保護要因継続信号Ｓｐｃがゲート制御回路３１に供給され、ゲート制御回路３１からのゲート駆動信号の出力が停止され、ＩＧＢＴ１１がターンオフされて保護状態となる。
　このとき、識別信号生成部３５から出力される保護要因識別信号Ｓｐｄが図４（ｇ）に示すように、ハイレベルとなるので、信号選択部３７の第１アンドゲート３７ａの論理積出力信号がハイレベルとなる。このため、オアゲート３７ｃから出力される内部選択信号Ｓｓｅがハイレベルとなり、アラーム信号出力部４０のＭＯＳＦＥＴ４２はターンオン状態となる。それゆえ、接続点４３がＭＯＳＦＥＴ４２を通じて接地に接続され、接続点の電位がグランド電位ＧＮＤであるローレベルとなる。そのため、アラーム信号ＡＬＭの電位は図４（ｉ）に示すように電源電位Ｖｃｃのハイレベルから異常が発生して保護状態となったことを表すグランド電位ＧＮＤのローレベルに状態変化する。
　その後、時点ｔ４からパルス幅２Ｔ分の時間が経過した時点ｔ５で、識別信号生成部３５の第２ワンショット回路３５ｂから出力される保護要因識別信号ＰＳｕｖが図４（ｅ）に示すようにハイレベルからローレベルに復帰する。これに応じてアラーム信号出力部４０のＭＯＳＦＥＴ４２はターンオフ状態となる。このため、接続点４３の電位が制御電圧Ｖｃｃに復帰する。したがって、アラーム信号出力端子ｔａから出力されるアラーム信号ＡＬＭは、図４（ｉ）に示すように、制御電圧Ｖｃｃとなるハイレベルに復帰する。
　このため、外部の制御装置では、アラーム信号ＡＬＭのグランド電位ＧＮＤとなるローレベルのパルス幅が２Ｔであることから、制御電圧Ｖｃｃが低電圧閾値Ｖｔｈ２より低い制御電圧低下保護要因が発生していると認識することができる。
　その後、時点ｔ６で、外部から供給される制御電圧Ｖｃｃが低電圧閾値Ｖｔｈ２より高い正常な電圧に復帰すると、制御電圧検出回路３３から出力される低電圧検出信号Ｓｕｖが図４（ｂ）に示すようにハイレベルからローレベルに復帰する。このとき、識別信号生成部３５の第２ワンショット回路３５ｂの出力はローレベルを維持するので、オアゲート３５ｄから出力される保護要因識別信号Ｓｐｄはローレベルを維持する。このため、信号選択部３７から出力される内部選択信号Ｓｓｅもローレベルを維持し、アラーム信号出力部４０のＭＯＳＦＥＴ４２がオフ状態を維持する。アラーム信号出力端子ｔａから出力されるアラーム信号ＡＬＭは図４（ｉ）に示すようにハイレベルを維持する。
　一方、継続信号生成部３６から出力される保護要因継続信号Ｓｐｃは、図４（ｈ）に示すようにハイレベルからローレベルに復帰する。このため、ゲート制御回路３１から動作信号ＤＳＧに応じたゲート駆動信号がＩＧＢＴ１ｉのゲートに出力されて、ＩＧＢＴ１ｉが正常な動作状態に復帰する。
　同様に、あるドライバ回路３ｋのチップ温度検出回路３４でインバータ２を構成するＩＧＢＴ１ｉを内蔵するチップ１７内の温度の検出値が過熱閾値Ｖｈｔ３未満となったことを検出した場合は、チップ温度検出回路３４からハイレベルの過熱検出信号Ｓｏｈが出力される。この過熱検出信号Ｓｏｈが識別信号生成部３５に供給される。このため、識別信号生成部３５の第３ワンショット回路３５ｃからハイレベルのパルス幅が４Ｔとなる１ショットパルス信号ＰＳｏｈが出力される。したがって、識別信号生成部３５から出力される保護要因識別信号Ｓｐｄが１ショットパルス信号ＰＳｏｈに対応したものとなり、アラーム信号出力部４０のＭＯＳＦＥＴ４２がターンオン状態となり、１ショットパルス信号ＰＳｏｈのパルス幅４Ｔに対応するローレベルのアラーム信号ＡＬＭが外部の制御装置に出力される。
　このため、外部の制御装置では、アラーム信号ＡＬＭのローレベルのパルス幅が４Ｔであることから、チップ１７に過熱異常が発生していると認識することができる。
　このように、外部の制御装置から出力される選択用信号ＳＥＬがハイレベルであるときには、信号選択部３７で識別信号生成部３５から出力される保護要因識別信号Ｓｐｄが選択される。このため、アラーム信号出力部４０から出力されるアラーム信号ＡＬＭは、図５に示すように、過電流保護要因、制御電圧低下保護要因、過熱保護要因の各種保護要因の発生に応じて識別信号生成部３５で生成されるパルス幅がＴ、２Ｔ及び４Ｔと異なる１ショットパルス信号ＰＳｏｃ、ＰＳｕｖ及びＰＳｏｈに応じたパルス幅となる。
　このアラーム信号ＡＬＭは、保護要因種別を表すものであり、保護要因が生じている期間とは関係なく、各種保護要因が生じた時点で保護要因に応じたパルス幅に対応したパルス信号となる。すなわち、保護要因の発生期間がアラーム信号ＡＬＭの期間ｔＡＬＭ以下である場合には、ＩＧＢＴ１ｉは継続信号生成部３６から出力される保護要因継続信号Ｓｐｃによって保護状態となる。しかしながら、識別信号生成部３５で生成される保護要因識別信号Ｓｐｄによって形成されるアラーム信号ＡＬＭは、保護要因の発生期間より長くなってしまう。
　逆に、保護要因の発生期間がアラーム信号ＡＬＭの期間ｔＡＬＭより長い場合には、図５の右半部に示すように、アラーム信号ＡＬＭの期間が保護要因の発生期間より短くなってしまう。
　したがって、保護要因識別信号Ｓｐｄのみで、保護要因の発生期間を判別することはできない。
　これに対し、外部の制御装置が出力する選択用信号ＳＥＬをローレベルにすると、保護要因の発生期間を判別することができる。選択用信号ＳＥＬをローレベルに設定すると、信号選択部３７の第１アンドゲート３７ａの論理積出力信号は常にローレベルを維持し、これに代えて、第２アンドゲート３７ｂの論理積出力信号は継続信号生成部３６から出力される保護要因継続信号Ｓｐｃに応じてハイレベル及びローレベルを繰り返すことになる。
　このため、アラーム信号出力部４０のＭＯＳＦＥＴ４２が保護要因継続信号Ｓｐｃに応じてオン・オフ制御される。この保護要因継続信号Ｓｐｃは、前述したように、保護要因検出部となる過電流検出回路３２、制御電圧検出回路３３及びチップ温度検出回路３４で検出した検出信号がハイレベルを継続している間ハイレベルを維持する。したがって、アラーム信号ＡＬＭが、図６に示すように、保護要因が生じている期間ｔＡＬＭと同じ期間ローレベルとなる。この結果、アラーム信号ＡＬＭのローレベル期間は、ＩＧＢＴ１ｉの保護期間と略等しい期間となる。このため、外部の制御装置でアラーム信号ＡＬＭを検出することにより、発生している保護要因の種別は判別できないが、保護要因が発生しているか否かを確実に判別することができる。
　しかも、外部の制御装置自身が選択用信号ＳＥＬを出力して各ドライバ回路３ｋに入力しているので、外部の制御装置自身が選択用信号ＳＥＬを使い分けることにより、アラーム信号ＡＬＭが保護要因識別信号Ｓｐｄに基づくものであるか保護要因継続信号Ｓｐｃに基づくものであるかを確実に認識することができる。
　すなわち、外部の制御装置が、ＩＧＢＴ１ｉに対する保護要因の種別を重要視する場合には、選択用信号ＳＥＬをハイレベルに設定しておくことにより、保護要因が生じたときに、その種別をアラーム信号ＡＬＭのパルス幅から認識することができる。
　逆に、外部の制御装置が、ＩＧＢＴ１ｉに対する保護要因が生じているか否かを重要視する場合には、選択用信号ＳＥＬをローレベルに設定しておくことにより、アラーム信号ＡＬＭがローレベルであるとき，何れかの保護要因が生じていると認識することができる。しかも、保護要因が継続しているか否かをアラーム信号ＡＬＭがローレベルであるかハイレベルであるかを判断するだけで、容易に判別することができる。
　さらには、外部の制御装置で、常時は、例えば選択用信号ＳＥＬをハイレベルとして、保護要因識別信号Ｓｐｄに基づくアラーム信号ＳＬＭを監視することにより、発生する保護要因の種別を判別する。そして、保護要因の種別を認識できたら、選択用信号ＳＥＬをローレベルに反転させて、保護要因の継続期間を確認することが可能となる。このため、選択用信号ＳＥＬをハイレベルとして、アラーム信号ＡＬＭによって例えば過電流保護要因を認識した後に、選択用信号ＳＥＬをローレベルとして、保護要因の継続期間を確認することにより、保護要因の継続期間が短い場合には、ＩＧＢＴ１ｉに一過性の過電流が流れているものと判断することができ、保護要因の継続期間が長い場合には、ＩＧＢＴ１ｉのコレクタ・エミッタ間に短絡を生じて過電流が流れているものと判断することができる。
　以上、本発明の一実施形態について説明してきたが、本発明はこれらに限定されずに種々の変更、改良を行うことができる。
　例えば、過電流検出回路３２、制御電圧検出回路３３及びチップ温度検出回路３４で検出した保護要因を検出したときに、ワンショット回路３５ａ、３５ｂ及び３５ｃで発生するパルス幅をＴ、２Ｔ及び４Ｔとする場合に限らず、識別可能な異なるパルス幅であれば、任意のパルス幅を設定することができる。また、各検出回路３２、３３及び３４のハイレベルのパルス幅を設定する場合に限らすローレベルのパルス幅を設定するようにしてもよい。
　また、上記実施形態では、保護要因検出回路として過電流検出回路３２、制御電圧検出回路３３及びチップ温度検出回路３４を設けた場合について説明したが、これらのうちの１つ又は２つを設けるようにしてもよい。
　さらに、上記実施形態では、アラーム信号ＡＬＭのローレベルで保護要因の識別や継続状態を判断する場合について説明したが、論理を反転させて、アラーム信号ＡＬＭのハイレベルで保護要因の識別も継続状態を判別するようにしてもよい。
　また、識別信号生成部３５に、１つの保護要因検出信号が入力されたときに、所定期間他の保護要因検出信号の入力を阻止する入力選択回路を設けるようにしてもよい。
　さらに、アラーム信号出力部４０に定電流回路４４を設けた場合について説明したが、これに限定されるものではなく、定電流回路４４に代えてプルアップ抵抗を適用するようにしてもよい。
　また、上記実施形態では、外部の制御装置から選択用信号ＳＥＬを入力するようにした場合について説明したが、これに限定されるものではない。すなわち、製品の仕様に応じてアラーム信号ＡＬＭを保護要因識別信号Ｓｐｄ又は保護要因継続信号Ｓｐｃに固定したい場合には、ドライバ回路３ｋ内で、信号選択部３７の第１アンドゲート３７ａ及び第２アンドゲート３７ｂに接続する選択用信号ＳＥＬを伝達する配線をハイレベル又はローレベルに固定するようにしてもよい。
　１…電力変換装置、２…インバータ、３Ｕ～３Ｚ…ドライバ回路、４…交流負荷、１１～１６…ＩＧＢＴ、１７…チップ、１８…電流センサ、１９…温度センサ、２１～２６…フリーホイールダイオード、ＵＡ…上アーム、ＬＡ…下アーム、３１…ゲート制御回路、３２…過電流検出回路、３３…制御電圧検出回路、３４…チップ温度検出回路、３５…識別信号生成部、３５ａ…第１ワンショット回路、３５ｂ…第２ワンショット回路、３５ｃ…第３ワンショット回路、３５ｄ…オアゲート、３６…継続信号生成部、３６ａ…オアゲート、３７…信号選択部、３７ａ…第１アンドゲート、３７ｂ…第２アンドゲート、３７ｃ…オアゲート、４０…アラーム信号出力部、４１…抵抗、４２…ＭＯＳＦＥＴ、４３…接続点、４４…定電流回路、Ｓｐｄ…保護要因識別信号、Ｓｐｃ…保護要因継続信号、Ｓｓｅ…内部選択信号、ＳＥＬ…選択用信号

Claims (6)

  1. 　電力変換装置を構成する半導体素子の保護動作に必要な保護要因の発生を検出し、保護要因発生信号を出力する複数の保護要因発生検出部と、
    　前記複数の保護要因発生検出部の何れかで保護要因発生信号が出力されたときに、当該複数の保護要因発生検出部毎に異なるパルス幅の保護要因識別信号を生成する識別信号生成部と、
    　前記保護要因発生検出部から保護要因発生信号が出力されている間保護要因継続信号を生成する継続信号生成部と、
    　前記保護要因識別信号及び前記保護要因継続信号の何れか１つを選択する信号選択部と、
    　該信号選択部で選択した選択信号をアラーム信号として出力するアラーム信号出力部とを備えたことを特徴とする半導体素子の駆動装置。
  2. 　前記識別信号生成部は、前記複数の保護要因検出部から出力される保護要因信号が個別に入力され、保護要因検出部毎に異なるパルス幅のパルスを生成する複数のワンショット回路と、前記複数のワンショット回路の出力信号が入力され前記保護要因識別信号として出力するオアゲートとで構成されていることを特徴とする請求項１に記載の半導体素子の駆動装置。
  3. 　前記継続信号生成部は、前記保護要因が発生して前記保護要因発生信号が通常状態から状態変化した場合に、前記保護要因継続信号を通常状態から状態変化させ、前記保護要因の終息時に前記保護要因発生信号が状態変化して通常状態に復帰したときに前記保護要因継続信号を通常状態に状態変化させることを特徴とする請求項１又は２に記載の半導体素子の駆動装置。
  4. 　前記信号選択部は、前記保護要因識別信号が一方の入力端子に入力される第１アンドゲートと、前記保護要因継続信号が一方の入力端子に入力される第２アンドゲートとを備え、前記第１アンドゲートは、選択用信号が他方の入力端子に入力され、前記第２アンドゲートは、前記選択用信号の反転信号が他方の入力端子に入力され、前記第１アンドゲート及び前記第２アンドゲートの出力信号がオアゲートを介して前記選択信号として前記アラーム信号出力部に出力されることを特徴とする請求項１から３の何れか１項に記載の半導体素子の駆動装置。
  5. 　前記アラーム信号出力部は、制御端子に前記信号選択部の選択信号が入力される半導体スイッチ素子を備え、前記半導体スイッチ素子の高電位側端子及び低電位側端子の何れかに接続された出力端子からアラーム信号を出力することを特徴とする請求項１から４の何れか１項に記載の半導体素子の駆動装置。
  6. 　前記半導体スイッチ素子は、ドレインが定電流回路及びプルアップ抵抗の何れか一方を介して直流電源端子に接続され、ソースが接地に接続され、ゲートが前記信号選択部に接続されたＮチャネルＭＯＳＦＥＴで構成され、ドレインと定電流回路及びプルアップ抵抗の何れか一方との接続点に出力端子が接続されていることを特徴とする請求項５に記載の半導体素子の駆動装置。
PCT/JP2017/026556 2016-09-02 2017-07-21 半導体素子の駆動装置 Ceased WO2018042939A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780014004.7A CN109005673B (zh) 2016-09-02 2017-07-21 半导体元件的驱动装置
DE112017000684.8T DE112017000684T5 (de) 2016-09-02 2017-07-21 Halbleitervorrichtungsansteuervorrichtung
JP2018537020A JP6569816B2 (ja) 2016-09-02 2017-07-21 半導体素子の駆動装置
US16/115,036 US10432080B2 (en) 2016-09-02 2018-08-28 Driving device of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016172254 2016-09-02
JP2016-172254 2016-09-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/115,036 Continuation US10432080B2 (en) 2016-09-02 2018-08-28 Driving device of semiconductor device

Publications (1)

Publication Number Publication Date
WO2018042939A1 true WO2018042939A1 (ja) 2018-03-08

Family

ID=61300455

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/026556 Ceased WO2018042939A1 (ja) 2016-09-02 2017-07-21 半導体素子の駆動装置

Country Status (5)

Country Link
US (1) US10432080B2 (ja)
JP (1) JP6569816B2 (ja)
CN (1) CN109005673B (ja)
DE (1) DE112017000684T5 (ja)
WO (1) WO2018042939A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391806A (zh) * 2018-04-23 2019-10-29 三菱电机株式会社 半导体元件的驱动装置
CN111313731A (zh) * 2018-12-12 2020-06-19 三菱电机株式会社 智能功率模块
JP2021191208A (ja) * 2020-06-04 2021-12-13 富士電機株式会社 半導体装置
JP2023125722A (ja) * 2022-02-28 2023-09-07 富士電機株式会社 半導体装置
DE102023108232A1 (de) 2022-04-26 2023-10-26 Fuji Electric Co., Ltd. Halbleitervorrichtung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7163486B2 (ja) * 2019-04-17 2022-10-31 日立Astemo株式会社 負荷駆動装置
JP7251351B2 (ja) * 2019-06-24 2023-04-04 富士電機株式会社 ゲート駆動装置及び電力変換装置
JP2022121034A (ja) * 2021-02-08 2022-08-19 富士電機株式会社 電力変換装置
US11881857B2 (en) * 2021-07-09 2024-01-23 Semiconductor Components Industries, Llc Gate driver with temperature monitoring features
CN116711204A (zh) * 2021-07-12 2023-09-05 富士电机株式会社 控制装置以及开关装置
JP2023110947A (ja) * 2022-01-31 2023-08-10 日清紡マイクロデバイス株式会社 半導体スイッチング素子駆動回路
CN116780887B (zh) * 2023-08-16 2023-11-07 广东汇芯半导体有限公司 一种具有驱动电阻选择功能的智能功率模块
US20250309886A1 (en) * 2024-03-27 2025-10-02 Monolithic Power Systems, Inc. Gate driving unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012143125A (ja) * 2010-12-14 2012-07-26 Fuji Electric Co Ltd 半導体素子の駆動装置
JP2013258858A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体素子の駆動装置
JP2014103820A (ja) * 2012-11-22 2014-06-05 Fuji Electric Co Ltd 半導体素子の駆動装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635988B2 (ja) * 1999-05-27 2005-04-06 富士電機デバイステクノロジー株式会社 半導体装置
JP2003347909A (ja) 2002-05-23 2003-12-05 Konica Minolta Holdings Inc 半導体パッケージ及び半導体パッケージの端子の共有化方法
JP5360002B2 (ja) * 2010-06-28 2013-12-04 富士電機株式会社 半導体素子の駆動装置
JP5638043B2 (ja) * 2012-09-07 2014-12-10 ファナック株式会社 アラームレベル設定部を有するモータ駆動装置
JP6201296B2 (ja) * 2012-11-06 2017-09-27 富士電機株式会社 電力変換装置の制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012143125A (ja) * 2010-12-14 2012-07-26 Fuji Electric Co Ltd 半導体素子の駆動装置
JP2013258858A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体素子の駆動装置
JP2014103820A (ja) * 2012-11-22 2014-06-05 Fuji Electric Co Ltd 半導体素子の駆動装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391806A (zh) * 2018-04-23 2019-10-29 三菱电机株式会社 半导体元件的驱动装置
CN110391806B (zh) * 2018-04-23 2023-06-20 三菱电机株式会社 半导体元件的驱动装置
CN111313731A (zh) * 2018-12-12 2020-06-19 三菱电机株式会社 智能功率模块
CN111313731B (zh) * 2018-12-12 2023-10-24 三菱电机株式会社 智能功率模块
JP2021191208A (ja) * 2020-06-04 2021-12-13 富士電機株式会社 半導体装置
JP7491066B2 (ja) 2020-06-04 2024-05-28 富士電機株式会社 半導体装置
JP2023125722A (ja) * 2022-02-28 2023-09-07 富士電機株式会社 半導体装置
US12046993B2 (en) 2022-02-28 2024-07-23 Fuji Electric Co., Ltd. Semiconductor device
DE102023108232A1 (de) 2022-04-26 2023-10-26 Fuji Electric Co., Ltd. Halbleitervorrichtung
US12107569B2 (en) 2022-04-26 2024-10-01 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20180367023A1 (en) 2018-12-20
DE112017000684T5 (de) 2019-06-06
CN109005673A (zh) 2018-12-14
US10432080B2 (en) 2019-10-01
JP6569816B2 (ja) 2019-09-04
CN109005673B (zh) 2020-09-08
JPWO2018042939A1 (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
JP6569816B2 (ja) 半導体素子の駆動装置
JP6468399B2 (ja) 半導体素子の駆動装置
JP5360002B2 (ja) 半導体素子の駆動装置
US9667061B2 (en) Semiconductor element drive device
JP6965537B2 (ja) 半導体素子の駆動装置
JP5724730B2 (ja) 半導体素子の駆動装置
US10374593B2 (en) Semiconductor device
EP2696493B1 (en) Power converter controller
EP2887546B1 (en) Monitoring method and device for power semiconductor switch
JP6201296B2 (ja) 電力変換装置の制御装置
JP5397571B2 (ja) 制御装置
US10804891B2 (en) Driving device
JP7038647B2 (ja) インテリジェントパワーモジュール
JP2007259533A (ja) 半導体素子の保護回路
CN102570401B (zh) 半导体元件驱动设备

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018537020

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17845949

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17845949

Country of ref document: EP

Kind code of ref document: A1