WO2018041641A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2018041641A1
WO2018041641A1 PCT/EP2017/070853 EP2017070853W WO2018041641A1 WO 2018041641 A1 WO2018041641 A1 WO 2018041641A1 EP 2017070853 W EP2017070853 W EP 2017070853W WO 2018041641 A1 WO2018041641 A1 WO 2018041641A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer sequence
semiconductor layer
optoelectronic semiconductor
producing
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/070853
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Christine RAFAEL
Anna Kasprzak-Zablocka
Christian LEIRER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2018041641A1 publication Critical patent/WO2018041641A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil

Definitions

  • the invention relates to a method for producing an optoelectronic semiconductor device and a
  • the invention has for its object to provide a method for producing an optoelectronic semiconductor device and an optoelectronic semiconductor device, which is characterized by an improved protection of the component
  • Semiconductor device comprises in a method step A) providing a growth substrate having a semiconductor layer sequence arranged thereon, which is suitable for the emission of light, wherein the semiconductor layer sequence comprises at least one separation trench which at least partially through the semiconductor layer sequence of a side facing away from the growth substrate
  • the method comprises in another
  • the semiconductor layer sequence advantageously forms a region on the growth substrate which acts as a single and advantageously continuous light-emitting surface
  • the semiconductor layer sequence can be advantageous
  • the semiconductor layer sequence includes, for example
  • Semiconductor layer sequence advantageously an active zone, which is suitable for the emission of radiation.
  • the active zone may be formed, for example, as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material, in particular on an arsenide, nitride or phosphide compound semiconductor material.
  • a III-V compound semiconductor material in particular on an arsenide, nitride or phosphide compound semiconductor material.
  • III-V compound semiconductor material does not necessarily have a
  • Semiconductor layer sequence has interruptions in the form of at least one Trenngrabens on.
  • the one separating trench or the plurality of separating trenches extend, for example, through at least 70% of the thickness of the semiconductor layer sequence.
  • at least the active zone is severed by the separation trench. It is also possible that the dividing trenches completely through the
  • the growth substrate is advantageously exposed by the semiconductor layer sequence.
  • the dividing trenches extend completely through the
  • the separation trenches advantageously have the smallest possible width, for example at least 5 ⁇ m, advantageously at least 10 ⁇ m, and preferably at least 20 ⁇ m.
  • Double the penetration depth of the radiation into the paint structure preferably ten times the penetration depth of the radiation into the paint structure.
  • Semiconductor layer sequence to the growth substrate vertical side walls or obliquely shaped side walls, which are formed, for example, as a mesa edge in the semiconductor layer sequence having.
  • Semiconductor layer sequence is structured in the further course of the process in several separated light-emitting surfaces, the semiconductor layer sequence can be separated in the further course of the method advantageously along the separation trenches.
  • the resist structure in the separation trench is advantageously arranged such that the height of the resist structure advantageously exceeds the height of the semiconductor layer sequence measured in a direction away from the growth substrate or at least reaches the same height. Penetrates the Divide the semiconductor layer sequence completely, so the resist structure may be advantageous after arranging in the separation trench with the growth substrate in contact.
  • the paint structure is advantageously arranged in the separation trench that the
  • the resist structure or a plurality of resist structures are wider than the respective separation trench, so that the resist structure also extends to the semiconductor layer sequence.
  • the paint structure is advantageously not transparent, in particular not transparent to UV light.
  • the paint structure can be advantageous as already finished and mechanically strong paint structure in
  • Trenngraben be arranged or produced only in the separation trench.
  • the lacquer structure can also be produced directly in the separation trench by means of nanoprime lithography (nanoimprint).
  • the method comprises arranging a potting on the side of the semiconductor layer sequence facing away from the growth substrate such that the potting is laterally in contact with at least part of the paint structure.
  • Paint structure can only on the side surfaces at least
  • the potting is advantageous electrically insulating
  • Production of the optoelectronic semiconductor device rotates the separation trench at least a portion of
  • the separating trench rotates around a plurality of regions and separates the regions from one another in each case.
  • the dividing trench or the plurality of separating trenches can advantageously have a coherent structure, for example, a top view of the semiconductor layer sequence
  • the separation trenches can be straight and perpendicular to other separation trenches.
  • the separation trenches do not necessarily form a grid. If, in method step C), advantageously, a region of the semiconductor layer sequence within a closed path of the separation trenches is provided with a potting, and the lacquer structures are also advantageously located in the pores
  • the lacquer structure is pronounced in a lattice shape and arranged as a finished lattice in the separation trench, wherein the separation trench likewise has a lattice shape which in plan view coincides with the lattice shape of the lacquer structure.
  • Paint structure can be used by a transfer process directly into the shape of the resist structure matching the shape of the separation trench. It is possible that the
  • Paint structure the dividing trench within a
  • Divider trench differs from the dimension of the paint structure, in particular wider and deeper.
  • the resist structure can be separated from the semiconductor device, for example by means of
  • Lithography are produced.
  • the separation trench has a grid shape and the resist structure is formed along the grid shape of the separation trench so that the finished resist structure also comprises a grid shape.
  • the resist structure can advantageously also be produced directly in the dividing trench.
  • the preparation of the resist structure can advantageously nanoprinting or
  • the finished lacquer structure follows the shape of the separation trenches,
  • Regions of the semiconductor layer sequence are separated by the separation trenches, so can by the separation of the semiconductor layer sequence along the closed path of the resist structures, the plurality of areas to
  • the paint structure forms after separation at least partially an outer wall of the
  • the semiconductor layer sequence with the separation trenches may advantageously be in the wafer composite
  • the paint structure forms a cavity in which the
  • the cavity is advantageously formed by a lacquer structure which describes a closed path in plan view.
  • the resist structure advantageously has a greater height at each point than the enclosed region of the semiconductor layer sequence. In other words, the resist structure advantageously projects beyond the semiconductor layer sequence in a direction away from the substrate
  • the encapsulation fills the cavity at least partially.
  • the encapsulation can advantageously terminate flush with the surface of the resist structure facing away from the growth substrate, project beyond it, or protrude below it
  • a compact semiconductor device which comprises a molded cavity and on the outer sides of the cavity, in particular of the semiconductor device, comprises side walls, at least partially from the
  • metal contacts are applied prior to method step C) on the
  • the metal contacts may also be advantageous on other contact structures, such as interconnects,
  • Metallizations, wirings or the like which are arranged on the semiconductor layer sequence, are arranged or connected to these.
  • Paint structure removed so that the metal contacts, the potting and / or the paint structure together a flat
  • a growth substrate is turned away.
  • a planar surface on a side facing away from the emission side of the semiconductor device can be generated, for example, by advantageously removing all elements extending from the semiconductor layer sequence in a direction away from it by removal processes Be brought height.
  • removal processes Be brought height for example, the
  • Paint structure are removed, if the metal contacts after arranging on the semiconductor layer sequence and the potting vertically project over the paint structure. In other words, close in the finished semiconductor device the
  • the growth substrate is removed after method step C).
  • a free emission side of the semiconductor layer sequence comprising no further structures, such as metal contacts or other electrical conductor, and thus occur no absorption ⁇ or shadowing effects on the emission side.
  • Embodiment of the semiconductor device is possible, which is advantageously thinner than an embodiment with a growth substrate.
  • the growth substrate can be detached, for example, by means of laser lift-off.
  • Production of the optoelectronic semiconductor device is a converter element on a radiation side of
  • the converter element comprises at least one
  • Matrix material is arranged, through which of the
  • Radiation side radiated radiation in their wavelength can be changed. Furthermore, it is also possible that further components, such as scattering particles, in the
  • the resist structure for UV radiation becomes reflective or
  • the resist structure advantageously prevents penetration of UV radiation into the semiconductor component, in particular into the encapsulation, or significantly reduces the penetration. Irradiation with UV radiation in particular potting is exposed to an increased aging and decay process, whereby the casting over time become brittle and its color appearance can be changed. In order to advantageously avoid this process or at least to significantly reduce it, the UV radiation, which from the environment laterally on the
  • Semiconductor component impinges, reflects and / or absorbs. To provide adequate reflection and / or absorption
  • the resist structure must have a sufficient thickness to a sufficient
  • the resist structure comprises TiO 2 or soot particles.
  • Protective varnish act for UV radiation, which fulfills predetermined properties regarding the color appearance and size and shape and also protects the component against the penetration of UV radiation.
  • a radiation-reflecting layer is arranged between the semiconductor layer sequence and the encapsulation, which forms the Completely covers the semiconductor layer sequence in the direction of the potting.
  • the radiation-reflecting layer may be metallic, for example.
  • the radiation-reflecting layer can advantageously also comprise a metal and a dielectric material and be formed in the form of a layer sequence.
  • the radiation-reflecting layer may also comprise only one dielectric material and / or be formed as an at least partially absorbing layer.
  • the radiation-reflecting layer may advantageously have a
  • the dielectric layers may have different layer thicknesses and / or different refractive indices.
  • the layer stack is formed as a dielectric mirror, for example in the form of a DBR mirror (English: distributed bragg reflector).
  • the layer stack has two, three or more dielectric layers.
  • Radiation-reflecting layer covers the
  • Radiation-reflecting layer are exposed, after which the potting is covered in this area of the radiation-reflecting layer, since the ablation of the growth substrate this removed up to the radiation-reflecting layer but the latter remains. Subsequently, a converter element on a radiating side of the
  • the converter element may advantageously extend to the area in which the
  • Radiation-reflecting layer in contact, whereby an impact of radiation, in particular UV radiation from the converter element, can be prevented or significantly reduced to the potting in this area.
  • the optoelectronic semiconductor device comprises a
  • a semiconductor layer sequence which is suitable for generating radiation and which comprises a radiation side.
  • the optoelectronic semiconductor component comprises a potting, in which the semiconductor layer sequence is embedded, wherein the emission side of the
  • Semiconductor layer sequence is free of encapsulation.
  • Optoelectronic semiconductor device comprises a
  • Paint structure which completely surrounds the semiconductor layer sequence all around and forms a closed path in plan view. According to at least one embodiment of the optoelectronic semiconductor component, the paint structure closes the
  • Optoelectronic semiconductor device laterally on all sides to the outside, so that the encapsulation is laterally completely surrounded by the paint structure.
  • Figures 1, 2a, 3, 4, 5, 6a, 6b and 7 show the optoelectronic semiconductor device during and after a manufacturing process in a schematic side view.
  • FIG. 2b shows an arrangement of the paint structure in the separation trenches in a schematic plan view.
  • FIG. 1 shows in a schematic side view a partial section of a growth substrate 2 which is provided in a method step A) and on which a semiconductor layer sequence 10 is arranged.
  • Semiconductor layer sequence 10 for example, epitaxially grown on the growth substrate 2 and includes
  • Semiconductor layer sequence advantageously an active zone, which is suitable for the emission of radiation, which is advantageous blue.
  • the semiconductor layer sequence 10 comprises separation trenches 3, which extend from one side of the semiconductor layer sequence 10, which faces away from the growth substrate 2, in the direction of the semiconductor layer sequence 10
  • the isolation trenches do not completely penetrate the semiconductor layer sequence 10, but full penetration is also possible.
  • the area of the separation trenches 3 is advantageously a mesa structure in the
  • the mesa structure may include an oblique edge as an inner wall of the separation trench 3.
  • the separating trenches 3 advantageously circumnavigate a plurality of regions 10b the semiconductor layer sequence 10.
  • resist structures 4 are arranged, which advantageously laterally surround the regions 10b of the semiconductor layer sequence 10 and form a plurality of cavities 4a, in each of which a region 10b of the semiconductor layer sequence 10 is located.
  • On the growth substrate 2 side facing away from the semiconductor layer sequence 10 are advantageous
  • the metal contacts 7 may have a height of at least 1 ⁇ m, at least 5 ⁇ m or at least 10 ⁇ m in a direction away from the semiconductor layer sequence 10.
  • the height of the metal contacts 7 in a direction away from the semiconductor layer sequence 10 may, for example, also be at least 50 ⁇ m and at most 150 ⁇ m,
  • FIG. 2 a shows a schematic side view similar to FIG. 1, wherein in a method step C) a potting 6 is arranged on the side 10 a of the semiconductor layer sequence 10 facing away from the growth substrate 2, so that the potting compound 6
  • Potting 6 with side surfaces of the resist structure 4 is in contact and the cavity 4a fills and the resist structure 4 and advantageously the metal contacts 7 in a direction perpendicular to the semiconductor layer sequence 10 projects beyond and the
  • Paint structures 4 and the metal contacts 7 advantageous
  • the potting 6 advantageously comprises an epoxide and covers the semiconductor layer sequence 10 on the the growth substrate 2 side facing away from 10a advantageous completely.
  • the potting is advantageous in direct contact with the paint structure.
  • the potting is advantageously formed electrically insulating.
  • the potting may be advantageous after casting the cavity 4a
  • a radiation-reflecting layer (not shown) to be arranged between the semiconductor layer sequence 10 and the encapsulation 6, in particular also within the isolation trenches 3.
  • the radiation-reflecting layer can be metallic and / or dielectric, for example.
  • the radiation-reflecting layer covers the
  • FIG. 2b shows, in a schematic top view, a lattice shape of the lacquer structure 4, wherein the lattice shape of the lacquer structure 4 coincides with the lattice shape of the separation troughs in such a way that the lattice shape of the lacquer structure 4 extends into the lacquer structure 4
  • Grid shape of the separation trenches can be advantageously fitted.
  • a finished lattice shape of the paint structure 4 can be used by a transfer process directly into the shape of the paint structure suitable for the separation trenches. It is possible that the lacquer structure exactly fills the separation trench within a manufacturing tolerance, or that the separation trench of the dimension of Paint structure deviates, in particular wider and deeper.
  • the paint structure may be separate from the semiconductor device
  • the individual grid rectangles of the grid shape each circumscribe at least one area 10b of the semiconductor layer sequence.
  • Dividing trenches are produced. For the production of
  • Lacquer structure 4 may advantageously be applied to nanoimprinting or lithography process.
  • the finished grid shape of the paint structure 4 follows the shape of the
  • Dividing trench are arranged.
  • FIG. 3 shows a schematic side view of the optoelectronic semiconductor component 1 similar to FIGS. 1 and 2 a during a production method, wherein after step C) the growth substrate is removed from the
  • Semiconductor layer sequence 10 is completely removed in the areas of the separation trenches 3, wherein in this area, the radiation-reflecting layer 9 has been exposed, after which in this area the potting 6 of the
  • radiation-reflecting layer 9 covers the potting 6 advantageously in each area between the emission side 12 of the semiconductor layer sequence 10 and the resist structure 4. Since the potting 6 advantageously has self-supporting properties, the optoelectronic semiconductor device 1 with the encapsulated by the potting resist structures, the
  • Another carrier such as the growth substrate, is used for the optoelectronic Semiconductor component 1 subsequently no longer required as a carrier.
  • the growth substrate can advantageously be removed from all regions 10b of the semiconductor layer sequence 10 at the same time, for example by means of laser lift-off.
  • FIG. 4 shows a schematic side view of the optoelectronic semiconductor component 1 according to FIG. 3, wherein in a further method step a converter element 8 has been arranged on the emission side 12 of the semiconductor layer sequence 10.
  • the radiating side 12 faces away from the potting 6.
  • the converter element 8 also extends to the area of the encapsulation 6, which leads to the
  • Trenngraben 3 belongs and in which the
  • the converter element may, for example, be in direct contact with the radiation-reflecting layer, whereby an impact of radiation, in particular of UV radiation, on the potting 6 in this area can be prevented or significantly reduced.
  • the converter element 8 is applied, for example, in a method step over a plurality of regions 10b of the semiconductor layer sequence 10 as well as over the resist structures 4 and the encapsulation 6.
  • Potting 6 are removed to the height of the paint structure 4, if the metal contacts 7 after arranging on the
  • Paint structure 4 the metal contacts 7 and / or the potting 6 can be done for example by means of grinding.
  • FIG. 5 shows a schematic side view of the optoelectronic semiconductor component 1 according to FIG. 4, wherein in a method step a singulation of the arrangement of potting 6, semiconductor layer sequence 10 and
  • Semiconductor devices 1 takes place.
  • the singulation takes place along singulation lines V, for example by means of
  • Radiating side 12 and advantageously extend centrally through the paint structure 4. Furthermore, the separating lines V extend straight through the paint structure 4 and on it
  • Paint structures 4 advantageously an entire lattice shape of
  • FIG. 6a shows a schematic side view of a growth substrate 2 similar to FIG. 1, with a
  • Semiconductor layer sequence 10 are advantageously interconnects, Metallizations, wiring or the like arranged, which is denoted in Figure 6a by the reference numeral L.
  • Paint structures 4 are arranged, which advantageously laterally surround the regions 10b of the semiconductor layer sequence 10.
  • Paint structures 4 are arranged, which advantageously laterally surround the regions 10b of the semiconductor layer sequence 10.
  • FIG. 6b shows a schematic side view similar to FIG. 5, wherein from the arrangement from FIG. 6a with the lacquer structures 4, which are wider than the separating trenches 3, according to the method for producing an optoelectronic semiconductor component, a casting 6 on the
  • Semiconductor layer sequence 10 has been arranged, and a
  • Converter element 8 has been arranged on the semiconductor layer sequence 10. There was a separation into a plurality of optoelectronic semiconductor components, wherein, in contrast to FIG. 5, in FIG. 6b the lacquer structures 4 extend beyond the separating trenches to the regions 10b of FIG.
  • Radiation-reflecting layer from FIG. 3 can advantageously be located, inter alia, in region 10b between the semiconductor layer sequence 10 and the lacquer structure 4 present in each case in this region.
  • FIG. 7 shows a schematic side view similar to FIGS. 1 and 6a, with the difference that in FIG. 7 the resist structures 4 extend beyond the width of the dividing trenches 3 onto the semiconductor layer sequence 10 and also to further structures such as conductor tracks,
  • Metallizations or wirings indicated in Figure 7 by the reference numeral L, extend.
  • the invention is not limited by the description based on the embodiments of these. Rather, the invention includes every new feature and every combination of features, which in particular includes any combination of features i the claims, even if this feature or this combination itself is not explicitly in the

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben, wobei in einem Verfahrensschritt A) ein Bereitstellen eines Aufwachssubstrats (2) mit einer darauf angeordneten Halbleiterschichtenfolge (10) erfolgt, welche zur Emission von Licht geeignet ist, wobei die Halbleiterschichtenfolge (10) zumindest einen Trenngraben (3) umfasst, welcher sich zumindest teilweise durch die Halbleiterschichtenfolge (10) von einer dem Aufwachssubstrat (2) abgewandten Seite (10a) der Halbleiterschichtenfolge (10) in Richtung des Aufwachssubstrats (2) erstreckt. In einem Verfahrensschritt B) erfolgt ein Anordnen einer Lackstruktur (4) im Trenngraben (3). In einem Verfahrensschritt C) erfolgt ein Anordnen eines Vergusses (6) auf der dem Aufwachssubstrat (2) abgewandten Seite (10a) der Halbleiterschichtenfolge (10), so dass der Verguss (6) mit zumindest einem Teil der Lackstruktur (4) seitlich in Kontakt ist.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils und optoelektronisches Halbleiterbauteil
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und ein
optoelektronisches Halbleiterbauteil . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2016 116 460.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie ein optoelektronisches Halbleiterbauteil anzugeben, welches sich durch einen verbesserten Schutz des Bauteils vor
Strahlung auszeichnet. Diese Aufgaben werden durch ein Erzeugnis und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind
Gegenstand der abhängigen Ansprüche. Das Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils umfasst in einem Verfahrensschritt A) ein Bereitstellen eines Aufwachssubstrats mit einer darauf angeordneten Halbleiterschichtenfolge, welche zur Emission von Licht geeignet ist, wobei die Halbleiterschichtenfolge zumindest einen Trenngraben umfasst, welcher sich zumindest teilweise durch die Halbleiterschichtenfolge von einer dem Aufwachssubstrat abgewandten Seite der
Halbleiterschichtenfolge in Richtung des Aufwachssubstrats erstreckt. Das Verfahren umfasst in einem weiteren
Verfahrensschritt B) ein Anordnen einer Lackstruktur im
Trenngraben . Die Halbleiterschichtenfolge bildet vorteilhaft einen Bereich auf dem Aufwachssubstrat , welcher als eine einzige und vorteilhaft durchgehende Licht abstrahlende Fläche
ausgebildet werden kann oder in mehrere voneinander
separierte Licht abstrahlende Flächen strukturiert werden kann. Die Halbleiterschichtenfolge kann vorteilhaft
epitaktisch auf dem Aufwachssubstrat aufgewachsen werden, wobei allerdings auch andere Prozesse zum Aufbringen der Halbleiterschichtenfolge auf das Aufwachssubstrat möglich sind.
Die Halbleiterschichtenfolge umfasst beispielsweise
Halbleiterschichten eines ersten Leitungstyps und eines zweiten Leitungstyps. Weiterhin umfasst die
Halbleiterschichtenfolge vorteilhaft eine aktive Zone, welche zur Emission von Strahlung geeignet ist. Die von der
Halbleiterschichtenfolge emittierte Strahlung ist vorteilhaft blau. Die aktive Zone kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein.
Die Halbleiterschichtenfolge basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid- Verbindungshalbleitermaterial. Beispielsweise kann die
Halbleiterschichtenfolge InxAlyGai-x-yN, InxAlyGai-x-yP oder InxAlyGai-x-yAs , jeweils mit O ^ x ^ l, O ^ y ^ l und
x + y < 1, enthalten. Dabei muss das III-V- Verbindungshalbleitermaterial nicht zwingend eine
mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere
Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im
wesentlichen nicht ändern.
Die dem Aufwachssubstrat abgewandte Seite der
Halbleiterschichtenfolge weist Unterbrechungen in Form des zumindest einen Trenngrabens auf. Der eine Trenngraben oder die Vielzahl der Trenngräben erstrecken sich beispielsweise durch zumindest 70 % der Dicke der Halbleiterschichtenfolge. In einer vorteilhaften Ausführung wird zumindest die aktive Zone vom Trenngraben durchtrennt. Es ist auch möglich, dass sich die Trenngräben vollständig durch die
Halbleiterschichtenfolge hindurch erstrecken, so dass
innerhalb der Trenngräben das Aufwachssubstrat vorteilhaft von der Halbleiterschichtenfolge freigelegt ist. Erstrecken sich die Trenngräben vollständig durch die
Halbleiterschichtenfolge hindurch kann vorteilhaft ein
Austreten von blauem Licht am Chiprand vermieden oder
signifikant unterdrückt werden, wenn kein Aufwachssubstrat mehr vorhanden ist.
Die Trenngräben weisen vorteilhaft eine möglichst geringe Breite auf, beispielsweise zumindest 5 ym, vorteilhaft mindestens 10 ym, und bevorzugt mindestens 20 ym. Eine
Mindestbreite der Lackstruktur beträgt vorteilhaft das
Doppelte der Eindringtiefe der Strahlung in die Lackstruktur, bevorzugt das Zehnfache der Eindringtiefe der Strahlung in die Lackstruktur. Hierbei können die Trenngräben in der
Halbleiterschichtenfolge zum Aufwachssubstrat senkrechte Seitenwände oder schräg ausgeprägte Seitenwände, welche beispielsweise als Mesa-Kante in der Halbleiterschichtenfolge ausgebildet werden, aufweisen. Für den Fall, dass die
Halbleiterschichtenfolge im weiteren Verfahrensverlauf in mehrere separierte Licht abstrahlende Flächen strukturiert wird, kann die Halbleiterschichtenfolge in weiteren Verlauf des Verfahrens vorteilhaft entlang der Trenngräben vereinzelt werden .
Im Verfahrensschritt B) wird die Lackstruktur im Trenngraben vorteilhaft so angeordnet, dass die Höhe der Lackstruktur vorteilhaft die Höhe der Halbleiterschichtenfolge gemessen in einer Richtung weg vom Aufwachssubstrat übersteigt oder zumindest die gleiche Höhe erreicht. Durchdringt der Trenngraben die Halbleiterschichtenfolge vollständig, so kann die Lackstruktur vorteilhaft nach dem Anordnen im Trenngraben mit dem Aufwachssubstrat in Kontakt sein. Die Lackstruktur wird vorteilhaft so im Trenngraben angeordnet, dass die
Seitenwände der Halbleiterschichtenfolge im Trenngraben zumindest teilweise frei von der Lackstruktur bleiben.
Alternativ dazu ist es auch möglich, dass die Lackstruktur oder eine Mehrzahl von Lackstrukturen breiter sind als der jeweilige Trenngraben, so dass sich die Lackstruktur auch auf die Halbleiterschichtenfolge erstreckt. Die Lackstruktur ist vorteilhaft nicht transparent, insbesondere nich transparent für UV-Licht. Die Lackstruktur kann vorteilhaft als bereits fertiggestellte und mechanisch feste Lackstruktur im
Trenngraben angeordnet werden oder auch erst im Trenngraben hergestellt werden.
Gemäß einer Ausführungsform des Verfahrens kann die
Lackstruktur vorteilhaft mittels eines Lithographieverfahrens unter Verwendung von Masken im oder am Trenngraben
hergestellt werden. Die Masken können danach wieder entfernt werden. Beispielsweise kann die Lackstruktur auch mittels Nanoprägelithographie (Nanoimprint ) direkt im Trenngraben hergestellt werden. Das Verfahren umfasst in einem weiteren Verfahrensschritt C) ein Anordnen eines Vergusses auf der dem Aufwachssubstrat abgewandten Seite der Halbleiterschichtenfolge, so dass der Verguss mit zumindest einem Teil der Lackstruktur seitlich in Kontakt ist.
Der Verguss umfasst vorteilhaft ein Epoxid und deckt die Halbleiterschichtenfolge auf der dem Aufwachssubstrat
abgewandten Seite vorteilhaft vollständig ab. Die
Lackstruktur kann nur an den Seitenflächen zumindest
teilweise vom Verguss bedeckt werden oder an allen Seiten, welche nicht dem Aufwachssubstrat zugewandt sind bedeckt und/oder vom Verguss eingebettet werden. Hierbei ist der Verguss vorteilhaft in direktem Kontakt mit der Lackstruktur. Der Verguss ist vorteilhaft elektrisch isolierend
ausgebildet . Gemäß zumindest einer Ausführungsform des Verfahrens zur
Herstellung des optoelektronischen Halbleiterbauteils umläuft der Trenngraben zumindest einen Bereich der
Halbleiterschichtenfolge vollständig ringsum und bildet in Draufsicht eine geschlossene Bahn.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils umläuft der Trenngraben mehrere Bereiche und trennt die Bereiche jeweils voneinander.
Der Trenngraben oder die Vielzahl von Trenngräben können vorteilhaft in Draufsicht auf die Halbleiterschichtenfolge eine zusammenhängende Struktur, beispielsweise eine
Gitterstruktur bilden, wobei sich zwischen den Trenngräben jeweils zumindest ein Bereich der Halbleiterschichtenfolge befindet. Die Trenngräben können geradlinig und senkrecht zu anderen Trenngräben verlaufen. Eine geschlossene Bahn
beschreibt in Draufsicht beispielsweise ein Rechteck,
allerdings sind auch andere geschlossene Bahnen möglich, wobei die Trenngräben nicht notwendigerweise ein Gitter bilden. Wird im Verfahrensschritt C) vorteilhaft ein Bereich der Halbleiterschichtenfolge innerhalb einer geschlossenen Bahn der Trenngräben mit einem Verguss versehen, und befinden sich vorteilhaft die Lackstrukturen ebenfalls in den
Trenngräben, so dass diese in Draufsicht eine geschlossene
Bahn bilden, so kann ein Bauteil hergestellt werden, welches durch die Lackstrukturen nach außen abgegrenzt wird. Es ist vorteilhaft möglich das Halbleiterbauteil entlang der
Lackstrukturen zu einem eigenen Halbleiterbauteil zu
vereinzeln. Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils wird die Lackstruktur in einer Gitterform ausgeprägt und als fertiggestelltes Gitter im Trenngraben angeordnet, wobei der Trenngraben ebenfalls eine Gitterform aufweist, welche sich in Draufsicht mit der Gitterform der Lackstruktur deckt.
Mit anderen Worten kann eine fertige Gitterform der
Lackstruktur durch ein Übertragungsverfahren direkt in die zur Form der Lackstruktur passenden Form des Trenngraben eingesetzt werden. Hierbei ist es möglich, dass die
Lackstruktur den Trenngraben innerhalb einer
Herstellungstoleranz exakt ausfüllt, oder dass der
Trenngraben von der Dimension der Lackstruktur abweicht, insbesondere breiter und tiefer ist. Die Lackstruktur kann separat vom Halbleiterbauteil beispielsweise mittels
Lithographie hergestellt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils weist der Trenngraben eine Gitterform auf und die Lackstruktur wird entlang der Gitterform des Trenngrabens ausgebildet, so dass die fertiggestellte Lackstruktur ebenfalls eine Gitterform umfasst .
Die Lackstruktur kann mit anderen Worten vorteilhaft auch direkt im Trenngraben hergestellt werden. Zur Herstellung der Lackstruktur können vorteilhaft Nanoprägeverfahren oder
Lithographieverfahren angewandt werden. Die fertiggestellte Lackstruktur folgt dabei der Form der Trenngräben,
insbesondere einer Gitterform. Alternativ zur Gitterform ist das Verfahren zur Herstellung der Lackstruktur in den
Trenngräben für jeden beliebigen Verlauf der Trenngräben möglich .
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils erfolgt nach dem Verfahrensschritt C) eine Vereinzelung durch die Lackstruktur hindurch in mehrere optoelektronische
Halbleiterbauteile . Weist der Trenngraben und die Lackstruktur in Draufsicht eine geschlossene Bahn mit mehreren voneinander separierten
Bereichen der Halbleiterschichtenfolge auf, wobei die
Bereiche der Halbleiterschichtenfolge durch die Trenngräben voneinander separiert werden, so können durch das Vereinzeln der Halbleiterschichtenfolge entlang der geschlossenen Bahn der Lackstrukturen die Vielzahl von Bereichen zu
eigenständigen Halbleiterbauteilen gefertigt werden. Die Vereinzelung verläuft vorteilhaft durch die Lackstrukturen und longitudinal entlang dieser, so dass die geschlossene Bahn der Lackstruktur genau die Außenform des vereinzelten
Halbleiterbauteils vorgibt. Die Lackstruktur bildet nach dem Vereinzeln zumindest bereichsweise eine Außenwand des
vereinzelten Halbleiterbauteils. Die Halbleiterschichtenfolge mit den Trenngräben kann vorteilhaft im Waferverbund
bereitgestellt werden, wobei das Anordnen von Lackstrukturen und das Vereinzeln der Halbleiterbauteile vorteilhaft auch im Waferverbund erfolgt. Es ist weiterhin möglich, dass der Verguss die Lackstruktur an einer der
Halbleiterschichtenfolge abgewandten Seite zumindest
teilweise bedeckt und das Vereinzeln in diesem Bereich auch durch den Verguss und durch die Lackstruktur hindurch
erfolgt. Es ist weiterhin möglich, dass die Vereinzelung von einer Rückseite aus erfolgt, mit anderen Worten wird
vorteilhaft nach dem Abtragen oder Dünnen des
Aufwachssubstrats von der Seite des abgetragenen
Aufwachssubstrats durch die Lackstruktur hindurch vereinzelt.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils bildet die Lackstruktur eine Kavität aus, in welcher sich der
Bereich der Halbleiterschichtenfolge befindet. Die Kavität wird vorteilhaft von einer Lackstruktur gebildet, welche in Draufsicht eine geschlossene Bahn beschreibt. Um gegenüber dem Bereich der Halbleiterschichtenfolge, welcher sich innerhalb der geschlossenen Bahn der Lackstruktur befindet, eine Kavität auszubilden, weist die Lackstruktur vorteilhaft an jeder Stelle eine größere Höhe auf, als der umschlossene Bereich der Halbleiterschichtenfolge. Mit anderen Worten überragt die Lackstruktur vorteilhaft die Halbleiterschichtenfolge in einer Richtung weg vom
Aufwachssubstrat in jedem Punkt.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils füllt der Verguss die Kavität zumindest teilweise auf.
Der Verguss kann vorteilhaft mit einer dem Aufwachssubstrat abgewandten Oberseite der Lackstruktur bündig und planar abschließen, diese überragen oder unterhalb dieser mit
Innenwänden der Lackstruktur abschließen. Auf diese Weise kann vorteilhaft ein kompaktes Halbleiterbauteil hergestellt werden, welches eine vergossene Kavität umfasst und an den Außenseiten der Kavität, insbesondere des Halbleiterbauteils, Seitenwände umfasst, die zumindest teilweise aus der
Lackstruktur bestehen.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils werden Metallkontakte vor dem Verfahrensschritt C) auf der dem
Aufwachssubstrat abgewandten Seite der
Halbleiterschichtenfolge angeordnet .
Die Metallkontakte dienen vorteilhaft zur elektrischen
Kontaktierung der Halbleiterschichtenfolge von einer Seite, welche vorteilhaft dem Aufwachssubstrat abgewandt ist und im fertiggestellten Bauteil einer Abstrahlseite des
Halbleiterbauteils abgewandt ist. Auf diese Weise ergeben sich vorteilhaft keine Abschattungs- , Reflexions- oder Absorptionseffekte auf der Abstrahlseite durch die Metallkontakte. Die Metallkontakte können vorteilhaft auch auf weiteren Kontaktstrukturen, wie etwa Leiterbahnen,
Metallisierungen, Verdrahtungen oder ähnlichen, welche auf der Halbleiterschichtenfolge angeordnet sind, angeordnet oder mit diesen verbunden werden. Vorteilhaft kann die
Halbleiterschichtenfolge von nur einer Seite elektrisch kontaktiert werden. Gemäß zumindest einer Ausführungsform des Verfahrens zur
Herstellung des optoelektronischen Halbleiterbauteils werden nach dem Verfahrensschritt C) in einem Verfahrensschritt D) die Metallkontakte und/oder der Verguss und/oder die
Lackstruktur so abgetragen, dass die Metallkontakte, der Verguss und/oder die Lackstruktur gemeinsam eine ebene
Oberfläche des Halbleiterbauteils bilden, welche dem
Aufwachssubstrat abgewandt ist.
Je nach Höhe der Lackstrukturen und/oder der Metallkontakte kann eine ebene Oberfläche auf einer der Abstrahlseite des Halbleiterbauteils abgewandten Seite beispielsweise dadurch erzeugt werden, dass vorteilhaft alle Elemente, welche sich von der Halbleiterschichtenfolge in einer Richtung weg von dieser erstrecken, durch Abtrageprozesse auf eine gleiche Höhe gebracht werden. Hierbei können beispielsweise die
Lackstrukturen in ihrer Höhe unverändert bleiben und die Metallkontakte sowie der Verguss bis zur Höhe der
Lackstruktur abgetragen werden, falls die Metallkontakte nach dem Anordnen auf der Halbleiterschichtenfolge und der Verguss die Lackstruktur vertikal überragen. Mit anderen Worten schließen im fertiggestellten Halbleiterbauteil die
Lackstruktur, die Metallkontakte und der Verguss auf der der Abstrahlseite abgewandten Seite des Bauteils bündig
miteinander ab und bilden eine ebene Oberfläche. Das Abtragen der Lackstruktur, der Metallkontakte und/oder des Vergusses kann beispielsweise mittels Abschleifen
erfolgen . Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils wird das Aufwachssubstrat nach dem Verfahrensschritt C) entfernt.
Nach der Entfernung des Aufwachssubstrat liegt vorteilhaft eine Abstrahlseite der Halbleiterschichtenfolge frei, welche keine weiteren Strukturen wie Metallkontakte oder andere elektrische Leiter umfasst, und wodurch keine Absorptions¬ oder Abschattungseffekte an der Abstrahlseite auftreten.
Weiterhin ist durch das abgelöste Aufwachssubstrat eine
Ausführung des Halbleiterbauteils möglich, welche vorteilhaft dünner ist als eine Ausführung mit einem Aufwachssubstrat . Das Aufwachssubstrat kann beispielsweise mittels Laser-Lift- Off abgelöst werden. Gemäß zumindest einer Ausführungsform des Verfahrens zur
Herstellung des optoelektronischen Halbleiterbauteils wird ein Konverterelement auf einer Abstrahlseite der
Halbleiterschichtenfolge angeordnet, welche dem Verguss abgewandt ist.
Das Konverterelement umfasst zumindest einen
Konversionsstoff, welcher beispielsweise in einem
Matrixmaterial angeordnet ist, durch welchen von der
Abstrahlseite abgestrahlte Strahlung in ihrer Wellenlänge verändert werden kann. Weiterhin ist es auch möglich, dass weitere Komponenten, wie etwa Streupartikel, in dem
Matrixmaterial eingefasst sind.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils wird die Lackstruktur für UV-Strahlung reflektierend oder
absorbierend ausgebildet. Die Lackstruktur verhindert vorteilhaft ein Eindringen von UV-Strahlung in das Halbleiterbauteil, insbesondere in den Verguss, oder vermindert das Eindringen signifikant. Durch Bestrahlung mit UV-Strahlung ist insbesondere der Verguss einem erhöhten Alterungs- und Verfallprozess ausgesetzt, wodurch der Verguss mit der Zeit brüchig werden und seine farbliche Erscheinungsform verändert werden kann. Um diesen Prozess vorteilhaft zu vermeiden oder zumindest signifikant zu verringern, wird durch die Lackstruktur vorteilhaft die UV-Strahlung, welche aus der Umgebung seitlich auf das
Halbleiterbauteil auftrifft, reflektiert und/oder absorbiert. Um eine ausreichende Reflexion und/oder Absorption zu
erzielen werden der Lackstruktur vorteilhaft
Reflexionsmaterialien und/oder Absorberpartikel beigemengt, wobei im Falle der Absorption die Lackstruktur jedoch eine ausreichende Dicke aufweisen muss, um eine ausreichende
Absorption von UV-Licht zwischen der lateralen Außenseite des Halbleiterbauteils und der Innenseite der Lackstruktur zu erzielen, welche dem Verguss und der Halbleiterschichtenfolge zugewandt ist.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils umfasst die Lackstruktur Ti02 oder Rußpartikel.
Bei der Lackstruktur kann es sich vorteilhaft um einen
Schutzlack für UV-Strahlung handeln, welcher vorbestimmte Eigenschaften betreffend der farblichen Erscheinungsform sowie Größe und Form erfüllt und zusätzlich das Bauteil vor dem Eindringen der UV-Strahlung schützt.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauteils wird zwischen der Halbleiterschichtenfolge und dem Verguss eine Strahlungsreflektierende Schicht angeordnet, welche die Halbleiterschichtenfolge in Richtung des Vergusses vollständig abdeckt.
Die Strahlungsreflektierende Schicht kann beispielsweise metallisch sein. Die Strahlungsreflektierende Schicht kann vorteilhaft auch ein Metall und ein dielektrisches Material umfassen und in Form einer Schichtenfolge gebildet sein.
Alternativ dazu kann die Strahlungsreflektierende Schicht auch nur ein dielektrisches Material umfassen und/oder als zumindest teilweise absorbierende Schicht gebildet sein. Die Strahlungsreflektierende Schicht kann vorteilhaft einen
Strahlungsreflektierenden Schichtenstapel aus einer Mehrzahl von dielektrischen Schichten umfassen. Die dielektrischen Schichten können dabei verschiedene Schichtdicken und/oder verschiedene Brechungsindizes aufweisen. Insbesondere ist der Schichtenstapel als dielektrischer Spiegel, etwa in Form eines DBR-Spiegels (englisch: distributed bragg reflector) ausgebildet. Zum Beispiel weist der Schichtenstapel zwei, drei oder mehr dielektrische Schichten auf. Die
Strahlungsreflektierende Schicht deckt die
Halbleiterschichtenfolge vorteilhaft an allen Seiten ab, welche dem Verguss oder der Lackstruktur zugewandt sind.
Dadurch wird ein Auftreffen von jener Strahlung auf den
Verguss vermieden oder zumindest signifikant verringert, welche von der Halbleiterschichtenfolge selbst emittiert wird und beispielsweise im UV-Wellenlängenbereich liegt. Ein
Auftreffen der eigenen Strahlung auf die Lackstruktur und eine Reflexion in Richtung des Vergusses wird so vorteilhaft vermieden oder signifikant verringert.
Wird mit einem Entfernen des Aufwachssubstrats in einem
Bereich auch die Halbleiterschichtenfolge vollständig
abgetragen, kann in diesem Bereich vorteilhaft die
Strahlungsreflektierende Schicht freigelegt werden, wonach in diesem Bereich der Verguss von der Strahlungsreflektierenden Schicht bedeckt wird, da beim Abtragen des Aufwachssubstrats dieses bis zur Strahlungsreflektierenden Schicht abgetragen wird, letztere jedoch verbleibt. Wird in weiterer Folge ein Konverterelement auf einer Abstrahlseite der
Halbleiterschichtenfolge angeordnet, welche dem Verguss abgewandt ist, so kann sich das Konverterelement vorteilhaft auch auf den Bereich erstrecken, in welchem die
Halbleiterschichtenfolge entfernt wurde. In diesem Bereich kann das Konverterelement beispielsweise direkt mit der
Strahlungsreflektierenden Schicht in Kontakt sein, wodurch ein Auftreffen von Strahlung, insbesondere von UV-Strahlung aus dem Konverterelement, auf den Verguss in diesem Bereich verhindert oder signifikant verringert werden kann.
Das optoelektronische Halbleiterbauteil umfasst eine
Halbleiterschichtenfolge, welche zur Erzeugung von Strahlung geeignet ist, und welche eine Abstrahlseite umfasst.
Weiterhin umfasst das optoelektronische Halbleiterbauteil einen Verguss, in welchen die Halbleiterschichtenfolge eingebettet ist, wobei die Abstrahlseite der
Halbleiterschichtenfolge frei vom Verguss ist. Das
optoelektronische Halbleiterbauteil umfasst eine
Lackstruktur, welche die Halbleiterschichtenfolge ringsum vollständig umläuft und in Draufsicht eine geschlossene Bahn bildet . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils schließt die Lackstruktur das
optoelektronische Halbleiterbauteil lateral an allen Seiten nach außen hin ab, so dass der Verguss lateral vollständig von der Lackstruktur umgeben ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils ist auf der Abstrahlseite der
Halbleiterschichtenfolge ein Konverterelement angeordnet. Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus dem im Folgenden in
Verbindung mit den Figuren beschriebenen Ausführungsbeispiel. Die Figuren 1, 2a, 3, 4, 5, 6a, 6b und 7 zeigen das optoelektronische Halbleiterbauteil während und nach einem Herstellungsverfahren in einer schematischen Seitenansicht.
Die Figur 2b zeigt eine Anordnung der Lackstruktur in den Trenngräben in einer schematischen Draufsicht.
Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die
Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Die Figur 1 zeigt in einer schematischen Seitenansicht einen Teilabschnitt eines Aufwachssubstrats 2, welches in einem Verfahrensschritt A) bereitgestellt wird und auf welchem eine Halbleiterschichtenfolge 10 angeordnet ist. Die
Halbleiterschichtenfolge 10 ist beispielsweise epitaktisch auf dem Aufwachssubstrat 2 aufgewachsen und umfasst
vorteilhaft Halbleiterschichten eines ersten Leitungstyps und eines zweiten Leitungstyps. Weiterhin umfasst die
Halbleiterschichtenfolge vorteilhaft eine aktive Zone, welche zur Emission von Strahlung geeignet ist, welche vorteilhaft blau ist.
Die Halbleiterschichtenfolge 10 umfasst Trenngräben 3, welche von einer Seite der Halbleiterschichtenfolge 10 aus, welche dem Aufwachssubstrat 2 abgewandt ist, in Richtung des
Aufwachssubstrats 2 in die Halbleiterschichtenfolge 10 hineinragen. In der Figur 1 durchdringen die Trenngräben die Halbleiterschichtenfolge 10 nicht vollständig, allerdings ist ein vollständiges Durchdringen auch möglich. Im Bereich der Trenngräben 3 ist vorteilhaft eine Mesa-Struktur in der
Halbleiterschichtenfolge 10 vorhanden. Die Mesa-Struktur kann eine schräge Kante als Innenwand des Trenngrabens 3 umfassen. Die Trenngräben 3 umlaufen vorteilhaft mehrere Bereiche 10b der Halbleiterschichtenfolge 10. In den Trenngräben 3 werden im Verfahrensschritt B) Lackstrukturen 4 angeordnet, welche vorteilhaft die Bereiche 10b der Halbleiterschichtenfolge 10 lateral umgeben und mehrere Kavitäten 4a bilden, in welchen sich jeweils ein Bereich 10b der Halbleiterschichtenfolge 10 befindet. Auf der dem Aufwachssubstrat 2 abgewandten Seite der Halbleiterschichtenfolge 10 sind vorteilhaft
Leiterbahnen, Metallisierungen, Verdrahtungen oder ähnliches angeordnet, was in der Figur 1 mit dem Bezugszeichen L bezeichnet wird. Auf der dem Aufwachssubstrat 2 abgewandten Seite 10a der Halbleiterschichtenfolge 10 werden vorteilhaft Metallkontakte 7 angeordnet, welche sich von der
Halbleiterschichtenfolge 10 wegerstrecken, wobei die
Metallkontakte 7 die Höhe der Lackstruktur 4 über dem
Aufwachssubstrat 2 überragen.
Es ist möglich, dass die Metallkontakte 7 eine Höhe von zumindest 1 ym, mindestens 5 ym oder mindestens 10 ym in einer Richtung weg von der Halbleiterschichtenfolge 10 aufweisen. Die Höhe der Metallkontakte 7 in einer Richtung weg von der Halbleiterschichtenfolge 10 kann beispielsweise auch mindestens 50 ym und höchstens 150 ym betragen,
vorteilhaft mindestens 90 ym und höchstens 120 ym betragen, wobei es sich hierbei um die absolute Höhe der Metallkontakte 7 selbst handelt.
Die Figur 2a zeigt eine schematische Seitenansicht ähnlich der Figur 1, wobei in einem Verfahrensschritt C) ein Verguss 6 auf der dem Aufwachssubstrat 2 abgewandten Seite 10a der Halbleiterschichtenfolge 10 angeordnet wird, so dass der
Verguss 6 mit Seitenflächen der Lackstruktur 4 in Kontakt ist und die Kavität 4a auffüllt und die Lackstruktur 4 und vorteilhaft die Metallkontakte 7 in einer Richtung senkrecht auf die Halbleiterschichtenfolge 10 überragt und die
Lackstrukturen 4 und die Metallkontakte 7 vorteilhaft
überdeckt und einbettet. Der Verguss 6 umfasst vorteilhaft ein Epoxid und deckt die Halbleiterschichtenfolge 10 auf der dem Aufwachssubstrat 2 abgewandten Seite 10a vorteilhaft vollständig ab. Hierbei ist der Verguss vorteilhaft in direktem Kontakt mit der Lackstruktur. Der Verguss ist vorteilhaft elektrisch isolierend ausgebildet. Der Verguss kann nach einem Vergießen der Kavität 4a vorteilhaft
ausgehärtet werden.
Es ist weiterhin möglich, dass eine Strahlungsreflektierende Schicht (nicht gezeigt) zwischen der Halbleiterschichtenfolge 10 und dem Verguss 6 angeordnet sein kann, insbesondere auch innerhalb der Trenngräben 3. Die Strahlungsreflektierende Schicht kann beispielsweise metallisch und/oder dielektrisch sein. Die Strahlungsreflektierende Schicht deckt die
Halbleiterschichtenfolge vorteilhaft an allen
Strahlungsemittierenden Seiten ab, welche dem Verguss oder der Lackstruktur zugewandt sind. Dadurch wird ein Auftreffen von jener Strahlung auf den Verguss 6 vermieden oder
zumindest signifikant verringert, welche von der
Halbleiterschichtenfolge 10 selbst emittiert wird und
beispielsweise im UV-Wellenlängenbereich liegt. Ein
Auftreffen der eigenen Strahlung auf die Lackstruktur 4 und eine Reflexion in Richtung des Vergusses 6 wird so
vorteilhaft vermieden oder signifikant verringert. Die Figur 2b zeigt in einer schematischen Draufsicht eine Gitterform der Lackstruktur 4, wobei die Gitterform der Lackstruktur 4 sich so mit der Gitterform der Trenngräben deckt, dass die Gitterform der Lackstruktur 4 in die
Gitterform der Trenngräben vorteilhaft eingepasst werden kann.
Beispielsweise kann eine fertige Gitterform der Lackstruktur 4 durch ein Übertragungsverfahren direkt in die zur Form der Lackstruktur passenden Form der Trenngräben eingesetzt werden. Hierbei ist es möglich, dass die Lackstruktur den Trenngraben innerhalb einer Herstellungstoleranz exakt ausfüllt, oder dass der Trenngraben von der Dimension der Lackstruktur abweicht, insbesondere breiter und tiefer ist. Die Lackstruktur kann separat vom Halbleiterbauteil
beispielsweise mittels Lithographie hergestellt werden. Die einzelnen Gitterrechtecke der Gitterform umlaufen jeweils zumindest einen Bereich 10b der Halbleiterschichtenfolge.
Die Lackstruktur kann vorteilhaft auch direkt in den
Trenngräben hergestellt werden. Zur Herstellung der
Lackstruktur 4 können vorteilhaft Nanoprägeverfahren oder Lithographieverfahren angewandt werden. Die fertiggestellte Gitterform der Lackstruktur 4 folgt dabei der Form der
Trenngräben .
Die Lackstruktur kann vorteilhaft auch mittels eines
Stempelverfahrens im Nano- oder Mikrometerbereich im
Trenngraben angeordnet werden.
Die Figur 3 zeigt eine schematische Seitenansicht auf das optoelektronische Halbleiterbauteil 1 ähnlich der Figuren 1 und 2a während eines Herstellungsverfahrens, wobei nach dem Verfahrensschritt C) das Aufwachssubstrat von der
Halbleiterschichtenfolge 10 entfernt wurde. In dem
Ausführungsbeispiel der Figur 3 wurde die
Halbleiterschichtenfolge 10 in den Bereichen der Trenngräben 3 vollständig entfernt, wobei in diesem Bereich vorteilhaft die strahlungsreflektierende Schicht 9 freigelegt wurde, wonach in diesem Bereich der Verguss 6 von der
Strahlungsreflektierenden Schicht 9 bedeckt wird. Die
strahlungsreflektierende Schicht 9 bedeckt den Verguss 6 vorteilhaft in jedem Bereich zwischen der Abstrahlseite 12 der Halbleiterschichtenfolge 10 und der Lackstruktur 4. Da der Verguss 6 vorteilhaft selbsttragende Eigenschaften aufweist, ist das optoelektronische Halbleiterbauteil 1 mit den vom Verguss eingefassten Lackstrukturen, der
Halbleiterschichtenfolge, dem Verguss und den Metallkontakten selbsttragend und mechanisch stabil. Ein weiterer Träger, wie etwa das Aufwachssubstrat , werden für das optoelektronische Halbleiterbauteil 1 in weiterer Folge nicht mehr als Träger benötigt. Das Aufwachssubstrat kann vorteilhaft von allen Bereichen 10b der Halbleiterschichtenfolge 10 gleichzeitig, beispielsweise mittels Laser-Lift-Off, entfernt werden.
Die Figur 4 zeigt eine schematische Seitenansicht auf das optoelektronische Halbleiterbauteil 1 nach der Figur 3, wobei in einem weiteren Verfahrensschritt ein Konverterelement 8 auf die Abstrahlseite 12 der Halbleiterschichtenfolge 10 angeordnet wurde. Die Abstrahlseite 12 ist dem Verguss 6 abgewandt. Das Konverterelement 8 erstreckt sich in der Figur 4 auch auf den Bereich des Vergusses 6, welcher zum
Trenngraben 3 gehört und in welchem die
Halbleiterschichtenfolge 10 vom Verguss 6 entfernt wurde. In diesem Bereich kann das Konverterelement beispielsweise direkt mit der Strahlungsreflektierenden Schicht in Kontakt sein, wodurch ein Auftreffen von Strahlung, insbesondere von UV-Strahlung, auf den Verguss 6 in diesem Bereich verhindert oder signifikant verringert werden kann. Das Konverterelement 8 wird beispielsweise in einem Verfahrensschritt über mehrere Bereiche 10b der Halbleiterschichtenfolge 10 sowie über die Lackstrukturen 4 und den Verguss 6 hinaus aufgebracht.
Weiterhin werden in einem Verfahrensschritt die
Metallkontakte 7 und der Verguss 6, sowie die Lackstrukturen 4 an einer Seite, welche der Halbleiterschichtenfolge 10 gegenüber liegt, in deren Höhe aneinander angepasst, so dass diese eine ebene Oberfläche bilden, an einer Seite, welche der Halbleiterschichtenfolge 10 gegenüber liegt, und bündig miteinander abschließen.
Je nach Höhe der Lackstrukturen 4 und/oder der Metallkontakte 7 kann eine ebene Oberfläche dadurch erzeugt werden, dass vorteilhaft alle Elemente, welche sich von der
Halbleiterschichtenfolge in einer Richtung weg von dieser erstrecken, auf eine gleiche Höhe gebracht werden. Hierbei können beispielsweise die Lackstrukturen 4 in ihrer Höhe unverändert bleiben und die Metallkontakte 7 sowie der
Verguss 6 bis zur Höhe der Lackstruktur 4 abgetragen werden, falls die Metallkontakte 7 nach dem Anordnen auf der
Halbleiterschichtenfolge 10 und der Verguss 6 die
Lackstruktur 4 vertikal überragen. Das Abtragen der
Lackstruktur 4, der Metallkontakte 7 und/oder des Vergusses 6 kann beispielsweise mittels Abschleifen erfolgen.
Die Figur 5 zeigt eine schematische Seitenansicht auf das optoelektronische Halbleiterbauteil 1 nach der Figur 4, wobei in einem Verfahrensschritt eine Vereinzelung der Anordnung aus Verguss 6, Halbleiterschichtenfolge 10 und
Konverterelement 8 in mehrere optoelektronische
Halbleiterbauteile 1 erfolgt. Die Vereinzelung erfolgt entlang von Vereinzelungslinien V, beispielsweise mittels
Sägen oder Schneiden, wobei die Vereinzelungslinien V durch die Lackstrukturen 4 hindurch verlaufen. Die
Vereinzelungslinien V verlaufen senkrecht auf die
Abstrahlseite 12 und verlaufen vorteilhaft mittig durch die Lackstruktur 4. Weiterhin verlaufen die Vereinzelungslinien V geradlinig durch die Lackstruktur 4 und das darauf
angeordnene Konverterelement 8. Auf diese Weise werden mehrere optoelektronische Halbleiterbauteile 1 hergestellt. Die Vereinzelung kann beispielsweise durch alle
Lackstrukturen 4, vorteilhaft einer ganzen Gitterform der
Lackstrukturen, erfolgen. An den Rändern der so hergestellten optoelektronischen Halbleiterbauteile 1 schließen daher das Konverterelement 8 und die Lackstruktur 4 bündig miteinander ab und bilden eine Außenseite des jeweiligen
optoelektronischen Halbleiterbauteils 1.
Die Figur 6a zeigt in einer schematischen Seitenansicht ein Aufwachssubstrat 2 ähnlich der Figur 1, mit einer
Halbleiterschichtenfolge 10 und Trenngräben 3. Auf der dem Aufwachssubstrat 2 abgewandten Seite der
Halbleiterschichtenfolge 10 sind vorteilhaft Leiterbahnen, Metallisierungen, Verdrahtungen oder ähnliches angeordnet, was in der Figur 6a mit dem Bezugszeichen L bezeichnet wird.
In den Trenngräben 3 werden im Verfahrensschritt B)
Lackstrukturen 4 angeordnet, welche vorteilhaft die Bereiche 10b der Halbleiterschichtenfolge 10 lateral umgeben. Auf der dem Aufwachssubstrat 2 abgewandten Seite der
Halbleiterschichtenfolge 10 werden vorteilhaft Metallkontakte 7 angeordnet. Im Unterschied zur Figur 1 sind die
Lackstrukturen 4 in der Figur 6a breiter als die Trenngräben 3 und erstrecken sich auf die Bereiche 10b der
Halbleiterschichtenfolge 10.
Die Figur 6b zeigt eine schematische Seitenansicht ähnlich der Figur 5, wobei aus der Anordnung aus der Figur 6a mit den Lackstrukturen 4, welche breiter sind als die Trenngräben 3, gemäß dem Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils ein Verguss 6 auf der
Halbleiterschichtenfolge 10 angeordnet wurde, und ein
Konverterelement 8 auf der Halbleiterschichtenfolge 10 angeordnet wurde. Es erfolgte eine Vereinzelung in mehrere optoelektronische Halbleiterbauteile, wobei im Unterschied zur Figur 5 sich in der Figur 6b die Lackstrukturen 4 über die Trenngräben hinaus auf die Bereiche 10b der
Halbleiterschichtenfolge 10 erstrecken. Die
Strahlungsreflektierende Schicht aus der Figur 3 kann sich dabei vorteilhaft unter anderem im Bereich 10b zwischen der Halbleiterschichtenfolge 10 und der jeweils in diesem Bereich anliegenden Lackstruktur 4 befinden.
Die Figur 7 zeigt eine schematische Seitenansicht ähnlich der Figuren 1 und 6a mit dem Unterschied, dass sich in der Figur 7 die Lackstrukturen 4 über die Breite der Trenngräben 3 hinaus auf die Halbleiterschichtenfolge 10 und auch auf weitere Strukturen wie beispielsweise Leiterbahnen,
Metallisierungen oder Verdrahtungen, in der Figur 7 mit dem Bezugszeichen L gekennzeichnet, erstrecken. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 optoelektronisches Halbleiterbauteil
2 Aufwachssubstrat
3 Trenngraben
4 Lackstruktur
4a Kavität
6 Verguss
7 Metallkontakt
8 Konverterelement
9 Strahlungsreflektierende Schicht
10 Halbleiterschichtenfolge
10a dem Aufwachssubstrat abgewandte Seite der
Halbleiterschichtenfolge
10b Bereich der Halbleiterschichtenfolge
12 Abstrahlseite
A) Verfahrensschritt
B) Verfahrensschritt
C) Verfahrensschritt
V Vereinzelungslinie
L Leiterbahnen, Metallisierungen, Verdrahtungen

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) mit den Schritten:
A) Bereitstellen eines Aufwachssubstrats (2) mit einer darauf angeordneten Halbleiterschichtenfolge (10), welche zur Emission von Licht geeignet ist, wobei die Halbleiterschichtenfolge (10) zumindest einen
Trenngraben (3) umfasst, welcher sich zumindest teilweise durch die Halbleiterschichtenfolge (10) von einer dem Aufwachssubstrat (2) abgewandten Seite (10a) der Halbleiterschichtenfolge (10) in Richtung des
Aufwachssubstrats (2) erstreckt,
B) Anordnen einer Lackstruktur (4) im Trenngraben (3),
C) Anordnen eines Vergusses (6) auf der dem
Aufwachssubstrat (2) abgewandten Seite (10a) der
Halbleiterschichtenfolge (10), so dass der Verguss (6) mit zumindest einem Teil der Lackstruktur (4) seitlich in Kontakt ist.
2. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach dem vorhergehenden
Anspruch,
bei dem der Trenngraben (3) zumindest einen Bereich (10b) der Halbleiterschichtenfolge (10) vollständig ringsum umläuft und in Draufsicht eine geschlossene Bahn bildet.
3. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach dem vorhergehenden
Anspruch,
bei dem der Trenngraben (3) mehrere Bereiche (10b) umläuft und die Bereiche (10b) jeweils voneinander trennt .
4. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach dem vorhergehenden
Anspruch,
bei dem die Lackstruktur (4) in einer Gitterform ausgeprägt wird und als fertiggestelltes Gitter im Trenngraben (3) angeordnet wird, wobei der Trenngraben (3) ebenfalls eine Gitterform aufweist, welche sich in Draufsicht mit der Gitterform der Lackstruktur (4) deckt .
5. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach Anspruch 3,
bei dem der Trenngraben (3) eine Gitterform aufweist und die Lackstruktur (4) entlang der Gitterform des Trenngrabens (3) ausgebildet wird, so dass die
fertiggestellte Lackstruktur (4) ebenfalls eine
Gitterform umfasst.
6. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche 3 bis 5,
bei dem nach dem Verfahrensschritt C) eine Vereinzelung durch die Lackstruktur (4) hindurch in mehrere
optoelektronische Halbleiterbauteile (1) erfolgt.
7. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche 3 bis 6,
bei dem die Lackstruktur (4) eine Kavität (4a)
ausbildet, in welcher sich der Bereich (10b) der Halbleiterschichtenfolge (10) befindet.
8. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach dem vorhergehenden
Anspruch,
bei dem der Verguss (6) die Kavität (4a) zumindest teilweise auffüllt.
9. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche,
bei dem Metallkontakte (7) vor dem Verfahrensschritt C) auf der dem Aufwachssubstrat (2) abgewandten Seite (10a) der Halbleiterschichtenfolge (10) angeordnet werden .
10. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach dem vorhergehenden
Anspruch,
bei dem nach dem Verfahrensschritt C) in einem
Verfahrensschritt D) die Metallkontakte (7) und/oder der Verguss (6) und/oder die Lackstruktur (4) so abgetragen werden, dass die Metallkontakte (7), der Verguss (6) und/oder die Lackstruktur (4) gemeinsam eine ebene Oberfläche (la) des Halbleiterbauteils (1) bilden, welche dem Aufwachssubstrat (2) abgewandt ist.
11. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche,
bei dem das Aufwachssubstrat (2) nach dem
Verfahrensschritt C) entfernt wird. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche,
bei dem ein Konverterelement (8) auf einer
Abstrahlseite (12) der Halbleiterschichtenfolge (10) angeordnet wird, welche dem Verguss (6) abgewandt ist.
Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche,
bei dem die Lackstruktur (4) für UV-Strahlung
reflektierend oder absorbierend ausgebildet wird.
Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche,
bei dem die Lackstruktur (4) Ti02 oder Rußpartikel umfasst .
Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche,
bei dem zwischen der Halbleiterschichtenfolge (10) und dem Verguss (6) eine Strahlungsreflektierende Schicht (9) angeordnet wird, welche die
Halbleiterschichtenfolge (10) in Richtung des Vergusses (6) vollständig abdeckt.
Optoelektronisches Halbleiterbauteil (1) umfassend
- eine Halbleiterschichtenfolge (10), welche zur
Erzeugung von Strahlung geeignet ist, und welche eine Abstrahlseite (12) umfasst,
- einen Verguss (6), in welchen die Halbleiterschichtenfolge (10) eingebettet ist, wobei die Abstrahlseite (12) der Halbleiterschichtenfolge (10) frei vom Verguss (6) ist, und
- eine Lackstruktur (4), welche die
Halbleiterschichtenfolge (10) ringsum vollständig umläuft und in Draufsicht eine geschlossene Bahn bildet .
17. Optoelektronisches Halbleiterbauteil (1) nach dem
vorhergehenden Anspruch,
bei dem die Lackstruktur (4) das optoelektronische Halbleiterbauteil (1) lateral an allen Seiten nach außen hin abschließt, so dass der Verguss (6) lateral vollständig von der Lackstruktur (4) umgeben ist.
18. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche 16 oder 17,
bei dem auf der Abstrahlseite (12) der
Halbleiterschichtenfolge (10) ein Konverterelement (8) angeordnet ist.
PCT/EP2017/070853 2016-09-02 2017-08-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil Ceased WO2018041641A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016116460.7A DE102016116460A1 (de) 2016-09-02 2016-09-02 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102016116460.7 2016-09-02

Publications (1)

Publication Number Publication Date
WO2018041641A1 true WO2018041641A1 (de) 2018-03-08

Family

ID=59686943

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/070853 Ceased WO2018041641A1 (de) 2016-09-02 2017-08-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Country Status (2)

Country Link
DE (1) DE102016116460A1 (de)
WO (1) WO2018041641A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188289A (zh) * 2020-09-14 2022-03-15 意法半导体股份有限公司 具有改进的可靠性和可检查性的封装半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042450A1 (en) * 2012-08-10 2014-02-13 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
EP2833421A1 (de) * 2013-07-31 2015-02-04 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013109031B4 (de) 2013-08-21 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US20140042450A1 (en) * 2012-08-10 2014-02-13 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
EP2833421A1 (de) * 2013-07-31 2015-02-04 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188289A (zh) * 2020-09-14 2022-03-15 意法半导体股份有限公司 具有改进的可靠性和可检查性的封装半导体器件及其制造方法

Also Published As

Publication number Publication date
DE102016116460A1 (de) 2018-03-08

Similar Documents

Publication Publication Date Title
DE102007022947B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE112014005954B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102009025015A1 (de) Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
DE102007019775A1 (de) Optoelektronisches Bauelement
WO2009039805A1 (de) Optoelektronisches bauelement sowie verfahren zu dessen herstellung
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO1998007187A1 (de) Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102015114590B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
EP2340568A1 (de) Optoelektronischer halbleiterkörper
WO2014180772A1 (de) Lichtemittierendes halbleiterbauelement und verfahren zur herstellung von lichtemittierenden halbleiterbauelementen
EP1592072B1 (de) Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
WO2015043851A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102016118990A1 (de) Sensor
DE102010049186B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2009039802A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2017012945A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
DE102015100575A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102016116460A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17755482

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17755482

Country of ref document: EP

Kind code of ref document: A1