WO2017182910A1 - 半導体装置、及び半導体装置の作製方法 - Google Patents

半導体装置、及び半導体装置の作製方法 Download PDF

Info

Publication number
WO2017182910A1
WO2017182910A1 PCT/IB2017/052071 IB2017052071W WO2017182910A1 WO 2017182910 A1 WO2017182910 A1 WO 2017182910A1 IB 2017052071 W IB2017052071 W IB 2017052071W WO 2017182910 A1 WO2017182910 A1 WO 2017182910A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
oxide
conductor
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2017/052071
Other languages
English (en)
French (fr)
Inventor
山崎舜平
栗城和貴
恵木勇司
石原典隆
野中裕介
山根靖正
徳丸亮
松林大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to US16/093,268 priority Critical patent/US20190139783A1/en
Priority to JP2018512507A priority patent/JP6902024B2/ja
Priority to KR1020187030408A priority patent/KR20180134919A/ko
Publication of WO2017182910A1 publication Critical patent/WO2017182910A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H10P14/6514—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20—Diffusion for doping of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/70—Chemical treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/336—Changing physical properties of treated surfaces
    • H01J2237/3365—Plasma source implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials

Definitions

  • one embodiment of the present invention is not limited to the above technical field.
  • One embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • a technique for forming a transistor using a semiconductor thin film has attracted attention.
  • the transistor is widely applied to electronic devices such as an integrated circuit (IC) and an image display device (also simply referred to as a display device).
  • IC integrated circuit
  • image display device also simply referred to as a display device.
  • a silicon-based semiconductor material is widely known as a semiconductor thin film applicable to a transistor, but an oxide semiconductor has attracted attention as another material.
  • Patent Documents 1 and 2 For example, a technique for manufacturing a display device using a transistor including zinc oxide or an In—Ga—Zn-based oxide as an active layer as an oxide semiconductor is disclosed (see Patent Documents 1 and 2). .
  • Patent Document 3 a technique for manufacturing an integrated circuit of a memory device using a transistor including an oxide semiconductor has been disclosed (see Patent Document 3).
  • arithmetic devices and the like have been manufactured using transistors including oxide semiconductors.
  • a transistor in which an oxide semiconductor is provided as an active layer is known to have a problem in that its electrical characteristics are likely to change due to impurities and oxygen vacancies in the oxide semiconductor, and reliability is low.
  • the threshold voltage of the transistor may fluctuate before and after the bias-thermal stress test (BT test).
  • an object of one embodiment of the present invention is to provide a semiconductor device with favorable reliability. Another object of one embodiment of the present invention is to provide a semiconductor device including an oxide semiconductor with reduced impurities. Another object of one embodiment of the present invention is to provide a semiconductor device including an oxide semiconductor with reduced oxygen vacancies.
  • Another object of one embodiment of the present invention is to provide a semiconductor device having favorable electrical characteristics. Another object of one embodiment of the present invention is to provide a semiconductor device with reduced power consumption. Another object of one embodiment of the present invention is to provide a semiconductor device that can be miniaturized or highly integrated. Another object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
  • oxygen vacancies in the oxide semiconductor are reduced by supplying excess oxygen from the oxide insulator around the oxide semiconductor to the oxide semiconductor.
  • dehydration and dehydrogenation are performed by heat treatment in order to prevent impurities such as water and hydrogen from entering the oxide semiconductor from an oxide insulator around the oxide semiconductor. Further, in order to prevent impurities such as water and hydrogen from entering the oxide insulator and the like after dehydration and dehydrogenation, the oxide insulator and the oxide semiconductor are covered with water, hydrogen, and the like An insulator having a barrier property against the impurities is formed.
  • a first conductor is formed, a first insulator is formed over the first conductor, a second insulator is formed over the first insulator, A third insulator is formed over the first insulator, microwave-excited plasma treatment is performed on the third insulator, and the island-shaped first oxide semiconductor and the first insulator are formed over the third insulator.
  • a first insulating film is formed over the oxide semiconductor film, a conductive film is formed over the first insulating film, a part of the first insulating film and the conductive film is removed; A second insulating film is formed so as to cover the oxide semiconductor film, the fourth insulator, and the fourth conductor.
  • a sixth insulator is formed in contact with the side surface of the second oxide semiconductor, a seventh insulator is formed in contact with the sixth insulator, and heat treatment is performed.
  • a first conductor is formed, a first insulator is formed over the first conductor, a second insulator is formed over the first insulator, A third insulator is formed over the first insulator, microwave-excited plasma treatment is performed on the third insulator, and the island-shaped first oxide semiconductor and the first insulator are formed over the third insulator.
  • Forming a second conductor and a third conductor over the oxide semiconductor, and forming an oxide semiconductor film over the first oxide semiconductor, the second conductor, and the third conductor Forming a first insulating film over the oxide semiconductor film, forming a conductive film over the first insulating film, removing a part of the conductive film, forming a fourth conductor;
  • a second insulating film is formed so as to cover the first insulating film and the fourth conductor, and part of the oxide semiconductor film, the first insulating film, and the second insulating film is formed.
  • the microwave-excited plasma treatment with the above configuration is performed at an oxygen flow rate ratio of 10% to 30%.
  • 4A and 4B are a top view and a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • 6 is a flowchart illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a method for manufacturing a transistor according to one embodiment of the present invention.
  • FIG. 4A and 4B are a top view and a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a top view illustrating a manufacturing apparatus according to one embodiment of the present invention.
  • FIG. 6 is a top view illustrating a chamber according to one embodiment of the present invention.
  • FIG. 6 is a top view illustrating a chamber according to one embodiment of the present invention.
  • the figure explaining the structure and SIMS result of a present Example The figure explaining the structure of a present Example.
  • the figure explaining the structure and TDS result of a present Example The figure explaining the structure and TDS result of a present Example.
  • the figure explaining the structure and SIMS result of a present Example The figure explaining the structure and SIMS result of a present Example.
  • ordinal numbers such as “first” and “second” are used to avoid confusion between components, and do not indicate any order or order such as process order or stacking order.
  • an ordinal number may be added in the claims to avoid confusion between the constituent elements.
  • terms having an ordinal number in this specification and the like may have different ordinal numbers in the claims.
  • terms with ordinal numbers are sometimes omitted in the claims.
  • the terms “upper” and “lower” do not limit that the positional relationship between the components is directly above or directly below and is in direct contact.
  • the expression “electrode B on the insulating layer A” does not require the electrode B to be formed in direct contact with the insulating layer A, and another configuration between the insulating layer A and the electrode B. Do not exclude things that contain elements.
  • the channel length refers to, for example, a region where a semiconductor (or a portion where current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other in a top view of the transistor, or a region where a channel is formed
  • the channel length is not necessarily the same in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in this specification, the channel length is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
  • the channel width is, for example, a region in which a semiconductor (or a portion in which a current flows in the semiconductor when the transistor is on) and a gate electrode overlap each other, or a source and a drain in a region where a channel is formed. This is the length of the part. Note that in one transistor, the channel width is not necessarily the same in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in this specification, the channel width is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
  • the impurity of the semiconductor means, for example, a component other than the main component constituting the semiconductor.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity.
  • impurities for example, DOS (Density of States) of a semiconductor may increase, carrier mobility may decrease, or crystallinity may decrease.
  • examples of the impurity that changes the characteristics of the semiconductor include a Group 1 element, a Group 2 element, a Group 13 element, a Group 14 element, a Group 15 element, and an oxide semiconductor.
  • water may also function as an impurity.
  • oxygen vacancies may be formed, for example, by mixing impurities.
  • impurities that change the characteristics of the semiconductor include group 1 elements, group 2 elements, group 13 elements, and group 15 elements excluding oxygen and hydrogen.
  • Embodiment 1 a semiconductor device provided with a transistor having favorable reliability and a manufacturing method of the semiconductor device will be described with reference to FIGS.
  • an oxide semiconductor is used as an active layer. By reducing impurities such as water or hydrogen in the oxide semiconductor and supplying excess oxygen to reduce oxygen vacancies, the reliability of the transistor provided in the semiconductor device can be improved.
  • the semiconductor device 1000 includes a transistor 200 and a transistor 400.
  • Transistor 200 and transistor 400 formed over a substrate (not shown) have different structures.
  • the transistor 400 may have a smaller drain current (hereinafter referred to as Icut) when the back gate voltage and the top gate voltage are 0 V than the transistor 200.
  • Icut drain current
  • the transistor 400 is used as a switching element so that the potential of the back gate of the transistor 200 can be controlled. Accordingly, after the node connected to the back gate of the transistor 200 is set to a desired potential, the transistor 400 is turned off, whereby the charge of the node connected to the back gate of the transistor 200 is prevented from being lost. it can.
  • FIG. 1A is a top view of the semiconductor device 1000.
  • FIG. 1B corresponds to the dashed-dotted line L1-L2 in FIG. 1A and is a cross-sectional view of the transistor 200 and the transistor 400 in the channel length direction.
  • 1C corresponds to the one-dot chain line W1-W2 in FIG. 1A and is a cross-sectional view of the transistor 200 in the channel width direction.
  • FIG. 1D is a cross-sectional view of the transistor 200 corresponding to the dashed-dotted line W3-W4 in FIG.
  • FIG. 1E corresponds to the dashed-dotted line W5-W6 in FIG. 1A and is a cross-sectional view of the transistor 400 in the channel width direction.
  • the transistor 200 includes an insulator 212 provided over the insulator 210, and an insulator 212.
  • An insulator 214 disposed on the conductor, a conductor 205 (conductor 205a and conductor 205b) disposed on the insulator 214, an insulator 220 disposed on the conductor 205, and an insulator 222, insulator 224, oxide 230 disposed on insulator 224 (oxide 230a, oxide 230b, and oxide 230c), conductor 240a disposed on oxide 230b, and
  • the conductor 240b (hereinafter, the conductor 240a and the conductor 240b are collectively referred to as the conductor 240), the layer 245a and the layer 245b (hereinafter, the layer 245a, and 245b collectively referred to as layer 245), an insulator 250 disposed over the oxide 230c, and
  • the insulator 212 and the insulator 214 are preferably formed using an insulating material that does not easily transmit impurities such as water or hydrogen.
  • an insulating material that does not easily transmit impurities such as water or hydrogen.
  • aluminum oxide or the like is preferably used.
  • impurities such as hydrogen and water from a lower layer than the insulator 210 can be prevented from diffusing into an upper layer than the insulator 212 and the insulator 214.
  • the insulator 212 and the insulator 214 include a hydrogen atom, a hydrogen molecule, a water molecule, an oxygen atom, an oxygen molecule, a nitrogen atom, a nitrogen molecule, a nitrogen oxide molecule (N 2 O, NO, NO 2, and the like), a copper atom, and the like. It is preferable that at least one of the impurities is hardly transmitted. The same applies to the case where an insulating material which does not easily transmit impurities is described below.
  • the insulator 212 is preferably formed using an atomic layer deposition (ALD) method.
  • ALD atomic layer deposition
  • the insulator 214 is preferably formed by a sputtering method. Accordingly, film formation can be performed at a higher film formation speed than that of the insulator 212, and the film thickness can be increased with higher productivity than the insulator 212. With such a stack of the insulator 212 and the insulator 214, barrier properties against impurities such as hydrogen and water can be improved.
  • the insulator 212 may be provided below the insulator 214. In the case where the insulator 214 has a sufficient barrier property against impurities, the insulator 212 may not be provided.
  • the insulator 212 and the insulator 214 are preferably formed using an insulating material which does not easily transmit oxygen. Thus, downward diffusion of oxygen contained in the insulator 224 and the like can be suppressed. Accordingly, oxygen can be effectively supplied to the oxide 230b.
  • an opening is formed in the insulator 210, the insulator 212, and the insulator 214, and the insulator 210, the insulator 212, and the insulator 214 are on the same plane inside the opening.
  • a plurality of openings are formed in the insulator 216, one of which is formed so as to overlap with the positions of the openings of the insulator 210, the insulator 212, and the insulator 214, and the diameter of the opening is the insulator 210 , Larger than the openings of the insulator 212 and the insulator 214. Further, the other opening of the insulator 216 reaches the upper surface of the insulator 214.
  • a conductor 205a is formed in contact with the inside of the opening of the insulator 216, and a conductor 205b is formed further inside.
  • the heights of the upper surfaces of the conductors 205a and 205b and the height of the upper surface of the insulator 216 can be approximately the same.
  • the conductor 205a and the conductor 207a be formed using a conductive material that does not easily transmit impurities such as water or hydrogen.
  • a conductive material that does not easily transmit impurities such as water or hydrogen.
  • tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, which may be a single layer or a stacked layer. Accordingly, impurities such as hydrogen and water from the lower layer than the insulator 210 can be prevented from diffusing into the upper layer through the conductor 205 or the conductor 207.
  • the concentration of impurities such as water, hydrogen, or nitrogen oxide in the insulator 224 is preferably reduced.
  • the amount of hydrogen desorbed from the insulator 224 is 2 ⁇ 10 15 in terms of the amount of hydrogen desorbed in terms of hydrogen molecules in the range of 50 ° C. to 500 ° C. in TDS. Molecules / cm 2 or less, preferably 1 ⁇ 10 15 molecules / cm 2 or less, more preferably 5 ⁇ 10 14 molecules / cm 2 or less.
  • the oxide 230b an oxide having an electron affinity higher than those of the oxide 230a and the oxide 230c is used.
  • the oxide 230b has an electron affinity of 0.07 eV to 1.3 eV, preferably 0.1 eV to 0.7 eV, more preferably 0.1 eV to 0.4 eV, compared to the oxide 230a and the oxide 230c.
  • the electron affinity is the difference between the vacuum level and the energy at the bottom of the conduction band.
  • one of the conductor 205 and the conductor 260 can function as a gate electrode, and the other can function as a back gate electrode.
  • the gate electrode and the back gate electrode are disposed so as to sandwich a semiconductor channel formation region.
  • the potential of the back gate electrode may be the same as that of the gate electrode, or may be a ground potential or an arbitrary potential.
  • the threshold voltage of the transistor can be changed by changing the potential of the back gate electrode independently of the gate electrode.
  • the insulator 272 and the insulator 274 are preferably formed using an insulating material that does not easily transmit impurities such as water or hydrogen.
  • an insulating material that does not easily transmit impurities such as water or hydrogen.
  • aluminum oxide or the like is preferably used.
  • the threshold voltage of the transistor 400 can be higher than that of the transistor 200 by using a semiconductor whose electron affinity is lower than that of the oxide 230b for the oxide 430.
  • the oxide 430 and the oxide 230b are In-M-Zn oxide (an oxide containing In, the element M, and Zn)
  • y 1 / x 1 is larger than y 2 / x 2
  • the oxide 430 and the oxide 230b may be used.
  • the hydrogen concentration in the insulator is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 1 ⁇ 10 19 atoms / cm 3 or less in SIMS, More preferably, it is 5 ⁇ 10 18 atoms / cm 3 or less.
  • the hydrogen concentration of the insulator 216, the insulator 224, the insulator 250, the insulator 450, and the insulator 280 is preferably reduced. At least the hydrogen concentration of the insulator 224, the insulator 250, and the insulator 450 in contact with the oxide 230 or the oxide 430 is preferably reduced.
  • a signal due to nitrogen dioxide (NO 2 ) may be observed.
  • the signal is split into three signals by N nuclear spins, each having a g value of 2.037 or more and 2.039 or less (referred to as the first signal), and a g value of 2.001 or more and 2.003.
  • the g value is observed below (referred to as the second signal) and from 1.964 to 1.966 (referred to as the third signal).
  • a silicon oxynitride layer can be used as the insulating layer that emits less nitrogen oxide (NO x ).
  • the silicon oxynitride layer is a film in which the amount of released ammonia is larger than the amount of released nitrogen oxide (NO x ) in TDS.
  • the amount of released ammonia is 1 ⁇ 10 18 pieces / cm 3 or more 5 ⁇ 10 19 pieces / cm 3 or less.
  • the amount of ammonia released is the total amount when the temperature of the heat treatment in TDS is 50 ° C. or higher and 650 ° C. or lower, or 50 ° C. or higher and 550 ° C. or lower.
  • the insulating layer containing excess oxygen can also be formed by performing treatment for adding oxygen to the insulating layer.
  • the treatment for adding oxygen can be performed by heat treatment under an oxygen atmosphere, ion implantation, ion doping, plasma immersion ion implantation, plasma treatment, or the like.
  • the plasma treatment including oxygen it is preferable to use an apparatus having a power source that generates high-density plasma using, for example, microwaves.
  • a power supply for applying RF (Radio Frequency) may be provided on the substrate side.
  • RF Radio Frequency
  • FIGS. 26A, 26B, and 26C a preferable range of the atomic ratio of indium, element M, and zinc included in the oxide according to the present invention will be described. Note that FIG. 26A, FIG. 26B, and FIG. 26C do not describe the atomic ratio of oxygen. In addition, each term of the atomic ratio of indium, element M, and zinc included in the oxide is [In], [M], and [Zn].
  • a plurality of phases may coexist in the oxide (two-phase coexistence, three-phase coexistence, etc.).
  • two phases of a spinel crystal structure and a layered crystal structure tend to coexist.
  • two phases of a bixbite type crystal structure and a layered crystal structure tend to coexist.
  • a crystal grain boundary may be formed between different crystal structures.
  • the oxide can increase the carrier mobility (electron mobility) of the oxide by increasing the content of indium. That is, an oxide having a high indium content has higher carrier mobility than an oxide having a low indium content.
  • CAAC-OS is an oxide with high crystallinity.
  • CAAC-OS cannot confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary hardly occurs.
  • the crystallinity of the oxide may be deteriorated by entry of impurities, generation of defects, or the like, the CAAC-OS can be said to be an oxide with few impurities and defects (such as oxygen vacancies). Therefore, the physical property of the oxide including the CAAC-OS is stable. Therefore, an oxide including a CAAC-OS is resistant to heat and has high reliability.
  • an oxide with low carrier density is preferably used.
  • the impurity concentration in the oxide semiconductor film may be decreased and the defect level density may be decreased.
  • a low impurity concentration and a low density of defect states are referred to as high purity intrinsic or substantially high purity intrinsic.
  • the oxide has a carrier density of less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3 , and 1 ⁇ 10 ⁇ 9 / cm 3. It may be 3 or more.
  • an oxide that is highly purified intrinsic or substantially highly purified intrinsic has a low defect level density and thus may have a low trap level density.
  • the charge trapped in the trap level of the oxide takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide having a high trap state density may have unstable electrical characteristics.
  • the concentration of silicon and carbon in the oxide and the concentration of silicon and carbon in the vicinity of the interface with the oxide are 2 ⁇ 10. 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide contains an alkali metal or an alkaline earth metal
  • a defect level may be formed and carriers may be generated. Therefore, a transistor including an oxide containing an alkali metal or an alkaline earth metal is likely to be normally on. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide.
  • the concentration of alkali metal or alkaline earth metal in the oxide obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 in SIMS. cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, and even more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide S1 and the oxide S3 have an energy level at the lower end of the conduction band closer to the vacuum level than the oxide S2.
  • the energy level at the lower end of the conduction band of the oxide S2, and the oxide S1 The difference from the energy level at the lower end of the conduction band of the oxide S3 is preferably 0.15 eV or more, or 0.5 eV or more, and 2 eV or less, or 1 eV or less. That is, the difference between the electron affinity of the oxides S1 and S3 and the electron affinity of the oxide S2 is preferably 0.15 eV or more, or 0.5 eV or more, and 2 eV or less, or 1 eV or less.
  • the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
  • the density of defect states in the mixed layer formed at the interface between the oxide S1 and the oxide S2 or the interface between the oxide S2 and the oxide S3 is preferably low.
  • the oxide 230a and the oxide 230c may be gallium oxide.
  • gallium oxide is used as the oxide 230c, leakage current generated between the conductor 205 and the oxide 230 can be reduced. That is, the off-state current of the transistor 200 can be reduced.
  • the above conductive materials may be used for the layer 245a, the layer 245b, the layer 270, and the layer 470.
  • a conductive material it is preferable to use a conductive material in which oxygen is hardly released and / or absorbed.
  • step S07 the substrate temperature is set to 100 ° C. or higher and heat treatment is performed for about 5 minutes. Accordingly, moisture such as adsorbed water can be removed before the insulator 272 is formed. In particular, by performing heat treatment in an oxygen gas atmosphere, heat treatment can be performed without forming oxygen vacancies in the oxide 230. Subsequently, as illustrated in step S08, an insulator 272 is formed by a sputtering method. Here, as shown in the flowchart, the insulator 272 is continuously formed without being exposed to the outside air from the heat treatment in step S07.
  • a high-quality film can be obtained at a relatively low temperature.
  • a film formation method that does not use plasma at the time of film formation such as an MOCVD method, an ALD method, or a thermal CVD method, a film on which a surface is formed is hardly damaged and a film with few defects is obtained.
  • the oxide 230A and part of the oxide 230B are selectively removed using the conductive film 240B as a mask (see FIGS. 10A to 10E). At this time, part of the insulator 224 may be removed at the same time. After that, the resist mask is removed to form a stacked structure of island-shaped oxide 230a, island-shaped oxide 230b, island-shaped conductive film 240B, layers 245a and 245b, and conductors 247a and 247b. can do.
  • the conductors 247a and 247b function as hard masks, and the conductors 247a and 247b are also removed as the etching progresses.
  • the conductor 240a and the conductor 240b function as a source electrode and a drain electrode of the transistor, the length of the distance between the conductor 240a and the conductor 240b facing each other is referred to as a channel length of the transistor. Can do. That is, when the opening of the film 245B is set to the minimum processing dimension, the distance between the layer 245a and the layer 245b is the minimum processing dimension, so that a gate line width and a channel length smaller than the minimum processing dimension can be formed. .
  • part of the top surface of the conductive film 240B is covered with the layers 245a and 245b during the heat treatment, so that oxidation from the top surface can be prevented.
  • an oxide film 230 ⁇ / b> C and an oxide film 230 ⁇ / b> C to be the oxide 430 later are formed.
  • the oxide film 230C is formed using an oxide containing a large amount of excess oxygen similarly to the oxide film 230A.
  • oxygen can be supplied to the oxide 230b by a subsequent heat treatment.
  • one or both of oxygen doping treatment and heat treatment may be performed.
  • oxygen contained in the oxide 230a and the oxide 230c can be supplied to the oxide 230b.
  • oxygen vacancies in the oxide 230b can be reduced. Therefore, when an oxygen-deficient oxide is used for the oxide 230b, a semiconductor containing excess oxygen is preferably used for the oxide 230c.
  • the conductive film 260A, the conductive film 260B, and the conductive film 260C are formed in this order (see FIGS. 14A to 14E).
  • a metal oxide formed by a sputtering method is used as the conductive film 260A
  • titanium nitride is used as the conductive film 260B
  • tungsten is used as the conductive film 260C.
  • oxygen can be added to the insulator 250 so that the oxygen is in an excess state. Accordingly, oxygen can be effectively supplied from the insulator 250 to the oxide 230b.
  • part of the film 270A is selectively removed using a photolithography method, so that the layer 270 and the layer 470 functioning as a gate cap are formed.
  • the layer 270 and the layer 470 functioning as a gate cap are formed.
  • the oxide film 230C is etched using the layer 270 and the layer 470 as a mask (see FIGS. 17A to 17E).
  • the etching treatment in this step may be performed by wet etching or the like.
  • wet etching is performed using phosphoric acid.
  • the island-shaped oxide 230c and the island-shaped oxide 430 are formed. Even when a part of the oxide film 230C remains as a residue, the oxide film 230C can be removed to expose the side surface of the oxide 230b.
  • the temperature is preferably 410 ° C. or lower, more preferably 400 ° C. or lower.
  • the heating temperature is preferably higher than the substrate temperature at the time of film formation of the insulator 272 described later.
  • the insulator 272 and the insulator 274 have a function of releasing hydrogen contained in the insulator 224, the oxide 230a, the oxide 230b, and the like as water to the outside of the insulator 274. Note that when the insulator 272 is formed at a low temperature, the function of gettering impurities in the film such as the oxide 230b is improved.
  • the substrate is carried into a film formation apparatus having a plurality of chambers, and heat treatment is performed in the chamber of the film formation apparatus.
  • impurities such as moisture adsorbed on the substrate before the insulator 282 can be formed can be removed.
  • the insulator 282 is formed by a sputtering method in a chamber different from the chamber in which the heat treatment of the film formation apparatus is performed. The insulator 282 is formed continuously without being exposed to the outside air from the immediately preceding heat treatment.
  • the insulator 284 is formed over the insulator 282 by an ALD method (see FIGS. 22A to 22E).
  • the semiconductor device described in this embodiment is not limited to that illustrated in FIG. For example, it is good also as a structure as shown in FIG.
  • the semiconductor device 1000 illustrated in FIG. 23 includes a region in which the layer 270, the insulator 250, and the oxide 230c extend beyond the end portion of the conductor 260 and overlap and overlap with each other in the extending portion. 1 is different from the semiconductor device 1000 shown in FIG. 1 in that the end portion of 270, the end portion of the insulator 250, and the end portion of the oxide 230c are substantially coincident.
  • the insulator 272 and the side surface of the insulator 250 are in contact with each other. Accordingly, oxygen can be added from the insulator 272 to the insulator 250. Further, impurities such as hydrogen contained in the insulator 250 can be gettered to the insulator 272 and diffused outward.
  • one embodiment of the present invention can provide a semiconductor device with favorable reliability.
  • a semiconductor device including an oxide with reduced impurities can be provided.
  • a semiconductor device including an oxide with reduced oxygen vacancies can be provided.
  • the back gate voltage of the transistor 200 is controlled by the transistor 400.
  • the top gate and the back gate of the transistor 400 are diode-connected to the source, and the source of the transistor 400 and the back gate of the transistor 200 are connected.
  • the negative potential of the back gate of the transistor 200 is held in this configuration, the voltage between the top gate and the source of the transistor 400 and the voltage between the back gate and the source are 0V.
  • the Icut of the transistor 400 is very small. Therefore, with this structure, the negative potential of the back gate of the transistor 200 can be maintained for a long time without supplying power to the transistor 200 and the transistor 400.
  • the memory device including the transistor 200 and the transistor 400 can hold stored data for a long time.
  • the memory device illustrated in FIGS. 28 and 29 has a characteristic that the potential of the gate of the transistor 300 can be held, so that information can be written, held, and read as described below.
  • a memory cell array can be formed by arranging the memory devices shown in FIGS. 28 and 29 in a matrix.
  • a desired potential can be obtained by supplying the wiring 3005 with a potential at which the transistor 300 becomes “non-conductive” regardless of the charge applied to the node FG, that is, a potential lower than V th_H. Only the memory cell information can be read out.
  • the transistor 300 is an n-channel transistor, the memory cell has a NAND structure.
  • the memory device illustrated in FIGS. 28 and 29 may not include the transistor 300. Even when the transistor 300 is not provided, information writing and holding operations can be performed by operations similar to those of the memory device described above.
  • FIG. 1 An example of a memory device of one embodiment of the present invention is illustrated in FIG.
  • the memory device includes a transistor 400, a transistor 300, a transistor 200, and a capacitor 100.
  • the transistor 200 is provided above the transistor 300
  • the capacitor 100 is provided above the transistor 300 and the transistor 200.
  • the transistor 300 includes a conductor 316, an insulator 314, a semiconductor region 312 formed of part of the substrate 311, a low resistance region 318a functioning as a source region or a drain region, and a low resistance region 318b. Have.
  • the region in which the channel of the semiconductor region 312 is formed, the region in the vicinity thereof, the low resistance region 318a serving as the source region or the drain region, the low resistance region 318b, and the like preferably include a semiconductor such as a silicon-based semiconductor. It preferably contains crystalline silicon. Alternatively, a material containing Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like may be used. A structure using silicon in which effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be employed. Alternatively, the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • HEMT High Electron Mobility Transistor
  • an insulator having a barrier property against hydrogen is preferably used as in the case of the insulator 324.
  • the conductor 356 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in an opening portion of the insulator 350 having a barrier property against hydrogen.
  • a conductor 285 and the like are embedded in the insulator 220, the insulator 222, the insulator 224, the insulator 272, the insulator 274, and the insulator 110.
  • the conductor 287 functions as a plug or a wiring electrically connected to the capacitor 100, the transistor 200, or the transistor 300.
  • the conductor 112 functions as one of the electrodes of the capacitor 100. Note that the conductor 287 and the conductor 112 can be formed at the same time.
  • the conductor 287 and the conductor 112 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing any of the above elements as a component (Tantalum nitride, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • the insulator 130, the insulator 132, and the insulator 134 include, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, Nitride hafnium oxide, hafnium nitride, or the like may be used, and a stacked layer or a single layer can be used.
  • An insulator 150 is provided over the conductor 116 and the insulator 134.
  • the insulator 150 can be provided using a material similar to that of the insulator 320. Further, the insulator 150 may function as a planarization film that covers the concave and convex shapes below the insulator 150.
  • the partial pressure of the gas molecule (atom) whose m / z is 28 in the transfer chamber 2704 and each chamber is, for example, 3 ⁇ 10 ⁇ 5 Pa or less, preferably 1 ⁇ 10 ⁇ 5 Pa or less, more preferably 3 ⁇ 10 ⁇ 6 Pa or less.
  • the partial pressure of the gas molecule (atom) whose m / z is 44 in the transfer chamber 2704 and each chamber is, for example, 3 ⁇ 10 ⁇ 5 Pa or less, preferably 1 ⁇ 10 ⁇ 5 Pa or less, and more preferably 3 ⁇ 10 ⁇ 6 Pa or less.
  • the total pressure and partial pressure in the transfer chamber 2704 and each chamber can be measured using a mass spectrometer.
  • a mass spectrometer also referred to as Q-mass
  • Q-mass Qulee CGM-051 manufactured by ULVAC, Inc.
  • the transfer chamber 2704 and each chamber have a small external leak or internal leak.
  • the leak rate of the transfer chamber 2704 and each chamber is 3 ⁇ 10 ⁇ 6 Pa ⁇ m 3 / s or less, preferably 1 ⁇ 10 ⁇ 6 Pa ⁇ m 3 / s or less.
  • the leak rate of a gas molecule (atom) having an m / z of 18 is 1 ⁇ 10 ⁇ 7 Pa ⁇ m 3 / s or less, preferably 3 ⁇ 10 ⁇ 8 Pa ⁇ m 3 / s or less.
  • a member constituting the manufacturing apparatus 2700 aluminum, chromium, titanium, zirconium, nickel, or vanadium that emits less impurities and contains less impurities is used. Further, the above-described member may be used by being coated with an alloy containing iron, chromium, nickel and the like. Alloys containing iron, chromium, nickel, etc. are rigid, heat resistant and suitable for processing. Here, if the surface irregularities of the member are reduced by polishing or the like in order to reduce the surface area, the emitted gas can be reduced.
  • the adsorbate present in the transfer chamber 2704 and each chamber does not affect the pressure in the transfer chamber 2704 and each chamber because it is adsorbed on the inner wall and the like, but causes of gas release when the transfer chamber 2704 and each chamber are exhausted It becomes. Therefore, although there is no correlation between the leak rate and the exhaust speed, it is important to desorb as much as possible the adsorbate present in the transfer chamber 2704 and each chamber using a pump having a high exhaust capability and exhaust it in advance.
  • the transfer chamber 2704 and each chamber may be baked to promote desorption of the adsorbate. Baking can increase the desorption rate of the adsorbate by about 10 times. Baking may be performed at 100 ° C to 450 ° C.
  • the desorption rate of water or the like that is difficult to desorb only by exhausting can be further increased.
  • the desorption rate of the adsorbate can be further increased.
  • the high-frequency generator 2803 has a function of generating a microwave of 0.3 GHz to 3.0 GHz, 0.7 GHz to 1.1 GHz, or 2.2 GHz to 2.8 GHz, for example.
  • the microwave generated by the high frequency generator 2803 is transmitted to the mode converter 2805 through the waveguide 2804.
  • the microwave transmitted as the TE mode is converted into the TEM mode.
  • the microwave is transmitted to the slot antenna plate 2808 through the waveguide 2807.
  • the slot antenna plate 2808 is provided with a plurality of slot holes, and the microwave passes through the slot holes and the dielectric plate 2809. Then, an electric field can be generated below the dielectric plate 2809 to generate high-density plasma 2810.
  • ions and radicals corresponding to the gas species supplied from the gas supply source 2801 exist. For example, oxygen radicals or nitrogen radicals exist.
  • Samples 1A to 1C each include a substrate 902 and an insulator 904 over the substrate 902 as a structure 900 illustrated in FIG.
  • Sample 1A a sample in which microwave excitation plasma treatment was performed on the insulator 904 while applying an RF bias to the substrate was referred to as Sample 1A.
  • Sample 1B A sample in which the insulator 904 was subjected to microwave excitation plasma treatment without an RF bias was referred to as Sample 1B.
  • Sample 1C a sample in which the insulator 904 was not subjected to the microwave excitation plasma treatment was designated as Sample 1C.
  • the sample 2A to the sample 2C were subjected to microwave excitation plasma treatment for 60 minutes using a microwave plasma treatment apparatus.
  • the microwave-excited plasma treatment was performed in an atmosphere of argon (Ar) with a flow rate of 150 sccm and oxygen (O 2 ) with a flow rate of 50 sccm.
  • the pressure of the reaction chamber was 60 Pa, a high frequency (RF) bias of 13.56 MHz was applied, and plasma was generated by a microwave of 4000 W (2.45 GHz).
  • microwave-excited plasma processing step for sample 2A plasma processing was performed while applying a high frequency (RF) bias of 600 W.
  • microwave-excited plasma processing step for sample 2B plasma processing was performed while applying a 300 W radio frequency (RF) bias.
  • RF radio frequency
  • Samples 4A to 4H include a substrate 922, an insulator 924 over the substrate 922, an oxide 926 over the insulator 924, and an insulator 928 over the oxide 926 as a structure 920 illustrated in FIG. And an insulator 930 over the insulator 928.
  • a silicon substrate was prepared as the substrate 922.
  • a thermal oxide film having a thickness of 100 nm was formed as an insulator 924 over the substrate 922.
  • SIMS measurement results of each sample> SIMS analysis was performed from the substrate side using the oxide 926 of Samples 4A to 4H as a quantitative layer, and the results of detecting the hydrogen (H) concentration are shown in FIGS. 42 (B) to 42 (E).
  • the hydrogen concentration was evaluated by secondary ion mass spectrometry (SIMS), and a dynamic SIMS device IMS-7f manufactured by CAMECA was used as an analyzer.
  • SIMS secondary ion mass spectrometry
  • FIG. 42D and FIG. 42B indicate that hydrogen in the oxide 926 can be reduced by performing heat treatment after the insulator 930 is formed. 42D and 42C, the oxide 926 is subjected to heat treatment after the insulator 930 is formed even when the temperature of the insulator 928 is high. It has been found that the hydrogen in it can be reduced to the background level.
  • hydrogen in the oxide can be reduced by performing heat treatment after contacting the oxide with aluminum oxide having a low deposition temperature.
  • heat treatment is performed after stacking aluminum oxide deposited using a sputtering method and aluminum oxide deposited using an ALD method on an oxide, thereby effectively reducing hydrogen in the oxide. I understood that I could do it.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Optics & Photonics (AREA)

Abstract

要約書 良好な信頼性を有する半導体装置を提供する。 第１の導電体を形成し、 第１の導電体上に第１の絶縁体を形成し、 第１の絶縁体上に第２の絶縁体を 形成し、 第２の絶縁体上に第３の絶縁体を形成し、 第３の絶縁体にマイクロ波励起プラズマ処理を行 い、 第３の絶縁体上に、 島状の第１の酸化物半導体と、 第１の酸化物半導体上の第２の導電体、 およ び第３の導電体と、を形成し、第１の酸化物半導体、第２の導電体、および第３の導電体上に、酸化 物半導体膜を形成し、 酸化物半導体膜上に、 第１の絶縁膜を形成し、 第１の絶縁膜上に導電膜を形成 し、第１の絶縁膜、および導電膜の一部を除去し、第４の絶縁体、および第４の導電体を形成し、酸 化物半導体膜と、第４の絶縁体と、第４の導電体と、を覆うように、第２の絶縁膜を形成し、酸化物 半導体膜、 および第２の絶縁膜、 の一部を除去し、 第２の酸化物半導体、 および第５の絶縁体を形成 することで、 第１の酸化物半導体の側面を露出し、 第１の酸化物半導体の側面、 および第２の酸化物 半導体の側面と接して、 第６の絶縁体を形成し、 第６の絶縁体と接して、 第７の絶縁体を形成し、 加 熱処理を行う。

Description

半導体装置、及び半導体装置の作製方法
本発明の一態様は、半導体装置、及び半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
しかしながら、活性層として酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
そこで、本発明の一態様は、良好な信頼性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、不純物が低減された酸化物半導体を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、酸素欠損が低減された酸化物半導体を有する半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
そこで、本発明では、酸化物半導体の周囲の酸化物絶縁体から過剰酸素を酸化物半導体に供給することで、酸化物半導体中の酸素欠損の低減を図る。
さらに、酸化物半導体の周囲の酸化物絶縁体などから、水、水素などの不純物が酸化物半導体に混入することを防ぐため、熱処理などにより脱水、脱水素化を図る。さらに、脱水、脱水素化を行った、酸化物絶縁体などに水、水素などの不純物が外部から混入することを防ぐため、当該酸化物絶縁体及び酸化物半導体を覆って、水、水素などの不純物に対してバリア性を有する絶縁体を形成する。
さらに、上記水、水素などの不純物に対してバリア性を有する絶縁体を、酸素を透過させにくいものとする。これによって、酸素が外方拡散するのを防ぎ、酸化物半導体及び周囲の酸化物絶縁体に効果的に酸素を供給する。
このようにして、酸化物半導体及び周囲の酸化物絶縁体に含まれる、水、水素などの不純物を低減し、且つ酸化物半導体中の酸素欠損の低減を図る。
本発明の一様態は、第１の導電体を形成し、第１の導電体上に第１の絶縁体を形成し、第１の絶縁体上に第２の絶縁体を形成し、第２の絶縁体上に第３の絶縁体を形成し、第３の絶縁体にマイクロ波励起プラズマ処理を行い、第３の絶縁体上に、島状の第１の酸化物半導体と、第１の酸化物半導体上の第２の導電体、および第３の導電体と、を形成し、第１の酸化物半導体、第２の導電体、および第３の導電体上に、酸化物半導体膜を形成し、酸化物半導体膜上に、第１の絶縁膜を形成し、第１の絶縁膜上に導電膜を形成し、第１の絶縁膜、および導電膜の一部を除去し、第４の絶縁体、および第４の導電体を形成し、酸化物半導体膜と、第４の絶縁体と、第４の導電体と、を覆うように、第２の絶縁膜を形成し、酸化物半導体膜、および第２の絶縁膜、の一部を除去し、第２の酸化物半導体、および第５の絶縁体を形成することで、第１の酸化物半導体の側面を露出し、第１の酸化物半導体の側面、および第２の酸化物半導体の側面と接して、第６の絶縁体を形成し、第６の絶縁体と接して、第７の絶縁体を形成し、加熱処理を行う。
本発明の一様態は、第１の導電体を形成し、第１の導電体上に第１の絶縁体を形成し、第１の絶縁体上に第２の絶縁体を形成し、第２の絶縁体上に第３の絶縁体を形成し、第３の絶縁体にマイクロ波励起プラズマ処理を行い、第３の絶縁体上に、島状の第１の酸化物半導体と、第１の酸化物半導体上の第２の導電体、および第３の導電体と、を形成し、第１の酸化物半導体、第２の導電体、および第３の導電体上に、酸化物半導体膜を形成し、酸化物半導体膜上に、第１の絶縁膜を形成し、第１の絶縁膜上に導電膜を形成し、導電膜の一部を除去し、第４の導電体を形成し、第１の絶縁膜と、第４の導電体と、を覆うように、第２の絶縁膜を形成し、酸化物半導体膜、第１の絶縁膜、および第２の絶縁膜、の一部を除去し、第２の酸化物半導体、第４の絶縁体、および第５の絶縁体を形成することで、第１の酸化物半導体の側面を露出し、第１の酸化物半導体の側面、および第２の酸化物半導体の側面と接して、第６の絶縁体を形成し、第６の絶縁体と接して、第７の絶縁体を形成し、加熱処理を行う。
上記構成のマイクロ波励起プラズマ処理は、圧力が７０Ｐａ以下で行われる。
上記構成のマイクロ波励起プラズマ処理は、酸素流量比が１０％以上３０％以下で行われる。
上記構成のマイクロ波励起プラズマ処理は、ＲＦバイアスを基板に印加しながら、行われる。
上記構成の第６の絶縁体は、１２０℃以上１５０℃以下の基板温度で、スパッタリング法により形成される。
上記構成の第６の絶縁体は、成膜装置で１００℃以上の加熱処理を行った後、成膜装置にて大気開放することなく、成膜される。
本発明の一態様により、良好な信頼性を有する半導体装置を提供することができる。または、本発明の一態様により、不純物が低減された酸化物半導体を有する半導体装置を提供することができる。または、本発明の一態様により、酸素欠損が低減された酸化物半導体を有する半導体装置を提供することができる。
または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係る半導体装置の作製方法を示すフローチャート。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係る半導体装置の上面図及び断面図。 プラズマ中のラジカル、およびイオンのエネルギー準位を説明する図。 絶縁体による、酸化物中の水素を低減するメカニズムを説明する模式図。 本発明に係る酸化物の原子数比の範囲を説明する図。 酸化物の積層構造のバンド図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る製造装置を示す上面図。 本発明の一態様に係るチャンバーを示す上面図。 本発明の一態様に係るチャンバーを示す上面図。 本実施例の構造及びＳＩＭＳ結果を説明する図。 本実施例の構造を説明する図。 本実施例の構造及びＴＤＳ結果を説明する図。 本実施例の構造及びＴＤＳ結果を説明する図。 本実施例の構造及びＴＤＳ結果を説明する図。 本実施例の構造及びＴＤＳ結果を説明する図。 本実施例の構造及びＴＤＳ結果を説明する図。 本実施例の構造及びＴＤＳ結果を説明する図。 本実施例の構造及びＳＩＭＳ結果を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれかソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
（実施の形態１）
本実施の形態では、良好な信頼性を有するトランジスタが設けられた半導体装置、及び当該半導体装置の作製方法について、図１乃至図２５を用いて説明する。本実施の形態に示す半導体装置に設けられたトランジスタでは、活性層として酸化物半導体を用いている。当該酸化物半導体中の水または水素などの不純物を低減させ、過剰酸素を供給して酸素欠損を低減させることにより、半導体装置に設けられたトランジスタの信頼性を向上させることができる。
＜半導体装置１０００の構成例＞
図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）、および図１（Ｅ）は、半導体装置１０００を示す上面図および断面図である。半導体装置１０００はトランジスタ２００およびトランジスタ４００を有する。基板（図示せず）の上に形成されたトランジスタ２００およびトランジスタ４００は、異なる構成を有する。例えば、トランジスタ４００は、トランジスタ２００と比較して、バックゲート電圧及びトップゲート電圧が０Ｖのときのドレイン電流（以下、Ｉｃｕｔと呼ぶ。）が小さい構成とすればよい。トランジスタ４００をスイッチング素子として、トランジスタ２００のバックゲートの電位を制御できる構成とする。これにより、トランジスタ２００のバックゲートと接続するノードを所望の電位にした後、トランジスタ４００をオフ状態にすることで、トランジスタ２００のバックゲートと接続するノードの電荷が消失することを抑制することができる。
ここで、図１（Ａ）は半導体装置１０００の上面図である。図１（Ｂ）は、図１（Ａ）中の一点鎖線Ｌ１−Ｌ２に対応しており、トランジスタ２００およびトランジスタ４００のチャネル長方向の断面図である。また、図１（Ｃ）は、図１（Ａ）中の一点鎖線Ｗ１−Ｗ２に対応しており、トランジスタ２００のチャネル幅方向の断面図である。また、図１（Ｄ）は、図１（Ａ）中の一点鎖線Ｗ３−Ｗ４に対応するトランジスタ２００の断面図である。また、図１（Ｅ）は、図１（Ａ）中の一点鎖線Ｗ５−Ｗ６に対応しており、トランジスタ４００のチャネル幅方向の断面図である。
以下、トランジスタ２００とトランジスタ４００の構成についてそれぞれ図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）、および図１（Ｅ）を用いて説明する。なお、トランジスタ２００とトランジスタ４００の構成材料の詳細については＜構成材料について＞で詳細に説明する。
〔トランジスタ２００〕
図１（Ａ）、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）に示すように、トランジスタ２００は、絶縁体２１０の上に配置された絶縁体２１２と、絶縁体２１２の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、導電体２０５の上に配置された絶縁体２２０、絶縁体２２２、および絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０ｂの上に配置された導電体２４０ａ、および導電体２４０ｂ（以下、導電体２４０ａ、および導電体２４０ｂをまとめて導電体２４０ともいう）と、導電体２４０の上に配置された層２４５ａ、および層２４５ｂ（以下、層２４５ａ、および層２４５ｂをまとめて層２４５ともいう）と、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、導電体２６０ｂ、および導電体２６０ｃ）と、導電体２６０ｃの上に配置された層２７０と、層２７０の上に配置された絶縁体２７２と、絶縁体２７２の上に配置された絶縁体２７４と、を有する。
絶縁体２１２及び絶縁体２１４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、絶縁体２１０より下層から水素、水などの不純物が絶縁体２１２及び絶縁体２１４より上層に拡散するのを抑制することができる。なお、絶縁体２１２及び絶縁体２１４は、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい絶縁性材料について記載する場合も同様である。
また、例えば、絶縁体２１２は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体２１２を良好な被覆性で成膜し、クラックやピンホールなどが形成されることを抑制することができる。また、例えば、絶縁体２１４をスパッタリング法を用いて成膜することが好ましい。これにより、絶縁体２１２より速い成膜速度で成膜でき、絶縁体２１２より生産性よく膜厚を大きくすることができる。このような絶縁体２１２と絶縁体２１４の積層にすることで、水素、水などの不純物に対するバリア性を向上させることができる。なお、絶縁体２１２は、絶縁体２１４の下に設ける構成としてもよい。また、絶縁体２１４が不純物に対して十分なバリア性を持つ場合、絶縁体２１２を設けない構成としてもよい。
また、絶縁体２１２及び絶縁体２１４は、酸素が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。これにより、酸化物２３０ｂに効果的に酸素を供給することができる。
ここで、絶縁体２１０、絶縁体２１２、および絶縁体２１４は開口が形成されており、当該開口の内側は、絶縁体２１０、絶縁体２１２、および絶縁体２１４が同一面上となる。絶縁体２１６に複数の開口が形成されており、その一つは、絶縁体２１０、絶縁体２１２、および絶縁体２１４の開口の位置に重なるよに形成され、当該開口の径は、絶縁体２１０、絶縁体２１２、および絶縁体２１４の開口より大きい。また、絶縁体２１６の他の開口は絶縁体２１４の上面に達する。
絶縁体２１６の開口の内側に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
また、導電体２０５と同様に、導電体２０７を設けてもよい。導電体２０７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の中に設けられている。導電体２０７の絶縁体２１６と同じ層に形成される部分が配線として機能し、導電体２０７の絶縁体２１０、絶縁体２１２、および絶縁体２１６と同じ層に形成される部分がプラグとして機能する。導電体２０７は、上記開口の内側に接して導電体２０７ａが形成され、導電体２０７ａを介して開口の内側に導電体２０７ｂが形成される。ここで、導電体２０７ａおよび導電体２０７ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。このような導電体２０７を設けることで、絶縁体２１０より下層に位置する配線、回路素子、半導体素子などと接続することができる。また、導電体２０７より上層に同様の配線とプラグを設けることにより、上層に位置する配線、回路素子、半導体素子などと接続することができる。
ここで、導電体２０５ａ及び導電体２０７ａは、水または水素などの不純物が透過しにくい導電性材料を用いることが好ましい。また、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体２１０より下層から水素、水などの不純物が導電体２０５または導電体２０７を通じて上層に拡散するのを抑制することができる。なお、導電体２０５ａ及び導電体２０７ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい導電性材料について記載する場合も同様である。
また、導電体２０５ｂ及び導電体２０７ｂに、銅など酸化シリコン中を拡散しやすい金属を用いる場合、絶縁体２２０として、窒化シリコン、窒化酸化シリコンなどの銅が透過しにくい絶縁性材料を用いることにより、銅などの不純物が絶縁体２２０より上に拡散することを防ぐことができる。このとき、導電体２０５ａ、導電体２０７ａも銅が透過しにくい絶縁性材料を用いて、銅などの不純物が導電体２０５ａ、導電体２０５ｂの外に銅などの不純物が拡散しないようにすることが好ましい。
また、絶縁体２２２は、水または水素などの不純物、および酸素が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウム、および酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２１０より下層から水素、水などの不純物が絶縁体２１２及び絶縁体２１４より上層に拡散するのを抑制することができる。さらに、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
絶縁体２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。なお、加熱により放出される酸素を「過剰酸素」ともいう。このような絶縁体２２４を酸化物２３０に接して設けることにより、酸化物２３０ｂに効果的に酸素を供給することができる。
また、絶縁体２２４中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体２２４の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
酸化物２３０ａは、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。これにより、酸化物２３０ａの形状の安定を図ることができる。なお、酸化物２３０ａ乃至酸化物２３０ｃの構成の詳細については後述する。
トランジスタ２００に安定した電気特性及び、良好な信頼性を付与するには、酸化物２３０ｂが、酸化物中の不純物及び酸素欠損が低減され、高純度真性または実質的に高純度真性であることが好ましい。高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となり、信頼性が低下する場合がある。
従って、トランジスタの電気特性を安定させ、信頼性を向上させるためには、酸化物中の酸素欠損及び不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
また、酸化物２３０ｂは、酸化物２３０ａおよび酸化物２３０ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物２３０ｂとして、酸化物２３０ａおよび酸化物２３０ｃよりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
また、酸化物２３０ｂは、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、上面図において第１の領域と第２の領域に挟まれる。トランジスタ２００は、酸化物２３０ｂの第１の領域上に導電体２４０ａを有し、酸化物２３０ｂの第２の領域上に導電体２４０ｂを有する。導電体２４０ａまたは導電体２４０ｂの一方は、ソース導電体またはドレイン導電体の一方として機能でき、他方は、ソース導電体またはドレイン導電体の他方として機能できる。よって、酸化物２３０ｂの第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、酸化物２３０ｂの第３の領域はチャネル形成領域として機能できる。
ここで、導電体２４０ａ及び導電体２４０ｂの酸化物２３０ｃと接する側の側面が、９０度よりも小さいテーパー角を有することが好ましい。導電体２４０または導電体２４０ｂの酸化物２３０ｃと接する側の側面と底面のなす角が４５°以上７５°以下であることが好ましい。このように導電体２４０ａ及び導電体２４０ｂを形成することにより、酸化物２３０ｃを導電体２４０が形成する段差部にも被覆性良く成膜することができる。これにより、酸化物２３０ｃが段切れなどを起こして、酸化物２３０ｂと絶縁体２５０などが接するのを防ぐことができる。
また、導電体２４０ａ上に層２４５ａが形成され、導電体２４０ｂ上に層２４５ｂが形成される。ここで、層２４５ａおよび層２４５ｂは、酸素が透過しにくい材料を用いることが好ましく、例えば酸化アルミニウムなどを用いることができる。これにより、導電体２４０ａ及び導電体２４０ｂの酸化によって周囲の過剰酸素が消費されることを防ぐことができる。
酸化物２３０ｃは、層２４５ａ、層２４５ｂ、導電体２４０ａ、導電体２４０ｂ、酸化物２３０ｂ、および酸化物２３０ａ上に形成される。ここで、酸化物２３０ｃは、酸化物２３０ｂの上面と、酸化物２３０ｂのチャネル幅方向の側面と、酸化物２３０ａのチャネル幅方向の側面と、絶縁体２２４の上面と接する。酸化物２３０ｃは、酸化物２３０ｂに酸素を供給する機能を有する場合がある。また、酸化物２３０ｃの上に絶縁体２５０を形成することにより、絶縁体２５０から水または水素などの不純物が酸化物２３０ｂに直接浸入することを防ぐことができる。また、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。これにより、酸化物２３０ｃの形状の安定を図ることができる。
絶縁体２５０はゲート絶縁膜として機能できる。絶縁体２５０は、絶縁体２２４と同様に、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体２５０を酸化物２３０に接して設けることにより、酸化物２３０に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体２５０上に導電体２６０ａを有し、導電体２６０ａ上に導電体２６０ｂを有し、導電体２６０ｂ上に導電体２６０ｃを有する。絶縁体２５０および導電体２６０は、第３の領域と重なる領域を有する。また、絶縁体２５０、導電体２６０ａ、導電体２６０ｂおよび導電体２６０ｃの端部は概略一致する。
なお、導電体２０５または導電体２６０の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。ゲート電極とバックゲート電極で半導体のチャネル形成領域を挟むように配置される。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体２６０ａは、酸化物で導電性を有するものが好ましい。例えば、酸化物２３０として用いることができるＩｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値ものを用いることが好ましい。
導電体２６０ｂは、導電体２６０ａに窒素などの不純物を添加して導電体２６０ａの導電性を向上できる導電体が好ましい。例えば導電体２６０ａにＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、導電体２６０ｂは窒化チタンなどを用いることが好ましい。また、例えば導電体２６０ｃには、導電性が低いタングステンを用いることが好ましい。
また、導電体２６０上に層２７０が形成されている。ここで、層２７０は、酸素が透過しにくい材料を用いることが好ましく、例えば酸化アルミニウムなどを用いることができる。これにより、導電体２６０の酸化によって周囲の過剰酸素が消費されることを防ぐことができる。このように、層２７０はゲートを保護するゲートキャップとしての機能を有する。層２７０および酸化物２３０ｃは、導電体２６０の端部を越えて延伸し、当該延伸部分で重畳して接する領域を有し、層２７０の端部と酸化物２３０ｃの端部は概略一致している。
絶縁体２７２は、酸化物２３０、導電体２４０、層２４５、絶縁体２５０、導電体２６０、および層２７０を覆って設けられている。さらに絶縁体２７２は、酸化物２３０ｂの側面及び絶縁体２２４の上面と接して設けられている。さらに、絶縁体２７２の上に絶縁体２７４が設けられている。
ここで、絶縁体２７２は、スパッタリング法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体２７２を用いることにより、絶縁体２２４及び酸化物２３０ｂの絶縁体２７２と接する面に酸素を添加して、酸素過剰な状態にできる。
また、絶縁体２７２は、加熱処理を行うことにより、酸化物２３０および絶縁体２２４中の水素をゲッタリングする性質をもつことが好ましく、例えば、酸化アルミニウムを用いることが好ましい。これにより、絶縁体２２４及び酸化物２３０ｂ中の水または水素などの不純物を低減させることができる。
また、絶縁体２７２及び絶縁体２７４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。このような絶縁体２７２を用いることにより、絶縁体２７４より上層から水素、水などの不純物が絶縁体２７２より下層に拡散するのを抑制することができる。
さらに、絶縁体２７４はＡＬＤ法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ＡＬＤ法を用いて成膜された絶縁体２７４は、良好な被覆性を有し、クラックやピンホールなどの形成が抑制された膜となる。絶縁体２７２及び絶縁体２７４は凹凸を有する形状の上に設けられるが、ＡＬＤ法で成膜された絶縁体２７４を用いることにより、段切れ、クラック、ピンホールなどが形成されることなく、トランジスタ２００を絶縁体２７４で覆うことができる。これにより、絶縁体２７２に段切れなどが発生しても、絶縁体２７４で覆うことができるので、絶縁体２７２と絶縁体２７４の積層膜の、水素、水などの不純物に対するバリア性をより顕著に向上させることができる。
また、絶縁体２７２をスパッタリング法で成膜し、絶縁体２７４をＡＬＤ法で成膜した場合、導電体２６０ｃの導電体２４０と重畳する領域の上面が被形成面となる部分の膜厚（以下、第１の膜厚とよぶ。）と、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４０の側面が被形成面となる部分の膜厚（以下、第２の膜厚とよぶ。）と、で絶縁体２７２及び絶縁体２７４で膜厚の比が異なる場合がある。絶縁体２７２では、第１の膜厚と、第２の膜厚とを同程度の大きさとすることができる。これに対して、絶縁体２７４では、第１の膜厚が第２の膜厚より大きくなる場合が多く、例えば、第１の膜厚が第２の膜厚の２倍程度になる場合がある。
また、絶縁体２７２及び絶縁体２７４は、酸素が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体２２４、絶縁体２５０などに含まれる酸素が上方拡散するのを抑制することができる。
このように、トランジスタ２００は、絶縁体２７４、絶縁体２７２、絶縁体２１４、および絶縁体２１２に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体２２４、酸化物２３０、および絶縁体２５０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２１２の下方から水素、または水などの不純物が混入するのを防ぎ、絶縁体２２４、酸化物２３０、および絶縁体２５０中の不純物濃度を低減させることができる。
このようにして、トランジスタ２００の活性層として機能する酸化物２３０ｂ中の酸素欠損を低減し、水素または水などの不純物を低減することで、トランジスタ２００の電気特性を安定させ、信頼性を向上させることができる。
絶縁体２７４の上には、絶縁体２８０が設けられている。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
さらに、絶縁体２８０の上に絶縁体２８２が設けられ、絶縁体２８２の上に絶縁体２８４が設けられている。絶縁体２８２及び絶縁体２８４は、絶縁体２７２及び絶縁体２７４と同様に、水、水素などの不純物、および酸素が透過しにくい絶縁性材料、例えば酸化アルミニウムを用いることが好ましい。
絶縁体２８２は、絶縁体２７２と同様に、加熱処理を行うことにより、絶縁体２８０中の水素をゲッタリングする性質をもつことが好ましく、例えば、酸化アルミニウムを用いることが好ましい。このような絶縁体２８２を設けることで、絶縁体２８０の膜中の水または水素などの不純物濃度を低減することができる。
また、絶縁体２８４は、絶縁体２７４と同様に、ＡＬＤ法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体２７４を用いることにより、絶縁体２８４より上層から水素、水などの不純物が絶縁体２８２より下層に拡散するのを抑制することができる。
ここで、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４及び絶縁体２８０には、絶縁体２１４に達する開口４８０が形成されている。絶縁体２８２は、開口４８０の内側にも成膜されており、絶縁体２１４の上面と接している。なお、図１（Ａ）では、Ｗ１−Ｗ２方向に伸長された開口４８０の一部だけが示されているが、開口４８０はトランジスタ２００及びトランジスタ４００を囲むように形成され、少なくとも酸化物２３０より外側を囲むように開口４８０が形成される。また、開口４８０は閉じており、開口４８０より内側の領域と開口４８０より外側の領域を分断していることが好ましい。開口４８０において、絶縁体２１４の上面と絶縁体２８２の下面が接しており、開口４８０で囲まれる領域は、絶縁体２１４と絶縁体２８２で囲まれる領域ということができる。
このような構造とすることにより、トランジスタ２００を基板の上下方向だけでなく、側面方向からも絶縁体２８２及び絶縁体２８４で囲んで封止することができる。これにより、絶縁体２８４の外側から水、または水素などの不純物がトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。さらに、絶縁体２８２をＡＬＤ法で成膜することにより、開口４８０においても段切れなどを起こさずに、成膜できる。これにより、絶縁体２８２に段切れなどが発生しても、絶縁体２８４で覆うことができるので、絶縁体２８２と絶縁体２８４の積層膜の、不純物に対するバリア性を向上させることができる。
また、開口４８０は、半導体装置１０００を切り出すダイシングラインまたはスクライブラインの内側に位置するように設けることが好ましい。これにより、半導体装置１０００を切り出した時も、絶縁体２８０、絶縁体２２４、絶縁体２１６などの側面が絶縁体２８２及び絶縁体２８４で封止されたままなので、これらの絶縁体から、水素または水などの不純物が浸入してトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。なお、ダイシングラインまたはスクライブラインの内側に開口４８０で囲まれる領域を複数設け、複数の半導体装置を個別に、絶縁体２８２及び絶縁体２８４で封止する構造としてもよい。
〔トランジスタ４００〕
図１（Ａ）、図１（Ｂ）、図１（Ｅ）に示すように、トランジスタ４００は、絶縁体２１０の上に配置された絶縁体２１２と、絶縁体２１２の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された導電体４０３（導電体４０３ａ、および導電体４０３ｂ）、導電体４０５（導電体４０５ａ、および導電体４０５ｂ）、導電体４０７（導電体４０７ａ、および導電体４０７ｂ）と、導電体４０３、導電体４０５、および導電体４０７の上に配置された絶縁体２２０、絶縁体２２２、および絶縁体２２４と、絶縁体２２４、導電体４０５、および導電体４０７の上に配置された酸化物４３０と、酸化物４３０の上に配置された絶縁体４５０と、絶縁体４５０の上に配置された導電体４６０（導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃ）と、導電体４６０ｃの上に配置された層４７０と、層４７０の上に配置された絶縁体２７２と、絶縁体２７２の上に配置された絶縁体２７４と、を有する。以下、トランジスタ２００で説明した構成については省略する。
絶縁体２１６の開口に導電体４０３、導電体４０５、および導電体４０７が設けられる。導電体４０３、導電体４０５、および導電体４０７は導電体２０５と同様の構成にすることが好ましい。絶縁体２１６の開口の内側に接して導電体４０３ａが形成され、さらに内側に導電体４０３ｂが形成されている。導電体４０５及び導電体４０７も、導電体４０３と同様の構成である。導電体４０５または導電体４０７の一方は、ソース導電体またはドレイン導電体の一方として機能でき、他方は、ソース導電体またはドレイン導電体の他方として機能できる。
酸化物４３０は、酸化物２３０ｃと同様の構成とすることが好ましい。また、酸化物４３０は、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、上面図において第１の領域と第２の領域に挟まれる。トランジスタ４００は、酸化物４３０の第１の領域の下に導電体４０５を有し、酸化物４３０の第２の領域の下に導電体４０７を有する。よって、酸化物４３０の第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、酸化物４３０の第３の領域はチャネル形成領域として機能できる。
なお、トランジスタ２００では、酸化物２３０ｂにチャネルが形成されるが、トランジスタ４００では酸化物４３０にチャネルが形成される。酸化物２３０ｂと酸化物４３０は、電気的性質の異なる半導体材料を用いることが好ましい。酸化物２３０ｂと酸化物４３０に電気的性質の異なる半導体材料を用いることで、トランジスタ２００とトランジスタ４００の電気特性を異ならせることができる。
また、例えば、酸化物４３０に、酸化物２３０ｂよりも電子親和力が小さい半導体を用いることで、トランジスタ４００のしきい値電圧をトランジスタ２００よりも大きくすることができる。具体的には、酸化物４３０及び酸化物２３０ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であるとき、酸化物４３０をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物２３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物４３０、および酸化物２３０ｂを用いればよい。酸化物２３０ｂは、例えば、ターゲットの原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等を用いて成膜したものが好ましい。また、酸化物４３０は、例えば、ターゲットの原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１等を用いて成膜したものが好ましい。ただし、これに限られることなく、上記の式を満たす範囲で酸化物４３０および酸化物２３０ｂの原子数比を適宜設定すればよい。このようなＩｎ−Ｍ−Ｚｎ酸化物を用いることで、トランジスタ４００のＶｔｈをトランジスタ２００よりも大きくすることができる。
また、トランジスタ４００では酸化物２３０のチャネルが形成される領域が絶縁体２２４と絶縁体４５０に直接接しているため、界面散乱やトラップ準位の影響を受けやすい。これにより、トランジスタ４００の電界効果移動度及びキャリア密度を小さくすることができる。また、トランジスタ４００のしきい値電圧をトランジスタ２００よりも大きくすることができる。
酸化物４３０は、過剰酸素を多く含むことが好ましく、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。このような酸化物４３０を活性層として用いることにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。
絶縁体４５０は、絶縁体２５０と同様の構成とすることが好ましく、ゲート絶縁膜として機能できる。このような絶縁体４５０を酸化物４３０に接して設けることにより、酸化物４３０に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体４５０中の水または水素などの不純物濃度が低減されていることが好ましい。
導電体４６０は、導電体２６０と同様の構成とすることが好ましい。絶縁体４５０上に導電体４６０ａを有し、導電体４６０ａ上に導電体４６０ｂを有し、導電体４６０ｂ上に導電体４６０ｃを有する。絶縁体４５０および導電体４６０は、第３の領域と重なる領域を有する。また、絶縁体４５０、導電体４６０ａ、導電体４６０ｂおよび導電体４６０ｃの端部は概略一致する。なお、導電体４０３または導電体４６０の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。
層４７０は、層２７０と同様の構成とすることが好ましい。導電体４６０上に層４７０が形成されている。これにより、導電体４６０の酸化によって周囲の過剰酸素が消費されることを防ぐことができる。層４７０および酸化物４３０は、導電体４６０の端部を越えて延伸し、当該延伸部分で重畳し、接する領域を有し、層４７０の端部と酸化物４３０の端部は概略一致している。
トランジスタ４００も、トランジスタ２００と同様に、絶縁体２７４、絶縁体２７２、絶縁体２１４、および絶縁体２１２に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体２２４、酸化物４３０、および絶縁体４５０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２１２の下方から水素、または水などの不純物が混入するのを防ぎ、絶縁体２２４、酸化物２３０、および絶縁体２５０中の不純物濃度を低減させることができる。
このようにして、トランジスタ４００の活性層として機能する酸化物４３０中の酸素欠損を低減し、水素または水などの不純物を低減することで、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。さらに、トランジスタ４００の電気特性を安定させ、信頼性を向上させることができる。
このようなトランジスタ４００をスイッチング素子としてトランジスタ２００のバックゲートの電位を保持できる構成とすることにより、トランジスタ２００のオフ状態を長く維持することができる。
＜構成材料について＞
〔絶縁体〕
絶縁体２１０、絶縁体２１６、絶縁体２２０、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０は、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７４、絶縁体２８２、および絶縁体２８４は、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０より、水または水素などの不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。これらを単層で、または積層で用いればよい。
絶縁体２１２、絶縁体２１４、および絶縁体２２２に不純物が透過しにくい絶縁性材料を用いることで、基板側からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁体２７２、絶縁体２７４、絶縁体２８２、および絶縁体２８４に不純物が透過しにくい絶縁性材料を用いることで、絶縁体２８０よりも上層からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
なお、絶縁体２１２、絶縁体２１４、絶縁体２７２、絶縁体２８２、および絶縁体２８４として、これらの材料で形成される絶縁層を複数積層して用いてもよい。また、絶縁体２１２、絶縁体２１４のどちらか一方を省略してもよい。また、絶縁体２８２、絶縁体２８４のどちらか一方を省略してもよい。
ここで、不純物が透過しにくい絶縁性材料とは、耐酸化性が高く、酸素、水素または水に代表される不純物の拡散を抑制する機能とする。
例えば、酸化シリコンに対し、酸化アルミニウムは、３５０℃または４００℃の雰囲気下において、不純物が透過しにくい絶縁性材料中の一時間当たりの酸素または水素の拡散距離が非常に小さい。従って、酸化アルミニウムは不純物が透過しにくい材料であるといえる。
また、不純物が透過しにくい絶縁性材料の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００は、水素の拡散を抑制する膜で封止されていることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体２１２の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２１２の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
また、特に、絶縁体２１６、絶縁体２２４、および絶縁体２８０は、誘電率が低いことが好ましい。例えば、絶縁体２１６、絶縁体２２４、および絶縁体２８０の比誘電率は、３未満、好ましくは２．４未満、さらに好ましくは１．８未満であることが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。
また、酸化物２３０として酸化物半導体を用いる場合は、酸化物２３０中の水素濃度の増加を防ぐために、絶縁体中の水素濃度を低減することが好ましい。具体的には、絶縁体中の水素濃度を、ＳＩＭＳにおいて２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、絶縁体２１６、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０の水素濃度を低減することが好ましい。少なくとも、酸化物２３０、または酸化物４３０と接する絶縁体２２４、絶縁体２５０、および絶縁体４５０の水素濃度を低減することが好ましい。
また、酸化物２３０中の窒素濃度の増加を防ぐために、絶縁体中の窒素濃度を低減することが好ましい。具体的には、絶縁体中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁体２２４の少なくとも酸化物２３０と接する領域と、絶縁体２５０の少なくとも酸化物２３０と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ　Ｓｐｉｎ　Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁体２２４および絶縁体２５０として酸化シリコン層または酸化窒化シリコン層を用いる場合は、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層、または酸化窒化シリコン層を用いればよい。
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁体２２４および絶縁体２５０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁体２２４および絶縁体２５０として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、ＴＤＳにおいて、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
また、絶縁体２１６、絶縁体２２４、絶縁体２５０、および絶縁体４５０の少なくとも１つは、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、ＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による加熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて行うことができる。また、酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく対象となる膜内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、酸素ドープ処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる場合がある。つまり、「酸素ドープ処理」は、「不純物除去処理」ともいえる。特に、酸素ドープ処理として、減圧状態で酸素を含むプラズマ処理を行うことで、対象となる絶縁体、または酸化物中の水素、および水に関する結合が切断されることにより、水素、および水が脱離しやすい状態に変化する。従って、加熱しながらのプラズマ処理、または、プラズマ処理後に加熱処理を行うことが好ましい。また、加熱処理後に、プラズマ処理を行い、さらに加熱処理を行うことで、対象となる膜中の不純物濃度を低減することができる。
絶縁体の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０として上記の絶縁層を用いてもよい。層２４５ａ、層２４５ｂ、および層２７０に絶縁層を用いる場合は、酸素が放出されにくい、および／または吸収されにくい絶縁層を用いることが好ましい。
〔酸化物〕
以下に、本発明に係る酸化物２３０、および酸化物４３０について説明する。
酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
＜構造＞
酸化物は、単結晶酸化物と、それ以外の非単結晶酸化物と、に分けられる。非単結晶酸化物としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物と区別が付かない場合がある。
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物との間の構造を有する酸化物である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物は、非晶質酸化物、多結晶酸化物、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜原子数比＞
次に、図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図２６（Ａ）に示す領域Ａは、酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
酸化物は、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。すなわち、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなる。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２６（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図２６（Ａ）の領域Ａで示される原子数比を有することが好ましい。
特に、図２６（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物が得られる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物は熱に強く、信頼性が高い。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物の性質が異なる場合がある。例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
［酸化物を有するトランジスタ］
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
＜バンド図＞
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ１および酸化物Ｓ２の積層構造、および積層構造に接する絶縁体のバンド図と、について、図２７を用いて説明する。
図２７（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２７（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２７（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図２７（Ａ）、図２７（Ｂ）、および図２７（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図２６（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図２６（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４、およびその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
また、本明細書等において、チャネルが形成される半導体に上記酸化物を用いたトランジスタを「ＯＳトランジスタ」ともいう。また、本明細書等において、チャネルが形成される半導体に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、酸化物２３０ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、酸化物２３０ａ、および酸化物２３０ｃが、酸化ガリウムであっても構わない。例えば、酸化物２３０ｃとして、酸化ガリウムを用いると導電体２０５と酸化物２３０との間に生じるリーク電流を低減することができる。即ち、トランジスタ２００のオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃのうち、電子親和力の大きい酸化物２３０ｂにチャネルが形成される。
酸化物を用いたトランジスタに安定した電気特性と良好な信頼性を付与するためには、酸化物中の不純物及び酸素欠損を低減して高純度真性化し、少なくとも酸化物２３０ｂを真性または実質的に真性と見なせる酸化物とすることが好ましい。また、少なくとも酸化物２３０ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体とすることが好ましい。
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０を酸化物２３０、または酸化物４３０と同様の材料および方法で形成してもよい。層２４５ａ、層２４５ｂ、層２７０、および層４７０に酸化物を用いる場合は、酸素が放出されにくい、または吸収されにくい酸化物を用いることが好ましい。
〔導電体〕
導電体２０５、導電体２０７、導電体４０３、導電体４０５、導電体４０７、導電体２４０、導電体２６０および導電体４６０を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、導電体２０５ｂ、導電体２０７ｂ、導電体４０３ｂ、導電体４０５ｂ、および導電体４０７ｂとしては、例えば、タングステン、ポリシリコン等の導電性材料を用いればよい。また、絶縁体２１２および絶縁体２１４と接する、導電体２０５ａ、導電体２０７ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａとして、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を積層または単層で用いることができる。
絶縁体２１２および絶縁体２１４に不純物が透過しにくい絶縁性材料を用い、絶縁体２１２および絶縁体２１４と接する、導電体２０５ａ、導電体２０７ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａに不純物が透過しにくい導電性材料を用いることで、トランジスタ２００およびトランジスタ４００への不純物の拡散をさらに抑制することができる。よって、トランジスタ２００およびトランジスタ４００の信頼性をさらに高めることができる。
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０として上記の導電性材料を用いてもよい。層２４５ａ、層２４５ｂ、層２７０、および層４７０に導電性材料を用いる場合は、酸素が放出されにくい、および／または吸収されにくい導電性材料を用いることが好ましい。
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ２００、またはトランジスタ４００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
また、基板として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
＜半導体装置１０００の作製方法例＞
半導体装置１０００の作製方法例について図２乃至図２５を用いて説明する。ここで、図２は半導体装置１０００の作製工程の一部を示すフローチャートである。図２に示すフローチャートでは、左側に工程（ステップ）を記載し、右側に各工程に係る、水素または水などの不純物、及び酸素の挙動に関わる効果を示している。図２４はマイクロ波によって励起されるプラズマ中に含まれるラジカル、およびイオンのエネルギー準位を説明する図である。また、図２５は、酸化アルミニウムによる、酸化物中の水素を低減するメカニズムを説明する模式図である。
まず、図２を用いて、半導体装置１０００の作成方法の概要について説明する。
ステップＳ０１に示すように、絶縁体２１６を成膜する。次に、ステップＳ０２に示すように、絶縁体２１６に対し、マイクロ波励起プラズマ処理を行うことが好ましい。マイクロ波励起プラズマ処理を行うことにより、絶縁体２１６中の不純物である、水、および窒素を除去することができる。さらに、酸素及び希ガスの混合雰囲気下において、ＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行うことにより、絶縁体２１６に過剰酸素を有する領域を形成することができる。なお、ＲＦバイアスが大きいほど、より多くの過剰酸素を導入することができる。一方、ＲＦバイアスが大きすぎると、プラズマにより、被対象構造にダメージを与えてしまう場合がある。従って、印加するＲＦバイアスは、０Ｗよりも大きく、６００Ｗ以下で行うとよい。
ここで、絶縁体２１６として酸化シリコンを成膜した場合に、絶縁体２１６に対してマイクロ波励起プラズマ処理の原理について、図２４を用いて説明する。
絶縁体２１６中には、水素、窒素、および炭素は、不純物として存在する。特に、シリコン原子と結合した不純物は、不純物原子と、シリコン原子との結合を切断する必要があるため、加熱処理による除去は難しい。例えば、固体の酸化シリコンにおける水素原子とシリコン原子の結合エネルギーは３．３ｅＶ、炭素原子とシリコン原子の結合エネルギーは３．４ｅＶ、窒素原子とシリコン原子の結合エネルギーは３．５ｅＶ、である。従って、シリコン原子と結合した水素原子を取り除くには、少なくとも、３．３ｅＶ以上のエネルギーを持つラジカル、またはイオンを、水素原子とシリコン原子との結合部に衝突させることで、水素原子と、シリコン原子との結合を切断することができる。なお、窒素、および炭素などの他の不純物についても、同様に、少なくとも、結合エネルギー以上のエネルギーを持つラジカル、またはイオンを、不純物原子とシリコン原子との結合部に衝突させることで、不純物原子とシリコン原子との結合を切断することができる。
ここで、マイクロ波で励起したプラズマにより発生するラジカル、およびイオンとして、酸素原子ラジカルの基底状態Ｏ（３Ｐ）、酸素原子ラジカルの第一励起状態Ｏ（１Ｄ）、および酸素分子の一価のカチオンＯ２ ＋等がある。Ｏ（３Ｐ）のエネルギーは、２．４２ｅＶ、Ｏ（１Ｄ）のエネルギーは、４．６ｅＶ、である。また、Ｏ２ ＋は電荷をもつために、プラズマ中の電位分布、およびバイアスにより加速されるため、エネルギーは一意に定まらないが、少なくとも、内部エネルギーのみでも、Ｏ（１Ｄ）より高いエネルギーを持つ。つまり、Ｏ（１Ｄ）、およびＯ２ ＋等のラジカル、およびイオンを多く発生させることで、絶縁体２１６中の水素、窒素、および炭素原子と、シリコン原子との結合を効率よく切断でき、シリコン原子と結合した水素、窒素、および炭素を除去することができる。また、マイクロ波励起プラズマ処理を行う際に、基板に加わる熱エネルギー等によっても、水素、窒素、および炭素などの不純物を低減することができる。
なお、全体のラジカル、およびイオン種に対するＯ（１Ｄ）、およびＯ２ ＋等のエネルギーが大きいラジカル、およびイオンの割合は、マイクロ波励起プラズマ処理を、低圧、および低酸素条件で行うことにより、増加する。従って、マイクロ波励起プラズマ処理は、圧力を２００Ｐａ以下、好ましくは７０Ｐａ以下、さらに好ましくは６０Ｐａ以下とすればよい。また、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
続いて、図２のステップＳ０３に示すように、絶縁体２２０、絶縁体２２２、および絶縁体２２４を成膜する。その後、ステップＳ０４に示すように、マイクロ波励起プラズマ処理を行う。特に、絶縁体２２４は、この後に形成する酸化物２３０ａと接するため、不純物が低減された膜であることが好ましい。
なお、マイクロ波励起プラズマ処理は、少なくとも絶縁体２２４に対して行うとよい。絶縁体２２４に対して行うマイクロ波励起プラズマ処理の条件を適宜設定することで、絶縁体２２４の下方となる絶縁体２１６中の不純物も低減することが可能である。従って、絶縁体２１６に対するマイクロ波励起プラズマ処理は、必ずしも必須の要件ではない。
次に、ステップＳ０５に示すように、酸化物２３０ａ、酸化物２３０ｂ、導電体２４０、層２４５を形成する。続いて、ステップＳ０６に示すように、酸化物２３０ｃ、絶縁体２５０、導電体２６０、層２７０を形成する。このとき、酸化物２３０ｂの側面の酸化膜２３０Ｃを除去し、酸化物２３０ｂの側面を露出する。なお、本工程の詳細は後述する。
次に、ステップＳ０７に示すように、基板温度を１００℃以上とし、５分程度の加熱処理を行う。これにより、絶縁体２７２の成膜前に吸着水などの水分を除去することができる。特に、酸素ガス雰囲気で加熱処理を行うことにより、酸化物２３０に酸素欠損を形成することなく、加熱処理を行うことができる。続いて、ステップＳ０８に示すように、スパッタリング法を用いて絶縁体２７２を成膜する。ここで、フローチャートに示すように、絶縁体２７２の成膜は、ステップＳ０７の加熱処理から外気に曝すことなく、連続して行われる。
絶縁体２７２は、酸素を含む雰囲気でスパッタリング法を用いて成膜することが好ましい。例えば、絶縁体２７２として、酸素を含む雰囲気でスパッタリング法を用いて酸化アルミニウム膜を成膜する。これにより、絶縁体２７２と接する表面（酸化物２３０ａの側面、酸化物２３０ｂの側面、絶縁体２２４の上面など）の近傍に酸素を添加して、酸素過剰な状態にできる。
また、絶縁体２７２の成膜条件は、基板温度を、１００℃よりも高く、２００℃以下、好ましくは１２０℃以上、１５０℃以下、とすることが好ましい。続いて、ステップＳ０９に示すように、ＡＬＤ法により、絶縁体２７４を成膜する。
次に、ステップＳ１０に示すように、加熱処理を行う。ここで、図２５に、ステップＳ１０に示す加熱処理を行ったときの酸化物２３０ｂ側面近傍（以下、領域２９９と呼ぶ。図１９参照）の水素及び水の状態を説明する模式図に示す。
加熱処理を行うことによって、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素が絶縁体２７２にゲッタリングされ、絶縁体２７２、および絶縁体２７４の上方から水として外方拡散されている。このように、絶縁体２７２は、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素を絶縁体２７２、および絶縁体２７４の外方に水として放出する機能を有する。なお、絶縁体２７２を、低温で成膜することにより、酸化物２３０ｂなどの膜中の不純物をゲッタリングする機能が向上する。
上記機能は、絶縁体２７２が触媒と同等の効果を呈するといえる。つまり、絶縁体２７２は触媒効果を有しているということができる。このようにして、さらに、絶縁体２７２、酸化物２３０ａ、および酸化物２３０ｂ中の水素などの不純物を低減させることができる。
次に、図３乃至図２２を用いて、図１に示す半導体装置１００の作製方法について説明する。なお、図３乃至図２２は、図１と対応している。図３（Ａ）乃至図２２（Ａ）は半導体装置１０００の上面図である。図３（Ｂ）乃至図２２（Ｂ）は、図３（Ａ）乃至図２２（Ａ）中の一点鎖線Ｌ１−Ｌ２に対応しており、トランジスタ２００およびトランジスタ４００のチャネル長方向の断面図である。また、図３（Ｃ）乃至図２２（Ｃ）は、図３（Ａ）乃至図２２（Ａ）中の一点鎖線Ｗ１−Ｗ２に対応しており、トランジスタ２００のチャネル幅方向の断面図である。また、図３（Ｄ）乃至図２２（Ｄ）は、図３（Ａ）乃至図２２（Ａ）中の一点鎖線Ｗ３−Ｗ４に対応するトランジスタ２００の断面図である。また、図３（Ｅ）乃至図２２（Ｅ）は、図３（Ａ）乃至図２２（Ａ）中の一点鎖線Ｗ５−Ｗ６に対応しており、トランジスタ４００のチャネル幅方向の断面図である。
なお、以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ　ｄｅｎｓｉｔｙ　ｐｌａｓｍａ　ＣＶＤ）法、ＬＰＣＶＤ法（ｌｏｗ　ｐｒｅｓｓｕｒｅ　ＣＶＤ）、ＡＰＣＶＤ法（ａｔｍｏｓｐｈｅｒｉｃ　ｐｒｅｓｓｕｒｅ　ＣＶＤ）等を含む）、ＡＬＤ法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を適宜用いて形成することができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
まず、基板（図示せず）の上に絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６を順に成膜する（図３（Ａ）乃至図３（Ｅ）参照）。本実施の形態では、基板として単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）を用いる。
本実施の形態では、絶縁体２１０として、ＣＶＤ法により、酸化窒化シリコンを成膜する。プラズマＣＶＤ法を用いて絶縁体を形成することで、比較的低温で高品質の膜が得られる。
本実施の形態では、絶縁体２１２として、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。
本実施の形態では、絶縁体２１４として、スパッタリング法により酸化アルミニウムを形成する。なお、前述した通り、絶縁体２２４は過剰酸素を含む絶縁体であることが好ましい。また、絶縁体２１６の形成後に酸素ドープ処理を行ってもよい。
次に、絶縁体２１６として、ＣＶＤ法により、酸化窒化シリコンを成膜する。プラズマＣＶＤ法を用いて絶縁体を形成することで、比較的低温で高品質の膜が得られる。
続いて、絶縁体２１６に対し、マイクロ波励起プラズマ処理（図中破線矢印で示す）を行うことが好ましい。マイクロ波励起プラズマ処理を行うことにより、絶縁体２１６中の不純物である、水、および窒素を除去することができる。さらに、酸素及び希ガスの混合雰囲気下において、ＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行うことにより、絶縁体２１６に過剰酸素を有する領域を形成することができる。なお、マイクロ波励起プラズマ処理は、圧力を２００Ｐａ以下、好ましくは７０Ｐａ以下、さらに好ましくは６０Ｐａ以下とすればよい。また、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）が５０％以下、好ましくは３０％以下１０％以上で行うとよい。また、印加するＲＦバイアスは、０Ｗよりも大きく、６００Ｗ以下で行うとよい。
本実施の形態では、マイクロ波励起プラズマ処理を、５分間行うとよい。また、流量１５０ｓｃｃｍのアルゴン（Ａｒ）、および流量５０ｓｃｃｍの酸素（Ｏ２）雰囲気下で、反応室の圧力を６０Ｐａとし、１３．５６ＭＨｚの高周波（ＲＦ）バイアスを印加し、４０００Ｗ（２．４５ＧＨｚ）のマイクロ波により、プラズマを生成するとよい。
次に、絶縁体２１６上にレジストマスクを形成して絶縁体２１６に、導電体２０５、導電体４０５、導電体４０３、および導電体４０７に対応する開口を形成する。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に導電体２０７に対応する開口を形成する。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
なお、開口の形成時に、絶縁体２１４の一部も除去される場合がある。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のエッチングは、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。開口を形成後、レジストマスクを除去する。
次に、絶縁体２１４および絶縁体２１６上に、導電体２０７ａ、導電体２０５ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａとなる導電膜、および導電体２０７ｂ、導電体２０５ｂ、導電体４０３ｂ、導電体４０５ｂ、および導電体４０７ｂとなる導電膜を成膜する。本実施の形態では、導電体２０７ａ、導電体２０５ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａとなる導電膜としてスパッタリング法により窒化タンタルと窒化チタンの積層膜を形成する。また、導電体２０７ｂ、導電体２０５ｂ、導電体４０３ｂ、導電体４０５ｂ、および導電体４０７ｂとなる導電膜としてスパッタリング法によりタングステンを形成する。
次に、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理（「ＣＭＰ処理」ともいう。）を行なって、導電体２０７ａ、導電体２０７ｂ、導電体２０５ａ、導電体２０５ｂ、導電体４０３ａ、導電体４０３ｂ、導電体４０５ａ、導電体４０５ｂ、導電体４０７ａ、および導電体４０７ｂを形成する（図４（Ａ）乃至図４（Ｅ）参照）。ＣＭＰ処理によって、導電膜の一部が除去される。この時、絶縁体２１６の表面の一部も除去される場合がある。ＣＭＰ処理を行うことで試料表面の凹凸が低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
なお、導電体２０７と、導電体２０５、導電体４０５、導電体４０３、および導電体４０７と、はデュアルダマシン法を用いることで、同時に作製することができる。このようにして、導電体２０７、導電体２０５、導電体４０３、導電体４０５、および導電体４０７を形成する（図４参照。）。
絶縁体２１６、導電体２０７、導電体２０５、導電体４０３、導電体４０５、および導電体４０７上に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を順に成膜する（図５（Ａ）乃至図５（Ｅ）参照）。本実施の形態では、絶縁体２２２としてＡＬＤ法により、酸化ハフニウムを成膜し、絶縁体２２０、および絶縁体２２４としてＣＶＤ法により、酸化シリコンを成膜する。
次に、絶縁体２２４に対し、マイクロ波励起プラズマ処理（図中破線矢印で示す）を行う。絶縁体２２４は、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
マイクロ波励起プラズマ処理を行うことにより、絶縁体２２４中の不純物である、水、および窒素を除去することができる。また、絶縁体２２４に対して行うマイクロ波励起プラズマ処理の条件を適宜設定することで、絶縁体２２４の下方となる絶縁体２１６中の不純物も低減することが可能である。さらに、酸素及び希ガスの混合雰囲気下において、ＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行うことにより、絶縁体２１６に過剰酸素を有する領域を形成することができる。なお、マイクロ波励起プラズマ処理は、圧力を２００Ｐａ以下、好ましくは７０Ｐａ以下、さらに好ましくは６０Ｐａ以下とすればよい。また、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）が５０％以下、好ましくは３０％以下１０％以上で行うとよい。また、印加するＲＦバイアスは、０Ｗよりも大きく、６００Ｗ以下で行うとよい。
本実施の形態では、マイクロ波励起プラズマ処理を、５分間行うとよい。また、流量１５０ｓｃｃｍのアルゴン（Ａｒ）、および流量５０ｓｃｃｍの酸素（Ｏ２）雰囲気下で、反応室の圧力を６０Ｐａとし、１３．５６ＭＨｚの高周波（ＲＦ）バイアスを印加し、４０００Ｗ（２．４５ＧＨｚ）のマイクロ波により、プラズマを生成するとよい。
次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４０Ａ、膜２４５Ａ、及び導電膜２４７Ａを順に成膜する図６（Ａ）乃至図６（Ｅ）参照。
酸化物２３０及び酸化物４３０として酸化物を含んで用いる場合は、酸化物２３０及び酸化物４３０を形成する酸化膜をスパッタリング法で形成することが好ましい。スパッタリング法で形成すると酸化物２３０及び酸化物４３０の密度を高められるため、好適である。スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、基板を加熱しながら成膜を行ってもよい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物２３０及び酸化物４３０に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物２３０及び酸化物４３０を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
本実施の形態では、酸化膜２３０Ａをスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。
また、酸化膜２３０Ｂの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、絶縁体２２２、および２１６に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶縁体２２４、絶縁体２２２、および２１６に供給される酸素も増加する。従って、絶縁体２２４、絶縁体２２２、絶縁体２１６に過剰酸素を有する領域を形成することができる。また、絶縁体２２４、絶縁体２２２、および２１６に供給された酸素の一部は、絶縁体２２４、絶縁体２２２、および２１６中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４、絶縁体２２２、および２１６から放出される。このようにして、絶縁体２２４、絶縁体２２２、および２１６中の水素濃度を低減することができる。
従って、スパッタリングガスに含まれる酸素の割合は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。酸化膜２３０Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
続いて、酸化膜２３０Ｂをスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物が形成される。酸素欠乏型の酸化物を用いたトランジスタは、比較的高い電界効果移動度が得られる。
なお、酸化膜２３０Ｂに酸素欠乏型の酸化物を用いる場合は、酸化膜２３０Ａに過剰酸素を含む酸化膜を用いることが好ましい。また、酸化膜２３０Ｂの形成後に酸素ドープ処理を行ってもよい。
なお、酸化膜２３０Ａおよび酸化膜２３０Ｂの成膜後に、加熱処理を行うことが好ましい。加熱処理条件の詳細については、後述する。本実施の形態では、酸素ガス雰囲気中で４００℃１時間の加熱処理行う。これにより、酸化膜２３０Ａ、および酸化膜２３０Ｂ中に酸素が導入される。より好ましくは、酸素ガス雰囲気の加熱処理の前に、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化膜２３０Ａ、および酸化膜２３０Ｂに含まれる水分または水素などの不純物が放出されて、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の不純物濃度を低減することができる。
次に、導電膜２４０Ａを成膜する。本実施の形態では、導電膜２４０Ａとして、窒化タンタルをスパッタリング法で形成する。窒化タンタルは、耐酸化性が高いため、後工程において加熱処理を行う場合に好ましい。
また、導電膜２４０Ａが酸化膜２３０Ｂと接することで、酸化膜２３０Ｂの表面に不純物元素が導入する場合がある。酸化膜２３０Ｂに不純物が添加されることで、トランジスタ２００のしきい値電圧を変化させることができる。なお、導電膜２４０Ａを形成する前に、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などを行うことで、不純物元素を導入してもよい。また、導電膜２４０Ａの形成後に不純物元素の導入をイオン注入法などで行なってもよい。
次に、膜２４５Ａを成膜する。本実施の形態では、膜２４５Ａとして、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える膜を形成することができる。
導電膜２４７Ａは、後の工程で導電体２４０ａ及び導電体２４０ｂを形成するためのハードマスクとなる。本実施の形態では、導電膜２４７Ａとして窒化タンタルを用いる。
次に、フォトリソグラフィ法を用いて、膜２４５Ａ及び導電膜２４７Ａを加工して、膜２４５Ｂ及び導電膜２４７Ｂを形成する（図７（Ａ）乃至図７（Ｅ）参照）。膜２４５Ｂ及び導電膜２４７Ｂは開口を有する。
なお、開口を形成する際に、膜２４５Ｂ及び導電膜２４７Ｂの開口側の側面は、酸化物２３０ｂの上面に対して、角度を有することが好ましい。なお、角度は、３０度以上９０度以下、好ましくは４５度以上８０度以下とする。また、本レジストマスクによる開口の形成は、最小加工寸法を用いて行うことが好ましい。つまり、膜２４５Ｂは、幅が最小加工寸法の開口部を有する。
次に、膜２４５Ｂ及び導電膜２４７Ｂ上に、フォトリソグラフィ法により、レジストマスク２９０を形成する（図８（Ａ）乃至図８（Ｅ）参照）。
レジストマスク２９０をマスクとして用いて、導電膜２４０Ａ、膜２４５Ｂ、および導電膜２４７Ｂの一部を選択的に除去し、島状に加工する（図９（Ａ）乃至図９（Ｅ）参照）。この時、導電膜２４０Ａから導電膜２４０Ｂが、膜２４５Ｂから、層２４５ａ、および層２４５ｂが、導電膜２４７Ｂから導電体２４７ａ、および導電体２４７ｂが、形成される。なお、膜２４５Ｂの開口を最小加工寸法とした場合、層２４５ａ、および層２４５ｂの間の距離は、最小加工寸法となる。
続いて、導電膜２４０Ｂをマスクとして酸化物２３０Ａ、および酸化物２３０Ｂの一部を選択的に除去する（図１０（Ａ）乃至図１０（Ｅ）参照）。このとき、同時に絶縁体２２４の一部も除去される場合がある。その後レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３０ｂ、島状の導電膜２４０Ｂ、層２４５ａと層２４５ｂ、および導電体２４７ａと導電体２４７ｂ、の積層構造を形成することができる。
なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４０Ａ、および膜２４５Ａの除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
続いて、層２４５ａ、層２４５ｂ、導電体２４７ａ及び導電体２４７ｂをマスクとして、ドライエッチング法を用いることで、導電膜２４０Ｂの一部を選択的に除去する。該エッチング工程により、導電膜２４０Ｂを、導電体２４０ａと導電体２４０ｂに分離する（図１１（Ａ）乃至図１１（Ｅ）参照）。
ドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、Ｃ２Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。特に、プラズマによって有機物を生成することができるガスを用いることが好ましい。例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、またはＣＨＦ３ガスのいずれか一に、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加したものを使用することが好ましい。
ここで、導電体２４７ａ及び導電体２４７ｂはハードマスクとして機能し、エッチングの進行に伴って導電体２４７ａ及び導電体２４７ｂも除去される。
有機物を生成することができるガスを用いて、層２４５ａ、層２４５ｂ、導電体２４７ａ及び導電体２４７ｂの側面に有機物を付着させながら、導電膜２４０Ｂをエッチングすることで、導電体２４０ａ及び導電体２４０ｂの酸化物２３０ｃと接する側の側面にテーパー形状を形成することができる。
導電体２４０ａ、および導電体２４０ｂは、本トランジスタのソース電極およびドレイン電極としての機能を有するので、導電体２４０ａと導電体２４０ｂのお互いに向かい合う間隔の長さは、本トランジスタのチャネル長と呼ぶことができる。つまり、膜２４５Ｂの開口を最小加工寸法とした場合、層２４５ａ、および層２４５ｂの間の距離は、最小加工寸法であるため、最小加工寸法より小さなゲート線幅およびチャネル長を形成することができる。
なお、膜２４５Ｂの開口の側面が有する角度は、導電膜２４０Ｂのエッチング速度と、層２４５ａ、および層２４５ｂの側面に堆積する有機物の堆積速度の比に応じて制御することができる。例えば、該エッチング速度と有機物の堆積速度の比が１であれば角度は４５度とすればよい。
エッチング速度と有機物の堆積速度の比は、エッチングに使用するガスに応じて、適宜エッチング条件を設定すればよい。例えば、エッチングガスとして、Ｃ４Ｆ８ガスとアルゴンガスの混合ガスを使用して、エッチング装置の高周波電力とエッチング圧力を制御することでエッチング速度と有機物の堆積速度の比を制御することができる。
また、ドライエッチング法により導電体２４０ａ、および導電体２４０ｂを形成した場合は、露出した酸化物２３０ｂにエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため、酸化物２３０ｂの露出した表面に付着した不純物元素を低減することが好ましい。当該不純物の低減は、例えば、フッ化水素酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わせてもよい。
また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、酸化物２３０ｂ中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
また、露出した酸化物２３０ｂに対して、酸素ドープ処理を行ってもよい。また、後述する加熱処理を行ってもよい。
また、例えば、層２４５ａ、および層２４５ｂをマスクとして加工を行うことで、導電膜２４０Ｂと、絶縁体２２４との選択比が比較的高いエッチングガスを用いることができる。従って、絶縁体２２４の合計膜厚が薄い構造においても、下方にある配線層まで、オーバーエッチングされることを防止することができる。また、絶縁体２２４の合計膜厚が薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。
次に、酸化物２３０ａ、および酸化物２３０ｂに含まれる水分または水素などの不純物をさらに低減して、酸化物２３０ａ、および酸化物２３０ｂを高純度化するために、加熱処理を行うことが好ましい。
また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性ガス雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁体２２４に含まれる酸素を酸化物２３０ａ、および酸化物２３０ｂ中に拡散させ、該酸化物に含まれる酸素欠損を低減することができる。なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は酸化物２３０ａ、および酸化物２３０ｂの形成後であればいつ行ってもよい。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。また、導電体としてＣｕなどの加熱により拡散しやすい金属を用いている場合、加熱処理温度を４１０℃以下、好ましくは４００℃以下とすればよい。
本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０ａ、および酸化物２３０ｂに含まれる水分または水素などの不純物が放出されて、酸化物２３０ａ、および酸化物２３０ｂ中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０ａ、および酸化物２３０ｂ中に酸素が導入される。
また、加熱処理時、導電膜２４０Ｂの上面の一部は、層２４５ａ、および層２４５ｂに覆われているため、上面からの酸化を防ぐことができる。
次に、フォトリソグラフィ法を用いて、絶縁体２２０、絶縁体２２２、および絶縁体２２４に開口を形成する。なお、開口は導電体４０５ｃ、および導電体４０７ｃ上に設ける（図１２（Ａ）乃至図１２（Ｅ）参照。）。
次に、後に酸化物２３０ｃ、および酸化物４３０となる酸化膜２３０Ｃを形成する。本実施の形態では、酸化膜２３０Ｃは、酸化膜２３０Ａと同様に、過剰酸素を多く含む酸化物を用いる。酸化膜２３０Ｃに過剰酸素を含む半導体を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
また、酸化物２３０ａと同様に、酸化物２３０ｃの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、絶縁体２２２、および絶縁体２１６に供給され、過剰酸素領域を形成する場合がある。また、絶縁体２２４、絶縁体２２２、および絶縁体２１６中に供給された酸素の一部は、絶縁体２２４、絶縁体２２２、および絶縁体２１６中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４、絶縁体２２２、および絶縁体２１６から放出される。よって、絶縁体２２４、絶縁体２２２、および絶縁体２１６中の水素濃度を低減することができる。
なお、酸化膜２３０Ｃを形成後に、酸素ドープ処理、または加熱処理の一方、あるいは両方を行ってもよい。加熱処理を行うことで、酸化物２３０ａおよび酸化物２３０ｃに含まれる酸素を酸化物２３０ｂに供給することができる。酸化物２３０ｂに酸素を供給することで、酸化物２３０ｂ中の酸素欠損を低減することができる。よって、酸化物２３０ｂに酸素欠乏型の酸化物を用いる場合は、酸化物２３０ｃに過剰酸素を含む半導体を用いることが好ましい。
酸化物２３０ｃの一部は、酸化物２３０ｂのチャネル形成領域と接する。また、酸化物２３０ｂのチャネルが形成される領域の上面および側面は、酸化物２３０ｃによって覆われる。このようにして、酸化物２３０ｂを、酸化物２３０ａと酸化物２３０ｃで取り囲むことができる。酸化物２３０ｂを、酸化物２３０ａと酸化物２３０ｃで取り囲むことで、後の工程において生じる不純物の酸化物２３０ｂへの拡散を抑制することができる。
次に、酸化膜２３０Ｃ上に絶縁膜２５０Ａを形成する（図１３（Ａ）乃至図１３（Ｅ）参照）。本実施の形態では、絶縁膜２５０ＡとしてＣＶＤ法により酸化窒化シリコンを形成する。なお、絶縁膜２５０Ａは過剰酸素を含む絶縁層であることが好ましい。また、絶縁膜２５０Ａに酸素ドープ処理を行ってもよい。また、絶縁膜２５０Ａ形成後に、加熱処理を行ってもよい。
次に、導電膜２６０Ａ、導電膜２６０Ｂ、導電膜２６０Ｃの順に成膜する（図１４（Ａ）乃至図１４（Ｅ）参照。）。本実施の形態では、導電膜２６０Ａとしてスパッタリング法で成膜した金属酸化物を用い、導電膜２６０Ｂとして窒化チタンを用い、導電膜２６０Ｃとしてタングステンを用いる。導電膜２６０Ａを、スパッタリング法により成膜することにより、絶縁体２５０に酸素を添加して、酸素過剰な状態にできる。よって、絶縁体２５０から酸化物２３０ｂに効果的に酸素を供給することができる。
次に、フォトリソグラフィ法を用いて、絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、および導電膜２６０Ｃの一部を選択的に除去して、絶縁体２５０、絶縁体４５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃを形成する（図１５（Ａ）乃至図１５（Ｅ）参照）。
次に、後の工程で層２７０及び層４７０に加工される膜２７０Ａを成膜する（図１６（Ａ）乃至図１６（Ｅ）参照）。当該膜は、ゲートキャップとして機能し、本実施の形態ではＡＬＤ法で成膜した酸化アルミニウムを用いる。
ここで、上述の通り、トランジスタ２００及びトランジスタ４００に安定な電気特性と良好な信頼性を付与するにあたって、絶縁体２１２、絶縁体２１４、絶縁体２７２、絶縁体２７４、絶縁体２８２、および絶縁体２８４によって、内部の酸素を外方拡散させずに酸化物２３０及び酸化物４３０に供給し、外部の水素又は水などの不純物をトランジスタ２００及びトランジスタ４００に混入させないことが重要である。
次に、膜２７０Ａを、フォトリソグラフィ法を用いて、一部を選択的に除去して、ゲートキャップとして機能する層２７０及び層４７０を形成する。このように、導電体２６０上に層２７０を形成さすることにより、導電体２６０の酸化によって周囲の過剰酸素が消費されることを防ぐことができる。
層２７０及び層４７０のエッチングは、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。本実施の形態では、ドライエッチング法を用いて層２７０及び層４７０を形成する。このとき、酸化膜２３０Ｃの一部を除去できる場合があるが、酸化物２３０ａ及び酸化物２３０ｂの側面などに酸化膜２３０Ｃの残渣が形成されやすい。
次に、層２７０及び層４７０をマスクとして、酸化膜２３０Ｃをエッチングする（図１７（Ａ）乃至図１７（Ｅ）参照）。当該工程のエッチング処理は、ウェットエッチングなどで行えばよく、本実施の形態では、リン酸を用いてウェットエッチングを行う。これにより、島状の酸化物２３０ｃ及び島状の酸化物４３０が形成される。酸化膜２３０Ｃの一部が残渣として残っていた場合でも、これを除去し、酸化物２３０ｂの側面を露出させることができる。
次に、加熱処理を行うことが好ましい。加熱処理は上記の記載を参酌することができる。本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０に含まれる水分または水素などの不純物が放出されて、酸化物２３０中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０中に酸素が導入される。
次に、複数のチャンバーを有する成膜装置に基板を搬入し、当該成膜装置のチャンバーで加熱処理を行う。当該加熱処理は、加熱雰囲気などは上記の加熱処理の条件を参酌することができる。例えば、酸素雰囲気中で行うことが好ましく、チャンバーの圧力を１．０×１０−８Ｐａ以上１０００Ｐａ以下、好ましくは１．０×１０−８Ｐａ以上１００Ｐａ以下、より好ましくは１．０×１０−８Ｐａ以上１０Ｐａ以下、さらに好ましくは１．０×１０−８Ｐａ以上１Ｐａ以下にする。加熱温度は、１００℃以上５００℃以下、好ましくは、２００℃以上４５０℃以下とすればよい。また、導電体としてＣｕなどの加熱により拡散しやすい金属を用いている場合は、好ましくは４１０℃以下、より好ましくは４００℃以下とすればよい。ただし、加熱温度は後述する絶縁体２７２の成膜時の基板温度よりも高くすることが好ましい。
本実施の形態では、酸素ガス雰囲気中で基板温度を４００℃として、５分程度の加熱処理を行う。これにより、絶縁体２７２の成膜前に吸着水などの水分を除去することができる。特に、酸素ガス雰囲気で加熱処理を行うことにより、酸化物２３０に酸素欠損を形成することなく、加熱処理を行うことができる。
次に、上記成膜装置の加熱処理を行ったチャンバーとは異なるチャンバーで、スパッタリング法を用いて絶縁体２７２を成膜する（図１８（Ａ）乃至図１８（Ｅ）参照）。当該工程は図２に示すフローチャートのステップＳ０８に対応する。絶縁体２７２の成膜は、ステップＳ０７の加熱処理から外気に曝すことなく、連続して行われる。本実施の形態では、絶縁体２７２の膜厚を、５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ以下、より好ましくは５ｎｍ以上１０ｎｍ以下程度に成膜する。
絶縁体２７２は、酸素を含む雰囲気でスパッタリング法を用いて成膜することが好ましい。本実施の形態では、絶縁体２７２として、酸素を含む雰囲気でスパッタリング法を用いて酸化アルミニウム膜を成膜する。これにより、絶縁体２７２と接する表面（酸化物２３０ａの側面、酸化物２３０ｂの側面、絶縁体２２４の上面など）の近傍に酸素を添加して、酸素過剰な状態にできる。ここで、酸素は、例えば、酸素ラジカルとして添加されるが、酸素が添加されるときの状態はこれに限定されない。酸素は、酸素原子、又は酸素イオンなどの状態で添加されてもよい。後の工程の熱処理によって、酸素を拡散させて酸化物２３０ｂに効果的に酸素を供給することができる。
なお、絶縁体２７２を成膜する際に、基板加熱を行うことが好ましい。基板加熱は、１００℃よりも高く、２００℃以下であることが好ましい。より、好ましくは１２０℃以上１５０℃以下で行えばよい。基板温度を、１００℃よりも高くすることで、酸化物２３０中の水を除去することができる。また、形成した膜上に、表面級着水が付着することを防止することができる。また、基板加熱はできるだけ低い温度で行うことが好ましい。低温で成膜することにより、後の加熱処理において、低温で成膜した膜に接する膜中の不純物をゲッタリングする機能が向上する。例えば、絶縁体２７２を１３０℃前後で成膜することにより、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素を、絶縁体２７２にゲッタリングすることができる。
絶縁体２７２を成膜する前の加熱処理で水などの不純物を除去しても、成膜前に外気に曝してしまうと、再び水素または水などの不純物が酸化物２３０などに混入するおそれがある。しかし、本実施の形態に示すように、加熱処理から大気に暴露することなく、同一成膜装置で連続して成膜を行うことによって、水などの不純物を混入させずに、絶縁体２７２でトランジスタ２００及びトランジスタ４００を覆うことができる。また、ステップＳ０７の加熱処理で水などの不純物が脱離することで形成されたサイトに酸素を添加することで、より多くの酸素を含有することができる。また、マルチチャンバー方式の成膜装置で加熱処理と成膜処理を異なるチャンバーで行うことにより、加熱処理で脱離した水などの不純物の影響を受けずに絶縁体２７２の成膜を行うことができる。
また、絶縁体２７２は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、本実施の形態では、酸化アルミニウムを用いる。また、絶縁体２７２をスパッタリング法を用いて成膜することで、絶縁体２７４より速い成膜速度で成膜でき、絶縁体２７２と絶縁体２７４の積層膜の膜厚を生産性よく大きくすることができる。このようにして、水素、水などの不純物に対するバリア性を、生産性よく、向上させることができる。
次に、絶縁体２７２の上に、ＡＬＤ法を用いて絶縁体２７４を成膜する（図１９（Ａ）乃至図１９（Ｅ）参照）。本実施の形態では、絶縁体２７４の膜厚を５ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ以上７ｎｍ以下程度に成膜する。
絶縁体２７４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。さらに、絶縁体２７４を、ＡＬＤ法を用いて成膜することで、クラックやピンホールなどが形成されることを抑制し、被覆性良く成膜することができる。絶縁体２７２及び絶縁体２７４は凹凸を有する形状の上に成膜されるが、絶縁体２７４をＡＬＤ法で成膜することにより、段切れ、クラック、ピンホールなどが形成されることなく、トランジスタ２００及びトランジスタ４００を絶縁体２７４で覆うことができる。これにより、水素、水などの不純物に対するバリア性をより顕著に向上させることができる。
次に、加熱処理を行うことが好ましい。加熱処理は上記の記載を参酌することができる。本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行う。
加熱処理により、トランジスタ２００において、絶縁体２２４、絶縁体２５０などに含まれる酸素を拡散させることができる。これにより、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃの酸素欠損を低減することができる。また、トランジスタ４００においても、絶縁体２２４、絶縁体４５０などに含まれる酸素を拡散させ、酸化物４３０、特に酸化物４３０のチャネル形成領域に供給することができる。
ここで、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、および絶縁体２７４によって、酸素がトランジスタ２００及びトランジスタ４００の上方及び下方に拡散することを防ぐことができ、酸化物２３０ｂ及び酸化物４３０に効果的に酸素を供給することができる。
図２５に、当該熱処理を行ったときの酸化物２３０ｂ側面近傍（領域２９９）の水素及び水の状態を模式図に示す。熱処理を行うことによって、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素が絶縁体２７２にゲッタリングされ、絶縁体２７４の上方から水として外方拡散されている。
絶縁体２７２、および絶縁体２７４は、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素を、絶縁体２７４の外方に水として放出する機能を有する。なお、絶縁体２７２を、低温で成膜することにより、酸化物２３０ｂなどの膜中の不純物をゲッタリングする機能が向上する。
上記機能は、絶縁体２７２、および絶縁体２７４が触媒と同等の効果を呈するといえる。つまり、絶縁体２７２、および絶縁体２７４は触媒効果を有しているということができる。このようにして、さらに、絶縁体２５０、酸化物２３０ａ、および酸化物２３０ｂ中の水素などの不純物を低減させることができる。
このように、トランジスタ２００及びトランジスタ４００を、絶縁体２７４、絶縁体２７２、絶縁体２１４、および絶縁体２１２に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体２２４、酸化物２３０、および絶縁体２５０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２１２の下方から水素、または水などの不純物が混入するのを防ぎ、絶縁体２２４、酸化物２３０、および絶縁体２５０中の不純物濃度を低減させることができる。
このようにして、トランジスタ２００の活性層として機能する酸化物２３０ｂ中の酸素欠損を低減し、水素または水などの不純物を低減することで、トランジスタ２００の電気特性を安定させ、信頼性を向上させることができる。
次に、絶縁体２７４の上に絶縁体２８０を成膜する。本実施の形態では、絶縁体２８０として、プラズマＣＶＤ法を用いて成膜された酸化シリコンを用いる。
次に、絶縁体２８０にＣＭＰ処理を行い、膜表面の凹凸を低減する（図２０（Ａ）乃至図２０（Ｅ）参照）。
次に、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４及び絶縁体２８０に、絶縁体２１４に達する開口４８０を形成する（図２１（Ａ）乃至図２１（Ｅ）参照）。なお、図２２（Ａ）では、Ｗ１−Ｗ２方向に伸長された開口４８０の一部だけが示されているが、開口４８０はトランジスタ２００及びトランジスタ４００を囲むように形成される。
ここで、開口４８０は、半導体装置１０００を切り出すダイシングラインまたはスクライブラインの内側に形成することが好ましい。これにより、半導体装置１０００を切り出した時も、絶縁体２８０、絶縁体２２４、絶縁体２１６などの側面が、後の工程で形成される絶縁体２８２及び絶縁体２８４で封止されたままなので、これらの絶縁体から、水素または水などの不純物が浸入してトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。なお、ダイシングラインまたはスクライブラインの内側に開口４８０で囲まれる領域を複数設け、複数の半導体装置を個別に、絶縁体２８２及び絶縁体２８４で封止する構造としてもよい。
次に、絶縁体２７２の作成工程と同様に、複数のチャンバーを有する成膜装置に基板を搬入し、当該成膜装置のチャンバーで加熱処理を行う。これにより、絶縁体２８２の成膜前に基板に吸着した水分などの不純物を除去することができる。続いて、上記成膜装置の加熱処理を行ったチャンバーとは異なるチャンバーで、スパッタリング法を用いて絶縁体２８２を成膜する。絶縁体２８２の成膜は、直前の加熱処理から外気に曝すことなく、連続して行われる。
絶縁体２８２は、開口４８０において、絶縁体２１４の上面と接するように形成される。よって、トランジスタ２００およびトランジスタ４００を、基板の上下だけでなく、側面方向からも絶縁体２８２で囲んで封止することができる。これにより、絶縁体２８２の外側から水、または水素などの不純物がトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。
本実施の形態に示すように、絶縁体２７２、および絶縁体２８２を、加熱処理から外気に曝すことなく、同一成膜装置で連続して成膜を行うことによって、水などの不純物を混入させずに、絶縁体２８２でトランジスタ２００及びトランジスタ４００を覆うことができる。また、当該加熱処理で水などの不純物が脱離することで形成されたサイトに酸素を添加することで、より多くの酸素を含有させることができる。また、マルチチャンバー方式の成膜装置で加熱処理と成膜処理を異なるチャンバーで行うことにより、加熱処理で脱離した水などの不純物の影響を受けずに絶縁体２８２の成膜を行うことができる。
次に、絶縁体２８２の上に、ＡＬＤ法を用いて絶縁体２８４を成膜する（図２２（Ａ）乃至図２２（Ｅ）参照）。
絶縁体２８４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。さらに、絶縁体２８４を、ＡＬＤ法を用いて成膜することで、クラックやピンホールなどが形成されることを抑制し、被覆性良く成膜することができる。絶縁体２８２をＡＬＤ法で成膜することにより、開口４８０においても段切れなどを起こさずに、成膜できるので、より、不純物に対するバリア性を向上させることができる。
次に、加熱処理を行うことが好ましい。加熱処理を行うことによって、絶縁体２８０などに含まれる水素を絶縁体２８２にゲッタリングし、絶縁体２８４の上方から水として外方拡散させることができる。このようにして、絶縁体２８０に含まれる水素などの不純物を低減させることができる。
以上の工程により、トランジスタ２００、トランジスタ４００、および半導体装置１０００が形成される。上記の作製方法によって、構造が異なるトランジスタ２００とトランジスタ４００を、同一基板上にほぼ同じ工程で設けることができる。上記の作製方法によれば、例えば、トランジスタ２００を作製した後にトランジスタ４００を作製する必要がないため、半導体装置の生産性を高めることができる。
トランジスタ２００は酸化物２３０ａと酸化物２３０ｃに接する酸化物２３０ｂにチャネルが形成される。トランジスタ４００は絶縁体２２４と絶縁体４５０に接する酸化物２３０ｃにチャネルが形成される。このため、トランジスタ４００はトランジスタ２００よりも界面散乱の影響を受けやすい。また、本実施の形態に示す酸化物２３０ｃの電子親和力は、酸化物２３０ｂの電子親和力よりも小さい。よって、トランジスタ４００のＶｔｈはトランジスタ２００のＶｔｈよりも大きくすることができ、トランジスタ４００のＩｃｕｔを小さくすることができる。
〔変形例〕
本実施の形態に示す半導体装置は図１に示すものに限られるものではない。例えば、図２３に示すような構成としてもよい。
図２３に示す半導体装置１０００は、開口４８０が絶縁体２１６、絶縁体２２０、絶縁体２２２、および絶縁体２２４に形成され、絶縁体２７２と絶縁体２１４の上面とが接している点において、図１に示す半導体装置１０００と異なる。よって、トランジスタ２００及びトランジスタ４００が絶縁体２１２、絶縁体２１４、絶縁体２７２及び絶縁体２７４によって、封止される構造となる。この場合、絶縁体２８２及び絶縁体２８４を設けなくても、絶縁体２１６及び絶縁体２２４の側面から水または水素などの不純物が混入するのをふせぐことができる。
また、図２３に示す半導体装置１０００は、層２７０、絶縁体２５０、および酸化物２３０ｃが、導電体２６０の端部を越えて延伸し、当該延伸部分で重畳し、接する領域を有し、層２７０の端部と絶縁体２５０の端部と酸化物２３０ｃの端部は概略一致している点において、図１に示す半導体装置１０００と異なる。この構造では、絶縁体２７２と絶縁体２５０の側面が接する。これにより、絶縁体２７２から絶縁体２５０に酸素を添加することができる。また、絶縁体２５０に含まれる水素などの不純物を絶縁体２７２にゲッタリングして外方拡散させることができる。
以上のようにして、本発明の一態様は、良好な信頼性を有する半導体装置を提供することができる。または、本発明の一態様は、不純物が低減された酸化物を有する半導体装置を提供することができる。または、本発明の一態様は、酸素欠損が低減された酸化物を有する半導体装置を提供することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図２８乃至図３０を用いて説明する。
［記憶装置］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図２８乃至図３０に示す。
図２８、および図２９に示す記憶装置は、トランジスタ４００、トランジスタ３００、トランジスタ２００、および容量素子１００を有している。ここで、トランジスタ２００とトランジスタ４００は実施の形態１に記載したものと同様のトランジスタである。
トランジスタ２００は、酸化物を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
さらにトランジスタ２００のバックゲートに負の電位を印加することで、トランジスタ２００のオフ電流をより小さくすることができる。この場合、トランジスタ２００のバックゲート電圧を維持できる構成とすることにより、電源の供給なしで長期間の記憶保持が可能となる。
トランジスタ２００のバックゲート電圧を、トランジスタ４００によって制御する。例えば、トランジスタ４００のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ４００のソースとトランジスタ２００のバックゲートを接続する構成とする。この構成でトランジスタ２００のバックゲートの負電位を保持するとき、トランジスタ４００のトップゲート—ソース間の電圧および、バックゲート—ソース間の電圧は、０Ｖになる。先の実施の形態に示すように、トランジスタ４００のＩｃｕｔは非常に小さい。よって、この構成とすることにより、トランジスタ２００およびトランジスタ４００に電源供給をしなくてもトランジスタ２００のバックゲートの負電位を長時間維持することができる。これにより、トランジスタ２００及びトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
図２８、および図２９において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続され、配線３００６はトランジスタ２００のバックゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。配線３００７はトランジスタ４００のソースと電気的に接続され、配線３００８はトランジスタ４００のゲートと電気的に接続され、配線３００９はトランジスタ４００のバックゲートと電気的に接続され、配線３０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
＜記憶装置の構成１＞
図２８、および図２９に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図２８、および図２９に示す記憶装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、トランジスタ３００をｐチャネル型とした場合、メモリセルはＮＯＲ型の構成となる。従って、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を配線３００５に与えることで所望のメモリセルの情報のみを読み出すことができる。または、トランジスタ３００をｎチャネル型とした場合、メモリセルはＮＡＮＤ型の構成となる。従って、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を配線３００５に与えることで所望のメモリセルの情報のみを読み出すことができる。
＜記憶装置の構成２＞
図２８、および図２９に示す記憶装置は、トランジスタ３００を有さない構成としてもよい。トランジスタ３００を有さない場合も、先に述べた記憶装置と同様の動作により情報の書き込みおよび保持動作が可能である。
例えば、トランジスタ３００を有さない場合における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である配線３００３と容量素子１００とが導通し、配線３００３と容量素子１００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
本構成とする場合、例えば、メモリセルを駆動させるための駆動回路にシリコンが適用されたトランジスタを用い、トランジスタ２００として、酸化物が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した記憶装置は、酸化物を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い記憶装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜記憶装置の構造１＞
本発明の一態様の記憶装置の一例を、図２８に示す。記憶装置は、トランジスタ４００、トランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１４、基板３１１の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図２８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。また、＜記憶装置の構成２＞に示す構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００及びトランジスタ４００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。ここで、バリア性とは、水素、および水に代表される不純物の拡散を抑制する機能とする。例えば、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中の一時間当たりの水素の拡散距離が５０ｎｍ以下であればよい。好ましくは、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中における一時間当たりの水素の拡散距離が３０ｎｍ以下、さらに好ましくは２０ｎｍ以下であるとよい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００及びトランジスタ４００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。また、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００及びトランジスタ４００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００及びトランジスタ４００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体３５８、絶縁体２１２、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００及びトランジスタ４００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
また、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００及びトランジスタ４００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１２、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００及びトランジスタ４００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００及びトランジスタ４００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００及びトランジスタ４００を構成する導電体（導電体２０５、導電体４０５、導電体４０３、および導電体４０７）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体３５８、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００及びトランジスタ４００への水素の拡散を抑制することができる。
絶縁体２１６の上方には、トランジスタ２００及びトランジスタ４００が設けられている。なお、トランジスタ２００及びトランジスタ４００は、実施の形態１で説明したトランジスタ２００及びトランジスタ４００を用いることが好ましい。
トランジスタ２００及びトランジスタ４００の上方には、絶縁体１１０を設ける。絶縁体１１０は、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体１１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４、および絶縁体１１０には、導電体２８５等が埋め込まれている。
導電体２８５は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体２８５は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
例えば、導電体２８５を積層構造として設ける場合、酸化しにくい（耐酸化性が高い）導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２２４と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２２４から過剰な酸素を、導電体２８５が吸収することを抑制することができる。また、導電体２８５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２２４と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体２８５中の不純物、および導電体２８５の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、絶縁体１１０、および導電体２８５上に、導電体２８７、および容量素子１００などを設ける。なお、容量素子１００は、導電体１１２と、絶縁体１３０、絶縁体１３２、絶縁体１３４、および導電体１１６とを有する。導電体１１２、および導電体１１６は、容量素子１００の電極として機能を有し、絶縁体１３０、絶縁体１３２、および絶縁体１３４は容量素子１００の誘電体として機能を有する。
導電体２８７は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。また、導電体１１２は、容量素子１００の電極の一方として機能を有する。なお、導電体２８７、および導電体１１２は、同時に形成することができる。
導電体２８７、および導電体１１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
絶縁体１３０、絶縁体１３２および絶縁体１３４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３２に、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いた場合、容量素子１００は、単位面積当たりの容量を大きくすることができる。また、絶縁体１３０、および絶縁体１３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。絶縁耐力が大きい絶縁体により、高誘電体を挟むことで、容量素子１００の静電破壊を抑制し、かつ容量の大きな容量素子とすることができる。
また、導電体１１６は、絶縁体１３０、絶縁体１３２および絶縁体１３４を介して、導電体１１２の側面、および上面を覆うように設ける。当該構成により、導電体１１２の側面は、絶縁体を介して、導電体１１６に包まれる。当該構成とすることで、導電体１１２の側面でも容量が形成されるため、容量素子の投影面積当たりの容量を増加させることができる。従って、記憶装置の小面積化、高集積化、および微細化が可能となる。
なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体１１６、および絶縁体１３４上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例１＞
記憶装置の変形例の一例を、図２９に示す。図２９は、図２９と、トランジスタ３００の構成、および絶縁体２７２、および絶縁体２７４の形状などが異なる。
図２９に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
当該構成のトランジスタ３００と、トランジスタ２００を組み合わせて用いることで、小面積化、高集積化、微細化が可能となる。
また、図２９に示すように、絶縁体２２０、および絶縁体２２２は、必ずしも設けなくともよい。当該構成とすることで、生産性を高くすることができる。
また、図２９に示すように、絶縁体２１６および絶縁体２２４に形成された開口において、絶縁体２７２の下面と絶縁体２１４の上面が接する構成とする構成としてもよい。
以上が変形例についての説明である。本構成を用いることで、酸化物を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例２＞
また、本実施の形態の変形例の一例を、図３０に示す。図３０は、図３０に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
図３０には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する記憶装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有する記憶装置とが、同じ行に配置されている。
図３０に示すように、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）、および過剰酸素領域を含む絶縁体２２４を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００、またはトランジスタ３０１と、容量素子１００、または容量素子１０１と、を接続する貫通電極と、トランジスタ２００、またはトランジスタ２０１との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
なお、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４、および絶縁体２８０に設ける開口は、実施の形態１で説明した開口４８０と同時に設けることができる。
従って、絶縁体２２４、トランジスタ２００、およびトランジスタ２０１から放出された酸素が、容量素子１００、容量素子１０１、またはトランジスタ３００、トランジスタ３０１が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００、またはトランジスタ２０１へ、拡散することを抑制することができる。
つまり、絶縁体２２４の過剰酸素領域から酸素を、効率的にトランジスタ２００、およびトランジスタ２０１におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００、およびトランジスタ２０１におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物とすることができる。つまり、トランジスタ２００、およびトランジスタ２０１の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
＜製造装置＞
以下では、本発明の一態様に係る高密度プラズマ処理を行う製造装置について説明する。
まずは、半導体装置などの製造時に不純物の混入が少ない製造装置の構成について図３１、図３２および図３３を用いて説明する。
図３１は、枚葉式マルチチャンバーの製造装置２７００の上面図を模式的に示している。製造装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、チャンバー２７０６ａと、チャンバー２７０６ｂと、チャンバー２７０６ｃと、チャンバー２７０６ｄと、を有する。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、チャンバー２７０６ａ、チャンバー２７０６ｂ、チャンバー２７０６ｃおよびチャンバー２７０６ｄと接続する。
なお、各室の接続部にはゲートバルブＧＶが設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２には搬送ロボット２７６３ａが設けられており、搬送室２７０４には搬送ロボット２７６３ｂが設けられている。搬送ロボット２７６３ａおよび搬送ロボット２７６３ｂによって、製造装置２７００内で基板を搬送することができる。
搬送室２７０４および各チャンバーの背圧（全圧）は、例えば、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下とする。また、搬送室２７０４および各チャンバーの質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、例えば、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下とする。また、搬送室２７０４および各チャンバーのｍ／ｚが２８である気体分子（原子）の分圧は、例えば、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下とする。また、搬送室２７０４および各チャンバーのｍ／ｚが４４である気体分子（原子）の分圧は、例えば、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下とする。
なお、搬送室２７０４および各チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ　ＣＧＭ−０５１を用いればよい。
また、搬送室２７０４および各チャンバーは、外部リークまたは内部リークが少ない構成とすることが望ましい。例えば、搬送室２７０４および各チャンバーのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下とする。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、搬送室２７０４および各チャンバーの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、製造装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の製造装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
製造装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
搬送室２７０４および各チャンバーに存在する吸着物は、内壁などに吸着しているために搬送室２７０４および各チャンバーの圧力に影響しないが、搬送室２７０４および各チャンバーを排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、搬送室２７０４および各チャンバーに存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、搬送室２７０４および各チャンバーをベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを搬送室２７０４および各チャンバーに導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を高め、一定時間経過後に再び搬送室２７０４および各チャンバーを排気する処理を行うと好ましい。加熱したガスの導入により搬送室２７０４および各チャンバー内の吸着物を脱離させることができ、搬送室２７０４および各チャンバー内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、搬送室２７０４および各チャンバーを５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
次に、チャンバー２７０６ｂおよびチャンバー２７０６ｃについて図３２に示す断面模式図を用いて説明する。
チャンバー２７０６ｂおよびチャンバー２７０６ｃは、例えば、被処理物に高密度プラズマ処理を行うことが可能なチャンバーである。なお、チャンバー２７０６ｂと、チャンバー２７０６ｃと、は高密度プラズマ処理を行う際の雰囲気が異なるのみである。そのほかの構成については共通するため、以下ではまとめて説明を行う。
チャンバー２７０６ｂおよびチャンバー２７０６ｃは、スロットアンテナ板２８０８と、誘電体板２８０９と、基板ホルダ２８１２と、排気口２８１９と、を有する。また、チャンバー２７０６ｂおよびチャンバー２７０６ｃの外などには、ガス供給源２８０１と、バルブ２８０２と、高周波発生器２８０３と、導波管２８０４と、モード変換器２８０５と、ガス管２８０６と、導波管２８０７と、マッチングボックス２８１５と、高周波電源２８１６と、真空ポンプ２８１７と、バルブ２８１８と、が設けられる。
高周波発生器２８０３は、導波管２８０４を介してモード変換器２８０５と接続している。モード変換器２８０５は、導波管２８０７を介してスロットアンテナ板２８０８に接続している。スロットアンテナ板２８０８は、誘電体板２８０９と接して配置される。また、ガス供給源２８０１は、バルブ２８０２を介してモード変換器２８０５に接続している。そして、モード変換器２８０５、導波管２８０７および誘電体板２８０９を通るガス管２８０６によって、チャンバー２７０６ｂおよびチャンバー２７０６ｃにガスが送られる。また、真空ポンプ２８１７は、バルブ２８１および排気口２８１９を介して、チャンバー２７０６ｂおよびチャンバー２７０６ｃからガスなどを排気する機能を有する。また、高周波電源２８１６は、マッチングボックス２８１５を介して基板ホルダ２８１２に接続している。
基板ホルダ２８１２は、基板２８１１を保持する機能を有する。例えば、基板２８１１を静電チャックまたは機械的にチャックする機能を有する。また、高周波電源２８１６から電力を供給される電極としての機能を有する。また、内部に加熱機構２８１３を有し、基板２８１１を加熱する機能を有する。
真空ポンプ２８１７としては、例えば、ドライポンプ、メカニカルブースターポンプ、イオンポンプ、チタンサブリメーションポンプ、クライオポンプまたはターボ分子ポンプなどを用いることができる。また、真空ポンプ２８２７に加えて、クライオトラップを用いてもよい。クライオポンプおよびクライオトラップを用いると、水を効率よく排気できて特に好ましい。
また、加熱機構２８１３としては、例えば、抵抗発熱体などを用いて加熱する加熱機構とすればよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）またはＬＲＴＡ（Ｌａｍｐ　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）などのＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）を用いることができる。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、ガス供給源２８０１は、マスフローコントローラを介して、精製機と接続されていてもよい。ガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることが好ましい。例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いればよい。
誘電体板２８０９としては、例えば、酸化シリコン（石英）、酸化アルミニウム（アルミナ）または酸化イットリウム（イットリア）などを用いればよい。また、誘電体板２８０９の表面に、さらに別の保護層が形成されていてもよい。保護層としては、酸化マグネシウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化シリコン、酸化アルミニウムまたは酸化イットリウムなどを用いればよい。誘電体板２８０９は、後述する高密度プラズマ２８１０の特に高密度領域に曝されることになるため、保護層を設けることで損傷を緩和することができる。その結果、処理時のパーティクルの増加などを抑制することができる。
高周波発生器２８０３では、例えば、０．３ＧＨｚ以上３．０ＧＨｚ以下、０．７ＧＨｚ以上１．１ＧＨｚ以下、または２．２ＧＨｚ以上２．８ＧＨｚ以下のマイクロ波を発生させる機能を有する。高周波発生器２８０３で発生させたマイクロ波は、導波管２８０４を介してモード変換器２８０５に伝わる。モード変換器２８０５では、ＴＥモードとして伝わったマイクロ波がＴＥＭモードに変換される。そして、マイクロ波は、導波管２８０７を介してスロットアンテナ板２８０８に伝わる。スロットアンテナ板２８０８は、複数のスロット孔が設けられており、マイクロ波は該スロット孔および誘電体板２８０９を通過する。そして、誘電体板２８０９の下方に電界を生じさせ、高密度プラズマ２８１０を生成することができる。高密度プラズマ２８１０には、ガス供給源２８０１から供給されたガス種に応じたイオンおよびラジカルが存在する。例えば、酸素ラジカルまたは窒素ラジカルなどが存在する。
このとき、基板２８１１が高密度プラズマ２８１０で生成されたイオンおよびラジカルによって、基板２８１１上の膜などを改質することができる。なお、高周波電源２８１６を用いて、基板２８１１側にバイアスを印加すると好ましい場合がある。高周波電源２８１６には、例えば、１３．５６ＭＨｚ、２７．１２ＭＨｚなどの周波数のＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）電源を用いればよい。基板側にバイアスを印加することで、高密度プラズマ２８１０中のイオンを基板２８１１上の膜などの開口部の奥まで効率よく到達させることができる。
例えば、チャンバー２７０６ｂでは、ガス供給源２８０１から酸素を導入することで高密度プラズマ２８１０を用いた酸素ラジカル処理を行い、チャンバー２７０６ｃでは、ガス供給源２８０１から窒素を導入することで高密度プラズマ２８１０を用いた窒素ラジカル処理を行うことができる。
次に、チャンバー２７０６ａおよびチャンバー２７０６ｄについて図３３に示す断面模式図を用いて説明する。
チャンバー２７０６ａおよびチャンバー２７０６ｄは、例えば、被処理物に電磁波の照射を行うことが可能なチャンバーである。なお、チャンバー２７０６ａと、チャンバー２７０６ｄと、は電磁波の種類が異なるのみである。そのほかの構成については共通する部分が多いため、以下ではまとめて説明を行う。
チャンバー２７０６ａおよびチャンバー２７０６ｄは、一または複数のランプ２８２０と、基板ホルダ２８２５と、ガス導入口２８２３と、排気口２８３０と、を有する。また、チャンバー２７０６ａおよびチャンバー２７０６ｄの外などには、ガス供給源２８２１と、バルブ２８２２と、真空ポンプ２８２８と、バルブ２８２９と、が設けられる。
ガス供給源２８２１は、バルブ２８２２を介してガス導入口２８２３に接続している。真空ポンプ２８２８は、バルブ２８２９を介して排気口２８３０に接続している。ランプ２８２０は、基板ホルダ２８２５と向かい合って配置されている。基板ホルダ２８２５は、基板２８２４を保持する機能を有する。また、基板ホルダ２８２５は、内部に加熱機構２８２６を有し、基板２８２４を加熱する機能を有する。
ランプ２８２０としては、例えば、可視光または紫外光などの電磁波を放射する機能を有する光源を用いればよい。例えば、波長１０ｎｍ以上２５００ｎｍ以下、５００ｎｍ以上２０００ｎｍ以下、または４０ｎｍ以上３４０ｎｍ以下にピークを有する電磁波を放射する機能を有する光源を用いればよい。
例えば、ランプ２８２０としては、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどの光源を用いればよい。
例えば、ランプ２８２０から放射される電磁波は、その一部または全部が基板２８２４に吸収されることで基板２８２４上の膜などを改質することができる。例えば、欠陥の生成もしくは低減、または不純物の除去などができる。なお、基板２８２４を加熱しながら行うと、効率よく、欠陥の生成もしくは低減、または不純物の除去などができる。
または、例えば、ランプ２８２０から放射される電磁波によって、基板ホルダ２８２５を発熱させ、基板２８２４を加熱してもよい。その場合、基板ホルダ２８２５の内部に加熱機構２８２６を有さなくてもよい。
真空ポンプ２８２８は、真空ポンプ２８１７についての記載を参照する。また、加熱機構２８２６は、加熱機構２８１３についての記載を参照する。また、ガス供給源２８２１は、ガス供給源２８０１についての記載を参照する。
以上の製造装置を用いることで、被処理物への不純物の混入を抑制しつつ、膜の改質などが可能となる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である酸化物、および絶縁体の積層構造を用いて、ＳＩＭＳを用いて分析した。なお、本実施例においては、試料１Ａ乃至試料１Ｃを作製した。
＜１．各試料の構成と作製方法＞
以下では、本発明の一態様に係る試料１Ａ、試料１Ｂ、および試料１Ｃについて説明する。試料１Ａ乃至試料１Ｃは、図３４（Ａ）に示す、構造９００として、基板９０２と、基板９０２上の絶縁体９０４と、を有する。
ここで、絶縁体９０４に、ＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行った試料を、試料１Ａとした。絶縁体９０４に、ＲＦバイアスなしでマイクロ波励起プラズマ処理を行った試料を、試料１Ｂとした。比較試料として、絶縁体９０４に、マイクロ波励起プラズマ処理を行わなかった試料を、試料１Ｃとした。
次に、各試料の作製方法について、説明する。
まず、基板９０２として、シリコン基板を準備する。続いて、基板９０２上に、絶縁体９０４として、プラズマＣＶＤ法を用いて、１００ｎｍの酸化窒化シリコン膜を形成した。成膜ガスは、流量８ｓｃｃｍのシラン（ＳｉＨ４）、および流量４０００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を用いた。また、反応室の圧力を８００Ｐａとし、基板表度を３２５℃、１５０Ｗ（６０ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
次に、試料１Ａ、および試料１Ｂにおいて、マイクロ波プラズマ処理装置により、マイクロ波励起プラズマ処理を、６０分間行った。マイクロ波励起プラズマ処理は、流量１５０ｓｃｃｍのアルゴン（Ａｒ）、および流量５０ｓｃｃｍの酸素（Ｏ２）雰囲気下で行った。また、反応室の圧力を６０Ｐａとし、１３．５６ＭＨｚの高周波（ＲＦ）バイアスを印加し、４０００Ｗ（２．４５ＧＨｚ）のマイクロ波により、プラズマを生成した。なお、マイクロ波プラズマ処理装置として、東京エレクトロン社製μ波プラズマ処理装置（Ｔｒｉａｓｅ＋ＳＰＡｉ−ＲＢ×２ｃｈＳｙｓｔｅｍ）を用いた。
試料１Ａへのマイクロ波励起プラズマ処理工程では、６００Ｗの高周波（ＲＦ）バイアスを印加しながらプラズマ処理を行った。
以上の工程により、本実施例の試料１Ａ乃至試料１Ｃを作製した。
＜２．各試料のＳＩＭＳの測定結果＞
次に、試料１Ａ乃至試料１ＣにＳＩＭＳ分析を行って水素（Ｈ）濃度、および窒素（Ｎ）濃度を検出した結果を図３４（Ｂ）、および図３４（Ｃ）に示す。なお、水素濃度評価は、二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により行い、分析装置としてアルバック・ファイ社製ダイナミックＳＩＭＳ装置ＰＨＩ　ＡＤＥＰＴ−１０１０を用いた。
図３４（Ｂ）には、膜中の水素（Ｈ）濃度の深さ方向プロファイルを示す。なお、図中の両矢印は、定量層である絶縁体９０４の範囲、破線はバックグラウンドレベル（ＢＧＬ）を示す。
試料１Ｃと比較して、試料１Ａ、および試料１Ｂは、Ｈ濃度が低下していることが分かった。つまり、マイクロ波プラズマ処理装置を用いて、マイクロ波励起プラズマ処理を行うことにより、絶縁体中のＨ濃度度を低減できることが分かった。さらに、マイクロ波励起プラズマ処理は、バイアスを印加しながら行うことで、絶縁体中のＨ濃度をより低減することが分かった。
図３４（Ｃ）には、膜中の窒素（Ｎ）濃度の深さ方向プロファイルを示す。なお、図中の両矢印は、定量層である絶縁体９０４の範囲、破線はバックグラウンドレベル（ＢＧＬ）を示す。
試料１Ｃと比較して、試料１Ａ、および試料１Ｂは、Ｎ濃度が低下していることが分かった。つまり、マイクロ波プラズマ処理装置を用いて、マイクロ波励起プラズマ処理を行うことにより、絶縁体中のＮ濃度度を低減できることが分かった。さらに、マイクロ波励起プラズマ処理は、バイアスを印加しながら行うことで、絶縁体中のＮ濃度を、より効果的に低減することが分かった。
以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である酸化物、および絶縁体の積層構造を用いて、水素（Ｈ２）、水（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、および酸素（Ｏ２）の脱離量について評価を行った。なお、本実施例においては、試料２Ａ乃至試料２Ｄを作製した。
＜１．各試料の構成と作製方法＞
以下では、本発明の一態様に係る試料２Ａ、試料２Ｂ、試料２Ｃ、および試料２Ｄについて説明する。試料２Ａ乃至試料２Ｄは、図３５に示す、構造９１０として、基板９１２と、基板９１２上の絶縁体９１４と、絶縁体９１４上の絶縁体９１６を有する。
ここで、絶縁体９１６に、６００ＷのＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行った試料を、試料２Ａとした。ここで、絶縁体９１６に、３００ＷのＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行った試料を、試料２Ｂとした。絶縁体９１６に、ＲＦバイアスなしでマイクロ波励起プラズマ処理を行った試料を、試料２Ｃとした。比較試料として、絶縁体９１６に、マイクロ波励起プラズマ処理を行わなかった試料を、試料２Ｄとした。
次に、各試料の作製方法について、説明する。
まず、基板９１２として、シリコン基板を準備する。続いて、基板９１２上に、絶縁体９１４として、熱酸化膜を１００ｎｍ形成した。次に、絶縁体９１４上に絶縁体９１６として、プラズマＣＶＤ法を用いて、１００ｎｍの酸化窒化シリコン膜を形成した。成膜ガスは、流量８ｓｃｃｍのシラン（ＳｉＨ４）、および流量４０００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を用いた。また、反応室の圧力を８００Ｐａとし、基板表度を３２５℃、１５０Ｗ（６０ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
次に、試料２Ａ、乃至試料２Ｃにおいて、マイクロ波プラズマ処理装置により、マイクロ波励起プラズマ処理を、６０分間行った。マイクロ波励起プラズマ処理は、流量１５０ｓｃｃｍのアルゴン（Ａｒ）、および流量５０ｓｃｃｍの酸素（Ｏ２）雰囲気下で行った。また、反応室の圧力を６０Ｐａとし、１３．５６ＭＨｚの高周波（ＲＦ）バイアスを印加し、４０００Ｗ（２．４５ＧＨｚ）のマイクロ波により、プラズマを生成した。
試料２Ａへのマイクロ波励起プラズマ処理工程では、６００Ｗの高周波（ＲＦ）バイアスを印加しながらプラズマ処理を行った。試料２Ｂへのマイクロ波励起プラズマ処理工程では、３００Ｗの高周波（ＲＦ）バイアスを印加しながらプラズマ処理を行った。
以上の工程により、本実施例の試料２Ａ乃至試料２Ｄを作製した。
＜２．各試料のＴＤＳの測定結果＞
ＴＤＳ分析を行った結果を、図３６、および図３７に示す。なお、当該ＴＤＳ分析においては、水素分子に相当する質量電荷比ｍ／ｚ＝２の放出量と、水分子に相当する質量電荷比ｍ／ｚ＝１８の放出量と、一酸化窒素に相当する質量電荷比ｍ／ｚ＝３０の放出量と、酸素分子に相当する質量電荷比ｍ／ｚ＝３２の放出量と、を測定した。ＴＤＳ分析装置として、電子科学社製ＷＡ１０００Ｓを使い、昇温レートは３０℃／ｍｉｎとした。
図３６に水素、および水の脱離量の基板温度依存性を、図３７に一酸化窒素、および酸素の脱離量の基板温度依存性を示す。図３６および図３７で横軸は基板の加熱温度［℃］とし、縦軸はそれぞれの質量電荷比の放出量に比例する強度とする。
また、図３６に示すように、マイクロ波励起プラズマ処理を行うことにより、水素、および水の脱離量が低減されることが分かった。特に、水の脱離量は大幅に低減されていることが分かった。なお、水の脱離量は、６００Ｗのバイアスを印加しながら、マイクロ波励起プラズマ処理を行うことで、より効果的に低減できることが分かった。
図３７に示すように、マイクロ波励起プラズマ処理を行うことにより、一酸化窒素の脱離量が、大幅に低減されることが分かった。つまり、構造９１０が有する一酸化窒素は、ほぼ除去されていることが分かった。
また、図３７に示すように、ＲＦバイアスを印加しないでマイクロ波励起プラズマ処理を行うと、酸素の脱離量は、低減することが分かった。一方、ＲＦバイアスを基板に印加しながら、マイクロ波励起プラズマ処理を行うことで、酸素の脱離量が増大することが分かった。つまり、ＲＦバイアスを基板に印加しながらのマイクロ波励起プラズマ処理は、絶縁体９１６を、加（過）酸素化することが分かった。また、印加するＲＦバイアスは３００Ｗよりも、６００Ｗの方が、より、加（過）酸素化することが分かった。つまり、印加するＲＦバイアスは大きいほど、加（過）酸素化する傾向があることが分かった。
以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である酸化物、および絶縁体の積層構造を用いて、水素（Ｈ２）、水（Ｈ２Ｏ）、一酸化窒素（ＮＯ）、および酸素（Ｏ２）の脱離量について評価を行った。なお、本実施例においては、試料３Ａ乃至試料３Ｆを作製した。
＜１．各試料の構成と作製方法＞
以下では、本発明の一態様に係る試料３Ａ、試料３Ｂ、試料３Ｃ、試料３Ｄ、試料３Ｅ、および試料２Ｆについて説明する。試料３Ａ乃至試料３Ｆは、図３５に示す、構造９１０として、基板９１２と、基板９１２上の絶縁体９１４と、絶縁体９１４上の絶縁体９１６を有する。
次に、各試料の作製方法について、説明する。
まず、基板９１２として、シリコン基板を準備する。続いて、基板９１２上に、絶縁体９１４として、熱酸化膜を１００ｎｍ形成した。次に、絶縁体９１４上に絶縁体９１６として、プラズマＣＶＤ法を用いて、１００ｎｍの酸化窒化シリコン膜を形成した。成膜ガスは、流量８ｓｃｃｍのシラン（ＳｉＨ４）、および流量４０００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を用いた。また、反応室の圧力を８００Ｐａとし、基板表度を３２５℃、１５０Ｗ（６０ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
次に、試料３Ｂ、乃至試料３Ｆにおいて、マイクロ波プラズマ処理装置により、６００Ｗの高周波（ＲＦ）バイアスを印加しながら、マイクロ波励起プラズマ処理を行った。マイクロ波励起プラズマ処理は、流量１５０ｓｃｃｍのアルゴン（Ａｒ）、および流量５０ｓｃｃｍの酸素（Ｏ２）雰囲気下で行った。また、反応室の圧力を６０Ｐａとし、１３．５６ＭＨｚの高周波（ＲＦ）バイアスを印加し、４０００Ｗ（２．４５ＧＨｚ）のマイクロ波により、プラズマを生成した。
ここで、試料３Ｂは３０秒間、試料３Ｃは５分間、試料３Ｄは１０分間、試料３Ｅは１５分間、試料３Ｆは６０分間、のマイクロ波励起プラズマ処理を行った。
以上の工程により、本実施例の試料３Ａ乃至試料３Ｆを作製した。
＜２．各試料のＴＤＳの測定結果＞
ＴＤＳ分析を行った結果を、図３８乃至図４１に示す。なお、当該ＴＤＳ分析においては、水素分子に相当する質量電荷比ｍ／ｚ＝２の放出量と、水分子に相当する質量電荷比ｍ／ｚ＝１８の放出量と、一酸化窒素に相当する質量電荷比ｍ／ｚ＝３０の放出量と、酸素分子に相当する質量電荷比ｍ／ｚ＝３２の放出量と、を測定した。ＴＤＳ分析装置として、電子科学社製ＷＡ１０００Ｓを使い、昇温レートは３０℃／ｍｉｎとした。
図３８に水素の脱離量の基板温度依存性を、図３９に水の脱離量の基板温度依存性を、図４０に一酸化窒素の脱離量の基板温度依存性を、図４１に酸素の脱離量の基板温度依存性を示す。図３８乃至図４１で横軸は基板の加熱温度［℃］とし、縦軸はそれぞれの質量電荷比の放出量に比例する強度とする。
図３８には、水素の脱離量を示す。絶縁体９１６は、もともと水素の含有量が、他の不純物と比較して少ないため、著しい変化は見られなかった。
図３９に示すように、マイクロ波励起プラズマ処理を行うことにより、水の脱離量が低減されることが分かった。特に、４００℃以下の範囲では、３０秒間のマイクロ波励起プラズマ処理で、水の脱離量は大幅に低減されていることが分かった。また、１０分以上のマイクロ波励起プラズマ処理により、４００度以上の範囲においても、水の脱離量は、ほとんど見られない程度に低減できることが分かった。
図４０に示すように、マイクロ波励起プラズマ処理を行うことにより、一酸化窒素の脱離量が、大幅に低減されることが分かった。特に、１０分以上のマイクロ波励起プラズマ処理により、一酸化窒素の脱離量は、ほとんど見られない程度に低減できることが分かった。
また、図４１に示すように、３０秒以上のマイクロ波励起プラズマ処理を行うことにより、酸素の脱離量は、大幅に増加することが分かった。つまり、マイクロ波励起プラズマ処理は、絶縁体９１６を、加（過）酸素化することが分かった。
以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である酸化物、および絶縁体の積層構造を用いて、ＳＩＭＳを用いて分析した。なお、本実施例においては、試料４Ａ乃至試料４Ｈを作製した。
＜１．各試料の構成と作製方法＞
以下では、本発明の一態様に係る試料４Ａ、試料４Ｂ、試料４Ｃ、試料４Ｄ、試料４Ｅ、試料４Ｆ、試料４Ｇ、および試料４Ｈについて説明する。試料４Ａ乃至試料４Ｈは、図４２（Ａ）に示す、構造９２０として、基板９２２と、基板９２２上の絶縁体９２４と、絶縁体９２４上の酸化物９２６と、酸化物９２６上の絶縁体９２８と、絶縁体９２８上の絶縁体９３０と、を有する。
次に、各試料の作製方法について、説明する。
まず、基板９２２として、シリコン基板を準備した。続いて、基板９２２上に、絶縁体９２４として、熱酸化膜を１００ｎｍ形成した。
次に、絶縁体９２４上に、ＤＣスパッタリング法を用いて、５０ｎｍのＩｎ、Ｇａ、およびＺｎを含む酸化物９２６を成膜した。酸化物９２６は、Ｉｎ、Ｇａ、およびＺｎを含む酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）ターゲットを用い、成膜ガスとして、流量４０ｓｃｃｍのアルゴン（Ａｒ）、および流量５ｓｃｃｍの酸素（Ｏ２）を用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を１３０℃とし、ターゲット−基板間距離を６０ｍｍとして、成膜した。
続いて、窒素雰囲気下で４００℃、１時間の加熱処理を行った後、酸素雰囲気に切り替え、酸素雰囲気下で４００℃、１時間の加熱処理を行った。
次に、酸化物９２６上に、絶縁体９２８として、ＲＦスパッタリング法を用いて、２０ｎｍの酸化アルミニウムを成膜した。絶縁体９２８は、Ａｌ２Ｏ３ターゲットを用い、成膜ガスとして、流量２５ｓｃｃｍのアルゴン（Ａｒ）、および流量２５ｓｃｃｍの酸素（Ｏ２）を用い、成膜圧力を０．４Ｐａとし、成膜電力を２５００Ｗとし、ターゲット−基板間距離を６０ｍｍとして、成膜した。
ここで、試料４Ａ、試料４Ｃ、試料４Ｅ、および試料４Ｇは、基板温度１３０℃とした。また、試料４Ｂ、試料４Ｄ、試料４Ｆ、および試料４Ｈは、基板温度２５０℃とした。
また、試料４Ｃ、試料４Ｄ、試料４Ｇ、および試料４Ｈは、窒素雰囲気下で４００℃、１時間の加熱処理を行った後、酸素雰囲気に切り替え、酸素雰囲気下で４００℃、１時間の加熱処理を行った。
次に、絶縁体９２８上に、絶縁体９３０として、ＡＬＤ法を用いて、５ｎｍの酸化アルミニウムを成膜した。絶縁体９３０は、プリカーサとしてトリメチルアルミニウム（Ａｌ（ＣＨ３）３）と、オゾン（Ｏ３）と、酸素（Ｏ２）と、を用い、基板温度２５０℃で、成膜した。
また、試料４Ｅ、試料４Ｆ、試料４Ｇ、および試料４Ｈは、窒素雰囲気下で４００℃、１時間の加熱処理を行った後、酸素雰囲気に切り替え、酸素雰囲気下で４００℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料４Ａ乃至試料４Ｃを作製した。なお、試料４Ａ乃至試料４Ｈにおいて、絶縁体９２８の成膜温度、および加熱処理の有無を表１に示す。
Figure JPOXMLDOC01-appb-T000001
＜２．各試料のＳＩＭＳの測定結果＞
次に、試料４Ａ乃至試料４Ｈの酸化物９２６を定量層として、基板側からＳＩＭＳ分析を行い、水素（Ｈ）濃度を検出した結果を図４２（Ｂ）、乃至図４２（Ｅ）に示す。なお、水素濃度評価は、二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により行い、分析装置としてＣＡＭＥＣＡ社製ダイナミックＳＩＭＳ装置ＩＭＳ−７ｆを用いた。
図４２（Ｂ）には、試料４Ａ（実線）、および試料４Ｂ（破線）は、膜中の水素（Ｈ）濃度の深さ方向プロファイルを示す。なお、図中の両矢印は、定量層の範囲、破線はバックグラウンドレベル（ＢＧＬ）を示す。
加熱処理をしない場合、絶縁体９２８の成膜温度による、酸化物９２６中の水素濃度に違いは見られなかった。
図４２（Ｃ）には、試料４Ｃ（実線）、および試料４Ｄ（破線）は、膜中の水素（Ｈ）濃度の深さ方向プロファイルを示す。なお、図中の両矢印は、定量層の範囲、破線はバックグラウンドレベル（ＢＧＬ）を示す。
図４２（Ｃ）と、図４２（Ｂ）との比較により、絶縁体９２８を成膜した後、加熱処理を行うことで、酸化物９２６中の水素が低減できることが分かった。特に、絶縁体９２８の成膜温度が低い場合において、酸化物９２６中の水素が、より低減できることが分かった。
図４２（Ｄ）には、試料４Ｅ（実線）、および試料４Ｆ（破線）は、膜中の水素（Ｈ）濃度の深さ方向プロファイルを示す。なお、図中の両矢印は、定量層の範囲、破線はバックグラウンドレベル（ＢＧＬ）を示す。
図４２（Ｄ）と、図４２（Ｂ）との比較により、絶縁体９３０を成膜した後、加熱処理を行うことで、酸化物９２６中の水素が低減できることが分かった。また、図４２（Ｄ）と、図４２（Ｃ）との比較により、絶縁体９２８の成膜温度が高い場合でも、絶縁体９３０を成膜した後に、加熱処理を行うことで、酸化物９２６中の水素が、バックグラウンドレベルにまで低減できることが分かった。
図４２（Ｅ）には、試料４Ｇ（実線）、および試料４Ｈ（破線）は、膜中の水素（Ｈ）濃度の深さ方向プロファイルを示す。なお、図中の両矢印は、定量層の範囲、破線はバックグラウンドレベル（ＢＧＬ）を示す。
図４２（Ｅ）と、図４２（Ｂ）との比較により、絶縁体９２８を成膜した後、および絶縁体９３０を成膜した後、加熱処理を行うことで、酸化物９２６中の水素が低減できることが分かった。一方、図４２（Ｅ）と、図４２（Ｃ）、および図４２（Ｄ）との比較により、絶縁体９２８を成膜した後、および絶縁体９３０を成膜した後に、加熱処理をそれぞれ行うと、絶縁体９２８を成膜した後、または絶縁体９３０を成膜した後のどちらかに、加熱処理を行う場合よりも、酸化物９２６中の水素が増加することが分かった。
これは、一度、絶縁体９２８を成膜した後、加熱処理を行うことで、絶縁体９２８中に、酸化物９２６中の水素が移動し、絶縁体９２８中の水素が増加する。また、絶縁体９３０は、ＡＬＤ法により成膜しているため、水素含有量が多い。絶縁体９２８において、水素が増加した状態で、水素が多い９１０を積層し、加熱を行った場合、絶縁体９２８中の水素は、絶縁体９３０よりも水素濃度が低い酸化物９２６へと拡散すると考えられる。
従って、酸化物に成膜温度が低い酸化アルミニウムを接して成膜した後、加熱処理を行うことで、酸化物中の水素を低減できることが分かった。特に、酸化物上に、スパッタリング法を用いて成膜した酸化アルミニウム、およびＡＬＤ法を用いて成膜した酸化アルミニウムを積層した後に加熱処理を行うことで、酸化物中の水素を効果的に低減できることが分かった。
以上、本実施例に示す構成は、他の実施例または他の実施の形態と適宜組み合わせて用いることができる。
１００　　容量素子
１０１　　容量素子
１１０　　絶縁体
１１２　　導電体
１１６　　導電体
１３０　　絶縁体
１３２　　絶縁体
１３４　　絶縁体
１５０　　絶縁体
２００　　トランジスタ
２０１　　トランジスタ
２０５　　導電体
２０５ａ　　導電体
２０５ｂ　　導電体
２０７　　導電体
２０７ａ　　導電体
２０７ｂ　　導電体
ｓ２１０　　絶縁体
２１２　　絶縁体
２１４　　絶縁体
２１６　　絶縁体
２１８　　導電体
２２０　　絶縁体
２２２　　絶縁体
２２４　　絶縁体
２２６　　絶縁体
２３０　　酸化物
２３０ａ　　酸化物
２３０Ａ　　酸化膜
２３０ｂ　　酸化物
２３０Ｂ　　酸化膜
２３０ｃ　　酸化物
２３０Ｃ　　酸化膜
２４０　　導電体
２４０ａ　　導電体
２４０Ａ　　導電膜
２４０ｂ　　導電体
２４０Ｂ　　導電膜
２４５　　層
２４５ａ　　層
２４５Ａ　　膜
２４５ｂ　　層
２４５Ｂ　　膜
２４７ａ　　導電体
２４７Ａ　　導電膜
２４７ｂ　　導電体
２４７Ｂ　　導電膜
２５０　　絶縁体
２５０Ａ　　絶縁膜
２６０　　導電体
２６０ａ　　導電体
２６０Ａ　　導電膜
２６０ｂ　　導電体
２６０Ｂ　　導電膜
２６０ｃ　　導電体
２６０Ｃ　　導電膜
２７０　　層
２７２　　絶縁体
２７４　　絶縁体
２８０　　絶縁体
２８１　　バルブ
２８２　　絶縁体
２８４　　絶縁体
２８５　　導電体
２８７　　導電体
２９０　　レジストマスク
２９９　　領域
３００　　トランジスタ
３０１　　　トランジスタ
３１１　　基板
３１２　　半導体領域
３１４　　絶縁体
３１６　　導電体
３１８ａ　　低抵抗領域
３１８ｂ　　低抵抗領域
３２０　　絶縁体
３２２　　絶縁体
３２４　　絶縁体
３２６　　絶縁体
３２８　　導電体
３３０　　導電体
３５０　　絶縁体
３５２　　絶縁体
３５４　　絶縁体
３５６　　導電体
３５８　　絶縁体
４００　　トランジスタ
４０３　　導電体
４０３ａ　　導電体
４０３ｂ　　導電体
４０５　　導電体
４０５ａ　　導電体
４０５ｂ　　導電体
４０５ｃ　　導電体
４０７　　導電体
４０７ａ　　導電体
４０７ｂ　　導電体
４０７ｃ　　導電体
４３０　　酸化物
４５０　　絶縁体
４６０　　導電体
４６０ａ　　導電体
４６０ｂ　　導電体
４６０ｃ　　導電体
４７０　　層
４８０　　開口
９００　　構造
９０２　　基板
９０４　　絶縁体
９１０　　構造
９１２　　基板
９１４　　絶縁体
９１６　　絶縁体
９２０　　構造
９２２　　基板
９２４　　絶縁体
９２６　　酸化物
９２８　　絶縁体
９３０　　絶縁体
１０００　　半導体装置
２７００　　製造装置
２７０１　　大気側基板供給室
２７０２　　大気側基板搬送室
２７０３ａ　　ロードロック室
２７０３ｂ　　アンロードロック室
２７０４　　搬送室
２７０６ａ　　チャンバー
２７０６ｂ　　チャンバー
２７０６ｃ　　チャンバー
２７０６ｄ　　チャンバー
２７６１　　カセットポート
２７６２　　アライメントポート
２７６３ａ　　搬送ロボット
２７６３ｂ　　搬送ロボット
２８０１　　ガス供給源
２８０２　　バルブ
２８０３　　高周波発生器
２８０４　　導波管
２８０５　　モード変換器
２８０６　　ガス管
２８０７　　導波管
２８０８　　スロットアンテナ板
２８０９　　誘電体板
２８１０　　高密度プラズマ
２８１１　　基板
２８１２　　基板ホルダ
２８１３　　加熱機構
２８１５　　マッチングボックス
２８１６　　高周波電源
２８１７　　真空ポンプ
２８１８　　バルブ
２８１９　　排気口
２８２０　　ランプ
２８２１　　ガス供給源
２８２２　　バルブ
２８２３　　ガス導入口
２８２４　　基板
２８２５　　基板ホルダ
２８２６　　加熱機構
２８２７　　真空ポンプ
２８２８　　真空ポンプ
２８２９　　バルブ
２８３０　　排気口
３００１　　配線
３００２　　配線
３００３　　配線
３００４　　配線
３００５　　配線
３００６　　配線
３００７　　配線
３００８　　配線
３００９　　配線
３０１０　　配線

Claims (7)

  1. 　第１の導電体を形成し、
    　前記第１の導電体上に第１の絶縁体を形成し、
    　前記第１の絶縁体上に第２の絶縁体を形成し、
    　前記第２の絶縁体上に第３の絶縁体を形成し、
    　前記第３の絶縁体にマイクロ波励起プラズマ処理を行い、
    　前記第３の絶縁体上に、島状の第１の酸化物半導体と、前記第１の酸化物半導体上の第２の導電体、および第３の導電体と、を形成し、
    　前記第１の酸化物半導体、前記第２の導電体、および前記第３の導電体上に、酸化物半導体膜を形成し、
    　前記酸化物半導体膜上に、第１の絶縁膜を形成し、
    　前記第１の絶縁膜上に導電膜を形成し、
    　前記第１の絶縁膜、および前記導電膜の一部を除去し、第４の絶縁体、および第４の導電体を形成し、
    　前記酸化物半導体膜と、前記第４の絶縁体と、前記第４の導電体と、を覆うように、第２の絶縁膜を形成し、
    　前記酸化物半導体膜、および前記第２の絶縁膜、の一部を除去し、第２の酸化物半導体、および第５の絶縁体を形成することで、前記第１の酸化物半導体の側面を露出し、
    　前記第１の酸化物半導体の側面、および前記第２の酸化物半導体の側面と接して、第６の絶縁体を形成し、
    　前記第６の絶縁体と接して、第７の絶縁体を形成し、
    　加熱処理を行うことを特徴とする半導体装置の作製方法。
  2. 　第１の導電体を形成し、
    　前記第１の導電体上に第１の絶縁体を形成し、
    　前記第１の絶縁体上に第２の絶縁体を形成し、
    　前記第２の絶縁体上に第３の絶縁体を形成し、
    　前記第３の絶縁体にマイクロ波励起プラズマ処理を行い、
    　前記第３の絶縁体上に、島状の第１の酸化物半導体と、前記第１の酸化物半導体上の第２の導電体、および第３の導電体と、を形成し、
    　前記第１の酸化物半導体、前記第２の導電体、および前記第３の導電体上に、酸化物半導体膜を形成し、
    　前記酸化物半導体膜上に、第１の絶縁膜を形成し、
    　前記第１の絶縁膜上に導電膜を形成し、
    　前記導電膜の一部を除去し、第４の導電体を形成し、
    　前記第１の絶縁膜と、前記第４の導電体と、を覆うように、第２の絶縁膜を形成し、
    　前記酸化物半導体膜、前記第１の絶縁膜、および前記第２の絶縁膜、の一部を除去し、第２の酸化物半導体、前記第４の絶縁体、および第５の絶縁体を形成することで、前記第１の酸化物半導体の側面を露出し、
    　前記第１の酸化物半導体の側面、および前記第２の酸化物半導体の側面と接して、第６の絶縁体を形成し、
    　前記第６の絶縁体と接して、第７の絶縁体を形成し、
    　加熱処理を行うことを特徴とする半導体装置の作製方法。
  3. 　請求項１または請求項２において、
    　前記マイクロ波励起プラズマ処理は、圧力が７０Ｐａ以下で行うことを特徴とする半導体装置の作製方法。
  4. 　請求項１または請求項２において、
    　前記マイクロ波励起プラズマ処理は、酸素流量比が１０％以上３０％以下で行うことを特徴とする半導体装置の作製方法。
  5. 　請求項１または請求項２において、
    　前記マイクロ波励起プラズマ処理は、ＲＦバイアスを基板に印加しながら、行うことを特徴とする半導体装置の作製方法。
  6. 　請求項１または請求項２において、
    　前記第６の絶縁体は、１２０℃以上１５０℃以下の基板温度で、スパッタリング法により形成することを特徴とする半導体装置の作製方法。
  7. 　請求項１または請求項２において、
    　前記第６の絶縁体は、成膜装置で１００℃以上の加熱処理を行った後、前記成膜装置にて大気開放することなく、成膜することを特徴とする半導体装置の作製方法。
PCT/IB2017/052071 2016-04-22 2017-04-11 半導体装置、及び半導体装置の作製方法 Ceased WO2017182910A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/093,268 US20190139783A1 (en) 2016-04-22 2017-04-11 Semiconductor device and method for fabricating semiconductor device
JP2018512507A JP6902024B2 (ja) 2016-04-22 2017-04-11 半導体装置の作製方法
KR1020187030408A KR20180134919A (ko) 2016-04-22 2017-04-11 반도체 장치 및 반도체 장치의 제작 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-086299 2016-04-22
JP2016086299 2016-04-22

Publications (1)

Publication Number Publication Date
WO2017182910A1 true WO2017182910A1 (ja) 2017-10-26

Family

ID=60115798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2017/052071 Ceased WO2017182910A1 (ja) 2016-04-22 2017-04-11 半導体装置、及び半導体装置の作製方法

Country Status (4)

Country Link
US (1) US20190139783A1 (ja)
JP (1) JP6902024B2 (ja)
KR (1) KR20180134919A (ja)
WO (1) WO2017182910A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020102622A (ja) * 2018-12-21 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2019130162A1 (ja) * 2017-12-27 2021-01-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2022038447A1 (ja) * 2020-08-19 2022-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2025216817A1 (en) * 2024-04-10 2025-10-16 Applied Materials, Inc. Methods for bonding semiconductor substrates

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020049396A1 (ja) 2018-09-05 2021-08-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US12396214B2 (en) * 2019-03-15 2025-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7315661B2 (ja) * 2019-04-12 2023-07-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2021070007A1 (ja) 2019-10-11 2021-04-15
KR20220120577A (ko) 2019-12-27 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법
WO2022043809A1 (ja) * 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20240313121A1 (en) * 2021-07-21 2024-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12295163B2 (en) 2021-12-16 2025-05-06 Asm Ip Holding B.V. Formation of gate stacks comprising a threshold voltage tuning layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030012A (ja) * 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2015019057A (ja) * 2013-06-11 2015-01-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2015073093A (ja) * 2013-09-04 2015-04-16 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015188063A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2016001736A (ja) * 2014-05-23 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016001722A (ja) * 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
JP2016006867A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2016048798A (ja) * 2009-12-08 2016-04-07 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048798A (ja) * 2009-12-08 2016-04-07 株式会社半導体エネルギー研究所 半導体装置
JP2014030012A (ja) * 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2015019057A (ja) * 2013-06-11 2015-01-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2015073093A (ja) * 2013-09-04 2015-04-16 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015188063A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2016001722A (ja) * 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
JP2016001736A (ja) * 2014-05-23 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016006867A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPWO2019130162A1 (ja) * 2017-12-27 2021-01-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7308760B2 (ja) 2017-12-27 2023-07-14 株式会社半導体エネルギー研究所 半導体装置
JP2020102622A (ja) * 2018-12-21 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7379134B2 (ja) 2018-12-21 2023-11-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2022038447A1 (ja) * 2020-08-19 2022-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2022038447A1 (ja) * 2020-08-19 2022-02-24
JP7756646B2 (ja) 2020-08-19 2025-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2025216817A1 (en) * 2024-04-10 2025-10-16 Applied Materials, Inc. Methods for bonding semiconductor substrates

Also Published As

Publication number Publication date
US20190139783A1 (en) 2019-05-09
KR20180134919A (ko) 2018-12-19
JP6902024B2 (ja) 2021-07-14
JPWO2017182910A1 (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JP6968567B2 (ja) 半導体装置の作製方法
JP6902024B2 (ja) 半導体装置の作製方法
TWI804463B (zh) 半導體裝置及半導體裝置的製造方法
JP2017199901A (ja) 半導体装置、及び半導体装置の作製方法
US9905703B2 (en) Method for manufacturing semiconductor device
JP6995523B2 (ja) 半導体装置
JP6224931B2 (ja) 半導体装置
JP6253947B2 (ja) 半導体装置
US9443987B2 (en) Semiconductor device
TW201405665A (zh) 絕緣膜，用於製造半導體的方法，及半導體裝置
KR20150137988A (ko) 반도체 장치 및 그 제작 방법, 및 전자 기기
KR20140128243A (ko) 반도체 장치 및 그 제작 방법
JP2018011053A (ja) 半導体装置、及び半導体装置の作製方法
JP2018067708A (ja) 半導体装置およびその作製方法
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
US8824194B2 (en) Semiconductor device and method for driving the same

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018512507

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187030408

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17785533

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17785533

Country of ref document: EP

Kind code of ref document: A1