WO2017152508A1 - 阵列基板及液晶显示面板 - Google Patents

阵列基板及液晶显示面板 Download PDF

Info

Publication number
WO2017152508A1
WO2017152508A1 PCT/CN2016/083647 CN2016083647W WO2017152508A1 WO 2017152508 A1 WO2017152508 A1 WO 2017152508A1 CN 2016083647 W CN2016083647 W CN 2016083647W WO 2017152508 A1 WO2017152508 A1 WO 2017152508A1
Authority
WO
WIPO (PCT)
Prior art keywords
disposed
region
branch portion
gate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/083647
Other languages
English (en)
French (fr)
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US15/110,348 priority Critical patent/US20180088366A1/en
Publication of WO2017152508A1 publication Critical patent/WO2017152508A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1323—Arrangements for providing a switchable viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern

Definitions

  • the present invention provides an array substrate including a substrate and a plurality of first gate lines, a plurality of second gate lines, and a plurality of data lines disposed on the same side of the substrate, the substrate including the first a surface, the plurality of first gate lines are disposed on the first surface, and the plurality of first gate lines extend in a first direction and are spaced apart in a second direction, the plurality of second a gate line is disposed on the first surface, and the plurality of second gate lines extend toward the first direction and are spaced apart along the second direction, and each second gate line is disposed at Between adjacent two first gate lines, the array substrate further includes a plurality of common electrode lines, the plurality of common electrode lines are disposed on the first surface, and each common electrode line is disposed in a phase Between a first gate line and a second gate line adjacent to each other, a pixel area is defined between an adjacent first gate line and a second gate line and two adjacent data lines.
  • the array substrate further includes a first pixel electrode, a second pixel electrode, and a first portion disposed in the pixel region a film transistor and a second thin film transistor, wherein the first pixel electrode and the common electrode are insulated by a first insulating layer, and the second pixel electrode and the first pixel electrode are insulated by a second insulating layer,
  • the first The number of display domains of the two pixel electrodes is larger than the number of display domains of the first pixel electrode
  • the first thin film transistor is disposed adjacent to a first gate line forming the pixel region, and the first thin film transistor includes the first a gate region and a first source region, the first gate region is electrically connected to form a first gate line of the pixel region, the first source region is electrically connected to the first pixel electrode, and the second thin film transistor is adjacent to Forming a second gate line of the pixel region
  • the second thin film transistor includes a second gate region and a second drain region, the second gate region electrically connecting to form a
  • the second pixel electrode includes a first main branch portion and a second main branch portion, the second main branch portion intersecting with the first main branch portion to form four display domains, each in the display domain
  • the second pixel electrode further includes a first branching portion, a second branching portion, and a third branching portion, the first branching portion extending from the first main branch portion, and the second branching portion The intersection of the first main branch portion and the second main branch portion extends, the third branch portion extends from the second main branch portion, and the first branch portion, the first branch portion
  • the second branching portion and the third branching portion are arranged in parallel and at intervals.
  • the first thin film transistor further includes a first ohmic contact layer disposed between the first source region and the first channel layer, and the first ohmic contact layer And reducing contact resistance between the first source region and the first channel layer.
  • the present invention also provides a liquid crystal display panel comprising the array substrate according to any of the above embodiments.
  • a plurality of first gate lines and a plurality of second gate lines are disposed in the array substrate of the present invention, and each second gate line is disposed on two adjacent first gate lines. Between the adjacent one of the first gate line and the second gate line and the adjacent two data lines, a pixel area is defined. Therefore, on the array substrate, the first gate line
  • the second gate line and the data line 130 form a plurality of pixel regions distributed in an array. For each pixel region, a first thin film transistor corresponding to the first gate line and a first pixel electrode are disposed in each pixel region, and a portion corresponding to the second gate line is disposed in each pixel region Two thin film transistors and a second pixel electrode.
  • FIG. 2 is a schematic enlarged view showing a pixel region and a first gate line, a second gate line, and a data line forming the pixel region in FIG. 1.
  • Figure 3 is a schematic cross-sectional view taken along line II-II of Figure 2;
  • FIG. 4 is a schematic structural view of a second pixel electrode of FIG. 2.
  • FIG. 5 is a schematic structural diagram of a liquid crystal display panel according to a preferred embodiment of the present invention.
  • the substrate 110 includes a first surface 110a, the plurality of first gate lines 120a are disposed on the first surface 110a, and the The plurality of first gate lines 120a extend in the first direction D1 and are arranged in the second direction D2.
  • the plurality of second gate lines 120b are disposed on the first surface 110a, and the plurality of second gate lines 120b extend toward the first direction D1 and are arranged along the second direction D2 And each of the second gate lines 120b is disposed between the adjacent two first gate lines 120a.
  • the array substrate 10 further includes a plurality of common electrode lines 140 disposed on the first surface 110a, and each common electrode line 140 is disposed on an adjacent one of the first gate lines Between 120a and a second gate line 120b.
  • the first pixel electrode 170a and the common electrode 140 are insulated by a first insulating layer 180a, and the second pixel electrode 170b and the first pixel electrode are insulated by a second insulating layer 180b.
  • the number of display domains of the second pixel electrode 170b is greater than the number of display domains of the first pixel electrode 170a.
  • the first thin film transistor 150 is disposed adjacent to the first gate line 120a forming the pixel region, and the first thin film transistor 150 includes a first gate region 151 and a first source region 154.
  • the first gate region 151 is electrically connected to form a first gate line 120a of the pixel region, and the first source region 154 is electrically connected to the first pixel electrode 170a.
  • the second thin film transistor 160 is disposed adjacent to the second gate line 120b forming the pixel region, and the second thin film transistor 160 includes a second gate region 161 and a second drain region 165.
  • the second gate region 161 is electrically connected to the second gate line 120b forming the pixel region, and the second drain region 165 is electrically connected to the second pixel electrode 170b.
  • the array substrate 10 When the scan signal received from the first gate line 120a is switched to the second gate line 120b to receive the scan signal, the array substrate 10 is switched from a narrow viewing angle mode to a wide viewing angle mode. The viewing angle of the array substrate 10 is widened. When receiving the scan signal from the second gate line 120b and switching to the first gate line 120a to receive the scan signal, the array substrate 10 is switched from a wide viewing angle mode to a narrow viewing angle mode. The viewing angle of the array substrate 10 is narrowed.
  • FIG. 4 is a schematic structural diagram of the second pixel electrode of FIG.
  • the second pixel electrode 170b includes a first main branch portion 171 and a second main branch portion 172, and the second main branch 172 intersects with the first main branch 171 to form four display domains (used in FIG. 4)
  • the dotted line shows a display domain).
  • the second pixel electrode 170b of each of the display domains further includes a first branch portion 173, a second branch portion 174, and a third branch portion 175.
  • the first branching portion 173 extends from the first main branch portion 171, and the second branch portion 174 extends from the intersection of the first main branch portion 171 and the second main branch portion 172.
  • first main branch portion 171 and the second main branch portion 172 intersect perpendicularly, and the intersection point is located at the center of the first main branch portion 171 and at the center of the second main branch portion 172 .
  • the first branch portion 173 and the third branch portion 175 are symmetric with respect to the second branch portion 174, and the length of the second branch portion 174 is greater than the length of the first branch portion 173 And the length of the second branch portion 174 is greater than the length of the third branch portion 175.
  • the length of the first branch portion 173 is equal to the length of the third branch portion 175.
  • the first insulating layer 180a covers the first gate region 151, the second gate region 161, and the common electrode 140.
  • the first pixel electrode 170a is disposed on the first insulating layer 180a and disposed corresponding to the common electrode 140.
  • the first thin film transistor 150 further includes a first channel layer 153 and a first drain region 155.
  • the first channel layer 153 is disposed on the first insulating layer 180a, the first channel layer 153 is disposed corresponding to the first gate region 151, and the first channel layer 153 is opposite to the first
  • the pixel electrodes 170a are spaced apart.
  • the first source region 154 and the first drain region 155 are disposed at opposite ends of the first channel layer 153, and the first source region 154 covers a portion of the first pixel electrode 170a.
  • the second insulating layer 180b covers the first source region 154 and the first drain region 155.
  • the second thin film transistor 160 further includes a third ohmic contact layer 166 disposed between the second source region 164 and the second channel layer 163, the third ohmic The contact layer 166 serves to reduce the contact resistance between the second source region 164 and the second channel layer 163.
  • the first gate line 120a, the second gate line 120b, and the common electrode line 140 may be formed in the following manner.
  • a first layer of the first metal layer is disposed on the first surface 111a of the substrate 110.
  • the first metal layer includes, but is not limited to, any one or more of aluminum (Al), molybdenum (Mo), and copper (Cu).
  • the first metal layer may be formed by physical vapor deposition (PVD), and the first metal layer may have a thickness of 3000 angstroms to 6000 angstroms.
  • PVD physical vapor deposition
  • the first metal layer is patterned to form the first gate line 120a, the second gate line 120b, and the common electrode line 140. Patterning of the first metal layer can be performed by exposure, development, etching, and lift-off of the mask.
  • the first insulating layer 180a may be formed by depositing an insulating material having a film thickness of 2000 ⁇ to 5000 ⁇ by a Plasma Enhanced Chemical Vapor Deposition (PECVD).
  • PECVD Plasma Enhanced Chemical Vapor Deposition
  • the insulating material may be, but is not limited to, silicon nitride (SiNx).
  • the first channel layer 153, the second channel layer 163, the first ohmic contact layer 156, the second ohmic contact layer 157, the third ohmic contact layer 166, and the fourth ohm Contact layer 167 It can be formed as follows. First, a layer of amorphous silicon material having a film thickness of 1500 angstroms to 3,000 angstroms is deposited on the first insulating layer 180a by PECVD, and the amorphous silicon material layer is patterned to retain the corresponding A portion of the amorphous silicon material layer of the first gate region 151 and a portion of the amorphous silicon material layer corresponding to the second gate region 161 are described.
  • a portion of the amorphous silicon material layer corresponding to the first gate region 151 is referred to as a first amorphous silicon portion
  • a portion of the amorphous silicon material layer corresponding to the second gate region 161 is referred to as a second amorphous silicon layer. section.
  • ion doping is performed on both ends of the first amorphous silicon portion, and the first ohmic contact layer 156 and the second ohmic contact layer 157 are respectively formed on both ends of the ion-doped first amorphous silicon portion.
  • a first amorphous silicon portion not ion-doped is a first channel layer 153; both ends of the second amorphous silicon portion are ion-doped, and an ion-doped second amorphous silicon portion is performed
  • a third ohmic contact layer 166 and a fourth ohmic contact layer 167 are formed on both ends, and the second amorphous silicon portion not ion-doped is the second channel layer 163.
  • the ion doping is N-type ion doping.
  • the first source region 154, the first drain region 155, the second source region 164, and the second drain region 165 may be formed as follows. Forming a second metal layer of the entire layer, including but not limited to any one or more of aluminum (Al), molybdenum (Mo), and copper (Cu).
  • the second metal layer may be formed by PVD, and the second metal layer may have a thickness of 3000 ⁇ to 6000 ⁇ .
  • the second metal layer is patterned to form a first source region 154, the first drain region 155, the second source region 164, and the second drain region 165. Patterning of the second metal layer can be performed by exposure, development, etching, and stripping through a mask.
  • the second thin film transistor 160 and the second pixel electrode 170b of the line 120b The number of display domains of the second pixel electrode 170b is greater than the number of display domains of the first pixel electrode 170a.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板（10）及液晶显示面板，其中阵列基板（10）包括基板（110）及设置在基板（110）同侧的多个平行且间隔的第一、第二栅极线（120a，120b）及公共电极线（140），及与第一栅极线（120a）交叉的多个数据线（130），相邻的第一、第二栅极线（120a，120b）及两条数据线（130）之间限定一个像素区域，像素区域内设置第一、第二像素电极（170a，170b），第一、第二薄膜晶体管（150，160），第一、第二像素电极（170a，170b）与公共电极线（140）分别通过第一、第二绝缘层（180a，180b）绝缘，第二像素电极（170b）的显示畴的数目大于第一像素电极（170a）的显示畴的数目，当扫描信号从第一栅极线（120a）切换至第二栅极线（120b）时，阵列基板（10）从第一视角模式切换至第二视角模式，当扫描信号从第二栅极线（120b）切换至第一栅极线（120a）时，阵列基板（10）从第二视角模式切换至第一视角模式，第一视角模式的视角小于第二视角模式的视角。

Description

阵列基板及液晶显示面板
本发明要求2016年3月11日递交的发明名称为“阵列基板及液晶显示面板”的申请号201610140366.8的在先申请优先权，上述在先申请的内容以引入的方式并入本文本中。
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及液晶显示面板。
背景技术
液晶显示装置，比如液晶显示器(Liquid Crystal Display,LCD)是一种常用的电子设备，由于其具有功耗低、体积小、重量轻等特点，因此备受用户的青睐。现有技术中，液晶显示装置中的像素通常包括固定数量的显示畴，从而导致液晶显示装置中液晶显示面板中显示的视角是固定的。由此可见，现有技术中，液晶显示面板中显示视角是固定的，不能够在不同的视角之间进行切换。
发明内容
本发明提供一种阵列基板，所述阵列基板包括基板及设置在所述基板同侧的多个第一栅极线、多个第二栅极线及多个数据线，所述基板包括第一表面，所述多个第一栅极线设置在所述第一表面上，且所述多个第一栅极线向第一方向延伸且沿第二方向间隔排布，所述多个第二栅极线设置在所述第一表面上，且所述多个第二栅极线向所述第一方向延伸且沿所述第二方向间隔排布，且每个第二栅极线设置在相邻的两个第一栅极线之间，所述阵列基板还包括多个公共电极线，所述多个公共电极线设置在所述第一表面上，且每个公共电极线设置在相邻的一条第一栅极线及一条第二栅极线之间，相邻的一条第一栅极线及一条第二栅极线及相邻的两条数据线之间限定一个像素区域，所述阵列基板还包括设置在所述像素区域内的第一像素电极、第二像素电极、第一薄膜晶体管及第二薄膜晶体管，所述第一像素电极与所述公共电极之间通过第一绝缘层绝缘，所述第二像素电极与所述第一像素电极之间通过第二绝缘层绝缘，所述第 二像素电极的显示畴的数目大于所述第一像素电极的显示畴的数目，所述第一薄膜晶体管邻近形成所述像素区域的第一栅极线设置，所述第一薄膜晶体管包括第一栅区及第一源区，所述第一栅区电连接形成所述像素区域的第一栅极线，所述第一源区电连接所述第一像素电极，所述第二薄膜晶体管邻近形成所述像素区域的第二栅极线设置，所述第二薄膜晶体管包括第二栅区及第二漏区，所述第二栅区电连接形成所述像素区域的第二栅极线，所述第二漏区电连接所述第二像素电极，当从所述第一栅极线接收扫描信号切换至所述第二栅极线接收所述扫描信号时，所述阵列基板从第一视角模式切换至第二视角模式，当从所述第二栅极线接收所述扫描信号切换至所述第一栅极线接收所述扫描信号时，所述阵列基板从第二视角模式切换至第一视角模式，其中，所述第一视角模式的视角小于所述第二视角模式的视角。
其中，所述第二像素电极包括第一主分支部及第二主分支部，所述第二主分支部与所述第一主分支部交叉以形成四个显示畴，每个显示畴中的第二像素电极还包括第一次分支部、第二次分支部及第三次分支部，所述第一次分支部自所述第一主分支部延伸出来，所述第二次分支部自所述第一主分支部与所述第二主分支部交叉处延伸出来，所述第三次分支部自所述第二主分支部延伸出来，且所述第第一次分支部、所述第二次分支部及所述第三次分支部平行且间隔设置。
其中，所述第一主分支部与所述第二主分支部垂直相交，交点位于所述第一主分支部的中心且位于所述第二主分支部的中心，所述第一次分支部与所述第三次分支部关于所述第二次分支部对称，且所述第二次分支部的长度大于所述第一次分支部的长度且大于所述第三次分支部的长度。
其中，所述第一绝缘层覆盖所述第一栅区、所述第二栅区及所述公共电极线，所述第一像素电极设置在第一绝缘层上且对应所述公共电极设置，所述第一薄膜晶体管还包括第一沟道层及第一漏区，所述第一沟道层设置在所述第一绝缘层上，所述第一沟道层对应所述第一栅区设置且所述第一沟道层与所述第一像素电极间隔设置，所述第一源区及所述第一漏区设置在所述第一沟道层相对的两端，且所述第一源区覆盖部分第一像素电极，所述第二绝缘层覆盖所述第一源区及第一漏区。
其中，所述第一薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置在所述第一源区与所述第一沟道层之间，所述第一欧姆接触层用于减小所述第一源区与所述第一沟道层之间的接触电阻。
其中，所述第一薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置在第一漏区与所述第一沟道层之间，所述第二欧姆接触层用于减小所述第一漏区与所述第一沟道层之间的接触电阻。
其中，所述第二薄膜晶体管还包括第二沟道层及第二源区，所述第二沟道层设置在所述第一绝缘层上，所述第二沟道层对应所述第二栅区设置且所述第二沟道层与所述第一像素电极间隔设置，所述第二源区与所述第二漏区设置在所述第二沟道层相对的两端，且所述第二漏区与所述第一像素电极间隔设置，所述第二绝缘层还覆盖所述第二源区及第二漏区，所述第二绝缘层包括对应所述第二漏区的贯孔，所述第二像素电极设置在所述第二绝缘层上且通过所述贯孔与所述第二漏区相连。
其中，所述第二薄膜晶体管还包括第三欧姆接触层，所述第三欧姆接触层设置在所述第二源区与所述第二沟道层之间，所述第三欧姆接触层用于减小所述第二源区与所述第二沟道层之间的接触电阻。
其中，所述第二薄膜晶体管还包括第四欧姆接触层，所述第四欧姆接触层设置在所述第二漏区与所述第二沟道层之间，所述第四欧姆接触层用于减小所述第二漏区与所述第二沟道层之间的接触电阻。
本发明还提供了一种液晶显示面板，所述液晶显示面板包括前述任意一实施方式所述的阵列基板。
相较于现有技术，本发明的阵列基板中设置多个第一栅极线及多个第二栅极线，且每个第二栅极线设置在相邻的两条第一栅极线之间，相邻的一条第一栅极线及一条第二栅极线及相邻的两条数据线之间限定一个像素区域，因此，在所述阵列基板上，所述第一栅极线、所述第二栅极线及所述数据线130形成呈阵列分布的多个像素区域。对于每个像素区域而言，每个像素区域中设置对应所述第一栅极线的第一薄膜晶体管及第一像素电极，且每个像素区域内设置对应所述第二栅极线的第二薄膜晶体管及第二像素电极。所述第二像素电极的显示畴的数目大于所述第一像素电极的显示畴的数目。当从所述第一栅极线接 收扫描信号切换至所述第二栅极线接收所述扫描信号时，所述阵列基板从第一视角模式切换至第二视角模式，当从所述第二栅极线接收所述扫描信号切换至所述第一栅极线接收所述扫描信号时，所述阵列基板从第二视角模式切换至第一视角模式，其中，所述第一视角模式的视角小于所述第二视角模式的视角。从而完成了两个视角模式之间的相互切换。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的阵列基板的俯视图。
图2为图1中一个像素区域及形成所述像素区域的第一栅极线、第二栅极线及数据线的放大结构示意图。
图3为图2中沿II-II线的剖面结构示意图。
图4为图2中第二像素电极的结构示意图。
图5为本发明一较佳实施方式的液晶显示面板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请一并参阅图1、图2及图3，图1为本发明一较佳实施方式的阵列基板的俯视图；图2为图1中一个像素区域及形成所述像素区域的第一栅极线、第二栅极线及数据线的放大结构示意图；图3为图2中沿II-II线的剖面结构示意图。所述阵列基板10包括基板110及设置在所述基板110同侧的多个第一栅极线120a、多个第二栅极线120b及多个数据线130。所述基板110包括第一表面110a，所述多个第一栅极线120a设置在所述第一表面110a上，且所述 多个第一栅极线120a向第一方向D1延伸且沿第二方向D2间隔排布。所述多个第二栅极线120b设置在所述第一表面110a上，且所述多个第二栅极线120b向所述第一方向D1延伸且沿所述第二方向D2间隔排布，且每个第二栅极线120b设置在相邻的两个第一栅极线120a之间。所述阵列基板10还包括多个公共电极线140，所述多个公共电极线140设置在所述第一表面110a上，且每个公共电极线140设置在相邻的一条第一栅极线120a及一条第二栅极线120b之间。相邻的一条第一栅极线120a及一条第二栅极线120b及相邻的两条数据线130之间限定一个像素区域。因此，在所述阵列基板10上，所述多个第一栅极线120a、所述多个第二栅极线120b及所述多个数据线130形成呈阵列分布的多个像素区域。对于一个像素区域而言，所述阵列基板10还包括设置在所述像素区域内的第一像素电极170a、第二像素电极170b、第一薄膜晶体管150及第二薄膜晶体管160。所述第一像素电极170a与所述公共电极140之间通过第一绝缘层180a绝缘，所述第二像素电极170b与所述第一像素电极之间通过第二绝缘层180b绝缘。所述第二像素电极170b的显示畴的数目大于所述第一像素电极170a的显示畴的数目。所述第一薄膜晶体管150邻近形成所述像素区域的第一栅极线120a设置，所述第一薄膜晶体管150包括第一栅区151及第一源区154。所述第一栅区151电连接形成所述像素区域的第一栅极线120a，所述第一源区154电连接所述第一像素电极170a。所述第二薄膜晶体管160邻近形成所述像素区域的第二栅极线120b设置，所述第二薄膜晶体管160包括第二栅区161及第二漏区165。所述第二栅区161电连接所述形成所述像素区域的第二栅极线120b，所述第二漏区165电连接所述第二像素电极170b。当从所述第一栅极线120a接收扫描信号切换至所述第二栅极线120b接收所述扫描信号时，所述阵列基板10从第一视角模式切换至第二视角模式，当从所述第二栅极线120b接收所述扫描信号切换至所述第一栅极线120a接收所述扫描信号时，所述阵列基板10从第二视角模式切换至第一视角模式，其中，所述第一视角模式的视角小于所述第二模式的视角。其中，所述第一方向D1可以为X轴方向，所述第二方向D2可以为Y轴方向。
具体地，当所述第一栅极线120a接收所述扫描信号时，由于所述第一薄膜晶体管150的第一栅区151电连接所述第一栅极线120a，且所述第一薄膜 晶体管150的第一漏区155连接所述第一像素电极170a，因此，所述扫描信号通过所述第一薄膜晶体管150加载在所述第一像素电极170a上，此时，所述第一像素电极170a与所述公共电极140之间形成第一电场。当把同样的扫描信号加载在所述第二栅极线120b上时，即，当所述第二栅极线120b接收所述扫描信号时，由于所述第二薄膜晶体管160的第二栅区161电连接所述第二栅极线120b，且所述第二薄膜晶体管160的第二漏区166连接所述第二像素电极170b，因此，所述扫描信号通过所述第二薄膜晶体管160加载在所述第二像素电极170b上，此时，所述第二像素电极170b与所述公共电极140之间形成第二电场。由于所述第二像素电极170b的显示畴的数目大于所述第一像素电极170a的显示畴的数目，因此，当所述第二电场比第一电场分布得更加发散，发散的第二电场能够使得所述阵列基板10应用在液晶显示装置中时，控制液晶显示装置中的液晶分子的转向的角度更广，从而使得所述第二视角模式中的视角大于所述第一视角模式的视角。通常情况下，所述第一视角模式也称为窄视角模式，所述第二视角模式也称为宽视角模式。当从所述第一栅极线120a接收扫描信号切换至所述第二栅极线120b接收所述扫描信号时，所述阵列基板10从窄视角模式切换至宽视角模式，此时，所述阵列基板10的视角变宽。当从所述第二栅极线120b接收所述扫描信号切换至所述第一栅极线120a接收所述扫描信号时，所述阵列基板10从宽视角模式切换至窄视角模式，此时，所述阵列基板10的视角变窄。
请一并参阅图4，图4为图2中第二像素电极的结构示意图。所述第二像素电极170b包括第一主分支部171及第二主分支部172，所述第二主分支172与所述第一主分支171交叉以形成四个显示畴(在图4中用虚线框出一个显示畴)。每个显示畴中的中的第二像素电极170b还包括第一次分支部173、第二次分支部174及第三次分支部175。所述第一次分支部173自所述第一主分支部171延伸出来，所述第二次分支部174自所述第一主分支部171与所述第二主分支部172交叉处延伸出来，所述第三次分支部175自所述第二主分支部延伸出来，且所述第一次分支部173、所述第二次分支部174及所述第三次分支部175平行且间隔设置。在本实施方式中，所述第一像素电极170a的显示畴的数目为一个。
在本实施方式中，所述第一主分支部171及所述第二主分支部172垂直相交，交点位于所述第一主分支部171的中心且位于所述第二主分支部172的中心。所述第一次分支部173与所述第三次分支部175关于所述第二次分支部174对称，且所述第二次分支部174的长度大于所述第一次分支部173的长度且所述第二次分支部174的长度大于所述第三次分支部175的长度。优选地，所述第一次分支部173的长度与所述第三次分支部175的长度相等。
请再次参阅图3，所述第一绝缘层180a覆盖所述第一栅区151、所述第二栅区161及所述公共电极140。所述第一像素电极170a设置在所述第一绝缘层180a上且对应所述公共电极140设置。所述第一薄膜晶体管150还包括第一沟道层153及第一漏区155。所述第一沟道层153设置在所述第一绝缘层180a上，所述第一沟道层153对应所述第一栅区151设置且所述第一沟道层153与所述第一像素电极170a间隔设置。所述第一源区154及所述第一漏区155设置在所述第一沟道层153相对的两端，且所述第一源区154覆盖部分第一像素电极170a。所述第二绝缘层180b覆盖所述第一源区154及第一漏区155。
所述第一薄膜晶体管150还包括第一欧姆接触层156，所述第一欧姆接触层156设置在所述第一源区154与所述第一沟道层153之间，所述第一欧姆接触层156用于减小所述第一源区154与所述第一沟道层153之间的接触电阻。
所述第一欧姆接触层150还包括第二欧姆接触层157，所述第二欧姆接触层157设置在第一漏区155与所述第一沟道层153之间，所述第二欧姆接触层157用于减小所述第一漏区155与所述第一沟道层153之间的接触电阻。可以理解地，所述第一薄膜晶体管150可以单独包括第一欧姆接触层156或者单独薄膜第二欧姆接触层157，也可以同时包括所述第一欧姆接触层156及所述第二欧姆接触层157。
所述第二薄膜晶体管160还包括第二沟道层163及第二源区164。所述第二沟道层163设置在所述第一绝缘层180a上，所述第二沟道层163对应所述第二栅区161设置且所述第二沟道层163与所述第一像素电极170a间隔设置。所述第二源区164与所述第二漏区165设置在所述第二沟道层163相对的两端，且所述第二漏区165与所述第一像素电极170a间隔设置。所述第二绝缘 层180b还覆盖所述第二源区164及第二漏区165。所述第二绝缘层180b包括对应所述第二漏区165的贯孔181，所述第二像素电极170b设置在所述第二绝缘层180b上且通过所述贯孔181与所述第二漏区165相连。
所述第二薄膜晶体管160还包括第三欧姆接触层166，所述第三欧姆接触层166设置在所述第二源区164与所述第二沟道层163之间，所述第三欧姆接触层166用于减小所述第二源区164与所述第二沟道层163之间的接触电阻。
所述第二薄膜晶体管160还包括第四欧姆接触层167，所述第四欧姆接触层167设置在所述第二漏区165与所述第二沟道层163之间，所述第四欧姆接触层167用于减小所述第二漏区165与所述第二沟道层163之间的接触电阻。可以理解地，所述第二薄膜晶体管160可以单独包括第三欧姆接触层166或者单独薄膜第四欧姆接触层167，也可以同时包括所述第三欧姆接触层166及单独薄膜第四欧姆接触层167。
在本实施方式中，所述第一源区154及所述第二漏区165连接所述数据线130，以接收所述数据线130的数据信号。
所述基板110可以为但不仅限于为玻璃基板或者为塑料基板等透明绝缘基板。
所述第一栅极线120a、所述第二栅极线120b及所述公共电极线140的具体地可以通过以下方式形成。在所述基板110的第一表面111a设置整层的第一金属层。所述第一金属层包括但不仅限于铝(Al)，钼(Mo)，铜(Cu)中的任意一种或者多种。所述第一金属层可以通过物理气相沉积(Physical Vapor Deposition，PVD)的方式形成，所述第一金属层的厚度可以为3000埃～6000埃。接着，图案化所述第一金属层以形成所述第一栅极线120a、所述第二栅极线120b及所述公共电极线140。所述第一金属层的图案化可以通过掩膜板进行曝光、显影、蚀刻及剥离的方式进行。
所述第一绝缘层180a可以通过离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)沉积一层膜厚为2000埃～5000埃的绝缘材料来形成。所述绝缘材料可以为但不仅限于为氮化硅(SiNx)。
所述第一沟道层153、所述第二沟道层163、所述第一欧姆接触层156、所述第二欧姆接触层157、所述第三欧姆接触层166及所述第四欧姆接触层167 可以通过如下方式形成。首先，通过PECVD的方式在所述第一绝缘层180a上沉积一层膜厚为1500埃～3000埃的非晶硅材料层，再对所述非晶硅材料层进行图案化，以保留对应所述第一栅区151的部分非晶硅材料层及对应所述第二栅区161的部分非晶硅材料层。为了方便描述，对应所述第一栅区151的部分非晶硅材料层称为第一非晶硅部分，对应所述第二栅区161的部分非晶硅材料层称为第二非晶硅部分。接着，对所述第一非晶硅部分的两端进行离子掺杂，进行了离子掺杂的第一非晶硅部分的两端分别形成第一欧姆接触层156及第二欧姆接触层157，未进行离子掺杂的第一非晶硅部分为第一沟道层153；对所述第二非晶硅部分的两端进行离子掺杂，进行了离子掺杂的第二非晶硅部分的两端分别形成第三欧姆接触层166及第四欧姆接触层167，未进行离子掺杂的第二非晶硅部分为第二沟道层163。在一实施方式中，所述离子掺杂为N型离子掺杂。
所述第一源区154、所述第一漏区155、所述第二源区164及所述第二漏区165可以通过如下方式形成。形成整层的第二金属层，所述第二金属层包括但不仅限于铝(Al)，钼(Mo)，铜(Cu)中的任意一种或者多种。所述第二金属层可以通过PVD的方式形成，所述第二金属层的厚度可以为3000埃～6000埃。接着，图案化所述第二金属层以形成第一源区154、所述第一漏区155、所述第二源区164及所述第二漏区165。所述第二金属层的图案化可以通过掩膜板进行曝光、显影、蚀刻及剥离的方式进行。
所述第二绝缘层180b可以通过PECVD沉积一层膜厚为2000埃～5000埃的绝缘材料来形成。所述绝缘材料可以为但不仅限于为氮化硅(SiNx)。所述贯孔181可以通过掩膜板进行曝光、显影、干蚀刻、剥离的方式形成。
所述第一像素电极170a及所述第二像素电极170b可以通过如下方式形成。通过PVD沉积一层膜厚为400埃～1000埃的透明导电材料，再通过掩膜板进行曝光、显影、蚀刻、剥离的方式形成。所述透明导电材料可以为但不仅限于为氧化铟锡(Indium Tin Oxide，ITO)。
本发明还提供了一种液晶显示面板，请参阅图5，图5为本发明一较佳实施方式的液晶显示面板的结构示意图。所述液晶显示面板1包括阵列基板10、彩膜基板20及液晶层30。所述阵列基板10与所述彩膜基板20相对且间隔设 置，所述液晶层30夹设在所述阵列基板10及所述彩膜基板之间。所述阵列基板10请参阅前面对阵列基板10的描述，在此不再赘述。
相较于现有技术，本发明的阵列基板10中设置多个第一栅极线120a及多个第二栅极线120b，且每个第二栅极线120b设置在相邻的两条第一栅极线120a之间，相邻的一条第一栅极线120a及一条第二栅极线120b及相邻的两条数据线130之间限定一个像素区域，因此，在所述阵列基板10上，所述第一栅极线120a、所述第二栅极线120b及所述数据线130形成呈阵列分布的多个像素区域。对于每个像素区域而言，每个像素区域中设置对应所述第一栅极线120a的第一薄膜晶体管150及第一像素电极170a，且每个像素区域内设置对应所述第二栅极线120b的第二薄膜晶体管160及第二像素电极170b。所述第二像素电极170b的显示畴的数目大于所述第一像素电极170a的显示畴的数目。当从所述第一栅极线120a接收扫描信号切换至所述第二栅极线120b接收所述扫描信号时，所述阵列基板10从第一视角模式切换至第二视角模式，当从所述第二栅极线120b接收所述扫描信号切换至所述第一栅极线120a接收所述扫描信号时，所述阵列基板10从第二视角模式切换至第一视角模式，其中，所述第一视角模式的视角小于所述第二视角模式的视角。从而完成了两个视角模式之间的相互切换。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (18)

  1. 一种阵列基板，其中，所述阵列基板包括基板及设置在所述基板同侧的多个第一栅极线、多个第二栅极线及多个数据线，所述基板包括第一表面，所述多个第一栅极线设置在所述第一表面上，且所述多个第一栅极线向第一方向延伸且沿第二方向间隔排布，所述多个第二栅极线设置在所述第一表面上，且所述多个第二栅极线向所述第一方向延伸且沿所述第二方向间隔排布，且每个第二栅极线设置在相邻的两个第一栅极线之间，所述阵列基板还包括多个公共电极线，所述多个公共电极线设置在所述第一表面上，且每个公共电极线设置在相邻的一条第一栅极线及一条第二栅极线之间，相邻的一条第一栅极线及一条第二栅极线及相邻的两条数据线之间限定一个像素区域，所述阵列基板还包括设置在所述像素区域内的第一像素电极、第二像素电极、第一薄膜晶体管及第二薄膜晶体管，所述第一像素电极与所述公共电极之间通过第一绝缘层绝缘，所述第二像素电极与所述第一像素电极之间通过第二绝缘层绝缘，所述第二像素电极的显示畴的数目大于所述第一像素电极的显示畴的数目，所述第一薄膜晶体管邻近形成所述像素区域的第一栅极线设置，所述第一薄膜晶体管包括第一栅区及第一源区，所述第一栅区电连接形成所述像素区域的第一栅极线，所述第一源区电连接所述第一像素电极，所述第二薄膜晶体管邻近形成所述像素区域的第二栅极线设置，所述第二薄膜晶体管包括第二栅区及第二漏区，所述第二栅区电连接形成所述像素区域的第二栅极线，所述第二漏区电连接所述第二像素电极，当从所述第一栅极线接收扫描信号切换至所述第二栅极线接收所述扫描信号时，所述阵列基板从第一视角模式切换至第二视角模式，当从所述第二栅极线接收所述扫描信号切换至所述第一栅极线接收所述扫描信号时，所述阵列基板从第二视角模式切换至第一视角模式，其中，所述第一视角模式的视角小于所述第二视角模式的视角。
  2. 如权利要求1所述的阵列基板，其中，所述第二像素电极包括第一主分支部及第二主分支部，所述第二主分支部与所述第一主分支部交叉以形成四个 显示畴，每个显示畴中的第二像素电极还包括第一次分支部、第二次分支部及第三次分支部，所述第一次分支部自所述第一主分支部延伸出来，所述第二次分支部自所述第一主分支部与所述第二主分支部交叉处延伸出来，所述第三次分支部自所述第二主分支部延伸出来，且所述第第一次分支部、所述第二次分支部及所述第三次分支部平行且间隔设置。
  3. 如权利要求2所述的阵列基板，其中，所述第一主分支部与所述第二主分支部垂直相交，交点位于所述第一主分支部的中心且位于所述第二主分支部的中心，所述第一次分支部与所述第三次分支部关于所述第二次分支部对称，且所述第二次分支部的长度大于所述第一次分支部的长度且大于所述第三次分支部的长度。
  4. 如权利要求1所述的阵列基板，其中，所述第一绝缘层覆盖所述第一栅区、所述第二栅区及所述公共电极线，所述第一像素电极设置在第一绝缘层上且对应所述公共电极设置，所述第一薄膜晶体管还包括第一沟道层及第一漏区，所述第一沟道层设置在所述第一绝缘层上，所述第一沟道层对应所述第一栅区设置且所述第一沟道层与所述第一像素电极间隔设置，所述第一源区及所述第一漏区设置在所述第一沟道层相对的两端，且所述第一源区覆盖部分第一像素电极，所述第二绝缘层覆盖所述第一源区及第一漏区。
  5. 如权利要求4所述的阵列基板，其中，所述第一薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置在所述第一源区与所述第一沟道层之间，所述第一欧姆接触层用于减小所述第一源区与所述第一沟道层之间的接触电阻。
  6. 如权利要求4所述的阵列基板，其中，所述第一薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置在第一漏区与所述第一沟道层之间，所述第二欧姆接触层用于减小所述第一漏区与所述第一沟道层之间的接触电阻。
  7. 如权利要求4所述的阵列基板，其中，所述第二薄膜晶体管还包括第二沟道层及第二源区，所述第二沟道层设置在所述第一绝缘层上，所述第二沟道层对应所述第二栅区设置且所述第二沟道层与所述第一像素电极间隔设置，所述第二源区与所述第二漏区设置在所述第二沟道层相对的两端，且所述第二漏区与所述第一像素电极间隔设置，所述第二绝缘层还覆盖所述第二源区及第二漏区，所述第二绝缘层包括对应所述第二漏区的贯孔，所述第二像素电极设置在所述第二绝缘层上且通过所述贯孔与所述第二漏区相连。
  8. 如权利要求7所述的阵列基板，其中，所述第二薄膜晶体管还包括第三欧姆接触层，所述第三欧姆接触层设置在所述第二源区与所述第二沟道层之间，所述第三欧姆接触层用于减小所述第二源区与所述第二沟道层之间的接触电阻。
  9. 如权利要求7所述的阵列基板，其中，所述第二薄膜晶体管还包括第四欧姆接触层，所述第四欧姆接触层设置在所述第二漏区与所述第二沟道层之间，所述第四欧姆接触层用于减小所述第二漏区与所述第二沟道层之间的接触电阻。
  10. 一种液晶显示面板，其中，所述液晶显示面板包括阵列基板，所述阵列基板包括基板及设置在所述基板同侧的多个第一栅极线、多个第二栅极线及多个数据线，所述基板包括第一表面，所述多个第一栅极线设置在所述第一表面上，且所述多个第一栅极线向第一方向延伸且沿第二方向间隔排布，所述多个第二栅极线设置在所述第一表面上，且所述多个第二栅极线向所述第一方向延伸且沿所述第二方向间隔排布，且每个第二栅极线设置在相邻的两个第一栅极线之间，所述阵列基板还包括多个公共电极线，所述多个公共电极线设置在所述第一表面上，且每个公共电极线设置在相邻的一条第一栅极线及一条第二栅极线之间，相邻的一条第一栅极线及一条第二栅极线及相邻的两条数据线之间限定一个像素区域，所述阵列基板还包括设置在所述像素区域内的第一像素电极、第二像素电极、第一薄膜晶体管及第二薄膜晶体管，所述第一像素电极 与所述公共电极之间通过第一绝缘层绝缘，所述第二像素电极与所述第一像素电极之间通过第二绝缘层绝缘，所述第二像素电极的显示畴的数目大于所述第一像素电极的显示畴的数目，所述第一薄膜晶体管邻近形成所述像素区域的第一栅极线设置，所述第一薄膜晶体管包括第一栅区及第一源区，所述第一栅区电连接形成所述像素区域的第一栅极线，所述第一源区电连接所述第一像素电极，所述第二薄膜晶体管邻近形成所述像素区域的第二栅极线设置，所述第二薄膜晶体管包括第二栅区及第二漏区，所述第二栅区电连接形成所述像素区域的第二栅极线，所述第二漏区电连接所述第二像素电极，当从所述第一栅极线接收扫描信号切换至所述第二栅极线接收所述扫描信号时，所述阵列基板从第一视角模式切换至第二视角模式，当从所述第二栅极线接收所述扫描信号切换至所述第一栅极线接收所述扫描信号时，所述阵列基板从第二视角模式切换至第一视角模式，其中，所述第一视角模式的视角小于所述第二视角模式的视角。
  11. 如权利要求10所述的液晶显示面板，其中，所述第二像素电极包括第一主分支部及第二主分支部，所述第二主分支部与所述第一主分支部交叉以形成四个显示畴，每个显示畴中的第二像素电极还包括第一次分支部、第二次分支部及第三次分支部，所述第一次分支部自所述第一主分支部延伸出来，所述第二次分支部自所述第一主分支部与所述第二主分支部交叉处延伸出来，所述第三次分支部自所述第二主分支部延伸出来，且所述第第一次分支部、所述第二次分支部及所述第三次分支部平行且间隔设置。
  12. 如权利要求11所述的液晶显示面板，其中，所述第一主分支部与所述第二主分支部垂直相交，交点位于所述第一主分支部的中心且位于所述第二主分支部的中心，所述第一次分支部与所述第三次分支部关于所述第二次分支部对称，且所述第二次分支部的长度大于所述第一次分支部的长度且大于所述第三次分支部的长度。
  13. 如权利要求10所述的液晶显示面板，其中，所述第一绝缘层覆盖所述 第一栅区、所述第二栅区及所述公共电极线，所述第一像素电极设置在第一绝缘层上且对应所述公共电极设置，所述第一薄膜晶体管还包括第一沟道层及第一漏区，所述第一沟道层设置在所述第一绝缘层上，所述第一沟道层对应所述第一栅区设置且所述第一沟道层与所述第一像素电极间隔设置，所述第一源区及所述第一漏区设置在所述第一沟道层相对的两端，且所述第一源区覆盖部分第一像素电极，所述第二绝缘层覆盖所述第一源区及第一漏区。
  14. 如权利要求13所述的液晶显示面板，其中，所述第一薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置在所述第一源区与所述第一沟道层之间，所述第一欧姆接触层用于减小所述第一源区与所述第一沟道层之间的接触电阻。
  15. 如权利要求13所述的液晶显示面板，其中，所述第一薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置在第一漏区与所述第一沟道层之间，所述第二欧姆接触层用于减小所述第一漏区与所述第一沟道层之间的接触电阻。
  16. 如权利要求13所述的液晶显示面板，其中，所述第二薄膜晶体管还包括第二沟道层及第二源区，所述第二沟道层设置在所述第一绝缘层上，所述第二沟道层对应所述第二栅区设置且所述第二沟道层与所述第一像素电极间隔设置，所述第二源区与所述第二漏区设置在所述第二沟道层相对的两端，且所述第二漏区与所述第一像素电极间隔设置，所述第二绝缘层还覆盖所述第二源区及第二漏区，所述第二绝缘层包括对应所述第二漏区的贯孔，所述第二像素电极设置在所述第二绝缘层上且通过所述贯孔与所述第二漏区相连。
  17. 如权利要求16所述的液晶显示面板，其中，所述第二薄膜晶体管还包括第三欧姆接触层，所述第三欧姆接触层设置在所述第二源区与所述第二沟道层之间，所述第三欧姆接触层用于减小所述第二源区与所述第二沟道层之间的接触电阻。
  18. 如权利要求16所述的液晶显示面板，其中，所述第二薄膜晶体管还包括第四欧姆接触层，所述第四欧姆接触层设置在所述第二漏区与所述第二沟道层之间，所述第四欧姆接触层用于减小所述第二漏区与所述第二沟道层之间的接触电阻。
PCT/CN2016/083647 2016-03-11 2016-05-27 阵列基板及液晶显示面板 Ceased WO2017152508A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/110,348 US20180088366A1 (en) 2016-03-11 2016-05-27 Array substrates and liquid crystal panels

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610140366.8A CN105572927A (zh) 2016-03-11 2016-03-11 阵列基板及液晶显示面板
CN201610140366.8 2016-03-11

Publications (1)

Publication Number Publication Date
WO2017152508A1 true WO2017152508A1 (zh) 2017-09-14

Family

ID=55883240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/083647 Ceased WO2017152508A1 (zh) 2016-03-11 2016-05-27 阵列基板及液晶显示面板

Country Status (3)

Country Link
US (1) US20180088366A1 (zh)
CN (1) CN105572927A (zh)
WO (1) WO2017152508A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105572927A (zh) * 2016-03-11 2016-05-11 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
TWI590424B (zh) * 2016-03-14 2017-07-01 友達光電股份有限公司 畫素結構
CN106783891B (zh) * 2017-02-10 2019-09-13 京东方科技集团股份有限公司 阵列基板及其控制方法
TWI648581B (zh) 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
CN112859395B (zh) * 2021-01-13 2023-05-02 惠州市华星光电技术有限公司 一种阵列基板及液晶显示面板
JP2024538736A (ja) * 2021-10-07 2024-10-23 ベーア－ヘラー サーモコントロール ゲーエムベーハー 表示装置
CN115985219A (zh) * 2022-12-30 2023-04-18 惠科股份有限公司 像素控制方法、装置、电子设备及可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335771B1 (en) * 1996-11-07 2002-01-01 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
KR20070003183A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 광시야각과 협시야각의 모드전환이 가능한 액정표시장치 및그 제조방법
KR20070080340A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 액정 표시 장치
CN101995721A (zh) * 2009-08-05 2011-03-30 乐金显示有限公司 液晶显示设备及其驱动方法
TW201213990A (en) * 2010-09-17 2012-04-01 Au Optronics Corp Pixel structure, vertical alignment (VA) mode liquid crystal display and liquid crystal pixel driving method
CN103901649A (zh) * 2014-04-04 2014-07-02 深圳市华星光电技术有限公司 一种可切换视角的lcd显示装置
CN105572927A (zh) * 2016-03-11 2016-05-11 深圳市华星光电技术有限公司 阵列基板及液晶显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000496A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20080056493A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20170010277A (ko) * 2015-07-17 2017-01-26 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335771B1 (en) * 1996-11-07 2002-01-01 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
KR20070003183A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 광시야각과 협시야각의 모드전환이 가능한 액정표시장치 및그 제조방법
KR20070080340A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 액정 표시 장치
CN101995721A (zh) * 2009-08-05 2011-03-30 乐金显示有限公司 液晶显示设备及其驱动方法
TW201213990A (en) * 2010-09-17 2012-04-01 Au Optronics Corp Pixel structure, vertical alignment (VA) mode liquid crystal display and liquid crystal pixel driving method
CN103901649A (zh) * 2014-04-04 2014-07-02 深圳市华星光电技术有限公司 一种可切换视角的lcd显示装置
CN105572927A (zh) * 2016-03-11 2016-05-11 深圳市华星光电技术有限公司 阵列基板及液晶显示面板

Also Published As

Publication number Publication date
US20180088366A1 (en) 2018-03-29
CN105572927A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
WO2017152508A1 (zh) 阵列基板及液晶显示面板
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9356153B2 (en) Thin film transistor, display panel having the same and method of manufacturing the same
CN102944959B (zh) 阵列基板、其制作方法、其测试方法及显示装置
US20100133539A1 (en) Thin-film transistor and method of manufacturing the same
CN114787703B (zh) 阵列基板及其制作方法
US9978880B2 (en) Display device
US10048556B2 (en) Array substrate having multiple common electrode lines
CN108054140B (zh) Ffs模式阵列基板的制造方法
JP2014093521A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US8866137B2 (en) Thin film transistor array panel and manufacturing method thereof
CN103094069B (zh) 像素结构
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
US10114245B2 (en) Array substrate having metallic electrodes for light reflection and manufacturing method for array substrate having metallic electrodes for light reflection
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
CN114594639A (zh) 阵列基板及制作方法
CN105974687B (zh) 一种阵列基板以及液晶显示器
KR102154418B1 (ko) 어레이 기판 및 그 제조 방법
CN106856199A (zh) 显示面板及其制造方法
US8488093B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
US12563808B2 (en) Thin film transistor and manufacturing method thereof
US20250176263A1 (en) Display panels and manufacturing methods thereof
KR20150062186A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130029520A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15110348

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16893156

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16893156

Country of ref document: EP

Kind code of ref document: A1