WO2017135604A1 - Method for controlling flatness of epitaxial wafer - Google Patents

Method for controlling flatness of epitaxial wafer Download PDF

Info

Publication number
WO2017135604A1
WO2017135604A1 PCT/KR2017/000724 KR2017000724W WO2017135604A1 WO 2017135604 A1 WO2017135604 A1 WO 2017135604A1 KR 2017000724 W KR2017000724 W KR 2017000724W WO 2017135604 A1 WO2017135604 A1 WO 2017135604A1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial
zdd
delta
flatness
obtaining
Prior art date
Application number
PCT/KR2017/000724
Other languages
French (fr)
Korean (ko)
Inventor
장규일
강동호
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Publication of WO2017135604A1 publication Critical patent/WO2017135604A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment

Definitions

  • Embodiments relate to a method for controlling flatness of an epitaxial wafer.
  • Silicon epitaxial wafers in which a dopant such as boron is doped and a relatively low dopant is grown on a silicon wafer having a low resistivity to grow a silicon epitaxial layer having a high resistivity have high gathering capability and low latch-up characteristics. And it has a strong characteristic against slip defects at high temperatures.
  • the quality items required for such an epitaxial wafer include flatness and degree of particle contamination, and the items for the epitaxial layer itself include thickness uniformity, resistivity, metal contamination, stacking defects, slip dislocations, and the like. Etc.
  • the thickness of the wafer may be measured, and the flatness of the edge of the wafer may be measured using the measured thickness of the wafer.
  • the embodiment provides a method for controlling the flatness of an epitaxial wafer, which can be managed in a process such that a defect rate is reduced regardless of the shape or flatness level of the base substrate.
  • a method of controlling flatness of an epitaxial wafer including obtaining a flatness defect rate graph of epitaxial wafers produced by retained epitaxial reactors; Obtaining a correlation graph of Delta Z-axis Double Derivative (Delta ZDD) of the epitaxial wafer for correlation with growth conditions of the epitaxial layer; Acquiring Delta ZDD of at least one sample epitaxial wafer produced by a first epitaxial reactor of the retained epitaxial reactors under a first growth condition; And adjusting the first growth condition based on the correlation graph.
  • Delta ZDD Delta Z-axis Double Derivative
  • the method of controlling the flatness of the epitaxial wafer may further include calculating a correction value based on the Delta ZDD and the flatness defect rate graph of the at least one sample epitaxial wafer, wherein the correction value and the correlation Based on the graph, the first growth condition may be adjusted.
  • the obtaining of the flatness failure rate graph may include obtaining edge sector site frontside reference site least square plane (QF) derivation (ZF), and Z-axis double derivative (ZDD) of substrate substrates; Obtaining Delta ZDD and edge sector site frontside reference (SQ) range of epitaxial wafers based on the base substrates; Determining a defect in the flatness of the epitaxial wafers based on the ESFQR of the epitaxial wafers; And obtaining a flatness defect rate graph of the epitaxial wafer, based on the ESFQD of the base substrates and Delta ZDD of the epitaxial wafers.
  • QF edge sector site frontside reference site least square plane
  • ZDD Z-axis double derivative
  • Acquiring Delta ZDD and ESFQR of the epitaxial wafers comprises acquiring ZDD and ESFQR of the epitaxial wafers; And acquiring Delta ZDD for each of the epitaxial wafers by using a difference between ZDDs of the base substrates and ZDD of the epitaxial wafers.
  • the calculating of the correction value may include setting a target section based on a defective rate of the flatness defective rate graph; And calculating the correction value based on the Delta ZDD and the target section of the at least one sample epitaxial wafer.
  • the determining of the defectiveness of the epitaxial wafers may be determined based on a result of comparing the ESFQR of the epitaxial wafers with a predetermined reference value.
  • the preset reference value may be 100 nm to 120 nm.
  • the X axis of the flatness defective rate graph of the epitaxial wafer represents ESFQD of the substrate substrates
  • the Y axis represents Delta ZDD of the epitaxial wafers
  • the defective rate of epitaxial wafers may be divided into a plurality of regions.
  • the obtaining of the correlation graph may include obtaining Delta ZDDs of correlation epitaxial wafers produced under different growth conditions, and using the growth conditions and Delta ZDDs of the obtained correlation epitaxial wafers.
  • the correlation graph may be obtained.
  • the growth condition and the first growth condition in the obtaining of the correlation graph may be a flow rate of H 2 gas, a flow rate of TCS, or a growth temperature.
  • the setting of the target section may be a section in which the flatness defective rate is less than a predetermined reference value for the entire range of the ESFQDs of the substrate substrates.
  • the preset reference value may be 0.1% to 15%.
  • the correction value may be a difference between a predetermined target value belonging to the target section and a delta ZDD of the at least one sample epitaxial wafer.
  • the predetermined target value may be a lower limit, an upper limit, or an intermediate value of the target section.
  • the first growth condition may be adjusted to a second growth condition corresponding to a value obtained by adding the correction value to Delta ZDD in the first growth condition of the first epitaxial reactor.
  • a method of controlling flatness of an epitaxial wafer may include obtaining ESFQDs and first ZDDs of first substrate substrates; Obtaining an ESFQR and a second ZDD of first epitaxial wafers based on the first substrate substrates; Obtaining a first Delta ZDD of the first epitaxial wafers; Determining a flatness failure of the first epitaxial wafers based on an ESFQR of the first epitaxial wafers, and obtaining a flatness failure rate graph; Obtaining a correlation graph between epitaxial layer growth conditions of a second epitaxial wafer and Delta ZDD of the second epitaxial wafer; Obtaining a second Delta ZDD of at least one third epitaxial wafer produced under first growth conditions; Calculating a correction value based on the second Delta ZDD and the flatness defective rate graph; And adjusting the first growth condition to a second growth condition based on the correction value and the correlation graph.
  • the method of controlling the flatness of the epitaxial wafer may further include producing an epitaxial wafer under the second growth condition.
  • the obtaining of the correlation graph may include: growing the epitaxial layer on the second substrate substrates under different growth conditions of the same growth condition item to produce the second epitaxial wafers; Acquiring Delta ZDD of the produced second epitaxial wafers; And obtaining the correlation graph by using the different growth conditions and the delta ZDD of the second epitaxial wafers.
  • Acquiring the second Delta ZDD may include: growing an epitaxial layer on a plurality of third substrate substrates under the first growth condition to produce a plurality of third epitaxial wafers; And obtaining Delta ZDD of the plurality of third epitaxial wafers and setting an average of the obtained Delta ZDD of the plurality of third epitaxial wafers to the second Delta ZDD.
  • the calculating of the correction value may include setting a target section in which the flatness defective rate is smaller than a preset reference value in the flatness defective rate graph; And calculating the correction value such that the second Delta ZDD belongs to the target section.
  • the adjusting of the first growth condition to the second growth condition may change the first growth condition by a growth condition corresponding to the correction value.
  • the process control may be performed so that the defective rate is small regardless of the shape or flatness level of the base substrate.
  • FIG. 1 is a flowchart illustrating a method of controlling flatness of an epitaxial wafer according to an embodiment.
  • FIG. 2 is a flowchart illustrating a step of obtaining a defective rate graph shown in FIG. 1.
  • FIG. 3 is a flowchart illustrating an embodiment of the delta ZDD1 acquisition and ESFQR1 acquisition steps shown in FIG. 2.
  • step S240 shows a defective rate graph obtained in step S240.
  • 5a shows the correlation between the flow rate of H 2 gas supplied for Delta ZDD and epitaxial layer growth.
  • 5B shows the correlation between Delta ZDD and epitaxial layer growth temperature.
  • Figure 5c shows the correlation between the flow rate of Delta ZDD and TCS supplied for epitaxial layer growth.
  • FIG. 6 illustrates an embodiment of calculating a correction value of FIG. 1.
  • FIG. 7B is a sectional view taken along ab direction of the schematic diagram of FIG. 7A.
  • each layer (region), region, pattern, or structure is “on” or “under” the substrate, each layer (film), region, pad, or pattern.
  • “up” and “under” include both “directly” or “indirectly” formed through another layer. do.
  • the criteria for up / down or down / down each layer will be described with reference to the drawings.
  • Like reference numerals denote like elements throughout the description of the drawings.
  • FIG. 1 is a flowchart illustrating a method of controlling flatness of an epitaxial wafer according to an embodiment.
  • the method of controlling the flatness of the epitaxial wafer may include obtaining a flatness defect rate graph (S110), obtaining a correlation graph between a growth condition and Delta ZDD (S120), Acquiring Delta ZDD2 (S130), calculating a correction value based on the delta ZDD2 and the flatness defective rate graph (S140), adjusting the growth conditions based on the correction value and the correlation graph (S150), and Producing under controlled growth conditions (S160).
  • a flatness defect rate graph may be obtained based on edge sector site frontside reference Q (Derivation of Site least square plane) Q of test substrate substrates and delta ZDD of test epitaxial wafers (S110).
  • FIG. 2 is a flowchart illustrating an embodiment of obtaining a defective rate graph shown in FIG. 1 (S110).
  • obtaining a defective rate graph may include obtaining ESFQDs and ZDDs (hereinafter referred to as “ZDD1”) of test substrate substrates (S210), and obtaining Delta ZDD1 (S220). Determining the flatness failure of the test epitaxial wafer (S230), and obtaining a failure rate graph (S240).
  • ESFQD and ZDD1 are acquired (S210).
  • ESFQD is an abbreviation of edge sector site frontside reference Q (Site least square plane) derivation, and may have a + value or a-value.
  • FIG. 7A is a schematic diagram for explaining ESFQD and ESFQR
  • FIG. 7B is a cross-sectional view taken along ab direction of the schematic diagram of FIG. 7A.
  • the section 401 is a section from the first point P1 to the second point P2 of the equalized site (eg, S1), and the first point P1 is located at the edge E1 of the wafer W1.
  • the second point P2 is a point spaced apart by a predetermined distance (eg, 1 mm or 2 mm), and the second point P2 is a point spaced by a certain distance (eg, 10 mm) in a direction from the first point toward the center C of the wafer W1.
  • the ESFQD may be a value obtained by integrating an average value of the wafer thicknesses of the section 401, for example, the thickness of the wafer W1 in the section 401.
  • ESFQR edge sector site frontside reference Q (Site least square plane) range, and is a method of indicating flatness of a wafer.
  • the ESFQR is defined as the difference MAX-MIN between the maximum value MAX and the minimum value MIN of the thickness of the wafer W1 measured in the section 401.
  • ZDD stands for Z-axis Double Derivative and is a parameter indicating the degree of roll-off of the edge surface of the wafer, and represents the curvature of the edge surface of the wafer.
  • the z-axis direction may be a thickness direction of the wafer.
  • the profile of the thickness of the front and back sides of the wafer can be expressed as a “function of Z”.
  • an average radial profile of the entire wafer with respect to Z can be obtained, and the obtained average radial profile ZDD can be found by differentiating.
  • ZDD may be defined as in Equation 1.
  • ESFQD and ZDD1 of the test substrate substrates may be obtained or calculated in the same manner as described above.
  • ESFQD and ZDD1 of the test substrate substrates may be values already known at the time of purchase.
  • delta ZDD hereinafter referred to as “delta ZDD1”
  • ESFQR hereinafter referred to as “ESFQR1”
  • FIG. 3 is a flowchart illustrating an embodiment of acquiring Delta ZDD1 and ESFQR1 (S220) shown in FIG. 2.
  • an epitaxial layer is grown on test substrates to produce test epitaxial wafers (S310).
  • M epitaxial wafers can be produced by growing epitaxial layers on M (N> 1 natural water) epitaxial reactors on M (N> 1 natural water) test substrate substrates. have.
  • Each of the N epitaxial reactors may grow an epitaxial layer on substrate substrates randomly selected from among M (natural number M> 1) test substrate substrates.
  • test substrate substrates are divided into a plurality of groups according to the number of N epitaxial reactors, and each of the N epitaxial reactors grows an epitaxial layer on substrate substrates belonging to a corresponding one of the plurality of groups. Can be.
  • each of the epitaxial reactors grows an epitaxial layer on 3,000 randomly selected substrate substrates, and 30,000 Test epitaxial wafers can be produced.
  • ZDD2 ZDD2
  • ESFQR1 ESFQR1 of each of the test epitaxial wafers produced
  • ESFQR1 may be the same as described above with reference to FIGS. 7A and 7B, and the method of obtaining ZDD2 may be the same as described with reference to ZDD1.
  • Delta ZDD (hereinafter referred to as “Delta ZDD1”) for each test epitaxial wafer is obtained (S330).
  • Delta ZDD may be defined as the difference between the ZDD of the epitaxial wafer and the ZDD of the base substrate itself of the epitaxial wafer.
  • Delta ZDD1 may be defined as shown in Equation 2.
  • a defect in the flatness of the test epitaxial wafers may be determined based on a result of comparing the ESFQR1 of the test epitaxial wafers with a predetermined reference value.
  • the preset reference value may be 100 nm to 120 nm.
  • the preset reference value may be 110 nm.
  • the ESFQR1 of the test epitaxial wafers exceeds a predetermined reference value, it may be determined to be a defect, and when the ESFQR1 of the test epitaxial wafers is less than or equal to the predetermined reference value, it may be determined that the defect is not defective.
  • step S240 shows a defective rate graph obtained in step S240.
  • the X axis represents ESFQDs of the test substrate substrates, and may be divided by a predetermined interval (eg, 25 nm) around 0, and the unit may be nm.
  • the Y axis represents Delta ZDD1 of the epitaxial wafers for test, and may be divided by a predetermined interval (for example, 5 or 10) around zero.
  • the defective rate of the epitaxial wafers for testing may be divided into a plurality of regions, for example, the first to twentieth regions 1 to 20.
  • the defective rate of each of the first to twentieth regions 1 to 20 may be a ratio of the number of test epitaxial wafers included in each region to the number of test epitaxial wafers determined as defective in operation S230.
  • a failure rate of zero in the first region 1 means that all the test epitaxial wafers included in the first region 1 are not defective.
  • a correlation or correlation graph between the growth conditions of the epitaxial layer and Delta ZDD of the epitaxial wafer for correlation is obtained (S120).
  • the order of steps S110 and S120 may be reversed.
  • steps S110 and S120 may be performed at the same time.
  • the epitaxial wafers may be produced by growing the epitaxial layer on the correlated substrate substrates with different growth conditions for the same growth condition items.
  • the growth condition item may include the flow rate of the TCS, the H 2 gas, and the growth temperature.
  • Delta ZDDs of correlated epitaxial wafers produced by different growth conditions of the same growth condition item are obtained.
  • Correlation graphs may be obtained using Delta ZDD of epitaxial wafers for correlation with different growth conditions.
  • the correlation graph may be used to obtain an equation regarding correlation (eg, a linear equation).
  • the correlation substrate substrates may be separate or different substrate substrates from the test substrate substrates.
  • FIG. 5A shows a correlation and correlation graph between Delta ZDD of correlated epitaxial wafers and a flow rate of H 2 gas supplied for epitaxial layer growth
  • FIG. 5B shows correlated epitaxial wafers. Correlation and correlation graphs between Delta ZDD and epitaxial layer growth temperature are shown. Indicates.
  • 5A to 5C show an experimental result of obtaining Delta ZDD of correlated epitaxial wafers while changing growth conditions (flow rate of TCS, H 2 gas, and growth temperature).
  • 5A to 5C show Delta ZDDs of correlated epitaxial wafers produced under a plurality of different growth conditions (eg, five).
  • Delta ZDD of correlated epitaxial wafers may be an average value of Delta ZDD of correlated epitaxial wafers of a predetermined number (eg, 10) in each of a plurality of different growth conditions.
  • Delta ZDD2 a current Delta ZDD for the epitaxial reactor to be used is obtained (S130).
  • the method of obtaining Delta ZDD2 may be equally applicable to the description of Delta ZDD1.
  • an epitaxial layer is grown on at least one sample substrate substrate under a first growth condition using an epitaxial reactor currently used among N retained epitaxial reactors to produce at least one sample epitaxial wafer.
  • the delta ZDD of at least one sample epitaxial wafer produced may be delta ZDD2.
  • a plurality of sample epitaxial wafers are produced by growing an epitaxial layer on a plurality of (eg, five) sample base substrates under a first growth condition using a first epitaxial reactor that is desired to be used.
  • Delta ZDD of the four sample epitaxial wafers may be obtained, and an average of the obtained Delta ZDD of the plurality of sample epitaxial wafers may be Delta ZDD2.
  • the first growth condition may coincide with the item of the growth condition in the correlation graph acquisition step.
  • the growth conditions in the correlation graph acquisition step with the first growth conditions may include the flow rate of the TCS, the flow rate of the H 2 gas, or the growth temperature described with reference to FIGS. 5A to 5C.
  • the embodiment illustrates three first growth conditions, but is not limited thereto.
  • other growth conditions that have a linear correlation with Delta ZDD of the epitaxial wafer may also be included in the first growth conditions of the first epitaxial reactor.
  • FIG. 6 illustrates an embodiment of calculating a correction value S140 of FIG. 1.
  • the correction value calculating step S140 may include a target section setting step S410 and a correction value calculating step S420.
  • a target section of the Delta ZDD may be set (S410).
  • the target section of Delta ZDD may be a section in which the flatness defective rate is smaller than a predetermined reference value for the entire range (eg, ⁇ 75 to 25) of the ESFQDs of the test substrate substrates in the flatness defective rate graph.
  • the preset reference value may be 0.1% to 15%.
  • the third, eighth, thirteenth, and eighteenth regions are included in the target section of the Delta ZDD. (3,8,13,18) may be included, and the Delta ZDD of the target section of the Delta ZDD may be 0 to -5 nm. In the region where Delta ZDD is 0 to -5 nm, the flatness defect rate is less than 4% for the entire range of ESFQD of the substrate substrates.
  • the target section of the Delta ZDD may be set in consideration of the ESFQDs of the base substrates. For example, if the range of ESFQDs of the substrate substrates introduced into the first epitaxial reactor is limited to 0 nm to -50 nm, the target section of the Delta ZDD may be set according to a predetermined reference value. For example, when the predetermined reference value is 0.5%, the target section of the Delta ZDD may include regions 8 and 13.
  • a correction value is calculated based on the Delta ZDD2 of the current sample epitaxial wafer and the target section for the first epitaxial reactor to be used (S420). This is to correct the Delta ZDD2 using the correction value so that the current Delta ZDD2 belongs to the target section.
  • the correction value may be a difference between the preset target value belonging to the target section and the Delta ZDD2.
  • the predetermined target value belonging to the target section may be a lower limit, an upper limit, or an intermediate value of the target section.
  • the correction value is at the preset target value (eg -2.5).
  • the value may be minus Delta ZDD2 (eg, 7).
  • the growth conditions of the first epitaxial reactor are adjusted based on the correction value and the correlation graph (S150).
  • the current first growth condition of the first epitaxial reactor may be changed by the growth condition corresponding to the correction value.
  • the first growth condition may be adjusted to a second growth condition corresponding to a value obtained by adding a correction value to Delta ZDD in the first growth condition of the first epitaxial reactor.
  • the flow rate of the H 2 gas in the first epitaxial reactor may be adjusted from 90 [slm] to 72.352 [slm].
  • the correction value is -9.5 and the current temperature of the first epitaxial reactor is 1130 ° C.
  • the Delta ZDD at the current temperature (1130 ° C.) is 12.094, and the temperature of the first epitaxial reactor is from 1130 ° C. to about 1123 ° C. for correction. Can be adjusted.
  • the TCS flow rate of the first epitaxial reactor may be adjusted for correction by using the graph of FIG. 5C with respect to the flow rate of the TCS gas.
  • the epitaxial wafer is produced under controlled growth conditions in the first epitaxial reactor (S160).
  • the defect rate falls within a range to be managed regardless of which ESFQD value the substrate substrate has. Due to this, process control can be performed so that the defect rate is low.
  • the value of ZDD varies depending on the level of flatness of the base substrate, but Delta ZDD may have a characteristic of being kept constant regardless of the level of flatness of the base substrate.
  • the embodiment may be used in the method of controlling the flatness of the epitaxial wafer, which can be managed to reduce the defect rate regardless of the shape or flatness level of the base substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

An embodiment comprises the steps of: acquiring a flatness defective rate graph of epitaxial wafers produced by epitaxial reactors in possession; acquiring a correlation graph of Delta ZDD of epitaxial wafers for correlation with growth conditions of epitaxial layers; acquiring delta ZDD of at least one sample epitaxial wafer produced in a first growth condition by a first epitaxial reactor of the epitaxial reactors in possession; and controlling the first growth condition on the basis of the correlation graph.

Description

에피텍셜 웨이퍼의 평탄도 제어 방법How to control flatness of epitaxial wafer
실시 예는 에피텍셜 웨이퍼의 평탄도 제어 방법에 관한 것이다.Embodiments relate to a method for controlling flatness of an epitaxial wafer.
붕소 등의 불순물이 도핑되고 낮은 비저항을 갖는 실리콘 웨이퍼 위에 상대적으로 불순물이 적게 도핑되어 높은 비저항을 갖는 실리콘 에피텍셜층을 성장시킨 실리콘 에피텍셜 웨이퍼는 높은 게더링 능력과 낮은 래치업(LATCH-UP) 특성 그리고 고온에서 슬립(slip) 결함에 강한 특성을 가지고 있다.Silicon epitaxial wafers in which a dopant such as boron is doped and a relatively low dopant is grown on a silicon wafer having a low resistivity to grow a silicon epitaxial layer having a high resistivity have high gathering capability and low latch-up characteristics. And it has a strong characteristic against slip defects at high temperatures.
이러한 에피텍셜 웨이퍼에 요구되는 품질 항목으로는 평탄도(flatness), 입자 오염 정도 등이 있고,에피텍셜층 자체에 대한 항목으로는 두께 균일도, 비저항, 금속 오염, 적층 결함, 슬립 전위(slip dislocation) 등이 있다.The quality items required for such an epitaxial wafer include flatness and degree of particle contamination, and the items for the epitaxial layer itself include thickness uniformity, resistivity, metal contamination, stacking defects, slip dislocations, and the like. Etc.
웨이퍼의 두께를 측정하고, 측정된 웨이퍼의 두께를 이용하여 웨이퍼의 가장자리의 평탄도를 측정할 수 있다.The thickness of the wafer may be measured, and the flatness of the edge of the wafer may be measured using the measured thickness of the wafer.
실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있는 에피텍셜 웨이퍼의 평탄도 제어 방법을 제공한다.The embodiment provides a method for controlling the flatness of an epitaxial wafer, which can be managed in a process such that a defect rate is reduced regardless of the shape or flatness level of the base substrate.
실시 예에 따른 에피텍셜 웨이퍼의 평탄도 제어 방법은 보유한 에피텍셜 반응기들에 의하여 생산된 에피텍셜 웨이퍼들의 평탄도 불량률 그래프를 획득하는 단계; 에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD(Delta Z-axis Double Derivative)의 상관 관계 그래프를 획득하는 단계; 상기 보유한 에피텍셜 반응기들 중의 제1 에피텍셜 반응기에 의하여 제1 성장 조건으로 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 획득하는 단계; 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 단계를 포함한다.According to an embodiment, there is provided a method of controlling flatness of an epitaxial wafer, including obtaining a flatness defect rate graph of epitaxial wafers produced by retained epitaxial reactors; Obtaining a correlation graph of Delta Z-axis Double Derivative (Delta ZDD) of the epitaxial wafer for correlation with growth conditions of the epitaxial layer; Acquiring Delta ZDD of at least one sample epitaxial wafer produced by a first epitaxial reactor of the retained epitaxial reactors under a first growth condition; And adjusting the first growth condition based on the correlation graph.
상기 에피텍셜 웨이퍼의 평탄도 제어 방법은 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계를 더 포함할 수 있고, 상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절할 수 있다.The method of controlling the flatness of the epitaxial wafer may further include calculating a correction value based on the Delta ZDD and the flatness defect rate graph of the at least one sample epitaxial wafer, wherein the correction value and the correlation Based on the graph, the first growth condition may be adjusted.
상기 평탄도 불량률 그래프를 획득하는 단계는 기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation), 및 ZDD(Z-axis Double Derivative)를 획득하는 단계; 상기 기재 기판들을 기반으로 하는 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR(Edge sector Site Frontside reference Q(Site least square plane) Range)을 획득하는 단계; 상기 에피텍셜 웨이퍼들의 ESFQR에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계; 및 상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프를 획득하는 단계를 포함할 수 있다.The obtaining of the flatness failure rate graph may include obtaining edge sector site frontside reference site least square plane (QF) derivation (ZF), and Z-axis double derivative (ZDD) of substrate substrates; Obtaining Delta ZDD and edge sector site frontside reference (SQ) range of epitaxial wafers based on the base substrates; Determining a defect in the flatness of the epitaxial wafers based on the ESFQR of the epitaxial wafers; And obtaining a flatness defect rate graph of the epitaxial wafer, based on the ESFQD of the base substrates and Delta ZDD of the epitaxial wafers.
상기 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR을 획득하는 단계는 상기 에피텍셜 웨이퍼들의 ZDD 및 ESFQR을 획득하는 단계; 및 상기 기재 기판들의 ZDD와 상기 에피텍셜 웨이퍼들의 ZDD의 차이를 이용하여, 상기 에피텍셜 웨이퍼들 각각에 대한 Delta ZDD를 획득하는 단계를 포함할 수 있다.Acquiring Delta ZDD and ESFQR of the epitaxial wafers comprises acquiring ZDD and ESFQR of the epitaxial wafers; And acquiring Delta ZDD for each of the epitaxial wafers by using a difference between ZDDs of the base substrates and ZDD of the epitaxial wafers.
상기 보정값을 산출하는 단계는 상기 평탄도 불량률 그래프의 불량률에 기초하여, 타겟용 구간을 설정하는 단계; 및 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 타겟용 구간에 기초하여, 상기 보정값을 산출하는 단계를 포함할 수 있다.The calculating of the correction value may include setting a target section based on a defective rate of the flatness defective rate graph; And calculating the correction value based on the Delta ZDD and the target section of the at least one sample epitaxial wafer.
상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계는 상기 에피텍셜 웨이퍼들의 ESFQR과 기설정된 기준 값과 비교한 결과에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단할 수 있다. 상기 기설정된 기준 값은 100㎚ ~ 120㎚일 수 있다.The determining of the defectiveness of the epitaxial wafers may be determined based on a result of comparing the ESFQR of the epitaxial wafers with a predetermined reference value. The preset reference value may be 100 nm to 120 nm.
상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프의 X축은 상기 기재 기판들의 ESFQD을 나타내고, Y축은 상기 에피텍셜 웨이퍼들의 Delta ZDD를 나타내고, 상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼들의 불량률은 복수의 영역들로 구분될 수 있다.The X axis of the flatness defective rate graph of the epitaxial wafer represents ESFQD of the substrate substrates, the Y axis represents Delta ZDD of the epitaxial wafers, and based on the ESFQD of the substrate substrates and Delta ZDD of the epitaxial wafers, The defective rate of epitaxial wafers may be divided into a plurality of regions.
상기 상관 관계 그래프를 획득하는 단계는 서로 다른 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 상기 성장 조건들과 상기 획득된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득할 수 있다.The obtaining of the correlation graph may include obtaining Delta ZDDs of correlation epitaxial wafers produced under different growth conditions, and using the growth conditions and Delta ZDDs of the obtained correlation epitaxial wafers. The correlation graph may be obtained.
상기 상관 관계 그래프를 획득하는 단계에서의 성장 조건 및 상기 제1 성장 조건은 H2 가스의 유량, TCS의 유량, 또는 성장 온도일 수 있다.The growth condition and the first growth condition in the obtaining of the correlation graph may be a flow rate of H 2 gas, a flow rate of TCS, or a growth temperature.
상기 타겟용 구간을 설정하는 단계는 상기 기재 기판들의 ESFQD의 전 범위에 대하여 평탄도 불량률이 기설정된 기준 값보다 작은 구간일 수 있다. 상기 기설정된 기준 값은 0.1% ~ 15%일 수 있다.The setting of the target section may be a section in which the flatness defective rate is less than a predetermined reference value for the entire range of the ESFQDs of the substrate substrates. The preset reference value may be 0.1% to 15%.
상기 보정값은 상기 타겟용 구간에 속하는 기설정된 타겟값과 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD의 차이일 수 있다.The correction value may be a difference between a predetermined target value belonging to the target section and a delta ZDD of the at least one sample epitaxial wafer.
상기 기설정된 타겟값은 상기 타겟용 구간의 하한치, 상한치, 또는 중간치일 수 있다.The predetermined target value may be a lower limit, an upper limit, or an intermediate value of the target section.
상기 제1 성장 조건을 조절하는 단계는 상기 제1 에피텍셜 반응기의 제1 성장 조건에서의 Delta ZDD에 상기 보정값을 더한 값에 대응하는 제2 성장 조건으로 상기 제1 성장 조건을 조절할 수 있다.In the adjusting of the first growth condition, the first growth condition may be adjusted to a second growth condition corresponding to a value obtained by adding the correction value to Delta ZDD in the first growth condition of the first epitaxial reactor.
다른 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 조절하는 방법은 제1 기재 기판들의 ESFQD 및 제1 ZDD를 획득하는 단계; 상기 제1 기재 기판들을 기반으로 하는 제1 에피텍셜 웨이퍼들의 ESFQR 및 제2 ZDD를 획득하는 단계; 상기 제1 에피텍셜 웨이퍼들의 제1 Delta ZDD를 획득하는 단계; 상기 제1 에피텍셜 웨이퍼들의 ESFQR에 기초하여 상기 제1 에피텍셜 웨이퍼들의 평탄도 불량을 판단하고, 평탄도 불량률 그래프를 획득하는 단계; 제2 에피텍셜 웨이퍼의 에피텍셜층 성장 조건과 상기 제2 에피텍셜 웨이퍼의 Delta ZDD의 상관 관계 그래프를 획득하는 단계; 제1 성장 조건으로 생산된 적어도 하나의 제3 에피텍셜 웨이퍼의 제2 Delta ZDD를 획득하는 단계; 상기 제2 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계; 및 상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계를 포함한다.According to another exemplary embodiment, a method of controlling flatness of an epitaxial wafer may include obtaining ESFQDs and first ZDDs of first substrate substrates; Obtaining an ESFQR and a second ZDD of first epitaxial wafers based on the first substrate substrates; Obtaining a first Delta ZDD of the first epitaxial wafers; Determining a flatness failure of the first epitaxial wafers based on an ESFQR of the first epitaxial wafers, and obtaining a flatness failure rate graph; Obtaining a correlation graph between epitaxial layer growth conditions of a second epitaxial wafer and Delta ZDD of the second epitaxial wafer; Obtaining a second Delta ZDD of at least one third epitaxial wafer produced under first growth conditions; Calculating a correction value based on the second Delta ZDD and the flatness defective rate graph; And adjusting the first growth condition to a second growth condition based on the correction value and the correlation graph.
상기 에피텍셜 웨이퍼의 평탄도를 조절하는 방법은 상기 제2 성장 조건으로 에피텍셜 웨이퍼를 생산하는 단계를 더 포함할 수 있다.The method of controlling the flatness of the epitaxial wafer may further include producing an epitaxial wafer under the second growth condition.
상기 상관 관계 그래프를 획득하는 단계는 동일 성장 조건 항목의 서로 다른 성장 조건들에서 제2 기재 기판들에 에피텍셜층을 성장시켜 상기 제2 에피텍셜 웨이퍼들을 생산하는 단계; 상기 생산된 제2 에피텍셜 웨이퍼들의 Delta ZDD를 획득하는 단계; 상기 서로 다른 성장 조건들과 상기 제2 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득하는 단계를 포함할 수 있다.The obtaining of the correlation graph may include: growing the epitaxial layer on the second substrate substrates under different growth conditions of the same growth condition item to produce the second epitaxial wafers; Acquiring Delta ZDD of the produced second epitaxial wafers; And obtaining the correlation graph by using the different growth conditions and the delta ZDD of the second epitaxial wafers.
상기 제2 Delta ZDD를 획득하는 단계는 상기 제1 성장 조건으로 복수 개의 제3 기재 기판들에 에피텍셜층을 성장시켜 복수 개의 제3 에피텍셜 웨이퍼들을 생산하는 단계; 및 상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 획득된 상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD의 평균을 상기 제2 Delta ZDD로 설정하는 단계를 포함할 수 있다.Acquiring the second Delta ZDD may include: growing an epitaxial layer on a plurality of third substrate substrates under the first growth condition to produce a plurality of third epitaxial wafers; And obtaining Delta ZDD of the plurality of third epitaxial wafers and setting an average of the obtained Delta ZDD of the plurality of third epitaxial wafers to the second Delta ZDD.
상기 보정값을 산출하는 단계는 상기 평탄도 불량률 그래프에서 평탄도 불량률이 기설정된 기준 값보다 작은 타겟용 구간을 설정하는 단계; 및 상기 제2 Delta ZDD가 상기 타겟용 구간에 속하도록 상기 보정값을 산출하는 단계를 포함할 수 있다.The calculating of the correction value may include setting a target section in which the flatness defective rate is smaller than a preset reference value in the flatness defective rate graph; And calculating the correction value such that the second Delta ZDD belongs to the target section.
상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계는 상기 제1 성장 조건을 상기 보정값에 대응하는 성장 조건만큼 변경시킬 수 있다.The adjusting of the first growth condition to the second growth condition may change the first growth condition by a growth condition corresponding to the correction value.
실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있다.According to the embodiment, the process control may be performed so that the defective rate is small regardless of the shape or flatness level of the base substrate.
도 1은 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 제어하는 방법에 관한 플로챠트이다.1 is a flowchart illustrating a method of controlling flatness of an epitaxial wafer according to an embodiment.
도 2는 도 1에 도시된 불량률 그래프를 획득하는 단계를 나타내는 플로챠트이다.FIG. 2 is a flowchart illustrating a step of obtaining a defective rate graph shown in FIG. 1.
도 3은 도 2에 도시된 델타 ZDD1 획득 및 ESFQR1 획득 단계의 일 실시 예를 나타내는 플로챠트이다.FIG. 3 is a flowchart illustrating an embodiment of the delta ZDD1 acquisition and ESFQR1 acquisition steps shown in FIG. 2.
도 4는 S240 단계에서 획득된 불량률 그래프를 나타낸다.4 shows a defective rate graph obtained in step S240.
도 5a는 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 H2 가스의 유량 간의 상관 관계를 나타내다.5a shows the correlation between the flow rate of H 2 gas supplied for Delta ZDD and epitaxial layer growth.
도 5b는 Delta ZDD와 에피텍셜층 성장 온도 간의 상관 관계를 나타낸다.5B shows the correlation between Delta ZDD and epitaxial layer growth temperature.
도 5c는 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 TCS의 유량 간의 상관 관계를 나타낸다.Figure 5c shows the correlation between the flow rate of Delta ZDD and TCS supplied for epitaxial layer growth.
도 6은 도 1의 보정값 산출 단계의 일 실시 예를 나타낸다.6 illustrates an embodiment of calculating a correction value of FIG. 1.
도 7a는 ESFQD 및 ESFQR을 설명하기 위한 모식도이다.It is a schematic diagram for demonstrating ESFQD and ESFQR.
도 7b는 도 7a의 모식도의 ab방향의 단면도를 나타낸다.FIG. 7B is a sectional view taken along ab direction of the schematic diagram of FIG. 7A.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.Hereinafter, the embodiments will be apparent from the accompanying drawings and the description of the embodiments. In the description of an embodiment, each layer (region), region, pattern, or structure is "on" or "under" the substrate, each layer (film), region, pad, or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings. Like reference numerals denote like elements throughout the description of the drawings.
도 1은 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 제어하는 방법에 관한 플로챠트이다.1 is a flowchart illustrating a method of controlling flatness of an epitaxial wafer according to an embodiment.
도 1을 참조하면, 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 제어하는 방법은 평탄도 불량률 그래프를 획득하는 단계(S110), 성장 조건과 Delta ZDD의 상관 관계 그래프를 획득하는 단계(S120), Delta ZDD2를 획득하는 단계(S130), Delta ZDD2와 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계(S140), 보정값 및 상관 관계 그래프에 기초하여 성장 조건을 조절하는 단계(S150), 및 조절된 성장 조건으로 생산하는 단계를 포함한다(S160).Referring to FIG. 1, the method of controlling the flatness of the epitaxial wafer according to the embodiment may include obtaining a flatness defect rate graph (S110), obtaining a correlation graph between a growth condition and Delta ZDD (S120), Acquiring Delta ZDD2 (S130), calculating a correction value based on the delta ZDD2 and the flatness defective rate graph (S140), adjusting the growth conditions based on the correction value and the correlation graph (S150), and Producing under controlled growth conditions (S160).
테스트용 기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation)와 테스트용 에피텍셜 웨이퍼들의 델타 ZDD에 기초하여, 평탄도 불량률 그래프를 획득할 수 있다(S110).A flatness defect rate graph may be obtained based on edge sector site frontside reference Q (Derivation of Site least square plane) Q of test substrate substrates and delta ZDD of test epitaxial wafers (S110).
도 2는 도 1에 도시된 불량률 그래프를 획득하는 단계(S110)의 일 실시 예를 나타내는 플로챠트이다.FIG. 2 is a flowchart illustrating an embodiment of obtaining a defective rate graph shown in FIG. 1 (S110).
도 2를 참조하면, 불량률 그래프를 획득하는 단계(S110)는 테스트용 기재 기판들의 ESFQD, 및 ZDD(이하 “ZDD1”이라 한다)를 획득하는 단계(S210), Delta ZDD1을 획득하는 단계(S220), 테스트용 에피텍셜 웨이퍼들의 평탄도 불량을 판단하는 단계(S230), 및 불량률 그래프를 획득하는 단계(S240)를 포함한다.Referring to FIG. 2, obtaining a defective rate graph (S110) may include obtaining ESFQDs and ZDDs (hereinafter referred to as “ZDD1”) of test substrate substrates (S210), and obtaining Delta ZDD1 (S220). Determining the flatness failure of the test epitaxial wafer (S230), and obtaining a failure rate graph (S240).
먼저 ESFQD 및 ZDD1을 획득한다(S210).First, ESFQD and ZDD1 are acquired (S210).
ESFQD는 Edge sector Site Frontside reference Q(Site least square plane) Derivation의 약자로서, +값 또는 -값을 가질 수 있다.ESFQD is an abbreviation of edge sector site frontside reference Q (Site least square plane) derivation, and may have a + value or a-value.
도 7a는 ESFQD 및 ESFQR을 설명하기 위한 모식도이고, 도 7b는 도 7a의 모식도의 ab방향의 단면도를 나타낸다.FIG. 7A is a schematic diagram for explaining ESFQD and ESFQR, and FIG. 7B is a cross-sectional view taken along ab direction of the schematic diagram of FIG. 7A.
도 7a, 및 도 7b를 참조하면, 웨이퍼(W1)의 일면(예컨대, front side)을 일정한 각도(θ, 예컨대, θ=5°로 방사상 등분한 사이트(예컨대, S1)의 구간(401)의 두께를 기준면을 기준으로 측정한다. 그리고 웨이퍼(W1)의 일면의 구간(401) 내의 최대값(MAX) 및 최소값(MIN)을 측정한다. 예컨대, 기준면은 웨이퍼(W1)의 일면의 이상적인 면(ideal plane), 예컨대, z=0인 평면일 수 있다.7A and 7B, a section 401 of a site (eg, S1) that radially equalizes one surface (eg, front side) of the wafer W1 at a constant angle (eg, θ = 5 °). The thickness is measured based on the reference surface, and the maximum value MAX and the minimum value MIN in the section 401 of one surface of the wafer W1 are measured, for example, the reference surface is an ideal surface of one surface of the wafer W1 ( ideal plane), eg, a plane with z = 0.
구간(401)은 등분한 사이트(예컨대, S1)의 제1 지점(P1)에서 제2지점(P2)까지의 구간이고, 제1 지점(P1)은 웨이퍼(W1)의 가장 자리(E1)에서 일정 거리(예컨대, 1mm 또는 2mm) 이격된 지점이고, 제2 지점(P2)은 제1 지점에서 웨이퍼(W1)의 중심(C)으로 향하는 방향으로 일정 거리(예컨대, 10mm) 이격된 지점이다.The section 401 is a section from the first point P1 to the second point P2 of the equalized site (eg, S1), and the first point P1 is located at the edge E1 of the wafer W1. The second point P2 is a point spaced apart by a predetermined distance (eg, 1 mm or 2 mm), and the second point P2 is a point spaced by a certain distance (eg, 10 mm) in a direction from the first point toward the center C of the wafer W1.
ESFQD는 기준면(예컨대, Z=0)을 기준으로 웨이퍼(W1)의 일면이 위에 존재하면 +값(+ESFQD)을 가질 수 있고, 아래에 존재하면 -값(-ESFQD)을 가질 수 있다.The ESFQD may have a + value (+ ESFQD) if one surface of the wafer W1 is above the reference plane (eg, Z = 0), and may have a -value (-ESFQD) if it exists below.
ESFQD는 구간(401)의 웨이퍼 두께의 평균값, 예컨대, 구간(401) 내의 웨이퍼(W1)의 두께를 적분한 값일 수 있다.The ESFQD may be a value obtained by integrating an average value of the wafer thicknesses of the section 401, for example, the thickness of the wafer W1 in the section 401.
후술하는 ESFQR은 Edge sector Site Frontside reference Q(Site least square plane) Range의 약자로서, 웨이퍼의 평탄도를 나타내는 하나의 방법이다.ESFQR, which will be described later, stands for edge sector site frontside reference Q (Site least square plane) range, and is a method of indicating flatness of a wafer.
ESFQR은 구간(401) 내의 측정된 웨이퍼(W1)의 두께의 최대값(MAX)과 최소값(MIN)의 차이(MAX-MIN)로 정의된다.The ESFQR is defined as the difference MAX-MIN between the maximum value MAX and the minimum value MIN of the thickness of the wafer W1 measured in the section 401.
ZDD는 Z-axis Double Derivative의 약자로서, 웨이퍼의 가장 자리 표면의 롤-오프(roll-off)의 정도를 나타내는 파라미터로서, 웨이퍼의 가장 자리 표면의 곡률을 나타낸다.ZDD stands for Z-axis Double Derivative and is a parameter indicating the degree of roll-off of the edge surface of the wafer, and represents the curvature of the edge surface of the wafer.
웨이퍼의 반경 방향의 면을 xyz 좌표계의 xy 평면이라고 할 때, z축 방향은 웨이퍼의 두께 방향일 수 있다. 웨이퍼의 앞면(front side)과 뒷면(back side)에 대한 2개의 기준면들의 중간 지점에서 Z축의 좌표를 0이라고 할 때, 웨이퍼의 앞면와 뒷면의 두께의 프로파일을 "Z의 함수"로 나타낼 수 있다.When the radial plane of the wafer is referred to as the xy plane of the xyz coordinate system, the z-axis direction may be a thickness direction of the wafer. When the coordinate of the Z-axis is zero at the midpoint of the two reference planes for the front side and back side of the wafer, the profile of the thickness of the front and back sides of the wafer can be expressed as a “function of Z”.
웨이퍼의 앞면과 뒷면 각각의 반경(R)에 대한 0° ~ 360°의 평균 Z값을 구하면, Z에 관한 웨이퍼 전체의 평균 방사상 프로파일(Average Radial Profile)을 획득할 수 있고, 획득된 평균 방사상 프로파일을 두 번 미분함으로써 ZDD를 구할 수 있다.By obtaining an average Z value of 0 ° to 360 ° for the radius R of each of the front and back sides of the wafer, an average radial profile of the entire wafer with respect to Z can be obtained, and the obtained average radial profile ZDD can be found by differentiating.
즉 ZDD는 수학식 1과 같이 정의될 수 있다.That is, ZDD may be defined as in Equation 1.
Figure PCTKR2017000724-appb-M000001
Figure PCTKR2017000724-appb-M000001
테스트용 기재 기판들의 ESFQD, 및 ZDD1는 상술한 방법과 같이 획득 또는 산출할 수 있다. 또는 테스트용 기재 기판들의 ESFQD 및 ZDD1는 구입시 이미 알려진 값일 수도 있다.The ESFQD and ZDD1 of the test substrate substrates may be obtained or calculated in the same manner as described above. Alternatively, ESFQD and ZDD1 of the test substrate substrates may be values already known at the time of purchase.
다음으로 테스트용 기재 기판들을 기반으로 하는 테스트용 에피텍셜 웨이퍼들의 델타(delta) ZDD(이하“delta ZDD1”이라 한다), 및 ESFQR(이하 "ESFQR1"이라 한다)을 획득한다(S220).Next, delta ZDD (hereinafter referred to as "delta ZDD1") and ESFQR (hereinafter referred to as "ESFQR1") of test epitaxial wafers based on the test substrate substrates are obtained (S220).
도 3은 도 2에 도시된 Delta ZDD1 및 ESFQR1 획득 단계(S220)의 일 실시 예를 나타내는 플로챠트이다.FIG. 3 is a flowchart illustrating an embodiment of acquiring Delta ZDD1 and ESFQR1 (S220) shown in FIG. 2.
도 3을 참조하면, 먼저 테스트용 기재 기판들에 에피텍셜층을 성장시켜 테스트용 에피텍셜 웨이퍼들을 생산한다(S310).Referring to FIG. 3, first, an epitaxial layer is grown on test substrates to produce test epitaxial wafers (S310).
보유하고 있는 N(N>1인 자연수) 개의 에피텍셜 반응기들을 이용하여 M개(M>1인 자연수)의 테스트용 기재 기판들에 에피텍셜층들을 성장시켜 M개의 테스트용 에피텍셜 웨이퍼들을 생산할 수 있다.M epitaxial wafers can be produced by growing epitaxial layers on M (N> 1 natural water) epitaxial reactors on M (N> 1 natural water) test substrate substrates. have.
N개의 에피텍셜 반응기들 각각은 M개(M>1인 자연수)의 테스트용 기재 기판들 중에서 랜덤하게 선택된 기재 기판들에 에피텍셜층을 성장시킬 수 있다.Each of the N epitaxial reactors may grow an epitaxial layer on substrate substrates randomly selected from among M (natural number M> 1) test substrate substrates.
N개의 에피텍셜 반응기들의 수에 맞추어 테스트용 기재 기판들을 복수의 그룹들로 나누고, N개의 에피텍셜 반응기들 각각은 복수의 그룹들 중 대응하는 어느 하나에 속하는 기재 기판들에 에피텍셜층을 성장시킬 수 있다.The test substrate substrates are divided into a plurality of groups according to the number of N epitaxial reactors, and each of the N epitaxial reactors grows an epitaxial layer on substrate substrates belonging to a corresponding one of the plurality of groups. Can be.
예컨대, 보유하고 있는 에피텍셜 반응기들의 수가 10개이고, 테스트용 기재 기판들의 수가 3만개라고 가정하면, 에피텍셜 반응기들 각각은 랜덤하게 선택된 3천개의 기재 기판들에 에피텍셜층을 성장시키고, 3만개의 테스트용 에피텍셜 웨이퍼들을 생산할 수 있다.For example, assuming that the number of epitaxial reactors held is 10 and the number of test substrate substrates is 30,000, each of the epitaxial reactors grows an epitaxial layer on 3,000 randomly selected substrate substrates, and 30,000 Test epitaxial wafers can be produced.
다음으로 생산된 테스트용 에피텍셜 웨이퍼들 각각의 ZDD(이하 “ZDD2”라 한다)와 ESFQR1을 획득한다(S320).Next, ZDD (hereinafter referred to as “ZDD2”) and ESFQR1 of each of the test epitaxial wafers produced are obtained (S320).
ESFQR1의 획득 방법은 도 7a 및 도 7b에서 상술한 바가 적용될 수 있으며, ZDD2의 획득 방법은 ZDD1에서 설명한 바가 동일하게 적용될 수 있다.The method of obtaining ESFQR1 may be the same as described above with reference to FIGS. 7A and 7B, and the method of obtaining ZDD2 may be the same as described with reference to ZDD1.
예컨대, 상술한 3만개의 테스트용 에피텍셜 웨이퍼들에 대한 3만개의 ZDD2 및 3만개의 ESFQR1을 획득할 수 있다.For example, 30,000 ZDD2 and 30,000 ESFQR1 for the 30,000 test epitaxial wafers described above can be obtained.
다음으로 테스트용 에피텍셜 웨이퍼들 각각에 대한 Delta ZDD(이하 “Delta ZDD1”이라 한다)를 획득한다(S330). Delta ZDD는 에피텍셜 웨이퍼의 ZDD와 에피텍셜 웨이퍼의 기재 기판 자체의 ZDD 간의 차이로 정의될 수 있다.Next, Delta ZDD (hereinafter referred to as “Delta ZDD1”) for each test epitaxial wafer is obtained (S330). Delta ZDD may be defined as the difference between the ZDD of the epitaxial wafer and the ZDD of the base substrate itself of the epitaxial wafer.
Delta ZDD1은 수학식 2와 같이 정의될 수 있다.Delta ZDD1 may be defined as shown in Equation 2.
Figure PCTKR2017000724-appb-M000002
Figure PCTKR2017000724-appb-M000002
Delta ZDD1 및 ESFQR1 획득 단계(S220)가 완료된 후에, 테스트용 에피텍셜 웨이퍼들의 ESFQR1에 기초하여, 테스트용 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단한다(S230).After the completion of the delta ZDD1 and ESFQR1 acquisition steps (S220), based on the ESFQR1 of the test epitaxial wafers, a defect in the flatness of the test epitaxial wafers is determined (S230).
예컨대, 테스트용 에피텍셜 웨이퍼들의 ESFQR1과 기설정된 기준 값과 비교한 결과에 따라 테스트용 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단할 수 있다.For example, a defect in the flatness of the test epitaxial wafers may be determined based on a result of comparing the ESFQR1 of the test epitaxial wafers with a predetermined reference value.
이때 기설정된 기준 값은 100㎚ ~ 120㎚일 수 있다. 예컨대, 기설정된 기준 값은 110㎚일 수 있다.In this case, the preset reference value may be 100 nm to 120 nm. For example, the preset reference value may be 110 nm.
예컨대, 테스트용 에피텍셜 웨이퍼들의 ESFQR1이 기설정된 기준 값을 초과하는 경우에는 불량이라고 판단할 수 있고, 테스트용 에피텍셜 웨이퍼들의 ESFQR1이 기설정된 기준 값 이하인 경우에는 불량이 아니라고 판단할 수 있다.For example, when the ESFQR1 of the test epitaxial wafers exceeds a predetermined reference value, it may be determined to be a defect, and when the ESFQR1 of the test epitaxial wafers is less than or equal to the predetermined reference value, it may be determined that the defect is not defective.
다음으로 ESFQD 및 Delta ZDD1에 기초하여, 테스트용 에피텍셜 웨이퍼의 평탄도 불량률 그래프를 획득한다(S240).Next, based on ESFQD and Delta ZDD1, a graph of flatness failure rate of the epitaxial wafer for testing is obtained (S240).
도 4는 S240 단계에서 획득된 불량률 그래프를 나타낸다.4 shows a defective rate graph obtained in step S240.
도 4를 참조하면, X축은 테스트용 기재 기판들의 ESFQD를 나타내고, 0을 중심으로 기설정된 간격(예컨대, 25㎚)으로 구분될 수 있으며, 단위는 nm일 수 있다.Referring to FIG. 4, the X axis represents ESFQDs of the test substrate substrates, and may be divided by a predetermined interval (eg, 25 nm) around 0, and the unit may be nm.
Y축은 테스트용 에피텍셜 웨이퍼들의 Delta ZDD1을 나타내며, 0을 중심으로 기설정된 간격(예컨대, 5 또는 10)으로 구분될 수 있다.The Y axis represents Delta ZDD1 of the epitaxial wafers for test, and may be divided by a predetermined interval (for example, 5 or 10) around zero.
ESFQD와 Delta ZDD1에 기초하여, 테스트용 에피텍셜 웨이퍼들의 불량률은 복수의 영역들, 예컨대, 제1 내지 제20 영역들(1 ~ 20)로 구분될 수 있다.Based on the ESFQD and the Delta ZDD1, the defective rate of the epitaxial wafers for testing may be divided into a plurality of regions, for example, the first to twentieth regions 1 to 20.
제1 내지 제20 영역들(1~20) 각각의 불량률은 각 영역에 포함되는 테스트용 에피텍셜 웨이퍼들의 수와 S230 단계에서 불량으로 판단된 테스트용 에피텍셜 웨이퍼들의 수의 비율일 수 있다.The defective rate of each of the first to twentieth regions 1 to 20 may be a ratio of the number of test epitaxial wafers included in each region to the number of test epitaxial wafers determined as defective in operation S230.
예컨대, 제1 영역(1)에서 불량률이 제로라는 것은 제1 영역(1)에 포함되는 테스트용 에피텍셜 웨이퍼들은 모두 불량이 아니라는 것이다.For example, a failure rate of zero in the first region 1 means that all the test epitaxial wafers included in the first region 1 are not defective.
다음으로 평탄도 불량률 그래프를 획득하는 단계(S110) 이후에, 에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD 사이의 상관 관계 또는 상관 관계 그래프를 획득한다(S120). 다른 실시 예에서는 S110 단계와 S120 단계의 순서가 서로 바뀔 수도 있다. 또 다른 실시 예에서는 S110 단계와 S120 단계가 동시에 수행될 수도 있다.Next, after obtaining the flatness defect rate graph (S110), a correlation or correlation graph between the growth conditions of the epitaxial layer and Delta ZDD of the epitaxial wafer for correlation is obtained (S120). In another embodiment, the order of steps S110 and S120 may be reversed. In another embodiment, steps S110 and S120 may be performed at the same time.
예컨대, 동일 성장 조건 항목에 대하여 성장 조건을 달리하여 상관 관계용 기재 기판들에 에피텍셜층을 성장시켜 상관 관계용 에피텍셜 웨이퍼들을 생산한다. 예컨대, 성장 조건 항목은 TCS의 유량, H2 가스, 및 성장 온도를 포함할 수 있다.For example, the epitaxial wafers may be produced by growing the epitaxial layer on the correlated substrate substrates with different growth conditions for the same growth condition items. For example, the growth condition item may include the flow rate of the TCS, the H 2 gas, and the growth temperature.
그리고 동일 성장 조건 항목의 서로 다른 성장 조건들에 의하여 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득한다. 그리고 서로 다른 성장 조건들과 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상관 관계 그래프를 획득할 수 있다. 그리고 상관 관계 그래프를 이용하여 상관 관계에 관한 방정식(예컨대, 선형 방정식)을 획득할 수 있다. 예컨대, 상관 관계용 기재 기판들은 테스트용 기재 기판들과는 별개 또는 다른 기재 기판들일 수 있다.Delta ZDDs of correlated epitaxial wafers produced by different growth conditions of the same growth condition item are obtained. Correlation graphs may be obtained using Delta ZDD of epitaxial wafers for correlation with different growth conditions. The correlation graph may be used to obtain an equation regarding correlation (eg, a linear equation). For example, the correlation substrate substrates may be separate or different substrate substrates from the test substrate substrates.
도 5a는 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 H2 가스의 유량(flow rate) 간의 상관 관계 및 상관 관계 그래프를 나타내고, 도 5b는 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD와 에피텍셜층 성장 온도 간의 상관 관계 및 상관 관계 그래프를 나타내고, 도 5c는 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 TCS의 유량 간의 상관 관계 및 상관 관계 그래프를 나타낸다.FIG. 5A shows a correlation and correlation graph between Delta ZDD of correlated epitaxial wafers and a flow rate of H 2 gas supplied for epitaxial layer growth, and FIG. 5B shows correlated epitaxial wafers. Correlation and correlation graphs between Delta ZDD and epitaxial layer growth temperature are shown. Indicates.
도 5a 내지 도 5c에서 ◆는 성장 조건(TCS의 유량, H2 가스, 성장 온도)을 변화시키면서 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득하는 실험 결과를 나타낸다.5A to 5C show an experimental result of obtaining Delta ZDD of correlated epitaxial wafers while changing growth conditions (flow rate of TCS, H 2 gas, and growth temperature).
도 5a 내지 도 5c에서는 서로 다른 복수 개(예컨대, 5개)의 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 나타낸다. 5A to 5C show Delta ZDDs of correlated epitaxial wafers produced under a plurality of different growth conditions (eg, five).
예컨대, 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD는 서로 다른 복수 개의 성장 조건들 각각에서 기설정된 개수(예컨대, 10개)의 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD의 평균 값일 수 있다.For example, Delta ZDD of correlated epitaxial wafers may be an average value of Delta ZDD of correlated epitaxial wafers of a predetermined number (eg, 10) in each of a plurality of different growth conditions.
서로 다른 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여 획득된 상관 관계 그래프를 이용하여 성장 조건과 델타 ZDD 사이의 상관 관계를 근사적으로 나타내는 선형 방정식(y1, y2, y3)을 구할 수 있다. 도 5a 내지 도 5c에서 R2은 실험 결과들과 선형 방정식 사이의 근사도를 나타낸다.Linear equations (y1, y2, y3) approximating the correlation between growth conditions and delta ZDD using correlation graphs obtained based on Delta ZDD of correlated epitaxial wafers produced under different growth conditions ) Can be obtained. In Figures 5a to 5c R 2 represents an approximation between the experimental results and the linear equation.
평탄도 불량률 단계(S110), 및 상관 관계 그래프 회득 단계(S120) 이후에, 사용하고자 하는 에피텍셜 반응기에 대한 현재의 Delta ZDD(이하“Delta ZDD2”라 한다)를 획득한다(S130). Delta ZDD2를 획득하는 방법은 Delta ZDD1의 설명이 동일하게 적용될 수 있다.After the flatness defective rate step S110 and the correlation graph acquisition step S120, a current Delta ZDD (hereinafter referred to as “Delta ZDD2”) for the epitaxial reactor to be used is obtained (S130). The method of obtaining Delta ZDD2 may be equally applicable to the description of Delta ZDD1.
예컨대, 보유하고 있는 N개의 에피텍셜 반응기들 중에서 현재 사용을 원하는 에피텍셜 반응기를 이용하여 제1 성장 조건으로 적어도 하나의 샘플 기재 기판에 에피텍셜층을 성장시켜 적어도 하나의 샘플 에피텍셜 웨이퍼를 생산하고, 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 Delta ZDD2로 할 수 있다.For example, an epitaxial layer is grown on at least one sample substrate substrate under a first growth condition using an epitaxial reactor currently used among N retained epitaxial reactors to produce at least one sample epitaxial wafer. The delta ZDD of at least one sample epitaxial wafer produced may be delta ZDD2.
예컨대, 현재 사용을 원하는 제1 에피텍셜 반응기를 이용하여 제1 성장 조건으로 복수 개(예컨대, 5개)의 샘플 기재 기판들에 에피텍셜층을 성장시켜 복수 개의 샘플 에피텍셜 웨이퍼들을 생산하고, 복수 개의 샘플 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 획득된 복수 개의 샘플 에피텍셜 웨이퍼들의 Delta ZDD의 평균을 Delta ZDD2로 할 수 있다.For example, a plurality of sample epitaxial wafers are produced by growing an epitaxial layer on a plurality of (eg, five) sample base substrates under a first growth condition using a first epitaxial reactor that is desired to be used. Delta ZDD of the four sample epitaxial wafers may be obtained, and an average of the obtained Delta ZDD of the plurality of sample epitaxial wafers may be Delta ZDD2.
여기서 제1 성장 조건은 상관 관계 그래프 획득 단계에서의 성장 조건의 항목과 일치할 수 있다. 예컨대, 제1 성장 조건과 상관 관계 그래프 획득 단계에서의 성장 조건은 도 5a 내지 도 5c에서 설명한 TCS의 유량, H2 가스의 유량, 또는 성장 온도를 포함할 수 있다. 실시 예에서는 3개의 제1 성장 조건을 예시하지만, 이에 한정되는 것은 아니다. 예컨대, 에피텍셜 웨이퍼의 Delta ZDD와 선형적인 상관 관계를 갖는 다른 성장 조건도 제1 에피텍셜 반응기의 제1 성장 조건에 포함될 수 있다.Here, the first growth condition may coincide with the item of the growth condition in the correlation graph acquisition step. For example, the growth conditions in the correlation graph acquisition step with the first growth conditions may include the flow rate of the TCS, the flow rate of the H 2 gas, or the growth temperature described with reference to FIGS. 5A to 5C. The embodiment illustrates three first growth conditions, but is not limited thereto. For example, other growth conditions that have a linear correlation with Delta ZDD of the epitaxial wafer may also be included in the first growth conditions of the first epitaxial reactor.
다음으로 Delta ZDD2와 도 4에 도시된 평탄도 불량률 그래프에 기초하여, Delta ZDD2에 대한 보정값을 산출한다(S140).Next, based on the delta ZDD2 and the flatness defective rate graph shown in FIG. 4, a correction value for the delta ZDD2 is calculated (S140).
도 6은 도 1의 보정값 산출 단계(S140)의 일 실시 예를 나타낸다.FIG. 6 illustrates an embodiment of calculating a correction value S140 of FIG. 1.
도 6을 참조하면, 보정값 산출 단계(S140)는 타겟용 구간 설정 단계(S410), 및 보정값 산출 단계(S420)를 포함할 수 있다.Referring to FIG. 6, the correction value calculating step S140 may include a target section setting step S410 and a correction value calculating step S420.
도 4에 도시된 평탄도 불량률 그래프의 불량률에 기초하여, Delta ZDD의 타겟용 구간을 설정할 수 있다(S410).Based on the defective rate of the flatness defective rate graph shown in FIG. 4, a target section of the Delta ZDD may be set (S410).
예컨대, Delta ZDD의 타겟용 구간은 평탄도 불량률 그래프에서 테스트용 기재 기판들의 ESFQD의 전 범위(예컨대, -75 ~ 25)에 대하여 평탄도 불량률이 기설정된 기준 값보다 작은 구간일 수 있다. 여기서 기설정된 기준 값은 0.1% ~ 15%일 수 있다.For example, the target section of Delta ZDD may be a section in which the flatness defective rate is smaller than a predetermined reference value for the entire range (eg, −75 to 25) of the ESFQDs of the test substrate substrates in the flatness defective rate graph. The preset reference value may be 0.1% to 15%.
예컨대, 도 4에서, 기재 기판들의 ESFQD의 전 범위에 대하여 기설정된 기준 값을 0.1% ~ 15%로 설정하면, Delta ZDD의 타겟용 구간에는 제3, 제8, 제13, 및 제18 영역들(3,8,13,18)이 포함될 수 있고, Delta ZDD의 타겟용 구간의 Delta ZDD는 0 ~ -5nm일 수 있다. Delta ZDD가 0 ~ -5nm인 구간에서는 기재 기판들의 ESFQD의 전 범위에 대하여 평탄도 불량률이 4% 미만이다.For example, in FIG. 4, when the preset reference value is set to 0.1% to 15% for the entire range of the ESFQDs of the substrate substrates, the third, eighth, thirteenth, and eighteenth regions are included in the target section of the Delta ZDD. (3,8,13,18) may be included, and the Delta ZDD of the target section of the Delta ZDD may be 0 to -5 nm. In the region where Delta ZDD is 0 to -5 nm, the flatness defect rate is less than 4% for the entire range of ESFQD of the substrate substrates.
다른 실시 예에서 Delta ZDD의 타겟용 구간은 기재 기판들의 ESFQD도 함께 고려하여 설정될 수 있다. 예컨대, 제1 에피텍셜 반응기에 투입되는 기재 기판들의 ESFQD의 범위가 0㎚ ~ -50㎚으로 제한적이라면, 기설정된 기준 값에 따라 Delta ZDD의 타겟용 구간을 설정할 수 있다. 예컨대, 기설정된 기준 값을 0.5%로 하면, Delta ZDD의 타겟용 구간은 영역들(8, 13)이 포함될 수 있다.In another embodiment, the target section of the Delta ZDD may be set in consideration of the ESFQDs of the base substrates. For example, if the range of ESFQDs of the substrate substrates introduced into the first epitaxial reactor is limited to 0 nm to -50 nm, the target section of the Delta ZDD may be set according to a predetermined reference value. For example, when the predetermined reference value is 0.5%, the target section of the Delta ZDD may include regions 8 and 13.
다음으로 사용하고자 하는 제1 에피텍셜 반응기에 대한 현재의 샘플 에피텍셜 웨이퍼의 Delta ZDD2와 타겟용 구간에 기초하여, 보정값을 산출한다(S420). 이는 보정값을 이용하여 Delta ZDD2를 보정함으로써, 현재의 Delta ZDD2가 타겟용 구간에 속하도록 하는 것이다.Next, a correction value is calculated based on the Delta ZDD2 of the current sample epitaxial wafer and the target section for the first epitaxial reactor to be used (S420). This is to correct the Delta ZDD2 using the correction value so that the current Delta ZDD2 belongs to the target section.
예컨대, 보정값은 타겟용 구간에 속하는 기설정된 타겟값과 Delta ZDD2와의 차이일 수 있다. 여기서 타겟용 구간에 속하는 기설정된 타겟값은 타겟용 구간의 하한치, 상한치, 또는 중간치일 수 있다.For example, the correction value may be a difference between the preset target value belonging to the target section and the Delta ZDD2. The predetermined target value belonging to the target section may be a lower limit, an upper limit, or an intermediate value of the target section.
예컨대, 타겟용 구간이 0 ~ -5nm이고, Delta ZDD2가 7이고, 기설정된 값이 타겟용 구간의 중간치(예컨대, -2.5)라고 하면, 보정값은 기설정된 타겟값(예컨대, -2.5)에서 Delta ZDD2(예컨대, 7)를 뺀 값(-9.5)일 수 있다.For example, if the target interval is 0 to -5 nm, Delta ZDD2 is 7, and the preset value is the median of the target interval (eg -2.5), then the correction value is at the preset target value (eg -2.5). The value may be minus Delta ZDD2 (eg, 7).
다음으로 보정값 및 상관 관계 그래프에 기초하여, 제1 에피텍셜 반응기의 성장 조건을 조절한다(S150). 제1 에피텍셜 반응기의 현재의 제1 성장 조건을 보정값에 대응하는 성장 조건만큼 변경시킬 수 있다.Next, the growth conditions of the first epitaxial reactor are adjusted based on the correction value and the correlation graph (S150). The current first growth condition of the first epitaxial reactor may be changed by the growth condition corresponding to the correction value.
예컨대, 제1 성장 조건은 제1 에피텍셜 반응기의 제1 성장 조건에서의 Delta ZDD에 보정값을 더한 값에 대응하는 제2 성장 조건으로 조절될 수 있다.For example, the first growth condition may be adjusted to a second growth condition corresponding to a value obtained by adding a correction value to Delta ZDD in the first growth condition of the first epitaxial reactor.
예컨대, 보정값이 -9.5이고, 제1 에피텍셜 반응기의 현재 H2 가스의 유량이 90 [slm]이라고 가정한다. 도 5a의 선형 방정식(y1=0.5111x - 36.817)를 참조할 때, 현재 H2 가스의 유량(90[slm])에서의 Delta ZDD는 9.182이다.For example, assume that the correction value is -9.5 and that the flow rate of the current H 2 gas in the first epitaxial reactor is 90 [slm]. Referring to the linear equation (y1 = 0.5111x-36.817) of FIG. 5A, the Delta ZDD at the current flow rate 90 [slm] of H 2 gas is 9.182.
9.182에 보정값(-9.5)을 더하면 -0.318이 되며, H2 가스에 대한 선형 방정식에서 y1= -0.318일 때, x=72.352이다. 따라서 보정을 위하여 제1 에피텍셜 반응기의 H2 가스의 유량은 90[slm]에서 72.352[slm]으로 조절될 수 있다.Adding the correction value (-9.5) to 9.182 yields -0.318, where y = 72.352 when y1 = -0.318 in the linear equation for H 2 gas. Therefore, for correction, the flow rate of the H 2 gas in the first epitaxial reactor may be adjusted from 90 [slm] to 72.352 [slm].
예컨대, 보정값이 -9.5이고, 제1 에피텍셜 반응기의 현재 온도가 1130℃라고 가정한다. 도 5b의 선형 방정식(y2=0.6308x - 700.71)를 참조할 때, 현재 온도(1130℃)에서의 Delta ZDD는 12.094이고, 보정을 위하여 제1 에피텍셜 반응기의 온도는 1130℃에서 약 1123℃로 조절될 수 있다.For example, assume that the correction value is -9.5 and the current temperature of the first epitaxial reactor is 1130 ° C. Referring to the linear equation (y2 = 0.6308x-700.71) of FIG. 5B, the Delta ZDD at the current temperature (1130 ° C.) is 12.094, and the temperature of the first epitaxial reactor is from 1130 ° C. to about 1123 ° C. for correction. Can be adjusted.
또한 TCS 가스의 유량에 대해서도 도 5c의 그래프를 이용하여, 보정을 위하여 제1 에피텍셜 반응기의 TCS 유량이 조절될 수 있다.The TCS flow rate of the first epitaxial reactor may be adjusted for correction by using the graph of FIG. 5C with respect to the flow rate of the TCS gas.
마지막으로 성장 조건 조절 단계(S150) 이후에, 제1 에피텍셜 반응기에서 조절된 성장 조건으로 에피텍셜 웨이퍼를 생산한다(S160). 조절된 성장 조건으로 제1 에피텍셜 반응기에서 에피텍셜 웨이퍼를 생산하게 되면, 도 4에 도시된 바와 같이 기재 기판이 어떤 ESFQD 값을 갖는가에 상관없이 불량률이 관리하고자 하는 범위 내에 들어올 확률이 높으며, 이로 인하여 불량률이 적게 나오도록 공정 관리를 할 수 있다.Finally, after the growth condition adjusting step (S150), the epitaxial wafer is produced under controlled growth conditions in the first epitaxial reactor (S160). When epitaxial wafers are produced in the first epitaxial reactor under controlled growth conditions, as shown in FIG. 4, there is a high probability that the defect rate falls within a range to be managed regardless of which ESFQD value the substrate substrate has. Due to this, process control can be performed so that the defect rate is low.
즉 ZDD는 기재 기판의 평탄도 수준에 따라서 그 값이 달라지지만, Delta ZDD는 기재 기판의 평탄도 수준에 상관없이 일정하게 유지되는 특성을 가질 수 있으며, 실시 예는 Delta ZDD의 관리 범위를 불량률이 가장 적은 구간으로 설정함으로써, 실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있다.That is, the value of ZDD varies depending on the level of flatness of the base substrate, but Delta ZDD may have a characteristic of being kept constant regardless of the level of flatness of the base substrate. By setting the smallest interval, the embodiment can manage the process so that the defective rate is small regardless of the shape or flatness level of the base substrate.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.
실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있는 에피텍셜 웨이퍼의 평탄도 제어 방법에 이용될 수 있다.The embodiment may be used in the method of controlling the flatness of the epitaxial wafer, which can be managed to reduce the defect rate regardless of the shape or flatness level of the base substrate.

Claims (20)

  1. 보유한 에피텍셜 반응기들에 의하여 생산된 에피텍셜 웨이퍼들의 평탄도 불량률 그래프를 획득하는 단계;Obtaining a graph of flatness failure rate of epitaxial wafers produced by retained epitaxial reactors;
    에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD(Delta Z-axis Double Derivative)의 상관 관계 그래프를 획득하는 단계;Obtaining a correlation graph of Delta Z-axis Double Derivative (Delta ZDD) of the epitaxial wafer for correlation with growth conditions of the epitaxial layer;
    상기 보유한 에피텍셜 반응기들 중의 제1 에피텍셜 반응기에 의하여 제1 성장 조건으로 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 획득하는 단계; 및Acquiring Delta ZDD of at least one sample epitaxial wafer produced by a first epitaxial reactor of the retained epitaxial reactors under a first growth condition; And
    상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Based on the correlation graph, adjusting the first growth condition.
  2. 제1항에 있어서,The method of claim 1,
    상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계를 더 포함하며,Calculating a correction value based on the delta ZDD and the flatness defective rate graph of the at least one sample epitaxial wafer,
    상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Based on the correction value and the correlation graph, adjusting the flatness of the epitaxial wafer for adjusting the first growth condition.
  3. 제2항에 있어서, 상기 평탄도 불량률 그래프를 획득하는 단계는,The method of claim 2, wherein the obtaining of the flatness defective rate graph comprises:
    기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation), 및 ZDD(Z-axis Double Derivative)를 획득하는 단계;Obtaining edge sector site frontside reference (Site least square plane) derivation (QF), and Z-axis double derivative (ZDD) of the substrate substrates;
    상기 기재 기판들을 기반으로 하는 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR(Edge sector Site Frontside reference Q(Site least square plane) Range)을 획득하는 단계;Obtaining Delta ZDD and edge sector site frontside reference (SQ) range of epitaxial wafers based on the base substrates;
    상기 에피텍셜 웨이퍼들의 ESFQR에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계; 및Determining a defect in the flatness of the epitaxial wafers based on the ESFQR of the epitaxial wafers; And
    상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프를 획득하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Obtaining a flatness defect rate graph of the epitaxial wafer, based on the ESFQD of the substrate substrates and Delta ZDD of the epitaxial wafers.
  4. 제3항에 있어서, 상기 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR을 획득하는 단계는,The method of claim 3, wherein obtaining Delta ZDD and ESFQR of the epitaxial wafers comprises:
    상기 에피텍셜 웨이퍼들의 ZDD 및 ESFQR을 획득하는 단계; 및Obtaining ZDD and ESFQR of the epitaxial wafers; And
    상기 기재 기판들의 ZDD와 상기 에피텍셜 웨이퍼들의 ZDD의 차이를 이용하여, 상기 에피텍셜 웨이퍼들 각각에 대한 Delta ZDD를 획득하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Obtaining a Delta ZDD for each of the epitaxial wafers by using a difference between ZDDs of the base substrates and ZDD of the epitaxial wafers.
  5. 제1항에 있어서, 상기 보정값을 산출하는 단계는,The method of claim 1, wherein the calculating of the correction value comprises:
    상기 평탄도 불량률 그래프의 불량률에 기초하여, 타겟용 구간을 설정하는 단계; 및Setting a target section based on a defective rate of the flatness defective rate graph; And
    상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 타겟용 구간에 기초하여, 상기 보정값을 산출하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Calculating the correction value based on the delta ZDD of the at least one sample epitaxial wafer and the target section.
  6. 제3항에 있어서, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계는,The method of claim 3, wherein the determining of the poorness of the flatness of the epitaxial wafers comprises:
    상기 에피텍셜 웨이퍼들의 ESFQR과 기설정된 기준 값과 비교한 결과에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.And determining a flatness of the epitaxial wafer based on a result of comparing the ESFQR of the epitaxial wafers with a predetermined reference value.
  7. 제6항에 있어서,The method of claim 6,
    상기 기설정된 기준 값은 100㎚ ~ 120㎚인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.The predetermined reference value is a method for adjusting the flatness of the epitaxial wafer is 100nm ~ 120nm.
  8. 제3항에 있어서,The method of claim 3,
    상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프의 X축은 상기 기재 기판들의 ESFQD을 나타내고, Y축은 상기 에피텍셜 웨이퍼들의 Delta ZDD를 나타내고, 상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼들의 불량률은 복수의 영역들로 구분되는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.The X axis of the flatness defective rate graph of the epitaxial wafer represents ESFQD of the substrate substrates, the Y axis represents Delta ZDD of the epitaxial wafers, and based on the ESFQD of the substrate substrates and Delta ZDD of the epitaxial wafers, A defect rate of epitaxial wafers is a method of controlling the flatness of the epitaxial wafer is divided into a plurality of areas.
  9. 제1항에 있어서, 상기 상관 관계 그래프를 획득하는 단계는,The method of claim 1, wherein the obtaining of the correlation graph comprises:
    서로 다른 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 상기 성장 조건들과 상기 획득된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Epitaxial to obtain Delta ZDD of correlated epitaxial wafers produced under different growth conditions, and to obtain the correlation graph by using the growth conditions and the obtained Delta ZDD of the correlated epitaxial wafers How to adjust the flatness of the wafer.
  10. 제9항에 있어서,The method of claim 9,
    상기 상관 관계 그래프를 획득하는 단계에서의 성장 조건 및 상기 제1 성장 조건은 H2 가스의 유량, TCS의 유량, 또는 성장 온도인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.The growth conditions and the first growth conditions in the step of obtaining the correlation graph is a method of adjusting the flatness of the epitaxial wafer is the flow rate of H 2 gas, the flow rate of the TCS, or the growth temperature.
  11. 제5항에 있어서, 상기 타겟용 구간을 설정하는 단계는,The method of claim 5, wherein the setting of the target section comprises:
    상기 기재 기판들의 ESFQD의 전 범위에 대하여 평탄도 불량률이 기설정된 기준 값보다 작은 구간인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.A method of controlling the flatness of the epitaxial wafer, wherein the flatness defective rate is less than a predetermined reference value for the entire range of the ESFQD of the base substrates.
  12. 제11항에 있어서,The method of claim 11,
    상기 기설정된 기준 값은 0.1% ~ 15%인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.The predetermined reference value is a method for adjusting the flatness of the epitaxial wafer is 0.1% to 15%.
  13. 제5항에 있어서,The method of claim 5,
    상기 보정값은 상기 타겟용 구간에 속하는 기설정된 타겟값과 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD의 차이인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.And the correction value is a difference between a predetermined target value belonging to the target section and a delta ZDD of the at least one sample epitaxial wafer.
  14. 제13항에 있어서,The method of claim 13,
    상기 기설정된 타겟값은 상기 타겟용 구간의 하한치, 상한치, 또는 중간치인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.The predetermined target value is a method of adjusting the flatness of the epitaxial wafer is a lower limit, an upper limit, or an intermediate value of the target section.
  15. 제1항에 있어서, 상기 제1 성장 조건을 조절하는 단계는,The method of claim 1, wherein adjusting the first growth condition comprises:
    상기 제1 에피텍셜 반응기의 제1 성장 조건에서의 Delta ZDD에 상기 보정값을 더한 값에 대응하는 제2 성장 조건으로 상기 제1 성장 조건을 조절하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.And adjusting the first growth condition to a second growth condition corresponding to a value obtained by adding the correction value to Delta ZDD in the first growth condition of the first epitaxial reactor.
  16. 제1 기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation) 및 제1 ZDD(Z-axis Double Derivative)를 획득하는 단계;Obtaining edge sector site frontside reference (Site least square plane) derivation (ESFQD) and a first Z-axis double derivative (ZDD) of the first substrate substrates;
    상기 제1 기재 기판들을 기반으로 하는 제1 에피텍셜 웨이퍼들의 ESFQR 및 제2 ZDD를 획득하는 단계;Obtaining an ESFQR and a second ZDD of first epitaxial wafers based on the first substrate substrates;
    상기 제1 에피텍셜 웨이퍼들의 제1 Delta ZDD를 획득하는 단계;Obtaining a first Delta ZDD of the first epitaxial wafers;
    상기 제1 에피텍셜 웨이퍼들의 ESFQR에 기초하여 상기 제1 에피텍셜 웨이퍼들의 평탄도 불량을 판단하고, 평탄도 불량률 그래프를 획득하는 단계;Determining a flatness failure of the first epitaxial wafers based on an ESFQR of the first epitaxial wafers, and obtaining a flatness failure rate graph;
    제2 에피텍셜 웨이퍼의 에피텍셜층 성장 조건과 상기 제2 에피텍셜 웨이퍼의 Delta ZDD의 상관 관계 그래프를 획득하는 단계;Obtaining a correlation graph between epitaxial layer growth conditions of a second epitaxial wafer and Delta ZDD of the second epitaxial wafer;
    제1 성장 조건으로 생산된 적어도 하나의 제3 에피텍셜 웨이퍼의 제2 Delta ZDD를 획득하는 단계;Obtaining a second Delta ZDD of at least one third epitaxial wafer produced under first growth conditions;
    상기 제2 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계; 및Calculating a correction value based on the second Delta ZDD and the flatness defective rate graph; And
    상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Based on the correction value and the correlation graph, adjusting the first growth condition to a second growth condition.
  17. 제16항에 있어서,The method of claim 16,
    상기 제2 성장 조건으로 에피텍셜 웨이퍼를 생산하는 단계를 더 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Producing an epitaxial wafer under said second growth condition.
  18. 제16항에 있어서, 상기 상관 관계 그래프를 획득하는 단계는,The method of claim 16, wherein obtaining the correlation graph comprises:
    동일 성장 조건 항목의 서로 다른 성장 조건들에서 제2 기재 기판들에 에피텍셜층을 성장시켜 상기 제2 에피텍셜 웨이퍼들을 생산하는 단계;Growing the epitaxial layer on the second substrate substrates under different growth conditions of the same growth condition item to produce the second epitaxial wafers;
    상기 생산된 제2 에피텍셜 웨이퍼들의 Delta ZDD를 획득하는 단계;Acquiring Delta ZDD of the produced second epitaxial wafers;
    상기 서로 다른 성장 조건들과 상기 제2 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Obtaining the correlation graph using the different growth conditions and Delta ZDD of the second epitaxial wafers.
  19. 제16항에 있어서, 상기 제2 Delta ZDD를 획득하는 단계는,The method of claim 16, wherein the obtaining of the second Delta ZDD comprises:
    상기 제1 성장 조건으로 복수 개의 제3 기재 기판들에 에피텍셜층을 성장시켜 복수 개의 제3 에피텍셜 웨이퍼들을 생산하는 단계; 및Producing a plurality of third epitaxial wafers by growing an epitaxial layer on the plurality of third substrate substrates under the first growth condition; And
    상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 획득된 상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD의 평균을 상기 제2 Delta ZDD로 설정하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.Obtaining the delta ZDD of the plurality of third epitaxial wafers, and setting the average of the obtained delta ZDDs of the plurality of third epitaxial wafers to the second delta ZDD. How to adjust.
  20. 제16항에 있어서, 상기 보정값을 산출하는 단계는,The method of claim 16, wherein the calculating of the correction value comprises:
    상기 평탄도 불량률 그래프에서 평탄도 불량률이 기설정된 기준 값보다 작은 타겟용 구간을 설정하는 단계; 및Setting a target section in which the flatness defective rate is less than a preset reference value in the flatness defective rate graph; And
    상기 제2 Delta ZDD가 상기 타겟용 구간에 속하도록 상기 보정값을 산출하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.And calculating the correction value such that the second Delta ZDD belongs to the target section.
PCT/KR2017/000724 2016-02-02 2017-01-20 Method for controlling flatness of epitaxial wafer WO2017135604A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160012849A KR101810643B1 (en) 2016-02-02 2016-02-02 Method of controling a flatness of a epitaxial wafer
KR10-2016-0012849 2016-02-02

Publications (1)

Publication Number Publication Date
WO2017135604A1 true WO2017135604A1 (en) 2017-08-10

Family

ID=59500938

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/000724 WO2017135604A1 (en) 2016-02-02 2017-01-20 Method for controlling flatness of epitaxial wafer

Country Status (3)

Country Link
KR (1) KR101810643B1 (en)
TW (1) TWI631438B (en)
WO (1) WO2017135604A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852021A (en) * 2018-07-26 2020-02-28 上海新昇半导体科技有限公司 Method for obtaining epitaxial flatness based on simulation mode
EP3957776A1 (en) 2020-08-17 2022-02-23 Siltronic AG Method for depositing an epitaxial layer on a substrate wafer
EP3996130A1 (en) 2020-11-09 2022-05-11 Siltronic AG Method for depositing an epitaxial layer on a substrate wafer
CN115821234A (en) * 2022-12-13 2023-03-21 杭州富芯半导体有限公司 Method for improving surface flatness of thin film

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200415A1 (en) * 2018-01-11 2019-07-11 Siltronic Ag Semiconductor wafer with epitaxial layer
KR102331799B1 (en) * 2019-03-06 2021-11-29 에스케이실트론 주식회사 Method for evaluating wafer
CN113644017B (en) * 2020-04-27 2024-07-09 上海新昇半导体科技有限公司 Method for positioning wafer and semiconductor manufacturing equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001302395A (en) * 2000-04-20 2001-10-31 Sumitomo Metal Ind Ltd Method of producing highly flat epitaxial wafer
JP2002043230A (en) * 2000-07-25 2002-02-08 Mitsubishi Materials Silicon Corp Semiconductor wafer and its manufacturing method
KR100830997B1 (en) * 2006-12-21 2008-05-20 주식회사 실트론 Method of fabricating silicon epitaxial wafer with improved flatness
JP2009267159A (en) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 Device and method for manufacturing semiconductor wafer
KR20100121837A (en) * 2009-05-11 2010-11-19 주식회사 실트론 Epitaxial wafer with controlled flatness in edge sector and manufacturing method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
TWI512797B (en) * 2011-01-24 2015-12-11 United Microelectronics Corp Planarization method applied in process of manufacturing semiconductor component
JP5621702B2 (en) * 2011-04-26 2014-11-12 信越半導体株式会社 Semiconductor wafer and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001302395A (en) * 2000-04-20 2001-10-31 Sumitomo Metal Ind Ltd Method of producing highly flat epitaxial wafer
JP2002043230A (en) * 2000-07-25 2002-02-08 Mitsubishi Materials Silicon Corp Semiconductor wafer and its manufacturing method
KR100830997B1 (en) * 2006-12-21 2008-05-20 주식회사 실트론 Method of fabricating silicon epitaxial wafer with improved flatness
JP2009267159A (en) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 Device and method for manufacturing semiconductor wafer
KR20100121837A (en) * 2009-05-11 2010-11-19 주식회사 실트론 Epitaxial wafer with controlled flatness in edge sector and manufacturing method therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852021A (en) * 2018-07-26 2020-02-28 上海新昇半导体科技有限公司 Method for obtaining epitaxial flatness based on simulation mode
CN110852021B (en) * 2018-07-26 2024-02-06 上海新昇半导体科技有限公司 Method for obtaining epitaxial flatness based on simulation mode
EP3957776A1 (en) 2020-08-17 2022-02-23 Siltronic AG Method for depositing an epitaxial layer on a substrate wafer
WO2022037889A1 (en) 2020-08-17 2022-02-24 Siltronic Ag Method for depositing an epitaxial layer on a substrate wafer
EP3996130A1 (en) 2020-11-09 2022-05-11 Siltronic AG Method for depositing an epitaxial layer on a substrate wafer
WO2022096332A1 (en) 2020-11-09 2022-05-12 Siltronic Ag Method for depositing an epitaxial layer on a substrate wafer
CN115821234A (en) * 2022-12-13 2023-03-21 杭州富芯半导体有限公司 Method for improving surface flatness of thin film

Also Published As

Publication number Publication date
TWI631438B (en) 2018-08-01
TW201732469A (en) 2017-09-16
KR20170091931A (en) 2017-08-10
KR101810643B1 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
WO2017135604A1 (en) Method for controlling flatness of epitaxial wafer
WO2013062380A1 (en) Wafer and method of fabricating the same
WO2017003203A1 (en) Wafer and wafer defect analysis method
DE102008023054A1 (en) Process for producing an epitaxied semiconductor wafer
WO2016163602A1 (en) Device and method for growing silicon monocrystal ingot
US20090197358A1 (en) Method for making COP evaluation on single-crystal silicon wafer
US8003918B2 (en) Vertical heat treatment boat and heat treatment method for semiconductor wafer
WO2013009026A2 (en) Method for evaluating wafer defects
CN111063730B (en) SiC substrate, siC epitaxial wafer, and method for producing same
WO2013062317A1 (en) Apparatus and method for fabricating epi wafer and epi wafer
WO2014109453A1 (en) Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
WO2014062000A1 (en) Susceptor for epitaxial growing and method for epitaxial growing
WO2018147528A1 (en) Method for manufacturing epitaxial wafer
WO2020213847A1 (en) Sic material and method for manufacturing same
WO2020180010A1 (en) Wafer evaluation method
WO2012177086A2 (en) Method of fabricating wafer
WO2024010101A1 (en) Component for semiconductor manufacturing apparatus, and manufacturing method therefor
WO2012177014A2 (en) Semiconductor device and method for growing semiconductor crystal
US11781241B2 (en) Silicon carbide seed crystal and method of manufacturing the same, and method of manufacturing silicon carbide ingot
WO2020189812A1 (en) Susceptor and device for manufacturing semiconductor
WO2015102179A1 (en) Epitaxial wafer and method for manufacturing wafer for epitaxial
WO2018030666A1 (en) Wafer and manufacturing method therefor
WO2018105935A1 (en) Semiconductor substrate manufacturing method
JP3903643B2 (en) Epitaxial wafer manufacturing method
WO2020036340A1 (en) Epitaxial wafer and method of producing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17747649

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17747649

Country of ref document: EP

Kind code of ref document: A1