WO2017129671A1 - Sicherheitsanordnung - Google Patents

Sicherheitsanordnung Download PDF

Info

Publication number
WO2017129671A1
WO2017129671A1 PCT/EP2017/051632 EP2017051632W WO2017129671A1 WO 2017129671 A1 WO2017129671 A1 WO 2017129671A1 EP 2017051632 W EP2017051632 W EP 2017051632W WO 2017129671 A1 WO2017129671 A1 WO 2017129671A1
Authority
WO
WIPO (PCT)
Prior art keywords
serial
data
parallel
processing unit
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/051632
Other languages
English (en)
French (fr)
Inventor
Christian Voss
Andreas Patzelt
Christopher Wohlgemuth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wago Verwaltungs GmbH
Original Assignee
Wago Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=57909620&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2017129671(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Wago Verwaltungs GmbH filed Critical Wago Verwaltungs GmbH
Priority to US16/073,391 priority Critical patent/US10817438B2/en
Priority to CN201780008354.2A priority patent/CN108885573B/zh
Publication of WO2017129671A1 publication Critical patent/WO2017129671A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048—Monitoring; Safety
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring

Definitions

  • the present invention relates to a security arrangement, comprising a data processing unit for the serial transmission of data for controlling inputs and outputs of a process.
  • optocouplers In safety switching devices for safety-critical applications, inputs and outputs are usually galvanically isolated via optocouplers.
  • the optocouplers transmit digital data for controlling the circuits of the drive circuit of the sensors and actuators.
  • a security arrangement comprises a data processing unit for serial transmission of data for driving outputs and for polling inputs of a process, and further at least one parallel-to-serial converter, comprising a shift register for converting data to query the inputs, at least one serial Parallel converter, comprising a shift register for
  • the invention at least one serial-parallel converter with shift register or at least one parallel-serial converter
  • Shift register used.
  • the advantage of this converter with shift register is that only a few drive signals for the respective converter are necessary. These few control signals can be performed in the ideal case only a single galvanic separating element, wherein the galvanic separating element may be a digital isolator or an optocoupler. This significantly saves the number of galvanic separating elements and thus space on the board of the safety arrangement and component costs.
  • Data processing unit preferably transmits the control data for the inputs and outputs via the galvanic separating element to the at least one serial-parallel converter and reads from the at least one parallel-serial converter.
  • the security arrangement further comprises a coupling unit, which is connected downstream of the data processing unit.
  • the coupling unit preferably comprises a galvanic separating element.
  • the galvanic separating element may preferably comprise at least one digital isolator or one optocoupler.
  • An optocoupler e.g. transmits data optically and thus provides a perfect galvanic isolation of the data transmission.
  • the data processing unit is a security controller.
  • Safety arrangement is preferably used in safety-critical
  • the security arrangement comprises a plurality of series-connected serial-parallel converters and / or a plurality of series-connected parallel-to-serial converters.
  • the safety arrangement is scalable in size as needed and can be adapted to a number of inputs and outputs.
  • the diagnostic bits preferably represent a test pattern of bits.
  • the diagnostic bits in the data stream can be well identified and distinguished from the useful data.
  • the test patterns of the diagnostic bits provide security because these test patterns have multiple bits and are scalable in length to provide a required level of security.
  • the diagnostic bits, in particular the test patterns are preferably output at different bit positions of a serial data stream.
  • the safety arrangement uses with its shift registers for controlling the inputs and outputs preferably an SPI interface (Serial Peripheral Interface) with the digital circuits can be easily connected to each other.
  • An ordinary serial data stream is preferably supplemented with diagnostic bits or test patterns, the diagnostic bits or test patterns being at different bit positions of the serial
  • Data stream can be inserted. Due to these different bit positions, the data security continues to increase as the data stream to dynamic
  • the diagnostic bits or test patterns can also be read in at different bit positions in the data stream from the parallel-to-serial converters.
  • the diagnostic bits are preferably read in inverted from the parallel-serial converters.
  • Diagnostic bits are used to detect errors, such as short circuits. If there is no inversion when the diagnostic bits are read in, an error must be present and can thus be detected.
  • the diagnostic bits are preferably changed dynamically.
  • the use of changing different diagnostic bits and test patterns further increases the security of the data transmission while at the same time quickly detecting faults.
  • the diagnostic bits, in particular the test patterns are changed dynamically for each transmission cycle of the safety arrangement.
  • the data processing unit is set up, a comparison of
  • the data processing unit uses an expected value to Check diagnostic bits or test patterns. If the data processing unit detects an error, it can transfer the process to a secure state.
  • the data processing unit is set up to compare the
  • Data processing unit perform.
  • a DMA controller of the data processing unit performs the transfer of the diagnostic bits, in particular the
  • the interrupt load is reduced by the DMA transfer, because an interrupt is not triggered for every data that is transmitted, but only when a complete transmission of several data has taken place. This reduces the interrupt load of the data processing device and overall increases the performance of the safety device.
  • each of the serial-parallel converters outputs diagnostic bits, in particular a test pattern, and / or each of the parallel-to-serial converters reads back diagnostic bits, in particular a test pattern.
  • diagnostic bits in particular a test pattern
  • parallel-to-serial converters reads back diagnostic bits, in particular a test pattern.
  • a serial-parallel converter is preferably assigned to a specific one of the parallel-serial converters. This distributes the
  • Diagnostic bits in particular the test pattern evenly to the corresponding converter and increases the probability of detection of faults and defects of blocks within the transmission path.
  • Data processing unit to ensure secure data transmission.
  • the diagnostic bits are transmitted as test patterns and changed dynamically.
  • the use of changing test patterns further increases the security of data transmission.
  • the diagnostic bits are output at different bit positions of a serial data stream and / or output in an inverted manner.
  • the bit position of the diagnostic bits, in particular the test patterns can also be defined in the serial data stream.
  • FIG. 1 shows a block diagram of a safety arrangement for controlling
  • Fig. 2 is the block diagram of Fig. 1 when outputting and reading back from
  • the safety arrangement 1 shows an embodiment of a safety arrangement 1 for controlling inputs 40, 42 and outputs 50, 52 of a safety-critical process (not shown).
  • the safety arrangement 1 comprises a data processing unit 10, a coupling unit 60, three serial-parallel converters 30, 32, 34, an analog-digital or digital-analog converter 70, three parallel-serial converters 20, 22, 24, inputs 40 , 42 and outputs 50, 52.
  • the safety arrangement 1 can be part of a safety relay or a
  • Safety relays or safety controllers must be able to tolerate and recognize the fault models described in the standards EN ISO 13849, DIN EN 61508 or DIN EN 62061.
  • the data processing unit 10 is preferably a safety controller or a safety microcontroller and controls the process via an arrow
  • Serial Peripheral Interface Serial Peripheral Interface
  • SPI Serial Peripheral Interface
  • a coupling unit 60 is interposed, which performs a galvanic isolation between the data processing unit 10 and the real process. This increases the security of the overall system. Thanks to the serial data transmission with the data processing unit 10, only one coupling unit 60 for galvanic
  • the Coupling unit 60 at least one galvanic separating element, in particular two optocouplers or digital isolators, one for each of the two
  • the serial-parallel converters 30, 32, 34 each have a shift register and convert the incoming serial data into parallel data 54, with which the outputs 50, 52 are driven.
  • the output 50 can output, for example, control information for the real process.
  • output 52 may provide clock outputs of the real process.
  • the sliding direction of the shift registers of the serial-parallel converters 30, 32, 34 is indicated by the arrow 38 (see Fig. 2). If desired, further serial-parallel converters may be connected in series with the serial-to-parallel converters 30, 32, 34.
  • the parallel-to-serial converters 20, 22, 24 each have a shift register and convert the incoming parallel data 44, with which the inputs 50, 52 are queried, into serial data, which are forwarded to the data processing unit 10.
  • the input 40 can receive, for example, process data of the real process.
  • the input 42 may, for example, status or
  • the analog-digital or digital-to-analog converter 70 can on the one hand digital
  • FIG. 2 schematically shows the operation of the safety arrangement 1, with diagnostic bits being inserted into the data stream 12 for checking the data security, data consistency and / or freedom from error of the data to be transmitted and the transmission chain. The check is performed by the data processing unit 10.
  • the diagnostic bits are replaced by one or more or all of the serial-parallel Transducer 30, 32, 34 output. These diagnostic bits are read back together with the payload data from one or more or all of the parallel-to-serial converters 20, 22, 24 in a data stream 13 and then from the
  • Data processing unit 10 checked for errors. At least the diagnostic bits must be transmitted in the data stream 13. The number of user data in the
  • Data stream 13 is however arbitrary.
  • each one of the parallel-to-serial converters 20, 22, 24 reads the diagnostic bits of a particular one of the serial-parallel converters 30, 32, 34 to have them checked.
  • the parallel-to-serial converter 20 reads out the diagnostic bits of the serial-to-parallel converter 32 from the data stream, as symbolized by the arrow 14. Accordingly reads the
  • Parallel-to-serial converter 24 the diagnostic bits of the serial-to-parallel converter 30 from the data stream, as symbolized by the arrow 16; and the parallel-to-serial converter 22 reads out the diagnostic bits of the serial-to-parallel converter 34 from the data stream, as symbolized by the arrow 18.
  • the arrow 36 symbolizes the output of diagnostic bits by the serial-parallel converter 34 and the arrow 26, the read-back of diagnostic bits by the parallel-to-serial converter 20th
  • the inputs of the parallel-to-serial converters 20, 22, 24 are connected to the outputs of the serial-to-parallel converters 30, 32, 34.
  • the diagnostic bits may be in the form of a test pattern, ie a plurality of
  • Diagnostic bits are present, which is reliably detected by the parallel-to-serial converters 20, 22, 24 and the data processing unit 10 and different from the payload.
  • the test patterns can have a different bit length. They can also be output at different bit positions of the serial data stream. It is also possible that the test patterns are read in inverted for output. If there is no inversion during reading in, there must be an error.
  • the test patterns can still be changed dynamically. This change can be made for each transmission cycle of the safety arrangement 1. All these measures increase data security and the
  • Each serial-parallel converter 30, 32, 34 can output a preferably individual test pattern. However, it is also possible for one or more of the serial-parallel converters 30, 32, 34 to output no test pattern or no diagnostic bits.
  • the read back data with the diagnostic bits are then transmitted via the coupling unit 60 to the data processing unit 10, where the data is checked for errors. In this case, the data processing unit compares the received diagnostic bits or test patterns against an expected value, ie the expected, correct diagnostic bits. Do the read back diagnostic bits with the
  • Data processing unit 10 put the system in a safe state to avoid any damage.
  • the data processing unit 10 can preferably carry out the transmission of the data within the data processing unit with the aid of direct memory accesses, in particular DMA transfers.
  • the leads Preferably, the leads
  • Data processing unit 10 the comparison of the transmitted by DMA transfer diagnostic bits, in particular the test pattern, against the expected value. This reduces the interrupt load of the data processing device 10 and overall increases the performance of the safety arrangement 1. LIST OF REFERENCE NUMBERS

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Sicherheitsanaordnung 1, aufweisend eine Datenverarbeitungseinheit 10 zur seriellen Übertragung von Daten 12, 13 zur Ansteuerung von Ausgängen 50, 52 und zur Abfrage von Eingängen 40, 42 eines Prozesses und ein entsprechendes Verfahren; weiterhin aufweisend mindestens einen Parallel-Seriell-Wandler 20, 22, 24, aufweisend ein Schieberegister zur Umwandlung von Daten 13 zur Abfrage der Eingänge 40, 42; mindestens einen Seriell-Parallel-Wandler 30, 32, 34, aufweisend ein Schieberegister zur Umwandlung von Daten 12 zur Ansteuerung der Ausgänge; 50, 52 wobei die zu übertragenden Daten 12, 13 Diagnosebits enthalten, die von dem Seriell-Parallel-Wandler 30, 32, 34 ausgegeben und von dem Parallel-Seriell-Wandler 20, 22, 24 zurückgelesen werden; und die zurückgelesenen Daten von der Datenverarbeitungseinheit 10 auf Fehler überprüft werden, um eine sichere Datenübertragung zu gewährleisten.

Description

Sicherheitsanordnung l. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Sicherheitsanordnung, aufweisend eine Datenverarbeitungseinheit zur seriellen Übertragung von Daten zur Ansteuerung von Ein- und Ausgängen eines Prozesses. 2. Stand der Technik
In Sicherheitsschaltgeräten für sicherheitskritische Anwendungen werden Ein- und Ausgänge üblicherweise über Optokoppler galvanisch getrennt angesteuert. Die Optokoppler übertragen dabei digitale Daten zur Ansteuerung der Schaltkreise der Ansteuerschaltung der Sensorik und Aktorik.
Im Stand der Technik ist es bekannt, für jeden Ein- und Ausgang jeweils ein galvanisches Trennelement, z.B. einen separaten Optokoppler, einzusetzen.
Sicherheitsschaltgeräte mit vielen Ein- und Ausgängen benötigen daher einen entsprechenden Platzbedarf alleine für die große Anzahl der Optokoppler auf ihrer
Platine. Daneben stellt die Anzahl der benötigten Optokoppler einen Kostenfaktor dar.
Es stellt sich daher die Aufgabe, eine Sicherheitsanordnung bereitzustellen, die trotz der hohen Sicherheitsanforderungen weniger galvanische Trenneinheiten benötigt und somit einen geringeren Platzbedarf aufweist. Daneben soll die Sicherheit der
Datenübertragung des Systems gewährleistet werden.
3. Zusammenfassung der Erfindung Die oben genannten Aufgaben werden gelöst durch eine Sicherheitsanordnung zur
Ansteuerung von Ein- und Ausgängen eines Prozesses gemäß Anspruch 1 sowie durch ein Verfahren zur seriellen Übertragung von Daten zur Ansteuerung von Ein- und Ausgängen eines Prozesses gemäß Anspruch 13. Insbesondere weist eine Sicherheitsanordnung eine Datenverarbeitungseinheit auf, zur seriellen Übertragung von Daten zur Ansteuerung von Ausgängen und zur Abfrage von Eingängen eines Prozesses, und weiterhin mindestens einen Parallel-Seriell-Wandler, aufweisend ein Schieberegister zur Umwandlung von Daten zur Abfrage der Eingänge, mindestens einen Seriell-Parallel-Wandler, aufweisend ein Schieberegister zur
Umwandlung von Daten zur Ansteuerung der Ausgänge, wobei die zu übertragenden Daten Diagnosebits enthalten, die von dem Seriell-Parallel-Wandler ausgegeben und von dem Parallel-Seriell-Wandler zurückgelesen werden und die zurückgelesenen Daten von der Datenverarbeitungseinheit auf Fehler überprüft werden, um eine sichere Datenübertragung zu gewährleisten.
Um Platz für die galvanische Trennung einzusparen oder auch Datenverarbeitungseinheiten, beispielsweises Micro-Controller, mit einer geringen Anzahl von Anschluss- Pins zu verwenden, werden durch die Erfindung mindestens ein Seriell-Parallel- Wandler mit Schieberegister bzw. mindestens ein Parallel-Seriell-Wandler mit
Schieberegister eingesetzt. Der Vorteil dieser Wandler mit Schieberegister liegt darin, dass nur wenige Ansteuersignale für die jeweiligen Wandler notwendig sind. Diese wenigen Ansteuersignale können im Idealfall über nur ein einziges galvanisches Trennelement geführt werden, wobei das galvanische Trennelement ein Digitalisolator oder ein Optokoppler sein kann. Damit wird signifikant die Anzahl der galvanischen Trennelemente eingespart und damit Platz auf der Platine der Sicherheitsanordnung und Bauteilkosten.
Es bildet sich dabei eine serielle Datenübertragungsstrecke aus, bei der die
Datenverarbeitungseinheit die Ansteuerdaten für die Ein- und Ausgänge bevorzugt über das galvanische Trennelement auf den mindestens einen Seriell-Parallel-Wandler überträgt und von dem mindestens einen Parallel-Seriell-Wandler einliest.
Eine serielle Datenübertragungsstrecke stellt jedoch erhöhte Anforderungen an die Sicherheit der Datenübertragung, insbesondere bei sicherheitsgerichteten Geräten. Daher wird erfindungsgemäß vorgeschlagen, in die zu übertragenden Daten
Diagnosebits einzufügen, die von dem Seriell-Parallel-Wandler ausgegeben und von dem Parallel-Seriell-Wandler zurückgelesen werden. Damit können die
zurückgelesenen Daten von der Datenverarbeitungseinheit auf Fehler überprüft werden, um eine sichere Datenübertragung zu gewährleisten. Stimmen die
zurückgelesenen Diagnosebits mit den erwarteten, korrekten Diagnosebits überein, kann mit hoher Sicherheit davon ausgegangen werden, dass die gesamte
Datenübertragung fehlerfrei erfolgt ist. Stimmen die zurückgelesenen Diagnosebits nicht mit den erwarteten, korrekten Diagnosebits überein, liegt eine gestörte
Datenübertragung oder ein Defekt in der Übertragungskette vor, was die
Datenverarbeitungseinheit erkennen kann und das System in einen sicheren Zustand versetzen kann. Insgesamt ist damit möglich die Datensicherheit der
Sicherheitsanordnung und des Gesamtsystems mit hoher Sicherheit zu gewährleisten, wie es für sicherheitskritische Anwendungen erforderlich ist.
Bevorzugt weist die Sicherheitsanordnung weiterhin eine Koppeleinheit auf, die der Datenverarbeitungseinheit nachgeschaltet ist. Bevorzugt umfasst die Koppeleinheit ein galvanisches Trennelement. Das galvanische Trennelement kann bevorzugt mindestens einen Digitalisolator oder einen Optokoppler umfassen. Ein Optokoppler z.B. überträgt Daten auf optischem Weg und stellt daher eine perfekte galvanische Trennung der Datenübertragung bereit.
Bevorzugt ist die Datenverarbeitungseinheit ein Sicherheits-Controller. Die
Sicherheitsanordnung findet bevorzugt Anwendung in sicherheitskritischen
Anwendungen, die von einem speziellen Sicherheits-Controller gesteuert werden. In derartigen Anwendungen oder Sicherheitsschaltgeräten müssen für die Schaltung die in den Normen EN ISO 13849, DIN EN 61508 oder DIN EN 62061 beschriebenen Fehlermodelle angenommen und sicher behandelt werden. Die Sicherheitsanordnung ist in der Lage diese Normen einzuhalten.
Bevorzugt weist die Sicherheitsanordnung eine Mehrzahl von in Reihe geschalteten Seriell-Parallel-Wandlern und/oder eine Mehrzahl von in Reihe geschalteten Parallel - Seriell-Wandlern auf. Die Sicherheitsanordnung ist in ihrer Größe nach Bedarf skalierbar und kann auf eine Anzahl von Ein- und Ausgängen angepasst werden.
Bevorzugt stellen die Diagnosebits ein Testmuster von Bits dar. Durch charakteristische Testmuster von Bits lassen sich die Diagnosebits im Datenstrom gut identifizieren und von den Nutzdaten unterscheiden. Zusätzlich erhöht die Bereitstellung von Testmustern der Diagnosebits die Sicherheit, da diese Testmuster mehrere Bits aufweisen und in ihrer Läge skalierbar sind, um eine benötigte Sicherheitsstufe zu gewährleisten. Bevorzugt werden die Diagnosebits, insbesondere die Testmuster, an unterschiedlichen Bitpositionen eines seriellen Datenstroms ausgegeben. Die Sicherheitsanordnung nutzt mit ihren Schieberegistern zur Ansteuerung der Ein- und Ausgänge bevorzugt eine SPI- Schnittstelle (Serial Peripheral Interface - Schnittstelle) mit dem digitale Schaltungen auf einfache Weise miteinander verbunden werden können. Ein gewöhnlicher serieller Datenstrom wird bevorzugt mit Diagnosebits bzw. Testmustern ergänzt, wobei die Diagnosebits bzw. Testmuster an unterschiedlichen Bitpositionen des seriellen
Datenstroms eingefügt werden können. Durch diese unterschiedlichen Bitpositionen erhöht sich weiterhin die Datensicherheit, da der Datenstrom an dynamisch
unterschiedlichen Bitpositionen auf Korrektheit getestet werden kann. Entsprechend können die Diagnosebits bzw. Testmuster auch an unterschiedlichen Bitpositionen im Datenstrom von den Parallel-Seriell-Wandlern eingelesen werden.
Bevorzugt werden die Diagnosebits, insbesondere die Testmuster, von den Parallel- Seriell-Wandlern invertiert eingelesen. Eine Invertierung der Ausgabe von
Diagnosebits dient der Feststellung von Fehlern, beispielsweise Kurzschlüssen. Sollte beim Einlesen der Diagnosebits keine Invertierung erfolgt sein, muss ein Fehlerfall vorliegen und kann somit erkannt werden.
Bevorzugt werden die Diagnosebits, insbesondere die Testmuster, dynamisch geändert. Durch die Verwendung wechselnder unterschiedlicher Diagnosebits und Testmuster erhöht sich weiterhin die Sicherheit der Datenübertragung bei gleichzeitiger schneller Fehleraufdeckung. Bevorzugt werden die Diagnosebits, insbesondere die Testmuster, für jeden Übertragungszyklus der Sicherheitsanordnung dynamisch geändert. Bevorzugt ist die Datenverarbeitungseinheit eingerichtet, einen Vergleich der
Diagnosebits, insbesondere der Testmuster, gegen einen Erwartungswert
durchzuführen und bei Detektion eines Fehlers einen sicheren Zustand des Prozesses einzuleiten. Die Datenverarbeitungseinheit verwendet einen Erwartungswert, um die Diagnosebits bzw. Testmuster zu überprüfen. Wenn die Datenverarbeitungseinheit einen Fehler erkennt, kann sie den Prozess in einen sicheren Zustand überführen.
Bevorzugt ist die Datenverarbeitungseinheit eingerichtet, den Vergleich der
Diagnosebits, insbesondere der Testmuster, gegen einen Erwartungswert mit Hilfe von direkten Speicherzugriffen, insbesondere DMA-Transfers, innerhalb der
Datenverarbeitungseinheit durchzuführen. Bevorzugt führt ein DMA-Controller der Datenverarbeitungseinheit den Transfer der Diagnosebits, insbesondere der
Testmuster durch, um die Testmuster in einem weiteren Schritt gegen einen
Erwartungswert zu prüfen. Die Interrupt-Last reduziert sich durch den DMA-Transfer, weil nicht für jedes Datum, welches übertragen wird, ein Interrupt ausgelöst wird, sondern nur dann, wenn eine komplette Übertragung von mehreren Daten erfolgt ist. Damit wird die Interrupt-Last der Datenverarbeitungseinrichtung verringert und insgesamt die Performance der Sicherheitsanordnung erhöht.
Bevorzugt gibt jeder der Seriell-Parallel-Wandler Diagnosebits, insbesondere ein Testmuster, aus und/oder jeder der Parallel-Seriell-Wandler liest Diagnosebits, insbesondere ein Testmuster, zurück. Damit kann die Datenübertragung pro
Übertragungszyklus gleich mehrfach überprüft werden, was wiederum die Sicherheit der Datenübertragung erhöht. Bevorzugt ist hierbei jeweils ein Seriell-Parallel-Wandler einem bestimmten der Parallel-Seriell-Wandler zugeordnet. Dies verteilt die
Diagnosebits, insbesondere die Testmuster gleichmäßig auf die entsprechenden Wandler und erhöht die Aufdeckungswahrscheinlichkeit für Störungen und Defekte von Bausteinen innerhalb der Übertragungsstrecke.
Die oben genannte Aufgabe wird auch gelöst durch ein Verfahren zur seriellen
Übertragung von Daten zur Ansteuerung von Ausgängen und zur Abfrage von
Eingängen eines Prozesses, aufweisend die folgenden Schritte:
a. serielles Übertragen von Daten zur Ansteuerung von Ausgängen und zur Abfrage von Eingängen eines Prozesses mittels einer
Datenverarbeitungseinheit;
b. Umwandeln von Daten zur Abfrage der Eingänge mittels mindestens eines Parallel-Seriell-Wandlers, aufweisend ein Schieberegister; Umwandeln von Daten zur Ansteuerung der Ausgänge mittels mindestens eines Seriell-Parallel-Wandlers aufweisend ein Schieberegister; Zurücklesen der von dem Seriell-Parallel-Wandler ausgegeben Daten mittels der Parallel-Seriell-Wandler, wobei die zu übertragenden Daten Diagnosebits enthalten; und
Fehlerüberprüfen der zurückgelesenen Daten mittels der
Datenverarbeitungseinheit, um eine sichere Datenübertragung zu gewährleisten.
Bei Anwendung dieses Verfahrens kann signifikant die Anzahl der galvanischen Trennelemente eingespart werden und damit Platz auf der Platine der
Sicherheitsanordnung und die entsprechenden Bauteilkosten. Gleichzeitig wird die Datensicherheit der Sicherheitsanordnung und des Gesamtsystems mit hoher
Sicherheit gewährleistet, wie es für sicherheitskritische Anwendungen erforderlich ist.
Bevorzugt werden die Diagnosebits als Testmuster übertragen und dynamisch geändert. Durch die Verwendung wechselnder Testmuster erhöht sich weiterhin die Sicherheit der Datenübertragung.
Bevorzugt werden die Diagnosebits, insbesondere die Testmuster, an unterschiedlichen Bitpositionen eines seriellen Datenstroms ausgegeben und/oder invertiert ausgegeben. Daneben kann die Bitposition der Diagnosebits, insbesondere die Testmuster, im seriellen Datenstrom auch festgelegt sein.
Kurze Beschreibung der Zeichnungen
In Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschreiben. In denen zeigt: Fig. 1 ein Prinzipschaltbild einer Sicherheitsanordnung zur Ansteuerung von
Ausgängen und zur Abfrage von Eingängen; und
Fig. 2 das Prinzipschaltbild nach Fig. 1 beim Ausgeben und Zurücklesen von
Diagnosebits. 5. Beschreibung bevorzugter Ausführungsformen
Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Figuren im Detail beschrieben.
Fig. l zeigt eine Ausführungsform einer Sicherheitsanordnung l zur Ansteuerung von Eingängen 40, 42 und Ausgängen 50, 52 eines nicht dargestellten sicherheitskritischen Prozesses. Die Sicherheitsanordnung 1 umfasst eine Datenverarbeitungseinheit 10, eine Koppeleinheit 60, drei Seriell-Parallel-Wandler 30, 32, 34, einen Analog- Digital- oder Digital- Analog Wandler 70, drei Parallel-Seriell-Wandler 20, 22, 24, Eingänge 40, 42 und Ausgänge 50, 52.
Die Sicherheitsanordnung 1 kann Teil eines Sicherheitsschaltgeräts oder einer
Sicherheitssteuerung eines sicherheitskritischen Systems sein. Derartige
Sicherheitsschaltgeräte oder Sicherheitssteuerungen müssen die in den Normen EN ISO 13849, DIN EN 61508 oder DIN EN 62061 beschriebenen Fehlermodelle tolerieren und erkennen. Die Datenverarbeitungseinheit 10 ist bevorzugt ein Sicherheits-Controller oder ein Sicherheits-Mikrocontroller und steuert den Prozess über als Pfeil dargestellte
Datenverbindungen und die Ein- und Ausgänge 40, 42, 50, 52. Insbesondere kommuniziert die Datenverarbeitungseinheit 10 über einen seriellen Bus SPI (Serial Peripheral Interface). SPI ist ein Bus-System für einen synchronen seriellen Datenbus mit dem digitale Schaltungen nach dem Master-Slave-Prinzip miteinander verbunden werden können.
Zwischen der Datenverarbeitungseinheit 10 und den Wandlern 20, 22, 24, 30, 32, 34, 70 ist eine Koppeleinheit 60 zwischengeschaltet, die eine galvanische Trennung zwischen der Datenverarbeitungseinheit 10 und dem realen Prozess vornimmt. Dies erhöht die Sicherheit des Gesamtsystems. Dank der seriellen Datenübertragung mit der Datenverarbeitungseinheit 10, ist nur eine Koppeleinheit 60 zur galvanischen
Trennung alle Ein- und Ausgänge 40, 42, 50, 52 erforderlich. Dies verringert den Material- und Platzbedarf für die Sicherheitsanordnung 1. Insbesondere umfasst die Koppeleinheit 60 mindestens ein galvanisches Trennelement insbesondere zwei Optokoppler oder Digitalisolatoren, je einen für jede der beiden
Datenübertragungsrichtungen. Die Seriell-Parallel-Wandler 30, 32, 34 weisen jeweils ein Schieberegister auf und wandeln die eingehenden seriellen Daten in parallele Daten 54 um, mit denen die Ausgänge 50, 52 angesteuert werden. Hierbei kann der Ausgang 50 beispielsweise Steuerinformationen für den realen Prozess ausgeben. Der Ausgang 52 kann beispielsweise Taktausgänge des realen Prozesses bereitstellen. Die Schieberichtung der Schieberegister der Seriell-Parallel-Wandler 30, 32, 34 ist mit dem Pfeil 38 (vgl. Fig. 2) angegeben. Nach Bedarf können weitere Seriell-Parallel-Wandler mit den Seriell-Parallel-Wandlern 30, 32, 34 in Reihe geschaltet werden.
Entsprechend weisen die Parallel-Seriell-Wandler 20, 22, 24 jeweils ein Schieberegister auf und wandeln die eingehenden parallelen Daten 44, mit denen die Eingänge 50, 52 abgefragt werden, in serielle Daten um, die an die Datenverarbeitungseinheit 10 weitergeleitet werden. Hierbei kann der Eingang 40 beispielsweise Prozessdaten des realen Prozess empfangen. Der Eingang 42 kann beispielsweise Status- oder
Diagnoseinformation des realen Prozesses empfangen. Die Schieberichtung der Schieberegister der Parallel-Seriell-Wandler 20, 22, 24 ist mit dem Pfeil 28 (vgl. Fig. 2) angegeben. Nach Bedarf können weitere Parallel-Seriell-Wandler mit den Parallel- Seriell-Wandlern 20, 22, 24 in Reihe geschaltet werden.
Der Analog- Digital- bzw. Digital-Analog- Wandler 70 kann einerseits digitale
Steuersignale in analoge Steuersingale für den realen Prozess wandeln und ausgeben.
Andererseits kann er auch analoge Prozesssignale des realen Prozesses empfangen und in digitale Prozesssignale zur Weiterleitung an die Datenverarbeitungseinheit 10 umwandeln. In Fig. 2 ist der Betrieb der Sicherheitsanordnung 1 schematisch dargestellt, wobei zur Überprüfung der Datensicherheit, Datenkonsistenz und/oder Fehlerfreiheit der zu übertragenden Daten und der Übertragungskette in den Datenstrom 12 Diagnosebits eingefügt werden. Die Überprüfung geschieht durch die Datenverarbeitungseinheit 10. Die Diagnosebits werden durch einen oder mehrere oder von allen der Seriell-Parallel- Wandler 30, 32, 34 ausgegeben. Diese Diagnosebits werden zusammen mit den Nutzdaten von einem oder mehreren oder von allen der Parallel-Seriell-Wandler 20, 22, 24 in einem Datenstrom 13 zurückgelesen und anschließend von der
Datenverarbeitungseinheit 10 auf Fehler überprüft. Dabei müssen im Datenstrom 13 mindestens die Diagnosebits übertragen werden. Die Anzahl der Nutzdaten im
Datenstrom 13 ist jedoch beliebig. Insbesondere liest jeweils ein bestimmter der Parallel-Seriell-Wandler 20, 22, 24 die Diagnosebits eines bestimmten der Seriell- Parallel-Wandler 30, 32, 34, um diese prüfen zu lassen. Im dargestellten Beispiel liest der Parallel-Seriell-Wandler 20 die Diagnosebits des Seriell-Parallel-Wandlers 32 aus dem Datenstrom aus, wie mit dem Pfeil 14 symbolisiert. Entsprechend liest der
Parallel-Seriell-Wandler 24 die Diagnosebits des Seriell-Parallel-Wandlers 30 aus dem Datenstrom aus, wie mit dem Pfeil 16 symbolisiert; und der Parallel-Seriell-Wandler 22 liest die Diagnosebits des Seriell-Parallel-Wandlers 34 aus dem Datenstrom aus, wie mit dem Pfeil 18 symbolisiert. Hierbei symbolisiert der Pfeil 36 die Ausgabe von Diagnosebits durch den Seriell-Parallel-Wandlers 34 und der Pfeil 26 das Zurücklesen von Diagnosebits durch den Parallel-Seriell-Wandler 20.
Entsprechend werden die Eingänge der Parallel-Seriell-Wandler 20, 22, 24 mit den Ausgängen der Seriell-Parallel-Wandler 30, 32, 34 verbunden.
Die Diagnosebits können in Form eines Testmusters, also einer Mehrzahl von
Diagnosebits vorliegen, das von den Parallel-Seriell-Wandlern 20, 22, 24 und der Datenverarbeitungseinheit 10 sicher erkannt wird und sich von den Nutzdaten unterscheidet. Die Testmuster können eine unterschiedliche Bitlänge aufweisen. Sie können weiterhin an unterschiedlichen Bitpositionen des seriellen Datenstroms ausgegeben werden. Es ist auch möglich, dass die Testmuster invertiert zur Ausgabe eingelesen werden. Sollte beim Einlesen keine Invertierung erfolgt sein, muss ein Fehlerfall vorliegen. Die Testmuster können weiterhin dynamisch geändert werden. Diese Änderung kann für jeden Übertragungszyklus der Sicherheitsanordnung 1 erfolgen. Alle diese Maßnahmen erhöhen die Datensicherheit und die
Wahrscheinlichkeit, dass eine fehlerbehaftete Datenübertragung oder ein Defekt der Bauteile innerhalb der Übertragungskette erkannt wird. Jeder Seriell-Parallel-Wandler 30, 32, 34 kann ein bevorzugt individuelles Testmuster ausgeben. Es ist aber auch möglich, dass einer oder mehrere der Seriell-Parallel- Wandler 30, 32, 34 kein Testmuster bzw. keine Diagnosebits ausgeben. Die zurückgelesenen Daten mit den Diagnosebits werden dann über die Koppeleinheit 60 an die Datenverarbeitungseinheit 10 übertragen, wo die Überprüfung der Daten auf Fehler erfolgt. Die Datenverarbeitungseinheit vergleicht hierbei die empfangenen Diagnosebits bzw. Testmuster gegen einen Erwartungswert, also die erwarteten, korrekten Diagnosebits. Stimmen die zurückgelesenen Diagnosebits mit dem
Erwartungswert überein, kann mit hoher Sicherheit davon ausgegangen werden, dass die gesamte Datenübertragung fehlerfrei erfolgt ist. Stimmen die zurückgelesenen Diagnosebits nicht mit dem Erwartungswert überein, liegt eine gestörte
Datenübertragung oder ein Defekt eines Bauteils vor. In diesem Fall wird die
Datenverarbeitungseinheit 10 das System in einen sicheren Zustand versetzen, um etwaige Schäden zu vermeiden.
Die Übertragung der Daten kann die Datenverarbeitungseinheit 10 bevorzugt mit Hilfe von direkten Speicherzugriffen, insbesondere DMA-Transfers, innerhalb der Datenverarbeitungseinheit durchzuführen. Bevorzugt führt die
Datenverarbeitungseinheit 10 den Vergleich der mittels DMA-Transfer übertragenen Diagnosebits, insbesondere der Testmuster, gegen den Erwartungswert aus. Damit wird die Interrupt-Last der Datenverarbeitungseinrichtung 10 verringert und insgesamt die Performance der Sicherheitsanordnung 1 erhöht. Bezugszeichenliste
1 Sicherheitsanordnung
10 Datenverarbeitungseinheit, Sicherheits-Controller
12, 13 Datenstrom
14, 16, 18 Zuordnung des Zurücklesens
20, 22, 24 Parallel-Seriell-Wandler
26 Zurücklesen von Diagnosebits
28 Schieberichtung der Schieberegister
30, 32, 34 Seriell-Parallel-Wandler 36 Ausgabe von Diagnosebits
38 Schieberichtung der Schieberegister
40 Eingang für Prozessdaten
42 Eingang für Status- oder Diagnoseinformationen
44 parallele Daten
50 Ausgang für Steuerinformationen
52 Taktausgänge
54 parallele Daten
6o Koppeleinheit
70 Analog-Digital- oder Digital Analog- Wandler

Claims

Patentansprüche l. Sicherheitsanordnung (l) aufweisend eine Datenverarbeitungseinheit (10) zur seriellen Übertragung von Daten (12, 13) zur Ansteuerung von Ausgängen (50,
52) und zur Abfrage von Eingängen (40, 42) eines Prozesses; weiterhin aufweisend mindestens einen Parallel-Seriell-Wandler (20, 22, 24), aufweisend ein
Schieberegister zur Umwandlung von Daten (13) zur Abfrage der Eingäng 42); mindestens einen Seriell-Parallel-Wandler (30, 32, 34), aufweisend ein
Schieberegister zur Umwandlung von Daten (12) zur Ansteuerung der Aus; (50, 52); wobei die zu übertragenden Daten (12, 13) Diagnosebits enthalten, die von dem Seriell- Parallel-Wandler (30, 32, 34) ausgegeben und von dem Parallel-Seriell-Wandler (20, 22, 24) zurückgelesen werden; und die zurückgelesenen Daten von der Datenverarbeitungseinheit (10) auf Fehler überprüft werden, um eine sichere Datenübertragung zu gewährleisten.
Sicherheitsanordnung gemäß Anspruch 1, weiterhin aufweisend eine
Koppeleinheit (60), die der Datenverarbeitungseinheit (10) nachgeschaltet ist.
Sicherheitsanordnung gemäß Anspruch 2, wobei die Koppeleinheit (60) mindestens ein galvanisches Trennelement umfasst.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 3, wobei die
Datenverarbeitungseinheit (10) ein Sicherheits-Controller ist.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 4, aufweisend eine Mehrzahl von in Reihe geschalteten Seriell-Parallel-Wandlern (30, 32, 34) 2
und/oder eine Mehrzahl von in Reihe geschalteten Parallel-Seriell-Wandlern (20, 22, 24).
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 5, wobei die
Diagnosebits ein Testmuster von Bits darstellen.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 6, wobei die
Diagnosebits, insbesondere die Testmuster, an unterschiedlichen Bitpositionen eines seriellen Datenstroms ausgegeben werden.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 7, wobei die
Diagnosebits, insbesondere die Testmuster, von den Parallel-Seriell-Wandlern (20, 22, 24) invertiert eingelesen werden.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 8, wobei die
Diagnosebits, insbesondere die Testmuster, dynamisch geändert werden.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 9, wobei die
Datenverarbeitungseinheit (10) eingerichtet ist, einen Vergleich der Diagnosebits, insbesondere der Testmuster, gegen einen Erwartungswert durchzuführen und bei Detektion eines Fehlers einen sicheren Zustand des Prozesses einzuleiten.
Sicherheitsanordnung gemäß Anspruch 10, wobei die Datenverarbeitungseinheit (10) eingerichtet ist, den Vergleich der Diagnosebits insbesondere der
Testmuster, gegen einen Erwartungswert mit Hilfe von direkten
Speicherzugriffen innerhalb der Datenverarbeitungseinheit (10) durchzuführen.
Sicherheitsanordnung gemäß einem der Ansprüche 1 bis 11, wobei jeder der Seriell-Parallel-Wandler (30, 32, 34) Diagnosebits, insbesondere ein Testmuster, ausgibt und/oder jeder der Parallel-Seriell-Wandler (20, 22, 24) Diagnosebits, insbesondere ein Testmuster, zurückliest.
Verfahren zur seriellen Übertragung von Daten zur Ansteuerung von Ausgängen (50, 52) eines Prozesses, aufweisend die folgenden Schritte: 3
a. serielles Übertragen von Daten (12, 13) zur Ansteuerung von Ausgängen (50, 52) und zur Abfrage von Eingängen (40, 42) eines Prozesses mittels einer Datenverarbeitungseinheit (10); b. Umwandeln von Daten (44) zur Abfrage der Eingänge (40, 42) mittels mindestens eines Parallel-Seriell-Wandlers (20, 22, 24), aufweisend ein Schieberegister; c. Umwandeln von Daten zur Ansteuerung der Ausgänge (50, 52) mittels mindestens eines Seriell-Parallel-Wandlers (30, 32, 34) aufweisend ein Schieberegister; d. Zurücklesen der von dem Seriell-Parallel-Wandler (30, 32, 34) ausgegeben Daten mittels der Parallel-Seriell-Wandler (20, 22, 24), wobei die zu übertragenden Daten Diagnosebits enthalten; und e. Fehlerüberprüfen der zurückgelesenen Daten mittels der
Datenverarbeitungseinheit (10), um eine sichere Datenübertragung zu gewährleisten.
14. Verfahren gemäß Anspruch 13, wobei die Diagnosebits als Testmuster übertragen werden und dynamisch geändert werden.
15. Verfahren gemäß einem der Ansprüche 13 oder 14, wobei die Diagnosebits, insbesondere die Testmuster a) an unterschiedlichen Bitpositionen eines seriellen Datenstroms ausgegeben werden; und/oder invertiert ausgegeben werden.
PCT/EP2017/051632 2016-01-27 2017-01-26 Sicherheitsanordnung Ceased WO2017129671A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/073,391 US10817438B2 (en) 2016-01-27 2017-01-26 Safety arrangement
CN201780008354.2A CN108885573B (zh) 2016-01-27 2017-01-26 安全装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016201141.3A DE102016201141B4 (de) 2016-01-27 2016-01-27 Sicherheitsanordnung
DE102016201141.3 2016-01-27

Publications (1)

Publication Number Publication Date
WO2017129671A1 true WO2017129671A1 (de) 2017-08-03

Family

ID=57909620

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/051632 Ceased WO2017129671A1 (de) 2016-01-27 2017-01-26 Sicherheitsanordnung

Country Status (4)

Country Link
US (1) US10817438B2 (de)
CN (1) CN108885573B (de)
DE (1) DE102016201141B4 (de)
WO (1) WO2017129671A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018000063B4 (de) * 2018-01-08 2024-05-29 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Spannungsdiagnoseschaltung
DE102019110066A1 (de) * 2019-04-16 2020-10-22 Sick Ag Sicherheitsschaltvorrichtung mit einer Vielzahl von Schalterelementen zum Einstellen mindestens eines Betriebsparameters
DE102019003206B3 (de) * 2019-05-07 2020-08-20 Festo Se & Co. Kg Sicherheitsanordnung
WO2023105111A1 (en) * 2021-12-10 2023-06-15 Nokia Technologies Oy Computer system protection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4425254A1 (de) * 1994-07-16 1996-01-18 Telefunken Microelectron Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem
EP2645638A1 (de) * 2012-03-29 2013-10-02 Robert Bosch Gmbh Kommunikationssystem mit Ketten- oder Ringtopologie
EP2738990A1 (de) * 2012-11-22 2014-06-04 Wago Verwaltungsgesellschaft mbH Schaltunganordnung mit einem Überlastschutz für galvanische Trenneinheiten

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034346A (en) * 1975-10-15 1977-07-05 Compagnie Honeywell Bull (Societe Anonyme) Interface for establishing communications between a data-processing unit and a plurality of stations
US4498169A (en) * 1983-03-14 1985-02-05 Scientific Atlanta, Inc. Multiaccess broadcast communication system
US4791643A (en) * 1986-12-29 1988-12-13 Minnesota Mining And Manufacturing Company Single track orthogonal error correction system
DE4100629C1 (en) 1991-01-11 1992-08-13 Phoenix Elektrizitaetsgesellschaft H. Knuemann Gmbh & Co Kg, 4933 Blomberg, De Control and data transmission installation - has switching modules, each with changeover switch bridging shift register
BE1006904A3 (fr) * 1993-03-02 1995-01-24 Lukac Kuruc Eric Procede pour la transmission d'informations sur un support electrique.
JPH08248096A (ja) * 1995-03-13 1996-09-27 Advantest Corp 回路試験装置
EP0826974B1 (de) * 1996-08-30 2005-10-19 Texas Instruments Incorporated Vorrichtung zur Prüfung von integrierten Schaltungen
US6201829B1 (en) * 1998-04-03 2001-03-13 Adaptec, Inc. Serial/parallel GHZ transceiver with pseudo-random built in self test pattern generator
US6574760B1 (en) * 1998-11-03 2003-06-03 Texas Instruments Incorporated Testing method and apparatus assuring semiconductor device quality and reliability
DE19947501C5 (de) * 1999-10-01 2016-06-30 Ifm Electronic Gmbh Aktuator-Sensor-Interface-Slave
GB2373873B (en) * 2000-09-18 2002-12-04 Smc Kk Method of driving and controlling a solenoid-operated valve
EP1225515B1 (de) * 2001-01-17 2008-03-12 Siemens Schweiz AG Einrichtung zum Speisen eines Busses
JP3697427B2 (ja) * 2002-05-20 2005-09-21 三菱電機株式会社 車載電子制御装置
US7814554B1 (en) * 2003-11-06 2010-10-12 Gary Dean Ragner Dynamic associative storage security for long-term memory storage devices
CN100547580C (zh) * 2004-07-08 2009-10-07 阿苏克斯有限公司 用于实现可变大小的快速正交变换的方法和装置
CN101141373A (zh) * 2006-09-05 2008-03-12 北京大学深圳研究生院 可大规模并行访问的一站式缓冲存储分组交换结构及方法
US7971115B2 (en) * 2009-01-31 2011-06-28 Xilinx, Inc. Method and apparatus for detecting and correcting errors in a parallel to serial circuit
DE102009016972B4 (de) 2009-04-14 2013-04-11 Phoenix Contact Gmbh & Co. Kg Kommunikationssystem zum dezentralen und autarken Überwachen und Steuern eines unterlagerten Bussystems
DE102009002786A1 (de) * 2009-05-04 2010-11-11 Robert Bosch Gmbh Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest
DE102009022389A1 (de) 2009-05-22 2010-12-02 Phoenix Contact Gmbh & Co. Kg Steuerungssystem zum Steuern eines Prozesses
CN102208210B (zh) * 2010-03-31 2016-04-27 深圳市朗科科技股份有限公司 闪存设备及其数据存储方法
US9009382B2 (en) * 2011-06-24 2015-04-14 Maxim Integrated Products, Inc. USB hubs with galvanic isolation
DE102011052095B4 (de) * 2011-07-25 2013-08-01 Leuze Electronic Gmbh & Co. Kg Busanschaltung zum Anschluss eines Sicherheitssensors an ein AS-i Bussystem
DE102011117896B4 (de) * 2011-11-04 2013-05-29 Euchner Gmbh + Co. Kg Sicherheitsgerichteter Slave für ein Actuator-Sensor-Interface (AS-i) System
DE102013005579B3 (de) 2013-04-03 2014-03-20 Phoenix Contact Gmbh & Co. Kg Verfahren für einen fehlersicheren Betrieb eines netzwerksfähigen Steuerungssystems
US9541604B2 (en) * 2013-04-29 2017-01-10 Ge Intelligent Platforms, Inc. Loop powered isolated contact input circuit and method for operating the same
DE102014110017A1 (de) 2014-07-16 2016-01-21 Phoenix Contact Gmbh & Co. Kg Steuer- und Datenübertragungssystem, Gateway-Modul, E/A-Modul und Verfahren zur Prozesssteuerung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4425254A1 (de) * 1994-07-16 1996-01-18 Telefunken Microelectron Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem
EP2645638A1 (de) * 2012-03-29 2013-10-02 Robert Bosch Gmbh Kommunikationssystem mit Ketten- oder Ringtopologie
EP2738990A1 (de) * 2012-11-22 2014-06-04 Wago Verwaltungsgesellschaft mbH Schaltunganordnung mit einem Überlastschutz für galvanische Trenneinheiten

Also Published As

Publication number Publication date
DE102016201141A1 (de) 2017-07-27
DE102016201141B4 (de) 2017-11-16
CN108885573B (zh) 2022-02-18
CN108885573A (zh) 2018-11-23
US20190065411A1 (en) 2019-02-28
US10817438B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
EP2504740B1 (de) Sicherheitsmodul für ein automatisierungsgerät
EP2620820B1 (de) Modulanordnung
EP3170287B1 (de) Steuer- und datenübertragungssystem, gateway-modul, e/a-modul und verfahren zur prozesssteuerung
DE102016201141B4 (de) Sicherheitsanordnung
DE102014100970A1 (de) Verfahren und Vorrichtung zum sicheren Abschalten einer elektrischen Last
DE102005055428B4 (de) Busmodul zum Anschluss an ein Bussystem sowie Verwendung eines solchen Busmoduls in einem AS-i-Bussystem
EP2203821B1 (de) Verfahren zur sicheren datenübertragung und gerät
DE102017123615A1 (de) Konfigurierbares Sicherheitsmodul zur Erfassung digitaler oder analoger Eingangs- oder Ausgangssignale
EP3214512A1 (de) Redundantes steuersystem für einen aktor und verfahren zu seiner redundanten steuerung
DE102011106687A1 (de) Signalverarbeitungssystem und Verfahren zur Verarbeitung von Signalen in einem Busknoten
EP2856649B1 (de) Analogsignal-eingangsschaltung mit einer anzahl von analogsignal-erfassungskanälen
EP3738044B1 (de) Spannungsdiagnoseschaltung
DE102008045590B3 (de) Bussystem
DE102019123146B4 (de) Diagnose- und/oder parameterdaten-übertragung zwischen steuermodul und eingabe/ausgabe-modul
DE102008045599B3 (de) Bussystem
EP4046339B1 (de) Sichere prüfanordnung
DE102009002734A1 (de) Feldgerät zur Bestimmung oder Überwachung einer Prozessgröße in der Prozessautomatisierung
EP2980661A1 (de) Elektronisches Steuerungsgerät
EP2667267B1 (de) Analogsignal-Ausgangsschaltung mit einer Anzahl von Analogsignal-Ausgabekanälen
WO2017207403A1 (de) Vorrichtung zum fehlersicheren abschalten eines verbrauchers
DE102021001276A1 (de) Anbindung von Eingangs- und oder Ausgangsmodulen an einen Feldbus mit einer übergeordneten Steuerung
EP3448632B1 (de) System und verfahren zum steuern eines roboters
DE102011052095A1 (de) Busanschaltung zum Anschluss eines Sicherheitssensors an ein AS-i Bussystem
EP2984495B1 (de) Mehrbenutzerfähige testumgebung für eine mehrzahl von testobjekten
EP0090162A2 (de) Zweikanaliges Fail-Safe-Mikrocomputerschaltwerk, insbesondere für Eisenbahnsicherungsanlagen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17701861

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17701861

Country of ref document: EP

Kind code of ref document: A1