WO2017110723A1 - ダイプレクサ回路およびダイプレクサ回路モジュール - Google Patents

ダイプレクサ回路およびダイプレクサ回路モジュール Download PDF

Info

Publication number
WO2017110723A1
WO2017110723A1 PCT/JP2016/087736 JP2016087736W WO2017110723A1 WO 2017110723 A1 WO2017110723 A1 WO 2017110723A1 JP 2016087736 W JP2016087736 W JP 2016087736W WO 2017110723 A1 WO2017110723 A1 WO 2017110723A1
Authority
WO
WIPO (PCT)
Prior art keywords
pass filter
low
terminal
switch
diplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/087736
Other languages
English (en)
French (fr)
Inventor
直史 鷲森
吉田　正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2017110723A1 publication Critical patent/WO2017110723A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication

Definitions

  • the present invention relates to a diplexer circuit that includes a plurality of low-pass filters and a high-pass filter or a band-pass filter and uses the plurality of low-pass filters by switching, and more specifically, occurs in a pass band of the high-pass filter or the band-pass filter.
  • the present invention relates to a diplexer circuit in which unnecessary attenuation is suppressed.
  • the present invention also relates to a diplexer circuit module in which the diplexer circuit of the present invention is configured on one module substrate.
  • DOCSIS registered trademark
  • Data Over Cable Service Interface Specifications has been established as a standard for high-speed data communication using cable TV lines, and data communication services based on the standard have been adopted in many countries.
  • Communicating frequency may be changed when DOCSIS is upgraded.
  • DOCSIS requires that when a communication frequency is changed in the version upgrade, the new version of the communication device can be used in the old version, in other words, the communication frequency of the old version can also be supported. That is, the new communication device is required to be compatible with both the service area where the old version is adopted and the service area where the new version is adopted. For this reason, when it is desired to perform bidirectional communication at a plurality of communication frequencies using a single communication device as in DOCSIS, an external antenna or cable is connected to an internal (indoor) communication wiring. In some cases, a diplexer circuit that switches between a plurality of filters corresponding to the latest version of DOCSIS or an old version of DOCSIS is used for the set-top box.
  • Such a diplexer circuit is disclosed in Patent Document 1 (US Pat. No. 7,020,186). This diplexer circuit can transmit at two different frequencies by switching between two low-pass filters.
  • FIG. 5 shows a diplexer circuit (a diplexer including a switchable low-pass filter) 300 disclosed in Patent Document 1.
  • the diplexer circuit 300 includes three terminals X, Y, and Z.
  • the diplexer circuit 300 includes a first low-pass filter LPF1, a second low-pass filter LPF2, and a high-pass filter HPF, each of which includes an inductor and a capacitor.
  • FIG. 6A shows an equivalent circuit of the first low-pass filter LPF1.
  • FIG. 6B shows an equivalent circuit of the second low-pass filter LPF2.
  • FIG. 6C shows an equivalent circuit of the high-pass filter HPF.
  • the diplexer circuit 300 includes a first switch SW1 and a second switch SW2 that are switched in conjunction with each other.
  • the diplexer circuit 300 switches either the first low-pass filter LPF1 or the second low-pass filter LPF between the terminal X and the terminal Y by switching the first switch SW1 and the second switch SW2 in conjunction with each other. Connected. A high-pass filter HPF is always connected between the terminal X and the terminal Z.
  • the terminal X is connected to a cable of a provider that provides the content.
  • the terminal Y is connected to a transmission circuit (upstream processing circuit).
  • the terminal Z is connected to a receiving circuit (downstream processing circuit).
  • the diplexer circuit 300 selects one of the first low-pass filter LPF1 and the second low-pass filter LPF2 by interlockingly switching the first switch SW1 and the second switch SW2, and selects one of the two different frequencies. Transmission can be performed by frequency.
  • a diplexer circuit capable of transmitting at two different frequencies was manufactured by the diplexer circuit 300 disclosed in Patent Document 1.
  • the cutoff frequency of the first low-pass filter LPF1 was set to 42 MHz. Further, the cutoff frequency of the second low-pass filter LPF2 was set to 65 MHz. Further, the cutoff frequency of the high pass filter HPF was set to 88 MHz. These cut-off frequencies were determined by selecting the constants of the inductors and capacitors constituting each filter.
  • SPDT Single-Pole-Double-Throw switches were used for the first switch SW1 and the second switch SW2, respectively.
  • the first switch SW1 and the second switch SW2 are switched in conjunction with each other.
  • FIG. 7A and 7B show frequency characteristics when the first low-pass filter LPF1 is connected between the first switch SW1 and the second switch SW2 of the diplexer circuit 300.
  • FIG. 8A and 8B show frequency characteristics when the second low-pass filter LPF2 is connected between the first switch SW1 and the second switch SW2 of the diplexer circuit 300.
  • FIG. 7A is a partially enlarged view of FIG. 7B
  • FIG. 8A is a partially enlarged view of FIG. 8B.
  • the first low-pass filter LPF1 when the first low-pass filter LPF1 is connected between the first switch SW1 and the second switch SW2 of the diplexer circuit 300, it is in the vicinity of 1.4 GHz in the passband of the high-pass filter HPF. Unnecessary attenuation D1 occurs. Further, as can be seen from FIG. 8B, when the second low-pass filter LPF2 is connected between the first switch SW1 and the second switch SW2 of the diplexer circuit 300, it is similarly within the passband of the high-pass filter HPF. An unnecessary attenuation D2 occurs in the vicinity of 1.4 GHz.
  • the diplexer circuit of the present invention is a common terminal, a transmission terminal, a reception terminal, and a diplexer, and includes a first terminal. , A second terminal, a third terminal, a first low-pass filter, and a high-pass filter or a band-pass filter, the first low-pass filter being inserted between the first terminal and the second terminal, A high-pass filter or a band-pass filter inserted between the first and second terminals, a second low-pass filter, a third low-pass filter, and a first switch and a second switch that are switched in conjunction with each other,
  • the first terminal of the diplexer is connected to the shared terminal
  • the second terminal of the diplexer is connected to the first switch
  • the third terminal of the diplexer is connected to the receiving terminal.
  • a diplexer including a first low-pass filter and a high-pass filter or a band-pass filter is formed on one module substrate.
  • the diplexer circuit of the present invention can be easily manufactured by using a diplexer module configured by a multilayer substrate or a diplexer module configured by mounting electronic components such as capacitors on the multilayer substrate.
  • the first low pass filter of the diplexer includes a first inductor connected to the first terminal, a second inductor connected between the first inductor and the second terminal, and a first inductor and a second inductor.
  • a T-type filter including a capacitor connected between the connection point and the ground is preferable. In this case, the pass characteristic required for the first low-pass filter can be easily formed by the T-type filter.
  • a capacitor is connected in parallel with the second inductor, and an LC resonator is formed by the second inductor and the capacitor.
  • this LC resonator With this LC resonator, the passband characteristics formed by the first lowpass filter and the second lowpass filter, and the passband characteristics formed by the first lowpass filter and the third lowpass filter, respectively, It can be improved to a better one.
  • the resonance frequency of the LC resonator is provided in the pass band of the high-pass filter or the band-pass filter.
  • the LC resonator causes the reception signal to interfere with the transmission circuit via the first low-pass filter and the second low-pass filter, or via the first low-pass filter and the third low-pass filter. This is because this can be suppressed.
  • the cutoff frequency of the third low-pass filter is higher than the cutoff frequency of the second low-pass filter
  • the third low-pass filter includes at least one LC resonator
  • the resonance frequency of the LC resonator is high-pass. It is preferably provided within the passband of the filter or bandpass filter.
  • the LC resonator can suppress the reception signal from interfering with the transmission circuit via the first low-pass filter and the third low-pass filter.
  • the diplexer circuit module of the present invention can be configured on a module substrate made of ceramic, resin, or the like to produce a diplexer circuit module.
  • the diplexer circuit according to the present invention includes two transmission filter circuits including a first low-pass filter and a second low-pass filter, and a transmission filter circuit including a first low-pass filter and a third low-pass filter. Although a transmission filter circuit is provided, a part of both is shared by the first low-pass filter, so that the number of electronic components necessary to manufacture a diplexer circuit is reduced.
  • FIG. 1 is an equivalent circuit diagram showing a diplexer circuit 100 according to a first embodiment.
  • 2A and 2B are graphs showing frequency characteristics of the diplexer circuit 100 when the second low-pass filter LPF2 is selected.
  • FIG. 2A partially enlarges FIG. 2B.
  • 3A and 3B are graphs showing the frequency characteristics of the diplexer circuit 100 when the third low-pass filter LPF3 is selected.
  • FIG. 3A partially enlarges FIG. 3B.
  • 6 is an equivalent circuit diagram showing a diplexer circuit 300 disclosed in Patent Document 1.
  • FIG. FIG. 6A is an equivalent circuit diagram of the first low-pass filter LPF 1 of the diplexer circuit 300.
  • FIG. 6B is an equivalent circuit diagram of the second low-pass filter LPF2 of the diplexer circuit 300.
  • FIG. 6C is an equivalent circuit diagram of the high pass filter HPF of the diplexer circuit 300.
  • FIGS. 7A and 7B are graphs showing the frequency characteristics of the diplexer circuit 300 when the first low-pass filter LPF1 is selected. Note that FIG. 7A partially enlarges FIG. 7B.
  • FIGS. 8A and 8B are graphs showing frequency characteristics of the diplexer circuit 300 when the second low-pass filter LPF2 is selected. Note that FIG. 8A partially enlarges FIG. 8B.
  • each embodiment shows an embodiment of the present invention by way of example, and the present invention is not limited to the content of the embodiment. Moreover, it is also possible to implement combining the content described in different embodiment, and the implementation content in that case is also included in this invention. Further, the drawings are for helping understanding of the embodiment, and may not be drawn strictly. For example, a drawn component or a dimensional ratio between the components may not match the dimensional ratio described in the specification. In addition, the constituent elements described in the specification may be omitted in the drawings or may be drawn with the number omitted.
  • FIG. 1 shows an equivalent circuit of the diplexer circuit 100 according to the first embodiment.
  • the diplexer circuit 100 includes a shared terminal X, a transmission terminal Y, and a reception terminal Z.
  • the diplexer circuit 100 includes a diplexer DPLX.
  • the diplexer DPLX includes a first terminal T1, a second terminal T2, a third terminal T3, a first low-pass filter LPF1, and a high-pass filter HPF.
  • a first low-pass filter LPF1 is inserted between the first terminal T1 and the second terminal T2.
  • a high-pass filter HPF is inserted between the first terminal T1 and the third terminal T3.
  • the first low-pass filter LPF1 and the high-pass filter HPF are configured on one module substrate. Instead of the high pass filter HPF, a band pass filter BPF (not shown) may be used.
  • the first low-pass filter LPF1 of the diplexer DPLX not only functions as a low-pass filter but also functions as a matching circuit between the first switch SW1 and the high-pass filter HPF.
  • the diplexer circuit 100 includes a second low-pass filter LPF2 and a third low-pass filter LPF3.
  • the diplexer circuit 100 includes a first switch SW1 and a second switch SW2 that are switched in conjunction with each other.
  • the first switch SW1 and the second switch SW2 for example, SPDT (Single Pole Double Throw) switch is used.
  • SPDT Single Pole Double Throw
  • the first switch SW1 and the second switch SW2 are switched in conjunction with each other.
  • the first terminal T1 of the diplexer DPLX is connected to the common terminal X.
  • the second terminal T2 of the diplexer DPLX is connected to the first switch SW1.
  • the third terminal T3 of the diplexer DPLX is connected to the reception terminal Z. Further, the second switch SW2 is connected to the transmission terminal Y.
  • the diplexer circuit 100 switches the first switch SW1 and the second switch SW2 in conjunction with each other so that one of the second low-pass filter LPF2 and the third low-pass filter LPF3 is switched between the first switch SW1 and the second switch SW2. Alternatively connected between them.
  • first low-pass filter LPF1 two inductors L1 (first inductor) and inductor L2 (second inductor) are connected in series, and a capacitor C1 is connected between a connection point between the inductor L1 and the inductor L2 and the ground. It is composed of connected T-type filters.
  • a capacitor C2 is connected in parallel with the inductor L2, and the LC parallel resonator LC1 is formed by the inductor L2 and the capacitor C2.
  • the LC series resonator LC9 is formed by the capacitor C22 and the inductor L12.
  • An LC series resonator LC10 including an inductor L13 and a capacitor C23 is connected between a connection point between the capacitor C18 and the capacitor C19 and the ground.
  • An LC series resonator LC11 including an inductor L14 and a capacitor C24 is connected between a connection point between the capacitor C19 and the capacitor C20 and the ground.
  • An LC series resonator LC12 including an inductor L15 and a capacitor C25 is connected between a connection point between the capacitor C20 and the capacitor C21 and the ground.
  • An LC series resonator LC13 including an inductor L16 and a capacitor C26 is connected between a connection point between the capacitor C21 and the capacitor C22 and the ground.
  • An LC parallel resonator LC14 including an inductor L17 and a capacitor C27 is connected between a connection point between the inductor L12 and the third terminal T3 and the ground.
  • the cut-off frequency of the high-pass filter HPF is set to 108 MHz by selecting the inductor and capacitor constants.
  • the second low-pass filter LPF2 has five inductors L3 to L7 connected in series.
  • An LC series resonator LC2 including an inductor L8 and a capacitor C3 is connected between a connection point between the inductor L3 and the inductor L4 and the ground.
  • a capacitor C4 is connected between the connection point of the inductor L4 and the inductor L5 and the ground.
  • a capacitor C5 is connected between the connection point of the inductor L5 and the inductor L6 and the ground.
  • a capacitor C6 is connected between the connection point of the inductor L6 and the inductor L7 and the ground.
  • a capacitor C7 is connected between the connection point of the inductor L7 and the second switch SW2 and the ground.
  • a capacitor C8 is connected in parallel with the inductor L5, and an LC parallel resonator LC3 is formed by the inductor L5 and the capacitor C8.
  • a capacitor C9 is connected in parallel with the inductor L6, and an LC parallel resonator LC4 is formed by the inductor L6 and the capacitor C9.
  • a capacitor C10 is connected in parallel with the inductor L7, and an LC parallel resonator LC5 is formed by the inductor L7 and the capacitor C10.
  • both of them become a low-pass filter having a cut-off frequency of 42 MHz.
  • the third low-pass filter LPF3 has three inductors L9 to L11 connected in series.
  • a capacitor C11 is connected between the connection point of the first switch SW1 and the inductor L9 and the ground.
  • a capacitor C12 is connected between the connection point of the inductor L9 and the inductor L10 and the ground.
  • a capacitor C13 is connected between the connection point of the inductor L10 and the inductor L11 and the ground.
  • a capacitor C14 is connected between the connection point of the inductor L11 and the second switch SW2 and the ground.
  • the third low-pass filter LPF3 has a capacitor C15 connected in parallel with the inductor L9, and an LC parallel resonator LC6 is formed by the inductor L9 and the capacitor C15.
  • a capacitor C16 is connected in parallel with the inductor L10, and the LC parallel resonator LC7 is formed by the inductor L10 and the capacitor C16.
  • a capacitor C17 is connected in parallel with the inductor L11, and the LC parallel resonator LC8 is formed by the inductor L11 and the capacitor C17.
  • LC parallel resonator LC1 formed in the first low pass filter LPF1
  • LC series resonator LC2 formed in the second low pass filter LPF2
  • LC parallel resonator LC6 formed in the third low pass filter LPF3
  • Table 1 shows the resonance frequencies of LC series resonators LC9 to LC13 and LC parallel resonator LC14 formed in LC8 and high-pass filter HPF.
  • the resonance frequency of the LC parallel resonator LC1 formed in the first low-pass filter LPF is set to 133 MHz and is provided in the pass band (108 MHz to) of the high-pass filter HPF.
  • the LC parallel resonator LC1 causes the received signal to pass through the first low-pass filter LPF1 and the second low-pass filter LPF2, or the first low-pass filter LPF1 and the third low-pass filter LPF3. Interference with the transmission circuit is suppressed.
  • the third low-pass filter LPF3 having a cutoff frequency higher than that of the second low-pass filter LPF2 includes three LC parallel resonators LC6 to LC8, and the resonance frequencies thereof are 113 MHz to 187 MHz.
  • the high pass filter HPF is provided in the pass band (108 MHz to).
  • the diplexer circuit 100 connects the shared terminal X to the cable of the provider that provides the content, connects the transmission terminal Y to the transmission circuit, and connects the reception terminal Z to the reception circuit, thereby enabling DOCSIS. It can be used as a diplexer circuit compatible with both (registered trademark) 3.0 and DOCSIS 3.1.
  • the first low-pass filter LPF1 and the second low-pass filter LPF2 have a cutoff frequency of 42 MHz.
  • a low-pass filter is configured.
  • the diplexer circuit 100 can perform transmission conforming to DOCSIS 3.0 by passing through this low-pass filter.
  • the first low-pass filter LPF1 and the third low-pass filter LPF3 When the third low-pass filter LPF3 is connected between the first switch SW1 and the second switch SW2, the first low-pass filter LPF1 and the third low-pass filter LPF3 have a cutoff frequency of 85 MHz.
  • a low-pass filter is configured.
  • the diplexer circuit 100 can perform transmission conforming to DOCSIS 3.1 by passing through this low-pass filter.
  • 2A and 2B show frequency characteristics when the second low-pass filter LPF2 is connected between the first switch SW1 and the second switch SW2 (based on DOCSIS3.0).
  • 3A and 3B show frequency characteristics when the third low-pass filter LPF3 is connected between the first switch SW1 and the second switch SW2 (based on DOCSIS3.1).
  • 2A is a partially enlarged view of FIG. 2B
  • FIG. 3A is a partially enlarged view of FIG. 3B.
  • either the second low-pass filter LPF2 or the third low-pass filter LPF3 is interposed between the first switch SW1 and the second switch SW2.
  • unnecessary attenuation does not occur in the pass band of the high pass filter HPF. That is, in the diplexer circuit 100, since the first low-pass filter LPF1 functions as a matching circuit between the first switch SW1 and the high-pass filter HPF, unnecessary resonance is generated between the first switch SW1 and the high-pass filter HPF. It is considered that no unnecessary attenuation occurs in the pass band of the high pass filter HPF.
  • the diplexer circuit 100 includes two transmission filter circuits including a first low-pass filter LPF1 and a second low-pass filter LPF2, and a transmission filter circuit including a first low-pass filter LPF1 and a third low-pass filter LPF3. Although a transmission filter circuit is provided, a part of both is shared by the first low-pass filter LPF1, so that the effect of reducing the number of necessary electronic components is also achieved.
  • the diplexer circuit 100 If the diplexer circuit 100 according to the present embodiment is used, communication corresponding to both DOCSIS 3.0 and DOCSIS 3.1 versions can be performed.
  • FIG. 4 is a block diagram of a diplexer circuit 200 according to the second embodiment.
  • the diplexer DPLX includes the high-pass filter HPF.
  • the diplexer DPLX includes a band pass filter BPF instead of the high pass filter HPF.
  • the other configuration of the diplexer circuit 200 is the same as that of the diplexer circuit 100 according to the first embodiment.
  • the first low-pass filter LPF1 functions as a matching circuit between the first switch SW1 and the band-pass filter BPF, unnecessary resonance occurs between the first switch SW1 and the band-pass filter BPF. Thus, unnecessary attenuation does not occur in the pass band of the bandpass filter BPF.
  • the diplexer circuits 100 and 200 according to the first embodiment and the second embodiment have been described above.
  • the diplexer circuit of the present invention is not limited to the contents described above, and various modifications can be made in accordance with the spirit of the invention.
  • each circuit configuration of the first low-pass filter LPF1, the second low-pass filter LPF2, the third low-pass filter LPF3, and the high-pass filter HPF is arbitrary, and is not limited to the above-described contents.
  • Each cutoff frequency that is set is also arbitrary, and is not limited to the above-described content.
  • DOCSIS version 3.0 and version 3.1 have been described as examples.
  • the communication standard in which the diplexer circuit of the present invention is used is not limited to DOCSIS.
  • it is not limited to version 3.0 and version 3.1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)
  • Transceivers (AREA)

Abstract

ハイパスフィルタ（またはバンドパスフィルタ）の通過帯域内に発生する不要な減衰が抑制されたダイプレクサ回路を提供する。　共用端子Ｘと、送信端子Ｙと、受信端子Ｚと、ダイプレクサＤＰＬＸであって、第１端子Ｔ１と、第２端子Ｔ２と、第３端子Ｔ３と、第１ローパスフィルタＬＰＦ１と、ハイパスフィルタＨＰＦ（またはバンドパスフィルタＢＰＦ）とを備えたものと、第２ローパスフィルタＬＰＦ２と、第３ローパスフィルタＬＰＦ３と、連動して切り替えられる第１スイッチＳＷ１および第２スイッチＳＷ２と、を備え、第１スイッチＳＷ１および第２スイッチＳＷ２を連動して切り替えることにより、第２ローパスフィルタＬＰＦ２および第３ローパスフィルタＬＰＦ３のいずれか一方が、第１スイッチＳＷ１と第２スイッチＳＷ２との間に択一的に接続されるようにした。

Description

ダイプレクサ回路およびダイプレクサ回路モジュール
　本発明は、複数のローパスフィルタと、ハイパスフィルタまたはバンドパスフィルタとを備え、複数のローパスフィルタを切り替えて使用するダイプレクサ回路に関し、さらに詳しくは、ハイパスフィルタまたはバンドパスフィルタの通過帯域内に発生する不要な減衰が抑制されたダイプレクサ回路に関する。
　また、本発明は、１つのモジュール基板に、本発明のダイプレクサ回路を構成したダイプレクサ回路モジュールに関する。
　ケーブルテレビの回線を利用した高速データ通信の規格として、ＤＯＣＳＩＳ（登録商標）（Data Over Cable Service Interface Specifications）が定められ、同規格によるデータ通信サービスが多くの国において採用されている。
　ＤＯＣＳＩＳは、これまで数度にわたって改善がなされ、バージョンアップがなされてきた。また、今後も、バージョンアップが予定されている。
　ＤＯＣＳＩＳのバージョンアップにおいては、通信周波数が変更される場合がある。
　ＤＯＣＳＩＳは、バージョンアップにおいて通信周波数が変更される場合には、新バージョンの通信機器が、旧バージョンにおいても使用できること、言い換えれば、旧バージョンの通信周波数にも対応できることを義務付けている。すなわち、新しい通信機器が、旧バージョンが採用されているサービス地域においても、新バージョンが採用されているサービス地域においても、互換性をもって兼用できることを義務付けている。このため、ＤＯＣＳＩＳのように、１つの通信機器を使用して、複数の通信周波数で、双方向の通信を行いたい場合、外部からのアンテナやケーブルと、内部（室内）の通信配線とを繋ぐセットトップボックスに、最新バージョンのＤＯＣＳＩＳや旧バージョンのＤＯＣＳＩＳに対応した複数のフィルタを切り替えて用いるダイプレクサ回路を使用する場合がある。
　そのようなダイプレクサ回路が、特許文献１（米国特許第７０２０１８６号公報）に開示されている。このダイプレクサ回路は、２つのローパスフィルタを切り替えて用いることにより、２つの異なる周波数での送信が可能になっている。
　図５に、特許文献１に開示されたダイプレクサ回路（切り替え可能なローパスフィルタを備えたダイプレクサ）３００を示す。
　ダイプレクサ回路３００は、３つの端子Ｘ、Ｙ、Ｚを備える。
　また、ダイプレクサ回路３００は、それぞれ、インダクタとキャパシタとで構成された、第１ローパスフィルタＬＰＦ１と、第２ローパスフィルタＬＰＦ２と、ハイパスフィルタＨＰＦを備える。図６（Ａ）に、第１ローパスフィルタＬＰＦ１の等価回路を示す。図６（Ｂ）に、第２ローパスフィルタＬＰＦ２の等価回路を示す。図６（Ｃ）に、ハイパスフィルタＨＰＦの等価回路を示す。
　また、ダイプレクサ回路３００は、連動して切り替えられる第１スイッチＳＷ１と、第２スイッチＳＷ２とを備える。
　ダイプレクサ回路３００は、第１スイッチＳＷ１および第２スイッチＳＷ２を連動して切り替えることにより、第１ローパスフィルタＬＰＦ１および第２ローパスフィルタＬＰＦのいずれか一方が、端子Ｘと端子Ｙとの間に択一的に接続される。端子Ｘと端子Ｚとの間には、常時、ハイパスフィルタＨＰＦが接続される。
　ダイプレクサ回路３００においては、端子Ｘを、コンテンツを提供する事業者などのケーブルに接続する。また、ダイプレクサ回路３００においては、端子Ｙを、送信回路（アップストリーム・プロセッシング回路；upstream processing circuitry）に接続する。さらに、ダイプレクサ回路３００においては、端子Ｚを、受信回路（ダウンストリーム・プロセッシング回路；downstream processing circuitry）に接続する。
　ダイプレクサ回路３００は、第１スイッチＳＷ１および第２スイッチＳＷ２を連動して切り替えることにより、第１ローパスフィルタＬＰＦ１および第２ローパスフィルタＬＰＦ２のいずれか一方を選択し、異なる２つの周波数のうちの一方の周波数により送信をおこなうことができる。
米国特許第７０２０１８６号公報
　特許文献１に開示されたダイプレクサ回路３００により、２つの異なる周波数で送信が可能なダイプレクサ回路を作製した。
　具体的には、第１ローパスフィルタＬＰＦ１のカットオフ周波数を４２ＭＨｚに設定した。また、第２ローパスフィルタＬＰＦ２のカットオフ周波数を６５ＭＨｚに設定した。さらに、ハイパスフィルタＨＰＦのカットオフ周波数を８８ＭＨｚに設定した。これらのカットオフ周波数は、各フィルタを構成するインダクタおよびキャパシタの定数を選定することによりおこなった。
　また、第１スイッチＳＷ１および第２スイッチＳＷ２には、それぞれ、ＳＰＤＴ（Single Pole Double Throw）スイッチを使用した。第１スイッチＳＷ１と第２スイッチＳＷ２とは、連動して切り替えがおこなわれる。
　図７（Ａ）、（Ｂ）に、ダイプレクサ回路３００の第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第１ローパスフィルタＬＰＦ１を接続した場合の周波数特性を示す。また、図８（Ａ）、（Ｂ）に、ダイプレクサ回路３００の第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第２ローパスフィルタＬＰＦ２を接続した場合の周波数特性を示す。なお、図７（Ａ）は図７（Ｂ）を部分的に拡大して示したもの、図８（Ａ）は図８（Ｂ）を部分的に拡大して示したものである。
　図７（Ｂ）から分かるように、ダイプレクサ回路３００の第１スイッチＳＷ１と第２スイッチＳＷ２との間に第１ローパスフィルタＬＰＦ１を接続した場合、ハイパスフィルタＨＰＦの通過帯域内の１．４ＧＨｚ近傍に、不要な減衰Ｄ１が発生している。また、図８（Ｂ）から分かるように、ダイプレクサ回路３００の第１スイッチＳＷ１と第２スイッチＳＷ２との間に第２ローパスフィルタＬＰＦ２を接続した場合も、同様に、ハイパスフィルタＨＰＦの通過帯域内の１．４ＧＨｚ近傍に、不要な減衰Ｄ２が発生している。
　これらの不要な減衰Ｄ１、Ｄ２は、図５に示すＸ端子からみた入力インピーダンスと第１スイッチＳＷ１が持つインピーダンスが異なることによるインピーダンス不整合による共振現象によるものである。なお、ダイプレクサ回路３００のハイパスフィルタＨＰＦが、バンドパスフィルタＢＰＦ（図示せず）に置換えられた場合にも、同様の問題が発生する。
　特許文献１に開示されたダイプレクサ回路３００は、ハイパスフィルタＨＰＦの通過帯域内の１．４ＧＨｚ近傍に、不要な減衰Ｄ１、Ｄ２が発生するため、ＤＯＣＳＩＳ３．１に準拠したシステムでは、事実上、２つの周波数で送信し得るダイプレクサ回路として使用することができなかった。
　本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明のダイプレクサ回路は、共用端子と、送信端子と、受信端子と、ダイプレクサであって、第１端子と、第２端子と、第３端子と、第１ローパスフィルタと、ハイパスフィルタまたはバンドパスフィルタとを備え、第１端子と第２端子との間に第１ローパスフィルタが挿入され、第１端子と第３端子との間にハイパスフィルタまたはバンドパスフィルタが挿入されたものと、第２ローパスフィルタと、第３ローパスフィルタと、連動して切り替えられる第１スイッチおよび第２スイッチと、を備え、ダイプレクサの第１端子が共用端子に接続され、ダイプレクサの第２端子が第１スイッチに接続され、ダイプレクサの第３端子が受信端子に接続され、第２スイッチが送信端子に接続され、第１スイッチおよび第２スイッチを連動して切り替えることにより、第２ローパスフィルタおよび第３ローパスフィルタのいずれか一方が、第１スイッチと第２スイッチとの間に択一的に接続されるものとした。
　第１ローパスフィルタと、ハイパスフィルタまたはバンドパスフィルタとで構成されるダイプレクサが、１つのモジュール基板に形成されていることが好ましい。この場合には、多層基板で構成したダイプレクサモジュールや、多層基板にキャパシタなどの電子部品を実装して構成したダイプレクサモジュールを使用することにより、容易に本発明のダイプレクサ回路を作製することができる。
　また、ダイプレクサの第１ローパスフィルタが、第１端子に接続された第１インダクタと、第１インダクタと第２端子との間に接続された第２インダクタと、第１インダクタと第２インダクタとの接続点とグランドとの間に接続されたキャパシタと、を備えたＴ型フィルタであることが好ましい。この場合には、Ｔ型フィルタにより、第１ローパスフィルタに要求される通過特性を容易に形成することができる。
　また、上記第２インダクタと並列にキャパシタが接続され、第２インダクタとそのキャパシタとでＬＣ共振器が形成されることが好ましい。この場合には、このＬＣ共振器により、第１ローパスフィルタおよび第２ローパスフィルタにより形成される通過帯域特性、および、第１ローパスフィルタおよび第３ローパスフィルタにより形成される通過帯域特性を、それぞれ、より優れたものに改善することができる。
　また、上記ＬＣ共振器の共振周波数が、ハイパスフィルタまたはバンドパスフィルタの通過帯域内に設けられていることが好ましい。この場合には、このＬＣ共振器により、受信信号が、第１ローパスフィルタおよび第２ローパスフィルタを経由して、または、第１ローパスフィルタおよび第３ローパスフィルタを経由して、送信回路に混信することを抑制することができるからである。
　さらに、第２ローパスフィルタのカットオフ周波数よりも、第３ローパスフィルタのカットオフ周波数が高く、第３ローパスフィルタは、少なくとも１個のＬＣ共振器を備え、そのＬＣ共振器の共振周波数が、ハイパスフィルタまたはバンドパスフィルタの通過帯域内に設けられていることが好ましい。この場合には、このＬＣ共振器により、受信信号が、第１ローパスフィルタおよび第３ローパスフィルタを経由して、送信回路に混信することを抑制することができる。
　本発明のダイプレクサ回路を、セラミックや樹脂などからなるモジュール基板に構成し、ダイプレクサ回路モジュールを作製することができる。
　本発明のダイプレクサ回路は、第１スイッチと、ハイパスフィルタまたはバンドパスフィルタとの間の不要な共振が抑制され、ハイパスフィルタまたはバンドパスフィルタの通過帯域内に不要な減衰が発生しない。
　また、本発明のダイプレクサ回路は、第１ローパスフィルタと第２ローパスフィルタとで構成される送信フィルタ回路と、第１ローパスフィルタと第３ローパスフィルタとで構成される送信フィルタ回路との、２つの送信フィルタ回路を備えるが、両者の一部分を、それぞれ、第１ローパスフィルタにより兼用しているため、ダイプレクサ回路を作製するのに必要な電子部品の個数が削減されている。
第１実施形態にかかるダイプレクサ回路１００を示す等価回路図である。 図２（Ａ）、（Ｂ）は、それぞれ、第２ローパスフィルタＬＰＦ２を選択した場合のダイプレクサ回路１００の周波数特性を示すグラフである。ただし、図２（Ａ）は、図２（Ｂ）を部分的に拡大して示している。 図３（Ａ）、（Ｂ）は、それぞれ、第３ローパスフィルタＬＰＦ３を選択した場合のダイプレクサ回路１００の周波数特性を示すグラフである。ただし、図３（Ａ）は、図３（Ｂ）を部分的に拡大して示している。 第２実施形態にかかるダイプレクサ回路２００を示すブロック図である。 特許文献１に開示されたダイプレクサ回路３００を示す等価回路図である。 図６（Ａ）は、ダイプレクサ回路３００の第１ローパスフィルタＬＰＦ１の等価回路図である。図６（Ｂ）に、ダイプレクサ回路３００の第２ローパスフィルタＬＰＦ２の等価回路図である。図６（Ｃ）に、ダイプレクサ回路３００のハイパスフィルタＨＰＦの等価回路図である。 図７（Ａ）、（Ｂ）は、それぞれ、第１ローパスフィルタＬＰＦ１を選択した場合のダイプレクサ回路３００の周波数特性を示すグラフである。ただし、図７（Ａ）は、図７（Ｂ）を部分的に拡大して示している。 図８（Ａ）、（Ｂ）は、それぞれ、第２ローパスフィルタＬＰＦ２を選択した場合のダイプレクサ回路３００の周波数特性を示すグラフである。ただし、図８（Ａ）は、図８（Ｂ）を部分的に拡大して示している。
　以下、図面とともに、本発明を実施するための形態について説明する。
　なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
　［第１実施形態］
　図１に、第１実施形態にかかるダイプレクサ回路１００の等価回路を示す。
　ダイプレクサ回路１００は、共用端子Ｘと、送信端子Ｙと、受信端子Ｚと、を備える。
　また、ダイプレクサ回路１００は、ダイプレクサＤＰＬＸを備える。ダイプレクサＤＰＬＸは、第１端子Ｔ１と、第２端子Ｔ２と、第３端子Ｔ３と、第１ローパスフィルタＬＰＦ１と、ハイパスフィルタＨＰＦとを備える。ダイプレクサＤＰＬＸは、第１端子Ｔ１と第２端子Ｔ２との間に第１ローパスフィルタＬＰＦ１が挿入されている。また、ダイプレクサＤＰＬＸは、第１端子Ｔ１と第３端子Ｔ３との間にハイパスフィルタＨＰＦが挿入されている。なお、ダイプレクサＤＰＬＸは、第１ローパスフィルタＬＰＦ１とハイパスフィルタＨＰＦとが、１つのモジュール基板上に構成されている。なお、ハイパスフィルタＨＰＦに代えて、バンドパスフィルタＢＰＦ（図示せず）を使用しても良い。
　なお、ダイプレクサＤＰＬＸの第１ローパスフィルタＬＰＦ１は、ローパスフィルタとしての機能だけではなく、第１スイッチＳＷ１とハイパスフィルタＨＰＦとの整合回路としても機能している。
　また、ダイプレクサ回路１００は、第２ローパスフィルタＬＰＦ２と、第３ローパスフィルタＬＰＦ３とを備える。
　さらに、ダイプレクサ回路１００は、連動して切り替えられる第１スイッチＳＷ１および第２スイッチＳＷ２を備える。第１スイッチＳＷ１および第２スイッチＳＷ２には、たとえば、ＳＰＤＴ（Single Pole Double Throw）スイッチが使用される。第１スイッチＳＷ１と第２スイッチＳＷ２とは、連動して切り替えがおこなわれる。
　ダイプレクサ回路１００は、ダイプレクサＤＰＬＸの第１端子Ｔ１が、共用端子Ｘに接続されている。また、ダイプレクサＤＰＬＸの第２端子Ｔ２が、第１スイッチＳＷ１に接続されている。また、ダイプレクサＤＰＬＸの第３端子Ｔ３が、受信端子Ｚに接続されている。さらに、第２スイッチＳＷ２が、送信端子Ｙに接続されている。
　ダイプレクサ回路１００は、第１スイッチＳＷ１および第２スイッチＳＷ２を連動して切り替えることにより、第２ローパスフィルタＬＰＦ２および第３ローパスフィルタＬＰＦ３のいずれか一方が、第１スイッチＳＷ１と第２スイッチＳＷ２との間に択一的に接続される。
　第１ローパスフィルタＬＰＦ１は、２個のインダクタＬ１（第１インダクタ）、インダクタＬ２（第２インダクタ）が直列に接続され、インダクタＬ１とインダクタＬ２との接続点と、グランドとの間にキャパシタＣ１が接続された、Ｔ型フィルタにより構成されている。また、インダクタＬ２と並列にキャパシタＣ２が接続されて、インダクタＬ２とキャパシタＣ２とでＬＣ並列共振器ＬＣ１が形成されている。
　ハイパスフィルタＨＰＦは、５個のキャパシタＣ１８～Ｃ２２と、インダクタＬ１２とが直列に接続されている。なお、キャパシタＣ２２とインダクタＬ１２とで、ＬＣ直列共振器ＬＣ９が形成されている。そして、キャパシタＣ１８とキャパシタＣ１９との接続点と、グランドとの間に、インダクタＬ１３とキャパシタＣ２３とで構成されるＬＣ直列共振器ＬＣ１０が接続されている。キャパシタＣ１９とキャパシタＣ２０との接続点と、グランドとの間に、インダクタＬ１４とキャパシタＣ２４とで構成されるＬＣ直列共振器ＬＣ１１が接続されている。キャパシタＣ２０とキャパシタＣ２１との接続点と、グランドとの間に、インダクタＬ１５とキャパシタＣ２５とで構成されるＬＣ直列共振器ＬＣ１２が接続されている。キャパシタＣ２１とキャパシタＣ２２との接続点と、グランドとの間に、インダクタＬ１６とキャパシタＣ２６とで構成されるＬＣ直列共振器ＬＣ１３が接続されている。インダクタＬ１２と第３端子Ｔ３との接続点と、グランドとの間に、インダクタＬ１７とキャパシタＣ２７とで構成されるＬＣ並列共振器ＬＣ１４が接続されている。
　ハイパスフィルタＨＰＦは、インダクタおよびキャパシタの定数を選定することにより、カットオフ周波数が１０８ＭＨｚに設定されている。
　第２ローパスフィルタＬＰＦ２は、５個のインダクタＬ３～Ｌ７が直列に接続されている。そして、インダクタＬ３とインダクタＬ４との接続点と、グランドとの間に、インダクタＬ８とキャパシタＣ３とで構成されるＬＣ直列共振器ＬＣ２が接続されている。インダクタＬ４とインダクタＬ５との接続点と、グランドとの間にキャパシタＣ４が接続されている。インダクタＬ５とインダクタＬ６との接続点と、グランドとの間に、キャパシタＣ５が接続されている。インダクタＬ６とインダクタＬ７との接続点と、グランドとの間に、キャパシタＣ６が接続されている。インダクタＬ７と第２スイッチＳＷ２との接続点と、グランドとの間に、キャパシタＣ７が接続されている。
　また、第２ローパスフィルタＬＰＦ２は、インダクタＬ５と並列にキャパシタＣ８が接続されて、インダクタＬ５とキャパシタＣ８とでＬＣ並列共振器ＬＣ３が形成されている。インダクタＬ６と並列にキャパシタＣ９が接続されて、インダクタＬ６とキャパシタＣ９とでＬＣ並列共振器ＬＣ４が形成されている。インダクタＬ７と並列にキャパシタＣ１０が接続されて、インダクタＬ７とキャパシタＣ１０とでＬＣ並列共振器ＬＣ５が形成されている。
　第２ローパスフィルタＬＰＦ２は、第１ローパスフィルタと接続された場合、両者で４２ＭＨｚのカットオフ周波数を備えたローパスフィルタになる。
　第３ローパスフィルタＬＰＦ３は、３個のインダクタＬ９～Ｌ１１が直列に接続されている。そして、第１スイッチＳＷ１とインダクタＬ９との接続点と、グランドとの間に、キャパシタＣ１１が接続されている。インダクタＬ９とインダクタＬ１０との接続点と、グランドとの間にキャパシタＣ１２が接続されている。インダクタＬ１０とインダクタＬ１１との接続点と、グランドとの間にキャパシタＣ１３が接続されている。インダクタＬ１１と第２スイッチＳＷ２との接続点と、グランドとの間に、キャパシタＣ１４が接続されている。
　また、第３ローパスフィルタＬＰＦ３は、インダクタＬ９と並列にキャパシタＣ１５が接続されて、インダクタＬ９とキャパシタＣ１５とでＬＣ並列共振器ＬＣ６が形成されている。インダクタＬ１０と並列にキャパシタＣ１６が接続されて、インダクタＬ１０とキャパシタＣ１６とでＬＣ並列共振器ＬＣ７が形成されている。インダクタＬ１１と並列にキャパシタＣ１７が接続されて、インダクタＬ１１とキャパシタＣ１７とでＬＣ並列共振器ＬＣ８が形成されている。
　第３ローパスフィルタＬＰＦ３は、第１ローパスフィルタと接続された場合、両者で８５ＭＨｚのカットオフ周波数を備えたローパスフィルタになる。
　第１ローパスフィルタＬＰＦ１に形成したＬＣ並列共振器ＬＣ１、第２ローパスフィルタＬＰＦ２に形成したＬＣ直列共振器ＬＣ２、ＬＣ並列共振器ＬＣ３～ＬＣ５、第３ローパスフィルタＬＰＦ３に形成したＬＣ並列共振器ＬＣ６～ＬＣ８、ハイパスフィルタＨＰＦに形成したＬＣ直列共振器ＬＣ９～ＬＣ１３、ＬＣ並列共振器ＬＣ１４の、それぞれの共振周波数を表１に示す。
Figure JPOXMLDOC01-appb-T000001
 　本実施形態にかかるダイプレクサ回路１００においては、第１ローパスフィルタＬＰＦに形成したＬＣ並列共振器ＬＣ１の共振周波数を１３３ＭＨｚとして、ハイパスフィルタＨＰＦの通過帯域（１０８ＭＨｚ～）内に設けている。この結果、ダイプレクサ回路１００においては、ＬＣ並列共振器ＬＣ１により、受信信号が、第１ローパスフィルタＬＰＦ１および第２ローパスフィルタＬＰＦ２、または、第１ローパスフィルタＬＰＦ１および第３ローパスフィルタＬＰＦ３を経由して、送信回路に混信することが抑制されている。
　また、ダイプレクサ回路１００においては、第２ローパスフィルタＬＰＦ２に比べてカットオフ周波数が高い第３ローパスフィルタＬＰＦ３が、３個のＬＣ並列共振器ＬＣ６～ＬＣ８を備え、それらの共振周波数を１１３ＭＨｚ～１８７ＭＨｚとして、ハイパスフィルタＨＰＦの通過帯域（１０８ＭＨｚ～）内に設けている。この結果、ダイプレクサ回路１００においては、ＬＣ並列共振器ＬＣ６～ＬＣ８により、受信信号が、第１ローパスフィルタＬＰＦ１および第３ローパスフィルタＬＰＦ３を経由して、送信回路に混信することが抑制されている。
　本実施形態にかかるダイプレクサ回路１００は、共用端子Ｘを、コンテンツを提供する事業者のケーブルに接続し、送信端子Ｙを送信回路に接続し、受信端子Ｚを受信回路に接続することにより、ＤＯＣＳＩＳ（登録商標）３．０とＤＯＣＳＩＳ３．１の両方に対応したダイプレクサ回路として使用することができる。
　すなわち、第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第２ローパスフィルタＬＰＦ２が接続された場合には、第１ローパスフィルタＬＰＦ１と第２ローパスフィルタＬＰＦ２とで、４２ＭＨｚのカットオフ周波数を備えたローパスフィルタが構成される。ダイプレクサ回路１００は、このローパスフィルタを経由することにより、ＤＯＣＳＩＳ３．０に準拠した送信をおこなうことができる。
　また、第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第３ローパスフィルタＬＰＦ３が接続された場合には、第１ローパスフィルタＬＰＦ１と第３ローパスフィルタＬＰＦ３とで、８５ＭＨｚのカットオフ周波数を備えたローパスフィルタが構成される。ダイプレクサ回路１００は、このローパスフィルタを経由することにより、ＤＯＣＳＩＳ３．１に準拠した送信をおこなうことができる。
　図２（Ａ）、（Ｂ）に、第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第２ローパスフィルタＬＰＦ２を接続した場合（ＤＯＣＳＩＳ３．０に準拠）の周波数特性を示す。また、図３（Ａ）、（Ｂ）に、第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第３ローパスフィルタＬＰＦ３を接続した場合（ＤＯＣＳＩＳ３．１に準拠）の周波数特性を示す。なお、図２（Ａ）は図２（Ｂ）を部分的に拡大して示したもの、図３（Ａ）は図３（Ｂ）を部分的に拡大して示したものである。
　図２（Ｂ）、図３（Ｂ）から分かるように、ダイプレクサ回路１００においては、第１スイッチＳＷ１と第２スイッチＳＷ２との間に、第２ローパスフィルタＬＰＦ２、第３ローパスフィルタＬＰＦ３のいずれを接続した場合においても、ハイパスフィルタＨＰＦの通過帯域内に、不要な減衰は発生していない。すなわち、ダイプレクサ回路１００においては、第１ローパスフィルタＬＰＦ１が、第１スイッチＳＷ１とハイパスフィルタＨＰＦと間の整合回路として機能しているため、第１スイッチＳＷ１とハイパスフィルタＨＰＦとの間に不要な共振が発生せず、ハイパスフィルタＨＰＦの通過帯域内に不要な減衰が発生していないものと考えられる。
　ダイプレクサ回路１００は、第１ローパスフィルタＬＰＦ１と第２ローパスフィルタＬＰＦ２とで構成される送信フィルタ回路と、第１ローパスフィルタＬＰＦ１と第３ローパスフィルタＬＰＦ３とで構成される送信フィルタ回路との、２つの送信フィルタ回路を備えているが、両者の一部分を、それぞれ、第１ローパスフィルタＬＰＦ１により兼用しているため、必要な電子部品の個数を削減するという効果も奏している。
　本実施形態にかかるダイプレクサ回路１００を使用すれば、ＤＯＣＳＩＳ３．０とＤＯＣＳＩＳ３．１の両方のバージョンに対応した通信をおこなうことができる。
　［第２実施形態］
　図４に、第２実施形態にかかるダイプレクサ回路２００のブロック図を示す。
　第１実施形態にかかるダイプレクサ回路１００では、ダイプレクサＤＰＬＸが、ハイパスフィルタＨＰＦを備えていた。
　第２実施形態にかかるダイプレクサ回路２００は、ハイパスフィルタＨＰＦに代えて、ダイプレクサＤＰＬＸが、バンドパスフィルタＢＰＦを備えたものとした。ダイプレクサ回路２００の他の構成は、第１実施形態にかかるダイプレクサ回路１００と同じにした。
　ダイプレクサ回路２００においても、第１ローパスフィルタＬＰＦ１が、第１スイッチＳＷ１とバンドパスフィルタＢＰＦと間の整合回路として機能するため、第１スイッチＳＷ１とバンドパスフィルタＢＰＦとの間に不要な共振が発生せず、バンドパスフィルタＢＰＦの通過帯域内に不要な減衰が発生しない。
　以上、第１実施形態、第２実施形態にかかるダイプレクサ回路１００、２００について説明した。しかしながら、本発明のダイプレクサ回路が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変形をなすことができる。
　たとえば、第１ローパスフィルタＬＰＦ１、第２ローパスフィルタＬＰＦ２、第３ローパスフィルタＬＰＦ３、ハイパスフィルタＨＰＦ（あるいはバンドパスフィルタＢＰＦ）の各回路構成は任意であり、上述した内容には限定されない。また、設定される各カットオフ周波数も任意であり、上述した内容には限定されない。
　また、実施形態においては、ＤＯＣＳＩＳのバージョン３．０およびバージョン３．１を例にとって説明したが、本発明のダイプレクサ回路が使用される通信規格がＤＯＣＳＩＳに限定されることはない。また、ＤＯＣＳＩＳに使用される場合であっても、バージョン３．０およびバージョン３．１に限定されることはない。
Ｘ・・・共用端子
Ｙ・・・送信端子
Ｚ・・・受信端子
ＤＰＬＸ・・・ダイプレクサ
Ｔ１・・・第１端子
Ｔ２・・・第２端子
Ｔ３・・・第３端子
ＬＰＦ１・・・第１ローパスフィルタ
ＨＰＦ・・・ハイパスフィルタ
ＢＰＦ・・・バンドパスフィルタ
ＬＰＦ２・・・第２ローパスフィルタ
ＬＰＦ３・・・第３ローパスフィルタ
ＳＷ１・・・第１スイッチ
ＳＷ２・・・第２スイッチ

Claims (7)

  1. 　共用端子と、
    　送信端子と、
    　受信端子と、
    　第１端子と、第２端子と、第３端子と、第１ローパスフィルタと、ハイパスフィルタまたはバンドパスフィルタとを備え、前記第１端子と前記第２端子との間に前記第１ローパスフィルタが挿入され、前記第１端子と前記第３端子との間に前記ハイパスフィルタまたは前記バンドパスフィルタが挿入されたダイプレクサと、
    　第２ローパスフィルタと、
    　第３ローパスフィルタと、
    　連動して切り替えられる第１スイッチおよび第２スイッチと、を備え、
    　前記ダイプレクサの前記第１端子が、前記共用端子に接続され、
    　前記ダイプレクサの前記第２端子が、前記第１スイッチに接続され、
    　前記ダイプレクサの前記第３端子が、前記受信端子に接続され、
    　前記第２スイッチが、前記送信端子に接続され、
    　前記第１スイッチおよび前記第２スイッチを連動して切り替えることにより、前記第２ローパスフィルタおよび前記第３ローパスフィルタのいずれか一方が、前記第１スイッチと前記第２スイッチとの間に択一的に接続されるダイプレクサ回路。
  2. 　前記第１ローパスフィルタと、前記ハイパスフィルタまたは前記バンドパスフィルタとで構成される前記ダイプレクサが、１つのモジュール基板で形成されている、請求項１に記載されたダイプレクサ回路。
  3. 　前記ダイプレクサの前記第１ローパスフィルタが、前記第１端子に接続された第１インダクタと、前記第１インダクタと前記第２端子との間に接続された第２インダクタと、前記第１インダクタと前記第２インダクタとの接続点とグランドとの間に接続されたキャパシタと、を備えたＴ型フィルタからなる、請求項１または２に記載されたダイプレクサ回路。
  4. 　前記第２インダクタと並列にキャパシタが接続され、前記第２インダクタと当該キャパシタとでＬＣ共振器が形成された、請求項３に記載されたダイプレクサ回路。
  5. 　前記ＬＣ共振器の共振周波数が、前記ハイパスフィルタまたは前記バンドパスフィルタの通過帯域内に設けられている、請求項４に記載されたダイプレクサ回路。
  6. 　前記第２ローパスフィルタのカットオフ周波数よりも、前記第３ローパスフィルタのカットオフ周波数が高く、
    　前記第３ローパスフィルタは、少なくとも１個のＬＣ共振器を備え、当該ＬＣ共振器の共振周波数が、前記ハイパスフィルタまたは前記バンドパスフィルタの通過帯域内に設けられている、請求項１ないし５のいずれか１項に記載された、ダイプレクサ回路。
  7. 　１つのモジュール基板に、請求項１ないし６のいずれか１項に記載されたダイプレクサ回路が構成されたダイプレクサ回路モジュール。
PCT/JP2016/087736 2015-12-25 2016-12-19 ダイプレクサ回路およびダイプレクサ回路モジュール Ceased WO2017110723A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015253378 2015-12-25
JP2015-253378 2015-12-25

Publications (1)

Publication Number Publication Date
WO2017110723A1 true WO2017110723A1 (ja) 2017-06-29

Family

ID=59090301

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/087736 Ceased WO2017110723A1 (ja) 2015-12-25 2016-12-19 ダイプレクサ回路およびダイプレクサ回路モジュール

Country Status (2)

Country Link
TW (1) TWI601379B (ja)
WO (1) WO2017110723A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865350A (zh) * 2019-04-05 2020-10-30 三星电机株式会社 前端模块
US11387556B2 (en) 2019-04-05 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Frontend module
CN114884485A (zh) * 2021-02-05 2022-08-09 天津威盛电子有限公司 复用器
CN114928342A (zh) * 2022-06-07 2022-08-19 江南大学 高隔离度低损耗集成无源微型双工器及其应用
CN116260417A (zh) * 2023-05-16 2023-06-13 成都频岢微电子有限公司 一种单谐振器滤波器、多谐振器滤波器和射频前端模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022631A1 (en) * 2001-07-13 2003-01-30 Rhodes Robert Andrew Multi-mode bidirectional communications device including a diplexer having a switchable notch filter
JP2003209454A (ja) * 2001-11-12 2003-07-25 Matsushita Electric Ind Co Ltd ダイプレクサ並びにそれを用いた高周波スイッチ及びアンテナ共用器
US7020186B2 (en) * 2001-07-13 2006-03-28 Thomson Licensing Multi-mode bi-directional communications device including a diplexer having switchable low pass filters
JP2006128881A (ja) * 2004-10-27 2006-05-18 Kyocera Corp ダイプレクサ
JP2006332980A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd トリプレクサ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765456B2 (en) * 2001-12-17 2004-07-20 Oki Electric Industry Co., Ltd. Surface acoustic wave duplexer and portable communication device using the same
US20070030095A1 (en) * 2005-08-05 2007-02-08 Mitsutaka Hikita Antenna duplexer and wireless terminal using the same
JP5360163B2 (ja) * 2011-08-22 2013-12-04 株式会社村田製作所 高周波フロントエンドモジュール
US8824976B2 (en) * 2012-04-11 2014-09-02 Qualcomm Incorporated Devices for switching an antenna
TWI520552B (zh) * 2014-09-01 2016-02-01 鋐寶科技股份有限公司 可切換式雙工器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022631A1 (en) * 2001-07-13 2003-01-30 Rhodes Robert Andrew Multi-mode bidirectional communications device including a diplexer having a switchable notch filter
US7020186B2 (en) * 2001-07-13 2006-03-28 Thomson Licensing Multi-mode bi-directional communications device including a diplexer having switchable low pass filters
JP2003209454A (ja) * 2001-11-12 2003-07-25 Matsushita Electric Ind Co Ltd ダイプレクサ並びにそれを用いた高周波スイッチ及びアンテナ共用器
JP2006128881A (ja) * 2004-10-27 2006-05-18 Kyocera Corp ダイプレクサ
JP2006332980A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd トリプレクサ回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865350A (zh) * 2019-04-05 2020-10-30 三星电机株式会社 前端模块
CN111865350B (zh) * 2019-04-05 2021-12-17 三星电机株式会社 前端模块
US11387556B2 (en) 2019-04-05 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Frontend module
CN114884485A (zh) * 2021-02-05 2022-08-09 天津威盛电子有限公司 复用器
CN114928342A (zh) * 2022-06-07 2022-08-19 江南大学 高隔离度低损耗集成无源微型双工器及其应用
CN114928342B (zh) * 2022-06-07 2024-02-06 江南大学 高隔离度低损耗集成无源微型双工器及其应用
CN116260417A (zh) * 2023-05-16 2023-06-13 成都频岢微电子有限公司 一种单谐振器滤波器、多谐振器滤波器和射频前端模组
CN116260417B (zh) * 2023-05-16 2023-07-11 成都频岢微电子有限公司 一种单谐振器滤波器、多谐振器滤波器和射频前端模组

Also Published As

Publication number Publication date
TWI601379B (zh) 2017-10-01
TW201724735A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US10079587B2 (en) Phase shifter, impedance matching circuit, multi/demultiplexer, and communication terminal apparatus
JP5794365B2 (ja) ケーブルおよび通信装置
CN101075695B (zh) 半导体装置互连单元、半导体装置以及高频模块
US11956069B2 (en) Multiplexer, filter, and communication device
WO2017110723A1 (ja) ダイプレクサ回路およびダイプレクサ回路モジュール
JP4952716B2 (ja) 高周波部品
JP4525826B2 (ja) 高周波部品
US10110194B2 (en) Variable filter circuit, RF front end circuit and communication device
JP2013062556A (ja) マルチプレクサ
US10439582B2 (en) Variable-frequency LC filter, high-frequency frontend module, and communication apparatus
JP6365776B2 (ja) 高周波フロントエンド回路
WO2012172909A1 (ja) 分波器
JP2017503401A (ja) フロントエンド回路およびフロントエンド回路の動作の方法
JP6352418B2 (ja) Ｒｆアンテナスイッチおよびこのアンテナスイッチの作動方法
US9007145B2 (en) High-frequency signal balancing multiplexer
JP2008271187A (ja) 分波回路
JP7846525B2 (ja) フィルタ、マルチプレクサおよび通信用モジュール
TWI638540B (zh) Duplexer module with switch and duplexer module
JP7579186B2 (ja) バンドエリミネーションフィルタ
JP2011015064A (ja) ダイプレクサ回路
JP2013118591A (ja) フィルタ回路
JP2007013849A (ja) ノッチ付バンドパスフィルタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16878612

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16878612

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP