WO2017071048A1 - 一种基于数据线共用技术的阵列基板及其显示装置 - Google Patents

一种基于数据线共用技术的阵列基板及其显示装置 Download PDF

Info

Publication number
WO2017071048A1
WO2017071048A1 PCT/CN2015/098970 CN2015098970W WO2017071048A1 WO 2017071048 A1 WO2017071048 A1 WO 2017071048A1 CN 2015098970 W CN2015098970 W CN 2015098970W WO 2017071048 A1 WO2017071048 A1 WO 2017071048A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
data line
column
row
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/098970
Other languages
English (en)
French (fr)
Inventor
李倩倩
许哲豪
董成才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/906,450 priority Critical patent/US10242612B2/en
Publication of WO2017071048A1 publication Critical patent/WO2017071048A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Definitions

  • the switching element is a thin film transistor.
  • the display pixels of the first row comprise one of the second pixels and two of the first pixels arranged adjacent to each other;
  • a third scan line and a fourth scan line are respectively disposed on the upper and lower sides of the display pixel of the second row, and the periodic arrangement of the display pixels in the second row is the second pixel, the first pixel, the second pixel, and the second a pixel, a first pixel, and a second pixel, wherein the first pixel is controlled by the third scan line through a switching element and the corresponding data line is turned on, and the second pixel is controlled by the fourth scan line through a switching element and corresponding data. Conduction of the line;
  • the present invention sets the position of the first pixel and the second pixel sharing a data line so that the cycle in the row direction or the column direction is at four. In one or three ranges, the first pixel and the second pixel are dispersed in a small period, so that the first pixel and the second pixel are more uniformly displayed each other, and the signal delay effect band due to the data line sharing technique is alleviated. The resulting image shows a problem with the light and dark lines.
  • FIG. 4 is a schematic diagram of still another application example of an embodiment of an array substrate based on a data line sharing technology of the present invention.
  • the fifth scan line GL5 and the sixth scan line GL6 are respectively disposed on the upper and lower sides of the display pixel of the third row, and the periodic arrangement of the display pixels in the third row is the second pixel, the second pixel, the first pixel, a second pixel, a second pixel, and a first pixel, wherein the first pixel is controlled by the fifth scan line GL5 through a switching element and the corresponding data line is turned on, and the second pixel is passed by the sixth scan line GL6 through a switching element. Controls the conduction with the corresponding data line.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种基于数据线共用技术的阵列基板（1）及其显示装置（2），涉及显示技术领域。基于数据线共用技术的阵列基板（1）包括基板（11）及设于所述基板（11）上的显示像素（12），所述显示像素（12）包括按行、列排列的多个第一像素（121）和多个第二像素（122），所述第一像素（121）和第二像素（122）是共用一根数据线但连接不同扫描线的两个显示像素；所述第一像素（121）、第二像素（122）在所述行向、列向周期性排列，并且所述行向、列向的周期为三至四个显示像素，同时所述行向、列向中至少一个方向上的周期是三个显示像素。通过上述方式，能够减轻数据线共用技术存在的信号延迟效应给显示图像带来明暗线现象的问题。

Description

一种基于数据线共用技术的阵列基板及其显示装置
【技术领域】
本发明涉及显示技术领域，特别是涉及一种基于数据线共用技术的阵列基板及其显示装置。
【背景技术】
在显示技术中，显示装置通常是由布设在显示装置上的扫描线和数据线的共同作用下实现画面显示及其切换，且多为采用扫描线水平设置、数据线竖直设置的结构设置。其中，扫描线与数据线的设置数量与子像素纵横排列的行列数量相一致，保证了显示装置的每个子像素的显示控制，然而，其结构设置往往会带来显示装置需设置的数据线过多、子像素所需充电时间长等问题。
于传统显示装置扫描线和数据线的结构设置基础上，数据线共用（Data Line Share，DLS）技术被提出，其为一种通过相邻的子像素共用一条数据线、相邻的子像素使用不同的扫面线的技术，其带来的益处为：达到数据线数目减半目的的同时，子像素的充电时间随扫描线的增加而大大减少。
当显示装置进行画面显示时，由于其通常采用点翻转（Dot Inversion）的驱动方式，即，相邻两数据线的信号极性相反，同一数据线相邻行时的信号极性相反。同时因数据线存在一定的阻抗，这会导致其传输的信号会出现延迟效应，使得信号并非理想的方波，这样会到至后充电像素比先充电像素的充电效果好。而数据线共用技术虽能解决显示装置因结构设置带来的需设置的数据线过多、子像素所需充电时间长等问题，但是其往往会加重显示装置的信号延迟效应，严重时，甚至会出现显示画面存在明显明暗线的情况，直接影响用户的视觉体验。
【发明内容】
本发明主要解决的技术问题是提供一种基于数据线共用技术的阵列基板及其显示装置，能够减轻数据线共用技术存在的信号延迟效应给显示图像带来明暗线现象的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种基于数据线共用技术的阵列基板，其包括：
基板及设于所述基板上的显示像素，所述显示像素包括按行、列排列的多个第一像素和多个第二像素，所述第一像素和第二像素是共用一根数据线但连接不同扫描线的两个显示像素；
所述第一像素、第二像素在所述行向、列向周期性排列，并且所述行向、列向的周期为三至四个显示像素，同时所述行向、列向中至少一个方向上的周期是三个显示像素。
其中，所述行向、列向的周期均是三个显示像素。
其中，在至少一个所述行向、列向的周期中，第一行的显示像素包括一个所述第二像素和相邻排列的两个所述第一像素；
第二行的显示像素包括两个所述第二像素和一个所述第一像素，且所述第一像素位于两个所述第二像素之间；
第三行的显示像素包括一个所述第一像素和相邻排列的两个所述第二像素，且所述第三行中的所述第一像素所在的列与所述第一行中的所述第一像素所在列不同。
其中，在横向的相邻两个周期中，第一行显示像素的上、下分别设有第一扫描线、第二扫描线，且在第一行中显示像素的周期性排列为第一像素、第一像素、第二像素、第一像素、第一像素、第二像素，且第一像素均由第一扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第二扫描线通过一开关元件控制与相应数据线的导通；
其中，列向设置有第一数据线、第二数据线、第三数据线及第四数据线，在第一行中，第一列的第一像素使用第一数据线；第二列的第一像素与第三列的第二像素共用第二数据线；第四列的第一像素与第六列的第二像素共用第三数据线；第五列的第一像素使用第四数据线；
在第二行显示像素的上、下分别设有第三扫描线、第四扫描线，且在第二行中显示像素的周期性排列为第二像素、第一像素、第二像素、第二像素、第一像素、第二像素，且第一像素均由第三扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第四扫描线通过一开关元件控制与相应数据线的导通；
其中，在第二行中，第一列的第二像素使用第一数据线；第二列的第一像素和第三列的第二像素共用第二数据线；第四列的第二像素和第五列的第一像素共用第三数据线；第六列的第二像素使用第四数据线；
在第三行显示像素的上、下分别设有第五扫描线、第六扫描线，且在第三行中显示像素的周期性排列为第二像素、第二像素、第一像素、第二像素、第二像素、第一像素，且第一像素均由第五扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第六扫描线通过一开关元件控制与相应数据线的导通；
其中，在第三行中，第一列的第二像素使用第一数据线；第二列的第二像素和第三列的第一像素共用第二数据线；第四列的第二像素和第六列的第一像素共用第三数据线；第五列的第二像素使用第四数据线。
其中，所述开关元件为薄膜晶体管。
其中，所述薄膜晶体管为N型薄膜晶体管。
其中，所述行向、列向的周期分别是三个显示像素、四个显示像素。
其中，所述行向、列向的周期分别是四个显示像素、三个显示像素。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示装置，其包括基于数据线共用技术的阵列基板，该阵列基板包括：
基板及设于所述基板上的显示像素，所述显示像素包括按行、列排列的多个第一像素和多个第二像素，所述第一像素和第二像素是共用一根数据线但连接不同扫描线的两个显示像素；
所述第一像素、第二像素在所述行向、列向周期性排列，并且所述行向、列向的周期为三至四个显示像素，同时所述行向、列向中至少一个方向上的周期是三个显示像素。
其中，所述行向、列向的周期均是三个显示像素。
其中，在至少一个所述行向、列向的周期中，第一行的显示像素包括一个所述第二像素和相邻排列的两个所述第一像素；
第二行的显示像素包括两个所述第二像素和一个所述第一像素，且所述第一像素位于两个所述第二像素之间；
第三行的显示像素包括一个所述第一像素和相邻排列的两个所述第二像素，且所述第三行中的所述第一像素所在的列与所述第一行中的所述第一像素所在列不同。
其中，在横向的相邻两个周期中，第一行显示像素的上、下分别设有第一扫描线、第二扫描线，且在第一行中显示像素的周期性排列为第一像素、第一像素、第二像素、第一像素、第一像素、第二像素，且第一像素均由第一扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第二扫描线通过一开关元件控制与相应数据线的导通；
其中，列向设置有第一数据线、第二数据线、第三数据线及第四数据线，在第一行中，第一列的第一像素使用第一数据线；第二列的第一像素与第三列的第二像素共用第二数据线；第四列的第一像素与第六列的第二像素共用第三数据线；第五列的第一像素使用第四数据线；
在第二行显示像素的上、下分别设有第三扫描线、第四扫描线，且在第二行中显示像素的周期性排列为第二像素、第一像素、第二像素、第二像素、第一像素、第二像素，且第一像素均由第三扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第四扫描线通过一开关元件控制与相应数据线的导通；
其中，在第二行中，第一列的第二像素使用第一数据线；第二列的第一像素和第三列的第二像素共用第二数据线；第四列的第二像素和第五列的第一像素共用第三数据线；第六列的第二像素使用第四数据线；
在第三行显示像素的上、下分别设有第五扫描线、第六扫描线，且在第三行中显示像素的周期性排列为第二像素、第二像素、第一像素、第二像素、第二像素、第一像素，且第一像素均由第五扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第六扫描线通过一开关元件控制与相应数据线的导通；
其中，在第三行中，第一列的第二像素使用第一数据线；第二列的第二像素和第三列的第一像素共用第二数据线；第四列的第二像素和第六列的第一像素共用第三数据线；第五列的第二像素使用第四数据线。
其中，所述开关元件为薄膜晶体管。
其中，所述薄膜晶体管为N型薄膜晶体管。
其中，所述行向、列向的周期分别是三个显示像素、四个显示像素。
其中，所述行向、列向的周期分别是四个显示像素、三个显示像素。
本发明的有益效果是：区别于现有技术的情况，本发明是通过对共用一根数据线的第一像素和第二像素的位置设置，使其在行向或是列向上的周期在四个或是三个范围内，第一像素和第二像素在一个较小的周期内分散，使得第一像素和第二像素相互的显示更加均匀，减轻由于数据线共用技术存在的信号延迟效应带来的显示图像出现明暗线的问题。
【附图说明】
图1是本发明基于数据线共用技术的阵列基板一实施方式的结构示意图；
图2是本发明基于数据线共用技术的阵列基板一实施方式的一应用例示意图；
图3是图2中的电路结构示意图；
图4是本发明基于数据线共用技术的阵列基板一实施方式的又一应用例示意图；
图5是本发明基于数据线共用技术的阵列基板一实施方式的又一应用例示意图；
图6是本发明基于数据线共用技术的阵列基板的另一实施方式的结构示意图。
【具体实施方式】
参阅图1，本发明阵列基板的一实施方式：基于数据线共用技术的阵列基板1包括基板11及设于基板11上的显示像素12，其中，显示像素12包括按行、列排列的多第一像素121和多个第二像素122，第一像素121和第二像素122是共用一根数据线但连接不同扫描线的两个显示像素。第一像素121、第二像素122在行向、列向上周期性排列，并且行向、列向的周期为三至四个显示像素，同时在行向、列向中的至少一个方向上的周期是三个显示像素。
第一像素121和第二像素122共用一根数据线但连接不同的扫描线，意味着二者之一的一个像素将为较明像素，而另一个为较暗像素；与此同时，在行向、列向上周期性排列，且行向、列向的周期为三至四个显示像素，同时行向、列向中至少一个方向上的周期是三个显示像素，通过确定在行向或是列向中的至少一个方向上的周期是三个显示像素，保证在行、或是列中的第一像素121或是第二像素至少出现一次，第一像素121和第二像素122相互交错的设置，以使第一像素121和第二像素122的排布更加分散，从而减轻由于数据线共用技术存在的信号延迟效应带来的显示图像出现明暗线的问题。
进一步地，显示像素12的行向、列向的周期行向、列向的周期均是三个显示像素。参阅图2，在至少一个行向、列向的周期中，第一行的显示像素包括一个第二像素和相邻排列的两个第一像素；第二行的显示像素包括两个第二像素和一个第一像素，且第一像素位于两个第二像素之间；第三行的显示像素包括一个第一像素和相邻排列的两个第二像素，且第三行中的第一像素所在的列与第一行中的第一像素所在列不同。
参阅图2和图3，在横向的相邻两个周期中，第一行显示像素的上、下分别设有第一扫描线GL1、第二扫描线GL2，且在第一行中显示像素的周期性排列为第一像素、第一像素、第二像素、第一像素、第一像素、第二像素，且第一像素均由第一扫描线GL1通过一开关元件控制与相应数据线的导通，第二像素均由第二扫描线GL2通过一开关元件控制与相应数据线的导通。其中，列向设置有第一数据线DL1、第二数据线DL2、第三数据线DL3及第四数据线DL4，在第一行中，第一列的第一像素使用第一数据线DL1；第二列的第一像素与第三列的第二像素共用第二数据线DL2；第四列的第一像素与第六列的第二像素共用第三数据线DL3；第五列的第一像素使用第四数据线DL4。
在第二行显示像素的上、下分别设有第三扫描线GL3、第四扫描线GL4，且在第二行中显示像素的周期性排列为第二像素、第一像素、第二像素、第二像素、第一像素、第二像素，且第一像素均由第三扫描线GL3通过一开关元件控制与相应数据线的导通，第二像素均由第四扫描线GL4通过一开关元件控制与相应数据线的导通。其中，在第二行中，第一列的第二像素使用第一数据线DL1；第二列的第一像素和第三列的第二像素共用第二数据线DL2；第四列的第二像素和第五列的第一像素共用第三数据线DL3；第六列的第二像素使用第四数据线DL4；
在第三行显示像素的上、下分别设有第五扫描线GL5、第六扫描线GL6，且在第三行中显示像素的周期性排列为第二像素、第二像素、第一像素、第二像素、第二像素、第一像素，且第一像素均由第五扫描线GL5通过一开关元件控制与相应数据线的导通，第二像素均由第六扫描线GL6通过一开关元件控制与相应数据线的导通。其中，在第三行中，第一列的第二像素使用第一数据线DL1；第二列的第二像素和第三列的第一像素共用第二数据线DL2；第四列的第二像素和第六列的第一像素共用第三数据线DL3；第五列的第二像素使用第四数据线DL4。
此处，开关元件为薄膜晶体管，更进一步地，其为N型薄膜晶体管。
参阅图4，显示像素12在行向、列向的周期分别是三个显示像素、四个显示像素。在任意行、列中第一像素121或者第二像素122至少出现一次，第一像素121和第二像素122在行向、列向上的排布分散。
参阅图5，显示像素12在行向、列向的周期分别是四个显示像素、三个显示像素。在任意行、列中第一像素121或者第二像素122至少出现一次，第一像素121和第二像素122在行向、列向上的排布分散。
参阅图6，本发明的另一实施方式为显示装置2，包括本发明的一实施方式的基于数据线共用技术的阵列基板1，在本发明的阵列基板减轻由于数据线共用技术存在的信号延迟效应带来的显示图像出现明暗线的基础上，采用本发明阵列基板的显示装置在画面的呈现上更加自然，明暗度均匀不易被察觉，使得视觉体验更佳。
综上，本发明的核心思想为：在第一像素和第二像素共用一根数据线的前提下，通过第一像素和第二像素的位置排布设计，在一更小的周期内，将第一像素和第二像素分散开来，以使明像素和暗像素的分布更均匀，从而减轻由于数据线共用技术存在的信号延迟效应带来的显示图像出现明暗线的问题。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (16)

  1. 一种基于数据线共用技术的阵列基板，其中，包括：
    基板及设于所述基板上的显示像素，所述显示像素包括按行、列排列的多个第一像素和多个第二像素，所述第一像素和第二像素是共用一根数据线但连接不同扫描线的两个显示像素；
    所述第一像素、第二像素在所述行向、列向周期性排列，并且所述行向、列向的周期为三至四个显示像素，同时所述行向、列向中至少一个方向上的周期是三个显示像素。
  2. 根据权利要求1中所述的基于数据线共用技术的阵列基板，其中，所述行向、列向的周期均是三个显示像素。
  3. 根据权利要求2中所述的基于数据线共用技术的阵列基板，其中
    其中，在至少一个所述行向、列向的周期中，第一行的显示像素包括一个所述第二像素和相邻排列的两个所述第一像素；
    第二行的显示像素包括两个所述第二像素和一个所述第一像素，且所述第一像素位于两个所述第二像素之间；
    第三行的显示像素包括一个所述第一像素和相邻排列的两个所述第二像素，且所述第三行中的所述第一像素所在的列与所述第一行中的所述第一像素所在列不同。
  4. 根据权利要求3中所述的基于数据线共用技术的阵列基板，其中，
    在横向的相邻两个周期中，第一行显示像素的上、下分别设有第一扫描线、第二扫描线，且在第一行中显示像素的周期性排列为第一像素、第一像素、第二像素、第一像素、第一像素、第二像素，且第一像素均由第一扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第二扫描线通过一开关元件控制与相应数据线的导通；
    其中，列向设置有第一数据线、第二数据线、第三数据线及第四数据线，在第一行中，第一列的第一像素使用第一数据线；第二列的第一像素与第三列的第二像素共用第二数据线；第四列的第一像素与第六列的第二像素共用第三数据线；第五列的第一像素使用第四数据线；
    在第二行显示像素的上、下分别设有第三扫描线、第四扫描线，且在第二行中显示像素的周期性排列为第二像素、第一像素、第二像素、第二像素、第一像素、第二像素，且第一像素均由第三扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第四扫描线通过一开关元件控制与相应数据线的导通；
    其中，在第二行中，第一列的第二像素使用第一数据线；第二列的第一像素和第三列的第二像素共用第二数据线；第四列的第二像素和第五列的第一像素共用第三数据线；第六列的第二像素使用第四数据线；
    在第三行显示像素的上、下分别设有第五扫描线、第六扫描线，且在第三行中显示像素的周期性排列为第二像素、第二像素、第一像素、第二像素、第二像素、第一像素，且第一像素均由第五扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第六扫描线通过一开关元件控制与相应数据线的导通；
    其中，在第三行中，第一列的第二像素使用第一数据线；第二列的第二像素和第三列的第一像素共用第二数据线；第四列的第二像素和第六列的第一像素共用第三数据线；第五列的第二像素使用第四数据线。
  5. 根据权利要求4中所述的基于数据线共用技术的阵列基板，其中，所述开关元件为薄膜晶体管。
  6. 根据权利要求5中所述的基于数据线共用技术的阵列基板，其中，所述薄膜晶体管为N型薄膜晶体管。
  7. 根据权利要求1中所述的基于数据线共用技术的阵列基板，其中，所述行向、列向的周期分别是三个显示像素、四个显示像素。
  8. 根据权利要求1中所述的基于数据线共用技术的阵列基板，其中，所述行向、列向的周期分别是四个显示像素、三个显示像素。
  9. 一种显示装置，其中，包括基于数据线共用技术的阵列基板，所述阵列基板包括：
    基板及设于所述基板上的显示像素，所述显示像素包括按行、列排列的多个第一像素和多个第二像素，所述第一像素和第二像素是共用一根数据线但连接不同扫描线的两个显示像素；
    所述第一像素、第二像素在所述行向、列向周期性排列，并且所述行向、列向的周期为三至四个显示像素，同时所述行向、列向中至少一个方向上的周期是三个显示像素。
  10. 根据权利要求9中所述的显示装置，其中，所述行向、列向的周期均是三个显示像素。
  11. 根据权利要求10中所述的显示装置，其中
    其中，在至少一个所述行向、列向的周期中，第一行的显示像素包括一个所述第二像素和相邻排列的两个所述第一像素；
    第二行的显示像素包括两个所述第二像素和一个所述第一像素，且所述第一像素位于两个所述第二像素之间；
    第三行的显示像素包括一个所述第一像素和相邻排列的两个所述第二像素，且所述第三行中的所述第一像素所在的列与所述第一行中的所述第一像素所在列不同。
  12. 根据权利要求11中所述的显示装置，其中，
    在横向的相邻两个周期中，第一行显示像素的上、下分别设有第一扫描线、第二扫描线，且在第一行中显示像素的周期性排列为第一像素、第一像素、第二像素、第一像素、第一像素、第二像素，且第一像素均由第一扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第二扫描线通过一开关元件控制与相应数据线的导通；
    其中，列向设置有第一数据线、第二数据线、第三数据线及第四数据线，在第一行中，第一列的第一像素使用第一数据线；第二列的第一像素与第三列的第二像素共用第二数据线；第四列的第一像素与第六列的第二像素共用第三数据线；第五列的第一像素使用第四数据线；
    在第二行显示像素的上、下分别设有第三扫描线、第四扫描线，且在第二行中显示像素的周期性排列为第二像素、第一像素、第二像素、第二像素、第一像素、第二像素，且第一像素均由第三扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第四扫描线通过一开关元件控制与相应数据线的导通；
    其中，在第二行中，第一列的第二像素使用第一数据线；第二列的第一像素和第三列的第二像素共用第二数据线；第四列的第二像素和第五列的第一像素共用第三数据线；第六列的第二像素使用第四数据线；
    在第三行显示像素的上、下分别设有第五扫描线、第六扫描线，且在第三行中显示像素的周期性排列为第二像素、第二像素、第一像素、第二像素、第二像素、第一像素，且第一像素均由第五扫描线通过一开关元件控制与相应数据线的导通，第二像素均由第六扫描线通过一开关元件控制与相应数据线的导通；
    其中，在第三行中，第一列的第二像素使用第一数据线；第二列的第二像素和第三列的第一像素共用第二数据线；第四列的第二像素和第六列的第一像素共用第三数据线；第五列的第二像素使用第四数据线。
  13. 根据权利要求12中所述的显示装置，其中，所述开关元件为薄膜晶体管。
  14. 根据权利要求13中所述的显示装置，其中，所述薄膜晶体管为N型薄膜晶体管。
  15. 根据权利要求9中所述的显示装置，其中，所述行向、列向的周期分别是三个显示像素、四个显示像素。
  16. 根据权利要求9中所述的显示装置，其中，所述行向、列向的周期分别是四个显示像素、三个显示像素。
PCT/CN2015/098970 2015-10-30 2015-12-25 一种基于数据线共用技术的阵列基板及其显示装置 Ceased WO2017071048A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/906,450 US10242612B2 (en) 2015-10-30 2015-12-25 Array substrates and display devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510729232.5A CN105206182B (zh) 2015-10-30 2015-10-30 一种基于数据线共用技术的阵列基板及其显示装置
CN201510729232.5 2015-10-30

Publications (1)

Publication Number Publication Date
WO2017071048A1 true WO2017071048A1 (zh) 2017-05-04

Family

ID=54953821

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/098970 Ceased WO2017071048A1 (zh) 2015-10-30 2015-12-25 一种基于数据线共用技术的阵列基板及其显示装置

Country Status (3)

Country Link
US (1) US10242612B2 (zh)
CN (1) CN105206182B (zh)
WO (1) WO2017071048A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204256B (zh) * 2015-10-29 2018-10-19 深圳市华星光电技术有限公司 一种基于数据线共用技术的阵列基板及其显示装置
CN105527770B (zh) * 2016-02-03 2019-03-05 京东方科技集团股份有限公司 一种显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046620A1 (en) * 2003-09-01 2005-03-03 Hannstar Display Corporation Thin film transistor LCD structure and driving method thereof
US20080122876A1 (en) * 2006-11-27 2008-05-29 Innocom Technology (Shenzhen) Co., Ltd. Liquid crystal display having gate delay compensator
CN104267519A (zh) * 2014-10-22 2015-01-07 深圳市华星光电技术有限公司 Tft阵列基板
CN104280962A (zh) * 2014-10-22 2015-01-14 深圳市华星光电技术有限公司 Tft阵列基板
CN104298041A (zh) * 2014-11-10 2015-01-21 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
CN105204256A (zh) * 2015-10-29 2015-12-30 深圳市华星光电技术有限公司 一种基于数据线共用技术的阵列基板及其显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254810B (en) * 2002-09-13 2006-05-11 Himax Tech Inc Layout structure for a liquid crystal display
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
US8018428B2 (en) * 2006-11-27 2011-09-13 Samsung Electronics Co., Ltd. Electrophoretic display panel, electrophoretic display device having the same and method for driving the same
CN101852957B (zh) * 2010-05-24 2011-11-16 友达光电股份有限公司 主动元件阵列基板
TWI517133B (zh) * 2013-06-07 2016-01-11 友達光電股份有限公司 主動陣列基板與其驅動方法以及應用其之液晶顯示面板
US9341905B1 (en) * 2014-11-10 2016-05-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, liquid crystal display panel and liquid crystal display
CN104360551B (zh) * 2014-11-10 2017-02-15 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046620A1 (en) * 2003-09-01 2005-03-03 Hannstar Display Corporation Thin film transistor LCD structure and driving method thereof
US20080122876A1 (en) * 2006-11-27 2008-05-29 Innocom Technology (Shenzhen) Co., Ltd. Liquid crystal display having gate delay compensator
CN104267519A (zh) * 2014-10-22 2015-01-07 深圳市华星光电技术有限公司 Tft阵列基板
CN104280962A (zh) * 2014-10-22 2015-01-14 深圳市华星光电技术有限公司 Tft阵列基板
CN104298041A (zh) * 2014-11-10 2015-01-21 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
CN105204256A (zh) * 2015-10-29 2015-12-30 深圳市华星光电技术有限公司 一种基于数据线共用技术的阵列基板及其显示装置

Also Published As

Publication number Publication date
CN105206182B (zh) 2018-05-11
US10242612B2 (en) 2019-03-26
CN105206182A (zh) 2015-12-30
US20170236467A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
WO2017024644A1 (zh) 一种液晶显示面板及其驱动电路
JP6373498B2 (ja) 配列基板及び液晶パネル及び液晶ディスプレイ
WO2019015078A1 (zh) 一种阵列基板以及显示面板
WO2017031790A1 (zh) 阵列基板及其驱动方法
WO2016188257A1 (zh) 阵列基板、显示面板和显示装置
JP6369925B2 (ja) 配列基板及び液晶パネル及び液晶ディスプレイ
WO2017092082A1 (zh) 阵列基板以及液晶显示装置
WO2016176914A1 (zh) 基板及其液晶显示装置
WO2014023050A1 (zh) 液晶显示面板及显示装置
WO2018176588A1 (zh) 液晶显示面板的驱动电路及液晶显示器
WO2015113385A1 (zh) 显示基板和显示装置
WO2022116310A1 (zh) 显示面板及其驱动方法
WO2020056839A1 (zh) 显示装置和液晶显示器
CN104597675A (zh) 显示基板及显示装置
CN105096766B (zh) 显示面板、显示装置及显示方法
WO2017088264A1 (zh) 具有低切换频率的数据线驱动极性的阵列基板
WO2019127767A1 (zh) 显示面板的驱动方法及显示装置
WO2016176890A1 (zh) 液晶显示面板及液晶显示装置
WO2016115746A1 (zh) 一种液晶显示面板及装置
WO2018209755A1 (zh) 显示面板及显示装置
WO2017101161A1 (zh) 基于hsd结构的显示面板和显示装置
WO2017219430A1 (zh) 一种阵列基板及液晶面板
WO2018223591A1 (zh) 一种液晶显示面板及装置
WO2023184567A1 (zh) 阵列基板、液晶显示面板及显示装置
WO2017071055A1 (zh) 一种基于数据线共用技术的阵列基板及其显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15907109

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15907109

Country of ref document: EP

Kind code of ref document: A1