WO2017064076A1 - Verfahren und schaltungsanordnung zum ansteuern eines halbleiterschalters, wechselrichter - Google Patents

Verfahren und schaltungsanordnung zum ansteuern eines halbleiterschalters, wechselrichter Download PDF

Info

Publication number
WO2017064076A1
WO2017064076A1 PCT/EP2016/074370 EP2016074370W WO2017064076A1 WO 2017064076 A1 WO2017064076 A1 WO 2017064076A1 EP 2016074370 W EP2016074370 W EP 2016074370W WO 2017064076 A1 WO2017064076 A1 WO 2017064076A1
Authority
WO
WIPO (PCT)
Prior art keywords
extreme
duty cycle
semiconductor switch
limit
error
Prior art date
Application number
PCT/EP2016/074370
Other languages
English (en)
French (fr)
Inventor
Marek Lewandowski
Original Assignee
Conti Temic Microelectronic Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conti Temic Microelectronic Gmbh filed Critical Conti Temic Microelectronic Gmbh
Publication of WO2017064076A1 publication Critical patent/WO2017064076A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Definitions

  • the present invention relates to a method and a circuit arrangement for driving a semiconductor switch, in particular a bridge circuit, by means of a
  • the invention relates to an inverter having a circuit arrangement as well as a computer-readable data carrier in which program codes for carrying out said method are stored.
  • the semiconductor switches of a power output stage are driven by pulse-width-modulated control signals, the pulse-width-modulated control signals alternately switching on / off the positive-voltage-side semiconductor switches and the negative-voltage-side semiconductor switches of the power output stage.
  • the switching on / off of the semiconductor switches takes place without any time delays.
  • the duty cycles of the pulse width modulated control signals can be set in the ideal case between 0 and 100% of the respective signal periods of the control signals.
  • the duty cycles of the pulse width modulated control signals can not be set between 0 and 100% of the respective signal periods of the control signals due to the dead times between the successive switch-on of positive tive voltage side and the negative voltage side semiconductor switch, and the adoptedeinschalt profession the respective semiconductor switch. This leads to This leads to deviations and distortions in output currents of the power output stage If an electric machine is supplied with phase currents by such a power output stage, the deviations and distortions in the output currents or phase currents can lead to uneven running behavior of the electrical power Machine lead.
  • the object of the present invention is to provide a way with the output currents of a
  • a first aspect of the invention is a method for driving a semiconductor switch, in particular a Brü ⁇ bridge circuit, provided by means of a pulse width modulated control signal.
  • a semiconductor switch in particular a Brü ⁇ bridge circuit
  • it is checked whether an instantaneous (actual) duty cycle (degree of modulation) of the control signal is in a range of degrees between a predetermined limit duty cycle and a predetermined extreme duty cycle.
  • the check is carried out, for example, by comparing the instantaneous duty cycle with the predetermined Grenztastgrad and the predetermined extreme duty cycle.
  • the current duty cycle is degree range of values in said push-button
  • a boundary error value from the gear ⁇ current is a voltage or current value of the output current, or a measured value of a dependent parameter
  • a limit error sum amount is determined.
  • an extreme error sum amount is determined from the calculated extreme ⁇ error value. Then the dependent of the limit error value
  • the semiconductor switch is then in the current signal period with the Kirtastgrad or with a control signal with the
  • Boundary duty cycle is driven if the limit error sum amount is smaller than the extreme error sum amount. If the
  • Limit error sum amount is greater than the extreme error sum amount, the semiconductor switch is driven in the current signal period with the extreme duty cycle or with a control signal with the extreme duty cycle.
  • An instantaneous duty cycle of a control signal is a duty cycle of a current period of the signal originally provided for driving the semiconductor switch concerned Steuersig ⁇ Nals.
  • a threshold duty cycle is preferably the maximum duty cycle in a signal period of the pulse width modulated control signal that can be set. With a duty cycle between 0% and the limit duty cycle, a normal, linear pulse width modulation, ie a distortion-free control of the semiconductor switch, is possible. In general, the limit duty cycle is in the range 80-95% of the signal period. If the instantaneous duty cycle is a value between 0% of the signal period and the limit duty cycle, the semiconductor switch can be switched on and off without further measures based on this instantaneous duty cycle.
  • An extreme duty cycle is preferably the effective duty cycle upon complete (continuous) closing of a positive-side semiconductor switch. As a rule, the extreme duty cycle is 100% of the signal period.
  • a duty cycle range is thus a range of values between the limit duty cycle and the extreme duty cycle that can not be set in normal linear pulse width modulation.
  • a margin error value is an error value at an output current of the semiconductor switch which would flow through the load current path of the semiconductor switch if the semiconductor switch had been driven in the corresponding signal period with the limit duty cycle.
  • the limit error value may be a voltage or current value of the output current, or a measured value of a parameter which is proportionally dependent thereon.
  • Analog is an extreme error value is an error value at an output current of the semiconductor switch, which would flow through the load ⁇ current path of the semiconductor switch, if the semiconductor switch would have been driven in the corresponding signal period with the extreme duty cycle.
  • the extreme error value can be the output ⁇ flow, or a measured value of a dependent parameter proportional thereof, a voltage or current value.
  • a limit error sum amount is a value, in particular, an amount of a value that depends on the limit error value, or calculated based on the limit error value.
  • an extra error sum amount is a value, in particular an amount of a value that depends on the extreme error value or is calculated based on the extreme error value.
  • a possible limit error value becomes calculated or estimated at the output current of the semiconductor switch, which would flow through the load current path of the semiconductor ⁇ switch, if the semiconductor switch would have been driven with the Grenztastgrad.
  • a possible limit error value may be calculated or estimated from an output voltage at or about the semiconductor switch that is proportionally dependent on said output current of the semiconductor switch (dependent on the limit duty cycle).
  • a possible extreme error value is calculated or estimated at the output current of the semiconductor switch that would flow through the load current path of the semiconductor switch if the semiconductor switch had been driven with the extreme duty cycle.
  • a possible extreme error value may be calculated or estimated from an output voltage at or about the semiconductor switch which is proportionally dependent on said output current of the semiconductor switch (which depends on the extreme duty).
  • the semiconductor switch is driven with the limit duty if the limit error sum amount is smaller than the amount of the extreme error sum. If the limit amount error sum is greater than the extreme error sum amount, the semiconducting ⁇ terschalter is driven with the Extremtastgrad.
  • the invention is based on the findings that the triggering of the semiconductor switch, in which the semiconductor switch is always switched either with an extreme duty cycle or always with a limit duty cycle, as soon as the instantaneous duty cycle within the Tastgradagonist Studentss the adjustable Tastgrad is, leading to disturbing voltage spikes or distortions in the output current.
  • the spurious voltage spikes or distortions in the output current between the instantaneous signal period and the previous signal periods can be represented by error values at the output current, at the output voltage of the semiconductor switch or at a proportional dependent parameter.
  • the error values from the preceding signal periods can be calculated.
  • the thus calculated or estimated limit error value for the limit duty cycle and the thus calculated or estimated Ext ⁇ rem error value for the extreme duty cycle provide information about which of the two duty cycles (the Grenztastgrad and Ext ⁇ remastastgrad) to more disturbing voltage spikes or distortions in the output current would lead.
  • the limit error sum amount is determined by adding the limit error value estimated for the current signal period to a predetermined old error value.
  • the extreme error sum amount is preferably determined by adding the extreme error value estimated for the current signal period to the old error value.
  • the old error value is an error value which was determined in the last signal period or iteratively updated in the past signal periods.
  • a margin error sum value is determined, and the amount of this margin error sum value is preferably the aforementioned one
  • an extreme error sum value is determined by adding the extreme error value to the old error value, and the amount of this extreme error sum value is preferably the aforementioned extreme error sum amount.
  • the old error value is preferably updated with the limit error sum value.
  • the thus updated error value is used in the subsequent signal period as the old error value for determining the limit error sum amount and the extreme error sum amount or the extreme error sum amount, respectively, should the instantaneous duty cycle in the subsequent signal period still be within the duty cycle range.
  • the old error value is preferably updated with the extreme error sum amount.
  • the thus updated error value is used in the subsequent signal period as the old error value for determining the limit error sum amount and the extreme error sum value and the extreme error sum amount, respectively, should the current one Duty cycle in the subsequent signal period continue to lie within the Tastgradehong ceremoniess.
  • the semiconductor switch is preferably driven with the duty cycle of current before ⁇ .
  • the old error value is preferably updated with the value 0 (zero).
  • the thus-updated error value is used in the subsequent signal period when the old error value to determine the boundary error sum value or the limit error-sum amount, and the extreme error sum value or the extreme error sum amount, the current duty cycle in which should be in the following signal period within the duty cycle ⁇ value range.
  • the above-described steps of the method are performed interactively for each successive signal period.
  • a scarf ⁇ tion arrangement for driving a semiconductor switch, in ⁇ particular a bridge circuit, by means of a
  • pulse width modulated control signal provided.
  • the circuit arrangement comprises at least one first comparison unit which is set up to check whether a momentary duty cycle of the control signal lies in a duty cycle value range between a predetermined limit duty cycle and a predetermined extreme duty cycle.
  • the circuit arrangement further comprises at least one of Be ⁇ computing unit which is adapted, in the event that the current duty cycle is in the Tastgradagonist Scheme, a
  • the circuit arrangement furthermore comprises at least one second comparison unit which is set up, one of which
  • the circuit arrangement further comprises at least one STEU ⁇ erritt which is adapted to control the semiconductor switch with the limit duty, if the boundary error total amount is less than the extreme error sum amount to control the semiconducting ⁇ terschalter with the Extremtastgrad if the limit error sum amount is greater than the extreme error sum amount.
  • STEU ⁇ erritt which is adapted to control the semiconductor switch with the limit duty, if the boundary error total amount is less than the extreme error sum amount to control the semiconducting ⁇ terschalter with the Extremtastgrad if the limit error sum amount is greater than the extreme error sum amount.
  • the at least one semiconducting ⁇ terschalter in particular at least one bridge circuit, and at least one circuit arrangement described above for controlling at least comprising a semiconductor switch, wherein the at least one control unit of the at least one circuit arrangement electrically conductive via a signal output terminal to a control terminal of the at least one semiconductor switch connected is.
  • a computer-readable medium is provided in which program codes are stored, under the application of which a previously described method can be carried out.
  • Advantageous embodiments of the method described above are, as far as applicable to the above-mentioned circuit arrangement, the above-mentioned inverter and the above-mentioned data carrier, also advantageous Design of the circuit arrangement, the inverter or the disk to view.
  • FIG. 1 shows a schematic representation of an inverter with a circuit arrangement according to an embodiment of the invention
  • FIG. 2 shows a schematic flow chart illustrating a method for driving a semiconductor switch of a Brü ⁇ bridge circuit of the inverter shown in FIG. 1
  • FIG. 1 shows a schematic representation of an electric drive device EV with an inverter WR according to an embodiment of the invention.
  • the electric drive device EV is, for example, part of a drive of a hybrid electric vehicle.
  • the electric drive device EV comprises an electric machine EM for driving the hybrid electric vehicle and an inverter WR for providing phase currents for the electric machine EM.
  • the inverter WR comprises a bridge circuit BS as a power output stage for providing phase currents for the electric machine EM and a circuit arrangement SA for driving the bridge circuit BS.
  • the bridge circuit BS comprises three half bridges HB, which are connected to each other in parallel and electrically connected between a positive voltage side supply current line V + and a negative voltage side supply current line V-.
  • Each of the three half-bridges HB comprises in each case a positive-voltage-side semiconductor switch HS1 and a negative-voltage-side semiconductor switch HS2, which are connected to one another in series in the respective half-bridges HB.
  • the Bridge ⁇ bridge circuit BS further includes three phase power lines PL, each connecting an electrical connecting point VP between the positive voltage side and the negative voltage side semiconductor switches HS1, HS2 of the respective half-bridge HB electrically conductively connected to one of the three Starter phases of the electric motor EM.
  • the circuit arrangement SA comprises six control blocks SB for controlling in each case one of the six semiconductor switches HS1, HS2, wherein in FIG. 1 only one control block SB is shown by way of example in detail.
  • Each of the six control blocks SB each comprise a first comparison unit VE1, a calculation unit BE, a Da ⁇ ten Equipmentiser DE, a second comparison unit VE2 and a control unit SE.
  • the first comparison unit VE1 is signal-technically connected via a signal input to an external control signal generator (not shown in FIG. 1) and receives via this signal input from the control signal generator a pulse-width-modulated control signal PWM for driving the corresponding semiconductor switch HS1 or HS2. Via a further Sig ⁇ naleingang and a signal output, the first comparison unit VE1 is further signally connected respectively with a signal output and a signal input of the data storage unit DE. Via a further signal output, the first comparison unit VE1 is signal-connected to a signal input of the calculation unit BE. The calculation unit BE is in turn signal-connected via a further signal input to a further signal output of the data storage unit DE. Via a signal output, the calculation unit BE is further connected by signal technology to a signal input of the second comparison unit VE2.
  • the second comparison unit VE2 is in turn signal-connected via a signal output to a signal input of the control unit SE. Via a further signal output of the second comparison unit VE2 is signally connected to a further signal input ⁇ the data storage unit DE.
  • the control unit SE is in turn signal ⁇ technically connected via a signal output AS with a control terminal SS of the semiconductor switch HS1.
  • the circuit arrangement SA or the six control blocks SB are, for example, all executed in a single microcontroller or distributed multiple microcontrollers, wherein the first comparison units VE1, the calculation units BE, the second comparison units VE2, the control units SE and the data storage units DE as functions of the microcontroller or The microcontroller are designed and can be networked with each other by further signal connections.
  • the first comparison unit VE1 of each individual control block SB of the circuit arrangement SA receives from the external control signal generator a pulse width modulated control signal PWM with which one of the semiconductor switches HS1, HS2 is driven.
  • an error value Fa is set with a value 0 (value zero).
  • the first comparison unit VE1 checked according to a drive Ver ⁇ step S100 whether the duty cycle Tm is each Sig ⁇ nalperiode of the control signal PWM in a Tastgradagonist Society Tb Tastgradagonist between a predetermined
  • Limit duty cycle Tg (eg, 80% of the signal period) and a predetermined extreme duty cycle Tx (100% of the signal period).
  • the first comparison unit VE1 determines the first comparison unit VE1 from which it ⁇ preserved PWM control signal the duty cycle Tm of each signal period, and compares the duty cycle determined Tm with the limit duty Tg and the Tx Extremtastgrad.
  • the limit duty cycle Tg and the extreme duty cycle Tx are obtained by the first comparison unit VE1 from the data storage unit DE.
  • VE1 is the first comparing unit a corresponding signal to the data storage unit DE, which then rens intimid according to a procedural ⁇ S630 the error value Fa continues to sets the value 0 (value zero).
  • the instantaneous duty cycle Tm is at a value of, for example, 85% of the signal period within said duty cycle value. range Tb (80% to 100% of the signal period), so VE1 is the first comparison unit an output signal to said calculation ⁇ unit BE, which then according to a method step S210, an anticipated boundary error value Fg of the output current of the semiconductor switch HS1 and according to a further procedural rens Colour ⁇ S220 calculates an expected extreme error value Fx of the output current of the semiconductor switch HS1.
  • the expected boundary error value Fg is lerwert a fault, of the semiconductor switch will result HS1 If the output current (load path current) when the semiconductor switch HS1 ⁇ would have been driven with the predetermined limit duty Tg.
  • the expected extreme error value Fx is a Feh ⁇ lerwert extending in the output current (load path current) of the semiconductor switch will result HS1, when the semiconductor switch HS1 would have been driven to the predetermined Extremtastgrad Tx.
  • the calculation unit BE added according to a further Ver ⁇ method step S310 the determined boundary error value Fg with an old error value Fa, which it receives from the data storage unit DE, a boundary check sum value Sg.
  • the old error value Fa is determined in the last preceding signal period and stored in the data storage unit DE.
  • step S320 the calculation unit BE adds the determined extreme error value Fx with the old error value Fa to an extreme error sum value Sx.
  • the calculation unit BE forwards the limit error sum value Sg and the extreme error sum value Sx to the downstream second comparison unit VE2.
  • the second comparison unit VE2 forms from the limit error sum value Sg by amount formation a limit error sum amount
  • the second Ver ⁇ same unit VE2 are the Extremtastgrad Tx as the output duty cycle ⁇ Tout to the control unit SE and the Extremmony- sum value Sx of the data storage unit DE further.
  • control unit SE receives the limit duty cycle Tg from the second comparison unit VE2, it controls the semiconductor switch HS1 for the current signal period according to a further method step S510 with the limit duty cycle Tg.
  • control unit SE receives the extreme duty Tx from the second comparison unit VE2, it controls the semiconductor unit Tx. terschalter HS1 for the current signal period according to a further method step S520 with the extreme duty Tx.
  • the data storage unit DE receives the limit error sum value Sg from the second comparison unit VE2, then it updates the old error value Fa according to a further method step S610 by the limit error sum value Sg.
  • the data storage unit DE receives the extreme error sum value Sx from the second comparison unit VE2, then it updates the old error value Fa according to a further method step S620 by the extreme error sum value Sx.
  • the process steps S100, S210, S220, S310, S320, S400, S510, S520, S530, S610, S620, S630 described above are performed iteratively as long as new signal periods of STEU ⁇ ersignals be supplied with respective new instantaneous duty cycles Tm control block SB.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

Offenbart wird ein Verfahren zum Ansteuern eines Halbleiterschalters (HS) mittels eines pulsweitenmodulierten Steuersignals (PWM). Es wird überprüft (S100), ob ein momentaner Tastgrad (Tm) des Steuersignals (PWM) in einem Tastgradwertebereich (Tb) zwischen einem Grenztastgrad (Tg) und einem Extremtastgrad (Tx) liegt. Liegt der momentane Tastgrad (Tm) in dem Tastgradwertebereich (Tb), so wird ein Grenzfehlerwert (Fg) bei einem Ausgangsstrom des Halbleiterschalters (HS) berechnet (S210), für den Fall, dass der Halbleiterschalter (HS) mit dem Grenztastgrad (Tg) angesteuert wird. Ferner wird ein Extremfehlerwert (Fx) bei dem Ausgangsstrom des Halbleiterschalters (HS) berechnet, für den Fall, dass der Halbleiterschalter (HS) mit dem Extremtastgrad (Tx) angesteuert wird (S220). Ein von dem Grenzfehlerwert (Fg) abhängiger Grenzfehlersummenbetrag (|Sg|) wird mit einem von dem Extremfehlerwert (Fx) abhängigen Extremfehlersummenbetrag (|Sx|) verglichen (S400). Der Halbleiterschalter (HS) wird mit dem Grenztastgrad (Tg) gesteuert (S510), falls der Grenzfehlersummenbetrag (|Sg|) kleiner als der Extremfehlersummenbetrag (|Sx|) ist, oder mit dem Extremtastgrad (Tx) gesteuert (S520), falls der Grenzfehlersummenbetrag (|Sg|) größer als der Extremfehlersummenbetrag (|Sx|) ist.

Description

Beschreibung
Verfahren und Schaltungsanordnung zum Ansteuern eines Halbleiterschalters, Wechselrichter
Technisches Gebiet:
Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Ansteuern eines Halbleiterschalters, insbesondere einer Brückenschaltung, mittels eines
pulsweitenmodulierten Steuersignals. Ferner betrifft die Erfindung einen Wechselrichter mit einer genannten Schaltungsanordnung sowie einen computerlesbaren Datenträger, in dem Programmcodes zum Durchführen des genannten Verfahrens ge- speichert sind.
Stand der Technik:
Die Halbleiterschalter einer Leistungsendstufe, bspw. einer Halbbrücke, werden mit pulsweitenmodulierten Steuersignalen angesteuert, wobei die pulsweitenmodulierten Steuersignale die positivspannungsseitigen Halbleiterschalter und die negativ- spannungsseitigen Halbleiterschalter der Leistungsendstufe abwechselnd ein-/ausschalten .
Im idealen Fall erfolgt das Ein-/Ausschalten der Halbleiterschalter ohne zeitliche Verzögerungen. Dadurch können die Tastgrade der pulsweitenmodulierten Steuersignale im idealen Fall zwischen 0 und 100% der jeweiligen Signalperioden der Steuersignale eingestellt werden.
Im realen Fall können die Tastgrade der pulsweitenmodulierten Steuersignale jedoch aufgrund der einzuhaltenden Totzeiten zwischen den aufeinanderfolgenden Einschaltphasen der posi- tivspannungsseitigen und der negativspannungsseitigen Halbleiterschalter, sowie der Mindesteinschaltzeiten der jeweiligen Halbleiterschalter nicht zwischen 0 und 100% der jeweiligen Signalperioden der Steuersignale eingestellt werden. Dies führt zu „Lücken" in der Ansteuerung der Halbleiterschalter, was wiederum zu Abweichungen und Verzerrungen in Ausgangsströmen der Leistungsendstufe führt. Wird eine elektrische Maschine von einer derartigen Leistungsendstufe mit Phasenströmen versorgt, so können die Abweichungen und Verzerrungen in Ausgangsströmen bzw. Phasenströmen zu unruhiges Laufverhalten der elektrischen Maschine führen.
Damit besteht die Aufgabe der vorliegenden Erfindung darin, eine Möglichkeit bereitzustellen, mit der Ausgangsströme einer
Leistungsendstufe mit geringen Abweichungen und Verzerrungen erzeugt werden können.
Beschreibung der Erfindung:
Diese Aufgabe wird durch Gegenstände der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungen sind Gegenstand der Unter¬ ansprüche . Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zum Ansteuern eines Halbleiterschalters, insbesondere einer Brü¬ ckenschaltung, mittels eines pulsweitenmodulierten Steuersignals bereitgestellt. Gemäß dem Verfahren wird überprüft, ob ein momentaner (aktueller) Tastgrad (Aussteuerungsgrad) des Steuersignals in einem Tat- gradwertebereich zwischen einem vorgegebenen Grenztastgrad und einem vorgegebenen Extremtastgrad liegt . Die Überprüfung erfolgt bspw. durch Vergleichen des momentanen Tastgrades mit dem vorgegebenen Grenztastgrad und dem vorgegebenen Extremtastgrad.
Im Falle, dass der momentane Tastgrad in dem genannten Tast- gradwertebereich liegt, wird ein Grenzfehlerwert des Aus¬ gangsstromes (ein Spannungs- oder Stromwert des Ausgangsstromes, oder ein Messwert eines davon abhängigen Parameters) des
Halbleiterschalters berechnet, unter der Annahme, dass der Halbleiterschalter mit dem Grenztastgrad angesteuert wird. Außerdem wird ein Extremfehlerwert des Ausgangsstromes (ein Spannungs- oder Stromwert des Ausgangsstromes, oder ein davon abhängiger Messwert) des Halbleiterschalters berechnet, unter der Annahme, dass der Halbleiterschalter mit dem Extremtastgrad angesteuert wird.
Aus dem berechneten Grenzfehlerwert wird ein Grenzfehlersum- menbetrag ermittelt. Analog wird aus dem berechneten Extrem¬ fehlerwert ein Extremfehlersummenbetrag ermittelt. Anschließend werden der von dem Grenzfehlerwert abhängige
Grenzfehlersummenbetrag und der von dem Extremfehlerwert ab¬ hängige Extremfehlersummenbetrag miteinander verglichen.
Der Halbleiterschalter wird dann in der aktuellen Signalperiode mit dem Grenztastgrad bzw. mit einem Steuersignal mit dem
Grenztastgrad angesteuert, falls der Grenzfehlersummenbetrag kleiner als der Extremfehlersummenbetrag ist. Falls der
Grenzfehlersummenbetrag größer als der Extremfehlersummenbetrag ist, so wird der Halbleiterschalter in der aktuellen Signal- periode mit dem Extremtastgrad bzw. mit einem Steuersignal mit dem Extremtastgrad angesteuert.
Ein momentaner Tastgrad eines Steuersignals ist ein Tastgrad einer aktuellen Signalperiode des ursprünglich zum Ansteuern des betroffenen Halbleiterschalters bereitgestellten Steuersig¬ nals .
Ein Grenztastgrad ist vorzugsweise der maximale Tastgrad in einer Signalperiode des pulsweitenmodulierten Steuersignals, der gestellt werden kann. Mit einem Tastgrad zwischen 0% und dem Grenztastgrad ist eine normale, lineare Pulsweitenmodulation, also eine verzerrungsfreie Ansteuerung des Halbleiterschalters, möglich. In der Regel liegt der Grenztastgrad im Bereich 80-95% der Signalperiode. Beträgt der momentane Tastgrad einen Wert zwischen 0% der Signalperiode und dem Grenztastgrad, so kann der Halbleiterschalter ohne weitere Maßnahmen basierend auf diesem momentanen Tastgrad angesteuert ein- und ausgeschaltet werden. Ein Extremtastgrad ist vorzugsweise der effektive Tastgrad bei vollständigem Durschalten (durchgehend Schließen) eines po- sitivspannungsseitigen Halbleiterschalters. In der Regel liegt der Extremtastgrad bei 100% der Signalperiode.
Ein Tastgradwertebereich ist somit ein Wertebereich zwischen dem Grenztastgrad und dem Extremtastgrad, der nicht bei einer normalen, linearen Pulsweitenmodulation gestellt werden kann. Mit einem momentanen Tastgrad aus dem Tastgradwertebereich ist eine verzerrungsfreie Ansteuerung des Halbleiterschalters nicht möglich .
Ein Grenzfehlerwert ist ein Fehlerwert bei einem Ausgangsstrom des Halbleiterschalters, der durch die Laststromstrecke des Halbleiterschalters fließen würde, wenn der Halbleiterschalter in der entsprechenden Signalperiode mit dem Grenztastgrad angesteuert worden wäre. Dabei kann der Grenzfehlerwert ein Spannungs- oder Stromwert des Ausgangsstromes, oder ein Messwert eines davon proportional abhängigen Parameters sein.
Analog ist ein Extremfehlerwert ist ein Fehlerwert bei einem Ausgangsstrom des Halbleiterschalters, der durch die Last¬ stromstrecke des Halbleiterschalters fließen würde, wenn der Halbleiterschalter in der entsprechenden Signalperiode mit dem Extremtastgrad angesteuert worden wäre. Der Extremfehlerwert kann dabei auch ein Spannungs- oder Stromwert des Ausgangs¬ stromes, oder ein Messwert eines davon proportional abhängigen Parameters sein. Ein Grenzfehlersummenbetrag ist ein Wert, insb. ein Betrag eines Wertes, der von dem Grenzfehlerwert abhängig ist, bzw. basierend auf dem Grenzfehlerwert berechnet wird. Analog ist ein Ext- remfehlersummenbetrag ist ein Wert, insb. ein Betrag eines Wertes, der von dem Extremfehlerwert abhängig ist , bzw. basierend auf dem Extremfehlerwert berechnet wird.
Im Falle, dass der momentane Tastgrad in dem oben genannten Tastgradwertebereich liegt, wird ein möglicher Grenzfehlerwert bei dem Ausgangsstrom des Halbleiterschalters berechnet bzw. geschätzt, der durch die Laststromstrecke des Halbleiter¬ schalters fließen würde, wenn der Halbleiterschalter mit dem Grenztastgrad angesteuert worden wäre. Alternativ kann ein möglicher Grenzfehlerwert an einer Ausgangsspannung an dem oder um den Halbleiterschalter berechnet bzw. geschätzt werden, die von dem genannten (von dem Grenztastgrad abhängigen) Ausgangsstrom des Halbleiterschalters proportional abhängig ist. Ferner wird ein möglicher Extremfehlerwert bei dem Ausgangsstrom des Halbleiterschalters berechnet bzw. geschätzt, der durch die Laststromstrecke des Halbleiterschalters fließen würde, wenn der Halbleiterschalter mit dem Extremtastgrad angesteuert worden wäre. Alternativ kann ein möglicher Extremfehlerwert an einer Ausgangsspannung an dem oder um den Halbleiterschalter berechnet bzw. geschätzt werden, die von dem genannten (von dem Extremtastgrad abhängigen) Ausgangsstrom des Halbleiterschalters proportional abhängig ist.
Aus dem (wie oben beschrieben) geschätzten Grenzfehlerwert wird ein von diesem Grenzfehlerwert abhängiger Grenzfehlersummen- betrag berechnet. Analog wird aus dem (wie oben beschrieben) geschätzten Extremfehlerwert ein vom diesem Extremfehlerwert abhängiger Extremfehlersummenbetrag berechnet. Anschließend werden der Grenzfehlersummenbetrag und der Extremfehlersum- menbetrag miteinander verglichen.
Der Halbleiterschalter wird mit dem Grenztastgrad angesteuert, falls der Grenzfehlersummenbetrag kleiner als der Extremfeh- lersummenbetrag ist. Falls der Grenzfehlersummenbetrag größer als der Extremfehlersummenbetrag ist, so wird der Halblei¬ terschalter mit dem Extremtastgrad angesteuert.
Der Erfindung liegen die Erkenntnisse zugrunde, dass die An- steuerung des Halbleiterschalters, bei der der Halbleiter- Schalter entweder immer mit einem Extremtastgrad oder immer mit einem Grenztastgrad geschaltet wird, sobald der momentane Tastgrad innerhalb des Tastgradwertebereichs der einstellbaren Tastgrade befindet, zu störenden Spannungsspitzen bzw. Verzerrungen in dem Ausgangsstrom führt.
Im Rahmen der Erfindung wurde erkannt, dass durch eine gezielte Ansteuerung des Halbleiterschalters mit einem von dem Ext¬ remtastgrad und dem Grenztastgrad abhänggien Tastgrad in der momentanen (aktuellen) Signalperiode im Zusammenhang mit den vorausgegangenen Signalperioden die störenden Spannungsspitzen bzw. Verzerrungen in dem Ausgangsstrom reduzieren lassen.
Ferner wurde erkannt, dass die störenden Spannungsspitzen bzw. Verzerrungen in dem Ausgangsstrom zwischen der momentanen Signalperiode und den vorausgegangenen Signalperioden mithilfe von Fehlerwerten bei dem Ausgangsstrom, bei der Ausgangsspannung des Halbleiterschalters oder bei einem davon proportional abhängigen Parameter darstellen lassen. Dabei sind die Fehlerwerte aus den vorausgegangenen Signalperioden berechenbar.
Der derart berechnete bzw. geschätzte Grenzfehlerwert für den Grenztastgrad und der derart berechnete bzw. geschätzte Ext¬ remfehlerwert für den Extremtastgrad geben Auskunft darüber, welcher der beiden Tastgrade (der Grenztastgrad und der Ext¬ remtastgrad) zu mehr störenden Spannungsspitzen bzw. Verzerrungen in dem Ausgangsstrom führen würde.
Basierend auf diesen Erkenntnissen kann dann für einen der beiden Tastgrade (der Grenztastgrad und der Extremtastgrad) entschieden werden, mit dem der Halbleiterschalter in der momentanen Signalperiode gesteuert geschaltet werden, dessen Ausgangsstrom vergleichsweise weniger Spannungsspitzen bzw. Verzerrungen aufweist. Dadurch können die störenden Spannungsspitzen bzw. Verzerrungen in dem Ausgangsstrom reduziert werden.
Damit ist eine Möglichkeit geschaffen, Ausgangsströme einer Leistungsendstufe mit geringen Abweichungen und Verzerrungen zu erzeugen . Vorzugsweise wird der Grenzfehlersummenbetrag durch Addieren des für die momentane Signalperiode geschätzten Grenzfehlerwertes mit einem vorgegebenen alten Fehlerwert bestimmt . Analog wird der Extremfehlersummenbetrag vorzugsweise durch Addieren des für die momentane Signalperiode geschätzten Extremfehlerwertes mit dem alten Fehlerwert bestimmt.
Dabei ist der alte Fehlerwert ein Fehlerwert, der in der letzten Signalperiode ermittelt bzw. in den vergangenen Signalperioden iterativ aktualisiert wurde.
Durch Addieren des Grenzfehlerwertes mit dem alten Fehlerwert wird ein Grenzfehlersummenwert bestimmt, wobei der Betrag dieses Grenzfehlersummenwertes vorzugsweise der zuvor genannte
Grenzfehlersummenbetrag ist.
Analog wird ein Extremfehlersummenwert durch Addieren des Extremfehlerwertes mit dem alten Fehlerwert bestimmt, wobei der Betrag dieses Extremfehlersummenwertes vorzugsweise der zuvor genannte Extremfehlersummenbetrag ist.
Im Falle, dass der Halbleiterschalter mit dem Grenztastgrad angesteuert wird, wird der alte Fehlerwert vorzugsweise mit dem Grenzfehlersummenwert aktualisiert. Der derart aktualisierte Fehlerwert dient in der nachfolgenden Signalperiode als der alte Fehlerwert zur Ermittlung des Grenzfehlersummenwertes bzw. des Grenzfehlersummenbetrags sowie des Extremfehlersummenwertes bzw. des Extremfehlersummenbetrags , sollte der momentane Tastgrad in der nachfolgenden Signalperiode weiterhin innerhalb des Tastgradwertebereichs liegen.
Im Falle, dass der Halbleiterschalter mit dem Extremtastgrad angesteuert wird, wird der alte Fehlerwert vorzugsweise mit dem Extremfehlersummenbetrag aktualisiert. Der derart aktualisierte Fehlerwert dient in der nachfolgenden Signalperiode als der alte Fehlerwert zur Ermittlung des Grenzfehlersummenwertes bzw. des Grenzfehlersummenbetrags sowie des Extremfehlersummenwertes bzw. des Extremfehlersummenbetrags , sollte der momentane Tastgrad in der nachfolgenden Signalperiode weiterhin innerhalb des Tastgradwertebereichs liegen.
Im Falle, dass der momentane Tastgrad außerhalb des Tast- gradwertebereichs liegt, wird der Halbleiterschalter vor¬ zugsweise mit dem momentanen Tastgrad angesteuert.
Im Falle, dass der Halbleiterschalter mit dem momentanen Tastgrad angesteuert wird, wird der alte Fehlerwert vorzugsweise mit dem Wert 0 (Null) aktualisiert. Der derart aktualisierte Fehlerwert dient in der nachfolgenden Signalperiode als der alte Fehlerwert zur Ermittlung des Grenzfehlersummenwertes bzw. des Grenz- fehlersummenbetrags sowie des Extremfehlersummenwertes bzw. des Extremfehlersummenbetrags , sollte der momentane Tastgrad in der in der nachfolgenden Signalperiode innerhalb des Tastgrad¬ wertebereichs liegen.
Vorzugsweise werden die oben beschriebenen Schritte des Verfahrens für jede aufeinanderfolgende Signalperiode interaktiv durchgeführt.
Gemäß einem weiteren Aspekt der Erfindung wird eine Schal¬ tungsanordnung zum Ansteuern eines Halbleiterschalters, ins¬ besondere einer Brückenschaltung, mittels eines
pulsweitenmodulierten Steuersignals bereitgestellt.
Die Schaltungsanordnung umfasst mindestens eine erste Ver¬ gleichseinheit, die eingerichtet ist, zu überprüfen, ob ein momentaner Tastgrad des Steuersignals in einem Tastgradwer- tebereich zwischen einem vorgegebenen Grenztastgrad und einem vorgegebenen Extremtastgrad liegt.
Die Schaltungsanordnung umfasst ferner mindestens eine Be¬ rechnungseinheit, die eingerichtet ist, im Falle, dass der momentane Tastgrad in dem Tastgradwertebereich liegt, einen
Grenzfehlerwert bei einem Ausgangsstrom des Halbleiterschalters zu berechnen, unter der Annahme, dass der Halbleiterschalter mit dem Grenztastgrad angesteuert wird. Ferner ist die Berech- nungseinheit eingerichtet, im Falle, dass der momentane Tastgrad in dem Tastgradwertebereicht liegt, auch einen Extremfehlerwert bei dem Ausgangsstrom zu berechnen, unter der Annahme, dass der Halbleiterschalter mit dem Extremtastgrad angesteuert wird.
Die Schaltungsanordnung umfasst ferner mindestens eine zweite Vergleichseinheit, die eingerichtet ist, einen von dem
Grenzfehlerwert abhängigen Grenzfehlersummenbetrag mit einem von dem Extremfehlerwert abhängigen Extremfehlersummenbetrag zu vergleichen.
Die Schaltungsanordnung umfasst ferner mindestens eine Steu¬ ereinheit, die eingerichtet ist, den Halbleiterschalter mit dem Grenztastgrad zu steuern, falls der Grenzfehlersummenbetrag kleiner als der Extremfehlersummenbetrag ist, den Halblei¬ terschalter mit dem Extremtastgrad zu steuern, falls der Grenzfehlersummenbetrag größer als der Extremfehlersummenbetrag ist . Gemäß noch einem weiteren Aspekt der Erfindung wird ein
Wechselrichter bereitgestellt, der mindestens einen Halblei¬ terschalter, insbesondere mindestens einer Brückenschaltung, und mindestens eine zuvor beschriebene Schaltungsanordnung zum Ansteuern des mindestens einen Halbleiterschalters umfasst, wobei die mindestens eine Steuereinheit der mindestens einen Schaltungsanordnung über einen Signalausgangsanschluss mit einem Steueranschluss des mindestens einen Halbleiterschalters elektrisch leitend verbunden ist. Gemäß noch einem weiteren Aspekt der Erfindung wird ein computerlesbarer Datenträger bereitgestellt, in dem Programmcodes gespeichert sind, unter deren Anwendung ein zuvor beschriebenes Verfahren durchführbar ist. Vorteilhafte Ausgestaltungen des oben beschriebenen Verfahrens sind, soweit im Übrigen auf die oben genannte Schaltungsanordnung, den oben genannten Wechselrichter sowie den oben genannten Datenträger übertragbar, auch als vorteilhafte Ausgestaltung der Schaltungsanordnung, des Wechselrichters bzw. des Datenträgers anzusehen.
Kurze Beschreibung der Zeichnung:
Im Folgenden wird eine beispielhafte Ausführungsform der Erfindung bezugnehmend auf die beiliegende Zeichnung näher er¬ läutert. Dabei zeigen: Figur 1 in einer schematischen Darstellung ein Wechselrichter mit einer Schaltungsanordnung gemäß einer Ausführungsform der Erfindung;
Figur 2 in einem schematischen Ablaufdiagramm ein Verfahren zum Ansteuern eines Halbleiterschalters einer Brü¬ ckenschaltung des in Figur 1 dargestellten Wechselrichters .
Detaillierte Beschreibung der Zeichnung:
Figur 1 zeigt in einer schematischen Darstellung eine elektrische Antriebsvorrichtung EV mit einem Wechselrichter WR gemäß einer Ausführungsform der Erfindung. Die elektrische Antriebsvorrichtung EV ist bspw. Teil eines Antriebs eines Hybridelektrofahrzeugs .
Die elektrische Antriebsvorrichtung EV umfasst eine elektrische Maschine EM zum Antrieb des Hybridelektrofahrzeugs sowie einen Wechselrichter WR zum Bereitstellen von Phasenströmen für die elektrische Maschine EM.
Der Wechselrichter WR umfasst eine Brückenschaltung BS als Leistungsendstufe zum Bereitstellen von Phasenströmen für die elektrische Maschine EM sowie eine Schaltungsanordnung SA zum Ansteuern der Brückenschaltung BS. Die Brückenschaltung BS umfasst drei Halbbrücken HB, die zueinander parallel und zwischen einer positivspannungsseitigen Versorgungsstromleitung V+ und einer negativspannungsseitigen Versorgungsstromleitung V- elektrisch angeschlossen sind. Jede der drei Halbbrücken HB umfasst jeweils einen positivspannungsseitigen Halbleiterschalter HS1 und einen negativspannungsseitigen Halbleiterschalter HS2, die in den jeweiligen Halbbrücken HB zueinander in Reihe geschaltet sind. Die Brü¬ ckenschaltung BS umfasst ferner drei Phasenstromleitungen PL, die jeweils einen elektrischen Verbindungspunkt VP zwischen dem positivspannungsseitigen und dem negativspannungsseitigen Halbleiterschalter HS1, HS2 der jeweiligen Halbbrücken HB mit einer der drei Starterphasen der elektrischen Maschine EM elektrisch leitend verbinden.
Die Schaltungsanordnung SA umfasst sechs Steuerblöcke SB zum Ansteuern von jeweils einem der sechs Halbleiterschalter HS1, HS2, wobei in der Figur 1 nur ein Steuerblock SB beispielhaft detailliert abgebildet ist.
Jeder der sechs Steuerblöcke SB umfasst jeweils eine erste Vergleichseinheit VE1, eine Berechnungseinheit BE, eine Da¬ tenspeichereinheit DE, eine zweite Vergleichseinheit VE2 sowie eine Steuereinheit SE .
Die erste Vergleichseinheit VE1 ist über einen Signaleingang mit einem externen in der Figur 1 nicht dargestellten Steuersignalgenerator signaltechnisch verbunden und erhält über diesen Signaleingang von dem Steuersignalgenerator ein pulsweitmo- duliertes Steuersignal PWM zum Ansteuern des korrespondierenden Halbleiterschalters HS1 bzw. HS2. Über einen weiteren Sig¬ naleingang und einen Signalausgang ist die erste Vergleichseinheit VE1 ferner jeweils mit einem Signalausgang und einem Signaleingang der Datenspeichereinheit DE signaltechnisch verbunden. Über einen weiteren Signalausgang ist die erste Vergleichseinheit VE1 mit einem Signaleingang der Berechnungseinheit BE signaltechnisch verbunden. Die Berechnungseinheit BE ist wiederum über einen weiteren Signaleingang mit einem weiteren Signalausgang der Datenspeichereinheit DE signaltechnisch verbunden. Über einen Signalausgang ist die Berechnungseinheit BE ferner mit einem Signaleingang der zweiten Vergleichseinheit VE2 signaltechnisch verbunden .
Die zweite Vergleichseinheit VE2 ist wiederum über einen Signalausgang mit einem Signaleingang der Steuereinheit SE signaltechnisch verbunden . Über einen weiteren Signalausgang ist die zweite Vergleichseinheit VE2 mit einem weiteren Signal¬ eingang der Datenspeichereinheit DE signaltechnisch verbunden.
Die Steuereinheit ist SE wiederum über einen Signalausgang AS mit einem Steueranschluss SS des Halbleiterschalters HS1 signal¬ technisch verbunden.
Die Schaltungsanordnung SA bzw. die sechs Steuerblöcke SB sind bspw. allersamt in einem einzigen Mikrokontroller oder verteilt mehreren Mikrokontrollern ausgeführt, wobei die ersten Vergleichseinheiten VE1, die Berechnungseinheiten BE, die zweiten Vergleichseinheiten VE2, die Steuereinheiten SE sowie die Datenspeichereinheiten DE als Funktionen des Mikrokontrollers bzw. der Mikrokontroller ausgeführt sind und durch weiteren Signalverbindungen miteinander vernetzt sein können.
Nachdem die Topologie der elektrischen Antriebsvorrichtung EV anhand Figur 1 beschrieben wurde, wird nachfolgend das Verfahren zum Ansteuern der Halbleiterschalter HS1, HS2 anhand Figur 2 detailliert beschrieben.
Zum Ansteuern der Halbleiterschalter HS1, HS2 erhält die erste Vergleichseinheit VE1 jedes einzelnen Steuerblocks SB der Schaltungsanordnung SA von dem externen Steuersignalgenerator ein pulsweitenmoduliertes Steuersignal PWM, mit dem einer der Halbleiterschalter HS1, HS2 angesteuert wird. Beim Starten der Ansteuerung der Halbleiterschalter HSl, HS2 wird ein Fehlerwert Fa mit einem Wert 0 (Wert Null) gesetzt. Die erste Vergleichseinheit VE1 überprüft gemäß einem Ver¬ fahrensschritt S100, ob der Tastgrad Tm jeder einzelnen Sig¬ nalperiode des Steuersignals PWM in einem Tastgradwertebereich Tb liegt, der Tastgradwerte zwischen einem vorgegebenen
Grenztastgrad Tg (bspw. 80% der Signalperiode) und einem vorgegebenen Extremtastgrad Tx (100% der Signalperiode) umfasst.
Hierzu ermittelt die erste Vergleichseinheit VE1 aus dem er¬ haltenen Steuersignal PWM den Tastgrad Tm jeder einzelnen Signalperiode und vergleicht den ermittelten Tastgrad Tm mit dem Grenztastgrad Tg und dem Extremtastgrad Tx. Den Grenztastgrad Tg und den Extremtastgrad Tx erhält die erste Vergleichseinheit VE1 von der Datenspeichereinheit DE.
Liegt der momentane Tastgrad Tm mit einem Wert von bspw. 50% der Signalperiode nicht in dem Tastgradwertebereich Tb bzw. zwischen dem Grenztastgrad Tg (80% der Signalperiode) und dem Extrem¬ tastgrad Tx (100% der Signalperiode), so leitet die erste Vergleichseinheit VE1 gemäß einem Verfahrensschritt S530 den momentanen Tastgrad Tm als einen Ausgangstastgrad Tout an die Steuereinheit SE weiter, die daraufhin den betroffenen Halbleiterschalter HSl für die aktuelle Signalperiode basierend auf diesem momentanen Tastgrad Tm angesteuert ein- und ausschaltet.
Wird der Halbleiterschalter HSl in der aktuellen Signalperiode gemäß dem zuvor beschriebenen Verfahrensschritt S530 mit dem momentanen Tastgrad Tg des Steuersignals angesteuert, so gibt die erste Vergleichseinheit VE1 ein entsprechendes Signal an die Datenspeichereinheit DE, die daraufhin gemäß einem Verfah¬ rensschritt S630 den Fehlerwert Fa weiterhin auf den Wert 0 (Wert Null) setzt.
Liegt dagegen der momentane Tastgrad Tm mit einem Wert von bspw. 85% der Signalperiode innerhalb des genannten Tastgradwerte- bereichs Tb (80% bis 100% der Signalperiode), so gibt die erste Vergleichseinheit VE1 ein Ausgangssignal an die Berechnungs¬ einheit BE, die daraufhin gemäß einem Verfahrensschritt S210 einen voraussichtlichen Grenzfehlerwert Fg des Ausgangsstromes des Halbleiterschalters HS1 und gemäß einem weiteren Verfah¬ rensschritt S220 einen voraussichtlichen Extremfehlerwert Fx des Ausgangsstromes des Halbleiterschalters HS1 berechnet.
Dabei ist der voraussichtliche Grenzfehlerwert Fg ein Feh- lerwert, der sich bei dem Ausgangsstrom (Laststreckenstrom) des Halbleiterschalters HS1 ergeben wird, wenn der Halbleiter¬ schalter HS1 mit dem vorgegebenen Grenztastgrad Tg angesteuert worden wäre. Der voraussichtliche Grenzfehlerwert Fg ergibt sich bspw. aus einer Differenz zwischen dem vorgegebenen Grenz- tastgrad Tg und dem Tastgrad Tm der aktuellen Signalperiode des Steuersignals PWM, wobei gilt: Fg = Tg - Tm. Bei variierender Signalfrequenz bzw. Signalperiodendauer des Steuersignals PWM wird der voraussichtliche Grenzfehlerwert Fg um einen von der Signalfrequenz abhängigen, vorgebbaren Faktor Tpwm skaliert, wobei gilt: Fg = (Tg - Tm) · Tpwm.
Analog ist der voraussichtliche Extremfehlerwert Fx ein Feh¬ lerwert, der sich bei dem Ausgangsstrom (Laststreckenstrom) des Halbleiterschalters HS1 ergeben wird, wenn der Halbleiter- Schalter HS1 mit dem vorgegebenen Extremtastgrad Tx angesteuert worden wäre. Der voraussichtliche Extremfehlerwert Fx ergibt sich bspw. aus einer Differenz zwischen dem vorgegebenen Extremtastgrad Tx und dem Tastgrad Tm der aktuellen Signalperiode des Steuersignals PWM, wobei gilt: Fx = Tx - Tm. Bei der va- riierenden Signalfrequenz des Steuersignals PWM wird der voraussichtliche Extremtastgrad Tx ebenfalls um den von der Signalfrequenz abhängigen Faktor Tpwm skaliert, wobei gilt: Fx = (Tx - Tm) · Tpwm. Die Berechnungseinheit BE addiert gemäß einem weiteren Ver¬ fahrensschritt S310 den ermittelten Grenzfehlerwert Fg mit einem alten Fehlerwert Fa, den sie von der Datenspeichereinheit DE erhält, zu einem Grenzfehlersummenwert Sg. Der alte Fehlerwert Fa ist in der zuletzt vorausgegangen Signalperiode bestimmt und in der Datenspeichereinheit DE gespeichert.
Ferner addiert die Berechnungseinheit BE gemäß einem weiteren Verfahrensschritt S320 den ermittelten Extremfehlerwert Fx mit dem alten Fehlerwert Fa zu einem Extremfehlersummenwert Sx.
Anschließend gibt die Berechnungseinheit BE den Grenzfehler- summenwert Sg und den Extremfehlersummenwert Sx an die nach- geschaltete zweite Vergleichseinheit VE2 weiter.
Die zweite Vergleichseinheit VE2 bildet aus dem Grenzfehler- summenwert Sg durch eine Betragsbildung einen Grenzfehler- summenbetrag | Sg | und aus dem Extremfehlersummenwert Sx durch eine Betragsbildung einen Extremfehlersummenbetrag | Sx | . Danach vergleicht die zweite Vergleichseinheit VE2 gemäß einem weiteren Verfahrensschritt S400 den Grenzfehlersummenbetrag | Sg | und den Extremfehlersummenbetrag | Sx | miteinander. Ist der Grenzfehlersummenbetrag | Sg | kleiner als der Extrem- fehlersummenbetrag | Sx | , so gibt die zweite Vergleichseinheit VE2 den Grenztastgrad Tg als den Ausgangstastgrad Tout an die Steuereinheit SE und den Grenzfehlersummenwert Sg an die Da¬ tenspeichereinheit DE weiter.
Ist dagegen der Grenzfehlersummenbetrag | Sg | größer als der Extremfehlersummenbetrag | Sx | , so gibt die zweite Ver¬ gleichseinheit VE2 den Extremtastgrad Tx als den Ausgangs¬ tastgrad Tout an die Steuereinheit SE und den Extremfehler- summenwert Sx an die Datenspeichereinheit DE weiter.
Erhält die Steuereinheit SE von der zweiten Vergleichseinheit VE2 den Grenztastgrad Tg, so steuert sie den Halbleiterschalter HS1 für die aktuelle Signalperiode gemäß einem weiteren Verfah- rensschritt S510 mit dem Grenztastgrad Tg.
Erhält die Steuereinheit SE von der zweiten Vergleichseinheit VE2 dagegen den Extremtastgrad Tx, so steuert sie den Halblei- terschalter HS1 für die aktuelle Signalperiode gemäß einem weiteren Verfahrensschritt S520 mit dem Extremtastgrad Tx.
Erhält die Datenspeichereinheit DE von der zweiten Ver- gleichseinheit VE2 den Grenzfehlersummenwert Sg, so aktualisiert sie dann den alten Fehlerwert Fa gemäß einem weiteren Verfahrensschritt S610 durch den Grenzfehlersummenwert Sg.
Erhält die Datenspeichereinheit DE von der zweiten Ver- gleichseinheit VE2 dagegen den Extremfehlersummenwert Sx, so aktualisiert sie dann den alten Fehlerwert Fa gemäß einem weiteren Verfahrensschritt S620 durch den Extremfehlersummenwert Sx. Die zuvor beschriebenen Verfahrensschritte S100, S210, S220, S310, S320, S400, S510, S520, S530, S610, S620, S630 werden iterativ durchgeführt, solange neue Signalperioden des Steu¬ ersignals mit entsprechenden neuen momentanen Tastgraden Tm dem Steuerblock SB zugeführt werden.

Claims

Patentansprüche
Verfahren zum Ansteuern eines Halbleiterschalters (HS) , insb. einer Brückenschaltung (BS), mittels eines
pulsweitenmodulierten Steuersignals (PWM) , mit folgenden Schritten :
Überprüfen (S100), ob ein momentaner Tastgrad (Tm) des Steuersignals (PWM) in einem Tastgradwertebereich (Tb) zwischen einem vorgegebenen Grenztastgrad (Tg) und einem vorgegebenen Extremtastgrad (Tx) liegt;
im Falle, dass der momentane Tastgrad (Tm) in dem Tast¬ gradwertebereich (Tb) liegt:
Berechnen (S210) eines Grenzfehlerwertes (Fg) bei einem Ausgangsstrom des Halbleiterschalters (HS) für den Fall, dass der Halbleiterschalter (HS) mit dem Grenztastgrad (Tg) angesteuert wird;
Berechnen (S220) eines Extremfehlerwertes (Fx) bei dem Ausgangsstrom des Halbleiterschalters (HS) für den Fall, dass der Halbleiterschalter (HS) mit dem Extremtastgrad (Tx) angesteuert wird;
Vergleichen (S400) eines von dem Grenzfehlerwert (Fg) abhängigen Grenzfehlersummenbetrags ( | Sg | ) mit einem von dem Extremfehlerwert (Fx) abhängigen Extremfeh- lersummenbetrag ( | Sx | ) ;
Ansteuern (S510) des Halbleiterschalters (HS) mit dem Grenztastgrad (Tg) , falls der Grenzfehlersummenbetrag ( I Sg I ) kleiner als der Extremfehlersummenbetrag ( | Sx | ) ist ;
Ansteuern (S520) des Halbleiterschalters (HS) mit dem Extremtastgrad (Tx) , falls der Grenzfehlersummenbetrag ( I Sg I ) größer als der Extremfehlersummenbetrag ( | Sx | ) ist .
Verfahren nach Anspruch 1, wobei der Grenztastgrad (Tg) ein maximal einstellbarer Tastgrad in einer Signalperiode des Steuersignals (PWM) ist, während der eine normale, lineare Pulsweitenmodulation möglich ist. Verfahren nach Anspruch 1 oder 2, wobei der Extremtastgrad (Tx) ein Tastgrad in einer Signalperiode des Steuersignals (PWM) ist, während der der Halbleiterschalter (HS) durchgehend geschlossen wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei der Grenzfehlersummenbetrag ( | Sg | ) durch Addieren (S310) des Grenzfehlerwertes (Fg) mit einem vorgegebenen alten Fehlerwert (Fa) bestimmt wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei der Extremfehlersummenbetrag ( | Sx | ) durch Addieren (S320) des Extremfehlerwertes (Fx) mit dem alten Fehlerwert (Fa) bestimmt wird.
Verfahren nach Anspruch 4 oder 5, wobei, im Falle, dass der Halbleiterschalter (HS) mit dem Grenztastgrad (Tg) ange¬ steuert wird:
Aktualisieren (S610) des alten Fehlerwertes (Fa) mit dem Grenzfehlersummenbetrag ( | Sg | ) .
Verfahren nach einem der Ansprüche 4 bis 6, wobei, im Falle, dass der Halbleiterschalter (HS) mit dem Extremtastgrad (Tx) angesteuert wird:
Aktualisieren (S620) des alten Fehlerwertes (Fa) mit dem
Extremfehlersummenbetrag ( | Sx | ) .
Verfahren nach einem der vorangehenden Ansprüche, wobei, im Falle, dass der momentane Tastgrad (Tm) nicht in dem Tastgradwertebereich (Tb) liegt:
Ansteuern (S530) des Halbleiterschalters (HS) mit dem momentanen Tastgrad (Tm) .
Verfahren nach Anspruch 8, wobei, im Falle, dass der Halbleiterschalter (HS) mit dem momentanen Tastgrad (Tm) angesteuert wird:
Aktualisieren (S630) des alten Fehlerwertes (Fa) mit 0. Verfahren nach einem der vorangehenden Ansprüche, wobei die Schritte (S100, S210, S220, S310, S320, S400, S510, S520, S530, S610, S620, S630) iterativ durchgeführt werden.
Schaltungsanordnung (SA) zum Ansteuern eines Halbleiterschalters (HS), insb. einer Brückenschaltung (BS), mittels eines pulsweitenmodulierten Steuersignals (PWM) , mit folgenden Merkmalen:
mindestens eine erste Vergleichseinheit (VE1), die eingerichtet ist, zu überprüfen, ob ein momentaner Tastgrad (Tm) des Steuersignals (PWM) in einem Tast- gradwertebereich (Tb) zwischen einem Grenztastgrad (Tg) und einem vorgegebenen Extremtastgrad (Tx) liegt;
mindestens eine Berechnungseinheit (BE) , die einge¬ richtet ist, im Falle, dass der momentane Tastgrad (Tm) in dem Tastgradwertebereich (Tb) liegt,
■ einen Grenzfehlerwert (Fg) bei einem Ausgangsstrom des Halbleiterschalters (HS) für den Fall, dass der Halbleiterschalter (HS) mit dem Grenztastgrad (Tg) angesteuert wird,
■ einen Extremfehlerwert (Fx) bei dem Ausgangsstrom für den Fall, dass der Halbleiterschalter (HS) mit dem Extremtastgrad (Tx) angesteuert wird,
zu berechnen;
mindestens eine zweite Vergleichseinheit (VE2) zum Vergleichen eines von dem Grenzfehlerwert (Fg) ab¬ hängigen Grenzfehlersummenbetrags ( | Sg | ) mit einem von dem Extremfehlerwert (Fx) abhängigen Extremfehler- summenbetrag ( | Sx | ) ;
mindestens eine Steuereinheit (SE) zum Ansteuern des Halbleiterschalters (HS) mit dem Grenztastgrad (Tg) , falls der Grenzfehlersummenbetrag ( | Sgl ) kleiner als der Extremfehlersummenbetrag ( | Sx | ) ist, bzw. zum Ansteuern des Halbleiterschalters (HS) mit dem Extremtastgrad (Tx) , falls der Grenzfehlersummenbetrag ( | Sg | ) größer als der Extremfehlersummenbetrag ( | Sx | ) ist.
12. Wechselrichter (WR) , umfassend: mindestens einen Halbleiterschalter (HS), insb. mindestens einer Brückenschaltung (BS) ;
mindestens eine Schaltungsanordnung (SA) nach Anspruch 11, wobei die mindestens eine Steuereinheit (SE) der mindestens einen Schaltungsanordnung (SA) über einen
Signalausgangsanschluss (AS) mit einem Steueranschluss (SS) des mindestens einen Halbleiterschalters (HS) elektrisch leitend verbunden ist. 13. Computerlesbarer Datenträger, in dem Programmcodes gespeichert sind, mit denen ein Verfahren nach einem der Ansprüche 1 bis 10 durchführbar ist.
PCT/EP2016/074370 2015-10-15 2016-10-11 Verfahren und schaltungsanordnung zum ansteuern eines halbleiterschalters, wechselrichter WO2017064076A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015220005.1 2015-10-15
DE102015220005.1A DE102015220005B4 (de) 2015-10-15 2015-10-15 Verfahren und Schaltungsanordnung zum Ansteuern eines Halbleiterschalters, Wechselrichter

Publications (1)

Publication Number Publication Date
WO2017064076A1 true WO2017064076A1 (de) 2017-04-20

Family

ID=57209430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/074370 WO2017064076A1 (de) 2015-10-15 2016-10-11 Verfahren und schaltungsanordnung zum ansteuern eines halbleiterschalters, wechselrichter

Country Status (2)

Country Link
DE (1) DE102015220005B4 (de)
WO (1) WO2017064076A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019208524A1 (de) * 2019-06-12 2020-12-17 Zf Friedrichshafen Ag Verfahren zur Steuerung des Betriebs eines Wechselrichters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074888A1 (en) * 2010-09-27 2012-03-29 Kabushiki Kaisha Toshiba Motor control device
US20130264974A1 (en) * 2012-04-06 2013-10-10 Denso Corporation Controller for multi-phase rotary device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559675B2 (ja) * 2010-12-28 2014-07-23 パナソニック株式会社 アクチュエータ駆動装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074888A1 (en) * 2010-09-27 2012-03-29 Kabushiki Kaisha Toshiba Motor control device
US20130264974A1 (en) * 2012-04-06 2013-10-10 Denso Corporation Controller for multi-phase rotary device

Also Published As

Publication number Publication date
DE102015220005B4 (de) 2017-06-01
DE102015220005A1 (de) 2017-04-20

Similar Documents

Publication Publication Date Title
EP3129799B1 (de) Verfahren und regler zur modellprädiktiven regelung eines mehrphasigen dc/dc-wandlers
DE102016100415A1 (de) Leistungs-Stromrichter mit selektivem Totzeiteinsatz
EP3145750B1 (de) Verfahren zum schalten eines wechselrichters eines elektrischen antriebs eines kraftfahrzeugs und entsprechend schaltbarer wechselrichter
EP2933695B1 (de) Computerimplementiertes Verfahren zum Echtzeittest eines Steuergeräts
DE10139860A1 (de) Vorrichtung und Verfahren zur Anschlussüberwachung einer elektrischen Versorgungseinheit
DE112012001148T5 (de) Stromsteuervorrichtung
EP2144360B1 (de) Verfahren zum Betrieb eines Stromrichters und korrespondierende Vorrichtung
DE102014103374A1 (de) System und verfahren zum kalibrieren eines netzteils
EP1966879A1 (de) Verfahren und vorrichtung zur ansteuerung eines elektromotors
DE112010002329T5 (de) Elektrische Leistungssteuerungsvorrichtigung und Verfahren zum Berechnen elektrischer Leistung bei einer elektrischen Leistungssteuerungsvorrichtung
WO2017064076A1 (de) Verfahren und schaltungsanordnung zum ansteuern eines halbleiterschalters, wechselrichter
DE102014212572B4 (de) Verfahren zur Erlangung eines Hinweises, insbesondere Anfangshinweises auf eine mögliche fehlerhafte Lastbedingung eines mehrphasigen Elektromotors
EP1748543B1 (de) Verfahren und Vorrichtung zur Regelung einer elektrischen Maschine
EP3380855A1 (de) Verfahren zur ermittlung einer leistungsfähigkeitsinformation einer batterie eines kraftfahrzeugseitigen, an einen gleichspannungswandler angebundenen bordnetzes und kraftfahrzeug
DE102015203816A1 (de) Verfahren und Vorrichtung zum Erkennen eines Ansteuerverfahrens eines Wechselrichters
DE102015202912B3 (de) Verfahren und Vorrichtung zum Ansteuern eines aktiven Brückengleichrichters bei Aufhebung eines Phasenkurzschlusses
DE102019120436A1 (de) Steuereinrichtung, Wechselrichter, Anordnung mit einem Wechselrichter und einer elektrischen Maschine, Verfahren zum Betreiben eines Wechselrichters sowie Computerprogramm
WO2014118252A2 (de) Verfahren zum festlegen von ansteuerzeitdauern für einen wechselrichter
WO2019162016A1 (de) Einstellen eines bestimmten betriebszustands einer elektrischen maschine eines fahrzeugs
DE102018115490A1 (de) Verfahren zur Reduzierung des Gleichtaktstroms in Leistungselektronik-Ausrüstung
DE102013217875A1 (de) Verfahren und Vorrichtung zum Bestimmen der Kapazität eines Zwischenkreiskondensators
AT521666B1 (de) Verfahren und Vorrichtung zur Kompensation von Störgrößen
WO2012146421A1 (de) Verfahren zum betrieb einer drehfeldmaschine
DE102016218498A1 (de) Verfahren zum Überwachen eines Gleichspannungswandlers
DE102011004911A1 (de) Verfahren und Vorrichtung zum Betrieb eines bürstenlosen Motors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16788045

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16788045

Country of ref document: EP

Kind code of ref document: A1