WO2017036918A1 - Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip - Google Patents

Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip Download PDF

Info

Publication number
WO2017036918A1
WO2017036918A1 PCT/EP2016/070101 EP2016070101W WO2017036918A1 WO 2017036918 A1 WO2017036918 A1 WO 2017036918A1 EP 2016070101 W EP2016070101 W EP 2016070101W WO 2017036918 A1 WO2017036918 A1 WO 2017036918A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact
semiconductor layer
layer sequence
contact structure
contact surfaces
Prior art date
Application number
PCT/EP2016/070101
Other languages
German (de)
French (fr)
Inventor
Christian LEIRER
Korbinian Perzlmaier
Anna Kasprzak-Zablocka
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2017036918A1 publication Critical patent/WO2017036918A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • One problem to be solved is a method
  • the semiconductor chips are preferably in a composite,
  • the method comprises the step of providing a
  • the semiconductor layer sequence comprises at least one active zone which is suitable for generating ultraviolet radiation, visible light and / or
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In ] __ n _ m Ga m As, where each 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m -S 1.
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the essential constituents of the crystal lattice of the semiconductor layer sequence ie Al, As, Ga, In, N or P, are given, even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the semiconductor layer sequence becomes
  • the semiconductor layer sequence can be in direct contact with the growth substrate.
  • the growth substrate is about a semiconductor substrate such as a
  • the growth substrate is preferably sapphire.
  • the method comprises the step of applying a second electrical
  • At least one electrical insulating layer is applied to the second contact structure and / or to the semiconductor layer sequence. It is possible that the insulating layer directly and completely covers the second contact structure and the semiconductor layer sequence.
  • the first contact structure can also be composed of several partial layers. Like the second contact structure, the first contact structure is preferably in direct physical and electrical contact with the first contact structure
  • the method comprises the step of generating electrical contact surfaces.
  • the electrical contact surfaces are set up for external electrical contacting of the finished semiconductor chips. In particular, stand the electrical
  • the semiconductor chip can be realized in a compact design.
  • an efficient removal of waste heat via the contact structures and the contact surfaces is possible.
  • step F) generating electrical contact surfaces for the external electrical contacting of the finished semiconductor chips, so that with step F) an expansion of the contact surfaces and preferably also the finished semiconductor chip is defined in the direction away from the semiconductor layer sequence, with a tolerance of at most 5 ym.
  • at least 60% of the mechanical stability of the finished semiconductor chips is attributable to the contact structures together with the contact surfaces.
  • a further carrier is applied, for example, by injection molding, also known as molding.
  • back electrical contact surfaces are usually covered by a material for the carrier.
  • the contact surfaces have a smaller average thickness than the electrical contact structures. In other words, it may be the case that the crucial mechanical
  • stabilizing component of the finished semiconductor chips is formed by the electrical contact structures, in particular by the first electrical contact structure.
  • the first contact structure is at least a factor of 1.5 or 3 or 5 thicker than the contact surfaces.
  • the first insulating layer may in turn be composed of a plurality of directly successive partial layers, for example of silicon dioxide and / or silicon nitride. It is likewise possible for the first insulating layer to be a layer applied by means of atomic layer deposition, or ALD for short. In this case, the first insulating layer is made of about alumina.
  • step C) comprises a partial step in which at least one side of the semiconductor layer sequence facing away from the growth substrate is patterned.
  • Structuring preferably generates contact areas for an n-contact, so that in places the n-type n-region of the semiconductor layer sequence is exposed.
  • this step of structuring takes place after the application of the first insulating layer.
  • step C) comprises a substep in which a second insulating layer is applied.
  • the second insulating layer preferably completely covers the semiconductor layer sequence together with the second contact structure.
  • the second insulating layer is applied in particular after a structuring of the semiconductor layer sequence has been carried out. After the full-surface application of the second insulating layer, the second insulating layer in the region of the n-contact is locally removed again. In other words, then covers the second
  • At least one of the contact surfaces or both contact surfaces by electroplating, by physical vapor deposition, short PVD, by chemical vapor deposition, short CVD, by electroless Piat Schlieren, as electroless plating
  • solder balls designated by the setting of solder balls, English solder balls, by the knife coating of a solder paste, by printing with an ink or by the application of an anisotropically conductive adhesive film.
  • the contact surfaces are preferred by one or more of the following
  • step D) comprises applying a first part-layer of the first
  • the first sub-layer is located
  • step D) comprises the sub-step of applying a second partial layer of the first contact structure.
  • the second partial layer is applied in particular directly to the first partial layer.
  • a thickness of the second sub-layer may be greater than a thickness of the first sub-layer, for example by at least a factor of 2 or 5.
  • the second sub-layer comprises or consists of nickel and / or copper.
  • the second remains
  • step D) comprises the partial exposure of the second contact structure.
  • Step of exposing the second contact structure is preferably carried out after generating the first contact structure and / or all sub-layers of the first contact structure.
  • Step of exposing the second contact structure is preferably carried out after generating the first contact structure and / or all sub-layers of the first contact structure.
  • Semiconductor layer sequence calculated per semiconductor chip and seen in plan view. This area is surrounded all around by the p-type p-region of the semiconductor layer sequence and / or by the second contact structure. In other words, a current injection takes place in the n-type n region of the semiconductor layer sequence only via this region in the center of the semiconductor layer sequence.
  • the first contact structure and the two electrical contact surfaces in the direction away from the semiconductor layer sequence are located at least partially over the second contact structure.
  • the contact surfaces, in the direction away from the semiconductor layer sequence preferably follow the first contact structure.
  • the first contact structure then lies in places between the contact surfaces and the second contact structure.
  • the stand is configured to:
  • n-contact surface thus contacts the n-contact structure and a p-contact surface contacts only the p-contact structure.
  • an electrically insulating layer is located in places between the corresponding contact surface and the associated contact structure.
  • the contact layers may also include a layer formed of a transparent conductive oxide such as zinc oxide or indium tin oxide.
  • a transparent conductive oxide such as zinc oxide or indium tin oxide.
  • Radiation main side of the semiconductor layer sequence which is preferably remote from the contact surfaces, generates a roughening.
  • About the roughening is an improved
  • a step H) at least one phosphor is attached to the semiconductor layer sequence.
  • the at least one phosphor can be applied directly to the roughening and / or the main radiation side.
  • the phosphor may be present in pure form or embedded in a matrix material.
  • the light generated during operation of the semiconductor layer sequence is partially or completely converted into light of another, preferably longer wavelength via the phosphor.
  • the semiconductor layer sequence generates blue light and over the phosphor is green, yellow and / or red light generated, so that the semiconductor chip emits white light in total.
  • step H) follows step G). Alternatively, it is possible that step G) precedes step H).
  • the finished ones are
  • the semiconductor chips have no potting. It is thus possible for the semiconductor chips to consist of semiconducting materials, of metals, of glasses and / or of ceramics. In other words, the finished semiconductor chip may be free of organic matter.
  • the method has a step I).
  • step I) a potting body is produced.
  • the potting body is formed from at least one plastic or comprises at least one
  • the potting body is made of a paint, an epoxy or a silicone.
  • Potting may have additional components, for example, light-scattering, light-absorbing or heat conductivity-enhancing particles.
  • a thermal expansion coefficient of the potting body can be adjusted via such additives.
  • the thermal expansion coefficient of the potting body can be adjusted via such additives.
  • the potting body opaque.
  • the potting body is in direct contact with the contact surfaces.
  • the contact surfaces are surrounded all around by the potting body, seen in plan view.
  • the Potting body in direct contact with the other insulating layer, which is applied in step E).
  • the potting body is spaced from the semiconductor layer sequence and the
  • the potting body in step I) is applied in a highly fluid state.
  • thin-bodied means that a viscosity of the potting body during application is less than
  • a potting body 100 Pa-s or 10 Pa-s or 1 Pa-s or 0.2 Pa-s.
  • the potting body is cured. This can be done thermally or photochemically or by the evaporation of a solvent.
  • the surface of the potting body is not or not significantly affected by effects
  • Potting bodies are.
  • the contact surfaces are at least 2 ym or 5 ym and / or at most 20 ym or 15 ym or 10 ym or 6 ym on the potting.
  • the contact surfaces and the potting body may terminate flush with one another, in the direction away from the semiconductor layer sequence. Further alternatively, it is possible that the contact surfaces are slightly different from the
  • Potting body are projected, for example, at most 4 ym or 2 ym or 0.5 ym.
  • step I) precedes step G). That is, the growth substrate is removed prior to creating the potting body. Alternatively, the potting body is created before the growth substrate is removed. The creation of the potting body can be done before or after the attachment of the phosphor.
  • the finished product is a liquid crystal according to at least one embodiment.
  • Total thickness is in particular at least 5 ym or 10 ym or 15 ym and / or at most 50 ym or 30 ym or
  • the semiconductor chip is preferably self-supporting and mechanically rigid.
  • the semiconductor chip is preferably with a
  • FIGS 1 to 5 are schematic sectional views of
  • FIG. 6 shows schematic sectional views of FIG
  • FIG. 1 schematically shows a production method for an optoelectronic semiconductor chip 1.
  • FIGS. 1 and 2 illustrate only a single semiconductor chip 1 for simplifying the illustration. The method is preferably carried out simultaneously in the wafer composite for a plurality of semiconductor chips 1.
  • the semiconductor layer sequence 2 is produced epitaxially on a growth substrate 20.
  • the growth substrate 20 is preferably a sapphire substrate.
  • an n-region 21 of n-type semiconductor material is formed on a side of the semiconductor layer sequence 2 facing away from the growth substrate 20.
  • a p-region 23 made of a p-type conductor
  • a second contact structure 33 is applied in places on the p-region 23.
  • the second contact structure 33 is located directly on the p-region 23 and is provided for current injection in the p-region 23.
  • the second contact structure 33 comprises a plurality
  • a first sub-layer 33a directly on the p-region 23 is formed, for example, from silver or zinc oxide.
  • a second sub-layer 33b is in particular a layer or layer sequence of platinum, titanium, gold.
  • an optional barrier layer 33c for example of zinc oxide and / or platinum.
  • the partial layers 33a, 33b, 33c follow each other directly.
  • Insulating layer 41 applied.
  • the first insulating layer 41 of layers of silicon dioxide and
  • Silicon nitride formed and has a thickness of about 200 nm. Alternatively, it may be at the first
  • Insulating layer 41 is an aluminum oxide layer produced by atomic layer deposition, for example with a thickness of approximately 40 nm.
  • the sectional views are preferably a section through a center of the semiconductor chip 1, cf. FIG. 1C.
  • the sectional plane is symbolized by a dashed line in FIG.
  • the second contact structure 33 thus surrounds a frame-shaped area which is provided for an n-contact.
  • the area as well as the second contact structure 33 can be square or rectangular in shape when viewed from above.
  • the second insulating layer 42 has, for example, a thickness of about 400 nm.
  • the second insulating layer 42 covers all areas except for the area centered in the second contact structure 33 for the n-contact.
  • the first partial layer 31a is preferably formed from zinc oxide and / or silver. Like the second contact structure 33, the first contact structure 31 is preferably designed as a mirror for the radiation generated in the active zone 22.
  • the first sub-layer 31a of the first contact structure 31 covers the second contact structure 33 only partially, as seen in plan view. In the n-contact region, the first sub-layer 31a contacts the n-region 21.
  • Partial layer 31a applied a second sub-layer 31b, in particular galvanically.
  • the second partial layer 31b is preferably a nickel layer.
  • the right in Figure IE area of the second contact structure 33 is
  • the second partial layer 31b is only partially applied, the second partial layer 31b covering a larger proportion of this second contact structure 33 than the first
  • a thickness of the semiconductor layer sequence 2 is located
  • the insulating layers 41, 42 each have a small thickness of preferably at most 0.5 ym or 0.2 ym.
  • a total thickness of the second contact structure 33 is preferably also comparatively low and is for example at least 100 nm or 200 nm and / or at most 1 ⁇ m or 500 nm or 200 nm.
  • the first contact structure and here in particular the second sub-layer 31b has a relatively large thickness, in particular at least 1 ⁇ m or 3 ⁇ m or 6 ⁇ m and / or at most 50 ⁇ m or 20 ⁇ m or 10 ⁇ m.
  • the second sub-layer 31b preferably mechanically adjusts the finished semiconductor chip 1 most
  • Insulating layers 41, 42 partially removed, so that the second contact structure 33 is partially exposed.
  • a third electrical insulating layer 43 is applied, for example of silicon dioxide and, for example, with a thickness of less than 250 nm.
  • the second contact structure 33 exposed in FIG. 1F also remains free of the further, third insulating layer 43.
  • an opening in the third insulating layer 43 is present in the region above the second right in the right IG contact structure 33.
  • the contact surfaces 51, 53 each have at least two partial layers.
  • First partial layers 51a, 53a are formed, for example, from nickel or from nickel and gold. These partial layers 51a, 53a preferably have a relatively large thickness.
  • second partial layers 51b, 53b for example of AuPd or of a solder.
  • the finished semiconductor chip 1 can be fastened via soldering via the second partial layers 51b, 53b.
  • Radiation main side 26 of the semiconductor layer sequence 2 results.
  • a roughening 27 is subsequently produced, see FIG.
  • Contact surfaces 51, 53 opposite side of the phosphor 6 may be flat.
  • a potting body for mechanical stabilization of the semiconductor chip 1 can be dispensed with.
  • the contact surfaces 51, 53 are applied with a thickness, so that a target thickness is achieved. This is a subsequent thinning, about in conjunction with a
  • FIG. 2 shows a further exemplary embodiment of the invention
  • the n-region 21 preferably remains with a small thickness of, for example, at most 2 ym or 0.5 ym in a region laterally adjacent to the p-region 23. In this region, the n-region 21 lies between the growth substrate 20 and the second insulating layer 42.
  • the method steps of FIGS. 2D to 2G take place
  • the n-region 21 is preferably removed from the second insulating layer 42.
  • the n-region 21 and the p-region 23 are flush with each other all round.
  • the side surfaces 25 are thus completely covered all around by the second insulating layer 42 and the first contact structure 31. Because the first
  • Contact structure 31 is impermeable to the generated light, no light passes laterally out of the semiconductor layer sequence 2.
  • the first contact structure 31 forms a trough, at the bottom of which the contact surfaces 51, 53 are located. In a center of this well, a pillar is formed, which extends to the n-region 21. Seen in cross section, the first contact structure 31 is thus E-shaped, with the legs of the E towards the
  • FIGS. 3A to 3C are analogous to the method steps of FIGS. 1A to II. Unlike in FIG. 3, the method according to FIG. 3, the method according to FIG. 3, the method according to FIG.
  • a potting body 7 is produced from a plastic.
  • the processing can also be carried out on an auxiliary carrier in the form of a film or in the form of a film in conjunction with a hard carrier. If the first contact structure 31 in connection with the contact surfaces 51, 53 is already mechanically stable enough, it is possible to dispense with an auxiliary carrier.
  • a material for the potting body 7 is poured, for example, and then cured. This makes it possible to achieve that the contact surfaces 51, 53 terminate flush with the potting body 7 in the direction away from the semiconductor layer sequence 2 or, preferably, from the potting body 7
  • the second partial layers 51b, 53b of the contact surfaces 51, 53 are applied only after the production of the potting body 7 on the first partial layers 51a, 53a.
  • the potting body 7 preferably ends flush with the first partial layers 51a, 53a, for example with a tolerance of at most 2 ⁇ m, and the second partial layers 51b, 53b project out of the potting body 7. It is therefore not absolutely necessary for the entire contact surfaces 51, 53 to be produced in a single, connected method step.
  • the phosphor 6 is applied, compare FIGS. 1J and 21. Subsequently, a singulation takes place, see FIG. 3F, for example by sawing or by laser treatment.
  • the phosphor 6 is applied in front of the potting body 7.
  • FIG. 6 shows further exemplary embodiments of the invention
  • Degree of coverage and a covering thickness of the contact surfaces 51, 53 with the potting body 7 preferably result exclusively from a wettability of the contact surfaces 51, 53 and due to surface tension effects
  • Contact areas 51, 53 is then at most 5 ym or 1 ym, for example.
  • the potting body 7 is relatively thin, so that the contact surfaces 51, 53 from the
  • Grout 7 protrude. In Figure 6C, it is shown that no phosphor is present. Also in all embodiments with a potting body 7, it is possible that the entire side surfaces 25 of the
  • semiconductor layer sequence 2 are covered by the first contact structure 31, see Figure 6D.
  • the phosphor 6 may also be omitted.
  • the potting body 7 via the contact surfaces 51, 53

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

The invention relates to a method for producing optoelectronic semiconductor chips (1) comprising the following steps in the specified order: A) providing a semiconductor layer sequence (2), B) applying an electrical second contact structure (33) to a side of the semiconductor layer sequence (2) facing away from a growth substrate (20), C) applying at least one electrical insulating layer (41, 42) to the second contact structure (33) and to the semiconductor layer sequence (2), D) applying a first contact structure (31) such that the first contact structure (31) is electrically connected to a region (21) of the semiconductor layer sequence (2) facing the growth substrate (20), E) applying a further electrical insulating layer (43) at least to the first contact structure (31) in some locations, F) producing electrical contact surfaces (51, 53) such that an extent of the contact surfaces (51, 53) in the direction away from the semiconductor layer sequence (2) is defined with a tolerance of at most 5 μm by means of step F).

Description

Beschreibung description
Verfahren zur Herstellung von optoelektronischen Process for the production of optoelectronic
Halbleiterchips und optoelektronischer Halbleiterchip Semiconductor chips and optoelectronic semiconductor chip
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein A process for the production of optoelectronic semiconductor chips is specified. In addition, a will
optoelektronischer Halbleiterchip angegeben. Eine zu lösende Aufgabe besteht darin, ein Verfahren specified optoelectronic semiconductor chip. One problem to be solved is a method
anzugeben, mit dem ein räumlich kompakter und mechanisch stabiler Halbleiterchip herstellbar ist. specify with which a spatially compact and mechanically stable semiconductor chip can be produced.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Bevorzugte This object is achieved inter alia by a method having the features of patent claim 1. preferred
Weiterbildungen sind Gegenstand der übrigen Ansprüche.  Further developments are the subject of the other claims.
Gemäß zumindest einer Ausführungsform werden mit dem According to at least one embodiment, with the
Verfahren optoelektronische Halbleiterchips hergestellt. Die Halbleiterchips werden bevorzugt in einem Verbund, Process optoelectronic semiconductor chips produced. The semiconductor chips are preferably in a composite,
insbesondere noch an einem Wafer, parallel prozessiert. Bei den fertigen Halbleiterchips handelt es sich zum Beispiel um Leuchtdioden, kurz LEDs, oder auch um Laserdioden, kurz LDs . Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens einer especially still on a wafer, processed in parallel. The finished semiconductor chips are, for example, light-emitting diodes, in short LEDs, or also laser diodes, in short LDs. In accordance with at least one embodiment, the method comprises the step of providing a
Halbleiterschichtenfolge. Die Halbleiterschichtenfolge umfasst zumindest eine aktive Zone, die zur Erzeugung von ultravioletter Strahlung, sichtbarem Licht und/oder  Semiconductor layer sequence. The semiconductor layer sequence comprises at least one active zone which is suitable for generating ultraviolet radiation, visible light and / or
infraroter Strahlung eingerichtet ist. Insbesondere sind die Halbleiterchips dazu eingerichtet, im bestimmungsgemäßen Betrieb sichtbares Licht wie blaues Licht zu erzeugen. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m -S 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können . infrared radiation is set up. In particular, the semiconductor chips are set up to produce visible light, such as blue light, during normal operation. The semiconductor layer sequence is preferably based on a III-V compound semiconductor material. In the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In ] __ n _ m Ga m As, where each 0 ^ n <1, 0 ^ m <1 and n + m -S 1. In this case, the semiconductor layer sequence may have dopants and additional constituents. For the sake of simplicity, however, only the essential constituents of the crystal lattice of the semiconductor layer sequence, ie Al, As, Ga, In, N or P, are given, even if these can be partially replaced and / or supplemented by small amounts of further substances.
Gemäß zumindest einer Ausführungsform wird die According to at least one embodiment, the
Halbleiterschichtenfolge auf einem Aufwachssubstrat Semiconductor layer sequence on a growth substrate
bereitgestellt. Die Halbleiterschichtenfolge wird provided. The semiconductor layer sequence becomes
insbesondere epitaktisch auf dem Aufwachssubstrat erzeugt. Somit kann die Halbleiterschichtenfolge in direktem Kontakt zu dem Aufwachssubstrat stehen. Bei dem Aufwachssubstrat handelt es sich etwa um ein Halbleitersubstrat wie ein in particular produced epitaxially on the growth substrate. Thus, the semiconductor layer sequence can be in direct contact with the growth substrate. The growth substrate is about a semiconductor substrate such as a
Siliziumsubstrat oder ein Germaniumsubstrat oder um ein Silicon substrate or a germanium substrate or a
Substrat aus einem Verbindungshalbleiter wie GaN, GaAs oder GaP. Auch andere Materialien wie SiC kommen für das Substrate made of a compound semiconductor such as GaN, GaAs or GaP. Other materials such as SiC come for that
Aufwachssubstrat in Frage. Bevorzugt ist das Aufwachssubstrat jedoch aus Saphir.  Growth substrate in question. However, the growth substrate is preferably sapphire.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer zweiten elektrischen In accordance with at least one embodiment, the method comprises the step of applying a second electrical
Kontaktstruktur. Dabei wird die zweite Kontaktstruktur auf eine dem Aufwachssubstrat abgewandte Seite der  Contact structure. In this case, the second contact structure on a side facing away from the growth substrate of the
Halbleiterschichtenfolge aufgebracht, bevorzugt unmittelbar aufgebracht. Die zweite Kontaktstruktur bedeckt bevorzugt nur einen Teil dieser Seite der Halbleiterschichtenfolge. Bei der zweiten Kontaktstruktur handelt es sich insbesondere um einen p-Kontakt zur Stromeinprägung in einen p-dotierten p-Bereich der Halbleiterschichtenfolge. Es kann dabei die zweite Semiconductor layer sequence applied, preferably immediately applied. The second contact structure preferably covers only a part of this side of the semiconductor layer sequence. The second contact structure is, in particular, a p-contact for current injection into a p-doped p-region of the semiconductor layer sequence. It can be the second
Kontaktstruktur mehrere Teilschichten aufweisen. Contact structure have multiple sub-layers.
Gemäß zumindest einer Ausführungsform wird mindestens eine elektrische Isolierschicht auf die zweite Kontaktstruktur und/oder auf die Halbleiterschichtenfolge aufgebracht. Es ist möglich, dass die Isolierschicht die zweite Kontaktstruktur und die Halbleiterschichtenfolge direkt und vollständig überdeckt . In accordance with at least one embodiment, at least one electrical insulating layer is applied to the second contact structure and / or to the semiconductor layer sequence. It is possible that the insulating layer directly and completely covers the second contact structure and the semiconductor layer sequence.
Gemäß zumindest einer Ausführungsform wird eine erste In accordance with at least one embodiment, a first
elektrische Kontaktstruktur aufgebracht. Die erste applied electrical contact structure. The first
Kontaktstruktur ist mit einem dem Aufwachssubstrat Contact structure is with a growth substrate
zugewandten Bereich der Halbleiterschichtenfolge elektrisch verbunden. Insbesondere handelt es sich bei der ersten facing region of the semiconductor layer sequence electrically connected. In particular, it is the first
Kontaktstruktur um einen n-Kontakt, sodass über die erste Kontaktstruktur elektrischer Strom in einen n-leitenden n-Bereich der Halbleiterschichtenfolge eingeprägt wird. Auch die erste Kontaktstruktur kann aus mehreren Teilschichten zusammengesetzt sein. Ebenso wie die zweite Kontaktstruktur steht auch die erste Kontaktstruktur bevorzugt in direktem physischen und elektrischen Kontakt mit der Contact structure to an n-contact, so that is impressed via the first contact structure of electrical current in an n-type n-region of the semiconductor layer sequence. The first contact structure can also be composed of several partial layers. Like the second contact structure, the first contact structure is preferably in direct physical and electrical contact with the first contact structure
Halbleiterschichtenfolge . Semiconductor layer sequence.
Gemäß zumindest einer Ausführungsform wird mindestens eine weitere elektrische Isolierschicht stellenweise zumindest auf die erste Kontaktstruktur und optional auch auf Bereiche der Halbleiterschichtenfolge aufgebracht. Dabei ist es möglich, dass die weitere Isolierschicht erst vollflächig aufgebracht und nachträglich stellenweise wieder entfernt wird. In accordance with at least one embodiment, at least one further electrical insulating layer is applied in places at least to the first contact structure and optionally also to regions of the semiconductor layer sequence. It is possible that the further insulating layer is applied only over the entire surface and subsequently removed in places again.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens von elektrischen Kontaktflächen. Die elektrischen Kontaktflächen sind zu einer externen elektrischen Kontaktierung der fertigen Halbleiterchips eingerichtet. Insbesondere stehen die elektrischen In accordance with at least one embodiment, the method comprises the step of generating electrical contact surfaces. The electrical contact surfaces are set up for external electrical contacting of the finished semiconductor chips. In particular, stand the electrical
Kontaktflächen in direktem elektrischen Kontakt zur jeweils zugehörigen elektrischen Kontaktstruktur. Contact surfaces in direct electrical contact with the respective associated electrical contact structure.
Gemäß zumindest einer Ausführungsform wird mit dem Erzeugen der elektrischen Kontaktflächen eine Ausdehnung der According to at least one embodiment, with the generation of the electrical contact surfaces, an expansion of the
Kontaktflächen selbst und des fertigen Halbleiterchips in Richtung weg von der Halbleiterschichtenfolge definiert, insbesondere mit einer Toleranz von höchstens 5 ym oder Defined contact surfaces themselves and the finished semiconductor chip in the direction away from the semiconductor layer sequence, in particular with a tolerance of at most 5 ym or
0,5 ym oder 0,1 ym oder exakt. Bevorzugt ändert sich nach dem Erzeugen der Kontaktflächen eine Ausdehnung der 0.5 ym or 0.1 ym or exactly. Preferably, after the production of the contact surfaces, an extension of the
Kontaktflächen und/oder des Halbleiterchips, gerechnet von der aktiven Zone bis hin zu einer der aktiven Zone Contact surfaces and / or the semiconductor chip, calculated from the active zone to one of the active zone
abgewandten Begrenzungsfläche der elektrischen remote boundary surface of the electrical
Kontaktflächen, nicht mehr. Insbesondere wird beim Erzeugen der Kontaktflächen lediglich zusätzliches Material Contact surfaces, not more. In particular, when creating the contact surfaces only additional material
aufgebracht und später kein Material mehr von den applied and later no more material from the
Kontaktflächen entfernt. Removed contact surfaces.
Gemäß zumindest einer Ausführungsform tragen die According to at least one embodiment, the wear
Kontaktstrukturen, optional zusammen mit den Kontaktflächen, zu einer mechanischen Stabilität des fertigen Halbleiterchips zu mindestens 30 % oder 60 % oder 80 % oder 90 % bei. DerContact structures, optionally together with the contact surfaces, to a mechanical stability of the finished semiconductor chip to at least 30% or 60% or 80% or 90% at. Of the
Beitrag zur mechanischen Stabilität ist beispielsweise durch eine Bestimmung der einzelnen Materialien und deren Contribution to mechanical stability, for example, by a determination of the individual materials and their
Schichtdicken und einer anschließenden Simulationsrechnung bestimmbar. Mit anderen Worten stellen die Kontaktstrukturen und die Kontaktflächen zusammengenommen einen wesentlichen, insbesondere den ausschlaggebenden Teil einer mechanischen Stabilisierung der Halbleiterchips dar. Hierdurch ist es möglich, dass ein zusätzlicher Träger entfallen kann oder dass der zusätzliche Träger lediglich zu einer weiteren Layer thicknesses and a subsequent simulation calculation determinable. In other words, the contact structures and the contact surfaces taken together represent a significant, in particular the decisive part of a mechanical stabilization of the semiconductor chips. This makes it possible that an additional carrier can be omitted or that the additional carrier only to another
Stabilisierung dient, nicht jedoch die ausschlaggebende Stabilization serves, but not the decisive factor
Stabilitätsgebende Komponente des Halbleiterchips ist. Stability-giving component of the semiconductor chip.
Hierdurch ist der Halbleiterchip in einer kompakten Bauweise realisierbar. Zudem ist eine effiziente Abfuhr von Abwärme über die Kontaktstrukturen und die Kontaktflächen möglich. As a result, the semiconductor chip can be realized in a compact design. In addition, an efficient removal of waste heat via the contact structures and the contact surfaces is possible.
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterchips In at least one embodiment, the method is for producing optoelectronic semiconductor chips
eingerichtet und umfasst die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge: and includes the following steps, preferably in the order given:
A) Bereitstellen einer Halbleiterschichtenfolge zur  A) providing a semiconductor layer sequence for
Lichterzeugung auf einem Aufwachssubstrat , Light generation on a growth substrate,
B) Aufbringen einer elektrischen zweiten Kontaktstruktur auf eine dem Aufwachssubstrat abgewandte Seite der  B) applying an electrical second contact structure on a side facing away from the growth substrate
Halbleiterschichtenfolge,  Semiconductor layer sequence,
C) Aufbringen mindestens einer elektrischen Isolierschicht auf die zweite Kontaktstruktur und auf die  C) applying at least one electrical insulating layer to the second contact structure and to the
Halbleiterschichtenfolge,  Semiconductor layer sequence,
D) Aufbringen einer elektrischen ersten Kontaktstruktur, sodass die erste Kontaktstruktur elektrisch mit einem dem Aufwachssubstrat abgewandten Bereich der D) applying an electrical first contact structure, such that the first contact structure is electrically connected to a region of the region facing away from the growth substrate
Halbleiterschichtenfolge verbunden wird, Semiconductor layer sequence is connected,
E) Aufbringen einer weiteren elektrischen Isolierschicht stellenweise zumindest auf die erste Kontaktstruktur, und E) applying a further electrical insulating layer in places, at least on the first contact structure, and
F) Erzeugen von elektrischen Kontaktflächen zur externen elektrischen Kontaktierung der fertigen Halbleiterchips, sodass mit dem Schritt F) eine Ausdehnung der Kontaktflächen und bevorzugt auch der fertigen Halbleiterchips in Richtung weg von der Halbleiterschichtenfolge definiert wird, mit einer Toleranz von höchsten 5 ym. Besonders geht hierbei eine mechanische Stabilität der fertigen Halbleiterchips zu mindestens 60 % auf die Kontaktstrukturen zusammen mit den Kontaktflächen zurück. F) generating electrical contact surfaces for the external electrical contacting of the finished semiconductor chips, so that with step F) an expansion of the contact surfaces and preferably also the finished semiconductor chip is defined in the direction away from the semiconductor layer sequence, with a tolerance of at most 5 ym. In particular, at least 60% of the mechanical stability of the finished semiconductor chips is attributable to the contact structures together with the contact surfaces.
Bei Halbleiterchips, insbesondere bei Leuchtdiodenchips, die frei von einem Aufwachssubstrat sind, wird ein mechanische Stabilität typisch durch einen weiteren Träger gewährleistet. Ein solcher Träger wird etwa durch ein Spritzgießen, englisch auch als Molding bezeichnet, aufgebracht. Dabei werden rückseitige elektrische Kontaktflächen in der Regel von einem Material für den Träger überdeckt. Die elektrischen In the case of semiconductor chips, in particular with light-emitting diode chips which are free of a growth substrate, mechanical stability is typically ensured by a further carrier. Such a carrier is applied, for example, by injection molding, also known as molding. In this case, back electrical contact surfaces are usually covered by a material for the carrier. The electrical
Kontaktflächen sind nachträglich durch ein Rückschieifen des als Vergusskörper geformten Trägers wieder freizulegen. Somit sind ein oder mehrere zusätzliche Prozessschritte Contact surfaces are subsequently exposed by a Rückschieifen shaped as a potting body carrier. Thus, one or more additional process steps
erforderlich, um insbesondere lötbare Kontaktflächen zu definieren. Bei dem hier beschriebenen Verfahren ist jedoch auf ein solches Rückschieifen des Trägers verzichtbar, da eine Dicke der Halbleiterchips bereits mit dem Erzeugen der elektrischen Kontaktflächen definiert wird. required, in particular to define solderable contact surfaces. In the method described here, however, such a backward bending of the carrier is dispensable, since a thickness of the semiconductor chips is already defined with the generation of the electrical contact surfaces.
Gemäß zumindest einer Ausführungsform werden die elektrischen Kontaktflächen mit der gewünschten, in dem fertigen In accordance with at least one embodiment, the electrical contact surfaces with the desired, in the finished
Halbleiterchip vorliegenden Dicke aufgebracht. Somit muss nachträglich kein Material der elektrischen Kontaktflächen entfernt werden. Hierbei werden die Kontaktflächen bevorzugt auch von keiner weiteren Komponente des fertigen  Semiconductor chip present thickness applied. Thus, subsequently no material of the electrical contact surfaces must be removed. In this case, the contact surfaces are preferably finished by no other component of the finished
Halbleiterchips überragt, in Richtung weg von der Semiconductor chips surmounted, away from the
Halbleiterschichtenfolge . Gemäß zumindest einer Ausführungsform weisen die Kontaktflächen eine kleinere mittlere Dicke auf als die elektrischen Kontaktstrukturen. Mit anderen Worten kann es der Fall sein, dass die entscheidende mechanisch Semiconductor layer sequence. In accordance with at least one embodiment, the contact surfaces have a smaller average thickness than the electrical contact structures. In other words, it may be the case that the crucial mechanical
stabilisierende Komponente der fertigen Halbleiterchips durch die elektrischen Kontaktstrukturen, insbesondere durch die erste elektrische Kontaktstruktur, gebildet ist. stabilizing component of the finished semiconductor chips is formed by the electrical contact structures, in particular by the first electrical contact structure.
Beispielsweise ist die erste Kontaktstruktur um mindestens einen Faktor 1,5 oder 3 oder 5 dicker als die Kontaktflächen. For example, the first contact structure is at least a factor of 1.5 or 3 or 5 thicker than the contact surfaces.
Gemäß zumindest einer Ausführungsform weisen die elektrischen Kontaktflächen eine größere mittlere Dicke auf als die elektrischen Kontaktstrukturen. Damit ist eine mechanische Stabilisierung wesentlich durch die Kontaktflächen gegeben. In diesem Fall liegt die mittlere Dicke der Kontaktflächen beispielsweise um mindestens einen Faktor 1,5 oder 3 oder 5 oder 10 über der mittleren Dicke der Kontaktstrukturen, insbesondere der ersten Kontaktstruktur. Gemäß zumindest einer Ausführungsform umfasst der Schritt C) den Teilschritt des Aufbringens einer ersten Isolierschicht auf die zweite Kontaktstruktur. Die Isolierschicht wird bevorzugt unmittelbar auf die zweite Kontaktstruktur In accordance with at least one embodiment, the electrical contact surfaces have a greater average thickness than the electrical contact structures. This mechanical stabilization is essentially given by the contact surfaces. In this case, the average thickness of the contact surfaces is for example at least a factor of 1.5 or 3 or 5 or 10 above the average thickness of the contact structures, in particular the first contact structure. In accordance with at least one embodiment, step C) comprises the substep of applying a first insulating layer to the second contact structure. The insulating layer is preferably directly on the second contact structure
aufgebracht. Ferner bedeckt die erste Isolierschicht applied. Furthermore, the first insulating layer covers
bevorzugt auch die Halbleiterschichtenfolge in all den also prefers the semiconductor layer sequence in all the
Bereichen, die nicht von der zweiten Kontaktstruktur bedeckt sind. Die erste Isolierschicht kann wiederum aus mehreren unmittelbar aufeinanderfolgenden Teilschichten, zum Beispiel aus Siliziumdioxid und/oder Siliziumnitrid, zusammengesetzt sein. Ebenso ist es möglich, dass es sich bei der ersten Isolierschicht um eine mittels Atomlagenabscheidung, kurz ALD, aufgebrachte Schicht handelt. In diesem Fall ist die erste Isolierschicht etwa aus Aluminiumoxid hergestellt. Gemäß zumindest einer Ausführungsform umfasst der Schritt C) einen Teilschritt, in dem zumindest eine dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge strukturiert wird. Insbesondere wird der p-leitende p-Bereich der Areas not covered by the second contact structure. The first insulating layer may in turn be composed of a plurality of directly successive partial layers, for example of silicon dioxide and / or silicon nitride. It is likewise possible for the first insulating layer to be a layer applied by means of atomic layer deposition, or ALD for short. In this case, the first insulating layer is made of about alumina. In accordance with at least one embodiment, step C) comprises a partial step in which at least one side of the semiconductor layer sequence facing away from the growth substrate is patterned. In particular, the p-type p-region of the
Halbleiterschichtenfolge beim Strukturieren stellenweise entfernt. Durch dieses Strukturieren werden die späteren Halbleiterchips definiert. Ebenso werden mit dem  Semiconductor layer sequence removed during structuring in places. This structuring defines the later semiconductor chips. Likewise be with the
Strukturieren bevorzugt Kontaktbereiche für einen n-Kontakt erzeugt, sodass stellenweise der n-leitende n-Bereich der Halbleiterschichtenfolge freigelegt wird. Insbesondere erfolgt dieser Schritt des Strukturierens nach dem Aufbringen der ersten Isolierschicht. Structuring preferably generates contact areas for an n-contact, so that in places the n-type n-region of the semiconductor layer sequence is exposed. In particular, this step of structuring takes place after the application of the first insulating layer.
Gemäß zumindest einer Ausführungsform weist der Schritt C) einen Teilschritt auf, in dem eine zweite Isolierschicht aufgebracht wird. Dabei bedeckt die zweite Isolierschicht bevorzugt vollständig die Halbleiterschichtenfolge zusammen mit der zweiten Kontaktstruktur. Die zweite Isolierschicht wird insbesondere aufgebracht, nachdem eine Strukturierung der Halbleiterschichtenfolge durchgeführt ist. Nach dem vollflächigen Aufbringen der zweiten Isolierschicht wird die zweite Isolierschicht im Bereich des n-Kontakts lokal wieder entfernt. Mit anderen Worten bedeckt dann die zweite In accordance with at least one embodiment, step C) comprises a substep in which a second insulating layer is applied. In this case, the second insulating layer preferably completely covers the semiconductor layer sequence together with the second contact structure. The second insulating layer is applied in particular after a structuring of the semiconductor layer sequence has been carried out. After the full-surface application of the second insulating layer, the second insulating layer in the region of the n-contact is locally removed again. In other words, then covers the second
Isolierschicht die zweite Kontaktstruktur vollständig und die Halbleiterschichtenfolge nur teilweise. Insulating layer, the second contact structure completely and the semiconductor layer sequence only partially.
Gemäß zumindest einer Ausführungsform wird zumindest eine der Kontaktflächen oder werden beide Kontaktflächen durch ein Galvanisieren, durch physikalische Gasphasenabscheidung, kurz PVD, durch chemische Gasphasenabscheidung, kurz CVD, durch stromloses Piatieren, auch als electroless plating According to at least one embodiment, at least one of the contact surfaces or both contact surfaces by electroplating, by physical vapor deposition, short PVD, by chemical vapor deposition, short CVD, by electroless Piatieren, as electroless plating
bezeichnet, durch das Setzen von Lötkugeln, englisch solder balls, durch das Aufrakeln einer Lotpaste, durch Aufdrucken mit einer Tinte oder durch das Aufbringen einer anisotrop leitfähigen Klebefolie erzeugt. Die Kontaktflächen sind bevorzugt durch eines oder mehrerer der nachfolgenden designated by the setting of solder balls, English solder balls, by the knife coating of a solder paste, by printing with an ink or by the application of an anisotropically conductive adhesive film. The contact surfaces are preferred by one or more of the following
Materialien gebildet, insbesondere falls zumindest eine Materials formed, in particular if at least one
Kontaktfläche durch Galvanik in Kombination mit einem Contact surface by electroplating in combination with a
stromlosen Piatieren erzeugt wird: TiAu, PtAu, PdAu, AuSn, NiAu, CuSnAg, SnPb. Gemäß zumindest einer Ausführungsform umfasst der Schritt D) das Aufbringen einer ersten Teilschicht der ersten electroless plating is generated: TiAu, PtAu, PdAu, AuSn, NiAu, CuSnAg, SnPb. In accordance with at least one embodiment, step D) comprises applying a first part-layer of the first
Kontaktstruktur. Die erste Teilschicht befindet sich Contact structure. The first sub-layer is located
bevorzugt direkt an dem n-leitenden n-Bereich der preferably directly at the n-type n-region of
Halbleiterschichtenfolge. Beispielsweise beinhaltet die erste Teilschicht ZnO und/oder Ag oder besteht hieraus. Semiconductor layer sequence. For example, the first sub-layer includes or consists of ZnO and / or Ag.
Gemäß zumindest einer Ausführungsform weist der Schritt D) den Teilschritt des Aufbringens einer zweiten Teilschicht der ersten Kontaktstruktur auf. Die zweite Teilschicht wird insbesondere direkt auf die erste Teilschicht aufgebracht.In accordance with at least one embodiment, step D) comprises the sub-step of applying a second partial layer of the first contact structure. The second partial layer is applied in particular directly to the first partial layer.
Eine Dicke der zweiten Teilschicht kann größer sein als eine Dicke der ersten Teilschicht, beispielsweise um mindestens einen Faktor 2 oder 5. Zum Beispiel umfasst oder besteht die zweite Teilschicht aus Nickel und/oder Kupfer. A thickness of the second sub-layer may be greater than a thickness of the first sub-layer, for example by at least a factor of 2 or 5. For example, the second sub-layer comprises or consists of nickel and / or copper.
Gemäß zumindest einer Ausführungsform bleibt die zweite In accordance with at least one embodiment, the second remains
Kontaktstruktur teilweise frei von den Teilschichten der ersten Kontaktstruktur. Hierdurch ist es möglich, dass die zweite Kontaktstruktur durch die erste Kontaktstruktur hin elektrisch kontaktierbar ist, insbesondere mittels der elektrischen Kontaktflächen. Gemäß zumindest einer Ausführungsform umfasst der Schritt D) das stellenweise Freilegen der zweiten Kontaktstruktur. Contact structure partially free of the partial layers of the first contact structure. This makes it possible for the second contact structure to be electrically contactable through the first contact structure, in particular by means of the electrical contact surfaces. In accordance with at least one embodiment, step D) comprises the partial exposure of the second contact structure.
Insbesondere wird die zweite Kontaktstruktur durch ein In particular, the second contact structure is replaced by a
Entfernen der im Schritt C) aufgebrachten elektrischen Removing the applied in step C) electrical
Isolierschicht oder Isolierschichten freigelegt. Dieser Insulating layer or insulating layers exposed. This
Schritt des Freilegens der zweiten Kontaktstruktur erfolgt bevorzugt nach dem Erzeugen der ersten Kontaktstruktur und/oder aller Teilschichten der ersten Kontaktstruktur. Gemäß zumindest einer Ausführungsform befindet sich ein  Step of exposing the second contact structure is preferably carried out after generating the first contact structure and / or all sub-layers of the first contact structure. According to at least one embodiment is a
Gebiet, in dem die erste Teilschicht direkt an den n-Bereich grenzt, in einem Zentrum der Halbleiterschichtenfolge.  Area in which the first sub-layer directly adjoins the n-area, in a center of the semiconductor layer sequence.
Insbesondere befindet sich dieses Gebiet mittig in der In particular, this area is centered in the
Halbleiterschichtenfolge, gerechnet pro Halbleiterchip und in Draufsicht gesehen. Dieses Gebiet ist ringsum von dem p- leitenden p-Bereich der Halbleiterschichtenfolge und/oder von der zweiten Kontaktstruktur umgeben. Mit anderen Worten erfolgt eine Stromeinprägung in dem n-leitenden n-Bereich der Halbleiterschichtenfolge lediglich über dieses Gebiet im Zentrum der Halbleiterschichtenfolge. Semiconductor layer sequence, calculated per semiconductor chip and seen in plan view. This area is surrounded all around by the p-type p-region of the semiconductor layer sequence and / or by the second contact structure. In other words, a current injection takes place in the n-type n region of the semiconductor layer sequence only via this region in the center of the semiconductor layer sequence.
Gemäß zumindest einer Ausführungsform befinden sich in dem fertigen Halbleiterchip die erste Kontaktstruktur und die beiden elektrischen Kontaktflächen in Richtung weg von der Halbleiterschichtenfolge mindestens zum Teil über der zweiten Kontaktstruktur. Dabei folgen die Kontaktflächen, in Richtung weg von der Halbleiterschichtenfolge, bevorzugt der ersten Kontaktstruktur nach. Mit anderen Worten liegt dann die erste Kontaktstruktur stellenweise zwischen den Kontaktflächen und der zweiten Kontaktstruktur. In accordance with at least one embodiment, in the finished semiconductor chip, the first contact structure and the two electrical contact surfaces in the direction away from the semiconductor layer sequence are located at least partially over the second contact structure. In this case, the contact surfaces, in the direction away from the semiconductor layer sequence, preferably follow the first contact structure. In other words, the first contact structure then lies in places between the contact surfaces and the second contact structure.
Gemäß zumindest einer Ausführungsform stehen die According to at least one embodiment, the stand
Kontaktflächen je stellenweise in direktem Kontakt zur zugehörigen Kontaktstruktur. Eine n-Kontaktflache kontaktiert somit die n-Kontaktstruktur und eine p-Kontaktflache nur die p-Kontaktstruktur . Bevorzugt befindet sich stellenweise zwischen der entsprechenden Kontaktfläche und der zugehörigen Kontaktstruktur eine elektrisch isolierende Schicht. Contact surfaces in each case in direct contact with the associated contact structure. An n-contact surface thus contacts the n-contact structure and a p-contact surface contacts only the p-contact structure. Preferably, an electrically insulating layer is located in places between the corresponding contact surface and the associated contact structure.
Gemäß zumindest einer Ausführungsform sind alle In accordance with at least one embodiment, all
Kontaktflächen aus demselben Material oder aus denselben Materialien hergestellt. Ebenso sind die Kontaktflächen bevorzugt gleichzeitig mit demselben Verfahren und auch im selben Verfahrensschritt hergestellt. Contact surfaces made of the same material or of the same materials. Likewise, the contact surfaces are preferably produced simultaneously with the same method and also in the same method step.
Gemäß zumindest einer Ausführungsform weisen die According to at least one embodiment, the
Kontaktflächen jeweils eine erste Teilschicht auf. Die erste Teilschicht wird zum Beispiel galvanisch hergestellt. Ebenso weisen die Kontaktflächen je eine zweite Teilschicht auf. Die zweite Teilschicht ist bevorzugt aus einem Lot gefertigt oder bildet eine zu einem Lotkontakt vorgesehene Grenzfläche. Mit anderen Worten ist die zweite Teilschicht lötbar oder Contact surfaces each have a first sub-layer. The first part-layer is produced, for example, by electroplating. Likewise, the contact surfaces each have a second sub-layer. The second sub-layer is preferably made of a solder or forms an intended for a solder contact interface. In other words, the second sub-layer is solderable or
bestimmungsgemäß mittels eines Lots kontaktierbar . Die intended contactable by means of a lot. The
Teilschichten der Kontaktflächen können in direkt Partial layers of the contact surfaces can in directly
aufeinanderfolgenden Verfahrensschritten aufgebracht werden. Alternativ ist es möglich, dass zwischen dem Aufbringen der Teilschichten weitere Verfahrensschritte durchgeführt werden. successive process steps are applied. Alternatively, it is possible that further method steps are carried out between the application of the partial layers.
Gemäß zumindest einer Ausführungsform weist die erste According to at least one embodiment, the first
Teilschicht der Kontaktflächen eine größere Dicke auf als die zweite Teilschicht. Beispielsweise übersteigt die Dicke der ersten Teilschicht diejenige der zweiten Teilschicht um mindestens einen Faktor 5 oder 10 oder 100 oder 1000. Partial layer of the contact surfaces to a greater thickness than the second sub-layer. For example, the thickness of the first partial layer exceeds that of the second partial layer by at least a factor of 5 or 10 or 100 or 1000.
Gemäß zumindest einer Ausführungsform werden die According to at least one embodiment, the
Kontaktflächen im Schritt F) so strukturiert, sodass die Kontaktflächen in Draufsicht gesehen ineinander verzahnt sind. Das heißt, die Kontaktflächen sind nicht einfach rechteckig geformt, in Draufsicht gesehen, sondern Contact surfaces in step F) are structured so that the Contact surfaces seen in plan view are interlocked. That is, the contact surfaces are not simply rectangular in shape, as seen in plan view, but
beispielsweise gabelartig, wobei Zinken ineinander greifen. Hierdurch ist eine verbesserte mechanische Stabilisierung des Halbleiterchips durch die Kontaktflächen erzielbar. Ebenso ist es möglich, dass eine der Kontaktflächen eine andere der Kontaktflächen in Draufsicht gesehen rahmenartig teilweise oder vollständig umläuft. for example, fork-like, with tines intertwined. As a result, an improved mechanical stabilization of the semiconductor chip through the contact surfaces can be achieved. Likewise, it is possible for one of the contact surfaces to partially or completely circulate in the manner of a frame like another of the contact surfaces in plan view.
Gemäß zumindest einer Ausführungsform weisen die beiden According to at least one embodiment, the two
Kontaktstrukturen je eine für im Betrieb der Halbleiterchips erzeugtes Licht reflektierende Schicht oder Teilschicht auf. Eine Reflektivität der Kontaktstrukturen für das im Betrieb erzeugte Licht liegt beispielsweise bei mindestens 80 % oder 90 % oder 95 %. Insbesondere beinhalten die Kontaktstrukturen hierzu einen Metallspiegel, etwa aus Silber oder Aluminium. Contact structures depending on a light generated during operation of the semiconductor chips light reflective layer or sub-layer. A reflectivity of the contact structures for the light generated during operation is, for example, at least 80% or 90% or 95%. In particular, the contact structures for this purpose include a metal mirror, such as silver or aluminum.
Gemäß zumindest einer Ausführungsform weisen die According to at least one embodiment, the
Kontaktstrukturen je mindestens eine Teilschicht auf, die aus einem Metall oder einer Metalllegierung besteht. Optional können die Kontaktschichten auch eine Schicht aufweisen, die aus einem transparenten leitfähigen Oxid wie Zinkoxid oder Indiumzinnoxid gebildet ist. Bevorzugt bestehen die Contact structures per at least one sub-layer, which consists of a metal or a metal alloy. Optionally, the contact layers may also include a layer formed of a transparent conductive oxide such as zinc oxide or indium tin oxide. Preferably, the
Kontaktstrukturen insgesamt aus Metallen und optional Contact structures made entirely of metals and optional
zusätzlich aus transparenten leitfähigen Oxiden. additionally made of transparent conductive oxides.
Gemäß zumindest einer Ausführungsform wird die erste In accordance with at least one embodiment, the first
Kontaktstruktur im Schritt D) vollständig auf außenliegende Seitenflächen der Halbleiterschichtenfolge aufgebracht. Mit anderen Worten können die Seitenflächen der Contact structure in step D) completely applied to outer side surfaces of the semiconductor layer sequence. In other words, the side surfaces of the
Halbleiterschichtenfolge durchgängig und in Gänze von der ersten Kontaktstruktur bedeckt sein. Somit ist erzielbar, dass an den Seitenflächen kein Licht aus der Semiconductor layer sequence throughout and be covered in its entirety by the first contact structure. Thus, it is possible to achieve that on the side surfaces no light from the
Halbleiterschichtenfolge austritt . Semiconductor layer sequence emerges.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt G) . Im Schritt G) wird das Aufwachssubstrat von der Halbleiterschichtenfolge entfernt, bevorzugt vollständig entfernt. Dieses Entfernen erfolgt zum Beispiel mit einem Laserabhebeverfahren, englisch laser lift off oder kurz LLO. Alternativ kann das Aufwachssubstrat über Ätzen oder In accordance with at least one embodiment, the method comprises a step G). In step G), the growth substrate is removed from the semiconductor layer sequence, preferably completely removed. This removal takes place, for example, with a laser lifting method, English laser lift off or LLO for short. Alternatively, the growth substrate may be etched or etched
mechanischen Materialabtrag entfernt werden. mechanical material removal are removed.
Gemäß zumindest einer Ausführungsform wird an einer According to at least one embodiment is at a
Strahlungshauptseite der Halbleiterschichtenfolge, die bevorzugt den Kontaktflächen abgewandt ist, eine Aufrauung erzeugt. Über die Aufrauung ist eine verbesserte Radiation main side of the semiconductor layer sequence, which is preferably remote from the contact surfaces, generates a roughening. About the roughening is an improved
Lichtauskopplung aus der Halbleiterschichtenfolge heraus erzielbar .  Lichtauskopplung out of the semiconductor layer sequence out achievable.
Gemäß zumindest einer Ausführungsform folgt der Schritt G) dem Schritt F) nach. Insbesondere ist es möglich, dass zwischen den Schritten G) und F) keine weiteren In accordance with at least one embodiment, step G) follows step F). In particular, it is possible that between the steps G) and F) no further
Verfahrensschritte durchgeführt werden. Procedural steps are performed.
Gemäß zumindest einer Ausführungsform wird in einem Schritt H) zumindest ein Leuchtstoff an der Halbleiterschichtenfolge angebracht. Der zumindest eine Leuchtstoff kann direkt an der Aufrauung und/oder der Strahlungshauptseite aufgebracht werden. Der Leuchtstoff kann in reiner Form oder in einem Matrixmaterial eingebettet vorliegen. Über den Leuchtstoff wird das im Betrieb der Halbleiterschichtenfolge erzeugte Licht teilweise oder vollständig in Licht einer anderen, bevorzugt größeren Wellenlänge umgewandelt. Beispielsweise erzeugt die Halbleiterschichtenfolge blaues Licht und über den Leuchtstoff wird grünes, gelbes und/oder rotes Licht erzeugt, sodass der Halbleiterchip insgesamt weißes Licht emittiert . Gemäß zumindest einer Ausführungsform folgt der Schritt H) dem Schritt G) nach. Alternativ ist es möglich, dass der Schritt G) dem Schritt H) vorausgeht. In accordance with at least one embodiment, in a step H) at least one phosphor is attached to the semiconductor layer sequence. The at least one phosphor can be applied directly to the roughening and / or the main radiation side. The phosphor may be present in pure form or embedded in a matrix material. The light generated during operation of the semiconductor layer sequence is partially or completely converted into light of another, preferably longer wavelength via the phosphor. For example, the semiconductor layer sequence generates blue light and over the phosphor is green, yellow and / or red light generated, so that the semiconductor chip emits white light in total. According to at least one embodiment, step H) follows step G). Alternatively, it is possible that step G) precedes step H).
Gemäß zumindest einer Ausführungsform sind die fertigen In accordance with at least one embodiment, the finished ones are
Halbleiterchips frei von einem Kunststoff. Dies kann Semiconductor chips free of a plastic. This can
bedeuten, dass die Halbleiterchips keinen Vergusskörper aufweisen. Es ist somit möglich, dass die Halbleiterchips aus halbleitenden Materialien, aus Metallen, aus Gläsern und/oder aus Keramiken bestehen. Anders ausgedrückt kann der fertige Halbleiterchip frei sein von organischen Stoffen. mean that the semiconductor chips have no potting. It is thus possible for the semiconductor chips to consist of semiconducting materials, of metals, of glasses and / or of ceramics. In other words, the finished semiconductor chip may be free of organic matter.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt I) auf. In Schritt I) wird ein Vergusskörper erzeugt. Insbesondere ist der Vergusskörper aus zumindest einem Kunststoff gebildet oder umfasst mindestens einen In accordance with at least one embodiment, the method has a step I). In step I), a potting body is produced. In particular, the potting body is formed from at least one plastic or comprises at least one
Kunststoff. Beispielsweise ist der Vergusskörper aus einem Lack, einem Epoxid oder einem Silikon hergestellt. Der  Plastic. For example, the potting body is made of a paint, an epoxy or a silicone. Of the
Vergusskörper kann zusätzliche Komponenten aufweisen, beispielsweise lichtstreuende, lichtabsorbierende oder eine Wärmeleitfähigkeit steigernde Partikel. Ebenso kann über solche Zusätze ein thermischer Ausdehnungskoeffizient des Vergusskörpers angepasst werden. Bevorzugt ist der Potting may have additional components, for example, light-scattering, light-absorbing or heat conductivity-enhancing particles. Likewise, a thermal expansion coefficient of the potting body can be adjusted via such additives. Preferably, the
Vergusskörper lichtundurchlässig . Gemäß zumindest einer Ausführungsform steht der Vergusskörper in direktem Kontakt zu den Kontaktflächen. Insbesondere sind die Kontaktflächen ringsum von dem Vergusskörper umgeben, in Draufsicht gesehen. Alternativ oder zusätzlich kann der Vergusskörper in direktem Kontakt zu der weiteren Isolierschicht stehen, welche im Schritt E) aufgebracht wird. Potting body opaque. In accordance with at least one embodiment, the potting body is in direct contact with the contact surfaces. In particular, the contact surfaces are surrounded all around by the potting body, seen in plan view. Alternatively or additionally, the Potting body in direct contact with the other insulating layer, which is applied in step E).
Gemäß zumindest einer Ausführungsform ist der Vergusskörper beabstandet zu der Halbleiterschichtenfolge und den According to at least one embodiment, the potting body is spaced from the semiconductor layer sequence and the
Kontaktstrukturen. Mit anderen Worten berühren sich der  Contact structures. In other words, the touch
Vergusskörper und die Halbleiterschichtenfolge sowie der Vergusskörper und die Kontaktstrukturen nicht. Gemäß zumindest einer Ausführungsform wird der Vergusskörper in Schritt I) in dünnflüssigem Zustand aufgebracht. Potting and the semiconductor layer sequence and the potting and contact structures not. According to at least one embodiment, the potting body in step I) is applied in a highly fluid state.
Dünnflüssig bedeutet beispielsweise, dass eine Viskosität des Vergusskörpers während des Aufbringens kleiner ist als For example, thin-bodied means that a viscosity of the potting body during application is less than
100 Pa-s oder 10 Pa-s oder 1 Pa-s oder 0,2 Pa-s. Nach dem Aufbringen des Vergusskörpers in dünnflüssigem Zustand wird der Vergusskörper ausgehärtet. Dies kann thermisch oder fotochemisch oder durch das Verdampfen eines Lösungsmittels erfolgen . Gemäß zumindest einer Ausführungsform stellt sich eine 100 Pa-s or 10 Pa-s or 1 Pa-s or 0.2 Pa-s. After application of the potting body in a highly fluid state, the potting body is cured. This can be done thermally or photochemically or by the evaporation of a solvent. In accordance with at least one embodiment, a
Oberfläche des Vergusskörpers unmittelbar nach dem Aufbringen aufgrund der Einwirkung von Schwerkraft ein. Die Oberfläche des Vergusskörpers ist dann insbesondere horizontal  Surface of the potting immediately after application due to the action of gravity. The surface of the potting body is then in particular horizontal
ausgerichtet. Dies schließt nicht zwingend aus, dass sich an Rändern stellenweise Menisken ausbilden, die aufgrund einer Benetzbarkeit und/oder von Oberflächenspannung entstehen. Bevorzugt jedoch ist die Oberfläche des Vergusskörpers nicht oder nicht signifikant von Effekten aufgrund von aligned. This does not necessarily exclude the possibility of locally forming menisci on the edges, which are the result of wettability and / or surface tension. Preferably, however, the surface of the potting body is not or not significantly affected by effects
Oberflächenspannungen beeinflusst . Surface tensions influenced.
Gemäß zumindest einer Ausführungsform überragen die According to at least one embodiment of the project
Kontaktflächen den Vergusskörper. Dies bedeutet etwa, dass der Halbleiterschichtenfolge abgewandte Grenzflächen der Kontaktflächen vollständig frei von einem Material des Contact surfaces of the potting body. This means, for example, that the semiconductor layer sequence has opposite interfaces Contact surfaces completely free of a material of
Vergusskörpers sind. Beispielsweise stehen die Kontaktflächen zu mindestens 2 ym oder 5 ym und/oder zu höchstens 20 ym oder 15 ym oder 10 ym oder 6 ym über den Vergusskörper über. Potting bodies are. For example, the contact surfaces are at least 2 ym or 5 ym and / or at most 20 ym or 15 ym or 10 ym or 6 ym on the potting.
Alternativ ist es möglich, dass die Kontaktflächen und der Vergusskörperbündig miteinander abschließen, in Richtung weg von der Halbleiterschichtenfolge. Weiterhin alternativ ist es möglich, dass die Kontaktflächen geringfügig von dem Alternatively, it is possible for the contact surfaces and the potting body to terminate flush with one another, in the direction away from the semiconductor layer sequence. Further alternatively, it is possible that the contact surfaces are slightly different from the
Vergusskörper überragt werden, beispielsweise um höchstens 4 ym oder 2 ym oder 0,5 ym. Potting body are projected, for example, at most 4 ym or 2 ym or 0.5 ym.
Gemäß zumindest einer Ausführungsform geht der Schritt I) dem Schritt G) voraus. Das heißt, das Aufwachssubstrat wird vor dem Erstellen des Vergusskörpers entfernt. Alternativ wird der Vergusskörper erstellt, bevor das Aufwachssubstrat entfernt wird. Das Erstellen des Vergusskörpers kann vor oder auch nach dem Anbringen des Leuchtstoffs erfolgen. In accordance with at least one embodiment, step I) precedes step G). That is, the growth substrate is removed prior to creating the potting body. Alternatively, the potting body is created before the growth substrate is removed. The creation of the potting body can be done before or after the attachment of the phosphor.
Gemäß zumindest einer Ausführungsform weist die According to at least one embodiment, the
Halbleiterschichtenfolge näherungsweise dieselbe laterale Ausdehnung auf wie der gesamte fertige Halbleiterchip. Semiconductor layer sequence approximately the same lateral extent as the entire finished semiconductor chip.
Beispielsweise liegt die laterale Ausdehnung der For example, the lateral extent of the
Halbleiterschichtenfolge bei mindestens 80 % oder 90 % oder 95 % oder 98 % der lateralen Ausdehnung der fertigen Semiconductor layer sequence at least 80% or 90% or 95% or 98% of the lateral extent of the finished
Halbleiterchips. Semiconductor chips.
Gemäß zumindest einer Ausführungsform weist der fertige According to at least one embodiment, the finished
Halbleiterchip eine nur geringe Gesamtdicke auf. Die Semiconductor chip on only a small total thickness. The
Gesamtdicke liegt insbesondere bei mindestens 5 ym oder 10 ym oder 15 ym und/oder bei höchstens 50 ym oder 30 ym oder Total thickness is in particular at least 5 ym or 10 ym or 15 ym and / or at most 50 ym or 30 ym or
20 ym. Hierbei ist der Halbleiterchip bevorzugt selbsttragend und mechanisch starr. Dabei kann eine mittlere Kantenlänge des Halbleiterchips, in Draufsicht gesehen, bei mindestens 0,9 mm oder 0,5 mm oder 0,3 mm und/oder bei höchstens 2,5 mm oder 1,5 mm oder 0,8 mm liegen. 20 yards. In this case, the semiconductor chip is preferably self-supporting and mechanically rigid. In this case, a mean edge length of the semiconductor chip, seen in plan view, at least 0.9 mm or 0.5 mm or 0.3 mm and / or at most 2.5 mm or 1.5 mm or 0.8 mm.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der Halbleiterchip ist bevorzugt mit einem In addition, an optoelectronic semiconductor chip is specified. The semiconductor chip is preferably with a
Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Process as specified in connection with one or more of the above embodiments.
Merkmale des Verfahrens sind daher auch für den Characteristics of the method are therefore also for the
Halbleiterchip offenbart und umgekehrt. Semiconductor chip disclosed and vice versa.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine Hereinafter, a method described herein and a semiconductor chip described herein with reference to the drawings using exemplary embodiments will be explained in more detail. The same reference numerals indicate the same elements in the individual figures. However, they are not
maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß scale relationships, rather individual elements can be exaggerated for better understanding
dargestellt sein. be shown.
Es zeigen: Show it:
Figuren 1 bis 5 schematische Schnittdarstellungen von Figures 1 to 5 are schematic sectional views of
Verfahrensschritten von erfindungsgemäßen Herstellungsverfahren für hier beschriebene  Process steps of the production process according to the invention described here
optoelektronische Halbleiterchips, mit Ausnahme der schematischen Draufsicht in Figur IC, und  optoelectronic semiconductor chips, with the exception of the schematic plan view in Figure IC, and
Figur 6 schematische Schnittdarstellungen von FIG. 6 shows schematic sectional views of FIG
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips .  Embodiments of optoelectronic semiconductor chips described here.
In Figur 1 ist schematisch ein Herstellungsverfahren für einen optoelektronischen Halbleiterchip 1 dargestellt. In den Figuren 1 und 2 ist dabei zur Vereinfachung der Darstellung je nur ein einziger Halbleiterchip 1 illustriert. Bevorzugt wird das Verfahren im Waferverbund für eine Vielzahl von Halbleiterchips 1 simultan durchgeführt. FIG. 1 schematically shows a production method for an optoelectronic semiconductor chip 1. In the FIGS. 1 and 2 illustrate only a single semiconductor chip 1 for simplifying the illustration. The method is preferably carried out simultaneously in the wafer composite for a plurality of semiconductor chips 1.
Gemäß Figur 1A wird eine Halbleiterschichtenfolge 2 According to FIG. 1A, a semiconductor layer sequence 2
bereitgestellt, die etwa auf dem Materialsystem AlInGaN basiert. Die Halbleiterschichtenfolge 2 wird epitaktisch auf einem Aufwachssubstrat 20 erzeugt. Bei dem Aufwachssubstrat 20 handelt es sich bevorzugt um ein Saphirsubstrat. Direkt an dem Aufwachssubstrat 20 befindet sich ein n-Bereich 21 aus n- leitendem Halbleitermaterial. An einer dem Aufwachssubstrat 20 abgewandten Seite der Halbleiterschichtenfolge 2 befindet sich ein p-Bereich 23 aus einem p-leitenden provided, based for example on the AlInGaN material system. The semiconductor layer sequence 2 is produced epitaxially on a growth substrate 20. The growth substrate 20 is preferably a sapphire substrate. Directly on the growth substrate 20 is an n-region 21 of n-type semiconductor material. On a side of the semiconductor layer sequence 2 facing away from the growth substrate 20 there is a p-region 23 made of a p-type conductor
Halbleitermaterial. Zwischen den beiden Bereichen 21, 23 befindet sich eine aktive Zone 22, in der im Betrieb des fertigen Halbleiterchips 1 über Elektrolumineszenz Strahlung erzeugt wird. Beim Verfahrensschritt der Figur 1B wird stellenweise auf dem p-Bereich 23 eine zweite Kontaktstruktur 33 aufgebracht. Die zweite Kontaktstruktur 33 befindet sich direkt auf dem p- Bereich 23 und ist zur Stromeinprägung in dem p-Bereich 23 vorgesehen . Semiconductor material. Between the two regions 21, 23 there is an active zone 22, in which radiation is generated by electroluminescence during operation of the finished semiconductor chip 1. In the method step of FIG. 1B, a second contact structure 33 is applied in places on the p-region 23. The second contact structure 33 is located directly on the p-region 23 and is provided for current injection in the p-region 23.
Optional umfasst die zweite Kontaktstruktur 33 mehrere Optionally, the second contact structure 33 comprises a plurality
Teilschichten. Eine erste Teilschicht 33a direkt an dem p- Bereich 23 ist beispielsweise aus Silber oder Zinkoxid gebildet. Eine zweite Teilschicht 33b ist insbesondere eine Schicht oder Schichtenfolge aus Platin, Titan, Gold. Zwischen den beiden Teilschichten 33a, 33b kann sich eine optionale Barriereschicht 33c befinden, beispielsweise aus Zinkoxid und/oder Platin. Die Teilschichten 33a, 33b, 33c folgen unmittelbar aufeinander. Partial layers. A first sub-layer 33a directly on the p-region 23 is formed, for example, from silver or zinc oxide. A second sub-layer 33b is in particular a layer or layer sequence of platinum, titanium, gold. Between the two partial layers 33a, 33b there may be an optional barrier layer 33c, for example of zinc oxide and / or platinum. The partial layers 33a, 33b, 33c follow each other directly.
Ferner wird gemäß Figur 1B ganzflächig auf die Furthermore, according to Figure 1B over the entire surface of the
Halbleiterschichtenfolge 2 und somit auf die zweite Semiconductor layer sequence 2 and thus to the second
Kontaktstruktur 33 eine elektrisch isolierende erste Contact structure 33 an electrically insulating first
Isolierschicht 41 aufgebracht. Beispielsweise ist die erste Isolierschicht 41 aus Lagen aus Siliziumdioxid und Insulating layer 41 applied. For example, the first insulating layer 41 of layers of silicon dioxide and
Siliziumnitrid gebildet und weist eine Dicke von ungefähr 200 nm auf. Alternativ kann es sich bei der ersten Silicon nitride formed and has a thickness of about 200 nm. Alternatively, it may be at the first
Isolierschicht 41 um eine über Atomlagenabscheidung erzeugte Aluminiumoxidschicht handeln, beispielsweise mit einer Dicke von ungefähr 40 nm. Bei den Schnittdarstellungen handelt es sich bevorzugt um einen Schnitt durch eine Mitte des Halbleiterchips 1, vergleiche Figur IC. Die Schnittebene ist in Figur IC durch eine Strichlinie symbolisiert. Die zweite Kontaktstruktur 33 umgibt somit rahmenförmig ein Gebiet, das für einen n-Kontakt vorgesehen ist. Das Gebiet sowie die zweite Kontaktstruktur 33 könne in Draufsicht gesehen quadratisch oder rechteckig geformt sein.  Insulating layer 41 is an aluminum oxide layer produced by atomic layer deposition, for example with a thickness of approximately 40 nm. The sectional views are preferably a section through a center of the semiconductor chip 1, cf. FIG. 1C. The sectional plane is symbolized by a dashed line in FIG. The second contact structure 33 thus surrounds a frame-shaped area which is provided for an n-contact. The area as well as the second contact structure 33 can be square or rectangular in shape when viewed from above.
Gemäß dem Verfahrensschritt der Figur 1D wird die According to the method step of FIG. 1D, the
Halbleiterschichtenfolge 2 strukturiert. Hierbei werden der p-Bereich 23 sowie die aktive Zone 22 stellenweise entfernt, sodass bereichsweise der n-Bereich 21 freigelegt wird. Dabei entstehen Seitenflächen 25. Ferner wird eine zweite elektrische Isolierschicht 42 Semiconductor layer sequence 2 structured. In this case, the p-region 23 and the active zone 22 are removed in places, so that the n-region 21 is exposed in regions. In this case, side surfaces 25 are formed. Furthermore, a second electrical insulating layer 42
erzeugt, beispielsweise aus einem Stapel von generated, for example, from a stack of
Siliziumnitridschichten und Siliziumdioxidschichten. Die zweite Isolierschicht 42 weist beispielsweise eine Dicke von ungefähr 400 nm auf. Bevorzugt bedeckt die zweite Isolierschicht 42 alle Bereiche, bis auf das Gebiet mittig in der zweiten Kontaktstruktur 33 für den n-Kontakt. Ferner wird eine erste Teilschicht 31a für eine erste Silicon nitride layers and silicon dioxide layers. The second insulating layer 42 has, for example, a thickness of about 400 nm. Preferably, the second insulating layer 42 covers all areas except for the area centered in the second contact structure 33 for the n-contact. Furthermore, a first sub-layer 31a for a first
Kontaktstruktur 31 aufgebracht. Die erste Teilschicht 31a ist bevorzugt aus Zinkoxid und/oder Silber gebildet. Ebenso wie die zweite Kontaktstruktur 33 ist die erste Kontaktstruktur 31 bevorzugt als Spiegel für die in der aktiven Zone 22 erzeugte Strahlung ausgebildet. Die erste Teilschicht 31a der ersten Kontaktstruktur 31 bedeckt die zweite Kontaktstruktur 33 nur zum Teil, in Draufsicht gesehen. In dem Gebiet für den n-Kontakt berührt die erste Teilschicht 31a den n-Bereich 21.  Contact structure 31 applied. The first partial layer 31a is preferably formed from zinc oxide and / or silver. Like the second contact structure 33, the first contact structure 31 is preferably designed as a mirror for the radiation generated in the active zone 22. The first sub-layer 31a of the first contact structure 31 covers the second contact structure 33 only partially, as seen in plan view. In the n-contact region, the first sub-layer 31a contacts the n-region 21.
Beim Verfahrensschritt der Figur IE wird auf die erste In the process step of Figure IE is on the first
Teilschicht 31a eine zweite Teilschicht 31b aufgebracht, insbesondere galvanisch. Bei der zweiten Teilschicht 31b handelt es sich bevorzugt um eine Nickelschicht. Der in Figur IE rechte Bereich der zweiten Kontaktstruktur 33 wird Partial layer 31a applied a second sub-layer 31b, in particular galvanically. The second partial layer 31b is preferably a nickel layer. The right in Figure IE area of the second contact structure 33 is
vollständig von der ersten Kontaktstruktur 31 bedeckt. Auf den in Figur IE linken Bereich der zweiten Kontaktstruktur 33 wird die zweite Teilschicht 31b nur teilweise aufgebracht, wobei die zweite Teilschicht 31b einen größeren Anteil an dieser zweiten Kontaktstruktur 33 bedeckt als die erste completely covered by the first contact structure 31. On the left-hand side of the second contact structure 33 in FIG. 1C, the second partial layer 31b is only partially applied, the second partial layer 31b covering a larger proportion of this second contact structure 33 than the first
Teilschicht 31a. Partial layer 31a.
Eine Dicke der Halbleiterschichtenfolge 2 liegt A thickness of the semiconductor layer sequence 2 is located
beispielsweise bei mindestens 3 ym und/oder bei höchstens 10 ym. Die Isolierschichten 41, 42 weisen je eine geringe Dicke auf von bevorzugt höchstens 0,5 ym oder 0,2 ym. Eine Gesamtdicke der zweiten Kontaktstruktur 33 ist bevorzugt ebenso vergleichsweise gering und liegt beispielsweise bei mindestens 100 nm oder 200 nm und/oder bei höchstens 1 ym oder 500 nm oder 200 nm. Die erste Kontaktstruktur und hierbei insbesondere die zweite Teilschicht 31b weist eine relativ große Dicke auf, insbesondere mindestens 1 ym oder 3 ym oder 6 ym und/oder höchstens 50 ym oder 20 ym oder 10 ym. Die zweite Teilschicht 31b stellt bevorzugt die den fertigen Halbleiterchip 1 am meisten mechanisch for example, at least 3 ym and / or at most 10 ym. The insulating layers 41, 42 each have a small thickness of preferably at most 0.5 ym or 0.2 ym. A total thickness of the second contact structure 33 is preferably also comparatively low and is for example at least 100 nm or 200 nm and / or at most 1 μm or 500 nm or 200 nm. The first contact structure and here in particular the second sub-layer 31b has a relatively large thickness, in particular at least 1 μm or 3 μm or 6 μm and / or at most 50 μm or 20 μm or 10 μm. The second sub-layer 31b preferably mechanically adjusts the finished semiconductor chip 1 most
stabilisierende Komponente dar. stabilizing component.
Beim Verfahrensschritt der Figur 1F werden die In the method step of FIG. 1F, the
Isolierschichten 41, 42 teilweise entfernt, sodass die zweite Kontaktstruktur 33 bereichsweise freigelegt wird. Insulating layers 41, 42 partially removed, so that the second contact structure 33 is partially exposed.
Im nachfolgenden Verfahrensschritt, siehe Figur IG, wird eine dritte elektrische Isolierschicht 43 aufgebracht, etwa aus Siliziumdioxid und zum Beispiel mit einer Dicke von unter 250 nm. Von der weiteren, dritten Isolierschicht 43 bleibt die in Figur 1F freigelegte zweite Kontaktstruktur 33 ebenfalls frei. Ferner ist im Bereich oberhalb der in Figur IG rechten zweiten Kontaktstruktur 33 eine Öffnung in der dritten Isolierschicht 43 vorhanden. In the subsequent method step, see FIG. 1C, a third electrical insulating layer 43 is applied, for example of silicon dioxide and, for example, with a thickness of less than 250 nm. The second contact structure 33 exposed in FIG. 1F also remains free of the further, third insulating layer 43. Furthermore, an opening in the third insulating layer 43 is present in the region above the second right in the right IG contact structure 33.
Über diesen beiden Öffnungen der dritten Isolierschicht 43 werden elektrische Kontaktflächen 51, 53 erzeugt. Über die Kontaktflächen 51, 53 ist der fertige Halbleiterchip 1 extern elektrisch kontaktierbar . Die Kontaktschichten 51, 53 schließen in Richtung weg von der Halbleiterschichtenfolge 2 bündig miteinander ab. Hierdurch ist erreichbar, dass der Halbleiterchip 1 oberflächenmontierbar ist. Eine mittlere Dicke der Kontaktflächen 51, 53 insgesamt liegt Over these two openings of the third insulating layer 43 electrical contact surfaces 51, 53 are generated. Via the contact surfaces 51, 53 of the finished semiconductor chip 1 is electrically contacted externally. The contact layers 51, 53 terminate flush with each other in the direction away from the semiconductor layer sequence 2. This makes it possible to achieve that the semiconductor chip 1 is surface mountable. An average thickness of the contact surfaces 51, 53 is in total
beispielsweise bei mindestens 0,5 ym oder 2 ym und/oder bei höchstens 100 ym oder 40 ym oder 10 ym. Optional weisen die Kontaktflächen 51, 53 jeweils zumindest zwei Teilschichten auf. Erste Teilschichten 51a, 53a sind beispielsweise aus Nickel oder aus Nickel und Gold gebildet. Diese Teilschichten 51a, 53a weisen bevorzugt eine relativ große Dicke auf. Hierauf folgen zweite Teilschichten 51b, 53b, beispielsweise aus AuPd oder aus einem Lot. Über die zweiten Teilschichten 51b, 53b ist der fertige Halbleiterchip 1 über ein Löten befestigbar. for example, at least 0.5 ym or 2 ym and / or at most 100 ym or 40 ym or 10 ym. Optionally, the contact surfaces 51, 53 each have at least two partial layers. First partial layers 51a, 53a are formed, for example, from nickel or from nickel and gold. These partial layers 51a, 53a preferably have a relatively large thickness. This is followed by second partial layers 51b, 53b, for example of AuPd or of a solder. The finished semiconductor chip 1 can be fastened via soldering via the second partial layers 51b, 53b.
Gemäß dem Verfahrensschritt der Figur 1H wird das According to the method step of FIG
Aufwachssubstrat 20 entfernt, sodass eine Growth substrate 20 is removed, so that a
Strahlungshauptseite 26 der Halbleiterschichtenfolge 2 resultiert. In der Strahlungshauptseite 26 wird nachfolgend, siehe Figur II, eine Aufrauung 27 erzeugt. Radiation main side 26 of the semiconductor layer sequence 2 results. In the main radiation side 26, a roughening 27 is subsequently produced, see FIG.
Nachfolgend wird, siehe Figur 1J, auf die Hereinafter, see Figure 1J, on the
Strahlungshauptseite 26 und optional an Seitenflächen des n- Bereichs 21 ein Leuchtstoff 6 angebracht. Eine den  Radiation main page 26 and optionally attached to side surfaces of the n-region 21, a phosphor 6. A the
Kontaktflächen 51, 53 abgewandte Seite des Leuchtstoffs 6 kann eben gestaltet sein. Contact surfaces 51, 53 opposite side of the phosphor 6 may be flat.
Insbesondere durch die vergleichsweise dicke zweite In particular, by the comparatively thick second
Teilschicht 31b der ersten Kontaktstruktur 31 und durch die metallischen, bevorzugt ebenfalls vergleichsweise dicken Kontaktflächen 51, 53 ist eine mechanische Stabilisierung des Halbleiterchips 1 erzielbar. Somit ist ein Vergusskörper zur mechanischen Stabilisierung des Halbleiterchips 1 entbehrbar. Ebenso werden die Kontaktflächen 51, 53 mit einer Dicke aufgebracht, sodass eine Zieldicke erreicht wird. Dadurch ist ein nachträgliches Dünnen, etwa in Verbindung mit einer Partial layer 31b of the first contact structure 31 and by the metallic, preferably also comparatively thick contact surfaces 51, 53, a mechanical stabilization of the semiconductor chip 1 can be achieved. Thus, a potting body for mechanical stabilization of the semiconductor chip 1 can be dispensed with. Likewise, the contact surfaces 51, 53 are applied with a thickness, so that a target thickness is achieved. This is a subsequent thinning, about in conjunction with a
Fototechnik und einem gesonderten Aufbringen der Photographic technique and a separate application of the
Kontaktflächen, nicht erforderlich. Ebenso ist eine äußerst geringe Gesamtdicke des Halbleiterchips 1 von beispielsweise höchstens 20 ym realisierbar. Contact surfaces, not required. Likewise, one is extreme small total thickness of the semiconductor chip 1 of, for example, at most 20 ym feasible.
In Figur 2 ist ein weiteres Ausführungsbeispiel des FIG. 2 shows a further exemplary embodiment of the invention
Herstellungsverfahrens illustriert. Abweichend von Figur 1, siehe insbesondere Figur 1D, wird bei diesem Verfahren beim Strukturieren der Halbleiterschichtenfolge 2 auch der Production process illustrated. In a departure from FIG. 1, see in particular FIG. 1D, in this method, in structuring the semiconductor layer sequence 2, also the
n-Bereich 21 mitstrukturiert, siehe Figur 2C. Dabei verbleibt der n-Bereich 21 bevorzugt mit einer geringen Dicke von beispielsweise höchstens 2 ym oder 0,5 ym in einem Bereich seitlich neben dem p-Bereich 23. In diesem Bereich liegt der n-Bereich 21 zwischen dem Aufwachssubstrat 20 und der zweiten Isolierschicht 42. Die Verfahrensschritte der Figuren 2D bis 2G erfolgen Structured n-area 21, see Figure 2C. In this case, the n-region 21 preferably remains with a small thickness of, for example, at most 2 ym or 0.5 ym in a region laterally adjacent to the p-region 23. In this region, the n-region 21 lies between the growth substrate 20 and the second insulating layer 42. The method steps of FIGS. 2D to 2G take place
bevorzugt analog zu Figur 1. Beim Erzeugen der Aufrauung, siehe Figur 2H, wird der n-Bereich 21 bevorzugt von der zweiten Isolierschicht 42 entfernt. An den Seitenflächen 25 schließen der n-Bereich 21 und der p-Bereich 23 ringsum bündig miteinander ab. Die Seitenflächen 25 sind somit ringsum vollständig von der zweiten Isolierschicht 42 und der ersten Kontaktstruktur 31 bedeckt. Da die erste Preferably, analogously to FIG. 1. When producing the roughening, see FIG. 2H, the n-region 21 is preferably removed from the second insulating layer 42. On the side surfaces 25, the n-region 21 and the p-region 23 are flush with each other all round. The side surfaces 25 are thus completely covered all around by the second insulating layer 42 and the first contact structure 31. Because the first
Kontaktstruktur 31 undurchlässig für das erzeugte Licht ist, gelangt seitlich kein Licht aus der Halbleiterschichtenfolge 2 heraus. Contact structure 31 is impermeable to the generated light, no light passes laterally out of the semiconductor layer sequence 2.
Analog zu Figur 1J wird abschließend gemäß Figur 21 der Analogously to FIG. 1J, finally, according to FIG
Leuchtstoff 6 aufgebracht. An einem umlaufenden äußeren Rand kann der Leuchtstoff 6 direkt auf der zweiten Isolierschicht 42 aufgebracht sein. Phosphor 6 applied. At a peripheral outer edge of the phosphor 6 may be applied directly to the second insulating layer 42.
Die erste Kontaktstruktur 31 bildet gemäß Figur 2 mit anderen Worten eine Wanne, an dessen Boden sich die Kontaktflächen 51, 53 befinden. In einer Mitte dieser Wanne ist eine Säule gebildet, die hin zu dem n-Bereich 21 reicht. Im Querschnitt gesehen ist die erste Kontaktstruktur 31 somit E-förmig ausgebildet, wobei die Schenkel des E's hin zur In other words, according to FIG. 2, the first contact structure 31 forms a trough, at the bottom of which the contact surfaces 51, 53 are located. In a center of this well, a pillar is formed, which extends to the n-region 21. Seen in cross section, the first contact structure 31 is thus E-shaped, with the legs of the E towards the
Halbleiterschichtenfolge 2 weisen. Semiconductor layer sequence 2 show.
Beim Ausführungsbeispiel des Verfahrens der Figur 3 sind jeweils zwei Einheiten für die Halbleiterchips 1 In the exemplary embodiment of the method of FIG. 3, two units each are provided for the semiconductor chips 1
nebeneinander gezeichnet. Diese Einheiten sind symbolisch durch eine Strich-Punkt-Linie voneinander separiert. Diedrawn side by side. These units are symbolically separated by a dash-and-dot line. The
Verfahrensschritte der Figuren 3A bis 3C erfolgen analog zu den Verfahrensschritten der Figuren 1A bis II. Anders als in Figur 3 dargestellt, kann auch das Verfahren gemäß der Method steps of FIGS. 3A to 3C are analogous to the method steps of FIGS. 1A to II. Unlike in FIG. 3, the method according to FIG
Figuren 2A bis 2H herangezogen werden. Figures 2A to 2H are used.
Im Verfahrensschritt der Figur 3D wird ein Vergusskörper 7 aus einem Kunststoff erzeugt. Abweichend von der Darstellung kann die Prozessierung auch auf einem Hilfsträger in Form einer Folie oder in Form einer Folie in Verbindung mit einem harten Träger erfolgen. Ist die erste Kontaktstruktur 31 in Verbindung mit den Kontaktflächen 51, 53 bereits mechanisch stabil genug, so kann auf einem Hilfsträger verzichtet werden . Ein Material für den Vergusskörper 7 wird beispielsweise eingegossen und anschließend ausgehärtet. Hierdurch ist erzielbar, dass die Kontaktflächen 51, 53 in Richtung weg von der Halbleiterschichtenfolge 2 bündig mit dem Vergusskörper 7 abschließen oder, bevorzugt, aus dem Vergusskörper 7 In the method step of FIG. 3D, a potting body 7 is produced from a plastic. Deviating from the illustration, the processing can also be carried out on an auxiliary carrier in the form of a film or in the form of a film in conjunction with a hard carrier. If the first contact structure 31 in connection with the contact surfaces 51, 53 is already mechanically stable enough, it is possible to dispense with an auxiliary carrier. A material for the potting body 7 is poured, for example, and then cured. This makes it possible to achieve that the contact surfaces 51, 53 terminate flush with the potting body 7 in the direction away from the semiconductor layer sequence 2 or, preferably, from the potting body 7
herausragen. protrude.
Anders als in den Figuren dargestellt ist es auch möglich, dass die zweiten Teilschichten 51b, 53b der Kontaktflächen 51, 53 erst nach dem Erzeugen des Vergusskörpers 7 auf den ersten Teilschichten 51a, 53a aufgebracht werden. In diesem Fall schließt der Vergusskörper 7 bevorzugt bündig mit den ersten Teilschichten 51a, 53a ab, etwa mit einer Toleranz von höchstens 2 ym, und die zweiten Teilschichten 51b, 53b ragen aus dem Vergusskörper 7 heraus. Es ist also nicht zwingend erforderlich, dass das Erzeugen der gesamten Kontaktflächen 51,53 in einem einzigen, zusammenhängenden Verfahrensschritt erfolgt . Unlike shown in the figures, it is also possible that the second partial layers 51b, 53b of the contact surfaces 51, 53 are applied only after the production of the potting body 7 on the first partial layers 51a, 53a. In this case, the potting body 7 preferably ends flush with the first partial layers 51a, 53a, for example with a tolerance of at most 2 μm, and the second partial layers 51b, 53b project out of the potting body 7. It is therefore not absolutely necessary for the entire contact surfaces 51, 53 to be produced in a single, connected method step.
Beim Verfahrensschritt der Figur 3E wird der Leuchtstoff 6 aufgebracht, vergleiche die Figuren 1J und 21. Anschließend erfolgt ein Vereinzeln, siehe Figur 3F, etwa durch Sägen oder durch Laserbehandlung. In the method step of FIG. 3E, the phosphor 6 is applied, compare FIGS. 1J and 21. Subsequently, a singulation takes place, see FIG. 3F, for example by sawing or by laser treatment.
Bei dem Verfahren der Figur 4 wird, abweichend von Figur 3, der Leuchtstoff 6 vor dem Vergusskörper 7 angebracht. In the method of FIG. 4, in contrast to FIG. 3, the phosphor 6 is applied in front of the potting body 7.
Beim Verfahren, wie in Figur 5 illustriert, wird der In the method, as illustrated in Figure 5, the
Vergusskörper 7 vor dem Ablösen des Aufwachssubstrats 20 geformt, siehe Figur 5A. Die restlichen Verfahrensschritte, siehe die Figuren 5B bis 5D, erfolgen analog zu den Figuren 3 und 4. In Figur 6 sind weitere Ausführungsbeispiele des Potting body 7 formed before the detachment of the growth substrate 20, see Figure 5A. The remaining method steps, see FIGS. 5B to 5D, take place analogously to FIGS. 3 and 4. FIG. 6 shows further exemplary embodiments of the invention
Halbleiterchips 1 gezeigt. Gemäß Figur 1A überragt der  Semiconductor chips 1 shown. According to Figure 1A dominates the
Vergusskörper 7 die Kontaktflächen 51, 53 geringfügig, in Richtung weg von der Halbleiterschichtenfolge 2. Ein Potting 7, the contact surfaces 51, 53 slightly, in the direction away from the semiconductor layer sequence 2. A
Bedeckungsgrad und eine Bedeckungsdicke der Kontaktflächen 51, 53 mit dem Vergusskörper 7 ergeben sich bevorzugt ausschließlich aus einer Benetzbarkeit der Kontaktflächen 51, 53 und aufgrund von Oberflächenspannungseffekten beim Degree of coverage and a covering thickness of the contact surfaces 51, 53 with the potting body 7 preferably result exclusively from a wettability of the contact surfaces 51, 53 and due to surface tension effects
Erzeugen des Vergusskörpers 7 aus einer flüssigen Phase heraus. Eine Dicke des Vergusskörpers 7 auf den Producing the potting body 7 from a liquid phase out. A thickness of the potting body 7 on the
Kontaktflächen 51, 53 beträgt dann zum Beispiel höchstens 5 ym oder 1 ym. Beim Ausführungsbeispiel der Figur 6B ist der Vergusskörper 7 relativ dünn, sodass die Kontaktflächen 51, 53 aus dem Contact areas 51, 53 is then at most 5 ym or 1 ym, for example. In the embodiment of Figure 6B, the potting body 7 is relatively thin, so that the contact surfaces 51, 53 from the
Verguss 7 herausragen. In Figur 6C ist gezeigt, dass kein Leuchtstoff vorhanden ist. Auch bei allen Ausführungsformen mit einem Vergusskörper 7 ist es möglich, dass die gesamten Seitenflächen 25 der Grout 7 protrude. In Figure 6C, it is shown that no phosphor is present. Also in all embodiments with a potting body 7, it is possible that the entire side surfaces 25 of the
Halbleiterschichtenfolge 2 von der ersten Kontaktstruktur 31 bedeckt sind, siehe Figur 6D. Hierbei kann der Leuchtstoff 6 auch weggelassen werden. Anders als in Figur 6D gezeigt, kann der Vergusskörper 7 über die Kontaktflächen 51, 53 Semiconductor layer sequence 2 are covered by the first contact structure 31, see Figure 6D. Here, the phosphor 6 may also be omitted. Unlike shown in Figure 6D, the potting body 7 via the contact surfaces 51, 53
hinausragen oder umgekehrt. protrude or vice versa.
Die hier beschriebene Erfindung ist nicht durch die The invention described here is not by the
Beschreibung anhand der Ausführungsbeispiele beschränkt. Description limited to the embodiments.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the patent claims or exemplary embodiments.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 114 583.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste This patent application claims the priority of German Patent Application 10 2015 114 583.9, the disclosure of which is hereby incorporated by reference. Reference sign list
1 optoelektronischer Halbleiterchip 1 optoelectronic semiconductor chip
2 Halbleiterschichtenfolge  2 semiconductor layer sequence
20 Aufwachssubstrat 20 growth substrate
21 n-Bereich  21 n range
22 aktive Zone  22 active zone
23 p-Bereich  23 p range
25 Seitenfläche  25 side surface
26 Strahlungshauptseite 26 Radiation main page
27 Aufrauung  27 roughening
31 erste elektrische Kontaktstruktur für den n-Bereich 31 first electrical contact structure for the n-region
33 zweite elektrische Kontaktstruktur für den p-Bereich33 second electrical contact structure for the p-region
41 erste elektrische Isolierschicht 41 first electrical insulating layer
42 zweite elektrische Isolierschicht 42 second electrical insulating layer
43 dritte elektrische Isolierschicht  43 third electrical insulating layer
51 erste elektrische Kontaktfläche für den n-Bereich 51 first electrical contact surface for the n-region
53 zweite elektrische Kontaktfläche für den p-Bereich53 second electrical contact surface for the p-region
6 Leuchtstoff 6 fluorescent
7 Vergusskörper 7 potting body

Claims

Patentansprüche claims
Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) mit den folgenden Schritten in der angegebenen Reihenfolge: Method for producing optoelectronic semiconductor chips (1) with the following steps in the order indicated:
A) Bereitstellen einer Halbleiterschichtenfolge (2) zur Lichterzeugung auf einem Aufwachssubstrat (20), A) providing a semiconductor layer sequence (2) for generating light on a growth substrate (20),
B) Aufbringen einer elektrischen zweiten B) applying an electrical second
Kontaktstruktur (33) auf eine dem Aufwachssubstrat Contact structure (33) on a growth substrate
(20) abgewandte Seite der Halbleiterschichtenfolge(20) side facing away from the semiconductor layer sequence
(2) , (2),
C) Aufbringen mindestens einer elektrischen  C) applying at least one electrical
Isolierschicht (41, 42) auf die zweite  Insulating layer (41, 42) on the second
Kontaktstruktur (33) und auf die  Contact Structure (33) and on the
Halbleiterschichtenfolge (2),  Semiconductor layer sequence (2),
D) Aufbringen einer elektrischen ersten  D) Applying an electrical first
Kontaktstruktur (31), sodass die erste  Contact structure (31), so that the first
Kontaktstruktur (31) elektrisch mit einem dem  Contact structure (31) electrically with a the
Aufwachssubstrat (20) zugewandten Bereich (21) der Halbleiterschichtenfolge (2) verbunden wird,  Wax substrate (20) facing region (21) of the semiconductor layer sequence (2) is connected,
E) Aufbringen einer weiteren elektrischen  E) Applying another electrical
Isolierschicht (43) stellenweise zumindest auf die erste Kontaktstruktur (31), und  Insulating layer (43) in places at least on the first contact structure (31), and
F) Erzeugen von elektrischen Kontaktflächen (51, 53) zur externen elektrischen Kontaktierung der fertigen Halbleiterchips (1), sodass mit dem Schritt F) eine Ausdehnung der Kontaktflächen (51, 53) in Richtung weg von der Halbleiterschichtenfolge (2) mit einer Toleranz von höchsten 5 ym definiert wird.  F) generating electrical contact surfaces (51, 53) for the external electrical contacting of the finished semiconductor chips (1), so that with step F) an expansion of the contact surfaces (51, 53) in the direction away from the semiconductor layer sequence (2) with a tolerance of highest 5 ym is defined.
2. Verfahren nach dem vorhergehenden Anspruch, 2. Method according to the preceding claim,
bei dem die elektrischen Kontaktflächen (51, 53) in der gewünschten Dicke aufgebracht werden, sodass nachträglich kein Material der elektrischen in which the electrical contact surfaces (51, 53) are applied in the desired thickness, so that subsequently no material of electrical
Kontaktflächen (51, 53) entfernt wird, Contact surfaces (51, 53) is removed,
wobei die elektrischen Kontaktflächen (51, 53) eine kleinere mittlere Dicke aufweisen als die wherein the electrical contact surfaces (51, 53) have a smaller average thickness than the
elektrischen Kontaktstrukturen (31, 33), electrical contact structures (31, 33),
wobei mit dem Schritt F) eine Ausdehnung sowohl der Kontaktflächen (51, 53) als auch der fertigen wherein with the step F) an extension of both the contact surfaces (51, 53) and the finished
Halbleiterchips (1) in Richtung weg von der Semiconductor chips (1) in the direction away from the
Halbleiterschichtenfolge (2) exakt definiert wird, wobei eine mechanische Stabilität der fertigen Semiconductor layer sequence (2) is defined exactly, with a mechanical stability of the finished
Halbleiterchips (1) zu mindestens 60 % auf die Semiconductor chips (1) at least 60% on the
Kontaktstrukturen (31, 33) zusammen mit den Contact structures (31, 33) together with the
Kontaktflächen (51, 53) zurückgeht. Contact surfaces (51, 53) goes back.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt C) die folgenden Teilschritte umfasst, in der angegebenen Reihenfolge: Method according to one of the preceding claims, in which step C) comprises the following substeps, in the order given:
Cl) Aufbringen einer ersten Isolierschicht (41), die die zweite Kontaktstruktur (33) und die  Cl) applying a first insulating layer (41), the second contact structure (33) and the
Halbleiterschichtenfolge (2) vollständig bedeckt, Semiconductor layer sequence (2) completely covered,
C2) Strukturieren zumindest eines dem C2) structuring at least one of
Aufwachssubstrat (20) abgewandten Bereichs (23) der Growth substrate (20) facing away from region (23) of
Halbleiterschichtenfolge (2), und Semiconductor layer sequence (2), and
C3) Aufbringen einer zweiten Isolierschicht (43) , die die zweite Kontaktstruktur (33) vollständig und die Halbleiterschichtenfolge (2) teilweise bedeckt.  C3) applying a second insulating layer (43) which completely covers the second contact structure (33) and partially covers the semiconductor layer sequence (2).
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt D) die folgenden Teilschritte umfasst, in der angegebenen Reihenfolge: Method according to one of the preceding claims, in which step D) comprises the following substeps, in the order given:
Dl) Aufbringen einer ersten Teilschicht (31a) mit oder aus ZnO und/oder Ag direkt an einem n-Bereich (21) der Halbleiterschichtenfolge (2), D2) Aufbringen einer dickeren zweiten Teilschicht (31b) mit oder aus Ni und/oder Cu direkt auf die erste Teilschicht (31a) , wobei die zweite D1) application of a first partial layer (31a) with or from ZnO and / or Ag directly at an n-region (21) of the semiconductor layer sequence (2), D2) applying a thicker second partial layer (31b) with or made of Ni and / or Cu directly onto the first partial layer (31a), wherein the second
Kontaktstruktur (33) teilweise frei bleibt von den Teilschichten (31a, 31b) , und Contact structure (33) remains partially free of the partial layers (31a, 31b), and
D3) stellenweises Freilegen der zweiten D3) partial exposure of the second
Kontaktstruktur (33) , Contact structure (33),
wobei in Draufsicht gesehen ein Gebiet, in dem die erste Teilschicht (31a) direkt an den n-Bereich (21) grenzt, mittig in der Halbleiterschichtenfolge (2) liegt und dieses Gebiet ringsum von der zweiten as seen in plan view, a region in which the first sub-layer (31a) directly adjoins the n-region (21) lies centrally in the semiconductor layer sequence (2) and this region is surrounded by the second
Kontaktstruktur (31) umgeben ist. Contact structure (31) is surrounded.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich in den fertigen Halbleiterchips (1) die erste Kontaktstruktur (31) und die beiden Method according to one of the preceding claims, wherein in the finished semiconductor chips (1) the first contact structure (31) and the two
Kontaktflächen (51, 53) in Richtung weg von der Contact surfaces (51, 53) in the direction away from the
Halbleiterschichtenfolge (2) je mindestens zum Teil über der zweiten Kontaktstruktur (33) befinden, wobei die Kontaktflächen (51, 53) je stellenweise in direktem Kontakt zur zugehörigen Kontaktstruktur (31, 33) stehen, und Semiconductor layer sequence (2) at least partially over the second contact structure (33) are located, wherein the contact surfaces (51, 53) in each case in direct contact with the associated contact structure (31, 33) are, and
wobei die Kontaktflächen (51, 53) aus denselben wherein the contact surfaces (51, 53) of the same
Materialien hergestellt werden und je eine dickere erste Teilschicht (51a, 53a) aufweisen, die Materials are produced and each have a thicker first sub-layer (51 a, 53 a), the
galvanisch hergestellt wird, und je eine dünnere zweite Teilschicht (51a, 51b) aufweisen, die aus einem Lot oder einer zu einem Lotkontakt vorgesehenen Material gefertigt wird. is produced galvanically, and each have a thinner second sub-layer (51 a, 51 b), which is made of a solder or provided for a solder contact material.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Kontaktflächen (51, 53) im Schritt F) so strukturiert werden, sodass sie in Draufsicht gesehen ineinander verzahnt sind. Method according to one of the preceding claims, wherein the contact surfaces (51, 53) in step F) so be structured so that they are seen in plan view interlocked.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die beiden Kontaktstrukturen (31, 33) für im Betrieb der fertigen Halbleiterchips (1) erzeugtes Licht reflektierend wirken mit eine Reflektivität von mindestens 90 %, Method according to one of the preceding claims, wherein the two contact structures (31, 33) for the light generated during operation of the finished semiconductor chips (1) have a reflective effect with a reflectivity of at least 90%,
wobei die Kontaktstrukturen (31, 33) je eine aus einem Metall oder Metalllegierung bestehende wherein the contact structures (31, 33) each one consisting of a metal or metal alloy
Teilschicht umfassen und insgesamt aus Metallen und optional aus transparenten leitfähigen Oxiden Partial layer comprise and total of metals and optionally of transparent conductive oxides
bestehen . consist .
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste Kontaktstruktur (31) im Schritt D) vollständig auf außenliegende Seitenflächen (25) der Halbleiterschichtenfolge (2) aufgebracht wird, sodass an den Seitenflächen (25) kein Licht aus der Method according to one of the preceding claims, in which the first contact structure (31) in step D) is completely applied to outer side surfaces (25) of the semiconductor layer sequence (2) so that no light is emitted from the side surfaces (25)
Halbleiterschichtenfolge (2) heraustreten kann. Semiconductor layer sequence (2) can emerge.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem in einem Schritt G) das Aufwachssubstrat (20) von der Halbleiterschichtenfolge (2) entfernt wird und an der Seite, an der sich das Aufwachssubstrat befand, eine Aufrauung (27) zur Verbesserung einer Lichtauskopplung erzeugt wird, Method according to one of the preceding claims, in which, in a step G), the growth substrate (20) is removed from the semiconductor layer sequence (2) and a roughening (27) is produced on the side on which the growth substrate was located in order to improve light extraction .
wobei der Schritt G) dem Schritt F) nachfolgt. wherein step G) follows step F).
Verfahren nach dem vorhergehenden Anspruch, Method according to the preceding claim,
bei dem in einem Schritt H) zumindest ein Leuchtstoff (6) direkt an der Halbleiterschichtenfolge (2) angebracht wird, in which in a step H) at least one phosphor (6) is applied directly to the semiconductor layer sequence (2),
wobei der Schritt H) dem Schritt G) nachfolgt. wherein step H) follows step G).
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die fertigen Halbleiterchips (1) frei sind von einem Kunststoff. 11. The method according to any one of the preceding claims, wherein the finished semiconductor chips (1) are free of a plastic.
12. Verfahren nach einem der Ansprüche 1 bis 10, 12. The method according to any one of claims 1 to 10,
ferner umfassen den Schritt I),  further comprising step I),
wobei im Schritt I) ein Vergusskörper (7) erzeugt wird, der in direktem Kontakt zu den Kontaktflächen (51, 53) und zu der weiteren Isolierschicht (43) steht,  wherein in step I) a potting body (7) is produced, which is in direct contact with the contact surfaces (51, 53) and to the further insulating layer (43),
wobei der Vergusskörper (7) lichtundurchlässig ist, aus einem Kunststoff hergestellt wird und von der Halbleiterschichtenfolge (2) sowie den  wherein the potting body (7) is opaque, is made of a plastic and of the semiconductor layer sequence (2) and the
Kontaktstrukturen (31, 33) beabstandet ist.  Contact structures (31, 33) is spaced.
13. Verfahren nach dem vorhergehenden Anspruch, 13. Method according to the preceding claim,
bei dem der Vergusskörper (7) im Schritt I) in dünnflüssigem Zustand aufgebracht wird, wobei sich eine Oberfläche des Vergusskörpers (7) aufgrund der Schwerkraft einstellt, sodass die Kontaktflächen (51, 53) den Vergusskörper (7) überragen, und  wherein the potting body (7) in step I) is applied in a highly fluid state, wherein a surface of the potting body (7) due to gravity, so that the contact surfaces (51, 53) project beyond the potting body (7), and
wobei nachfolgend der Vergusskörper (7) ausgehärtet wird .  wherein subsequently the potting body (7) is cured.
14. Verfahren nach einem der Ansprüche 12 oder 13 und 14. The method according to any one of claims 12 or 13 and
nach den Anspruch 10,  according to claim 10,
wobei der Schritt G) dem Schritt I) vorausgeht. 15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem  wherein step G) precedes step I). 15. The method according to any one of the preceding claims, wherein
- die Halbleiterschichtenfolge (2) eine Dicke  - The semiconductor layer sequence (2) has a thickness
zwischen einschließlich 3 ym und 10 ym aufweist, between 3 ym and 10 ym inclusive,
- die erste Kontaktstruktur (31) mit einer mittleren Dicke zwischen einschließlich 3 ym und 50 ym erzeugt wird und diese Dicke unverändert bleibt, - The first contact structure (31) produced with an average thickness between 3 ym and 50 ym inclusive and this thickness remains unchanged,
- die Isolierschichten (41, 42, 43) je eine Dicke von höchstens 0,5 ym aufweisen,  the insulating layers (41, 42, 43) each have a thickness of at most 0.5 ym,
- die Kontaktflächen (51, 53) je mit einer mittleren Dicke zwischen einschließlich 0,5 ym und 100 ym erzeugt werden,  the contact surfaces (51, 53) are each produced with a mean thickness of between 0.5 ym and 100 ym,
- eine Gesamtdicke des fertigen Halbleiterchips (1) mindestens 10 ym und höchstens 30 ym beträgt, und - A total thickness of the finished semiconductor chip (1) is at least 10 ym and at most 30 ym, and
- eine laterale Ausdehnung der a lateral extension of the
Halbleiterschichtenfolge (1) in den fertigen Semiconductor layer sequence (1) in the finished
Halbleiterchips (1) bei mindestens 90 ~6 einer lateralen Gesamtausdehnung der Halbleiterchips (1) liegt . Semiconductor chips (1) at least 90 ~ 6 a lateral total extent of the semiconductor chips (1).
Optoelektronischer Halbleiterchip (1) mit Optoelectronic semiconductor chip (1) with
- einer Halbleiterschichtenfolge (2) zur  a semiconductor layer sequence (2) for
Lichterzeugung mit einem n-Bereich (21), einem p- Bereich (23) und einer dazwischenliegenden aktiven Zone (22 ) , Light generation with an n-region (21), a p-region (23) and an intermediate active region (22),
- einer elektrischen zweiten Kontaktstruktur (33) stellenweise und direkt auf dem p-Bereich (22), an electrical second contact structure (33) in places and directly on the p-region (22),
- einer elektrischen Isolierschicht (41, 42) an electrical insulating layer (41, 42)
stellenweise und direkt auf der zweiten in places and directly on the second
Kontaktstruktur (33) und auf der Contact structure (33) and on the
Halbleiterschichtenfolge (2), Semiconductor layer sequence (2),
- einer elektrischen ersten Kontaktstruktur (31), die elektrisch direkt mit dem n-Bereich verbunden ist und die durch die zweite Kontaktstruktur (33) und den p- Bereich (23) geführt wird und den n-Bereich (21) nicht durchdringt,  an electrical first contact structure (31), which is electrically connected directly to the n-region and which is guided through the second contact structure (33) and the p-region (23) and does not penetrate the n-region (21),
- einer weiteren elektrischen Isolierschicht (43) stellenweise und direkt auf der ersten  - Another electrical insulating layer (43) in places and directly on the first
Kontaktstruktur (31), und - elektrischen Kontaktflächen (51, 53) zur externen elektrischen Kontaktierung des Halbleiterchips (1), die frei sind von Spuren einer Materialentfernung, wobei der Halbleiterchip (1) frei ist von einem Aufwachssubstrat (20) der HalbleiterschichtenfolgeContact structure (31), and - Electrical contact surfaces (51, 53) for external electrical contacting of the semiconductor chip (1), which are free of traces of material removal, wherein the semiconductor chip (1) is free of a growth substrate (20) of the semiconductor layer sequence
(2) und eine mechanische Stabilität des (2) and mechanical stability of the
Halbleiterchips (1) zu mindestens 60 % auf die Kontaktstrukturen (31, 33) zusammen mit den Semiconductor chips (1) to at least 60% on the contact structures (31, 33) together with the
Kontaktflächen (51, 53) zurückgeht. Contact surfaces (51, 53) goes back.
PCT/EP2016/070101 2015-09-01 2016-08-25 Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip WO2017036918A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015114583.9A DE102015114583A1 (en) 2015-09-01 2015-09-01 Process for the production of optoelectronic semiconductor chips and optoelectronic semiconductor chip
DE102015114583.9 2015-09-01

Publications (1)

Publication Number Publication Date
WO2017036918A1 true WO2017036918A1 (en) 2017-03-09

Family

ID=56800294

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/070101 WO2017036918A1 (en) 2015-09-01 2016-08-25 Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip

Country Status (2)

Country Link
DE (1) DE102015114583A1 (en)
WO (1) WO2017036918A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910513B2 (en) 2016-08-05 2021-02-02 Osram Oled Gmbh Component having metal carrier layer and reduced overall height

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017110073A1 (en) 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Method for producing a radiation-emitting semiconductor component and radiation-emitting semiconductor component
DE102017110076A1 (en) 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Method for producing a radiation-emitting semiconductor component and radiation-emitting semiconductor component
DE102017111278A1 (en) 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Semiconductor device and method for manufacturing a semiconductor device
DE102017111279A1 (en) 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Semiconductor device and method for manufacturing a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
EP2669962A2 (en) * 2012-05-28 2013-12-04 Kabushiki Kaisha Toshiba Semiconductor light meitting device and method for manufacturing same
US20150129901A1 (en) * 2012-07-16 2015-05-14 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799606B2 (en) * 2008-12-08 2011-10-26 株式会社東芝 Optical semiconductor device and method for manufacturing optical semiconductor device
KR101252032B1 (en) * 2010-07-08 2013-04-10 삼성전자주식회사 Semiconductor light emitting device and method of manufacturing the same
DE102012101409A1 (en) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
EP2669962A2 (en) * 2012-05-28 2013-12-04 Kabushiki Kaisha Toshiba Semiconductor light meitting device and method for manufacturing same
US20150129901A1 (en) * 2012-07-16 2015-05-14 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910513B2 (en) 2016-08-05 2021-02-02 Osram Oled Gmbh Component having metal carrier layer and reduced overall height
US11437540B2 (en) 2016-08-05 2022-09-06 Osram Oled Gmbh Component having metal carrier layer and layer that compensates for internal mechanical strains

Also Published As

Publication number Publication date
DE102015114583A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
EP2612372B1 (en) Light-emitting diode chip
DE102010048159B4 (en) LED chip
WO2017036918A1 (en) Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip
DE102013110853B4 (en) Radiation-emitting semiconductor chip and method for manufacturing radiation-emitting semiconductor chips
WO2017036841A1 (en) Optoelectronic semiconductor component and method for producing same
WO2014095556A1 (en) Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip
WO2014154632A1 (en) Semiconductor component and method for fabricating a semiconductor component
DE102013111496A1 (en) Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component
DE112017000332B4 (en) Optoelectronic component and method for producing an optoelectronic component
DE102017104479B4 (en) Process for the production of optoelectronic semiconductor components
DE102015111492B4 (en) Components and methods for manufacturing components
WO2014019865A1 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
EP2415086B1 (en) Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
EP2599131A1 (en) Radation-emitting semi-conductor chip and a method for producing a radiation-emitting semi-conductor chip
DE102014100772B4 (en) Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component
WO2015166001A1 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
WO2016016098A1 (en) Method for producing optoelectronic semiconductor chips
WO2017178424A1 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component
WO2017158046A1 (en) Light-emitting semiconductor chip and method for producing a light-emitting semiconductor chip
WO2017009292A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE102014107306A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
WO2021037568A1 (en) Method for producing radiation-emitting semiconductor chips, radiation-emitting semiconductor chip and radiation-emitting component
DE102016115644A1 (en) Process for the production of optoelectronic semiconductor components and optoelectronic semiconductor component
DE102015112280A1 (en) Component with a metallic carrier and method for the production of components
WO2019121020A1 (en) Method for producing a conversion element, and conversion element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16757029

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16757029

Country of ref document: EP

Kind code of ref document: A1