WO2017006202A1

WO2017006202A1 - 液晶表示装置および電子機器

Info

Publication number: WO2017006202A1
Application number: PCT/IB2016/053727
Authority: WO
Inventors: 久保田大介; 兼安誠
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2015-07-03
Filing date: 2016-06-23
Publication date: 2017-01-12
Anticipated expiration: 2018-01-03
Also published as: US20180180960A1; CN107735725A; JP6754763B2; CN107735725B; US10437123B2; JPWO2017006202A1; KR102548267B1; KR20180019664A

Abstract

本発明の液晶表示装置は、第１の画素（１０＿１）及び第２の画素（１０＿２）を備え、両画素は、それぞれ、バックゲートを有するトランジスタ（１１＿１，１１＿２）を有する。両画素のトランジスタ（１１＿１，１１＿２）は、同じゲート線（ＧＬ）及び同じデータ線（ＤＬ）に接続される。それぞれのトランジスタ（１１＿１，１１＿２）のバックゲートに与える制御信号は、一方の画素にデータを書き込む間、他方の画素のトランジスタが導通状態とならないように閾値電圧を制御する。本発明の構成により、遮光性配線の数を削減して、開口率を向上させることができる。

Description

液晶表示装置および電子機器

　本発明の一態様は、液晶表示装置、および電子機器に関する。

　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

　液晶表示装置は、コモディティ化が進んでいる。付加価値を高めるための手段の一つとして、「４Ｋ」や「８Ｋ」といわれるデジタルビデオフォーマットに代表される、超高精細画像を表示する液晶表示装置の技術開発が活発である（例えば、特許文献１、２を参照）。

国際公開２０１２／１５７７２４号国際公開２０１４／１０４１９３号

　液晶表示装置には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の液晶表示装置等が提案できれば、選択の自由度を向上させることにつながる。

　本発明の一態様は、新規な液晶表示装置等を提供することを課題の一とする。

　また本発明の一態様は、データ線の数を削減し、開口率の向上を図ることのできる、新規な構成の液晶表示装置を提供することを課題の一とする。また本発明の一態様は、画素に信号を伝える配線の材料を透明導電膜のように、寄生抵抗の大きい材料で形成しても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することを課題の一とする。また本発明の一態様は、画素に伝えるビデオ電圧の振幅を小さくしても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することを課題の一とする。

　なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。

　本発明の一態様は、第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有し、第１の画素は、第１のトランジスタと、第１の液晶素子と、を有し、第２の画素は、第２のトランジスタと、第２の液晶素子と、を有し、第１のトランジスタは、第１のゲートと、第２のゲートと、を有し、第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１の液晶素子と電気的に接続され、第１のトランジスタの第１のゲートは、第２の配線と電気的に接続され、第１のトランジスタの第２のゲートは、第３の配線と電気的に接続され、第２のトランジスタは、第１のゲートと、第２のゲートと、を有し、第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第２の液晶素子と電気的に接続され、第２のトランジスタの第１のゲートは、第２の配線と電気的に接続され、第２のトランジスタの第２のゲートは、第４の配線と電気的に接続され、第１の配線は、ビデオ電圧を第１の画素および第２の画素に伝える機能を有し、第２の配線は、走査信号を第１の画素および第２の画素に伝える機能を有し、第３の配線は、第１のトランジスタの閾値電圧を制御するための第１の制御信号を伝える機能を有し、第４の配線は、第２のトランジスタの閾値電圧を制御するための第２の制御信号を伝える機能を有し、第１のトランジスタおよび第２のトランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタである液晶表示装置である。

　本発明の一態様において、第３の配線および第４の配線は、光を透過する機能を有する液晶表示装置が好ましい。

　本発明の一態様において、第１のトランジスタの第１のゲートは、チャネル形成領域を介して、第１のトランジスタの第２のゲートと重なる領域を有し、第２のトランジスタの第１のゲートは、チャネル形成領域を介して第２のトランジスタの第２のゲートと重なる領域を有する液晶表示装置が好ましい。

　本発明の一態様において、第１の制御信号および第２の制御信号の周波数は、走査信号の周波数よりも小さい液晶表示装置が好ましい。

　本発明の一態様において、ビデオ電圧の電圧振幅は、第１の制御信号または第２の制御信号の電圧振幅よりも小さい液晶表示装置が好ましい。

　なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。

　本発明の一態様は、新規な液晶表示装置等を提供することができる。

　または、本発明の一態様は、データ線の数を削減し、開口率の向上を図ることのできる、新規な構成の液晶表示装置を提供することができる。また本発明の一態様は、画素に信号を伝える配線の材料を透明導電膜のように、寄生抵抗の大きい材料で形成しても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することができる。また本発明の一態様は、画素に伝えるビデオ電圧の振幅を小さくしても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することができる。

　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

本発明の一態様を説明するための回路図およびタイミングチャート。本発明の一態様を説明するための回路図およびグラフ。本発明の一態様を説明するためのタイミングチャート。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図およびタイミングチャート。本発明の一態様を説明するためのブロック図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための断面図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための断面図。液晶表示装置の一例を示す上面図及び断面図。液晶表示装置の一例を示す断面図。液晶表示装置の一例を示す断面図。液晶表示装置の一例を示す断面図。タッチパネルモジュールの一例を示すブロック図。タッチパネルモジュールの一例を示す図。トランジスタ等の作製方法の一例を示す断面図。トランジスタ等の作製方法の一例を示す断面図。トランジスタ等の作製方法の一例を示す断面図。トランジスタ等の作製方法の一例を示す断面図。トランジスタの一例を示す断面図。トランジスタの一例を示す上面図及び断面図。トランジスタの一例を示す断面図。バンド構造を説明する図。トランジスタの一例を示す断面図。ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、並びにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。ＣＡＡＣ−ＯＳの断面ＴＥＭ像、並びに平面ＴＥＭ像及びその画像解析像。ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。ａ−ｌｉｋｅ　ＯＳの断面ＴＥＭ像。Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。タッチパネルモジュールの一例を示す図。電子機器の一例を示す図。電子機器の一例を示す図。試料のＸＲＤスペクトルの測定結果を説明する図。試料のＴＥＭ像、および電子線回折パターンを説明する図。試料のＥＤＸマッピングを説明する図。

　以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

　なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略する。

　なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

（実施の形態１）
　本発明の一態様の液晶表示装置の構成について、図１乃至図１７を用いて説明する。

＜画素の構成およびタイミングチャート＞
　まず液晶表示装置が有する画素について説明する。

　液晶表示装置は、複数の画素を有する。図１（Ａ）では、代表的に２つの画素１０＿１、１０＿２を示している。例えば、一方の画素１０＿１は奇数列の画素であり、他方の画素１０＿２は偶数列の画素とすればよい。

　画素１０＿１は、トランジスタ１１＿１と、液晶素子Ｃ_ＬＣ１と、容量素子Ｃ_Ｓ１とを有する。画素１０＿２は、トランジスタ１１＿２と、液晶素子Ｃ_ＬＣ２と、容量素子Ｃ_Ｓ２とを有する。なお以下の説明において、トランジスタ１１＿１および１１＿２は、ｎチャネル型のトランジスタとする。これに限らず、ｐチャネル型のトランジスタとしてもよい。

　トランジスタ１１＿１および１１＿２は、導通状態を制御するための信号が与えられるゲートの他、閾値電圧を制御するための信号が与えられるバックゲートを有する。

　トランジスタ１１＿１のソースまたはドレインの一方、およびトランジスタ１１＿２のソースまたはドレインの一方は、データ線ＤＬに接続される。トランジスタ１１＿１のゲート、およびトランジスタ１１＿２のゲートは、ゲート線ＧＬに接続される。トランジスタ１１＿１のバックゲートは、制御線ＢＧＬ＿Ａに接続される。トランジスタ１１＿２のバックゲートは、制御線ＢＧＬ＿Ｂに接続される。

　なお以下の説明において、トランジスタ１１＿１と、液晶素子Ｃ_ＬＣ１および容量素子Ｃ_Ｓ１とが接続されるノードをノードＮ_ＬＣ１という。またトランジスタ１１＿２と、液晶素子Ｃ_ＬＣ２および容量素子Ｃ_Ｓ２とが接続されるノードをノードＮ_ＬＣ２という。ノードＮ_ＬＣ１、Ｎ_ＬＣ２にデータに相当する電圧を保持することで、画素にデータを書き込むことができる。

　なお本実施の形態では、横電界方式の液晶素子を用いた透過型の液晶表示装置を例に挙げて説明する。液晶素子Ｃ_ＬＣ１および容量素子Ｃ_Ｓ１の一方の電極は、トランジスタ１１＿１に接続される。液晶素子Ｃ_ＬＣ１および容量素子Ｃ_Ｓ１の他方の電極は、コモン電位Ｖ_ＣＯＭが与えられる配線に接続される。また液晶素子Ｃ_ＬＣ２および容量素子Ｃ_Ｓ２の一方の電極は、トランジスタ１１＿２に接続される。液晶素子Ｃ_ＬＣ２および容量素子Ｃ_Ｓ２の他方の電極は、コモン電位Ｖ_ＣＯＭが与えられる配線に接続される。

　本発明の一態様では、表示素子として液晶素子を有する液晶表示装置を一例として挙げて説明するが、表示素子に限定は無い。ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な素子を、表示素子として適用することができる。

　データ線ＤＬは、データに相当する電圧であるビデオ電圧を伝える機能を有する。ゲート線ＧＬは、トランジスタの導通状態（あるいは非導通状態）を制御するための走査信号を伝える機能を有する。制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂは、トランジスタの閾値電圧を制御するための制御信号を伝える機能を有する。なおデータ線ＤＬ、ゲート線ＧＬ、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂは、単に配線ということもある。

　図１（Ｂ）は、図１（Ａ）に示す回路構成の動作を説明するためのタイミングチャートである。本発明の一態様の液晶表示装置では、１フレーム（１Ｆ）を第１の期間と第２の期間のように２つの期間に分け、第１の期間で画素１０＿１にビデオ電圧を書き込み、第２の期間で画素１０＿２にビデオ電圧を書き込む構成とする。

　図１（Ａ）に図示するように、画素１０＿１および１０＿２は、同じデータ線ＤＬ、ゲート線ＧＬに接続される。本発明の一態様の液晶表示装置では、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂに与える信号を切り替えることで、トランジスタ１１＿１とトランジスタ１１＿２とが同じ動作とならないようにトランジスタ１１＿１、１１＿２の閾値電圧を制御する。そして、トランジスタ１１＿１、１１＿２が異なる期間において導通状態となるように制御する。

　図１（Ｂ）のタイミングチャートでは、画素１０＿１にデータを書き込む第１の期間Ｐ１、画素１０＿２にデータＤ２を書き込む第２の期間Ｐ２を図示している。なお図１（Ｂ）のタイミングチャートでは、ゲート線ＧＬに伝わる走査信号、データ線ＤＬに伝わるビデオ電圧、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂの制御信号、ノードＮ_ＬＣ１、Ｎ_ＬＣ２の変化を図示している。

　走査信号は、Ｈレベルが電圧Ｖ_ＧＬ＿Ｈ、Ｌレベルが電圧Ｖ_ＧＬ＿Ｌとして図示している。ビデオ電圧は、電圧Ｖ_Ｄ＿Ｈとコモン電位Ｖ_ＣＯＭとの間、電圧Ｖ_Ｄ＿Ｌとコモン電位Ｖ_ＣＯＭとの間で階調数に応じた電圧を取り得るものとして図示している。制御信号は、Ｈレベルが電圧Ｖ_ＢＧ１、Ｌレベルが電圧Ｖ_ＢＧ０として図示している。

　ここでバックゲートに与える電圧を変化させて閾値電圧を制御するトランジスタについて、図２（Ａ）乃至（Ｃ）を用いて説明する。

　図２（Ａ）には、バックゲートを有するトランジスタ１１の回路記号を示す。トランジスタ１１のゲートは、ゲート線ＧＬに接続される。トランジスタ１１のソースまたはドレインの一方は、データ線ＤＬに接続される。トランジスタ１１のソースまたはドレインの他方は、ノードＮ_ＬＣに接続される。トランジスタ１１のバックゲートは、制御線ＢＧＬに接続される。

　図２（Ｂ）は、図２（Ａ）に示すトランジスタ１１の制御線ＢＧＬに与える電圧Ｖ_ＢＧＬと、トランジスタ１１の閾値電圧Ｖ_ＴＨとの関係を示すグラフである。電圧Ｖ_ＢＧ１＞Ｖ_ＢＧ０のとき、電圧Ｖ_ＢＧ１に対応する閾値電圧Ｖｔｈ１はマイナスシフトし、電圧Ｖ_ＢＧ０に対応する閾値電圧Ｖｔｈ０はプラスシフトする。つまり高い電圧をバックゲートに与えると、閾値電圧がマイナス側にシフトし、低い電圧をバックゲートに与えると、閾値電圧がプラス側にシフトする。

　図２（Ｃ）は、図２（Ｂ）の閾値電圧のシフトをゲート線ＧＬの電圧Ｖ_ＧＬと、トランジスタ１１のドレイン電流Ｉ_Ｄとの関係で説明する図である。曲線１３＿１は、閾値電圧がＶｔｈ１のグラフに対応する。曲線１３＿０は、閾値電圧がＶｔｈ０のグラフに対応する。図２（Ｂ）、（Ｃ）からわかるように、閾値電圧をプラス側にシフトさせることで、ゲートに加える電圧が大きくても流れる電流を小さくすることができる。また閾値電圧をマイナス側にシフトさせることで、ゲートに加える電圧の小さい変化によって流れる電流を大きくすることができる。

　図１（Ｂ）に示す第１の期間Ｐ１では、制御線ＢＧＬ＿Ａの制御信号をＨレベルとする期間を有する。また図１（Ｂ）に示す第１の期間Ｐ１では、制御線ＢＧＬ＿Ｂの制御信号をＬレベルとする期間を有する。そのためトランジスタ１１＿１の閾値電圧は、マイナス側にシフトし、トランジスタ１１＿２の閾値電圧は、プラス側にシフトする。そして、走査信号をＨレベルとすることで、閾値電圧がマイナス側にシフトされたトランジスタ１１＿１を導通状態とし、閾値電圧がプラス側にシフトされたトランジスタ１１＿２を非導通状態とする。トランジスタ１１＿１を導通状態とすることで、画素１０＿１のノードＮ_ＬＣ１にはデータＤ１が書き込まれる。またトランジスタ１１＿２を非導通状態とすることで、同じデータ線ＤＬ、ゲート線ＧＬに接続される、画素１０＿２のノードＮ_ＬＣ２にはデータＤ１が書き込まれない。

　図１（Ｂ）に示す第２の期間Ｐ２では、制御線ＢＧＬ＿Ｂの制御信号をＨレベルとする期間を有する。また図１（Ｂ）に示す第２の期間Ｐ２では、制御線ＢＧＬ＿Ａの制御信号をＬレベルとする期間を有する。そのためトランジスタ１１＿２の閾値電圧は、マイナス側にシフトし、トランジスタ１１＿１の閾値電圧は、プラス側にシフトする。そして、走査信号をＨレベルとすることで、閾値電圧がマイナス側にシフトされたトランジスタ１１＿２を導通状態とし、閾値電圧がプラス側にシフトされたトランジスタ１１＿１を非導通状態とする。トランジスタ１１＿２を導通状態とすることで、画素１０＿２のノードＮ_ＬＣ２にはデータＤ２が書き込まれる。またトランジスタ１１＿１を非導通状態とすることで、同じデータ線ＤＬ、ゲート線ＧＬに接続される、画素１０＿１のノードＮ_ＬＣ１にはデータＤ２が書き込まれない。そのため、画素１０＿１では、先に書き込まれたデータＤ１を保持し続けることができる。

　図１（Ｂ）に示すようにバックゲートに与える制御信号の周波数は、データ線ＤＬに与える信号の周波数、およびゲート線ＧＬに与える走査信号の周波数に比べて小さくすることができる。そのため、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂの寄生容量または寄生抵抗が大きくても所望の動作を実現することができる。言い換えれば、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂを構成する配線の材料は、寄生容量または寄生抵抗が大きくてもよいため、ＣｕやＡｌといった低抵抗な材料を用いた配線とすることなく、動作させることができる。この場合、例えば、酸化物導電材料のように透明な導電膜を用いた配線とすることもできる。透明な配線を画素に用いることができるため、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂを追加する構成としても開口率を損なうことなく、配置することが可能になる。

　また図３には、ゲート線ＧＬに与える走査信号、データ線ＤＬに与えるビデオ電圧、制御線ＢＧＬ＿Ａに与える制御信号、の電圧の大小関係を説明するためのタイミングチャートを示す。なお図３では、制御線ＢＧＬ＿Ａに与える制御信号を例にあげて説明するが、制御線ＢＧＬ＿Ｂについても同様である。なお図３において、期間Ｐ１１および期間Ｐ１３は、制御線ＢＧＬ＿ＡをＨレベルとし、データ線ＤＬの電圧を画素に書き込まない期間であり、期間Ｐ１２は、制御線ＢＧＬ＿ＡをＬレベルとし、データ線ＤＬの電圧を画素に書き込む期間である。

　本実施の形態の液晶表示装置は、トランジスタのバックゲートに与える電圧を制御して閾値電圧を変化させ、トランジスタの導通状態を制御する。そのため、バックゲートに与える電圧は、閾値電圧をプラスシフトさせて非導通状態とする場合、ゲートに与える走査信号の電圧に関わらず、トランジスタを非導通状態とする電圧である。例えば図３に示す期間Ｐ１１またはＰ１３のように閾値電圧をプラスシフトとする制御線ＢＧＬ＿ＡのＬレベルの電圧Ｖ_ＢＧ０は、他のデータ線ＤＬおよびゲート線に与える電圧より、小さくする。

　またバックゲートに与える電圧は、閾値電圧をマイナスシフトさせて導通状態とする場合、ゲートに与える走査信号の電圧に従って、トランジスタを導通状態とする電圧である。例えば図３に示す期間Ｐ１２のように閾値電圧をマイナスシフトとする制御線ＢＧＬ＿ＡのＨレベルの電圧Ｖ_ＢＧ１は、電圧Ｖ_ＢＧ０より大きく、且つ他のデータ線ＤＬおよびゲート線に与える電圧より、小さくする。

　バックゲート電圧に与える電圧を上述した電圧とすることで、ゲート線ＧＬに与える走査信号のＨレベルの電圧Ｖ_ＧＬ＿Ｈ、およびＬレベルの電圧Ｖ_ＧＬ＿Ｌは、電圧Ｖ_ＢＧ１より大きくすることができる。またデータ線ＤＬに与えるビデオ電圧Ｖ_Ｄ＿Ｈ、Ｖ_Ｄ＿Ｌおよびコモン電位Ｖ_ＣＯＭは、電圧Ｖ_ＢＧ１より大きく、且つ電圧Ｖ_ＧＬ＿Ｈと、電圧Ｖ_ＧＬ＿Ｌとの間になるようにすることができる。例えば画素に書き込まれるビデオ電圧Ｖ_Ｄ＿Ｈ、Ｖ_Ｄ＿Ｌは、バックゲートに与える電圧をＨレベルとした状態で書き込むことができる。そのため、図３に示すように、バックゲート電圧の電圧振幅と、同等の電圧振幅でゲート線ＧＬの走査信号を与えてビデオ電圧を書き込むことができる。つまり、小さい走査信号の電圧振幅でビデオ電圧を画素に書き込むことができる。

　液晶表示装置のビデオ電圧は、反転駆動を行うこと、トランジスタの導通または非導通を制御するために、十分大きな電圧を印加して制御する必要がある。本発明の一態様では、走査信号による電圧の印加ともに、バックゲートからの制御信号による電圧が加わる。したがって、ビデオ電圧および走査信号の電圧振幅を低電圧化しても、トランジスタの導通非導通を制御することができる。したがって、有機ＥＬ等を有する表示装置が有するＩＣを用いてビデオ電圧、走査信号に必要な電圧を生成できるため、液晶表示装置とＩＣの共通化を図ることができる。

　なお走査信号およびビデオ電圧の電圧振幅を低電圧化する場合、液晶素子を構成する液晶材料が低電圧で透過率を変化できる材料であることが好ましい。例えば、液晶材料の誘電異方性（Δε）を大きくし、印加する電圧の変化に対する透過率の変化を大きくすることが好ましい。

　Δεを大きくする場合、適宜Δεが大きい液晶材料を選択して用いればよい。しかしながら横電界方式で精細度を大きくした場合にポジ型液晶は、ネガ型液晶に比べて配向状態に差が生じやすく、欠陥が発生しやすい。これは、液晶素子の電極に設けられたスリットの間隔が小さい場合、隣接する液晶分子の配向ベクトルのずれが大きく、曲げ歪みによる弾性エネルギーの増加が大きくなるためである。曲げ歪みによる弾性エネルギーの増加よりも、広がり歪みで形成した配向状態の方が弾性エネルギーを小さくできる場合、曲げ歪みから広がり歪みへと転移する。横電界方式での広がり歪みは、垂直配向に近いため、透過率が所望の状態から変化する。

　ポジ型液晶の配向歪みは、広がり歪み項（Ｋ１）、振れ歪み項（Ｋ２）、曲げ歪み項（Ｋ３）に分けることができる。スリットの間隔が小さく曲げ歪みが生じやすい場合、液晶材料の選択等によって、広がり歪み項（Ｋ１）を曲げ歪み項（Ｋ３）より大きくする構成とすることが好ましい。当該構成とすることで、曲げ歪みから広がり歪みへの転移を抑制し、安定した配向状態が得ることができる。

＜液晶表示装置の動作＞
　次いで液晶表示装置の動作について説明する。図４には、動作の一例を説明するため、２行６列の画素１０＿１乃至１０＿１２の回路図を図示している。画素１０＿１乃至１０＿１２は、データ線ＤＬ＿１乃至ＤＬ＿３、ゲート線ＧＬ＿１乃至ＧＬ＿２、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂに接続されて、データの書き込み等が制御される。また図４の回路図では、奇数列の画素のトランジスタには、制御線ＢＧＬ＿Ａに接続される。また偶数列の画素のトランジスタには、制御線ＢＧＬ＿Ｂに接続される。

　図５乃至８の回路図では、各配線に信号を与えた際の画素へのデータの書き込みの様子を表したものである。図５乃至８中、太線はＨレベルの信号が与えられる配線、細線はＬレベルの信号が与えられる配線として図示している。

　図５は、１行目の奇数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿１に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ａに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿１、１０＿３および１０＿５が有するトランジスタが導通状態となる。１行目の偶数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ｂの制御信号がＬレベルのため、画素１０＿２、１０＿４および１０＿６が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿２、１０＿４および１０＿６が有するトランジスタは、非導通状態となる。２行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿２の走査信号がＬレベルのため、非導通状態となる。

　図６は、２行目の奇数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿２に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ａに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿７、１０＿９および１０＿１１が有するトランジスタが導通状態となる。２行目の偶数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ｂの制御信号がＬレベルのため、画素１０＿８、１０＿１０および１０＿１２が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿８、１０＿１０および１０＿１２が有するトランジスタは、非導通状態となる。１行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿１の走査信号がＬレベルのため、非導通状態となる。

　図７は、１行目の偶数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿１に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ｂに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿２、１０＿４および１０＿６が有するトランジスタが導通状態となる。１行目の奇数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ａの制御信号がＬレベルのため、画素１０＿１、１０＿３および１０＿５が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿１、１０＿３および１０＿５が有するトランジスタは、非導通状態となる。２行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿２の走査信号がＬレベルのため、非導通状態となる。

　図８は、２行目の偶数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿２に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ｂに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿８、１０＿１０および１０＿１２が有するトランジスタが導通状態となる。２行目の奇数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ａの制御信号がＬレベルのため、画素１０＿７、１０＿９および１０＿１１が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿７、１０＿９および１０＿１１が有するトランジスタは、非導通状態となる。１行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿１の走査信号がＬレベルのため、非導通状態となる。

　図５乃至図８で動作を説明した液晶表示装置の画素は、同じデータ線、ゲート線に接続されたと画素へのデータの書き込みを選択的に制御することができる。そのため、画素にデータを書き込むための配線を削減することができる。またトランジスタの閾値電圧を制御するための制御信号は、１／２フレームの周期で切り替える信号とすることができる。そのため、他の配線に与える信号に比べて周波数の低い信号を扱うことになる。周波数の低い信号であれば、寄生抵抗や寄生容量の大きい配線材料を用いて信号を電圧しても遅延や信号のなまりの影響を受けにくくすることができる。その結果、配線材料として透明導電膜等の光を透過できる配線材料等を用いることができ、制御信号を伝える制御線の追加に伴う開口率の低下を抑制することができる。

　なお図４において、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂは、ゲート線ＧＬ＿１、ＧＬ＿２と平行となるように配置する構成を示したが、これに限らない。例えば、図９に示すようにデータ線ＤＬ＿１乃至ＤＬ＿３と平行に制御線を配置する構成としてもよい。

　なお図４では、２行６列の画素の回路図を一例として挙げて説明したが、ｍ行ｎ列（ｍ、ｎは２以上の自然数）の画素を有する液晶表示装置の場合には、図１０（Ａ）に示す構成とすればよい。

　図１０（Ａ）では、ゲート線ＧＬ＿１乃至ＧＬ＿ｍ、データ線ＤＬ＿１乃至ＤＬ＿ｎ／２、および制御線ＢＧＬ＿Ａ、および制御線ＢＧＬ＿Ｂを有する。奇数列にある画素１０＿Ａは、制御線ＢＧＬ＿Ａに接続し、偶数列にある画素１０＿Ｂは、制御線ＢＧＬ＿Ｂに接続する構成とすればよい。なお図１０（Ａ）では、任意の行のゲート線をゲート線ＧＬ＿ｊ（ｊは１以上ｍ以下の自然数）とし、任意の列のデータ線をデータ線ＤＬ＿ｋ（ｋは１以上ｎ／２以下の自然数）として示している。

　また図１０（Ｂ）には、１フレーム期間におけるゲート線ＧＬ＿１乃至ＧＬ＿ｍの選択、制御線ＢＧＬ＿Ａ、および制御線ＢＧＬ＿Ｂに与える制御信号の信号波形、ゲート線選択期間におけるデータ線ＤＬ＿１乃至ＤＬ＿ｎ／２に与えるビデオ電圧について説明するためのタイミングチャートである。

　図１０（Ｂ）では、１行目からｊ行目を経て、ｍ行目までの各行の選択の他、表示に寄与しないダミーの行（図中、ｄｕｍ）を示している。例えば図１０（Ａ）に示すように、奇数列の画素を選択する第１の期間Ｐ１と偶数列の画素を選択する第２の期間Ｐ２との間に、ダミーの行を選択する期間が設ければよい。

　また図１０（Ｂ）では、図１（Ｂ）で説明したように第１の期間Ｐ１で制御線ＢＧＬ＿Ａの制御信号をＨレベルとし、第２の期間Ｐ２で制御線ＢＧＬ＿Ｂの制御信号をＨレベルとする。制御信号を選択的に切り替えることで、同じゲート線およびデータ線に接続された画素へのデータの書き込みを制御することができる。

　また図１０（Ｂ）では、（ｊ−１）行目、ｊ行目、（ｊ＋１）行目のゲート線がＨレベルとして行を選択する際のデータ線へのビデオ電圧の供給する際の動作を拡大して図示している。ゲート線での走査信号のＨレベルとＬレベルの切り替えは、波形になまりが生じる（図１０（Ｂ）中、点線）。そのためビデオ電圧は、例えば、ｊ行目が選択され、（ｊ−１）行目の走査信号がＬ信号に変化した後、データ遷移期間１５を経て、データを書き込む期間１６とすればよい。図１０（Ｂ）の場合、ｊ行目の画素と共に、（ｊ＋１）行目の画素にもｊ行目のデータが書き込まれるが、その後ｊ行目の選択信号がＬレベルとなった後、（ｊ＋１）行目のデータに書き換わるため、問題ない。

＜液晶表示装置のブロック図＞
　次いで図１１（Ａ）乃至（Ｄ）では、画素を有する表示部、ゲート線を駆動するためのゲート線駆動回路、各列のデータ線にビデオ電圧を与えるためのデータ線駆動回路、制御線に制御信号を与えるための制御線駆動回路の配置を説明するためのブロック図を示す。

　例えば、図１１（Ａ）では、表示部２１、ゲート線駆動回路２２、データ線駆動回路２３、および制御線駆動回路２４を示している。図１１（Ａ）に示すように制御線駆動回路２４は、表示部２１に対して、ゲート線駆動回路２２の対辺に配置する構成としてもよい。または図１１（Ｂ）に示すように制御線駆動回路２４は、表示部２１に対して、データ線駆動回路２３の対辺に配置する構成としてもよい。

　またゲート線駆動回路が複数ある（２２Ａ、２２Ｂ）ある場合、例えば、図１１（Ｃ）に示すように制御線駆動回路２４は、ゲート線駆動回路２２Ｂと同じ辺に配置する構成としてもよい。または図１１（Ｄ）に示すように制御線駆動回路２４は、表示部２１に対して、データ線駆動回路２３の対辺に配置する構成としてもよい。

＜画素の上面図および断面図＞
　次いで上記説明した液晶表示装置の画素の上面図の一例、および断面図の一例について説明する。

　図１２には、２行２列に配置した画素１０＿Ａ、１０＿Ｂの上面図を図示している。図１２では、データ線ＤＬ＿ｋ、ゲート線ＧＬ＿ｊ、ＧＬ＿ｊ＋１、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂを図示している。図１３は、図１２で示した上面図で示す構成の上にさらに設ける導電膜の配置を示す上面図を図示している。図１４（Ａ）は、図１２および図１３の一点鎖線Ｐ−Ｑにおける断面図である。図１４（Ｂ）は、図１２および図１３の一点鎖線Ｒ−Ｓにおける断面図である。

　図１２では、導電膜３１、半導体膜３２、導電膜３３Ａ、３３Ｂ、導電膜３４、開口部３５、および導電膜３６を図示している。図１３では、導電膜４１およびスリット４２を図示している。また図１２および図１３では、絶縁膜および基板等の構成については、図示を省略したが、図１４（Ａ）、（Ｂ）に示すように、画素１０＿Ａ、１０＿Ｂは、基板５１、絶縁膜５２、絶縁膜５３、絶縁膜５４、絶縁膜５５、および絶縁膜５６を有する。またここでは基板５１に対向して設けられる基板や、該基板に設けられる部材等について省略するが、後の実施の形態等を見て適宜適用すればよい。

　導電膜３１は、ゲート線、およびトランジスタのゲート電極として機能する。半導体膜３２は、トランジスタのチャネル形成領域となる領域を有する。導電膜３３Ａ、３３Ｂは、ソース線、およびトランジスタのソース電極またはドレイン電極として機能する。導電膜３４は、トランジスタのバックゲート電極として機能する。開口部３５は、導電膜３３Ｂと、導電膜３６と、を接続するために設けられる。導電膜３６は、画素電極として機能する。導電膜４１は、コモン電極として機能する。スリット４２は、導電膜３６と導電膜４１との間で横電界を生じさせるために導電膜４１に設けられる。絶縁膜５２は、ゲート絶縁膜として機能する。絶縁膜５３乃至５５は、層間絶縁膜として機能する。絶縁膜５６は、導電膜３６と導電膜４１の短絡を防止するために設けられる。なお導電膜、基板、絶縁膜等の各構成については、実施の形態２等でより詳細に説明する。

　導電膜３４は、上述したように透明導電膜を用いることができる。そのため、導電膜３４は、導電膜３６と重ねて設けても光の透過を損なうことがない。この場合の上面図を図１５および図１６に示し、断面図を図１７に示す。各構成の説明は、図１２乃至１４の構成と同様であり、同じ符号を付している。図１５乃至１７の上面図および断面図の構成とすることで、配線の数を減らしつつ、開口率の向上を図ることができる。

（実施の形態２）
　本実施の形態では、本発明の一態様の液晶表示装置にタッチセンサの機能を追加し、インセル型のタッチパネルとする構成例について説明する。

　インセル型のタッチパネルとしては、代表的にはハイブリッドインセル型と、フルインセル型とがある。ハイブリッドインセル型は、表示素子を支持する基板と対向基板の両方又は対向基板のみに、検知素子を構成する電極等が設けられた構成をいう。一方、フルインセル型は、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成をいう。本発明の一態様の液晶表示装置は、フルインセル型のタッチパネルである。フルインセル型のタッチパネルは、対向基板の構成を簡略化できるため、好ましい。

　また、本発明の一態様の液晶表示装置は、表示素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ、作製コストを低減でき、好ましい。

　また、本発明の一態様を適用することで、別々に作製された表示パネルと検知素子とを貼り合わせる構成や、対向基板側に検知素子を作製する構成に比べて、液晶表示装置を薄型化もしくは軽量化することができる、又は、液晶表示装置の部品点数を少なくすることができる。

　また、本発明の一態様の液晶表示装置は、画素を駆動する信号を供給するＦＰＣと、検知素子を駆動する信号を供給するＦＰＣの両方を、一方の基板側に配置する。これにより、電子機器に組み込みやすく、また、部品点数を削減することが可能となる。なお、一つのＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給されてもよい。

　以下では、タッチパネルの構成について説明する。

［液晶表示装置の断面構成例１］
　図１８（Ａ）に、タッチパネルとして機能しうる液晶表示装置３００の上面図を示し、図１８（Ｂ）に、図１８（Ａ）における一点鎖線Ａ−Ｂ間及び一点鎖線Ｃ−Ｄ間の断面図を示す。

　図１８（Ａ）に示すように、液晶表示装置３００は、表示部３０１及びゲート線駆動回路３０２を有する。表示部３０１は、複数の画素３０３、複数のデータ線、及び複数のゲート線を有し、画像を表示する機能を有する。また、表示部３０１は、入力部でもある。つまり、表示部は、被検知体の液晶表示装置３００への接触又は近接を検知する複数の検知素子を有し、タッチセンサとしての機能を有する。ゲート線駆動回路３０２は、表示部３０１が有するゲート線に、走査信号を出力する機能を有する。画素３０３は複数の副画素を有する。図１８（Ａ）では、画素３０３が３つの副画素を有する例を示すが、本発明の一態様はこれに限られない。

　図１８（Ａ）では、液晶表示装置３００が、ゲート線駆動回路を有する例を示すが、本発明の一態様はこれに限られない。液晶表示装置３００は、ゲート線駆動回路、データ線駆動回路、及びセンサ駆動回路の全てを有していなくてもよいし、いずれか一以上を有していてもよい。

　液晶表示装置３００では、ＩＣ２６８がＣＯＧ方式などの実装方式により、基板２１１に実装されている。ＩＣ２６８は、例えば、データ線駆動回路、ゲート線駆動回路、及びセンサ駆動回路のうち、いずれか一以上を有していればよい。

　また、液晶表示装置３００には、ＦＰＣ２６９が電気的に接続されている。ＦＰＣ２６９を介して、ＩＣ２６８及びゲート線駆動回路には外部から信号が供給される。また、ＦＰＣ２６９を介して、ＩＣ２６８から外部に信号を出力することができる。

　ＦＰＣ２６９には、ＩＣが実装されていてもよい。例えば、ＦＰＣ２６９には、データ線駆動回路、ゲート線駆動回路、及びセンサ駆動回路のうち、いずれか一以上を有するＩＣが実装されていてもよい。例えば、ＣＯＦ方式やＴＡＢ（Ｔａｐｅ　Ａｍｍｏｕｎｔｅｄ　Ｂｏｎｄｉｎｇ）方式などの実装方式により、ＦＰＣ２６９にＩＣを実装することができる。

　例えば、ＩＣ２６８が、データ線駆動回路及びセンサ駆動回路を有していてもよい。または、例えば、ＩＣ２６８が、データ線駆動回路を有し、ＦＰＣ２６９に実装されたＩＣが、センサ駆動回路を有していてもよい。

　図１８（Ｂ）に示すように、液晶表示装置３００は、基板２１１上に、トランジスタ２０１ａ、トランジスタ２０３ａ、接続部２０５ａ、及び液晶素子２０７ａ等を有する。

　図１８（Ｂ）では、表示部３０１の例として、１つの副画素の断面を示している。例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって１つの画素が構成されることで、表示部３０１ではフルカラーの表示を行うことができる。なお、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼンタ、又はシアン等の色を呈する副画素を用いてもよい。

　トランジスタ２０１ａ、２０３ａは、ゲート電極２２１、酸化物導電膜２２７、絶縁膜２１５、絶縁膜２１３、酸化物半導体膜２２３、ソース電極２２５ａ、及びドレイン電極２２５ｂを有する。

　ゲート電極２２１及び酸化物導電膜２２７は、それぞれ、ゲートとして機能することができる。

　トランジスタ２０１ａは、チャネルが形成される酸化物半導体膜を２つのゲートで挟持する構成である。ゲート電極２２１と酸化物導電膜２２７は、導電膜２２６を介して電気的に接続されている。このように２つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、液晶表示装置を大型化、又は高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。

　トランジスタ２０３ａは、上記説明したように、２つのゲートに異なる信号を与える構成とする。このように２つのゲートに異なる信号を与えて、トランジスタ２０３ａが異なるタイミングで動作するよう制御することで、トランジスタを制御する配線の数を削減することができる。その結果、画素の開口率の向上等を図ることができる。

　トランジスタ２０１ａ、２０３ａは、同じ構造であっても、異なる構造であってもよい。つまり、駆動回路部が有するトランジスタと、表示部が有するトランジスタが、同じ構造であっても、異なる構造であってもよい。

　トランジスタ２０１ａ、２０３ａは、絶縁膜２１７及び絶縁膜２１９に覆われている。なお、絶縁膜２１７、さらには絶縁膜２１９を、トランジスタ２０１ａ、２０３ａの構成要素とみなすこともできる。絶縁膜２１７は、トランジスタを構成する半導体への不純物の拡散を抑制する効果を奏することが好ましい。例えば、絶縁膜２１７には、水や水素等の不純物が拡散しにくい材料を用いることが好ましい。絶縁膜２１９には、トランジスタ起因の表面凹凸を低減するために平坦化機能を有する絶縁膜を選択することが好適である。

　トランジスタ２０１ａ、２０３ａは、半導体層として酸化物半導体膜２２３を用い、ゲートとして酸化物導電膜２２７を用いた構成である。このとき、酸化物半導体膜２２３と酸化物導電膜２２７を、酸化物半導体を用いて形成することが好ましい。

　酸化物半導体は、液晶表示装置の作製工程において、抵抗率を容易に制御することができるため、半導体膜及び導電膜の材料として好適に用いることができる。特に、同一の金属元素を有する酸化物半導体を、液晶表示装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。

　また、酸化物半導体は、可視光を透過する材料であるため、可視光を透過する素子に好適に用いることができる。そのため、配線として用いても、開口率を低下させることなく、信号を伝達することが可能となる。

　また、酸化物半導体膜２２３と、酸化物導電膜２２７を同一の金属元素で形成することで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また、同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガス又はエッチング液を共通して用いることができる。ただし、酸化物半導体膜２２３と、酸化物導電膜２２７は、同一の金属元素を有していても、組成が異なる場合がある。例えば、液晶表示装置の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

　トランジスタ２０１ａ、２０３ａは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜２２３を有することが好ましい。これにより、トランジスタのオフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

　また、トランジスタ２０１ａ、２０３ａは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、液晶表示装置の部品点数を削減することができる。また、表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

　液晶素子２０７ａは、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子である。液晶素子２０７ａは、導電膜２５１、導電膜２５２、及び液晶２４９を有する。導電膜２５１と導電膜２５２との間に生じる電界により、液晶２４９の配向を制御することができる。導電膜２５１は、画素電極として機能することができる。導電膜２５２は、共通電極として機能することができる。

　導電膜２５１及び導電膜２５２に、可視光を透過する導電性材料を用いることで、液晶表示装置３００を、透過型の液晶表示装置として機能させることができる。また、導電膜２５１に、可視光を反射する導電性材料を用い、導電膜２５２に可視光を透過する導電性材料を用いることで、液晶表示装置３００を、反射型の液晶表示装置として機能させることができる。

　可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を添加したインジウム錫酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。

　導電膜２５１に酸化物導電膜を用いることが好ましい。また、導電膜２５２に酸化物導電膜を用いることが好ましい。酸化物導電膜は、酸化物半導体膜２２３に含まれる金属元素を一種類以上有することが好ましい。例えば、導電膜２５１は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ又はＨｆ）膜であることがさらに好ましい。同様に、導電膜２５２は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物膜であることがさらに好ましい。

　なお、導電膜２５１と導電膜２５２のうち、少なくとも一方を、酸化物半導体を用いて形成してもよい。上述の通り、同一の金属元素を有する酸化物半導体を、液晶表示装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。

　例えば、絶縁膜２５３に水素を含む窒化シリコン膜を用い、導電膜２５１に酸化物半導体を用いると、絶縁膜２５３から供給される水素によって、酸化物半導体の導電率を高めることができる。

　可視光を反射する導電性材料としては、例えば、アルミニウム、銀、又はこれらの金属材料を含む合金等が挙げられる。

　画素電極として機能する導電膜２５１は、トランジスタ２０３ａのソース又はドレインと電気的に接続される。ここでは、導電膜２５１がドレイン電極２２５ｂと電気的に接続されている例を示す。

　導電膜２５２は、櫛歯状の上面形状（平面形状ともいう）、又はスリットが設けられた上面形状を有する。導電膜２５１と導電膜２５２の間には、絶縁膜２５３が設けられている。導電膜２５１は、絶縁膜２５３を介して導電膜２５２と重なる部分を有する。また、導電膜２５１と着色膜２４１とが重なる領域において、導電膜２５１上に導電膜２５２が配置されていない部分を有する。

　接続部２０５ａは、ゲート線駆動回路３０２に外部からの信号（ビデオ信号、クロック信号、スタート信号、又はリセット信号等）や電位を伝達する外部入力端子と電気的に接続する。ここでは、外部入力端子としてＦＰＣ２６９を設ける例を示している。

　接続部２０５ａは、絶縁膜２１３上に導電膜２３１を有し、導電膜２３１上に導電膜２３３を有し、導電膜２３３上に導電膜２３５を有する。導電膜２３１は導電膜２３３を介して導電膜２３５と電気的に接続されている。そして、導電膜２３５は、接続体２６７を介してＦＰＣ２６９と電気的に接続されている。

　導電膜２３１は、トランジスタ２０１ａ、２０３ａが有するソース電極２２５ａ及びドレイン電極２２５ｂと同一の材料、同一の工程で形成することができる。導電膜２３３は、液晶素子２０７ａが有する導電膜２５１と同一の材料、同一の工程で形成することができる。導電膜２３５は、液晶素子２０７ａが有する導電膜２５２と同一の材料、同一の工程で形成することができる。このように、接続部２０５ａを構成する導電膜を、表示部や駆動回路部に用いる電極や配線と同一の材料、同一の工程で作製すると、工程数の増加を防ぐことができ好ましい。

　基板２６１には、着色膜２４１、遮光膜２４３、及び絶縁膜２４５が設けられている。図１８（Ｂ）では、基板２６１の厚さが基板２１１の厚さよりも薄い例を示すが、本発明の一態様はこれに限られない。基板２６１と基板２１１は、一方が他方よりも薄くてもよいし、同一の厚さであってもよい。表示面側（被検知体に近い側）の基板を薄くすると、検知素子の検出感度を上げることができ、好ましい。

　着色膜２４１は、液晶素子２０７ａと重なる部分を有する。遮光膜２４３は、トランジスタ２０１ａ、２０３ａのうち、少なくとも一方と重なる部分を有する。

　絶縁膜２４５は、着色膜２４１や遮光膜２４３等に含まれる不純物が液晶２４９に拡散することを防ぐオーバーコートとしての機能を有することが好ましい。絶縁膜２４５は、不要であれば設けなくてもよい。

　なお、基板２１１及び基板２６１の液晶２４９と接する表面には、配向膜が設けられていてもよい。配向膜は、液晶２４９の配向を制御することができる。例えば、図１８（Ｂ）において、導電膜２５２を覆う配向膜を形成してもよい。また、図１８（Ｂ）において、絶縁膜２４５と液晶２４９の間に、配向膜を有していてもよい。また、絶縁膜２４５が、配向膜としての機能と、オーバーコートとしての機能の双方を有していてもよい。

　また、液晶表示装置３００は、スペーサ２４７を有する。スペーサ２４７は、基板２１１と基板２６１との距離が一定以上近づくことを防ぐ機能を有する。

　図１８（Ｂ）では、スペーサ２４７は、絶縁膜２５３上及び導電膜２５２上に設けられている例を示すが、本発明の一態様はこれに限られない。スペーサ２４７は、基板２１１側に設けられていてもよいし、基板２６１側に設けられていてもよい。例えば、絶縁膜２４５上にスペーサ２４７を形成してもよい。また、図１８（Ｂ）では、スペーサ２４７が、絶縁膜２５３及び絶縁膜２４５と接する例を示すが、基板２１１側又は基板２６１側のいずれかに設けられた構造物と接していなくてもよい。

　スペーサ２４７として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。

　基板２１１及び基板２６１は、接着層２６５によって貼り合わされている。基板２１１、基板２６１、及び接着層２６５に囲まれた領域に、液晶２４９が封止されている。

　なお、液晶表示装置３００を、透過型の液晶表示装置として機能させる場合、偏光板を、表示部を挟むように２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して入射される。このとき、導電膜２５１と導電膜２５２の間に与える電圧によって液晶２４９の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して射出される光の強度を制御することができる。また、入射光は着色膜２４１によって特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、又は緑色を呈する光となる。

　また、偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、液晶表示装置の表示の視野角依存を低減することができる。

　なお、ここでは液晶素子２０７ａとしてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

　また、液晶表示装置３００にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。

　なお、液晶素子は、液晶の光学変調作用によって光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

　また、液晶材料としては、ポジ型の液晶又はネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

　また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶２４９に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

　ここで、基板２６１よりも上部に、指又はスタイラスなどの被検知体が直接触れる基板を設けてもよい。またこのとき、基板２６１と当該基板との間に偏光板又は円偏光板を設けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、又は化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。

　また、図１９（Ａ）に、隣り合う２つの画素の断面図を示す。図１９（Ａ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。

　図１９（Ａ）では、左の副画素が有する導電膜２５２と、右の副画素が有する導電膜２５２との間に形成される容量を利用して、被検知体の近接又は接触等を検知することができる。すなわち本発明の一態様の液晶表示装置において、導電膜２５２は、液晶素子の共通電極と、検知素子の電極と、の両方を兼ねる。

　このように、本発明の一態様の液晶表示装置では、液晶素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ作製コストを低減できる。また、液晶表示装置の薄型化、軽量化を図ることができる。

　また、検知素子の電極と信号線との間の容量が大きすぎると、検知素子の電極の時定数が大きくなる場合がある。そのため、トランジスタと検知素子の電極との間に、平坦化機能を有する絶縁膜を設け、検知素子の電極と信号線との間の容量を削減することが好ましい。例えば、図１９（Ａ）では、平坦化機能を有する絶縁膜として絶縁膜２１９を有する。絶縁膜２１９を設けることで、導電膜２５２と信号線との容量を小さくすることができる。これにより、検知素子の電極の時定数を小さくすることができる。前述の通り、検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。

　例えば、検知素子の電極の時定数は、０秒より大きく１×１０^−４秒以下、好ましくは０秒より大きく５×１０^−５秒以下、より好ましくは０秒より大きく５×１０^−６秒以下、より好ましくは０秒より大きく５×１０^−７秒以下、より好ましくは０秒より大きく２×１０^−７秒以下であるとよい。特に、時定数を１×１０^−６秒以下とすることで、ノイズの影響を抑制しつつ高い検出感度を実現することができる。

［液晶表示装置の断面構成例２］
　図１９（Ｂ）に、図１９（Ａ）とは異なる、隣り合う２つの画素の断面図を示す。図１９（Ｂ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。

　図１９（Ｂ）に示す構成例２は、絶縁膜２５３上には、導電膜２５５が設けられている点で図１８（Ｂ）及び図１９（Ａ）に示す構成例１と異なる。

　導電膜２５２は、補助配線として機能する導電膜２５５と電気的に接続されている。導電膜２５５を設けることで、検知素子の電極の抵抗を低減させることができる。検知素子の電極の抵抗の抵抗が低下することで、検知素子の電極の時定数を小さくすることができる。検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。

　導電膜２５５は、導電膜２５２よりも抵抗値の低い膜とすればよい。導電膜２５５は、例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、銀、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層で又は積層して形成することができる。

［液晶表示装置の断面構成例３］
　図２０に、図１８（Ｂ）とは異なる、図１８（Ａ）における一点鎖線Ａ−Ｂ間及び一点鎖線Ｃ−Ｄ間の断面図を示す。

　図２０に示す構成例３は、着色膜２４１の形成位置が、図１８（Ｂ）に示す構成例１と異なる。なお、構成例３において、構成例１と同様の部分に関しては、上記を参照することができる。

　着色膜２４１は対向基板（基板２６１）側に形成される構成に限られない。図２０に示すように、トランジスタ等が形成される基板２１１上に形成されてもよい。これにより、液晶表示装置の表示の高精細化に伴う、基板２１１と基板２６１のアライメント精度の低下による、歩留まりの低下及び表示品位の低下を抑制することができる。

［液晶表示装置の断面構成例４］
　図２１に、上記各構成例とは異なる液晶表示装置の断面図を示す。本発明の一態様の液晶表示装置は、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成（フルインセル型）のタッチパネルに限られない。図２１に示す液晶表示装置のように、対向基板側に検知素子を構成する電極が設けられていてもよい。

　図２１では、基板２６１の、着色膜２４１等が形成されている面と対向する面上に、導電膜２５４が形成されている例を示す。導電膜２５４には、接続体２５７を介してＦＰＣ２５９が電気的に接続されている。図２１に示す液晶表示装置３００では、導電膜２５２と、導電膜２５４との間に形成される容量を利用して、被検知体の近接又は接触等を検知することができる。すなわち本発明の一態様の液晶表示装置において、導電膜２５２は、液晶素子の共通電極と、検知素子の一方の電極と、の両方を兼ねる。このように、液晶素子の共通電極は、検視素子の一方の電極を兼ねていてもよいし、検知素子の一対の電極を兼ねていてもよい。

　また、図２１では、導電膜２５２上に導電膜２５５を有する例を示す。液晶素子の電極と、該電極の補助配線として機能することができる導電膜は、どちらが上であっても構わない。

　次に、本実施の形態の液晶表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。なお、既に説明した構成要素については説明を省略する場合がある。また、後の実施の形態で示す液晶表示装置及びその構成要素にも、以下の材料を適宜用いることができる。

≪基板≫
　液晶表示装置３００が有する基板の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板２１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、容量素子等を形成してもよい。

　厚さの薄い基板を用いることで、液晶表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する液晶表示装置を実現できる。

　これらの他にも、基板２１１、２６１として、様々な基板を用いて、トランジスタを形成することができる。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

　なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

≪トランジスタ≫
　本発明の一態様の液晶表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。

　トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

　また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。

　特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

　例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｈｆ又はＮｄ等の金属）で表記される酸化物を含む。

　特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、又は半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。

　このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いる液晶表示装置などに、このような酸化物半導体を好適に用いることができる。

　また半導体層としてこのような酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。

　また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。

　またポリシリコン膜を用いたトランジスタは、電界効果移動度が高いことから、いろいろな機能回路、例えばシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路を形成することが可能である。

≪酸化物半導体膜≫
　酸化物半導体膜２２３は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎ又はＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

　スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

　酸化物半導体膜２２３を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

　なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

　なお、酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物である場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。

　酸化物半導体膜２２３は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

　酸化物半導体膜２２３の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

　酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、又はＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が挙げられる。なお、成膜される酸化物半導体膜２２３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

　酸化物半導体膜２２３としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜２２３は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下の酸化物半導体膜を用いる。

　なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜２２３のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

　酸化物半導体膜２２３において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜２２３において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜２２３におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

　また、酸化物半導体膜２２３において、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜２２３のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。

　また、酸化物半導体膜２２３に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

　また、酸化物半導体膜２２３は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

　酸化物半導体膜２２３は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

　なお、酸化物半導体膜２２３が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

　または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細に画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

≪酸化物半導体の抵抗率の制御方法≫
　酸化物半導体は、膜中の酸素欠損又は／及び膜中の水素、水等の不純物濃度によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体膜へ酸素欠損又は／及び不純物濃度が増加する処理、又は酸素欠損又は／及び不純物濃度が低減する処理を選択することによって、酸化物導電膜の有する抵抗率を制御することができる。

　なお、このように、酸化物半導体膜を用いて形成された酸化物導電膜は、キャリア密度が高く低抵抗な酸化物半導体膜、導電性を有する酸化物半導体膜、又は導電性の高い酸化物半導体膜ということもできる。

　具体的には、ゲートとして機能する酸化物導電膜２２７となる酸化物半導体膜にプラズマ処理を行い、酸化物半導体膜中の酸素欠損を増加させる、又は／及び酸化物半導体膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜２１７を接して形成し、該水素を含む絶縁膜２１７から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、低抵抗な酸化物半導体膜とすることができる。

　一方、酸化物半導体膜２２３上には、酸化物半導体膜２２３が上記プラズマ処理に曝されないように、絶縁膜２１５を設ける。また、絶縁膜２１５を設けることによって、酸化物半導体膜２２３が水素を含む絶縁膜２１７と接しない構成とする。絶縁膜２１５として、酸素を放出することが可能な絶縁膜を用いることで、酸化物半導体膜２２３に酸素を供給することができる。酸素が供給された酸化物半導体膜２２３は、膜中又は界面の酸素欠損が低減され高抵抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁膜として、例えば、酸化シリコン膜、又は酸化窒化シリコン膜を用いることができる。

　また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、又は窒素を酸化物半導体膜に注入してもよい。

　また、酸化物導電膜２２７に行うプラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、リン、ボロン、水素、及び窒素の中から選ばれた一種を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、又は窒素雰囲気下でのプラズマ処理などが挙げられる。

　上記プラズマ処理によって、酸化物導電膜２２７は、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損は、キャリアを発生する要因になり得る場合がある。また、酸化物導電膜２２７の近傍、より具体的には、酸化物導電膜２２７の下側又は上側に接する絶縁膜から水素が供給され、上記酸素欠損に水素が入ると、キャリアである電子を生成する場合がある。したがって、プラズマ処理によって酸素欠損が増加された酸化物導電膜２２７は、酸化物半導体膜２２３よりもキャリア密度が高い。

　一方、酸素欠損が低減され、水素濃度が低減された酸化物半導体膜２２３は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。または、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体膜２２３は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

　また、高純度真性又は実質的に高純度真性である酸化物半導体膜２２３は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。したがって、酸化物半導体膜２２３にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

　絶縁膜２１７として、例えば、水素を含む絶縁膜、換言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、酸化物導電膜２２７に水素を供給することができる。水素を放出することが可能な絶縁膜は、膜中の含有水素濃度が１×１０^２２ａｔｏｍｓ／ｃｍ^３以上であると好ましい。このような絶縁膜を酸化物導電膜２２７に接して形成することで、酸化物導電膜２２７に効果的に水素を含有させることができる。このように、上述したプラズマ処理と合わせて、酸化物半導体膜（又は酸化物導電膜）に接する絶縁膜の構成を変えることによって、酸化物半導体膜（又は酸化物導電膜）の抵抗を任意に調整することができる。

　酸化物導電膜２２７に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている酸化物導電膜２２７は、酸化物半導体膜２２３よりもキャリア密度が高い。

　トランジスタのチャネル領域が形成される酸化物半導体膜２２３は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜２２３において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

　一方、ゲートとして機能する酸化物導電膜２２７は、酸化物半導体膜２２３よりも水素濃度又は／及び酸素欠損量が多く、低抵抗化されている。

　酸化物半導体膜２２３及び酸化物導電膜２２７は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜２２３及び酸化物導電膜２２７は、透光性を有する。

　なお、酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

　酸化物半導体膜２２３は、エネルギーギャップが２ｅＶ以上、又は２．５ｅＶ以上、又は３ｅＶ以上である。

　酸化物半導体膜２２３の厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上６０ｎｍ以下とすることができる。

　酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜２２３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

　なお、酸化物導電膜２２７に用いることができる材料、及び酸化物導電膜２２７の形成方法は、導電膜２５１及び導電膜２５２にもそれぞれ適用することができる。

≪絶縁膜≫
　液晶表示装置が有する各絶縁膜、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、有機絶縁材料又は無機絶縁材料を用いることができる。樹脂としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等が挙げられる。無機絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。

≪導電膜≫
　トランジスタのゲート、ソース、ドレインのほか、液晶表示装置が有する各種配線及び電極等の導電膜には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金を単層構造又は積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。例えば、ソース電極２２５ａ及びドレイン電極２２５ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、二層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。

　なお、上述の酸化物半導体の抵抗率の制御方法を用いて、導電膜を形成してもよい。

≪接着層≫
　接着層２６５としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ポリウレタン、エポキシ樹脂、またはシロキサン結合を有する樹脂などを用いることができる。

≪接続体≫
　接続体としては、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）などを用いることができる。

≪着色膜≫
　着色膜は特定の波長帯域の光を透過する有色層である。着色膜に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。

≪遮光膜≫
　遮光膜は、隣接する着色膜の間に設けられている。遮光膜としては、例えば、金属材料、顔料又は染料を含む樹脂材料を用いてブラックマトリクスを形成すればよい。なお、遮光膜は、駆動回路部など、表示部以外の領域にも設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。

［タッチパネルモジュール］
　次に、本発明の一態様の液晶表示装置と、ＩＣと、を有するタッチパネルモジュールについて、図２２及び図２３を用いて説明する。

　図２２に、タッチパネルモジュール６５００のブロック図を示す。タッチパネルモジュール６５００は、タッチパネル６５１０と、ＩＣ６５２０を有する。タッチパネル６５１０には、本発明の一態様の液晶表示装置を適用することができる。

　タッチパネル６５１０は、表示部６５１１と、入力部６５１２と、ゲート線駆動回路６５１３を有する。表示部６５１１は、複数の画素、複数のデータ線、及び複数のゲート線を有し、画像を表示する機能を有する。入力部６５１２は、被検知体のタッチパネル６５１０への接触又は近接を検知する複数の検知素子を有し、タッチセンサとしての機能を有する。ゲート線駆動回路６５１３は、表示部６５１１が有するゲート線に、走査信号を出力する機能を有する。

　ここでは説明を容易にするため、タッチパネル６５１０の構成として、表示部６５１１と入力部６５１２を分けて明示しているが、画像を表示する機能と、タッチセンサとしての機能の両方の機能を有する、いわゆるインセル型のタッチパネルとすることが好ましい。本発明の一態様の液晶表示装置は、インセル型のタッチパネルであるため、好適である。

　表示部６５１１は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、表示部６５１１に設けられる画素の画素密度（精細度）が、３００ｐｐｉ以上、好ましくは５００ｐｐｉ以上、より好ましくは８００ｐｐｉ以上、より好ましくは１０００ｐｐｉ以上、より好ましくは１２００ｐｐｉ以上であることが好ましい。このように高い解像度で且つ高い精細度を有する表示部６５１１により、携帯型や家庭用途などのパーソナルユースにおいては、より臨場感や奥行き感などを高めることが可能となる。

　ＩＣ６５２０は、回路ユニット６５０１、データ線駆動回路６５０２、センサ駆動回路６５０３、及び検出回路６５０４を有する。回路ユニット６５０１は、タイミングコントローラ６５０５と、画像処理回路６５０６等を有する。

　データ線駆動回路６５０２は、表示部６５１１が有するデータ線に、アナログ信号である映像信号（ビデオ信号ともいう）を出力する機能を有する。例えばデータ線駆動回路６５０２として、シフトレジスト回路とバッファ回路を組み合わせた構成を有することができる。また、タッチパネル６５１０は、データ線に接続するデマルチプレクサ回路を有していてもよい。

　センサ駆動回路６５０３は、入力部６５１２が有する検知素子を駆動する信号を出力する機能を有する。センサ駆動回路６５０３としては、例えばシフトレジスタ回路とバッファ回路を組み合わせた構成を用いることができる。

　検出回路６５０４は、入力部６５１２が有する検知素子からの出力信号を回路ユニット６５０１に出力する機能を有する。例えば検出回路６５０４として、増幅回路と、アナログデジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｏｒ）を有する構成を用いることができる。このとき検出回路６５０４は、入力部６５１２から出力されるアナログ信号を、デジタル信号に変換して回路ユニット６５０１に出力される。

　回路ユニット６５０１が有する画像処理回路６５０６は、タッチパネル６５１０の表示部６５１１を駆動する信号を生成して出力する機能と、入力部６５１２を駆動する信号を生成して出力する機能と、入力部６５１２から出力された信号を解析して、ＣＰＵ６５４０に出力する機能と、を有する。

　より具体的な例としては、画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、映像信号を生成する機能を有する。また画像処理回路６５０６は、表示部６５１１の仕様に合わせて映像信号に信号処理を施し、アナログ映像信号に変換し、データ線駆動回路６５０２に供給する機能を有する。また画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、センサ駆動回路６５０３に出力する駆動信号を生成する機能を有する。また、画像処理回路６５０６は、検出回路６５０４から入力された信号を解析し、位置情報としてＣＰＵ６５４０に出力する機能を有する。

　またタイミングコントローラ６５０５は、画像処理回路６５０６が処理を施した映像信号等に含まれる同期信号を基に、ゲート線駆動回路６５１３及びセンサ駆動回路６５０３に出力する信号（クロック信号、スタートパルス信号などの信号）を生成し、出力する機能を有する。またタイミングコントローラ６５０５は、検出回路６５０４が信号を出力するタイミングを規定する信号を生成し、出力する機能を有していてもよい。ここで、タイミングコントローラ６５０５は、ゲート線駆動回路６５１３に出力する信号と、センサ駆動回路６５０３に出力する信号とに、それぞれ同期させた信号を出力することが好ましい。特に、表示部６５１１の画素のデータを書き換える期間と、入力部６５１２でセンシングする期間を、それぞれ分けることが好ましい。例えば、１フレーム期間を、画素のデータを書き換える期間と、センシングする期間とに分けてタッチパネル６５１０を駆動することができる。また、例えば１フレーム期間中に２以上のセンシングの期間を設けることで、検出感度及び検出精度を高めることができる。

　画像処理回路６５０６としては、例えばプロセッサを有する構成とすることができる、例えばＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等の他のマイクロプロセッサを用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ａｎａｌｏｇ　Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）によって実現した構成としてもよい。プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。

　なお、タッチパネル６５１０が有する表示部６５１１、ゲート線駆動回路６５１３や、ＩＣ６５２０が有する回路ユニット６５０１、データ線駆動回路６５０２、センサ駆動回路６５０３、検出回路６５０４、又は外部に設けられるＣＰＵ６５４０等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。例えばこの特性を画像処理回路６５０６のレジスタやキャッシュメモリに用いることで、必要なときだけ画像処理回路６５０６を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となり、タッチパネルモジュール６５００、及びこれが実装される電子機器の低消費電力化を図ることができる。

　なお、ここでは回路ユニット６５０１がタイミングコントローラ６５０５と画像処理回路６５０６を有する構成としたが、画像処理回路６５０６自体、又は画像処理回路６５０６の一部の機能を有する回路を、外部に設けてもよい。または、画像処理回路６５０６の機能、又は一部の機能をＣＰＵ６５４０が担ってもよい。例えば回路ユニット６５０１がデータ線駆動回路６５０２、センサ駆動回路６５０３、検出回路６５０４、及びタイミングコントローラ６５０５を有する構成とすることもできる。

　なお、ここではＩＣ６５２０が回路ユニット６５０１を含む例を示したが、回路ユニット６５０１はＩＣ６５２０に含まれない構成とすることもできる。この時、ＩＣ６５２０はデータ線駆動回路６５０２、センサ駆動回路６５０３、及び検出回路６５０４を有する構成とすることができる。例えばタッチパネルモジュール６５００にＩＣを複数実装する場合には、回路ユニット６５０１を別途設け、回路ユニット６５０１を有さないＩＣ６５２０を複数配置することもできるし、ＩＣ６５２０と、データ線駆動回路６５０２のみを有するＩＣを組み合わせて配置することもできる。

　このように、タッチパネル６５１０の表示部６５１１を駆動する機能と、入力部６５１２を駆動する機能と、を１つのＩＣに組み込んだ構成とすることで、タッチパネルモジュール６５００に実装するＩＣの数を減らすことができるため、コストを低減することができる。

　図２３（Ａ）、（Ｂ）、（Ｃ）は、ＩＣ６５２０を実装したタッチパネルモジュール６５００の概略図である。

　図２３（Ａ）では、タッチパネルモジュール６５００は、基板６５３１、対向基板６５３２、複数のＦＰＣ６５３３、ＩＣ６５２０、ＩＣ６５３０等を有する。また基板６５３１と対向基板６５３２との間に表示部６５１１、入力部６５１２、及びゲート線駆動回路６５１３を有している。ＩＣ６５２０及びＩＣ６５３０は、ＣＯＧ方式などの実装方式により基板６５３１に実装されている。

　ＩＣ６５３０は、上述したＩＣ６５２０において、データ線駆動回路６５０２のみ、又はデータ線駆動回路６５０２及び回路ユニット６５０１を有するＩＣである。ＩＣ６５２０やＩＣ６５３０には、ＦＰＣ６５３３を介して外部から信号が供給される。またＦＰＣ６５３３を介してＩＣ６５２０やＩＣ６５３０から外部に信号を出力することができる。

　図２３（Ａ）では表示部６５１１を挟むようにゲート線駆動回路６５１３を２つ設ける構成の例を示している。またＩＣ６５２０に加えてＩＣ６５３０を有する構成を示している。このような構成は、表示部６５１１として極めて高解像度の場合に、好適に用いることができる。

　図２３（Ｂ）は、１つのＩＣ６５２０と１つのＦＰＣ６５３３を実装した例を示している。このように、機能を１つのＩＣ６５２０に集約させることで、部品点数を減らすことができるため好ましい。また図２３（Ｂ）では、ゲート線駆動回路６５１３を表示部６５１１の２つの短辺のうち、ＦＰＣ６５３３に近い側の辺に沿って配置した例を示している。

　図２３（Ｃ）は、画像処理回路６５０６等が実装されたＰＣＢ（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ）６５３４を有する構成の例を示している。基板６５３１上のＩＣ６５２０及びＩＣ６５３０と、ＰＣＢ６５３４とは、ＦＰＣ６５３３によって電気的に接続されている。ここで、ＩＣ６５２０には、上述の画像処理回路６５０６を有さない構成を適用することができる。

　なお図２３の各図において、ＩＣ６５２０やＩＣ６５３０は、基板６５３１でなはくＦＰＣ６５３３に実装されていてもよい。例えばＩＣ６５２０やＩＣ６５３０をＣＯＦ方式やＴＡＢ方式などの実装方式によりＦＰＣ６５３３に実装すればよい。

　図２３（Ａ）、（Ｂ）に示すように、表示部６５１１の短辺側にＦＰＣ６５３３やＩＣ６５２０（及びＩＣ６５３０）等を配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、又はタブレット端末などの電子機器に好適に用いることができる。また、図２３（Ｃ）に示すようなＰＣＢ６５３４を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、又はノート型のパーソナルコンピュータなどに好適に用いることができる。

（実施の形態３）
　本実施の形態では、本発明の一態様の液晶表示装置の作製方法について図２４乃至図２８を用いて説明する。本実施の形態では、トランジスタの作製方法を主に説明する。なお、各層の材料については、実施の形態２の記載を参照することができる。

　まず、基板２１１上にゲート電極２２１を形成する。その後、基板２１１及びゲート電極２２１上に絶縁膜１０６、１０７を含む絶縁膜２１３を形成する（図２４（Ａ））。

　本実施の形態では、基板２１１としてガラス基板を用い、ゲート電極２２１としてタングステン膜を用い、絶縁膜１０６として、水素を放出することが可能な窒化シリコン膜を用い、絶縁膜１０７として、酸素を放出することが可能な酸化シリコン膜を用いる。

　絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜１０７、絶縁膜２１５、絶縁膜２１７、及び酸化物半導体膜２２３の少なくともいずれか一層に過剰の酸素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。

　なお、トランジスタのチャネル領域として機能する酸化物半導体膜２２３と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

　また、絶縁膜１０６及び絶縁膜１０７の一方又は双方に、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜１０６及び絶縁膜１０７の一方又は双方の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。

　なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きい。トランジスタのゲート絶縁膜として機能する絶縁膜２１３として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。

　ゲート電極２２１は、基板２１１上に導電膜を成膜後、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。

　次に、絶縁膜２１３上のゲート電極２２１と重畳する位置に酸化物半導体膜２２３を形成する（図２４（Ｂ））。

　本実施の形態では、酸化物半導体膜２２３として、Ｉｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを使用。）を用いる。

　また、酸化物半導体膜２２３は、絶縁膜２１３上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。

　酸化物半導体膜２２３を形成後、熱処理を行うと好ましい。該熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、より好ましくは３５０℃以上４５０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、酸化物半導体膜２２３から脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの熱処理によって、絶縁膜１０６、１０７、及び酸化物半導体膜２２３の少なくとも１つから水素や水などの不純物を除去することができる。なお、該熱処理は、酸化物半導体膜２２３を島状に加工する前に行ってもよい。

　なお、酸化物半導体膜２２３をチャネル領域とするトランジスタに安定した電気特性を付与するためには、酸化物半導体膜２２３中の不純物を低減し、酸化物半導体膜２２３を真性又は実質的に真性にすることが有効である。

　次に、絶縁膜２１３及び酸化物半導体膜２２３上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、絶縁膜２１３及び酸化物半導体膜２２３上にソース電極２２５ａ及びドレイン電極２２５ｂを形成する（図２４（Ｃ））。

　本実施の形態では、ソース電極２２５ａ及びドレイン電極２２５ｂとしては、タングステン膜と、アルミニウム膜と、チタン膜との３層の積層構造を用いる。

　また、ソース電極２２５ａ及びドレイン電極２２５ｂの形成後に、酸化物半導体膜２２３の表面を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜２２３の表面に付着した不純物（例えば、ソース電極２２５ａ及びドレイン電極２２５ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。

　また、ソース電極２２５ａ及びドレイン電極２２５ｂを形成する工程及び上記洗浄工程のいずれか一方又は双方において、酸化物半導体膜２２３のソース電極２２５ａ及びドレイン電極２２５ｂから露出した領域が、薄くなる場合がある。

　次に、絶縁膜２１３、酸化物半導体膜２２３、ソース電極２２５ａ、及びドレイン電極２２５ｂ上に絶縁膜１１４、１１６を含む絶縁膜２１５を形成する。そして、絶縁膜２１５の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口１４１を形成する（図２４（Ｄ））。

　なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜２２３に移動させることが可能となり、酸化物半導体膜２２３の酸素欠損量を低減することが可能となる。

　また、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜２２３の保護膜となる。したがって、酸化物半導体膜２２３へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。

　本実施の形態では、絶縁膜１１４、１１６として、酸素を放出することが可能な酸化窒化シリコン膜を用いる。

　トランジスタのチャネル領域として機能する酸化物半導体膜２２３と接する絶縁膜１１４は、酸化物絶縁膜であることが好ましく、酸素を放出することが可能な絶縁膜を用いる。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する絶縁膜である。なお、絶縁膜１１４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１１４を形成すればよい。または、成膜後の絶縁膜１１４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

　絶縁膜１１４として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタのチャネル領域として機能する酸化物半導体膜２２３に酸素を移動させ、酸化物半導体膜２２３の酸素欠損量を低減することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が、１．０×１０^１８分子／ｃｍ^３以上である絶縁膜を用いることで、酸化物半導体膜２２３に含まれる酸素欠損量を低減することができる。

　また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためである。また、絶縁膜１１４と酸化物半導体膜２２３との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜２２３の欠陥に由来するｇ値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、さらには検出下限以下であることが好ましい。

　なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動する場合がある。または、外部から絶縁膜１１４に入った酸素の一部が、絶縁膜１１４にとどまる場合もある。また、外部から絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜２２３に移動させることができる。

　また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅ_Ｖ＿ＯＳ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅ_Ｃ＿ＯＳ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、又は窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。

　なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０^１８分子／ｃｍ^３以上５×１０^１９分子／ｃｍ^３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。

　窒素酸化物（ＮＯ_ｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ_２又はＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜２２３のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化物半導体膜２２３の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜２２３界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。

　また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び酸化物半導体膜２２３の界面において、電子がトラップされにくい。

　絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。

　なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満又は３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満であり、代表的には１×１０^１７ｓｐｉｎｓ／ｃｍ^３以上１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満である。

　なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯ_ｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。

　また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０^２０ａｔｏｍｓ／ｃｍ^３以下である。

　基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。

　絶縁膜１１４に接するように形成される絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲が好ましい。

　また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、更には１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜２２３から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。

　絶縁膜１１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１１６の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。

　また、絶縁膜１１４及び絶縁膜１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、又は３層以上の積層構造としてもよい。

　また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。または、第１の加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜２２３に移動させ、酸化物半導体膜２２３に含まれる酸素欠損量を低減することができる。

　第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）等を用いることができる。

　開口１４１としては、ドレイン電極２２５ｂが露出するように形成する。開口１４１の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４１の形成方法としては、これに限定されず、ウエットエッチング法、又はドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４１を形成するためのエッチング工程によって、ドレイン電極２２５ｂの膜厚が減少する場合がある。

　次に、開口１４１を覆うように、絶縁膜１１６上に、後に酸化物導電膜２２７となる酸化物半導体膜を形成する（図２５（Ａ）、（Ｂ））。

　なお、図２５（Ａ）は、絶縁膜１１６上に酸化物半導体膜を形成する際の、成膜装置内部の断面模式図である。図２５（Ａ）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形成されたプラズマ１９４とが、模式的に表されている。

　まず、酸化物半導体膜を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、酸化物半導体膜の被形成面となる絶縁膜１１６中に、酸素が添加される。また、酸化物半導体膜を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。例えば、アルゴンガスと、酸素ガスと、を用い、アルゴンガスの流量よりも酸素ガスの流量を多くするのが好ましい。酸素ガスの流量を多くすることで、好適に絶縁膜１１６に酸素を添加することができる。一例としては、酸化物半導体膜の形成条件としては、成膜ガス全体に占める酸素ガスの割合を、５０％以上１００％以下、好ましくは、８０％以上１００％以下とすればよい。

　なお、図２５（Ａ）において、絶縁膜１１６に添加される酸素又は過剰酸素を模式的に破線の矢印で表している。

　また、酸化物半導体膜を成膜する際の基板温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜を加熱して成膜することで、酸化物半導体膜の結晶性を高めることができる。一方で、基板２１１として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導体膜を成膜する際の基板温度を１５０℃以上３４０℃未満とした場合、基板２１１が変形する（歪む又は反る）場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜の成膜する際の基板温度を１００℃以上１５０℃未満とすることで、ガラス基板の変形を抑制することができる。

　本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する。

　次に、該酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜２２７ａを形成する（図２５（Ｃ））。

　酸化物半導体膜２２７ａは、絶縁膜１１６上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。

　次に、絶縁膜１１６及び酸化物半導体膜２２７ａ上に絶縁膜２１７を形成する（図２６（Ａ））。

　絶縁膜２１７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。絶縁膜２１７を設けることで、酸化物半導体膜２２３からの酸素の外部への拡散と、絶縁膜２１５に含まれる酸素の外部への拡散と、外部から酸化物半導体膜２２３への水素、水、アルカリ金属、アルカリ土類金属等の入り込みを防ぐことができる。

　絶縁膜２１７は、水素及び窒素のいずれか一方又は双方を有することが好ましい。絶縁膜２１７としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜２１７としては、例えば、スパッタリング法又はＰＥＣＶＤ法を用いて形成することができる。例えば、絶縁膜２１７をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜２１７を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜２１７を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１１６中の酸素又は過剰酸素を、酸化物半導体膜２２３に移動させることが可能となる。

　なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

　また、絶縁膜２１７の形成後に、先に記載の第１の加熱処理と同等の加熱処理（以下、第２の加熱処理とする）を行ってもよい。このように、酸化物導電膜２２７となる酸化物半導体膜の成膜の際に絶縁膜１１６に酸素を添加した後に、４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下の温度で、加熱処理を行うことで、絶縁膜１１６中の酸素又は過剰酸素を酸化物半導体膜２２３中に移動させ、酸化物半導体膜２２３中の酸素欠損を補填することができる。

　ここで、酸化物半導体膜２２３中に移動する酸素について、図２７を用いて説明を行う。図２７は、絶縁膜２１７成膜時の基板温度（代表的には３７５℃未満）、又は絶縁膜２１７の形成後の第２の加熱処理（代表的には３７５℃未満）によって、酸化物半導体膜２２３中に移動する酸素を表すモデル図である。図２７中において、酸化物半導体膜２２３中に移動する酸素（酸素ラジカル、酸素原子、又は酸素分子）を破線の矢印で表している。なお、図２７は絶縁膜２１７成膜後の、トランジスタ近傍の断面図である。

　図２７に示す酸化物半導体膜２２３は、酸化物半導体膜２２３に接する膜（ここでは、絶縁膜１０７及び絶縁膜１１４）から酸素が移動することで、酸素欠損が補填される。特に、本発明の一態様の液晶表示装置において、酸化物半導体膜２２３となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜１０７中に酸素を添加する場合、絶縁膜１０７は過剰酸素領域を有する。また、酸化物導電膜２２７となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜１１６中に酸素を添加するため、絶縁膜１１６は過剰酸素領域を有する。よって、該過剰酸素領域を有する絶縁膜に挟まれた酸化物半導体膜２２３は、酸素欠損が好適に補填される。

　また、絶縁膜１０７の下方には、絶縁膜１０６が設けられており、絶縁膜１１４、１１６の上方には、絶縁膜２１７が設けられている。絶縁膜１０６、２１７を酸素透過性が低い材料、例えば、窒化シリコン等により形成することで、絶縁膜１０７、１１４、１１６中に含まれる酸素を酸化物半導体膜２２３側に閉じ込めることができるため、好適に酸化物半導体膜２２３に酸素を移動させることが可能となる。

　また、絶縁膜２１７は、酸化物導電膜２２７の抵抗率を低下させる機能を有することが好ましい。

　水素及び窒素のいずれか一方又は双方を有する絶縁膜２１７を形成することで、絶縁膜２１７に接する酸化物半導体膜２２７ａは、水素及び窒素のいずれか一方又は双方が添加される。これにより、酸化物半導体膜２２７ａは、キャリア密度が高くなり、酸化物導電膜として機能することができる。

　なお、酸化物半導体膜２２７ａの抵抗率の低下に伴い、図２６（Ａ）以降は、酸化物導電膜２２７として図示している。

　酸化物導電膜２２７の抵抗率は、少なくとも酸化物半導体膜２２３よりも低く、好ましくは、１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、さらに好ましくは、１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満であるとよい。

　次に、絶縁膜２１７上に絶縁膜２１９を形成し、絶縁膜２１７、２１９の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口１４２を形成する（図２６（Ｂ））。

　本実施の形態では、絶縁膜２１９としてアクリル樹脂を用いる。

　開口１４２としては、ドレイン電極２２５ｂが露出するように形成する。開口１４２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４２の形成方法としては、これに限定されず、ウエットエッチング法、又はドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４２を形成するためのエッチング工程によって、ドレイン電極２２５ｂの膜厚が減少する場合がある。

　なお、前述の開口１４１を形成する工程を行わずに、開口１４２の形成する工程において絶縁膜１１４、１１６、２１７、２１９に開口を連続して形成してもよい。このような工程とすることで、本発明の一態様の液晶表示装置の作製工程を減らすことが可能となるため、製造コストを抑制することができる。

　次に、開口１４２を覆うように、絶縁膜２１９上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、導電膜２５１を形成する。さらに、導電膜２５１上に絶縁膜２５３を形成する。次に、絶縁膜２５３上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、導電膜２５５を形成する。そして、絶縁膜２５３及び導電膜２５５上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、導電膜２５２を形成する（図２６（Ｃ））。

　本実施の形態では、導電膜２５１及び導電膜２５２としてＩＴＯ膜を用い、絶縁膜２５３として窒化シリコン膜を用い、導電膜２５５として銀とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す）膜を用いる。

　導電膜２５２と導電膜２５５との形成順序は問わないが、導電膜２５５を、導電膜２５２よりも先に形成することが好ましい。導電膜２５５のエッチングにより、導電膜２５２がダメージを受けること等を抑制することができる。

　なお、酸化物導電膜２２７と同様の方法で、酸化物半導体膜を用いて導電膜２５１を形成してもよい。このとき、導電膜２５１上に形成する絶縁膜２５３としては、絶縁膜２１７に用いることができる材料を適用することができる。また、酸化物半導体膜を形成し、該酸化物半導体膜の抵抗率を低下させる処理を施すことで、導電膜２５２を形成してもよい。

　以上の工程によって、図１８（Ｂ）に示すトランジスタ２０３ａと、液晶素子の一対の電極と、を作製することができる。

　なお、図２６（Ｃ）には絶縁膜２１９を設ける構成を示したが、絶縁膜２１９を設けない構成としてもよい（図２８）。

（実施の形態４）
　本実施の形態では、本発明の一態様の液晶表示装置に用いることができるトランジスタについて図２９乃至図３２を用いて説明する。なお、各層の材料については、実施の形態２の記載を参照することができる。

＜トランジスタの構成例１＞
　図２９（Ａ）は、トランジスタ２７０の上面図であり、図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ａ１−Ａ２間の断面図であり、図２９（Ｃ）は、一点鎖線Ｂ１−Ｂ２間の断面図である。なお、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ｂ１−Ｂ２方向をチャネル幅方向と呼称する場合がある。

　トランジスタ２７０は、基板５０２上の第１のゲート電極として機能する導電膜５０４と、基板５０２及び導電膜５０４上の絶縁膜５０６と、絶縁膜５０６上の絶縁膜５０７と、絶縁膜５０７上の酸化物半導体膜５０８と、酸化物半導体膜５０８に電気的に接続されるソース電極として機能する導電膜５１２ａと、酸化物半導体膜５０８に電気的に接続されるドレイン電極として機能する導電膜５１２ｂと、酸化物半導体膜５０８、導電膜５１２ａ及び導電膜５１２ｂ上の絶縁膜５１４、５１６と、絶縁膜５１６上の酸化物導電膜５１１ｂと、を有する。また、酸化物導電膜５１１ｂ上に絶縁膜５１８が設けられる。

　トランジスタ２７０において、絶縁膜５１４及び絶縁膜５１６は、トランジスタ２７０の第２のゲート絶縁膜としての機能を有する。また、酸化物半導体膜５１１ａは、絶縁膜５１４及び絶縁膜５１６に設けられる開口部５５２ｃを介して、導電膜５１２ｂと接続される。酸化物半導体膜５１１ａは、例えば、表示素子の画素電極としての機能を有する。また、トランジスタ２７０において、酸化物導電膜５１１ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。

　また、図２９（Ｃ）に示すように酸化物導電膜５１１ｂは、絶縁膜５０６、５０７、５１４、及び５１６に設けられる開口部５５２ａ、５５２ｂにおいて、第１のゲート電極として機能する導電膜５０４に接続される。よって、導電膜５０４と酸化物導電膜５１１ｂとは、同じ電位が与えられる。

　なお、本実施の形態においては、開口部５５２ａ、５５２ｂを設け、酸化物導電膜５１１ｂと導電膜５０４を接続する構成について例示したが、これに限定されない。例えば、開口部５５２ａ又は開口部５５２ｂのいずれか一方の開口部のみを形成し、酸化物導電膜５１１ｂと導電膜５０４を接続する構成、又は開口部５５２ａ及び開口部５５２ｂを設けずに、酸化物導電膜５１１ｂと導電膜５０４を接続しない構成としてもよい。なお、酸化物導電膜５１１ｂと導電膜５０４を接続しない構成の場合、酸化物導電膜５１１ｂと導電膜５０４には、それぞれ異なる電位を与えることができる。

　また、図２９（Ｂ）に示すように、酸化物半導体膜５０８は、第１のゲート電極として機能する導電膜５０４と、第２のゲート電極として機能する酸化物導電膜５１１ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する酸化物導電膜５１１ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜５０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜５０８の全体は、絶縁膜５１４及び絶縁膜５１６を介して酸化物導電膜５１１ｂに覆われている。また、第２のゲート電極として機能する酸化物導電膜５１１ｂと第１のゲート電極として機能する導電膜５０４とは、絶縁膜５０６、５０７、５１４、及び５１６に設けられる開口部５５２ａ、５５２ｂにおいて接続されるため、酸化物半導体膜５０８のチャネル幅方向の側面は、絶縁膜５１４及び絶縁膜５１６を介して第２のゲート電極として機能する酸化物導電膜５１１ｂと対向している。

　別言すると、トランジスタ２７０のチャネル幅方向において、第１のゲート電極として機能する導電膜５０４及び第２のゲート電極として機能する酸化物導電膜５１１ｂは、ゲート絶縁膜として機能する絶縁膜５０６、５０７及び第２のゲート絶縁膜として機能する絶縁膜５１４、５１６に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜５０６、５０７並びに第２のゲート絶縁膜として機能する絶縁膜５１４、５１６を介して酸化物半導体膜５０８を囲む構成である。

　このような構成を有することで、トランジスタ２７０に含まれる酸化物半導体膜５０８を、第１のゲート電極として機能する導電膜５０４及び第２のゲート電極として機能する酸化物導電膜５１１ｂの電界によって電気的に囲むことができる。トランジスタ２７０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。

　トランジスタ２７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜５０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜５０８に印加することができるため、トランジスタ２７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ２７０を微細化することが可能となる。また、トランジスタ２７０は、第１のゲート電極として機能する導電膜５０４及び第２のゲート電極として機能する酸化物導電膜５１１ｂによって囲まれた構造を有するため、トランジスタ２７０の機械的強度を高めることができる。

＜トランジスタの構成例２＞

　図３０（Ａ）、（Ｂ）は、図２９（Ｂ）、（Ｃ）に示すトランジスタ２７０の変形例の断面図である。また、図３０（Ｃ）、（Ｄ）は、図２９（Ｂ）、（Ｃ）に示すトランジスタ２７０の変形例の断面図である。

　図３０（Ａ）、（Ｂ）に示すトランジスタ２７０Ａは、図２９（Ｂ）、（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜５０８を３層の積層構造としている。より具体的には、トランジスタ２７０Ａが有する酸化物半導体膜５０８は、酸化物半導体膜５０８ａと、酸化物半導体膜５０８ｂと、酸化物半導体膜５０８ｃと、を有する。

　図３０（Ｃ）、（Ｄ）に示すトランジスタ２７０Ｂは、図２０（Ｂ）、（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜５０８を２層の積層構造としている。より具体的には、トランジスタ２７０Ｂが有する酸化物半導体膜５０８は、酸化物半導体膜５０８ｂと、酸化物半導体膜５０８ｃと、を有する。

　ここで、酸化物半導体膜５０８及び酸化物半導体膜５０８に接する絶縁膜のバンド構造について、図３１を用いて説明する。

　図３１（Ａ）は、絶縁膜５０７、酸化物半導体膜５０８ａ、５０８ｂ、５０８ｃ、及び絶縁膜５１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図３１（Ｂ）は、絶縁膜５０７、酸化物半導体膜５０８ｂ、５０８ｃ、及び絶縁膜５１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜５０７、酸化物半導体膜５０８ａ、５０８ｂ、５０８ｃ、及び絶縁膜５１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。

　また、図３１（Ａ）は、絶縁膜５０７、５１４として酸化シリコン膜を用い、酸化物半導体膜５０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜５０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜５０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。

　また、図３１（Ｂ）は、絶縁膜５０７、５１４として酸化シリコン膜を用い、酸化物半導体膜５０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜５０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。

　図３１（Ａ）、（Ｂ）に示すように、酸化物半導体膜５０８ａ、５０８ｂ、５０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化又は連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜５０８ａと酸化物半導体膜５０８ｂとの界面、又は酸化物半導体膜５０８ｂと酸化物半導体膜５０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。

　酸化物半導体膜５０８ａ、５０８ｂ、５０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。

　図３１（Ａ）、（Ｂ）に示す構成とすることで酸化物半導体膜５０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜５０８ｂに形成されることがわかる。

　なお、酸化物半導体膜５０８ａ、５０８ｃを設けることにより、酸化物半導体膜５０８ｂに形成されうるトラップ準位を酸化物半導体膜５０８ｂより遠ざけることができる。

　また、トラップ準位がチャネル領域として機能する酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなり、トラップ準位に電子が蓄積しやすくなってしまうことがある。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。

　また、酸化物半導体膜５０８ａ、５０８ｃは、酸化物半導体膜５０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜５０８ａ、５０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、又は０．５ｅＶ以上、かつ２ｅＶ以下、又は１ｅＶ以下である。すなわち、酸化物半導体膜５０８ａ、５０８ｃの電子親和力と、酸化物半導体膜５０８ｂの電子親和力との差が、０．１５ｅＶ以上、又は０．５ｅＶ以上、かつ２ｅＶ以下、又は１ｅＶ以下である。

　このような構成を有することで、酸化物半導体膜５０８ｂが主な電流経路となる。すなわち、酸化物半導体膜５０８ｂは、チャネル領域としての機能を有し、酸化物半導体膜５０８ａ、５０８ｃは、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜５０８ａ、５０８ｃは、チャネル領域が形成される酸化物半導体膜５０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜５０８ａと酸化物半導体膜５０８ｂとの界面、又は酸化物半導体膜５０８ｂと酸化物半導体膜５０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

　また、酸化物半導体膜５０８ａ、５０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜５０８ａ、５０８ｃを、その物性及び／又は機能から、それぞれ酸化物絶縁膜とも呼ぶことができる。また、酸化物半導体膜５０８ａ、５０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜５０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜５０８ａ、５０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜５０８ａ、５０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。

　また、酸化物半導体膜５０８ａ、５０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜５０８ａ、５０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜５１２ａ、５１２ｂの構成元素が酸化物半導体膜５０８ｂへ拡散してしまう場合がある。なお、酸化物半導体膜５０８ａ、５０８ｃがＣＡＡＣ−ＯＳである場合、導電膜５１２ａ、５１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。

　酸化物半導体膜５０８ａ、５０８ｃの膜厚は、導電膜５１２ａ、５１２ｂの構成元素が酸化物半導体膜５０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜５１４から酸化物半導体膜５０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜５０８ａ、５０８ｃの膜厚が１０ｎｍ以上であると、導電膜５１２ａ、５１２ｂの構成元素が酸化物半導体膜５０８ｂへ拡散するのを抑制することができる。また、酸化物半導体膜５０８ａ、５０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜５１４から酸化物半導体膜５０８ｂへ効果的に酸素を供給することができる。

　また、本実施の形態においては、酸化物半導体膜５０８ａ、５０８ｃとして、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜５０８ａ、５０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又はＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。

　なお、酸化物半導体膜５０８ａ、５０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜５０８ａ、５０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦３）となる場合がある。また、酸化物半導体膜５０８ａ、５０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜５０８ａ、５０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜５０８ａ、５０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜５０８ａ、５０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。

　また、トランジスタ２７０が有する酸化物半導体膜５０８と、トランジスタ２７０Ａ、２７０Ｂが有する酸化物半導体膜５０８ｃと、は図面において、導電膜５１２ａ、５１２ｂと重畳しない領域の酸化物半導体膜が薄くなる、別言すると酸化物半導体膜の一部が凹部を有する形状について例示している。ただし、本発明の一態様はこれに限定されず、導電膜５１２ａ、５１２ｂと重畳しない領域の酸化物半導体膜が凹部を有さなくてもよい。この場合の一例を図３２（Ａ）、（Ｂ）に示す。図３２（Ａ）、（Ｂ）は、トランジスタの一例を示す断面図である。なお、図３２（Ａ）、（Ｂ）は、先に示すトランジスタ２７０Ｂの酸化物半導体膜５０８が凹部を有さない構造である。

　また、図３２（Ｃ）、（Ｄ）に示すように、酸化物半導体膜５０８ｃの膜厚を、予め酸化物半導体膜５０８ｂよりも薄く形成し、さらに酸化物半導体膜５０８ｃ及び絶縁膜５０７上に絶縁膜５１９を形成してもよい。この場合、絶縁膜５１９には酸化物半導体膜５０８ｃと導電膜５１２ａ及び導電膜５１２ｂとが接するための開口を形成する。絶縁膜５１９は、絶縁膜５１４と同様の材料及び形成方法によって形成できる。

　また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。

（実施の形態５）
　本実施の形態では、酸化物半導体について図３３乃至３７を用いて説明する。

＜酸化物半導体の構造＞
　以下では、酸化物半導体の構造について説明する。

　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。

　また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。

　非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。

　即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ　ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ　ＯＳは、物性的に非晶質酸化物半導体に近い。

＜ＣＡＡＣ−ＯＳ＞
　まずは、ＣＡＡＣ−ＯＳについて説明する。

　ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。

　ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、又は上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。

　一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３３（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ_４に対し、２θを５６°近傍に固定してφスキャンした場合、図３３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。

　次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３３（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｅ）に示す。図３３（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図３３（Ｅ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図３３（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。

　また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

　図３４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ　Ａｂｅｒｒａｔｉｏｎ　Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。

　図３４（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は上面と平行となる。

　また、図３４（Ｂ）及び図３４（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３４（Ｄ）及び図３４（Ｅ）は、それぞれ図３４（Ｂ）及び図３４（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３４（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ^−１から５．０ｎｍ^−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ　Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。

　図３４（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

　図３４（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

　以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ　ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ　ｃｒｙｓｔａｌ）と称することもできる。

　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

　なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

　酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

　不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

＜ｎｃ−ＯＳ＞
　次に、ｎｃ−ＯＳについて説明する。

　ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。

　また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３５（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３５（Ｂ）に示す。図３５（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。

　また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３５（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。

　図３５（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

　このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

　なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

　ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅ　ＯＳ＞
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。

　図３６に、ａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３６（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図３６（Ｂ）は４．３×１０^８ｅ⁻／ｎｍ^２の電子（ｅ⁻）照射後におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図３６（Ａ）及び図３６（Ｂ）より、ａ−ｌｉｋｅ　ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆又は低密度領域と推測される。

　鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ　ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

　試料として、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

　まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。

　なお、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

　図３７は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３７より、ａ−ｌｉｋｅ　ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３７より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ⁻）の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３７より、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０^５ｅ⁻／（ｎｍ^２・ｓ）、照射領域の直径を２３０ｎｍとした。

　このように、ａ−ｌｉｋｅ　ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

　また、鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ　ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。

　例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ　ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満である。

　なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ　Ａｌｉｇｎｅｄ　Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳの構成について説明する。

本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ　ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する領域とが混合し、金属酸化物全体では半導体としての機能する場合、ＣＡＣ（Ｃｌｏｕｄ　Ａｌｉｇｎｅｄ　Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳ（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅと定義する。

つまり、ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。

つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）の一種である。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１、（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。

＜ＣＡＣ−ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。

≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。

各試料の作製方法について、説明する。

まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。

なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。

≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８　ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。

図４１にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図４１において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。

図４１に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう。）であることに由来することが分かっている。

また、図４１に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ　Ａｎｎｕｌａｒ　Ｄａｒｋ　Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。

ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、および断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。

図４２（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図４２（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。

≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。

図４２（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図４２（Ｃ）、黒点ａ２の結果を図４２（Ｄ）、黒点ａ３の結果を図４２（Ｅ）、黒点ａ４の結果を図４２（Ｆ）、および黒点ａ５の結果を図４２（Ｇ）に示す。

図４２（Ｃ）、図４２（Ｄ）、図４２（Ｅ）、図４２（Ｆ）、および図４２（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。

また、図４２（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５て示す電子線回折パターンを観察する。黒点ｂ１の結果を図４２（Ｈ）、黒点ｂ２の結果を図４２（Ｉ）、黒点ｂ３の結果を図４２（Ｊ）、黒点ｂ４の結果を図４２（Ｋ）、および黒点ｂ５の結果を図４２（Ｌ）に示す。

図４２（Ｈ）、図４２（Ｉ）、図４２（Ｊ）、図４２（Ｋ）、および図４２（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。

ここで、例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。

また、微結晶を有する酸化物半導体（ｎａｎｏ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。

成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。

以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。

≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。

ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。

図４３には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図４３（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図４３（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図４３（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図４３（Ａ）、図４３（Ｂ）、および図４３（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図４３に示すＥＤＸマッピングの倍率は７２０万倍である。

図４３（Ａ）、図４３（Ｂ）、および図４３（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図４３（Ａ）、図４３（Ｂ）、および図４３（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。

図４３（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図４３（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。

つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図４３（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１などが主成分である領域である。

また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図４３（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、ＧａＯ_Ｘ３、またはＧａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４などが主成分である領域である。

また、図４３（Ａ）、図４３（Ｂ）、および図４３（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯ_Ｘ１が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、クラウド状に広がって形成されている。

このように、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＯＳと呼称することができる。

また、ＣＡＣ−ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ−ＯＳが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。

また、図４３（Ａ）、図４３（Ｂ）、および図４３（Ｃ）より、ＧａＯ_Ｘ３が主成分である領域、及びＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。

以上より、ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

　以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳ、ＣＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

（実施の形態６）
　本実施の形態では、本発明の一態様の液晶表示装置を有するタッチパネルモジュール及び電子機器について、図３８乃至図４０を用いて説明する。

　図３８に示すタッチパネルモジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００９、プリント基板８０１０、及びバッテリ８０１１を有する。

　本発明の一態様の液晶表示装置は、例えば、タッチパネル８００４に用いることができる。

　上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わせて、形状や寸法を適宜変更することができる。

　タッチパネル８００４は、抵抗膜方式又は静電容量方式のタッチパネルを表示パネルに重畳して用いることができる。また、タッチパネル８００４の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル８００４の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

　また、透過型の液晶素子を用いた場合には、図３８に示すようにバックライト８００７を設けてもよい。バックライト８００７は、光源８００８を有する。なお、図３８において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、又は反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。

　フレーム８００９は、タッチパネル８００４の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

　プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。

　また、タッチパネル８００４は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

　図３９（Ａ）乃至（Ｈ）及び図４０は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

　図３９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３９（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３９（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。図３９（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３９（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３９（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３９（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図３９（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。図４０（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）である。図４０（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。

　図３９（Ａ）乃至（Ｈ）及び図４０に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３９（Ａ）乃至（Ｈ）及び図４０に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

　本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様の液晶表示装置を適用することができる。

（本明細書等の記載に関する付記）
　以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
　各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。

　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。

　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

　また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態２では、トランジスタ２０３ａなどのトランジスタのチャネル形成領域が、ポリシリコンまたは酸化物半導体有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。

＜図面を説明する記載に関する付記＞
　本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

　また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

　また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

　また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

　また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。

＜言い換え可能な記載に関する付記＞
　本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（または第１電極、または第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

　また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

　なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

　なお本明細書等において、１つの画素に１つのトランジスタおよび一つの容量素子を備えた１Ｔ−１Ｃ構造の回路構成を示しているが、本実施の形態はこれに限定されない。１つの画素に２つ以上のトランジスタおよび２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。

＜語句の定義に関する付記＞
　以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

［スイッチについて］
　本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

　一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。

　なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

　機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

［チャネル長について］
　本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

　なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

［チャネル幅について］
　本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

　なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

　なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

　ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

　そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

　なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

［画素について］
　本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

　なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。

［表示素子について］
　本明細書等において、発光素子１０４などの表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブ、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。

［接続について］
　本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

　なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

　例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。

　または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。

　なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

Ａ１−Ａ２　　一点鎖線
Ｂ１−Ｂ２　　一点鎖線
Ｄ１　　データ
Ｄ２　　データ
ＤＬ＿ｎ　　データ線
ＤＬ＿１　　データ線
ＤＬ＿２　　データ線
ＤＬ＿３　　データ線
ＧＬ＿ｍ　　ゲート線
ＧＬ＿１　　ゲート線
ＧＬ＿２　　ゲート線
Ｎ_ＬＣ１　　ノード
Ｎ_ＬＣ２　　ノード
Ｐ１　　期間
Ｐ２　　期間
Ｐ１１　　期間
Ｐ１２　　期間
Ｐ１３　　期間
１０＿Ａ　　画素
１０＿Ｂ　　画素
１０＿１　　画素
１０＿２　　画素
１０＿３　　画素
１０＿４　　画素
１０＿５　　画素
１０＿６　　画素
１０＿７　　画素
１０＿８　　画素
１０＿９　　画素
１０＿１０　　画素
１０＿１１　　画素
１０＿１２　　画素
１１　　トランジスタ
１１＿１　　トランジスタ
１１＿２　　トランジスタ
１３＿０　　曲線
１３＿１　　曲線
１５　　データ遷移期間
１６　　期間
２１　　表示部
２２　　ゲート線駆動回路
２２Ｂ　　ゲート線駆動回路
２３　　データ線駆動回路
２４　　制御線駆動回路
３１　　導電膜
３２　　半導体膜
３３Ａ　　導電膜
３３Ｂ　　導電膜
３４　　導電膜
３５　　開口部
３６　　導電膜
４１　　導電膜
４２　　スリット
５１　　基板
５２　　絶縁膜
５３　　絶縁膜
５４　　絶縁膜
５５　　絶縁膜
５６　　絶縁膜
１０２　　基板
１０４　　発光素子
１０６　　絶縁膜
１０７　　絶縁膜
１１４　　絶縁膜
１１６　　絶縁膜
１４１　　開口
１４２　　開口
１９３　　ターゲット
１９４　　プラズマ
２０１ａ　　トランジスタ
２０３ａ　　トランジスタ
２０５ａ　　接続部
２０７ａ　　液晶素子
２１１　　基板
２１３　　絶縁膜
２１５　　絶縁膜
２１７　　絶縁膜
２１９　　絶縁膜
２２１　　ゲート電極
２２３　　酸化物半導体膜
２２５ａ　　ソース電極
２２５ｂ　　ドレイン電極
２２６　　導電膜
２２７　　酸化物導電膜
２２７ａ　　酸化物半導体膜
２３１　　導電膜
２３３　　導電膜
２３５　　導電膜
２４１　　着色膜
２４３　　遮光膜
２４５　　絶縁膜
２４７　　スペーサ
２４９　　液晶
２５１　　導電膜
２５２　　導電膜
２５３　　絶縁膜
２５４　　導電膜
２５５　　導電膜
２５７　　接続体
２５９　　ＦＰＣ
２６１　　基板
２６５　　接着層
２６７　　接続体
２６８　　ＩＣ
２６９　　ＦＰＣ
２７０　　トランジスタ
２７０Ａ　　トランジスタ
２７０Ｂ　　トランジスタ
３００　　液晶表示装置
３０１　　表示部
３０２　　ゲート線駆動回路
３０３　　画素
５０２　　基板
５０４　　導電膜
５０６　　絶縁膜
５０７　　絶縁膜
５０８　　酸化物半導体膜
５０８ａ　　酸化物半導体膜
５０８ｂ　　酸化物半導体膜
５０８ｃ　　酸化物半導体膜
５１１ａ　　酸化物半導体膜
５１１ｂ　　酸化物導電膜
５１２ａ　　導電膜
５１２ｂ　　導電膜
５１４　　絶縁膜
５１６　　絶縁膜
５１８　　絶縁膜
５１９　　絶縁膜
５５２ａ　　開口部
５５２ｂ　　開口部
５５２ｃ　　開口部
５０００　　筐体
５００１　　表示部
５００２　　表示部
５００３　　スピーカ
５００４　　ＬＥＤランプ
５００５　　操作キー
５００６　　接続端子
５００７　　センサ
５００８　　マイクロフォン
５００９　　スイッチ
５０１０　　赤外線ポート
５０１１　　記録媒体読込部
５０１２　　スタンド
５０１３　　リモコン操作機
５０１４　　アンテナ
５０１５　　シャッターボタン
５０１６　　受像部
５０１７　　充電器
５０１８　　バンド
５０１９　　留め金
５０２０　　アイコン
５０２１　　アイコン
６５００　　タッチパネルモジュール
６５０１　　回路ユニット
６５０２　　データ線駆動回路
６５０３　　センサ駆動回路
６５０４　　検出回路
６５０５　　タイミングコントローラ
６５０６　　画像処理回路
６５１０　　タッチパネル
６５１１　　表示部
６５１２　　入力部
６５１３　　ゲート線駆動回路
６５２０　　ＩＣ
６５３０　　ＩＣ
６５３１　　基板
６５３２　　対向基板
６５３３　　ＦＰＣ
６５３４　　ＰＣＢ
６５４０　　ＣＰＵ
８０００　　タッチパネルモジュール
８００１　　上部カバー
８００２　　下部カバー
８００３　　ＦＰＣ
８００４　　タッチパネル
８００７　　バックライト
８００８　　光源
８００９　　フレーム
８０１０　　プリント基板
８０１１　　バッテリ

Claims

　第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有し、
　前記第１の画素は、第１のトランジスタと、第１の液晶素子と、を有し、
　前記第２の画素は、第２のトランジスタと、第２の液晶素子と、を有し、
　前記第１のトランジスタは、第１のゲートと、第２のゲートと、を有し、
　前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
　前記第１のトランジスタのソース又はドレインの他方は、前記第１の液晶素子と電気的に接続され、
　前記第１のトランジスタの第１のゲートは、前記第２の配線と電気的に接続され、
　前記第１のトランジスタの第２のゲートは、前記第３の配線と電気的に接続され、
　前記第２のトランジスタは、第１のゲートと、第２のゲートと、を有し、
　前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
　前記第２のトランジスタのソース又はドレインの他方は、前記第２の液晶素子と電気的に接続され、
　前記第２のトランジスタの第１のゲートは、前記第２の配線と電気的に接続され、
　前記第２のトランジスタの第２のゲートは、前記第４の配線と電気的に接続され、
　前記第１の配線は、ビデオ電圧を前記第１の画素および前記第２の画素に伝える機能を有し、
　前記第２の配線は、走査信号を前記第１の画素および前記第２の画素に伝える機能を有し、
　前記第３の配線は、前記第１のトランジスタの閾値電圧を制御するための第１の制御信号を伝える機能を有し、
　前記第４の配線は、前記第２のトランジスタの閾値電圧を制御するための第２の制御信号を伝える機能を有し、
　前記第１のトランジスタおよび前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタであることを特徴とする液晶表示装置。
　請求項１において、
　前記第３の配線および前記第４の配線は、光を透過する機能を有することを特徴とする液晶表示装置。
　請求項１または２において、
　前記第１のトランジスタの第１のゲートは、チャネル形成領域を介して、前記第１のトランジスタの第２のゲートと重なる領域を有し、
　前記第２のトランジスタの第１のゲートは、チャネル形成領域を介して前記第２のトランジスタの第２のゲートと重なる領域を有することを特徴とする液晶表示装置。
　請求項１または２において、
　前記第１の制御信号および前記第２の制御信号の周波数は、前記走査信号の周波数よりも小さいことを特徴とする液晶表示装置。
　請求項１または２において、
　前記ビデオ電圧の電圧振幅は、前記第１の制御信号または前記第２の制御信号の電圧振幅よりも小さいことを特徴とする液晶表示装置。
　請求項１または２の液晶表示装置を有する電子機器。