WO2016193160A1 - Verfahren zum herstellen eines gehäusedeckels, verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement - Google Patents

Verfahren zum herstellen eines gehäusedeckels, verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement Download PDF

Info

Publication number
WO2016193160A1
WO2016193160A1 PCT/EP2016/062043 EP2016062043W WO2016193160A1 WO 2016193160 A1 WO2016193160 A1 WO 2016193160A1 EP 2016062043 W EP2016062043 W EP 2016062043W WO 2016193160 A1 WO2016193160 A1 WO 2016193160A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
housing
housing cover
metallization
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/062043
Other languages
English (en)
French (fr)
Inventor
Tilmann Ruegheimer
Jürgen DACHS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US15/577,837 priority Critical patent/US10177285B2/en
Publication of WO2016193160A1 publication Critical patent/WO2016193160A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means

Definitions

  • the present invention relates to a method for herstel ⁇ len a housing cover according to claim 1, a method for producing an optoelectronic component according to claim 14 and an optoelectronic component ge ⁇ Gurss claim 17th
  • optoelectronic components are known in which an optoelectronic semiconductor chip, for example a laser chip, is hermetically sealed under a housing cover for protection against environmental influences.
  • the housing cover can thereby be optically transparent be ⁇ forms to allow passage of radiation emitted by the optoelectronic semiconductor chip electromagnetic radiation.
  • the capping is done in the prior art typically using a glass solder, which requires a high process temperature.
  • An object of the present invention is to provide a method for manufacturing a housing cover.
  • a method for producing a housing cover comprises steps for providing a cover blank with a mounting surface formed on a lower side, for connecting the underside of the cover blank to a silicon wafer, for applying at least one opening in the silicon wafer to expose at least a part of the mounting surface, for arranging a Base metallization on the exposed portion of the mounting surface and removal of the silicon wafer.
  • this method allows the herstel ⁇ development of a housing cover having disposed on the mounting surface of the housing cover base metallization.
  • the base metallization of the housing cover allows attachment of the housing cover by means of a metallic solder, which allows ⁇ before geous enough, a hermetically sealed cap at ver ⁇ comparatively low process temperature. This makes it possible to use the housing cover obtainable by the method for producing optoelectronic components with temperature-sensitive components.
  • the silicon wafer is used in this method as a hard mask and allows advantageously a protection kept free ⁇ the portions of the cover blank prior to covering by the material of the base metallization.
  • the geometry of the base metallization applied to the mounting surface can advantageously be determined very precisely.
  • this includes a further step of placing a solder metallization on the base metallization.
  • the solder metallization can serve as a metal solder for producing a hermetically sealed connection during assembly of the housing cover obtainable by the method.
  • the arrangement of the solder metallization on the base metallization on the mounting surface of the housing cover allows advantageously a simple assembly of the housing cover obtainable by the United ⁇ go.
  • the solder metallization comprises AuSn.
  • solder metallization allows reliable attachment of a housing having a glass cover.
  • the solder metallization is arranged by a galvanic process, by vapor deposition or by immersion in liquid solder.
  • the method thereby enables a simple, fast and cost-effective production of the solder metallization ⁇ tion with sufficiently large layer thickness.
  • the lid blank has a glass.
  • the obtainable by the Ver ⁇ drive housing cover can thereby be formed optically transparent in order to allow passage of electromagnetic radiation, for example a laser beam.
  • the lid blank is provided in a composite with further lid blanks.
  • the method comprises a further step for dividing the composite.
  • the method thereby allows a parallel production of a plurality of housing covers in common processing steps.
  • the cover blank is provided with a cavity arranged on the underside.
  • the mounting surface is arranged on a wall surrounding the cavity.
  • the housing cover obtainable by the method can then be such be mounted, that in the region of the cavity of the Gescousede ⁇ ckels a hermetically sealed cavity is formed.
  • an optoelectronic semiconductor chip can be included in the cavity.
  • the method comprises the ready ⁇ make the cover blank polishing of the mounting surface.
  • the polishing of the mounting surface of the lid blank facilitates bonding the underside of the lid blank to the silicon wafer.
  • connection of the lid blank with the silicon wafer is carried out by anodic bonding.
  • this allows a reliable connection of the lid blank with the silicon wafer.
  • the opening in the silicon wafer is applied by an etching process, in particular by a wet-chemical or a dry-chemical etching process.
  • an etching process in particular by a wet-chemical or a dry-chemical etching process.
  • this makes it possible to produce an opening with a precisely defined geometry at a precisely defined position of the silicon wafer.
  • the base metallization can also be arranged with a precisely defined geometry at a precisely defined position on the mounting surface.
  • the method comprises the base-Me ⁇ TiPtAu metallization.
  • the base metallization arranged on the mounting surface prepares the mounting surface of the housing cover obtainable by the method for the production of a connection by eutectic soldering.
  • the base metallization is arranged by a sputtering method or by vapor deposition.
  • the silicon wafer with the opening formed in the silicon wafer can be used as hard serve a mask.
  • this enables a simp ⁇ ches, cost-effective and rapid application of the base-metal ⁇ capitalization.
  • the silicon wafer is removed by an etching process, in particular by etching with KOH.
  • etching process in particular by etching with KOH.
  • a method of manufacturing an optoelectronic Bauel ment comprises the steps of providing a housing part of an optoelectronic device, for producing a housing cover according to a method having the ge ⁇ above named features and for connecting the housing lid to the housing base.
  • this method enables the production of an optoelectronic component with a housing whose housing cover is hermetically sealed to the lower housing part.
  • connection of the housing cover to the housing lower part takes place by eutectic brazing.
  • the method thus only requires the use of relatively low process temperatures, which makes the process suitable for producing an optoelectronic component having temperature-sensitive components.
  • the lower housing part is provided with a coating, the gold on ⁇ .
  • An optoelectronic component comprises a housing which comprises a housing lower part and a housing lower part with the ver-bound ⁇ housing cover.
  • the housing cover has a glass.
  • the housing cover is by a eutectic Solder connection connected to the lower housing part.
  • Stactic Solder connection connected to the lower housing part.
  • Stactic Solder connection may be hermetically densely formed the eutectic solder connection between the housing cover and the housing lower part of the housing of this optoelectronic component.
  • a cavity is enclosed between the housing cover and the housing lower part.
  • an optoelectronic semiconductor chip is arranged in the cavity.
  • the optoelectronic semiconductor chip may, for example, be a laser chip.
  • the cavity is hermetically sealed.
  • the optoelectronic component thereby has a particularly long service life and is also suitable for use in harsh environments, for example for use in the automotive sector.
  • Figure 1 is a sectional side view of a first Sili ⁇ ziumular.
  • Figure 2 shows the first silicon wafer after application of Countess ⁇ ben at its top.
  • FIG. 3 shows the first silicon wafer and a glass pane arranged on the upper side of the first silicon wafer
  • Fig. 6 is a sectional side view of a through a
  • FIG. 7 is a plan view of the composite of lid blanks;
  • FIG. 8 shows the composite of blank blanks with an antireflection coating arranged thereon;
  • FIG. 11 shows the composite of lid blanks and the second silicon wafer after arranging a base metal ⁇ tion on mounting surfaces of the lid blanks.
  • 12 shows the composite of lid blanks and the second silicon wafer after arranging a Lot Metalli ⁇ tion on the base metallization.
  • FIG. 13 shows the assembly of cover blanks after removal of the second silicon wafer;
  • Fig. 15 is a perspective view of a Genzousede ⁇ ckel having optoelectronic device.
  • Fig. 1 is a schematic sectional side view of egg ⁇ ner first silicon wafer 100.
  • the first silicon wafer 100 may be formed for example as a wafer.
  • the first Si ⁇ liziumsay 100 has a top surface 101 and one of the upper ⁇ side 101 opposite bottom 102.
  • the upper side 101 and the bottom 102 are each just removablebil ⁇ det and arranged in parallel.
  • FIG. 2 shows a schematic sectional side view of the first silicon wafer 100 in one of the illustrations of FIG
  • Fig. 1 temporally subsequent processing status.
  • Trenches have been placed ⁇ 110 to 100 in extending from the top surface 101 in the first silicon wafer on the upper side 101 of the first silicon wafer 100th
  • the islands 120 are each surrounded by the trenches 110 annular.
  • the islands 120 can have a rectangular shape in each case when viewed from the upper side 101 of the first silicon wafer 100.
  • the islands 120 form a regular two-dimensional field in plan view of the upper side 101 of the first silicon wafer 100.
  • the trenches 110 extend as a regular two-dimensional grid , for example as a rectangular grid.
  • the trenches 110 may have been applied, for example, by a dry etching process, in particular by reactive ion etching, for example.
  • 3 shows a schematic sectional side view of the first silicon wafer 100 in a representation of FIG. 2 temporally subsequent processing state.
  • a glass pane 130 On the upper side 101 of the first silicon wafer 100, a glass pane 130 has been fastened.
  • the glass sheet 130 is formed as a flat disc having a top surface 131 and one of the upper side 131 opposite bottom ⁇ 132nd
  • the glass sheet 130 may be in the form of a glass wafer, for example.
  • the glass sheet 130 is so disposed on the first silicon ⁇ disc 100 that the underside 132 of the glass disc ⁇ 130 of the top 101 of the first silicon wafer faces 100th
  • the glass pane 130 is in particular connected to the islands 120 of the upper side 101 of the first silicon wafer 100 which are enclosed by the trenches 110 and extends over the trenches 110 in a self-supporting manner.
  • the glass pane 130 may be connected to the first silicon wafer 100 by anodic bonding, for example.
  • FIG. 4 shows a schematic sectional side view of the first silicon wafer 100 and the glass pane 130 in a processing state following in the representation of FIG.
  • a portion of the material of the glass sheet 130 is flowed into the 100 is ⁇ arranged on the upper side 101 of the first silicon wafer 110 trenches, filling the trenches 110.
  • the lower side 132 of the glass pane 130 forms the upper side 101 of the first silicon wafer 100 with the trenches 110 and the islands 120 and forms a negative of the upper side 101 of the first silicon wafer 100.
  • FIG. 5 shows a schematic sectional side view of the glass pane 130 in one of the representation of FIG. 4 temporally subsequent processing state.
  • the first silicon ⁇ disc 100 has been removed from the glass sheet 130th
  • the removal of the first silicon wafer 100 may, for example be carried out by an etching process, in particular example ⁇ example by etching with KOH. In this case, the first silicon wafer 100 may have been completely dissolved.
  • parts of the top 131 and the bottom are of the glass sheet 130 from ⁇ ground 132 to 132 to smooth the top surface 131 and the underside of the glass sheet 130th
  • a composite 200 is formed of lid blanks 210 from the glass ⁇ disc 130 shown in Fig. 6 in a schematic sectional side view.
  • Each cover blank 210 has an upper side 211 and a lower side 212 opposite the upper side 211.
  • the top pages 211 are at the abraded top 131 of the
  • Fig. 7 shows a schematic plan view of the Untersei ⁇ th 212 of the cover blanks 210 of the composite 200.
  • the lid ⁇ blanks 210 are arranged integrally and contiguously connected to each other in the composite 200 in a regular two-dimensional array.
  • Each cover blank 210 has on its underside 212 a cavity 230, which is bordered by a circumferential wall 240 ⁇ .
  • Each cavity 230 has been formed in the region of an island 120 on the upper side 101 of the first silicon wafer 100.
  • the circumferential walls 240 have been formed in the trenches 110 of the first silicon wafer 100.
  • the Stirnsei ⁇ th of the walls 240 on the lower sides 212 of the lid blanks 210 form mounting surfaces 250 of the lid blanks 210.
  • Fig. 8 shows a schematic sectional side view of the composite 200 of the lid blanks 210 after performing egg ⁇ nes optional further processing step.
  • an antireflection coating 220 has been arranged on the undersides 212 of the lid blanks 210.
  • the antireflective coating 220 extends over all portions of the undersides 212 of the blank blanks 210 except for the mounting surfaces 250.
  • the antireflection coating 220 can be dispensed with.
  • the antireflective coating 220 is not shown in each case, but could optionally be present.
  • Ver ⁇ drive is merely an exemplary way of producing the composite 200 of lid blanks 210 for the preparation of the composite 200 of lid blanks 210.
  • the composite 200 of lid blanks 210 can also be made in other ways.
  • Fig. 9 shows a schematic sectional side view of the composite 200 of lid blanks 210 having disposed on the lower sides 212 of the cover blanks 210 second silicon wafer 300.
  • the second silicon wafer 300 is provided as a fla ⁇ che disc having a top surface 301 and one of the upper ⁇ side 301 opposite Bottom 302 formed.
  • the second silicon wafer 300 may be formed, for example, as silicon wafer.
  • the second silicon wafer 300 is so connected to the composite 200 of lid blanks 210 that the top surface 301 of the second silicon wafer 300 facing the lower surfaces 212 of the cover ⁇ blanks 210 and is in contact with the mounting surfaces 250 of the cover blanks 210th
  • the second silicon wafer 300 may, for example, have been connected to the blank blanks 210 of the composite 200 by anodic bonding. Before bonding the second silicon wafer 300 to the composite 200 of lid blanks 210, the mounting surfaces 250 of the lid blanks 210 may have been polished to improve the bondability of the mounting surfaces 250 of the lid blanks 210.
  • FIG. 10 shows a schematic sectional side view of the composite 200 of lid blanks 210 and the second silicon wafer 300 in a processing state that chronologically follows the illustration of FIG. 9.
  • the second silicon wafer 300 one or more openings have been created 310, which extend from the bottom 302 to the top 301 of the second silicon wafer 300 through the second silicon slice ⁇ 300th
  • the at least one opening 310 in the second silicon wafer 300 is disposed at the mounting surfaces 250 of the cover blanks 210 adjacent, so that in the area of an opening 310, the mounting surfaces 250 of the cover blanks 210 of the composite 200 are min ⁇ least at least partially exposed. Through the at least one opening 310 in the second silicon wafer 300 at least a portion of the Montageflä ⁇ surfaces 250 of the lid blanks 210 of the composite 200 is accessible.
  • the at least one opening 310 in the second silicon wafer 300 simulates the lattice shape of the walls 240 having the mounting surfaces 250 between the cavities 230 of the individual lid blanks 210 of the composite 200.
  • the at least one opening 310 in the second silicon wafer 300 may have been, for example, by an etching process is ⁇ sets, in particular, for example, by a wet chemical etching process or by a dry chemical etching process.
  • the position and geometry of the at least one opening 310 in the second silicon wafer 300 may be determined, for example, by a lithographic method.
  • FIG. 11 shows a schematic sectional side view of the composite 200 of lid blanks 210 and the second silicon wafer 300 in a processing state which follows the illustration of FIG.
  • a base metallization 260 has been arranged on the sections of the mounting surfaces 250 of the cover blanks 210 which are exposed by the at least one opening 310 in the second silicon wafer 300.
  • the base metallization 260 may have, for example TiPtAu on ⁇ . However, the base metallization 260 may also comprise another metal or alloy.
  • the placement of the base metallization 260 may be done, for example, by a sputtering process or by sputtering.
  • the material of the base metallization 260 may also be deposited on the underside 302 of the second silicon wafer 300.
  • the material of the base metallization 260 deposited on the underside 302 of the second silicon wafer 300 is removed together with the second silicon wafer 300 in a subsequent processing step (lift-off method).
  • FIG. 12 shows a schematic sectional side view of the composite 200 of lid blanks 210 and the second silicon wafer 300 in a processing state which follows the illustration of FIG.
  • the solder metallization 270 for example, AuSn aufwei ⁇ sen.
  • the solder metallization 270 is suitable for producing a eutectic solder joint.
  • the placement of the solder metallization 270 may, for example, be done by a galvanic process, by vapor deposition or by immersion in liquid solder.
  • the placement of the solder metallization 270 on the base metallization 260 on the mounting surfaces 250 of the lid blanks 210 of the composite 200 may be dispensed with.
  • FIG. 13 shows a schematic sectional side view of the composite 200 of lid blanks 210 in a processing state which follows the illustration of FIG.
  • the second silicon wafer 300 has been removed from the composite 200 of lid blanks 210. Removing the second silicon wafer 300 may be ⁇ example as is accomplished by an etching process, particularly in ⁇ example by etching with KOH. Here, the second Sili ⁇ ziumusion 300 may be completely dissolved. Optionally adhering to the second silicon wafer 300 material of the base metallization 260 and / or the solder metallization 270 has been removed together with the second silicon wafer 300.
  • FIG. 14 shows a schematic illustration of a processing step which follows the illustration of FIG.
  • the composite 200 of lid blanks 210 is divided along parting planes 280 to form a plurality of housing covers 400.
  • the parting planes 280 run perpendicular to the upper sides 211 and the lower sides 212 of the cover blanks 210 of the composite 200 and extend through the walls 240 arranged between the cavities 230 of the individual cover blanks 210.
  • the parting planes 280 form the lattice of the sidewalls 240 the lid blanks 210 of the composite 200 after.
  • the cutting of the composite 200 to the separation planes 280 may for example take place by sawing, in particular ⁇ example, using a wafer saw.
  • Each Genzousede ⁇ ckel 400 resulting from dividing the composite 200 is formed from a cover blank 210 of the composite 200 ge ⁇ .
  • each housing cover 400 at its lower ⁇ page 212 a cavity 230 and a cavity 230 which umgren ⁇ collapsing wall 240.
  • the mounting surface 250 is formed on the wall 240 on the lower side 212 of the housing cover 400.
  • the base metallization 260 is disposed.
  • the solder metallization 270 is optionally arranged.
  • FIG. 15 shows a schematic perspective view of an optoelectronic component 500.
  • the optoelectronic component 500 is designed to emit electromagnetic radiation, for example visible light.
  • the optoelectronic component 500 may be, for example, a laser component for generating and emitting a laser beam.
  • the optoelectronic device 500 includes a housing 510 which comprises a lower housing part 520 and a housing cover 400 produced by the vorste ⁇ starting process described.
  • the housing base 520 may also be referred to as a carrier or substrate.
  • the lower housing part 520 has an upper side 521 and a lower side 522 lying opposite the upper side 521.
  • the lower housing part 520 may comprise a ceramic mate rial ⁇ example, in particular, for example, A1N or Al 2 O 3.
  • the housing lower part 520 can also have silicon, for example.
  • the optoelectronic device 500 may be suitable as SMD component for surface mounting by the fact, for example for surface mounting by deraufschmelzlöten As ⁇ (reflow soldering).
  • On the upper side 521 of the lower housing part 520 contact surfaces may be formed, which are electrically conductively connected to the arranged on the underside 522 of the Ge ⁇ housing base 520 contact surfaces.
  • the lower housing part 520 of the housing 510 of the optoelectronic ⁇ 's device 500 has a ⁇ Me metallization 550 at its top 521st
  • the metallization 550 may include gold, for example.
  • the metallization 550 may also be referred to as a finish.
  • the housing cover 400 is disposed on the top 521 of the GeHouseun ⁇ terteils 520th
  • the mounting surface facing to the underside 212 of the housing cover 500 of the top 521 of the lower housing part 250 and 520 with the metallizing 550 at the top 521 of the lower housing part 520 ver ⁇ prevented.
  • the housing cover 400 is connected to the upper side 521 of the housing lower part 520 via a eutectic solder connection.
  • the eutectic solder joint has been formed from the solder metallization 270 and connects the base metallization 260 to the mounting surface 250 at the bottom 212 of the hous ⁇ sedeckels 400 with the metallization 550 at the top 521 of the housing base 520.
  • the solder metallization 270 may have been provided on the base metallization 260 on the mounting surface 250 of the housing cover 400. Alternatively, however, the solder metallization 270 may also have been provided on the metallization 550 on the upper side 521 of the housing lower part 520.
  • Another Mög ⁇ friendliness is to provide the solder-metallization 270 as a pre-formed element ⁇ (preform) and between the Mounting surface 250 of the housing cover 400 and the top 521 of the housing base 520 to arrange.
  • the eutectic solder connection between the housing cover 400 and the lower housing part 520 of the housing 510 of the optoelekt ⁇ tronic device 500 is hermetically sealed.
  • an optoelectronic semiconductor chip 540 is arranged in the cavity 530. Due to the arrangement of the optoelectronic semiconductor chip 540 in the hermetically sealed istschlos ⁇ Senen cavity 530 of the housing 510 of the optoelectronic semiconductor chip 540 is protected from environmental influences.
  • the optoelectronic semiconductor chip 540 is to removable ⁇ det, electromagnetic radiation such as visible light to emit.
  • the optoelectronic semiconductor chip 540 may be formed, for example, as a light-emitting diode chip.
  • the optoelectronic semiconductor chip 540 is electrically connected to the lei ⁇ tend ⁇ is arranged on the underside 522 of the lower housing part 520 of the housing 510 of the optoelectronic component 500 electrical contact surfaces of the optoelectronic component 500th

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Micromachines (AREA)

Abstract

Ein Verfahren zum Herstellen eines Gehäusedeckels umfasst Schritte zum Bereitstellen eines Deckelrohlings mit einer an einer Unterseite ausgebildeten Montagefläche, zum Verbinden der Unterseite des Deckelrohlings mit einer Siliziumscheibe, zum Anlegen mindestens einer Öffnung in der Siliziumscheibe, um zumindest einen Teil der Montagefläche freizulegen, zum Anordnen einer Basis-Metallisierung auf dem freigelegten Teil der Montagefläche und zum Entfernen der Siliziumscheibe.

Description

VERFAHREN ZUM HERSTELLEN EINES GEHÄUSEDECKELS, VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHEN BAUELEMENTS UND OPTOELEKTRONISCHES BAUELEMENT BESCHREIBUNG
Die vorliegende Erfindung betrifft ein Verfahren zum Herstel¬ len eines Gehäusedeckels gemäß Patentanspruch 1, ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 14 sowie ein optoelektronisches Bauelement ge¬ mäß Patentanspruch 17.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 108 494.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Aus dem Stand der Technik sind optoelektronische Bauelemente bekannt, bei denen ein optoelektronischer Halbleiterchip, beispielsweise ein Laserchip, zum Schutz vor Umgebungsein- flüssen hermetisch dicht unter einem Gehäusedeckel verkappt ist. Der Gehäusedeckel kann dabei optisch transparent ausge¬ bildet sein, um einen Durchtritt von durch den optoelektronischen Halbleiterchip emittierter elektromagnetischer Strahlung zu ermöglichen. Die Verkappung erfolgt im Stand der Technik typischerweise unter Verwendung eines Glaslots, was eine hohe Prozesstemperatur erfordert.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines Gehäusedeckels anzugeben.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Er¬ findung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 14 ge- löst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkmalen des Anspruchs 17 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.
Ein Verfahren zum Herstellen eines Gehäusedeckels umfasst Schritte zum Bereitstellen eines Deckelrohlings mit einer an einer Unterseite ausgebildeten Montagefläche, zum Verbinden der Unterseite des Deckelrohlings mit einer Siliziumscheibe, zum Anlegen mindestens einer Öffnung in der Siliziumscheibe, um zumindest einen Teil der Montagefläche freizulegen, zum Anordnen einer Basis-Metallisierung auf dem freigelegten Teil der Montagefläche und zum Entfernen der Siliziumscheibe.
Vorteilhafterweise ermöglicht dieses Verfahren die Herstel¬ lung eines Gehäusedeckels mit einer an der Montagefläche des Gehäusedeckels angeordneten Basis-Metallisierung. Die Basis- Metallisierung des Gehäusedeckels ermöglicht eine Befestigung des Gehäusedeckels mittels eins metallischen Lots, was vor¬ teilhafterweise eine hermetisch dichte Verkappung bei ver¬ gleichsweise niedriger Prozesstemperatur ermöglicht. Dies er- möglicht es, den durch das Verfahren erhältlichen Gehäusedeckel zur Herstellung optoelektronischer Bauelemente mit temperaturempfindlichen Komponenten zu verwenden.
Die Siliziumscheibe dient bei diesem Verfahren als Hartmaske und ermöglicht vorteilhafterweise einen Schutz freizuhalten¬ der Abschnitte des Deckelrohlings vor einer Bedeckung durch das Material der Basis-Metallisierung. Dabei kann die Geometrie der auf der Montagefläche angelegten Basis-Metallisierung vorteilhafterweise sehr genau festgelegt werden.
In einer Ausführungsform des Verfahrens umfasst dieses nach dem Anordnen der Basis-Metallisierung einen weiteren Schritt zum Anordnen einer Lot-Metallisierung auf der Basis-Metallisierung. Die Lot-Metallisierung kann bei einer Montage des durch das Verfahren erhältlichen Gehäusedeckels als Metalllot zur Herstellung einer hermetisch dichten Verbindung dienen. Die Anordnung der Lot-Metallisierung auf der Basis-Metallisierung auf der Montagefläche des Gehäusedeckels ermöglicht vorteilhafterweise eine einfache Montage des durch das Ver¬ fahren erhältlichen Gehäusedeckels.
In einer Ausführungsform des Verfahrens weist die Lot-Metal- lisierung AuSn auf. Vorteilhafterweise ermöglicht eine solche Lot-Metallisierung eine zuverlässige Befestigung eines ein Glas aufweisenden Gehäusedeckels.
In einer Ausführungsform des Verfahrens erfolgt das Anordnen der Lot-Metallisierung durch ein galvanisches Verfahren, durch Bedampfen oder durch Eintauchen in Flüssiglot. Vorteilhafterweise ermöglicht das Verfahren dadurch eine einfache, schnelle und kostengünstige Herstellung der Lot-Metallisie¬ rung mit ausreichend großer Schichtdicke.
In einer Ausführungsform des Verfahrens weist der Deckelrohling ein Glas auf. Vorteilhafterweise kann der durch das Ver¬ fahren erhältliche Gehäusedeckel dadurch optisch transparent ausgebildet sein, um einen Durchtritt elektromagnetischer Strahlung, beispielsweise eines Laserstrahls, zu ermöglichen.
In einer Ausführungsform des Verfahrens wird der Deckelrohling in einem Verbund mit weiteren Deckelrohlingen bereitgestellt. Dabei umfasst das Verfahren einen weiteren Schritt zum Zerteilen des Verbunds. Vorteilhafterweise ermöglicht das Verfahren dadurch eine parallele Herstellung einer Mehrzahl von Gehäusedeckeln in gemeinsamen Bearbeitungsschritten.
Dadurch reduziert sich der pro Gehäusedeckel erforderliche Herstellungsaufwand. Insbesondere sinken die Herstellungskos- ten pro Gehäusedeckel und die pro Gehäusedeckel erforderliche Zeit .
In einer Ausführungsform des Verfahrens wird der Deckelrohling mit einer an der Unterseite angeordneten Kavität bereit- gestellt. Dabei ist die Montagefläche an einer die Kavität umgrenzenden Wandung angeordnet. Vorteilhafterweise kann der durch das Verfahren erhältliche Gehäusedeckel dann derart montiert werden, dass im Bereich der Kavität des Gehäusede¬ ckels ein hermetisch dicht abgeschlossener Hohlraum gebildet wird. In dem Hohlraum kann beispielsweise ein optoelektronischer Halbleiterchip eingeschlossen werden.
In einer Ausführungsform des Verfahrens umfasst das Bereit¬ stellen des Deckelrohlings ein Polieren der Montagefläche. Vorteilhafterweise erleichtert das Polieren der Montagefläche des Deckelrohlings das Verbinden der Unterseite des Deckel- rohlings mit der Siliziumscheibe.
In einer Ausführungsform des Verfahrens erfolgt das Verbinden des Deckelrohlings mit der Siliziumscheibe durch anodisches Bonden. Vorteilhafterweise ermöglicht dies eine zuverlässige Verbindung des Deckelrohlings mit der Siliziumscheibe.
In einer Ausführungsform des Verfahrens erfolgt das Anlegen der Öffnung in der Siliziumscheibe durch einen Ätzprozess, insbesondere durch einen nasschemischen oder einen trocken- chemischen Ätzprozess. Vorteilhafterweise ermöglicht dies die Herstellung einer Öffnung mit präzise festgelegter Geometrie an präzise festgelegter Position der Siliziumscheibe. Dadurch kann in einem nachfolgenden Verfahrensschritt auch die Basis- Metallisierung mit präzise festgelegter Geometrie an präzise festgelegter Position an der Montagefläche angeordnet werden.
In einer Ausführungsform des Verfahrens weist die Basis-Me¬ tallisierung TiPtAu auf. Vorteilhafterweise bereitet die an der Montagefläche angeordnete Basis-Metallisierung die Monta- gefläche des durch das Verfahren erhältlichen Gehäusedeckels für die Herstellung einer Verbindung durch eutektisches Löten her .
In einer Ausführungsform des Verfahrens erfolgt das Anordnen der Basis-Metallisierung durch ein Kathodenzerstäubungsverfahren oder durch Bedampfen. Dabei kann die Siliziumscheibe mit der in der Siliziumscheibe angelegten Öffnung als Hart- maske dienen. Vorteilhafterweise ermöglicht dies ein einfa¬ ches, kostengünstiges und schnelles Anlegen der Basis-Metal¬ lisierung .
In einer Ausführungsform des Verfahrens erfolgt das Entfernen der Siliziumscheibe durch einen Ätzprozess, insbesondere durch Ätzen mit KOH. Vorteilhafterweise ermöglicht dies ein einfaches, schnelles und kostengünstiges Entfernen der Sili¬ ziumscheibe .
Ein Verfahren zum Herstellen eines optoelektronischen Bauel ments umfasst Schritte zum Bereitstellen eines Gehäuseunter teils eines optoelektronischen Bauelements, zum Herstellen eines Gehäusedeckels nach einem Verfahren mit den oben ge¬ nannten Merkmalen und zum Verbinden des Gehäusedeckels mit dem Gehäuseunterteil. Vorteilhafterweise ermöglicht dieses Verfahren die Herstellung eines optoelektronischen Bauelements mit einem Gehäuse, dessen Gehäusedeckel hermetisch dicht mit dem Gehäuseunterteil verbunden ist.
In einer Ausführungsform des Verfahrens erfolgt das Verbinden des Gehäusedeckels mit dem Gehäuseunterteil durch eutekti- sches Löten. Vorteilhafterweise erfordert das Verfahren dadurch nur eine Verwendung relativ geringer Prozesstemperaturen, wodurch sich das Verfahren zur Herstellung eines optoelektronischen Bauelements mit temperaturempfindlichen Komponenten eignet.
In einer Ausführungsform des Verfahrens wird das Gehäuseunterteil mit einer Beschichtung bereitgestellt, die Gold auf¬ weist. Dadurch ermöglicht das Gehäuseunterteil ein einfaches und zuverlässiges Verbinden des Gehäusedeckels mit dem Gehäu¬ seunterteil .
Ein optoelektronisches Bauelement weist ein Gehäuse auf, das ein Gehäuseunterteil und einen mit dem Gehäuseunterteil ver¬ bundenen Gehäusedeckel umfasst. Der Gehäusedeckel weist dabei ein Glas auf. Der Gehäusedeckel ist durch eine eutektische Lötverbindung mit dem Gehäuseunterteil verbunden. Vorteilhaf¬ terweise kann die eutektische Lötverbindung zwischen dem Gehäusedeckel und dem Gehäuseunterteil des Gehäuses dieses optoelektronischen Bauelements hermetisch dicht ausgebildet sein. Dadurch kann in dem Gehäuse des optoelektronischen Bauelements eine empfindliche Komponente, beispielsweise ein optoelektronischer Halbleiterchip, hermetisch dicht gekapselt und dadurch vor schädlichen Umgebungseinflüssen geschützt sein .
In einer Ausführungsform des optoelektronischen Bauelements ist zwischen dem Gehäusedeckel und dem Gehäuseunterteil ein Hohlraum eingeschlossen. Dabei ist in dem Hohlraum ein optoelektronischer Halbleiterchip angeordnet. Der optoelektronische Halbleiterchip kann beispielsweise ein Laserchip sein. Durch die Anordnung in dem Hohlraum des Gehäuses des optoelektronischen Bauelements ist der optoelektronische Halb¬ leiterchip vorteilhafterweise vor schädlichen Umgebungseinflüssen wie Feuchtigkeit oder Schadgasen geschützt.
In einer Ausführungsform des optoelektronischen Bauelements ist der Hohlraum hermetisch dicht abgeschlossen. Vorteilhafterweise kann das optoelektronische Bauelement dadurch eine besonders lange Lebensdauer aufweisen und sich auch für einen Einsatz in rauen Umgebungen eignen, beispielsweise für einen Einsatz im Automotive-Bereich .
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung
Fig. 1 eine geschnittene Seitenansicht einer ersten Sili¬ ziumscheibe ; Fig. 2 die erste Siliziumscheibe nach dem Anlegen von Grä¬ ben an ihrer Oberseite;
Fig. 3 die erste Siliziumscheibe und eine an der Oberseite der ersten Siliziumscheibe angeordnete Glasscheibe;
Fig. 4 die erste Siliziumscheibe und die Glasscheibe,
nachdem das Glas teilweise in die Gräben der ersten Siliziumscheibe geflossen ist;
Fig. 5 die Glasscheibe nach einem Ablösen der ersten Siliziumscheibe ;
Fig. 6 eine geschnittene Seitenansicht eines durch einen
Schleifprozess aus der Glasscheibe gebildeten Ver¬ bunds von Deckelrohlingen;
Fig. 7 eine Aufsicht auf den Verbund von Deckelrohlingen; Fig. 8 den Verbund von Deckelrohlingen mit einer daran angeordneten AntireflexbeSchichtung;
Fig. 9 eine geschnittene Seitenansicht des Verbunds von
Deckelrohlingen mit einer an einer Unterseite ange- ordneten zweiten Siliziumscheibe;
Fig. 10 den Verbund von Deckelrohlingen und die zweite Siliziumscheibe nach dem Anlegen von Öffnungen in der zweiten Siliziumscheibe;
Fig. 11 den Verbund von Deckelrohlingen und die zweite Siliziumscheibe nach dem Anordnen einer Basis-Metal¬ lisierung an Montageflächen der Deckelrohlinge; Fig. 12 den Verbund von Deckelrohlingen und die zweite Siliziumscheibe nach dem Anordnen einer Lot-Metalli¬ sierung auf der Basis-Metallisierung; Fig. 13 den Verbund von Deckelrohlingen nach dem Entfernen der zweiten Siliziumscheibe;
Fig. 14 eine Mehrzahl von durch Zerteilen des Verbunds ge- bildeten Gehäusedeckeln; und
Fig. 15 eine perspektivische Ansicht eines einen Gehäusede¬ ckel aufweisenden optoelektronischen Bauelements. Fig. 1 zeigt eine schematische geschnittene Seitenansicht ei¬ ner ersten Siliziumscheibe 100. Die erste Siliziumscheibe 100 kann beispielsweise als Wafer ausgebildet sein. Die erste Si¬ liziumscheibe 100 weist eine Oberseite 101 und eine der Ober¬ seite 101 gegenüberliegende Unterseite 102 auf. Die Ober- seite 101 und die Unterseite 102 sind jeweils eben ausgebil¬ det und parallel zueinander angeordnet.
Fig. 2 zeigt eine schematische geschnittene Seitenansicht der ersten Siliziumscheibe 100 in einem der Darstellung der
Fig. 1 zeitlich nachfolgenden Bearbeitungsstand. An der Oberseite 101 der ersten Siliziumscheibe 100 sind Gräben 110 an¬ gelegt worden, die sich von der Oberseite 101 in die erste Siliziumscheibe 100 hinein erstrecken. Zwischen den Gräben 110 sind Inseln 120 gebildet, die von den Gräben 110 jeweils ringförmig umschlossen werden. Die Inseln 120 können in Aufsicht auf die Oberseite 101 der ersten Siliziumscheibe 100 beispielsweise jeweils eine Rechteckform aufweisen. Die Inseln 120 bilden in Aufsicht auf die Ober- seite 101 der ersten Siliziumscheibe 100 ein regelmäßiges zweidimensionales Feld. Zwischen den Inseln 120 erstrecken sich die Gräben 110 als regelmäßiges zweidimensionales Git¬ ter, beispielsweise als Rechteckgitter.
Die Gräben 110 können beispielsweise durch ein Trockenätzverfahren angelegt worden sein, insbesondere beispielsweise durch reaktives Ionentiefätzen . Fig. 3 zeigt eine schematische geschnittene Seitenansicht der ersten Siliziumscheibe 100 in einem der Darstellung Fig. 2 zeitlich nachfolgenden Bearbeitungsstand. An der Oberseite 101 der ersten Siliziumscheibe 100 ist eine Glas- scheibe 130 befestigt worden. Die Glasscheibe 130 ist als flache Scheibe mit einer Oberseite 131 und einer der Ober¬ seite 131 gegenüberliegenden Unterseite 132 ausgebildet. Die Glasscheibe 130 kann beispielsweise die Form eines Glaswafers aufweisen .
Die Glasscheibe 130 ist derart an der ersten Silizium¬ scheibe 100 angeordnet, dass die Unterseite 132 der Glas¬ scheibe 130 der Oberseite 101 der ersten Siliziumscheibe 100 zugewandt ist. Dabei ist die Glasscheibe 130 insbesondere mit den von den Gräben 110 umschlossenen Inseln 120 der Oberseite 101 der ersten Siliziumscheibe 100 verbunden und erstreckt sich freitragend über die Gräben 110.
Die Glasscheibe 130 kann beispielsweise durch anodisches Bon- den mit der ersten Siliziumscheibe 100 verbunden sein.
Fig. 4 zeigt eine schematische geschnittene Seitenansicht der ersten Siliziumscheibe 100 und der Glasscheibe 130 in einem der Darstellung der Fig. 3 zeitlich nachfolgenden Bearbei- tungsstand. Ein Teil des Materials der Glasscheibe 130 ist in die an der Oberseite 101 der ersten Siliziumscheibe 100 ange¬ ordneten Gräben 110 geflossen und füllt die Gräben 110 aus. Dadurch formt die Unterseite 132 der Glasscheibe 130 die Oberseite 101 der ersten Siliziumscheibe 100 mit den Grä- ben 110 und den Inseln 120 ab und bildet ein Negativ der Oberseite 101 der ersten Siliziumscheibe 100.
Fig. 5 zeigt eine schematische geschnittene Seitenansicht der Glasscheibe 130 in einem der Darstellung der Fig. 4 zeitlich nachfolgenden Bearbeitungsstand. Die erste Silizium¬ scheibe 100 ist von der Glasscheibe 130 entfernt worden. Das Entfernen der ersten Siliziumscheibe 100 kann beispielsweise durch einen Ätzprozess erfolgt sein, insbesondere beispiels¬ weise durch Ätzen mit KOH. Dabei kann die erste Siliziumscheibe 100 vollständig aufgelöst worden sein. In einem nachfolgenden Bearbeitungsschritt werden Teile der Oberseite 131 und der Unterseite 132 der Glasscheibe 130 ab¬ geschliffen, um die Oberseite 131 und die Unterseite 132 der Glasscheibe 130 zu glätten. Dadurch wird aus der Glas¬ scheibe 130 ein Verbund 200 von Deckelrohlingen 210 gebildet, der in Fig. 6 in schematischer geschnittener Seitenansicht dargestellt ist.
Jeder Deckelrohling 210 weist eine Oberseite 211 und eine der Oberseite 211 gegenüberliegende Unterseite 212 auf. Die Ober- Seiten 211 sind an der abgeschliffenen Oberseite 131 der
Glasscheibe 130 gebildet worden. Die Unterseiten 212 sind an der abgeschliffenen Unterseite 132 der Glasscheibe 130 gebil¬ det worden. Fig. 7 zeigt eine schematische Aufsicht auf die Untersei¬ ten 212 der Deckelrohlinge 210 des Verbunds 200. Die Deckel¬ rohlinge 210 sind in dem Verbund 200 in einer regelmäßigen zweidimensionalen Feldanordnung angeordnet und einstückig zusammenhängend miteinander verbunden.
Jeder Deckelrohling 210 weist an seiner Unterseite 212 eine Kavität 230 auf, die durch eine umlaufende Wandung 240 be¬ grenzt ist. Jede Kavität 230 ist im Bereich einer Insel 120 an der Oberseite 101 der ersten Siliziumscheibe 100 gebildet worden. Die umlaufenden Wandungen 240 sind in den Gräben 110 der ersten Siliziumscheibe 100 gebildet worden. Die Stirnsei¬ ten der Wandungen 240 an den Unterseiten 212 der Deckelrohlinge 210 bilden Montageflächen 250 der Deckelrohlinge 210. Fig. 8 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 der Deckelrohlinge 210 nach der Durchführung ei¬ nes optionalen weiteren Bearbeitungsschritts. In diesem wei- teren Bearbeitungsschritt ist an den Unterseiten 212 der Deckelrohlinge 210 eine Antireflexbeschichtung 220 angeordnet worden. Die Antireflexbeschichtung 220 erstreckt sich über alle Abschnitte der Unterseiten 212 der Deckelrohlinge 210 außer den Montageflächen 250.
Auf das Vorsehen der Antireflexbeschichtung 220 kann verzichtet werden. In den nachfolgend beschriebenen Figuren 9 bis 15 ist die Antireflexbeschichtung 220 jeweils nicht dargestellt, könnte jedoch wahlweise vorhanden sein.
Das anhand der Figuren 1 bis 8 vorstehend beschriebene Ver¬ fahren zur Herstellung des Verbunds 200 von Deckelrohlingen 210 stellt lediglich eine beispielshafte Möglichkeit zur Herstellung des Verbunds 200 von Deckelrohlingen 210 dar. Der Verbund 200 von Deckelrohlingen 210 kann auch auf andere Weise hergestellt werden.
Fig. 9 zeigt eine schematisch geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 mit einer an den Unterseiten 212 der Deckelrohlinge 210 angeordneten zweiten Siliziumscheibe 300. Die zweite Siliziumscheibe 300 ist als fla¬ che Scheibe mit einer Oberseite 301 und einer der Ober¬ seite 301 gegenüberliegenden Unterseite 302 ausgebildet. Die zweite Siliziumscheibe 300 kann beispielsweise als Silizium- wafer ausgebildet sein.
Die zweite Siliziumscheibe 300 ist derart mit dem Verbund 200 von Deckelrohlingen 210 verbunden, dass die Oberseite 301 der zweiten Siliziumscheibe 300 den Unterseiten 212 der Deckel¬ rohlinge 210 zugewandt ist und mit den Montageflächen 250 der Deckelrohlinge 210 in Kontakt steht.
Die zweite Siliziumscheibe 300 kann beispielsweise durch ano- disches Bonden mit den Deckelrohlingen 210 des Verbunds 200 verbunden worden sein. Vor dem Verbinden der zweiten Siliziumscheibe 300 mit dem Verbund 200 von Deckelrohlingen 210 können die Montageflächen 250 der Deckelrohlinge 210 poliert worden sein, um die Bond- barkeit der Montageflächen 250 der Deckelrohlinge 210 zu ver- bessern.
Fig. 10 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 und der zweiten Siliziumscheibe 300 in einem der Darstellung der Fig. 9 zeit- lieh nachfolgenden Bearbeitungsstand. In der zweiten Siliziumscheibe 300 sind eine oder mehrere Öffnungen 310 angelegt worden, die sich von der Unterseite 302 bis zur Oberseite 301 der zweiten Siliziumscheibe 300 durch die zweite Silizium¬ scheibe 300 erstrecken.
Die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 ist an die Montageflächen 250 der Deckelrohlinge 210 angrenzend angeordnet, so dass im Bereich der min¬ destens einen Öffnung 310 die Montageflächen 250 der Deckel- rohlinge 210 des Verbunds 200 zumindest zum Teil freigelegt sind. Durch die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 ist zumindest ein Teil der Montageflä¬ chen 250 der Deckelrohlinge 210 des Verbunds 200 zugänglich. Die mindestens eine Öffnung 310 in der zweiten Silizium- scheibe 300 bildet die Gitterform der die Montageflächen 250 aufweisenden Wandungen 240 zwischen den Kavitäten 230 der einzelnen Deckelrohlinge 210 des Verbunds 200 nach.
Die mindestens eine Öffnung 310 in der zweiten Silizium- scheibe 300 kann beispielsweise durch einen Ätzprozess ange¬ legt worden sein, insbesondere beispielsweise durch einen nasschemischen Ätzprozess oder durch einen trockenchemischen Ätzprozess. Die Position und Geometrie der mindestens einen Öffnung 310 in der zweiten Siliziumscheibe 300 kann bei- spielsweise durch ein lithographisches Verfahren festgelegt worden sein. Fig. 11 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 und der zweiten Siliziumscheibe 300 in einem der Darstellung der Fig. 10 zeitlich nachfolgenden Bearbeitungsstand. Auf den durch die min- destens eine Öffnung 310 in der zweiten Siliziumscheibe 300 freigelegten Abschnitten der Montageflächen 250 der Deckelrohlinge 210 ist eine Basis-Metallisierung 260 angeordnet worden . Die Basis-Metallisierung 260 kann beispielsweise TiPtAu auf¬ weisen. Die Basis-Metallisierung 260 kann aber auch ein anderes Metall oder eine andere Legierung aufweisen.
Das Anordnen der Basis-Metallisierung 260 kann beispielsweise durch ein Kathodenzerstäubungsverfahren (Sputtern) oder durch Bedampfen erfolgt sein. In diesem Fall kann sich auch an der Unterseite 302 der zweiten Siliziumscheibe 300 das Material der Basis-Metallisierung 260 angelagert haben. Das an der Unterseite 302 der zweiten Siliziumscheibe 300 angelagerte Ma- terial der Basis-Metallisierung 260 wird in diesem Fall in einem nachfolgenden Bearbeitungsschritt gemeinsam mit der zweiten Siliziumscheibe 300 entfernt (Lift-off-Verfahren) .
Fig. 12 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 und der zweiten Siliziumscheibe 300 in einem der Darstellung der Fig. 11 zeitlich nachfolgenden Bearbeitungsstand. Auf der Basis-Metalli¬ sierung 260 an den in der mindestens einen Öffnung 310 der zweiten Siliziumscheibe 300 freigelegten Abschnitten der Mon- tageflächen 250 der Deckelrohlinge 210 ist eine Lot-Metalli¬ sierung 270 angeordnet worden.
Die Lot-Metallisierung 270 kann beispielsweise AuSn aufwei¬ sen. In diesem Fall eignet sich die Lot-Metallisierung 270 zur Herstellung einer eutektischen Lötverbindung. Das Anordnen der Lot-Metallisierung 270 kann beispielsweise durch ein galvanisches Verfahren, durch Bedampfen oder durch Eintauchen in Flüssiglot erfolgt sein. Auf das Anordnen der Lot-Metallisierung 270 auf der Basis-Metallisierung 260 auf den Montageflächen 250 der Deckelrohlinge 210 des Verbunds 200 kann verzichtet werden.
Fig. 13 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 in einem der Darstellung der Fig. 12 zeitlich nachfolgenden Bearbeitungsstand. Die zweite Siliziumscheibe 300 ist von dem Verbund 200 von Deckelrohlingen 210 entfernt worden. Das Entfernen der zweiten Siliziumscheibe 300 kann beispiels¬ weise durch einen Ätzprozess erfolgt sein, insbesondere bei¬ spielsweise durch Ätzen mit KOH. Dabei kann die zweite Sili¬ ziumscheibe 300 vollständig aufgelöst sein. Gegebenenfalls an der zweiten Siliziumscheibe 300 anhaftendes Material der Ba- sis-Metallisierung 260 und/oder der Lot-Metallisierung 270 ist gemeinsam mit der zweiten Siliziumscheibe 300 entfernt worden .
Fig. 14 zeigt eine schematische Darstellung eines der Dar- Stellung der Fig. 13 zeitlich nachfolgenden Bearbeitungsschritts. In diesem Bearbeitungsschritt wird der Verbund 200 von Deckelrohlingen 210 entlang von Trennebenen 280 zerteilt, um eine Mehrzahl von Gehäusedeckeln 400 zu bilden. Die Trennebenen 280 verlaufen senkrecht zu den Oberseiten 211 und den Unterseiten 212 der Deckelrohlinge 210 des Verbunds 200 und erstrecken sich durch die zwischen den Kavitä- ten 230 der einzelnen Deckelrohlinge 210 angeordneten Wandungen 240. Damit bilden die Trennebenen 280 das Gitter der Wan- düngen 240 der Deckelrohlinge 210 des Verbunds 200 nach. Das Zerteilen des Verbunds 200 an den Trennebenen 280 kann beispielsweise durch Sägen erfolgen, insbesondere beispiels¬ weise unter Verwendung einer Wafersäge. Jeder durch Zerteilen des Verbunds 200 entstehende Gehäusede¬ ckel 400 ist aus einem Deckelrohling 210 des Verbunds 200 ge¬ bildet. Damit weist jeder Gehäusedeckel 400 an seiner Unter¬ seite 212 eine Kavität 230 und eine die Kavität 230 umgren¬ zende Wandung 240 auf. An der Wandung 240 an der Unter- seite 212 des Gehäusedeckels 400 ist die Montagefläche 250 ausgebildet. An zumindest einem Teil der Montagefläche 250 ist die Basis-Metallisierung 260 angeordnet. Auf der Basis- Metallisierung 260 ist optional die Lot-Metallisierung 270 angeordnet .
Fig. 15 zeigt eine schematische perspektivische Darstellung eines optoelektronischen Bauelements 500. Das optoelektronische Bauelement 500 ist dazu ausgebildet, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Das optoelektronische Bauelement 500 kann beispielsweise ein Laser-Bauelement zur Erzeugung und Abstrahlung eines Laserstrahls sein.
Das optoelektronische Bauelement 500 weist ein Gehäuse 510 auf, das ein Gehäuseunterteil 520 und einen nach dem vorste¬ hend beschriebenen Verfahren hergestellten Gehäusedeckel 400 umfasst. Das Gehäuseunterteil 520 kann auch als Träger oder Substrat bezeichnet werden. Das Gehäuseunterteil 520 weist eine Oberseite 521 und eine der Oberseite 521 gegenüberlie- gende Unterseite 522 auf.
Das Gehäuseunterteil 520 kann beispielsweise ein Keramikmate¬ rial aufweisen, insbesondere beispielsweise A1N oder AI2O3. Das Gehäuseunterteil 520 kann aber beispielsweise auch Sili- zium aufweisen.
An der Unterseite 522 des Gehäuseunterteils 520 können elekt¬ rische Kontaktflächen des optoelektronischen Bauelements 500 angeordnet sein. Das optoelektronische Bauelement 500 kann sich dadurch als SMD-Bauelement für eine Oberflächenmontage eignen, beispielsweise für eine Oberflächenmontage durch Wie¬ deraufschmelzlöten (Reflow-Löten) . An der Oberseite 521 des Gehäuseunterteils 520 können Kontaktflächen ausgebildet sein, die elektrisch leitend mit den an der Unterseite 522 des Ge¬ häuseunterteils 520 angeordneten Kontaktflächen verbunden sind . Das Gehäuseunterteil 520 des Gehäuses 510 des optoelektroni¬ schen Bauelements 500 weist an seiner Oberseite 521 eine Me¬ tallisierung 550 auf. Die Metallisierung 550 kann beispielsweise Gold aufweisen. Die Metallisierung 550 kann auch als Finish bezeichnet werden.
Der Gehäusedeckel 400 ist an der Oberseite 521 des Gehäuseun¬ terteils 520 angeordnet. Dabei ist die Montagefläche 250 an der Unterseite 212 des Gehäusedeckels 500 der Oberseite 521 des Gehäuseunterteils 520 zugewandt und mit der Metallisie- rung 550 an der Oberseite 521 des Gehäuseunterteils 520 ver¬ bunden .
Der Gehäusedeckel 400 ist über eine eutektische Lötverbindung mit der Oberseite 521 des Gehäuseunterteils 520 verbunden. Die eutektische Lötverbindung ist aus der Lot-Metallisierung 270 gebildet worden und verbindet die Basis-Metallisierung 260 an der Montagefläche 250 an der Unterseite 212 des Gehäu¬ sedeckels 400 mit der Metallisierung 550 an der Oberseite 521 des Gehäuseunterteils 520.
Die Lot-Metallisierung 270 kann, wie anhand der Figuren 9 bis 14 beschrieben, an der Basis-Metallisierung 260 an der Montagefläche 250 des Gehäusedeckels 400 bereitgestellt worden sein. Alternativ kann die Lot-Metallisierung 270 aber auch auf der Metallisierung 550 an der Oberseite 521 des Gehäuse¬ unterteils 520 bereitgestellt worden sein. Eine weitere Mög¬ lichkeit besteht darin, die Lot-Metallisierung 270 als vorge¬ formtes Element (Preform) bereitzustellen und zwischen der Montagefläche 250 des Gehäusedeckels 400 und der Oberseite 521 des Gehäuseunterteils 520 anzuordnen.
Die eutektische Lötverbindung zwischen dem Gehäusedeckel 400 und dem Gehäuseunterteil 520 des Gehäuses 510 des optoelekt¬ ronischen Bauelements 500 ist hermetisch dicht. Dadurch bil¬ det die zwischen dem Gehäusedeckel 400 und dem Gehäuseunterteil 520 des Gehäuses 510 eingeschlossene Kavität 230 einen hermetisch abgeschlossenen Hohlraum 530.
In dem Hohlraum 530 ist ein optoelektronischer Halbleiterchip 540 angeordnet. Durch die Anordnung des optoelektronischen Halbleiterchips 540 in dem hermetisch dicht abgeschlos¬ senen Hohlraum 530 des Gehäuses 510 ist der optoelektronische Halbleiterchip 540 vor Umgebungseinflüssen geschützt.
Der optoelektronische Halbleiterchip 540 ist dazu ausgebil¬ det, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Der optoelektronische Halbleiter- chip 540 kann beispielsweise als Leuchtdiodenchip ausgebildet sein .
Der optoelektronische Halbleiterchip 540 ist elektrisch lei¬ tend mit den an der Unterseite 522 des Gehäuseunterteils 520 des Gehäuses 510 des optoelektronischen Bauelements 500 ange¬ ordneten elektrischen Kontaktflächen des optoelektronischen Bauelements 500 verbunden.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei- spiele näher illustriert und beschrieben. Dennoch ist die Er¬ findung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen . BEZUGSZEICHENLISTE
100 erste Siliziumscheibe
101 Oberseite
102 Unterseite
110 Graben
120 Insel
130 Glasscheibe
131 Oberseite
132 Unterseite
200 Verbund
210 Deckelrohling
211 Oberseite
212 Unterseite
220 Antireflexbeschrchtung
230 Kavität
240 Wandung
250 Montagefläche
260 Basis-Metallisierung
270 Lot-Metallisierung
280 Trennebene 300 zweite Siliziumscheibe
301 Oberseite
302 Unterseite
310 Öffnung 400 Gehäusedeckel
500 optoelektronisches Bauelement
510 Gehäuse
520 Gehäuseunterteil
521 Oberseite
522 Unterseite
530 Hohlraum
540 optoelektronischer Halbleiterchip
550 Metallisierung

Claims

PATENTA S PRUCHE
Verfahren zum Herstellen eines Gehäusedeckels (400) mit den folgenden Schritten:
- Bereitstellen eines Deckelrohlings (210) mit einer an einer Unterseite (212) ausgebildeten Montagefläche (250);
- Verbinden der Unterseite (212) des Deckelrohlings (210) mit einer Siliziumscheibe (300);
- Anlegen mindestens einer Öffnung (310) in der Siliziumscheibe (300), um zumindest einen Teil der Montagefläche (250) freizulegen;
- Anordnen einer Basis-Metallisierung (260) auf dem freigelegten Teil der Montagefläche (250);
- Entfernen der Siliziumscheibe (300).
Verfahren gemäß Anspruch 1,
wobei nach dem Anordnen der Basis-Metallisierung (260) der folgende weitere Schritt erfolgt:
- Anordnen einer Lot-Metallisierung (270) auf der Basis- Metallisierung (260).
Verfahren gemäß Anspruch 2,
wobei die Lot-Metallisierung (270) AuSn aufweist.
Verfahren gemäß einem der Ansprüche 2 und 3,
wobei das Anordnen der Lot-Metallisierung (270) durch ein galvanisches Verfahren, durch Bedampfen oder durch Eintauchen in Flüssiglot erfolgt.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Deckelrohling (210) ein Glas aufweist.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Deckelrohling (210) in einem Verbund (200) mit weiteren Deckelrohlingen (210) bereitgestellt wird, wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Zerteilen des Verbunds (200) .
7. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Deckelrohling (210) mit einer an der Unterseite (212) angeordneten Kavität (230) bereitgestellt wird, wobei die Montagefläche (250) an einer die Kavität (230) umgrenzenden Wandung (240) angeordnet ist.
8. Verfahren gemäß einem der vorhergehenden Ansprüche,
wobei das Bereitstellen des Deckelrohlings (210) ein Po¬ lieren der Montagefläche (250) umfasst.
9. Verfahren gemäß einem der vorhergehenden Ansprüche,
wobei das Verbinden des Deckelrohlings (210) mit der Si¬ liziumscheibe (300) durch anodisches Bonden erfolgt.
10. Verfahren gemäß einem der vorhergehenden Ansprüche,
wobei das Anlegen der Öffnung (310) in der Siliziumscheibe (300) durch einen Ätzprozess erfolgt, insbeson¬ dere durch einen nasschemischen oder einen trockenchemischen Ätzprozess.
11. Verfahren gemäß einem der vorhergehenden Ansprüche,
wobei die Basis-Metallisierung (260) TiPtAu aufweist.
12. Verfahren gemäß einem der vorhergehenden Ansprüche,
wobei das Anordnen der Basis-Metallisierung (260) durch ein Kathodenzerstäubungsverfahren oder durch Bedampfen erfolgt .
13. Verfahren gemäß einem der vorhergehenden Ansprüche,
wobei das Entfernen der Siliziumscheibe (300) durch einen Ätzprozess erfolgt, insbesondere durch Ätzen mit KOH.
14. Verfahren zum Herstellen eines optoelektronischen Bauelements (500)
mit den folgenden Schritten:
- Bereitstellen eines Gehäuseunterteils (520) eines opto¬ elektronischen Bauelements (500); - Herstellen eines Gehäusedeckels (400) nach einem Ver¬ fahren gemäß einem der vorhergehenden Ansprüche;
- Verbinden des Gehäusedeckels (400) mit dem Gehäuseun¬ terteil (520) .
15. Verfahren gemäß Anspruch 14,
wobei das Verbinden des Gehäusedeckels (400) mit dem Ge¬ häuseunterteil (520) durch eutektisches Löten erfolgt. 16. Verfahren gemäß einem der Ansprüche 14 und 15,
wobei das Gehäuseunterteil (520) mit einer Beschichtung (550) bereitgestellt wird, die Gold aufweist.
17. Optoelektronisches Bauelement (500)
mit einem Gehäuse (510), das ein Gehäuseunterteil (520) und einen mit dem Gehäuseunterteil (520) verbundenen Ge¬ häusedeckel (400) umfasst,
wobei der Gehäusedeckel (400) ein Glas aufweist,
wobei der Gehäusedeckel (400) durch eine eutektische Löt- Verbindung mit dem Gehäuseunterteil (520) verbunden ist.
Optoelektronisches Bauelement (500) gemäß Anspruch 17, wobei zwischen dem Gehäusedeckel (400) und dem Gehäuseun terteil (520) ein Hohlraum (530) eingeschlossen ist, wobei in dem Hohlraum (530) ein optoelektronischer Halbleiterchip (540) angeordnet ist.
Optoelektronisches Bauelement (500) gemäß Anspruch 18, wobei der Hohlraum (530) hermetisch dicht abgeschlossen ist .
PCT/EP2016/062043 2015-05-29 2016-05-27 Verfahren zum herstellen eines gehäusedeckels, verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement Ceased WO2016193160A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/577,837 US10177285B2 (en) 2015-05-29 2016-05-27 Method of producing a housing cover, method of producing an optoelectronic component, and optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015108494.5 2015-05-29
DE102015108494.5A DE102015108494B4 (de) 2015-05-29 2015-05-29 Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
WO2016193160A1 true WO2016193160A1 (de) 2016-12-08

Family

ID=56081498

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/062043 Ceased WO2016193160A1 (de) 2015-05-29 2016-05-27 Verfahren zum herstellen eines gehäusedeckels, verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Country Status (3)

Country Link
US (1) US10177285B2 (de)
DE (1) DE102015108494B4 (de)
WO (1) WO2016193160A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7372528B2 (ja) * 2019-09-30 2023-11-01 日亜化学工業株式会社 光源装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048898A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20100193940A1 (en) * 2009-02-04 2010-08-05 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
JP2011077182A (ja) * 2009-09-29 2011-04-14 Citizen Electronics Co Ltd 発光装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307434A (en) * 1992-07-16 1994-04-26 At&T Bell Laboratories Article that comprises a laser coupled to an optical fiber
CH694453A5 (de) * 1998-07-24 2005-01-31 Genspec Sa Mikromechanisch hergestellte Düse zur Erzeugung reproduzierbarer Tröpfchen.
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US6982437B2 (en) * 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
JP2006083442A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 成膜方法、電子デバイス、及び電子機器
US7495462B2 (en) 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
WO2009023338A2 (en) * 2007-05-18 2009-02-19 Sarnoff Corporation Channel cell system
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
TWI614816B (zh) * 2010-06-22 2018-02-11 Analog Devices, Inc. 用以蝕刻及分割蓋晶圓之方法
US9052445B2 (en) * 2011-10-19 2015-06-09 Cisco Technology, Inc. Molded glass lid for wafer level packaging of opto-electronic assemblies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048898A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20100193940A1 (en) * 2009-02-04 2010-08-05 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
JP2011077182A (ja) * 2009-09-29 2011-04-14 Citizen Electronics Co Ltd 発光装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
APANIUS ET AL: "Silicon shadow mask fabrication for patterned metal deposition with microscale dimensions using a novel corner compensation scheme", SENSORS AND ACTUATORS A: PHYSICAL, ELSEVIER BV, NL, vol. 140, no. 2, 24 October 2007 (2007-10-24), pages 168 - 175, XP022313171, ISSN: 0924-4247, DOI: 10.1016/J.SNA.2007.06.028 *
MAAH-SANGO ET AL: "Silicon Shadow Masks for Fine-Feature Thin-Film Depositions", IEEE ELECTRON DEVICE LETTERS,, vol. EDL-3, no. 1, 1 January 1982 (1982-01-01), pages 21 - 23, XP001392003, ISSN: 0193-8576 *

Also Published As

Publication number Publication date
US20180166611A1 (en) 2018-06-14
DE102015108494B4 (de) 2024-01-18
US10177285B2 (en) 2019-01-08
DE102015108494A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
DE102012213343B4 (de) VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
DE19600306C1 (de) Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
DE102013202902B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013212928A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013207611A1 (de) Beleuchtungsvorrichtung mit optoelektronischem Bauelement
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE102013202906A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2017046257A1 (de) Optoelektronisches bauelement
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
WO2015086665A1 (de) Optoelektronisches bauelement
WO2014170211A1 (de) Optoelektronisches bauelement
DE102013212247A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102017127597B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP2308105B1 (de) Optoelektronisches halbleiterbauelement
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
WO2016193160A1 (de) Verfahren zum herstellen eines gehäusedeckels, verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
DE112015004077B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
WO2020127480A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16725166

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15577837

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE