WO2016171437A1 - 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법 - Google Patents

하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법 Download PDF

Info

Publication number
WO2016171437A1
WO2016171437A1 PCT/KR2016/003992 KR2016003992W WO2016171437A1 WO 2016171437 A1 WO2016171437 A1 WO 2016171437A1 KR 2016003992 W KR2016003992 W KR 2016003992W WO 2016171437 A1 WO2016171437 A1 WO 2016171437A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
hybrid
memory
memory device
vinyltriethoxysilane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/003992
Other languages
English (en)
French (fr)
Inventor
김영규
김화정
이철연
서주역
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of KNU
Original Assignee
Industry Academic Cooperation Foundation of KNU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of KNU filed Critical Industry Academic Cooperation Foundation of KNU
Priority to US15/568,312 priority Critical patent/US10529936B2/en
Publication of WO2016171437A1 publication Critical patent/WO2016171437A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors

Definitions

  • the present invention relates to a memory device having a hybrid insulating layer and a method of manufacturing the same, and more particularly, by a hybrid insulating layer made of a mixture of inorganic and organic materials complementary to the characteristics of organic and inorganic materials to improve memory performance and high temperature
  • the present invention relates to a memory device having a hybrid insulating layer capable of driving stably under both low and low temperature conditions and having a transistor structure and functioning as a nonvolatile memory by the hysteresis characteristics of the hybrid insulating layer.
  • nonvolatile memory devices are mainly made of flash memory based on silicon materials.
  • conventional flash memories have a limited number of write / erase times, have a slow writing speed, are highly integrated, and are difficult to miniaturize.
  • researches on various types of next generation nonvolatile memory devices have been conducted.
  • an organic memory device As such an organic memory device, a technology of an organic memory device having an insulating layer made of polyvinyl alcohol (PVA) having a memory function and having a proper dielectric constant in Korean Patent Nos. 1190570 and Korean Patent No. 1234225 is disclosed. have.
  • PVA polyvinyl alcohol
  • the organic memory device includes a polymethyl methacrylate (PMMA), a polyvinyl phenol (PVP), and a polyvinyl alcohol (PVA) between the gate electrode layer and the source and drain electrode layers. It has a structure including a tunneling organic insulating layer consisting of at least one selected from the group consisting of.
  • PMMA polymethyl methacrylate
  • PVP polyvinyl phenol
  • PVA polyvinyl alcohol
  • An organic memory device having such an organic insulating layer has an advantage of increasing charge mobility due to a high dielectric constant, but has a disadvantage of generating a lot of leakage current, and is difficult to operate at high temperatures due to a low glass transition temperature of 85 ° C. or lower, and only at low temperatures.
  • the disadvantage is that it can be driven.
  • the present invention has been made to solve the above problems, and an object of the present invention is to form a hybrid insulating layer made of a mixed material of an inorganic and organic material between a gate electrode and a charge transport layer, so that characteristics of an inorganic memory and an organic memory device can be achieved. Complementing the circuit improves memory performance, operates stably under both high and low temperature conditions, and enables the hybrid insulating layer to be electrically polarized, which exhibits hysteresis, so that the drain current has hysteresis characteristics. While providing a method of manufacturing an organic memory device having a memory function.
  • a memory device including a gate electrode and a source and a drain electrode formed on a substrate
  • crosslinking between the gate electrode and the source and drain electrodes are mutually
  • a possible mixture of inorganic and organic materials forms an electrically polarizable hybrid memory insulating layer that exhibits hysteresis.
  • the organic material of the hybrid memory insulation layer is made of polyvinyl phenol.
  • the inorganic material of the hybrid memory insulating layer is made of vinyltriethoxysilane (Vinyltriethoxysilane).
  • a memory device having a hybrid insulating layer may be formed of a substrate, a gate electrode formed on the substrate, and an electrically polarizable hybrid memory formed of a mixed material of inorganic and organic materials formed on the gate electrode and capable of crosslinking with each other to exhibit hysteresis. And an insulating layer, a charge transport layer formed on the hybrid memory insulation layer, and source and drain electrodes formed on the charge transport layer and spaced apart from each other by a predetermined distance.
  • the organic material of the hybrid memory insulation layer is made of polyvinyl phenol
  • the inorganic material of the hybrid memory insulation layer is made of vinyltriethoxysilane.
  • the charge transport layer is characterized in that the hole transport layer.
  • a method of manufacturing a memory device having a hybrid insulating layer comprising: forming a gate electrode on a substrate, and forming a gate electrode on the substrate to form hysteresis electrically formed of a mixed material of organic and inorganic materials. Forming a polarizable hybrid memory insulating layer, forming a charge transport layer on the hybrid memory insulating layer, and forming a source electrode and a drain electrode spaced apart from each other by a predetermined distance on the hole transport layer.
  • the organic material of the hybrid memory insulation layer is made of polyvinyl phenol
  • the inorganic material of the hybrid memory insulation layer is made of vinyltriethoxysilane.
  • polyvinyl phenol and vinyltriethoxysilane are reacted with water and acetic acid for a predetermined time to allow chemical bonding.
  • crosslinking is performed through bonding of the OH group of the polyvinyl phenol and the OH group of the vinyltriethoxysilane.
  • the hybrid memory insulating layer is manufactured by the sol-gel method.
  • the memory insulating layer is formed of a hybrid insulating layer in which the organic material of polyvinyl phenol and the inorganic material of vinyltriethoxysilane (Vinyltriethoxysilane) is mixed, the inorganic memory and the organic memory Complementary with the characteristics of the device to improve the memory performance, and stable operation at high temperature as well as low temperature has a very wide range of use.
  • the insulating layer is chemically bonded through the organic linking of the organic material of polyvinylphenol and the inorganic material of vinyltriethoxysilane to lower the dielectric constant and has almost no hysteresis leakage. It is possible to drive.
  • the polyvinylphenol material is chemically bonded with vinyltriethoxysilane, which is a silicon-based inorganic material, so that the insulating layer is hardened, so that the insulating layer itself can be used as a substrate, which eliminates the need for a separate substrate forming step, thereby reducing manufacturing time. It is effective to reduce the manufacturing cost.
  • FIG. 1 is a cross-sectional view of a memory device having a hybrid insulating layer according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view illustrating an operating principle of a memory device having a hybrid insulating layer according to an embodiment of the present invention.
  • 3 and 4 are graphs showing hysteresis characteristics of the memory device under different temperature conditions.
  • FIG. 5 illustrates a chemical structure for forming a hybrid memory insulator according to the present invention.
  • 6 to 9 are cross-sectional views sequentially illustrating a method of manufacturing an organic memory device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of a memory device having a hybrid insulating layer according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view illustrating an operating principle of a memory device having a hybrid insulating layer according to an embodiment of the present invention.
  • a memory device having a hybrid insulating layer is a substrate 100, a gate electrode 110 formed on the substrate 100, a mixture of an inorganic material and an organic material on the gate electrode 110 And a hybrid memory insulating layer 120, a charge transport layer 130, a source electrode 140, and a drain electrode 150 formed by the semiconductor memory device.
  • the present invention takes advantage of the fact that the insulating layer 130 located between the gate electrode 110 and the charge transport layer 130 may function as a memory when the insulating layer 130 is made of an electrically polarizable material indicating hysteresis.
  • each quadrant of the hysteresis curve is stored using a hysteresis curve having a different current change curve when the voltage is increased and a current change curve when the voltage is decreased. 11) technology used.
  • the present invention is to mix the inorganic and the organic material in the insulating layer to complement the characteristics of each memory device of the organic memory device and the inorganic memory device to improve the memory performance.
  • the substrate 100 may be a silicon substrate, a glass substrate, a plastic substrate, or the like.
  • the gate electrode 110 may be formed of a conductive material such as gold (Au), silver (Ag), copper (Cu), nickel (Ni) / aluminum, or a polymer.
  • the hybrid memory insulation layer 120 mixes organic polyvinylphenol (PVP) and silicon-based inorganic vinyltriethoxysilane (VTES) to allow chemical bonding.
  • PVP organic polyvinylphenol
  • VTES silicon-based inorganic vinyltriethoxysilane
  • the hybrid memory insulating layer 120 in which the organic and inorganic materials are mixed has hysteresis characteristics and has a dielectric constant of about 5 to 10 ⁇ .
  • a ferroelectric such as PVDF-TrFE (polyvinyledenedifluoride-tetrafluoroethy) is used as a memory insulating layer by using such hysteresis characteristics, but such a ferroelectric has a dielectric constant of about 16 ⁇ and the current does not turn off, so that the current leaks and cross talk (cross talk). Phenomena occur, and also the insulation layer is formed only by the organic material itself has a disadvantage of low durability and very weak at high temperatures.
  • the hybrid memory insulating layer 120 of the present invention has a low dielectric constant and does not generate a crosstalk phenomenon, thereby enabling driving at a low voltage.
  • the source electrode 140 and the drain electrode 150 are formed to be spaced apart from each other on the charge transport layer 130 by a predetermined distance, and include gold (Au), silver (Ag), copper (Cu), nickel (Ni) / aluminum, and polymers. It may be formed of a conductive material such as.
  • the hybrid memory insulation layer 120 is electrically polarized to generate a hysteresis phenomenon.
  • the hole hysteresis phenomenon also occurs in the charge transport layer 130. Induced.
  • the hysteresis characteristic is generated in the hole movement of the charge transport layer 130 as described above, the charge mobility from the source electrode 140 to the drain electrode 150 is increased, so that the drain current has the hysteresis characteristic. It will be able to function as a volatile memory.
  • the hysteresis characteristic of the drain current is clearly shown, it means that the voltage difference due to hysteresis is large, so that the threshold voltage difference of the memory device is increased when the hybrid memory insulation layer having a large voltage difference due to hysteresis is used, so that driving at low voltage becomes possible. .
  • FIG. 3 and 4 are graphs showing hysteresis characteristics of memory devices under different temperature conditions
  • FIG. 3 is a graph showing hysteresis characteristics under a temperature condition of 50 ° C.
  • FIG. 4 shows characteristics under a temperature condition of 250 ° C. Indicated.
  • the hysteresis characteristics are clearly shown even at a temperature of 50 ° C. or at a high temperature of 250 ° C., and there is almost no hysteresis leakage.
  • the memory device having the hybrid insulating layer according to the present invention is formed by chemically bonding organic polyvinyl phenol (PVP: Polyvinyl Alcohol) and silicon-based inorganic material (VTES: Vinyltriethoxysilane) through crosslinking. It can be used stably even at high temperature.
  • PVP Polyvinyl Alcohol
  • VTES Vinyltriethoxysilane
  • FIG. 5 is a view illustrating a chemical structure for forming a hybrid memory insulator according to the present invention.
  • polyvinyl phenol and vinyltriethoxysilane are water (H 2 O).
  • Peracetic acid (CH 3 COOH) as a catalyst for about one day at room temperature to crosslinking through the coupling of the OH group of the polyvinyl phenol (vinyltriethoxysilane) with the OH group of the polyvinyl phenol (Vinyltriethoxysilane). .
  • the hybrid memory insulating layer is manufactured by the sol-gel process, and thus has excellent thermal stability, maintains high transparency, particularly shows excellent transmittance in the visible light region, and high transmittance even when exposed to high temperature for a long time. It will have the advantage of maintaining.
  • 6 to 9 are cross-sectional views sequentially illustrating a method of manufacturing an organic memory device according to an embodiment of the present invention.
  • the gate electrode 110 is formed on the substrate 100.
  • the gate electrode 110 is formed by thermal evaporation of a conductive material and then patterned.
  • the conductive material may include, for example, gold (Au), silver (Ag), copper (Cu), nickel (Ni) / aluminum, Polymers and the like can be used.
  • the hybrid memory insulating layer 120 is formed to a predetermined thickness on the substrate 100 on which the gate electrode 110 is formed.
  • the hybrid memory insulating layer 120 is formed of an electrically polarizable material exhibiting hysteresis, and is formed by a mixture of organic and inorganic materials.
  • polyvinyl phenol (PVP: Polyvinyl Alcohol) as an organic material
  • VTES Vinyltriethoxysilane
  • Silane silicon-based inorganic material
  • water H 2 O
  • acetic acid CH 3 COOH
  • crosslinking is made through the combination of the OH group of the polyvinyl phenol and the OH group of the vinyltriethoxysilane.
  • the hybrid memory insulating layer 120 solution thus formed is coated on the substrate 100 on which the gate electrode 110 is formed.
  • the mixed solution coating may be performed by a spin coating method, and after the coating is completed, the hybrid memory insulation layer 120 is formed by heat treatment at a temperature of 80 ° C. to 120 ° C. for 10 to 14 hours.
  • the hybrid memory insulating layer 120 is preferably manufactured by the sol-gel method.
  • the charge transport layer 130 is formed on the hybrid memory insulation layer 120, but in order to increase the charge transport efficiency, the hole transport layer is spin-coated with P3HT (poly (3-hexylthiophene)). To coat.
  • P3HT poly (3-hexylthiophene
  • the charge transport layer 130 may include a polymer active layer as an organic semiconductor layer.
  • a conductive material such as gold (Au), silver (Ag), copper (Cu), nickel (Ni) / aluminum, a polymer, and the like is patterned. Through the process to form a source electrode 140 and a drain electrode 150 spaced apart by a predetermined distance.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하는 메모리 소자에 있어서, 상기 게이트 전극과 소스 및 드레인 전극 사이에 상호간에 크로스링킹이 가능한 무기질과 유기질의 혼합 물질로 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층이 형성된다. 상기와 같은 본 발명에 따르면, 메모리 절연층을 폴리비닐페놀(polyvinyl phenol)의 유기질 물질과 비닐트리에톡시실란(Vinyltriethoxysilane)의 무기질 물질을 혼합한 하이브리드 절연층으로 형성되도록 하여, 무기 메모리와 유기 메모리 소자의 특성을 상호 보완하여 메모리 성능이 향상되며, 저온 뿐만 아니라 고온에서도 안정적으로 작동되어 사용범위가 매우 넓은 효과가 있다. 또한, 절연층을 폴리비닐페놀의 유기질 물질과 비닐트리에톡시실란의 무기질 물질의 크로스링킹을 통한 화학적 결합을 통해 유전율을 낮추면서도 히스테리시스 누설이 거의 없어 저전압에서 우수한 드레인 전류 특성을 가지도록 하여 저전압에서 구동이 가능한 효과가 있다. 또한, 폴리비닐페놀 물질을 실리콘 베이스 무기물인 비닐트리에톡시실란과 화학결합시켜 절연층이 단단해져 절연층 자체를 기판으로 사용할 수 있어, 별도의 기판 형성단계가 필요치 않아 제조시간을 단축할 수 있으며, 제조비용을 절감할 수 있는 효과가 있다.

Description

하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법
본 발명은 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 무기질과 유기질의 혼합 물질로 이루어진 하이브리드 절연층에 의해 유기물과 무기물의 특성을 상호 보완하여 메모리 성능이 향상되고 고온과 저온조건 모두에서 안정적으로 구동이 가능하며, 하이브리드 절연층의 히스테리시스 특성에 의하여 트랜지스터의 구조를 가지면서도 비휘발성 메모리의 기능을 할 수 있는 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법에 관한 것이다.
정보통신 산업과 휴대용 정보 기기의 비약적인 발전에 따라 대용량 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 현재 이러한 비휘발성 메모리 소자는 실리콘 재료에 기반을 둔 플래시 메모리 (flash memory)가 주류를 이루고 있으나, 기존의 플래시 메모리는 기록/소거 횟수가 제한되고, 기록 속도가 느리며, 고집적, 소형화가 곤란한 등의 기술적 한계가 드러남에 따라서 다양한 형태의 차세대 비 휘발성 메모리 소자에 대한 연구가 진행되고 있다.
일례로 메모리 소자의 메모리층 재료로 유기물을 사용하여, 기존의 실리콘 메모리 소자의 물리적인 한계를 극복하고, 초고속, 고용량, 저소비전력, 저가격 특성을 갖는 차세대 비휘발성 메모리 소자를 구현하기 위한 기술의 개발이 활발하게 진행되고 있다.
이러한 유기 메모리 소자로서 한국등록특허 1190570호 및 한국등록특허 1234225호에 적당한 유전율을 가지면서 메모리 기능을 갖는 폴리비닐알코올(polyvinyl alcohol; PVA)로 이루어지는 절연층을 갖는 유기 메모리 소자에 대한 기술이 개시되어 있다.
상기 선행문헌에 따르면 유기 메모리 소자는 게이트 전극층과 소스 및 드레인 전극 층 사이에 폴리메틸메타크릴레이트(polymethyl methacrylate; PMMA), 폴리비닐페놀(polyvinyl phenol; PVP) 및 폴리비닐알코올(polyvinyl alcohol; PVA)로 이루어진 군에서 선택된 적어도 하나로 이루어진 터널링 유기 절연층을 포함하는 구조를 갖는다.
이러한 유기 절연층을 갖는 유기 메모리 소자의 경우 유전율이 높아 전하 이동도가 높아지는 장점이 있지만 그만큼 누설 전류를 많이 발생하게 되는 단점이 있으며, 85℃ 이하의 낮은 유리 전이온도로 인하여 고온 구동이 어렵고 저온에서만 구동이 가능하다는 단점이 있다.
따라서, 이러한 종래 유기 절연층을 갖는 유기 메모리 소자의 불합리한 점을 극복하고 저온 및 고온에서도 안정적인 구동이 가능한 메모리 소자 및 이의 제조방법에 대한 요구가 높아지고 있는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 무기질과 유기질의 혼합 물질로 이루어진 하이브리드 절연층을 게이트 전극과 전하 수송층 사이에 형성하여, 무기 메모리와 유기 메모리 소자의 특성을 상호 보완하여 메모리 성능이 향상되고 고온과 저온조건 모두에서 안정적으로 구동됨과 함께, 상기 하이브리드 절연층이 히스테리시스(hysteresis)를 나타내는 전기적으로 분극 가능하도록 하여 드레인 전류가 히스테리시스 특성을 갖도록 함으로써 트랜지스터 구조를 가지면서 메모리 기능을 갖는 유기 메모리 소자 그 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하는 메모리 소자에 있어서, 상기 게이트 전극과 소스 및 드레인 전극 사이에 상호간에 크로스링킹이 가능한 무기질과 유기질의 혼합 물질로 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층이 형성된다.
여기서, 상기 하이브리드 메모리 절연층의 유기질 물질은 폴리비닐페놀(polyvinyl phenol)로 이루어진다.
아울러, 상기 하이브리드 메모리 절연층의 무기질 물질은 비닐트리에톡시실란(Vinyltriethoxysilane)으로 이루어진다.
또한, 하이브리드 절연층을 가지는 메모리 소자는 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성되며 상호간에 크로스링킹이 가능한 무기질과 유기질의 혼합 물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층, 상기 하이브리드 메모리 절연층 상에 형성된 전하 수송층 및 상기 전하 수송층 상에 일정 거리 이격되게 각각 형성된 소스 및 드레인 전극을 포함하여 구성된다.
여기서 상기 하이브리드 메모리 절연층의 유기질 물질은 폴리비닐페놀(polyvinyl phenol)로 이루어지고, 상기 하이브리드 메모리 절연층의 무기질 물질은 비닐트리에톡시실란(Vinyltriethoxysilane)으로 이루어진다.
아울러, 상기 전하 수송층은 정공 수송층인 것을 특징으로 한다.
이러한 과제를 해결하기 위한 본 발명에 따른 하이브리드 절연층을 가지는 메모리 소자 제조 방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 형성되며 유기질과 무기질의 혼합 물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층을 형성하는 단계, 상기 하이브리드 메모리 절연층 상에 전하 수송층을 형성하는 단계, 상기 정공 수송층 상에 일정 거리 이격되는 소스 전극과 드레인 전극을 형성하는 단계를 포함하여 제공된다.
이러한 제조방법에서 상기 하이브리드 메모리 절연층의 유기질 물질은 폴리비닐페놀(polyvinyl phenol)로 이루어지고, 상기 하이브리드 메모리 절연층의 무기질 물질은 비닐트리에톡시실란(Vinyltriethoxysilane)으로 이루어진다.
아울러, 상기 하이브리드 메모리 절연층 형성단계는 폴리비닐페놀(polyvinyl phenol)과 비닐트리에톡시실란(Vinyltriethoxysilane)을 물과 아세트산을 촉매로 하여 일정 시간동안 반응시켜 화학적 결합이 이루어지도록 한다.
더욱이, 상기 폴리비닐페놀(polyvinyl phenol)의 OH기와 상기 비닐트리에톡시실란(Vinyltriethoxysilane)의 OH기의 결합을 통해 크로스링킹된다.
더욱이, 상기 하이브리드 메모리 절연층은 졸겔법에 의해 제조된다.
상기와 같은 본 발명에 따르면, 메모리 절연층을 폴리비닐페놀(polyvinyl phenol)의 유기질 물질과 비닐트리에톡시실란(Vinyltriethoxysilane)의 무기질 물질을 혼합한 하이브리드 절연층으로 형성되도록 하여, 무기 메모리와 유기 메모리 소자의 특성을 상호 보완하여 메모리 성능이 향상되며, 저온 뿐만 아니라 고온에서도 안정적으로 작동되어 사용범위가 매우 넓은 효과가 있다.
또한, 절연층을 폴리비닐페놀의 유기질 물질과 비닐트리에톡시실란의 무기질 물질의 크로스링킹을 통한 화학적 결합을 통해 유전율을 낮추면서도 히스테리시스 누설이 거의 없어 저전압에서 우수한 드레인 전류 특성을 가지도록 하여 저전압에서 구동이 가능한 효과가 있다.
또한, 폴리비닐페놀 물질을 실리콘 베이스 무기물인 비닐트리에톡시실란과 화학결합시켜 절연층이 단단해져 절연층 자체를 기판으로 사용할 수 있어, 별도의 기판 형성단계가 필요치 않아 제조시간을 단축할 수 있으며, 제조비용을 절감할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 하이브리드 절연층을 가지는 메모리 소자의 단면도이고, 도 2는 본 발명의 일실시예에 따른 하이브리드 절연층을 가지는 메모리 소자의 동작 원리를 나타낸 단면도이다.
도 3과 도 4는 각기 다른 온도조건에서 메모리 소자의 히스테리시스 특성을 나타낸 그래프이다.
도 5는 본 발명에 따른 하이브리드 메모리 절연체의 형성하기 위한 화학구조를 나타낸 도면이다.
도 6 내지 도 9는 본 발명의 실시예에 따른 유기 메모리 소자 제조 방법을 순차로 나타낸 공정 단면도이다.
도 1은 본 발명의 일실시예에 따른 하이브리드 절연층을 가지는 메모리 소자의 단면도이고, 도 2는 본 발명의 일실시예에 따른 하이브리드 절연층을 가지는 메모리 소자의 동작 원리를 나타낸 단면도이다.
도면을 참조하면, 본 발명에 따른 하이브리드 절연층을 가지는 메모리 소자는 기판(100), 기판(100)상에 형성된 게이트 전극(110), 게이트 전극(110) 상에 무기질 물질과 유기질 물질의 혼합물질에 의해 형성되는 하이브리드 메모리 절연층(120), 전하 수송층(130)과 소스 전극(140) 및 드레인 전극(150)으로 이루어진다.
먼저, 본 발명은 게이트 전극(110)과 전하 수송층(130) 사이에 위치하는 절연층(130)이 히스테리시스(hysteresis)를 나타내는 전기적으로 분극 가능한 물질로 이루어질 경우 메모리의 기능을 할 수 있다는 점을 이용하는 것으로서, 히스테리시스 특성을 이용한 메모리 소자는 전압을 증가시킬 때의 전류 변화 곡선과 전압을 감소시킬 때의 전류 변화 곡선이 상이한 히스테리시스 곡선을 이용하여 히스테리시스 곡선의 각 사분면을 저장 수단(00,01,10,11)으로 이용하는 기술이다.
아울러, 본 발명은 절연층을 무기질과 유기질 물질을 혼합하여 유기 메모리 소자와 무기 메모리 소자의 각 메모리 소자의 특성을 상호 보완하여 메모리 성능을 향상시키도록 한다.
우선, 기판(100)은 실리콘(silicon) 기판, 유리 기판 또는 플라스틱(plastic) 기판 등이 이용될 수 있다.
게이트 전극(110)은 예시적으로, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등의 도전성 물질로 형성될 수 있다.
하이브리드 메모리 절연층(120)은 유기물인 폴리비닐페놀(PVP : Polyvinyl Alcohol)과 실리콘 기반의 무기물인 비닐트리에톡시실란(VTES : Vinyltriethoxysilane)을 혼합하여, 화학적 결합이 이루어지도록 한다.
이러한 유기물과 무기물이 혼합된 하이브리드 메모리 절연층(120)은 히스테리시스 특성을 가지게 되며, 유전율이 5 ~ 10ε 정도를 나타낸다.
종래에는 이러한 히스테리시스 특성을 이용하여 메모리 절연층으로 PVDF-TrFE(polyvinyledenedifluoride-tetrafluoroethy) 등의 강유전체가 사용되나, 이러한 강유전체는 유전율이 16ε 정도로 전류가 off상태가 되지 않고 전류가 누설되어 크로스 토크(cross talk) 현상이 발생되며, 또한 유기물 자체로만 절연층을 형성하도록 하여 지속성이 떨어지고 고온에서 매우 취약한 단점을 가지게 된다. 이에 본 발명에서의 하이브리드 메모리 절연층(120)은 유전율이 낮아 크로스 토크 현상이 발생되지 않고 저전압에서 구동이 가능하게 된다.
소스 전극(140)과 드레인 전극(150)은 전하 수송층(130) 상에 일정 거리 이격되게 형성되는 것으로서, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등의 도전성 물질로 형성될 수 있다.
도 2를 통해 동작원리를 살펴보면, 게이트 전극(110)에 전압이 인가되면 하이브리드 메모리 절연층(120)이 전기적으로 분극되어 히스테리시스 현상이 발생하게 되고, 이로 인하여 전하 수송층(130)에도 정공 히스테리시스 현상이 유도된다.
이와 같이 전하 수송층(130)의 정공 이동에 히스테리시스 특성이 발생함에 따라 소스 전극(140)에서 드레인 전극(150)으로의 전하 이동도가 높아져, 드레인 전류가 히스테리시스 특성을 가지게 되므로 트랜지스터 구조를 가지면서도 비휘발성의 메모리 기능을 할 수 있게 되는 것이다.
즉, 드레인 전류의 히스테리시스 특성이 명확히 나타난다는 것은 히스테리시스에 의한 전압차가 크다는 것을 의미하므로 히스테리시스에 의한 전압차가 큰 하이브리드 메모리 절연층이 사용되면 메모리 소자의 문턱전압차가 증가되므로, 저전압에서도 구동이 가능해지게 된다.
도 3과 도 4는 각기 다른 온도조건에서 메모리 소자의 히스테리시스 특성을 나타낸 그래프로서, 도 3은 50℃의 온도조건에서의 히스테리시스 특성을 나타낸 그래프이고, 도 4는 250℃의 온도조건에서의 특성을 나타내었다.
도면을 참조하면, 본 발명에 따른 하이브리드 절연층을 가지는 메모리 소자에서는 50℃의 온도조건에서나 고온인 250℃의 온도조건에서도 히스테리시스 특성이 명확하게 나타나며, 히스테리시스 누설이 거의 없음을 알 수 있다.
이와 같이 본 발명에 따른 하이브리드 절연층을 가지는 메모리 소자는 유기물인 폴리비닐페놀(PVP : Polyvinyl Alcohol)과 실리콘 기반의 무기물인 비닐트리에톡시실란(VTES : Vinyltriethoxysilane)이 크로스링킹을 통한 화학적 결합이 이루어지도록 하여 고온에서도 안정적으로 사용가능하게 된다.
도 5는 본 발명에 따른 하이브리드 메모리 절연체의 형성하기 위한 화학구조를 나타낸 도면으로, 도 5에서와 같이, 폴리비닐페놀(polyvinyl phenol)과 비닐트리에톡시실란(Vinyltriethoxysilane)을 물(H2O)과 아세트산(CH3COOH)을 촉매로 하여 상온에서 약 하루정도 반응시켜 폴리비닐페놀(polyvinyl phenol)의 OH기와 상기 비닐트리에톡시실란(Vinyltriethoxysilane)의 OH기의 결합을 통해 크로스링킹이 이루어지도록 한다.
아울러, 이러한 하이브리드 메모리 절연층은 졸겔법(sol-gel process)에 의해 제조되어 열적 안정성이 우수하고, 높은 투명성을 유지할 수 있으며, 특히 가시광선 영역에서 우수한 투과율을 나타내며, 고온에서 장시간 노출되어도 높은 투과율을 유지할 수 있는 장점을 가지게 된다.
도 6 내지 도 9는 본 발명의 실시예에 따른 유기 메모리 소자 제조 방법을 순차로 나타낸 공정 단면도이다.
도 6을 참조하면, 기판(100)에 게이트 전극(110)을 형성한다.
게이트 전극(110)은 도전성 물질을 열 증착(thermal evaporation)한 후 패터닝 함으로써 형성되며, 도전성 물질은 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등이 이용될 수 있다.
도 7을 참조하면, 게이트 전극(110)이 형성된 기판(100) 상에 하이브리드 메모리 절연층(120)을 일정 두께로 형성한다.
하이브리드 메모리 절연층(120)은 히스테리시스(hysteresis)를 나타내는 전기적으로 분극 가능한 물질로 형성하는 것으로서, 유기물과 무기물의 혼합물질에 의해 형성되도록 한다.
구체적으로는, 유기물인 폴리비닐페놀(PVP : Polyvinyl Alcohol)과 실리콘 기반의 무기물인 비닐트리에톡시실란(VTES : Vinyltriethoxysilane)을 물(H2O)과 아세트산(CH3COOH)을 촉매로 하여 상온에서 약 하루정도 반응시켜, 폴리비닐페놀(polyvinyl phenol)의 OH기와 상기 비닐트리에톡시실란(Vinyltriethoxysilane)의 OH기의 결합을 통해 크로스링킹이 이루어지도록 한다.
이렇게 형성된 하이브리드 메모리 절연층(120) 용액을 게이트 전극(110)이 형성된 기판(100) 상에 코팅한다. 이때, 혼합 용액 코팅은 스핀 코팅 방식으로 진행할 수 있으며, 코팅이 완료된 후에 80℃~120℃의 온도 하에서 10~14시간 열처리하여 하이브리드 메모리 절연층(120)을 형성한다.
이러한 하이브리드 메모리 절연층(120)은 졸겔법에 의해 제조되는 것이 바람직하다.
도 8을 참조하면, 하이브리드 메모리 절연층(120) 상에 전하 수송층(130)을 형성하되, 전하 수송 효율을 높이기 위하여 정공 수송층 예시적으로 P3HT(poly(3-hexylthiophene))을 스핀 코팅 방식 등을 이용하여 코팅한다.
이때, 전하 수송층(130)은 유기 반도체층으로서 폴리머 활성층을 포함할 수 있다.
도 9를 참조하면, 전하 수송층(130)상에 도전성 물질 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등의 도전성 물질을 형성한 후에 패터닝 공정을 통하여 일정 거리 이격되는 소스 전극(140)과 드레인 전극(150)을 형성한다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.

Claims (13)

  1. 기판 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하는 메모리 소자에 있어서,
    상기 게이트 전극과 소스 및 드레인 전극 사이에 상호간에 크로스링킹이 가능한 무기질과 유기질의 혼합 물질로 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층이 형성되는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  2. 제 1항에 있어서,
    상기 하이브리드 메모리 절연층의 유기질 물질은 폴리비닐페놀(polyvinyl phenol)로 이루어지는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  3. 제 1항에 있어서,
    상기 하이브리드 메모리 절연층의 무기질 물질은 비닐트리에톡시실란(Vinyltriethoxysilane)으로 이루어지는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  4. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성되며 상호간에 크로스링킹이 가능한 무기질과 유기질의 혼합 물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층;
    상기 하이브리드 메모리 절연층 상에 형성된 전하 수송층; 및
    상기 전하 수송층 상에 일정 거리 이격되게 각각 형성된 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  5. 제 4항에 있어서,
    상기 하이브리드 메모리 절연층의 유기질 물질은 폴리비닐페놀(polyvinyl phenol)로 이루어지는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  6. 제 4항에 있어서,
    상기 하이브리드 메모리 절연층의 무기질 물질은 비닐트리에톡시실란(Vinyltriethoxysilane)으로 이루어지는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  7. 제 4항에 있어서,
    상기 전하 수송층은 정공 수송층인 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자.
  8. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 형성되며 유기질과 무기질의 혼합 물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 하이브리드 메모리 절연층을 형성하는 단계;
    상기 하이브리드 메모리 절연층 상에 전하 수송층을 형성하는 단계;
    상기 전하 수송층 상에 일정 거리 이격되는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자 제조 방법.
  9. 제 8항에 있어서,
    상기 하이브리드 메모리 절연층의 유기질 물질은 폴리비닐페놀(polyvinyl phenol)로 이루어지는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자 제조 방법.
  10. 제 8항에 있어서,
    상기 하이브리드 메모리 절연층의 무기질 물질은 비닐트리에톡시실란(Vinyltriethoxysilane)으로 이루어지는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자 제조 방법.
  11. 제 8항에 있어서,
    상기 하이브리드 메모리 절연층 형성단계는 폴리비닐페놀(polyvinyl phenol)과 비닐트리에톡시실란(Vinyltriethoxysilane)을 물과 아세트산을 촉매로 하여 일정 시간동안 반응시켜 화학적 결합이 이루어지도록 하는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자 제조 방법.
  12. 제 11항에 있어서,
    상기 폴리비닐페놀(polyvinyl phenol)의 OH기와 상기 비닐트리에톡시실란(Vinyltriethoxysilane)의 OH기의 결합을 통해 크로스링킹되는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자 제조 방법.
  13. 제 11항에 있어서,
    상기 하이브리드 메모리 절연층은 졸겔법에 의해 제조되는 것을 특징으로 하는 하이브리드 절연층을 가지는 메모리 소자 제조 방법.
PCT/KR2016/003992 2015-04-20 2016-04-18 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법 Ceased WO2016171437A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/568,312 US10529936B2 (en) 2015-04-20 2016-04-18 Memory device having hybrid insulating layer and method for preparing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150055033A KR20160124940A (ko) 2015-04-20 2015-04-20 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법
KR10-2015-0055033 2015-04-20

Publications (1)

Publication Number Publication Date
WO2016171437A1 true WO2016171437A1 (ko) 2016-10-27

Family

ID=57144015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/003992 Ceased WO2016171437A1 (ko) 2015-04-20 2016-04-18 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US10529936B2 (ko)
KR (1) KR20160124940A (ko)
WO (1) WO2016171437A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179776A (ja) * 2004-12-24 2006-07-06 Fuji Xerox Co Ltd 電子素子用有機−無機複合絶縁材料、およびその製造方法、並びにそれを用いた電界効果トランジスタ
JP2008147410A (ja) * 2006-12-08 2008-06-26 Brother Ind Ltd ゲート絶縁層に有機無機ハイブリッド膜を使用した薄膜トランジスタ及びその製造方法
JP2008171861A (ja) * 2007-01-09 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
KR20120059865A (ko) * 2010-12-01 2012-06-11 국민대학교산학협력단 플렉서블 유기 메모리 소자 및 그 제조방법
KR20150041437A (ko) * 2013-10-08 2015-04-16 경북대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309415A1 (en) * 2010-06-18 2011-12-22 Palo Alto Research Center Incorporated Sensor using ferroelectric field-effect transistor
CN108292630B (zh) * 2015-11-25 2023-04-25 东丽株式会社 铁电体存储元件、其制造方法、以及使用其的存储单元及使用其的无线通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179776A (ja) * 2004-12-24 2006-07-06 Fuji Xerox Co Ltd 電子素子用有機−無機複合絶縁材料、およびその製造方法、並びにそれを用いた電界効果トランジスタ
JP2008147410A (ja) * 2006-12-08 2008-06-26 Brother Ind Ltd ゲート絶縁層に有機無機ハイブリッド膜を使用した薄膜トランジスタ及びその製造方法
JP2008171861A (ja) * 2007-01-09 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
KR20120059865A (ko) * 2010-12-01 2012-06-11 국민대학교산학협력단 플렉서블 유기 메모리 소자 및 그 제조방법
KR20150041437A (ko) * 2013-10-08 2015-04-16 경북대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20160124940A (ko) 2016-10-31
US20180301645A1 (en) 2018-10-18
US10529936B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
Nketia‐Yawson et al. Recent progress on high‐capacitance polymer gate dielectrics for flexible low‐voltage transistors
KR101364275B1 (ko) 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
CN106684244B (zh) 一种浮栅型柔性低电压有机场效应晶体管存储器
KR20120116427A (ko) 디티에노벤조-티에노［3,2-ｂ］티오펜 공중합체 및 고성능 용액 공정 가능한 반도체 중합체로서 이의 용도
CN1615552A (zh) 电化学装置
Ye et al. The hidden potential of polysilsesquioxane for high‐k: analysis of the origin of its dielectric nature and practical low‐voltage‐operating applications beyond the unit device
CN102084436A (zh) 聚(5，5′-二(噻吩-2-基)苯并[2，1-b；3，4-b′]二噻吩)及其作为高性能可溶液加工半导体聚合物的用途
KR20060012306A (ko) 전자 장치의 제조 방법 및 전자 장치
US9929345B1 (en) Curable polymeric materials and their use for fabricating electronic devices
CN107540708A (zh) 电致变色材料以及包含其的透射率可变面板和显示装置
US11171179B2 (en) Memory array, method for manufacturing memory array, memory array sheet, method for manufacturing memory array sheet, and wireless communication apparatus
WO2020075972A1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
US7724499B2 (en) Electrolyte transistor
US9721697B2 (en) Organic polymeric bi-metallic composites
KR101888326B1 (ko) Ofet용 광-패턴성 게이트 유전체
KR20230098600A (ko) 유기 박막 트랜지스터
US9653694B2 (en) Precursor dielectric composition with thiosulfate-containing polymers
JPWO2019087937A1 (ja) 集積回路およびその製造方法ならびにそれを用いた無線通信装置
WO2016171437A1 (ko) 하이브리드 절연층을 가지는 메모리 소자 및 그의 제조 방법
WO2016171430A1 (ko) 유기 메모리 소자 및 그 제조 방법
CN101459195B (zh) 电解质晶体管及其制造方法
CN108484885B (zh) 一种基于多环芳烃的共轭聚合物的应用
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
KR101204338B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법
WO2016171436A1 (ko) 고온 열처리를 이용한 유기 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16783370

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15568312

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 16783370

Country of ref document: EP

Kind code of ref document: A1