WO2016169652A1 - Procede de synchronisation de circuits de commande a commutation commandes par signaux de commande mli - Google Patents

Procede de synchronisation de circuits de commande a commutation commandes par signaux de commande mli Download PDF

Info

Publication number
WO2016169652A1
WO2016169652A1 PCT/EP2016/000645 EP2016000645W WO2016169652A1 WO 2016169652 A1 WO2016169652 A1 WO 2016169652A1 EP 2016000645 W EP2016000645 W EP 2016000645W WO 2016169652 A1 WO2016169652 A1 WO 2016169652A1
Authority
WO
WIPO (PCT)
Prior art keywords
master
slave
control circuit
edge
control signal
Prior art date
Application number
PCT/EP2016/000645
Other languages
English (en)
Inventor
Angelo Pasqualetto
Original Assignee
Continental Automotive France
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive France, Continental Automotive Gmbh filed Critical Continental Automotive France
Priority to US15/568,711 priority Critical patent/US10320367B2/en
Priority to CN201680036824.1A priority patent/CN107750422B/zh
Publication of WO2016169652A1 publication Critical patent/WO2016169652A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02332—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Definitions

  • the present invention relates to the technical field of electromagnetic compatibility (EMC), in the context of the control of electric charges, more particularly in the case where several charges are controlled by switching control circuits controlled by modulation control signals.
  • EMC electromagnetic compatibility
  • PWM pulse width modulation
  • a PWM control signal is a discrete signal having edges at each change of state.
  • a control circuit performs a switching at each edge of the control signal. Each switching produces a sudden variation or current front and a sudden variation or voltage front.
  • a sudden variation or current front causes a disturbance in the form of a conducted emission.
  • a sudden variation or voltage front causes a disturbance in the form of a radiated emission. Disturbance is all the more important, and therefore detrimental, as the speed of variation (in English: "slew rate”), or slope, of the current or voltage is important.
  • the rate of change of the current can be reduced by increasing the capacitance at the input of the voltage source, typically by replacing the input capacitor. An increase in this capacitance leads to a detrimental increase in cost.
  • Radiated disturbances due to voltage variations can be reduced by intervening on the beam: by twisting the wires of the beam or by placing shields.
  • the realization of such twists leads to a detrimental cost increase.
  • such an operation is rarely the responsibility of the manufacturer of the control circuit, which does not necessarily control the beam.
  • control circuits when several control circuits operate together, it can advantageously be realized a synchronization between at least two such control circuits, so as to make coincide at least some sharp edges or sudden variations of current, respectively of voltage, in order to compensate, even cancel, the disturbances resulting from these fronts.
  • Such synchronization is particularly advantageous when the respective control signals of the control circuits have the same period.
  • it is set up means for synchronizing the causes of the disturbances, namely the current fronts, or alternatively the voltage fronts.
  • the invention relates to a method for synchronizing at least one slave control circuit, of the switching type, controlled by a pulse width modulated slave control signal having a slave period and controlling a slave load, with a switching type master control circuit controlled by a pulse width modulation master control signal having a master period and controlling a master load, comprising the steps of:
  • the method also comprises a step, prior to the measurement step, of initial delay of the master control signal so as to create a synchronization margin.
  • the slave period is equal to the master period.
  • the electrical quantity is the current flowing through the control circuit. According to another characteristic, the electrical quantity is the voltage across the load.
  • the master edge and the slave front (s) of the measuring step are chosen from among periodic edges.
  • the method also comprises the steps of:
  • the direction of the master edge and the direction of the slave edge (s) of the measuring step are opposite.
  • the master load is at least inductive.
  • the slave load (s) is / are at least inductive (s).
  • the invention also relates to an electronic component capable of implementing at least one master control circuit and / or at least one slave control circuit, able to be synchronized by such a method.
  • the component comprises at least one master control circuit and at least one slave control circuit arranged within one and the same housing.
  • FIG. 1 illustrates an example of a switching control circuit, here an H bridge,
  • FIG. 2 is a diagram illustrating the relationships between the control signal, the current flowing through the control circuit, the voltage across the load, and the current flowing through the input capacitor,
  • FIG. 3 illustrates two control signals, configured so as to be efficiently synchronized
  • FIG. 4 illustrates two current curves crossing the input capacitor, without and with synchronization
  • FIG. 5 illustrates two voltage curves without and with synchronization
  • FIGS. 6 and 7 show a diagram illustrating the different electrical signals for a master control circuit and for a slave control circuit, during two successive steps of the synchronization method.
  • a reference sign includes a number, possibly followed by a number, possibly followed by one to three letters.
  • a single number designates an element generically.
  • a possible additional number specifies to which other element the element designated by the number refers.
  • 2 designates a control signal and 6 denotes a front.
  • 62 denotes a control signal edge.
  • An element can be further specified by one or two letter (s).
  • the letter “M” characterizes an element relative to the master, while the letter “S” characterizes an element relating to the slave.
  • the letter “a” characterizes a non-synchronized element, while the letter “b” characterizes a synchronized element.
  • the letter “p” characterizes a periodic element, while the letter “q” characterizes a non-periodic element.
  • an upward or downward arrow characterizes the front, rising or falling.
  • 2 is a master control signal
  • 2S is a slave control signal
  • 62M ⁇ denotes a leading edge (6) ( ⁇ ) of control signal (2) master (M).
  • a perturbation 12aMq denotes a disturbance (12) in a non-synchronized case (a) for the non-periodic master control circuit (M) (q).
  • the invention relates to a method for synchronizing at least two control circuits 1, each control circuit 1 being of a switching type, controlled by a control signal 2 with pulse width modulation.
  • a switching control circuit 1 makes it possible, in known manner, to control a load 4 by means of at least one switch 10.
  • a switch 10 is able to selectively open or close a circuit comprising at least one load 4 and a source Of voltage.
  • Such a switch 10 is typically implemented by a transistor 10, advantageously of MOSFET type, bipolar, or IGBT.
  • the family of switching control circuits 1 has many members. Some montages members of this family will be presented to clarify the content of this family, which should not be reduced to these few examples.
  • This family is characterized in that a member assembly comprises at least one switch 10 controlled by a control signal 2 pulse width modulation.
  • a switching control circuit 1 may be a half-bridge, comprising 2 switches 10.
  • FIG. 1 another example of a switching control circuit 1 may be an H-bridge.
  • An H-bridge typically comprises four switches 10a-d arranged in the form of "H” on the four vertical branches. an "H", a load 4 being placed on the horizontal bar of the "H".
  • an H-bridge is typically used to drive a load 4 by using a diagonal pair of switches 10.
  • the switches 10d, 10b of a first diagonal pair are open-controlled, the switches 10a, 10c of the second diagonal pair are used to drive the load 4.
  • One of the switches, for example 10c is controlled closed, while the other switch 10a is controlled by means of a control signal 2 pulse width modulation , MLI (in English "Pulse Width Modulation", or PWM).
  • MLI in English "Pulse Width Modulation", or PWM
  • Such a PWM signal is a discrete or periodic discrete signal, of period 3, characterized by a duty cycle defined by the duration during which the signal 2 is in the high state 11 relative to the period 3. It is assumed by convention a high state 1 1 of the control signal 2 controls a closing of the switch 10.
  • the average current flowing through the load 4 is substantially proportional to the duty cycle. By varying the duty cycle over time, it is thus possible to control the average current in the load 4.
  • the current in the load 4 varies slowly.
  • the current 7 passing through the control circuit has a sudden change after each switching. This sudden variation is at the origin of a disturbance.
  • An advantage of an H bridge is to allow, by using the other diagonal pair of switches 10d, 10b, to achieve a control of the load 4 similar to that described above, but with a current passing through the load 4 of opposite direction . This is advantageous for controlling an engine, and thus changing its direction of operation.
  • a switching control circuit 1 is a control circuit 1 that can be used to control a stepper motor. Such a control circuit 1 is still known in English as the "stepper".
  • FIG. 2 shows, as a function of the time shown on the abscissa, a control signal 2, correlated with a current signal 7 passing through the control circuit, and with a voltage signal 8 at the terminals of the load 4.
  • control signal 2 is initially in the low state.
  • the switch 10 is initially open, opening the circuit containing the charge 4. It follows that the current 7 through the control circuit, the voltage 8 and the current 7C through the input capacitor C are zero.
  • the control signal 2 changes state at the rising edge 62 ⁇ , and goes high 11. This change of state controls the switch 10, which is controlled closed and thus closes the circuit, applying the voltage source + V, charging 4. It follows that a current 7 is established, however with a delay 97 ⁇ between the edge 62 ⁇ of the control signal 2 and the beginning of the front 67 ⁇ current 7.
  • Each switching creates a front 67 of current 7 and a front 68 of voltage 8, in the same direction as the edge of control signal 2.
  • a rising edge 62 ⁇ creates a rising edge 67 ⁇ , with a delay 97 ⁇ , and a rising edge 68 ⁇ , with a delay of 98 ⁇ .
  • a falling edge 62 ! creates a falling edge 67
  • Each edge 67 of current 67, rising 67 or descending 67, causes a disturbance 12 conducted as illustrated in FIG. 4.
  • Each front 68 of voltage 8, rising 68 or going down 68 ! causes a disturbance 12 radiated. .
  • the electrical quantity 7, 8 whose edges 67, 68 are synchronized is selected from current 7 or voltage 8.
  • FIG. 3 representing a diagram as a function of time shown on the abscissa, there is shown a master control signal 2M applied to the 1 M master control circuit and a slave control signal 2S applied to the slave control circuit 1S.
  • control signals 2M, 2S are periodic MLI signals of respective periods 3M, 3S.
  • the master control signal 2M comprises a 62M master rising edge ⁇ and a 62M master falling edge.
  • the slave control signal 2S comprises a slave rising edge 62S ⁇ and a slave falling edge 62S j.
  • One of the two fronts 62 of a control signal 2 is periodic, while the other edge 62 is arranged at a variable instant, making it possible to vary the duty cycle.
  • the leading edge 62M] is periodic, whereas the rising edge 62M ⁇ is variable.
  • the slave rising edge 62S ⁇ is periodic, while the slave falling edge 62SJ is variable.
  • the description is presented with a periodic front of the downlink master signal, but it can equally be presented with a periodic front of the rising master signal.
  • FIG. 4 representing a diagram as a function of time as abscissa, a current 7Ca, 7Cb passing through an input capacitor C disposed at terminals (0V, + V) of the supply voltage source ( see Figure 1), reveals a disturbance 12 conducted for each edge 67 of the current 7, or a delay 97, for each edge 62 of the control signal 2.
  • a voltage 8M, 8Sa, 8Sb reveals a radiated disturbance 12 for each voltage front 8, ie at a delay of 98, for each front 62.
  • the leading edge 62M causes a disturbance 12aMp
  • the master rising edge 62M ⁇ causes a disturbance 12aMq
  • the slave rising edge 62S ⁇ causes a disturbance 12aSp
  • the slave falling edge 62SJ. causes a disturbance 12aSq, as visible on a current signal 7Ca, in the absence of synchronization.
  • as shown in Figure 3, produce four edges 68M ⁇ , 68M
  • a periodic front here the leading falling edge 62Mj, respectively the rising edge slave 62S ⁇ , produces a disturbance 12aMp, respectively a disturbance 12aSp, it also periodic.
  • a leading edge 6 of one direction among rising or falling, produces a disturbance 12 of a first sign, among positive or negative
  • a front 6 of opposite direction produces a disturbance 12 of an opposite sign.
  • the periodic perturbation 12aSp of the slave control circuit 1S is synchronized with the periodic disturbance 12aMp of the master control circuit 1M, the effects of these disturbances are superimposed.
  • the perturbations 12aMp and 12aSp are superimposed on a single perturbation 12bp.
  • the signs of these perturbations 12aMp, 12aSp are opposite, their effects are offset, and the residual disturbance 12bp is significantly less than the perturbations 12aMp, 12aSp observed in the absence of synchronization.
  • the object of the invention is to synchronize the periodic disturbances 12aMp caused by the master control circuit 1 M with the periodic disturbances 12aSp caused by the slave control circuit 1S.
  • a method according to the invention thus proposes to synchronize at least one slave control circuit S 1, of the switching type, controlled by a slave control signal 2S with pulse width modulation having a slave period 3S and driving a load 4S slave, with 1M master control circuit, switching type, controlled by a pulse width modulated master control signal 2M having a master period 3M and driving a master load 4M.
  • FIG. 6 illustrates the state before synchronization
  • FIG. 7 illustrates the state after synchronization.
  • the master control signal 2M representing a diagram as a function of time figured on the abscissa
  • the master control signal 2M representing a diagram as a function of time figured on the abscissa
  • the master control signal 2M representing a diagram as a function of time figured on the abscissa
  • the master control signal 2M representing a diagram as a function of time figured on the abscissa
  • the master control signal 2M representing a diagram as a function of time figured on the abscissa
  • the master control signal 2M representing a diagram as a function of time figured on the abscissa
  • the synchronization signal 5 the slave control signal 2S
  • the synchronization method comprises the following steps.
  • the master control circuit 1 M emits a synchronization signal indicative of a master edge 67M
  • the synchronization signal 5 is, for example, a discrete signal.
  • the moment of detection of the beginning of the master edge 67Mj, 68MJ. is materialized by a change of state of the synchronization signal 5, for example by a front, for example amount 65 ⁇ .
  • the slave control circuit 1S receives the synchronization signal 5, and is thus informed of the master edge start time 67M
  • a third step from this information indicated by the synchronization signal 5, and knowledge, typically internally to the slave control circuit 1S, the start time of a slave front 67S ⁇ , 68S ⁇ of the same electrical magnitude 7S, 8S, it is realized, typically by the slave control circuit 1S, a measurement of a delay 9SM.
  • the 9SM delay separates the slave front 67S ⁇ , 68S ⁇ from the electrical magnitude 7S, 8S of the slave load 4S, the master edge 67M
  • the third and fourth steps are then resumed and repeated until canceling said 9SM delay.
  • Such servo is advantageous in that it continues to correct any possible difference between master and slave that could appear, regardless of its origin.
  • Such a control is still advantageous in that it makes it possible to take into account the unknown delay 97M, 98M which exists between the master edge 62MJ, the master control signal 2M and the master edge 67MJ ,, 68M
  • the two delays 97M, 97S, respectively 98M, 98S being unknown
  • the total offset 92T to be applied to the slave control signal 2S, in order to cancel the delay 9SM is correlated with the delay 9S by the difference between the two delays.
  • an elementary offset 92E which is small compared with the total offset 92T or before the delay 9SM.
  • the repetition of the third step, measuring a new delay 9SM and the fourth step applying an elementary offset 92E, the amplitude of which can be recalculated, guarantees a convergence towards a total offset 92T such that the delay 9SM is zero.
  • an offset 92E substantially equal to the final value 92T, in order to try to obtain a faster convergence, substantially in one or two iterations .
  • an offset 92E equal to a predetermined value, pre-calculated and / or still received by a communication bus, approaching the final value 92T, in order to attempt to to achieve faster convergence.
  • the maximum offset 92T that can be applied to the slave control signal 2S is saturated by a maximum value.
  • the measurement of the 9SM delay can be positive or negative, for example following an over-correction. According to one embodiment of the servo, only the sign of the delay 9SM is observed.
  • FIG. 7 illustrates the final state, where the slave control signal 2S has been temporally shifted by a total offset 92T, such that the delay 9SM is canceled.
  • the electrical magnitude slave 7S, 8S has been shifted by a delay 9SM.
  • the slave front 67S ⁇ , 68S ⁇ has been shifted by a 9SM delay and is now synchronized with the master edge 67M
  • the slave control signal 2S can only be delayed. Also, in order to facilitate the synchronization, and in particular to make it possible to realize it in a time window less than a period 3, it is advantageous to provide a synchronization margin 13. For this purpose, optionally, at most late before the measurement step which marks the beginning of the control, it is advantageously applied to the application of an initial delay of the master control signal 2M. This delay is applied once and according to a temporal amplitude 13 such that the slave control signal 2S is in advance on the master control signal 2M. Thus, said synchronization time margin 13 then makes it possible to delay the slave control signal 2S until synchronization is obtained.
  • the master period 3M is advantageous for the master period 3M to be equal to the slave period 3S. Such a feature makes it possible to synchronize one of two master edges with one slave edge out of two.
  • the electrical quantity 7, 8 may be the current 7 passing through the load 4.
  • the synchronization compares / synchronizes a current master edge 67M with a current slave edge 67S.
  • the electrical magnitude 7, 8 can be the voltage 8 across the load 4.
  • the synchronization compares a voltage master edge 68M with a voltage slave front 68S.
  • the master control signal 2M and the slave control signal 2S are advantageous, as represented in FIG. 3, for the master control signal 2M and the slave control signal 2S to have opposite fronts of opposite meanings. This can be obtained by configuring the master control signal 2M according to a first logic among, high level 11 M, 11 S at the beginning of period 3M, 3S or high level 11M, 11S at the end of period 3M, 3S, and configuring the slave control signal / signals 2S according to a second logic, different from the first logic.
  • Such a configuration does not intrinsically change a PWM control signal that continues to transmit the same information.
  • Such a configuration is most often supported by the logical / software means of a component able to implement a control circuit 1.
  • the master control signal 2M is such that its high level 11M is located at the end of the master period 3M, whereas the slave control signal 2S is such that its high level 11S is located in start of slave period 3S.
  • the master falling edge 62MJ which is the periodic master edge
  • slave 62S ⁇ which is the periodic slave edge
  • the master edge 67M, 68M and the slave edge (s) 67S, 68S of the measurement step are advantageously chosen from the periodic edges.
  • the periodic front 6p among the two edges 6p, 6q of a period 3 of a control signal 2, is easily determined by the knowledge of the logic of high level 11.
  • the high level 11 is located at the end of Period 3, the periodic front 6p is the falling edge 6J., while the non-periodic front 6q is the rising edge 6 ⁇ .
  • the high level 11 is located at the beginning of the period 3, the periodic front 6p is the rising edge 6 ⁇ , whereas the non-periodic front 6q is the falling edge 6J ,.
  • the high level logic independently of the previously described configuration characteristic, is known from the control circuit 1. In an illustrative manner, for the signal 2M of FIG.
  • the periodic front 6p is the falling edge 62M
  • the periodic front 6p is the rising edge 62S ⁇ and the non-periodic front 6q is the falling edge 62S
  • the direction of the master edge 67M, 68M and the direction of the slave edge (s) 67S, 68S used during the measuring step are advantageously chosen opposite.
  • the synchronization method is more particularly applicable to a master control circuit 1 M applied to a master load 4M at least inductive.
  • Load 4M master can still be resistive, but still preferentially mainly inductive.
  • the synchronization method is more particularly applicable to a slave control circuit 1 S applied to a slave load 4S at least inductive.
  • the slave load 4S can be resistive, but preferentially mainly inductive.
  • the invention also relates to an electronic component capable of implementing at least one master control circuit 1 M and / or at least one slave control circuit 1 S, said control circuits being able to be synchronized by a method according to any one of the previous embodiments.
  • a component of the prior art must be completed by adding to it, at the hardware level, a transmission line of a synchronization signal and / or a reception line of a synchronization signal.
  • component capable of implementing a master control circuit 1 M comprises a transmission line.
  • a component capable of implementing a slave control circuit 1S comprises a reception line.
  • a component comprising a transmission line and a reception line may be implemented as a master control circuit, or alternatively as a slave control circuit or both: slave for a master and master control circuit for another slave control circuit , to allow cascading synchronizations.
  • Such a component may further comprise a configurable line in transmission line or receiving line so that the component can be implemented, as desired, master control circuit or slave control circuit.
  • Such a component also comprises the logic / software means capable of implementing and executing the different functions / steps of the method.
  • the transmission line and / or reception of the synchronization signal 5, if it must be wired outside a housing comprising the component, requires at least one pin.
  • the electronic component comprises at least one master control circuit 1 M and at least one slave control circuit 1 S, arranged within one and the same housing.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Electric Vacuum Cleaner (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)

Abstract

Procédé de synchronisation d'au moins un circuit de commande esclave, commandé par un signal de commande esclave (2S) à modulation de largeur d'impulsion, avec un circuit de commande maître, commandé par un signal de commande maître (2M) à modulation de largeur d'impulsion, comprenant les étapes suivantes : • émission par le circuit de commande maître d'un signal de synchronisation (5) indicatif d'un front maître d'une grandeur électrique (7M, 8M), • réception par le circuit de commande esclave du signal de synchronisation, • mesure d'un délai (9SM) entre un front esclave de la même grandeur électrique (7S, 8S) et le front maître de la grandeur électrique, • décalage temporel (92E) du signal de commande esclave de manière à réduire ledit délai,• reprise à l'étape de mesure jusqu'à annuler ledit délai.

Description

Procédé de synchronisation de circuits de commande à commutation commandés par signaux de commande MLI
La présente invention concerne le domaine technique de la compatibilité électromagnétique (CEM), dans le cadre du pilotage de charges électriques, plus particulièrement dans le cas où plusieurs charges sont pilotées par des circuits de commande à commutation commandés par des signaux de commande à modulation de largeur d'impulsion (MLI, en anglais : « puise width modulation, PWM »).
Un signal de commande MLI est un signal discret présentant des fronts à chaque changement d'état. Un circuit de commande réalise une commutation à chaque front du signal de commande. Chaque commutation produit une brusque variation ou front de courant et une brusque variation ou front de tension. Une brusque variation ou front de courant provoque une perturbation sous forme d'émission conduite. Une brusque variation ou front de tension provoque une perturbation sous forme d'émission rayonnée. La perturbation est d'autant plus importante, et donc préjudiciable, que la vitesse de variation (en anglais : « slew rate »), ou pente, du courant ou de la tension est importante.
Il est connu, afin de réduire les perturbations conduites, de réduire la vitesse de variation du courant et, afin de réduire les perturbations rayonnées, de réduire la vitesse de variation de la tension.
La vitesse de variation du courant peut être réduite en augmentant la capacitance à l'entrée de la source de tension, typiquement par remplacement du condensateur d'entrée. Une augmentation de cette capacitance conduit à une augmentation préjudiciable du coût.
Les perturbations rayonnées suite aux variations de tension peuvent être réduites en intervenant sur le faisceau : en torsadant les fils du faisceau ou en plaçant des blindages. La réalisation de telles torsades conduit à une augmentation préjudiciable du coût. De plus une telle opération est rarement du ressort du fabricant du circuit de commande, qui ne maîtrise pas nécessairement le faisceau.
Plus la vitesse de variation est réduite et moindre est la perturbation. Cependant, plus la vitesse de variation est réduite et plus la puissance dissipée est importante. Une augmentation de la puissance dissipée conduit à une augmentation de la taille des composants et ainsi à une augmentation préjudiciable du coût.
Aussi, quand plusieurs circuits de commande fonctionnent conjointement, il peut avantageusement être réalisé une synchronisation entre au moins deux tels circuits de commande, de telle manière à faire coïncider au moins certains fronts ou brusques variations de courant, respectivement de tension, afin de compenser, voire annuler, les perturbations résultant de ces fronts. Une telle synchronisation est particulièrement avantageuse lorsque les signaux de commande respectifs des circuits de commande présentent une même période.
De manière triviale, il semble possible de synchroniser au moins deux circuits de commande, en synchronisant directement les fronts des signaux de commande. Cependant une telle approche rate son objectif en ce que, du fait des variations des caractéristiques électriques des composants, des dérives thermiques, des variations de la tension appliquée, ou encore des variations du niveau de courant, le délai entre un front du signal de commande et un front de courant, respectivement un front de tension, présente une dispersion suffisamment importante, d'un circuit de commande à l'autre, pour que les perturbations ne soient pas assez synchronisées pour se compenser.
Aussi selon une caractéristique importante de l'invention, il est mis en place des moyens permettant de synchroniser les causes des perturbations, à savoir les fronts de courant, ou alternativement les fronts de tension.
L'invention a pour objet un procédé de synchronisation d'au moins un circuit de commande esclave, du type à commutation, commandé par un signal de commande esclave à modulation de largeur d'impulsion présentant une période esclave et pilotant une charge esclave, avec un circuit de commande maître, du type à commutation, commandé par un signal de commande maître à modulation de largeur d'impulsion présentant une période maître et pilotant une charge maître, comprenant les étapes suivantes :
• émission par le circuit de commande maître d'un signal de synchronisation indicatif d'un front maître d'une grandeur électrique du circuit maître,
• réception par le circuit de commande esclave du signal de synchronisation,
• mesure d'un délai entre un front esclave de la même grandeur électrique du circuit esclave et le front maître de la grandeur électrique du circuit maître, tel qu'indiqué par le signal de synchronisation,
• décalage temporel du signal de commande esclave de manière à réduire ledit délai,
• reprise à l'étape de mesure jusqu'à annuler ledit délai.
Selon une autre caractéristique, le procédé comprend encore une étape, préalable à l'étape de mesure, de retard initial du signal de commande maître de manière à créer une marge de synchronisation.
Selon une autre caractéristique, la période esclave est égale à la période maître.
Selon une autre caractéristique, la grandeur électrique est le courant traversant le circuit de commande. Selon une autre caractéristique, la grandeur électrique est la tension aux bornes de la charge.
Selon une autre caractéristique, le front maître et le(s) front(s) esclave de l'étape de mesure sont choisis parmi des fronts périodiques.
Selon une autre caractéristique, le procédé comprend encore les étapes de :
• configuration du signal de commande maître selon une première logique parmi, niveau haut en début de période ou niveau haut en fin de période, et
• configuration du/des signal/signaux de commande esclave selon une deuxième logique, différente de la première logique.
Selon une autre caractéristique, le sens du front maître et le sens du/des front(s) esclave de l'étape de mesure sont opposés.
Selon une autre caractéristique, la charge maître est au moins inductive.
Selon une autre caractéristique, la/les charge(s) esclave est/sont au moins inductive(s).
L'invention concerne encore un composant électronique apte à implémenter au moins un circuit de commande maître et/ou au moins un circuit de commande esclave, aptes à être synchronisés par un tel procédé.
Selon une autre caractéristique, le composant comprend au moins un circuit de commande maître et au moins un circuit de commande esclave, disposés au sein d'un même boîtier.
D'autres caractéristiques, détails et avantages de l'invention ressortiront plus clairement de la description détaillée donnée ci-après à titre indicatif en relation avec des dessins sur lesquels :
- la figure 1 illustre un exemple de circuit de commande à commutation, ici un pont en H,
- la figure 2 présente un diagramme illustrant les relations entre le signal de commande, le courant traversant le circuit de commande, la tension aux bornes de la charge, et le courant traversant le condensateur d'entrée,
- la figure 3 illustre deux signaux de commande, configurés de manière à pouvoir être efficacement synchronisés,
- la figure 4 illustre deux courbes de courant traversant le condensateur d'entrée, sans et avec synchronisation,
- la figure 5 illustre deux courbes de tension sans et avec synchronisation,
- les figures 6 et 7 présentent un diagramme illustrant les différents signaux électriques pour un circuit de commande maître et pour un circuit de commande esclave, au cours de deux étapes successives du procédé de synchronisation. Avant de débuter, il est utile de préciser les notations utilisées pour les signes de référence. Un signe de référence comprend un nombre, éventuellement suivi d'un chiffre, éventuellement suivi(s) d'une à trois lettres. Un nombre seul désigne un élément de manière générique. Un éventuel chiffre supplémentaire précise à quel autre élément se rapporte l'élément désigné par le nombre.
Ainsi, par exemple, 2 désigne un signal de commande et 6 désigne un front. 62 désigne un front de signal de commande.
Un élément peut encore être précisé par une ou deux lettre(s). La lettre « M » caractérise un élément relatif au maître, tandis que la lettre « S » caractérise un élément relatif à l'esclave. La lettre « a » caractérise un élément non synchronisé, tandis que la lettre « b » caractérise un élément synchronisé. La lettre « p » caractérise un élément périodique, tandis que la lettre « q » caractérise un élément non périodique.
Dans le cas particulier d'un front, ou d'un délai associé à un tel front, une flèche, montante ou descendante, caractérise le front, montant ou descendant.
Ainsi, par exemple, 2 est un signal de commande maître, 2S est un signal de commande esclave.
Il est bien sûr possible de combiner ces notations. Ainsi, par exemple, 62M† désigne un front (6) montant (†) de signal de commande (2) maître (M). Une perturbation 12aMq désigne une perturbation (12) dans un cas non synchronisé (a) pour le circuit de commande maître (M) non périodique (q).
L'invention concerne un procédé de synchronisation d'au moins deux circuits de commande 1 , chaque circuit de commande 1 étant d'un type à commutation, commandé par un signal de commande 2 à modulation de largeur d'impulsion.
Un circuit de commande 1 à commutation, permet de manière connue, de piloter une charge 4 au moyen d'au moins un commutateur 10. Un tel commutateur 10 est apte à sélectivement ouvrir ou fermer un circuit comprenant au moins une charge 4 et une source de tension. Un tel commutateur 10 est typiquement implémenté par un transistor 10, avantageusement de type MOSFET, bipolaire, ou encore IGBT.
La famille des circuits de commande 1 à commutation comprend de nombreux membres. Certains montages membres de cette famille vont être présentés afin de préciser le contenu de cette famille, qui ne doit cependant pas être réduite à ces quelques exemples. Cette famille se caractérise en ce qu'un montage membre comprend au moins un commutateur 10 commandé par un signal de commande 2 à modulation de largeur d'impulsion.
Un commutateur 10, disposé entre une borne de la charge 4 et la masse, 0V, l'autre borne de la charge étant reliée au potentiel positif, +V, forme un circuit de commande 1 du côté bas potentiel ou du côté masse (en anglais « low side driver »). Un commutateur 10, disposé entre une borne de la charge 4 et le potentiel positif +V, l'autre borne de la charge étant reliée à la masse, 0V, forme un circuit de commande 1 du côté haut potentiel ou du côté alimentation (en anglais « high side driver »).
Un autre exemple de circuit de commande 1 à commutation peut être un demi-pont, comprenant 2 commutateurs 10.
Tel qu'illustré à la figure 1 , un autre exemple de circuit de commande 1 à commutation peut être un pont en H. Un pont en H comprend typiquement quatre commutateurs 10a-d, disposés en forme de « H » sur les quatre branches verticales d'un « H », une charge 4 étant placée sur la barre horizontale du « H ». De manière connue, un pont en H est typiquement utilisé pour piloter une charge 4 en utilisant une paire diagonale de commutateurs 10. Ainsi, tandis que les commutateurs 10d, 10b d'une première paire diagonale sont commandés ouverts, les commutateurs 10a, 10c de la deuxième paire diagonale sont utilisés pour piloter la charge 4. L'un des commutateurs, par exemple 10c est commandé fermé, tandis que l'autre commutateur 10a est commandé au moyen d'un signal de commande 2 à modulation de largeur d'impulsion, MLI (en anglais « Puise Width Modulation », ou PWM). Un tel signal MLI est un signal tout ou rien ou discret, périodique, de période 3, caractérisé par un rapport cyclique défini par la durée pendant laquelle le signal 2 est à l'état haut 11 rapporté à la période 3. On suppose par convention qu'un état haut 1 1 du signal de commande 2 commande une fermeture du commutateur 10. Pour une charge 4 principalement inductive, le courant moyen traversant la charge 4 est sensiblement proportionnel au rapport cyclique. En faisant varier le rapport cyclique dans le temps il est ainsi possible de piloter le courant moyen dans la charge 4.
Le courant dans la charge 4 varie lentement. Au contraire, le courant 7 traversant le circuit de commande présente une variation brutale après chaque commutation. Cette variation brutale est à l'origine d'une perturbation.
Un avantage d'un pont en H est de permettre, en utilisant l'autre paire diagonale de commutateurs 10d, 10b, de réaliser un pilotage de la charge 4 similaire à celui décrit précédemment, mais avec un courant traversant la charge 4 de sens opposé. Ceci est avantageux pour piloter un moteur, et ainsi changer son sens de fonctionnement.
Un autre exemple de circuit de commande 1 à commutation est un circuit de commande 1 utilisable pour contrôler un moteur pas à pas. Un tel circuit de commande 1 est encore connu en anglais sous le nom de « stepper ».
Quel que soit le circuit de commande 1 employé, du fait de la présence d'au moins un commutateur 10, sa commande par un signal de commande 2 provoque des commutations à l'origine du problème. En référence à la figure 2, va maintenant être décrit ce qui se passe lors d'une commutation. Le diagramme de la figure 2 présente, en fonction du temps figuré en abscisse, un signal de commande 2, corrélé avec un signal de courant 7 traversant le circuit de commande, et avec un signal de tension 8 aux bornes de la charge 4. Le signal de commande 2 est initialement à l'état bas. Aussi, le commutateur 10 est initialement ouvert, ouvrant le circuit contenant la charge 4. Il s'ensuit que le courant 7 traversant le circuit de commande, la tension 8 et le courant 7C traversant le condensateur d'entrée C sont nuls.
Le signal de commande 2 change d'état au front montant 62†, et passe à l'état haut 11. Ce changement d'état commande le commutateur 10, qui est commandé fermé et ferme ainsi le circuit, appliquant la source de tension +V, à la charge 4. Il s'ensuit qu'un courant 7 s'établit, cependant avec un retard 97† entre le front 62† du signal de commande 2 et le début du front 67† de courant 7.
Ceci provoque une augmentation de la tension 8, avec cependant un retard 98† entre le front 62† du signal de commande 2 et le début du front 68† de tension 8.
Chaque commutation crée un front 67 de courant 7 et un front 68 de tension 8, de même sens que le front du signal de commande 2. Ainsi, un front montant 62†, crée un front montant 67†, avec un retard 97†, et un front montant 68†, avec un retard 98†. Un front descendant 62!, crée un front descendant 67|, avec un retard 97J, et un front descendant 68]., avec un retard 98 j. Chaque front 67 de courant 7, montant 67† ou descendant 67!, provoque une perturbation 12 conduite, telle qu'illustrée à la figure 4. Chaque front 68 de tension 8, montant 68† ou descendant 68!, provoque une perturbation 12 rayonnée.
Afin de réduire les effets préjudiciables de ces perturbations 12, il est fait en sorte qu'au moins certaines des perturbations 12 d'un premier circuit de commande 1 se produisent en même temps que des perturbations 12 d'un deuxième circuit de commande 1 , afin qu'elles se compensent. Pour cela il est réalisé une synchronisation de certains fronts d'une grandeur électrique 7, 8 d'au moins un circuit de commande 1 que l'on désignera circuit(s) de commande esclave 1S sur des fronts correspondants de la même grandeur électrique 7, 8 d'un circuit de commande 1 que l'on désignera circuit de commande maître 1 M.
En fonction du type de perturbation 12, parmi perturbation conduite ou perturbation rayonnée, que l'on souhaite atténuer, la grandeur électrique 7, 8 dont les fronts 67, 68 sont synchronisés, est choisie parmi courant 7 ou tension 8.
En référence à la figure 3, représentant un diagramme en fonction du temps figuré en abscisse, sont représentés un signal de commande maître 2M appliqué au circuit de commande maître 1 M et un signal de commande esclave 2S appliqué au circuit de commande esclave 1S.
Ces deux signaux de commande 2M, 2S sont des signaux MLI, périodiques de périodes respectives 3M, 3S. Ainsi sur la période maître 3M, le signal de commande maître 2M comprend un front montant maître 62M† et un front descendant maître 62M|. De même, sur la période esclave 3S, le signal de commande esclave 2S comprend un front montant esclave 62S† et un front descendant esclave 62S j. Un des deux fronts 62 d'un signal de commande 2 est périodique, tandis que l'autre front 62 est disposé à un instant variable, permettant de faire varier le rapport cyclique. Ainsi, sur la figure 3, le front descendant maître 62M], est périodique, tandis que le front montant maître 62M† est variable. De même pour le signal de commande esclave 2S, le front montant esclave 62S† est périodique, tandis que le front descendant esclave 62SJ, est variable.
La description est présentée avec un front périodique du signal maître 2M descendant, mais elle peut tout autant être présentée avec un front périodique du signal maître 2M montant.
Tel qu'illustré à la figure 4, représentant un diagramme en fonction du temps figuré en abscisse, un courant 7Ca, 7Cb traversant un condensateur d'entrée C disposé aux bornes (0V, +V) de la source de tension d'alimentation (cf. figure 1 ), laisse apparaître une perturbation 12 conduite pour chaque front 67 du courant 7, soit à un retard 97 près, pour chaque front 62 du signal de commande 2.
Tel qu'illustré à la figure 5, représentant un diagramme en fonction du temps figuré en abscisse, une tension 8M, 8Sa, 8Sb laisse apparaître une perturbation 12 rayonnée pour chaque front 68 de tension 8, soit à un retard 98 près, pour chaque front 62.
> Il s'ensuit que, pour deux circuits de commande 1 M, 1S, respectivement commandés par deux signaux de commande 2M, 2S, sur une période 3M, 3S, quatre fronts 62M†, 62MJ, 62S†, 62SJ,, tels que figurés à la figure 3, produisent quatre fronts 67M†, 67MJ,, 67S†, 67S| du courant 7, induisant quatre perturbations 12aMp, 12aMq, 12aSp, 12aSq. Aussi, avec un retard 97 entre un front 62 du signal de commande 2 et un front 67 du courant 7, le front descendant maître 62M| provoque une perturbation 12aMp, le front montant maître 62M† provoque une perturbation 12aMq, le front montant esclave 62S† provoque une perturbation 12aSp, le front descendant esclave 62SJ. provoque une perturbation 12aSq, telles que visible sur un signal de courant 7Ca, en l'absence de synchronisation.
De manière analogue, ces mêmes quatre fronts 62M†, 62M|, 62S†, 62S|, tels que figurés à la figure 3, produisent quatre fronts 68M†, 68M|, 68S†, 68SJ. de tension 8, induisant quatre perturbations, avec un retard 98 entre un front 62 du signal de commande 2 et un front 68 de la tension 8.
En supposant que pour un même circuit de commande 1 le retard 97 en courant 7 reste sensiblement constant, un front périodique, ici le front descendant maître 62Mj, respectivement le front montant esclave 62S†, produit une perturbation 12aMp, respectivement une perturbation 12aSp, elle aussi périodique.
De plus si un front 6 d'un sens, parmi montant ou descendant, produit une perturbation 12 d'un premier signe, parmi positif ou négatif, un front 6 d'un sens opposé produit une perturbation 12 d'un signe opposé.
Aussi, selon l'invention, si l'on synchronise la perturbation périodique 12aSp du circuit de commande esclave 1S avec la perturbation périodique 12aMp du circuit de commande maître 1 M, les effets de ces perturbations se superposent. Il en résulte, tel que montré par la courbe de courant 7Cb de la figure 4, illustrant les perturbations pour deux circuits de commande 1 M, 1S synchronisés, les perturbations 12aMp et 12aSp se superposent en une unique perturbation 12bp. Aussi, lorsqu'avantageusement, les signes de ces perturbations 12aMp, 12aSp, sont opposés, leurs effets se compensent, et la perturbation résiduelle 12bp est nettement moindre que les perturbations 12aMp, 12aSp observées en l'absence de synchronisation.
Les perturbations non périodiques 12aSq, 12aMq qui ne sont pas synchronisées, restent présentes 12bMq, 12bSq, dans le signal 7Cb.
Le but de l'invention est de synchroniser les perturbations périodiques 12aMp occasionnées par le circuit de commande maître 1 M avec les perturbations périodiques 12aSp occasionnées par le circuit de commande esclave 1S.
D'un circuit de commande 1 à l'autre, les variations des caractéristiques électriques des composants, les dérives thermiques, les variations de la tension appliquée, ou encore les variations du niveau de courant, entraînent une variation tant du retard 97 en courant 7 que du retard 98 en tension 8. Aussi une synchronisation des fronts 62 des signaux de commande 2M, 2S a peu de chance de réaliser une synchronisation des perturbations 12aMp, 12aSp. Afin effectivement de synchroniser les perturbations périodiques 12aMp, 12aSp, il convient de synchroniser les fronts 6 périodiques de la grandeur électrique 7, 8 qui cause ces perturbations périodiques 12aMp, 12aSp, soit les fronts 67 de courant 7, respectivement les fronts 68 de tension 8.
Un procédé selon l'invention se propose ainsi de synchroniser au moins un circuit de commande esclave 1 S, du type à commutation, commandé par un signal de commande esclave 2S à modulation de largeur d'impulsion présentant une période esclave 3S et pilotant une charge esclave 4S, avec un circuit de commande maître 1 M, du type à commutation, commandé par un signal de commande maître 2M à modulation de largeur d'impulsion présentant une période maître 3M et pilotant une charge maître 4M.
La description d'un tel procédé fait référence aux figures 6 et 7. La figure 6 illustre l'état avant synchronisation et la figure 7 illustre l'état après synchronisation. Sur chacune des figures, représentant un diagramme en fonction du temps figuré en abscisse, sont représentés, de haut en bas, le signal de commande maître 2M, la grandeur électrique maître 7M, 8M pour la charge maître 4M résultant de l'application du précédent signal de commande maître 2M au circuit de commande maître 1 M, le signal de synchronisation 5, le signal de commande esclave 2S, la même grandeur électrique esclave 7S, 8S pour la charge esclave 4S résultant de l'application du précédent signal de commande esclave 2S au circuit de commande esclave 1 S.
Le procédé de synchronisation comprend les étapes suivantes.
Au cours d'une première étape, le circuit de commande maître 1 M émet un signal de synchronisation 5 indicatif d'un front maître 67M|, 68MJ, d'une grandeur électrique 7M, 8M de la charge maître 4M. Ainsi, selon un mode de réalisation, le signal de synchronisation 5 est, par exemple, un signal discret. L'instant de détection du début de front maître 67Mj, 68MJ. est matérialisé par un changement d'état du signal de synchronisation 5, soit par exemple par un front, par exemple montant 65†.
Au cours d'une deuxième étape, le circuit de commande esclave 1S reçoit le signal de synchronisation 5, et est ainsi informé de l'instant de début de front maître 67M|, 68M|.
Dans une troisième étape, à partir de cette information indiquée par le signal de synchronisation 5, et de la connaissance, typiquement par voie interne au circuit de commande esclave 1S, de l'instant de début d'un front esclave 67S†, 68S† de la même grandeur électrique 7S, 8S, il est réalisé, typiquement par le circuit de commande esclave 1S, une mesure d'un délai 9SM. Le délai 9SM sépare le front esclave 67S†, 68S† de la grandeur électrique 7S, 8S de la charge esclave 4S, du front maître 67M|, 68MJ, de la même grandeur électrique 7M, 8M de la charge maître 4M.
II est ensuite appliqué, au cours d'une quatrième étape, typiquement par le circuit de commande esclave 1S, un décalage temporel 92E, 92T du signal de commande esclave 2S, tendant à réduire ledit délai 9SM.
Les troisième et quatrième étapes sont ensuite reprises et répétées jusqu'à annuler ledit délai 9SM.
Un tel asservissement est avantageux en ce qu'il continue de corriger toute éventuelle différence entre maître et esclave qui pourrait apparaître, quelle que soit son origine. Un tel asservissement est encore avantageux en ce qu'il permet de prendre en compte le retard inconnu 97M, 98M qui existe entre le front maître 62MJ, du signal de commande maître 2M et le front maître 67MJ,, 68M| de la grandeur électrique maître 7M, 8M, ainsi que le retard inconnu 97S, 98S qui existe entre le front esclave 62S† du signal de commande esclave 2S et le front esclave 67S†, 68S† de la grandeur électrique esclave 7S, 8S. En effet les deux retards 97M, 97S, respectivement 98M, 98S, étant inconnus, le décalage total 92T à appliquer au signal de commande esclave 2S, afin d'annuler le délai 9SM, est corrélé au délai 9S par la différence entre les deux retards 97M, 97S, respectivement 98M, 98S.
Selon un mode de réalisation, il est appliqué au signal de commande esclave 2S, un décalage élémentaire 92E, faible devant le décalage total 92T ou devant le délai 9SM. La répétition de la troisième étape, mesurant un nouveau délai 9SM et de la quatrième étape appliquant un décalage élémentaire 92E, dont l'amplitude peut être recalculée, garantit une convergence, vers un décalage total 92T tel que le délai 9SM soit nul.
Selon un autre mode de réalisation, il est appliqué au signal de commande esclave 2S, dès la première itération, un décalage 92E sensiblement égal à la valeur finale 92T, afin de tenter d'obtenir une convergence plus rapide, sensiblement en une ou deux itérations.
Selon un autre mode de réalisation, il est appliqué au signal de commande esclave 2S, un décalage 92E égal à une valeur prédéterminée, pré-calculée et/ou encore reçue par un bus de communication, approchant la valeur finale 92T, afin de tenter d'obtenir une convergence plus rapide.
Selon une autre caractéristique, le décalage maximal 92T pouvant être appliqué au signal de commande esclave 2S, est saturé par une valeur maximale.
La mesure du délai 9SM peut être positive ou négative, par exemple suite à une sur-correction. Selon un mode de réalisation de l'asservissement, seul le signe du délai 9SM est observé.
La figure 7 illustre l'état final, où le signal de commande esclave 2S a été temporellement décalé d'un décalage total 92T, tel que le délai 9SM s'annule. Ainsi, la grandeur électrique esclave 7S, 8S a été décalée d'un délai 9SM. Il en résulte que le front esclave 67S†, 68S† a été décalé d'un délai 9SM et est maintenant synchronisé avec le front maître 67M|, 68M|.
Lors de la réalisation de l'asservissement, le signal de commande esclave 2S ne peut qu'être retardé. Aussi, afin de faciliter la synchronisation, et permettre notamment de la réaliser dans une fenêtre temporelle inférieure à une période 3, il est avantageux de ménager une marge de synchronisation 13. Pour cela, de manière optionnelle, au plus tard avant l'étape de mesure qui marque le début de l'asservissement, il est avantageusement procédé à l'application d'un retard initial du signal de commande maître 2M. Ce retard est appliqué une fois et selon une amplitude temporelle 13 telle que le signal de commande esclave 2S soit en avance sur le signal de commande maître 2M. Ainsi ladite marge temporelle de synchronisation 13, permet ensuite de retarder le signal de commande esclave 2S jusqu'à obtention de la synchronisation.
Il n'a, jusqu'à présent, pas été précisé quel moment d'un front 67, 68 est pertinent pour réaliser la synchronisation. Les figures suggèrent que le début d'un front 67, 68 sert de référence, tant pour la détection d'un front maître que pour le calage d'un front esclave. Un tel taux de 0 % d'un front est une possibilité parmi d'autres. Afin d'être sûr qu'il s'agit bien d'un front, il peut être avantageux d'attendre et de considérer une valeur différente de 0 %, par exemple 10 %, 20 % ou encore 50 %, tant pour le front maître que pour le front esclave. De manière générale, toute valeur X %, comprise entre 0 % et 100 % est possible. Une telle valeur est prise identique pour le front maître et pour le front esclave.
Pour que la synchronisation soit efficace à réduire les effets d'un plus grand nombre de perturbations 12, il est avantageux que la période maître 3M soit égale à la période esclave 3S. Une telle caractéristique permet de synchroniser un front maître sur deux avec un front esclave sur deux.
En fonction du type de perturbation 12 que l'on souhaite réduire, parmi les perturbations conduites ou rayonnées, il est possible de choisir de synchroniser les fronts esclave 67S de courant esclave 7S sur les fronts maître 67M de courant maître 7M ou les fronts esclave 68S de tension esclave 8S sur les fronts maître 68M de tension maître 8M.
Ainsi la grandeur électrique 7, 8 peut être le courant 7 traversant la charge 4. Dans ce cas la synchronisation compare/synchronise un front maître 67M de courant avec un front esclave 67S de courant.
Alternativement la grandeur électrique 7, 8 peut être la tension 8 aux bornes de la charge 4. Dans ce cas la synchronisation compare un front maître 68M de tension avec un front esclave 68S de tension.
II a été vu précédemment, en référence aux figures 3, 4 et 5, que le signe d'une perturbation 12 dépend du sens du front 67, 68 de la grandeur électrique 7, 8 provoquant la perturbation 12, qui lui-même dépend du sens du front 62 du signal de commande 2M, 2S d'origine. Il a encore été vu qu'il est avantageux que les signes d'une perturbation 12 esclave synchronisée avec une perturbation 12 maître soient opposés afin que les perturbations synchronisées se compensent.
Pour cela il est avantageux, tel que représenté à la figure 3, que le signal de commande maître 2M et le signal de commande esclave 2S présentent en regard, des fronts de sens opposés. Ceci peut être obtenu en configurant le signal de commande maître 2M selon une première logique parmi, niveau haut 11 M, 11 S en début de période 3M, 3S ou niveau haut 11 M, 11S en fin de période 3M, 3S, et en configurant le/les signal/signaux de commande esclave 2S selon une deuxième logique, différente de la première logique.
Une telle configuration ne change pas intrinsèquement un signal de commande MLI qui continue à transmettre la même information. Une telle configuration est le plus souvent supportée par les moyens logiques/logiciels d'un composant apte à implémenter un circuit de commande 1.
Ainsi tel que représenté à la figure 3, le signal de commande maître 2M est tel que son niveau haut 11 M soit situé en fin de période maître 3M, tandis que le signal de commande esclave 2S est tel que son niveau haut 11S soit situé en début de période esclave 3S. Il en résulte ainsi, que le front descendant maître 62MJ,, qui est le front maître périodique, peut ainsi être synchronisé avec le front montant, donc de sens opposé, esclave 62S†, qui est le front esclave périodique.
Afin que la synchronisation soit efficace à réduire un grand nombre de perturbations, le front maître 67M, 68M et le(s) front(s) esclave 67S, 68S de l'étape de mesure sont avantageusement choisis parmi les fronts périodiques.
Le front périodique 6p, parmi les deux fronts 6p, 6q d'une période 3 d'un signal de commande 2, est aisément déterminé par la connaissance de la logique de niveau haut 11. Ainsi si le niveau haut 11 est situé en fin de période 3, le front périodique 6p est le front descendant 6J., tandis que le front non périodique 6q est le front montant 6†. Au contraire si le niveau haut 11 est situé en début de période 3, le front périodique 6p est le front montant 6†, tandis que le front non périodique 6q est le front descendant 6J,. La logique de niveau haut 11 , indépendamment de la caractéristique de configuration précédemment décrite est connue du circuit de commande 1. De manière illustrative, pour le signal 2M de la figure 3, dont le niveau haut 11 M est situé en fin de période 3M, le front périodique 6p est le front descendant 62M| et le front non périodique 6q est le front montant 62M†. Au contraire, pour le signal 2S de la figure 3, dont le niveau haut 11S est situé en début de période 3S, le front périodique 6p est le front montant 62S† et le front non périodique 6q est le front descendant 62S|.
Pour les raisons vues précédemment, afin que deux perturbations synchronisées se compensent, le sens du front maître 67M, 68M et le sens du/des front(s) esclave 67S, 68S utilisés lors de l'étape de mesure sont avantageusement choisis opposés.
Le procédé de synchronisation est plus particulièrement applicable à un circuit de commande maître 1 M appliqué à une charge maître 4M au moins inductive. La charge maître 4M peut encore être résistive, mais en restant préférentiellement principalement inductive.
Le procédé de synchronisation est plus particulièrement applicable à un circuit de commande esclave 1 S appliqué à une charge esclave 4S au moins inductive. La charge esclave 4S peut encore être résistive, mais en restant préférentiellement principalement inductive.
L'invention concerne encore un composant électronique apte à implémenter au moins un circuit de commande maître 1 M et/ou au moins un circuit de commande esclave 1S, lesdits circuits de commande étant aptes à être synchronisés par un procédé selon l'un quelconques des modes de réalisation précédents.
Pour cela, il convient de compléter un composant de l'art antérieur en lui adjoignant, au niveau matériel, une ligne d'émission d'un signal de synchronisation 5 et/ou une ligne de réception d'un signal de synchronisation 5. Un composant apte à implémenter un circuit de commande maître 1 M comprend une ligne d'émission. Un composant apte à implémenter un circuit de commande esclave 1S comprend une ligne de réception. Avantageusement un composant comprenant une ligne d'émission et une ligne de réception peut être implémenté en circuit de commande maître, ou alternativement en circuit de commande esclave ou les deux : esclave pour un circuit de commande maître et maître pour un autre circuit de commande esclave, afin de permettre des synchronisations en cascade. Un tel composant peut encore comprendre une ligne configurable en ligne d'émission ou en ligne de réception afin que le composant puisse être implémenté, au choix, en circuit de commande maître ou en circuit de commande esclave. Un tel composant comprend encore les moyens logiques/logiciels aptes à implémenter et à exécuter les différentes fonctions/étapes du procédé.
Pour un tel composant, la ligne d'émission et/ou de réception du signal de synchronisation 5, si elle doit être câblée en dehors d'un boîtier comprenant le composant, nécessite au moins une broche. Afin d'éviter cet inconvénient, selon un mode de réalisation avantageux, le composant électronique comprend au moins un circuit de commande maître 1 M et au moins un circuit de commande esclave 1 S, disposés au sein d'un même boîtier. Ainsi la ou les lignes d'émission et/ou de réception dédiés aux signaux de synchronisation 5 et leurs connexions peuvent être réalisées en interne audit boîtier et ainsi ne pas nécessiter de broche supplémentaire.

Claims

REVENDICATIONS
1. Procédé de synchronisation d'au moins un circuit de commande esclave (1 S), du type à commutation, commandé par un signal de commande esclave (2S) à modulation de largeur d'impulsion présentant une période esclave (3S) et pilotant une charge esclave (4S), avec un circuit de commande maître (1 M), du type à commutation, commandé par un signal de commande maître (2M) à modulation de largeur d'impulsion présentant une période maître (3M), et pilotant une charge maître (4M), caractérisé en ce qu'il comprend les étapés suivantes :
• émission par le circuit de commande maître (1 M) d'un signal de synchronisation (5) indicatif d'un front maître (67M, 68M) d'une grandeur électrique (7M, 8M) du circuit maître (1 M),
• réception par le circuit de commande esclave (1S) du signal de synchronisation (5),
• mesure d'un délai (9SM) entre un front esclave (67S, 68S) de la même grandeur électrique (7S, 8S) du circuit esclave (1S) et le front maître (67M, 68M) de la grandeur électrique (7M, 8M) du circuit maître ( M), tel qu'indiqué par le signal de synchronisation (5),
• décalage temporel (92E, 92T) du signal de commande esclave (2S) de manière à réduire ledit délai (9SM),
• reprise à l'étape de mesure jusqu'à annuler ledit délai (9SM).
2. Procédé selon la revendication 1 , comprenant encore une étape, préalable à l'étape de mesure, de retard initial du signal de commande maître (2M) de manière à créer une marge de synchronisation (13).
3. Procédé selon l'une des revendications 1 ou 2, où la période esclave (3S) est égale à la période maître (3M).
4. Procédé selon l'une quelconque des revendications 1 à 3, où la grandeur électrique (7, 8) est le courant (7) traversant le circuit de commande.
5. Procédé selon l'une quelconque des revendications 1 à 3, où la grandeur électrique (7, 8) est la tension (8) aux bornes de la charge (4).
6. Procédé selon l'une quelconque des revendications 1 à 5, où le front maître (67M, 68M) et le(s) front(s) esclave (67S, 68S) de l'étape de mesure sont choisis parmi des fronts périodiques.
7. Procédé selon l'une quelconque des revendications 1 à 6, comprenant encore les étapes de : • configuration du signal de commande maître (2M) selon une première logique parmi, niveau haut (1 M) en début de période (3M) ou niveau haut (11 M) en fin de période (3M), et
• configuration du/des signal/signaux de commande esclave (2S) selon une deuxième logique, différente de la première logique.
8. Procédé selon l'une quelconque des revendications 1 à 7, où le sens du front maître (67M, 68M) et le sens du/des front(s) esclave (67S, 68S) de l'étape de mesure sont opposés.
9. Procédé selon l'une quelconque des revendications 1 à 8, où la charge maître (4M) est au moins inductive.
10. Procédé selon l'une quelconque des revendications 1 à 9, où la/les charge(s) esclave (4S) est/sont au moins inductive(s).
11. Composant électronique de synchronisation d'au moins un circuit de commande esclave (1S), du type à commutation, commandé par un signal de commande esclave (2S) à modulation de largeur d'impulsion présentant une période esclave (3S) et pilotant une charge esclave (4S), avec un circuit de commande maître (1 M), du type à commutation, commandé par un signal de commande maître (2M) à modulation de largeur d'impulsion présentant une période maître (3M), et pilotant une charge maître (4M), mettant en œuvre le procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce qu'il comprend :
• des moyens d'émission par le circuit de commande maître (1 M) d'un signal de synchronisation (5) indicatif d'un front maître (67M, 68M) d'une grandeur électrique (7M, 8M) du circuit maître (1 M),
• des moyens de réception par le circuit de commande esclave (1S) du signal de synchronisation (5),
• des moyens de mesure d'un délai (9SM) entre un front esclave (67S, 68S) de la même grandeur électrique (7S, 8S) du circuit esclave (1S) et le front maître (67M, 68M) de la grandeur électrique (7M, 8M) du circuit maître (1 M), tel qu'indiqué par le signal de synchronisation (5),
· des moyens de décalage temporel (92E, 92T) du signal de commande esclave
(2S) de manière à réduire ledit délai (9SM).
12. Composant électronique selon la revendication précédente, comprenant au moins un circuit de commande maître (1 M) et au moins un circuit de commande esclave (1S), disposés au sein d'un même boîtier.
PCT/EP2016/000645 2015-04-24 2016-04-21 Procede de synchronisation de circuits de commande a commutation commandes par signaux de commande mli WO2016169652A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/568,711 US10320367B2 (en) 2015-04-24 2016-04-21 Method for synchronizing commutated control circuits controlled by PWM control signals
CN201680036824.1A CN107750422B (zh) 2015-04-24 2016-04-21 受mli操控信号所操控的转换操控电路的同步方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1553699A FR3035556B1 (fr) 2015-04-24 2015-04-24 Procede de synchronisation de circuits de commande a commutation commandes par signaux de commande mli
FR1553699 2015-04-24

Publications (1)

Publication Number Publication Date
WO2016169652A1 true WO2016169652A1 (fr) 2016-10-27

Family

ID=54260845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/000645 WO2016169652A1 (fr) 2015-04-24 2016-04-21 Procede de synchronisation de circuits de commande a commutation commandes par signaux de commande mli

Country Status (4)

Country Link
US (1) US10320367B2 (fr)
CN (1) CN107750422B (fr)
FR (1) FR3035556B1 (fr)
WO (1) WO2016169652A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264972B2 (en) 2020-04-22 2022-03-01 Texas Instruments Incorporated Synchronizing pulse-width modulation control

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130561A (en) * 1990-08-29 1992-07-14 Alcatel Network Systems, Inc. Switching mode power supplies with controlled synchronization
US6404657B1 (en) * 2000-11-20 2002-06-11 Maxim Integrated Products Method to synchronize multiple switching regulators in out of phase mode without PLL
US20050225178A1 (en) * 2004-03-30 2005-10-13 Geliang Shao Switching power supply apparatus
US20070263617A1 (en) * 2004-10-29 2007-11-15 Ko Takemura Switching Regulator Control Circuit, Switching Regulator Using the Circuit, and Switching Signal Generating Apparatus
US20090195071A1 (en) * 2008-01-31 2009-08-06 Ricoh Company Ltd. Switching power supply circuit capable of timing adjustment of signal
EP2445110A1 (fr) * 2010-10-22 2012-04-25 ABB Research Ltd Unité de commande de porte pour dispositif de commutation électrique
EP2752983A1 (fr) * 2012-06-18 2014-07-09 Mitsubishi Electric Corporation Système d'onduleur et procédé de communication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148729B2 (en) * 2004-12-23 2006-12-12 Infineon Technologies Ag Delay locked loop using synchronous mirror delay
JP4613951B2 (ja) * 2005-09-15 2011-01-19 株式会社村田製作所 同期整流型フォワードコンバータ
US8823345B2 (en) 2012-10-19 2014-09-02 Linear Technology Corporation Magnetic field cancellation in switching regulators

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130561A (en) * 1990-08-29 1992-07-14 Alcatel Network Systems, Inc. Switching mode power supplies with controlled synchronization
US6404657B1 (en) * 2000-11-20 2002-06-11 Maxim Integrated Products Method to synchronize multiple switching regulators in out of phase mode without PLL
US20050225178A1 (en) * 2004-03-30 2005-10-13 Geliang Shao Switching power supply apparatus
US20070263617A1 (en) * 2004-10-29 2007-11-15 Ko Takemura Switching Regulator Control Circuit, Switching Regulator Using the Circuit, and Switching Signal Generating Apparatus
US20090195071A1 (en) * 2008-01-31 2009-08-06 Ricoh Company Ltd. Switching power supply circuit capable of timing adjustment of signal
EP2445110A1 (fr) * 2010-10-22 2012-04-25 ABB Research Ltd Unité de commande de porte pour dispositif de commutation électrique
EP2752983A1 (fr) * 2012-06-18 2014-07-09 Mitsubishi Electric Corporation Système d'onduleur et procédé de communication

Also Published As

Publication number Publication date
FR3035556A1 (fr) 2016-10-28
CN107750422A (zh) 2018-03-02
FR3035556B1 (fr) 2017-04-21
CN107750422B (zh) 2020-09-08
US20180167059A1 (en) 2018-06-14
US10320367B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
EP2442436B1 (fr) Procédé et système de commande pour réduire le courant de mode commun dans un convertisseur de puissance
EP0866545B1 (fr) Circuit élévateur de tension du type pompe de charge à nombre d'étages contrôlé
EP0702862B1 (fr) Procede d'amelioration de l'immunite au bruit d'une boucle a verrouillage de phase et dispositif mettant en oeuvre ce procede
EP3232556A1 (fr) Procédé et système de commande pour une installation de commande de moteur électrique
FR2871627A1 (fr) Relais a l'etat solide pour la commutation d'une alimentation en alternatif vers une charge reactive et procede pour faire fonctionner un tel relais
EP1993019B1 (fr) Dispositif d'alimentation d'un circuit électronique et circuit électronique
FR2923625A1 (fr) Procede de generation de couleurs de lumiere mixte.
WO2016169652A1 (fr) Procede de synchronisation de circuits de commande a commutation commandes par signaux de commande mli
FR2472308A1 (fr) Generateur d'impulsions pour systeme de deviation horizontale
FR2535126A1 (fr) Circuit de retardateur
WO2013113485A2 (fr) Commande d'une charge inductive par modulation de largeur d'impulsion
EP2833534A1 (fr) Variateur de vitesse avec redresseur actif et onduleur utilisant des modifications des impulsions pour reduire des perturbations de mode commun
EP0833434B1 (fr) Procédé et dispositif de synchronisation pour le démarrage d'un moteur synchrone triphasé
CA2955736C (fr) Procede de commande d'une vanne d'arret bistable pour moteur d'aeronef
FR2615335A1 (fr) Procede et dispositif pour le freinage d'un moteur a cage d'ecureuil
FR2792474A1 (fr) Circuit de sortie de signal numerique
FR3075407A1 (fr) Circuit de commande pour la polarisation de transistors
FR2547962A1 (fr) Circuit integre pour un circuit de commande d'un moteur a commutation electronique
CA2455352C (fr) Dispositif de conversion d'energie
FR2701339A1 (fr) Dispositif d'alimentation électrique délivrant une tension aux polarités alternées de manière cyclique.
FR2989125A1 (fr) Dispositif de demarreur de vehicule automobile
EP3461232B1 (fr) Procédé de reconnaissance de câblage
EP3121365B1 (fr) Procédé de détection du sens de déplacement d'un écran d'occultation
FR3117573A1 (fr) Source lumineuse synchrone pour un véhicule automobile
FR2919444A1 (fr) Dispositif d'alimentation d'un actionneur domotique et procede de fonctionnement d'un tel dispositif

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16720712

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15568711

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16720712

Country of ref document: EP

Kind code of ref document: A1