WO2016147901A1 - 固体撮像素子、撮像装置、並びに電子機器 - Google Patents

固体撮像素子、撮像装置、並びに電子機器 Download PDF

Info

Publication number
WO2016147901A1
WO2016147901A1 PCT/JP2016/056728 JP2016056728W WO2016147901A1 WO 2016147901 A1 WO2016147901 A1 WO 2016147901A1 JP 2016056728 W JP2016056728 W JP 2016056728W WO 2016147901 A1 WO2016147901 A1 WO 2016147901A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
conversion unit
voltage
pixel
photoelectric conversion
Prior art date
Application number
PCT/JP2016/056728
Other languages
English (en)
French (fr)
Inventor
遼人 吉田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/556,548 priority Critical patent/US10163964B2/en
Publication of WO2016147901A1 publication Critical patent/WO2016147901A1/ja
Priority to US16/227,088 priority patent/US10367026B2/en
Priority to US16/444,276 priority patent/US10497740B2/en
Priority to US16/686,998 priority patent/US10692919B2/en
Priority to US16/837,339 priority patent/US10892293B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present technology relates to a solid-state imaging device, an imaging device, and an electronic device, and more particularly, to a solid-state imaging device, an imaging device, and an electronic device that can improve charge transfer efficiency and increase the number of saturated electrons Qs.
  • CMOS Complementary (Metal, Oxide, Semiconductor), Image, and Sensor)
  • CMOS Complementary Metal Oxide Semiconductor
  • CIS Complementary Metal Oxide Semiconductor
  • the charge storage unit (MEM) is arranged in the own pixel region, and the charge storage unit (MEM)
  • the electric charge accumulated in is transferred to a charge-voltage converter (floating diffusion: FD).
  • the charge accumulation unit (MEM) is arranged in the own pixel region and the charge voltage conversion unit (FD) is arranged so as to be connected to other than the center of the charge accumulation unit (MEM), the charge accumulation unit
  • the transfer distance from the outer peripheral part of the unit (MEM) to the charge-voltage converter (FD) becomes long, and there is a possibility that the transfer characteristics are deteriorated.
  • the potential cannot be deeply formed at the outer peripheral portion of the charge-voltage converter (FD), so that the number of saturated electrons per unit area decreases as the transfer distance increases.
  • the present technology has been made in view of such a situation, and in particular, improves the charge transfer efficiency and further increases the number of saturated electrons Qs.
  • a solid-state imaging device includes a photoelectric conversion unit that generates charges by photoelectric conversion according to the amount of incident light, a charge storage unit that stores charges generated by the photoelectric conversion unit, and the charge storage
  • a pixel including a charge-voltage conversion unit that converts the charge accumulated in the unit into a voltage, and a pixel transistor that outputs a pixel signal based on the voltage converted by the charge-voltage conversion unit,
  • the charge-voltage converter is connected so as to be connected to the center, and the pixels are arranged in an array, a column comprising the photoelectric converter, and a column comprising the voltage converter and the pixel transistor Are formed in parallel.
  • It further includes a plurality of electrodes that form a transfer gradient for transferring the charges accumulated in the charge accumulating portion, and the plurality of electrodes are arranged at the center thereof so as to face the charge-voltage conversion portion.
  • a recess is provided, and the outermost electrode is formed in the recess so as to surround another electrode smaller than the outermost electrode, and the other electrode is formed in the recess more than the other electrode.
  • a small electrode may be formed so as to surround other electrodes, and an electrode connected to the charge-voltage conversion unit may be formed in the recess of the smallest electrode.
  • the thickness of the plurality of electrodes can be made equal.
  • the thicknesses of the plurality of electrodes can be uneven.
  • the plurality of electrodes are configured with a small number of thick electrodes as the transfer gradient in the charge storage section has a margin, and are configured with a large number of thin electrodes as the transfer gradient is insufficient. Can be.
  • An imaging device includes a photoelectric conversion unit that generates charges by photoelectric conversion according to the amount of incident light, a charge storage unit that stores charges generated by the photoelectric conversion unit, and the charge storage unit A charge voltage conversion unit that converts the charge accumulated in the voltage into a voltage, and a pixel transistor that outputs a pixel signal based on the voltage converted by the charge voltage conversion unit, the center of the charge storage unit
  • the charge-voltage conversion unit is connected so as to be connected to the unit, and the pixels are arranged in an array, a column including the photoelectric conversion unit, and a column including the voltage conversion unit and the pixel transistor, Are formed in parallel.
  • An electronic apparatus includes a photoelectric conversion unit that generates charges by photoelectric conversion according to a light amount of incident light, a charge storage unit that stores charges generated by the photoelectric conversion unit, and the charge storage unit A charge voltage conversion unit that converts the charge accumulated in the voltage into a voltage, and a pixel transistor that outputs a pixel signal based on the voltage converted by the charge voltage conversion unit, the center of the charge storage unit
  • the charge-voltage conversion unit is connected so as to be connected to the unit, and the pixels are arranged in an array, a column including the photoelectric conversion unit, and a column including the voltage conversion unit and the pixel transistor, Are formed in parallel.
  • the photoelectric conversion unit generates charges by photoelectric conversion according to the amount of incident light
  • the charge storage unit stores charges generated by the photoelectric conversion unit
  • the charge voltage conversion unit The charge accumulated in the charge accumulation unit is converted into a voltage
  • the pixel transistor outputs a pixel signal based on the voltage converted by the charge voltage conversion unit.
  • FIG. 3 is a diagram illustrating a configuration when the pixels of FIG. 2 are arranged in an array. It is a figure explaining the structural example of one Embodiment of the pixel of the solid-state image sensor to which this technique is applied. It is a figure explaining a structure when the pixel of FIG. 4 is arrange
  • FIG. 1 shows an example of the configuration of pixels in a solid-state imaging device composed of a general CMOS (Complementary Metal Oxide Semiconductor) image sensor (CIS).
  • CMOS Complementary Metal Oxide Semiconductor
  • FIG. 1 includes a photoelectric conversion unit (PD: photodiode) 21, a charge storage unit (MEM) 22, a transfer transistor (TRG) 23, a charge-voltage conversion unit (FD: floating diffusion) 24, and a pixel transistor (reset).
  • Transistor RST and amplification transistor AMP) 25 are provided.
  • FIG. 1 is a top view of the pixel.
  • a charge storage unit (MEM) 22 is disposed on a photoelectric conversion unit (PD) 21, and a charge voltage conversion unit (FD) is placed on the left side thereof. ) 24 is provided, and charges are transferred through the transfer transistor (TRG) 23.
  • the charge generated according to the amount of incident light in the photoelectric conversion unit (PD) 21 is first transferred to the charge storage unit (MEM) 22 as indicated by the upward arrow, Accumulated sequentially. Then, the charges accumulated in the charge accumulation unit (MEM) 22 are transferred to the charge voltage conversion unit (FD) 24 through the transfer transistor (TRG) 23 as indicated by the left arrow.
  • the charge storage unit (MEM) 22 is arranged in the own pixel region and the charge voltage conversion unit (FD) 24 is arranged at a place other than the center of the charge storage unit (MEM) 22, the charge storage unit (MEM) 22, for example, the transfer distance from the right end in the figure to the charge-voltage converter (FD) 24 becomes longer.
  • a charge voltage conversion unit (FD) 24 is connected to the upper right part of the charge storage unit (MEM) 22, and a pixel transistor is arranged above the charge voltage conversion unit (FD) 24 in the figure. 25, and a photoelectric conversion unit (PD) 21 is provided at the lower left portion of the charge storage unit (MEM) 22.
  • the pixels 11 in the left part of FIG. 2 are arranged in an array so that the column in which the photoelectric conversion unit 21 is provided and the column in which the pixel transistor 25 is provided are arranged in the vertical direction. Since it can be set as a parallel row
  • a charge voltage conversion unit (FD) 24 is connected to the upper center of the charge storage unit (MEM) 22 as shown by the pixel 11 ′ on the right side of FIG.
  • a layout that shortens the longest transfer distance to the charge voltage conversion unit (FD) 24 in the charge storage unit (MEM) 22 can be considered.
  • the position of the charge voltage conversion unit (FD) 24 is arranged at the upper center of the charge storage unit (MEM) 22, so Since the transfer distance is the distance from the lower end in the horizontal direction to the upper center of the center at the longest, the transfer distance can be shortened as a whole, and it is possible to suppress the reduction of the transfer characteristics.
  • FIG. 3 when a plurality of pixels 11 ′ are arranged in an array on a plane, a column in which a photoelectric conversion unit (PD) 21 is provided and a pixel transistor 25 are provided. Neither column can be a vertical column.
  • FIG. 3 shows an example in which the pixels 11′-1 to 11′-11 are sequentially arranged, but the column in which the photoelectric conversion unit (PD) 21 is provided and the charge-voltage conversion unit ( FD) 24 and the column provided with the pixel transistors 25 cannot be formed in parallel to the vertical direction, and the photoelectric conversion units (PD) 21 cannot be regularly arranged. For this reason, the pixel layout including the wiring becomes complicated.
  • the pixel 51 to which the present technology is applied includes a photoelectric conversion unit (PD) 71, a charge storage unit (MEM) 72, a charge-voltage conversion unit (FD) 73, and a pixel transistor (pixel Tr.). 74 is provided.
  • the photoelectric conversion unit (PD) 71, the charge storage unit (MEM) 72, the charge-voltage conversion unit (FD) 73, and the pixel transistor (pixel Tr.) 74 are all the photoelectric conversion unit (PD) 21 in FIG. , A charge storage unit (MEM) 22, a charge-voltage conversion unit (FD) 24, and a pixel transistor (pixel Tr.) 25.
  • a charge voltage conversion unit (FD) 73 is connected to an upper center portion of a charge storage unit (MEM) 72. This makes it possible to minimize the longest transfer distance of charges accumulated in the charge accumulation unit (MEM) 72 to the charge voltage conversion unit (FD) 73, thereby reducing transfer efficiency. It becomes possible to suppress.
  • a transfer transistor 84 (FIG. 6) is provided between the charge storage unit (MEM) 72 and the charge voltage conversion unit (FD) 73, and the charge stored in the charge storage unit (MEM) 72 is The data is transferred to the charge / voltage converter (FD) 73 via the transfer transistor 84 (FIG. 6).
  • the photoelectric conversion unit (PD) 71, the charge voltage conversion unit (FD) 73, and the pixel transistor (pixel Tr.) 74 are in a positional relationship that does not overlap with the vertical direction.
  • a charge storage unit (MEM) 72 is connected.
  • the plurality of pixels 51 can be arranged in an array in the horizontal direction and the vertical direction in the photoelectric conversion unit (PD).
  • the pixel 51-5 in FIG. 5 is arranged in such a way that the photoelectric conversion unit (PD) 71 of the pixel 51-2 above it is housed in the space in the upper left part of the charge storage unit (MEM) 72. Further, the charge voltage conversion unit (FD) 73 and the pixel transistor (Tr.) 74 of the pixel 51-8 thereunder are accommodated in the space at the lower right of the charge storage unit (MEM) 72 of the pixel 51-5. Has been placed.
  • the space at the left end portion of the charge storage portion (MEM) 72 of the pixel 51-5 is arranged so that a portion protruding to the right side of the charge storage portion (MEM) 72 of the pixel 51-5 adjacent to the left side is accommodated. ing. Further, the portion protruding to the right side of the charge storage part (MEM) 72 of the pixel 51-5 is arranged so as to be stored in the space at the left end part of the charge storage part (MEM) 72 of the pixel 51-6 adjacent to the right side. ing.
  • the other pixels 51 are also arranged in the same manner, so that the photoelectric conversion units (PD) 71 of each pixel 51 can be arranged in an array.
  • PD photoelectric conversion units
  • a column L ⁇ b> 1 including a photoelectric conversion unit (PD) 71, a charge-voltage conversion unit (FD) 73, and a pixel transistor (pixel Tr.) 74.
  • a column L2 consisting of the above is configured as a column parallel to the vertical direction.
  • the photoelectric conversion units (PD) 71 of 3 pixels ⁇ 3 pixels can be regularly laid out in a grid pattern.
  • wiring is provided along the columns L1 and L2 of the column L1 including the photoelectric conversion unit (PD) 71 and the column L2 including the charge voltage conversion unit (FD) 73 and the pixel transistor (pixel Tr.) 74. Since it becomes possible to configure, wiring can be simplified.
  • the electrode for transferring the charge of the charge storage unit (MEM) 72 has a configuration in which box-shaped electrodes 81 to 83 each having a depression above the lower part in the figure are stacked.
  • the electrode of the transfer transistor 84 is provided in the recess of the smallest electrode 83 provided with the smallest recess, which is laminated at the top, and the charge-voltage converter (FD) is provided via the transfer transistor 84.
  • FD charge-voltage converter
  • 73. 6 is a top view of the pixel 51, but the electrodes 81 to 83 of the charge storage unit (MEM) 72 and the transfer transistor 84 are expressed as a cross-sectional view seen from the top surface direction.
  • each of the electrodes 81 to 83 is a box-like electrode provided with a recess in the upper part of the figure, and the electrode 82 is stacked in the recess of the electrode 81, and the electrode 83 is stacked in the recess of the electrode 82.
  • the electrode of the transfer transistor 84 is stacked in the recess of the electrode 83, and a plurality of electrodes for transferring the charge of the charge storage unit (MEM) 72 are formed in a square shape as a whole.
  • the electrodes 81 to 83 that transfer the charge of the charge storage unit (MEM) 72 and the transfer transistor 84 are centered on the upper center where the charge voltage conversion unit (FD) 73 that is the charge transfer direction is connected.
  • the electrodes 81 to 83 are stacked concentrically.
  • each of the electrodes 81 to 83 can form a transfer gradient. Therefore, the number of saturated electrons Qs can be increased as compared with the case where the electrodes 81 to 83 are formed as a single electrode as a whole. Can be increased.
  • the charge storage unit (MEM) 72 when the charge storage unit (MEM) 72 is a single electrode 85 as a whole, it is necessary to set a transfer gradient with respect to the entire charge transfer distance as shown in the left part of FIG. Therefore, it is necessary to set the shallowest potential and the deepest potential at both ends of the electrode 85 to form a transfer gradient.
  • the charge storage unit (MEM) 72 when the charge storage unit (MEM) 72 is configured as a single electrode 85 as a whole, the area above the transfer gradient in the waveform shown on the left side of FIG. 7 is expressed as the number of saturated electrons Qs. become.
  • the charge storage part (MEM) 72 has a laminated structure as shown by the electrodes 81 to 83 in FIG. 6, so that the transfer gradient in each of the electrodes 81 to 83 is shown as shown in the right part of FIG. 7. Can be set. Thereby, as indicated by the arrow on the right side of FIG. 7, the transfer gradient can be set while sequentially switching the electrodes 81 to 83 with a deep potential. As a result, as shown in the right part of FIG. 7, the number of saturated electrons Qs expressed as the area of the upper part of the transfer gradient can be increased as compared with the case shown in the left part of FIG.
  • the left part of FIG. 7 represents the potential distribution between the electrodes when the transfer gradient of the charge storage part (MEM) 72 is composed of one electrode 85. More specifically, the potential distribution in each of the photoelectric conversion unit (PD) 71, the electrode 85, the transfer transistor 84, and the charge-voltage conversion unit (FD) 73 is shown from the left in the left part of FIG. In the left part of FIG. 7, since the transfer gradient is constituted only by the electrode 85, the both end parts are set to the shallowest potential and the deepest potential, respectively, and the monotonically decreasing potential. Distribution.
  • the right part of FIG. 7 represents the potential distribution between the electrodes when the transfer gradient of the charge storage part (MEM) 72 is constituted by the electrodes 81 to 83. More specifically, potential distributions in the photoelectric conversion unit (PD) 71, the electrodes 81 to 83, the transfer transistor 84, and the charge-voltage conversion unit (FD) 73 are shown from the left in the right part of FIG. . In the right part of FIG. 7, the electrodes 81 to 83 and the transfer transistor 84 can form transfer gradients, respectively. Therefore, the transfer gradient can be set with each deep potential. It becomes a potential distribution in which the increase and decrease are repeated at a position corresponding to each and in a deep part.
  • the charge storage unit (MEM) 72 has a stacked structure composed of electrodes 81 to 83 as shown in FIG. 6, so that the terminals 81a to 83a connected to the electrodes 81 to 83 are connected to the charge voltage conversion unit ( FD) 73 and pixel transistor (Tr.) 74 can be provided collectively on column L2 (FIG. 5). As a result, it is possible to enhance the effect of the light-shielding film for preventing incidence on the charge accumulation unit (MEM) 72.
  • the charge storage unit (MEM) 72 is provided with a light shielding film 101 in order to avoid direct incidence from incident light, as shown in FIG. More specifically, as shown in the upper part of FIG. 8, the light shielding film 101 is provided so as to cover the entire charge storage portion (MEM) 72. As shown in the lower part of FIG. 8, the light shielding film 101 is provided so as to cover the charge storage part (MEM) 72, and an opening is provided above the photoelectric conversion part (PD) 71. And accepts incident light.
  • FIG. 8 shows a top view of the charge storage unit (MEM) 72 in the two pixels 51.
  • the left pixel 51 is provided with electrodes 81-1 to 83-1, a transfer transistor 84-1, terminals 81 a-1 to 83 a-1, and a charge / voltage converter (FD) 73-1. It is shown.
  • the right pixel 51 is provided with electrodes 81-2 to 83-2, a transfer transistor 84-2, terminals 81a-2 to 83a-2, and a charge / voltage converter (FD) 73-2. It has been shown that
  • the light-shielding film 101 colored so that the electrodes 81-1 to 83-1 and the electrodes 81-2 to 83-2 are covered is represented.
  • the substrate 102 has a photoelectric conversion unit (PD) 71, a charge storage unit (MEM) 72, and a charge-voltage conversion. It is shown that a section (FD) 73 is provided. Further, it is shown that electrodes 81 to 83 are provided in order from the photoelectric conversion part (PD) 71 side on the charge storage part (MEM) 72 and a transfer transistor 84 is provided. Further, it is shown that electrodes 81 to 83 are provided, and a light shielding film 101 is provided so as to cover the transfer transistor 84.
  • the electrode shape for setting the transfer gradient in the charge storage unit (MEM) 72 is not a configuration in which a depression is provided in the center and stacked as described above, but, for example, as shown in the upper part of FIG.
  • the electrodes 91 to 93 and the terminals 91a to 94a from the transfer transistor 94 are provided.
  • the light shielding film 111 is also formed on the charge storage portion (MEM) 72.
  • the terminals 92 a and 93 a are covered with the light shielding film 111. If it is broken, the connection with other wiring is impossible. For this reason, the light shielding film 111 has a structure in which an opening 111a is provided in order to realize connection of electrical wiring at the terminals 92a and 93a.
  • incident light enters from the opening 111a, reaches the charge storage unit (MEM) 72, and stores the charge originally transferred from the photoelectric conversion unit (PD). There is a possibility that noise is generated in the power storage unit (MEM) 72.
  • the terminals 81a to 83a can be collectively provided on the column L2 (FIG. 5) including the charge-voltage converter (FD) 73 and the pixel transistor (Tr.) 74.
  • the charge accumulation unit (MEM) 72 is provided. It is possible to reduce the occurrence of noise in the.
  • the electrode thickness (gate length) has been described as being substantially uniform, but an electrode having an unequal thickness (gate length) may be configured. good.
  • the electrode thickness (gate length) if the transfer gradient is inadequate, the number is decreased and the number is increased. Conversely, if the transfer gradient has a margin, it is set to be thicker. However, the number may be reduced.
  • the solid-state imaging device of the present technology enables the charge transfer in the charge storage unit (MEM) 72 to be formed at the shortest distance in all directions, thereby improving the transfer efficiency. Become.
  • the columns of the photoelectric conversion units (PD) 71 and the columns of the charge voltage conversion unit (FD) and the pixel transistors (pixels Tr.) are separated from each other. Since the columns can be arranged so as to be parallel to each other, the routing of the wiring can be simplified.
  • the CIS has a structure in which the plurality of electrodes having the recesses provided in the central portion described above are stacked, so that the terminal take-out positions can be bundled in one direction, and the upper layer of the charge storage unit (MEM) 72 can be bundled.
  • the degree of freedom of the layout of the light shielding film 101 provided on the substrate is improved, and the generation of noise can be reduced by reliably shielding the charge storage portion (MEM) 72 from light shielding.
  • the solid-state imaging device described above can be applied to various electronic devices such as an imaging device such as a digital still camera and a digital video camera, a mobile phone having an imaging function, or other devices having an imaging function. .
  • FIG. 10 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus to which the present technology is applied.
  • An imaging apparatus 201 illustrated in FIG. 10 includes an optical system 202, a shutter device 203, a solid-state imaging device 204, a drive circuit 205, a signal processing circuit 206, a monitor 207, and a memory 208, and displays still images and moving images. Imaging is possible.
  • the optical system 202 includes one or more lenses, guides light (incident light) from a subject to the solid-state image sensor 204, and forms an image on the light receiving surface of the solid-state image sensor 204.
  • the shutter device 203 is disposed between the optical system 202 and the solid-state imaging device 204, and controls the light irradiation period and the light-shielding period to the solid-state imaging device 204 according to the control of the drive circuit 1005.
  • the solid-state image sensor 204 is configured by a package including the solid-state image sensor shown in FIGS. 4 and 6 described above.
  • the solid-state imaging device 204 accumulates signal charges for a certain period in accordance with light imaged on the light receiving surface via the optical system 202 and the shutter device 203.
  • the signal charge accumulated in the solid-state image sensor 204 is transferred according to a drive signal (timing signal) supplied from the drive circuit 205.
  • the drive circuit 205 outputs a drive signal for controlling the transfer operation of the solid-state image sensor 204 and the shutter operation of the shutter device 203 to drive the solid-state image sensor 204 and the shutter device 203.
  • the signal processing circuit 206 performs various types of signal processing on the signal charges output from the solid-state imaging device 204.
  • An image (image data) obtained by the signal processing by the signal processing circuit 206 is supplied to the monitor 207 and displayed, or supplied to the memory 208 and stored (recorded).
  • FIG. 11 is a diagram illustrating a usage example in which the solid-state imaging device of FIGS. 4 and 6 described above is used.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • this technique can also take the following structures. (1) a photoelectric conversion unit that generates charges by photoelectric conversion according to the amount of incident light; A charge storage unit that stores the charge generated by the photoelectric conversion unit; A charge-voltage conversion unit that converts the charge accumulated in the charge accumulation unit into a voltage; A pixel including a pixel transistor that outputs a pixel signal based on the voltage converted by the charge-voltage converter, When the charge-voltage converter is connected so as to be connected to the central part of the charge storage unit, and the pixels are arranged in an array, a column of the photoelectric converters, the voltage converter, and the A solid-state imaging device in which a column of pixel transistors is formed in parallel.
  • each of the plurality of electrodes is provided with a recess in the central portion thereof so as to face the charge-voltage conversion unit, and the outermost electrode is smaller than the outermost electrode in the recess.
  • the other electrode is formed in the recess so as to surround the other electrode which is smaller than the other electrode, and the charge voltage conversion is performed in the recess of the smallest electrode.
  • the electrode connected to a part is formed.
  • the solid-state image sensor as described in (1).
  • (3) The solid-state imaging device according to (2), wherein the plurality of electrodes have equal thicknesses.
  • the solid-state imaging device according to (2) wherein thicknesses of the plurality of electrodes are unequal.
  • the plurality of electrodes are configured with a small number of thick electrodes as the transfer gradient in the charge storage section has a margin, and as the transfer gradient is insufficient, the number of thin electrodes is increased.
  • the solid-state imaging device according to (4) configured.
  • a photoelectric conversion unit that generates charges by photoelectric conversion according to the amount of incident light
  • a charge storage unit that stores the charge generated by the photoelectric conversion unit
  • a charge-voltage conversion unit that converts the charge accumulated in the charge accumulation unit into a voltage
  • a photoelectric conversion unit that generates charges by photoelectric conversion according to the amount of incident light
  • a charge storage unit that stores the charge generated by the photoelectric conversion unit
  • a charge-voltage conversion unit that converts the charge accumulated in the charge accumulation unit into a voltage
  • 81, 51-1 to 51-9 pixels 71 photoelectric conversion part (PD), 72 charge storage part (MEM), 73 charge voltage conversion part (FD), 74 pixel transistor (pixel Tr.), 81 to 83 electrodes, 84 transfer transistors, 81a to 84a, 81a-1 to 84a-1, 81a-2 to 84a-2 terminals, 101, 111 shading film, 111a, 111a-1 to 111a-4 openings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本技術は、電荷蓄積部（MEM）の転送効率を向上させ、飽和電子数Qsを増大させることができるようにする固体撮像素子、撮像装置、並びに電子機器に関する。 各画素について、電荷蓄積部（MEM）の中央部に電荷電圧変換部（FD）を接続する構成とし、かつ、画素をアレイ状に配列するとき、光電変換部（PD）が配列される列と、電荷電圧変換部（FD）、および画素トランジスタからなる列とが、平行となるように配列される。本技術は、CMOSイメージセンサに適用することができる。

Description

固体撮像素子、撮像装置、並びに電子機器
　本技術は、固体撮像素子、撮像装置、並びに電子機器に関し、特に、電荷の転送効率を向上し、飽和電子数Qsを増大できるようにした固体撮像素子、撮像装置、並びに電子機器に関する。
　従来、光電変換部（フォトダイオード：PD）、電荷蓄積部（MEM）、フローティングディフュージョン（FD）、および画素Tr.（トランジスタ）が自画素領域内で形成され、画素アレイを構成するCIS（CMOS（Complementary Metal Oxide Semiconductor） Image Sensor）が提案されている（特許文献１参照）。
　このような、画素内に電荷蓄積部（MEM）を有するCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ（CIS）では、自画素領域内に電荷蓄積部（MEM）が配置され、電荷蓄積部（MEM）に蓄積された電荷が、電荷電圧変換部（フローティングディフュージョン：FD）へと転送される。
特開２０１３－２５４８０５号公報
　しかしながら、上述した従来技術においては、電荷蓄積部（MEM）を自画素領域に配置、かつ電荷電圧変換部（FD）を電荷蓄積部（MEM）の中央以外に接続するように配置すると、電荷蓄積部（MEM）の外周部から電荷電圧変換部（FD）までの転送距離が長くなり、転送特性が低下する恐れがあった。
　また、長い転送距離に対して良好な転送を行うためには、インプラントのマスク数を増やして十分なポテンシャル勾配を形成する必要がある。このため、マスク数、およびインプラント回数が増えることにより工数が増大してしまう。
　さらに、転送勾配の関係上、電荷電圧変換部（FD）の外周部ではポテンシャルを深く作りこむことができないため、転送距離が長くなると単位面積当たりの飽和電子数が低下してしまう。
　本技術は、このような状況に鑑みてなされたものであり、特に、電荷の転送効率を向上し、さらに、飽和電子数Qsを増大できるようにするものである。
　本技術の一側面の固体撮像素子は、入射光の光量に応じて光電変換により電荷を発生する光電変換部と、前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される。
　前記電荷蓄積部に蓄積された電荷を転送する転送勾配を形成する複数の電極をさらに含み、前記複数の電極は、いずれも前記電荷電圧変換部に対して、対向するように、その中央部に凹みが設けられ、最外周の電極が、その凹みに、前記最外周の電極よりも小さな他の電極を囲い込むように形成され、前記他の電極が、その凹みに、前記他の電極よりも小さな、さらにその他の電極を囲い込むように形成され、最も小さな電極の凹みに前記電荷電圧変換部に接続される電極が形成されるようにすることができる。
　前記複数の電極の厚さは、それぞれ均等とすることができる。
　前記複数の電極の厚さは、それぞれ不均等とすることができる。
　前記複数の電極は、前記電荷蓄積部における前記転送勾配に余裕があるほど、厚い電極により、少ない枚数で構成され、前記転送勾配が不足しているほど、薄い電極で、多い枚数で構成されるようにすることができる。
　本技術の一側面の撮像装置は、入射光の光量に応じて光電変換により電荷を発生する光電変換部と、前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される。
　本技術の一側面の電子機器は、入射光の光量に応じて光電変換により電荷を発生する光電変換部と、前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される。
　本技術の一側面においては、光電変換部により、入射光の光量に応じて光電変換により電荷が発生され、電荷蓄積部により、前記光電変換部により発生された電荷が蓄積され、電荷電圧変換部により、前記電荷蓄積部に蓄積された電荷が電圧に変換され、画素トランジスタにより、前記電荷電圧変換部で変換された電圧に基づいて画素信号が出力される画素からなり、前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される。
　本技術の一側面によれば、電荷の転送効率を向上させ、さらに、飽和電子数Qsを増大することが可能となる。
一般的な固体撮像素子の画素の構成を説明する図である。 図１の画素よりも転送効率を向上させた画素の構成を説明する図である。 図２の画素をアレイ状に配置したときの構成を説明する図である。 本技術を適用した固体撮像素子の画素の一実施の形態の構成例を説明する図である。 図４の画素をアレイ状に配置したときの構成を説明する図である。 電荷蓄積部の構成例を説明する図である。 飽和電子量を増大することができることを説明する図である。 図４の画素における遮光膜の構成を説明する図である。 電荷蓄積部の電極を、中央に凹みがない板状にした場合の遮光膜の構成を説明する図である。 本技術を適用した固体撮像素子を利用した撮像装置および電子機器の構成を説明する図である。 固体撮像素子の使用例を示す図である。
　以下、本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。
　＜一般的な固体撮像素子の画素の構成例＞
　図１は、一般的なCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ（CIS）からなる固体撮像素子における画素の構成例を示すものである。
　図１の画素１１は、光電変換部（PD：フォトダイオード）２１、電荷蓄積部（MEM）２２、転送トランジスタ（TRG）２３、電荷電圧変換部（FD：フローティングディフュージョン）２４、および画素トランジスタ（リセットトランジスタRST、および増幅トランジスタAMP）２５を備えている。尚、図１は、画素の上面図である。
　図１で示されるように、画素１１のレイアウトでは、図中において、光電変換部（PD）２１の上に、電荷蓄積部（MEM）２２が配置され、その左部に電荷電圧変換部（FD）２４が設けられ、転送トランジスタ（TRG）２３を介して電荷が転送される。
　このような構成により、光電変換部（PD）２１において入射光の光量に応じて発生される電荷は、まず、上向きの矢印で示されるように、電荷蓄積部（MEM）２２に転送されて、順次蓄積される。そして、電荷蓄積部（MEM）２２において蓄積された電荷は、左方向の矢印で示されるように転送トランジスタ（TRG）２３を介して電荷電圧変換部（FD）２４に転送される。
　ここで、電荷蓄積部（MEM）２２が自画素領域に配置され、かつ電荷電圧変換部（FD）２４が電荷蓄積部（MEM）２２の中央以外に配置されるため、電荷蓄積部（MEM）２２の、例えば、図中の右端部から電荷電圧変換部（FD）２４までの転送距離が長くなる。
　すなわち、図２の左部で示されるように、電荷蓄積部（MEM）２２の右上部に、電荷電圧変換部（FD）２４が設けられると、電荷蓄積部（MEM）２２の左下部から右上部までの矢印で示される最長距離を移動させる必要があるため転送特性を悪化させる恐れがあった。
　尚、図２の左部においては、電荷蓄積部（MEM）２２の右上部に、電荷電圧変換部（FD）２４が接続され、図中の電荷電圧変換部（FD）２４の上部に画素トランジスタ２５が設けられ、また、電荷蓄積部（MEM）２２の左下部に光電変換部（PD）２１が設けられている。このような図２の左部における画素１１が、アレイ状に配置されることで、光電変換部２１が設けられている列と、画素トランジスタ２５が設けられている列とを垂直方向に対して平行な列とすることができるので、光電変換部（PD）２１を格子状に配置することが可能な構成となっている。
　このような構成の場合、電荷蓄積部（MEM）２２の長い転送距離に対して良好な転送を行うために、インプラントのマスク数を増大させ十分な転送勾配（ポテンシャル勾配）を形成することが考えられる。
　しかしながら、このようにすると、マスク数、およびインプラント回数が増えるため工数が増加してしまう。また転送勾配の関係上、電荷蓄積部（MEM）２２の電荷電圧変換部（FD）２４が接続されている部位から最も遠い位置にある部位ではポテンシャルを深く作りこむことができないため、転送距離が長くなる程、単位面積当たりの飽和電子数が著しく低下する。
　そこで、転送特性の悪化を低減するため、図２の右部の画素１１’で示されるように、電荷蓄積部（MEM）２２の中央上部に電荷電圧変換部（FD）２４を接続することで、電荷蓄積部（MEM）２２内での電荷電圧変換部（FD）２４への最長転送距離を短くするようなレイアウトが考えられる。
　すなわち、図２の右部で示されるように、電荷電圧変換部（FD）２４の位置が電荷蓄積部（MEM）２２の中央上部に配置されることで、電荷蓄積部（MEM）２２内の転送距離は、最長でも水平方向の下端部から中央上部までの距離となるので、全体として転送距離を短くすることができるので、上記の転送特性の低減を抑制することが可能となる。しかしながら、この場合、図３で示されるように、複数の画素１１’を平面上にアレイ状に配置しようとすると光電変換部（PD）２１が設けられている列と、画素トランジスタ２５が設けられている列とは、いずれも垂直方向の列とすることができない。
　すなわち、図３においては、画素１１’－１乃至１１’－１１が順次配列される例が示されているが、光電変換部（PD）２１が設けられている列と、電荷電圧変換部（FD）２４および画素トランジスタ２５が設けられている列とを、いずれも垂直方向に対して平行に形成することができず、光電変換部（PD）２１を規則的に配置することができない。このため、配線を含めた画素レイアウトが複雑なものとなってしまう。
　＜本技術を適用した固体撮像素子の画素の構成例＞
　次に、図４を参照して、本技術を適用した固体撮像素子の画素の構成例について説明する。
　図４で示されるように、本技術を適用した画素５１は、光電変換部（PD）７１、電荷蓄積部（MEM）７２、電荷電圧変換部（FD）７３、および画素トランジスタ（画素Tr.）７４を備えている。尚、光電変換部（PD）７１、電荷蓄積部（MEM）７２、電荷電圧変換部（FD）７３、および画素トランジスタ（画素Tr.）７４は、いずれも図２における光電変換部（PD）２１、電荷蓄積部（MEM）２２、電荷電圧変換部（FD）２４、および画素トランジスタ（画素Tr.）２５に対応するものである。
　画素５１は、図４で示されるように、電荷蓄積部（MEM）７２の中央上部に電荷電圧変換部（FD）７３が接続されている。このため、電荷蓄積部（MEM）７２に蓄積された電荷の電荷電圧変換部（FD）７３への転送距離のうち、最長のものを最短にすることが可能となるため、転送効率の低減を抑制することが可能となる。
　尚、電荷蓄積部（MEM）７２および電荷電圧変換部（FD）７３の間には、転送トランジスタ８４（図６）が設けられており、電荷蓄積部（MEM）７２に蓄積された電荷が、この転送トランジスタ８４（図６）を介して電荷電圧変換部（FD）７３に転送される。
　さらに、光電変換部（PD）７１と、電荷電圧変換部（FD）７３および画素トランジスタ（画素Tr.）７４とが、垂直方向に対して重ならない位置関係で、光電変換部（PD）７１と電荷蓄積部（MEM）７２とが接続されている。
　このような構成により、図５で示されるように、複数の画素５１を水平方向および垂直方向に対して、光電変換部（PD）がアレイ状に配列させることが可能となる。図５の画素５１－５は、電荷蓄積部（MEM）７２の左上部における空間に、その上の画素５１－２の光電変換部（PD）７１が納められるように配置されている。また、画素５１－５の電荷蓄積部（MEM）７２の右下部における空間に、その下の画素５１－８の電荷電圧変換部（FD）７３および画素トランジスタ（Tr.）７４が納められるように配置されている。さらに、画素５１－５の電荷蓄積部（MEM）７２の左端部における空間に、左側に隣接する画素５１－５の電荷蓄積部（MEM）７２の右側に突出した部位が納められるように配置されている。また、画素５１－５の電荷蓄積部（MEM）７２の右側に突出した部位が、右側に隣接する画素５１－６の電荷蓄積部（MEM）７２の左端部における空間に納められるように配置されている。
　その他の画素５１についても、同様に配置されることにより、各画素５１の光電変換部（PD）７１がアレイ状に配置させることが可能となる。
　図４で示されるように、画素５１がアレイ状に配置されることにより、光電変換部（PD）７１からなる列Ｌ１と、電荷電圧変換部（FD）７３および画素トランジスタ（画素Tr.）７４とからなる列Ｌ２とが、垂直方向に平行な列として構成される。
　この結果、図５における画素５１－１乃至５１－９で示されるように、３画素×３画素分の光電変換部（PD）７１が規則正しく格子状にレイアウトすることが可能となる。また、光電変換部（PD）７１からなる列Ｌ１と、電荷電圧変換部（FD）７３および画素トランジスタ（画素Tr.）７４からなる列Ｌ２との、それぞれの列Ｌ１，Ｌ２に沿って配線を構成することが可能となるので、配線の引き回しを簡素化することが可能となる。
　＜電荷蓄積部（MEM）の電荷を転送する電極の構成＞
　次に、図６を参照して、上述した電荷蓄積部（MEM）７２の電荷を転送する電極の構成について説明する。すなわち、図６で示されるように、電荷蓄積部（MEM）７２の電荷を転送する電極は、図中下部より上部に凹みが設けられた箱形の電極８１乃至８３が積層された構成とされ、図中において最も上部に積層される、最も小さな凹みが設けられた最も小さな電極８３の凹みに転送トランジスタ８４の電極が設けられており、この転送トランジスタ８４を介して、電荷電圧変換部（FD）７３に接続されている。尚、図６においては、画素５１の上面図であるが、電荷蓄積部（MEM）７２の電極８１乃至８３、および転送トランジスタ８４については、上面方向からみた断面図として表現されている。
　すなわち、電極８１乃至８３は、いずれも図中の上方に凹みが設けられた箱状の電極であり、電極８１の凹みに、電極８２が積層され、さらに、電極８２の凹みに電極８３が積層され、電極８３の凹みに転送トランジスタ８４の電極が積層され、電荷蓄積部（MEM）７２の電荷を転送させる複数の電極が全体として方形状に形成されている。換言すれば、電荷蓄積部（MEM）７２の電荷を転送する電極８１乃至８３、および転送トランジスタ８４は、電荷の転送方向である電荷電圧変換部（FD）７３が接続された中央上部を中心として同心円状に電極８１乃至８３が積層された構成とされている。
　このような構成とされることにより、電極８１乃至８３のそれぞれで転送勾配を構成することが可能となるので、電極８１乃至８３を全体とした１枚の電極とする場合よりも飽和電子数Qsを増大させることが可能となる。
　すなわち、電荷蓄積部（MEM）７２を全体として１の電極８５であるものとした場合、図７の左部で示されるように、電荷の転送距離全体に対して転送勾配を設定する必要があるため、電極８５の両端部で最も浅いポテンシャルと最も深いポテンシャルとを設定して転送勾配を形成する必要がある。結果として、電荷蓄積部（MEM）７２を全体として１の電極８５で構成する場合、図７の左部で示される波形のうち、転送勾配の上部の面積が飽和電子数Qsとして表現されることになる。
　一方、電荷蓄積部（MEM）７２を図６の電極８１乃至８３で示されるように積層構造とすることにより、図７の右部で示されるように、電極８１乃至８３のそれぞれにおいて、転送勾配を設定することが可能となる。これにより、図７の右部の矢印で示されるように、電極８１乃至８３のそれぞれで深いポテンシャルで、順次切り替えながら転送勾配を設定することができる。結果として、図７の右部で示されるように、転送勾配の上部の面積として表現される飽和電子数Qsは、図７の左部で示される場合よりも増大させることが可能となる。
　尚、図７の左部は、電荷蓄積部（MEM）７２の転送勾配が１の電極８５で構成される場合の電極間のポテンシャル分布を表している。より詳細には、図７の左部における左方向から光電変換部（PD）７１、電極８５、転送トランジスタ８４、および電荷電圧変換部（FD）７３のそれぞれにおけるポテンシャル分布が示されている。図７の左部では、電極８５でのみ転送勾配が構成されることになるので、両端部が、それぞれ最も浅いポテンシャルと、最も深いポテンシャルとに設定されることになるので、単調に減少するポテンシャル分布となる。
　同様に、図７の右部は、電荷蓄積部（MEM）７２の転送勾配が電極８１乃至８３により構成される場合の電極間のポテンシャル分布を表している。より詳細には、図７の右部における左方向から光電変換部（PD）７１、電極８１乃至８３、転送トランジスタ８４、および電荷電圧変換部（FD）７３のそれぞれにおけるポテンシャル分布が示されている。図７の右部では、電極８１乃至８３および転送トランジスタ８４でそれぞれに転送勾配を構成することができるので、それぞれの深いポテンシャルで転送勾配を設定することが可能となるので、電極８１乃至８３のそれぞれに対応する位置で、かつ、深い部分で増減が繰り返されるポテンシャル分布となる。
　また、電荷蓄積部（MEM）７２を図６で示されるような電極８１乃至８３からなる積層構造とすることにより、電極８１乃至８３のそれぞれに接続される端子８１ａ乃至８３ａを電荷電圧変換部（FD）７３および画素トランジスタ（Tr.）７４からなる列Ｌ２（図５）上に集約して設ける様にすることができる。これにより、電荷蓄積部（MEM）７２への入射を防ぐための遮光膜の効果を高めることが可能となる。
　すなわち、電荷蓄積部（MEM）７２には、図８で示されるように、入射光からの直接の入射をさけるため、遮光膜１０１が設けられている。より詳細には、この遮光膜１０１は、図８の上部で示されるように、電荷蓄積部（MEM）７２の全体を覆うように遮光膜１０１が設けられている。この遮光膜１０１は、図８の下部で示されるように、電荷蓄積部（MEM）７２を覆うように設けられ、かつ、光電変換部（PD）７１の上部においては、開口部が設けられており、入射光の入射を受け付ける。
　尚、図８の上部は、２個の画素５１における電荷蓄積部（MEM）７２の上面図が示されている。左側の画素５１については、電極８１－１乃至８３－１、転送トランジスタ８４－１、それぞれの端子８１ａ－１乃至８３ａ－１、および電荷電圧変換部（FD）７３－１が設けられていることが示されている。また、右側の画素５１については、電極８１－２乃至８３－２、転送トランジスタ８４－２、それぞれの端子８１ａ－２乃至８３ａ－２、および電荷電圧変換部（FD）７３－２が設けられていることが示されている。
　そして、図８の上部においては、電極８１－１乃至８３－１、および電極８１－２乃至８３－２の全体が覆われるように色が付された遮光膜１０１が表現されている。
　また、図８の下部は、１個の画素５１における側面断面図が示されており、基板１０２には、左から光電変換部（PD）７１、電荷蓄積部（MEM）７２、および電荷電圧変換部（FD）７３が設けられていることが示されている。また、電荷蓄積部（MEM）７２上に光電変換部（PD）７１側から順に電極８１乃至８３が設けられ、転送トランジスタ８４が設けられていることが示されている。さらに、電極８１乃至８３が設けられ、転送トランジスタ８４を覆うように遮光膜１０１が設けられていることが示されている。
　一方、電荷蓄積部（MEM）７２における転送勾配を設定する電極形状が、上述した中央に凹みが設けられ、積層される構成ではなく、例えば、図９の上部で示されるように、板状に積層される電極９１乃至９３および転送トランジスタ９４のような構造である場合、電極９１乃至９３および転送トランジスタ９４からの端子９１ａ乃至９４ａが設けられる構造となる。
　ここで、図９の上部で示されるように、電荷蓄積部（MEM）７２上には、やはり遮光膜１１１が形成されることになるが、この場合、端子９２ａ，９３ａが遮光膜１１１により覆われてしまうと、他の配線との接続ができない構成になる。このため、遮光膜１１１には、端子９２ａ，９３ａにおける電気的な配線の接続を実現するため、開口部１１１ａが設けられる構造となる。
　すると、図９の下部で示されるように、開口部１１１ａより入射光が侵入し、電荷蓄積部（MEM）７２に到達し、本来、光電変換部（PD）より転送されてきた電荷を蓄積すべき電荷蓄積部（MEM）７２において、ノイズを発生させてしまう恐れがある。
　これにより、図６の電荷蓄積部（MEM）７２に転送勾配を発生させる電極８１乃至８３のように、中央に凹みが設けられた電極が積層されることにより、図６の点線部で囲まれるように端子８１ａ乃至８３ａを電荷電圧変換部（FD）７３および画素トランジスタ（Tr.）７４からなる列Ｌ２（図５）上に集約して設けるようにすることができる。結果として、遮光膜１０１で示されるように端子８１ａ乃至８３ａを配線と接続させるための開口部を設ける必要がないので、遮光膜１０１の効果を高めることが可能となり、電荷蓄積部（MEM）７２におけるノイズの発生を低減させることが可能となる。
　尚、以上においては、電荷蓄積部（MEM）７２における転送勾配を設定するに当たって、３枚の電極を利用する例について説明してきたが、それ以外の数の電極を利用するようにしても良い。また、電極の厚さ（ゲート長）については、図６で示されるように、略均等である例について説明してきたが、不均等な厚さ（ゲート長）の電極を構成するようにしても良い。ここで、電極の厚さ（ゲート長）については、転送勾配が不足気味である場合については、薄くして数を増やすようにし、逆に、転送勾配に余裕がある場合については、厚めに設定し、数を減らすようにしてもよい。
　以上の如く、本技術の固体撮像素子により、電荷蓄積部（MEM）７２における電荷の転送を全方向に対して最短距離で形成することが可能となるので、転送効率を向上させる事が可能となる。
　また、上述した構成の画素をアレイ状に配置したときに光電変換部（PD）７１の列、および、電荷電圧変換部（FD）および画素トランジスタ（画素Tr.）からなる列を、それぞれ別の列として、相互に平行になるように配設することが可能になるので、配線の引き回しを簡略化することが可能となる。
　さらに、CISで、上述した中央部に凹みが設けられた複数の電極を積層する構造とすることにより、端子の取り出し位置を一方向へ束ねることが可能となり、電荷蓄積部（MEM）７２の上層に設ける遮光膜１０１のレイアウトの自由度が向上すると共に、確実に電荷蓄積部（MEM）７２を遮光することにより、ノイズの発生を低減することが可能となる。
　＜電子機器への適用例＞
　上述した固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図１０は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　図１０に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
　光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
　シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
　固体撮像素子２０４は、上述した図４および図６の固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
　信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、図４および図６の固体撮像素子を適用することにより、全画素で低ノイズによる撮像を実現させることが可能となる。
　＜固体撮像素子の使用例＞
　図１１は、上述の図４および図６の固体撮像素子を使用する使用例を示す図である。
　上述した図４および図６の固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　尚、本技術は、以下のような構成も取ることができる。
（１）　入射光の光量に応じて光電変換により電荷を発生する光電変換部と、
　前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、
　前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、
　前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、
　前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される
　固体撮像素子。
（２）　前記電荷蓄積部に蓄積された電荷を転送する転送勾配を形成する複数の電極をさらに含み、
　前記複数の電極は、いずれも前記電荷電圧変換部に対して、対向するように、その中央部に凹みが設けられ、最外周の電極が、その凹みに、前記最外周の電極よりも小さな他の電極を囲い込むように形成され、前記他の電極が、その凹みに、前記他の電極よりも小さな、さらにその他の電極を囲い込むように形成され、最も小さな電極の凹みに前記電荷電圧変換部に接続される電極が形成される
　（１）に記載の固体撮像素子。
（３）　前記複数の電極の厚さは、それぞれ均等である
　（２）に記載の固体撮像素子。
（４）　前記複数の電極の厚さは、それぞれ不均等である
　（２）に記載の固体撮像素子。
（５）　前記複数の電極は、前記電荷蓄積部における前記転送勾配に余裕があるほど、厚い電極により、少ない枚数で構成され、前記転送勾配が不足しているほど、薄い電極で、多い枚数で構成される
　（４）に記載の固体撮像素子。
（６）　入射光の光量に応じて光電変換により電荷を発生する光電変換部と、
　前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、
　前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、
　前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、
　前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される
　撮像装置。
（７）　入射光の光量に応じて光電変換により電荷を発生する光電変換部と、
　前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、
　前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、
　前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、
　前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される
　電子機器。
　５１，５１－１乃至５１－９　画素，　７１　光電変換部（PD），　７２　電荷蓄積部（MEM），　７３　電荷電圧変換部（FD），　７４　画素トランジスタ（画素Tr.），　８１乃至８３　電極，　８４　転送トランジスタ，　８１ａ乃至８４ａ，８１ａ－１乃至８４ａ－１，８１ａ－２乃至８４ａ－２　端子，　１０１，１１１　遮光膜，　１１１ａ，１１１ａ－１乃至１１１ａ－４　開口部

Claims (7)

  1. 　入射光の光量に応じて光電変換により電荷を発生する光電変換部と、
    　前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、
    　前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、
    　前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、
    　前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される
    　固体撮像素子。
  2. 　前記電荷蓄積部に蓄積された電荷を転送する転送勾配を形成する複数の電極をさらに含み、
    　前記複数の電極は、いずれも前記電荷電圧変換部に対して、対向するように、その中央部に凹みが設けられ、最外周の電極が、その凹みに、前記最外周の電極よりも小さな他の電極を囲い込むように形成され、前記他の電極が、その凹みに、前記他の電極よりも小さな、さらにその他の電極を囲い込むように形成され、最も小さな電極の凹みに前記電荷電圧変換部に接続される電極が形成される
    　請求項１に記載の固体撮像素子。
  3. 　前記複数の電極の厚さは、それぞれ均等である
    　請求項２に記載の固体撮像素子。
  4. 　前記複数の電極の厚さは、それぞれ不均等である
    　請求項２に記載の固体撮像素子。
  5. 　前記複数の電極は、前記電荷蓄積部における前記転送勾配に余裕があるほど、厚い電極により、少ない枚数で構成され、前記転送勾配が不足しているほど、薄い電極で、多い枚数で構成される
    　請求項４に記載の固体撮像素子。
  6. 　入射光の光量に応じて光電変換により電荷を発生する光電変換部と、
    　前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、
    　前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、
    　前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、
    　前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される
    　撮像装置。
  7. 　入射光の光量に応じて光電変換により電荷を発生する光電変換部と、
    　前記光電変換部により発生された電荷を蓄積する電荷蓄積部と、
    　前記電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部と、
    　前記電荷電圧変換部で変換された電圧に基づいて画素信号を出力する画素トランジスタとを含む画素を有し、
    　前記電荷蓄積部の中央部に接続されるように前記電荷電圧変換部が接続され、かつ、前記画素がアレイ状に配列されるとき、前記光電変換部からなる列、および前記電圧変換部および前記画素トランジスタからなる列とが平行に形成される
    　電子機器。
PCT/JP2016/056728 2015-03-18 2016-03-04 固体撮像素子、撮像装置、並びに電子機器 WO2016147901A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/556,548 US10163964B2 (en) 2015-03-18 2016-03-04 Solid-state imaging element, imaging device, and electronic device
US16/227,088 US10367026B2 (en) 2015-03-18 2018-12-20 Solid-state imaging element, imaging device, and electronic device
US16/444,276 US10497740B2 (en) 2015-03-18 2019-06-18 Solid-state imaging element, imaging device, and electronic device
US16/686,998 US10692919B2 (en) 2015-03-18 2019-11-18 Solid-state imaging element, imaging device, and electronic device
US16/837,339 US10892293B2 (en) 2015-03-18 2020-04-01 Solid-state imaging element, imaging device, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-054326 2015-03-18
JP2015054326 2015-03-18

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/556,548 A-371-Of-International US10163964B2 (en) 2015-03-18 2016-03-04 Solid-state imaging element, imaging device, and electronic device
US16/227,088 Continuation US10367026B2 (en) 2015-03-18 2018-12-20 Solid-state imaging element, imaging device, and electronic device

Publications (1)

Publication Number Publication Date
WO2016147901A1 true WO2016147901A1 (ja) 2016-09-22

Family

ID=56920173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/056728 WO2016147901A1 (ja) 2015-03-18 2016-03-04 固体撮像素子、撮像装置、並びに電子機器

Country Status (2)

Country Link
US (5) US10163964B2 (ja)
WO (1) WO2016147901A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021241175A1 (ja) * 2020-05-27 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、画素駆動方法及び電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331688B (zh) * 2020-11-04 2022-07-29 中国电子科技集团公司第四十四研究所 一种同时实现大信号处理和高频转移的ccd结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057423A (ja) * 1999-08-18 2001-02-27 Nec Corp 電荷転送装置
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2014165270A (ja) * 2013-02-22 2014-09-08 Sony Corp イメージセンサおよび電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4391145B2 (ja) * 2003-06-27 2009-12-24 富士フイルム株式会社 固体撮像装置
JP2013254805A (ja) 2012-06-06 2013-12-19 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057423A (ja) * 1999-08-18 2001-02-27 Nec Corp 電荷転送装置
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2014165270A (ja) * 2013-02-22 2014-09-08 Sony Corp イメージセンサおよび電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021241175A1 (ja) * 2020-05-27 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、画素駆動方法及び電子機器

Also Published As

Publication number Publication date
US20190305031A1 (en) 2019-10-03
US10163964B2 (en) 2018-12-25
US10497740B2 (en) 2019-12-03
US20200083275A1 (en) 2020-03-12
US10692919B2 (en) 2020-06-23
US20180053803A1 (en) 2018-02-22
US10892293B2 (en) 2021-01-12
US20200227466A1 (en) 2020-07-16
US20190148449A1 (en) 2019-05-16
US10367026B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
US10425624B2 (en) Solid-state image capturing device and electronic device
JP6957112B2 (ja) 固体撮像装置及び電子機器
US10050070B2 (en) Semiconductor device and electronic apparatus
JP6732730B2 (ja) 固体撮像素子、駆動方法、および電子機器
WO2017183477A1 (ja) 固体撮像素子および駆動方法、並びに電子機器
US20170358614A1 (en) Solid-state imaging device and electronic apparatus
JP7131602B2 (ja) 半導体装置、固体撮像装置、撮像装置、および電子機器
JP2016143850A (ja) 固体撮像装置および電子機器
US10892293B2 (en) Solid-state imaging element, imaging device, and electronic device
WO2017086180A1 (ja) 固体撮像素子、製造方法、および電子機器
WO2016084629A1 (ja) 固体撮像素子および電子機器
US10032823B2 (en) Solid-state imaging device and imaging apparatus
WO2021065561A1 (ja) 固体撮像素子および電子機器
WO2016072279A1 (ja) 固体撮像装置、カメラモジュール、及び、電子機器
JP2009026941A (ja) 撮像素子及び撮像装置
JP5537618B2 (ja) 撮像装置
WO2016163242A1 (ja) 固体撮像素子および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16764731

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15556548

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16764731

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP