WO2016108577A1 - 이중화 제어 시스템 - Google Patents

이중화 제어 시스템 Download PDF

Info

Publication number
WO2016108577A1
WO2016108577A1 PCT/KR2015/014405 KR2015014405W WO2016108577A1 WO 2016108577 A1 WO2016108577 A1 WO 2016108577A1 KR 2015014405 W KR2015014405 W KR 2015014405W WO 2016108577 A1 WO2016108577 A1 WO 2016108577A1
Authority
WO
WIPO (PCT)
Prior art keywords
control data
controller
controllers
buffers
control
Prior art date
Application number
PCT/KR2015/014405
Other languages
English (en)
French (fr)
Inventor
오성민
이동규
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to US15/539,468 priority Critical patent/US20170351249A1/en
Priority to BR112017013818-2A priority patent/BR112017013818A2/pt
Priority to EP15875671.8A priority patent/EP3242171A4/en
Publication of WO2016108577A1 publication Critical patent/WO2016108577A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0221—Preprocessing measurements, e.g. data collection rate adjustment; Standardization of measurements; Time series or signal analysis, e.g. frequency analysis or wavelets; Trustworthiness of measurements; Indexes therefor; Measurements using easily measured parameters to estimate parameters difficult to measure; Virtual sensor creation; De-noising; Sensor fusion; Unconventional preprocessing inherently present in specific fault detection methods like PCA-based methods
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems
    • Y04S20/222—Demand response systems, e.g. load shedding, peak shaving

Definitions

  • the present invention relates to a redundancy control system, and more particularly, to check whether there is control data output from each controller during the same clock period, and to determine whether or not a failure of the controller depends on a result of checking whether there is a failure.
  • the present invention relates to a redundant control system for controlling to continue to operate as a non-controller.
  • HVDC High Voltage Direct Current
  • the controller In order to operate the HVDC system stably, the controller should be configured in a redundant manner so that the trouble of the controller does not cause a problem in the system.
  • the auxiliary controller is switched and operated when a failure of the main controller occurs, but it takes a certain time when the standby controller is switched.
  • control data transmitted from the controller may not be transmitted to the lower module, or control data previously transmitted may be used.
  • the present invention has been proposed to solve the problems of the prior art, and checks whether the control data output from the first and second controllers exist for the same clock period, and from the check result whether the first and second controllers are faulty or not. It is an object of the present invention to provide a redundant control system for determining and controlling a controller having no failure among the first and second controllers.
  • the clock generation unit for generating a clock at a predetermined period; A first buffer for storing control data output from the first controller; A second buffer for storing control data output from the second controller; First and second state monitors verifying whether there is control data of the first and second controllers stored in the first and second buffers during the same clock period among clocks supplied by the clock generator; A switching unit which is switched to transmit control data of any one of the control data of the first and second controllers stored in the first and second buffers to a lower module; And determining whether the first and second controllers are faulty based on a result of checking whether the control data exists in the first and second controllers output from the first and second state monitors, and controlling the switching unit according to the determination result.
  • a control unit includes.
  • control unit switches to a buffer in which the control data exists when the control data exists only in one of the first and second buffers as a result of checking whether the control data of the first and second controllers exist. Control the switching unit so as to.
  • both the first controller and the second controller is in a normal operating state It determines that it is and maintains the previous switching state of the said switch part.
  • the first and second state monitors confirm the existence of control data of the first and second controllers stored in the first and second buffers a predetermined number of times during the same clock period, and from the confirmation result. If control data does not exist in all of the preset times, it is determined that a failure occurs in a controller in which the control data does not exist.
  • the present invention it is possible to switch in a short time, it is possible to prevent the malfunction of the HVDC system due to the wrong control data for the time required for the transfer determination.
  • FIG. 1 is a block diagram showing a connection state of a redundant control system according to an embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating a connection state of a redundant control system according to an exemplary embodiment of the present invention.
  • the first and second controllers 10 and 20 are configured to perform the same function, and in normal operation, both controllers operate in an active state.
  • the first and second controllers 10 and 20 respectively output the same control data at the same time, and the output control data is transmitted to the redundant control system 30.
  • the redundancy control system 30 implements redundancy of the first and second controllers 10 and 20 by using control data of each of the first and second controllers 10 and 20.
  • the redundancy control system 30 includes a clock generator 301, a first buffer 302, a second buffer 303, a first state monitor 304, a second state monitor 305, The control unit 306 and the switching unit 307 is included.
  • the clock generator 301 generates a clock at a predetermined cycle.
  • the generated clock is supplied to the first and second state monitors 304 and 305 and the controller 301.
  • the first buffer 302 stores control data output from the first controller 10
  • the second buffer 303 stores control data output from the second controller 20.
  • the control data output from the first and second controllers 10 and 20 is finally transferred to the lower module 40.
  • the first state monitor 304 determines whether the control data stored in the first buffer 302 is present during the same clock period among the clocks supplied by the clock generation unit 301. The presence of control data stored in the second buffer 303 is checked.
  • the first and second controllers 10 and 20 operate to send control data in synchronization with the same clock. Therefore, in the normal case, the control data sent from the first and second controllers 10 and 20 at the same clock should be present in the first and second buffers 302 and 303 simultaneously.
  • the controller 306 checks whether the control data exists in the first and second controllers 10 and 20 and outputs from the first and second state monitors 304 and 305. , 20) to determine if there is a failure. For example, it is confirmed that control data of the first controller 10 exists in the first buffer 10, but that control data of the second controller 20 does not exist in the second buffer 20. If it is confirmed, since the second controller 20 cannot send control data, the controller 306 determines that the second controller 20 has a failure.
  • control unit ( 306 determines that a failure occurs in the first controller 20.
  • the switching unit 307 is switched by the control of the control unit 306 when a failure occurs in any one of the first and second controllers 10 and 20. For example, when it is determined that the failure of the second controller 20 has occurred, the first controller 10 is switched to the first controller 10 to maintain the operation state. If, on the contrary, the failure of the first controller 10 occurs, the second controller 20 is switched to the second controller 20 so that the second controller 20 continues to operate.
  • the control data is transmitted to the lower module 40 by maintaining the operation state of the other controller.
  • the controller 306 may control the first controller and the second controller 10. , 20 are all determined to be in a normal operating state to maintain the previous switching state of the switching unit 307. This is because both the first and second controllers 10 and 20 operate normally, regardless of the operation of the switching unit 307, the control data from both the first and second controllers 10 and 20 is transferred to the lower module ( 40) can be delivered.
  • control unit 306 does not have control data in the first and second buffers 302 and 303 a predetermined number of times during the same clock period when the control data of the first and second controllers 10 and 20 are checked. If not, it may be determined that a failure has occurred in a controller in which the control data does not exist.
  • the first and second state monitors 304 and 305 are configured to control the control data of the first and second controllers 10 and 20 stored in the first and second buffers 302 and 303 a predetermined number of times during the same clock period. If the existence of the control data does not exist in all of the predetermined number of times from the check result, it may be determined that a failure occurs in the controller in which the control data does not exist.
  • the predetermined number of times refers to the number of times of checking the existence of control data during the same clock period, and may be set at least once.
  • the first and second controllers 10 and 20 maintain an active state, and output control data to the first and second buffers 302 and 303, respectively.
  • the first and second state monitors 304 and 305 store the first and second controllers stored in the first and second buffers 302 and 303 during the clock period supplied by the clock generator 301.
  • the first and second state monitors 304 and 305 transmit the confirmation result to the control unit 306, and the control unit 306 is sent from the first and second state monitors 304 and 305.
  • the failure of the first and second controllers 10 and 20 is determined using the result of the check.
  • control unit 306 determines that the control data
  • the switching unit 307 is operated to maintain normal operation of the existing controller.
  • control unit 306 maintains the previous switching state of the switching unit 307 in order to maintain the state of the first and second controllers 10 and 20.
  • the present invention enables the identification of a controller that has a failure by using the presence or absence of control data without using separate signal lines (communication lines) for checking the states of the first and second controllers.
  • the first and second controllers always operate in an active state, so that even if a failure occurs in any one controller, the controller can maintain a normal operating state. It is not efficient.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이중화 제어 시스템에 관한 것이다. 이러한 이중화 제어 시스템은, 기설정된 주기로 클럭을 발생시키는 클럭생성부; 제1제어기로부터 출력되는 제어 데이터를 저장하는 제1버퍼; 제2제어기로부터 출력되는 제어 데이터를 저장하는 제2버퍼; 상기 클럭생성부에 의해 공급되는 클럭 중 동일한 클럭 주기 동안 상기 제1 및 제2버퍼에 각각 저장된 상기 제1 및 제2제어기의 제어 데이터의 존재여부를 확인하는 제1 및 제2상태감시기; 상기 제1 및 제2버퍼에 저장된 상기 제1 및 제2제어기의 제어 데이터 중 어느 하나의 제어 데이터를 하위모듈에 전송하도록 스위칭되는 스위칭부; 및 상기 제1 및 제2상태감시기로부터 출력된 상기 제1 및 제2제어기의 제어 데이터 존재여부 확인결과로부터 상기 제1 및 제2제어기의 장애 여부를 판단하고, 상기 판단결과에 따라 상기 스위칭부를 제어하는 제어부를 포함한다.

Description

이중화 제어 시스템
본 발명은 이중화 제어 시스템에 관한 것으로서, 보다 상세하게는 동일한 클럭 주기 동안 각각의 제어기에서 출력되는 제어 데이터의 존재여부를 확인하고, 존재 여부의 확인 결과에 따라 제어기의 장애 여부를 판단하여 장애가 발생하지 않은 제어기로 계속 작동하도록 제어하는 이중화 제어 시스템에 관한 것이다.
HVDC(High Voltage Direct Current) 시스템은 생산된 교류전력을 직류로 바꿔 송전한 후 수전점에서 교류로 재변환시켜 공급하는 시스템이다.
HVDC 시스템에 있어서 가장 중요한 부분은 신뢰성과 안정성이다. 전력을 제어하기 위한 제어기 내부나 외부에서 장애가 발생하더라도 시스템은 정상 작동을 유지할 수 있어야 한다.
이러한, HVDC 시스템을 안정적으로 작동시키기 위해 제어기를 이중화로 구성하여, 제어기의 장애로 시스템에 문제가 발생되지 않도록 설계하여야 한다.
종래 기술은 주 제어기의 장애 발생시 보조 제어기가 절체되어 작동하도록 하되, 대기하고 있는 보조 제어기의 절체시 일정한 시간이 소요된다. 또한, 절체작동 수행시에는 제어기로부터 전달되는 제어 데이터가 하위 모듈에 전달되지 않거나, 이전에 전달되었던 제어 데이터가 사용될 수 있다.
이와 같은 문제점으로 인해 HVDC와 같은 고속제어가 필요한 시스템에서는 정상적인 시스템 운영에 차질을 생길 수 있다.
본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 제1 및 제2제어기로부터 출력되는 제어 데이터가 동일한 클럭 주기 동안 존재하는 지를 확인하고, 확인결과로부터 제1 및 제2제어기의 장애여부를 판단하여 제1및 제2제어기 중 장애가 발생하지 않은 제어기로 제어하도록 하는 이중화 제어 시스템을 제공하는데 그 목적이 있다.
본 발명에 따른 이중화 제어 시스템은, 기설정된 주기로 클럭을 발생시키는 클럭생성부; 제1제어기로부터 출력되는 제어 데이터를 저장하는 제1버퍼; 제2제어기로부터 출력되는 제어 데이터를 저장하는 제2버퍼; 상기 클럭생성부에 의해 공급되는 클럭 중 동일한 클럭 주기 동안 상기 제1 및 제2버퍼에 각각 저장된 상기 제1 및 제2제어기의 제어 데이터의 존재여부를 확인하는 제1 및 제2상태감시기; 상기 제1 및 제2버퍼에 저장된 상기 제1 및 제2제어기의 제어 데이터 중 어느 하나의 제어 데이터를 하위모듈에 전송하도록 스위칭되는 스위칭부; 및 상기 제1 및 제2상태감시기로부터 출력된 상기 제1 및 제2제어기의 제어 데이터 존재여부 확인결과로부터 상기 제1 및 제2제어기의 장애 여부를 판단하고, 상기 판단결과에 따라 상기 스위칭부를 제어하는 제어부; 를 포함한다.
본 발명에서, 상기 제어부는 상기 제1 및 제2 제어기의 제어 데이터의 존재여부 확인결과, 상기 제어 데이터가 상기 제1 및 제2 버퍼 중 어느 하나에만 존재하는 경우 상기 제어 데이터가 존재하는 버퍼로 스위칭되도록 상기 스위칭부를 제어한다.
본 발명에서, 상기 제어부는 상기 제1 및 제2 제어기의 제어 데이터의 존재여부 확인결과, 상기 제1 및 제2 버퍼에 모두 제어 데이터가 존재할 경우 상기 제1제어기 및 제2제어기가 모두 정상 작동 상태인 것으로 판단하여 상기 스위칭부의 이전 스위칭 상태를 그대로 유지한다.
본 발명에서, 상기 제1 및 제2상태감시기는 동일한 클럭 주기 동안 기설정된 횟수만큼 상기 제1 및 제2 버퍼에 저장된 상기 제1 및 제2 제어기의 제어 데이터의 존재를 확인하고, 상기 확인결과로부터 상기 기설정된 횟수 모두 제어 데이터가 존재하지 않을 경우 상기 제어 데이터가 존재하지 않는 제어기에 장애가 발생한 것으로 판단한다.
본 발명에 따르면, 빠른 시간에 절체가 가능하여 절체 판단에 필요한 시간 동안 잘못된 제어 데이터로 인한 HVDC 시스템의 오작동을 방지할 수 있다.
또한 본 발명에 따르면, 제어기의 이중화를 위한 별도의 신호선과 이중화 판단 장비를 설치하지 않아 유지비용이 작다는 이점이 있다.
도 1은 본 발명의 실시 예에 따른 이중화 제어 시스템의 연결 상태를 나타낸 블럭도.
이하에서, 본 발명의 바람직한 실시 예가 첨부된 도면들을 참조하여 설명할 것이다. 또한, 본 발명을 설명함에 있어서 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 이중화 제어 시스템의 연결 상태를 나타낸 블럭도이다.
제1 및 제2제어기(10, 20)는 동일한 기능을 수행하도록 구성되고, 정상시 두 제어기가 Active 상태로 작동한다. 상기 제1 및 제2제어기(10, 20)는 각각이 같은 제어 데이터를 동시에 출력하며, 상기 출력된 제어 데이터는 이중화 제어 시스템(30)로 전달된다.
이중화 제어 시스템(30)는 상기 제1 및 제2제어기(10, 20) 각각의 제어 데이터를 이용하여 제1 및 제2제어기(10, 20)의 이중화를 구현한다. 도 1을 참조하면, 이중화 제어 시스템(30)는 클럭생성부(301), 제1버퍼(302), 제2버퍼(303), 제1상태감시기(304), 제2상태감시기(305), 제어부(306) 및 스위칭부(307)를 포함한다.
클럭생성부(301)는 기설정된 주기로 클럭을 발생시킨다. 상기 발생된 클럭은 제1 및 제2상태감시기(304, 305), 제어부(301)로 공급된다.
제1버퍼(302)는 제1제어기(10)로부터 출력되는 제어 데이터를, 제2버퍼(303)는 제2제어기(20)로부터 출력되는 제어 데이터를 저장한다. 상기 제1 및 제2제어기(10, 20)로부터 출력되는 제어 데이터는 최종적으로 하위모듈(40)에 전달된다.
제1상태감시기(304)는 상기 클럭생성부(301)에 의해 공급되는 클럭 중 동일한 클럭 주기 동안 상기 제1버퍼(302)에 저장된 제어 데이터의 존재여부를, 제2상태감시기(305)는 제2버퍼(303)에 저장된 제어 데이터의 존재여부를 확인한다.
보다 자세히는, 상기 제1 및 제2제어기(10, 20)는 동일한 클럭에 동기하여 제어 데이터를 보내도록 작동한다. 따라서, 정상적인 경우라면 동일한 클럭에 제1 및 제2제어기(10, 20)로부터 보내진 제어 데이터는 상기 제1 및 제2버퍼(302, 303)에 동시에 존재해야 한다.
제어부(306)는 상기 제1 및 제2상태감시기(304, 305)로부터 출력된 상기 제1 및 제2제어기(10, 20)의 제어 데이터 존재여부 확인결과로부터 상기 제1 및 제2제어기(10, 20)의 장애 여부를 판단한다. 예를 들어, 상기 제1버퍼(10)에 제1제어기(10)의 제어 데이터가 존재하는 것으로 확인되나, 상기 제2버퍼(20)에는 제2제어기(20)의 제어 데이터가 존재하지 않는 것으로 확인된다면, 상기 제2제어기(20)가 제어 데이터를 보낼 수 없는 상태이므로, 상기 제어부(306)가 제2제어기(20)에 장애가 발생한 것으로 판단하는 것이다.
이와는 반대로, 제2버퍼에(20)에는 제2제어기(20)의 제어 데이터가 존재하나, 제1버퍼(10)에 제1제어기(10)의 제어 데이터가 존재하지 않는 경우에도 마찬가지로 상기 제어부(306)는 제1제어기(20)에 장애가 발생한 것으로 판단한다.
스위칭부(307)는 상기 제1 및 제2제어기(10, 20) 중 어느 하나의 제어기에 장애가 발생할 경우 상기 제어부(306)의 제어에 의해 스위칭된다. 예를 들어, 상기 제2제어기(20)의 장애가 발생한 것으로 판단될 경우에는 상기 제1제어기(10)가 계속 작동 상태를 유지하도록 제1제어기(10)로 스위칭된다. 만약, 반대로 제1제어기(10)의 장애가 발생한 경우에는 제2제어기(20)가 계속 작동 상태를 유지하도록 제2제어기(20)로 스위칭된다.
즉, 본 발명에서는 Active 상태의 상기 제1 및 제2제어기(10, 20) 중 어느 하나의 장애가 발생하더라도 다른 하나의 제어기의 작동 상태를 유지하여 제어 데이터가 하위모듈(40)로 전달되도록 하는 것이다.
만약, 상기 제1 및 제2제어기(10, 20)의 제어 데이터가 제1 및 제2버퍼(302, 303) 각각에 모두 존재할 경우 상기 제어부(306)는 상기 제1제어기 및 제2제어기(10, 20)가 모두 정상 작동 상태인 것으로 판단하여 스위칭부(307)의 이전 스위칭 상태를 그대로 유지하도록 한다. 이는, 상기 제1 및 제2제어기(10, 20)가 모두 정상작동 하기 때문에 스위칭부(307)의 작동에 상관없이 상기 제1 및 제2제어기(10, 20) 모두로부터 제어 데이터를 하위모듈(40)로 전달 가능하기 때문이다.
또한, 상기 제어부(306)는 상기 제1 및 제2제어기(10, 20)의 제어 데이터 확인시 동일한 클럭 주기 동안 기설정된 횟수만큼 제1 및 제2버퍼(302, 303)에 제어 데이터가 존재하지 않을 경우 상기 제어 데이터가 존재하지 않는 제어기에 장애가 발생한 것으로 판단할 수도 있다.
제1 및 제2상태감시기(304, 305)는 동일한 클럭 주기 동안 기설정된 횟수만큼 상기 제1 및 제2버퍼(302, 303)에 저장된 제1 및 제2제어기(10, 20)의 제어 데이터의 존재를 확인하고, 상기 확인결과로부터 기설정된 횟수 모두 제어 데이터가 존재하지 않을 경우 제어 데이터가 존재하지 않는 제어기에 장애가 발생한 것으로 판단할 수도 있다. 여기서 상기 기설정된 횟수는 동일한 클럭 주기 동안 제어 데이터의 존재를 확인하는 횟수를 의미하며, 적어도 한번 이상으로 설정될 수 있다.
이하 상기한 구성의 이중화 제어 시스템의 작동 과정에 대해서 설명한다.
먼저, 정상 작동시 제1 및 제2제어기(10, 20)는 Active 상태를 유지하며, 제1 및 제2버퍼(302, 303)에 각각 제어 데이터를 출력한다. 그러면, 제1 및 제2상태감시기(304, 305)는 클럭생성부(301)에 의해 공급되는 클럭 주기 동안 상기 제1 및 제2버퍼(302, 303)에 저장된 상기 제1 및 제2제어기(10, 20)의 제어 데이터가 존재하는지 확인한다. 그 다음, 상기 제1 및 제2상태감시기(304, 305)는 상기 확인 결과를 제어부(306)로 전송하고, 상기 제어부(306)는 상기 제1및 제2상태감시기(304, 305)로부터 보내진 확인 결과를 이용하여 상기 제1 및 제2제어기(10, 20)의 장애 여부를 판단한다.
만약, 상기 제1 및 제2제어기(10, 20)의 제어 데이터 존재여부 확인결과 동일한 클럭 주기 동안 어느 하나의 제어기에 제어 데이터가 존재하지 않아 장애가 발생한 것으로 판단되면, 제어부(306)는 제어 데이터가 존재하는 제어기의 정상작동이 유지되도록 스위칭부(307)를 작동시킨다.
또한, 상기 제1 및 제2제어기(10, 20)의 제어 데이터가 모두 존재하는 것으로 확인되면, 상기 제1 및 제2제어기(10, 20) 모두로부터 제어 데이터를 하위모듈(40)로 전송 가능하므로, 상기 제어부(306)는 상기 제1및 제2제어기(10, 20)의 상태유지를 위해 스위칭부(307)의 이전 스위칭 상태를 그대로 유지하도록 한다
이로써, 본 발명은 상기 제1및 제2제어기의 상태 확인을 위해 별도의 신호선(통신선)을 사용하지 않고, 제어 데이터의 존재유무만으로 장애가 발생한 제어기의 확인이 가능하도록 한다.
그리고, 항상 제1및 제2제어기가 Active 상태로 작동하여 어느 하나의 제어기에 장애가 발생하더라도 정상작동 하는 제어기의 상태를 유지시킬 수 있어 각각의 제어기가 상호 보완하여 작동이 가능하므로 제어 데이터가 누락되지 않아 효율적이다.
상술한 본 발명은 바람직한 실시 예들을 통하여 상세하게 설명되었지만, 본 발명은 이러한 실시 예들의 내용에 한정되는 것이 아님을 밝혀둔다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 비록 실시 예에 제시되지 않았지만 첨부된 청구항의 기재 범위 내에서 다양한 본 발명에 대한 모조나 개량이 가능하며, 이들 모두 본 발명의 기술적 범위에 속함은 너무나 자명하다 할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (4)

  1. 기설정된 주기로 클럭을 발생시키는 클럭생성부;
    제1제어기로부터 출력되는 제어 데이터를 저장하는 제1버퍼;
    제2제어기로부터 출력되는 제어 데이터를 저장하는 제2버퍼;
    상기 클럭생성부에 의해 공급되는 클럭 중 동일한 클럭 주기 동안 상기 제1 및 제2버퍼에 각각 저장된 상기 제1 및 제2제어기의 제어 데이터의 존재여부를 확인하는 제1 및 제2상태감시기;
    상기 제1 및 제2버퍼에 저장된 상기 제1 및 제2제어기의 제어 데이터 중 어느 하나의 제어 데이터를 하위모듈에 전송하도록 스위칭되는 스위칭부; 및
    상기 제1 및 제2상태감시기로부터 출력된 상기 제1 및 제2제어기의 제어 데이터 존재여부 확인결과로부터 상기 제1 및 제2제어기의 장애 여부를 판단하고, 상기 판단결과에 따라 상기 스위칭부를 제어하는 제어부; 를 포함하는 것을 특징으로 하는 이중화 제어 시스템.
  2. 제 1항에 있어서,
    상기 제어부는 상기 제1 및 제2 제어기의 제어 데이터의 존재여부 확인결과, 상기 제어 데이터가 상기 제1 및 제2 버퍼 중 어느 하나에만 존재하는 경우 상기 제어 데이터가 존재하는 버퍼로 스위칭되도록 상기 스위칭부를 제어하는 것을 특징으로 하는 이중화 제어 시스템.
  3. 제 1항에 있어서,
    상기 제어부는 상기 제1 및 제2 제어기의 제어 데이터의 존재여부 확인결과, 상기 제1 및 제2 버퍼에 모두 제어 데이터가 존재할 경우 상기 제1제어기 및 제2제어기가 모두 정상 작동 상태인 것으로 판단하여 상기 스위칭부의 이전 스위칭 상태를 그대로 유지하도록 하는 것을 특징으로 하는 이중화 제어 시스템.
  4. 제 1항에 있어서,
    상기 제1 및 제2상태감시기는 동일한 클럭 주기 동안 기설정된 횟수만큼 상기 제1 및 제2 버퍼에 저장된 상기 제1 및 제2 제어기의 제어 데이터의 존재를 확인하고, 상기 확인결과로부터 상기 기설정된 횟수 모두 제어 데이터가 존재하지 않을 경우 상기 제어 데이터가 존재하지 않는 제어기에 장애가 발생한 것으로 판단하는 것을 특징으로 하는 이중화 제어 시스템.
PCT/KR2015/014405 2014-12-29 2015-12-29 이중화 제어 시스템 WO2016108577A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/539,468 US20170351249A1 (en) 2014-12-29 2015-12-29 Redundant control system
BR112017013818-2A BR112017013818A2 (pt) 2014-12-29 2015-12-29 sistema de controle redundante
EP15875671.8A EP3242171A4 (en) 2014-12-29 2015-12-29 Redundant control system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0192751 2014-12-29
KR1020140192751A KR101764680B1 (ko) 2014-12-29 2014-12-29 이중화 제어 시스템

Publications (1)

Publication Number Publication Date
WO2016108577A1 true WO2016108577A1 (ko) 2016-07-07

Family

ID=56284634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/014405 WO2016108577A1 (ko) 2014-12-29 2015-12-29 이중화 제어 시스템

Country Status (5)

Country Link
US (1) US20170351249A1 (ko)
EP (1) EP3242171A4 (ko)
KR (1) KR101764680B1 (ko)
BR (1) BR112017013818A2 (ko)
WO (1) WO2016108577A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101704787B1 (ko) * 2014-12-31 2017-02-22 주식회사 효성 제어기의 이중화 시스템
WO2019100227A1 (zh) * 2017-11-22 2019-05-31 贵州智慧能源科技有限公司 控制系统及保护装置
JP7077644B2 (ja) * 2018-02-09 2022-05-31 横河電機株式会社 制御システム、診断装置、診断方法、および診断プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980075016A (ko) * 1997-03-28 1998-11-05 이종수 통신포트단자의 이중화장치
KR100205031B1 (ko) * 1996-09-23 1999-06-15 이계철 이중화 제어시스템의 동기제어 장치
KR20030073788A (ko) * 2002-03-13 2003-09-19 한국전기연구원 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치
KR20120020867A (ko) * 2010-08-31 2012-03-08 주식회사 포스코아이씨티 이중화 구조를 갖는 제어기 및 그 운용 방법
KR20130115776A (ko) * 2012-04-13 2013-10-22 엘에스산전 주식회사 Ｈｖｄｃ 시스템의 이중화 제어장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233702B1 (en) * 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
DE102005037242A1 (de) * 2004-10-25 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
JP4074304B2 (ja) * 2004-11-18 2008-04-09 日本電信電話株式会社 パケット転送方法及びパケット転送装置
JPWO2011068177A1 (ja) * 2009-12-02 2013-04-18 日本電気株式会社 二重化計算システム及び二重化計算方法
US9367438B2 (en) * 2011-04-21 2016-06-14 Renesas Electronics Corporation Semiconductor integrated circuit and method for operating same
EP2787401B1 (en) * 2013-04-04 2016-11-09 ABB Schweiz AG Method and apparatus for controlling a physical unit in an automation system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205031B1 (ko) * 1996-09-23 1999-06-15 이계철 이중화 제어시스템의 동기제어 장치
KR19980075016A (ko) * 1997-03-28 1998-11-05 이종수 통신포트단자의 이중화장치
KR20030073788A (ko) * 2002-03-13 2003-09-19 한국전기연구원 계층적 제어 시스템에서의 이중화 제어방법 및 그 장치
KR20120020867A (ko) * 2010-08-31 2012-03-08 주식회사 포스코아이씨티 이중화 구조를 갖는 제어기 및 그 운용 방법
KR20130115776A (ko) * 2012-04-13 2013-10-22 엘에스산전 주식회사 Ｈｖｄｃ 시스템의 이중화 제어장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3242171A4 *

Also Published As

Publication number Publication date
KR20160080025A (ko) 2016-07-07
EP3242171A4 (en) 2018-09-05
BR112017013818A2 (pt) 2018-02-27
EP3242171A1 (en) 2017-11-08
US20170351249A1 (en) 2017-12-07
KR101764680B1 (ko) 2017-08-03

Similar Documents

Publication Publication Date Title
CN103473166B (zh) 一种小型嵌入式系统板卡监控系统
CN104440923B (zh) 一种用于机器人的急停信号控制系统及其机器人
WO2016108577A1 (ko) 이중화 제어 시스템
CN102752145B (zh) 一种新型的rs-485端口故障检测与隔离系统及其方法
CN107690602B (zh) 用于可编程逻辑控制器的电能供应系统
US10866583B2 (en) Dual controller system
JP5706347B2 (ja) 二重化制御システム
US10234841B2 (en) Programmable logic controller, slave device, and duplex system
US9959231B2 (en) Data bus coupler and method of operation
JP4541241B2 (ja) プラント制御システム
JP6273102B2 (ja) 二重化監視制御システムのリモートｉ／ｏユニット、及びその保守方法
CN104301145A (zh) 网络设备及用于网络设备的控制串口配置方法
KR102515332B1 (ko) 전원 공급 시스템의 제어방법
KR101310100B1 (ko) Ｃａｎ통신을 이용한 병렬 제어기
KR20140135031A (ko) 이중화 시스템 및 그의 제어 방법
US10740199B2 (en) Controlling device, controlling method, and fault tolerant apparatus
JP5924069B2 (ja) 監視システム
CN106448014B (zh) 一种带冗余设计的船用火警系统及其控制方法
US20170155546A1 (en) Duplex control device and duplex system
JP2009017619A (ja) 電源活殺回路、遠隔監視制御装置、および遠隔監視制御装置のリセット方法
JP5964682B2 (ja) 伝送装置、伝送装置の制御方法及び伝送システム
CN101630302A (zh) 分布式数字处理系统
JPH11168502A (ja) 通信障害処理装置及び方法
JP2014071773A (ja) 二重化制御装置およびその制御方法
DK3131192T3 (en) Control device and method for controlling a safety-relevant component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15875671

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015875671

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15539468

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112017013818

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112017013818

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20170626