WO2016067429A1 - 仮想計算機システムの制御方法及び仮想計算機システム - Google Patents
仮想計算機システムの制御方法及び仮想計算機システム Download PDFInfo
- Publication number
- WO2016067429A1 WO2016067429A1 PCT/JP2014/078984 JP2014078984W WO2016067429A1 WO 2016067429 A1 WO2016067429 A1 WO 2016067429A1 JP 2014078984 W JP2014078984 W JP 2014078984W WO 2016067429 A1 WO2016067429 A1 WO 2016067429A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- guest
- address
- hypervisor
- physical
- virtual
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45583—Memory management, e.g. access or allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1004—Compatibility, e.g. with legacy hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/151—Emulated environment, e.g. virtual machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/651—Multi-level translation tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/652—Page size control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/684—TLB miss handling
Abstract
Description
(1)アドレス等により空間的に分配される占有資源(例:システムメモリ)。
(2)時間的に分割して複数のゲストOSで利用される共有資源(例:タイマ等のレガシーI/O)。
本発明を実施する物理計算機241a~241cについて、図1を参照しながら説明する。なお、物理計算機241a~241cは同様の構成であるので、以下では物理計算機241aについて説明する。
次に、ハイパバイザ210は、ゲストOS226及びアプリケーション227の実行を制御するCPU仮想化制御部211と、物理計算機資源201のサブセット206をLPAR221に割り当てるリソース管理部212とを含む。
図3は、ハイパバイザ210が管理する物理アドレス空間及び仮想アドレス空間の一例を示すメモリマップである。図3は、物理計算機241aのアドレス空間の一例を示す。
次に、ハイパバイザ210が管理する情報について説明する。図4Aは、資源割当情報215の一例を示す図である。ハイパバイザ210が管理する資源割当情報215は、CPU割当情報410と、メモリ割当情報420と、I/O割当情報430の3つのテーブルを含む。
図2は、ハイパバイザ210で行われる処理の一例を示すフローチャートである。この処理は、LPAR221を生成または稼働(activate)させるときに実行される。例えば、ハイパバイザ210がLPARマネージャ232からLPARの生成要求(または稼働要求)と設定ファイルを受け付けたときに、本処理が開始される(101)。なお、本実施例では、設定ファイルにはLPARに必要なリソースの情報に加えて、LPARの稼働モード(LPAR属性)が高速モードと通常モードの何れであるかを示す情報が付加される。
上記図3に示したLPAR221a、221bを設定する画面の一例を図9に示す。図9は、LPAR221a、221bの設定画面901の一例を示す画面イメージである。この画面イメージは、例えば、LPARマネージャ232の表示装置に出力される。LPARマネージャ232の利用者は、当該設定画面でLPARに必要なリソースを決定し、物理計算機241のハイパバイザ210へ設定ファイルとして送信することができる。
以上のように、本発明では、EPTを有効にした状態でLPARの割り当てを行い、ホストページテーブル214や共有資源の初期化を行って、仮想化環境を構築する。このとき、高速モードのLPARについては、ホスト物理アドレスを0番地から割り当てておく。そして、EPTを無効化してから高速モードのLPARでアプリケーション227を実行させることで、ゲストOS226は前記従来例のような2段のアドレス変換を行うことがなくなって、処理性能を向上させることができる。
16.
請求項10に記載の仮想計算機システムであって、
前記仮想計算機システムは、前記アプリケーションの実行開始および終了を管理するアプリケーションマネージャをさらに有し、
前記アプリケーションマネージャが、
前記ゲストOSの起動が完了したことを検出して、前記ハイパバイザに前記ゲストOSの起動完了を通知し、
前記ハイパバイザが、
前記通知を受け付けて、前記第1のアドレス変換部を無効化することを特徴とする仮想計算機システム。
16.に記載の仮想計算機システムであって、
前記ハイパバイザが、前記通知を受け付けて、前記第1のアドレス変換部を無効化する際に、
前記ハイパバイザが、
前記第1のアドレス変換部に設定されたアドレス対の内部の、前記ゲスト物理アドレスと前記ホスト物理アドレスの値が同一であるか否かを判定し、前記判定が同一でない場合に、前記ゲスト物理アドレスと同一のホスト物理アドレスのメモリ領域を新たに確保し、前記論理区画に割り当てられたメモリのサブセットのデータを、前記新たに確保されたメモリ領域にコピーし、前記第1のアドレス変換部に対して、前記ゲスト物理アドレスと同一の値を前記ホスト物理アドレスに対して設定することを特徴とする仮想計算機システム。
17.に記載の仮想計算機システムであって、
前記ハイパバイザが、前記判定が同一でない場合に、前記ゲスト物理アドレスと同一のホスト物理アドレスのメモリ領域を新たに確保する際に、
確保対象のメモリ領域が、他の論理区画に対して割り当て済みか否かを判定し、前記判定結果が割り当て済みの場合に、前記論理区画を他の物理計算機に移動させることを特徴とする仮想計算機システム。
Claims (15)
- プロセッサとメモリを含む物理計算機の計算機リソースを1以上の論理区画に割り当てるハイパバイザが、前記論理区画上で稼動するゲストOSとアプリケーションを制御する仮想計算機システムの制御方法であって、
前記プロセッサは、
前記論理区画に割り当てるユニークなゲスト物理アドレスを、前記仮想計算機システムでユニークなホスト物理アドレスに変換する第1のアドレス変換部と、
前記アプリケーションが認識する仮想アドレスを、前記ゲスト物理アドレスへ変換する第2のアドレス変換部とを含み、
前記制御方法は、
前記ハイパバイザが、前記論理区画に割り当てる前記計算機リソースのサブセットを決定し、当該サブセットを前記論理区画に割り当てる第1のステップと、
前記ハイパバイザが、前記サブセットのメモリに関して前記ゲスト物理アドレスとホスト物理アドレスの関係をアドレス変換情報として生成する第2のステップと、
前記ハイパバイザが、前記アドレス変換情報で前記第1のアドレス変換部を有効化する第3のステップと、
前記ハイパバイザが、前記ゲストOSの起動開始を指令する第4のステップと、
前記ゲストOSが起動する第5のステップと、
前記ハイパバイザが、前記ゲストOSの起動完了を取得する第6のステップと、
前記ハイパバイザが、前記ゲストOSの起動が完了した後に、前記第1のアドレス変換部を無効化する第7のステップと、
前記アプリケーションが実行を開始する第8のステップと、
を含むことを特徴とする仮想計算機システムの制御方法。 - 請求項1に記載の仮想計算機システムの制御方法であって、
前記ハイパバイザが、前記アプリケーションの終了を検出する第9のステップと、
前記ハイパバイザが、前記第1のアドレス変換部を再度有効化する第10のステップと、
前記ゲストOSが、シャットダウンの指令を受け付けて終了する第11のステップと、をさらに含むことを特徴とする仮想計算機システムの制御方法。 - 請求項1に記載の仮想計算機システムの制御方法であって、
前記第2のステップは、
前記ゲスト物理アドレスと前記ホスト物理アドレスが同一の値であるアドレス対を前記アドレス変換情報として生成することを特徴とする仮想計算機システムの制御方法。 - 請求項1に記載の仮想計算機システムの制御方法であって、
前記物理計算機は、所定のホスト物理アドレスにマップされた物理I/Oデバイスをさらに有し、
前記第1のステップは、
前記物理I/Oデバイスと同一の番号のゲスト物理アドレスに仮想I/Oデバイスをマップして前記論理区画に割り当てるステップを含み、
前記第7のステップは、
前記仮想I/Oデバイスに設定された状態を前記物理I/Oデバイスに設定するステップを含むことを特徴とする仮想計算機システムの制御方法。 - 請求項4に記載の仮想計算機システムの制御方法であって、
前記物理I/Oデバイスは、グローバルタイマカウンタを有する高精度イベントタイマで、仮想I/Oデバイスは、グローバルタイマカウンタを有する仮想高精度イベントタイマであって、
前記第7のステップは、
前記ハイパバイザが、前記仮想高精度イベントタイマのグローバルタイマカウンタの値を取得し、前記高精度イベントタイマのグローバルタイマカウンタに設定することを特徴とする仮想計算機システムの制御方法。 - 請求項1に記載の仮想計算機システムの制御方法であって、
前記プロセッサは、
Intel社CPU規定のEPT(Extended Page Table)、もしくはAMD社CPU規定のNPT(Nested PageTable)に準拠し、
前記第3のステップは、
前記EPTまたはNPTに対応するホストページテーブルを指定することを特徴とする仮想計算機システムの制御方法。 - 請求項1に記載の仮想計算機システムの制御方法であって、
前記仮想計算機システムは、前記アプリケーションの実行開始および終了を管理するアプリケーションマネージャをさらに有し、
前記第7のステップは、
前記アプリケーションマネージャが、前記ゲストOSの起動が完了したことを検出して、前記ハイパバイザに前記ゲストOSの起動完了を通知するステップと、
前記ハイパバイザが、前記通知を受け付けて、前記第1のアドレス変換部を無効化するステップと、
を含むことを特徴とする仮想計算機システムの制御方法。 - 請求項7に記載の仮想計算機システムの制御方法であって、
前記ハイパバイザが、前記通知を受け付けて、前記第1のアドレス変換部を無効化するステップは、
前記ハイパバイザが、前記第1のアドレス変換部に設定されたアドレス対の内部の、前記ゲスト物理アドレスと前記ホスト物理アドレスの値が同一であるか否かを判定するステップと、
前記ハイパバイザが、前記判定が同一でない場合に、前記ゲスト物理アドレスと同一のホスト物理アドレスのメモリ領域を新たに確保するステップと、
前記ハイパバイザが、前記論理区画に割り当てられたメモリのサブセットのデータを、前記新たに確保されたメモリ領域にコピーするステップと、
前記ハイパバイザが、前記第1のアドレス変換部に対して、前記ゲスト物理アドレスと同一の値を前記ホスト物理アドレスに対して設定するステップと、
を含むことを特徴とする仮想計算機システムの制御方法。 - 請求項8に記載の仮想計算機システムの制御方法であって、
前記ハイパバイザが、前記判定が同一でない場合に、前記ゲスト物理アドレスと同一のホスト物理アドレスのメモリ領域を新たに確保するステップは、
確保対象のメモリ領域が、他の論理区画に対して割り当て済みか否かを判定するステップと、
前記判定結果が割り当て済みの場合に、前記論理区画を他の物理計算機に移動させるステップと、
を含むことを特徴とする仮想計算機システムの制御方法。 - プロセッサとメモリを含む物理計算機と、
前記物理計算機の計算機リソースを1以上の論理区画に割り当てるハイパバイザと、
前記論理区画上で稼動するゲストOSとアプリケーションとを有する仮想計算機システムであって、
前記プロセッサは、
前記論理区画に割り当てるユニークなゲスト物理アドレスを、前記仮想計算機システムでユニークなホスト物理アドレスに変換する第1のアドレス変換部と、
前記アプリケーションが認識する仮想アドレスを、前記ゲスト物理アドレスへ変換する第2のアドレス変換部とを含み、
前記ハイパバイザは、
前記論理区画に割り当てる前記計算機リソースのサブセットを決定し、当該サブセットを前記論理区画に割り当て、前記サブセットのメモリに関して前記ゲスト物理アドレスとホスト物理アドレスの関係をアドレス変換情報として生成し、
前記アドレス変換情報で前記第1のアドレス変換部を有効化し、
前記ゲストOSの起動開始を指令して、前記ゲストOSを起動させ、
前記ゲストOSの起動完了を取得し、前記ゲストOSの起動が完了した後に、前記第1のアドレス変換部を無効化し、
前記アプリケーションが実行を開始することを特徴とする仮想計算機システム。 - 請求項10に記載の仮想計算機システムであって、
前記ハイパバイザが、
前記アプリケーションの終了を検出した後に、前記第1のアドレス変換部を再度有効化し、
前記ゲストOSが、
シャットダウンの指令を受け付けて終了することを特徴とする仮想計算機システム。 - 請求項10に記載の仮想計算機システムであって、
前記ハイパバイザが、
前記ゲスト物理アドレスと前記ホスト物理アドレスが同一の値であるアドレス対を前記アドレス変換情報として生成することを特徴とする仮想計算機システム。 - 請求項10に記載の仮想計算機システムであって、
前記物理計算機は、所定のホスト物理アドレスにマップされた物理I/Oデバイスをさらに有し、
前記ハイパバイザが、
前記物理I/Oデバイスと同一の番号のゲスト物理アドレスに仮想I/Oデバイスをマップして前記論理区画に割り当て、
前記仮想I/Oデバイスに設定された状態を前記物理I/Oデバイスに設定することを特徴とする仮想計算機システム。 - 請求項13に記載の仮想計算機システムであって、
前記物理I/Oデバイスは、グローバルタイマカウンタを有する高精度イベントタイマで、仮想I/Oデバイスは、グローバルタイマカウンタを有する仮想高精度イベントタイマであって、
前記ハイパバイザが、
前記仮想高精度イベントタイマのグローバルタイマカウンタの値を取得し、前記高精度イベントタイマのグローバルタイマカウンタに設定することを特徴とする仮想計算機システム。 - 請求項10に記載の仮想計算機システムであって、
前記プロセッサは、
Intel社CPU規定のEPT(Extended Page Table)、もしくはAMD社CPU規定のNPT(Nested PageTable)に準拠し、
前記ハイパバイザは、
前記EPTまたはNPTに対応するホストページテーブルを指定することを特徴とする仮想計算機システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/078984 WO2016067429A1 (ja) | 2014-10-30 | 2014-10-30 | 仮想計算機システムの制御方法及び仮想計算機システム |
US15/505,734 US20170277632A1 (en) | 2014-10-30 | 2014-10-30 | Virtual computer system control method and virtual computer system |
JP2016556137A JP6242502B2 (ja) | 2014-10-30 | 2014-10-30 | 仮想計算機システムの制御方法及び仮想計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/078984 WO2016067429A1 (ja) | 2014-10-30 | 2014-10-30 | 仮想計算機システムの制御方法及び仮想計算機システム |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016067429A1 true WO2016067429A1 (ja) | 2016-05-06 |
Family
ID=55856813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/078984 WO2016067429A1 (ja) | 2014-10-30 | 2014-10-30 | 仮想計算機システムの制御方法及び仮想計算機システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170277632A1 (ja) |
JP (1) | JP6242502B2 (ja) |
WO (1) | WO2016067429A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9274823B1 (en) * | 2014-12-24 | 2016-03-01 | Parallels IP Holdings GmbH | Thin hypervisor for native execution of unsafe code |
US10515023B2 (en) * | 2016-02-29 | 2019-12-24 | Intel Corporation | System for address mapping and translation protection |
US20190004818A1 (en) * | 2017-06-29 | 2019-01-03 | American Megatrends Inc. | Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof |
US11586458B2 (en) | 2020-02-26 | 2023-02-21 | Red Hat, Inc. | Fast device discovery for virtual machines |
US11314522B2 (en) * | 2020-02-26 | 2022-04-26 | Red Hat, Inc. | Fast boot resource allocation for virtual machines |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01155451A (ja) * | 1987-12-11 | 1989-06-19 | Hitachi Ltd | 仮想計算機システム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001051900A (ja) * | 1999-08-17 | 2001-02-23 | Hitachi Ltd | 仮想計算機方式の情報処理装置及びプロセッサ |
JP4792434B2 (ja) * | 2007-08-31 | 2011-10-12 | 株式会社日立製作所 | 仮想計算機の制御方法 |
-
2014
- 2014-10-30 US US15/505,734 patent/US20170277632A1/en not_active Abandoned
- 2014-10-30 JP JP2016556137A patent/JP6242502B2/ja active Active
- 2014-10-30 WO PCT/JP2014/078984 patent/WO2016067429A1/ja active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01155451A (ja) * | 1987-12-11 | 1989-06-19 | Hitachi Ltd | 仮想計算機システム |
Also Published As
Publication number | Publication date |
---|---|
JP6242502B2 (ja) | 2017-12-06 |
US20170277632A1 (en) | 2017-09-28 |
JPWO2016067429A1 (ja) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10423435B1 (en) | Page swapping in virtual machine environment | |
US9003071B2 (en) | Namespace access control in NVM express PCIe NVM with SR-IOV | |
US8086823B2 (en) | Method for speeding up page table address update on virtual machine | |
JP4665040B2 (ja) | 計算機およびアクセス制御方法 | |
CN109074316B (zh) | 页面错误解决方案 | |
JP2022509906A (ja) | ホストコンピューティングデバイスの仮想メモリによって支援された仮想マシンメモリへのより高速なアクセス | |
JP6029550B2 (ja) | 計算機の制御方法及び計算機 | |
RU2562372C2 (ru) | Активация/деактивация адаптеров вычислительной среды | |
US20090265708A1 (en) | Information Processing Apparatus and Method of Controlling Information Processing Apparatus | |
JP6242502B2 (ja) | 仮想計算機システムの制御方法及び仮想計算機システム | |
WO2018176911A1 (zh) | 一种虚拟磁盘文件格式转换方法和装置 | |
JP2015526829A (ja) | ゲスト仮想マシン内の仮想入出力メモリ管理ユニット | |
JP2007183952A (ja) | ゲストがメモリ変換されたデバイスにアクセスする方法及び装置 | |
JP2013077076A (ja) | 仮想計算機を制御する計算機装置及び仮想計算機の制御方法 | |
US11194735B2 (en) | Technologies for flexible virtual function queue assignment | |
US11593170B2 (en) | Flexible reverse ballooning for nested virtual machines | |
Hajinazar et al. | The virtual block interface: A flexible alternative to the conventional virtual memory framework | |
CN112612574B (zh) | 输入输出设备的内存访问管理单元、系统及地址转换方法 | |
WO2013088818A1 (ja) | 仮想計算機システム、仮想化機構、及びデータ管理方法 | |
CN117743205A (zh) | 用dram作为可按字节寻址存储器的缓存的方法和装置 | |
JP6458650B2 (ja) | 情報処理システム、情報処理プログラムおよび情報処理装置 | |
US10162663B2 (en) | Computer and hypervisor-based resource scheduling method | |
US10140218B2 (en) | Non-uniform memory access support in a virtual environment | |
Chen | Introduction to ACPI based memory hot-plug | |
US11893408B2 (en) | Protection of balloon inflated memory using temporary loan pages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14905176 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 15505734 Country of ref document: US |
|
ENP | Entry into the national phase |
Ref document number: 2016556137 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14905176 Country of ref document: EP Kind code of ref document: A1 |