JP2022509906A - ホストコンピューティングデバイスの仮想メモリによって支援された仮想マシンメモリへのより高速なアクセス - Google Patents

Abstract

仮想マシン環境のゲスト物理メモリがホストコンピューティングデバイス上で実行されている１つ以上のプロセスに割り当てられた仮想メモリによって支援されているメモリアクセスの一部として、第２層アドレステーブル（ＳＬＡＴ）の階層レベルがトラバースされる速度を増加させるため、ＳＬＡＴ内の１つ以上の階層のテーブルレベルをスキップされるか、または参照されないことができる。ＳＬＡＴは、階層的に上位のテーブルレベルでメモリ相関を設定されることができるが、ホストコンピューティングデバイスの仮想メモリの提供をサポートする、ホストコンピューティングデバイスのページテーブルは、階層的に最下位のテーブルレベルで、対応する連続したメモリ相関のセットを維持することができ、これにより、ホストコンピューティングデバイスが、メモリの小さいチャンクをページアウト、または操作することが可能になる。そのような操作が発生した場合、ＳＬＡＴは、階層的に最下位のテーブルレベルで、メモリ相関を再設定されることができる。【選択図】図７

Description

最新のコンピューティングデバイスは、ランダムアクセスメモリ（ＲＡＭ）の形式で高速揮発性メモリからコンピュータ実行可能命令を実行することによって動作し、そのようなコンピュータ実行可能命令の実行は、ＲＡＭからのデータの読み取りを伴うことがよくある。コスト、物理サイズの限定、所要動力、およびその他の同様の制約のため、コンピューティングデバイスは、典型的には、そのようなコンピューティングデバイスで典型的に実行される、プロセスによって必要とされるＲＡＭよりも少ないＲＡＭを備える。そのような制約に対応するために、仮想メモリは、利用され、それによって、コンピューティングデバイス上で実行されるプロセスに利用可能であるように見えるメモリは、物理メモリ回路が提供するよりも大きい。仮想メモリと物理メモリとの間の関係は、典型的には、１つ以上の仮想メモリアドレスと、対応するデータ、物理メモリ内、または何らかの形式のストレージメディア上のいずれかの場所との間の関係を叙述する情報を持つ「ページテーブル」を実装、維持、および／または参照する、１つ以上のメモリマネージャーによって管理される。最新のコンピューティングデバイス、およびそこで実行されるプロセスに関連するメモリの量に対応するために、最新のページテーブルは、典型的には、複数の階層レベルのテーブルが備えられ、階層的に上位のテーブルレベルには、各々が異なる階層的に下位のレベルテーブルを識別するエントリーがあり、階層的に最下位のレベルテーブルには、さらに別のテーブルを識別せず、メモリアドレス自体を識別するエントリーが含まれる。

コンピューティングデバイスによって実行されることができるプロセスの中には、コンピューティングデバイスの基盤となるハードウェアを仮想化または抽象化するプロセスがある。そのようなプロセスは、そのような仮想マシンによって提供される仮想化されたコンピューティングコンテキスト内で実行されるプロセスに対して完全に基盤となるコンピューティングデバイスをシミュレートすることができる、仮想マシンを含む。ハイパーバイザー、または同様のコンピュータ実行可能命令のセットは、そのようなハイパーバイザーをホストする物理コンピューティングデバイスの基盤となるハードウェアを仮想化、または抽象化することによって、仮想マシンの提供を容易にすることができる。ハイパーバイザーは、前述のページテーブルと同様の方法で階層的に配置されることができる、第２層アドレステーブル（ＳＬＡＴ）を維持することができる。ＳＬＡＴは、物理メモリの場所のように見える１つ以上のメモリアドレスと、基盤となるコンピューティングハードウェアの仮想化がハイパーバイザーによって容易になる仮想マシンのコンテキスト内で実行されるプロセスと、実際の物理メモリ自体のメモリ位置とを含む、ハイパーバイザー上で実行されるプロセスとの間の関係を叙述する、情報を維持することができる。

例えば、仮想マシンのコンテキスト内で実行されているプロセスがメモリにアクセスするときに、２つの異なるルックアップは、実行されることができる。１つのルックアップは、要求された仮想メモリアドレスを物理メモリアドレスと相関するように、仮想マシンコンテキスト自体の中で実行されることができる。そのようなルックアップは、仮想マシンのコンテキスト自体の中で実行されるため、識別された物理メモリアドレスは、仮想マシンのコンテキスト内で実行されているプロセスによって認識される物理メモリアドレスにすぎない。そのようなルックアップは、仮想マシンのコンテキスト内で実行するメモリマネージャーによって実行されることができ、仮想マシンのコンテキスト内に存在するページテーブルを参照して作ることができる。その後、第２のルックアップは、仮想マシンのコンテキスト外で実行されることができる。より具体的には、第１のルックアップによって識別された（仮想マシンのコンテキスト内の）物理メモリアドレスは、実際の物理メモリアドレスに相関されることができる。そのような第２のルックアップは、認識された物理メモリアドレスを実際の物理メモリアドレスと相関させることができる、ＳＬＡＴを参照するコンピューティングデバイスの１つ以上の処理装置を伴うことができる。

示されているように、ページテーブルおよびＳＬＡＴの両方は、テーブルの異なる階層レベルの階層配置にされることができる。したがって、テーブルルックアップの性能は、ページテーブルを参照してメモリマネージャーによって実行されるか、またはＳＬＡＴを参照してハイパーバイザーによって実行されるかにかかわらず、最上位の階層テーブルレベル内で適切なテーブルエントリーを判断すること、そのテーブルエントリーによって識別される階層的に下位のテーブルレベルを参照すること、その階層的に下位のテーブルレベル内の適切なテーブルエントリーを判断すること、そのテーブルエントリーによって識別される階層的にさらに下位のテーブルレベルを参照することなどを必要とすることができ、最下位の階層までレベルテーブルに到達するまで、その最下位の階層レベルテーブルの個々のエントリーが、さらに別のテーブルを識別することになっているように、メモリ自体の１つ以上の特定のアドレスまたはアドレスの範囲を識別する。階層的に下位のテーブルレベルへの各参照は、プロセッササイクルを消費し、メモリアクセスの期間を増加させる。

例えば、仮想マシンのコンテキスト内で実行されているプロセスからのメモリアクセスの場合において、そのようなメモリアクセスの期間は、仮想マシンのコンテキストにおいて、メモリマネージャーによって実行される、ページテーブルの階層レベルのトラバースと、ハイパーバイザーによって実行されるＳＬＡＴの階層レベルのトラバースとの両方を含むことができる。ＳＬＡＴを参照して、ハイパーバイザーによって実行されるルックアップによって導入される追加の遅延は、仮想マシンのコンテキスト内で実行されているプロセス、または実際には、より直接的にメモリにアクセスするプロセスと比較して、より非効率的である、ハイパーバイザーを通じてメモリにアクセスする、プロセスからのメモリアクセスを与える。そのような非効率性は、ハイパーバイザーを通じてメモリにアクセスすることによってもたらされる、セキュリティ上の利点およびその他の利点を達成することをユーザに思いとどまらせることができる。

ホストコンピューティングデバイス上で実行される仮想マシンプロセスによるメモリ利用の効率を高めるために、それらの仮想マシンプロセスは、ホスト仮想メモリによって支援されることができ、これにより、従来の仮想メモリ効率を、そのような仮想マシンプロセスによって消費されるメモリに適用するのを可能にする。仮想マシン環境のゲスト物理メモリがホストコンピューティングデバイス上で実行されている１つ以上のプロセスに割り当てられた仮想メモリによって支援されているような環境において、メモリアクセスの一部として第２層アドレステーブル（ＳＬＡＴ）の階層レベルがトラバースされる速度を増加させるため、ＳＬＡＴ内の１つ以上の階層のテーブルレベルをスキップされるか、または参照されないことができ、これにより、より効率的なＳＬＡＴトラバーサルおよび、より効率的なメモリアクセスという結果をもたらす。ＳＬＡＴは、階層的に上位のテーブルレベルでメモリ相関を設定されることができるが、ホストコンピューティングデバイスの仮想メモリの提供をサポートする、ホストコンピューティングデバイスのページテーブルは、階層的に最下位のテーブルレベルで、対応する連続したメモリ相関のセットを維持することができ、これにより、ホストコンピューティングデバイスが、メモリの小さいチャンクをページアウト、または操作することが可能になる。そのような操作が発生した場合、ＳＬＡＴは、階層的に最下位のテーブルレベルで、メモリ相関を再設定されることができる。逆に、ホストが、十分に大きい連続した小さいページのセットを再アセンブルすることができる場合、ＳＬＡＴは、階層的に上位のテーブルレベルで、相関を再び設定されることができ、これにより、再びＳＬＡＴトラバーサルがより効率的になり、メモリアクセスがより効率的になる。このようにして、より効率的なＳＬＡＴトラバーサルは、ホストコンピューティングデバイスの仮想メモリで仮想マシンプロセスを支援することによるメモリ利用効率の利点を維持しながら、達成することができる。

この概要は、以下の発明を実施するための形態でさらに説明される選定された概念を簡略化された形式で紹介するために提供される。この概要は、特許請求される主題の主要な特徴または本質的な特徴を特定することを意図しておらず、特許請求される主題の範囲を制限するために使用されることも意図していない。

追加の特徴および利点は、添付の図面を参照することで進行する、以下の詳細な記載から明らかになるであろう。

以下の詳細な記載は、添付の図面と併せて取り入れるときに、最もよく理解され得る。

例示的なコンピューティングデバイスのブロック図である。 例示的なハードウェアおよびソフトウェアコンピューティングシステムのシステム図である。 本明細書で利用する用語を示すブロック図である。 ゲスト物理メモリをホスト仮想メモリで支援するための例示的な方法を示す流れ図である。 ホスト仮想メモリによって支援された、ゲスト物理メモリ内のデータのライフサイクルにおける様々な例示的なアクションを示す流れ図である。 ゲスト物理メモリをホスト仮想メモリで支援するための例示的なメカニズムを示すブロック図である。 ゲスト物理メモリをホスト仮想メモリで支援しながら、ゲスト物理メモリとホスト物理メモリとの間をより効率的に変換するための例示的なメカニズムを示すブロック図である。 ゲスト物理メモリをホスト仮想メモリで支援しながら、ゲスト物理メモリとホスト物理メモリとの間をより効率的に変換するための例示的な方法を示す流れ図である。

以下の記載は、仮想マシンコンピューティング環境を提供する、１つ以上の仮想マシンプロセスをホストするコンピューティングデバイス上でより効率的なメモリ利用を同時に提供しながら、メモリアクセスの効率を高めることに関する。ホストコンピューティングデバイス上で実行される仮想マシンプロセスによるメモリ利用の効率を高めるために、これらの仮想マシンプロセスは、ホストの仮想メモリによって支援されることができ、これにより、従来の仮想メモリ効率を、そのような仮想マシンプロセスによって消費されるメモリに適用するのを可能にする。仮想マシン環境のゲスト物理メモリがホストコンピューティングデバイス上で実行されている１つ以上のプロセスに割り当てられた仮想メモリによって支援されているような環境において、メモリアクセスの一部として第２層アドレステーブル（ＳＬＡＴ）の階層レベルがトラバースされる速度を増加させるため、ＳＬＡＴ内の１つ以上の階層のテーブルレベルをスキップされるか、または参照されないことができ、これにより、より効率的なＳＬＡＴトラバーサルおよび、より効率的なメモリアクセスという結果をもたらす。ＳＬＡＴは、階層的に上位のテーブルレベルでメモリ相関を設定されることができるが、ホストコンピューティングデバイスの仮想メモリの提供をサポートする、ホストコンピューティングデバイスのページテーブルは、階層的に最下位のテーブルレベルで、対応する連続したメモリ相関のセットを維持することができ、これにより、ホストコンピューティングデバイスが、メモリの小さなチャンクをページアウト、または操作することが可能になる。そのような操作が発生した場合、ＳＬＡＴは、階層的に最下位のテーブルレベルで、メモリ相関を再設定されることができる。逆に、ホストが、十分に大きい連続した小さいページのセットを再アセンブルすることができる場合、ＳＬＡＴは、階層的に上位のテーブルレベルで、相関を再び設定されることができ、これにより、再びＳＬＡＴトラバーサルがより効率的になり、メモリアクセスがより効率的になる。このようにして、より効率的なＳＬＡＴトラバーサルは、ホストコンピューティングデバイスの仮想メモリで仮想マシンプロセスを支援することによるメモリ利用効率の利点を維持しながら、達成することができる。

必須ではないが、以下の記載は、コンピューティングデバイスによって実行される、プログラムモジュールなどのコンピュータ実行可能命令の一般的なコンテキストになる。より具体的には、記載は、特に明記しない限り、１つ以上のコンピューティングデバイスまたは周辺機器によって実行される、動作および作動の記号表現を参照する。そのように、コンピュータ実行と呼ばれることもある、そのような動作および作動は、構造化された形式においてデータを表す電気信号の処理装置による操作を含むことが理解されよう。この操作は、データを変換するか、またはメモリ内の場所でそれを維持し、当業者によく理解されている方法で、コンピューティングデバイスまたは周辺機器の作動を再構成または変更する。データが維持されるデータ構造は、データの形式によって画定された特定の特性を有する、物理的場所である。

概して、プログラムモジュールは、特定のタスクを行うか、または特定の抽象的なデータ型を実装する、ルーチン、プログラム、オブジェクト、構成要素、データ構造などを含む。さらに、当業者は、コンピューティングデバイスが従来のパーソナルコンピュータに限定される必要はなく、サーバー、ハンドヘルドデバイス、マルチプロセッサシステム、マイクロプロセッサベースまたはプログラム可能な民生用電子機器、ネットワークＰＣ、ミニコンピュータ、メインフレームコンピュータなどを含む他のコンピューティング構成を含むことを理解するであろう。同様に、このメカニズムは、通信ネットワークを通じてリンクされた、リモート処理デバイスによってタスクが実行される、分散コンピューティング環境においても実施され得るため、コンピューティングデバイスは、スタンドアロンコンピューティングデバイスに限定される必要がない。分散コンピューティング環境において、プログラムモジュールは、ローカルおよびリモートメモリストレージデバイスの両方に配置され得る。

上で参照されたメモリ割り当ておよびアクセスメカニズムの詳細な記載に進行する前に、以下の記載のコンテキストを提供する、例示的なホストコンピューティングデバイスの詳細な記載が、図１に示される例示的なコンピューティングデバイス１００を参照して提供される。例示的なコンピューティングデバイス１００は、１つ以上の中央処理装置（ＣＰＵ）１２０と、システムメモリ１３０と、システムメモリを含む様々なシステムコンポーネントを処理装置１２０に結合するシステムバス１２１とを含むことができるが、これらに限定されない。システムバス１２１は、メモリバスまたはメモリコントローラと、周辺バスと、様々なバスアーキテクチャのいずれかを使用するローカルバスとを含む、いくつかのタイプのバス構造のいずれかであり得る。コンピューティングデバイス１００は、任意選択で、グラフィックスハードウェアインターフェース１６０と、タッチセンサー式、またはマルチタッチ感知式のディスプレイデバイスなどの、タッチベースのユーザ入力を受信することを可能とするディスプレイデバイスを含むことができる、ディスプレイデバイス１６１とを含むが、これらに限定されない、グラフィックスハードウェアを含むことができる。特定の物理的実装に応じて、１つ以上のＣＰＵ１２０、システムメモリ１３０、およびコンピューティングデバイス１００の他のコンポーネントは、単一のチップ上など、物理的に同じ場所に配置されることができる。そのような場合において、システムバス１２１の一部またはすべては、単一チップ構造内のシリコン経路にすぎず、図１における例証は、例証の目的のための表記上の便宜にすぎない可能性がある。

コンピューティングデバイス１００はまた、典型的には、コンピューティングデバイス１００によってアクセスされることができる、任意の利用可能な媒体を含むことができる、コンピュータ可読媒体を含み、揮発性および不揮発性媒体ならびにリムーバブルおよび非リムーバブル媒体の両方を含む。限定ではなく例として、コンピュータ可読媒体は、コンピュータ記憶媒体および通信媒体を備え得る。コンピュータ記憶媒体は、コンピュータ可読命令、データ構造、プログラムモジュール、または他のデータなどのコンテンツを記憶するための任意の方法または技術で実装された媒体を含む。コンピュータ記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリもしくは他のメモリ技術、ＣＤ－ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）もしくは他の光ディスク記憶、磁気カセット、磁気テープ、磁気ディスク記憶もしくは他の磁気記憶デバイス、または所望のコンテンツを格納するために使用することができ、コンピューティングデバイス１００によってアクセスされることができる、任意の他の媒体が含むが、これらに限定されない。しかしながら、コンピュータの記憶媒体は、通信媒体を含まない。通信媒体は、典型的には、コンピュータ可読命令、データ構造、プログラムモジュール、または他のデータを、搬送波または他の輸送メカニズムなどの変調されたデータ信号に具体化し、任意のコンテンツ配信媒体を含む。限定ではなく例として、通信媒体は、有線ネットワークまたは直接有線接続などの有線媒体と、音響、ＲＦ、赤外線および他の無線媒体などの無線媒体とを含む。上記の任意の結合も、コンピュータ可読媒体の範囲内に含まれる。

システムメモリ１３０は、読み取り専用メモリ（ＲＯＭ）１３１およびランダムアクセスメモリ（ＲＡＭ）１３２などの揮発性および／または不揮発性メモリの形態におけるコンピュータ記憶媒体を含む。起動中など、コンピューティングデバイス１００内の要素間でコンテンツを転送するのを助ける、基本的なルーチンを含む基本的な入出力システム１３３（ＢＩＯＳ）は、典型的には、ＲＯＭ１３１に格納される。ＲＡＭ１３２は、典型的には、処理装置１２０によって即座にアクセス可能である、および／または現在操作されている、データおよび／またはプログラムモジュールを含む。限定ではなく例として、図１は、オペレーティングシステム１３４と、他のプログラムモジュール１３５と、プログラムデータ１３６とを示している。

コンピューティングデバイス１００はまた、他の取り外し可能／取り外し不可能、揮発性／不揮発性コンピュータ記憶媒体を含み得る。例としてのみ、図１は、取り外し不可能な不揮発性磁気媒体からの読み取りまたは書き込みを行う、ハードディスクドライブ１４１を示している。例示的なコンピューティングデバイスとともに使用されることができる、他の取り外し可能／取り外し不可能、揮発性／非揮発性コンピュータ記憶媒体は、磁気テープカセット、フラッシュメモリカード、デジタル多用途ディスク、デジタルビデオテープ、ソリッドステートＲＡＭ、ソリッドステートＲＯＭ、および上記で画定および叙述されたその他のコンピュータ記憶媒体を含むが、これらに限定されない。ハードディスクドライブ１４１は、典型的には、インターフェース１４０などの不揮発性メモリインターフェースを通じてシステムバス１２１に接続されている。

上記で論じられ、図１に示されたドライブおよびそれらに関連するコンピュータ記憶媒体は、コンピュータ可読命令、データ構造、プログラムモジュール、およびコンピューティングデバイス１００のための他のデータの記憶を提供する。図１において、例えば、ハードディスクドライブ１４１は、オペレーティングシステム１４４と、他のプログラムモジュール１４５と、プログラムデータ１４６とを格納するものとして示されている。これらのコンポーネントは、オペレーティングシステム１３４、他のプログラムモジュール１３５およびプログラムデータ１３６と同じであっても、または異なっていてもよいことに留意されたい。オペレーティングシステム１４４、他のプログラムモジュール１４５、およびプログラムデータ１４６は、少なくとも、それらが異なるコピーであることを示すために、異なる番号が与えられている。

コンピューティングデバイス１００は、１つ以上のリモートコンピュータへの論理接続を使用して、ネットワーク化された環境で動作し得る。コンピューティングデバイス１００は、ネットワークインターフェースまたはアダプタ１５０を通じて（ネットワーク１９０への）一般的なネットワーク接続１５１に接続され、次に、システムバス１２１に接続されるように示されている。ネットワーク環境において、コンピューティングデバイス１００、またはその一部もしくは周辺機器に関連して示されるプログラムモジュールは、一般的なネットワーク接続１６１を通じてコンピューティングデバイス１００に通信可能に結合される、１つ以上の他のコンピューティングデバイスのメモリに格納され得る。示されているネットワーク接続が例示的なものであり、コンピューティングデバイス間の通信リンクを確立する他の手段が使用できることが理解されよう。

単一の物理デバイスとして記載されているが、例示的なコンピューティングデバイス１００は、ＣＰＵ１２０、システムメモリ１３０、ネットワークインターフェース１６０、および他の同様のコンポーネントなどの上記の物理的コンポーネントの機能が、コンピュータ実行可能命令によって提供されることができる場合における、仮想コンピューティングデバイスであることができる。そのようなコンピュータ実行可能命令は、単一の物理コンピューティングデバイス上で実行することができ、または、そのようなコンピュータ実行可能命令をホストする特定の物理コンピューティングデバイスが、必要性および利用可能性に応じて時間とともに動的に変化することができるように、動的な方法で複数の物理コンピューティングデバイスに分散されることを含む、複数の物理コンピューティングデバイスに分散されることができる。例示的なコンピューティングデバイス１００が仮想化デバイスである状況において、そのような仮想化コンピューティングデバイスをホストする基礎となる物理コンピューティングデバイスは、それ自体、上で記載のものと同様の物理コンポーネントを備えることができ、同様の方法で動作する。さらに、仮想コンピューティングデバイスは、ある仮想コンピューティングデバイスが別の仮想コンピューティングデバイスの構成内で実行される複数の層で利用されることができる。したがって、本明細書で利用される「コンピューティングデバイス」という用語は、物理コンピューティングデバイス、または、その中で、コンピュータ実行可能命令が、物理コンピューティングデバイスによる実行と一致する方法で実行されることができる、仮想コンピューティングデバイスを含む仮想化コンピューティング環境のいずれかを意味する。同様に、本明細書で利用される、コンピューティングデバイスの物理コンポーネントを指す用語は、同じまたは同等の機能を実行するそれらの物理コンポーネントまたはその仮想化のいずれかを意味する。

図２に目を向けると、そこに示されているシステム２００は、コンピューティングデバイスハードウェアと、その上で実行されているプロセスの両方を含むコンピューティングシステムを示している。より具体的には、図２に示される例示的なシステム２００は、前述の例示的なコンピューティングデバイス１００の一部として示される、前述の処理装置１２０およびＲＡＭ１３２などのコンピューティングデバイスハードウェア自体を含む。さらに、例示的なシステム２００は、コンピューティングデバイス１００が例示的なハイパーバイザー２１０に関連する機能を実行するのを可能にする、例示的なコンピューティングデバイス１００によって実行される、コンピュータ実行可能命令が備えられることができる、例示的なハイパーバイザー２１０などのハイパーバイザーを含む。以下でさらに詳細に記載するように、例示的なハイパーバイザー２１０は、例示的なＳＬＡＴ２２０などの、第２層アドレステーブル（ＳＬＡＴ）を含むことができ、または参照することができる。

例示的なハイパーバイザー２１０は、コンピューティングデバイス１００のハードウェアと釣り合っているか、または、プロセッサのタイプおよび／または容量の相違、ＲＡＭの数量および／またはタイプの相違、記憶媒体の数量および／またはタイプの相違、ならびにその他の同様の相違を含む、それとは異なることができる、コンピューティングハードウェアのセットを仮想化することができる。そのような仮想化は、とりわけ、例示的な仮想マシンプロセス２６０および２５０などの、１つ以上の仮想マシンプロセスを可能にすることができる。ハイパーバイザー２１０は、それらの仮想マシンのコンテキスト内で実行されているプロセスと、ハイパーバイザー上で実行されている他のプロセスの両方に、コンピューティングデバイスハードウェア１１０上で直接実行されているように見える。図２に示される例示的なシステム２００は、例示的なハイパーバイザー２１０上で実行される例示的なオペレーティングシステム２４０などのオペレーティングシステムを示す。次に、例示的なシステム２００によって示されるように、例示的なオペレーティングシステム２４０は、前述の仮想マシンプロセス２６０および２５０などの、１つ以上のコンピュータ実行可能アプリケーションプログラムをその上で実行することができる。

例示的なオペレーティングシステム２４０は、以下の記載に関連する様々なコンポーネント、サブコンポーネント、またはそれらの態様を備えることができる。図２において視覚的に区別できる要素として示されているが、そのような視覚的な描写は、プロセス境界、独立したメモリサイロ、またはその他の同様の計算描写など、特定の計算上の独立性を伝えることを意図したものではない。オペレーティングシステム２４０の一態様は、例示的なメモリマネージャー２４１などの、メモリマネージャーであることができる。より具体的には、例示的なメモリマネージャー２４１は、１つ以上のコンピュータ可読記憶媒体からコードまたはデータを読み取ることができ、そのようなコードまたはデータを、ＲＡＭ１３２によってサポートされることができる、メモリの中にコピーすることができる。

本明細書で利用されるように、「仮想メモリ」という用語は、仮想マシンを参照して作られたのではなく、むしろアプリケーションプログラム、またはＲＡＭ１３２において物理的に存在するよりも大量のメモリにアクセスしているように見える、コンピューティングデバイス上で実行される他のプロセスに提示するという概念を指す。したがって、例えば、オペレーティングシステム２４０によって提供される仮想メモリ機能は、最終的には物理メモリ１３２などの物理メモリによってサポートされるが、その量が物理メモリよりも多いメモリへのコードおよび／またはデータのロードを可能にすることができる。オペレーティングシステム２４０の一部として実行される、メモリマネージャー２４１は、１つ以上の仮想メモリアドレスと１つ以上の物理メモリアドレスとの間の相関を説明するように、ページテーブル２５０を維持、変更、および／または利用することができる。より具体的には、ページテーブル２５０は、１つのメモリアドレス指定スキームと別の異なるメモリアドレス指定スキームとの間のアドレス変換を提供する。これを達成するために、ページテーブル２５０は、１つのメモリアドレス指定スキーム、すなわち仮想メモリアドレスによる１つ以上のメモリアドレスを、別の異なるメモリアドレス指定スキーム、すなわち物理メモリアドレスによる１つ以上のメモリアドレスに相関させることができる、以下でさらに詳しく記載される、テーブルの複数の階層レベルを含むことができる。

図２に示される例示的なシステム２００は、オペレーティングシステム２４０上で実行されるアプリケーションプログラムを示している。特に、そのようなアプリケーションプログラムは、例示的な仮想マシンプロセス２６０および２７０などの、仮想マシンプロセスを例示することができる、仮想マシンアプリケーションプログラムであることができる。各仮想マシンプロセスは、独自のオペレーティングシステム、アプリケーションプログラム、およびコンピューティングデバイス１００によって提示されるような、物理コンピューティング環境によってホストされることができる、他の同様の機能をホストすることができる、仮想コンピューティング環境を作成することができる。図２に示される例示的なシステム２００内で、例示的な仮想マシンプロセス２６０は、仮想マシン環境２６１を作成するものとして示され、例示的な仮想マシンプロセス２７０は、仮想マシン環境２７１を作成するものとして示される。例示的な仮想マシン環境２７１は、例示的なオペレーティングシステム２４０に類似することができる、または異なるタイプのオペレーティングシステムであり得る、例示的なオペレーティングシステム２８１の形態において、オペレーティングシステムをホストするものとして示されている。例証の目的のために、例示的な仮想マシン環境２７１内で実行される、例示的なオペレーティングシステム２８１は、メモリマネージャー、すなわち例示的なメモリマネージャー２８２を備えるものとして示され、これは次に、仮想マシン環境２７１内に仮想メモリを提供するように、ページテーブル、すなわち例示的なページテーブル２８３を参照する。仮想マシン環境２７１内のそのような仮想メモリは、例示的な仮想マシン環境２７１内でも実行されるものとして図２に示される、例示的なプロセス２９１および２９２などの、例示的なオペレーティングシステム２８１上で実行されるプロセスによって利用されることができる。

メモリマネージャー２４１および２８２によって実装されるのと同様の方法において、ハイパーバイザー２１０は、メモリを含むコンピューティングハードウェアの仮想セットの提示を容易にする際に、メモリアドレスをあるメモリアドレス指定スキームから別の異なるメモリアドレス指定スキームに同様に変換することができる。より具体的には、ハイパーバイザー２１０は、ハイパーバイザー２１０によって物理メモリアドレスとして提示されたメモリアドレスを、例えば、メモリ１３２内の物理的位置を識別する、メモリアドレスなどの、実際の物理メモリアドレスに変換することができる。そのような変換は、別の階層的に編成されたテーブル、すなわちＳＬＡＴ２２０を参照して実行することができ、これはまた、１つのメモリアドレス指定スキーム、すなわち、この場合、実際の物理メモリアドレスと、別の異なるメモリアドレス指定スキーム、この場合、ハイパーバイザー２１０上で実行されているプロセスによって物理メモリアドレスとして認識されるアドレスとの間のメモリアドレス変換のために提供することができる。

一態様によれば、オペレーティングシステム２４０によって提供される仮想メモリは、ホストコンピューティングデバイス上でページングされていない物理メモリ割り当てを使用するのではなく、仮想マシンの物理メモリを支援するように利用されることができる。これは、メモリマネージャー２４１が、ゲスト物理メモリに関連付けられたホスト物理メモリを管理することを可能にする。特に、メモリマネージャー２４１など、ホスト上にすでに存在する、メモリ管理ロジックは、ゲスト仮想マシンの物理メモリを管理するように、活用されることができるようになる。これは、例示的なハイパーバイザー２１０などの、ハイパーバイザーを実装するように使用されるコードの量に関して、より小さいハイパーバイザーの使用を可能にすることができる。悪用される可能性のあるコードまたはエラーが発生する可能性のあるコードが少ないため、ハイパーバイザーが小さいほど安全性が高くなる。さらに、これは、仮想マシンを実装するのに利用されることができるホスト物理メモリが少なくなるため、ホスト上の仮想マシンの密度を高めることができる。例えば、以前は、仮想マシンプロセスが非ページメモリを必要としたので、例示的なコンピューティングデバイス１００が３ＧＢのＲＡＭ１３２が備えられる場合、それは、２ＧＢのＲＡＭを有する仮想マシンを作成した、１つの仮想マシンプロセスしかホストできなかった。対照的に、例示的な仮想マシンプロセス２７０などの、仮想マシンプロセスによって消費されるメモリが、オペレーティングシステム２４０のメモリマネージャー２４１によって提供されるものなどの仮想メモリである場合、４ＧＢの仮想メモリ空間は、２つの仮想マシンプロセスをサポートし、それぞれが２ＧＢのＲＡＭを有する仮想マシンを作成することができる。そのような方法において、例示的なコンピューティングデバイス１００は、１つだけではなく２つの仮想マシンプロセスをホストすることができ、それによって、例示的なコンピューティングデバイス１００上で実行される仮想マシンプロセスの密度を増加させる。

その他の利点は、システム（ホストおよび仮想マシン）上のすべてのメモリを管理する単一のメモリ管理コードベースを含む。したがって、１つのコードベースにおける改善、修正、および／または調整は、すべての人に利益をもたらす。さらに、これは、１つのコードベースを維持するだけで済むため、エンジニアリングコストを削減する結果をもたらすことができる。別の利点の例は、仮想マシンがページング、ページ共有、ワーキングセットのエージングおよびトリミング、障害クラスタリングなどの密度の改善からすぐに恩恵を受けることができる。別の利点の例は、仮想メモリおよび物理メモリの消費制限を他のプロセスと同じように仮想マシンに設定できるため、管理者がシステムの動作を制御できる。別の利点の例は、ホストメモリマネージャーに追加機能を追加して、仮想マシンの性能、密度、および機能を向上させることができることである（また、他の非仮想マシンのワークロードもこれらの利点を享受する可能性がある）。

図３に目を向けると、システム３００は、図２に示されるシステム２００に適用可能である、複数レベルのページテーブルおよび対応するメモリアドレス指定スキームを指すように、本明細書で利用される用語を示す。より具体的には、仮想マシン環境２７１内で、例示的なメモリマネージャー２８２は、仮想マシン環境２７１のコンテキスト内の仮想メモリアドレスを、再び、仮想マシン環境２７１のコンテキスト内の物理メモリアドレスに相関させるように、ページテーブル２８３を参照することができる。以前に示したように、「仮想メモリ」という用語は、仮想マシン環境内のメモリを指すのではなく、物理メモリの容量によってサポートされているが、それよりも大きい、コンピューティングデバイス上で実行されるプロセスに対して利用可能であるメモリの量を指す。したがって、仮想マシン環境内の仮想メモリと、非仮想化または「ベアメタル」コンピューティング環境内の仮想メモリとを名目上区別するために、形容詞「ゲスト」が仮想マシンコンピューティング環境を示し、形容詞「ホスト」がベアメタルコンピューティング環境を示す、形容詞「ゲスト」および「ホスト」は、仮想マシン環境を提供する仮想マシンプロセスを実行するために利用される。

そのように、およびシステム３０１に示されているように、「ゲスト仮想メモリ」３１１アドレス指定スキーム内のアドレスは、図２に示された、仮想マシン環境２７１内のページテーブル２８３によって「ゲスト物理メモリ」３１２アドレス指定スキーム内のアドレスに相関させられることができる。同様に、「ホスト仮想メモリ」３２１アドレス指定スキーム内のアドレスは、非仮想コンピューティング環境において実行されているものとして図２に示された、例示的なオペレーティングシステム２４０の一部である、ページテーブル２５０によって「ホスト物理メモリ」３２２アドレス指定スキーム内のアドレスに相関させられることができる。図３における例示的なシステム３０１によっては図示されていないが、一態様によれば、および以下でさらに詳述されるように、仮想マシン環境のゲスト物理メモリ３１２は、ホスト仮想メモリ３２１によって支援されることができ、それによって前述の利点を提供する。ホスト仮想メモリ３２１でのゲスト物理メモリ３１２のそのような支援は、例示的なシステム３０１によって示されるように、「ゲスト物理メモリ」３１２アドレス指定スキームと「ホスト物理メモリ」３２２アドレス指定スキームとの間の変換のために提供する、ＳＬＡＴ２２０の変更を伴うことができる。

図３にも示されている、システム３０２に目を向けると、テーブルの階層的配置は、例示的なページテーブル２５０、例示的なページテーブル２８３、および／または例示的なＳＬＡＴ２２０を実装するように利用されることができるように、示されている。モデムコンピューティングデバイスおよびアプリケーションプログラムプロセスに適用可能なメモリの量に対応するために、ページテーブル２５０、２８３および／またはＳＬＡＴ２２０は、複数の、典型的には４つのレベルの階層テーブルを有する。しかしながら、例証を容易にするために、システム３０２は、階層テーブルの２つのレベルのみを示している。階層的に上位のテーブルレベル３４０は、例示的なテーブルエントリー３４１、３４２、３４３および３４４などの、複数のテーブルエントリーを含むことができる。例えば、階層的に上位のテーブルレベル３４０は、４ＫＢのサイズであることができ、各々が８バイトのサイズであることができる、５１２個の個別のテーブルエントリーを含むことができる。各テーブルエントリーは、例示的な階層的に下位のテーブルレベル３５０および３６０のうちの１つなどの、階層的に下位のテーブルレベルのポインタ、または他の同様の識別子を含むことができる。したがって、例えば、例示的なテーブルエントリー３４１は、矢印３７１によって示されるように、例示的な階層的に下位のテーブルレベル３５０の識別を含むことができる。階層的に上位のテーブルレベル３４０の４ＫＢのサイズであり、各テーブルエントリーの８バイトのサイズであった場合、それらの８バイトのデータの少なくとも一部は、階層的に下位のテーブルレベル３５０のポインタまたは他の同様の識別子であることができる。例示的なテーブルエントリー３４２は、同様の方法で、矢印３７２によって示されるように、階層的に下位のテーブルレベル３６０の識別を含むことができる。例示的な階層的に上位のテーブルレベル３４０の残りの個別のテーブルエントリーの各々は、同様に、一意の階層的に下位のテーブルレベルを識別することができる。したがって、階層的に上位のテーブルレベル３４０の４ＫＢのサイズであり、各々が８バイトのサイズの５１２個のテーブルエントリーが備えられる例において、そのような階層的に上位のテーブルレベル３４０は、例示的な階層的に下位のテーブルレベル３５０および３６０などの、５１２個の一意の階層的に下位レベルテーブルの５１２個の識別を含むことができる。

階層的に下位のテーブルレベルの各々は、同様の方法で、個々のテーブルエントリーを含むことができる。例えば、例示的な階層的に下位のテーブルレベル３５０は、例示的なテーブルエントリー２５１、３５２、３５３および３５４を含むことができる。同様に、例示的な階層的に下位のテーブルレベル３６０は、テーブルエントリー３６１、３６２、３６３および３６４を含むことができる。一例として、階層的に下位のテーブルレベルの各々は、階層的に上位のテーブルレベル３４０と同等のサイズおよび構造であることができる。したがって、例示的な階層的下位のテーブルレベル３５０は、４ＫＢのサイズであることができ、各々が８バイトのサイズであることができる、例示的なテーブルエントリー３５１、３５２、３５３および３５４などの、５１２個のテーブルエントリーを含むことができる。システム３０２によって示される例において、例えば、例示的な階層的に下位のテーブルレベル３５０の例示的なテーブルエントリー３５１、３５２、３５３および３５４などの階層的に下位のテーブルレベルのケーブルエントリーは、各々、連続する範囲のメモリアドレスを識別することができる。例えば、例示的なテーブルエントリー３５１は、矢印３９１によって示されるように、メモリアドレス３７１の範囲を識別することができる。メモリアドレス３７１の範囲は、メモリの「ページ」を備えることができ、個別に管理可能な最小のメモリ量にすることができる。したがって、インストールされている物理メモリの量よりも多い、仮想メモリの量を有効化する一環として、揮発性メモリに一時的に格納されている情報を不揮発性記憶媒体に、またはその逆に移動するなどのアクションは、ページごとに実行されることができる。追加的に、アクセス許可は、ページごとに確立されることができる。例えば、メモリ３７１の範囲は、テーブルエントリー３５１によって単独で識別されるので、アクセス許可は、メモリ３７１の範囲内のすべてのメモリアドレスに適用することができる。逆に、メモリ３７１の範囲内のメモリアドレスのアクセス許可は、メモリ３７２の範囲に対して確立されたアクセス許可から独立することができ、矢印３９２によって示されるように、異なるテーブルエントリー、すなわちテーブルエントリー３５２によって一意に識別されることができる。

メモリ３７１の範囲などの、単一のメモリページにおけるメモリの量は、プロセッサ設計および他のハードウェア要因、ならびに通信接続などを含む、様々な要因に依存することができる。一例において、メモリ３７１の範囲によって表されるような、メモリのページは、４ＫＢのサイズであることができる。

１つ以上のメモリアドレスによって識別されるメモリ位置へアクセスする要求を受信すると、階層的に上位のテーブルレベルにおけるテーブルエントリーは、アクセスされる、メモリアドレスを含む、メモリアドレスの範囲に対応して、識別されることができる。例えば、アクセスされるメモリアドレスがメモリ３７１によって表されるメモリを含む場合、テーブルエントリー３４１は、階層的に上位のテーブルレベル３４０において識別されることができる。次に、テーブルエントリー３４１の識別は、階層的に下位のテーブルレベル３５０の識別をもたらすことができる。階層的に下位のテーブルレベル３５０内で、アクセスされるメモリアドレスは、テーブルエントリー３５１によって識別される、メモリの一部であると判断されることができる。その後、テーブルエントリー３５１の情報は、アクセスされようとしているメモリ３７１を識別することができる。

階層的に下位レベルのページテーブルのこのような各トラバースは、メモリへアクセスする要求を受信することと、そのメモリへのアクセスを返すこととの間の遅延を長くすることができる。一態様によれば、例えば、階層的に上位のテーブルレベル３４０の例示的なテーブルエントリー３４１などの、階層的に上位のテーブルレベルのテーブルエントリーは、例示的な階層的に下位のテーブルレベル３５０のような階層的に下位のテーブルレベルではなく、階層的に下位のテーブルレベルのテーブルエントリーによって識別されたであろうメモリの全範囲に対応することができる、メモリのページを識別することができる。したがって、例えば、階層的に下位のテーブルレベル３５０の個々のテーブルエントリー３５１、３５２、および３５３によって識別されるメモリ３７１、３７２、および３７３の各ページの４ＫＢのサイズである場合、その後、例示的な階層的に下位のテーブルレベル３５０が５１２個のテーブルエントリーを含むことができるので、２ＭＢのサイズのメモリの範囲は、階層的に下位のテーブルレベル３５０の個々のテーブルエントリーのすべての結合量によって識別することができ、各々が４ＫＢのサイズのメモリの範囲を識別する。そのような例において、すべての２ＭＢのメモリが単一の２ＭＢメモリページとして扱われる場合、そのような単一の大容量メモリページは、階層的に上位のテーブルレベル３４０の例示的なテーブルエントリー３４１によって直接識別されることができる。そのような場合、例示的なテーブルエントリー３４１は、例示的な２ＭＢメモリページ３７０などの単一の２ＭＢメモリページを直接識別し、階層的に下位のテーブルレベルを識別しないので、階層的に下位のテーブルレベルを参照する必要はない。例えば、ページテーブルまたはＳＬＡＴが４つの階層レベルが備えられる場合、例示的な大容量メモリページ３７０などの、大容量メモリページを利用することは、それらの階層のテーブルレベルのうちの１つがスキップされ、参照されないようにすることを可能にし、それにより、４つではなく、３つの階層のテーブルレベルのみを参照することによって、仮想メモリと物理メモリとの間のメモリアドレス変換を提供し、メモリアクセスがより効率的に、すなわち、２５％効率的に提供する。ページが個別に管理可能なメモリの最小量であるため、２ＭＢサイズのメモリページが使用される場合、例えば、メモリアクセス許可は、その後、そのような大容量メモリページにおけるすべての２ＭＢのメモリに対して同じにすることができる。

さらなる例として、上での例示的なテーブル３４０である階層的に配置されたテーブルがあった場合、エントリー３４１、３４２、３４３、および３４４などの、例示的なテーブル３４０における各エントリーは、例示的な２ＭＢメモリページ３７０などの、２ＭＢメモリページをアドレス指定することができ、その後、そのようなテーブルエントリーの５１２個が集約されると、１ＧＢのメモリをアドレス指定することができる。単一の１ＧＢページのメモリが使用された場合、テーブル３４０への参照、および例示的なテーブル３５０などの、階層的に下位のテーブルレベルへのその後の参照の両方は、回避されることができる。ページテーブルまたはＳＬＡＴが４つの階層レベルを備える例に戻ると、そのような巨大なメモリページを利用することは、それらの階層のテーブルレベルのうち２つがスキップされ、参照されないようにすることを可能にし、それにより、４つではない、階層のテーブルレベルのみを参照することによって、仮想メモリと物理メモリとの間のメモリアドレス変換を提供し、およそ半分の時間でメモリアクセスを提供する。再び、ページが個別に管理可能なメモリの最小量であるため、１ＧＢサイズのメモリページが使用される場合、例えば、メモリアクセス許可は、その後、そのような巨大なメモリページにおけるすべての１ＧＢメモリに対して同じにすることができる。

本明細書で利用される「大容量メモリページ」という用語は、階層的に最下位レベルでの単一のテーブルによって識別されたであろう、ならびに、階層的に最下位のテーブルレベルの１つ上の階層レベルでのテーブルの単一のテーブルエントリーによって、一意および直接識別されることができる、メモリのすべての範囲を包含するようなサイズである、連続したメモリの範囲を意味する。上で提供された特定のサイジングの例において、「大容量メモリページ」は、その用語が本明細書で画定されているように、２ＭＢのサイズのメモリページになる。しかしながら、示されているように、「大容量メモリページ」という用語は、特定のサイズを指すのではなく、むしろ「大容量メモリページ」のメモリ量は、ページテーブル自体の階層設計、およびページテーブルの階層的に最下位レベルでの各テーブルエントリーによって参照されるメモリ量に依存する。

同様に、本明細書で利用される「巨大メモリページ」という用語は、階層的に第２の下位レベルでの単一のテーブルによって識別されたであろう、ならびに、階層的に第２の下位のレベルテーブルの１つ上の階層レベルでのテーブルの単一のテーブルエントリーによって、一意および直接識別されることができる、メモリのすべての範囲を包含するようなサイズである、連続したメモリの範囲を意味する。上で提供された特定のサイジングの例において、「巨大メモリページ」は、その用語が本明細書で利用されているように、１ＧＢのサイズのメモリページになる。再び、示されているように、「巨大メモリページ」という用語は、特定のサイズを指すのではなく、むしろ「巨大メモリページ」のメモリ量は、ページテーブル自体の階層設計、およびページテーブルの階層的に最下位レベルでの各テーブルエントリーによって参照されるメモリ量に依存する。

図２に戻ると、（ホストコンピューティングデバイスの）ホスト仮想メモリが（仮想マシンの）ゲスト物理メモリを支援するように利用されることできることによるメカニズムの記載は、図２に示される例示的な仮想化スタック２３０などの、仮想化スタックを参照して提供される。ユーザモードプロセスは、ゲスト仮想マシンを支援するための仮想メモリを提供するように、ホストコンピューティングデバイスで実行されることができる。１つのそのようなユーザモードプロセスは、ゲストマシンごとに作成されることができる。代替的に、単一のユーザモードプロセスは、複数の仮想マシンのために使用されることができ、または複数のプロセスは、単一の仮想マシンのために使用され得る。代替的に、仮想メモリは、以下に示すように、ユーザモードプロセスを使用する以外の方法で実装されることもできる。例証の目的のために、仮想マシンプロセス２７０に割り当てられた仮想メモリは、仮想マシン環境２７１において仮想マシンプロセス２７０によって提示されたゲスト物理メモリを支援するように、利用されることができ、同様に、仮想マシンプロセス２６０に割り当てられた仮想メモリは、仮想マシン環境２６１において仮想マシンプロセス２６０によって提示されたゲスト物理メモリを支援するように、利用されることができる。図２の例示的なシステム２００において、そのように示されているが、前述のユーザモードプロセスは、例示的な仮想マシンプロセス２６０および２７０などの、仮想マシンプロセスから分離することができる。

一態様によれば、例示的な仮想化スタック２３０などの、仮想化スタックは、例示的な仮想マシンプロセス２６０または２７０などの、仮想マシンをホストする指定されたユーザモードプロセスのアドレス空間においてホスト仮想メモリを割り当てることができる。ホストメモリマネージャー２４１は、このメモリを他の仮想割り当てとして扱うことができ、これは、ページングが可能であり、システムの他の場所での連続したメモリ割り当てを満たす目的でそれを支援する物理ページを変更でき、物理ページを共有できることを意味する、別のプロセスで別の仮想割り当てを使用する（これは、別の仮想マシンの支援割り当てまたはシステム上の他の割り当てにすることができる）。同時に、ホストメモリマネージャーが仮想マシンの支援仮想割り当てを必要に応じて特別に処理するように、多くの最適化は、可能である。また、仮想化スタック２３０が密度よりも性能を優先することを選択した場合、仮想マシンがそれらの部分のページングを経験しないことを保証するためにメモリにおけるページをロックするなど、オペレーティングシステムメモリマネージャー２４１によってサポートされる多くの作動を実行することができる。同様に、大きいページは、以下で詳しく説明するように、仮想マシンのためのさらなる性能を提供するように使用されることができる。

特定の仮想マシンは、ホスト仮想メモリによって支援されたゲスト物理メモリにおけるすべてのゲスト物理メモリアドレスを有することができ、または、ホスト仮想メモリによって支援されたゲスト物理メモリにおける、および、ホスト物理メモリから行われる非ページ物理メモリの割り当てなど、レガシーメカニズムによって一部支援されたゲスト物理メモリにおけるゲスト物理メモリアドレスの一部を有することができる。

新しい仮想マシンが作成されるときに、仮想化スタック２３０は、仮想メモリ割り当てをホストして、ゲスト物理メモリを支援するように、ユーザモードプロセスを使用することができる。これは、新しく作成された空のプロセス、複数の仮想マシンをホストする既存のプロセス、または仮想マシン自体には表示されない他の仮想マシン関連の仮想割り当て（仮想化スタックデータ構造など）を含む仮想マシンごとのプロセスであることができる。仮想マシンを支援するように、カーネル仮想アドレス空間を使用することも可能である。そのようなプロセスが見つかるか作成されると、仮想化スタック２３０は、仮想マシンが有するべきゲスト物理メモリの量に対応するアドレス空間におけるプライベートメモリ仮想割り当て（またはセクション／ファイルマッピング）を行うことができる。具体的には、仮想メモリは、プライベート割り当て、ファイルマッピング、ページファイルに支援されたセクションマッピング、またはホストメモリマネージャー２４１によってサポートされる任意の他のタイプの割り当てであることができる。これは、１つの連続した割り当てである必要はないが、以下で詳述するように、そのような割り当ては、アクセス速度の利点を提供することができる。代わりに、そのような割り当ては、任意の数の割り当てにすることができる。

仮想メモリの割り当てが行われると、それらは、例示的な仮想マシン環境２７１などの、仮想マシンの物理アドレス空間を管理するコンポーネントで登録されることができ、それを、ホストメモリマネージャー２４１が仮想メモリ割り当てを支援するように選択する、ホスト物理メモリページで同期させておく。これらのコンポーネントは、ホストカーネルおよび／またはドライバの一部として実装されることができる、ハイパーバイザー２１０および仮想化スタック２３０であることができる。ハイパーバイザー２１０は、ＳＬＡＴ２２０を利用することによって、ゲスト物理メモリアドレス範囲と対応するホスト物理メモリアドレス範囲との間の変換を管理することができる。特に、仮想化スタック２３０は、対応するゲスト物理メモリページを支援しているホスト物理メモリページでＳＬＡＴ２２０を更新することができる。ハイパーバイザー２１０は、特定のアクセスタイプが例示的な仮想マシン２７１などのゲスト仮想マシンによって実行されたときに、仮想化スタック２３０がインターセプトを受信する能力を、所与のゲスト物理メモリアドレスに公開することができる。例えば、仮想化スタック２３０は、特定の物理アドレスがゲスト仮想マシン２７１によって書き込まれたときに、インターセプトを受信するように要求することができる。

一態様によれば、例示的な仮想マシン２７１などの仮想マシンが最初に作成されるときに、そのような仮想マシンのゲスト物理メモリアドレス（以下に示すように、いくつかの実施形態において、ＳＬＡＴ２２０は、仮想マシン２７１の作成時またはほぼ同時に、いくつかのゲスト物理メモリアドレスのために事前入力されることができる）を支援するように、ホスト物理メモリアドレスが割り当てられていない可能性があるため、ＳＬＡＴ２２０は、そのような仮想マシンに対応する有効なエントリーを含まない可能性がある。ハイパーバイザー２１０は、仮想マシン２７によって利用されるゲスト物理メモリアドレス範囲を認識することができるが、これらのいずれも、この時点でホスト物理メモリによって支援される必要はない。仮想マシンプロセス２７０が実行を開始するときに、それは、その（ゲスト）物理メモリページへのアクセスを開始することができる。新しい物理メモリアドレスにアクセスするたびに、対応するＳＬＡＴエントリーに対応するホスト物理メモリアドレスがまだ入力されていないため、適切なタイプ（読み取り／書き込み／実行）のインターセプトを生成することができる。ハイパーバイザー２１０は、ゲストアクセスインターセプトを受信し、それを仮想化スタック２３０に転送することができる。次に、仮想化スタック２３０は、要求されたゲスト物理メモリアドレス範囲（および、例示的な仮想マシンプロセス２７０などから、支援が割り当てられた仮想アドレス空間を有するホストプロセス）に対応する、ホスト仮想メモリアドレス範囲を見つけるように、仮想化スタック２３０によって維持されるデータ構造を参照することができる。その時点で、仮想化スタック２３０は、インターセプトを生成したゲスト物理メモリアドレスに対応する、特定のホスト仮想メモリアドレスを知ることができる。

その後、仮想化スタック２３０は、仮想マシンプロセス２７０などの、仮想アドレス範囲をホストするプロセスのコンテキストにおいて、ホストメモリマネージャー２４１に仮想障害を発行することができる。仮想障害は、仮想マシン２７１がゲスト物理メモリにおいてその物理アドレスにアクセスされたたときに発生した、元のインターセプトの対応するアクセスタイプ（読み取り／書き込み／実行）で発行されることができる。仮想障害は、指定された仮想アドレスを有効化して、ホストＣＰＵによってアクセス可能であるようにするために、通常のページフォールトが取るのと同様の、または同一のコードパスを実行することができる。１つの相違は、仮想障害コードパスが、メモリマネージャー２４１が仮想アドレスを有効にするように使用された、物理ページ番号を返すことができるということであることができる。この物理ページ番号は、ホスト仮想アドレスを支援しているホスト物理メモリアドレスであることができ、次に、これは、ハイパーバイザー２１０においてアクセスインターセプトを最初に生成したゲスト物理メモリアドレスを支援している。この時点で、仮想化スタック２３０は、ホスト物理メモリアドレスおよびホストにおいて仮想アドレスを有効にするために使用された、アクセスタイプ（読み取り／書き込み／実行）でインターセプトを生成した、元のゲスト物理メモリアドレスに対応するＳＬＡＴ２２０においてテーブルエントリーを生成または更新することができる。これが行われると、ゲスト物理メモリアドレスは、ゲスト仮想マシン２７１へのそのアクセスタイプで即座にアクセス可能であることができる。例えば、ゲスト仮想マシン２７１における並列仮想プロセッサは、インターセプトに当たることなく、そのようなアドレスに即座にアクセスすることができる。元のインターセプト処理は、完了されることができ、インターセプトを生成した元の仮想プロセッサは、要求されたゲスト物理アドレスを対応するホスト物理メモリアドレスと相関することができる、テーブルエントリーをＳＬＡＴが含んでいるため、その命令を再試行して、メモリへのアクセスに進行することができる。

ホストメモリマネージャー２４１が、仮想障害を介して有効にされたホスト仮想アドレスのホスト物理アドレス支援を変更する可能性がある、または変更するであろうアクションを実行することを決定した場合、および／またはそのときに、そのホスト仮想アドレスに対してトランスレーションバッファ（ＴＬＢ）フラッシュを実行することができる。ホストメモリマネージャー２４１がホスト上のハードウェアＣＰＵとで有することができる既存の契約に準拠するために、それは、そのようなアクションをすでに実行することができる。仮想化スタック２３０は、そのようなＴＬＢフラッシュをインターセプトし、任意の仮想マシンにおける任意のゲスト物理メモリアドレスを支援している、フラッシュされる任意のホスト仮想アドレスの対応するＳＬＡＴエントリーを無効化することができる。ＴＬＢフラッシュ呼び出しは、フラッシュされている仮想アドレスの範囲を識別することができる。その後、仮想化スタック２３０は、そのデータ構造に対してフラッシュされているホスト仮想アドレスを検索することができ、これは、ホスト仮想アドレスによって索引付けされて、所与のホスト仮想アドレスによって支援され得るゲスト物理範囲を見つけることができる。そのような範囲が見つかった場合、それらのゲスト物理メモリアドレスに対応するＳＬＡＴエントリーは、無効化されることができる。追加的に、ホストメモリマネージャーは、ＴＬＢフラッシュ動作を最適化するように、必要または要求に応じて仮想メモリを支援する仮想割り当てを異なる方法で処理することができる（例えば、ＳＬＡＴ無効化時間、後続のメモリインターセプトなどを削減するように）。

仮想化スタック２３０は、ＳＬＡＴ２２０の更新を、ホストによって実行されるＴＬＢフラッシュ（メモリマネージャー２４１によって発行される）に対して、仮想障害から返される（メモリマネージャー２４１によってサービスされる）ホスト物理メモリページ番号と注意深く同期させることができる。これは、ホストメモリマネージャー２４１と仮想化スタック２３０との間に複雑な同期を追加することを回避するために行われことができる。仮想障害によって返される物理ページ番号は、仮想化スタック２３０に返される時間によって古くなり得る。例えば、仮想アドレスは、すでに無効化されていることがあり得る。ホストメモリマネージャー２４１からのＴＬＢフラッシュコールをインターセプトすることによって、仮想化スタック２３０は、この競合がいつ発生したかを知ることができ、更新された物理ページ番号を取得するように仮想障害を再試行することができる。

仮想化スタック２３０がＳＬＡＴエントリーを無効化するときに、仮想マシン２７１によるそのゲスト物理メモリアドレスへの任意のその後のアクセスは、次に、仮想化スタック２３０に転送されて、上で記載のように解決される、ハイパーバイザー２１０へのインターセプトを再び生成する。ゲスト物理メモリアドレスが最初に読み取られ、後に書き込まれるときに、同じプロセスは、繰り返されることができる。ＳＬＡＴエントリーが「読み取り」アクセスタイプでのみ有効にされることができるため、書き込みは、個別のインターセプトを生成する。そのインターセプトは、通常通り仮想化スタック２３０に転送されることができ、「書き込み」アクセスを伴う仮想障害は、適切な仮想アドレスについてホストメモリマネージャー２４１に発行されることができる。ホストメモリマネージャー２４１は、ホスト物理メモリページが現在ダーティであることを示すように、その内部状態（典型的には、ページテーブルエントリー（すなわち「ＰＴＥ」）における）を更新することができる。これは、仮想マシンがそのゲスト物理メモリアドレスに書き込むことを許可する前になされることができ、それにより、データの損失および／または破損を回避する。ホストメモリマネージャー２４１がその仮想アドレスをトリミングすることを決定した場合、および／またはそのときに（これは、ＴＬＢフラッシュを実行し、結果として対応するＳＬＡＴエントリーを無効化する）、ホストメモリマネージャー２４１は、ページが汚れていることを知ることができ、再利用される前に、ハードディスクドライブ上のページファイルなどの、不揮発性のコンピュータ可読記憶媒体に書き込まれる必要がある。そのような方法において、上で記載のシーケンスは、ホストコンピューティングデバイス１００上で実行されている任意の他のプロセスのための通常のプライベート仮想割り当てに対して起こることと異ならない。

１つの最適化として、ホストメモリマネージャー２４１は、そのメモリ１２０のすべてに対してページコーミング（ｃｏｍｂｉｎｇ）パスを実行することを選択することができる。これは、ホストメモリマネージャー２４１がすべてのプロセスにわたって同一のページを見つけ、それらをすべてのプロセスが共有するページの１つの読み取り専用コピーに結合する作動であることができる。結合された仮想アドレスのいずれかが書き込まれる場合、および／またはそのときに、メモリマネージャー２４１は、書き込みを進行するように、コピーオンライト作動を実行することができる。そのような最適化は、仮想マシン間で同一のページを結合することによって所与のコンピューティングデバイス上で実行される仮想マシンの密度を高めように、例示的な仮想マシン２６１および２７１などの、仮想マシン間で透過的に機能することができ、それによって、メモリ消費を削減する。ページ結合が発生するときに、ホストメモリマネージャー２４１は、影響を受ける仮想アドレスをマッピングする、ＰＴＥを更新することができる。この更新中に、ホスト物理メモリアドレスがそれらの仮想アドレスに対して一意のプライベートページから共有ページに変更されることができるため、ＴＬＢフラッシュを実行することができる。この一部として、上で記載のように、仮想化スタック２３０は、対応するＳＬＡＴエントリーを無効化することができる。仮想アドレスが共有ページを指すように結合された、ゲスト物理メモリアドレスが読み取られた場合、および／またはそのときに、仮想障害解決は、インターセプト処理中に共有ページの物理ページ番号を返すことができ、ＳＬＡＴ２２０は、共有ページを指すように更新されることができる。

結合されたゲスト物理メモリアドレスのいずれかが仮想マシンによって書き込まれる場合、書き込みアクセスを伴う仮想障害は、コピーオンライト作動を実行することができ、新しいプライベートホスト物理メモリページ番号は、ＳＬＡＴ２２０において返され、更新されることができる。例えば、仮想化スタック２３０は、ホストメモリマネージャー２４１に、ページ結合パスを実行するように指示することができる。いくつかの実施形態において、仮想化スタック２３０が、コーミングのためにメモリのどの部分がスキャンされるのか、またはどのプロセスがスキャンされるべきかを指定することが可能である。例えば、仮想化スタック２３０は、そのホスト仮想メモリ割り当てが、対応する仮想マシン、すなわち、例示的な仮想マシン２６１および２７１のゲスト物理メモリを支援している、例示的な仮想マシンプロセス２６０および２７０などのプロセスを、結合のためにスキャンされるプロセスとして識別することができる。

ＳＬＡＴ２２０が、書き込みのために実行されている仮想障害による書き込みアクセスを許可するように更新された場合でも、ハイパーバイザー２１０は、仮想化スタック２３０によって要求された場合に、そのようなＳＬＡＴエントリーへの書き込みのインターセプトのトリガーをサポートすることができる。仮想化スタック２３０が、これらの書き込みが発生することがホストメモリマネージャー２４１に許容可能であるという事実に関係なく、いつ書き込みが発生するかを知り得るので、これは有用であり得る。例えば、仮想マシンのライブマイグレーションまたは仮想マシンのスナップショットは、仮想化スタック２３０の監視書き込みを必要とすることができる。仮想化スタック２３０は、例えば、ＰＴＥがすでにダーティとしてマークされている場合など、書き込みに応じてホストメモリマネージャーの状態がすでに更新されている場合でも、書き込みが発生したときに通知されることができる。

ホストメモリマネージャー２４１は、他のプロセスアドレス空間に割り当てられた通常のホスト仮想ページの場合と同様に、ゲスト物理メモリアドレス空間を支援する各ホスト仮想ページの正確なアクセス履歴を維持することができる。例えば、ＰＴＥの「アクセスされたビット」は、メモリインターセプトの処理の一部として実行される仮想障害中に更新されることができる。ホストメモリマネージャーが任意のＰＴＥでアクセスされたビットをクリアするときに、メモリの破損を回避するようにＴＬＢをすでにフラッシュすることができる。前に記載されたように、このＴＬＢフラッシュは、対応するＳＬＡＴエントリーを無効化することができ、仮想マシンがそのゲスト物理メモリアドレスに再びアクセスすると、アクセスインターセプトが生成されることができる。インターセプトを処理する一環として、ホストメモリマネージャー２４１における仮想障害処理は、アクセスされたビットを再び設定することができ、したがって、ページのための適切なアクセス履歴を維持する。代替的に、ハイパーバイザー２１０におけるアクセスインターセプトを可能な限り回避するなどの性能上の理由で、ホストメモリマネージャー２４１は、基礎となるハードウェアによってサポートされる場合、ＳＬＡＴエントリーから収集されたハイパーバイザー２１０から直接ページアクセス情報を消費することができる。ホストメモリマネージャー２４１は、仮想化スタック２３０と協力して、ＳＬＡＴ２２０（ゲスト物理メモリアドレスによって編成される）におけるアクセス情報を、それらのゲスト物理メモリアドレスを支援するホスト仮想メモリアドレスに変換して、どのアドレスがアクセスされたかを知ることができる。

ページの正確なアクセス履歴を有することによって、ホストメモリマネージャー２４１は、プロセスのワーキングセットの通常のインテリジェントなエージングおよびトリミングアルゴリズムを実行することができる。これにより、ホストメモリマネージャー２４１は、システム全体の状態を検査し、必要に応じてまたは他の理由でメモリプレッシャーを軽減するように、どのアドレスをトリムおよび／またはディスクにページアウトするか、または他の同様の作動についてインテリジェントな選択を行うことができる。

いくつかの実施形態において、仮想メモリおよび物理メモリの制限は、システム上の他のプロセスと同様に、ホストメモリマネージャー２４１によって仮想マシンで課されることができる。これは、システム管理者のサンドボックスを支援するか、そうでなければ、例示的な仮想マシン２６１および２７１などの、仮想マシンを制約または有効化することができる。ホストシステムは、ネイティブプロセスの場合と同じメカニズムを使用して、これを実現することができる。例えば、より高い性能が必要ないくつかの実施形態において、仮想マシンは、そのゲスト物理メモリ全体を、ホスト物理メモリによって直接支援されることができる。代替的に、一部は、ホスト仮想メモリによって支援され、他の部分は、ホスト物理メモリ１２０によって支援され得る。さらに別の例として、性能の低下が許容可能である場合、仮想マシンは、主にホスト仮想メモリによって支援されることができ、ホスト仮想メモリは、ホスト物理メモリによる完全な支援よりも少なく制限されることができる。例えば、例示的な仮想マシン２７１などの、仮想マシンは、４ＧＢのサイズのゲスト物理メモリを提示することができ、これは、次に、上で記載のプロセスを利用して、４ＧＢのホスト仮想メモリによって支援され得る。しかしながら、ホスト仮想メモリは、２ＧＢのホスト物理メモリのみによって支援されるように制約され得る。これは、ディスクへのページング、またはその他の性能障害を行い得るが、管理者がサービスレベルに基づいて調整したり、または仮想マシンの展開にその他の制御を加えたりする方法になり得る同様に、一定の一貫したレベルの性能を提供するように、ホストメモリマネージャーによってサポートされているように、仮想マシンに対して一定量の物理メモリが保証され得る（仮想マシンをホスト仮想メモリによって支援されることを可能にする）。

仮想マシン環境内で提示されるゲスト物理メモリの量は、動的に変更されることができる。ゲスト物理メモリが追加される必要があるときに、別のホスト仮想メモリアドレス範囲は、前述のように割り当てられることができる。仮想化スタック２３０がメモリ上のアクセスインターセプトを処理する準備ができたら、ゲスト物理メモリアドレス範囲は、仮想マシン環境に追加されることができる。ゲスト物理メモリアドレスを削除するときに、削除されたゲスト物理メモリアドレスを支援するホスト仮想アドレス範囲の部分は、ホストメモリマネージャー２４１によって解放されることができる（および仮想化スタック２３０データ構造において、それに応じて更新される）。代替的に、または追加して、さまざまなホストメモリマネージャーＡＰＩは、ホスト仮想アドレス空間を解放せずに、ホスト物理メモリページを解放するように、ホスト仮想アドレス範囲のそれらの部分で呼ばれることができる。代替的に、いくつかの実施形態において、ホストメモリマネージャー２４１が、実施においては、もはやアクセスされないので、これらのページがワーキングセットから最終的にトリミングされ、ページファイルなどのディスクにそれらを最終的に書き込むことができるので、何もしないことが可能である。

一態様によれば、ＳＬＡＴ２２０は、ホスト物理メモリアドレスマッピングへのゲスト物理メモリアドレスの一部またはすべてを事前入力することができる。これは、仮想マシンの初期化時に実行される障害処理作動の数を減らすことができる。しかしながら、仮想マシンが動作すると、ＳＬＡＴ２２０におけるエントリーは、さまざまな理由で無効化されることができ、上で記載の障害処理は、ゲスト物理メモリアドレスをホスト物理メモリアドレスに再度相関するように、使用されることができる。ＳＬＡＴエントリーは、仮想コンピューティング環境の起動前、または実行時に事前入力されることができる。追加的に、ＳＬＡＴ２２０全体またはその一部のみは、事前入力され得る。

別の最適化は、ホスト物理メモリに、ホスト仮想メモリの追加部分をプリフェッチして、以前にページアウトされたゲスト物理メモリを支援することであり、これにより、後続のメモリインターセプトが到着したときに、データを読み取るためにディスクに移動する必要がないため、仮想障害をより迅速に満たすことができる。

図４に目を向けると、方法４００は、上で詳細に記載されたメカニズムの概要を提供するように示されている。方法４００は、ゲスト物理メモリをホスト仮想メモリで支援するための動作を含むことができる。この方法は、ホストコンピューティングデバイス上で実行される仮想マシンから、ゲスト物理メモリアクセスを使用してゲスト物理メモリにアクセスすることを試みることを含む（動作４０２）。例えば、図２に示されている、仮想マシン環境２７１は、仮想マシン環境２７１内で実行されているプロセスにとって、実際の物理メモリとして見えるゲスト物理メモリにアクセスし得る。

方法４００は、ゲスト物理メモリアクセスが、ゲスト物理メモリアドレスをホスト物理メモリアドレスと相関させるデータ構造において有効なエントリーを有しないゲスト物理メモリアドレスを参照することを判断することをさらに含むことができる（動作４０４）。例えば、図２に示されている、ＳＬＡＴ２２０において有効なエントリーがないとの、判断がなされ得る。

結果として、方法４００は、ゲスト物理メモリアドレスに対応するホスト仮想メモリアドレスを識別すること、およびホスト仮想メモリアドレスに対応するホスト物理メモリアドレスを識別することを含むことができる（動作４０６）。例えば、図２に示されている、仮想化スタック２３０は、ゲスト物理メモリアドレスに対応するホスト仮想メモリアドレスを識別することができ、図２に示されている、メモリマネージャー２４１はまた、ホスト仮想メモリアドレスに対応するホスト物理メモリアドレスを識別することができる。

方法４００は、ゲスト物理メモリアドレスとホスト物理メモリアドレスを相関させるデータ構造を、ゲスト物理メモリアドレスと識別されたホスト物理メモリアドレスの相関で更新することをさらに含むことができる（動作４０８）。例えば、図２に示されている、仮想化スタック２３０は、同じく図２に示されている、メモリマネージャー２４１からホスト物理メモリアドレスを取得することができ、ゲスト物理メモリアドレスと識別されたホスト物理メモリアドレスの相関でＳＬＡＴ２２０（図２に示されている）を更新する。

方法４００は、インターセプトを行うことによって実施され得る。インターセプトは、ホスト上の仮想化スタックに転送されることができる。これは、仮想化スタックがゲスト物理メモリアドレスに対応するホスト仮想メモリアドレスを識別し、ホスト仮想メモリアドレスに対応するホスト物理メモリアドレスを取得するように、メモリマネージャーに障害を発行させることができる。その後、仮想化スタックは、ゲスト物理メモリアドレスとホスト物理メモリアドレスを相関させるデータ構造を、ゲスト物理メモリアドレスと識別されたホスト物理メモリアドレスの相関で更新することができる。

方法４００は、ゲスト物理メモリアクセスのためのタイプを判断することと、ゲスト物理メモリアドレスとホスト物理メモリアドレスを相関させるデータ構造を、ゲスト物理メモリアドレスと識別されたホスト物理メモリアドレスの決定されたタイプの相関で更新することとをさらに含み得る。例えば、ゲスト物理メモリアクセスが読み取りである場合、ＳＬＡＴは、そのように示すように更新されることができる。

方法４００は、ホスト仮想メモリアドレスを支援するホスト物理メモリアドレスを変更し得るアクションを実行することをさらに含み得る。結果として、方法は、ゲスト物理メモリアドレスをホスト物理メモリアドレスと相関させるデータ構造において、ゲスト物理メモリアドレスをホスト物理メモリアドレスと相関させるエントリーを無効化することを含み得る。これは、ゲスト物理メモリアドレスをホスト物理メモリアドレスと相関させるデータ構造を、ゲスト物理メモリアドレスを支援するホスト仮想メモリの正しい相関で更新するように使用されることができる障害を生成するように、ゲスト物理メモリアドレスへの後続のアクセスを行わせることができる。例えば、アクションは、ページ結合作動を含み得る。ページ結合は、ホスト上の仮想マシンの密度を高めるように使用され得る。

方法４００は、ゲスト仮想マシンを初期化することを含み得る。ゲスト仮想マシンの初期化の一部として、方法４００は、ゲスト物理メモリアドレスをホスト物理メモリアドレスと相関させるデータ構造の少なくとも一部を、ゲスト物理メモリアドレスの一部またはすべてをゲスト仮想マシンのホスト物理メモリアドレスマッピングに事前入力することを含み得る。したがって、例えば、ホスト物理メモリは、仮想マシンのために事前に割り当てられ、適切な相関は、ＳＬＡＴに入力されることができる。これは、ゲスト仮想マシンを初期化するのに必要とされる例外が少ない結果になる。

ここで図５を参照すると、例示的なフロー５００は、例示的なゲスト物理メモリアドレス（以下、「ＧＰＡ」と略す）０ｘ１０００で、いくつかのデータの存続期間の一部にわたって発生し得る様々なアクションを示している。５０２で示されているように、ＧＰＡ０ｘ１０００のためのＳＬＡＴエントリーは、その特定のＧＰＡのためのＳＬＡＴエントリーがないことを意味する、無効である。５０４で示されているように、仮想マシンは、ＧＰＡ０ｘ１０００での読み取りが、仮想マシン（以下「ＶＭ」と略す）の読み取りインターセプトを行うことを実行するように試みる。５０６で示されているように、ハイパーバイザーは、インターセプトをホスト上の仮想化スタックに転送する。５０８で、仮想化スタックは、ＧＰＡ０ｘ１０００に対応するホスト仮想メモリアドレス（ＶＡ）のための仮想化ルックアップを実行する。ルックアップは、ＶＡ０ｘ８５０１０００を産する。５１０で、仮想障害は、ＶＡ０ｘ８５０１０００上で読み取りアクセスのために生成される。メモリマネージャーからの仮想障害処理は、ＧＰＡ０ｘ１０００でのデータが物理的に配置されているシステムメモリにおいてアドレスを画定する０ｘ８８０００のシステム物理アドレス（以下「ＳＰＡ」と略す）を返す。したがって、５１４で示されているように、ＳＬＡＴは、ＧＰＡ０ｘ１０００をＳＰＡ０ｘ８８０００と相関させ、データアクセスを「読み取り専用」としてマークするように更新される。５１６で、仮想化スタックは、読み取りインターセプト処理を完了し、ハイパーバイザーは、ゲスト仮想マシンの実行を再開する。

５１８で示されているように、時間は、経過する。５２０で、仮想マシンは、ＧＰＡ０ｘ１０００で書き込みアクセスを試みる。５２２で、ハイパーバイザーは、書き込みアクセスをホスト上の仮想化スタックに転送する。５２４で、仮想化スタックは、ＧＰＡ０ｘ１０００のためのホストＶＡのための仮想化ルックアップを実行する。以前に述べたように、これは、ＶＡ０ｘ８５０１０００にある。５２６で、仮想障害は、ＶＡ０ｘ８５０１０００上で書き込みアクセスのために発生する。５２８で、仮想障害は、物理メモリにおいてＳＰＡ０３８８０００を返す。５３０で、ＧＰＡ０ｘ１０００のためのＳＬＡＴエントリーは、データアクセスが「読み取り／書き込み」であることを示すように更新される。５３２で、仮想化スタックは、書き込みインターセプト処理を完了する。ハイパーバイザーは、ゲスト仮想マシンの実行を再開する。

５３４で示されているように、いくらかの時間は、経過する。５３６で、ホストメモリマネージャーは、機能的に同一であるホスト物理メモリにおいて任意のページを結合するように、ページ結合パスを実行する。５３８で、ホストメモリマネージャーは、ＶＡ０ｘ８５０１０００のための結合候補と、別のプロセスにおける別の仮想アドレスとを見つける。５４０で、ホストは、ＶＡ０ｘ８５０１０００のためのＴＬＢフラッシュを実行する。５４２で、仮想化スタックは、ＴＬＢフラッシュをインターセプトする。５４４で、ＧＰＡ０ｘ１０００のためのＳＬＡＴエントリーは、無効である。５４６で、仮想マシンのインターセプトは、ＧＰＡ０ｘ１０００のために実行される。５４８で、ＶＡ０ｘ８５０１０００上での読み取りアクセスのための仮想障害は、発生する。５５０で、仮想障害は、５３６でのページ結合パスからのＮ個のプロセス間の共有ページである、ＳＰＡ０ｘ５２０００を返す。５５２で、ＧＰＡ０ｘ１０００のためのＳＬＡＴエントリーは、アクセスが「読み取り専用」に設定されて、ＳＰＡ０ｘ５２０００と相関するように更新される。

５５４で示されているように、いくらかの時間は、経過する。５５６で、仮想マシンの書き込みインターセプトは、ＧＰＡ０ｘ１０００のために発生する。５５８で、ＶＡ０ｘ８５０１０００上での書き込みアクセスのための仮想障害は、発生する。５６０で、ホストメモリマネージャーは、ＶＡ０ｘ８５０１０００上でコピーオンライトを実行する。５６２で、ホストは、ＶＡ０ｘ８５０１００のためにＴＬＢフラッシュを実行する。５６４で示されているように、これは、無効化されるようにＧＰＡ０３１０００のためのＳＬＡＴエントリーを行わせる。５６６で、仮想障害は、コピーオンライト後のプライベートページである、ＳＰＡ０ｘ１１０００を返す。５６８で、ＧＰＡ０ｘ１０００のためのＳＬＡＴエントリーは、アクセスが「読み取り／書き込み」に設定されて、ＳＰＡ０ｘ１０００に更新される。５７０で、仮想化スタックは、読み取りインターセプト処理を完了し、ハイパーバイザーは、仮想マシンの実行を再開する。

したがって、上記のように、仮想マシン物理アドレス空間は、ホストメモリマネージャーによって定期的な仮想メモリ管理の対象となる、ホスト仮想メモリ（典型的には、ホストプロセスのユーザアドレス空間において割り当てられる）によって支援されている。仮想マシンの物理メモリを支援する仮想メモリは、ホストメモリマネージャー１１８によってサポートされる任意のタイプにすることができる（プライベート割り当て、ファイルマッピング、ページファイルに支援されたセクションマッピング、大きいページ割り当てなど）。ホストメモリマネージャーは、既存の操作を実行して仮想メモリにポリシーを適用し、および／または仮想メモリが必要に応じて仮想マシンの物理アドレス空間を支援していることを認識した特殊なポリシーを適用したりできる。

図６に目を向けると、そこに示される例示的なシステム６００は、上で記載のように、図４に概説され、図５に詳述されるメカニズムのブロック表現を含む。より具体的には、ゲスト仮想メモリ３１１、ゲスト物理メモリ３１２、ホスト仮想メモリ３２１、およびホスト物理メモリ３２２は、幅がメモリの範囲を表す矩形ブロックとして示されている。例証を簡単にするために、矩形ブロックの幅は、ほぼ同じあるが、実際の作動において、仮想メモリの量は、そのような仮想メモリを支援する物理メモリの量を超える可能性がある。

上で詳細に記載されたように、図２に示される例示的な仮想マシンコンピューティング環境２７１などの、仮想マシンコンピューティング環境内で実行されるプロセスが、そのような仮想マシンコンピューティング環境内で実行されるオペレーティングシステムによって提示される仮想メモリの一部にアクセスするときに、例示的なページテーブル２８３などの、そのオペレーティングシステムのページテーブルは、少なくとも仮想マシンコンピューティング環境内で実行されるプロセスによって認識されるように、アクセスされた仮想メモリアドレスを物理メモリアドレスに相関させることができるＰＴＥを含むことができる。したがって、例えば、領域６１１によって表される仮想メモリがアクセスされる場合、ページテーブル２８３の一部であることができる、ＰＴＥ ６３１は、ゲスト仮想メモリ３１１の領域６１１をゲスト物理メモリ３１２の領域６２１に相関させることができる。上でさらに詳細に記載されたように、ゲスト物理メモリ３１２は、ホスト仮想メモリ３２１の一部によって支援されることができる。したがって、上で記載された仮想化スタック２３０は、ゲスト物理メモリ３１２の領域６２１をホスト仮想メモリ３２１の領域６４１に相関させることができるエントリー６５１を含むことができるデータ構造を含むことができる。その後、前述のページテーブル２５０を含む、ホストコンピューティングデバイス上で実行されるプロセスは、ホスト仮想メモリ３２１の領域６４１を、ホスト物理メモリ３２２の領域６６１に相関させることができる。また上で詳細に記載されたように、ＳＬＡＴ２２０は、ゲスト物理メモリ３１２の領域６２１をホスト物理メモリ３２２の領域６６１に相関させることができるテーブルエントリー６９１で更新されることができる階層的に配置されたテーブルのセットを含むことができる。より具体的には、仮想化スタック２３０によって実装されるようなメカニズムは、領域６２１と領域６６１との間の相関を検出することができ、アクション６８０によって示されるように、ＳＬＡＴ２２０内のエントリー６９１などの、テーブルエントリーを更新または生成して、そのような相関を含めることができる。そのような方法で、ゲスト物理メモリ３１２は、ＳＬＡＴ２２０を含む、既存のメカニズムが従来の方法で機能することを引き続き可能にしながら、ホスト仮想メモリ３２１によって支援されることができる。例えば、その仮想マシンコンピューティング環境内で実行されるプロセスの、ゲスト仮想メモリ３１１の領域６１１へのその後のアクセスは、従来の方法で２つのページテーブルルックアップ、（１）要求された領域６１１をゲスト物理メモリ３１２における対応する領域６２１と相関させることができる、エントリー６３１などのエントリーを含むことができる、ページテーブル２８３を参照することによって仮想マシンコンピューティング環境内で実行されるページテーブルルックアップと、（２）ゲスト物理メモリ３１２における領域６２１をホスト物理メモリ３２２における領域６６１に相関させることができる、エントリー６９１などのエントリーを含むことができる、ＳＬＡＴ２２０を参照することによってホストコンピューティングデバイス上で実行されるページテーブルルックアップを伴うことができ、これにより、ホストの物理メモリに格納されているような関連データへのパスが完成する。

また上で詳述したように、仮想メモリコンピューティング環境における例示的なページテーブル２８３、ホストコンピューティングデバイス上の例示的なページテーブル２５０、および例示的なＳＬＡＴ２２０などの様々なページテーブルは、それぞれのページテーブルを利用するプロセスによって個別に、および慎重に維持および操作されることができる、最小範囲のメモリアドレスとなることができる、その用語が本明細書で明示的に画定されている、メモリの「小さいページ」を、テーブルの階層的に最下層におけるエントリーが識別することができるように、テーブルの階層的に配置された層を含むことができる。図６に示される例示的なシステム６００において、様々なページテーブルエントリー（ＰＴＥ）６３１、６７１、および６９１は、領域６１１、６２１、６４１、および６６１がメモリの小さいページであることができるように、テーブルのその最下層にあることができる。上で詳述したように、１つの一般的なマイクロプロセッサアーキテクチャにおいて、その用語が本明細書で明示的に画定されるように、メモリのそのような小さいページは、４ＫＢの連続したメモリアドレスを含むことができる。

一態様によれば、物理メモリがホストコンピューティングデバイスの仮想メモリによって支援された、仮想マシンコンピューティング環境からのメモリアクセスの速度および効率を高めるために、ＳＬＡＴ２２０は、テーブルの階層的に上位層で相関を維持することができる。言い換えれば、ＳＬＡＴ２２０は、それらの用語が本明細書で明示的に画定されているように、メモリの「大きいページ」またはメモリの「巨大なページ」を相関させることができる。１つの一般的なマイクロプロセッサアーキテクチャにおいて、メモリの大きいページは、その用語が本明細書で明示的に画定されているように、２ＭＢの連続したメモリアドレスを含むことができ、メモリの巨大なページは、その用語が本明細書で明示的に画定されているように、１ＧＢの連続したメモリアドレスを含むことができる。再び、以前に示されたように、「小さいページ」、「大きいページ」および「巨大なページ」という用語は、階層的に配置された一連のページテーブル内の階層層を参照して明示的に画定され、そのようなメモリの量が、異なるマイクロプロセッサアーキテクチャ、オペレーティングシステムアーキテクチャなどの間で変化する可能性があるため、特定のメモリ量に基づいて画定されていない。

図７に目を向けると、ＳＬＡＴ ２２０において大きいページエントリーを作成し、それによって、物理メモリがホストコンピューティングデバイスの仮想メモリによって支援された仮想マシンコンピューティング環境からのメモリアクセスの速度および効率を向上させるための、１つのメカニズムが示されている。図６のように、図７に示されるシステム７００において、ゲスト仮想メモリ３１１、ゲスト物理メモリ３１２、ホスト仮想メモリ３２１、およびホスト物理メモリ３２２は、幅がメモリの範囲を表す矩形ブロックとして示されている。追加的に、領域６１１へのアクセスは、上記に詳述され、図６に示されている方法において進行することができる。しかしながら、ＳＬＡＴ２２０内で階層的に最下位のテーブルレベルエントリーを生成するのではなく、本明細書で記載されるメカニズムは、例示的なテーブルエントリー７１１などの、上位のテーブルレベルエントリーを生成することができる。上で詳述したように、そのような上位のテーブルレベルエントリーは、メモリの大きいページ、または巨大なページを相関することができる。したがって、仮想化スタック２３０によってテーブルエントリー７１１がＳＬＡＴ２２０に入力されるときに、テーブルエントリー７１１は、ゲスト物理メモリ３１２の大きいページサイズの領域７６１を、ホスト物理メモリ３２２の大きいページサイズの領域７２０に相関させることができる。しかしながら、以下で詳述されるように、このような大きいページサイズの領域は、ホストコンピューティングデバイス上で実行され、ページテーブル２５０を利用するメモリマネージャーの観点からは大きいページではなく、結果として、このような大きいページサイズの領域は、例えば、単一の大きいページとしてページアウトされたり、またはホストコンピューティングデバイス上で実行されているメモリマネージャーによって単一の分割不可能な大きいページとして扱われたりすることはない。

反対に、効率の利点、密度の利点、および例示的なゲスト物理メモリ３１２などのゲスト物理メモリを例示的なホスト仮想メモリ３２１などのホスト仮想メモリによって支援されることを可能にする、上で記載されたメカニズムによって提供される他の利点を維持するためのように、ホスト上で実行されるページテーブル２５０は、ＳＬＡＴ２２０における上位のテーブルレベルエントリー７１１に類似した上位のテーブルレベルエントリーではなく、図７に示されている、例示的な下位のテーブルレベルエントリー６７１、７３１、および７３２などの、単に下位のテーブルレベルエントリーを含むことができる。より具体的には、例示的な下位のテーブルレベルエントリー６７１、７３１、７３２など、ページテーブル２５０における特定の一連の下位のテーブルレベルエントリーは、ページテーブル２５０における下位のテーブルレベルエントリーの同等のシーケンス全体によって識別されるホスト物理メモリ３２２の集約連続範囲が、ＳＬＡＴ２２０における単一の上位のテーブルレベルエントリー７１１と同じメモリの範囲を包含するように、ホスト物理メモリ３２２の連続する範囲を識別することができる。したがって、一例として、小さいページが４ＫＢのサイズであり、大きいページが２ＭＢのサイズであるマイクロプロセッサアーキテクチャにおいて、ページテーブル２５０のおける５１２個の連続する小さいページエントリーは、全体として、ホスト物理メモリ３２２の連続する２ＭＢを識別することができる。

仮想障害は、大きいページサイズのメモリ領域よりも小さいメモリ領域のために生成され得るため、例示的な下位のテーブルレベルエントリー６７１、７３１、および７３２などの、下位のテーブルレベルエントリーの特定のエントリーのみは、利用され得、他方、残りの下位のテーブルレベルエントリーは、空きメモリとしてマークされたままになり得る。例えば、ゲスト物理メモリ３１２を利用する仮想マシンコンピューティング環境内で実行されるアプリケーションは、最初は１つの小さいページサイズのメモリのみを必要とし得る。そのような場合において、単一の上位のテーブルレベルエントリー７１１は、利用されているものとして、大きいページサイズの領域７２０などの、大きいページサイズのメモリ領域を識別し得る。しかしながら、ホストコンピューティングデバイスのメモリマネージャーの観点から、ページテーブル２５０を参照して、例示的な下位のテーブルレベルエントリー６７１などの、下位のテーブルレベルエントリーのうちの１つだけは、利用されているとして示され得、残りは、利用可能であると示され得る。他のエントリーが利用可能であるとして扱われるのを防ぐために、仮想化スタック２３０は、例示的な下位のテーブルレベルエントリー７３１、７３２などの、残りの下位のテーブルレベルエントリーも使用されているとして、マークすることができる。仮想マシンコンピューティング環境内で実行するアプリケーションが追加の小さいページサイズのメモリを利用する必要があるときに、仮想化スタック２３０は、以前に使用されたと示されたが、実際には、仮想マシンコンピューティング環境内で実行されるアプリケーションよってまだ利用されていないメモリ位置を利用して、アプリケーションのさらなるメモリニーズを満たすことができる。

一態様によれば、前述のマーキングなど、ページテーブル２５０における下位のテーブルレベルエントリーの同等のシーケンスの追跡は、図７におけるアクション７３０によって示されるように、仮想化スタック２３０によって調整されることができる。そのような場合において、ホスト上で実行されているメモリマネージャーがそれらの下位のテーブルレベルエントリーの１つ以上に変更を加えると、仮想化スタック２３０は、上位のテーブルレベルエントリー７１１など、ＳＬＡＴ２２０において対応するエントリーに適切な変更をトリガーすることができる。

ＳＬＡＴ２２０における上位のテーブルレベルエントリー７１１と同等である、ページテーブル２５０における下位のテーブルレベルエントリーのシーケンスは、例示的な範囲６４１、７４１、および７４２などの、ホスト仮想メモリ範囲のシーケンスを、それぞれ、例示的な範囲６６１、７２１および７２２などの、ホスト物理メモリ範囲に相関させることができる。その結果、例示的な大きいページサイズの領域７５１などの、ホスト仮想メモリ３２１の大きいページサイズの領域は、ページテーブル２５０における下位のテーブルレベルエントリーのシーケンス、すなわち、例示的な下位のテーブルレベルエントリー６７１、７３１、７３２などを通じて、例示的な大きいページサイズの領域７２０などの、ホスト物理メモリ３２２の大きいページサイズの領域に相関される。仮想化スタック２３０は、ホスト仮想メモリ位置をゲスト物理メモリ位置に調整することができる、階層的に配置されたテーブルなどの、データ構造を維持することができる。したがって、仮想化スタックは、ホスト仮想メモリ３２１の大きいページサイズの領域７５１をゲスト物理メモリ３１２の対応する大きいページサイズの領域７６１に相関させることができる、例示的なデータエントリー７７１などの、１つ以上のデータエントリーを維持することができる。データエントリー７７１は、単一のエントリーとして示されているが、仮想化スタック２３０は、領域７６１のサブ部分を、小さなページとしてサイズ設定されたサブ部分を含む領域７５１に個別に相関させることによってなど、単一のエントリーとして、またはそれらの組み合わせとして、前述の相関を維持することができる。その後、サイクルを完了するために、ＳＬＡＴ２２０における前述の上位のテーブルレベルエントリー７１１は、ゲスト物理メモリ３１２における大きいページサイズの領域７６１を、ホスト物理メモリ３２２における大きいページサイズの領域７２０に相関させることができる。再び、単一の上位のテーブルレベルエントリー７１１のみを有するＳＬＡＴ２２０の観点から、大きいページサイズの領域７２０および７６１は、（単一の上位テーブルレベルエントリー７１１のように）ＳＬＡＴによって単一に扱われる大きいページであり、他方、ホスト、ページテーブル２５０、および実際には、仮想化スタック２３０上で実行されるメモリマネージャーの観点から、そのような領域は、単一ではなく、むしろ、例えば、ページテーブル２５０における下位のテーブルレベルエントリーによって識別される個別に管理可能な小さいページ領域が備えられる。

これらの用語が本明細書で画定されているように、１つ以上の大きい、または巨大なメモリページと同等である、ゲスト物理メモリ３１２における連続する小さいメモリページの利用可能性は、ゲスト物理メモリ３１２が、物理メモリであるとして、対応する仮想マシンコンピューティング環境内で実行されるプロセスによって認識されるため、単純であることができる。したがって、以下の記載は、ホスト物理メモリ３２２の連続性に焦点を合わせている。追加的に、ゲスト物理メモリ３１２は、物理メモリであると認識されるので、完全なメモリアクセス許可（「読み取り／書き込み／実行」許可など）は、ゲスト物理メモリ３１２の全範囲にわたって残り、したがって、ページテーブル２５０における下位のテーブルレベルエントリー間でメモリアクセス許可の不連続性があることは、ありそうにない。

ホストコンピューティングデバイスのページテーブル２５０に焦点を当てると、ホスト物理メモリ３２２の１つ以上の大きいページサイズの領域が未使用のままである場合、一態様によれば、上記で詳述したように、仮想障害が、未使用のままである大きいページサイズの領域に叙述されたメモリの範囲内の小さいページでトリガーされたときに、その大きいページサイズの領域内の残りの小さいページ、例示的な上位のテーブルレベルエントリー７１１などの、単一の上位のテーブルレベルエントリーは、ＳＬＡＴ２２０において生成されることができる。

しかしながら、上位のテーブルレベルエントリー７１１に対応する、大きいページ７２０は、ページテーブル２５０の観点から、例示的な小さいページ６６１、７２１、７２２などのような、一連の小さいページであるので、例示的な下位のテーブルレベルエントリー６７１、７３１、７３２などのような、下位のテーブルレベルエントリーのシーケンスのために、そのようなページテーブル２５０を利用するメモリ管理メカニズムは、そのような小さいページをハードディスクドライブなどの、不揮発性記憶媒体にページングすることを含むことができる、小さいページの各々を個別に扱うことができる。そのような場合において、一態様によれば、ＳＬＡＴ２２０における、上位のテーブルレベルエントリー７１１は、同等の一連の下位のテーブルレベルエントリーで置き換えられることができる。より具体的には、ＳＬＡＴ２２０内で生成された下位のテーブルレベルエントリーは、連続することができ、全体として、メモリマネージャーによってページアウトされたページに対応する、下位レベルのテーブルエントリーの特定のものを除いて、上位のテーブルレベルエントリー７１１と同じメモリアドレスの範囲を参照することができ、欠落しているか、作成されていない可能性がある。

他の態様によれば、上で詳述したように、仮想障害がトリガーされたときに、ホスト物理メモリ３２２の大きいページ、または巨大なページのサイズの領域が利用可能でない場合、利用可能な大きいページ、または巨大なページのサイズのホスト物理メモリの領域は、適切な量の連続した小さいページをアセンブルすることによって、インターセプトで構築されることができる。例えば、大きいページサイズの領域は、「フリーリスト」から利用可能な連続した小さいページ、または利用可能なホスト物理メモリページのその他の同様の列挙から構築されることができる。別の例として、十分な量の小さいページを１つの大きいページサイズの領域にアセンブルするために必要な連続性を確立するために、現在他のプロセスによって利用されている小さいページが必要な場合、それらの小さなページは、そのような他のプロセスから取得されることができ、そこに含まれるデータは、他の小さなページに転送するか、ディスクにページアウトされることができる。そのような大きいページサイズの領域が構築されると、仮想障害の処理は、ＳＬＡＴ２２０における例示的な上位のテーブルレベルエントリー７１１などの、上位のテーブルレベルエントリーの生成を含む、上記で詳述した方法において進行することができる。

いくつかの場合において、ホストコンピューティングデバイス上で実行されるメモリマネージャーは、ページテーブル２５０を利用する際に、利用可能な大きいページまたは巨大なページサイズの領域が十分な量の連続する小さいページから構築される背景または日和見的メカニズムを実装し得る。そのようなメカニズムが利用可能な大きいページサイズの領域をもたらす範囲で、例えば、仮想障害がトリガーされたときに、処理は、上で示された方法において進行することができる。しかしながら、そのようなメカニズムが利用可能な大きいページサイズの領域のアセンブルをまだ完了していない限り、そのような大きいページサイズの領域の構築は、より高い優先度でインターセプト時に完了されることができる。例えば、そのような大きいページサイズの領域を構築するプロセスは、より高い実行優先度を与えるか、バックグラウンドからフォアグラウンドに移動するか、またはより積極的に実行されることができる。

代替的に、仮想障害がトリガーされたときに、ホスト物理メモリの大きいページサイズの領域が使用可能でない場合、処理は、複数の小さいページを利用して上で記載されたように進行することができる。その後、大きいページサイズの領域が利用可能になるときに、（その時点で大きいページサイズの領域が利用可能でないため）以前に利用された複数の小さいページからのデータは、大きいページにコピーされることができ、以前に利用された小さいページは、その後解放される。そのような場合において、ＳＬＡＴ２２０における下位のテーブルレベルエントリーは、例示的な上位のテーブルレベルエントリー７１１などの、１つの上位のテーブルレベルエントリーで置き換えられることができる。

追加的に、インターセプトであろうと、または日和見的であろうと、大きいページサイズの領域が構築されるパラメータは、ＳＬＡＴルックアップ中にテーブルの階層層がスキップされるため、より高速なメモリアクセスと、小さいページから大きいページサイズの領域を構築する際の初期遅延とのメモリアクセスのバランスに応じて変更されることができる。そのようなパラメータの１つは、大きいページサイズの領域全体にわたって連続性を完了するために必要な他の小さいページのトレード、またはページアウトをトリガーするのに十分な連続した小さいページの量であることができる。例えば、大きいページを構築するために５１２個の連続した小さいページが必要であり、２００個の小さいページと３１１個の小さいページの連続範囲が存在し、それらの間の１つの小さいページが現在別のプロセスによって利用されている場合、そのような小さいページが、ページアウトされるか、または、別の利用可能な小さいページとトレードされることができるため、５１２個の連続する小さいページすべては、１つの大きいページサイズの領域に構築されるように利用可能である。そのような例において、利用可能な小さいページの断片化は、非常に低くなることができる。対照的に、現在他のプロセスによって利用されている他の小さいページによって継続的に中断される２０～３０の小さいページの連続範囲は、非常に高い断片化を有する小さいページの範囲を記述することができる。このように非常に断片化された小さいページのセットは、大きいページサイズの領域と同等である連続範囲の小さいページを生成するように、トレード、ページアウト、またはその他の方法で再シャッフルされることができる一方、そのような作業は、かなり長い時間がかかり得る。したがって、一態様によれば、断片化閾値は、設定されることができ、これは、より高いまたはより低い小さい断片化を有する小さいページの範囲から大きいページサイズの領域を構築するための努力が行われるかどうかを叙述することができる。

一態様によれば、大きいページサイズの領域の構築は、仮想マシンコンピューティング環境のゲスト物理メモリを支援するために、メモリが利用されているプロセスによって小さいページの既存の利用の利点をとることができる。簡単な例として、２００個の小さいページと３１１個の小さいページの連続範囲が、メモリがゲスト物理メモリ３１２を支援するプロセスによってすでに利用されており、それら２つの連続範囲の間の１つの小さいページだけが、大きいページと同等である小さいページの場合、ページアウトまたはトレードされるなどによって、小さいページが解放されると、コピーされる必要がある唯一のデータは、残りのデータがそのままにしておくことができる、その１つの小さなページに対応するデータであることができ、ＳＬＡＴ２２０の対応する下位のテーブルレベルエントリーを無効化され、同じメモリの範囲を含む単一の上位のテーブルレベルエントリーに置き換えられることができる。

小さいページの連続範囲からメモリの大きいページサイズの領域を再構築する必要を回避するために、全体として、ＳＬＡＴ２２０の単一の上位のテーブルレベルエントリー７１１と同等のメモリ範囲を包含する、ページテーブル２５０における連続する下位のテーブルレベルエントリーの既存のセットは、それらがページアウトされるのを回避できるようにロックされることができる。したがって、例えば、仮想化スタック２３０は、ホスト物理メモリ６６１、７２１、７２２などの対応する範囲が、ディスクにページングされることなく、それらの中で格納されたデータを保持できるように、下位のテーブルレベルエントリー６７１、７３１、７３２などがロックされるように要求することができる。一態様によれば、仮想化スタック２３０などによる、そのようなエントリーがロックされるのを要求する決定は、様々な要因に依存することができる。例えば、そのような要因の１つは、それらのメモリ範囲内に格納されたデータの利用頻度であり、使用頻度の高いデータではエントリーがロックされ、利用頻度の低いデータではエントリーのロックが解除される。システム全体のメモリ断片化の量、ホストコンピューティングデバイス上の仮想マシンコンピューティング環境の密度を高める必要性、および他の同様のもの等の、他の要因は、ＳＬＡＴ内の上位のテーブルレベルエントリーをサポートする、ページテーブルエントリーがロックされるように要求するかどうかを決定する際に同様に参照されることができる。

図８に目を向けると、そこに示される流れ図８００は、例示的な一連のステップとして上で記載のメカニズムを示している。最初に、ステップ８１０で、上で詳述したように、仮想障害は、発生する可能性がある。続いて、ステップ８１５で、判断は、ステップ８１０の仮想障害が、その大きいページサイズの領域内の他のメモリは以前に仮想障害によって参照されていなかった、メモリの大きいページサイズの領域内のメモリを参照するかどうかに関して行われることができる。特に、ホスト物理メモリは、大きいページサイズのセグメントに叙述されることができる。１つの大きいページサイズの領域内のメモリを参照する第１の仮想障害は、ステップ８１５で肯定的な判断をもたらすことができ、それにより、処理は、ステップ８３５に進行することができる。

ステップ８３５で、単一の上位のテーブルレベルエントリーは、ＳＬＡＴにおいて生成されることができ、他方、対応して、ステップ８４０で、複数の下位のテーブルレベルエントリーは、ホストページテーブルにおいて利用されることができ、そこで、複数の下位のテーブルレベルエントリーの関連する量は、ＳＬＡＴにおいて生成された単一の上位のテーブルレベルエントリーと同じメモリの範囲、すなわち、ステップ８１０でアクセスが仮想障害を引き起こしたメモリ位置を包含するメモリの大きいページサイズの叙述領域に対応するメモリの範囲を含む。以前に示したように、ホストページテーブルは、単一の上位のテーブルレベルエントリーではなく、複数の下位のテーブルレベルエントリーを備えるため、ホストコンピューティングデバイスのメモリ管理は、そのコンテンツをディスク、１つ以上のメモリ領域、またはホストページテーブル内のそのような下位のテーブルレベルエントリーによって識別されるページにコピーすることなどによって、ページアウトすることを選択し得る。ステップ８４５で判断されたように、そのようなページングアウトが発生した場合、処理は、ステップ８５０に進行することができ、ＳＬＡＴにおける上位のテーブルレベルエントリーは、ページアウトされなかったホストページテーブルにおける下位のテーブルレベルエントリーによって参照されるメモリ領域に対応する複数の下位のテーブルレベルエントリーで置き換えられることができる（および、実際には、ページアウトされたホストページテーブルにおける下位のテーブルレベルエントリーによって参照されるメモリ領域に対応するそれらのテーブルレベルエントリーをＳＬＡＴから除外する）。

一態様によれば、メモリの大きいページサイズの領域からの小さいページが、ステップ８４５でページアウトされ、ＳＬＡＴにおける上位のテーブルレベルエントリーが無効化され、対応する一連の下位のテーブルレベルエントリーに置き換えられた場合（ページアウトされた小さいページを参照する下位のテーブルレベルエントリーを除いて）、その後、オプションで、処理は、ステップ８５５に進行し、空きになるメモリの利用可能な大きいページサイズの領域を引き続きチェックすることができる。上で詳述したように、例えば、ホストコンピューティングデバイス上で実行されるメモリ管理プロセスは、利用可能なメモリの大きいページサイズの領域を日和見的に再構築することができる。ステップ８５５で判断されるように、そのような大きいページサイズのメモリ領域が利用可能になった場合、処理は、ステップ８６０に進行することができ、そこで、ＳＬＡＴにおける下位のテーブルレベルエントリーをＳＬＡＴにおける単一の上位のテーブルレベルエントリーに置き換えることができ、必要に応じて、データは、以前の下位のテーブルレベルエントリーによって参照されていたメモリ領域から、単一の上位のテーブルレベルエントリーによって参照されているメモリ領域にコピーされることができる（メモリの２つの領域が異なる場合）。

ステップ８１５に戻ると、ステップ８１０の仮想障害が、以前に叙述された大きいページサイズの領域内のメモリを参照する第１のものではなかった場合、処理は、ステップ８２０に進行することができる。ステップ８２０で、上記で詳述した方法のように、判断は、インターセプト時に大きいページを作成すべきかどうかに関して行われることができる。より具体的には、ステップ８３５および８４０が以前にメモリの大きいページサイズの領域に対して実行され、ＳＬＡＴが単一の上位のテーブルレベルエントリーを含む場合、ページテーブルは、ＳＬＡＴにおける単一の上位のテーブルレベルエントリーによって参照されるメモリ領域のサブ部分を参照する同等の下位のテーブルレベルエントリーで構成されるが、その後、上記で詳述したように、ＳＬＡＴにおける単一の上位のテーブルレベルエントリーによって参照されるメモリ領域内の任意のメモリ位置に向けられた後続のメモリアクセスは、仮想障害をトリガーしない。したがって、仮想障害がステップ８１０でトリガーされ、ステップ８１５で、仮想障害が、以前に叙述された大きいページサイズのメモリ領域内のメモリ位置に最初に向けられたのではないと判断された場合、ステップ８１０でトリガーされた仮想障害は、ステップ８３５および８４０がその大きいページサイズの領域内のメモリ位置に対して以前に実行されたためにトリガーされた可能性が高いが、その後、ステップ８４５で判断されたように、メモリのその大きいページサイズの領域を備える１つ以上の小さいページがページアウトされたため、したがって、ステップ８５０が以前に実行された。したがって、ステップ８２０で、判断は、メモリの大きいページサイズの領域がインターセプト時に構築されるべきかどうかに関して行われることができる。そのような大きいページサイズの領域が構築される必要がある場合、その後、処理は、ステップ８３０に進行することができ、上で詳述したように、適切な量の連続する小さいページは、アセンブルされることができる。その後、処理は、前と同じようにステップ８３５に進行することができる。逆に、ステップ８３０で、利用可能なメモリの大きいページサイズの領域のそのようなオンデマンド構築が要求されない場合、処理は、図４および図５を参照して上記で詳細に記載されたメカニズムに従って、ホストページテーブルおよびＳＬＡＴにおける下位のテーブルレベルエントリーを利用するように進行することができる。

上記の記載は、第１の例として、コンピュータメモリのアクセス速度を増加させる方法であって、仮想マシンコンピューティング環境において実行されている第１のプロセスから、第１のメモリの範囲に向けられた、第１のメモリアクセスを検出することと、第１のメモリアクセスを完了する必須条件として、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを生成することであって、階層的に配置された第２層アドレス変換テーブルが、ホスト物理メモリアドレスをゲスト物理メモリアドレスに相関させ、第１のエントリーが、階層的に最下位のテーブルレベルよりも少なくとも１つ上の階層レベルにあり、それにより、第１のエントリーによって識別される第２のメモリの範囲が、階層的に最下位のテーブルレベルのいずれのテーブルも参照せずに識別され得、第２のメモリの範囲が第１のメモリの範囲よりも大きい、生成することと、階層的に配置された第２層アドレス変換テーブルにおいて第１のエントリーを生成することに応答して、階層的に配置されたページテーブルにおける第１の複数のエントリーを使用済みとしてマークすることであって、階層的に配置されたページテーブルが、ホスト物理メモリアドレスをホスト仮想メモリアドレスに相関させ、第１の複数のエントリーが、全体として、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーと同じ第２のメモリの範囲を参照し、第１の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、マークすることとを含み、ゲスト物理メモリアドレスが、仮想マシンコンピューティング環境内で実行されるプロセスによって物理メモリへのアドレスとして認識され、ホスト物理メモリアドレスが、仮想マシンコンピューティング環境をホストするホストコンピューティングデバイスの実際の物理メモリへのアドレスであり、ホスト仮想メモリアドレスが、ホストコンピューティングデバイス上で実行されるメモリマネージャーによって提供される仮想メモリへのアドレスであり、メモリマネージャーが、仮想メモリを提供するように階層的に配置されたページテーブルを利用し、ゲスト物理メモリアドレスによって識別されるゲスト物理メモリが、ホスト仮想メモリアドレスの一部によって識別される、ホスト仮想メモリの一部によって支援される、方法を含む。

第２の例は、仮想マシンコンピューティング環境において実行されている第１のプロセスから第２のメモリアクセスを検出することであって、第２のメモリアクセスが、第１のメモリの範囲とは異なる第３のメモリの範囲に向けられる、第２のメモリアクセスを検出することと、階層的に配置されたページテーブルにおける第１の複数のエントリーの第２のサブセットを参照することによって第２のメモリアクセスを満たすことと、をさらに含み、第１のメモリアクセスが、階層的に配置されたページテーブルにおける第１の複数のエントリーの第１のサブセットを参照することによって満たされ、第１のサブセットが、階層的に配置されたページテーブルにおいて、第２のサブセットとは異なるエントリーを含む、第１の例の方法である。

第３の例は、第１のメモリアクセスが完了した後、階層的に配置されたページテーブルにおける第１の複数のエントリーの第１のサブセットが、対応するホスト物理メモリアドレスに元々格納され、その後不揮発性記憶媒体にページアウトされたデータを有することを検出することと、検出に応答して、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを無効化することと、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーの代わりに、階層的に配置された第２層アドレス変換テーブルに第２の複数のエントリーを生成することであって、第２の複数のエントリーが、全体として、第１のエントリーと同じ第２のメモリの範囲の少なくとも一部を参照し、第２の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、第２の複数のエントリーを生成することと、をさらに含む、第１の例の方法である。

第４の例は、第２の複数のエントリーが、第１のプロセスによって以前にアクセスされ、ページアウトされなかった第２のメモリの範囲の部分を参照する、第３の例の方法である。

第５の例は、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域を、ホスト物理メモリの単一の大きいページサイズの領域にアセンブルすること、をさらに含む、第１の例の方法である。

第６の例は、アセンブルすることが、第１のメモリアクセスを検出した後、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを生成する前に発生する、第５の例の方法である。

第７の例は、階層的に配置された第２層アドレス変換テーブルに第２のエントリーを生成することであって、第２のエントリーが、階層的に最下位のテーブルレベルより少なくとも１つ上の階層レベルにあり、それにより、第２のエントリーによって識別される第３のメモリの範囲が、階層的に最下位のテーブルレベルのいずれのテーブルも参照せずに識別され得、第３のメモリの範囲が、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域がアセンブルされた、ホスト物理メモリの単一の大きいページサイズの領域を参照する、生成することと、階層的に配置された第２層アドレス変換テーブルに第２のエントリーを生成することに応答して、階層的に配置されたページテーブルにおける第２の複数のエントリーを使用済みとしてマークすることであって、第２の複数のエントリーが、ホスト物理メモリの単一の大きいページサイズの領域にアセンブルされた、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域を参照する、マークすることと、をさらに含む、第５の例の方法である。

第８の例は、階層的に配置された第２層アドレス変換テーブルに第２のエントリーを生成することであって、第２のエントリーが、階層的に最下位のテーブルレベルより少なくとも１つ上の階層レベルにあり、それにより、第２のエントリーによって識別される第３のメモリの範囲が、階層的に最下位のテーブルレベルのいずれのテーブルも参照せずに識別され得、第３のメモリの範囲が、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域がアセンブルされた、ホスト物理メモリの単一の大きいページサイズの領域を参照する、生成することと、階層的に配置された第２層アドレス変換テーブルに第２のエントリーを生成することに応答して、階層的に配置されたページテーブルにおける第２の複数のエントリーを使用済みとしてマークすることであって、第２の複数のエントリーが、ホスト物理メモリの単一の大きいページサイズの領域にアセンブルされた、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域を参照する、マークすることと、をさらに含む、第７の例の方法である。

第９の例は、ホスト物理メモリの１つ以上の小さいページサイズの領域の第２のセットから、第１の複数の連続する小さいページサイズの領域の少なくとも一部にデータをコピーすることと、階層的に配置された第２層アドレス変換テーブルにおける第２の複数のエントリーを無効化することであって、第２の複数のエントリーが、（１）ホスト物理の１つ以上の小さいページサイズの領域の第２のセットを参照する、第１のエントリーのサブセットと、（２）ホスト物理メモリの第１の複数の連続する小さいページサイズの領域の少なくともいくつかを参照する、第２のエントリーのサブセットの両方を含み、第２の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、無効化することと、をさらに含み、階層的に配置された第２層アドレス変換テーブルにおける生成された第２のエントリーが、無効化された第２の複数のエントリーの代わりに利用される、第７の例の方法である。

第１０の例は、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域をアセンブルすることは、第１の複数の連続する小さいページサイズの領域のうちのいくつかから、第１の複数の連続する小さいページサイズの領域とは異なる、ホスト物理メモリの他の小さいページサイズの領域にデータをコピーすることを含む、第５の例の方法である。

第１１の例は、第１の複数の連続する小さいページサイズの領域のいくつかから他の小さいページサイズの領域へのデータのコピーすることは、第１の複数の連続する小さいページサイズの領域の断片化が、断片化閾値を下回る合にのみ実行される、第１０の例の方法である。

第１２の例は、第２のメモリの範囲のページングを防止すること、をさらに含む、第１の例の方法である。

第１３の例は、第２のメモリの範囲のページングの防止が、第２のメモリの範囲の１つ以上の部分がアクセス頻度閾値よりも頻繁にアクセスされる場合にのみ実行される、第１２の例の方法である。

第１４の例は、第２のメモリの範囲の１つ以上の部分がアクセス頻度閾値よりも低い頻度でアクセスされる場合に、第２のメモリの範囲のページングの防止を取り除くことをさらに含む、第１２の例の方法である。

第１５の例は、第２のメモリの範囲が、２ＭＢのサイズである。第１の例の方法である。

第１６の例は、１つ以上の中央処理装置と、ランダムアクセスメモリ（ＲＡＭ）と、１つ以上のコンピュータ可読媒体であって、コンピューティングデバイスによって実行されたときに、ホスト仮想メモリアドレスを、ＲＡＭ上の場所を識別するホスト物理メモリアドレスに変換するための階層的に配置されたページテーブルを参照するメモリマネージャーを、コンピューティングデバイスに提供させるコンピュータ実行可能命令の第１のセットと、コンピューティングデバイスによって実行されたときに、コンピューティングデバイスに仮想マシンコンピューティング環境を提供させるコンピュータ実行可能命令の第２のセットであって、仮想マシンコンピューティング環境内で実行されるプロセスが、ゲスト物理メモリアドレスを物理メモリへのアドレスとして認識し、ゲスト物理メモリアドレスによって識別されるさらなるゲスト物理メモリが、ホスト仮想メモリアドレスの一部によって識別される、ホスト仮想メモリの一部によって支援される、コンピュータ実行可能命令の第２のセットと、コンピューティングデバイスによって実行されたときに、コンピューティングデバイスに、仮想マシンコンピューティング環境で実行されている第１のプロセスから、第１のメモリの範囲に向けられた第１のメモリアクセスを検出することと、第１のメモリアクセスを完了する必須条件として、階層的に配置された第２層アドレス変換テーブルに第１のエントリーを生成することであって、階層的に配置された第２層アドレス変換テーブルが、ホスト物理メモリアドレスをゲスト物理メモリアドレスに相関させ、第１のエントリーが、階層的に最下位のテーブルレベルよりも少なくとも１つ上の階層レベルにあり、それにより、第１のエントリーによって識別される第２のメモリの範囲が、階層的に最下位のテーブルレベルにおけるテーブルを参照せずに識別されることができ、第２のメモリの範囲が第１のメモリの範囲よりも大きい、生成することと、階層的に配置された第２層アドレス変換テーブルに第１のエントリーを生成することに応答して、階層的に配置されたページテーブルにおける第１の複数のエントリーを使用済みとしてマークすることであって、第１の複数のエントリーが、全体として、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーと同じ第２のメモリの範囲を参照し、第１の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、マークすることと、を行わせるコンピュータ実行可能命令の第３のセットと、を備える、１つ以上のコンピュータ可読媒体と、を備える、コンピューティングデバイスである。

第１７の例は、コンピュータ実行可能命令の第３のセットが、コンピューティングデバイスによって実行されるときに、コンピューティングデバイスに、第１のメモリアクセスが完了した後、階層的に配置されたページテーブルにおける第１の複数のエントリーの第１のサブセットが、対応するホスト物理メモリアドレスに元々格納され、その後不揮発性記憶媒体にページアウトされたデータを有することを検出させ、検出に応答して、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを無効化させ、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーの代わりに、階層的に配置された第２層アドレス変換テーブルに第２の複数のエントリーを生成させることであって、第２の複数のエントリーが、全体として、第１のエントリーと同じ第２のメモリの範囲の少なくとも一部を参照し、第２の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、第２の複数のエントリーを生成させる、さらなるコンピュータ実行可能命令を含む、第１６の例のコンピューティングデバイスである。

第１８の例は、コンピュータ実行可能命令の第３のセットが、コンピューティングデバイスによって実行されるときに、コンピューティングデバイスに、ホスト物理メモリの第１の複数の連続する小さいページサイズの領域を、ホスト物理メモリの単一の大きいページサイズの領域にアセンブルさせることで、第１のメモリアクセスを検出した後、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを生成する前に発生する、アセンブルさせる、さらなるコンピュータ実行可能命令を含む、第１６の例のコンピューティングデバイスである。

第１９の例は、コンピュータ実行可能命令の第３のセットが、コンピューティングデバイスによって実行されるときに、コンピューティングデバイスに、第２のメモリの範囲のページングを防止させる、さらなるコンピュータ実行可能命令を含む、第１６の例のコンピューティングデバイスである。

第２０の例は、実行されるときに、コンピューティングデバイスに、仮想マシンコンピューティング環境において実行されている第１のプロセスから、第１のメモリの範囲に向けられた、第１のメモリアクセスを検出させ、第１のメモリアクセスを完了する必須条件として、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを生成させることであって、階層的に配置された第２層アドレス変換テーブルが、ホスト物理メモリアドレスをゲスト物理メモリアドレスに相関させ、第１のエントリーが、階層的に最下位のテーブルレベルよりも少なくとも１つ上の階層レベルにあり、それにより、第１のエントリーによって識別される第２のメモリの範囲が、階層的に最下位のテーブルレベルのいずれのテーブルも参照せずに識別され得、第２のメモリの範囲が第１のメモリの範囲よりも大きい、生成させ、階層的に配置された第２層アドレス変換テーブルにおいて第１のエントリーを生成することに応答して、階層的に配置されたページテーブルにおける第１の複数のエントリーを使用済みとしてマークさせることであって、階層的に配置されたページテーブルが、ホスト物理メモリアドレスをホスト仮想メモリアドレスに相関させ、第１の複数のエントリーが、全体として、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーと同じ第２のメモリの範囲を参照し、第１の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、マークさせ、ゲスト物理メモリアドレスが、仮想マシンコンピューティング環境内で実行されるプロセスによって物理メモリへのアドレスとして認識され、ホスト物理メモリアドレスが、仮想マシンコンピューティング環境をホストするホストコンピューティングデバイスの実際の物理メモリへのアドレスであり、ホスト仮想メモリアドレスが、ホストコンピューティングデバイス上で実行されるメモリマネージャーによって提供される仮想メモリへのアドレスであり、メモリマネージャーが、仮想メモリを提供するように階層的に配置されたページテーブルを利用し、ゲスト物理メモリアドレスによって識別されるゲスト物理メモリが、ホスト仮想メモリアドレスの一部によって識別される、ホスト仮想メモリの一部によって支援される、コンピュータ実行可能命令を含む１つ以上のコンピュータ可読記憶媒体である。

上記の記載からわかるように、ＳＬＡＴを通じてメモリアクセスを高速化できるメカニズムについて記載した。本明細書に記載の主題の多くの可能な変形を考慮して、本発明として、以下の特許請求の範囲およびそれに相当するものの範囲内に入る可能性のあるすべてのそのような実施形態を請求する。

Claims (15)

1. コンピュータメモリのアクセス速度を増加させる方法であって、
   仮想マシンコンピューティング環境において実行されている第１のプロセスから、第１のメモリの範囲に向けられた、第１のメモリアクセスを検出することと、
   前記第１のメモリアクセスを完了する必須条件として、階層的に配置された第２層アドレス変換テーブルにおける第１のエントリーを生成することであって、前記階層的に配置された第２層アドレス変換テーブルが、ホスト物理メモリアドレスをゲスト物理メモリアドレスに相関させ、前記第１のエントリーが、階層的に最下位のテーブルレベルよりも少なくとも１つ上の階層レベルにあり、それにより、前記第１のエントリーによって識別される第２のメモリの範囲が、前記階層的に最下位のテーブルレベルのいずれのテーブルも参照せずに識別され得、前記第２のメモリの範囲が前記第１のメモリの範囲よりも大きい、生成することと、
   前記階層的に配置された第２層アドレス変換テーブルにおいて前記第１のエントリーを生成することに応答して、階層的に配置されたページテーブルにおける第１の複数のエントリーを使用済みとしてマークすることであって、前記階層的に配置されたページテーブルが、前記ホスト物理メモリアドレスをホスト仮想メモリアドレスに相関させ、前記第１の複数のエントリーが、全体として、前記階層的に配置された第２層アドレス変換テーブルにおける前記第１のエントリーと同じ第２のメモリの範囲を参照し、前記第１の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、マークすることとを含み、
   前記ゲスト物理メモリアドレスが、前記仮想マシンコンピューティング環境内で実行されるプロセスによって物理メモリへのアドレスとして認識され、
   前記ホスト物理メモリアドレスが、前記仮想マシンコンピューティング環境をホストするホストコンピューティングデバイスの実際の物理メモリへのアドレスであり、
   前記ホスト仮想メモリアドレスが、前記ホストコンピューティングデバイス上で実行されるメモリマネージャーによって提供される仮想メモリへのアドレスであり、前記メモリマネージャーが、前記仮想メモリを提供するように前記階層的に配置されたページテーブルを利用し、
   前記ゲスト物理メモリアドレスによって識別されるゲスト物理メモリが、前記ホスト仮想メモリアドレスの一部によって識別される、ホスト仮想メモリの一部によって支援される、方法。
2. 前記第１のメモリアクセスが完了した後、前記階層的に配置されたページテーブルにおける前記第１の複数のエントリーの第１のサブセットが、対応するホスト物理メモリアドレスに元々格納され、その後不揮発性記憶媒体にページアウトされたデータを有することを検出することと、
   前記検出に応答して、前記階層的に配置された第２層アドレス変換テーブルにおける前記第１のエントリーを無効化することと、
   前記階層的に配置された第２層アドレス変換テーブルにおける前記第１のエントリーの代わりに、前記階層的に配置された第２層アドレス変換テーブルに第２の複数のエントリーを生成することであって、前記第２の複数のエントリーが、全体として、前記第１のエントリーと同じ第２のメモリの範囲の少なくとも一部を参照し、前記第２の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、第２の複数のエントリーを生成することと、をさらに含む、請求項１に記載の方法。
3. 前記ホスト物理メモリの第１の複数の連続する小さいページサイズの領域を、前記ホスト物理メモリの単一の大きいページサイズの領域にアセンブルすること、をさらに含む、請求項１に記載の方法。
4. 前記階層的に配置された第２層アドレス変換テーブルに第２のエントリーを生成することであって、前記第２のエントリーが、前記階層的に最下位のテーブルレベルより前記少なくとも１つ上の階層レベルにあり、それにより、前記第２のエントリーによって識別される第３のメモリの範囲が、前記階層的に最下位のテーブルレベルのいずれのテーブルも参照せずに識別され得、前記第３のメモリの範囲が、前記ホスト物理メモリの前記第１の複数の連続する小さいページサイズの領域がアセンブルされた、前記ホスト物理メモリの前記単一の大きいページサイズの領域を参照する、生成することと、
   前記階層的に配置された第２層アドレス変換テーブルに前記第２のエントリーを生成することに応答して、前記階層的に配置されたページテーブルにおける第２の複数のエントリーを使用済みとしてマークすることであって、前記第２の複数のエントリーが、前記ホスト物理メモリの前記単一の大きいページサイズの領域にアセンブルされた、前記ホスト物理メモリの前記第１の複数の連続する小さいページサイズの領域を参照する、マークすることと、をさらに含む、請求項３に記載の方法。
5. 前記ホスト物理メモリの第２の複数の小さいページサイズの領域から、前記第１の複数の連続する小さいページサイズの領域の少なくとも一部にデータをコピーすることであって、前記第２の複数の小さいページサイズの領域が、少なくともパーティが不連続である、コピーすることと、
   前記ホスト物理メモリの前記第２の複数の小さいページサイズの領域を参照する、前記階層的に配置された第２層アドレス変換テーブルにおける第２の複数のエントリーを無効化することであって、前記第２の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、無効化することと、をさらに含み、
   前記階層的に配置された第２層アドレス変換テーブルにおける前記生成された第２のエントリーが、無効化された前記第２の複数のエントリーの代わりに利用される、請求項４に記載の方法。
6. 前記ホスト物理メモリの１つ以上の小さいページサイズの領域の第２のセットから、前記第１の複数の連続する小さいページサイズの領域の少なくとも一部にデータをコピーすることと、
   前記階層的に配置された第２層アドレス変換テーブルにおける第２の複数のエントリーを無効化することであって、前記第２の複数のエントリーが、（１）前記ホスト物理の前記１つ以上の小さいページサイズの領域の前記第２のセットを参照する、第１のエントリーのサブセットと、（２）前記ホスト物理メモリの前記第１の複数の連続する小さいページサイズの領域の少なくともいくつかを参照する、第２のエントリーのサブセットの両方を含み、前記第２の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、無効化することと、をさらに含み、
   前記階層的に配置された第２層アドレス変換テーブルにおける前記生成された第２のエントリーが、無効化された前記第２の複数のエントリーの代わりに利用される、請求項４に記載の方法。
7. 前記ホスト物理メモリの前記第１の複数の連続する小さいページサイズの領域を前記アセンブルすることは、前記第１の複数の連続する小さいページサイズの領域のうちのいくつかから、前記第１の複数の連続する小さいページサイズの領域とは異なる、前記ホスト物理メモリの他の小さいページサイズの領域にデータをコピーすることを含む、請求項３に記載の方法。
8. 前記第２のメモリの範囲のページングを防止すること、をさらに含む、請求項１に記載の方法。
9. 実行されたときに、コンピューティングデバイスに請求項１に記載のステップを実行させるコンピュータ実行可能命令を含む、１つ以上のコンピュータ可読記憶媒体。
10. コンピューティングデバイスであって、
    １つ以上の中央処理装置と、
    ランダムアクセスメモリ（ＲＡＭ）と、
    １つ以上のコンピュータ可読媒体であって、
    前記コンピューティングデバイスによって実行されたときに、ホスト仮想メモリアドレスを、前記ＲＡＭ上の場所を識別するホスト物理メモリアドレスに変換するための階層的に配置されたページテーブルを参照するメモリマネージャーを、前記コンピューティングデバイスに提供させるコンピュータ実行可能命令の第１のセットと、
    前記コンピューティングデバイスによって実行されたときに、前記コンピューティングデバイスに仮想マシンコンピューティング環境を提供させるコンピュータ実行可能命令の第２のセットであって、前記仮想マシンコンピューティング環境内で実行されるプロセスが、ゲスト物理メモリアドレスを物理メモリへのアドレスとして認識し、前記ゲスト物理メモリアドレスによって識別されるさらなるゲスト物理メモリが、前記ホスト仮想メモリアドレスの一部によって識別される、ホスト仮想メモリの一部によって支援される、コンピュータ実行可能命令の第２のセットと、
    前記コンピューティングデバイスによって実行されたときに、前記コンピューティングデバイスに、
    前記仮想マシンコンピューティング環境で実行されている第１のプロセスから、第１のメモリの範囲に向けられた第１のメモリアクセスを検出することと、
    前記第１のメモリアクセスを完了する必須条件として、階層的に配置された第２層アドレス変換テーブルに第１のエントリーを生成することであって、前記階層的に配置された第２層アドレス変換テーブルが、前記ホスト物理メモリアドレスを前記ゲスト物理メモリアドレスに相関させ、前記第１のエントリーが、階層的に最下位のテーブルレベルよりも少なくとも１つ上の階層レベルにあり、それにより、前記第１のエントリーによって識別される第２のメモリの範囲が、前記階層的に最下位のテーブルレベルにおけるテーブルを参照せずに識別されることができ、前記第２のメモリの範囲が前記第１のメモリの範囲よりも大きい、生成することと、
    前記階層的に配置された第２層アドレス変換テーブルに前記第１のエントリーを生成することに応答して、前記階層的に配置されたページテーブルにおける第１の複数のエントリーを使用済みとしてマークすることであって、前記第１の複数のエントリーが、全体として、前記階層的に配置された第２層アドレス変換テーブルにおける前記第１のエントリーと同じ前記第２のメモリの範囲を参照し、前記第１の複数のエントリーのエントリーが、階層的に最下位のテーブルレベルにある、マークすることと、を行わせるコンピュータ実行可能命令の第３のセットと、を備える、１つ以上のコンピュータ可読媒体と、を備える、コンピューティングデバイス。
11. 前記仮想マシンコンピューティング環境において実行されている前記第１のプロセスから第２のメモリアクセスを検出することであって、前記第２のメモリアクセスが、前記第１のメモリの範囲とは異なる第３のメモリの範囲に向けられる、第２のメモリアクセスを検出することと、
    前記階層的に配置されたページテーブルにおける前記第１の複数のエントリーの第２のサブセットを参照することによって前記第２のメモリアクセスを満たすことと、をさらに含み、
    前記第１のメモリアクセスが、前記階層的に配置されたページテーブルにおける前記第１の複数のエントリーの第１のサブセットを参照することによって満たされ、前記第１のサブセットが、前記階層的に配置されたページテーブルにおいて、前記第２のサブセットとは異なるエントリーを含む、請求項１に記載の方法。
12. 前記第２の複数のエントリーが、前記第１のプロセスによって以前にアクセスされ、ページアウトされなかった前記第２のメモリの範囲の部分を参照する、請求項２に記載の方法。
13. 前記アセンブルすることが、前記第１のメモリアクセスを検出した後、前記階層的に配置された第２層アドレス変換テーブルにおける前記第１のエントリーを生成する前に発生する、請求項３に記載の方法。
14. 前記第１の複数の連続する小さいページサイズの領域の前記いくつかから前記他の小さいページサイズの領域への前記データの前記コピーすることは、前記第１の複数の連続する小さいページサイズの領域の断片化が、断片化閾値を下回る合にのみ実行される、請求項７に記載の方法。
15. 前記第２のメモリの範囲の１つ以上の部分がアクセス頻度閾値よりも低い頻度でアクセスされる場合に、前記第２のメモリの範囲のページングの前記防止を取り除くことをさらに含む、請求項８に記載の方法。
    

Images