WO2016024436A1 - 同相雑音除去回路及び差動伝送路 - Google Patents

同相雑音除去回路及び差動伝送路 Download PDF

Info

Publication number
WO2016024436A1
WO2016024436A1 PCT/JP2015/066974 JP2015066974W WO2016024436A1 WO 2016024436 A1 WO2016024436 A1 WO 2016024436A1 JP 2015066974 W JP2015066974 W JP 2015066974W WO 2016024436 A1 WO2016024436 A1 WO 2016024436A1
Authority
WO
WIPO (PCT)
Prior art keywords
pair
common
mode noise
differential
differential signals
Prior art date
Application number
PCT/JP2015/066974
Other languages
English (en)
French (fr)
Inventor
平林　敦志
Original Assignee
Ｈ＆Ｔテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｈ＆Ｔテクノロジー株式会社 filed Critical Ｈ＆Ｔテクノロジー株式会社
Priority to JP2015553691A priority Critical patent/JP6040326B2/ja
Publication of WO2016024436A1 publication Critical patent/WO2016024436A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Definitions

  • the present invention relates to a common-mode noise removal circuit for removing common-mode noise on which a pair of differential signals are superimposed, and a differential transmission line equipped with the common-mode noise removal circuit.
  • differential transmission has been adopted as communication between electronic devices such as a PC and a USB.
  • the differential transmission is a system in which a pair of differential signals having opposite phases are transmitted using a pair of differential lines, and a signal is transmitted using a difference between the pair of differential signals (for example, Patent Document 1).
  • CMF common mode filter
  • CMF has a high impedance to the common mode noise due to resonance between the inductor and the parasitic capacitor, and attenuates the common mode noise. Therefore, the common mode noise in a wide band cannot be removed.
  • the common-mode noise jumping to the input side of the CMF is attenuated on the output side of the CMF, but remains on the input side. That is, the CMF cannot remove the common-mode noise in the entire differential line, and there is a problem that the range in which the common-mode noise can be removed can be removed only on the output side than the CMF.
  • an object of the present invention is to provide a common-mode noise removal circuit and a differential transmission line that can remove common-mode noise of the entire differential line over a wide band.
  • the present invention made in order to solve the above-mentioned problems is provided with a common-mode noise removal circuit that removes common-mode noise that is arranged on a pair of differential lines and is superimposed on a pair of differential signals that are transmitted through the pair of differential lines.
  • a common-mode noise detection unit for detecting the common-mode noise superimposed on the pair of differential signals, and subtracting the common-mode noise detected by the common-mode noise detection unit from the pair of differential signals for removal.
  • a removal unit for detecting the common-mode noise superimposed on the pair of differential signals, and subtracting the common-mode noise detected by the common-mode noise detection unit from the pair of differential signals for removal.
  • the common-mode noise removal circuit of the present invention includes the chip including the common-mode noise detection unit and the removal unit, and provided with a pair of pads for inputting the pair of differential signals, and the pair of differences.
  • a bonding wire is
  • the common-mode noise detection unit includes a pair of first MOS transistors connected in series with each other in reverse polarity and a pair of second MOS transistors connected in series with each other in reverse polarity.
  • One of the pair of differential signals is input to the gates of the pair of first MOS transistors, and the other of the pair of differential signals is input to the gates of the pair of second MOS transistors.
  • the connection point between the pair of first MOS transistors and the connection point between the pair of second MOS transistors are connected to each other and to the ground via a resistor.
  • the common-mode noise detection unit outputs a voltage corresponding to the common-mode noise
  • the removal unit outputs a voltage that converts the output voltage from the common-mode noise detection unit into a current.
  • a current conversion circuit is configured, and an output of the voltage-current conversion circuit is connected to a differential line for transmitting the pair of differential signals.
  • the present invention made to solve the above-described problems includes a substrate, a pair of differential lines mounted on the substrate for transmitting a differential signal, and common-mode noise removal mounted on the substrate.
  • Each of the pair of differential lines is divided, and one of the divided differential lines is directly connected to the first pin and divided. The other is directly connected to the second pin.
  • the common-mode noise removal circuit detects the common-mode noise superimposed on the pair of differential signals so that the common-mode noise superimposed on the pair of differential signals transmitted through the pair of differential lines is removed.
  • a removal unit that subtracts and removes the common-mode noise detected by the common-mode noise detection unit from the pair of differential signals.
  • the common-mode noise removal circuit includes the common-mode noise detection unit and the removal unit, and includes a chip provided with a pair of pads for inputting the pair of differential signals, and a pair of differential lines.
  • the common-mode noise detection unit detects the common-mode noise superimposed on the pair of differential signals from the pair of differential signals
  • the removal unit detects the common-mode noise detection unit from the pair of differential signals.
  • the detected common mode noise is subtracted and removed. Thereby, the common mode noise of the whole differential line can be removed in a wide band.
  • the pair of first pins, the first bonding wire, the second bonding wire, and the pair of second pins can be part of the differential line, and a high-frequency differential signal is transmitted. be able to.
  • FIG. 2 is an electric circuit diagram illustrating an example of the common-mode noise removal circuit illustrated in FIG. 1.
  • A And
  • B is a time chart which respectively shows the waveform of the differential signal output from the differential signal generator shown in FIG.
  • FIG. 3 is an electric circuit diagram illustrating an example of an in-phase component detection circuit illustrated in FIG. 2.
  • FIG. 3 is an electric circuit diagram showing a modification of the in-phase component detection circuit shown in FIG. 2.
  • a differential transmission path 1 shown in the figure is used for, for example, communication between a PC and a USB. As shown in FIG. 1 and the like, the differential transmission path 1 is mounted on the substrate 2, the pair of differential lines L 1 and L 2 for transmitting a pair of differential signals, and the substrate 2. And a common-mode noise removal circuit 3 mounted thereon.
  • substrate 2 is comprised from FR4, for example.
  • the pair of differential lines L1 and L2 is made of, for example, copper foil printed on the substrate 2. As shown in FIG. 2, the pair of differential lines L1 and L2 is connected to the differential signal generators V D + and V D ⁇ via the terminating resistor R01 at the output end.
  • the pair of differential lines L1 and L2 has an input side end connected to the ground via a termination resistor R02.
  • the differential line L1 is composed of divided differential lines L11 and L12
  • the differential line L2 is composed of divided divided differential lines L21 and L22. Has been.
  • the common-mode noise removal circuit 3 is a circuit that removes common-mode noise superimposed on a pair of differential signals, and is formed as an IC in this embodiment. As shown in FIG. 2, the common-mode noise removal circuit 3 has a common-mode component superimposed on a pair of differential signals V out + and V out ⁇ transmitted on the differential lines L1 and L2 (between the termination resistors R01 and R02).
  • Vout + Vdif + Vcom (1)
  • V out ⁇ ⁇ V dif + V com (2)
  • Vcom ( Vout ++ Vout- ) / 2 (3)
  • An example of such an in-phase component detection circuit 31 is the circuit shown in FIG. Phase component detecting circuit 31 shown in FIG. 4, the current Id + corresponding to the differential signal V out +, the current Id- corresponding to the differential signal V out-, by adding, by flowing to the resistor RL, the resistor This is a circuit that outputs a voltage Vout generated in RL as an in-phase component Vcom .
  • the transistors Q11 and Q21 are composed of P-channel MOS transistors, and the transistors Q12 and Q22 are composed of N-channel MOS transistors.
  • the gates and the drains are connected to each other, and the differential signal Vout + is input to the gates.
  • the pair of transistors Q21 and Q22 have their gates and drains connected to each other, and a differential signal V out ⁇ is input to the gates.
  • the current Id + corresponding to the differential signal Vout + is output from the drains of the transistors Q11 and Q12
  • the current Id ⁇ corresponding to the differential signal Vout ⁇ is output from the drains of the transistors Q21 and Q22. Is done. A current obtained by adding these currents Id + and Id ⁇ flows through the resistor RL.
  • the currents Id + and Id ⁇ are expressed by the following equations (4) and (5), where the transconductances of the transistors Q11 and Q12, Q21 and Q22 are gm.
  • Id + ⁇ gm ⁇ V out + (4)
  • Id ⁇ ⁇ gm ⁇ V out ⁇ (5)
  • V out ⁇ gm ⁇ V out + ⁇ RL ⁇ gm ⁇ V out ⁇ ⁇ RL (6)
  • the output V out can be expressed by the following expression (7), which is certainly a value corresponding to the in-phase component V com .
  • the removal circuit 32 includes voltage-current conversion circuits 32A and 32B that convert the output V out of the in-phase component detection circuit 31 into a current value ic.
  • the outputs of the voltage-current conversion circuits 32A and 32B are respectively connected to the input of the in-phase component detection circuit 31 and thereby connected to the differential lines L1 and L2.
  • the removal circuit 32 adds and subtracts the current ic from the current flowing through the differential lines L1 and L2, and flows the current ic through the termination resistor R02, thereby removing common-mode noise from the differential signals V out + and V out ⁇ .
  • V out + and V out ⁇ transmitted on the differential lines L1 and L2 are expressed by the following equations (10) and (11).
  • V out + (V d + -ic ⁇ R0) / 2 (10)
  • V out- (V d- -ic ⁇ R0) / 2 ⁇ (11)
  • V d + and V d ⁇ output from the differential signal generators V D + and V D ⁇ can be expressed by the following formulas (24) and (25), which are expressed by the above formulas (22) and (23). Substituting into, the following formulas (26) and (27) are obtained.
  • V d + V dif + V com (24)
  • V d ⁇ ⁇ V dif + V com (25)
  • the common-mode component detection circuit 31 detects the common-mode noise V com superimposed on the pair of differential signals V out + and V out ⁇ from the pair of differential signals V out + and V out ⁇ .
  • the removal circuit 32 subtracts the common-mode noise V com detected by the common-mode component detection circuit 31 from the pair of differential signals V out + and V out ⁇ and removes them. As a result, the common mode noise of the entire differential lines L1 and L2 can be removed in a wide band.
  • the in-phase component detection circuit 31 is configured by the transistors Q11, Q12 and Q21, Q22, and the removal circuit 32 is configured by the voltage-current conversion circuits 32A and 32B. In-phase noise can be detected and removed.
  • the chip 33 and the bonding wires W1 and W2 are sealed with resin, and the first pins P11 and P12 and the second pins P21 and P22 are provided so as to partially protrude from the resin sealing.
  • the chip 33 includes the above-described in-phase component detection circuit 31 and removal circuit 32, and is provided with a pair of pads Pd1 and Pd2 for inputting a pair of differential signals V out + and V out ⁇ , respectively.
  • the pair of first pins P11 and P12 are directly connected to the divided differential lines L11 and L21 of the differential lines L1 and L2, respectively.
  • the pair of second pins P21 and P22 are directly connected to the divided differential lines L12 and L22 of the differential lines L1 and L2, respectively.
  • the bonding wire W1 connects the pad Pd1, the first pin P11, and the second pin P21, respectively.
  • the bonding wire W2 connects the pad Pd2 to the first pin P12 and the second pin P22.
  • the pair of first pins P11 and P21, the first bonding wire W1, the second bonding wire W2, and the pair of second pins P12 and P22 are connected to the differential line.
  • L1 and L2 can be part of them, and high-frequency differential signals V out + and V out ⁇ can be transmitted.
  • V out + sin ( ⁇ t + ⁇ / 2) (28)
  • V out ⁇ ⁇ sin ( ⁇ t ⁇ / 2) (29)
  • V out + sin ⁇ t ⁇ cos ⁇ + sin ⁇ ⁇ cos ⁇ t (30)
  • V out ⁇ ⁇ sin ⁇ t ⁇ cos ⁇ + sin ⁇ ⁇ cos ⁇ t (31)
  • V out + and V out ⁇ are subtracted, the following equation (35) is obtained.
  • V out + ⁇ (a + c) / 2 ⁇ ⁇ x + (b ⁇ d) / 2 + ⁇ (Ac) / 2 ⁇ .x + (b + d) / 2 (36)
  • V out ⁇ ⁇ [ ⁇ (a + c) / 2 ⁇ ⁇ x + (b ⁇ d) / 2] + ⁇ (Ac) / 2 ⁇ .x + (b + d) / 2 (37)
  • Vout + Vdc1 + sin ⁇ t (38)
  • V out ⁇ Vdc 2 ⁇ sin ⁇ t (39)
  • V out + ⁇ (Vdc1 ⁇ Vdc2) / 2 + sin ⁇ t ⁇ + (Vdc1 + Vdc2) / 2 (40)
  • V out ⁇ ⁇ ⁇ (Vdc1 ⁇ Vdc2) / 2 + sin ⁇ t ⁇ + (Vdc1 + Vdc2) / 2 (41)
  • V out + A ⁇ sin ⁇ t (42)
  • V out ⁇ ⁇ B ⁇ sin ⁇ t (43)
  • V out + (A + B) / 2 ⁇ sin ⁇ t + (A ⁇ B) / 2 ⁇ sin ⁇ t ... (44)
  • V out ⁇ ⁇ ⁇ (A + B) / 2 ⁇ sin ⁇ t ⁇ + (A ⁇ B) / 2 ⁇ sin ⁇ t ... (45)
  • a differential signal having a delay difference is decomposed into an in-phase component and an anti-phase component as shown in the following equations (49) and (50), and the deterioration of the differential signal can be prevented by removing the in-phase component. I understood.
  • the current addition formula shown in FIG. 4 is used as the in-phase component detection circuit 31, but the present invention is not limited to this.
  • a voltage addition type as shown in FIG. 5 may be used.
  • the in-phase component detection circuit 31 shown in FIG. 5 includes two resistors R each having one end inputted with differential signals V out + and V out ⁇ and the other end connected to each other.
  • the connection point of the resistor R is the output Vout . From this Vout, it can be seen that the in-phase component can be detected as shown in the following equation (51).
  • the common-mode noise removal circuit 3 is provided between the divided differential lines L11 and L21 and the harmful differential lines L12 and L22, and includes the first pins P11 and P12 and the bonding wire W1. , W2 and the second pins P21 and P22 are part of the differential lines L1 and L2, but are not limited thereto. If the differential signal is not a high frequency, the differential lines L1 and L2 may be divided into one line on the substrate 2 and connected to the common-mode noise removal circuit 3 without being divided.
  • the above-described common-mode component detection circuit 31 and removal circuit 32 are examples, and any circuit that can detect and remove common-mode noise may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【解決手段】同相雑音除去回路３は、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を伝送する一対の差動ラインＬ１、Ｌ２に配され、該―対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－に重畳された同相雑音を除去する。同相成分検出回路３１は、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－に重畳された同相雑音Ｖｃｏｍを検出する。除去回路３２は、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－から同相成分検出回路３１により検出された同相雑音Ｖｃｏｍを差し引いて除去する。

Description

同相雑音除去回路及び差動伝送路
　本発明は、一対の差動信号の重畳された同相雑音を除去する同相雑音除去回路及び当該同相雑音除去回路を搭載した差動伝送路に関するものである。
　従来、例えばＰＣとＵＳＢなどの電子機器間の通信として、差動伝送が採用されている。差動伝送は、一対の差動ラインを用いて逆位相となる一対の差動信号を伝送させ、一対の差動信号の差で信号を伝送する方式である（例えば特許文献１）。
特開２００８－４２３１６号公報
　上述した差動伝送は、一対の差動信号に同じ位相の外来ノイズが加わったとしても、一対の差動信号の差を取るため、外来ノイズを除去することができる。しかしながら、位相のズレなど一対の差動信号のアンバランスが原因で同相雑音が発生し、一対の差動ラインをアンテナとしてノイズを放射する虞がある。
　そこで、差動ライン上にコモンモードフィルタ（以下ＣＭＦ）を設けて、同相雑音を減衰させていた。しかしながら、ＣＭＦによる同相雑音の減衰では以下に示す問題があった。
　ＣＭＦは、インダクタとそこに寄生するキャパシタとの共振により同相雑音に対してインピーダンスが高くなり、同相雑音を減衰させるため、広い帯域での同相雑音を除去することができない。
　広い帯域での同相雑音の除去を実現するためには、共振周波数の異なるＣＭＦを複数個接続する必要があリ、コスト、基板占有面積、挿入損失が大きくなってしまう。また、低い周波数での同相雑音除去を実現するためにはCMFのインダクタンスを大きくする必要があり、その結果部品の筐体が大きくなり低い周波数での小型化、低背化が難しい、という問題があつた。
　また、ＣＭＦの入力側に飛び込んだ同相雑音はＣＭＦの出力側では減衰されるが、入力側ではそのままである。すなわち、ＣＭＦは差動ライン全体で同相雑音を除去できるわけではなく、同相雑音を除去できる範囲はＣＭＦよりも出力側でしか除去できない、という問題があつた。
　そこで、本発明は、広い帯域で、かつ、差動ライン全体の同相雑音を除去できる同相雑音除去回路及び差動伝送路を提供することを目的とする。
　上記課題を解決するためになされた本発明は、一対の差動ラインに配され、当該―対の差動ラインを伝送する一対の差動信号に重畳された同相雑音を除去する同相雑音除去回路であって、前記一対の差動信号に重畳された前記同相雑音を検出する同相雑音検出部と、前記一対の差動信号から前記同相雑音検出部により検出された前記同相雑音を差し引いて除去する除去部と、を備える。
　また、本発明の同相雑音除去回路は、前記同相雑音検出部及び前記除去部を内蔵し、前記一対の差動信号をそれぞれ入力するための一対のパッドが設けられたチップと、前記一対の差動ラインにそれぞれ接続される一対の第１ピンと、前記一対の差動ラインにそれぞれ接続される一対の第２ピンと、前記一対のパッドの一方と、前記一対の第１ピンの一方及び前記一対の第２ピンの一方と、をそれぞれ接続する第１ボンディングワイヤと、前記一対のパッドの他方と、前記一対の第１ピンの他方及び前記一対の第２ピンの他方と、をそれぞれ接続する第２ボンディングワイヤと、を備える。
　また、本発明の同相雑音除去回路において、前記同相雑音検出部は、互いに直列接続され、かつ、逆極性の一対の第１ＭＯＳトランジスタと、互いに直列接続され、かつ、逆極性の一対の第２ＭＯＳトランジスタと、から構成され、前記一対の第１ＭＯＳトランジスタのゲートには、前記一対の差動信号の一方が入力され、前記一対の第２ＭＯＳトランジスタのゲートには、前記一対の差動信号の他方が入力され、前記一対の第１ＭＯＳトランジスタ間の接続点と前記一対の第２ＭＯＳトランジスタ間の接続点とは、互いに接続されると共に、抵抗を介してグランドに接続される。
　また、本発明の同相雑音除去回路において、前記同相雑音検出部は、前記同相雑音に応じた電圧を出力し、前記除去部は、前記同相雑音検出部からの出力電圧を電流に変換する電圧一電流変換回路から構成され、前記電圧―電流変換回路の出力を前記一対の差動信号を伝送する差動ラインに接続する。
　また、上記課題を解決するためになされた本発明は、基板と、前記基板上に搭載され、差動信号を伝送するための一対の差動ラインと、前記基板上に搭載された同相雑音除去回路と、を備えた差動伝送路であって、前記一対の差動ラインの各々は、分割され、各差動ラインは、分割された一方が前記第１ピンに直接接続され、前記分割された他方が前記第２ピンに直接接続されている。前記同相雑音除去回路は、前記―対の差動ラインを伝送する一対の差動信号に重畳された同相雑音が除去されるように、前記一対の差動信号に重畳された前記同相雑音を検出する同相雑音検出部と、前記一対の差動信号から前記同相雑音検出部により検出された前記同相雑音を差し引いて除去する除去部と、を備える。前記同相雑音除去回路は、前記同相雑音検出部及び前記除去部を内蔵し、前記一対の差動信号をそれぞれ入力するための一対のパッドが設けられたチップと、前記一対の差動ラインにそれぞれ接続される一対の第１ピンと、前記一対の差動ラインにそれぞれ接続される一対の第２ピンと、前記一対のパッドの一方と、前記一対の第１ピンの一方及び前記一対の第２ピンの一方と、をそれぞれ接続する第１ボンディングワイヤと、前記一対のパッドの他方と、前記一対の第１のピンの他方及び前記一対の第２ピンの他方と、をそれぞれ接続する第２ボンディングワイヤと、を備える。
　本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
　本発明によれば、同相雑音検出部が、一対の差動信号から当該―対の差動信号に重畳された同相雑音を検出し、除去部が、一対の差動信号から同相雑音検出部により検出された同相雑音を差し引いて除去する。これにより、広い帯域で、かつ、差動ライン全体の同相雑音を除去できる。
　また、本発明によれば、一対の第１ピン、第１ボンディングワイヤ、第２ボンディングワイヤ、一対の第２ピンを差動ラインの一部とすることができ、高周波の差動信号を伝送させることができる。
　また、本発明によれば、簡単な構成で、同相雑音を検出することができる。
　また、本発明によれば、簡単な構成で、同相雑音を除去することができる。
本実施形態に係る同相雑音除去回路を組み込んだ差動伝送路の一例を示す図である。 図１に示す同相雑音除去回路の一例を示す電気回路図である。 （Ａ）及び（Ｂ）はそれぞれ、図１に示す差動信号発生器から出力される差動信号の波形を示すタイムチャートである。 図２に示す同相成分検出回路の一例を示す電気回路図である。 図２に示す同相成分検出回路の変形例を示す電気回路図である。
　本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
　以下、本実施形態に係る同相雑音除去回路を組み込んだ差動伝送路について、図１～図４を参照して説明する。同図に示す差動伝送路1は、例えば、ＰＣ―ＵＳＢ間の通信に用いられる。図1などに示すように、差動伝送路１は、基板２と、基板２上に搭載され、一対の差動信号を伝送するための一対の差動ラインＬ１、Ｌ２と、基板２上に搭載された同相雑音除去回路３と、を備えている。
　基板２は、例えばＦＲ４から構成されている。一対の差動ラインＬ１、Ｌ２は、基板２上にプリントされた例えば銅箔から構成されている。一対の差動ラインＬ１、Ｌ２は、図２に示すように、出力側の端部が終端抵抗Ｒ０１を介して差動信号発生器ＶＤ＋、ＶＤ－に接続されている。一対の差動ラインＬ１、Ｌ２は、入力側の端部が終端抵抗Ｒ０２を介してグランドに接続されている。
　差動信号発生器ＶＤ＋、ＶＤ－は、一対の差動ラインＬ１、Ｌ２に互いに逆向きの電流が流れるように、図３に示すような互いに逆位相の差動信号Ｖｄ＋、Ｖｄ－を出力する。
　また、図１及び図２に示すように、差動ラインＬ１は、分割された分割差動ラインＬ１１及びＬ１２から構成され、差動ラインＬ２は、分割された分割差動ラインＬ２１及びＬ２２から構成されている。
　同相雑音除去回路３は、一対の差動信号に重畳された同相雑音を除去する回路であり、本実施形態ではＩＣ化されている。同相雑音除去回路３は、図２に示すように、差動ラインＬ１、Ｌ２上(終端抵抗Ｒ０１、Ｒ０２間)に伝送される一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－に重畳された同相成分を同相雑音として検出する同相成分検出回路３１（＝同相雑音検出部）と、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－から同相成分検出回路３１により検出された同相雑音を差し引いで除去する除去回路３２（＝除去部）と、を備えている。
　まず、同相成分検出回路３１について説明する。今、差動ラインＬ１、Ｌ２を伝送する差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－の逆相成分をＶｄｉｆ、同相成分をＶｃｏｍとすると、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－は下記の式（１）、（２）で表される。
Ｖｏｕｔ＋＝Ｖｄｉｆ＋Ｖｃｏｍ　・・・（１）
Ｖｏｕｔ－＝－Ｖｄｉｆ＋Ｖｃｏｍ　・・・（２）
　上記式（１）、（２）により、同相成分Ｖｃｏｍは下記に示す式（３）となる。
Ｖｃｏｍ＝（Ｖｏｕｔ＋＋Ｖｏｕｔ－）／２　・・・（３）
　式（３）から明らかなように、同相成分Ｖｃｏｍを取り出すためには、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を足し合わせればよいことが分かる。
　このような同相成分検出回路３１の一例として図４に示す回路が挙げられる。図４に示す同相成分検出回路３１は、差動信号Ｖｏｕｔ＋に応じた電流Ｉｄ＋と、差動信号Ｖｏｕｔ－に応じた電流Ｉｄ－と、を加算して、抵抗ＲＬに流すことにより、抵抗ＲＬに発生する電圧Ｖｏｕｔを同相成分Ｖｃｏｍとして出力する回路である。
　詳しく説明すると、同相成分検出回路３１は、直列接続され、かつ、逆極性の一対のトランジスタＱ１１及びＱ１２（＝一対の第１ＭＯＳトランジスタ）と、互いに直列接続され、かつ、逆極性の一対のトランジスタＱ２１及びＱ２２（＝一対の第２ＭＯＳトランジスタ）と、から構成されている。 トランジスタＱ１１及びトランジスタＱ２１は、Ｐチャ
ンネルのＭＯＳトランジスタから構成され、 トランジスタＱ１２及びＱ２２は、Ｎチャン
ネルのＭＯＳトランジスタから構成されている。
　一対のトランジスタＱ１１及びＱ１２は、ゲート同士、 ドレイン同士が互いに接続され、ゲートに差動信号Ｖｏｕｔ＋が入力されている。また、一対のトランジスタＱ２１及びＱ２２は、ゲート同士、 ドレイン同士が互いに接続され、ゲートに差動信号Ｖｏｕｔ－が入力されている。一対のトランジスタＱ１１及びＱ１２のドレイン（＝接続点）と、一対のトランジスタＱ２１及びＱ２２のドレイン（＝接続点）とは、互いに接続され、抵抗ＲＬを介してグランドに接続されている。
　以上の構成によれば、 トランジスタＱ１１及びＱ１２のドレインからは差動信号Ｖｏｕｔ＋に応じた電流Ｉｄ＋が出力され、トランジスタＱ２１及びＱ２２のドレインからは差動信号Ｖｏｕｔ－に応じた電流Ｉｄ－が出力される。抵抗ＲＬには、これら電流Ｉｄ＋、Ｉｄ－を加算した電流が流れる。なお、電流Ｉｄ＋、Ｉｄ－はトランジスタＱ１１及びＱ１２、Ｑ２１及びＱ２２の相互コンダクタンスをそれぞれｇｍとすると下記の式（４）、（５）で表される。
Ｉｄ＋＝－ｇｍ・Ｖｏｕｔ＋　・・・（４）
Ｉｄ－＝－ｇｍ・Ｖｏｕｔ－　・・・（５）
　よつて、出力電圧Ｖｏｕｔは下記の式（６）で表される。
Ｖｏｕｔ＝－ｇｍ・Ｖｏｕｔ＋・ＲＬ－ｇｍ・Ｖｏｕｔ－・ＲＬ　・・・（６）
式（１）、（２）により、出力Ｖｏｕｔは下記の式（７）で表すことができ、確かに同相成分Ｖｃｏｍに応じた値となる。
ＶＯＵＴ＝－ｇｍ・ＲＬ・（Ｖｄｉｆ＋Ｖｃｏｍ－Ｖｄｉｆ＋Ｖｃｏｍ）
      ＝－２ｇｍ・ＲＬ・Ｖｃｏｍ　・・・（７）
　除去回路３２は、図２に示すように、同相成分検出回路３１の出力Ｖｏｕｔを電流値ｉｃに変換する電圧－電流変換回路３２Ａ、３２Ｂから構成されている。電圧－電流変換回路３２Ａ、３２Ｂの出力はそれぞれ、同相成分検出回路３１の入力に接続され、これにより差動ラインＬ１、Ｌ２に接続される。除去回路３２は、差動ラインＬ１、Ｌ２に流れる電流から電流ｉｃを加減算して、終端抵抗Ｒ０２に流すことにより、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－から同相雑音を除去する。
　上記同相雑音の除去について数式を用いて以下説明する。差動ラインＬ１、Ｌ２の出力側の終端抵抗Ｒ０１に流れる電流ＩＤＯ＋、ＩＤＯ－は下記の式（８）、（９）で表される。なお、差動ラインＬ１、Ｌ２の入力側の終端抵抗Ｒ０２に流れる電流をそれぞれＩＤＩ＋、ＩＤＩ－とする。また、終端抵抗Ｒ０１＝Ｒ０２＝Ｒ０とする。
ＩＤＯ＋＝（Ｖｄ＋－Ｖｏｕｔ＋）／Ｒ０＝ｉｃ＋ＩＤＩ＋
　　　＝ｉｃ＋Ｖｏｕｔ＋／Ｒ０　・・・（８）
ＩＤＯ－＝（Ｖｄ－－Ｖｏｕｔ－）／Ｒ０＝ｉｃ＋ＩＤＩ－
　　　＝ｉｃ＋Ｖｏｕｔ－／Ｒ０　・・・（９）
　よつて、差動ラインＬ１、Ｌ２上で伝送される差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－は下記の式（１０）、(１１)で表される。
Ｖｏｕｔ＋＝（Ｖｄ＋－ｉｃ・Ｒ０）／２　・・・（１０）
Ｖｏｕｔ－＝（Ｖｄ－－ｉｃ・Ｒ０）／２　・・・（１１）
　電流ｉｃは上述したように同相成分検出回路３１の出力Ｖｏｕｔに応じた電流であるため下記の式（１２）で表される。
ｉｃ=Ｋ・Ｖｏｕｔ　 （Ｋ［１／Ω］：定数）　・・・（１２）
式（１２）に式（６）を代入すると下記の式（１３）が得られる。
ｉｃ＝Ｋ・{－ｇｍ・Ｖｏｕｔ＋・ＲＬ－ｇｍ・Ｖｏｕｔ－・ＲＬ}
    ＝－ｇｍ・ＲＬ・Ｋ・（Ｖｏｕｔ＋＋Ｖｏｕｔ－）　・・・（１３）
　式（１０）、（１１）に上記式（１３）を代入すると下記の式（１４）、（１５）が得られる。
Ｖｏｕｔ＋＝{Ｖｄ＋＋ｇｍ・ＲＬ・Ｋ・（Ｖｏｕｔ＋＋Ｖｏｕｔ－）・Ｒ０}／２
                                                      ・・・（１４）
Ｖｏｕｔ－＝{Ｖｄ－＋ｇｍ・ＲＬ・Ｋ・（Ｖｏｕｔ＋＋Ｖｏｕｔ－）・Ｒ０}／２
                                                      ・・・（１５）
　この式（１４）、（１５）を変形すると下記の式（１６）、（１７）が得られる。
（２－ｇｍ・ＲＬ・Ｋ・Ｒ０）・Ｖｏｕｔ＋
＝Ｖｄ＋＋ｇｍ・ＲＬ・Ｋ・Ｖｏｕｔ－・Ｒ０　・・・（１６）
（２－ｇｍ・ＲＬ・Ｋ・Ｒ０）・Ｖｏｕｔ－
＝Ｖｄ－＋ｇｍ・ＲＬ・Ｋ・Ｖｏｕｔ＋・Ｒ０　・・・（１７）
　式（１６）をさらに変形すると下記の式（１８）が得られる。
Ｖｏｕｔ－＝［｛２／（ｇｍ・ＲＬ・Ｋ・Ｒ０）｝－１］・Ｖｏｕｔ＋
　　　　　　　　　　－Ｖｄ＋／（ｇｍ・ＲＬ・Ｋ・Ｒ０）　・・・（１８）
式（１８）を式（１７）に代入すると下記の式（１９）が得られる。
Figure JPOXMLDOC01-appb-M000001
これを変形すると下記の式（２０）が得られる。
Figure JPOXMLDOC01-appb-M000002
さらに変形すると下記の式（２１）が得られる。
Figure JPOXMLDOC01-appb-M000003
　今、ｇｍ・ＲＬ・Ｋ・Ｒ０＞＞２の条件が成立するとすれば、上記式（２１）は下記の（２２）に変形できる。
－４・Ｖｏｕｔ＋＝Ｖｄ－－Ｖｄ＋
Ｖｏｕｔ＋＝（Ｖｄ－－Ｖｄ＋）／（－４）　・・・（２２）
差動信号Ｖｏｕｔ－についても同様であるので下記の式（２３）が得られる。
Ｖｏｕｔ－＝（Ｖｄ＋－Ｖｄ－）／（－４）　・・・（２３）
　差動信号発生器ＶＤ＋、ＶＤ－から出力される差動信号Ｖｄ＋、Ｖｄ－は下記の式（２４）、（２５）で表せるので、これを上記式（２２）、（２３）に代入すると下記の式（２６）、（２７）が得られる。
Ｖｄ＋＝Ｖｄｉｆ＋Ｖｃｏｍ　・・・（２４）
Ｖｄ－＝－Ｖｄｉｆ＋Ｖｃｏｍ　・・・（２５）
Ｖｏｕｔ＋＝（－Ｖｄｉｆ＋Ｖｃｏｍ－Ｖｄｉｆ－Ｖｃｏｍ）／（－４）
　　　　＝Ｖｄｉｆ／２　・・・（２６）
Ｖｏｕｔ－＝（Ｖｄｉｆ＋Ｖｃｏｍ＋Ｖｄｉｆ－Ｖｃｏｍ）／（－４）
　　　　＝－Ｖｄｉｆ／２　・・・（２７）
　式（２６）、（２７）からも明らかなように、差動ラインＬ１、Ｌ２上を伝送する差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－の同相雑音を除去することができる。この雑音除去は差動ラインＬ１、Ｌ２上のどこでも成り立つことが示されている。
　即ち、実施形態によれば、同相成分検出回路３１が、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－から当該―対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－に重畳された同相雑音Ｖｃｏｍを検出し、除去回路３２が、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－から同相成分検出回路３１により検出された同相雑音Ｖｃｏｍを差し引いて除去する。これにより、広い帯域で、かつ、差動ラインＬ１、Ｌ２全体の同相雑音を除去できる。
　また、上述した実施形態によれば、同相成分検出回路３１をトランジスタＱ１１、Ｑ１２及びＱ２１、Ｑ２２から構成し、除去回路３２を電圧―電流変換回路３２Ａ、３２Ｂか
ら構成することにより簡単な構成で、同相雑音の検出、除去を行うことができる。
　次に、上記同相雑音除去回路３の詳細な構成について説明する。同相雑音除去回路３は、図１に示すように、チップ３３と、一対の第１ピンＰ１１、Ｐ１２と、一対の第２ピンＰ２１、Ｐ２２と、ボンディングワイヤＷ１（＝第１ボンディングワイヤ）と、ボンディングワイヤＷ２（＝第２ボンディングワイヤ）と、を備えている。チップ３３及びボンディングワイヤＷ１、Ｗ２は樹脂封止され、第１ピンＰ１１、Ｐ１２及び第２ピンＰ２１、Ｐ２２はその樹脂封止から一部が突出して設けられている。
　チップ３３は、上述した同相成分検出回路３１及び除去回路３２を内蔵し、一対の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－をそれぞれ入力するための一対のパッドＰｄ１、Ｐｄ２が設けられている。一対の第１のピンＰ１１、Ｐ１２は、差動ラインＬ１、Ｌ２の分割差動ラインＬ１１、Ｌ２１にそれぞれ直接接続される。一対の第２ピンＰ２１、Ｐ２２は、差動ラインＬ１、Ｌ２の分割差動ラインＬ１２、Ｌ２２にそれぞれ直接接続される。
　ボンディングワイヤＷ１は、パッドＰｄ１と、第１ピンＰ１１及び第２ピンＰ２１と、をそれぞれ接続する。ボンディングワイヤＷ２は、パッドＰｄ２と、第１ピンＰ１２及び第２ピンＰ２２と、をそれぞれ接続する。
　上述した実施形態によれば、図２からも明らかなように、一対の第１ピンＰ１１、Ｐ２１、第１ボンディングワイヤＷ１、第２ボンディングワイヤＷ２、一対の第２ピンＰ１２、Ｐ２２を差動ラインＬ１、Ｌ２の一部とすることができ、高周波の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を伝送させることができる。
　次に、上記発明による効果について検証してみる。まず、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－の信号劣化の原因が位相のズレである場合について考えてみる。差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を位相がズレた２つの正弦波で表すと、下記の式（２８）、（２９）で表される。これを変形すると、下記の式（３０）、（３１）に示すように同相成分（ｓｉｎΦ・ｃｏｓωｔ）と逆相成分（ｓｉｎωｔ・ｃｏｓΦ）とに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かった。
Ｖｏｕｔ＋＝ｓｉｎ（ωｔ＋Φ／２）　・・・（２８）
Ｖｏｕｔ－＝－ｓｉｎ（ωｔ－Φ／２）　・・・（２９）
Ｖｏｕｔ＋＝ｓｉｎωｔ・ｃｏｓΦ＋ｓｉｎΦ・ｃｏｓωｔ　・・・（３０）
Ｖｏｕｔ－＝－ｓｉｎωｔ・ｃｏｓΦ＋ｓｉｎΦ・ｃｏｓωｔ　・・・（３１）
　次に、パルス状の差動信号の信号劣化の原因がパルスの立ち上がり、立ち下がり時間の差である場合について考えてみる。立ち上がり部分と立ち下がり部分とを簡単な１次関数で表し、これらの関数が同相成分と逆相成分で表現できれば、同相成分除去で差動信号の劣化を防止できる。立ち上がり、立ち下がり時の差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を１次関数で表すと下記の式（３２）、（３３）が得られる。なお、逆相成分の関数：ｆｏ＝ｐｘ＋ｑ、同相成分の関数：ｆｅ＝ｒｘ＋ｓとする。
Ｖｏｕｔ＋＝ａｘ＋ｂ＝ｐｘ＋ｑ＋ｒｘ＋ｓ　ａ＞０　・・・（３２）
Ｖｏｕｔ－＝－ｃｘ＋ｄ＝－（ｐｘ＋ｑ）＋ｒｘ＋ｓ　ｃ＞０　・・・（３３）
　差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を加算すると下記の式（３４）が得られる。
Ｖｏｕｔ＋＋Ｖｏｕｔ－＝（ａ－ｃ）ｘ＋ｂ＋ｄ＝２・（ｒｘ＋ｓ）
∴　ｒ＝（ａ－ｃ）／２、　ｓ＝（ｂ＋ｄ）／２　・・・（３４）
　差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を減算すると下記の式（３５）が得られる。
Ｖｏｕｔ＋－Ｖｏｕｔ－＝（ａ＋ｃ）・ｘ＋ｂ－ｄ＝２・（ｐｘ＋ｑ）
∴　ｐ＝（ａ＋ｃ）／２、　ｑ＝（ｂ－ｄ）／２　・・・（３５）
　式（３４）、（３５）を式（３２）、（３３）に代入すると、下記の式（３６）、（３７）が得られ、同相成分｛（ａ－ｃ）／２・ｘ＋（ｂ＋ｄ）／２｝と逆相成分｛（ａ＋ｃ）／２・ｘ＋（ｂ－ｄ）／２｝に分解できることがわかる。
Ｖｏｕｔ＋＝｛（ａ＋ｃ）／２｝・ｘ＋（ｂ－ｄ）／２
　　　　＋｛（ａ－ｃ）／２｝・ｘ＋（ｂ＋ｄ）／２　・・・（３６）
Ｖｏｕｔ－＝－［｛（ａ＋ｃ）／２｝・ｘ＋（ｂ－ｄ）／２］
　　　　　　＋｛（ａ－ｃ）／２｝・ｘ＋（ｂ＋ｄ）／２　・・・（３７）
　次に、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－の信号劣化の原因が直流オフセットである場合について考えてみる。差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を異なる直流オフセットＶｄｃ１、Ｖｄｃ２の２つの正弦波で表すと、下記の式（３８）、（３９）で表される。これを変形すると、下記の式（４０）、（４１）に示すように同相成分（Ｖｄｃ１＋Ｖｄｃ２）／２と逆相成分（Ｖｄｃ１－Ｖｄｃ２）／２＋ｓｉｎωｔとに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かつた。
Ｖｏｕｔ＋＝Ｖｄｃ１＋ｓｉｎωｔ　・・・（３８）
Ｖｏｕｔ－＝Ｖｄｃ２－ｓｉｎωｔ　・・・（３９）
Ｖｏｕｔ＋＝｛（Ｖｄｃ１－Ｖｄｃ２）／２＋ｓｉｎωｔ｝
　　　　　＋（Ｖｄｃ１＋Ｖｄｃ２）／２　・・・（４０）
Ｖｏｕｔ－＝－｛（Ｖｄｃ１－Ｖｄｃ２）／２＋ｓｉｎωｔ｝
　　　　　　＋（Ｖｄｃ１＋Ｖｄｃ２）／２　・・・（４１）
　次に、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－の信号劣化の原因が振幅差である場合について考えてみる。差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－を異なる振幅の２つの正弦波で表すと、下記の式（４２）、（４３）で表される。これを変形すると、下記の式（４４）、（４５）に示すように同相成分（Ａ－Ｂ）／２・ｓｉｎωｔと逆相成分（Ａ＋Ｂ）／２・ｓｉｎωｔとに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かった。
Ｖｏｕｔ＋＝Ａ・ｓｉｎωｔ　・・・（４２）
Ｖｏｕｔ－＝―Ｂ・ｓｉｎωｔ　・・・（４３）
Ｖｏｕｔ＋＝（Ａ＋Ｂ）／２・ｓｉｎωｔ＋（Ａ－Ｂ）／２・ｓｉｎωｔ
　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（４４）
Ｖｏｕｔー＝－｛（Ａ＋Ｂ）／２・ｓｉｎωｔ｝＋（Ａ－Ｂ）／２・ｓｉｎωｔ
　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（４５）
　次に、差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－の信号劣化の原因が遅延である場合について考えてみる。差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－に遅延差：Ｌ（ｓｅｃ）があり、それぞれの信号をラプラス変換して周波数軸上で表現して検討すると、下記の式（４６）、（４７）が得られる。
Figure JPOXMLDOC01-appb-M000004
　よって、同相成分Ｆｃｏｍ（ｓ）は下記の式（４８）のごとく表わされる。
Figure JPOXMLDOC01-appb-M000005
　よって、遅延差を持つ差動信号は下記の式（４９）、（５０）に示すように同相成分と逆相成分とに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かった。
Figure JPOXMLDOC01-appb-M000006
　なお、上述した実施形態によれば、同相成分検出回路３１としては図４に示す電流加算式を用いていたが、これに限ったものではない。例えば、図５に示すような電圧加算式のものを用いても良い。図５に示す同相成分検出回路３１は、一端にそれぞれ差動信号Ｖｏｕｔ＋、Ｖｏｕｔ－が入力され、他端が互いに接続された２つの抵抗Ｒから構成されている。抵抗Ｒの接続点を出力Ｖｏｕｔとしている。このＶｏｕｔからは下記の式（５１）に示すように同相成分が検出できることがわかる。
Ｖｏｕｔ＝（Ｖｏｕｔ＋＋Ｖｏｕｔ－）／２
　　　＝（Ｖｄｉｆ＋Ｖｃｏｍ－Ｖｄｉｆ＋Ｖｃｏｍ）／２＝Ｖｃｏｍ　・・・（５１）
　また、上述した実施形態によれば、同相雑音除去回路３は、分割差動ラインＬ１１、Ｌ２１と分害差動ラインＬ１２、Ｌ２２との間に設けられ、第１ピンＰ１１、Ｐ１２、ボンディングワイヤＷ１、Ｗ２、第２ピンＰ２１、Ｐ２２が差動ラインＬ１、Ｌ２の一部になっていたが、これに限ったものではない。差動信号が高周波でなければ、差動ラインＬ１、Ｌ２を分割せず、それぞれ基板２上に１本のラインで設け、その分岐線を同相雑音除去回路３に接続するようにしてもよい。
　また、上述した同相成分検出回路３１、除去回路３２は一例であり、同相雑音を検出、除去できる回路であればよい。
　また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形
態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施
することができる。
１　差動伝送路
３　同相雑音除去回路
３１　同相成分検出回路（同相雑音検出部）
３２　除去回路（除去部）
３２Ａ、３２Ｂ　電圧―電流変換回路
３３　チップ
Ｌ１、Ｌ２　差動ライン
Ｐ１１、Ｐ１２　第１ピン
Ｐ２１、Ｐ２２　第２ピン
Ｑ１１、Ｑ１２　トランジスタ（第１ＭＯＳトランジスタ）
Ｑ２１、Ｑ２２　トランジスタ（第２ＭＯＳトランジスタ）
Ｖｏｕｔ＋、Ｖｏｕｔ－　差動信号
Ｗ１　ボンディングワイヤ（第１ボンディングワイヤ）
Ｗ２　ボンディングワイヤ（第２ボンディングワイヤ）

Claims (5)

  1. 　一対の差動ラインに配され、当該―対の差動ラインを伝送する一対の差動信号に重畳された同相雑音を除去する同相雑音除去回路であって、
    　前記一対の差動信号に重畳された前記同相雑音を検出する同相雑音検出部と、
    　前記一対の差動信号から前記同相雑音検出部により検出された前記同相雑音を差し引いて除去する除去部と、
    　を備えたことを特徴とする同相雑音除去回路。
  2. 　前記同相雑音検出部及び前記除去部を内蔵し、前記一対の差動信号をそれぞれ入力するための一対のパッドが設けられたチップと、
    　前記一対の差動ラインにそれぞれ接続される一対の第１ピンと、
    　前記一対の差動ラインにそれぞれ接続される一対の第２ピンと、
    　前記一対のパッドの一方と、前記一対の第１ピンの一方及び前記一対の第２ピンの一方と、をそれぞれ接続する第１ボンディングワイヤと、
    　前記一対のパッドの他方と、前記一対の第１ピンの他方及び前記一対の第２ピンの他方と、をそれぞれ接続する第２ボンディングワイヤと、を備えた
    　ことを特徴とする請求項１に記載の同相雑音除去回路。
  3. 　前記同相雑音検出部が、互いに直列接続され、かつ、逆極性の一対の第１ＭＯＳトランジスタと、互いに直列接続され、かつ、逆極性の一対の第２ＭＯＳトランジスタと、から構成され、
    　前記一対の第１ＭＯＳトランジスタのゲートには、前記一対の差動信号の一方が入力され、
    　前記一対の第２ＭＯＳトランジスタのゲートには、前記一対の差動信号の他方が入力され、
    　前記一対の第１ＭＯＳトランジスタ間の接続点と前記一対の第２ＭＯＳトランジスタ間の接続点と、が互いに接続されると共に、抵抗を介してグランドに接続された
    　ことを特徴とする請求項１又は２に記載の同相雑音除去回路。
  4. 　前記同相雑音検出部が、前記同相雑音に応じた電圧を出力し、
    　前記除去部が、前記同相雑音検出部からの出力電圧を電流に変換する電圧一電流変換回路から構成され、
    　前記電圧―電流変換回路の出力を前記一対の差動信号を伝送する差動ラインに接続する
    　ことを特徴とする請求項１～３の何れか１項に記載の同相雑音除去回路。
  5. 　基板と、
    　前記基板上に搭載され、差動信号を伝送するための一対の差動ラインと、
    　前記基板上に搭載された請求項２に記載の同相雑音除去回路と、を備えた差動伝送路で
    あつて、
    　前記一対の差動ラインの各々が、分割され、
    　各差動ラインは、分割された一方が前記第１ピンに直接接続され、前記分割された他方が前記第２ピンに直接接続されている
    　ことを特徴とする差動伝送路。
PCT/JP2015/066974 2014-08-15 2015-06-12 同相雑音除去回路及び差動伝送路 WO2016024436A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015553691A JP6040326B2 (ja) 2014-08-15 2015-06-12 同相雑音除去回路及び差動伝送路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014177507 2014-08-15
JP2014-177507 2014-08-15

Publications (1)

Publication Number Publication Date
WO2016024436A1 true WO2016024436A1 (ja) 2016-02-18

Family

ID=55304067

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/066974 WO2016024436A1 (ja) 2014-08-15 2015-06-12 同相雑音除去回路及び差動伝送路

Country Status (2)

Country Link
JP (1) JP6040326B2 (ja)
WO (1) WO2016024436A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6581457B2 (ja) * 2015-10-01 2019-09-25 Ｋｙｂ−Ｙｓ株式会社 流体圧シリンダ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110026612A1 (en) * 2009-07-31 2011-02-03 Stmicroelectronics S.R.L. Receiver for signal communication apparatus and related signal communication apparatus
JP2014017640A (ja) * 2012-07-09 2014-01-30 Renesas Electronics Corp 非接触通信回路及びオンチップデバッグシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110026612A1 (en) * 2009-07-31 2011-02-03 Stmicroelectronics S.R.L. Receiver for signal communication apparatus and related signal communication apparatus
JP2014017640A (ja) * 2012-07-09 2014-01-30 Renesas Electronics Corp 非接触通信回路及びオンチップデバッグシステム

Also Published As

Publication number Publication date
JP6040326B2 (ja) 2016-12-07
JPWO2016024436A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP5582134B2 (ja) 受信回路及び信号受信方法
JP4241772B2 (ja) プリント回路板および差動信号伝送構造
JP6163930B2 (ja) 信号伝送装置及び信号伝送方法
US20150303880A1 (en) Low pass filter with common-mode noise reduction
US6696890B2 (en) Differential signal transfer circuit
US8803595B2 (en) Common mode noise cancellation circuit for unbalanced signals
CN108352856B (zh) 用于以太网收发器的平衡传感放大器
JP6040326B2 (ja) 同相雑音除去回路及び差動伝送路
US20130323942A1 (en) Device and method for interconnecting electronic systems having different reference potentials
JP2003018224A (ja) 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ
US9116164B2 (en) Pseudo-differential accelerometer with high electromagnetic interference rejection
US10756779B1 (en) Method and system for power line communication coupling and zero cross detector combination
US11264963B1 (en) Input buffer circuit
JP2010135607A (ja) プリント回路板
US20220109435A1 (en) Peak Detector
US11201766B2 (en) Detector circuit and system for galvanically isolated transmission of digital signals
US9459648B2 (en) AC coupled single-ended LVDS receiving circuit comprising low-pass filter and voltage regulator
JP2019169746A (ja) Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法
JP5088099B2 (ja) 映像信号増幅回路および増幅用半導体集積回路
JP6925560B1 (ja) ノイズキャンセル装置およびそれを備えた電気装置
JP2020187014A (ja) センサ装置
US10763917B1 (en) Method and system for multiple-input multiple-output power line communication coupling
US9374888B2 (en) Differential transmission circuit having an inductor unit and capacitor units configured to attenuate a common-mode digital signal component
US20200321930A1 (en) Differential noise cancellation
US20050046509A1 (en) High-frequency signal suppresser

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015553691

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15831801

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15831801

Country of ref document: EP

Kind code of ref document: A1