JP6040326B2 - 同相雑音除去回路及び差動伝送路 - Google Patents

Description

本発明は、一対の差動信号の重畳された同相雑音を除去する同相雑音除去回路及び当該同相雑音除去回路を搭載した差動伝送路に関するものである。

従来、例えばＰＣとＵＳＢなどの電子機器間の通信として、差動伝送が採用されている。差動伝送は、一対の差動ラインを用いて逆位相となる一対の差動信号を伝送させ、一対の差動信号の差で信号を伝送する方式である（例えば特許文献１）。

特開２００８−４２３１６号公報

上述した差動伝送は、一対の差動信号に同じ位相の外来ノイズが加わったとしても、一対の差動信号の差を取るため、外来ノイズを除去することができる。しかしながら、位相のズレなど一対の差動信号のアンバランスが原因で同相雑音が発生し、一対の差動ラインをアンテナとしてノイズを放射する虞がある。

そこで、差動ライン上にコモンモードフィルタ（以下ＣＭＦ）を設けて、同相雑音を減衰させていた。しかしながら、ＣＭＦによる同相雑音の減衰では以下に示す問題があった。

ＣＭＦは、インダクタとそこに寄生するキャパシタとの共振により同相雑音に対してインピーダンスが高くなり、同相雑音を減衰させるため、広い帯域での同相雑音を除去することができない。

広い帯域での同相雑音の除去を実現するためには、共振周波数の異なるＣＭＦを複数個接続する必要があリ、コスト、基板占有面積、挿入損失が大きくなってしまう。また、低い周波数での同相雑音除去を実現するためにはCMFのインダクタンスを大きくする必要があり、その結果部品の筐体が大きくなり低い周波数での小型化、低背化が難しい、という問題があつた。

また、ＣＭＦの入力側に飛び込んだ同相雑音はＣＭＦの出力側では減衰されるが、入力側ではそのままである。すなわち、ＣＭＦは差動ライン全体で同相雑音を除去できるわけではなく、同相雑音を除去できる範囲はＣＭＦよりも出力側でしか除去できない、という問題があつた。

そこで、本発明は、広い帯域で、かつ、差動ライン全体の同相雑音を除去できる同相雑音除去回路及び差動伝送路を提供することを目的とする。

上記課題を解決するためになされた本発明は、一対の差動ラインに配され、当該―対の差動ラインを伝送する一対の差動信号に重畳された同相雑音を除去する同相雑音除去回路であって、前記一対の差動信号に重畳された前記同相雑音を検出する同相雑音検出部と、前記一対の差動信号から前記同相雑音検出部により検出された前記同相雑音を差し引いて除去する除去部と、を備え、前記同相雑音検出部は、互いに直列接続され、かつ、逆極性の一対の第１ＭＯＳトランジスタと、互いに直列接続され、かつ、逆極性の一対の第２ＭＯＳトランジスタと、から構成され、前記一対の第１ＭＯＳトランジスタのゲートには、前記一対の差動信号の一方が入力され、前記一対の第２ＭＯＳトランジスタのゲートには、前記一対の差動信号の他方が入力され、前記一対の第１ＭＯＳトランジスタ間の接続点と前記一対の第２ＭＯＳトランジスタ間の接続点と、が互いに接続されると共に、抵抗を介してグランドに接続される。

また、本発明の同相雑音除去回路は、前記同相雑音検出部及び前記除去部を内蔵し、前記一対の差動信号をそれぞれ入力するための一対のパッドが設けられたチップと、前記一対の差動ラインにそれぞれ接続される一対の第１ピンと、前記一対の差動ラインにそれぞれ接続される一対の第２ピンと、前記一対のパッドの一方と、前記一対の第１ピンの一方及び前記一対の第２ピンの一方と、をそれぞれ接続する第１ボンディングワイヤと、前記一対のパッドの他方と、前記一対の第１ピンの他方及び前記一対の第２ピンの他方と、をそれぞれ接続する第２ボンディングワイヤと、を備える。

また、本発明の同相雑音除去回路において、前記同相雑音検出部は、前記同相雑音に応じた電圧を出力し、前記除去部は、前記同相雑音検出部からの出力電圧を電流に変換する電圧一電流変換回路から構成され、前記電圧―電流変換回路の出力を前記一対の差動信号を伝送する差動ラインに接続する。

また、上記課題を解決するためになされた本発明は、基板と、前記基板上に搭載され、差動信号を伝送するための一対の差動ラインと、前記基板上に搭載された同相雑音除去回路と、を備えた差動伝送路であって、前記一対の差動ラインの各々は、分割され、各差動ラインは、分割された一方が前記第１ピンに直接接続され、前記分割された他方が前記第２ピンに直接接続されている。前記同相雑音除去回路は、前記―対の差動ラインを伝送する一対の差動信号に重畳された同相雑音が除去されるように、前記一対の差動信号に重畳された前記同相雑音を検出する同相雑音検出部と、前記一対の差動信号から前記同相雑音検出部により検出された前記同相雑音を差し引いて除去する除去部と、を備える。前記同相雑音除去回路は、前記同相雑音検出部及び前記除去部を内蔵し、前記一対の差動信号をそれぞれ入力するための一対のパッドが設けられたチップと、前記一対の差動ラインにそれぞれ接続される一対の第１ピンと、前記一対の差動ラインにそれぞれ接続される一対の第２ピンと、前記一対のパッドの一方と、前記一対の第１ピンの一方及び前記一対の第２ピンの一方と、をそれぞれ接続する第１ボンディングワイヤと、前記一対のパッドの他方と、前記一対の第１のピンの他方及び前記一対の第２ピンの他方と、をそれぞれ接続する第２ボンディングワイヤと、を備える。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、同相雑音検出部が、一対の差動信号から当該―対の差動信号に重畳された同相雑音を検出し、除去部が、一対の差動信号から同相雑音検出部により検出された同相雑音を差し引いて除去する。これにより、広い帯域で、かつ、差動ライン全体の同相雑音を除去できる。

また、本発明によれば、一対の第１ピン、第１ボンディングワイヤ、第２ボンディングワイヤ、一対の第２ピンを差動ラインの一部とすることができ、高周波の差動信号を伝送させることができる。

また、本発明によれば、簡単な構成で、同相雑音を検出することができる。

また、本発明によれば、簡単な構成で、同相雑音を除去することができる。

本実施形態に係る同相雑音除去回路を組み込んだ差動伝送路の一例を示す図である。 図１に示す同相雑音除去回路の一例を示す電気回路図である。 （Ａ）及び（Ｂ）はそれぞれ、図１に示す差動信号発生器から出力される差動信号の波形を示すタイムチャートである。 図２に示す同相成分検出回路の一例を示す電気回路図である。 図２に示す同相成分検出回路の変形例を示す電気回路図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
以下、本実施形態に係る同相雑音除去回路を組み込んだ差動伝送路について、図１〜図４を参照して説明する。同図に示す差動伝送路1は、例えば、ＰＣ―ＵＳＢ間の通信に用いられる。図1などに示すように、差動伝送路１は、基板２と、基板２上に搭載され、一対の差動信号を伝送するための一対の差動ラインＬ１、Ｌ２と、基板２上に搭載された同相雑音除去回路３と、を備えている。

基板２は、例えばＦＲ４から構成されている。一対の差動ラインＬ１、Ｌ２は、基板２上にプリントされた例えば銅箔から構成されている。一対の差動ラインＬ１、Ｌ２は、図２に示すように、出力側の端部が終端抵抗Ｒ０１を介して差動信号発生器Ｖ_Ｄ＋、Ｖ_Ｄ−に接続されている。一対の差動ラインＬ１、Ｌ２は、入力側の端部が終端抵抗Ｒ０２を介してグランドに接続されている。

差動信号発生器Ｖ_Ｄ＋、Ｖ_Ｄ−は、一対の差動ラインＬ１、Ｌ２に互いに逆向きの電流が流れるように、図３に示すような互いに逆位相の差動信号Ｖ_ｄ＋、Ｖ_ｄ−を出力する。

また、図１及び図２に示すように、差動ラインＬ１は、分割された分割差動ラインＬ１１及びＬ１２から構成され、差動ラインＬ２は、分割された分割差動ラインＬ２１及びＬ２２から構成されている。

同相雑音除去回路３は、一対の差動信号に重畳された同相雑音を除去する回路であり、本実施形態ではＩＣ化されている。同相雑音除去回路３は、図２に示すように、差動ラインＬ１、Ｌ２上(終端抵抗Ｒ０１、Ｒ０２間)に伝送される一対の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−に重畳された同相成分を同相雑音として検出する同相成分検出回路３１（＝同相雑音検出部）と、一対の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−から同相成分検出回路３１により検出された同相雑音を差し引いで除去する除去回路３２（＝除去部）と、を備えている。

まず、同相成分検出回路３１について説明する。今、差動ラインＬ１、Ｌ２を伝送する差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−の逆相成分をＶ_ｄｉｆ、同相成分をＶ_ｃｏｍとすると、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−は下記の式（１）、（２）で表される。
Ｖ_ｏｕｔ＋＝Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ ・・・（１）
Ｖ_ｏｕｔ−＝−Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ ・・・（２）

上記式（１）、（２）により、同相成分Ｖ_ｃｏｍは下記に示す式（３）となる。
Ｖ_ｃｏｍ＝（Ｖ_ｏｕｔ＋＋Ｖ_ｏｕｔ−）／２ ・・・（３）

式（３）から明らかなように、同相成分Ｖ_ｃｏｍを取り出すためには、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を足し合わせればよいことが分かる。

このような同相成分検出回路３１の一例として図４に示す回路が挙げられる。図４に示す同相成分検出回路３１は、差動信号Ｖ_ｏｕｔ＋に応じた電流Ｉｄ＋と、差動信号Ｖ_ｏｕｔ−に応じた電流Ｉｄ−と、を加算して、抵抗ＲＬに流すことにより、抵抗ＲＬに発生する電圧Ｖ_ｏｕｔを同相成分Ｖ_ｃｏｍとして出力する回路である。

詳しく説明すると、同相成分検出回路３１は、直列接続され、かつ、逆極性の一対のトランジスタＱ１１及びＱ１２（＝一対の第１ＭＯＳトランジスタ）と、互いに直列接続され、かつ、逆極性の一対のトランジスタＱ２１及びＱ２２（＝一対の第２ＭＯＳトランジスタ）と、から構成されている。 トランジスタＱ１１及びトランジスタＱ２１は、Ｐチャ
ンネルのＭＯＳトランジスタから構成され、 トランジスタＱ１２及びＱ２２は、Ｎチャン
ネルのＭＯＳトランジスタから構成されている。

一対のトランジスタＱ１１及びＱ１２は、ゲート同士、 ドレイン同士が互いに接続され、ゲートに差動信号Ｖ_ｏｕｔ＋が入力されている。また、一対のトランジスタＱ２１及びＱ２２は、ゲート同士、 ドレイン同士が互いに接続され、ゲートに差動信号Ｖ_ｏｕｔ−が入力されている。一対のトランジスタＱ１１及びＱ１２のドレイン（＝接続点）と、一対のトランジスタＱ２１及びＱ２２のドレイン（＝接続点）とは、互いに接続され、抵抗ＲＬを介してグランドに接続されている。

以上の構成によれば、 トランジスタＱ１１及びＱ１２のドレインからは差動信号Ｖ_ｏｕｔ＋に応じた電流Ｉｄ＋が出力され、トランジスタＱ２１及びＱ２２のドレインからは差動信号Ｖｏｕｔ−に応じた電流Ｉｄ−が出力される。抵抗ＲＬには、これら電流Ｉｄ＋、Ｉｄ−を加算した電流が流れる。なお、電流Ｉｄ＋、Ｉｄ−はトランジスタＱ１１及びＱ１２、Ｑ２１及びＱ２２の相互コンダクタンスをそれぞれｇｍとすると下記の式（４）、（５）で表される。
Ｉｄ＋＝−ｇｍ・Ｖ_ｏｕｔ＋ ・・・（４）
Ｉｄ−＝−ｇｍ・Ｖ_ｏｕｔ− ・・・（５）

よつて、出力電圧Ｖ_ｏｕｔは下記の式（６）で表される。
Ｖ_ｏｕｔ＝−ｇｍ・Ｖ_ｏｕｔ＋・ＲＬ−ｇｍ・Ｖ_ｏｕｔ−・ＲＬ ・・・（６）
式（１）、（２）により、出力Ｖ_ｏｕｔは下記の式（７）で表すことができ、確かに同相成分Ｖ_ｃｏｍに応じた値となる。
Ｖ_ＯＵＴ＝−ｇｍ・ＲＬ・（Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ−Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ）
＝−２ｇｍ・ＲＬ・Ｖ_ｃｏｍ ・・・（７）

除去回路３２は、図２に示すように、同相成分検出回路３１の出力Ｖ_ｏｕｔを電流値ｉｃに変換する電圧−電流変換回路３２Ａ、３２Ｂから構成されている。電圧−電流変換回路３２Ａ、３２Ｂの出力はそれぞれ、同相成分検出回路３１の入力に接続され、これにより差動ラインＬ１、Ｌ２に接続される。除去回路３２は、差動ラインＬ１、Ｌ２に流れる電流から電流ｉｃを加減算して、終端抵抗Ｒ０２に流すことにより、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−から同相雑音を除去する。

上記同相雑音の除去について数式を用いて以下説明する。差動ラインＬ１、Ｌ２の出力側の終端抵抗Ｒ０１に流れる電流Ｉ_ＤＯ＋、Ｉ_ＤＯ−は下記の式（８）、（９）で表される。なお、差動ラインＬ１、Ｌ２の入力側の終端抵抗Ｒ０２に流れる電流をそれぞれＩ_ＤＩ＋、Ｉ_ＤＩ−とする。また、終端抵抗Ｒ０１＝Ｒ０２＝Ｒ０とする。
Ｉ_ＤＯ＋＝（Ｖ_ｄ＋−Ｖ_ｏｕｔ＋）／Ｒ０＝ｉｃ＋Ｉ_ＤＩ＋
＝ｉｃ＋Ｖ_ｏｕｔ＋／Ｒ０ ・・・（８）
Ｉ_ＤＯ−＝（Ｖ_ｄ−−Ｖ_ｏｕｔ−）／Ｒ０＝ｉｃ＋Ｉ_ＤＩ−
＝ｉｃ＋Ｖ_ｏｕｔ−／Ｒ０ ・・・（９）

よつて、差動ラインＬ１、Ｌ２上で伝送される差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−は下記の式（１０）、(１１)で表される。
Ｖ_ｏｕｔ＋＝（Ｖ_ｄ＋−ｉｃ・Ｒ０）／２ ・・・（１０）
Ｖ_ｏｕｔ−＝（Ｖ_ｄ−−ｉｃ・Ｒ０）／２ ・・・（１１）

電流ｉｃは上述したように同相成分検出回路３１の出力Ｖ_ｏｕｔに応じた電流であるため下記の式（１２）で表される。
ｉｃ=Ｋ・Ｖ_ｏｕｔ （Ｋ［１／Ω］：定数） ・・・（１２）
式（１２）に式（６）を代入すると下記の式（１３）が得られる。
ｉｃ＝Ｋ・{−ｇｍ・Ｖ_ｏｕｔ＋・ＲＬ−ｇｍ・Ｖ_ｏｕｔ−・ＲＬ}
＝−ｇｍ・ＲＬ・Ｋ・（Ｖ_ｏｕｔ＋＋Ｖ_ｏｕｔ−） ・・・（１３）

式（１０）、（１１）に上記式（１３）を代入すると下記の式（１４）、（１５）が得られる。
Ｖ_ｏｕｔ＋＝{Ｖ_ｄ＋＋ｇｍ・ＲＬ・Ｋ・（Ｖ_ｏｕｔ＋＋Ｖ_ｏｕｔ−）・Ｒ０}／２
・・・（１４）
Ｖ_ｏｕｔ−＝{Ｖ_ｄ−＋ｇｍ・ＲＬ・Ｋ・（Ｖ_ｏｕｔ＋＋Ｖ_ｏｕｔ−）・Ｒ０}／２
・・・（１５）

この式（１４）、（１５）を変形すると下記の式（１６）、（１７）が得られる。
（２−ｇｍ・ＲＬ・Ｋ・Ｒ０）・Ｖ_ｏｕｔ＋
＝Ｖ_ｄ＋＋ｇｍ・ＲＬ・Ｋ・Ｖ_ｏｕｔ−・Ｒ０ ・・・（１６）
（２−ｇｍ・ＲＬ・Ｋ・Ｒ０）・Ｖ_ｏｕｔ−
＝Ｖ_ｄ−＋ｇｍ・ＲＬ・Ｋ・Ｖ_ｏｕｔ＋・Ｒ０ ・・・（１７）

式（１６）をさらに変形すると下記の式（１８）が得られる。
Ｖ_ｏｕｔ−＝［｛２／（ｇｍ・ＲＬ・Ｋ・Ｒ０）｝−１］・Ｖ_ｏｕｔ＋
−Ｖ_ｄ＋／（ｇｍ・ＲＬ・Ｋ・Ｒ０） ・・・（１８）
式（１８）を式（１７）に代入すると下記の式（１９）が得られる。

これを変形すると下記の式（２０）が得られる。

さらに変形すると下記の式（２１）が得られる。

今、ｇｍ・ＲＬ・Ｋ・Ｒ０＞＞２の条件が成立するとすれば、上記式（２１）は下記の（２２）に変形できる。
−４・Ｖ_ｏｕｔ＋＝Ｖ_ｄ−−Ｖ_ｄ＋
Ｖ_ｏｕｔ＋＝（Ｖ_ｄ−−Ｖ_ｄ＋）／（−４） ・・・（２２）
差動信号Ｖ_ｏｕｔ−についても同様であるので下記の式（２３）が得られる。
Ｖ_ｏｕｔ−＝（Ｖ_ｄ＋−Ｖ_ｄ−）／（−４） ・・・（２３）

差動信号発生器Ｖ_Ｄ＋、Ｖ_Ｄ−から出力される差動信号Ｖ_ｄ＋、Ｖ_ｄ−は下記の式（２４）、（２５）で表せるので、これを上記式（２２）、（２３）に代入すると下記の式（２６）、（２７）が得られる。
Ｖ_ｄ＋＝Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ ・・・（２４）
Ｖ_ｄ−＝−Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ ・・・（２５）
Ｖ_ｏｕｔ＋＝（−Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ−Ｖ_ｄｉｆ−Ｖ_ｃｏｍ）／（−４）
＝Ｖ_ｄｉｆ／２ ・・・（２６）
Ｖ_ｏｕｔ−＝（Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ＋Ｖ_ｄｉｆ−Ｖ_ｃｏｍ）／（−４）
＝−Ｖ_ｄｉｆ／２ ・・・（２７）

式（２６）、（２７）からも明らかなように、差動ラインＬ１、Ｌ２上を伝送する差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−の同相雑音を除去することができる。この雑音除去は差動ラインＬ１、Ｌ２上のどこでも成り立つことが示されている。

即ち、実施形態によれば、同相成分検出回路３１が、一対の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−から当該―対の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−に重畳された同相雑音Ｖ_ｃｏｍを検出し、除去回路３２が、一対の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−から同相成分検出回路３１により検出された同相雑音Ｖ_ｃｏｍを差し引いて除去する。これにより、広い帯域で、かつ、差動ラインＬ１、Ｌ２全体の同相雑音を除去できる。

また、上述した実施形態によれば、同相成分検出回路３１をトランジスタＱ１１、Ｑ１２及びＱ２１、Ｑ２２から構成し、除去回路３２を電圧―電流変換回路３２Ａ、３２Ｂか
ら構成することにより簡単な構成で、同相雑音の検出、除去を行うことができる。

次に、上記同相雑音除去回路３の詳細な構成について説明する。同相雑音除去回路３は、図１に示すように、チップ３３と、一対の第１ピンＰ１１、Ｐ１２と、一対の第２ピンＰ２１、Ｐ２２と、ボンディングワイヤＷ１（＝第１ボンディングワイヤ）と、ボンディングワイヤＷ２（＝第２ボンディングワイヤ）と、を備えている。チップ３３及びボンディングワイヤＷ１、Ｗ２は樹脂封止され、第１ピンＰ１１、Ｐ１２及び第２ピンＰ２１、Ｐ２２はその樹脂封止から一部が突出して設けられている。

チップ３３は、上述した同相成分検出回路３１及び除去回路３２を内蔵し、一対の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−をそれぞれ入力するための一対のパッドＰｄ１、Ｐｄ２が設けられている。一対の第１のピンＰ１１、Ｐ１２は、差動ラインＬ１、Ｌ２の分割差動ラインＬ１１、Ｌ２１にそれぞれ直接接続される。一対の第２ピンＰ２１、Ｐ２２は、差動ラインＬ１、Ｌ２の分割差動ラインＬ１２、Ｌ２２にそれぞれ直接接続される。

ボンディングワイヤＷ１は、パッドＰｄ１と、第１ピンＰ１１及び第２ピンＰ２１と、をそれぞれ接続する。ボンディングワイヤＷ２は、パッドＰｄ２と、第１ピンＰ１２及び第２ピンＰ２２と、をそれぞれ接続する。

上述した実施形態によれば、図２からも明らかなように、一対の第１ピンＰ１１、Ｐ２１、第１ボンディングワイヤＷ１、第２ボンディングワイヤＷ２、一対の第２ピンＰ１２、Ｐ２２を差動ラインＬ１、Ｌ２の一部とすることができ、高周波の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を伝送させることができる。

次に、上記発明による効果について検証してみる。まず、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−の信号劣化の原因が位相のズレである場合について考えてみる。差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を位相がズレた２つの正弦波で表すと、下記の式（２８）、（２９）で表される。これを変形すると、下記の式（３０）、（３１）に示すように同相成分（ｓｉｎΦ・ｃｏｓωｔ）と逆相成分（ｓｉｎωｔ・ｃｏｓΦ）とに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かった。
Ｖ_ｏｕｔ＋＝ｓｉｎ（ωｔ＋Φ／２） ・・・（２８）
Ｖ_ｏｕｔ−＝−ｓｉｎ（ωｔ−Φ／２） ・・・（２９）
Ｖ_ｏｕｔ＋＝ｓｉｎωｔ・ｃｏｓΦ＋ｓｉｎΦ・ｃｏｓωｔ ・・・（３０）
Ｖ_ｏｕｔ−＝−ｓｉｎωｔ・ｃｏｓΦ＋ｓｉｎΦ・ｃｏｓωｔ ・・・（３１）

次に、パルス状の差動信号の信号劣化の原因がパルスの立ち上がり、立ち下がり時間の差である場合について考えてみる。立ち上がり部分と立ち下がり部分とを簡単な１次関数で表し、これらの関数が同相成分と逆相成分で表現できれば、同相成分除去で差動信号の劣化を防止できる。立ち上がり、立ち下がり時の差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を１次関数で表すと下記の式（３２）、（３３）が得られる。なお、逆相成分の関数：ｆｏ＝ｐｘ＋ｑ、同相成分の関数：ｆｅ＝ｒｘ＋ｓとする。
Ｖ_ｏｕｔ＋＝ａｘ＋ｂ＝ｐｘ＋ｑ＋ｒｘ＋ｓ ａ＞０ ・・・（３２）
Ｖ_ｏｕｔ−＝−ｃｘ＋ｄ＝−（ｐｘ＋ｑ）＋ｒｘ＋ｓ ｃ＞０ ・・・（３３）

差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を加算すると下記の式（３４）が得られる。
Ｖ_ｏｕｔ＋＋Ｖ_ｏｕｔ−＝（ａ−ｃ）ｘ＋ｂ＋ｄ＝２・（ｒｘ＋ｓ）
∴ ｒ＝（ａ−ｃ）／２、 ｓ＝（ｂ＋ｄ）／２ ・・・（３４）

差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を減算すると下記の式（３５）が得られる。
Ｖ_ｏｕｔ＋−Ｖ_ｏｕｔ−＝（ａ＋ｃ）・ｘ＋ｂ−ｄ＝２・（ｐｘ＋ｑ）
∴ ｐ＝（ａ＋ｃ）／２、 ｑ＝（ｂ−ｄ）／２ ・・・（３５）

式（３４）、（３５）を式（３２）、（３３）に代入すると、下記の式（３６）、（３７）が得られ、同相成分｛（ａ−ｃ）／２・ｘ＋（ｂ＋ｄ）／２｝と逆相成分｛（ａ＋ｃ）／２・ｘ＋（ｂ−ｄ）／２｝に分解できることがわかる。
Ｖ_ｏｕｔ＋＝｛（ａ＋ｃ）／２｝・ｘ＋（ｂ−ｄ）／２
＋｛（ａ−ｃ）／２｝・ｘ＋（ｂ＋ｄ）／２ ・・・（３６）
Ｖ_ｏｕｔ−＝−［｛（ａ＋ｃ）／２｝・ｘ＋（ｂ−ｄ）／２］
＋｛（ａ−ｃ）／２｝・ｘ＋（ｂ＋ｄ）／２ ・・・（３７）

次に、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−の信号劣化の原因が直流オフセットである場合について考えてみる。差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を異なる直流オフセットＶｄｃ１、Ｖｄｃ２の２つの正弦波で表すと、下記の式（３８）、（３９）で表される。これを変形すると、下記の式（４０）、（４１）に示すように同相成分（Ｖｄｃ１＋Ｖｄｃ２）／２と逆相成分（Ｖｄｃ１−Ｖｄｃ２）／２＋ｓｉｎωｔとに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かつた。
Ｖ_ｏｕｔ＋＝Ｖｄｃ１＋ｓｉｎωｔ ・・・（３８）
Ｖ_ｏｕｔ−＝Ｖｄｃ２−ｓｉｎωｔ ・・・（３９）
Ｖ_ｏｕｔ＋＝｛（Ｖｄｃ１−Ｖｄｃ２）／２＋ｓｉｎωｔ｝
＋（Ｖｄｃ１＋Ｖｄｃ２）／２ ・・・（４０）
Ｖ_ｏｕｔ−＝−｛（Ｖｄｃ１−Ｖｄｃ２）／２＋ｓｉｎωｔ｝
＋（Ｖｄｃ１＋Ｖｄｃ２）／２ ・・・（４１）

次に、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−の信号劣化の原因が振幅差である場合について考えてみる。差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−を異なる振幅の２つの正弦波で表すと、下記の式（４２）、（４３）で表される。これを変形すると、下記の式（４４）、（４５）に示すように同相成分（Ａ−Ｂ）／２・ｓｉｎωｔと逆相成分（Ａ＋Ｂ）／２・ｓｉｎωｔとに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かった。
Ｖ_ｏｕｔ＋＝Ａ・ｓｉｎωｔ ・・・（４２）
Ｖ_ｏｕｔ−＝―Ｂ・ｓｉｎωｔ ・・・（４３）
Ｖ_ｏｕｔ＋＝（Ａ＋Ｂ）／２・ｓｉｎωｔ＋（Ａ−Ｂ）／２・ｓｉｎωｔ
・・・（４４）
Ｖ_ｏｕｔー＝−｛（Ａ＋Ｂ）／２・ｓｉｎωｔ｝＋（Ａ−Ｂ）／２・ｓｉｎωｔ
・・・（４５）

次に、差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−の信号劣化の原因が遅延である場合について考えてみる。差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−に遅延差：Ｌ（ｓｅｃ）があり、それぞれの信号をラプラス変換して周波数軸上で表現して検討すると、下記の式（４６）、（４７）が得られる。

よって、同相成分Ｆ_ｃｏｍ（ｓ）は下記の式（４８）のごとく表わされる。

よって、遅延差を持つ差動信号は下記の式（４９）、（５０）に示すように同相成分と逆相成分とに分解され、同相成分を除去することによって差動信号の劣化を防止できることが分かった。

なお、上述した実施形態によれば、同相成分検出回路３１としては図４に示す電流加算式を用いていたが、これに限ったものではない。例えば、図５に示すような電圧加算式のものを用いても良い。図５に示す同相成分検出回路３１は、一端にそれぞれ差動信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−が入力され、他端が互いに接続された２つの抵抗Ｒから構成されている。抵抗Ｒの接続点を出力Ｖ_ｏｕｔとしている。このＶ_ｏｕｔからは下記の式（５１）に示すように同相成分が検出できることがわかる。
Ｖ_ｏｕｔ＝（Ｖ_ｏｕｔ＋＋Ｖ_ｏｕｔ−）／２
＝（Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ−Ｖ_ｄｉｆ＋Ｖ_ｃｏｍ）／２＝Ｖ_ｃｏｍ ・・・（５１）

また、上述した実施形態によれば、同相雑音除去回路３は、分割差動ラインＬ１１、Ｌ２１と分害差動ラインＬ１２、Ｌ２２との間に設けられ、第１ピンＰ１１、Ｐ１２、ボンディングワイヤＷ１、Ｗ２、第２ピンＰ２１、Ｐ２２が差動ラインＬ１、Ｌ２の一部になっていたが、これに限ったものではない。差動信号が高周波でなければ、差動ラインＬ１、Ｌ２を分割せず、それぞれ基板２上に１本のラインで設け、その分岐線を同相雑音除去回路３に接続するようにしてもよい。

また、上述した同相成分検出回路３１、除去回路３２は一例であり、同相雑音を検出、除去できる回路であればよい。

また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形
態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施
することができる。

１ 差動伝送路
３ 同相雑音除去回路
３１ 同相成分検出回路（同相雑音検出部）
３２ 除去回路（除去部）
３２Ａ、３２Ｂ 電圧―電流変換回路
３３ チップ
Ｌ１、Ｌ２ 差動ライン
Ｐ１１、Ｐ１２ 第１ピン
Ｐ２１、Ｐ２２ 第２ピン
Ｑ１１、Ｑ１２ トランジスタ（第１ＭＯＳトランジスタ）
Ｑ２１、Ｑ２２ トランジスタ（第２ＭＯＳトランジスタ）
Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ− 差動信号
Ｗ１ ボンディングワイヤ（第１ボンディングワイヤ）
Ｗ２ ボンディングワイヤ（第２ボンディングワイヤ）

Claims (4)

1. 一対の差動ラインに配され、当該―対の差動ラインを伝送する一対の差動信号に重畳された同相雑音を除去する同相雑音除去回路であって、
   前記一対の差動信号に重畳された前記同相雑音を検出する同相雑音検出部と、
   前記一対の差動信号から前記同相雑音検出部により検出された前記同相雑音を差し引いて除去する除去部と、
   を備え、
   前記同相雑音検出部は、互いに直列接続され、かつ、逆極性の一対の第１ＭＯＳトランジスタと、互いに直列接続され、かつ、逆極性の一対の第２ＭＯＳトランジスタと、から構成され、
   前記一対の第１ＭＯＳトランジスタのゲートには、前記一対の差動信号の一方が入力され、
   前記一対の第２ＭＯＳトランジスタのゲートには、前記一対の差動信号の他方が入力され、
   前記一対の第１ＭＯＳトランジスタ間の接続点と前記一対の第２ＭＯＳトランジスタ間の接続点と、が互いに接続されると共に、抵抗を介してグランドに接続された
   ことを特徴とする同相雑音除去回路。
2. 前記同相雑音検出部及び前記除去部を内蔵し、前記一対の差動信号をそれぞれ入力するための一対のパッドが設けられたチップと、
   前記一対の差動ラインにそれぞれ接続される一対の第１ピンと、
   前記一対の差動ラインにそれぞれ接続される一対の第２ピンと、
   前記一対のパッドの一方と、前記一対の第１ピンの一方及び前記一対の第２ピンの一方と、をそれぞれ接続する第１ボンディングワイヤと、
   前記一対のパッドの他方と、前記一対の第１ピンの他方及び前記一対の第２ピンの他方と、をそれぞれ接続する第２ボンディングワイヤと、を備えた
   ことを特徴とする請求項１に記載の同相雑音除去回路。
3. 前記同相雑音検出部が、前記同相雑音に応じた電圧を出力し、
   前記除去部が、前記同相雑音検出部からの出力電圧を電流に変換する電圧一電流変換回路から構成され、
   前記電圧―電流変換回路の出力を前記一対の差動信号を伝送する差動ラインに接続する
   ことを特徴とする請求項１または２に記載の同相雑音除去回路。
4. 基板と、
   前記基板上に搭載され、差動信号を伝送するための一対の差動ラインと、
   前記基板上に搭載された請求項２に記載の同相雑音除去回路と、を備えた差動伝送路であつて、
   前記一対の差動ラインの各々が、分割され、
   各差動ラインは、分割された一方が前記第１ピンに直接接続され、前記分割された他方が前記第２ピンに直接接続されている
   ことを特徴とする差動伝送路。

Images