WO2016024393A1 - 撮像表示装置 - Google Patents

Abstract

　撮像から表示までの遅延時間を短縮する。　撮像表示装置１は、第１のフレームレートで被写体を撮像して撮像信号ＤSを出力する撮像部１０と、撮像信号ＤSに基づいて、画像信号ＤGAを生成する画像処理部２１と、画像信号ＤGAを記憶するＶＲＡＭ２２と、画像信号ＤGAに基づいて、第１のフレームレートのＮ（Ｎは２以上の自然数）倍以上の第２のフレームレートで表示を行う表示部４０とを備える。ＶＲＡＭ２２は、表示部４０で表示する１フレーム分の画像信号ＤGAを記憶し、表示部４０は、１フレーム分の画像信号ＤGAに基づいて、Ｎ回の表示を行う。

Description

撮像表示装置

　本発明は、撮像表示装置に関する。

　いわゆるミラーレスのデジタルカメラでは、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサ等のイメージセンサで撮像した撮像信号に応じた画像をリアルタイムで筐体裏面に設けられた液晶パネルや筐体上部に取り付けられた電子ビューファインダー（以下、ＥＶＦ[Electronic View Finder]と称する）等に表示するいわゆるライブビュー動作により、被写体の画像を確認することができるようになっている。特許文献１には、イメージセンサから出力される撮像信号に画像処理を施して得た画像信号をＶＲＡＭに記憶し、ＶＲＡＭから読み出した画像信号を表示部に供給する撮像表示装置が開示されている。この撮像表示装置は、ＶＲＡＭから画像信号を読み出すタイミングの基準となる信号を遅延して、イメージセンサから出力される撮像信号のフレームの開始の基準となる垂直同期信号を生成している。従って、イメージセンサのフレームレートと表示部のフレームレートとは一致している。

特開２００７－２４３６１５号公報

　イメージセンサでは、映画用に２４ｆｐｓのライブビューモードでしか動作できないものや、一般動画用（テレビ表示用）に３０ｆｐｓのライブビューモードでしか動作しないものがある。一方、ＥＶＦでは、リーク電流の影響を小さくするため、あるいは小型化を実現するために、６０ｆｐｓ以上の動作を前提に設計されているものがある。

　表示部を遅いフレームレート（例えば30fps）で駆動すると、各画素で書込電圧を保持する期間が長くなるため、リーク電流によって保持すべき書込電圧が低下し、フリッカや画質劣化を引き起こすといった問題がある。他方、遅いフレームレートで安定動作させるためには，各画素に配置されている信号保持用のコンデンサ容量を増加させる等の対策が必要である。しかし、コンデンサの大容量化は、微細化設計に適さず、基板の大型を招いてしまう。

　本発明は、上述した事情に鑑みてなされたものであり、２４ｆｐｓや３０ｆｐｓ等の低速のフレームレートで動作するイメージセンサと、６０ｆｐｓ等の高速のフレームレートで動作するＥＶＦを組み合わせて使用する際に、表示遅れを最小化することを解決課題の一つとする。

　以上の課題を解決するために、本発明に係る撮像表示装置の一態様は、第１のフレームレートで被写体を撮像して撮像信号を出力する撮像部と、前記撮像信号に基づいて、画像信号を生成する画像処理部と、前記画像信号を記憶する記憶部と、前記画像信号に基づいて、前記第１のフレームレートのＮ（Ｎは２以上の自然数）倍以上の第２のフレームレートで表示を行う表示部とを備え、前記記憶部に、前記表示部で表示する１フレーム分の画像信号を記憶し、前記表示部は、前記１フレーム分の画像信号に基づいて、Ｎ回の表示を行うことを特徴とする。

　この態様によれば、撮像部のフレームレートが表示部のフレームレートの１／Ｎ以下である場合に、撮像信号に画像処理を施して得た画像信号を記憶部に記憶し、この画像信号を記憶部からＮ回読み出して表示部に供給するので、２４ｆｐｓや３０ｆｐｓ等の低速のフレームレートで動作する撮像部と、撮像部より２倍、３倍等の高速のフレームレートで動作する表示部を組み合わせて使用する場合に、表示遅れを短くすることができる。更には、表示部の動作を撮像部の動作に同期させることができる。

　上述した撮像表示装置の一態様において、前記表示部は、前記１フレーム分の画像信号が生成された後に、前記１フレーム分の画像信号に基づいて、前記Ｎ回の表示を行うことが好ましい。この態様によれば、１フレーム分の画像信号が生成された後に、読み出しを開始するので、記憶部からの画像信号の読み出しが、画像信号の書き込みを追い抜くことが無いので、確実に画像を表示することができる。

　上述した撮像表示装置の一態様において、前記表示部は、前記１フレーム分の画像信号のうち前記１フレーム分より少ない所定のライン分の画像信号が生成された後に、前記Ｎ回の表示を開始することが好ましい。この場合、1フレーム分の画像信号の生成を待たずに表示を開始するので、撮像から表示までの遅延を短縮することができる。ここで、所定のライン分は、記憶部において、画像信号の読み出しが画像信号の読み出しを追い越さないように定めることが好ましい。さらに、前記所定のライン分は、（Ｎ－１）／Ｎであることが好ましい。

　なお、記憶部から画像信号を読み出して前記表示部に供給する画像信号出力部を備え、前記画像出力部は、前記撮像信号の１フレームに対応して、前記記憶部から同じ前記画像信号をＮ回読み出すうち第１回目の読み出しにおいては、画像処理の進捗を示す進捗情報に応じて前記記憶部から前記画像信号を読み出し、第２回目以降の読み出しにおいては、各ラインの画像信号を連続して読み出し、読み出した前記画像信号を前記表示部に出力してもよい。
　この態様によれば、画像処理には時間がかかるところ、１回目の画像信号の読み出しは、画像処理の進捗に応じて実行するが、第２回目以降は各ラインの画像信号を連続して読み出すので、撮像から表示までの遅延時間を短縮することができる。

　上述した撮像表示装置の一態様において、前記表示部に水平同期信号及び垂直同期信号を出力するタイミング制御部を備え、Ｎ回の表示後において、次の１フレームに表示する１フレーム分の画像信号のうち前記１フレーム分より少ない所定のライン分の画像信号が生成されていない場合、前記所定のライン分の画像信号が生成されるまで、前記垂直同期信号の出力が延期されることが好ましい。

　この態様によれば、あるフレームの画像信号が生成されると、当該画像信号をＮ回表示するが、これが完了した時点で次のフレームの画像処理が所定のラインまで進捗していない場合には、垂直同期信号の出力を延期する。これにより、画像処理が所定のラインに達っした時点で垂直同期信号を出力できる。この結果、撮像部と表示部の動作を同期化しつつ、撮像から表示までの遅延を短縮することが可能となる。

　上述した撮像装置の一態様において、前記タイミング制御部は、前記垂直同期信号の出力が延期されている間において、ダミーの水平同期信号を出力することが好ましい。この態様によれば、水平走査期間の時間長は一定となり、水平走査期間の精度で、撮像部と表示部との動作を同期化することができる。

　この態様によれば、水平同期パルスにより定められる水平走査期間の精度で、各ラインの画像信号の出力タイミングを制御することができる。このため、画像信号の生成に要する画像処理時間がライン毎に変動する場合であっても、ライン毎の画像処理時間に応じたタイミングで、各ラインの画像信号を表示部に対して出力することが可能となる。

　上述した撮像装置の一態様において、前記第２のフレームレートは、前記第１のフレームレートのＮ倍のフレームレートであることが好ましい。この場合には、撮像部と表示部とのフレームレートが整数倍の関係にあるので、画像処理された画像信号をＮ回表示することにより、撮像部と表示部との動作を同期化することができる。

　上述した撮像装置の一態様において、前記第２のフレームレートは、前記第１のフレームレートのＮ倍のフレームレートより１乃至数ｆｐｓ大きいことが好ましい。この態様によれば、第２のフレームレートは第１のフレームレートのＮ倍より若干高速となる。これにより、画像処理に要する時間が変動した場合であってもこれを吸収することができる。一方、第２のフレームレートが、第１のフレームレートのＮ倍のフレームレートより大きくなると、これに伴い表示部において画像を保持する時間が次第に長くなる。その程度によっては、フリッカや画質劣化が懸念されるが、第２のフレームレートは第１のフレームレートのＮ倍より若干高速となる程度であれば、そのような不都合もない。

本発明の第１実施形態に係る撮像表示装置１の構成を示すブロック図である。 有効イメージセンサ領域ＡSと表示領域ＡDとの関係を説明するための説明図である。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 表示領域ＡDを説明するための説明図である。 表示部４０の構成を示すブロック図である。 画像処理部２１の構成を示すブロック図である。 間引き処理を説明するための説明図である。 歪曲補正処理を説明するための説明図である。 本発明の第２実施形態に係る撮像表示装置１の構成を示すブロック図である。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 撮像表示装置１の動作を説明するためのタイミングチャートである。 本発明の第３実施形態に係る撮像表示装置の動作を説明するためのタイミングチャートである。 第３実施形態に係る撮像表示装置の動作を説明するためのタイミングチャートである。 第４実施形態に係る撮像表示装置の動作を説明するためのタイミングチャートである。 第４実施形態に係る撮像表示装置の動作を説明するためのタイミングチャートである。 第５実施形態に係る撮像表示装置の動作を説明するためのタイミングチャートである。

　本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜Ａ．第１実施形態＞
　以下、本発明の第１実施形態に係る撮像表示装置１について説明する。

＜Ａ-１：撮像表示装置の構成＞
　図１は、撮像表示装置１の機能を示すブロック図である。
　図１に示すように、撮像表示装置１は、被写体を撮像し、撮像して得たデータを撮像信号ＤSとして出力する撮像部１０と、撮像信号ＤSに対して画像処理を施して画像信号Ｄを生成する画像処理回路１００と、画像信号Ｄに応じた画像を表示する表示部４０と、撮像表示装置１の設定の変更、撮像の指示等を入力するための操作部６０と、撮像表示装置１全体の動作を制御するＣＰＵ５０と、を備える。

　この撮像表示装置１は、いわゆるミラーレスデジタルカメラであり、撮像表示装置１の利用者による操作部６０の操作により、撮像部１０で撮像した被写体に係る画像をほぼリアルタイムで表示部４０に表示するライブビューモードによる動作と、撮像部１０で撮像した被写体に係る画像を静止画格納用のメモリカード（図示せず）に静止画として格納する撮像モードによる動作と、を選択可能となっている。
　なお、撮像表示装置１から表示部４０を除いた、撮像部１０、画像処理回路１００、操作部６０、及び、ＣＰＵ５０は「撮像装置」の一例である。

　撮像部１０は、被写体の像を結像させる撮像光学系１１と、マトリックス状に配列された受光素子（撮像素子）からの信号を線順次に走査して被写体の像に応じた撮像信号ＤSを出力するイメージセンサ１２と、イメージセンサ１２に対して各種のタイミング信号を出力するタイミングジェネレータ１３と、を備える。

　図２に示すように、イメージセンサ１２は、有効イメージセンサ領域ＡSにおいて、複数の受光素子がＸ軸方向（水平方向）にＱS列、Ｘ軸方向に交差するＹ軸方向（垂直方向）にＰS行（ＰSライン）となるようにマトリックス状に配列されている（ＰSびＱSは、２以上の自然数）。換言すれば、有効イメージセンサ領域ＡSには、Ｘ軸方向に配列されたＱS個の受光素子からなるラインが、Ｙ軸方向にＰS行並ぶように構成されている。
　各受光素子は、検出した光量に応じた画素データ信号Ｓigを生成する。
　また、各受光素子に１対１に対応するように、赤色、緑色、または、青色のうちいずれか１色のカラーフィルターが市松模様に設けられている。以下では、１つの受光素子と、当該１つの受光素子に対応して設けられるカラーフィルターとの組を、イメージセンサ１２の画素と称することがある。

　イメージセンサ１２は、撮像表示装置１が撮像モードで動作する場合、有効イメージセンサ領域ＡSに設けられたＰS行×ＱS列の受光素子から出力される画素データ信号Ｓigの全部を静止画用撮像データとして出力することができる。そして、静止画用撮像データが出力されると、後述する画像処理部２１が、当該静止画用撮像データに対してフィルタ処理等の各種画像処理を施して静止画データを生成し、生成した静止画データを静止画格納用のメモリカードに格納する。

　一方、イメージセンサ１２は、撮像表示装置１がライブビューモードで動作する場合、ＰS行×ＱS列の受光素子が出力する画素データ信号Ｓigに対して間引き処理を施すことで画素データ信号Ｓigのデータサイズを小さくして、図２に示すようなＰ行×Ｑ列の画素に対応する撮像信号ＤSとして出力する（Ｐは、２≦Ｐ≦ＰSを満たす自然数。Ｑは、２≦Ｑ≦ＱSを満たす自然数）。
　なお、イメージセンサ１２は、有効イメージセンサ領域ＡS以外の領域に画素を備えるものであってもよいが、本明細書では簡単のために有効イメージセンサ領域ＡSの画素についての説明は省略する。

　タイミングジェネレータ１３は、撮像垂直同期信号ＳＶsync、撮像水平同期信号ＳＨsync、及び、撮像ドットクロック信号ＳCLKを生成し、これら生成した信号をイメージセンサ１２と、画像処理回路１００とに対して出力する。
　図３は、タイミングジェネレータ１３が生成する、撮像垂直同期信号ＳＶsync、撮像水平同期信号ＳＨsync、及び、撮像ドットクロック信号ＳCLKを説明するためのタイミングチャートである。撮像垂直同期信号ＳＶsyncは、イメージセンサ１２の有効イメージセンサ領域ＡS全体（ＰSライン分）の受光素子から画素データ信号Ｓigを読み出すための垂直走査期間Ｆsを規定する信号である。撮像水平同期信号ＳＨsyncは、有効イメージセンサ領域ＡSの１ライン分の受光素子から画素データ信号Ｓigを読み出すための水平走査期間Ｈsを規定する信号である。撮像ドットクロック信号ＳCLKは、有効イメージセンサ領域ＡSの１画素分の受光素子から画素データ信号Ｓigを読み出すためのタイミングを規定する信号である。
　垂直走査期間Ｆsの時間長は一定（固定長）であり、水平走査期間Ｈsの時間長も一定（固定長）である。また、垂直走査期間Ｆsは、複数の水平走査期間Ｈsから構成される。

　説明を図１に戻す。表示部４０は、撮像対象となる被写体を示す画像を表示して撮像表示装置１の利用者に被写体の様子を把握させるためのＥＶＦ（Electronic View Finder）であり、画像処理回路１００が生成した画像信号Ｄに応じた画像を表示するための液晶パネル４２と、液晶パネル４２の動作を制御するＥＶＦコントローラ４１と、を備える。

　図２に示すように、液晶パネル４２には、表示領域ＡDにおいて、複数の画素がＸ軸方向にＮ列、Ｙ軸方向にＭ行（Ｍライン）となるようにマトリックス状に配列されている（Ｍは、２≦Ｍ≦Ｐを満たす自然数。Ｎは、２≦Ｎ≦Ｑを満たす自然数）。換言すれば、表示領域ＡDは、Ｘ軸方向に配列されたＮ個の画素からなるラインが、Ｙ軸方向にＭ行並ぶように構成されている。これらＭ行×Ｎ列の画素は、赤色を表示するための画素、緑色を表示するための画素、及び、青色を表示するための画素を含む。当該表示領域ＡDには、画像処理回路１００が生成する画像信号Ｄに応じた画像が表示される。
　上述のとおり、Ｍ≦Ｐであり、Ｎ≦Ｑである。つまり、有効イメージセンサ領域ＡSに設けられた有効画素数と、表示領域ＡDに設けられた画素数は、異なる場合がある。
　なお、図２に示す座標系は、それぞれ、有効イメージセンサ領域ＡSに固定された座標系、撮像信号ＤSを表すための概念上の座標系、及び、表示領域ＡDに固定された座標系であり、これら３つの座標系の各軸の向きは互いに相違するものであってもよい。

　表示部４０の表示領域ＡDが１画面分の画像を表示可能な1フレームの時間長は、撮像部１０が１画面分の画像を撮像可能な1フレームの時間長よりも短い。本実施形態においては、撮像部１０から出力される撮像信号ＤSのフレームレートが３０ｆｐｓ、表示部４０に供給する画像信号Ｄのフレームレートが撮像信号ＤSの２倍の６０ｆｐｓであるものとする。

　図１に示すように、画像処理回路１００は、撮像信号ＤSに基づいて画像信号Ｄを生成し、生成した画像信号Ｄを表示部４０に対して出力する画像信号生成部２０と、画像信号生成部２０が画像信号Ｄを出力するタイミングを制御するタイミング制御部３０と、を備える。
　画像信号生成部２０は、撮像信号ＤSに対して画像処理を施して画像信号Ｄを生成する画像処理部２１と、画像処理部２１が生成した画像信号Ｄを一時的に記憶するＶＲＡＭ２２と、ＶＲＡＭ２２から画像信号Ｄを取得して、取得した画像信号Ｄを表示部４０に対して出力する画像信号出力部２３と、を備える。なお、ＶＲＡＭ２２は、少なくとも２フレーム分の記憶容量を備える（４フレーム程度あるのが望ましい）。画像信号生成部２０では画像信号ＤをＶＲＡＭ２２に書き込みつつ、画像信号ＤをＶＲＡＭ２２から読み出すことが可能である。

　画像信号Ｄは、液晶パネル４２の表示領域ＡDに設けられるＭ行×Ｎ列の画素のそれぞれが表示すべき画像（階調）を規定する信号である。以下では、表示領域ＡDで表示すべき画像を示す画像信号Ｄのうち、表示領域ＡDの第ｍ行のラインで表示すべき画像を示す１ライン分の画像信号Ｄを、画像信号Ｄ[m]と表記する（ｍは、１≦ｍ≦Ｍを満たす自然数）。
　画像処理部２１は、液晶パネル４２の表示領域ＡDで表示すべき画像を示す画像信号Ｄを、１ライン分の画素で表示すべき画像毎に生成する。より具体的には、画像処理部２１は、画像信号Ｄ[1]、画像信号Ｄ[2]、…、画像信号Ｄ[M]の順番で、画像信号Ｄを生成して、ＶＲＡＭ２２に格納する。なお、画像処理部２１が実行する画像処理の詳細については後述する。
　また、画像処理部２１は、画像処理の状態を示す状態信号Ｓｔを生成してタイミング制御部３０に対して出力する。本実施形態における状態信号Ｓｔは、画像信号処理部２１で生成した画像信号Ｄ[m]のＶＲＡＭ２２への格納が完了したことを示す画像処理完了信号ＰtAを含む。

　本実施形態において、撮像信号ＤSは、図２に示すようなＰ行×Ｑ列の画素に対応するものであるので、ライン番号ｍrは、１≦ｍr≦Ｐを満たす自然数となる。一方、画像処理完了信号ＰtAは、画像処理部２１によるＶＲＡＭ２２への書込が完了した画像信号Ｄに対応するライン番号ｍａを示す信号である（ｍaは、１≦ｍa≦Ｍを満たす自然数）。画像処理完了信号ＰtAの示す値であるライン番号ｍaは、画像処理が完了したラインを表す「画像処理完了ライン情報」の一例である。

　なお、画像処理完了信号ＰtAは、ラインの番号を示す信号に限定されるものではなく、画像処理部２１による画像信号Ｄ[m]の生成が完了した場合にハイレベルに立ち上がるようなパルス波形を含む２値の信号であってもよい。画像処理完了信号ＰtAが２値の信号である場合、タイミング制御部３０は、例えば、一の画面の表示が開始された後に画像処理完了信号ＰtAに含まれるパルスの個数をカウントすることで、画像処理部２１により生成が完了した画像信号Ｄ[m]のライン番号を演算すればよい。この場合は、画像処理完了信号ＰtAに含まれるパルス波形（または、パルス波形の個数）が、「画像処理完了ライン情報」に該当することになる。加えて、画像処理完了ライン情報は、画像処理の進捗の程度を示す進捗情報に該当する。

　画像信号出力部２３は、タイミング制御部３０の制御に応じて、ＶＲＡＭ２２から１ライン毎に画像信号Ｄを読み出し、読み出した１ライン分の画像信号Ｄ[m]を表示部４０に対して出力する。
　なお、以下では、説明の都合上区別が必要な場合には、画像処理部２１が生成してＶＲＡＭ２２に格納する画像信号Ｄを画像信号ＤGAと称し、画像信号出力部２３がＶＲＡＭ２２から取得して表示部４０に出力する画像信号Ｄを画像信号ＤGBと称する。また、画像処理部２１がＶＲＡＭ２２に格納する画像信号ＤGAのうち、表示領域ＡDの第ｍ行のラインで表示すべき画像を示す画像信号ＤGAを画像信号ＤGA[m]と称し、画像信号出力部２３が表示部４０に出力する画像信号ＤGBのうち、表示領域ＡDの第ｍ行のラインで表示すべき画像を示す画像信号ＤGBを画像信号ＤGB[m]と称する。

　図１に示すように、タイミング制御部３０は、状態信号Ｓtに基づいて出力制御信号ＣTRを生成する出力制御部３１と、各種のタイミング信号を生成して画像信号出力部２３が画像信号ＤGB[m]を出力するタイミングを制御するタイミングジェネレータ３２と、ＥＶＦコントローラ４１の動作を規定する設定パラメーターＰRMをＥＶＦコントローラ４１に対して送信するパラメーター送信部３３と、を備える。
　タイミングジェネレータ３２は、出力制御信号ＣTRに基づいて、表示垂直同期信号ＤＶsync、垂直有効データ信号ＤＶactive、表示水平同期信号ＤＨsync、表示ドットクロック信号ＤCLK、及び、イネーブル信号ＤＥnbを生成し、生成したこれらの信号を、画像信号出力部２３及び表示部４０に対して出力する。

　出力制御部３１は、状態信号Ｓtに基づいて、画像信号出力部２３が表示部４０に対して表示領域ＡDの第ｍ行で表示すべき画像を示す画像信号Ｄ[m]（画像信号ＤGB[m]）を出力する準備が完了したか否かを判定し、判定結果を示す出力制御信号ＣTRを生成する。
　上述したように本実施形態では、撮像信号ＤSのフレームレートが３０ｆｐｓであり、画像信号ＤGBのフレームレートが６０ｆｐｓである。このため、出力制御部３１は、ＶＲＡＭ２２から読み出す画像信号ＤGBのタイミングを制御することによって、撮像部１０の動作と表示部４０の動作と同期化している。

　本実施形態の出力制御部３１が出力制御信号ＣTRを生成する態様、すなわち、表示部４０が、画像信号ＤGBに基づいて表示を行う態様には、以下に述べる第１の態様と第２の態様とがある。
　第１の態様は、撮像部１０からの撮像信号ＤSに基づき生成される画像信号ＤGBが１フレーム分、ＶＲＡＭ２２に格納された後に、表示部４０において、ＶＲＡＭ２２に格納された画像信号ＤGBに基づいてＮ（Ｎは２以上の整数）回の表示を開始する態様であり、第２の態様は、撮像部１０からの撮像信号ＤSに基づき生成される画像信号ＤGBが残り１／Ｎフレーム分になった後に、ＶＲＡＭ２２に格納された画像信号ＤGBに基づいてＮ回の表示を開始する態様である。
　前記Ｎは、撮像部１０のフレームレートと、それに組み合わされる表示部４０のフレームレートにより定まり、例えば、２回、３回、４回等がある。

　具体的には、撮像部１０から出力される撮像信号ＤSのフレームレートが３０ｆｐｓ、表示部４０に供給する画像信号Ｄのフレームレートが撮像信号ＤSの２倍の６０ｆｐｓ（＝３０×２ｆｐｓ）以上の場合（２倍動作の場合）、第１の態様では、撮像部１０からの撮像信号ＤS1に基づき生成される画像信号ＤGB1が１フレーム分、ＶＲＡＭ２２に格納された後に、表示部４０において、ＶＲＡＭ２２に格納された画像信号ＤGB1に基づいて２回の表示が行われ、第２の態様では、撮像部１０からの撮像信号ＤS1に基づく１フレーム分の画像信号ＤGB1の生成処理の残りが５０％（１／２）以下になると、ＶＲＡＭ２２に格納された画像信号ＤGB1に基づいて２回の表示が行われる。尚、表示部４０のフレームレートは、６１ｆｐｓ等の６０ｆｐｓより若干速いフレームレートにするとよい。このように若干高速に設定したのは、仮に、表示部４０のフレームレートＹが撮像部１０のフレームレートＸのＮ倍よりもやや低い場合には、撮像信号ＤSの垂直走査期間ＦSに対して表示部４０にＮ回同じ画像を表示させることができないためである。

　また、撮像部１０から出力される撮像信号ＤSのフレームレートが２４ｆｐｓ、表示部４０に供給する画像信号Ｄのフレームレートが撮像信号ＤSの３倍の７２ｆｐｓ（＝２４×３ｆｐｓ）以上の場合（３倍動作の場合）、第１の態様では、撮像部１０からの撮像信号ＤS1に基づき生成される画像信号ＤGB1が１フレーム分、ＶＲＡＭ２２に格納された後に、表示部４０において、ＶＲＡＭ２２に格納された画像信号ＤGB1に基づいて３回の表示が行われ、第２の態様では、撮像部１０からの撮像信号ＤS1に基づく１フレーム分の画像信号ＤGB1の生成処理の残りが３３％（１／３）以下になると、ＶＲＡＭ２２に格納された画像信号ＤGB1に基づいて３回の表示が行われる。尚、表示部４０のフレームレートは、上述したように７３ｆｐｓ等の７２ｆｐｓより若干速いフレームレートにするとよい。

　また、撮像部１０から出力される撮像信号ＤSのフレームレートが２４ｆｐｓ、表示部４０に供給する画像信号Ｄのフレームレートが撮像信号ＤSの４倍の９６ｆｐｓ（＝２４×４ｆｐｓ）以上の場合（４倍動作の場合）、第１の態様では、撮像部１０からの撮像信号ＤS1に基づき生成される画像信号ＤGB1が１フレーム分、ＶＲＡＭ２２に格納された後に、表示部４０において、ＶＲＡＭ２２に格納された画像信号ＤGB1に基づいて４回の表示が行われ、第２の態様では、撮像部１０からの撮像信号ＤS1に基づく１フレーム分の画像信号ＤGB1の生成処理の残りが２５％（１／４）以下になると、ＶＲＡＭ２２に格納された画像信号ＤGB1に基づいて３回の表示が行われる。尚、表示部４０のフレームレートは、上述したように９７ｆｐｓ等の９６ｆｐｓより若干速いフレームレートにするとよい。

　第１の態様の場合、出力制御部３１は、画像処理完了信号ＰtAの示すライン番号ｍaが「Ｍ」と一致した場合に、Ｎフレームについて画像信号Ｄ[1]～Ｄ[M]を出力する準備が完了したと判定して出力制御信号ＣTRをアクティブ（ハイレベル）にする。すなわち、１フレームの撮像信号ＤSに対する画像処理が完了した後、ＶＲＡＭ２２から同じ画像信号ＤGBをＮ回読み出せるように出力制御信号ＣTRを生成する。これにより、表示部４０は、１フレーム分の画像信号ＤGAが生成された後に、１フレーム分の画像信号ＤGAに基づいて、Ｎ回の表示を行うことになる。この場合、表示部４０のフレームレートは、撮像部１０のフレームレートのＮ倍のフレームレートより１乃至数fps大きいことが好ましい。

　図４は、第１の態様において、上記２倍動作で動作させる場合の撮像信号ＤSと画像信号ＤGBの関係を示すタイミングチャートである。同図において、画像信号ＤGB1は撮像信号ＤS1に信号処理を施して生成したものであり、画像信号ＤGB2は撮像信号ＤS2に信号処理を施して生成したものである。この例では、画像信号生成部２０において、垂直走査期間Ｆs1に出力される１フレーム分の撮像信号ＤS1が時刻ｔ１で読み込みが完了する。撮像信号ＤS1には画像処理が施されてＶＲＡＭ２２に書き込まれる。そして、垂直走査期間Ｆd1の時刻ｔ２より、画像信号ＤGB1をＶＲＡＭ２２から読み出す。さらに、垂直走査期間Ｆd2の時刻ｔ３より、画像信号ＤGB1をＶＲＡＭ２２から再び読み出す。この場合、垂直走査期間Ｆs1における撮像信号ＤS1が開始する時刻ｔ０から時刻ｔ２までの時間だけ表示が遅れることになるが、垂直走査期間Ｆd2では、既に画像信号ＤGB1がＶＲＡＭ２２に格納されているので、表示部４０の動作を撮像部１０の動作に同期させることができる。

　一方、第２の態様の場合、出力制御部３１は、画像処理完了信号ＰtAの示すライン番号ｍaが「Ｋ」と一致した場合に、あるフレームとその次のフレームについて画像信号Ｄ[1]～Ｄ[M]を出力する準備が完了したと判定して出力制御信号ＣTRをアクティブにする。これにより、表示部４０は、１フレーム分の画像信号ＤGAのうち１フレーム分より少ない所定のライン分の画像信号ＤGAが生成された後に、Ｎ回の表示を開始する。
　この場合、画像処理は、第Ｋラインまでしか終了していないが、「Ｋ」は、１≦Ｋ≦Ｍを満たす自然数であり、且つ、ＶＲＡＭ２２において、画像信号ＤGBの読み出しが画像信号ＤGAの書き込みを追い越すことがないように設定される。

　例えば、１フレームの撮像信号ＤSに画像処理を施して得た画像信号ＤGBをＶＲＡＭ２２からＮ（Ｎは２以上の自然数）回読み出す場合に、ライン毎の画像処理の負荷がほぼ同じとみなせる場合は、Ｋ＝Ｍ×（Ｎ－１）／Ｎに設定してもよい。１フレームの撮像信号ＤSの画像処理において、Ｍライン分の画像信号ＤGBを生成することになるので、「Ｍ×（Ｎ－１）／Ｎ」は１フレーム分の撮像信号ＤSの画像処理が残り１／Ｎになったこと、を意味する。他方、歪曲収差補正等の処理により、ライン毎の画像処理の負荷が異なる場合は、１フレーム分の撮像信号ＤSの画像処理が残り１／Ｎになるラインの値をＫに設定してもよい。要は、画像信号ＤGBの読み出しが画像信号ＤGAの書き込みを追い越すことがないようにＫを設定することによって、ＶＲＡＭ２２から円滑に画像信号ＤGBを読み出すことが可能となる。第２の態様は、第１の態様と比較して、撮像から表示までの遅延時間を短縮することができる。

　図５は、第２の態様において、上記２倍動作で動作させる場合の撮像信号ＤSと画像信号ＤGBの関係を示すタイミングチャートである。この例では、画像信号生成部２０において、垂直走査期間Ｆs1に出力される撮像信号ＤS1が時刻ｔ１０において、Ｋ番目のラインの画像処理が完了し、画像信号ＤGA[K]のＶＲＡＭ２２への書き込みが完了したものとする。この場合、垂直走査期間Ｆd1の時刻ｔ１０より、画像信号ＤGB1をＶＲＡＭ２２から読み出す。さらに、垂直走査期間Ｆd2の時刻ｔ１１より、画像信号ＤGB1をＶＲＡＭ２２から読み出す。この場合、垂直走査期間Ｆs1における撮像信号ＤS1が開始する時刻ｔ０から時刻ｔ１０までの時間だけ表示が遅れることになるが、第２の態様は、画像信号ＤS1の読み込みが完了する前に、画像信号ＤGB1をＶＲＡＭ２２から読み出すので、第１の態様と比較して、撮像から表示までの遅延時間を短縮することができる。

　図６Ａは、タイミングジェネレータ３２が生成する、表示垂直同期信号ＤＶsync、垂直有効データ信号ＤＶactive、表示水平同期信号ＤＨsync、表示ドットクロック信号ＤCLK、及び、イネーブル信号ＤＥnbを説明するためのタイミングチャートである。また、図６Ｂは、無効水平走査期間Ｈd-Ｄにおける表示水平同期信号ＤＨsync、表示ドットクロック信号ＤCLK、及び、イネーブル信号ＤＥnbを説明するためのタイミングチャートである。

　図６Ａに示すように、表示垂直同期信号ＤＶsyncは、液晶パネル４２の表示領域ＡD全体（Ｍライン分）の画素で画像を表示するための垂直走査期間Ｆdを規定する信号である。表示水平同期信号ＤＨsyncは、表示領域ＡDの１ライン分の画素で画像を表示すための水平走査期間Ｈdを規定する信号である。表示ドットクロック信号ＤCLKは、表示領域ＡDの各画素で画像を表示するためのタイミングを規定する信号である。

　本実施形態において、水平走査期間Ｈdは、予め定められた一定の時間長を有している。また、本実施形態において、垂直走査期間Ｆdは、複数の水平走査期間Ｈdから構成されており、予め定められた一定の時間長を有している。なお、表示垂直同期信号ＤＶsyncの有する波形のうち、垂直走査期間Ｆdの開始及び終了のタイミングを規定するパルス状の波形を、垂直同期パルスＰlsＶと称する。また、表示水平同期信号ＤＨsyncの有する波形のうち、水平走査期間Ｈdの開始及び終了のタイミングを規定するパルス状の波形を、水平同期パルスＰlsＨと称する。

　図６Ａに示すように、垂直走査期間Ｆdは、垂直同期期間ＤＶpと、垂直バックポーチ期間ＤＶbと、垂直有効データ期間ＤＶＩと、垂直フロントポーチ期間ＤＶfと、からなる。
　垂直同期期間ＤＶpは、表示垂直同期信号ＤＶsyncがアクティブ（この図の例ではローレベル）である期間であり、垂直走査期間Ｆdが開始されるのと同時に開始される、予め定められた時間長を有する期間である。垂直バックポーチ期間ＤＶbは、垂直同期期間ＤＶpに後続する期間であり、予め定められた時間長を有する期間である。さらに、第1実施形態における垂直有効データ期間ＤＶＩは、垂直バックポーチ期間ＤＶbに後続する、予め定められた時間長を有する期間である。

　当該垂直有効データ期間ＤＶＩにおいて、画像信号出力部２３から画像信号ＤGB（画像信号ＤGB[1]～ＤGB[M]）が出力される。垂直フロントポーチ期間ＤＶfは、垂直有効データ期間ＤＶＩに後続する期間であり、垂直走査期間Ｆdの終了と同時に終了する、予め定められた時間長を有する期間である。
　垂直有効データ期間ＤＶＩは、各垂直走査期間Ｆdにおいてイネーブル信号ＤＥnbが最初にアクティブとなる水平走査期間Ｈdの開始からイネーブル信号ＤＥnbがＭ回目にアクティブとなる水平走査期間Ｈdの終了までの期間である（イネーブル信号ＤＥnbがアクティブとなる場合については、後述する）。

　当該垂直有効データ期間ＤＶＩは、例えば、イネーブル信号ＤＥnbがアクティブとなる回数をカウントするカウンタ（図示省略）が出力するカウント値に基づいて定めればよい。但し、本実施形態では、説明の便宜上、各垂直走査期間Ｆdにおいてイネーブル信号ＤＥnbが最初にアクティブとなる水平走査期間Ｈdの開始からイネーブル信号ＤＥnbがＭ回目にアクティブとなる水平走査期間Ｈdの終了までの期間においてアクティブ（この図の例ではハイレベル）となる垂直有効データ信号ＤＶactiveを導入する。すなわち、本実施形態では、垂直有効データ信号ＤＶactiveがアクティブである期間を垂直有効データ期間ＤＶＩとして説明する。なお、この垂直有効データ信号ＤＶactiveは、説明の便宜上導入した信号であり、出力制御部３１は、この垂直有効データ信号ＤＶactiveを出力しないものであってもよい。

　図６Ａに示すように、水平走査期間Ｈdは、水平同期期間ＤＨpと、水平バックポーチ期間ＤＨbと、水平有効データ期間ＤＨＩと、水平フロントポーチ期間ＤＨfと、からなる。
　水平同期期間ＤＨpは、表示水平同期信号ＤＨsyncがアクティブ（この図の例ではローレベル）である期間であり、水平走査期間Ｈdが開始されるのと同時に開始される、予め定められた時間長を有する期間である。水平バックポーチ期間ＤＨbは、水平同期期間ＤＨpに後続する期間であり、予め定められた時間長を有する期間である。水平有効データ期間ＤＨＩは、水平バックポーチ期間ＤＨbに後続する、予め定められた時間長を有する期間である。水平フロントポーチ期間ＤＨfは、水平有効データ期間ＤＨＩに後続する期間であり、水平走査期間Ｈdの終了と同時に終了する、予め定められた時間長を有する期間である。

　水平走査期間Ｈdには、画像信号出力部２３が画像信号Ｄ[m]を出力するための有効水平走査期間Ｈd-Ａ（図６Ａ参照）と、画像信号Ｄ[m]を出力する代わりに無効信号Ｄmy[m]を出力する無効水平走査期間Ｈd-Ｄ（図６Ｂ参照）と、が存在する。
　図６Ａは、水平走査期間Ｈdが有効水平走査期間Ｈd-Ａである場合を例示している。この図に示すように、イネーブル信号ＤＥnbは、水平走査期間Ｈdが有効水平走査期間Ｈd-Ａである場合には、水平有効データ期間ＤＨＩにおいてアクティブ（この図の例ではハイレベル）となる。そして、イネーブル信号ＤＥnbがアクティブとなる水平有効データ期間ＤＨＩにおいて、画像信号出力部２３から画像信号Ｄ[m]（画像信号ＤGB[m]）が出力される。

　一方、イネーブル信号ＤＥnbは、有効水平走査期間Ｈd-Ａのうち、水平有効データ期間ＤＨＩ以外の期間（水平同期期間ＤＨp、水平バックポーチ期間ＤＨb、水平フロントポーチ期間ＤＨf）において、非アクティブとなる。画像信号出力部２３は、有効水平走査期間Ｈd-Ａのうち、イネーブル信号ＤＥnbが非アクティブとなる、水平有効データ期間ＤＨＩ以外の期間において、画像信号Ｄ[m]（画像信号ＤGB[m]）の出力を停止して、無効ライン信号ＤGB-dmyを出力する。
　また、本実施形態では、垂直走査期間Ｆdのうち、垂直有効データ期間ＤＶＩを除いた期間（垂直同期期間ＤＶp、垂直バックポーチ期間ＤＶb、及び垂直フロントポーチ期間ＤＶf）における水平走査期間Ｈdは、無効水平走査期間Ｈd-Ｄとなっている。無効水平走査期間Ｈd-Ｄではイネーブル信号ＤＥnbが非アクティブとなり、無効ライン信号ＤGB-dmyを出力する。

　図７は、タイミングジェネレータ３２が生成する各種信号と、液晶パネル４２の表示領域ＡDにおける画像の表示タイミングとの関係を説明するための説明図である。
　この図に示すように、表示領域ＡDの有する第１行のラインから第Ｍ行のラインに至るＭ行×Ｎ列の画素は、垂直走査期間Ｆdのうち、垂直有効データ信号ＤＶactiveがアクティブとなる垂直有効データ期間ＤＶＩにおいて、画像信号Ｄ[1]～Ｄ[M]の示す１画面分の画像を表示する。
　また、表示領域ＡDのうち第ｍ行のラインを構成するＮ個の画素は、水平走査期間Ｈd（有効水平走査期間Ｈd-Ａ）のうち、イネーブル信号ＤＥnbがアクティブとなる水平有効データ期間ＤＨＩにおいて、画像信号Ｄ[m]の示す画像を表示する。

　次に、図８を参照しつつ、表示部４０について説明する。
　図８は、表示部４０の構成を示すブロック図である。上述のとおり、表示部４０は、液晶パネル４２の動作を制御するＥＶＦコントローラ４１と、画像信号Ｄに応じた画像を表示するための液晶パネル４２と、を備える。
　液晶パネル４２には、上述のとおり、画像信号Ｄに応じた画像を表示するための表示領域ＡDが設けられている。表示領域ＡDは、Ｘ軸方向に延在するＭ行の走査線と、Ｙ軸方向に延在するＮ列のデータ線と、走査線及びデータ線の交差に対応して設けられるＭ行×Ｎ列の画素と、を含んで構成されている（図７参照）。また、液晶パネル４２は、走査線を選択するための走査線駆動回路４２１と、データ線を駆動するためのデータ線駆動回路４２２と、表示領域ＡDに表示される画像を拡大して観察可能とするための光学系（図示省略）と、を備える。

　ＥＶＦコントローラ４１は、画像信号出力部２３から画像信号Ｄ（画像信号ＤGB）が入力されるデータ入力部４１１と、各垂直有効データ期間ＤＶＩにおいて有効水平走査期間Ｈd-Ａの個数（イネーブル信号ＤＥnbがアクティブとなる回数）をカウントするカウンタ４１２と、液晶パネル４２の駆動タイミングを規定する各種タイミング信号を生成するタイミング生成部４１３と、液晶パネル４２に対して画像信号Ｄ（画像信号ＤGC）を出力するデータ出力部４１４と、ＥＶＦコントローラ４１の動作を規定する設定パラメーターＰRMを格納するためのレジスタ４１５と、を備える。
　なお、本実施形態において、画像処理回路１００（画像信号生成部２０、及び、タイミング制御部３０）とＥＶＦコントローラ４１との間のデータ伝送は、パラレルインタフェース（図示省略）によって行う。

　撮像表示装置１の利用者が操作部６０によりライブビューモードによる動作を選択する等して、撮像表示装置１がライブビューモードで動作する場合、撮像表示装置１がライブビューモードによる動作を開始するに先立ち、パラメーター送信部３３から設定パラメーターＰRMがタイミング生成部４１３に供給される。そして、タイミング生成部４１３は、送信された設定パラメーターＰRMを、レジスタ４１５に格納（設定）する。

　レジスタ４１５に設定される設定パラメーターＰRMは、液晶パネル４２の仕様に応じてＥＶＦコントローラ４１を動作させるための、ＥＶＦコントローラ４１の動作を規定する値である。
　設定パラメーターＰRMとしては、例えば、水平走査期間Ｈdの時間長（または、水平走査期間Ｈdに含まれる表示ドットクロック信号ＤCLKのクロック数。以下、表示ドットクロック信号ＤCLKのクロック数を、単に「クロック数」と称する）、水平有効データ期間ＤＨＩの時間長（または、表示領域ＡDにおけるＸ軸方向の画素数（Ｎ））、水平同期期間ＤＨpの時間長（または、クロック数）、水平バックポーチ期間ＤＨbの時間長（または、クロック数）、水平フロントポーチ期間ＤＨfの時間長（または、クロック数）、垂直有効データ期間ＤＶＩの時間長（または、表示領域ＡDにおけるＹ軸方向のライン数（Ｍ）。すなわち、垂直有効データ期間ＤＶＩに含まれる有効水平走査期間Ｈd-Ａの個数）、垂直同期期間ＤＶpの時間長（または、クロック数）、垂直バックポーチ期間ＤＶbの時間長（または、クロック数）、垂直フロントポーチ期間ＤＶfの時間長（または、クロック数）、等を含むものであればよい。
　本実施形態に係る撮像表示装置１では、画像処理回路１００から、液晶パネル４２の仕様に応じたＥＶＦコントローラ４１の動作タイミングを設定できるので、液晶パネル４２のサイズを変更する場合や、フレームレート等の液晶パネル４２の仕様を変更する場合であっても、ＥＶＦコントローラ４１を変更する必要がない。このため、システムの汎用性を向上させることが可能となる。

　データ入力部４１１には、画像処理回路１００から、表示ドットクロック信号ＤCLKと、画像信号Ｄ（画像信号ＤGB）及び無効信号Ｄmyを含む画像信号出力部２３からの出力信号と、イネーブル信号ＤＥnbと、が供給される。
　データ入力部４１１は、イネーブル信号ＤＥnbがアクティブとなると、当該イネーブル信号ＤＥnbがアクティブの間に表示ドットクロック信号ＤCLKに同期して画像信号出力部２３から供給される１ライン分の画像信号Ｄ[m]を取り込み、取り込んだ画像信号Ｄ[m]をデータ出力部４１４に対して出力する。一方、データ入力部４１１は、イネーブル信号ＤＥnbが非アクティブの場合、画像信号出力部２３から供給される無効信号Ｄmyを取り込まずに破棄する。

　カウンタ４１２には、画像処理回路１００から、イネーブル信号ＤＥnbと、表示垂直同期信号ＤＶsyncとが供給される。
　カウンタ４１２は、イネーブル信号ＤＥnbの立ち上がりエッジをカウントし、カウント結果を示すカウント値Ｃntを、タイミング生成部４１３に対して出力する。また、カウンタ４１２は、表示垂直同期信号ＤＶsyncがアクティブになり、表示垂直同期信号ＤＶsyncとして垂直同期パルスＰlsＶが供給されると、カウント値Ｃntを「０」にリセットする。このため、カウンタ４１２は、各垂直走査期間Ｆdに含まれる有効水平走査期間Ｈd-Ａの個数をカウントすることができる。すなわち、カウント値Ｃntは、データ入力部４１１が第ｍ行のラインで表示すべき画像を指定する画像信号Ｄ[m]を取り込む場合には、当該画像信号Ｄ[m]に対応するライン番号（ｍ）を示す。

　タイミング生成部４１３には、画像処理回路１００から、表示垂直同期信号ＤＶsyncと、表示水平同期信号ＤＨsyncと、設定パラメーターＰRMと、が供給され、また、カウンタ４１２から、カウント値Ｃntが供給される。
　上述のとおり、タイミング生成部４１３は、画像処理回路１００から設定パラメーターＰRMが供給されると、供給された設定パラメーターＰRMをレジスタ４１５に設定する。

　タイミング生成部４１３は、カウント値Ｃntが「ｍ」を示す場合には、走査線駆動回路４２１に対して、カウント値Ｃntに対応する第ｍ行のライン（走査線）の選択を行わせる。また、タイミング生成部４１３は、カウント値Ｃntが「ｍ」を示す場合には、データ出力部４１４に対して、データ入力部４１１が取り込んだ１ライン分の画像信号Ｄ[m]を画像信号ＤGC[m]としてデータ線駆動回路４２２に供給させる。この場合、データ線駆動回路４２２は、走査線駆動回路４２１が選択している第ｍ行の走査線に対応して設けられるＮ個の画素（第ｍ行のライン）に対し、データ出力部４１４から供給された画像信号ＤGC[m]を、データ線を介して書き込む。これにより、選択されたラインの画像が表示領域ＡDに表示される。なお、本実施形態では、画像信号ＤGA及びＤGBはデジタルの信号であるが、画像信号ＤGCは、デジタルの信号であってもアナログの信号であってもよい。
　このように、ＥＶＦコントローラ４１は、画像信号出力部２３から供給された画像信号Ｄの示す画像を、液晶パネル４２の表示領域ＡDに表示させる。

　なお、ＥＶＦコントローラ４１は、カウント値Ｃntが、レジスタ４１５に設定された表示領域ＡDのライン数「Ｍ」と等しくなったことを検出した場合、検出後に最初に表示水平同期信号ＤＨsyncが供給されるタイミング、つまり、垂直フロントポーチ期間ＤＶfが開始されるタイミングで、改フレーム処理の準備に入る。そして、垂直フロントポーチ期間ＤＶfが開始された後、タイミング生成部４１３は、データ入力部４１１及びデータ出力部４１４に対して、改フレーム処理の実行を指令するための改フレーム処理開始信号Ｃngを出力する。
　ここで、改フレーム処理とは、次の垂直走査期間Ｆdにおいて画像を表示する準備のための処理であり、例えば、データ入力部４１１及びデータ出力部４１４が備えるバッファに記憶されたデータの消去を実行する処理等が含まれる。改フレーム処理は、垂直フロントポーチ期間ＤＶfの開始以後に開始される。また、改フレーム処理は、垂直フロントポーチ期間ＤＶfの終了までに終了することが好ましい。

＜Ａ-２：画像処理＞
　次に、図９乃至図１１を参照しつつ、画像処理部２１の詳細と、画像処理部２１で実行される画像処理と、について説明する。

　図９は、画像処理部２１の構成を示すブロック図である。
　この図に示すように、画像処理部２１は、イメージセンサ１２から出力される撮像信号ＤSを一時的に格納するラインバッファ２１１と、ラインバッファ２１１に格納された撮像信号ＤSに対して補完処理を行う画素補完処理部２１２と、補完された撮像信号ＤSに対して色再現処理を行う色再現処理部２１３と、色再現された撮像信号ＤSに対してフィルタ処理を行うフィルタ処理部２１４と、フィルタ処理された撮像信号ＤSに対してガンマ補正を施すガンマ補正部２１５と、ガンマ補正された撮像信号ＤSを一時的に格納するラインバッファ２１６と、ラインバッファ２１６に格納された撮像信号ＤSを表示領域ＡDの備える画素数の画像信号Ｄに変換するリサイズ処理を行うリサイズ処理部２１７と、を備える。

　図１０は、イメージセンサ１２が備える受光素子が出力する画素データ信号Ｓigと、撮像信号ＤSとの関係を説明するための説明図である。本実施形態では、イメージセンサ１２の有効イメージセンサ領域ＡSにおいて、赤色、緑色、及び、青色の画素がベイヤー配列されており、また、液晶パネル４２の表示領域ＡDにおいて、赤色、緑色、及び、青色の画素がストライプ配列されている。
　上述のとおり、撮像表示装置１が撮像モードで動作する場合、イメージセンサ１２は、図１０に示す画素データ信号Ｓigの全部を静止画用撮像データとして出力する。一方、撮像表示装置１がライブビューモードで動作する場合、イメージセンサ１２は、画素データ信号Ｓigを間引きして、図１０に示す撮像信号ＤSを出力する。

　図１０の左側に示す、「Ｒ」が付された四角形の各々は、赤色の画素に対応する（赤色光を検出するための）受光素子から出力される画素データ信号Ｓigを示し、「Ｇ」が付された四角形の各々は、緑色の画素の受光素子から出力される画素データ信号Ｓigを示し、「Ｂ」が付された四角形の各々は、青色の画素の受光素子から出力される画素データ信号Ｓigを示す。
　また、図１０の右側に示す、「Ｒ」が付された四角形の各々は、表示領域ＡDの有する赤色の画素に対応する（赤色の画素で表示すべき階調を指定する）画像信号Ｄを生成するための撮像信号ＤSを示し、「Ｇ」が付された四角形の各々は、表示領域ＡDの有する緑色の画素に対応する画像信号Ｄを生成するための撮像信号ＤSを示し、「Ｂ」が付された四角形の各々は、表示領域ＡDの有する青色の画素に対応する画像信号Ｄを生成するための撮像信号ＤSを示す。

　上述のとおり、イメージセンサ１２は、ＰS行×ＱS列の受光素子が出力する画素データ信号Ｓigに対して間引き処理を施すことで、Ｐ行×Ｑ列の画素に対応する撮像信号ＤSを出力する。

　間引き処理において、イメージセンサ１２は、Ｙ軸方向について、ＰS行の受光素子が出力する画素データ信号Ｓigを、Ｐ行の画素に対応する信号に間引きする。
　具体的には、イメージセンサ１２は、ＰS行の中から読み出し対象ラインを選択し、読み出し対象ラインに位置する受光素子が出力する画素データ信号Ｓigを読み出す一方で、読み出し対象ライン以外のラインに位置する受光素子が出力する画素データ信号Ｓigを読み飛ばすことで、Ｙ軸方向の間引きを行う。

　本実施形態では、イメージセンサ１２の有効イメージセンサ領域ＡSに設けられる画素の配列がベイヤー配列であるため、奇数ラインに１ラインの割合で読み出し対象ラインを定める。
　画素がベイヤー配列されている場合、赤色画素及び緑色画素からなるラインと、緑色画素及び青色画素からなるラインとが、Ｙ軸方向において交互に並んでいる。このため、奇数ラインに１ラインの割合で読み出し対象ラインを定めることで、読み出し後の画素を、赤色画素及び緑色画素からなるラインと、緑色画素及び青色画素からなるラインとが、Ｙ軸方向において交互に並ぶように配列することができ、同色の画素が隣り合うことを防止することができる。
　図１０の左側に示す例では、Ｙ軸方向において、３ラインに１ラインの割合で読み出し対象ラインを定めている。具体的には、ライン１～９のうち、ライン１、ライン４、及び、ライン７を読み出し対象ラインとしている。この場合、図１０の右側に示すように、画素データ信号ＳigをＹ軸方向に３分の１に間引いた撮像信号ＤSを得ることができる。

　また、イメージセンサ１２は、間引き処理として、Ｘ軸方向の相加平均読み出しを行い、ＱS列の受光素子が出力する画素データ信号Ｓigを、Ｑ列の画素に対応する信号（撮像信号ＤS）とする。
　具体的には、イメージセンサ１２は、各読み出し対象ラインに位置するＱS個の受光素子を、所定数個の受光素子が１つの組となるようにグループ分けし、各組を構成する所定数個の受光素子が出力する画素データ信号Ｓigの示す値を相加平均することで、ＱS個の受光素子が出力する画素データ信号Ｓigを、「所定数分の１」に縮小する。また，加法平均することで，ローパスフィルターの効果が得られ，折り返しノイズの発生を抑制できる。

　イメージセンサ１２の画素がベイヤー配列の場合、各ラインには２色の画素が交互に配列されているため、Ｘ軸方向に１個おきに所定数個の受光素子を１組とするグループ分けを行う。そして、各組を構成する所定数個の受光素子が出力する画素データ信号Ｓigの示す値を相加平均する。
　図１０の左側に示す例では、Ｘ軸方向において、１個おきに３個の受光素子を１組としてグループ分けし、各組を構成する同色の３個の受光素子が出力する画素データ信号Ｓigの示す値を平均している。具体的には、例えば、ライン１及びライン７において、第１列、第３列、第５列の赤色画素を１組として、当該３個の画素に対応する３個の受光素子が出力する画素データ信号Ｓigの値を加算器Ａve1によって相加平均し、得られた平均値を第１列の赤色画素に対応する撮像信号ＤSの値として設定する。同様に、ライン１及びライン７において、第２列、第４列、第６列の緑色画素に対応する受光素子が出力する画素データ信号Ｓigの値を加算器Ａve2によって相加平均し、得られた平均値を第２列の緑色画素に対応する撮像信号ＤSの値として設定する。この場合、図１０の右側に示すように、画素データ信号ＳigをＸ軸方向に３分の１にリサイズ（縮小）した撮像信号ＤSを得ることができる。

　図１１は、リサイズ処理部２１７が実行する歪曲収差補正処理を説明するための説明図である。
　リサイズ処理部２１７は、歪曲収差補正処理の他に、画像を拡大・縮小するリサイズ処理を行う。上述のとおり、撮像信号ＤSの示す画像の画素数と、画像信号Ｄの示す画像の画素数（表示領域ＡDの画素数）とは異なる。リサイズ処理部２１７では、撮像信号ＤSを、表示領域ＡDの画素数に対応した画像信号Ｄに変換する。

　なお、撮像信号ＤSの示す画像は、撮像光学系１１が備えるレンズの光学特性に起因しする歪曲収差を有する場合がある。具体的には、被写体を撮像した際の撮像結果を示す画像が、表示領域ＡDにおいて本来表示すべき画像に比べて外側に向かって膨張する樽型収差や、または、本来表示すべき画像に比べて内側に向かって収縮する糸巻形収差を有することがある。このため、リサイズ処理部２１７では、リサイズ処理において、樽型収差や糸巻型収差等の歪曲収差を補正する歪曲補正処理を実行する。

　以下、図１１を参照しつつ、リサイズ処理の中で実行される歪曲収差補正処理について説明する。なお、図１１では、撮像信号ＤSの示す画像のライン数が１６ライン（Ｐ＝１６）であり、画像信号Ｄ示す画像のライン数が１２ライン（Ｍ＝１２）である場合を想定している。

　図１１において、樽型収差が生じている場合に撮像信号ＤSの示す画像を符号Ｐｃ１で表し、画像Ｐｃ１を示す撮像信号ＤSに基づいて被写体を撮像した際に表示領域ＡDに表示されるべき、画像信号Ｄの示す画像を符号Ｐｃ２で表し、糸巻型収差が生じている場合に撮像信号ＤSの示す画像を符号Ｐｃ３で表し、画像Ｐｃ３を示す撮像信号ＤSに基づいて被写体を撮像した際に表示領域ＡDに表示されるべき、画像信号Ｄの示す画像を符号Ｐｃ４で表す。
　画像Ｐｃ１は、表示領域ＡDに表示すべき画像が四角形ＳQであるのにもかかわらず、撮像信号ＤSが、樽型収差によって四角形ＳQが膨張した閉曲線ＣV1を示す。また、画像Ｐｃ３は、表示領域ＡDに表示すべき画像が四角形ＳQであるのにもかかわらず、撮像信号ＤSが、糸巻型収差によって四角形ＳQが収縮した閉曲線ＣV2を示す。

　リサイズ処理部２１７は、樽型収差が生じた場合、歪曲補正処理において、閉曲線ＣV1で示される画像Ｐｃ１を、四角形ＳQで示される画像Ｐｃ２へと補正する。同様に、リサイズ処理部２１７は、糸巻型収差が生じた場合、歪曲補正処理において、閉曲線ＣV2で示される画像Ｐｃ３を、四角形ＳQで示される画像Ｐｃ４へと補正する。
　これらの場合、リサイズ処理部２１７は、補正前の画像における画素と補正後の画像における画素とを対応付け、補正後の画素に対応する補正前の画素を中心画素とし、中心画素とその周辺の画素である周辺画素とを含む参照領域内の画素の各々で表示する階調に基づいて、補正後の画素の表示すべき階調を決定する。

　例えば、リサイズ処理部２１７は、画像Ｐｃ２または画像Ｐｃ４を構成する、補正後の画素ＰxS1の階調を決定する場合、画像Ｐｃ１または画像Ｐｃ３を構成する、補正前の画素ＰxC1を中心画素と定める。そして、リサイズ処理部２１７は、中心画素である画素ＰxC1を含む参照領域Ａrea1内の各画素で表示すべき階調に基づいて、画素ＰxS1で表示すべき階調を定める。
　同様に、リサイズ処理部２１７は、画像Ｐｃ２または画像Ｐｃ４を構成する、補正後の画素ＰxS2の階調を決定する場合、画像Ｐｃ１または画像Ｐｃ３を構成する、補正前の画素ＰxC2を中心画素と定める。そして、リサイズ処理部２１７は、中心画素である画素ＰxC2を含む参照領域Ａrea2内の各画素で表示すべき階調に基づいて、画素ＰxS2で表示すべき階調を定める。

　なお、画像Ｐｃ２および画像Ｐｃ４において濃いハッチングを付した画素は、画像信号Ｄにおける第１行、第７行、及び、第１２行に位置する補正後の画素を示し、画像Ｐｃ１および画像Ｐｃ３において濃いハッチングを付した画素は、補正後の画素のそれぞれに対応する補正前の画素（中心画素）を示し、画像Ｐｃ１および画像Ｐｃ３において淡いハッチングを付した画素は、中心画素のそれぞれに対応する周辺画素を示す。

　図１１に示す例からも明らかなように、樽型収差が生じている場合の画像の膨張の程度は、画面のラインの位置によって変動し、垂直方向（Ｙ軸方向）の位置が端部に近づくにつれて、画像の膨張の程度は大きくなる。また、糸巻型収差が生じる場合における画像の収縮の程度は、画面のラインの位置によって変動し、垂直方向（Ｙ軸方向）の位置が端部に近づくにつれて、画像の収縮の程度は大きくなる。
　よって、リサイズ処理部２１７が画像信号Ｄ[m]を生成する場合に必要となる撮像信号ＤSのライン数は、画像信号Ｄ[m]に対応するラインの位置（ｍの値）により変動する。このため、リサイズ処理部２１７がリサイズ処理に要する時間長は、ラインの位置により変動することになる。

　ここで、第ｐ行のラインに対応する撮像信号ＤSを、撮像信号ＤS[p]と表す（ｐは、１≦ｐ≦Ｐを満たす自然数）。
　このとき、例えば、図１１に示す例では、リサイズ処理部２１７が、第１行のラインに対応する画像信号Ｄ[1]を生成するためには、第１行～第５行のラインに対応する撮像信号ＤS[1]～ＤS[5]が必要となる。これに対して、リサイズ処理部２１７が、第７行のラインに対応する画像信号Ｄ[7]を生成するためには、第８行～第１０行のラインに対応する撮像信号ＤS[8]～ＤS[10]が必要となる。つまり、リサイズ処理部２１７が、画像信号Ｄ[1]を生成するために要する時間長は、画像信号Ｄ[7]を生成するために要する時間長よりも長くなる。

　以下では、画像信号Ｄ[m]を生成するために必要となる、１または複数ラインの撮像信号ＤS[p]を、撮像信号ＤGS[m]と総称する。
　例えば、図１１に示す例では、画像信号Ｄ[1]を生成するために必要となる撮像信号ＤGS[1]は、撮像信号ＤS[1]～ＤS[5]の５ライン分の撮像信号ＤS[p]であり、画像信号Ｄ[7]を生成するために必要となる撮像信号ＤGS[7]は、撮像信号ＤS[8]～ＤS[10]の３ライン分の撮像信号ＤS[p]であり、画像信号Ｄ[12]を生成するために必要となる撮像信号ＤGS[12]は、撮像信号ＤS[12]～ＤS[16]の５ライン分の撮像信号ＤS[p]である。

　なお、リサイズ処理部２１７は、リサイズ処理が完了し、画像信号Ｄをライン毎に生成すると、生成した１ライン分の画像信号Ｄ[m]（画像信号ＤGA[m]）をＶＲＡＭ２２に格納すると共に、画像信号Ｄ[m]のＶＲＡＭ２２への格納が完了したことを示す画像処理完了信号ＰtAを出力する。

　以上、説明したように本実施形態においては、１フレームの撮像信号ＤSに基づいて生成された画像信号ＤをＶＲＡＭ２２に記憶し、ＶＲＡＭ２２から同じ画像信号Ｄを２回読み出したので、３０ｆｐｓのフレームレートで動作する撮像部１０と６０ｆｐｓのフレームレートで動作する表示部４０とを同期させることができる。
　この場合、図４を参照して説明したように、１フレームブ分の撮像信号ＤSに画像処理を施して、ＶＲＡＭ２２に１フレーム分の画像信号ＤGAを書き込んだ後、ＶＲＡＭ２２から画像信号ＤGBを読み出して、表示部４０に供給してもよいし、あるいは、図５を参照して説明したように第Ｋラインの画像信号ＤGAをＶＲＡＭ２２に書き込んだ後に、第１ラインの画像信号ＤGBをＶＲＡＭ２２から読み出すようにしてもよい。特に、後者の場合は、撮像から表示までの遅延時間を短縮することができる。

＜Ｂ．第２実施形態＞
　図１２に第２実施形態に係る撮像表示装置１のブロック図を示す。第２実施形態に係る撮像表示装置１は、画像信号出力部２３が出力完了信号ＰtBをタイミング制御部３０に対して出力し、状態信号Ｓｔが画像処理完了信号ＰtAと出力完了信号ＰtBとからなる点、出力制御部３１が画像処理完了信号ＰtA及び出力完了信号ＰtBに基づいて出力制御信号ＣTRを生成する点、撮像部１０のフレームレートの自然数倍の速度で表示部４０を動作させて、撮像部１０と表示部４０とを同期化するが、複数回表示（例えば、２回又は３回）の1回目における画像信号ＤGBの垂直走査期間Ｆdを、２回目以降の画像信号ＤGBの垂直走査期間Ｆdより長くする点で、図１に示す第1実施形態の撮像表示装置１と相違する。

　本実施形態において、画像信号出力部２３は、ＶＲＡＭ２２から画像信号ＤGB[m]を読み出して当該画像信号ＤGB[m]を表示部４０に出力する処理が完了した場合、画像信号ＤGB[m]の表示部４０への出力が完了したことを示す出力完了信号ＰtBを、タイミング制御部３０に対して出力する。出力完了信号ＰtBは、画像信号出力部２３による表示部４０への出力が完了した画像信号Ｄに対応するライン番号ｍｂを示す信号である（ｍbは、基本的には、０≦ｍb≦Ｍを満たす自然数）。出力完了信号ＰtBの示す値であるライン番号ｍbは、表示部４０に対する出力が完了した画像信号Ｄ[m]のラインを示す「出力完了ライン情報」の一例である。
　尚，ｍbは，１フレームの最終ラインを出力した直後ｍb＝Ｍになり以降ｍb＝Ｍを維持する。そして，次のフレーム用の画像出力準備が完了した時点（垂直同期信号の出力後の垂直バックポーチ期間完了後のタイミングにて）において，ｍb信号はリセットされて，ｍb＝０になるものとする。

　出力制御部３１は、状態信号Ｓｔに基づいて出力制御信号ＣTRを生成する。より具体的には、１フレームの画像信号ＤSに画像処理を施して得た画像信号ＤGAをＶＲＡＭ２２に書き込み、同じ画像信号ＤGBをＮ回読み出す場合に、最初の１回目は、画像処理完了信号ＰtA及び出力完了信号ＰtBに基づいて、画像信号出力部２３が表示部４０に対して表示領域ＡDの第ｍ行で表示すべき画像を示す画像信号Ｄ[m]（画像信号ＤGB[m]）を出力する準備が完了したか否かを判定し、判定結果を示す出力制御信号ＣTR（正確には，ＣTR[m]）を生成する。また、２回目以降は、所定のタイミングから連続して画像信号ＤGBをＶＲＡＭ２２から読み出すように出力制御信号ＣTRを生成する。
　ここで、「画像信号Ｄ[m]（画像信号ＤGB[m]）を出力する準備が完了した」とは、以下の第１条件及び第２条件を充足したことをいう。
　（第１条件）　画像処理部２１が、第ｍ行の画像信号Ｄ[m]（画像信号ＤGA[m]）の画像処理を完了し、ラインバッファ２２にＤGA[m]の書き込みが完了していること。
　（第２条件）　画像信号出力部２３が、第ｍ-1行の画像信号Ｄ[m-1]（画像信号ＤGB[m-1]）の出力を完了していること。

　第１条件は、画像処理完了信号ＰtAの示すライン番号ｍaがライン番号ｍ以上である場合を示し、つまり、ｍについて「ｍ≦ｍa」を満たす場合に充足される。
　第２条件は、出力完了信号ＰtBの示すライン番号ｍbが「ｍb＝ｍ-1」を満たす場合に充足される（厳密には、「ｍ＝１」の場合には、「ｍb＝０」を満たす場合に充足される（垂直同期信号の出力後の垂直バックポーチ期間完了後のタイミングにおいて、ｍb信号はリセットされて，ｍb＝０になる。））。
　以下、本明細書では、出力制御部３１が判定の対象とする画像信号Ｄ[m]が示す画像を表示する表示領域ＡDのラインを、「表示対象ライン」と称する場合がある。表示対象ラインは、出力制御部３１が表示部４０に対して出力すべき画像信号Ｄのライン番号によって特定される。即ち、表示対象ラインは、出力制御部３１が管理し、第１条件と第２条件とを充足するライン番号によって特定できる。まず、既に画像処理が完了していなければ、表示部４０に画像信号Ｄを出力できないため、表示対象ラインが第ｍ行であるとすれば、第１条件の示すｍ≦ｍaとなる。一方、表示部４０には、第1行から順番に画像が表示されることから、画像信号出力部２３が、第ｍ-1行の画像信号Ｄ[m-1]の出力を完了したこと、即ち、第２条件であるｍb＝ｍ-1を充足する必要がある。

　なお、厳密には、画像信号出力部２３が画像信号ＤGB[m]を出力するためには、以下の第３条件が充足される必要がある。
　（第３条件）　画像信号出力部２３が第ｍ行の画像信号Ｄ[m]（画像信号ＤGB[m]）を出力するタイミングが、表示領域ＡDが画像を表示可能な期間（図４で後述する水平有効データ期間ＤＨＩ）に含まれること。
　しかし、上述した第１条件及び第２条件が充足されている場合、画像信号出力部２３からの画像信号ＤGB[m]の出力タイミングをタイミングジェネレータ３２が制御することにより第３条件は必然的に充足される。このため、本実施形態では、出力制御部３１における判定において第３条件を考慮しない。

　以下，出力制御部３１の制御方法の実現方法について，更に詳細に記載する。出力制御部３１は、「画像信号Ｄ[m]（画像信号ＤGB[m]）を出力する準備が完了した」か否かの判定を、例えば、以下の２つの態様により実行することができる。

　第１の態様としては、第１条件が充足されているか否かの判定（第１の判定）と、第２条件が充足されているか否かの判定（第２の判定）の２つの判定を、出力制御部３１が直接に実行する態様である。
　具体的には、出力制御部３１は、画像処理部２１が画像処理完了信号ＰtAを出力すると、画像処理完了信号ＰtAの示すライン番号ｍaをもとにｍについて「ｍ≦ｍa」を満たすか否かを判定し（第１の判定を実行し）、画像信号出力部２３が出力完了信号ＰtBを出力すると、出力完了信号ＰtBの示すライン番号ｍbが「ｍb＝ｍ-1」を満たすか否かを判定し（第２の判定を実行し）、第１の判定の判定結果と、第２の判定の判定結果の両方が肯定である場合に、「画像信号Ｄ[m]を出力する準備が完了した」と判定する。
　この場合、出力制御部３１は、第１の判定を実行することにより、表示対象ラインで表示すべき画像に対応する画像信号を生成したか否かを判定する「処理状況判定部」として機能し、第２の判定を実行することにより、表示対象ラインにおける画像の表示が可能であるか否かを判定する「表示判定部」として機能する。

　なお、出力制御部３１は、第１の判定の判定結果、または、第２の判定の判定結果が否定である場合、第１の判定の判定結果と、第２の判定の判定結果の両方が肯定となるまで、第１の判定及び第２の判定を繰り返す。具体的には、出力制御部３１は、例えば、第１の判定及び第２の判定の両方の判定結果が肯定となるまで、画像処理部２１から画像処理完了信号ＰtAが出力される毎に第１の判定を実行し、また、画像信号出力部２３から出力完了信号ＰtBが出力される毎に第２の判定を実行すればよい。また、例えば、出力制御部３１は、第１の判定及び第２の判定の両方の判定結果が肯定となるまで、後述する水平走査期間Ｈdの周期で、第１の判定及び第２の判定を繰り返してもよい。そして、第１の判定の判定結果と、第２の判定の判定結果の両方が肯定となったときに、出力制御信号ＣTR（正確には，ＣTR[m]）を、判定結果が肯定であることを示す値に設定する。

　次に、第２の態様は、出力制御部３１が前回の判定（画像信号Ｄ[m-1]を出力する準備が完了したか否かの判定）の結果が肯定となった後であって、画像信号出力部２３が出力完了信号ＰtBの示すライン番号ｍb＝m-1を出力したタイミングで、第１条件が充足されているか否かの判定（第１の判定）を実行する態様である。
　この態様において、出力制御部３１は、第１の判定の判定結果が否定である場合、第１の判定の判定結果が肯定となるまで第１の判定を繰り返し、第１の判定の判定結果が肯定となったときに、出力制御信号ＣTRを、判定結果が肯定であることを示す値（ＣTR[m]）に設定する。
　具体的には、出力制御部３１は、例えば、出力完了信号ＰtBが出力されたタイミングで第１の判定の判定結果が否定である場合には、その後、画像処理部２１が画像処理完了信号ＰtAを出力する毎に、当該画像処理完了信号ＰtAの示すライン番号ｍaをもとにｍについて「ｍ≦ｍa」を満たすか否かを判定し、「ｍ≦ｍa」を満たしたときに、第１条件が充足されたと判定すればよい。

　上述のとおり、画像処理部２１は、ライン番号順に画像信号Ｄ[m]（画像信号ＤGA[m]）を生成し、画像信号出力部２３は、ライン番号順に画像信号Ｄ[m]（画像信号ＤGB[m]）を出力する。そして、本実施形態では、第ｍ-2行の画像信号Ｄ[m-2]の出力が完了し、出力制御部３１が「画像信号Ｄ[m-1]を出力する準備が完了した」と判定した後に、画像信号出力部２３が画像信号Ｄ[m-1]を出力する。よって、出力制御部３１が「画像信号Ｄ[m]（画像信号ＤGB[m]）を出力する準備が完了した」か否かの判定を行うタイミングは、画像信号出力部２３から画像信号Ｄ[m-2]（画像信号ＤGB[m-2]）が出力された後のタイミングであって、且つ、出力制御部３１が「画像信号Ｄ[m-1]（画像信号ＤGB[m-1]）を出力する準備が完了した」と判定した後のタイミングである。つまり、出力制御部３１が、「画像信号Ｄ[m]を出力する準備が完了した」か否かの第１の判定を行うタイミングにおいて、画像信号出力部２３が出力する出力完了信号ＰtBの示すライン番号ｍbは「ｍ-1」となる。

　このため、第２の態様において、出力制御部３１は、画像信号出力部２３からの出力完了信号ＰtBの出力をもって第２条件が充足されたとみなす。そして、出力制御部３１は、画像信号出力部２３から出力完了信号ＰtBが出力されたタイミングにおいて第１条件が充足されているか否かの判定（第１の判定）を実行することで、「画像信号Ｄ[m]（画像信号ＤGB[m]）の出力準備が完了した」か否かの判定を行う。

　本実施形態では、上述した２つの態様のうち、第２の態様を採用することを前提として、以下の説明を行う。第１実施形態では、図６を参照して説明したように、水平走査期間Ｈdには、画像信号出力部２３が画像信号Ｄ[m]を出力するための有効水平走査期間Ｈd-Ａ（図６Ａ参照）と、画像信号Ｄ[m]を出力する代わりに無効信号Ｄmy[m]を出力する無効水平走査期間Ｈd-Ｄ（図６Ｂ参照）とが存在する。但し、第１実施形態においては、無効水平走査期間Ｈd-Ｄが垂直有効データ期間ＤＶＩに存在しなかったが、第２実施形態においては、垂直有効データ期間ＤＶＩに無効水平走査期間Ｈd-Ｄを挿入することにより、ＶＲＡＭ２２からの第１回目の読み出しにおいて、画像信号Ｄ[m]の出力タイミングを、水平走査期間Ｈdの精度で調整する。

　画像信号出力部２３は、有効水平走査期間Ｈd-Ａのうち、イネーブル信号ＤＥnbが非アクティブとなる、水平有効データ期間ＤＨＩ以外の期間において、画像信号Ｄ[m]（画像信号ＤGB[m]）の出力を停止して、無効ライン信号ＤGB-dmyを出力する。
　上述した第３条件は、タイミングジェネレータ３２が水平有効データ期間ＤＨＩにおいてイネーブル信号ＤＥnbをアクティブとすることで充足される。すなわち、出力制御部３１及びタイミングジェネレータ３２を備えるタイミング制御部３０は、上述した第１条件～第３条件の全てが充足されたタイミングで、表示対象ラインに対応する画像信号Ｄ[m]（画像信号ＤGB[m]）を画像信号出力部２３から出力させる。

　図６Ｂに示すように、イネーブル信号ＤＥnbは、水平走査期間Ｈdが無効水平走査期間Ｈd-Ｄである場合には、水平有効データ期間ＤＨＩにおいて非アクティブとなる。そして、画像信号出力部２３は、無効水平走査期間Ｈd-Ｄのうち、水平有効データ期間ＤＨＩにおいて、画像信号Ｄ[m]（画像信号ＤGB[m]）の代わりに、無効信号Ｄmyを出力する。一方、イネーブル信号ＤＥnbは、無効水平走査期間Ｈd-Ｄのうち、水平有効データ期間ＤＨＩ以外の期間（水平同期期間ＤＨp、水平バックポーチ期間ＤＨb、水平フロントポーチ期間ＤＨf）においても非アクティブとなる。画像信号出力部２３は、無効水平走査期間Ｈd-Ｄのうち、水平有効データ期間ＤＨＩ以外の期間において、画像信号Ｄ[m]（画像信号ＤGB[m]）の出力を停止して、無効ライン信号ＤGB-dmyを出力する。

　なお、タイミングジェネレータ３２は、出力制御部３１が出力する出力制御信号ＣTRに基づいて、水平走査期間Ｈdを有効水平走査期間Ｈd-Ａまたは無効水平走査期間Ｈd-Ｄのいずれにするか、換言すれば、水平有効データ期間ＤＨＩにおいてイネーブル信号ＤＥnbをアクティブとするか否かを決定する。この、出力制御信号ＣTR、イネーブル信号ＤＥnb、及び、水平走査期間Ｈdの種類の関係については、後述する。

　図１３は、出力制御信号ＣTRと、イネーブル信号ＤＥnbとを説明するための説明図である。
　上述のとおり、出力制御部３１は、画像信号Ｄ[m]の出力準備が完了したと判定したとき、つまり、第１条件及び第２条件が充足されたときに、出力制御信号ＣTRに判定結果が肯定であることを示す値ＣTR[m]を設定する。ここでは便宜的に、出力制御部３１は、画像信号Ｄ[m]の出力準備が完了したと判定したときに、出力制御信号ＣTRに一時的にハイレベルに立ち上がるパルス状の波形を出力することとし、図１３に示すように、出力制御信号ＣTRに設定される画像信号Ｄ[m]を出力する準備が完了した旨の判定結果を示す出力パルス波形を、出力許可パルスＰL[m]と称することにする（＝ＣTR[m]）。

　上述のとおり、本実施形態に係る出力制御部３１は、画像信号出力部２３から出力完了信号ＰtBが出力されたことをもって、第２条件が充足されたとみなす。そして、出力制御部３１は、出力完了信号ＰtBが出力されたときに画像信号Ｄ[m]の画像処理が完了しているか（第１条件が充足されているか）否かの判定（第１の判定）を実行することで、画像信号Ｄ[m]の出力準備が完了したか否かを判定する。

　図１３に示すように、出力制御部３１が画像信号Ｄ[m]の出力準備が完了したか否かの判定を行う場合において、出力制御部３１が画像信号Ｄ[m]の画像処理が完了したと判定（第１条件が充足されたと判定）するタイミング、つまり、第１の判定の結果が肯定となるタイミングを、画像処理判定時刻ＴA[m]と称する。
　また、出力制御部３１に出力完了信号ＰtBが供給された（第２条件が充足されたとみなす）タイミングを、表示準備判定時刻ＴB[m]と称する。
　また、以下では、説明の便宜上、画像処理部２１による画像信号Ｄ[m]の生成が実際に完了した時刻を、画像信号生成時刻ＴC[m]と定義する。つまり、画像信号生成時刻ＴC[m]は、画像処理部２１が画像処理完了信号ＰtAを出力する時刻と略同じ時刻である。

　表示準備判定時刻ＴB[m]は、出力制御部３１からの画像信号Ｄ[m-1]の出力が完了した時刻と略同じ時刻であり、画像信号Ｄ[m-1]が出力される有効水平走査期間Ｈd-Ａ（有効水平走査期間Ｈd-Ａ[m-1]と称する）の水平有効データ期間ＤＨＩが終了する時刻と略同じ時刻である。
　なお、本明細書において「略同じ時刻」とは、信号の送受信に起因するタイムラグや、各種処理に起因するタイムラグがある場合において、これらのタイムラグを無視した場合に同一の時刻であるとみなすことができる場合を含む概念である。

　画像処理判定時刻ＴA[m]は、表示準備判定時刻ＴB[m]までに画像信号Ｄ[m]（画像信号ＤGA[m]）の生成が完了している場合、すなわち、表示準備判定時刻ＴB[m]までに画像信号生成時刻ＴC[m]が経過している場合（Ｃase-1と称する）には、表示準備判定時刻ＴB[m]と略同じ時刻となる。
　なお、Ｃase-1の場合、表示準備判定時刻ＴB[m]（＝第２条件が充足されたとみなす）タイミングにおいて、出力制御部３１が、当該表示準備判定時刻ＴB[m]までに出力制御部３１に供給されている画像処理完了信号ＰtAの示すライン番号ｍaをもとにｍについて「ｍ≦ｍa」を満たす旨の判定をし、当該判定をしたタイミングが画像処理判定時刻ＴA[m]であるため、画像処理判定時刻ＴA[m]及び表示準備判定時刻ＴB[m]の間には実際にはタイムラグが存在するが、以下では、簡単のために両時刻を略同じとみなす。

　一方、画像処理判定時刻ＴA[m]については、表示準備判定時刻ＴB[m]までに画像信号Ｄ[m]（画像信号ＤGA[m]）の生成が完了していない場合においては（すなわち、表示準備判定時刻ＴB[m]までに画像信号生成時刻ＴC[m]が到来していない場合（Ｃase-2と称する））には、画像処理部２１が画像信号Ｄ[m]の生成を完了させた時刻（すなわち、画像信号生成時刻ＴC[m]と略同じ時刻）となる。
　なお、Ｃase-2の場合、画像処理部２１が画像信号生成時刻ＴC[m]に画像信号Ｄ[m]の生成を完了させた後に、画像処理部２１が画像処理完了信号ＰtAを出力し、当該画像処理完了信号ＰtAの供給を受けた出力制御部３１が「ｍ≦ｍa」を満たす旨の判定をしたタイミングが画像処理判定時刻ＴA[m]であるため、画像処理判定時刻ＴA[m]及び画像信号生成時刻ＴC[m]の間にはタイムラグが存在するが、以下では、簡単のために両時刻を略同じとみなす。

　この様にＣase-1とＣase-2の場合があり得るため，両ケースをまとめると、出力制御部３１は、画像信号生成時刻ＴC[m]及び表示準備判定時刻ＴB[m]のうち遅い方の時刻において（すなわちこの時刻は、画像処理判定時刻ＴA[m]）、出力制御信号ＣTRに出力許可パルスＰL[m]を設定する。つまり、この出力許可パルスＰL[m]は、画像信号Ｄ[m]についての第１条件及び第２条件が充足されたときに出力される。そして、タイミングジェネレータ３２は、出力許可パルスＰL[m]が出力された後であって第３条件が充足されたとき、換言すれば、出力許可パルスＰL[m]が出力された後に最初にイネーブル信号ＤＥnbがアクティブになるときに、画像信号出力部２３から画像信号Ｄ[m]が出力されるように制御する。
　以下、説明の都合上、画像信号Ｄ[m]について、第１条件～第３条件の全てが充足された時刻を、出力条件充足時刻ＴJ[m]と称する。

　本実施形態では、タイミングジェネレータ３２は、出力制御信号ＣTRに基づいて、タイミングジェネレータ３２の内部処理で用いるための内部処理信号ＩSのレベルを決定する。そして、タイミングジェネレータ３２は、内部処理信号ＩSに基づいて、イネーブル信号ＤＥnbをアクティブにするタイミング、及び、水平走査期間Ｈdの種別（有効水平走査期間Ｈd-Ａまたは無効水平走査期間Ｈd-Ｄ）を決定する。

　具体的には、タイミングジェネレータ３２は、図６に示すように、出力制御信号ＣTRに出力許可パルスＰL[m]が設定されると、内部処理信号ＩSをアクティブ（この図の例ではハイレベル）とする。
　タイミングジェネレータ３２は、水平走査期間Ｈdが開始されるタイミングにおいて内部処理信号ＩSがアクティブである場合、当該水平走査期間Ｈdの種別を有効水平走査期間Ｈd-Ａ[m]に決定（分類）し、当該有効水平走査期間Ｈd-Ａ[m]の水平有効データ期間ＤＨＩが開始されるタイミングでイネーブル信号ＤＥnbをアクティブにする。このイネーブル信号ＤＥnbがアクティブとなるタイミングが、出力条件充足時刻ＴJ[m]に該当する。
　そして、タイミングジェネレータ３２は、当該有効水平走査期間Ｈd-Ａ[m]の水平有効データ期間ＤＨＩが開始されてイネーブル信号ＤＥnbがアクティブとなるタイミング、つまり、出力条件充足時刻ＴJ[m]において、内部処理信号ＩSを非アクティブにする。

　一方、タイミングジェネレータ３２は、水平走査期間Ｈdが開始されるタイミングにおいて内部処理信号ＩSが非アクティブである場合、当該水平走査期間Ｈdの種別を無効水平走査期間Ｈd-Ｄに決定（分類）し、当該無効水平走査期間Ｈd-Ｄの間はイネーブル信号ＤＥnbを非アクティブとする。

　ここで、図１３に示す例において、表示準備判定時刻ＴB[1]以前では、PtB信号のｍbは、１フレームの最終ラインを出力した直後よりｍb＝Ｍを維持している。そして、垂直同期信号の出力後の垂直バックポーチ期間が完了後のある時点で、次のフレームのデータ出力が可能になる。このため、表示準備判定時刻ＴB[1]の時点において、ｍb信号がリセットされて、ｍb＝０になる（Case-0）。Case-0は、１フレームの最初の１ライン目を表示開始するための特殊なタイミングであり、１フレームに１回のみ存在する。その結果、水平走査期間Ｈd[2]の水平有効データ期間ＤＨＩが開始される。

　次に，２ライン目以降の例を記載する。以下、図１３に示す例において、出力制御部３１が、画像信号Ｄ[2]の出力準備が完了したか否かの判定を行い、出力制御信号ＣTRに出力許可パルスＰL[2]を設定する場合（Ｃase-1に相当）を説明する。
　図１３に示す例では、表示準備判定時刻ＴB[2]は、画像信号Ｄ[1]の出力が完了する水平走査期間Ｈd[1]（有効水平走査期間Ｈd-Ａ[1]）の水平有効データ期間ＤＨＩの終了時である。また、この例では、画像信号Ｄ[2]の画像処理が完了する画像信号生成時刻ＴC[2]が、表示準備判定時刻ＴB[2]よりも前に到来する場合を想定している。よって、この例では、画像処理判定時刻ＴA[2]は、表示準備判定時刻ＴB[2]と略同じ時刻となる。このため、出力制御部３１は、水平走査期間Ｈd[1]の水平有効データ期間ＤＨＩの終了時、つまり、表示準備判定時刻ＴB[2]に、出力制御信号ＣTRとして出力許可パルスＰL[2]を出力する。

　タイミングジェネレータ３２は、出力制御信号ＣTRとして出力許可パルスＰL[2]が出力されるタイミング、つまり、水平走査期間Ｈd[1]の水平有効データ期間ＤＨＩの終了するタイミングにおいて、内部処理信号ＩSをアクティブにする。この場合、内部処理信号ＩSは、水平走査期間Ｈd[2]の開始時においてもアクティブとなっている。ここで、タイミングジェネレータ３２は、水平走査期間の開始タイミング（ＤＨsyncパルス）において、当該水平走査期間を有効水平走査期間Ｈd-Ａ[m]とするのか、無効水平走査期間Ｈd-Ｄとするのかを内部処理信号ＩSの状態に基づいて判断を行うものとする。上記の場合は、内部処理信号ＩSは、アクティブである。このため、タイミングジェネレータ３２は、水平走査期間Ｈd[2]を有効水平走査期間Ｈd-Ａ[2]とし、水平走査期間Ｈd[2]の水平有効データ期間ＤＨＩにおいて、イネーブル信号ＤＥnbをアクティブにする。

　すなわち、水平走査期間Ｈd[2]の水平有効データ期間ＤＨＩの開始時刻が、画像信号Ｄ[2]についての第１条件～第３条件の全てが充足された出力条件充足時刻ＴJ[2]となる。このため、水平走査期間Ｈd[2]において、画像信号Ｄ[2]が出力されることになる。また、タイミングジェネレータ３２は、水平走査期間Ｈd[2]の水平有効データ期間ＤＨＩが開始されるタイミングにおいて、内部処理信号ＩSを非アクティブとする。

　次に、図１３に示す例において、出力制御部３１が、画像信号Ｄ[3]の出力準備が完了したか否かの判定を行い、出力制御信号ＣTRに出力許可パルスＰL[3]を設定する場合（Ｃase-2に相当）を説明する。
　図１３に示す例では、表示準備判定時刻ＴB[3]は、画像信号Ｄ[2]の出力が完了する水平走査期間Ｈd[2]（有効水平走査期間Ｈd-Ａ[2]）の水平有効データ期間ＤＨＩの終了時である。

　表示準備判定時刻ＴB[3]の直後に表示用水平同期信号ＤＨsyncがアクティブとなるタイミングにおいて、「ｍａ＝２」且つ「ｍｂ＝２」である。即ち、画像処理が完了していない状態である。このため、水平走査期間Ｈd[3]が開始されるタイミングにおいて、出力制御信号ＣTRは非アクティブとなり、内部処理信号ＩSも非アクティブとなる。
　従って、図中「×」で示したように、タイミングジェネレータ３２は、水平走査期間Ｈd[3]を無効水平走査期間Ｈd-Ｄとして分類し、水平走査期間Ｈd[3]の水平有効データ期間ＤＨＩにおいて、イネーブル信号ＤＥnbを非アクティブにする。この場合、画像信号出力部２３は、水平走査期間Ｈd[3]の水平有効データ期間ＤＨＩにおいて、画像信号Ｄ[3]を出力せずに、無効信号Ｄmyを出力する。

　その後、タイミングジェネレータ３２は、出力制御信号ＣTRとして出力許可パルスＰL[3]が出力されるタイミングにおいて、内部処理信号ＩSをアクティブにする。この例では、出力許可パルスＰL[3]が出力されるタイミングは、水平走査期間Ｈd[4]の開始前である。この場合、内部処理信号ＩSは、水平走査期間Ｈd[4]の開始時においてもアクティブとなっている。このため、タイミングジェネレータ３２は、水平走査期間Ｈd[4]を有効水平走査期間Ｈd-Ａ[3]とし、水平走査期間Ｈd[4]の水平有効データ期間ＤＨＩにおいて、イネーブル信号ＤＥnbをアクティブにする。

　すなわち、水平走査期間Ｈd[4]の水平有効データ期間ＤＨＩの開始時刻が、画像信号Ｄ[3]についての第１条件～第３条件の全てが充足された出力条件充足時刻ＴJ[3]となる。このため、水平走査期間Ｈd[4]において、画像信号Ｄ[3]が出力されることになる。
　なお、この図に示す例では、出力制御部３１が、画像信号Ｄ[1]の出力準備が完了したか否かの判定を行い出力制御信号ＣTRに出力許可パルスＰL[1]を設定する場合、及び、画像信号Ｄ[1]の出力準備が完了したか否かの判定を行い出力制御信号ＣTRに出力許可パルスＰL[1]を設定する場合（Case-0）については、Ｃase-1としての条件である場合を想定している。

　このように本実施形態では、出力制御部３１は、第１条件及び第２条件が充足されときに、出力許可パルスＰL[m]を出力して、内部処理信号ＩSの状態をアクティブにし、水平走査期間の開始時（ＤＨsyncパルス）において、有効水平走査期間Ｈd-Ａ[m]とするのか、無効水平走査期間Ｈd-Ｄｍとするかを決定する。有効水平走査期間と決定された場合、画像信号出力部２３は、出力許可パルスＰL[m]が出力された後の最初の水平走査期間Ｈdにおいて、画像信号Ｄ[m]を出力する動作を行う。
　この様な動作により、画像処理部２１によるライン単位Ｄ[m]の画像処理結果の画像信号出力部２３からの画像信号Ｄ[m]の出力タイミングは、水平走査期間Ｈdの単位の精度で出力調整されることになる。

　なお、図１３に示す例では、タイミングジェネレータ３２は、水平走査期間Ｈdの種別を、水平走査期間Ｈdが開始されるタイミングで決定しているが、これは一例に過ぎず、例えば、出力許可パルスＰL[m]が出力される水平走査期間Ｈdの水平フロントポーチ期間ＤＨfの開始から、出力許可パルスＰL[m]が出力された後の最初の水平走査期間Ｈdの水平バックポーチ期間ＤＨbの終了までの間に決定すればよい。
　また、図１３に示す例では、内部処理信号ＩSを非アクティブとするタイミングを、イネーブル信号ＤＥnbがアクティブとなるタイミングとしているが、これは一例に過ぎず、タイミングジェネレータ３２が内部処理信号ＩSを非アクティブとするタイミングは、イネーブル信号ＤＥnbがアクティブとなってから非アクティブとなるまでの水平有効データ期間ＤＨＩの間であればいつでもよい。

　また、本実施形態において、タイミングジェネレータ３２は、内部処理信号ＩSを用いて、イネーブル信号ＤＥnbの波形と、水平走査期間Ｈdの種別とを決定しているが、これは一例に過ぎず、内部処理信号ＩSを用いずに、出力制御信号ＣTRに基づいて、これらを決定してもよい。
　また、本実施形態において、出力制御信号ＣTRは、出力許可パルスＰL[m]を含む波形となっているが、これは一例であり、出力制御信号ＣTRは、例えば、図１３に示す内部処理信号ＩSの波形を有していてもよい。この場合、タイミングジェネレータ３２は、出力制御部３１が出力制御信号ＣTRの波形の決定をするために必要なイネーブル信号ＤＥnb等の各種信号を、出力制御部３１に供給すればよい。

　図１４及び図１５は、有効水平走査期間Ｈd-Ａ及び無効水平走査期間Ｈd-Ｄと、垂直走査期間Ｆdとの関係を説明するための説明図である。
　垂直走査期間Ｆdは、Ｍ行のラインに対応する画像信号Ｄ[1]～Ｄ[M]を出力する期間である。このため、タイミングジェネレータ３２は、各垂直走査期間Ｆdの垂直有効データ期間ＤＶＩに、Ｍ個の有効水平走査期間Ｈd-Ａを設ける。
　一方、本実施形態に係るタイミングジェネレータ３２は、水平走査期間Ｈdを、有効水平走査期間Ｈd-Ａまたは無効水平走査期間Ｈd-Ｄの何れかに分類する。そして、水平走査期間Ｈdが有効水平走査期間Ｈd-Ａである場合にのみ、当該水平走査期間Ｈdにおいて画像信号Ｄ[m]が出力される。
　このため、本実施形態に係るタイミングジェネレータ３２は、垂直走査期間Ｆdの垂直有効データ期間ＤＶＩに無効水平走査期間Ｈd-Ｄを設ける場合には、当該無効水平走査期間Ｈd-Ｄに相当する時間長だけ垂直有効データ期間ＤＶＩを延長し、各垂直走査期間Ｆdの垂直有効データ期間ＤＶＩにＭ個の有効水平走査期間Ｈd-Ａを設けるように、表示垂直同期信号ＤＶsync及び垂直有効データ信号ＤＶactiveを出力する。

　例えば、タイミングジェネレータ３２は、図１４に示す垂直走査期間Ｆd1のように、垂直有効データ期間ＤＶＩの全ての水平走査期間Ｈdを有効水平走査期間Ｈd-Ａとする場合には、垂直有効データ期間ＤＶＩの時間長を、水平走査期間ＨdのＭ倍の時間長とする。ここで、垂直走査期間Ｆd1の内，垂直同期フロントポーチ期間（ＤＶf）と垂直同期期間（ＤＶp）と垂直同期バックポーチ期間（ＤＶb）を除いた期間、すなわちＤＶＩを垂直有効データ期間ＤＶＩと呼び、ＤＶactive＝Ｈの期間とする。
　一方、タイミングジェネレータ３２は、図１５に示す垂直走査期間Ｆd2のように、垂直有効データ期間ＤＶＩに１または複数の無効水平走査期間Ｈd-Ｄを設ける場合には、垂直有効データ期間ＤＶＩの時間長（ＤＶactive＝Ｈの期間）が、水平走査期間ＨdのＭ倍の時間長と、垂直有効データ期間ＤＶＩに存在する１または複数の無効水平走査期間Ｈd-Ｄの合計の時間長と、を加算した時間長とする。
　つまり、タイミングジェネレータ３２は、垂直走査期間Ｆdの時間長を、水平走査期間Ｈdの単位で調整することで、各垂直走査期間Ｆdにおいて画像信号出力部２３が画像信号Ｄ[1]～Ｄ[M]を出力することを可能としている。

　なお、図１４に示す垂直走査期間Ｆd1のように、垂直有効データ期間ＤＶＩの全ての水平走査期間Ｈdが有効水平走査期間Ｈd-Ａである場合における、垂直走査期間Ｆdの時間長を、標準垂直走査時間Ｔdと称する。
　また、図１５に示す垂直走査期間Ｆd2のように、垂直有効データ期間ＤＶＩに１または複数の無効水平走査期間Ｈd-Ｄが設けられる場合における、当該１または複数の無効水平走査期間Ｈd-Ｄの時間長の合計値を、延長垂直走査時間Ｔexと称する。つまり、垂直有効データ期間ＤＶＩに１または複数の無効水平走査期間Ｈd-Ｄが設けられる場合の垂直走査期間Ｆdの時間長は、標準垂直走査時間Ｔdと延長垂直走査時間Ｔexとの合計である。

　次に、撮像部１０からの撮像信号ＤSと、画像信号生成部２０からの画像信号ＤGBとの関係について説明する。図１６は、両者の関係を示すタイミングチャートである。なお、時刻ｔ０以前に撮像信号ＤSは生成されていないものとする。
　垂直走査期間Ｆs1、Ｆs2、及びＦs3の各々において、撮像信号ＤS1、ＤS2、及びＤS3が生成される。そして、撮像信号ＤS1、ＤS2、及びＤS3に画像処理が施され、画像信号ＤGB1a、ＤGB1b、ＤGB2a、ＤGB2b、ＤGB3a、及びＤGB3bが出力される。垂直走査期間Ｆd1において出力される画像信号ＤGB1aは、撮像信号ＤS1に画像処理を施してＶＲＡＭ２２に格納した画像信号ＤGAを、ＶＲＡＭ２２から最初に読み出して得た信号であり、垂直走査期間Ｆd2において出力される画像信号ＤGB1bは、ＶＲＡＭ２２から２回目に読み出して得た信号である。同様に、画像信号ＤGB2a及び画像信号ＤGB3aは、ＶＲＡＭ２２から最初に読み出して得た信号であり、画像信号ＤGB2b及び画像信号ＤGB3bは、ＶＲＡＭ２２から２回目に読み出して得た信号である。

　この例では、時刻ｔ２０より画像信号ＤGB1aの第１ラインを生成するための処理が開始され、時刻ｔ２１においてＶＲＡＭ２２へ書き込みが完了し、ＶＲＡＭ２２から画像信号ＤGB1aの第１ラインが読み出される。図１６に示す例では、撮像信号ＤSを画像信号生成部２０に取り込んでから、ＶＲＡＭ２２に画像信号ＤGAを書き込むまでの時間を画像処理時間Ｔｘとしたとき、図示を簡略化するため、第１ラインから第Ｍラインまでの画像処理時間Ｔｘが等しくなる場合を例示している。

　しかしながら、実際には、図１１を参照して説明した歪曲収差の補正処理などを実行するため、何番目のラインかによって、画像処理時間Ｔｘが相違する。画像処理時間Ｔｘが長くかかると、第１条件を充足しなくなるので、垂直有効データ期間ＤＶＩに無効水平走査期間Ｈd-Ｄが挿入されることになる。画像信号ＤGB1a、ＤGB2a、及びＤGB3aは、このような画像処理を経て生成され、ＶＲＡＭ２２から最初に読み出される信号である。このため、垂直有効データ期間ＤＶＩ1、ＤＶＩ3、及びＤＶＩ5では、無効水平走査期間Ｈd-Ｄが挿入され、垂直走査期間Ｆd1、Ｆd3、及びＦd5の時間長は、標準垂直走査時間Ｔdより延長される。
　一方、画像信号ＤGB1b、ＤGB2b及びＤGB3bは、既に画像処理を完了した画像信号ＤをＶＲＡＭ２２から読み出すことによって生成されるので、垂直有効データ期間ＤＶＩ2、ＤＶＩ4及びＤＶＩ6は有効水平走査期間Ｈd-Ａのみから構成される。よって、垂直走査期間Ｆd2、Ｆd4及びＦd6の時間長は、標準垂直走査時間Ｔdとなる。

　ここで、撮像部１０の垂直走査期間Ｆs1、Ｆs2、及びＦs3の時間長は等しくＴsである。また、表示部４０の垂直走査期間Ｆd1、Ｆd3、及びＦd5の各時間長は、Ｔg1、Ｔg2、及びＴg3であり、表示部４０の垂直走査期間Ｆd2、Ｆd4、及びＦd6の時間長は、標準垂直走査時間Ｔdである。ここで、Ｔg1≧Ｔd、Ｔg2≧Ｔd、Ｔg3≧Ｔdである。また、Ｔg2＝Ｔg3であり、以下の式が成り立つ。
　Ｔs＝Ｔg2+Ｔd＝Ｔg3+Ｔd
　撮像部１０のフレームレートが３０fpsであればＴs＝Ｔg2+Ｔd＝33.333msである。表示部４０のフレームレートの組み合わせは各種あるが、表示部の一方のフレームレートが６１ｆｐｓの場合、他方のフレームレートをＸfpsとすれば、１/30＝1/61+1/Xより、Ｘ＝61*30/31＝59.032258…fpsとなる。
　このように撮像信号ＤSの垂直走査期間Ｆsの時間長は、ＶＲＡＭ２２から同じ画像信号を読み出すことによって得られる画像信号ＤGBの垂直走査期間Ｆdの合計と一致する。

　なお、垂直走査期間Ｆd1の時間長Ｔg1は、Ｔg2、Ｔg3よりも長い。これは、画像信号ＤGB2については、時刻ｔ24から時刻ｔ25の間に画像処理を行って、ＶＲＡＭ２２に画像信号ＤGAを予め記憶しておくことができるが、撮像信号ＤSは時刻ｔ0から出力されるため、画像信号ＤGB1については、画像処理を先行させることができないからである。このように、撮像部１０が動作して最初に出力される画像信号ＤGB1aについては、その垂直走査期間Ｆs1の時間長であるＴsと、Ｔg1＋Ｔdとが不一致となる。

＜Ｃ．第３実施形態＞
　上述した第２実施形態では、図６に示すように、垂直有効データ期間ＤＶＩに無効水平走査期間Ｈd-Ｄを挿入することにより、画像信号Ｄ[m]の出力タイミングを、水平走査期間Ｈdの精度で調整し、水平走査期間Ｈdの時間長は固定長としていた。
　これに対して、第３実施形態に係る撮像表示装置では、水平走査期間Ｈdの時間長を可変長として、画像信号Ｄ[m]の出力タイミングを、例えば表示ドットクロック信号ＤCLKの周期で調整する点において、第２実施形態に係る撮像表示装置１と相違する。

　即ち、第３実施形態の撮像表示装置１は、撮像信号ＤSに画像処理を施して得た画像信号ＤGAをＶＲＡＭ２２から読み出す場合に、第１回目の読み出しによって生成する画像信号ＤGBについては、画像処理が間に合わない場合に水平走査期間Ｈdの時間長を延長し、第２回目以降の読み出しによって生成する画像信号ＤGBについては、既に１フレーム分の画像信号ＤGAがＶＲＡＭ２２に記憶されているので、水平走査期間Ｈdの時間長を固定にする。
　以下、図１７及び図１８を参照しつつ、第３実施形態に係る撮像表示装置について説明する。なお、以下に例示する第２実施形態において作用や機能が第２実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する（以下で説明する変形例についても同様）。

　図１７は、第３実施形態に係る撮像表示装置が備えるタイミング制御部３０（出力制御部３１及びタイミングジェネレータ３２）が生成する、出力制御信号ＣTRと、イネーブル信号ＤＥnbと、表示水平同期信号ＤＨsync2との関係を説明するための説明図である。
　第３実施形態に係る撮像表示装置が備えるタイミング制御部３０は、タイミングジェネレータ３２が、表示水平同期信号ＤＨsyncの代わりに、可変な周期の水平同期パルスＰlsＨを有する表示水平同期信号ＤＨsync2を生成し、それに基づき表示垂直同期信号ＤＶsync2を生成する点を除き、第２実施形態に係る撮像表示装置１（図１２参照）と同様に構成されている。

　図１７に示すように、第３実施形態に係る出力制御部３１は、第２実施形態と同様に、画像処理判定時刻ＴA[m]及び表示準備判定時刻ＴB[m]のうち遅い方の時刻（この図では、上述した第２の態様を採用しているため、画像処理判定時刻ＴA[m]）において、出力制御信号ＣTRに出力許可パルスＰL[m]を設定する。
　また、図１７に示すように、第３実施形態に係るタイミングジェネレータ３２は、出力制御部３１が出力する出力制御信号ＣTRに出力許可パルスＰL[m]が設定されたタイミングから、固定の時間長である基準フロントポーチ時間ＴPの経過後に、表示水平同期信号ＤＨsync2として水平同期パルスＰlsＨを出力する。

　このため、表示準備判定時刻ＴB[m]までに画像信号Ｄ[m]の生成が完了し、画像信号生成時刻ＴC[m]が経過している場合（Ｃase-1）には、水平フロントポーチ期間ＤＨfの時間長は、基準フロントポーチ時間ＴPとなる。
　一方、表示準備判定時刻ＴB[m]までに画像信号Ｄ[m]の生成が完了していない場合、すなわち、表示準備判定時刻ＴB[m]よりも後に画像信号生成時刻ＴC[m]が到来する場合（Ｃase-2）には、水平フロントポーチ期間ＤＨfの時間長は、基準フロントポーチ時間ＴPと、表示準備判定時刻ＴB[m]から画像信号生成時刻ＴC[m]（画像処理判定時刻ＴA[m]）までの時間長である延長フロントポーチ時間ＴPXとの合計となる。

　このように、第３実施形態に係るタイミングジェネレータ３２は、出力制御部３１が、画像信号Ｄ[m]の出力準備が完了したと判定し、出力制御信号ＣTRとして出力許可パルスＰL[m]を出力するのを待ち、出力許可パルスＰL[m]が出力されてから基準フロントポーチ時間ＴPだけ後に、水平走査期間Ｈd[m]を開始させる。換言すれば、第３実施形態に係るタイミングジェネレータ３２は、画像信号Ｄ[m]の出力準備が完了するまで、水平フロントポーチ期間ＤＨfを延長する。
　このため、画像信号出力部２３は、たとえ画像処理部２１における画像信号Ｄ[m]の画像処理が遅延した場合であっても、水平走査期間Ｈd[m]において画像信号Ｄ[m]を出力することが可能となる。この場合、撮像部１０が撮像信号ＤGS[m]を出力してから、表示部４０が画像信号Ｄ[m]に基づく画像を表示するまでの遅延時間は、表示ドットクロック信号ＤCLKの精度で最小化されることになる。

　図１８は、画像処理部２１の画像処理がボトルネックとなって表示に遅延が生じている状態における、第２実施形態に係る撮像表示装置の動作を説明するためのタイミングチャートである。図１８では、例えば、水平走査期間Ｈd3[2]におけるイネーブル信号ＤＥnbの立下りのタイミングまでに、画像信号ＤGA3[3]が生成される。このため、水平走査期間Ｈd3[2]におけるイネーブル信号ＤＥnbの立下りのタイミングにおいて、出力許可パルスＰL[3]が出力される。この場合、水平走査期間Ｈd3[2]の水平フロントポーチ期間ＤＨfの時間長は、基準フロントポーチ時間ＴPとなる。

　一方、この図に示す例では、画像信号ＤGA3[4]が生成されるタイミングは、水平走査期間Ｈd3[3]におけるイネーブル信号ＤＥnbの立下りのタイミングよりも後である。このため、画像信号ＤGA3[4]が生成されるタイミングにおいて、出力許可パルスＰL[4]が出力される。この場合、水平走査期間Ｈd2[3]の水平フロントポーチ期間ＤＨfの時間長は、基準フロントポーチ時間ＴPと、延長フロントポーチ時間ＴPX（水平走査期間Ｈd2[3]におけるイネーブル信号ＤＥnbの立下りのタイミングから、出力許可パルスＰL[4]が出力されまでの時間）との、合計の時間長となる。すなわち、表示部４０における表示準備がボトルネックとなる表示の遅延が解消される時刻以降は、画像処理の状況に応じて水平走査期間Ｈdが延長されることになる。

　また、図１８では、画像信号ＤGA3[m]が生成されるタイミングは、水平走査期間Ｈd3[m-1]におけるイネーブル信号ＤＥnbの立下りのタイミングよりも後である。このため、画像信号ＤGA3[m]が生成されるタイミングにおいて、出力許可パルスＰL[m]が出力される。この場合、水平走査期間Ｈd3[m]の水平フロントポーチ期間ＤＨfの時間長は、基準フロントポーチ時間ＴPと、延長フロントポーチ時間ＴPX（水平走査期間Ｈd3[m]におけるイネーブル信号ＤＥnbの立下りのタイミングから、出力許可パルスＰL[m]が出力されまでの時間）との、合計の時間長となる。すなわち、画像処理部２１の画像処理がボトルネックとなって表示に遅延が生じている状態においては、画像処理の状況に応じて水平走査期間Ｈdが延長されることになる。

　なお、図１８からも明らかなように、第３実施形態においては、無効水平走査期間Ｈd-Ｄは存在せず、全ての水平走査期間Ｈdは有効水平走査期間Ｈd-Ａとなる。また、第３実施形態では、水平走査期間Ｈdが例えば表示ドットクロック信号ＤCLKの単位で可変となるため、垂直走査期間Ｆdも可変の時間長を有することとなる。

　第３実施形態の撮像表示装置１は、ＶＲＡＭ２２から最初に読み出す画像信号ＤGBについて、水平走査期間Ｈdが延長される。この結果、図１６に示すように画像信号ＤGBの垂直走査期間Ｆd1、Ｆd3、及びＦd5の時間長が長くなる。一方、ＶＲＡＭ２２から２回目以降に読み出される画像信号ＤGBについては、水平走査期間Ｈdの時間長が固定となる。これにより、撮像部１０のフレームレートが表示部のフレームレートより低い場合に、撮像から表示までの遅延時間を短縮しつつ、撮像部１０と表示部４０との動作を同期させることができる。

＜Ｄ．第４実施形態＞
　上述した第２実施形態では、ＶＲＡＭ２２から最初に読み出す画像信号ＤGBの垂直有効データ期間ＤＶＩに無効水平走査期間Ｈd-Ｄを挿入することにより、撮像部１０と表示部４０との動作を同期させた。これに対して、第４実施形態に係る撮像表示装置１は、ＶＲＡＭ２２から最後に読み出す画像信号ＤGBの垂直フロントポーチ期間ＤＶfに無効水平走査期間Ｈd-Ｄを挿入することにより、撮像部１０と表示部４０との動作を同期させる点で相違する。即ち、本実施形態では、Ｎ回の表示後において、次の１フレームに表示する１フレーム分の画像信号ＤGBのうち１フレーム分より少ない所定のライン分の画像信号ＤGAが生成されていない場合、所定のライン分の画像信号ＤGAが生成されるまで、表示用垂直同期信号ＤＶsyncの出力を延期する。

　図１９は、第４実施形態の撮像表示装置１における撮像部１０からの撮像信号ＤSと、画像信号生成部２０からの画像信号ＤGBとの関係を示すタイミングチャートである。この例では、撮像部１０のフレームレートは３０fpsであり、表示部４０のフレームレートは６０fpsよりも高速なフレームレートである。
　垂直走査期間Ｆs1において撮像部１０から出力される撮像信号ＤS1は、時刻ｔ30から画像処理が開始される。そして、時刻ｔ31において第Ｋラインの画像処理が完了し、画像信号ＤGA[K]のＶＲＡＭ２２への書き込みが完了する。時刻ｔ31において画像処理完了信号ＰtAの示すライン番号ｍａは「Ｋ」となる。タイミング制御部３０は、ライン番号ｍａが「Ｋ」に達すると、表示垂直同期信号ＤＶsyncをアクティブにする。そして、垂直バックポーチ期間ＤＶb経過後に、ＶＲＡＭ２２から画像信号ＤGB1aが読み出される。この際、第２実施形態のように垂直有効データ期間ＤＶＩに無効水平走査期間Ｈd-Ｄを設けることはない。即ち、本実施形態の垂直有効データ期間ＤＶＩ（ＤＶＩ1～ＤＶＩ5）は、有効水平走査期間Ｈd-Ａのみから構成される。これは、第1実施形態と同様に「Ｋ」を、ＶＲＡＭ２２における画像信号ＤGBの読み出しが画像信号ＤGAの書き込みに先行しないように設定するからである。

　この例では、時刻ｔ32において撮像信号ＤS1の画像処理が完了し、１フレーム分の画像信号ＤGAがＶＲＡＭ２２に書き込まれる。従って、時刻ｔ34から開始する垂直走査期間Ｆd2では、ＶＲＡＭ２２に画像信号ＤGAが既に用意されている。このため、垂直走査期間Ｆd2では画像信号ＤGBをＶＲＡＭ２２から高速で読み出すことができる。この例では、垂直走査期間Ｆd1の開始から画像信号ＤGB1aの生成が完了する時刻ｔ33までの時間と、垂直走査期間Ｆd2の開始から画像信号ＤGB1bの生成が完了する時刻ｔ35までの時間とが等しい。

　次に、垂直走査期間Ｆd3の表示垂直同期信号ＤＶsyncは、垂直走査期間Ｆd1と同様に画像処理完了信号ＰtAの示すライン番号ｍａが「Ｋ」に達した時点でアクティブになる。このため、垂直走査期間Ｆd2の垂直フロントポーチ期間ＤＶfの時間長は可変となる。本実施形態においては、水平走査期間Ｈdの時間長は固定であるから、垂直フロントポーチ期間ＤＶfに無効水平走査期間Ｈd-Ｄを設定することによって、垂直フロントポーチ期間ＤＶfの時間長を調整する。

　ここで、垂直走査期間Ｆd1の時間長を標準垂直走査時間Ｔdとすると、垂直走査期間Ｆd2の時間長は、垂直フロントポーチ期間ＤＶfが延長された時間だけ長くなる。垂直フロントポーチ期間ＤＶfが延長された時間は延長垂直走査時間Ｔexとなる。このため、垂直走査期間Ｆd2の時間長は、Ｔd＋Ｔexとなる。延長垂直走査時間Ｔexは、固定であっても、可変であっても良く、要は、撮像部１０と表示部４０が同期化できるように延長垂直走査時間Ｔexが設定される。

　図２０は、垂直走査期間Ｆd2における垂直フロントポーチ期間ＤＶfの延長を示すタイミングチャートである。この例では、時刻ｔ35から垂直フロントポーチ期間ＤＶfが開始する。ここで、本来の垂直フロントポーチ期間ＤＶfの時間長が１０水平走査期間Ｈｄであるとすれば、時刻ｔ36において垂直フロントポーチ期間ＤＶfが終了する。しかしながら、図２０に示す例では、時刻ｔ37において画像処理完了信号ＰtAの示すライン番号ｍａが「Ｋ」となる。このため、時刻ｔ36では垂直同期パルスＰlsＶを発生させず、垂直フロントポーチ期間ＤＶfを延長して時刻ｔ37において垂直同期パルスＰlsＶを発生させる。
　この例では、垂直フロントポーチ期間ＤＶfの時間長が４水平走査期間Ｈｄだけ延長される。即ち、表示用垂直同期信号ＤＶsyncの出力が延期されている間において、ダミーの表示用水平同期信号ＤＨsyncが出力される。

　上述した第２実施形態では、図１６を参照して説明したように、最初の画像信号ＤGB1aを生成する垂直有効データ期間ＤＶＩ1の時間が長時間になってしまう。これに対して、本実施形態では、画像処理の進捗を示す画像処理完了信号ＰtAを参照して、画像処理が第Ｋラインまで終了したことを検知すると、表示垂直同期信号ＤＶsyncとして垂直同期パルスＰlsＶを発生させて表示部４０の表示を開始させる。これにより、最初の画像信号ＤGB1aに対応する垂直走査期間Ｆd1の時間長を表示部４０の仕様に合わせることが可能になる。

　さらに、本実施形態では、ＶＲＡＭ２２からＮ回同じ画像信号ＤGBを読み出す場合、Ｎ回目の画像信号ＤGBを読み出す垂直走査期間Ｆdの終了時刻は、次のフレームの画像処理が第Ｋラインまで完了するまで待機することになる。これにより、撮像部１０と表示部４０との動作を同期させることが可能となる。
　ここで、撮像信号ＤSのフレームレートを「Ｘ」、垂直フロントポーチ期間ＤＶfの時間延長がないとした場合の画像信号ＤGBのフレームレートを「Ｙ」（全ての垂直走査期間Ｆdの時間長が標準垂直走査時間Ｔdであるとした場合）、ＶＲＡＭ２２から同じ画像信号ＤGBを読み出す回数をＮとしたとき、Ｘ,Ｙは、以下の式１が成立するフレームレートである。
　Ｙ＝Ｎ×Ｘ+ｒ…式１
　ただし、Ｎは２以上の自然数であり、ｒは、０＜ｒ＜Ｘであり、ＹをＸで割った余りである。

　さらに、画像信号ＤGBのフレームレートＹは、撮像信号ＤSのフレームレートＸのＮ倍よりやや高速であることが好ましい。例えば、撮像信号ＤSのフレームレートが３０fpsであり、Ｎ＝２である場合には、画像信号ＤGBのフレームレートを例えば６１fpsに設定すればよい。
　このように若干高速に設定したのは、仮に、表示部４０のフレームレートＹが撮像部１０のフレームレートＸのＮ倍よりもやや低い場合には、撮像信号ＤSの垂直走査期間ＦSに対して表示部４０にＮ回同じ画像を表示させることができないため、同期できなくなるからである。

　また、画像信号Ｄsのフレーム周期をＴs、画像信号ＤGBの標準垂直走査時間をＴd、延長時間をＴrとしたとき、式２が成り立つ。
　Ｔs＝Ｔd×Ｎ＋Ｔr…式２
　ここで、延長時間Ｔrがゼロの状態から、画像信号ＤGBを次第に高速にすると、延長時間Ｔrが長くなる。これは、ＶＲＡＭ２２から同じ画像信号ＤGAをＮ回読み出すことによって得られる画像信号ＤGBのうち、最後に読み出す画像信号ＤGBの垂直走査期間Ｆdが次第に長くなることを意味する。従って、若干高速に設定することによって、撮像部１０と表示部４０とを同期させつつ、フリッカや画像ムラを抑制することが可能となる。

＜Ｅ．第５実施形態＞
　上述した第４実施形態では、ＶＲＡＭ２２から最後に読み出す画像信号ＤGBの垂直フロントポーチ期間ＤＶfに無効水平走査期間Ｈd-Ｄを挿入することにより、撮像部１０と表示部４０との動作を同期させた。これに対して、第５実施形態の撮像表示装置１は、垂直フロントポーチ期間ＤＶfの水平走査期間Ｈdを延長することによって、撮像部１０と表示部４０との動作を同期させる点を除いて、第４実施形態の撮像表示装置１と同様である。

　即ち、本実施形態においても図１９を参照して説明したように、ＶＲＡＭ２２から最後に読み出す画像信号ＤGBの垂直フロントポーチ期間ＤＶfを、画像処理の進捗に応じて延長する。
　図２１は、図１９に示す垂直走査期間Ｆd2における垂直フロントポーチ期間ＤＶfの延長を示すタイミングチャートである。この例では、時刻ｔ35から垂直フロントポーチ期間ＤＶfが開始する。ここで、本来の垂直フロントポーチ期間ＤＶfの時間長が１０水平走査期間Ｈｄであるとすれば、時刻ｔ36において垂直フロントポーチ期間ＤＶfが終了する。
　しかしながら、図２１に示す例では、時刻ｔ37において画像処理完了信号ＰtAの示すライン番号ｍａが「Ｋ」となる。このため、時刻ｔ36では水平同期パルスＰlsＨ及び垂直同期パルスＰlsＶを発生させず、水平走査期間Ｈdを延長して（垂直フロントポーチ期間ＤＶfを延長して）時刻ｔ37において水平同期パルスＰlsＨ及び垂直同期パルスＰlsＶを発生させる。

　本実施形態においても、第４実施形態と同様に式１が成り立つ。また、画像処理の進捗を示す画像処理完了信号ＰtAを参照して、画像処理が第Ｋラインまで終了したことを検知すると、表示垂直同期信号ＤＶsyncとして垂直同期パルスＰlsＶを発生させて表示部４０の表示を開始させる。これにより、撮像部１０と表示部４０との動作を同期させることが可能となる。

＜Ｆ．変形例＞
　以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。なお、以下において説明する変形例では、説明の重複を避けるため、上述した本発明の実施形態との共通点については説明を省略する。

＜変形例１＞
　上述した実施形態では、表示部４０が液晶パネル４２を備える場合を例示したが、本発明はこのような態様に限定されるものではなく、ＯＬＥＤ（organic light emitting diode）パネル、プラズマ表示パネル等の表示素子を用いてもよい。

＜変形例２＞
　上述した実施形態及び変形例では、画像処理回路１００と表示部４０との間のデータ伝送をパラレルインタフェースによって行うが、低電圧差動（ＬＶＤＳ）の高速シリアルインタフェースによって行うようにしてもよい。

＜変形例３＞
　上述した実施形態及び変形例では、出力制御部３１は、画像処理部２１が出力する画像処理完了信号ＰtAと、画像信号出力部２３が出力する出力完了信号ＰtBと、に基づいて、画像信号Ｄ[m]を出力する準備が完了したか否かを判定するが、本発明はこのような態様に限定されるものではなく、出力制御部３１がＶＲＡＭ２２を周期的に参照することで、ＶＲＡＭ２２に画像信号Ｄ[m]が記録されていること、及び、ＶＲＡＭ２２から画像信号Ｄ[m-1]が読み出されたことを判定することにより、画像信号Ｄ[m]を出力する準備が完了したか否かを判定してもよい。

＜変形例４＞
　上述した実施形態及び変形例では、撮像表示装置１に表示部４０が内蔵されているが、本発明はこのような態様に限定されるものではなく、表示部４０をデジタルカメラの外部に接続するファインダー（表示装置）等として構成してもよい。

＜Ｇ．応用例＞
　以上の各形態に例示した撮像表示装置１は、各種の電子機器に利用されうる。例えば、撮像表示装置１は、プロジェクター装置、ＨＵＤ（ヘッドアップディスプレイ）、ＨＭＤ（ヘッドマウントディスプレイ）等の電子機器（表示装置）等として構成してもよい。また、ライブビューを行う表示装置であれば、例えば電子双眼鏡、電子めがね、電子顕微鏡、医療用電子めがねのファインダ、車載のバックモニタ、車載のサイドミラーのモニタ等にも適用することができ、撮像から表示までの遅延を低減させることができる。くわえて、表示装置の態様においては、撮像部１０を必ずしも備えてなくてもよい。すなわち、撮像信号ＤSが供給される画像処理回路１００、及び、表示部４０を表示装置として捉えてもよい。

　１……撮像表示装置、１０……撮像部、１１……撮像光学系、１２……イメージセンサ、１３……タイミングジェネレータ、２０……画像信号生成部、２１……画像処理部、２２……ラインバッファ、２３……画像信号出力部、３０……タイミング制御部、３１……出力制御部、３２……タイミングジェネレータ、３３……パラメーター送信部、４０……表示部、４１……ＥＶＦコントローラ、４２……液晶パネル、５０……制御部、６０……操作部、１００……画像処理回路。

Claims (8)

1. 　第１のフレームレートで被写体を撮像して撮像信号を出力する撮像部と、
   　前記撮像信号に基づいて、画像信号を生成する画像処理部と、
   　前記画像信号を記憶する記憶部と、
   　前記画像信号に基づいて、前記第１のフレームレートのＮ（Ｎは２以上の自然数）倍以上の第２のフレームレートで表示を行う表示部とを備え、
   　前記記憶部に、前記表示部で表示する１フレーム分の画像信号を記憶し、
   　前記表示部は、前記１フレーム分の画像信号に基づいて、Ｎ回の表示を行うことを特徴とする撮像表示装置。
2. 　前記表示部は、前記１フレーム分の画像信号が生成された後に、前記１フレーム分の画像信号に基づいて、前記Ｎ回の表示を行うことを特徴とする請求項１に記載の撮像表示装置。
3. 　前記表示部は、前記１フレーム分の画像信号のうち前記１フレーム分より少ない所定のライン分の画像信号が生成された後に、前記Ｎ回の表示を開始することを特徴とする請求項１に記載の撮像表示装置。
4. 　前記所定のライン分は、（Ｎ－１）／Ｎであることを特徴とする請求項３に記載の撮像表示装置。
5. 　前記表示部に水平同期信号及び垂直同期信号を出力するタイミング制御部を備え、
   　Ｎ回の表示後において、次の１フレームに表示する１フレーム分の画像信号のうち前記１フレーム分より少ない所定のライン分の画像信号が生成されていない場合、前記所定のライン分の画像信号が生成されるまで、前記垂直同期信号の出力が延期されることを特徴とする請求項３に記載の撮像表示装置。
6. 　前記タイミング制御部は、
   　前記垂直同期信号の出力が延期されている間において、ダミーの水平同期信号を出力することを特徴とする請求項５に記載の撮像表示装置。
7. 　前記第２のフレームレートは、前記第１のフレームレートのＮ倍のフレームレートであることを特徴とする請求項１に記載の撮像表示装置。
8. 　前記第２のフレームレートは、前記第１のフレームレートのＮ倍のフレームレートより１乃至数ｆｐｓ大きいことを特徴とする請求項１に記載の撮像表示装置。

Images