WO2016006544A1 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
WO2016006544A1
WO2016006544A1 PCT/JP2015/069262 JP2015069262W WO2016006544A1 WO 2016006544 A1 WO2016006544 A1 WO 2016006544A1 JP 2015069262 W JP2015069262 W JP 2015069262W WO 2016006544 A1 WO2016006544 A1 WO 2016006544A1
Authority
WO
WIPO (PCT)
Prior art keywords
image data
line
image
data
circuit
Prior art date
Application number
PCT/JP2015/069262
Other languages
English (en)
French (fr)
Inventor
達彦 須山
則夫 大村
田中　紀行
真 横山
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/323,990 priority Critical patent/US9922613B2/en
Publication of WO2016006544A1 publication Critical patent/WO2016006544A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to an image display device, and more particularly to an image display device capable of displaying an image in a partial display mode in a rest drive and a driving method thereof.
  • a driving method for reducing power consumption of a liquid crystal display device all scanning is performed during a driving period in which scanning signal lines are sequentially selected and a driving voltage based on image data (hereinafter referred to as “source signal”) is written.
  • source signal a driving voltage based on image data
  • pause driving a driving method called “pause driving” in which a signal line is deactivated to provide a pause period in which writing is paused.
  • pause driving the operation of the scan signal line drive circuit and the data signal line drive circuit during the pause period is paused without giving control signals to the scan signal line drive circuit and the data signal line drive circuit. Electric power can be reduced.
  • an object of the present invention is to provide an image display device capable of reducing power consumption when a part of the screen is rewritten in the pause drive.
  • a first aspect of the present invention is an image display device capable of displaying an image in a partial display mode in pause driving, A plurality of scanning signal lines formed on an insulating substrate, a plurality of data signal lines intersecting with each of the plurality of scanning signal lines, and a matrix corresponding to the intersections of the scanning signal lines and the data signal lines, respectively.
  • a display unit including a plurality of arranged pixel formation units; A scanning signal line driving circuit for sequentially activating and selecting the scanning signal lines; A data signal line driving circuit for applying a source signal corresponding to image data to the data signal line; A frame memory that holds a video signal input from the outside, divides the image data included in the video signal into a plurality of partial image data, and sequentially outputs the divided partial image data; When the partial image data output from the frame memory is compared with the corresponding partial image data of the image data of the previous frame held and it is determined that the partial image data has been changed An image comparison circuit that outputs the address of the changed partial image data to the timing control circuit as change information; When the change information is given, an address of image data from the partial image data at a fixed position to the partial image data specified by the change information is given to the frame memory as a read command, and given to the frame memory A timing control circuit for giving the address of the image data to the scanning signal line drive circuit as a gate operation command, The frame memory outputs the image data at an address
  • the image comparison circuit includes a memory capable of holding image data for one frame, and each time the partial image data is given from the frame memory, the one image stored in the memory is stored in the memory. The comparison is made with the corresponding partial image data of the previous frame.
  • the image comparison circuit includes a checksum operation circuit and a memory that holds a checksum value obtained by the checksum operation circuit, and the checksum operation circuit receives the partial image data from the frame memory each time The checksum value of the partial image data is compared with the checksum value of the corresponding partial image data of the previous frame held in the memory.
  • the frame memory outputs the image data divided for each line in order to the image comparison circuit as the partial image data.
  • the frame memory sequentially outputs the image data divided into blocks each composed of a plurality of lines to the image comparison circuit as the partial image data.
  • the fixed position is a first line of the image data.
  • a scan direction determination circuit for determining a scan direction when rewriting image data;
  • the scan direction determination circuit outputs the scan direction in which the range of the image that needs to be rewritten is reduced to the timing control circuit and the scan signal line drive circuit as scan information.
  • the timing control circuit provides the scan information together with the read command to the frame memory,
  • the frame memory reads the image data at the address specified by the read command in the order specified by the scan information and applies the read image data to the data signal line driving circuit.
  • the scanning signal line drive circuit scans the scanning signal line designated by the gate operation command by the scan information in order to display an image based on the image data at the address designated by the read command. It is characterized by being activated and selected in order in the direction.
  • the fixed position includes a first fixed position that is a position of the first line of the image data, and a second fixed position that is a position of the last line of the image data
  • the scanning direction discrimination circuit is configured to scan the number of lines when scanning from the first fixed position to a line immediately before the first line where the image is changed, and the next line after the last line where the image is changed.
  • the number of lines when scanning from the first line to the second fixed position is compared, and the direction with the smaller number of lines is defined as the scan direction.
  • a ninth aspect of the present invention there is provided a plurality of scanning signal lines formed on an insulating substrate, a plurality of data signal lines intersecting with the plurality of scanning signal lines, and the scanning signal lines and the data signal lines.
  • a display unit including a plurality of pixel formation units arranged in a matrix corresponding to each of the intersections, a scanning signal line driving circuit for sequentially activating and selecting the scanning signal lines, and an image with respect to the data signal lines
  • a data signal line driving circuit that applies a source signal according to data, and a driving method of an image display device that performs pause driving to pause screen refreshing, Holding an externally input video signal, dividing the image data included in the video signal into a plurality of partial image data, and sequentially outputting the divided partial image data from a frame memory;
  • the image display device does not rewrite the entire screen when the image is changed due to a change in a part of the image data from the previous frame in the pause driving, but does not rewrite the entire screen.
  • Image data from the partial image data at the position up to the partial image data determined to have been changed is read from the frame memory and written to the pixel forming unit.
  • the screen is updated from the fixed position to the last line where the image change is detected in the screen for one frame, and the previous frame is continuously displayed on the subsequent lines. For this reason, it becomes possible to reduce the power consumption of an image display apparatus.
  • a checksum value is obtained for each partial image data given from the frame memory, and is compared with the checksum value of the corresponding partial image data of the previous frame held in the memory. .
  • it is sufficient to store a checksum value for each partial image data, so a memory with a small capacity is sufficient.
  • the partial image data is image data divided for each line, it is possible to rewrite only the line of the changing image. For this reason, it becomes possible to reduce the power consumption of an image display apparatus.
  • the partial image data is image data divided into blocks each composed of a plurality of lines, it is possible to reduce the capacity of the memory that holds the image data that has been compared. Further, since the operation of the scanning signal line driving circuit is controlled for each block, the circuit scale can be reduced. As a result, the manufacturing cost of the image display device can be reduced.
  • the fixed position is the first line of the image data
  • the first line of one frame is rewritten from the last line where the change of the image is completed.
  • the scan direction discriminating circuit discriminates the position of the line where the image is changing, and determines the gate scan direction so that the rewriting range is reduced. Can be reduced. Thereby, the power consumption of the image display apparatus can be reduced.
  • the scan direction determination circuit changes the number of lines and the image when scanning from the first fixed position to the line immediately before the first line where the image is changing.
  • the number of lines when scanning from the next line after the last line to the second fixed position is compared, and the direction in which the number of lines is small is defined as the scanning direction. Thereby, the direction to be scanned can be easily determined.
  • FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device according to a first embodiment of the present invention. It is a figure for demonstrating the partial display mode in the liquid crystal display device shown in FIG.
  • FIG. 2 is a timing diagram illustrating an operation of the liquid crystal display device illustrated in FIG. 1.
  • FIG. 2 is a diagram showing a screen displayed in each frame period from a first frame period to a third frame period in the liquid crystal display device shown in FIG. 1, and more specifically, (A) is displayed in the first frame period. It is a figure which shows a screen, (B) is a figure which shows the screen displayed in the 2nd frame period, (C) is a figure which shows the screen displayed in the 3rd frame period.
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device (sometimes referred to as an “image display device”) 100 according to the first embodiment of the present invention.
  • the liquid crystal display device 100 includes a scanning signal line drive circuit 40, a data signal line drive circuit 50, a liquid crystal panel 60, a frame memory 10, an image comparison circuit 20, and a timing control circuit 30.
  • the liquid crystal panel 60 (sometimes referred to as a “display unit”) includes a plurality (m) of data signal lines S1 to Sm, a plurality (n) of scanning signal lines G1 to Gn, and m of these.
  • a plurality (m ⁇ n) of pixel forming portions 61 provided corresponding to the intersections of the data signal lines S1 to Sm and the n scanning signal lines G1 to Gn are formed.
  • the (m ⁇ n) pixel forming portions 61 are arranged two-dimensionally, m in the row direction and n in the column direction.
  • the scanning signal line Gi is connected in common to the pixel formation unit 61 arranged in the i-th row, and the data signal line Sj is connected in common to the pixel formation unit 61 arranged in the j-th column.
  • m and n are integers of 2 or more.
  • the scanning signal line driving circuit 40 outputs the high level clock signal GCK to the scanning signal lines G1 to Gn one by one in order. Accordingly, the scanning signal lines G1 to Gn to which the high level clock signal GCK is applied are sequentially activated and selected one by one, and the pixel forming units 61 for one row connected to the selected scanning signal line Gi. Becomes a state in which the source signals Vs corresponding to the image data can be written collectively.
  • the data signal line driving circuit 50 is controlled by a control signal SC and applies a source signal Vs corresponding to image data to the data signal lines S1 to Sm. As a result, the source signal Vs is written to the pixel formation portions 61 for one row connected to the selected scanning signal line Gi.
  • each pixel forming unit 61 a gate terminal as a control terminal is connected to the scanning signal line Gi passing through the corresponding intersection, and a source terminal as a first conduction terminal is connected to the data signal line Sj passing through the intersection.
  • the thin film transistor (sometimes referred to as “TFT”) 62 the pixel electrode 63 connected to the drain terminal as the second conduction terminal of the TFT 62, and the m ⁇ n pixel forming portions 61 And a liquid crystal layer (not shown) that is sandwiched between the pixel electrode 63 and the common electrode 64 and provided in common to the plurality of pixel formation portions 61.
  • the pixel electrode 63, the common electrode 64, and the liquid crystal layer constitute a pixel capacitor.
  • the TFT 62 for example, a TFT using an oxide semiconductor for a channel layer is used. More specifically, the channel layer of the TFT 62 is made of indium gallium zinc oxide containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O).
  • the TFT 62 using indium gallium zinc oxide for the channel layer has a very small off-leakage current compared to a silicon-based TFT using polycrystalline silicon, amorphous silicon, or the like for the channel layer.
  • the source signal Vs written in the pixel capacitor is held for a long period of time, so that the TFT 62 is suitable as a switching element of the pixel formation portion 61 of the liquid crystal display device 100 that performs pause driving.
  • oxide semiconductors other than indium gallium zinc oxide for example, indium, gallium, zinc, copper (Cu), silicon (Si), tin (Sn), aluminum (Al), calcium (Ca), germanium (Ge),
  • a silicon-based TFT such as polycrystalline silicon or amorphous silicon may be used.
  • FIG. 2 is a diagram for explaining a partial display mode in the present embodiment. As shown in FIG. 2, when a part of the screen 80 includes an area 82 including a line whose image has changed from the previous frame, the entire screen 80 is not updated, but one part of the screen 80 is displayed. Update only the part.
  • image data input from the outside is compared with the corresponding image data of the previous frame for each line, and a changing line is detected.
  • an area 82 composed of lines in which the image is changing is specified.
  • the area 82 identified in this way is at a position slightly away from the upper end of the screen toward the lower end, and the upper and lower areas 82 and 83 are composed of lines that do not change the image. It is sandwiched.
  • the scanning signal lines are sequentially activated from the upper end line of the area 81 to the lower end line of the area 82 where the image is changing, as indicated by arrows in FIG.
  • the selected gate scan is performed to rewrite the image data.
  • the screen is updated in each line of the region 81 and the region 82, the same image as the previous frame is displayed in the region 81, and the updated image is displayed in the region 82.
  • the image data is not rewritten in the area 83 line. For this reason, in the area 83, the screen is not updated, and the same image as the previous frame is continuously displayed.
  • FIG. 3 is a timing chart showing the operation of the liquid crystal display device 100.
  • the frame memory 10 is a memory that can hold a video signal for one frame.
  • a video signal including image data, a vertical synchronization signal Vsync, and a horizontal synchronization signal Hsync is input to the frame memory 10 from the outside, the frame memory 10 holds the video signal in order in the frame memory 10 and simultaneously
  • the video signal is output as image information to the image comparison circuit 20 for each line. Note that image data for each line may be referred to as “partial image data”.
  • the image comparison circuit 20 includes a memory 22 that can hold a video signal for one frame and a memory 21 that temporarily holds a video signal for one line given from the frame memory 10.
  • the image comparison circuit 20 holds the image data included in the video signal supplied from the frame memory 10 in the memory 21 and compares it with the image data of the corresponding line of the previous frame held in the memory 22.
  • change information indicating that the image data of the line has changed each time is sent to the timing control circuit.
  • This change information represents a line in which an image has changed by an active (high level) signal.
  • the image comparison circuit 20 overwrites the corresponding line in the memory 22 with the image data temporarily stored in the memory 21 after performing the image comparison. As a result, the image comparison circuit 20 can detect whether the image data of new frames successively applied from the outside is changed from the image data of the previous frame.
  • the timing control circuit 30 When receiving the change information, the timing control circuit 30 provides the frame memory 10 with image data including the image data of the changed line.
  • the read command is a command to read not only the line in which the image has changed but also the image data of the line preceding the line and the image in which the image has not changed, and the address of the line for reading out these image data Is an instruction to specify.
  • the position of the line from which image data reading is started is fixed.
  • the read command includes not only the address of the line in the area 82 where the image data is changing, but also the address of the line in the area 81.
  • the read command becomes an active signal continuously from the first line of the area 81 which is a fixed position to the last line of the area 82 where the image is changing.
  • the frame memory 10 When the frame memory 10 receives a read command from the timing control circuit 30, the frame memory 10 reads a video signal including image data of a line designated by the read command from the held video data, and outputs the video signal to the data signal line drive circuit 50. .
  • image data is sequentially read from the first line of the region 81 to the last line of the region 82 and output to the data signal line driving circuit 50.
  • the timing control circuit 30 further gives a gate operation command to the scanning signal line drive circuit 40.
  • the gate operation command causes the scanning signal line drive circuit 40 to operate not only on the line where the image data has changed, but also on the line before the line and where the image has not changed.
  • This is an instruction for designating an address of a scanning signal line to be activated and selected. For example, in the partial display mode shown in FIG. 2, not only an address for designating a scanning signal line to be selected for writing the image data of the line in the area 82 but also the image data of the line in the area 81 is written in the gate operation command. Therefore, all the addresses for specifying the scanning signal lines to be selected are included.
  • the gate operation command becomes an active signal continuously from the first line of the region 81 to the last line of the region 82 where the image is changing, like the read command.
  • the data signal line driving circuit 50 extracts the vertical synchronizing signal Vsync and the horizontal synchronizing signal Hsync from the video signal received from the frame memory 10, generates a control signal SC such as a start pulse and a clock signal, and also generates a source signal Vs from the image data. Are applied to each data signal line.
  • the scanning signal line driving circuit 40 generates a start signal GSP and a clock signal GCK based on the gate operation command and the video signal received from the timing control circuit 30, and sequentially applies them to the scanning signal line.
  • the start signal GSP is a signal that is output at the position (fixed position) of the first line in a frame in which image data is rewritten
  • the clock signal GCK is a signal that is output every time the scanning signal line is activated.
  • the image data from the first line of the image data to the last line changing is read from the frame memory 10.
  • the source signal Vs corresponding to the image data is applied to the data signal line.
  • the source signal Vs applied to the data signal lines is written in a batch for each pixel forming unit 61 connected to the same scanning signal line.
  • image data in each frame period is composed of data A to data F for six lines.
  • the image comparison circuit 20 sends active change information indicating that the image of the first line has changed to the timing control circuit 30. give.
  • active change information indicating that the image of the second line has changed is given to the timing control circuit 30.
  • active change information indicating that the image of the sixth line has changed is given to the timing control circuit 30.
  • the timing control circuit 30 Whenever the change information is received, the timing control circuit 30 generates a read command indicating the address of the image data of the line specified by the change information, and outputs it to the frame memory 10. Thereby, image data including a change line in the first frame period is generated.
  • the address of the scanning signal line corresponding to the first line is set in order to write the data A of the first line to the pixel forming unit 61.
  • a gate operation command is generated and output to the scanning signal line drive circuit 40.
  • the gate indicating the address of the scanning signal line corresponding to the second line in order to write the data B of the second line to the pixel forming unit 61
  • An operation command is generated and output to the scanning signal line driving circuit 40.
  • a gate operation command indicating the address of the scanning signal line corresponding to the sixth line is generated and sent to the scanning signal line driving circuit 40. Output.
  • the data signal line driving circuit 50 applies the source signal Vs obtained based on the data from the data A of the first line to the data F of the sixth line in order to the data signal line Sj.
  • the scanning signal line drive circuit 40 corresponds to the sixth line from the scanning signal line G1 corresponding to the first line based on the gate operation command given from the timing control circuit 30, the start signal GSP, and the clock signal GCK.
  • the scanning signal lines up to the scanning signal line G6 to be activated are sequentially activated and selected. As a result, the data A is written to the pixel forming portion 61 connected to the first scanning signal line G1 of the liquid crystal panel 60, and the data B is written to the pixel forming portion 61 connected to the second scanning signal line G2.
  • the data F is written in the pixel formation portion 61 connected to the sixth scanning signal line G6.
  • the image displayed on the first line to the sixth line on the screen is updated, and a new image changed from the image of the previous frame is displayed.
  • the data B of the second line is changed to data X and the data C of the third line is changed to data Y compared to the first frame period, but the data of the other lines are It has not changed.
  • the image comparison circuit 20 detects that the data has changed between the second line and the third line, and the timing control circuit 30 changes the image between the second line and the third line.
  • the change information indicating that the data is present is given for each line.
  • the timing control circuit 30 receives the change information indicating that the second line and the third line are changed, the frame memory 10 includes the video data including the image data from the first line to the third line. In order to read a signal, a read command is given for each line.
  • image data including a change line in the second frame period is generated.
  • a gate operation command for activating each scanning signal line corresponding to the first to third lines is given to the scanning signal line driving circuit 40 for each line.
  • the read command and the gate operation command are generated not only in the second and third lines where the image change is detected, but also in all the lines before them (in this case, the first line),
  • a read command is given to the frame memory 10
  • a gate operation command is given to the scanning signal line drive circuit 40.
  • the data signal line driving circuit 50 generates the source signal Vs from each data from the data A of the first line to the data Y of the third line in order, and applies it to the data signal line.
  • the scanning signal line drive circuit 40 scans the scanning signal corresponding to the third line from the scanning signal line G1 corresponding to the first line based on the gate operation command, the start signal GSP and the clock signal GCK given from the timing control circuit 30. Each scanning signal line up to the line G3 is activated and selected in order. As a result, the data A is written to the pixel formation unit 61 of the line connected to the first scanning signal line G1 of the liquid crystal panel 60, and the data B is written to the pixel formation unit 61 connected to the second scanning signal line G2.
  • Data C is written to the pixel formation portion 61 that is written and connected to the third scanning signal line G3.
  • the image displayed on the third line from the first line on the screen is updated, the same image as the previous frame is displayed on the first line, and the change is displayed on the second line.
  • the new image x is displayed, and the changed new image y is displayed on the third line.
  • the image displayed in the first frame period is continuously displayed without being updated from the fourth line to the sixth line on the screen.
  • the data X of the second line is changed to data Z, but the data of other lines is not changed.
  • the image comparison circuit 20 detects that the data has changed in the second line, and provides the timing control circuit 30 with change information indicating that the image has changed in the second line.
  • the timing control circuit 30 receives the change information indicating that the second line is active, the timing control circuit 30 gives a read command to the frame memory 10 in order to read the video signal including the image data of the first line and the second line. Thereby, image data including a change line in the third frame period is generated.
  • a gate operation command for activating the scanning signal line G1 corresponding to the first line and the scanning signal line G2 corresponding to the second line is given to the scanning signal line driving circuit 40.
  • the read command and the gate operation command are generated not only in the second line in which the change of the image is detected but also in all the preceding lines (in this case, the first line).
  • a gate operation command is applied to the frame memory 10 and a gate operation command is applied to the scanning signal line drive circuit 40.
  • the data signal line driving circuit 50 generates a source signal Vs from the data A of the first line and the data Z of the second line and applies it to the data signal line.
  • the scanning signal line driving circuit 40 scans the scanning signal line G1 corresponding to the first line and the scanning corresponding to the second line based on the gate operation command, the start signal GSP, and the clock signal GCK given from the timing control circuit 30.
  • the signal line G2 is selected in order.
  • the data A is written in the pixel formation portion 61 of the line connected to the first scanning signal line G1 of the liquid crystal panel 60, and the data Z is input to the pixel formation portion 61 connected to the second scanning signal line G2. Written.
  • the images displayed on the first and second lines of the screen are updated, the same image as the previous frame is displayed on the first line, and the change is displayed on the second line.
  • the new image is displayed.
  • the image displayed in the first frame period is continuously displayed without being updated from the third line to the sixth line on the screen.
  • FIG. 4 is a diagram showing a screen displayed in each frame period from the first frame period to the third frame period, and more specifically, FIG. 4A shows a screen displayed in the first frame period.
  • FIG. 4B is a diagram showing a screen displayed in the second frame period, and
  • FIG. 4C is a diagram showing a screen displayed in the third frame period.
  • the first line data A to the sixth line data F are all changed from the data of the previous frame (not shown). Therefore, the image a corresponding to the data A is displayed on the first line, the image b corresponding to the data B is displayed on the second line, and the image c corresponding to the data C is displayed on the third line. Is displayed in the same manner, and the image f corresponding to the data F is displayed on the sixth line.
  • the data B of the second line is changed to data X
  • the data C of the third line is changed to data Y. Therefore, the image x corresponding to the data X is displayed on the second line, and the image y corresponding to the data Y is displayed on the third line.
  • the data A of the first line and the data D to data F of the fourth to sixth lines are not changed from the corresponding line data in the first frame period. Therefore, the image a is displayed on the first line of the screen, and the images d to f are displayed on the fourth to sixth lines, respectively.
  • the data X of the second line is changed to data Z. Therefore, an image z corresponding to the data Z is displayed on the second line.
  • the image a is displayed on the first line of the screen. Images x to f are displayed on the third to sixth lines, respectively.
  • FIG. 5 is a diagram showing a configuration of a liquid crystal display device 110 according to the second embodiment of the present invention.
  • the liquid crystal display device 110 according to this embodiment differs from the liquid crystal display device 100 shown in FIG. 1 in that a checksum value of image data is used instead of the memory 21 and the memory 22 arranged in the image comparison circuit 20.
  • the checksum calculation circuit 25 to be calculated and the memory 26 that holds the checksum value calculated by the checksum calculation circuit 25 for one frame are arranged.
  • the other constituent members are the same as those of the liquid crystal display device 100 shown in FIG. Therefore, among the constituent members of the liquid crystal display device 110, the same constituent members as those of the liquid crystal display device 100 are denoted by the same reference numerals, and the description thereof is omitted.
  • the liquid crystal display device 110 When the liquid crystal display device 110 is operated in the partial display mode, an operation different from that in the first embodiment will be described.
  • a video signal including image data, a vertical synchronization signal Vsync, and a horizontal synchronization signal Hsync is input to the frame memory 10 from the outside, the frame memory 10 holds the video signal in order in the frame memory 10 and simultaneously The video signal is output as image information to the image comparison circuit 20 for each line.
  • the image comparison circuit 20 obtains the checksum value of the image data included in the image information for each line given from the frame memory 10 by the checksum operation circuit 25, and calculates the previous frame held in the memory 26. Compare with the checksum value of the corresponding line. As a result, when the checksum value of the image data received from the frame memory 10 has changed from the checksum value held in the memory 26, change information indicating that the image data of the relevant line has changed. Output to the timing control circuit 30. This change information represents a line in which an image has changed by an active (high level) signal. Further, the image comparison circuit 20 overwrites the corresponding line in the memory 26 with the checksum value obtained by the checksum calculation circuit 25 after performing the image comparison.
  • the image comparison circuit 20 can detect whether the image data of new frames successively applied from the outside is changed from the image data of the previous frame. Note that the processing after the image comparison circuit 20 detects the presence / absence of a change for each line of the image data based on the checksum value is the same as in the first embodiment, and thus the description thereof is omitted.
  • the liquid crystal display device 110 has the same effect as the liquid crystal display device 100 according to the first embodiment. Further, in the image comparison circuit 20, a checksum operation circuit 25 and a memory 26 that holds a checksum value obtained by the checksum operation circuit 25 are provided.
  • the memory 26 does not hold image data for one frame, like the memory 22 provided in the image comparison circuit 20 of the first embodiment, but for each line of image data for one frame. Since it is sufficient to hold the checksum value, a memory with a small capacity is sufficient. Thereby, since the circuit scale of the image comparison circuit 20 can be reduced, the manufacturing cost of the liquid crystal display device 110 can be reduced.
  • FIG. 6 is a diagram showing a configuration of a liquid crystal display device 120 according to the third embodiment of the present invention.
  • the liquid crystal display device 120 according to the present embodiment differs from the liquid crystal display device 110 shown in FIG. 5 in the following points. That is, in order to detect whether or not the image data has changed, the liquid crystal display device 110 shown in FIG. 5 outputs image data for each line from the frame memory 10 to the image comparison circuit 20, and the image comparison circuit 20.
  • the checksum calculation circuit 25 calculates the checksum value for each line.
  • the frame memory 10 outputs image data for each k lines (k is an integer not less than 2 and not more than n), that is, for each block, to the image comparison circuit 20.
  • a checksum operation circuit 25 obtains a checksum value for each block. Similar to the image data for each line, the image data for each block may be referred to as “partial image data”.
  • the gate operation commands output to the drive circuit 40 are all information or commands output for each block.
  • the configuration of the image comparison circuit 20 is different from that of the liquid crystal display device 110 shown in FIG. 5, but the other components are the same as those of the liquid crystal display device 110. is there. Therefore, among the constituent members of the liquid crystal display device 120, the same constituent members as those of the liquid crystal display device 110 are denoted by the same reference numerals, and the description thereof is omitted.
  • FIG. 7 is a diagram for explaining a partial display mode in the present embodiment.
  • the image data is supplied to the liquid crystal display device 120 in a state of being divided in advance so as to be one block for each k (k is an integer of 2 or more and n or less).
  • the image data is divided into a first block 91 to a fourth block 94.
  • the entire screen 90 is not updated, but the image changes The screen is updated with the current block and all the blocks located before that block.
  • image data input from the outside is compared with the image data of the corresponding block of the previous frame for each block, and a changing block is detected.
  • the 2nd block 92 in which the image has changed is specified.
  • the second block 92 specified in this manner is located at a position slightly away from the upper end of the screen 90 toward the lower end, and the first block 91 and the first block 91 whose image is not changed above and below the second block 92. It is sandwiched between three blocks 93.
  • the scanning signal lines are sequentially activated to perform gate scanning to select and rewrite the image data.
  • the screen is updated in each line of the first block 91 and the second block 92, the same image as the previous frame is displayed in each line of the first block 91, and each line of the second block 92 is displayed in each line. Displays the updated image.
  • the image data is not rewritten in the third block 93 region and the fourth block 94. For this reason, the screen is not updated in the third block 93 and the fourth block 94, and the same image as the previous frame is continuously displayed.
  • the image comparison circuit 20 determines whether or not the two image data are the same, using the checksum value.
  • the image comparison circuit 20 Two memories may be disposed in the image data, and the image data may be directly compared for each line to determine whether or not they are the same.
  • FIG. 8 is a diagram illustrating an application example of the liquid crystal display device 120.
  • one screen 80 is divided into two blocks, a moving image is displayed in a block 85, and a still image is displayed in a block 86.
  • moving images such as sports are displayed in a block 85
  • still images such as player information and the progress of a game are often displayed in a block 86.
  • the video resolution and aspect ratio format required to display a video on a smartphone or the like have been fixed. Therefore, whether or not the image has changed is detected for each block, and the image data is rewritten only for the block in which the image has changed. Thereby, the power consumption of a smartphone or the like can be reduced.
  • FIG. 9 is a diagram showing a configuration of a liquid crystal display device 130 according to the fourth embodiment of the present invention.
  • a scan direction determination circuit 70 is further added to the liquid crystal display device 100 shown in FIG. Therefore, the configuration and operation related to the scan direction determination circuit 70 among the configuration and operation of the liquid crystal display device 130 will be mainly described, and the same reference is made to the same components as those of the liquid crystal display device 100 shown in FIG. Reference numerals are assigned and explanations thereof are omitted.
  • the image comparison circuit 20 compares the image data for each line given from the frame memory 10 with the image data of the same line in the previous frame held in the memory 22 to determine whether or not the image has changed. Determine. As a result, if it is determined that the image has changed, the change information indicating the line number of the line is output to the timing control circuit 30 for each line, and the scan direction determination circuit 70 is also displayed. Also output.
  • the scan direction discriminating circuit 70 identifies the position of the line where the image is changing, and activates the scanning signal line, and the gate scan direction is reduced so as to reduce the amount of image data to be rewritten when performing the gate scan. To decide.
  • the determined gate scan direction is supplied as scan information to the timing control circuit 30 and the scanning signal line drive circuit 40.
  • the timing control circuit 30 generates a read command for reading the image data of the changed line based on the change information given from the image comparison circuit 20 and the scan information given from the scan direction discrimination circuit 70 to generate the frame memory 10.
  • the read command is a command for designating not only the address of the line in which the image has changed, but also the address of the line before or after the line, in which the image has not changed. That is, the read command is the address of each line from the first line of the screen which is a fixed position (sometimes referred to as “first fixed position”) to the last line where the image is changing, or the fixed position.
  • the frame memory 10 can display a video signal including image data from the first line on the screen to the last line where the image is changed, or from the last line on the screen to the first line where the image is changed. Are sequentially read out and supplied to the data signal line driving circuit 50.
  • the timing control circuit 30 generates a gate operation command based on the change information for each line given from the image comparison circuit 20 and the scan information given from the scan direction discrimination circuit 70, and gives it to the scanning signal line drive circuit 40.
  • the gate operation command is a command for designating the address of the scanning signal line corresponding to the line where the image has changed and the line before or after that, and the image has not changed. It is.
  • the gate operation command is the address of the scanning signal line to be selected for writing the image data of each line from the first line of the screen to the last line where the image is changing to the pixel forming unit 61, or This is a signal for designating the address of the scanning signal line to be selected in order to write the image data of each line from the last line of the screen to the first line where the image is changing to the pixel forming unit 61.
  • the scanning signal line drive circuit 40 selects a scanning signal line for performing a gate scan among the scanning signal lines based on the gate operation command given from the timing control circuit 30 and the scan information given from the scan direction discrimination circuit 70, Perform gate scan in the specified scan direction.
  • the image data output from the frame memory 10 from the first line on the screen to the last line where the image changes, or from the last line on the screen to the first line where the image changes, The data is sequentially written in the pixel formation unit 61.
  • FIG. 10 is a diagram for explaining the partial display mode in the present embodiment.
  • the gate scan direction is determined so that the number of lines that require rewriting of image data including lines in which the image is changing is reduced. Specifically, it is determined as follows.
  • the screen 80 shown in FIG. 10 is composed of P lines, and an area 82 composed of lines in which the image is changing includes the Q1 line to the Q2 line. In this case, it is the region 81 from the first line to the (Q1-1) th line and the region 83 from the (PQ2) th line to the Pth line that the image has not changed. .
  • the number of lines in the region 81 is smaller than the number of lines in the region 83, so that the gate scan is performed in the up direction.
  • the expression (2) since the number of lines in the region 83 is smaller than the number of lines in the region 82, gate scanning is performed in the down direction.
  • the expression (3) when the expression (3) is satisfied, the number of lines in the region 83 and the number of lines in the region 82 are the same, and therefore, either the up direction or the down direction may be used. Therefore, the gate scan is performed in a predetermined direction among the up direction and the down direction.
  • the scan direction discrimination circuit 70 is provided, the position of the line where the image is changing is discriminated, and the gate scan direction is determined so that the range to be rewritten is reduced. The amount can be reduced. Thereby, the power consumption of the liquid crystal display device 130 can be further reduced.
  • the frame memory 10 gives a video signal given from the outside as image information for each line, and the image comparison circuit 20 determines whether or not the image data has changed.
  • the image comparison circuit 20 is provided with a checksum operation circuit and a memory for holding the checksum value, and the chuck sum value is obtained for each line based on the image information for each line. The checksum value may be compared with the checksum value held in the memory.
  • the image information given from the frame memory 10 to the image comparison circuit 20 is given for each block, and the image comparison circuit 20 chucks for each block based on the image information for each block.
  • a sum value may be obtained and the checksum value may be compared with the checksum value for each block held in the memory.
  • the present invention is applied to an image display device, and in particular, to an image display device capable of rest driving.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　休止駆動において画面の一部を書き換える場合に消費電力の低減が可能な画像表示装置を提供する。　液晶表示装置１００は、外部から入力された画像データが１つ前のフレームの画像データから変化しているか否かを１ライン毎に比較して判定する。その結果、画像データが変化していると判定した場合には、画面全体を書き換えるのではなく、固定位置である画面の上端から画像データが変更されている最後のラインまでの画像データをフレームメモリ１０から読み出して画素形成部６１に書き込む。これにより、１フレーム分の画面のうち、画面の上端から画像の変化が検知された最後のラインまで画面の更新が行われ、それ以後のラインでは１つ前のフレームを継続して表示する。

Description

画像表示装置
　本発明は、画像表示装置に関し、特に、休止駆動においてパーシャル表示モードで画像表示が可能な画像表示装置およびその駆動方法に関する。
　近年、小型で軽量の電子機器の開発が活発に行われている。このような電子機器に搭載される液晶表示装置では消費電力の低減が求められている。液晶表示装置の消費電力を低減する駆動方法の１つとして、走査信号線を順に選択して画像データに基づく駆動用の電圧（以下、「ソース信号」という）を書き込む駆動期間に、すべての走査信号線を非アクティブにして書込みを休止する休止期間を設ける「休止駆動」と呼ばれる駆動方法がある。休止駆動では、走査信号線駆動回路およびデータ信号線駆動回路に制御用の信号などを与えないようにして、休止期間における走査信号線駆動回路およびデータ信号線駆動回路の動作を休止させるので、消費電力の低減が可能になる。
　しかし、休止駆動が可能な液晶表示装置では、画面の一部を書き換えたい場合であっても、画面全体を書き換える回路構成になっているので、書き換えが不要な部分まで書き換える。また、特許文献１には、表示画面の表示領域に画像データを与えて文字や画像を表示させると共に、非表示領域に定電圧データ（白データ）を与えることにより、画面の一部に画像を時分割で表示する液晶表示装置が記載されている。
日本の特開２００５－２６６１７８号公報
　しかし、特許文献１に記載された、表示画面の一部に文字や画像を時分割して表示する方法では、非表示領域に定電圧データを書き込むために、表示領域だけでなく、非表示領域の走査信号線も駆動する必要がある。このため、画面の一部に文字や画像を時分割表示する場合であっても、消費電力を低減することができない。
　そこで、本発明は、休止駆動において画面の一部を書き換える場合に消費電力の低減が可能な画像表示装置を提供することを目的とする。
　本発明の第１の局面は、休止駆動においてパーシャル表示モードで画像表示が可能な画像表示装置であって、
　絶縁基板上に形成された複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する複数のデータ信号線と、前記走査信号線と前記データ信号線の交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを含む表示部と、
　前記走査信号線を順にアクティブにして選択する走査信号線駆動回路と、
　前記データ信号線に対して画像データに応じたソース信号を印加するデータ信号線駆動回路と、
　外部から入力された映像信号を保持すると共に、前記映像信号に含まれる前記画像データを複数の部分画像データに分割し、分割した前記部分画像データを順に出力するフレームメモリと、
　前記フレームメモリから出力された前記部分画像データを、保持している１つ前のフレームの画像データの対応する部分画像データと比較し、前記部分画像データが変更されていると判定した場合には当該変更された部分画像データのアドレスを変更情報としてタイミング制御回路に出力する画像比較回路と、
　前記変更情報を与えられると、固定位置の前記部分画像データから前記変更情報によって特定された前記部分画像データまでの画像データのアドレスを読み出し命令として前記フレームメモリに与えると共に、前記フレームメモリに与えた前記画像データのアドレスをゲート動作命令として前記走査信号線駆動回路に与えるタイミング制御回路とを備え、
　前記フレームメモリは、前記読み出し命令によって指定されたアドレスの前記画像データを前記データ信号線駆動回路に出力し、
　前記データ信号線駆動回路は、前記フレームメモリから出力された前記部分画像データの前記ソース信号を前記データ信号線に印加し、
　前記走査信号線駆動回路は、前記データ信号線に印加された前記ソース信号を前記画素形成部に書き込むために前記走査信号線を順にアクティブにして選択することを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記画像比較回路は、１フレーム分の画像データを保持することができるメモリを備え、前記フレームメモリから前記部分画像データを与えられる毎に、当該部分画像データを前記メモリに保持された前記１つ前のフレームの対応する部分画像データと比較することを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　前記画像比較回路は、チェックサム演算回路と、前記チェックサム演算回路によって求めたチェックサム値を保持するメモリを備え、前記チェックサム演算回路は、前記フレームメモリから前記部分画像データを与えられる毎に当該部分画像データのチェックサム値を、前記メモリに保持された前記１つ前のフレームの対応する部分画像データのチェックサム値と比較することを特徴とする。
　本発明の第４の局面は、本発明の第２または第３の局面において、
　前記フレームメモリは、１ライン毎に分割した前記画像データを前記部分画像データとして前記画像比較回路に順に出力することを特徴とする。
　本発明の第５の局面は、本発明の第２または第３の局面において、
　前記フレームメモリは、複数のラインからなる１ブロック毎に分割した前記画像データを前記部分画像データとして前記画像比較回路に順に出力することを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記固定位置は、前記画像データの最初のラインであることを特徴とする。
　本発明の第７の局面は、本発明の第１の局面において、
　画像データの書き換えを行うときのスキャン方向を決定するスキャン方向判別回路をさらに備え、
　前記スキャン方向判別回路は、前記画像比較回路から前記変更情報を受け取ると、書き換えが必要な画像の範囲が少なくなる前記スキャン方向をスキャン情報として前記タイミング制御回路および前記走査信号線駆動回路に出力し、
　前記タイミング制御回路は、前記読み出し命令と共に前記スキャン情報を前記フレームメモリに与え、
　前記フレームメモリは、前記読み出し命令によって指定されたアドレスの画像データを前記スキャン情報によって指定された順に読み出して前記データ信号線駆動回路に与え、
　前記走査信号線駆動回路は、前記読み出し命令によって指定されたアドレスの画像データに基づいて画像を表示するために、前記ゲート動作命令によって指定された前記走査信号線を前記スキャン情報によって指定されたスキャン方向に順にアクティブにして選択することを特徴とする。
　本発明の第８の局面は、本発明の第７の局面において、
　前記固定位置は、前記画像データの最初のラインの位置である第１の固定位置、および、前記画像データの最後のラインの位置である第２の固定位置を含み、
　前記スキャン方向判別回路は、前記第１の固定位置から画像が変化している最初のラインの１つ前のラインまでスキャンしたときのラインの本数と、画像が変化している最後のラインの次のラインから前記第２の固定位置までスキャンしたときのラインの本数とを比較し、ラインの本数が少ない方向を前記スキャン方向とすることを特徴とする。
　本発明の第９の局面は、絶縁基板上に形成された複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する複数のデータ信号線と、前記走査信号線と前記データ信号線の交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを含む表示部と、前記走査信号線を順にアクティブにして選択する走査信号線駆動回路と、前記データ信号線に対して画像データに応じたソース信号を印加するデータ信号線駆動回路とを備え、画面のリフレッシュを休止する休止駆動を行う画像表示装置の駆動方法であって、
　外部から入力された映像信号を保持すると共に、前記映像信号に含まれる前記画像データを複数の部分画像データに分割し、分割した前記部分画像データをフレームメモリから順に出力するステップと、
　前記フレームメモリから出力された前記部分画像データを、保持している１つ前のフレームの画像データの対応する部分画像データと比較し、前記部分画像データが変更されていると判定した場合には当該変更された部分画像データのアドレスを変更情報としてタイミング制御回路に出力するステップと、
　前記変更情報を与えられると、固定位置の前記部分画像データから前記変更情報によって特定された前記部分画像データまでの画像データのアドレスを読み出し命令として前記フレームメモリに与えると共に、前記フレームメモリに与えた前記画像データのアドレスをゲート動作命令として前記走査信号線駆動回路に与えるステップと、
　前記フレームメモリは、前記読み出し命令によって指定されたアドレスの前記画像データを前記データ信号線駆動回路に出力するステップと、
　前記フレームメモリから出力された前記部分画像データの前記ソース信号を前記データ信号線に印加するステップと、
　前記データ信号線に印加された前記ソース信号を前記画素形成部に書き込むために前記走査信号線を順にアクティブにして選択するステップとを備えることを特徴とする、画像表示装置の駆動方法
　上記第１の局面によれば、画像表示装置は、休止駆動において、画像データの一部が１つ前のフレームから変化することにより画像が変化した場合に、画面全体を書き換えるのではなく、固定位置の部分画像データから変更されていると判定した部分画像データまでの画像データをフレームメモリから読み出して画素形成部に書き込む。これにより、１フレーム分の画面のうち、固定位置から画像の変化が検知された最後のラインまで画面の更新が行われ、それ以後のラインでは１つ前のフレームを継続して表示する。このため、画像表示装置の消費電力を低減することが可能になる。
　上記第２の局面によれば、フレームメモリから与えられた部分画像データ毎に、メモリに保持されている１つ前のフレームの対応する部分画像データと比較し、画像データが変化しているか否かを判定する。このため、変化している部分画像データを確実に検出することができる。
　上記第３の局面によれば、フレームメモリから与えられた部分画像データ毎にチェックサム値を求め、メモリに保持されている１つ前のフレームの対応する部分画像データのチェックサム値と比較する。この場合、部分画像データ毎にチェックサム値を保持すれば良いので、容量の小さなメモリで足りる。これにより、画像比較回路の回路規模を縮小できるので、画像表示装置の製造コストを低減することが可能になる。
　上記第４の局面によれば、部分画像データは１ライン毎に分割した画像データであるので、変化している画像のラインだけを書き換えることができる。このため、画像表示装置の消費電力を低減することが可能になる。
　上記第５の局面によれば、部分画像データは複数のラインからなる１ブロック毎に分割した画像データであるので、比較が終了した画像データを保持するメモリの容量を小さくすることが可能になる。また、走査信号線駆動回路の動作を１ブロック毎に制御するので、その回路規模を縮小することが可能になる。これらにより、画像表示装置の製造コストを低減することができる。
　上記第６の局面によれば、固定位置を画像データの最初のラインとしているので、画像が変化している場合、１フレームの最初のラインから画像の変化が終了する最後のラインまで書き換えられる。
　上記第７の局面によれば、スキャン方向判別回路によって、画像が変化しているラインの位置を判別し、書き換える範囲が少なくなるようにゲートスキャンの方向を決めるので、書き換えるべき画像データのデータ量をより少なくすることができる。これにより、画像表示装置の消費電力を低減することができる。
　上記第８の局面によれば、スキャン方向判別回路は、第１の固定位置から画像が変化している最初のラインの１つ前のラインまでスキャンしたときのラインの本数と、画像が変化している最後のラインの次のラインから第２の固定位置とまでスキャンしたときのラインの本数とを比較し、ラインの本数が少ない方向を前記スキャン方向とする。これにより、スキャンすべき方向を容易に決定することができる。
　上記第９の局面によれば、上記第１の局面の場合と同様の効果を奏する。
本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。 図１に示す液晶表示装置におけるパーシャル表示モードを説明するための図である。 図１に示す液晶表示装置の動作を示すタイミング図である。 図１に示す液晶表示装置において、第１フレーム期間から第３フレーム期間までの各フレーム期間に表示された画面を示す図であり、より詳しくは、（Ａ）は第１フレーム期間に表示された画面を示す図であり、（Ｂ）は第２フレーム期間に表示された画面を示す図であり、（Ｃ）は第３フレーム期間に表示された画面を示す図である。 本発明の第２の実施形態に係る液晶表示装置の構成を示す図である。 本発明の第３の実施形態に係る液晶表示装置の構成を示す図である。 図６に示す液晶表示装置における本実施形態におけるパーシャル表示モードを説明するための図である。 図６に示す液晶表示装置の応用例を示す図である。 本発明の第４の実施形態に係る液晶表示装置の構成を示す図である。 図９に示す液晶表示装置における本実施形態におけるパーシャル表示モードを説明するための図である。
＜１．第１の実施形態＞
＜１．１　画像表示装置の構成＞
　図１は、本発明の第１の実施形態に係る液晶表示装置（「画像表示装置」という場合がある）１００の構成を示すブロック図である。図１に示すように、液晶表示装置１００は、走査信号線駆動回路４０、データ信号線駆動回路５０、液晶パネル６０、フレームメモリ１０、画像比較回路２０、およびタイミング制御回路３０を備えている。
　液晶パネル６０（「表示部」という場合がある）には、複数本（ｍ本）のデータ信号線Ｓ１～Ｓｍと、複数本（ｎ本）の走査信号線Ｇ１～Ｇｎと、これらｍ本のデータ信号線Ｓ１～Ｓｍとｎ本の走査信号線Ｇ１～Ｇｎとの交差点のそれぞれに対応して設けられた複数個（ｍ×ｎ個）の画素形成部６１とが形成されている。このように（ｍ×ｎ）個の画素形成部６１は、行方向にｍ個ずつ、列方向にｎ個ずつ、２次元状に配置される。走査信号線Ｇｉはｉ行目に配置された画素形成部６１に共通して接続され、データ信号線Ｓｊはｊ列目に配置された画素形成部６１に共通して接続されている。なお、ｍおよびｎは２以上の整数であるとする。
　走査信号線駆動回路４０は、ハイレベルのクロック信号ＧＣＫを１つずつ順に走査信号線Ｇ１～Ｇｎに出力する。これにより、ハイレベルのクロック信号ＧＣＫを与えられた走査信号線Ｇ１～Ｇｎが１本ずつ順にアクティブになって選択され、選択された走査信号線Ｇｉに接続された１行分の画素形成部６１は画像データに応じたソース信号Ｖｓを一括して書き込み可能な状態になる。データ信号線駆動回路５０は、制御信号ＳＣによって制御され、データ信号線Ｓ１～Ｓｍに対して画像データに応じたソース信号Ｖｓを印加する。これにより、選択された走査信号線Ｇｉに接続された１行分の画素形成部６１にソース信号Ｖｓが書き込まれる。
　各画素形成部６１は、対応する交差点を通過する走査信号線Ｇｉに制御端子としてのゲート端子が接続されると共に、当該交差点を通過するデータ信号線Ｓｊに第１導通端子としてのソース端子が接続された薄膜トランジスタ（Thin Film Transistor：「ＴＦＴ」という場合がある）６２と、当該ＴＦＴ６２の第２導通端子としてのドレイン端子に接続された画素電極６３と、ｍ×ｎ個の画素形成部６１に共通的に設けられた共通電極６４と、画素電極６３と共通電極６４との間に挟持され、複数個の画素形成部６１に共通的に設けられた液晶層（図示しない）とにより構成される。このうち、画素電極６３と共通電極６４と液晶層は画素容量を構成する。
　ＴＦＴ６２としては、例えば酸化物半導体をチャネル層に用いたＴＦＴが用いられる。より詳細には、ＴＦＴ６２のチャネル層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化インジウムガリウム亜鉛により形成されている。酸化インジウムガリウム亜鉛をチャネル層に用いたＴＦＴ６２は、多結晶シリコンや非晶質シリコンなどをチャネル層に用いたシリコン系のＴＦＴに比べてオフリーク電流が非常に小さい。その結果、画素容量に書き込まれたソース信号Ｖｓは長期間保持されるので、ＴＦＴ６２は休止駆動を行う液晶表示装置１００の画素形成部６１のスイッチング素子に適している。なお、酸化インジウムガリウム亜鉛以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅（Ｃｕ）、シリコン（Ｓｉ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、および鉛（Ｐｂ）のうち少なくとも１つを含む酸化物半導体をチャネル層に用いた場合でも同様の効果が得られる。また、ＴＦＴ６２として多結晶シリコンや非晶質シリコンなどのシリコン系のＴＦＴを用いても良い。
　液晶表示装置１００に含まれるフレームメモリ１０、画像比較回路２０、タイミング制御回路３０の機能および動作については後述する。
＜１．２　パーシャル表示モード＞
　図２は、本実施形態におけるパーシャル表示モードを説明するための図である。図２に示すように、画面８０の一部に、１つ前のフレームから画像が変化しているラインからなる領域８２がある場合、画面８０の全体を更新するのではなく、画面８０の一部のみを更新する。
　まず、外部から入力された画像データについて１ライン毎に１つ前のフレームの対応する画像データと比較し、変化しているラインを検知する。これにより、画像が変化しているラインからなる領域８２が特定される。このようにして特定された領域８２は、図２に示すように、画面の上端から下端方向に少し離れた位置にあり、その上下を画像が変化していないラインからなる領域８１および領域８３によって挟まれている。
　次に、画面８０の一部を更新するために、図２に示す矢印のように、領域８１の上端のラインから画像が変化している領域８２の下端のラインまで、走査信号線を順にアクティブにして選択するゲートスキャンを行って画像データを書き換える。これにより、領域８１および領域８２の各ラインでは画面が更新され、領域８１では１つ前のフレームと同じ画像が表示され、領域８２では更新された画像が表示される。しかし、領域８３のラインでは画像データの書き換えは行わない。このため、領域８３では画面の更新は行われず、１つ前のフレームと同じ画像が継続して表示される。
＜１．３　液晶表示装置の動作＞
　図３は、液晶表示装置１００の動作を示すタイミング図である。図１および図３を参照して、液晶表示装置１００を図２に示すパーシャル表示モードで動作させる場合を説明する。フレームメモリ１０は映像信号を１フレーム分だけ保持することが可能なメモリである。外部からフレームメモリ１０に、画像データ、垂直同期信号Ｖｓｙｎｃ、および水平同期信号Ｈｓｙｎｃを含む映像信号が入力されると、フレームメモリ１０は、映像信号をフレームメモリ１０に順に保持しながら、同時に、当該映像信号を画像情報として１ライン毎に画像比較回路２０に出力する。なお、１ライン毎の画像データを「部分画像データ」という場合がある。
　画像比較回路２０は、１フレーム分の映像信号を保持することが可能なメモリ２２と、フレームメモリ１０から与えられた１ライン分の映像信号を一時的に保持するメモリ２１とを備えている。画像比較回路２０は、フレームメモリ１０から与えられた映像信号に含まれる画像データをメモリ２１に保持し、メモリ２２に保持されている１つ前のフレームの対応するラインの画像データと比較する。その結果、フレームメモリ１０から与えられた画像データがメモリ２２に保持されている画像データから変化しているときには、その都度当該ラインの画像データが変化していることを示す変更情報をタイミング制御回路３０に出力する。この変更情報は、画像が変化したラインをアクティブ（ハイレベル）な信号によって表す。また、画像比較回路２０は、画像比較を行った後に、メモリ２１に一時的に保持していた画像データをメモリ２２の対応するラインに上書きする。これにより、画像比較回路２０は、次々に外部から与えられる新たなフレームの画像データについても、１つ前のフレームの画像データから変化しているか否かを検知することが可能になる。
　タイミング制御回路３０は、変更情報を受け取った場合には、変化したラインの画像データを含む画像データをフレームメモリ１０に与える。読み出し命令は、画像が変化したラインだけではなく、当該ラインよりも前のラインであって画像が変化していないラインの画像データも読み出す命令であり、これらの画像データを読み出すためにラインのアドレスを指定する命令である。画像データの読み出しを開始するラインの位置は、固定されている。例えば図２に示すパーシャル表示モードでは、読み出し命令には、画像データが変化している領域８２のラインのアドレスだけでなく、領域８１のラインのアドレスもすべて含まれる。これにより、読み出し命令は、固定された位置である領域８１の最初のラインから画像が変化している領域８２の最後のラインまで連続してアクティブな信号になる。
　フレームメモリ１０は、タイミング制御回路３０から読み出し命令を受け取ると、保持している映像データのうち読み出し命令で指定されたラインの画像データを含む映像信号を読み出し、データ信号線駆動回路５０に出力する。例えば図２に示すパーシャル表示モードでは、領域８１の最初のラインから領域８２の最後のラインまで、画像データを順に読み出し、データ信号線駆動回路５０に出力する。
　タイミング制御回路３０は、さらにゲート動作命令を走査信号線駆動回路４０に与える。ゲート動作命令は、読み出し命令と同様に、画像データが変化したラインだけではなく、当該ラインよりも前のラインであって、画像が変化していないラインについても走査信号線駆動回路４０を動作させる命令であり、アクティブにして選択する走査信号線のアドレスを指定する命令である。例えば図２に示すパーシャル表示モードでは、ゲート動作命令には、領域８２のラインの画像データを書き込むために選択すべき走査信号線を指定するアドレスだけでなく、領域８１のラインの画像データを書き込むために選択すべき走査信号線を指定するアドレスもすべて含まれる。これにより、ゲート動作命令は、読み出し命令と同様に、領域８１の最初のラインから画像が変化している領域８２の最後のラインまで連続してアクティブな信号になる。
　データ信号線駆動回路５０は、フレームメモリ１０から受け取った映像信号から垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃを取り出し、スタートパルス、クロック信号などの制御信号ＳＣを生成すると共に、画像データからソース信号Ｖｓを生成し、それらを各データ信号線に印加する。走査信号線駆動回路４０は、タイミング制御回路３０から受け取ったゲート動作命令と映像信号とに基づき、スタート信号ＧＳＰ、クロック信号ＧＣＫを生成し、それらを走査信号線に順に印加する。なお、スタート信号ＧＳＰは画像データを書き換えるフレームにおいて最初のラインの位置（固定位置）で出力される信号であり、クロック信号ＧＣＫは走査信号線をアクティブにする毎に出力される信号である。
　このようにして、画像データを１ライン毎に比較することによってその変化を検知した場合には、画像データの１番目のラインから変化している最後のラインまでの画像データをフレームメモリ１０から読み出し、当該画像データに応じたソース信号Ｖｓをデータ信号線に印加する。また、走査信号線を順にアクティブにして選択することにより、データ信号線に印加されたソース信号Ｖｓを同一の走査信号線に接続された画素形成部６１毎に一括して書き込む。これにより、画面の上端から画像が変化している最後のラインまでの画面が更新され、更新された画面のうち画像が変化したラインでは新たな画像が表示され、画像が変化していないラインでは１つ前のフレームと同じ画像が表示される。また、画面が更新されないラインでは、１つ前のフレームに表示されていた画像が継続して表示される。
　次に、第１フレーム期間から第３フレーム期間までの各フレーム期間における液晶表示装置１００の動作をより詳細に説明する。以下の説明では、説明の便宜上、各フレーム期間の画像データは６ライン分のデータＡ～データＦによって構成されているとする。
　第１フレーム期間では、１つ前のフレーム期間（図示しない）と比較して、１番目のラインのデータＡから６番目のラインのデータＦまですべて変化している。この場合、画像比較回路２０は、１番目のラインのデータＡが変化していることを検知すると、１番目のラインの画像が変化していることを示すアクティブな変更情報をタイミング制御回路３０に与える。２番目のラインのデータＢが変化していることを検知すると、２番目のラインの画像が変化していることを示すアクティブな変更情報をタイミング制御回路３０に与える。以下同様にして、６番目のラインのデータＦが変化していることを検知すると、６番目のラインの画像が変化していることを示すアクティブな変更情報をタイミング制御回路３０に与える。タイミング制御回路３０は、変更情報を受け取るとその都度、変更情報によって特定されたラインの画像データのアドレスを示す読み出し命令を生成し、フレームメモリ１０に出力する。これにより、第１フレーム期間における変更ラインを含む画像データが生成される。また、変更情報によって特定されたラインが１番目のラインである場合には、１番目のラインのデータＡを画素形成部６１に書き込むために、１番目のラインに対応する走査信号線のアドレスを示すゲート動作命令を生成し、走査信号線駆動回路４０に出力する。変更情報によって特定されたラインが２番目のラインである場合には、２番目のラインのデータＢを画素形成部６１に書き込むために、２番目のラインに対応する走査信号線のアドレスを示すゲート動作命令を生成し、走査信号線駆動回路４０に出力する。以下同様にして、６番目のラインのデータＦを画素形成部６１に書き込むために、６番目のラインに対応する走査信号線のアドレスを示すゲート動作命令を生成し、走査信号線駆動回路４０に出力する。
　データ信号線駆動回路５０は、１番目のラインのデータＡから順に６番目のラインのデータＦまでの各データに基づき求めたそれらのソース信号Ｖｓをデータ信号線Ｓｊに印加する。走査信号線駆動回路４０は、タイミング制御回路３０から与えられたゲート動作命令、および、スタート信号ＧＳＰ、およびクロック信号ＧＣＫに基づき１番目のラインに対応する走査信号線Ｇ１から６番目のラインに対応する走査信号線Ｇ６までの各走査信号線を順にアクティブにして選択する。これにより、液晶パネル６０の１番目の走査信号線Ｇ１に接続された画素形成部６１にデータＡが書き込まれ、２番目の走査信号線Ｇ２に接続された画素形成部６１にデータＢが書き込まれ、以下同様にして、６番目の走査信号線Ｇ６に接続された画素形成部６１にデータＦが書き込まれる。このようにして、画面の１番目のラインから６番目のラインに表示される画像が更新され、１つ前のフレームの画像から変化した新たな画像が表示される。
　第２フレーム期間では、第１フレーム期間と比較して、２番目のラインのデータＢがデータＸに、３番目のラインのデータＣがデータＹに変化しているが、他のラインのデータは変化していない。この場合、画像比較回路２０は、２番目のラインと３番目のラインでデータが変化していることを検知し、タイミング制御回路３０に、２番目のラインと３番目のラインで画像が変化していることを示す変更情報を１ライン毎に与える。タイミング制御回路３０は、２番目のラインと３番目のラインが変更されていることを示す変更情報を受け取ると、フレームメモリ１０に、１番目のラインから３番目のラインまでの画像データを含む映像信号を読み出すために読み出し命令を１ライン毎に与える。これにより、第２フレーム期間における変更ラインを含む画像データが生成される。また、走査信号線駆動回路４０に、１番目のラインから３番目のラインに対応する各走査信号線をアクティブにするゲート動作命令を１ライン毎に与える。このように、読み出し命令およびゲート動作命令は、画像の変化を検知した２番目および３番目のラインだけでなく、それらよりも前のすべてのライン（この場合は１番目のライン）で生成され、読み出し命令はフレームメモリ１０に与えられ、ゲート動作命令は走査信号線駆動回路４０に与えられる。
　データ信号線駆動回路５０は、１番目のラインのデータＡから順に３番目のラインのデータＹまでの各データからソース信号Ｖｓを生成しデータ信号線に印加する。走査信号線駆動回路４０は、タイミング制御回路３０から与えられたゲート動作命令、スタート信号ＧＳＰおよびクロック信号ＧＣＫに基づき１番目のラインに対応する走査信号線Ｇ１から３番目のラインに対応する走査信号線Ｇ３までの各走査信号線を順にアクティブにして選択する。これにより、液晶パネル６０の１番目の走査信号線Ｇ１に接続されたラインの画素形成部６１にデータＡが書き込まれ、２番目の走査信号線Ｇ２に接続された画素形成部６１にデータＢが書き込まれ、３番目の走査信号線Ｇ３に接続された画素形成部６１にデータＣが書き込まれる。このようにして、画面の１番目のラインから３番目のラインに表示された画像が更新され、１番目のラインには１つ前のフレームと同じ画像が表示され、２番目のラインには変化した新たな画像ｘが表示され、３番目のラインには変化した新たな画像ｙが表示される。しかし、画面の４番目のラインから６番目のラインまでは更新されることなく、第１フレーム期間で表示されていた画像が継続して表示される。
　第３フレーム期間では、第２フレーム期間と比較して、２番目のラインのデータＸがデータＺに変化しているが、他のラインのデータは変化していない。この場合、画像比較回路２０は、２番目のラインでデータが変化していることを検知し、タイミング制御回路３０に、２番目のラインで画像が変化していることを示す変更情報を与える。タイミング制御回路３０は、２番目のラインがアクティブである変更情報を受け取ると、フレームメモリ１０に、１番目のラインおよび２番目のラインの画像データを含む映像信号を読み出すために読み出し命令を与える。これにより、第３フレーム期間における変更ラインを含む画像データが生成される。また、走査信号線駆動回路４０に、１番目のラインに対応する走査信号線Ｇ１および２番目のラインに対応する走査信号線Ｇ２をアクティブにするゲート動作命令を与える。このように、読み出し命令およびゲート動作命令は、画像の変化を検知した２番目のラインだけでなく、それらよりも前のすべてのライン（この場合は１番目のライン）でも生成され、読み出し命令はフレームメモリ１０に与えられ、ゲート動作命令は走査信号線駆動回路４０に与えられる。
　データ信号線駆動回路５０は、１番目のラインのデータＡおよび２番目のラインのデータＺからソース信号Ｖｓを生成しデータ信号線に印加する。走査信号線駆動回路４０は、タイミング制御回路３０から与えられたゲート動作命令、スタート信号ＧＳＰ、およびクロック信号ＧＣＫに基づき１番目のラインに対応する走査信号線Ｇ１および２番目のラインに対応する走査信号線Ｇ２を順に選択する。これにより、液晶パネル６０の１番目の走査信号線Ｇ１に接続されたラインの画素形成部６１にデータＡが書き込まれ、２番目の走査信号線Ｇ２に接続された画素形成部６１にデータＺが書き込まれる。このようにして、画面の１番目のラインおよび２番目のラインに表示された画像が更新され、１番目のラインには１つ前のフレームと同じ画像が表示され、２番目のラインには変化した新たな画像が表示される。しかし、画面の３番目のラインから６番目のラインまでは更新されることなく、第１フレーム期間で表示されていた画像が継続して表示される。
　図４は、第１フレーム期間から第３フレーム期間までの各フレーム期間に表示された画面を示す図であり、より詳しくは、図４（Ａ）は第１フレーム期間に表示された画面を示す図であり、図４（Ｂ）は第２フレーム期間に表示された画面を示す図であり、図４（Ｃ）は第３フレーム期間に表示された画面を示す図である。
　図４（Ａ）に示す第１フレーム期間では、１番目のラインのデータＡから６番目のラインのデータＦはいずれも１つ前のフレーム（図示しない）のデータから変更されている。そこで、画面には、１番目のラインにデータＡに対応する画像ａが表示され、２番目のラインにデータＢに対応する画像ｂが表示され、３番目のラインにデータＣに対応する画像ｃが表示され、以下同様にして表示され、６番目のラインにデータＦに対応する画像ｆが表示される。
　図４（Ｂ）に示す第２フレーム期間では、２番目のラインのデータＢがデータＸに変更され、３番目のラインのデータＣがデータＹに変更されている。そこで、２番目のラインではデータＸに対応する画像ｘが表示され、３番目のラインではデータＹに対応する画像ｙが表示される。しかし、１番目のラインのデータＡと、４番目～６番目のラインのデータＤ～データＦは、第１フレーム期間における対応するラインのデータから変更されていない。このため、画面の１番目のラインには画像ａが表示され、４番目のライン～６番目のラインには画像ｄ～画像ｆがそれぞれ表示される。
　図４（Ｃ）に示す第３フレーム期間では、２番目のラインのデータＸがデータＺに変更されている。そこで、２番目のラインではデータＺに対応する画像ｚが表示される。しかし、１番目のラインのデータＡと３番目～６番目のラインのデータＹ～Ｆは、第２フレーム期間におけるデータから変更されていないので、画面の１番目のラインには画像ａが表示され、３番目のライン～６番目のラインには画像ｘ～画像ｆがそれぞれ表示される。
＜１．４　効果＞
　本実施形態によれば、休止駆動において、画像データの一部が１つ前のフレームから変化することにより画像が変化した場合に、画面全体を書き換えるのではなく、ゲートスキャンを開始する最初のライン（固定位置）から画像データの変化が検知された最後のラインまで書き換え、それ以後のラインでは画像データを書き換えない。これにより、１フレーム分の画面を表示する際に、画面の上端から画像の変化が検知された最後のラインまで画面の更新が行われ、それ以後のラインでは１つ前のフレームを継続して表示する。これにより、液晶表示装置１００の消費電力を低減することが可能になる。
＜２．第２の実施形態＞
　図５は、本発明の第２の実施形態に係る液晶表示装置１１０の構成を示す図である。本実施形態に係る液晶表示装置１１０のうち、図１に示す液晶表示装置１００と異なるのは、画像比較回路２０内に配置されたメモリ２１とメモリ２２の代わりに、画像データのチェックサム値を算出するチェックサム演算回路２５と、チェックサム演算回路２５によって算出されたチェックサム値を１フレーム分だけ保持するメモリ２６が配置されていることである。しかし、その他の構成部材は、図１に示す液晶表示装置１００の構成部材と同じである。そこで、液晶表示装置１１０の各構成部材のうち、液晶表示装置１００の構成部材と同じ構成部材には同一の参照符号を付してその説明を省略する。
　液晶表示装置１１０をパーシャル表示モードで動作させる場合に、第１の実施形態の場合と異なる動作を説明する。外部からフレームメモリ１０に、画像データ、垂直同期信号Ｖｓｙｎｃ、および水平同期信号Ｈｓｙｎｃを含む映像信号が入力されると、フレームメモリ１０は、映像信号をフレームメモリ１０に順に保持しながら、同時に、当該映像信号を画像情報として１ライン毎に画像比較回路２０に出力する。
　画像比較回路２０は、フレームメモリ１０から与えられた１ライン毎の画像情報に含まれる画像データのチェックサム値をチェックサム演算回路２５によって求め、メモリ２６に保持されている１つ前のフレームの対応するラインのチェックサム値と比較する。その結果、フレームメモリ１０から受け取った画像データのチェックサム値が、メモリ２６に保持されているチェックサム値から変化しているときには、当該ラインの画像データが変化していることを示す変更情報をタイミング制御回路３０に出力する。この変更情報は、画像が変化したラインをアクティブ（ハイレベル）な信号によって表す。また、画像比較回路２０は、画像比較を行った後に、チェックサム演算回路２５によって求めたチェックサム値をメモリ２６の対応するラインに上書きする。これにより、画像比較回路２０は、次々に外部から与えられる新たなフレームの画像データについても、１つ前のフレームの画像データから変化しているか否かを検知することが可能になる。なお、画像比較回路２０がチェックサム値に基づいて画像データの１ライン毎の変化の有無を検出した後の処理は、第１の実施形態の場合と同じであるので、その説明を省略する。
＜２．１　効果＞
　本実施形態によれば、液晶表示装置１１０は、第１の実施形態に係る液晶表示装置１００と同じ効果を奏する。さらに、画像比較回路２０内に、チェックサム演算回路２５と、チェックサム演算回路２５によって求めたチェックサム値を保持するメモリ２６とが設けられている。このメモリ２６は、第１の実施形態の画像比較回路２０内に設けられたメモリ２２のように、１フレーム分の画像データを保持するのではなく、１フレーム分の画像データについての１ライン毎のチェックサム値を保持すれば良いので、容量の小さなメモリで良い。これにより、画像比較回路２０の回路規模を縮小することができるので、液晶表示装置１１０の製造コストを低減することが可能になる。
＜３．第３の実施形態＞
　図６は、本発明の第３の実施形態に係る液晶表示装置１２０の構成を示す図である。本実施形態に係る液晶表示装置１２０は、図５に示す液晶表示装置１１０と以下の点で異なる。すなわち、画像データが変化しているか否かを検知するために、図５に示す液晶表示装置１１０では、フレームメモリ１０から画像比較回路２０に１ライン毎の画像データを出力し、画像比較回路２０のチェックサム演算回路２５によって１ライン毎にチェックサム値を求めていた。しかし、本実施形態では、フレームメモリ１０は、ｋライン（ｋは２以上で、ｎ以下の整数）毎、すなわち１ブロック毎の画像データを画像比較回路２０に出力し、画像比較回路２０は、チェックサム演算回路２５によって１ブロック毎にチェックサム値を求める。なお、１ライン毎の画像データと同様に、１ブロック毎の画像データを「部分画像データ」という場合がある。
　このため、液晶表示装置１２０では、画像比較回路２０からタイミング制御回路３０に出力される変更情報、タイミング制御回路３０からフレームメモリ１０に出力される読み出し命令、および、タイミング制御回路３０から走査信号線駆動回路４０に出力されるゲート動作命令は、いずれも１ブロック毎に出力される情報または命令である。
　このように、液晶表示装置１２０では、図５に示す液晶表示装置１１０の場合と比較して画像比較回路２０の構成が異なるが、その他の構成部材は、液晶表示装置１１０の構成部材と同じである。そこで、液晶表示装置１２０の各構成部材のうち、液晶表示装置１１０の構成部材と同じ構成部材には同一の参照符号を付してその説明を省略する。
＜３．１　パーシャル表示モード＞
　図７は、本実施形態におけるパーシャル表示モードを説明するための図である。画像データはｋ（ｋは２以上で、ｎ以下の整数）ライン毎に１つのブロックとなるようにあらかじめ分割された状態で液晶表示装置１２０に与えられる。図７では、画像データは第１ブロック９１～第４ブロック９４に分割されている。画面９０を構成する４つのブロックのうちの１つのブロックにおいて、１つ前のフレームの対応するブロックから画像が変化している場合、画面９０の全体を更新するのではなく、画像が変化しているブロックと当該ブロックよりも前に位置するすべてのブロックで画面を更新する。
　まず、外部から入力された画像データについて１ブロック毎に１つ前のフレームの対応するブロックの画像データと比較し、変化しているブロックを検知する。これにより、画像が変化している第２ブロック９２が特定される。このようにして特定された第２ブロック９２は、図７に示すように、画面９０の上端から下端方向に少し離れた位置にあり、その上下を画像が変化していない第１ブロック９１と第３ブロック９３とによって挟まれている。
　次に、画面９０の一部を更新するために、図７に示す矢印のように、固定位置である第１ブロック９１の最初のラインから画像が変化している第２ブロック９２の最後のラインまで、走査信号線を順にアクティブにして選択するゲートスキャンを行って画像データを書き換える。これにより、第１ブロック９１および第２ブロック９２の各ラインでは画面が更新され、第１ブロック９１の各ラインには１つ前のフレームと同じ画像が表示され、第２ブロック９２の各ラインには更新された画像が表示される。しかし、第３ブロック９３領域および第４ブロック９４では画像データの書き換えは行わない。このため、第３ブロック９３および第４ブロック９４では画面の更新は行われず、１つ前のフレームと同じ画像が継続して表示される。
＜３．２　効果＞
　本実施形態によれば、第２の実施形態の場合と同様に、画像が変化しているか否かの検知を、画像比較回路２０に設けたチェックサム演算回路２５によって行う。さらに、本実施形態では、チェックサム値を１ブロック毎に求めるので、求めたチェックサム値を保持するメモリ２６の容量を小さくすることが可能になる。また、走査信号線駆動回路４０の動作を１ライン毎ではなく、１ブロック毎に制御するので、走査信号線駆動回路４０の回路規模を縮小することが可能になる。これらにより、液晶表示装置１２０の製造コストをより低減することができる。
＜３．３　変形例＞
　本実施形態では、画像比較回路２０は２つの画像データが同じであるか否かを、チェックサム値を用いて判定しているが、第１の実施形態の場合と同様に、画像比較回路２０内に２つのメモリを配置し、画像データを１ライン毎に直接比較しそれらが同じであるか否かを判定しても良い。
＜３．４　応用例＞
　図８は、液晶表示装置１２０の応用例を示す図である。図８に示すように、１つの画面８０を２つのブロックに分割して、ブロック８５に動画を表示し、ブロック８６に静止画を表示する。図８に示すように、スマートフォンやタブレット端末では、ブロック８５にスポーツなどの動画を表示し、ブロック８６に、選手情報や試合の途中経過などの静止画を表示することが多くなっている。スマートフォンなどに動画を表示するために必要な動画の解像度や縦横比のフォーマットは固定化されてきている。そこで、画像が変化しているか否かをブロック毎に検知し、画像が変化しているブロックだけ画像データを書き換える。これにより、スマートフォンなどの消費電力の低減が可能になる。
　また、テレビ放送において、データ放送に使用される領域では画像の変化が少ない。そこで、画像の変化が少ないブロックを含む画面では、画像データの変化の有無をブロック毎に判定することにより、消費電力の低減が可能になる。
＜４．第４の実施形態＞
　図９は、本発明の第４の実施形態に係る液晶表示装置１３０の構成を示す図である。本実施形態に係る液晶表示装置１３０は、図１に示す液晶表示装置１００に、さらにスキャン方向判別回路７０が追加されている。そこで、液晶表示装置１３０の構成および動作のうち、スキャン方向判別回路７０に関係する構成および動作を中心に説明し、図１に示す液晶表示装置１００の構成部材と同じ構成部材については、同じ参照符号を付してその説明を省略する。
　画像比較回路２０は、フレームメモリ１０から与えられた１ライン毎の画像データを、メモリ２２に保持された１つ前のフレームの同じラインの画像データと比較して画像が変化しているか否かを判定する。その結果、画像が変化していると判定した場合には、そのラインが何行目のラインであるかを示す変更情報を１ライン毎にタイミング制御回路３０に出力すると共に、スキャン方向判別回路７０にも出力する。スキャン方向判別回路７０は、画像が変化しているラインの位置を特定し、走査信号線をアクティブにして順に選択するゲートスキャンを行う際に書き換える画像データ量が少なくなるように、ゲートスキャンの方向を決定する。すなわち、画面の上端から下端に向かって（「アップ方向」という）ゲートスキャンを行うのか、あるいは画面の下端から上端に向かって（「ダウン方向」という）ゲートスキャンを行うのかを決定する。そして、決定したゲートスキャンの方向をスキャン情報としてタイミング制御回路３０と走査信号線駆動回路４０に与える。
　タイミング制御回路３０は、画像比較回路２０から与えられた変更情報とスキャン方向判別回路７０から与えられたスキャン情報に基づき、変更されたラインの画像データを読み出すための読み出し命令を生成しフレームメモリ１０に与える。読み出し命令は、画像が変化したラインのアドレスだけではなく、それよりも前のラインまたは後のラインであって、画像が変化していないラインのアドレスを指定する命令である。すなわち、読み出し命令は、固定位置（「第１の固定位置」という場合がある）である画面の１番目のラインから画像が変化している最後のラインまでの各ラインのアドレス、または、固定位置（「第２の固定位置」という場合がある）である画面の最後のラインから画像が変化している最初のラインまでの各ラインのアドレスを指定する信号である。これにより、フレームメモリ１０は、画面の１番目のラインから画像が変化している最後のラインまでの画像データを含む映像信号、または画面の最後のラインから画像が変化している最初のラインまでの画像データを含む映像信号を順に読み出し、データ信号線駆動回路５０に与える。
　また、タイミング制御回路３０は、画像比較回路２０から与えられた１ライン毎の変更情報とスキャン方向判別回路７０から与えられたスキャン情報に基づきゲート動作命令を生成し走査信号線駆動回路４０に与える。ゲート動作命令は、読み出し命令と同様に、画像が変化したライン、および、それよりも前または後のラインであって、画像が変化していないラインに対応する走査信号線のアドレスを指定する命令である。すなわち、ゲート動作命令は、画面の１番目のラインから画像が変化している最後のラインまでの各ラインの画像データを画素形成部６１に書き込むために選択すべき走査信号線のアドレス、または、画面の最後のラインから画像が変化している最初のラインまでの各ラインの画像データを画素形成部６１に書き込むために選択すべき走査信号線のアドレスを指定する信号である。
　走査信号線駆動回路４０は、タイミング制御回路３０から与えられるゲート動作命令と、スキャン方向判別回路７０から与えられるスキャン情報とに基づき、走査信号線のうちゲートスキャンを行う走査信号線を選択し、指定されたスキャン方向にゲートスキャンを行う。これにより、画面の１番目のラインから画像が変化している最後のラインまで、または、画面の最後のラインから画像が変化している最初のラインまで、フレームメモリ１０から出力された画像データが画素形成部６１に順に書き込まれる。
＜４．１　パーシャル表示モードとゲートスキャンの方向＞
　ゲートスキャンの方向を決定する方法について説明する。図１０は、本実施形態におけるパーシャル表示モードを説明するための図である。図１０を参照して、画像データが変化しているラインの位置が画面８０の下端から近い位置であるのか、画面８０の上端から近い位置であるのかを判定する方法について説明する。本実施形態では、画像が変化しているラインを含む画像データの書き換えが必要なラインの本数が少なくなるように、ゲートスキャンの方向を決定する。具体的には、以下のようにして決定する。
　図１０に示す画面８０はＰ本のラインからなり、そのうち画像が変化しているラインからなる領域８２には、Ｑ１番目のラインからＱ２番目のラインまでが含まれている。この場合、画像が変化していないのは１番目のラインから（Ｑ１－１）番目のラインまでの領域８１、および、（Ｐ－Ｑ２）番目のラインからＰ番目のラインまでの領域８３である。このとき、次式（１）から式（３）のいずれに該当するのかによって、ゲートスキャンの方向を決定する。
　　　　　（Ｑ１－１）＜（Ｐ－Ｑ２）　　…（１）
　　　　　（Ｑ１－１）＞（Ｐ－Ｑ２）　　…（２）
　　　　　（Ｑ１－１）＝（Ｐ－Ｑ２）　　…（３）
　式（１）に該当する場合には、領域８１のラインの本数が領域８３のラインの本数よりも少ないので、アップ方向にゲートスキャンを行う。式（２）に該当する場合には、領域８３のラインの本数が領域８２のラインの本数よりも少ないので、ダウン方向にゲートスキャンを行う。なお、式（３）に該当する場合には、領域８３のラインの本数と領域８２のラインの本数は同じであるので、アップ方向またはダウン方向のいずれでも良い。このため、アップ方向およびダウン方向のうちあらかじめ決めておいた方向にゲートスキャンを行う。
＜４．２　効果＞
　本実施形態によれば、スキャン方向判別回路７０を設け、画像が変化しているラインの位置を判別して、書き換える範囲が少なくなるようにゲートスキャンの方向を決めるので、書き換えるべき画像データのデータ量をより少なくすることができる。これにより、液晶表示装置１３０の消費電力をより低減することができる。
＜４．３　変形例＞
　上記実施形態では、フレームメモリ１０は、外部から与えられた映像信号を画像情報として１ライン毎に与え、画像データが変化しているか否かを画像比較回路２０で判定している。しかし、図５に示す場合と同様に、画像比較回路２０にチェックサム演算回路とチェックサム値を保持するメモリを設け、１ライン毎の画像情報に基づき、１ライン毎にチャックサム値を求め、当該チェックサム値と、メモリに保持されているチェックサム値を比較しても良い。
　また、図６に示す場合と同様に、フレームメモリ１０から画像比較回路２０に与える画像情報を１ブロック毎に与え、画像比較回路２０は、１ブロック毎の画像情報に基づき、１ブロック毎にチャックサム値を求め、当該チェックサム値とメモリに保持されている１ブロック毎のチェックサム値とを比較しても良い。
　本発明は、画像表示装置に適用され、特に、休止駆動が可能な画像表示装置に適用される。
　１０　…　フレームメモリ
　２０　…　画像比較回路
　２５　…　チェックサム演算回路
　３０　…　タイミング制御回路
　４０　…　走査信号線駆動回路
　５０　…　データ信号線駆動回路
　６０　…　液晶パネル
　６１　…　画素形成部
　７０　…　スキャン方向判別回路
　１００～１３０　…　液晶表示装置

Claims (9)

  1. 　休止駆動においてパーシャル表示モードで画像表示が可能な画像表示装置であって、
    　絶縁基板上に形成された複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する複数のデータ信号線と、前記走査信号線と前記データ信号線の交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを含む表示部と、
    　前記走査信号線を順にアクティブにして選択する走査信号線駆動回路と、
    　前記データ信号線に対して画像データに応じたソース信号を印加するデータ信号線駆動回路と、
    　外部から入力された映像信号を保持すると共に、前記映像信号に含まれる前記画像データを複数の部分画像データに分割し、分割した前記部分画像データを順に出力するフレームメモリと、
    　前記フレームメモリから出力された前記部分画像データを、保持している１つ前のフレームの画像データの対応する部分画像データと比較し、前記部分画像データが変更されていると判定した場合には当該変更された部分画像データのアドレスを変更情報としてタイミング制御回路に出力する画像比較回路と、
    　前記変更情報を与えられると、固定位置の前記部分画像データから前記変更情報によって特定された前記部分画像データまでの画像データのアドレスを読み出し命令として前記フレームメモリに与えると共に、前記フレームメモリに与えた前記画像データのアドレスをゲート動作命令として前記走査信号線駆動回路に与えるタイミング制御回路とを備え、
    　前記フレームメモリは、前記読み出し命令によって指定されたアドレスの前記画像データを前記データ信号線駆動回路に出力し、
    　前記データ信号線駆動回路は、前記フレームメモリから出力された前記部分画像データの前記ソース信号を前記データ信号線に印加し、
    　前記走査信号線駆動回路は、前記データ信号線に印加された前記ソース信号を前記画素形成部に書き込むために前記走査信号線を順にアクティブにして選択することを特徴とする、画像表示装置。
  2. 　前記画像比較回路は、１フレーム分の画像データを保持することができるメモリを備え、前記フレームメモリから前記部分画像データを与えられる毎に、当該部分画像データを前記メモリに保持された前記１つ前のフレームの対応する部分画像データと比較することを特徴とする、請求項１に記載の画像表示装置。
  3. 　前記画像比較回路は、チェックサム演算回路と、前記チェックサム演算回路によって求めたチェックサム値を保持するメモリを備え、前記チェックサム演算回路は、前記フレームメモリから前記部分画像データを与えられる毎に当該部分画像データのチェックサム値を、前記メモリに保持された前記１つ前のフレームの対応する部分画像データのチェックサム値と比較することを特徴とする、請求項１に記載の画像表示装置。
  4. 　前記フレームメモリは、１ライン毎に分割した前記画像データを前記部分画像データとして前記画像比較回路に順に出力することを特徴とする、請求項２または３に記載の画像表示装置。
  5. 　前記フレームメモリは、複数のラインからなる１ブロック毎に分割した前記画像データを前記部分画像データとして前記画像比較回路に順に出力することを特徴とする、請求項２または３に記載の画像表示装置。
  6. 　前記固定位置は、前記画像データの最初のラインであることを特徴とする、請求項１に記載の画像表示装置。
  7. 　画像データの書き換えを行うときのスキャン方向を決定するスキャン方向判別回路をさらに備え、
    　前記スキャン方向判別回路は、前記画像比較回路から前記変更情報を受け取ると、書き換えが必要な画像の範囲が少なくなる前記スキャン方向をスキャン情報として前記タイミング制御回路および前記走査信号線駆動回路に出力し、
    　前記タイミング制御回路は、前記読み出し命令と共に前記スキャン情報を前記フレームメモリに与え、
    　前記フレームメモリは、前記読み出し命令によって指定されたアドレスの画像データを前記スキャン情報によって指定された順に読み出して前記データ信号線駆動回路に与え、
    　前記走査信号線駆動回路は、前記読み出し命令によって指定されたアドレスの画像データに基づいて画像を表示するために、前記ゲート動作命令によって指定された前記走査信号線を前記スキャン情報によって指定されたスキャン方向に順にアクティブにして選択することを特徴とする、請求項１に記載の画像表示装置。
  8. 　前記固定位置は、前記画像データの最初のラインの位置である第１の固定位置、および、前記画像データの最後のラインの位置である第２の固定位置を含み、
    　前記スキャン方向判別回路は、前記第１の固定位置から画像が変化している最初のラインの１つ前のラインまでスキャンしたときのラインの本数と、画像が変化している最後のラインの次のラインから前記第２の固定位置までスキャンしたときのラインの本数とを比較し、ラインの本数が少ない方向を前記スキャン方向とすることを特徴とする、請求項７に記載の画像表示装置。
  9. 　絶縁基板上に形成された複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する複数のデータ信号線と、前記走査信号線と前記データ信号線の交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを含む表示部と、前記走査信号線を順にアクティブにして選択する走査信号線駆動回路と、前記データ信号線に対して画像データに応じたソース信号を印加するデータ信号線駆動回路とを備え、画面のリフレッシュを休止する休止駆動を行う画像表示装置の駆動方法であって、
    　外部から入力された映像信号を保持すると共に、前記映像信号に含まれる前記画像データを複数の部分画像データに分割し、分割した前記部分画像データをフレームメモリから順に出力するステップと、
    　前記フレームメモリから出力された前記部分画像データを、保持している１つ前のフレームの画像データの対応する部分画像データと比較し、前記部分画像データが変更されていると判定した場合には当該変更された部分画像データのアドレスを変更情報としてタイミング制御回路に出力するステップと、
    　前記変更情報を与えられると、固定位置の前記部分画像データから前記変更情報によって特定された前記部分画像データまでの画像データのアドレスを読み出し命令として前記フレームメモリに与えると共に、前記フレームメモリに与えた前記画像データのアドレスをゲート動作命令として前記走査信号線駆動回路に与えるステップと、
    　前記フレームメモリは、前記読み出し命令によって指定されたアドレスの前記画像データを前記データ信号線駆動回路に出力するステップと、
    　前記フレームメモリから出力された前記部分画像データの前記ソース信号を前記データ信号線に印加するステップと、
    　前記データ信号線に印加された前記ソース信号を前記画素形成部に書き込むために前記走査信号線を順にアクティブにして選択するステップとを備えることを特徴とする、画像表示装置の駆動方法。
PCT/JP2015/069262 2014-07-11 2015-07-03 画像表示装置 WO2016006544A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/323,990 US9922613B2 (en) 2014-07-11 2015-07-03 Image display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-143528 2014-07-11
JP2014143528 2014-07-11

Publications (1)

Publication Number Publication Date
WO2016006544A1 true WO2016006544A1 (ja) 2016-01-14

Family

ID=55064180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/069262 WO2016006544A1 (ja) 2014-07-11 2015-07-03 画像表示装置

Country Status (2)

Country Link
US (1) US9922613B2 (ja)
WO (1) WO2016006544A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018138590A1 (en) * 2017-01-24 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11195491B2 (en) * 2019-04-05 2021-12-07 Silicon Works Co., Ltd. Power management device to minimize power consumption
CN114446212B (zh) * 2020-10-30 2023-07-18 合肥京东方光电科技有限公司 一种显示装置及其自刷新方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287681A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
JP2003058130A (ja) * 2001-06-04 2003-02-28 Seiko Epson Corp 表示制御回路、電気光学装置、表示装置及び表示制御方法
WO2008038358A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Élément d'affichage et procédé de réécriture d'une image de l'élément d'affichage, papier électronique comprenant cet élément d'affichage, et terminal électronique
JP2009048110A (ja) * 2007-08-22 2009-03-05 Tpo Displays Corp アクティブマトリクス型液晶表示装置の駆動方法
WO2014050291A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 表示装置およびその駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266178A (ja) 2004-03-17 2005-09-29 Sharp Corp 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
JP2013231918A (ja) * 2012-05-01 2013-11-14 Samsung R&D Institute Japan Co Ltd フレームメモリの制御回路、表示装置及びフレームメモリの制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287681A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
JP2003058130A (ja) * 2001-06-04 2003-02-28 Seiko Epson Corp 表示制御回路、電気光学装置、表示装置及び表示制御方法
WO2008038358A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Élément d'affichage et procédé de réécriture d'une image de l'élément d'affichage, papier électronique comprenant cet élément d'affichage, et terminal électronique
JP2009048110A (ja) * 2007-08-22 2009-03-05 Tpo Displays Corp アクティブマトリクス型液晶表示装置の駆動方法
WO2014050291A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
US20170162158A1 (en) 2017-06-08
US9922613B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
US9607541B2 (en) Liquid crystal display device and method for driving same
JP6104266B2 (ja) 液晶表示装置およびその駆動方法
JP6099659B2 (ja) 液晶表示装置およびその駆動方法
JP5755592B2 (ja) 表示装置および電子機器
JP4408107B2 (ja) 液晶表示装置及びその駆動方法
KR101657023B1 (ko) 표시 장치 및 그 구동 방법
JP5897136B2 (ja) 液晶表示装置およびその駆動方法
CN111489693B (zh) 显示设备
US20160196789A1 (en) Liquid crystal display device and driving method therefor
JP2009265183A (ja) 液晶表示装置のオーバードライブ方法および液晶表示装置
WO2016006544A1 (ja) 画像表示装置
US9349338B2 (en) Display device and method for driving same
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
WO2014156402A1 (ja) 液晶表示装置およびその駆動方法
US10056049B2 (en) Display apparatus and method of operating the same
US9269290B2 (en) Display device and driving method thereof
JPWO2006126322A1 (ja) 表示装置
US20230130414A1 (en) Control device, display apparatus, and control method
JP2019020447A (ja) 表示装置の駆動方法及び表示装置
JP2009139652A (ja) 駆動回路、駆動方法及び表示装置
US20190295485A1 (en) Liquid crystal control circuit, electronic timepiece, and liquid crystal control method
KR20230094271A (ko) 메모리, 이를 포함하는 타이밍 컨트롤러 및 이를 포함하는 디스플레이 구동장치
JP2007333865A (ja) 液晶表示装置及び液晶表示装置のガンマ特性補正方法
KR20070120383A (ko) 액정표시장치, 이에 사용되는 구동회로 및 이의 구동방법
JP2005107167A (ja) アクティブマトリクス型ｅｌ表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15819445

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15323990

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15819445

Country of ref document: EP

Kind code of ref document: A1