WO2015178467A1

WO2015178467A1 - 電流駆動装置、および、電流駆動装置の駆動方法

Info

Publication number: WO2015178467A1
Application number: PCT/JP2015/064658
Authority: WO
Inventors: 小倉　潤; 小林　賢次
Original assignee: 凸版印刷株式会社
Priority date: 2014-05-22
Filing date: 2015-05-21
Publication date: 2015-11-26

Abstract

　電流駆動装置は、第１駆動回路に対しては、少なくとも駆動期間、および、測定期間の設定を、設定部（４）に繰り返させ、かつ、第２駆動回路に対しては、非駆動期間、および、測定期間のみの設定を、設定部に繰り返させる制御部（３）と、測定期間が設定された駆動回路におけるデータ線（Ｌｄ）の電圧レベルを、当該データ線に電気的に接続されたトランジスタを含む駆動回路の特性値として取得する取得部と、補正部とを備える。補正部は、第２駆動回路における特性値の代表値を、取得部の取得した第２駆動回路の特性値から決定し、その後、補正部が決定した代表値に対応する補正の度合いを算出し、さらに、補正部が算出した補正の度合いと、第１駆動回路の特性値とに基づいて、第１駆動回路に対する駆動レベルを補正する。　これにより、環境温度に起因した電流駆動素子における電流値の発振現象が抑えられる。

Description

電流駆動装置、および、電流駆動装置の駆動方法

　本発明は、駆動トランジスタが電流駆動素子に流す電流を温度に基づいて補正する補正部を備える電流駆動装置、および、電流駆動装置の駆動方法に関する。

　エレクトロルミネッセンス（Electro Luminescence :EL）装置の一例であるＥＬ表示装置は、マトリクス状に位置する複数のＥＬ素子と、ＥＬ素子ごとの複数の薄膜トランジスタとを備えて、走査線が走査されることによってＥＬ素子を線順次駆動する（例えば、特許文献１～３参照）。例えば、特許文献１に記載されるようなＥＬ装置は、走査線の走査によってスイッチ用薄膜トランジスタが導通状態に切り替わるごとに、表示データに基づく電圧を電流制御用薄膜トランジスタのゲート‐ソース間に印加する。そして、電流制御用薄膜トランジスタのゲート‐ソース間電圧に基づくドレイン‐ソース間電流がＥＬ素子に流れることによって、ＥＬ素子における輝度の階調がＥＬ素子ごとに制御される。

　一方で、薄膜トランジスタの有する出力特性の変化は、薄膜トランジスタの位置する環境の温度変化、さらには、薄膜トランジスタ自体の駆動に伴うパネルの温度変化によって加速される。そこで、特許文献３に記載されるようなＥＬ装置において、薄膜トランジスタにおける出力特性の変化に起因した輝度の変化が緩和されるように、相互に異なる複数の温度が境界温度として設定されて、環境温度が境界温度を通過するたびに、ＥＬ装置における補正部が映像信号に対する補正量を変えたり、電源電圧に対する補正量を変えたりする。

特開平８－３３０６００号公報特開２０１０－１２８３９７号公報国際公開第２００８／１０５２２４号

　ところで、上述した温度を検出する温度センサーは、通常、ＥＬパネルの外側に位置するため、温度センサーの検出値に基づいて上述の補正が行われると、ＥＬ素子の輝度を上げる補正と、ＥＬ素子の輝度を下げる補正とが交互に繰り返されて、ＥＬ素子の輝度が細かく変動する現象である輝度の発振現象が少なからず発生してしまう。

　例えば、ＥＬ素子の輝度が高いときには、ＥＬ素子に流れる電流が大きいため、環境温度の検出値が境界温度を超えやすく、こうしたときには、ＥＬ素子の輝度を下げる補正が行われる。この際に、環境温度を検出する温度センサーがＥＬパネルの外側に位置するため、ＥＬ素子の輝度を下げる補正が行われたとしても、環境温度の検出値が境界温度を下回るまでには時間を要する。そして、環境温度の検出値が境界温度を下回るまでＥＬ素子の輝度を下げる補正が続いてしまう結果、環境温度の検出値が境界温度を下回ることが検出されたときには、実際の環境温度は既に境界温度を大幅に下回っている。結果として、実際の環境温度と温度センサーの検出値との差に相当する輝度の分だけ、求められる輝度よりも低い輝度によってＥＬ素子は発光してしまう。

　また、ＥＬ素子の輝度を上げる補正が行われるときも、環境温度の検出値が境界温度を上回るまでには時間を要する。そして、環境温度の検出値が境界温度を上回るまでＥＬ素子の輝度を下げる補正が続いてしまう結果、環境温度の検出値が境界温度を上回ることが検出されたときには、実際の環境温度は既に境界温度を大幅に上回っている。結果として、実際の環境温度と温度センサーの検出値との差に相当する輝度の分だけ、求められる輝度よりも高い輝度によってＥＬ素子は発光してしまう。

　結局のところ、求められる輝度よりも低い輝度での発光と、求められる輝度よりも高い輝度での発光とが交互に繰り返されて、ＥＬ素子の輝度は細かく変動してしまう。
　本発明は、環境温度に起因した電流駆動素子における電流値の発振現象を抑えることが可能な電流駆動装置、および、電流駆動装置の駆動方法を提供することを目的とする。

　上記課題を解決する電流駆動装置は、１つのパネルに位置する複数の要素回路を含む要素回路群であって、各要素回路は、第１要素回路と第２要素回路のいずれか一方であり、前記要素回路は、データ線と、前記データ線の電圧レベルに基づいて電流を制御するトランジスタとを含み、前記データ線は、前記トランジスタの電流路に電気的に接続可能に構成された前記要素回路群と、前記第１要素回路に電気的に接続された電流駆動素子とを備える。また、電流駆動装置は、複数の前記要素回路の各々に対し、駆動期間、非駆動期間、および、測定期間のいずれか１つを設定する設定部であって、前記駆動期間では、前記設定部が、前記データ線の電圧レベルに駆動レベルを設定し、それによって、前記データ線に電気的に接続された前記電流路に前記駆動レベルに基づく電流を流し、前記非駆動期間では、前記設定部が、前記電流路に電流を流させず、前記測定期間では、前記設定部が、前記データ線の電圧レベルに測定レベルを設定した後に前記データ線をハイインピーダンス状態に遷移させ、それによって、前記電流路に流れる電流と前記データ線の電圧レベルとを収束させる前記設定部を備える。また、前記電流駆動装置は、前記設定部による期間の設定を制御する制御部を備える。この際に、前記制御部は、前記第１要素回路に対しては、少なくとも前記駆動期間の設定および前記測定期間の設定を、前記設定部に繰り返させ、かつ、前記第２要素回路に対しては、前記非駆動期間の設定および前記測定期間の設定のみを、前記設定部に繰り返させる前記制御部と、前記測定期間が設定された前記要素回路の特性値を取得する取得部であって、前記測定期間において収束した前記データ線の電圧レベルを前記特性値とする前記取得部と、前記第１要素回路に対する前記駆動レベルを補正する補正部であって、前記駆動レベルに対する補正の度合いと前記特性値の代表値とを予め対応付けたデータを有し、前記第２要素回路における前記特性値の代表値を、前記取得部の取得した前記第２要素回路の前記特性値から決定し、その後、決定した前記代表値に対応する前記補正の度合いを、前記データを用いて算出し、さらに、算出した前記補正の度合いと、前記第１要素回路の前記特性値とに基づいて、該第１要素回路に対する前記駆動レベルを補正する前記補正部と、を備える。

　上記課題を解決する電流駆動装置の駆動方法は、１つのパネルに位置する複数の要素回路を含む要素回路群を駆動する電流駆動装置の駆動方法であって、各要素回路は、第１要素回路と第２要素回路のいずれか一方であり、前記要素回路は、データ線と、前記データ線の電圧レベルに基づいて電流を制御するトランジスタとを含み、前記データ線は、前記トランジスタの電流路に電気的に接続可能に構成され、記第１要素回路は、電流駆動素子に接続され、前記駆動方法は、設定部が、複数の前記要素回路の各々に対し、駆動期間、非駆動期間、および、測定期間のいずれか１つを設定することであって、前記駆動期間では、前記設定部が、前記データ線の電圧レベルに駆動レベルを設定し、それによって、当該データ線に接続された前記電流路に前記駆動レベルに基づく電流を流し、前記非駆動期間では、前記設定部が、前記電流路に電流を流させず、前記測定期間では、前記設定部が、前記データ線の電圧レベルに測定レベルを設定した後に前記データ線をハイインピーダンス状態に遷移させ、それによって、前記電流路に流れる電流と前記データ線の電圧レベルとを収束させることを含む方法である。そして、前記電流駆動装置の駆動方法は、制御部が、前記第１要素回路に対して、少なくとも前記発光期間の設定および前記測定期間の設定を、前記設定部に繰り返させること、前記制御部が、前記第２要素回路に対して、前記非駆動期間の設定および前記測定期間の設定のみを、前記設定部に繰り返させること、前記制御部が、前記測定期間が設定された前記要素回路における前記データ線の電圧レベルであって、前記データ線の電圧レベルを、該要素回路の特性値として取得すること、補正部が、前記第１要素回路に対する前記駆動レベルを補正することであって、該補正は、前記第２要素回路の前記特性値に基づいて、前記第２要素回路における前記特性値の代表値を決定すること、前記駆動レベルに対する補正の度合いと前記特性値の代表値とが予め対応付けられたデータを用い、前記決定した前記代表値に対応する前記補正の度合いを算出すること、および、前記算出した前記補正の度合いと、前記第１回路の前記特性値とに基づいて、該第１要素回路に対する前記駆動レベルを補正すること、を含むこと、を備えることを特徴とする。

　上述した要素回路の備えるトランジスタの特性値は、トランジスタにおいて電流が流れた累積の時間が長いほど変わりやすく、また、トランジスタにおける温度の変化が大きいほど変わりやすい。上述した構成には、駆動レベルに基づいてトランジスタが電流を流す期間として駆動期間が設定されて、こうした駆動期間は第１要素回路のみに設定される。それゆえに、駆動期間の設定されない第２要素回路におけるトランジスタの特性値は、電流が流れた累積の時間によっては変わり難く、トランジスタにおける温度の変化を大きく反映する。結果として、第２要素回路から取得される特性値は、パネルに位置する複数の要素回路の各々の温度を代表する値であって、トランジスタ自体の温度を即時に反映する変数である。

　ここで、上記電流駆動装置、および、上記電流駆動装置の駆動方法であれば、第２要素回路から取得された特性値の代表値が決定されて、その決定された代表値に対応する補正の度合いと、第１要素回路の特性値とに基づいて、第１要素回路に対する駆動レベルが補正される。そのため、電流駆動素子の電流値を上げる補正であれ、電流駆動素子の電流値を下げる補正であれ、第１要素回路の備えるトランジスタの温度を駆動レベルに即時に反映することが可能である。結果として、環境温度に起因して電流駆動素子の電流値が細かく変動する現象である電流値の発振現象が抑えられる。

　上記電流駆動装置において、前記駆動レベルは、前記電流駆動素子の電流値を示す階調値に基づいた電圧レベルであり、前記補正部は、前記階調値を補正することによって前記駆動レベルを補正するように構成され、補正前の全ての階調値に対応付けられた１つの温度が基準温度であり、前記基準温度における前記代表値が基準代表値であってもよい。この際に、前記補正の度合いは、前記第２要素回路における前記代表値と前記基準代表値との差分を定数である差分除算定数で除算した値に１を加えた値であり、前記補正部は、補正前の前記階調値に前記補正の度合いを乗算するように構成されていることが好ましい。

　例えば、駆動レベルの補正を行うことに際して基準となる温度が設定されて、基準となる温度よりも高い温度範囲での補正の度合いと、基準となる温度よりも低い温度範囲での補正の度合いとが相互に異なるとき、上述した電流値の発振現象はさらに強調される。

　この点で、上記電流駆動装置であれば、駆動レベルの補正を行うための基準となる温度は、基準代表値に対応づけられた１つの温度であり、第２要素回路の代表値と温度とを対応付けるための温度であって、基準となる温度の上下において補正の度合いを変えるための温度ではない。それゆえに、第２要素回路の代表値と補正の度合いとの間の関係には連続性が与えられる。そして、駆動レベルの補正に際しては、第２要素回路の代表値と基準代表値との差分に基づいて、補正後の駆動レベルが導き出される。結果として、こうした補正が適用される温度の全範囲において、連続して電流値を変える制御を安定させることが可能である。

　上記電流駆動装置において、前記データでは、前記データに含まれる全ての前記代表値の取り得る範囲が複数の領域に区分され、１つの前記補正領域における前記代表値と前記補正の度合いとの関係は、他の前記補正領域における前記代表値と前記補正の度合いとの関係とは異なり、かつ、２つの前記補正領域の境界において前記代表値が連続する該２つの前記補正領域の各々では、前記境界に相当する前記補正の度合いが一致していることが好ましい。

　上記電流駆動装置によれば、第２要素回路の代表値と補正の度合いとの関係を示すデータにおいて、代表値の範囲は、相互に異なる複数の補正領域に区分される一方で、相互に隣り合う２つの領域間の境界では、補正の度合いが一致している。そのため、こうした構成であれば、第２要素回路の代表値と補正の度合いとの間の関係に、連続性を与えることが可能であって、かつ、補正領域ごとに補正の度合いを変えることも可能である。

　上記電流駆動装置において、前記設定部は、全ての前記要素回路の中から前記第１要素回路を選択するタイミングと、全ての前記要素回路の中から前記第２要素回路を選択するタイミングとを相互に異ならせるように構成された選択部をさらに備え、前記制御部は、前記選択部に前記要素回路を選択させるごとに、前記選択部によって前記選択された前記要素回路の状態を遷移させることが好ましい。

　上記電流駆動装置によれば、第１要素回路の状態と第２要素回路の状態とが相互に異なるタイミングに変えられるため、相互に異なる状態を複数の要素回路に対して一度に設定する構成と比べて、要素回路の状態を設定するための構成の簡素化が図られやすい。

　上記電流駆動装置においては、各要素回路において、前記トランジスタは、第１端子と第２端子とを備え、前記電流路は、前記第１端子と前記第２端子とを繋ぎ、前記データ線は、前記第１端子に電気的に接続可能に構成され、各要素回路は、該要素回路が含む前記第２端子に電気的に接続可能に構成された電源線をさらに備え、前記電源線に設定される電圧レベルが電源レベルである。この際に、前記設定部は、前記測定期間が設定された前記第１要素回路での前記電源レベルと、前記測定期間が設定された前記第２要素回路での前記電源レベルとを共通させ、前記制御部は、前記設定部が前記第１要素回路に対し前記測定期間を設定するタイミングと、前記設定部が前記第２要素回路に対し前記測定期間を設定するタイミングとを相互に異ならせることが好ましい。

　上記電流駆動装置によれば、第１要素回路の測定期間と第２要素回路の測定期間とが相互に異なるタイミングに設定されるため、第１要素回路に測定期間を設定するための構成と、第２要素回路に測定期間を設定するための構成との共通化が図られやすい。

　上記電流駆動装置において、複数の前記第１要素回路と、複数の前記第２要素回路とを備え、行方向に沿って並ぶ複数の前記要素回路は、１つの選択行を構成してもよい。この際に、複数の前記第２要素回路は、１つの前記選択行を構成し、全ての前記第１要素回路は、列方向に沿って並んで他の選択行を構成し、前記選択部は、全ての前記選択行の中から１つの前記選択行を前記列方向に沿って順番に選択するように構成され、前記制御部は、前記選択部が選択する前記選択行に対し、前記設定部に前記測定期間を設定させることが好ましい。

　上記電流駆動装置によれば、複数の選択行から構成される１つ以上の第１要素回路の各々の駆動レベルが、１つの選択行から構成される第２要素回路の特性値に基づいて補正される。この際に、複数の選択行の各々が１つずつ順番に測定期間を設定されるため、駆動レベルに対する補正は、１つ以上の第１要素回路の全体にわたって、ほぼ均一に進められる。

　上記電流駆動装置において、前記制御部は、前記駆動期間を設定した後に前記非駆動期間を設定する動作を、前記第１要素回路から構成される全ての前記選択行に対し、前記列方向に沿って１つの選択行ずつ順番に前記設定部に実行させ、かつ、前記動作が１回だけ実行される期間内に、１つの前記選択行に前記測定期間を設定する動作を１回のみ前記設定部に実行させることが好ましい。

　上記電流駆動装置によれば、パネル内の電流駆動素子が駆動しない期間において、複数の要素回路の各々から特性値が取得される。それゆえに、特性値が取得される際の要素回路の周辺環境には、複数の要素回路の各々に対して、電流駆動素子の駆動しないほぼ等しい環境が設定される。そして、特性値の取得される際の周辺環境が各要素回路においてほぼ等しいため、駆動レベルの補正の度合いが第１要素回路間においてばらつくことが抑えられる。

　上記電流駆動装置において、複数の前記第１要素回路と、複数の前記第２要素回路とを備え、行方向に沿って並ぶ複数の前記要素回路は、１つの選択行を構成し、複数の前記第２要素回路は、１つの前記選択行を構成し、全ての前記第１要素回路は、列方向に沿って並んで他の前記選択行を構成してもよい。この際に、前記制御部は、前記駆動期間を設定した後に前記非駆動期間を設定する第１の動作を、前記第１要素回路から構成される全ての前記選択行に対し、前記列方向に沿って１つの前記選択行ずつ順番に前記設定部に実行させ、かつ、前記第１の動作が１回だけ実行される期間内に、１つの前記選択行に前記測定期間を設定する第２の動作を１回だけ前記設定部に実行させ、かつ、今回の前記第１の動作が実行される期間において前記測定期間が設定される前記選択行と、前回の前記第１の動作が実行された期間において前記測定期間が設定された前記選択行との間に、前記列方向に沿って複数の前記選択行を挟ませることが好ましい。

　トランジスタの有する特性値は、トランジスタの製造過程などに依存することが少なくなく、それゆえに、相互に隣り合う複数の選択行においてほぼ等しいことも少なくない。この点で、上記電流駆動装置であれば、測定期間を設定される選択行が、列方向に沿って複数行ずつ空けて設定されて、駆動レベルの補正に必要とされる特性値もまた、列方向において間欠的に取得される。それゆえに、全ての選択行の各々から特性値が取得される構成と比べて、パネル全体における特性値の変化の傾向が短い時間によって把握される。

　上記電流駆動装置において、前記トランジスタは、ゲート、第１端子、および、第２端子を備え、前記第１端子は、ソースとドレインとの中の一方であって前記電流駆動素子に接続され、前記第２端子は、前記ソースと前記ドレインとの中の前記第１端子以外の端子であり、前記設定部は、前記第２要素回路における前記非駆動期間において、前記第１端子と前記第２端子との間に、セロバイアスまたは逆バイアスを設定するように構成されていることが好ましい。

　上記電流駆動装置によれば、非発光期間におけるゲート‐ソース間電圧がゼロバイアスまたは逆バイアスであるため、第２要素回路の備えるトランジスタでの特性値の変化が的確に抑えられる。

　上記電流駆動装置において、各前記要素回路は、前記第２端子に接続された電源線と、前記ゲートと前記第１端子とに接続された保持容量と、前記データ線と前記第１端子との導通を制御する選択トランジスタと、前記ゲートと前記第２端子との導通を制御する保持トランジスタと、を備えてもよい。この際に、前記設定部は、書込動作と測定動作とを各前記要素回路に実行させるように構成され、前記書込動作において、前記選択トランジスタ、および、前記保持トランジスタの各々がオン状態を設定し、かつ、前記測定レベルが設定された前記データ線と、書込レベルが設定された前記電源線との間の電圧に基づいて、前記トランジスタのしきい値電圧を超える電圧を前記保持容量に書き込み、前記測定動作において、前記選択トランジスタ、および、前記保持トランジスタの各々がオン状態を設定し、かつ、前記データ線にハイインピーダンス状態を設定してから緩和時間が経過したときに、前記データ線の電圧が前記特性値として前記取得部に取得されることが好ましい。そして、前記制御部は、前記測定期間において、前記書込動作と前記測定動作とが順番に行われるように前記設定部の設定を制御し、前記第２要素回路に設定される前記非駆動期間において、前記選択トランジスタ、および、前記保持トランジスタに対し前記設定部にオフ状態を設定させ、前記第１端子と前記第２端子との間の電圧が前記トランジスタのしきい値電圧を下回る前記書込レベルを前記設定部に設定させることが好ましい。
　上記電流駆動装置によれば、第２要素回路における測定期間と、第２要素回路における非駆動期間とにおいて、第２要素回路の電源線には書込レベルが設定され続ける。そして、電源線の電圧レベルの変更が不要であるから、第２要素回路の駆動に要する構成を簡素化することが可能でもある。

　上記電流駆動装置において、前記第２要素回路の前記データ線は、全ての前記第１要素回路のいずれか１つが備える前記データ線に接続されていることが好ましい。

　上記電流駆動装置によれば、第１要素回路のデータ線と、第２要素回路のデータ線との共通化が図られるため、電流駆動装置自体の構成の簡素化を図ることが可能でもある。

　本発明の電流駆動装置は、環境温度に起因した電流駆動素子における電流値の発振現象を抑えられる。

第１実施形態におけるＥＬ装置の構成を示すブロック図であって、パネルが備える画素回路の回路図と制御部が備える補正部の演算ブロックとを共に示す図である。第１実施形態の画素回路における書込動作を説明する回路図である。第１実施形態の画素回路における発光動作を説明する回路図である。第１実施形態の画素回路における測定動作を説明する回路図である。第１実施形態の駆動トランジスタにおけるドレイン‐ソース間電流と駆動電圧との関係を示すグラフである。第１実施形態の駆動トランジスタにおけるドレイン‐ソース間電流と駆動電圧との関係を示すグラフであって、ドレイン‐ソース間電流の温度に対する依存性を示すグラフである。第１実施形態の測定動作における駆動トランジスタのソースレベルと経過時間との関係を示すグラフである。第１実施形態の測定動作における駆動トランジスタのソースレベルと経過時間との関係を示すグラフであって、駆動トランジスタのソースレベルの温度に対する依存性を示すグラフである。第１実施形態の測定動作における緩和時間での駆動トランジスタのソースレベルとパネル温度との関係を示すグラフである。第１実施形態の制御部に入力される入力信号の階調成分と基準階調値との関係を示すグラフである。第１実施形態の各パネル温度においてＥＬ素子に流れる電流と基準温度においてＥＬ素子に流れる電流との比である電流比とパネル温度との関係を示すグラフである。第２実施形態におけるＥＬ装置の構成を示すブロック図である。第２実施形態における選択ドライバの構成を示すブロック図である。第２実施形態における電源ドライバの構成を示すブロック図である。第２実施形態におけるデータドライバの構成を示すブロック図である。第２実施形態におけるシステムコントローラの構成を示すブロック図である。第２実施形態の書込動作における制御信号の電圧レベルの推移をスイッチの状態と共に示すタイミングチャートである。第２実施形態の測定動作における制御信号の電圧レベルの推移をスイッチの状態と共に示すタイミングチャートである。第２実施形態の第１フレームにおいて行われる各動作の推移を１行目からｍ行目までの各々について示すタイムチャートである。第２実施形態の第２フレームにおいて行われる各動作の推移を１行目からｍ行目までの各々について示すタイムチャートである。第２実施形態の第ｍ－１フレームにおいて行われる各動作の推移を１行目からｍ行目までの各々について示すタイムチャートである。第２実施形態の第ｍフレームにおいて行われる各動作の推移を１行目からｍ行目までの各々について示すタイムチャートである。第２実施形態において１つのフレームが表示される期間での各制御信号の電圧レベルの推移を選択線および電源線ごとに示すタイミングチャートであって、ｑ行目の画素に対して測定期間が設定されたときのタイミングチャートである。第２実施形態において１つのフレームが表示される期間における各制御信号の電圧レベルの推移を選択線および電源線ごとに示すタイミングチャートであって、ダミー画素に対して測定期間が設定されたときのタイミングチャートである。変形例の第１フレームにおいて行われる各動作の推移をダミー行からｍ行目までの各々について示すタイムチャートである。変形例の第１フレームにおいて行われる各動作の推移を第１ダミー行から第２ダミー行までの各々について示すタイムチャートである。変形例において１つのフレームが表示される期間における各制御信号の電圧レベルの推移を選択線および電源線ごとに示すタイミングチャートであって、ダミー画素に対して測定期間が設定されたときのタイミングチャートである。変形例における補正データの構成を示すグラフであって、ダミー画素の代表値をパネル温度に代えて示し、補正の度合いをデータ制御として示すグラフである。変形例における画素の輝度である制御輝度とパネル温度との関係を示すグラフである。変形例の画素回路における書込動作を説明する回路図である。変形例の画素回路における発光動作を説明する回路図である。変形例における選択ドライバの構成を示すブロック図である。変形例におけるデータドライバの構成を示すブロック図である。変形例において１つのフレームが表示される期間での各制御信号の電圧レベルの推移を選択線および電源線ごとに示すタイミングチャートであって、ｎ行目の画素に対して測定期間が設定されたときのタイミングチャートである。

　図１から図１１を参照し、本発明を具体化した第１実施形態におけるＥＬ装置、および、ＥＬ装置の駆動方法を説明する。

　［ＥＬ装置１の構成］
　図１が示すように、ＥＬ装置１は、複数の画素ＰＸを備える１つのパネル２と、複数の画素ＰＸの各々の駆動を制御する制御部３と、制御部３からの制御信号に基づいて複数の画素ＰＸの各々の状態を設定する設定部４とを備えている。

　複数の画素ＰＸは、１つ以上の第１画素ＰＸ１と、１つ以上の第２画素ＰＸ２とから構成されている。図１では、画素ＰＸの構成を説明する便宜上から、複数の画素ＰＸの中から、１つの第１画素ＰＸ１、および、１つの画素ＰＸ２のみを示す。

　第１画素ＰＸ１の備える画素回路ＰＣＣは、第１要素回路の一例である第１画素回路であり、第１画素回路は電流駆動素子の一例であるＥＬ素子ＯＥＬに接続されている。複数の画素ＰＸの中で第１画素ＰＸ１は、ＥＬ素子ＯＥＬの発光する期間を有する画素ＰＸである。

　第２画素ＰＸ２の備える画素回路ＰＣＣは、第２要素回路の一例である第２画素回路であり、第２画素回路はＥＬ素子ＯＥＬに接続されてもよいし、ＥＬ素子ＯＥＬに接続されていなくともよいし、２つ以上の第２画素回路が備えられる構成においては、これらの組み合わせであってもよい。図１では、第２画素回路の構成を説明する便宜上から、第２画素回路がＥＬ素子ＯＥＬに接続された形態を示している。

　第２画素回路がＥＬ素子ＯＥＬに接続される構成において、第２画素回路に接続されたＥＬ素子ＯＥＬは、発光する期間を有しないＥＬ素子ＯＥＬであって、例えば、第１画素回路に接続されたＥＬ素子ＯＥＬと同じ構成であってもよいし、ＥＬ素子ＯＥＬの発光特性が所定の規格範囲から外れたＥＬ素子ＯＥＬであってもよい。

　第２画素ＰＸ２は、ＥＬ素子ＯＥＬの発光する期間を定常的に有しない画素ＰＸである。第２画素ＰＸ２は、例えば、第２画素回路に接続される配線の電圧レベルがＥＬ素子ＯＥＬを発光させない電圧レベルを定常的に設定された画素ＰＸであってもよいし、第１画素ＰＸ１と同じくＥＬ素子ＯＥＬを発光させる機能を有する一方で、ＥＬ素子ＯＥＬの発光する期間が設定されない画素ＰＸであってもよい。

　第２画素ＰＸ２の位置は、ＥＬ素子ＯＥＬの発光する期間を定常的に有しない黒点である画素ＰＸであるから、ＥＬ装置１に求められるＥＬ素子ＯＥＬの発光分布を妨げない位置であればよく、こうした第２画素ＰＸ２の配置は、複数の画素ＰＸの位置する範囲の中から適宜選択される。例えば、パネル２のほぼ全体からの発光が求められるＥＬ装置１であれば、第２画素ＰＸ２は、パネル２の隅部やパネル２の周辺部に位置することが好ましい。また、第２画素ＰＸ２は、複数の画素ＰＸの有する温度の中で代表的な温度を示す部位に位置することが好ましい。例えば、パネル２のほぼ全体からの発光が定常的に求められるＥＬ装置１であれば、第２画素ＰＸ２の位置は、パネル２の隅部であってもよいし、パネル２の中央であってもよい。

　第２画素ＰＸ２の数量は、１つであってもよいし、２つ以上であってもよい。第２画素ＰＸ２は、第１画素ＰＸ１の輝度の補正において、基準とされる特性値の代表値を得る画素ＰＸであるため、代表値の精度が高まる観点から、２つ以上であることが好ましい。また、１つのパネル２に２つ以上の第２画素ＰＸ２が備えられる構成においては、第２画素ＰＸ２から得られる特性値が複数の画素ＰＸの全体を反映するように、第２画素ＰＸ２の位置がパネル２において分散していることが好ましい。

　すなわち、第１画素ＰＸ１は、ＥＬ素子ＯＥＬを備える画素ＰＸであり、これに対して、第２画素ＰＸ２は、ＥＬ素子ＯＥＬを備えていなくともよい画素ＰＸである。第１画素回路は、ＥＬ素子ＯＥＬを発光させるための画素回路であり、これに対して、第２画素回路は、第１画素回路を模したダミーの画素回路である。１つのパネル２に位置する複数の画素回路ＰＣＣの中で少なくとも第１画素回路は、ＥＬ素子ＯＥＬに接続されている。

　［画素回路ＰＣＣの構成］
　第１画素ＰＸ１が有する第１画素回路と、第２画素ＰＸ２が有する第２画素回路は、相互に異なる位置に配置されている一方で、画素回路を構成する回路要素と回路要素間の接続の形態は相互に同じである。

　複数の画素回路ＰＣＣの各々は、薄膜トランジスタの一例である３つのｎチャンネル型トランジスタと１つの保持容量Ｃｓとを備えている。３つのｎチャンネル型トランジスタは、例えば、半導体膜がアモルファスシリコン膜である薄膜トランジスタでもよいし、半導体膜がポリシリコン膜である薄膜トランジスタであってもよい。

　駆動トランジスタＴ１のゲートは、ノードＮ１に電気的接続されている。駆動トランジスタＴ１の第１端子であるソースは、ノードＮ２を通じてＥＬ素子ＯＥＬのアノードに電気的接続され、駆動トランジスタＴ１の第２端子であるドレインは、ノードＮ３を通じて電源線Ｌａに電気的接続されている。駆動トランジスタＴ１は、飽和領域において電流を制御することの可能なトランジスタであって、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓに基づく電流をソース‐ドレイン間に流す機能を有している。画素回路ＰＣＣにＥＬ素子ＯＥＬが接続される構成において、駆動トランジスタＴ１は、こうしたドレイン‐ソース間電流ＩｄｓをＥＬ素子ＯＥＬに流す機能を有している。

　ＥＬ素子ＯＥＬを備える画素ＰＸにおいて、ＥＬ素子ＯＥＬのアノードは、画素回路ＰＣＣにおけるノードＮ２に電気的接続されて、ＥＬ素子ＯＥＬのカソードの電位には、接地レベルなどの基準レベルＥＬＶＳＳが設定されている。なお、こうした画素ＰＸでは、ＥＬ素子ＯＥＬに画素容量が含まれて、データ線Ｌｄにも寄生容量が含まれている。なお、第２画素ＰＸ２がＥＬ素子ＯＥＬを備えない構成においては、基準レベルＥＬＶＳＳとノードＮ２とが、電気的に絶縁されている。

　保持容量Ｃｓの有する２つの電極の中で第１電極は、ノードＮ１に電気的接続され、保持容量Ｃｓの有する２つの電極の中で第２電極は、ノードＮ２に電気的接続されている。保持容量Ｃｓは、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のソースとの間に形成される寄生容量であってもよいし、ノードＮ１とノードＮ２との間に別途備えられる容量素子であってもよいし、これらの組み合わせであってもよい。保持容量Ｃｓは、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓを保持する機能を有している。

　保持トランジスタＴ２のゲートは、ノードＮ４を通じて選択線Ｌｓに電気的接続されている。保持トランジスタＴ２のドレインは、ノードＮ３を通じて電源線Ｌａに電気的接続されて、保持トランジスタＴ２のソースは、ノードＮ１に電気的接続されている。保持トランジスタＴ２は、駆動トランジスタＴ１のドレインと、駆動トランジスタＴ１のゲートとの導通を、選択線Ｌｓの電圧レベルに基づいて制御する。

　例えば、選択線Ｌｓに入力された選択信号Ｖｓｅｌの電圧レベルが、ハイレベルＨであるとき、保持トランジスタＴ２は、駆動トランジスタＴ１のドレインと、駆動トランジスタＴ１のゲートとを導通させて、駆動トランジスタＴ１をダイオード接続させる。これに対して、選択線Ｌｓに入力された選択信号Ｖｓｅｌの電圧レベルが、ローレベルＬであるとき、保持トランジスタＴ２は、駆動トランジスタＴ１のドレインと、駆動トランジスタＴ１のゲートとを電気的に絶縁させて、駆動トランジスタＴ１にダイオード接続を解除させる。

　選択トランジスタＴ３のゲートは、選択線Ｌｓに電気的接続されている。選択トランジスタＴ３のソースは、データ線Ｌｄに電気的接続され、選択トランジスタＴ３のドレインは、ノードＮ２に電気的接続されている。選択トランジスタＴ３は、駆動トランジスタＴ１のソースとデータ線Ｌｄとの導通を選択線Ｌｓの電圧レベルに基づいて制御する。

　例えば、選択線Ｌｓに入力された選択信号Ｖｓｅｌの電圧レベルが、ハイレベルＨであるとき、選択トランジスタＴ３は、駆動トランジスタＴ１のソースとデータ線Ｌｄとを導通させて、データ線Ｌｄに入力されたデータ信号Ｖｄの電圧レベルに応じた電圧を保持容量Ｃｓに保持させる。これに対して、選択線Ｌｓに入力された選択信号Ｖｓｅｌの電圧レベルが、ローレベルＬであるとき、選択トランジスタＴ３は、駆動トランジスタＴ１のソースとデータ線Ｌｄとを電気的に絶縁させる。

　［画素回路ＰＣＣに設定される期間］
　画素回路ＰＣＣが有する期間の中で、駆動トランジスタＴ１がドレイン‐ソース間電流Ｉｄｓを流す期間が、駆動期間の一例である発光期間である。発光期間には、駆動トランジスタＴ１のゲート‐ソース間電圧を設定する駆動レベルが、制御階調値レベルＶｄａｔａとしてデータ線Ｌｄに設定される。制御階調値レベルＶｄａｔａを制御するための制御信号は、ＥＬ素子ＯＥＬの電流値の一例である発光の輝度を制御するデジタル値である制御階調値Ｄｉｎとして制御部３にて生成される。そして、制御階調値Ｄｉｎに相当する輝度によってＥＬ素子ＯＥＬが発光する。

　画素回路ＰＣＣの有する期間の中で、駆動トランジスタＴ１がドレイン‐ソース間電流Ｉｄｓを流さない期間が、非駆動期間の一例である非発光期間である。非発光期間においてデータ線Ｌｄに設定される制御階調値レベルＶｄａｔａは、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓに、しきい値電圧Ｖｔｈ未満の電圧である例えば０Ｖを設定するレベルである。駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓにしきい値電圧未満を設定するレベルは、最低階調を示す制御階調値Ｄｉｎとして制御部３において生成される。

　画素回路ＰＣＣの有する期間の中で、データ線Ｌｄに測定レベルを設定してからデータ線Ｌｄをハイインピーダンス状態に遷移させて、駆動トランジスタＴ１の電流路に流れる電流によってデータ線Ｌｄの電圧レベルを収束させる期間が測定期間である。測定期間において収束したデータ線Ｌｄの電圧レベルは、駆動トランジスタＴ１の特性値として制御部３において取り扱われる。

　駆動トランジスタＴ１の特性値は、画素回路ＰＣＣの温度ごとに変わる変数であって、かつ、駆動トランジスタＴ１におけるドレイン‐ソース間電流Ｉｄｓの温度ごとの変化を示す変数である。駆動トランジスタＴ１の特性値は、例えば、駆動トランジスタＴ１におけるゲート‐ソース間電圧Ｖｇｓのしきい値電圧Ｖｔｈや、しきい値電圧Ｖｔｈの変化に応じて変化する電圧値である。

　制御部３は、設定部４による期間の設定の制御を通じて、第１画素回路に対しては、少なくとも発光期間および測定期間の設定を繰り返す。これに対して、制御部３は、設定部４による期間の設定の制御を通じて、第２画素回路に対しては、非発光期間の設定および測定期間の設定のみを繰り返す。そして、制御部３は、ドレイン‐ソース間電流Ｉｄｓの流れる期間を、第２画素回路において第１画素回路よりも大幅に短く設定する。

　［制御部３および設定部４の構成］
　制御部３は、入力信号ＳＩＧと測定データＤｏｕｔとの入力される入力インターフェースを備えている。また、制御部３は、制御信号ＳＣＯＮと制御階調値Ｄｉｎとを出力する出力インターフェースを備えている。

　入力信号ＳＩＧは、ＥＬ素子ＯＥＬを発光させるために外部からＥＬ装置１に入力される。入力信号ＳＩＧは、ＥＬ素子ＯＥＬごとの輝度の階調を示す階調成分を含み、ＥＬ素子ＯＥＬの発光するタイミングを示すクロック成分をさらに含む映像信号であってもよい。

　入力信号ＳＩＧに含まれる階調成分は、少なくとも第１画素ＰＸ１ごとの輝度の階調を示すものである。入力信号ＳＩＧに含まれる階調成分は、例えば、第１画素ＰＸ１ごとの階調のみを示す信号であってもよいし、第１画素ＰＸ１ごとの輝度の階調と、第２画素ＰＸ２ごとの最低階調とを示すものであってもよい。

　制御部３は、入力信号ＳＩＧに含まれる階調成分を画素回路ＰＣＣごとの階調に変換するデータ変換部を備えている。制御部３の備えるデータ変換部は、入力信号ＳＩＧに含まれる階調成分から、画素回路ＰＣＣごとの階調成分である階調成分Ｄｓｉｇを生成する。さらに、制御部３の備えるデータ変換部は、画素回路ＰＣＣごとの階調成分Ｄｓｉｇを、ＥＬ素子ＯＥＬの発光特性に合わせた階調値である基準階調値Ｄｂに変換する。制御部３の備えるデータ変換部は、例えば、基準温度Ｔ０における画素ＰＸの特性に基づいて定められたルックアップテーブル（ＬＵＴ）であって、階調成分をデジタル値に変換するためのＬＵＴを参照して基準階調値Ｄｂを生成する。

　測定データＤｏｕｔは、複数の駆動トランジスタＴ１の各々の特性値を画素回路ＰＣＣごとのデジタル値として示す。測定データＤｏｕｔは、データ線Ｌｄに設定された電圧レベルを示すアナログ値がデジタル値に変換されたデータである。データ線Ｌｄに設定された電圧レベルを示すアナログ値をデジタル値に変換するアナログデジタル変換器（ＡＤＣ）は、パネル２に含まれてもよいし、パネル２と制御部３との間に接続されてもよい。

　制御部３は、制御部３において演算処理できる画素回路ＰＣＣごとのデジタル値を、測定データＤｏｕｔから生成する。例えば、制御部３は、第１画素回路における駆動トランジスタＴ１の特性値を、デジタル値である第１特性値Ｖｍとして取り扱い、第２画素回路における駆動トランジスタＴ１の特性値を、デジタル値である第２特性値Ｖｍｒｅｆとして取り扱う。制御部３の備える入力インターフェースは、測定期間を設定された画素回路ＰＣＣの各々からこうした特性値を取得する取得部として機能する。

　なお、第１画素回路から得られる測定データＤｏｕｔと、第２画素回路から得られる測定データＤｏｕｔは、共通する伝送路を通じたシリアル信号として制御部３に入力されてもよいし、別々の伝送路を通じて制御部３に入力されてもよい。第１画素回路の出力から得られる測定データＤｏｕｔと、第２画素回路の出力から得られる測定データＤｏｕｔとが、別々の伝送路を通じて入力される構成であれば、これらの特性値を用いた制御部３での演算処理の並列化が容易である。

　制御信号ＳＣＯＮは、画素回路ＰＣＣに設定される状態と、画素回路ＰＣＣの状態を遷移させるタイミングとを制御するための信号であって、選択信号Ｖｓｅｌの電圧レベルの設定、電源信号Ｖａの電圧レベルの設定、および、データ信号Ｖｄの電圧レベルの設定を画素ＰＸごとに制御するための信号である。設定部４は、制御部３からの制御信号ＳＣＯＮに基づいて、選択信号Ｖｓｅｌの電圧レベルを画素回路ＰＣＣごとに設定し、電源信号Ｖａの電圧レベルを画素回路ＰＣＣごとに設定し、そして、データ線Ｌｄの電圧レベルを画素ＰＸごとに設定する。

　例えば、制御信号ＳＣＯＮが、保持トランジスタＴ２のオン状態、および、選択トランジスタＴ３のオン状態を示すとき、設定部４は、ハイレベルＨを選択線Ｌｓに設定する。また、制御信号ＳＣＯＮが、保持トランジスタＴ２のオフ状態、および、選択トランジスタＴ３のオフ状態を示すとき、設定部４は、ローレベルＬを選択線Ｌｓに設定する。

　例えば、制御信号ＳＣＯＮが、保持容量Ｃｓに電圧を書き込むタイミングを示すとき、あるいは、駆動トランジスタＴ１の特性値を取得するタイミングを示すとき、設定部４は、基準レベルＥＬＶＳＳとほぼ等しい書込レベルＷＤＶＳＳを電源線Ｌａに設定する。また、制御信号ＳＣＯＮが、ＥＬ素子ＯＥＬに電流を流すタイミングを示すとき、設定部４は、基準レベルＥＬＶＳＳよりも高いレベルである発光レベルＥＬＶＤＤを電源線Ｌａに設定する。

　制御階調値Ｄｉｎは、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓを画素回路ＰＣＣごとに制御するためのデジタル値である。設定部４は、制御階調値Ｄｉｎを画素回路ＰＣＣごとのアナログ値である制御階調値レベルＶｄａｔａに変換するデジタルアナログ変換器（ＤＡＣ）を備えている。設定部４は、制御階調値Ｄｉｎを制御階調値レベルＶｄａｔａに変換して、変換後の制御階調値レベルＶｄａｔａをデータ信号Ｖｄとしてデータ信号Ｖｄに入力する。

　例えば、制御部３からの制御階調値Ｄｉｎが最高階調値であるとき、設定部４は、最高階調値に相当する制御階調値レベルＶｄａｔａをデータ信号Ｖｄとしてデータ線Ｌｄに入力する。また、制御部３からの制御階調値Ｄｉｎが最低階調値であるとき、設定部４は、最低階調値に相当する制御階調値レベルＶｄａｔａをデータ信号Ｖｄとしてデータ線Ｌｄに入力する。

　制御部３は、乗算器である温度補正部３Ｂ、加算器である経時変化補正部３Ｃ、温度補正量算出部３Ｄ、および、経時変化補正量算出部３Ｅを備えている。これら温度補正部３Ｂ、経時変化補正部３Ｃ、温度補正量算出部３Ｄ、および、経時変化補正量算出部３Ｅは、制御部３における補正部を構成している。

　制御部３における補正部は、第１画素回路における駆動トランジスタＴ１から得られる特性値と、第２画素回路における駆動トランジスタＴ１から得られる特性値とに基づいて、第１画素回路に対する基準階調値Ｄｂを補正して、第１画素回路に対する制御階調値Ｄｉｎを生成する。例えば、制御部３における補正部は、第１画素回路における駆動トランジスタＴ１から得られる特性値と、第２画素回路における駆動トランジスタＴ１から得られる特性値とに基づいて、第１画素回路の駆動トランジスタＴ１に対する駆動レベルを補正する。

　一方で、制御部３は、第２画素ＰＸ２に対する階調成分が入力信号ＳＩＧに含まれる場合であれ、第２画素ＰＸ２に対する階調成分が入力信号ＳＩＧに含まれない場合であれ、第２画素ＰＸ２に対する制御階調値Ｄｉｎとして最低階調値を出力する。

　温度補正部３Ｂは、第１画素回路の基準階調値Ｄｂに温度補正量ｆを乗算して、その乗算結果を温度補正階調値Ｄｃとして出力する。温度補正階調値Ｄｃは、第１画素回路における駆動トランジスタＴ１の温度が基準階調値Ｄｂに対して加味された階調値であって、第１画素回路ごとの階調値である。

　経時変化補正部３Ｃは、第１画素回路ごとの温度補正階調値Ｄｃにその第１画素回路のしきい値補正量ｋを加算して、その加算結果を第１画素回路ごとの制御階調値Ｄｉｎとして出力する。制御階調値Ｄｉｎは、第１画素回路ごとの特性値の変化が温度補正階調値Ｄｃに対して加味された階調値であって、第１画素回路ごとの階調値である。

　温度補正量算出部３Ｄは、第２特性値Ｖｍｒｅｆに基づいて、第２画素回路における特性値の代表値を決定する。例えば、第２画素回路の数量が１つであるとき、温度補正量算出部３Ｄは、第２特性値Ｖｍｒｅｆの示す特性値を代表値として決定する。また、例えば、第２画素回路の数量が複数であるとき、温度補正量算出部３Ｄは、複数の第２特性値Ｖｍｒｅｆの各々が示す特性値の平均値を代表値として決定する。温度補正量算出部３Ｄは、第２画素回路における代表値を用いて温度補正量ｆを算出し、その算出結果である温度補正量ｆを温度補正部３Ｂに入力する。

　温度補正量ｆは、複数のＥＬ素子ＯＥＬの各々に流れる電流が、駆動トランジスタＴ１の温度ごとに変わることを補正するための変数であって、第１画素回路ごとの基準階調値Ｄｂに乗算される第１画素回路ごとの変数である。温度補正量算出部３Ｄは、温度補正量ｆを補正の度合いとして取り扱い、第２画素回路における代表値と温度補正量ｆとを予め対応付けた補正データを有している。温度補正量算出部３Ｄは、上述した補正データを参照して、第２画素回路における代表値に対応する温度補正量ｆを算出する。

　上述したように、第１画素回路には、少なくとも発光期間および測定期間の設定が繰り返され、第２画素回路には、非発光期間の設定および測定期間の設定のみが繰り返される。それゆえに、第２画素回路の備える駆動トランジスタＴ１の特性値は、第１画素回路の備える駆動トランジスタＴ１の特性値と比べて、経時的な変化が十分に小さい。一方で、こうした駆動トランジスタＴ１の特性値は、通常、駆動トランジスタＴ１の有する温度ごとにも変わる。そのため、第２画素回路の備える駆動トランジスタＴ１の特性値は、第１画素回路の備える駆動トランジスタＴ１の特性値とは異なり、経時的に変化し難く、駆動トランジスタＴ１の温度のみによってほぼ一義的に定まる。そして、温度補正量算出部３Ｄの決定した代表値は、パネル２に位置する複数の画素回路ＰＣＣの各々の温度を代表する値であって、パネル２の外側に位置する温度センサーの検出値と比べて、駆動トランジスタＴ１の温度を即時に反映するパラメータである。それゆえに、温度補正量算出部３Ｄの備える補正データは、駆動トランジスタＴ１の温度を即時に反映するパラメータと、温度補正量ｆとを対応付けたデータである。

　温度補正量算出部３Ｄは、こうした第２画素回路における特性値の代表値を第２特性値Ｖｍｒｅｆから決定し、その決定された代表値と上記補正データとを用いて、決定された代表値に対応する温度補正量ｆを算出する。すなわち、温度補正量算出部３Ｄは、駆動トランジスタＴ１の温度を即時に反映させたパラメータに基づいて駆動レベルの温度補正量ｆを算出し、算出された温度補正量ｆを温度補正部３Ｂに入力する。
　経時変化補正量算出部３Ｅは、第１特性値Ｖｍを用いてしきい値補正量ｋを算出し、算出されたしきい値補正量ｋを経時変化補正部３Ｃに入力する。

　しきい値補正量ｋは、複数のＥＬ素子ＯＥＬの各々に流れる電流が、駆動トランジスタＴ１の経時的な変化によって変わることを補正する変数であって、第１画素回路における駆動トランジスタＴ１のその時々のしきい値電圧Ｖｔｈに基づいて定められる変数である。このように、しきい値補正量ｋは、第１画素回路における経時的な変化を補正するための変数であって、第１画素回路ごとの温度補正階調値Ｄｃに加算される変数である。

　例えば、第１画素回路から得られる測定データＤｏｕｔが、その出力時におけるしきい値電圧Ｖｔｈ自体を示すデジタル値であるとき、経時変化補正量算出部３Ｅは、第１特性値Ｖｍをしきい値補正量ｋと見なして経時変化補正部３Ｃに入力する。第１画素回路の出力から得られる測定データＤｏｕｔが、その出力時におけるしきい値電圧Ｖｔｈに関するデジタル値であるとき、経時変化補正量算出部３Ｅは、第１特性値Ｖｍに相当するデジタル値を演算して、その演算結果をしきい値補正量ｋとして経時変化補正部３Ｃに入力する。

　なお、第１画素回路の出力から得られる測定データＤｏｕｔは、駆動トランジスタＴ１の経時的な変化分に加えて、通常、測定データＤｏｕｔの出力時における温度による変化分も含んでいる。そのため、経時変化補正量算出部３Ｅは、第１画素回路における測定データＤｏｕｔの出力時における温度による変化分を所定のオフセット量として取扱い、第１特性値Ｖｍからオフセット量の差し引かれた差分値を、しきい値補正量ｋとして出力することが好ましい。こうしたしきい値補正量ｋの算出によれば、しきい値電圧Ｖｔｈの経時的な変化分の補正に対して、その精度がさらに高まる。

　［画素回路ＰＣＣの動作］
　図２から図４を参照して、駆動期間の一例である発光期間、非駆動期間の一例である非発光期間、および、測定期間を説明する。
　発光期間は、上述したように、第１画素回路のみに対して設定される期間であって、制御階調値Ｄｉｎに基づく駆動レベルである制御階調値レベルＶｄａｔａの書込動作と、その書込動作後の発光動作とを第１画素回路が順に行う期間である。

　非発光期間は、上述したように、複数の画素回路ＰＣＣの中で、少なくとも第２画素回路に対して設定される期間であって、第１画素回路の有する期間の一部として第１画素回路に設定されてもよい。非発光期間は、最低階調に相当する制御階調値レベルＶｄａｔａの書込動作と、その書込動作後の非発光動作とを画素回路ＰＣＣが順に行う期間であってもよいし、非発光動作のみを画素回路が行う期間であってもよい。

　測定期間は、上述したように、複数の画素回路ＰＣＣの各々に対して設定される期間であって、測定レベルＶＭの書込動作と、その書込動作後の測定動作とを画素回路ＰＣＣが順に行う期間である。

　［発光期間の書込動作］
　図２が示すように、発光期間の書込動作において、設定部４は選択線Ｌｓの電圧レベルにハイレベルＨを設定し、保持トランジスタＴ２、および、選択トランジスタＴ３は、オン状態を設定される。また、設定部４は、基準レベルＥＬＶＳＳとほぼ等しいレベルである書込レベルＷＤＶＳＳを電源線Ｌａの電圧レベルに設定し、かつ、制御階調値Ｄｉｎに相当する制御階調値レベルＶｄａｔａをデータ線Ｌｄの電圧レベルに設定する。そして、保持トランジスタＴ２、および、選択トランジスタＴ３は、制御階調値レベルＶｄａｔａと書込レベルＷＤＶＳＳとの差に応じた電圧を保持容量Ｃｓに書き込む。

　発光期間の書込動作においてデータ線Ｌｄに設定されるレベルは、制御階調値Ｄｉｎに相当する制御階調値レベルＶｄａｔａであって、基準レベルＥＬＶＳＳ、および、書込レベルＷＤＶＳＳよりも低いレベルである。

　こうしたデータ信号Ｖｄが入力されるとき、駆動トランジスタＴ１のソースが、基準レベルＥＬＶＳＳよりも低い電圧レベルを設定され、駆動トランジスタＴ１のゲートが、駆動トランジスタＴ１のドレインと等しい電圧レベルを設定される。そして、駆動トランジスタＴ１のドレイン‐ソース間電圧Ｖｄｓが順バイアスであるため、ドレイン‐ソース間電圧Ｖｄｓに基づくドレイン‐ソース間電流Ｉｄｓが流れる。

　この際に、駆動トランジスタＴ１がダイオード接続されているため、駆動トランジスタＴ１のドレイン‐ソース間電圧Ｖｄｓは、ゲート‐ソース間電圧Ｖｇｓにほぼ等しい。そして、駆動トランジスタＴ１のゲート‐ソース間において順バイアスであって、かつ、ＥＬ素子ＯＥＬに対して逆バイアスとなるゲート‐ソース間電圧Ｖｇｓが、駆動トランジスタＴ１のしきい値電圧Ｖｔｈを越える大きさを有して保持容量Ｃｓに書き込まれる。

　［非発光期間の書込動作］
　非発光期間の書込動作において、設定部４は選択線Ｌｓの電圧レベルにハイレベルＨを設定し、保持トランジスタＴ２、および、選択トランジスタＴ３は、オン状態を設定される。また、設定部４は、基準レベルＥＬＶＳＳとほぼ等しいレベルである書込レベルＷＤＶＳＳを電源線Ｌａの電圧レベルに設定し、かつ、最低階調に相当する制御階調値レベルＶｄａｔａをデータ線Ｌｄの電圧レベルに設定する。そして、保持トランジスタＴ２、および、選択トランジスタＴ３は、最低階調に相当する制御階調値レベルＶｄａｔａと書込レベルＷＤＶＳＳとの差に応じた電圧を保持容量Ｃｓに書き込む。

　非発光期間の書込動作においてデータ線Ｌｄに設定されるレベルは、最低階調に相当する制御階調値レベルＶｄａｔａである。書込レベルＷＤＶＳＳと制御階調値レベルＶｄａｔａとの差は、駆動トランジスタＴ１のしきい値電圧Ｖｔｈを越えない大きさであり、かつ、基準レベルＥＬＶＳＳと制御階調値レベルＶｄａｔａとの差は、ＥＬ素子ＯＥＬのしきい値電圧を越えない大きさである。

　こうしたデータ信号Ｖｄが入力されるとき、駆動トランジスタＴ１のドレイン‐ソース間電圧Ｖｄｓはおよそ０Ｖであって、ドレイン‐ソース間電流Ｉｄｓが流れない。そして、駆動トランジスタＴ１がダイオード接続されているため、駆動トランジスタＴ１のドレイン‐ソース間電圧Ｖｄｓは、ゲート‐ソース間電圧Ｖｇｓとほぼ等しく、ゲート‐ソース間電圧Ｖｇｓとしておよそ０Ｖが保持容量Ｃｓに書き込まれる。

　［測定期間の書込動作］
　測定期間の書込動作において、設定部４は選択線Ｌｓの電圧レベルにハイレベルＨを設定し、保持トランジスタＴ２、および、選択トランジスタＴ３は、オン状態を設定される。また、設定部４は、基準レベルＥＬＶＳＳとほぼ等しいレベルである書込レベルＷＤＶＳＳを電源線Ｌａの電圧レベルに設定し、かつ、測定レベルＶＭをデータ線Ｌｄの電圧レベルに設定する。そして、保持トランジスタＴ２、および、選択トランジスタＴ３は、測定レベルＶＭと書込レベルＷＤＶＳＳとの差に応じた電圧を保持容量Ｃｓに書き込む。

　測定期間の書込動作においてデータ線に設定されるレベルは、測定レベルＶＭである。書込レベルＷＤＶＳＳと測定レベルＶＭとの差は、駆動トランジスタＴ１のしきい値電圧Ｖｔｈよりも大きく、かつ、基準レベルＥＬＶＳＳと測定レベルＶＭとの差は、ＥＬ素子ＯＥＬのしきい値電圧を超えない大きさである。

　こうした測定レベルＶＭが設定されるとき、駆動トランジスタＴ１のドレイン‐ソース間電圧Ｖｄｓに順バイアスが設定されて、ドレイン‐ソース間電圧Ｖｄｓに基づくドレイン‐ソース間電流Ｉｄｓが流れる。この際に、駆動トランジスタＴ１がダイオード接続されているため、駆動トランジスタＴ１のドレイン‐ソース間電圧Ｖｄｓは、ゲート‐ソース間電圧Ｖｇｓにほぼ等しい。そして、駆動トランジスタＴ１のゲート‐ソース間において順バイアスであって、かつ、ＥＬ素子ＯＥＬに対して逆バイアスとなるゲート‐ソース間電圧Ｖｇｓが、駆動トランジスタＴ１のしきい値電圧Ｖｔｈを越える大きさを有して保持容量Ｃｓに書き込まれる。

　［発光動作］
　図３が示すように、画素回路ＰＣＣにおける発光動作では、設定部４が選択信号ＶｓｅｌにローレベルＬを設定し、保持トランジスタＴ２、および、選択トランジスタＴ３が、オフ状態を設定される。また、駆動トランジスタＴ１が飽和領域にて駆動するような発光レベルＥＬＶＤＤを設定部４が電源信号Ｖａに設定する。そして、駆動トランジスタＴ１は、保持容量Ｃｓの保持するゲート‐ソース間電圧Ｖｇｓに基づいて、ドレイン‐ソース間電流Ｉｄｓを変える。

　この際に、駆動トランジスタＴ１におけるドレイン‐ソース間電流Ｉｄｓは、ゲート‐ソース間電圧Ｖｇｓと、駆動トランジスタＴ１におけるしきい値電圧Ｖｔｈとの差に基づいて変わる。そして、上述した発光期間の書込動作によれば、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓが、駆動トランジスタＴ１のしきい値電圧Ｖｔｈを越えているため、駆動トランジスタＴ１の電流路にドレイン‐ソース間電流Ｉｄｓが流れて、ＥＬ素子ＯＥＬが発光する。

　［非発光動作］
　画素回路ＰＣＣにおける非発光動作は、非発光期間の書込動作の後に行われる。こうした非発光動作では、発光動作と同じく、設定部４が選択信号ＶｓｅｌにローレベルＬを設定し、保持トランジスタＴ２、および、選択トランジスタＴ３が、オフ状態を設定される。また、駆動トランジスタＴ１が飽和領域にて駆動するような発光レベルＥＬＶＤＤを設定部４が電源信号Ｖａに設定する。

　この際に、駆動トランジスタＴ１のドレインは、駆動トランジスタＴ１のソースよりも高い電圧レベルを設定されるものの、非発光期間の書込動作によれば、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓがおよそ０Ｖである。そのため、ドレイン‐ソース間電流Ｉｄｓが流れず、ＥＬ素子ＯＥＬは発光しない。

　なお、設定部４は、発光レベルＥＬＶＤＤに代えて、電源信号Ｖａに書込レベルＷＤＶＳＳを設定し続けてもよい。こうした電源信号Ｖａの設定によっても、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓがおよそ０Ｖであるため、ドレイン‐ソース間電流Ｉｄｓが流れず、ＥＬ素子ＯＥＬは発光しない。

　また、画素回路ＰＣＣにおける非発光動作の他の例として、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓがおよそ０Ｖである前提であれば、非発光動作に先行する非発光期間の書込動作が割愛されてもよい。そして、非発光期間の書込動作に使用される制御階調値Ｄｉｎの生成も割愛されてもよい。

　［測定動作］
　画素回路ＰＣＣにおける測定動作は、測定期間の書込動作の後に行われる。
　図４が示すように、画素回路ＰＣＣにおける測定動作では、設定部４が選択信号ＶｓｅｌにハイレベルＨを設定し、保持トランジスタＴ２、および、選択トランジスタＴ３が、オン状態を設定される。また、設定部４が、書込レベルＷＤＶＳＳを電源信号Ｖａに設定し、かつ、データ信号Ｖｄの出力回路とデータ線Ｌｄとの接続を切断して、データ線Ｌｄにハイインピーダンス状態ＨＺを設定する。そして、ハイインピーダンス状態ＨＺの設定からの経過時間が、所定の緩和時間に到達するまで、設定部４は、データ線Ｌｄのハイインピーダンス状態ＨＺを保つ。

　この際に、駆動トランジスタＴ１のソースの電圧レベルは、経過時間の増加と共に、駆動トランジスタＴ１のドレインの電圧レベルに徐々に近づく。また、駆動トランジスタＴ１のドレイン‐ソース間電流Ｉｄｓも徐々に減少し、これに伴って、保持容量Ｃｓに蓄積された電荷が徐々に放電される。保持容量Ｃｓに蓄積された電荷が徐々に放電されると、保持容量Ｃｓの両電極間の電圧、すなわち、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓが徐々に減少する。結果として、駆動トランジスタＴ１のソースの電圧レベルは、経過時間の増加と共に徐々に上昇する。駆動トランジスタＴ１のソースの電圧レベルの上昇は、駆動トランジスタＴ１のドレイン‐ソース間電流Ｉｄｓが流れなくなるまで続き、ドレイン‐ソース間電流Ｉｄｓが流れなくなるとき、保持容量Ｃｓの放電も停止する。

　これによって、原理的には駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、駆動トランジスタＴ１におけるしきい値電圧Ｖｔｈに収束する。ただし、実際には、保持容量Ｃｓの放電する期間を無限に設定することができないうえに、仮に設定するとしても、サブスレッシュホルド電流が流れてしまい、しきい値電圧Ｖｔｈの情報は失われてしまう。そのため、一定の期間である緩和時間ｔｓを放電の期間として定め、しきい値電圧Ｖｔｈに基づく収束レベルＶｓをデータ線Ｌｄに保持する。そして、駆動トランジスタＴ１の特性値の一例であるしきい値電圧Ｖｔｈは、この際のデータ線Ｌｄの電圧レベルと書込レベルＷＤＶＳＳとの差に相当する電圧として測定される。なお、この間において、駆動トランジスタＴ１のソースの電圧レベルは、書込レベルＷＤＶＳＳ、および、基準レベルＥＬＶＳＳよりも低いレベルであるため、ドレイン‐ソース間電流Ｉｄｓは、ＥＬ素子ＯＥＬに流れない。

　［配線構成と画素回路の動作］
　第１画素回路の選択線Ｌｓと第２画素回路の選択線Ｌｓとは、相互に独立する配線であってもよいし、相互に接続された配線であってもよい。また、第１画素回路の電源線Ｌａと第２画素回路の電源線Ｌａとは、相互に独立する配線であってもよいし、相互に接続された配線であってもよい。また、第１画素回路のデータ線Ｌｄと第２画素回路のデータ線Ｌｄとは、相互に独立する配線であってもよいし、相互に接続された配線であってもよい。

　例えば、第１画素回路の選択線Ｌｓと第２画素回路の選択線Ｌｓとが相互に独立する配線として構成され、かつ、第１画素回路の電源線Ｌａと第２画素回路の電源線Ｌａもまた相互に独立する配線として構成され、かつ、第１画素回路のデータ線Ｌｄと第２画素回路のデータ線Ｌｄもまた相互に独立する配線として構成されてもよい。

　この際に、制御部３は、第１画素回路における各期間と、第２画素回路における各期間とを、相互に異なるタイミングに設定することが可能であり、また、第１画素回路における各期間と、第２画素回路における各期間とを、相互に同じタイミングに設定することが可能でもある。

　また、第１画素回路の選択線Ｌｓと第２画素回路の選択線Ｌｓとが相互に独立する配線として構成され、かつ、第１画素回路の電源線Ｌａと第２画素回路の電源線Ｌａもまた相互に独立する配線として構成され、かつ、第１画素回路のデータ線Ｌｄと第２画素回路のデータ線Ｌｄが相互に接続された配線として構成されてもよい。

　この際に、制御部３は、第１画素回路における測定期間と、第２画素回路における測定期間とを、相互に異なるタイミングに設定することが可能であり、また、第１画素回路における測定期間と、第２画素回路における測定期間とを、相互に同じタイミングに設定することが可能でもある。また、第１画素回路における非発光期間と、第２画素回路における非測定期間とを、相互に異なるタイミングに設定することが可能であり、また、第１画素回路における非発光期間と、第２画素回路における非発光期間とを、相互に同じタイミングに設定することが可能でもある。そして、制御部３は、第１画素回路における発光期間と、第２画素回路における非発光期間とを、相互に異なるタイミングに設定し、また、第１画素回路における発光期間と、第２画素回路における測定期間とを、相互に異なるタイミングに設定する。

　また、第１画素回路の選択線Ｌｓと第２画素回路の選択線Ｌｓとが相互に接続された配線として構成され、かつ、第１画素回路の電源線Ｌａと第２画素回路の電源線Ｌａもまた相互に接続された配線として構成され、かつ、第１画素回路のデータ線Ｌｄと第２画素回路のデータ線Ｌｄが相互に独立する配線として構成されてもよい。

　この際に、制御部３は、第１画素回路における発光動作と、第２画素回路における非発光動作とを、相互に同じタイミングに設定することが可能である。また、制御部３は、第１画素回路における発光動作と、第２画素回路における測定動作とを、相互に同じタイミングに設定することが可能でもあり、第１画素回路における測定動作と、第２画素回路における非発光動作とを、相互に同じタイミングに設定することが可能である。そして、制御部３は、第１画素回路における書込動作と、第２画素回路における書込動作とを、相互に同じタイミングに設定する。

　なお、複数の第１画素回路を備える構成において、第１画素回路に対する測定期間の設定は、ＥＬ素子ＯＥＬの発光に支障を来さない範囲において、第１画素回路が１つずつ順番に測定期間に設定されてもよいし、第１画素回路が１つずつランダムに測定期間に設定されてもよい。また、１つ以上の第１画素回路からなる複数の画素回路群が設定されて、１つ以上の第１画素回路が画素回路群ごとに測定期間に設定されてもよいし、１つの第１画素回路のみが画素回路群ごとに測定期間に設定されてもよい。この際に、全ての第１画素回路が発光期間に設定されるごとに、いずれかの第１画素回路に測定期間が設定されてもよいし、１以上の第１画素回路が発光期間に設定されるごとに、いずれかの第１画素回路に測定期間が設定されてもよい。

　また、第２画素回路が２つ以上であるとき、第２画素回路に対する測定期間の設定は、第２画素回路が１つずつ順番に測定期間に設定されてもよいし、第２画素回路が１つずつランダムに測定期間に設定されてもよい。また、複数の第２画素回路からなる複数の画素回路群が設定されて、複数の第２画素回路が画素回路群ごとに測定期間に設定されてもよいし、１つの第２画素回路のみが画素回路群ごとに測定期間に設定されてもよい。第２画素回路に対する測定期間の設定は、１つの第１画素回路が測定期間に設定されるごとに１回ずつであってもよいし、全ての第１画素回路が測定期間に設定されるごとに１回ずつであってもよい。

　［しきい値補正量ｋと温度補正量ｆ］
　図５、および、図６を参照して温度補正量算出部３Ｄ、および、経時変化補正量算出部３Ｅの算出する補正量について説明する。まず、図５を参照して、ドレイン‐ソース間電流Ｉｄｓと駆動電圧との関係の一例を説明し、図６を参照して、これらの関係の温度依存性を説明する。次いで、図７を参照して、駆動トランジスタＴ１のソースレベルと経過時間との関係の一例を説明し、図８を参照して、これらの関係の温度依存性を説明する。

　図５における特性曲線Ｌ１は、特性値が経時的に変化する前の状態である初期状態の駆動トランジスタＴ１の特性を示す。図５において特性曲線Ｌ２は、電気的な特性が経時的にシフトした状態であるシフト状態の駆動トランジスタＴ１の状態を示す。なお、図５の縦軸は、電源信号Ｖａが書込レベルＷＤＶＳＳを設定されたときの駆動トランジスタＴ１のドレイン‐ソース間電流Ｉｄｓを示す。図５の横軸は、ゲート‐ソース間電圧Ｖｇｓに相当する電圧であって、書込レベルＷＤＶＳＳに相当するゲートレベルＶ_０と、データ信号Ｖｄに設定された制御階調値レベルＶｄａｔａとの差である駆動電圧（＝Ｖ_０－Ｖｄ）を示す。

　初期状態における駆動トランジスタＴ１のしきい値電圧Ｖｔｈ［Ｖ］を初期値Ｖｔｈ_０とし、初期状態における駆動トランジスタＴ１の電流増幅率［Ａ／Ｖ^２］を電流増幅率βとする。また、シフト状態におけるしきい値電圧Ｖｔｈをシフト値Ｖｔｈ_１（＝初期値Ｖｔｈ_０＋シフト量ΔＶｔｈ）とする。

　この際に、初期状態におけるドレイン‐ソース間電流Ｉｄｓは、下記式（１）によって示され、シフト状態におけるドレイン‐ソース間電流Ｉｄｓは、下記式（２）によって示される。
　Ｉｄｓ＝β（Ｖ_０－Ｖｄ－Ｖｔｈ_０）^２　　　　　　
・・・（１）
　Ｉｄｓ＝β（Ｖ_０－Ｖｄ－Ｖｔｈ_１）^２　　　　　　
・・・（２）

　図５、および、式（１）、（２）が示すように、特性曲線Ｌ２は、特性曲線Ｌ１における駆動電圧がシフト量ΔＶｔｈだけ並進した形状を有し、しきい値電圧Ｖｔｈのシフトの前後において、特性曲線Ｌ１の有する形状と、特性曲線Ｌ２の有する形状とは、ほぼ同じである。特性曲線Ｌ１の有する形状と、特性曲線Ｌ２の有する形状とがほぼ同じであることは、式（１）、（２）が示すように、電流増幅率βの経時的な変化が、しきい値電圧Ｖｔｈの経時的な変化に比べて十分に小さいことを示している。それゆえに、初期値Ｖｔｈ_０とシフト値Ｖｔｈ_１との差であるシフト量ΔＶｔｈが、制御階調値レベルＶｄａｔａに加えられることによって、シフト状態におけるドレイン‐ソース間電流Ｉｄｓは補正される。すなわち、上述した温度補正階調値Ｄｃにシフト量ΔＶｔｈに相当するしきい値補正量ｋが加算されることによって、ＥＬ素子ＯＥＬの輝度の変化のうち、経時的なしきい値電圧Ｖｔｈのシフトに起因した変化は補正される。

　図６は、初期状態におけるドレイン‐ソース間電流Ｉｄｓと駆動電圧との関係を、駆動トランジスタＴ１の温度ごとに示す。温度Ｔにおけるしきい値電圧Ｖｔｈをしきい値電圧Ｖｔｈ（Ｔ）とし、温度Ｔにおける電流増幅率βを電流増幅率β（Ｔ）とする。また、初期状態におけるしきい値電圧Ｖｔｈであって、温度Ｔにおけるしきい値電圧Ｖｔｈを初期値Ｖｔｈ_０（Ｔ）とし、シフト状態におけるしきい値電圧Ｖｔｈであって、温度Ｔにおけるしきい値電圧Ｖｔｈをシフト値Ｖｔｈ_１（Ｔ）とする。

　この際に、初期状態におけるドレイン‐ソース間電流Ｉｄｓは、下記式（３）によって示され、シフト状態におけるドレイン‐ソース間電流Ｉｄｓは、下記式（４）によって示される。なお、この際にも、電流増幅率βの経時的な変化が、しきい値電圧Ｖｔｈの経時的なシフトに比べて十分に小さいことを利用している。
　Ｉｄｓ＝β（Ｔ）（Ｖ_０－Ｖｄ－Ｖｔｈ_０（Ｔ））^２　
・・・（３）
　Ｉｄｓ＝β（Ｔ）（Ｖ_０－Ｖｄ－Ｖｔｈ_１（Ｔ））^２　
・・・（４）

　図６、および、上記式（３）が示すように、駆動電圧に対するドレイン‐ソース間電流Ｉｄｓの傾きは、温度Ｔが高いほど大きい。例えば、温度Ｔが０℃であるときの特性曲線の傾きは、温度Ｔが－３０℃であるときの特性曲線の傾きよりも大きく、また、温度Ｔが８０℃であるときの特性曲線の傾きは、温度Ｔが５０℃であるときの特性曲線の傾きよりも大きい。それゆえに、こうしたドレイン‐ソース間電流Ｉｄｓの温度依存性は、電流増幅率β（Ｔ）が温度Ｔごとに高められることによって補正される。

　ここで、電流増幅率β（Ｔ）は、温度Ｔの変化に対してほぼ線形性を有する。そのため、温度Ｔの範囲の中で基準となる１つの温度を基準温度Ｔ０とし、基準温度Ｔ０における電流増幅率βを電流増幅率β（Ｔ０）とし、電流増幅率β（Ｔ）の温度Ｔに対する変化を特徴付ける定数を定数Ｋβとする。

　この際に、温度Ｔにおける電流増幅率β（Ｔ）は、下記（５）式によって示され、電流増幅率の変化量Δβを（１＋Ｋβ（Ｔ－Ｔ０））／β（Ｔ０）とすると、下記（５）式は下記式（６）として示される。そして、上記式（３）、および、上記式（４）における駆動電圧（＝Ｖ_０－Ｖｄ）を下記式（７）に置き換えることによって、温度Ｔにおけるドレイン‐ソース間電流Ｉｄｓは、変化量Δβを用いた１／（Δβ）^０．５によって補正されることが示される。
　β（Ｔ）＝β（Ｔ０）＋Ｋβ（Ｔ－Ｔ０）　　　　　　　　
・・・（５）
　β（Ｔ）＝β（Ｔ０）・Δβ　　　　　　　　　　　　　
・・・（６）
　（Ｖ_０－Ｖｄ）／（Δβ）^０．５　　　　　　　　　　　　
・・・（７）

　すなわち、第２画素回路におけるしきい値電圧Ｖｔｈの経時的なシフトは十分に小さいため、この第２画素回路におけるしきい値電圧Ｖｔｈ（Ｔ）が検出されることによって、しきい値電圧Ｖｔｈ（Ｔ）の温度Ｔに対する依存性と、第２画素回路のしきい値電圧Ｖｔｈとから、温度補正量ｆ（１／（Δβ）^０．５）＝（β（Ｔ０）／（１＋Ｋ_β（Ｔ－Ｔ０））^０．５）が得られる。換言すれば、第２画素回路の出力から得られる特性値の代表値が算出されて、しきい値電圧Ｖｔｈ（Ｔ）の温度Ｔに対する依存性と、算出された代表値とから、温度補正量ｆが得られる。そして、変化量Δβに基づく温度補正量ｆが、上述した基準階調値Ｄｂに乗算されることによって、ＥＬ素子ＯＥＬの輝度の変化のうち、温度に起因した変化は補正される。

　［緩和時間ｔｓ］
　図７から図９を参照して、測定動作における緩和時間ｔｓを説明する。まず、測定動作におけるデータ線Ｌｄの電圧レベル、すなわち、駆動トランジスタＴ１のソースレベルＶＮｓと経過時間ｔとの関係を説明し、図８を参照して、これらの関係の温度依存性を説明する。

　図７が示すように、測定動作において経過時間ｔが進むとき、駆動トランジスタＴ１のソースレベルＶＮｓは、保持容量Ｃｓにおける放電に従って、測定レベルＶＭから書込レベルＷＤＶＳＳに近づく。そして、経過時間ｔが緩和時間ｔｓまで進むとき、ソースレベルＶＮｓは、収束レベルＶｓに向けて収束して、ドレイン‐ソース間電流Ｉｄｓはほぼ流れなくなる。

　図８が示すように、駆動トランジスタＴ１の温度Ｔが高いほど、ソースレベルＶＮｓが収束レベルＶｓに到達するために要する時間は短い。例えば、温度Ｔが０℃であるときにソースレベルＶＮｓがおよそ飽和する経過時間ｔは、温度Ｔが－３０℃であるときにソースレベルＶＮｓがおよそ飽和する経過時間ｔよりも短い。また、温度Ｔが８０℃であるときにソースレベルＶＮｓがおよそ飽和する経過時間ｔは、温度Ｔが５０℃であるときにソースレベルＶＮｓがおよそ飽和する経過時間ｔよりも短い。

　ここで、駆動トランジスタＴ１のソースレベルＶＮｓが温度Ｔごとに異なる経過時間ｔが測定動作における緩和時間ｔｓとして設定される。こうした緩和時間ｔｓにおけるソースレベルＶＮｓの温度依存性は、図９が示すように線形性を有している。

　この際に、しきい値電圧Ｖｔｈの温度依存性が線形性を有するため、温度Ｔにおけるしきい値電圧Ｖｔｈ（Ｔ）は、基準温度Ｔ０におけるしきい値電圧Ｖｔｈ（Ｔ０）と定数Ｋｖｔと用いた下記式（８）によって示される。また、温度Ｔにおける変化量Δβは、上記（５）式に示される電流増幅率β（Ｔ）と、下記式（９）に示される定数Ｋ_βｔとを用いることによって、下記式（１０）によって示される。そして、しきい値電圧Ｖｔｈの温度依存性を示す下記式（８）を、電流増幅率βの温度依存性を示す下記式（１０）に代入することによって、下記式（１１）が得られる。下記式（１１）は、基準温度Ｔ０におけるしきい値電圧Ｖｔｈ（Ｔ０）、および、電流増幅率β（Ｔ０）と、温度Ｔにおけるしきい値電圧Ｖｔｈ（Ｔ）とから、変化量Δβが得られることを示している。
　Ｖｔｈ（Ｔ）＝Ｖｔｈ（Ｔ０）＋Ｋｖｔ（Ｔ－Ｔ０）　　　　　　
・・・（８）
　Ｋ_βｔ＝Ｋ_β／（β（Ｔ０）・Ｋｖｔ）　　　　　　　　　　　　　
・・・（９）
　Δβ
　＝β（Ｔ）／β（Ｔ０）
　＝｛β_０＋Ｋ_β（Ｔ－Ｔ０）}／β（Ｔ０）
　＝１＋Ｋ_β（Ｔ－Ｔ０）／β（Ｔ０）
　＝１＋Ｋ_βｔ（Ｖｔｈ（Ｔ）－Ｖｔｈ（Ｔ０））　　　　　　　　
・・・（１０）
　Δβ
　＝１＋Ｋ_β（Ｖｔｈ（Ｔ）－Ｖｔｈ（Ｔ０））／（β（Ｔ０）・Ｋｖｔ）
・・・（１１）
　例えば、基準温度Ｔ０が室温である２５℃であって、変化量Δβが８５℃において１．６程度であるとき、上述した定数Ｋ_βｔは０．０１以下である。
　上記式（７）に示される変化量Δβは、上記式（１０）とべき級数の１次近似とを用いて、下記式（１２）によって示される。
　（１／Δβ）０．５
　＝（β_０／β（Ｔ））０．５
　＝１＋Ｋ_βｔ（Ｖｔｈ（Ｔ）－Ｖｔｈ（Ｔ０））－１／２
　≒１－（１／２）Ｋ_βｔ（Ｖｔｈ（Ｔ）－Ｖｔｈ（Ｔ０））　　　　
・・・（１２）

　ここで、しきい値電圧Ｖｔｈ（Ｔ）のアナログ値をデジタル値に変換するアナログデジタル変換器（ＡＤＣ）の出力値の中で、温度Ｔにおける出力値を、代表値としての測定電圧ＡＺ（Ｔ）とする。また、基準温度Ｔ０における出力値を、基準代表値としての基準測定電圧ＡＺ（Ｔ０）とする。また、ＡＤＣにおいて１ｂｉｔに相当する電圧幅、すなわち、ＡＤＣにおいて測定可能な最小電圧幅を変換幅ΔＶａｄｃとする。

　この際に、第２画素回路におけるシフト量ΔＶｔｈは、下記式（１３）式によって示される。そして、下記式（１３）を上記式（１２）に代入することによって、上記式（７）における変化量Δβは、差分除算定数Ａを用いた下記式（１４）によって示される。また、下記式（１４）に上記式（９）を適用することによって、差分除算定数Ａが、上記定数Ｋｖｔの関数として下記式（１５）のように示される。
　ΔＶｔｈ
　＝（Ｖｔｈ（Ｔ）－Ｖｔｈ（Ｔ０））
　＝（ＡＺ（Ｔ）－ＡＺ（Ｔ０））×ΔＶａｄｃ　　　　　　　　　　
・・・（１３）
　（１／Δβ）０．５
　＝（β_０／β（Ｔ））０．５
　≒１－（１／２）Ｋ_βｔ（ＡＺ（Ｔ）－ＡＺ（Ｔ０））×ΔＶａｄｃ
　＝１＋（ＡＺ（Ｔ）－ＡＺ（Ｔ０））／Ａ
　Ａ＝－２／（ΔＶａｄｃ×Ｋ_βｔ）　　　　　　　　　　　　　　　
・・・（１４）
　Ａ＝－２Ｋｖｔ／（ΔＶａｄｃ×Ｋ_β）　　　　　　　　　　　　　
・・・（１５）

　上記式（１４）、および、式（１５）が示すように、差分除算定数Ａは、ＡＤＣの変換幅ΔＶａｄｃと、駆動トランジスタＴ１の温度特性である定数Ｋ_βｔ、あるいは、駆動トランジスタＴ１の温度特性である定数Ｋ_βによって定められる。そして、制御部３では、こうした差分除算定数ＡがＥＬ装置１の特性に合わせて予め設定され、かつ、第２画素回路から得られる測定電圧ＡＺ（Ｔ）から基準測定電圧ＡＺ（Ｔ０）が差引かれ、その差分値が上記差分除算定数Ａによって除算されることによって、温度補正量ｆに対応する値である（１／Δβ）０．５が算出される。すなわち、制御部３の備える補正部は、ＥＬ装置１の特性に合わせて予め設定された差分除算定数Ａを記憶し、かつ、第２画素回路の代表値と補正の度合いである温度補正量ｆとを対応付けた上記式（１４）に相当する演算を記憶し、これら記憶されたデータと、第２画素回路から得られる測定電圧ＡＺ（Ｔ）とに基づいて温度補正量ｆを算出する。

　なお、第２画素回路から得られる測定電圧ＡＺ（Ｔ）から基準測定電圧ＡＺ（Ｔ０）が差引かれた差分値は、駆動トランジスタＴ１の有する温度の特性のみによって定まるため、その差分値の温度による変化量は、複数の画素回路の各々においてほぼ同じである。そのため、第１画素回路の特性値自体がパネル２の内部においてばらつきを有するとしても、第２画素回路の代表値に基づく温度補正量ｆによって基準階調値Ｄｂが補正される構成であれば、こうした温度に起因する輝度の変化は、第１画素回路において適切に補正される。また、第１画素回路間の測定電圧ＡＺ（Ｔ）のばらつきは、第１画素回路ごとにそれの測定電圧ＡＺが補正されることによって補正される。

　［基準階調値Ｄｂ］
　図１０を参照して制御部３の生成する基準階調値Ｄｂの一例を説明する。
　上述したように、制御部３の備えるデータ変換部は、入力信号ＳＩＧに含まれる階調成分から画素回路ＰＣＣごとの階調成分である階調成分Ｄｓｉｇを生成する。さらに、制御部３の備えるデータ変換部は、画素回路ＰＣＣごとの階調成分ＤｓｉｇをＥＬ素子ＯＥＬの発光特性に合わせた階調値である基準階調値Ｄｂを生成する。また、設定部４の備えるＤＡＣは、制御部３から入力される制御階調値Ｄｉｎ、すなわち、基準階調値Ｄｂに上述の補正が施されたデジタル値をアナログ値に変換する。

　図１０が示すように、設定部４の備えるＤＡＣの出力値の中で最大となる出力値は最大出力Ｄｉｎ（ｍａｘ）である。制御部３の備えるデータ変換部は、階調成分Ｄｓｉｇの最大値ｍａｘを基準階調値Ｄｂの最大値ｍａｘに変換し、この際に、基準階調値Ｄｂの最大値ｍａｘを最大出力Ｄｉｎ（ｍａｘ）よりも低く設定する。そして、制御部３の備えるデータ変換部は、基準階調値Ｄｂの最大値ｍａｘと最大出力Ｄｉｎ（ｍａｘ）との差を補正マージンＤｍａｒｇに設定し、画素回路ＰＣＣの温度Ｔが基準温度Ｔ０よりも低くシフトした際の補正分を確保する。

　［温度補正効果］
　図１１を参照して上述した駆動レベルの補正による効果を説明する。なお、図１１における横軸は、ＥＬ装置１が設置された恒温槽における温度を示し、図１１における縦軸は、基準温度Ｔ０においてＥＬ素子ＯＥＬに流れる電流の密度と、温度ＴにおいてＥＬ素子ＯＥＬに流れる電流の密度との比である電流比を示す。また、図１１の電流比を得るに際して、基準温度Ｔ０は３０℃に設定され、上記式（１５）に示される定数Ｋｖｔと定数Ｋ_βとの比であるＫｖｔ／Ｋ_βは１．６に設定されている。また、上記式（１５）に示される変換幅ΔＶａｄｃは１０．３ｍＶに設定され、上記式（１２）から得られる差分除算定数Ａは１５５に設定されている。

　図１１が示すように、上述した補正が行われない場合には、温度Ｔが高いほど電流比が高い傾向を示し、ＥＬ装置１の環境温度が変わることによってＥＬ素子ＯＥＬの輝度が変わってしまう。これに対して、上述した補正が行われる場合には、０℃から７０℃の範囲において電流比はほぼ一定値を示し、ＥＬ装置１の環境温度が変わるとしてもＥＬ素子ＯＥＬの輝度が保たれることが認められる。そして、こうした温度補正が、駆動トランジスタＴ１の温度を即時に反映する代表値に基づくものであるから、ＥＬ素子の輝度が細かく変動する現象である輝度の発振現象が抑えられる。
　以上、上記第１実施形態によれば、以下に列記する効果が得られる。

　（１）発光期間の設定されない第２画素回路が別途備えられ、これによって、経時的な変化が少なく、かつ、画素回路ＰＣＣの温度を即時に反映するパラメータとして、第２画素回路の備える駆動トランジスタＴ１の特性値が得られる。そして、こうした特性値の代表値に対応する温度補正量ｆと、第１画素回路の特性値とに基づいて、第１画素回路に対する駆動レベルが補正される。そのため、第１画素回路の備える駆動トランジスタＴ１の温度をそれの駆動レベルに即時に反映することが可能であって、ＥＬ素子ＯＥＬの輝度が細かく変動する現象である輝度の発振現象が抑えられる。

　（２）基準温度Ｔ０は、温度に対して連続性を有するパラメータである上記特定値と実際の温度とを対応づけるための温度であり、また、温度に対して連続性を有する変数である温度補正量ｆと、実際の温度とを対応づけるための温度である。そして、基準温度Ｔ０は、基準温度Ｔ０の上下において温度補正量ｆの演算を変えるための温度ではない。それゆえに、第２画素回路における特性値の代表値と温度補正量ｆとの間の関係に、温度Ｔをパラメータとして連続性を与えることが可能である。結果として、ＥＬ素子ＯＥＬの輝度の制御を安定させることが可能である。

　（３）測定電圧ＡＺ（Ｔ）から基準測定電圧ＡＺ（Ｔ０）が差引かれた差分値は、測定時の温度Ｔにおける第２画素回路の測定電圧と、基準温度Ｔ０における同じく第２画素回路の測定電圧との差分である。そして、こうした差分値の温度変化は、第２画素回路に固有のものではなく、複数の画素回路ＰＣＣにおいて共通するものである。それゆえに、１つのパネル２の内部において画素ＰＸごとの特性値がばらつくとしても、これらに共通する温度変化は、第２画素回路から得られる特性値によって的確に補正される。

　（４）第１画素回路の状態と第２画素回路の状態とが相互に異なるタイミングに設定されるため、相互に異なる状態を一度に設定する構成と比べて、画素回路ＰＣＣの状態を遷移させるための構成の簡素化が図られやすい。

　（５）第１画素回路の測定期間と第２画素回路の測定期間とが相互に異なるタイミングに設定されるため、第１画素回路を測定期間に設定するための構成と、第２画素回路を測定期間に設定するための構成との共通化が図られやすい。

　（６）非発光期間におけるゲート‐ソース間電圧Ｖｇｓが第２画素回路においてほぼゼロバイアスであるため、第２画素回路が備えるトランジスタでの特性値の変化が抑えられる。

　（７）第２画素回路における測定期間と、第２画素回路における非発光期間との間において、第２画素回路の電源線Ｌａに書込レベルＷＤＶＳＳを設定し続けることも可能である。こうした電源信号Ｖａの入力される構成であれば、第２画素回路の駆動に要する構成を簡素化することが可能でもある。

　（８）第１画素回路のデータ線Ｌｄと、第２画素回路のデータ線Ｌｄとが相互に接続された配線とすることが可能でもあるため、データ線Ｌｄが画素ＰＸごとに設けられる構成と比べて、ＥＬ装置１の備えるデータ線Ｌｄの本数を削減することが可能でもある。

　（第２実施形態）
　図１２から図２４を参照し、本発明を具体化した第２実施形態におけるＥＬ装置、および、ＥＬ装置の駆動方法を説明する。第２実施形態のＥＬ装置は、第１実施形態のＥＬ装置における第２画素ＰＸ２の位置をマトリックス状に並べられた複数の画素ＰＸの中の１つの行に設定した形態である。そのため、第１実施形態のＥＬ装置が備える構成要素に相当する構成要素には同じ符号を付してその説明を割愛し、第１実施形態のＥＬ装置が備える構成要素とは異なる構成要素について主に説明する。

　［ＥＬ装置の構成］
　図１２が示すように、ＥＬ装置は、複数の画素ＰＸを備える１つのパネル１０と、選択ドライバ２０と、電源ドライバ３０と、データドライバ４０と、システムコントローラ５０とを備えている。

　複数の画素ＰＸは、ｍ行×ｎ列のマトリクス状に配置されている。ｍは１以上の整数であり、また、ｎも１以上の整数である。行方向に沿って並ぶｎ列の画素ＰＸは、１つの選択行を構成している。複数の画素ＰＸは、複数行にわたって位置する第１画素と、最終行であるダミー行に位置する第２画素とから構成されている。第１画素、および、第２画素の各々は、ＥＬ素子ＯＥＬを備え、第１画素は、複数の画素ＰＸの中で、ＥＬ素子ＯＥＬの発光する期間を有する画素ＰＸである一方で、第２画素は、第１実施形態と同じく、ＥＬ素子ＯＥＬの発光する期間を有しない画素ＰＸである。

　行方向に沿って延びるｍ行の選択線Ｌｓの各々は、列方向に沿って延びるｎ列のデータ線Ｌｄの各々と、パネル１０に対する平面視において立体的に交差している。複数の画素ＰＸの各々は、選択線Ｌｓとデータ線Ｌｄとの立体的に交差する部位の付近に配置されている。ｉ行目（ｉは１以上ｍ以下）に並ぶｎ列の画素ＰＸの各々は、ｉ行目の選択線Ｌｓとｉ行目の電源線Ｌａとに電気的接続されている。ｊ列目（ｊは１以上ｎ以下）に並ぶｍ行の画素ＰＸの各々は、ｊ列目のデータ線Ｌｄに電気的接続されている。

　ｍ行の選択線Ｌｓの各々は、設定部を構成する選択ドライバ２０に電気的接続されている。ｍ行の電源線Ｌａの各々は、これもまた設定部を構成する電源ドライバ３０に電気的接続されている。ｎ列のデータ線Ｌｄの各々は、設定部、および、取得部を構成するデータドライバ４０に電気的接続されている。制御部を構成するシステムコントローラ５０は、選択ドライバ２０の駆動、電源ドライバ３０の駆動、および、データドライバ４０の駆動の各々を制御する。

　システムコントローラ５０は、中央処理装置や記憶部を有するマイクロコンピューターを中心として構成されている。システムコントローラ５０は、外部からの入力信号ＳＩＧに含まれる階調成分を入力信号ＳＩＧから抽出し、画素ＰＸごとの輝度を制御するための階調値である制御階調値Ｄｉｎに変換する。システムコントローラ５０は、画素ＰＸごとの制御階調値Ｄｉｎを、１行分ずつ列順にデータドライバ４０に出力する。画素ＰＸごとの制御階調値Ｄｉｎは、例えば、ビット長が８ビットであるデジタル値である。

　システムコントローラ５０は、パネル１０を駆動するためのシステムクロックなどのタイミング信号を抽出する、または、生成する。入力信号ＳＩＧが、例えば、テレビ放送信号などのコンポジット映像信号のように、画像の表示タイミングを規定するタイミング信号成分を含む場合に、システムコントローラ５０は、階調成分を抽出する機能のほかに、タイミング信号成分を抽出する機能を有している。

　システムコントローラ５０は、選択ドライバ２０の駆動を制御するための選択制御信号ＳＣＯＮ１をタイミング信号に基づいて生成し、選択制御信号ＳＣＯＮ１を選択ドライバ２０に出力する。システムコントローラ５０は、電源ドライバ３０の駆動を制御するための電源制御信号ＳＣＯＮ２をタイミング信号に基づいて生成し、電源制御信号ＳＣＯＮ２を電源ドライバ３０に出力する。システムコントローラ５０は、データドライバ４０の駆動を制御するためのデータ制御信号ＳＣＯＮ３をタイミング信号に基づいて生成し、データ制御信号ＳＣＯＮ３をデータドライバ４０に出力する。

　［選択ドライバ２０の構成］
　図１３が示すように、選択ドライバ２０の備えるシフトレジスタ２１は、選択制御信号ＳＣＯＮ１の１つである選択スタートパルス信号ＳＰから、ビット長がｍビットであるパラレル信号を生成する。駆動シフトクロックＣｌｋｓがシフトクロック信号としてシフトレジスタ２１に入力されるとき、シフトレジスタ２１は、駆動シフトクロックＣｌｋｓの周期によって選択スタートパルス信号ＳＰを１ビットずつシフトさせる。測定シフトクロックＣｌｋｒがシフトクロック信号として入力されるとき、シフトレジスタ２１は、測定シフトクロックＣｌｋｒの周期によって選択スタートパルス信号ＳＰを１ビットずつシフトさせる。

　シフトレジスタ２１の生成するｍビットのパラレル信号は、ｍ行の選択線Ｌｓの中から１つの選択線Ｌｓを１行ずつ行番号順に選択するための信号である。シフトレジスタ２１は、選択線Ｌｓを選択するためのパラレル信号をシフトクロック信号の周期によって生成する。

　駆動シフトクロックＣｌｋｓは、制御階調値レベルＶｄａｔａの書込動作を１行ずつ行順に設定するためのシフトクロック信号である。測定シフトクロックＣｌｋｒは、選択スタートパルス信号ＳＰを１ビット目からｍビット目までシフトさせる間に、測定レベルＶＭの書込動作を１つの選択線Ｌｓに対して設定するためのシフトクロック信号である。測定シフトクロックＣｌｋｒの有する周期は、駆動シフトクロックＣｌｋｓの有する周期よりも十分に短い。

　シフトレジスタ２１は、クリア信号ＲＳＴがシフトレジスタ２１に入力されるときに、選択スタートパルス信号ＳＰのシフトを初期化する。シフトレジスタ２１は、クリア信号ＲＳＴの入力後に選択スタートパルス信号ＳＰが再び入力されることによって、選択線Ｌｓの選択を再び１行目から始める。

　シフトレジスタ２１は、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号を、選択マスクパルス信号ＭＰ１の電圧レベルが論理的にハイレベルであるときのみ出力する。シフトレジスタ２１は、選択マスクパルス信号ＭＰ１の電圧レベルが論理的にローレベルであるとき、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号に関わらず、いずれの選択線Ｌｓも選択されないパラレル信号を出力する。

　例えば、シフトクロック信号が駆動シフトクロックＣｌｋｓであり、かつ、選択マスクパルス信号ＭＰ１の電圧レベルが論理的にハイレベルであるとき、シフトレジスタ２１は、いずれか１つの選択線Ｌｓを選択するためのパラレル信号を駆動シフトクロックＣｌｋｓの周期によって出力する。

　例えば、シフトクロック信号が測定シフトクロックＣｌｋｒであり、かつ、選択マスクパルス信号ＭＰ１の電圧レベルが論理的にローレベルであるとき、シフトレジスタ２１は、いずれの選択線Ｌｓも選択されないパラレル信号を出力し続ける。そして、測定シフトクロックＣｌｋｒの周期によるシフトがｑ回（１≦ｑ≦ｍ）進められ、かつ、選択マスクパルス信号ＭＰ１の電圧レベルがハイレベルに切り替わるとき、シフトレジスタ２１は、ｑ行目の選択線Ｌｓを選択するためのパラレル信号を出力する。次いで、測定シフトクロックＣｌｋｒの周期によるシフトがｑ＋１回進められ、かつ、選択マスクパルス信号ＭＰ１の電圧レベルがローレベルに切り替わるとき、シフトレジスタ２１は、いずれの選択線Ｌｓも選択されないパラレル信号を再び出力する。

　こうした選択マスクパルス信号ＭＰ１が入力されることによって、シフトレジスタ２１は、駆動シフトクロックＣｌｋｓの周期で選択線Ｌｓを１行ずつ行順に選択することも、特定の行であるｑ行目まで選択線Ｌｓの選択を飛ばすことも可能としている。なお、選択マスクパルス信号ＭＰ１の入力によるパラレル信号の出力制御は、例えば、選択マスクパルス信号ＭＰ１の入力される論理回路がシフトレジスタ２１のビットごとの出力段に設けられることによって実現される。

　選択ドライバ２０の備える出力バッファ２２は、シフトレジスタ２１の出力するパラレル信号の電圧レベルを、保持トランジスタＴ２、および、選択トランジスタＴ３の駆動する電圧レベルに変換する。出力バッファ２２は、ｍ行の選択線Ｌｓに接続されて、ｍ行の選択線Ｌｓを１行ずつパラレル信号のビット番号に対応付けている。例えば、シフトレジスタ２１の出力するパラレル信号において第ｑ番ビットが選択されているとき、出力バッファ２２は、第ｑ番ビットの論理レベルを、画素回路ＰＣＣにおける論理的なハイレベルＨに変換し、第ｑ番ビット以外の論理レベルを、画素回路ＰＣＣにおける論理的なローレベルＬに変換する。そして、出力バッファ２２は、ｑ行目の選択線Ｌｓに対してハイレベルＨを設定された選択信号Ｖｓｅｌを入力し、ｑ行目以外の選択線Ｌｓに対してローレベルＬを設定された選択信号Ｖｓｅｌを入力する。

　［電源ドライバ３０の構成］
　図１４が示すように、電源ドライバ３０の備えるシフトレジスタ３１は、選択ドライバ２０の備えるシフトレジスタ２１と同じく、電源制御信号ＳＣＯＮ２の１つである選択スタートパルス信号ＳＰから、ビット長がｍビットであるパラレル信号を生成する。

　シフトレジスタ３１の生成するｍビットのパラレル信号は、ｍ行の電源線Ｌａの中から１つの電源線Ｌａを１行ずつ行番号順に選択するための信号である。シフトレジスタ３１は、電源線Ｌａを選択するためのパラレル信号をシフトクロックの周期によって生成する。

　シフトレジスタ３１は、クリア信号ＲＳＴがシフトレジスタ３１に入力されるときに、選択スタートパルス信号ＳＰのシフトを初期化する。シフトレジスタ３１は、クリア信号ＲＳＴの入力後に選択スタートパルス信号ＳＰが再び入力されることによって、電源線Ｌａの選択を再び１行目から開始する。

　シフトレジスタ３１は、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号における論理的なハイレベルを、電源マスクパルス信号ＭＰ２の電圧レベルが論理的にハイレベルであるときのみ保持する。シフトレジスタ３１は、電源マスクパルス信号ＭＰ２の電圧レベルが論理的にローレベルであるとき、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号を出力する。

　例えば、シフトクロック信号が駆動シフトクロックＣｌｋｓであり、かつ、電源マスクパルス信号ＭＰ２の電圧レベルが論理的にローレベルであるとき、シフトレジスタ３１は、いずれか１つの電源線Ｌａを選択するためのパラレル信号を駆動シフトクロックＣｌｋｓの周期によって出力する。

　例えば、シフトクロック信号が駆動シフトクロックＣｌｋｓであり、かつ、電源マスクパルス信号ＭＰ２の電圧レベルが論理的にハイレベルであるとき、シフトレジスタ３１は、パラレル信号におけるビット値を、電源線Ｌａを選択するためのハイレベルに１ビットずつ切り替える。

　例えば、シフトクロック信号が測定シフトクロックＣｌｋｒであり、かつ、電源マスクパルス信号ＭＰ２の電圧レベルが論理的にローレベルであるとき、シフトレジスタ３１は、いずれの電源線Ｌａも選択されないパラレル信号を出力する。

　こうした電源マスクパルス信号ＭＰ２が入力されることによって、シフトレジスタ３１は、駆動シフトクロックＣｌｋｓの周期によって電源線Ｌａを１行ずつ行番号順に選択することも、測定シフトクロックＣｌｋｒの周期では電源線Ｌａを選択しないことも可能としている。なお、電源マスクパルス信号ＭＰ２の入力によるパラレル信号の出力制御は、例えば、電源マスクパルス信号ＭＰ２の入力される論理回路がシフトレジスタ３１のビットごとの出力段に設けられることによって実現される。

　電源ドライバ３０の備える出力バッファ３２は、シフトレジスタ３１の出力するパラレル信号の電圧レベルを、書込レベルＷＤＶＳＳと発光レベルＥＬＶＤＤのいずれかに変換する。出力バッファ３２は、ｍ行の電源線Ｌａに接続されて、１行目の電源線Ｌａからｍ－１行の電源線Ｌａをパラレル信号の第１番ビットから第ｍ－１番ビットに１行ずつ対応付けている。一方で、出力バッファ３２は、最終行であるｍ行目の電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　例えば、シフトレジスタ３１の出力するパラレル信号において第ｑ番ビットが選択されているとき、出力バッファ３２は、第ｑ番ビットの論理レベルを書込レベルＷＤＶＳＳに変換し、第ｑ番ビット以外の論理レベルを発光レベルＥＬＶＤＤに変換する。そして、出力バッファ３２は、ｑ行目の電源線Ｌａに対して書込レベルＷＤＶＳＳを設定された電源信号Ｖａを入力し、ｑ行目以外の電源線Ｌａに対して発光レベルＥＬＶＤＤを設定された電源信号Ｖａを入力する。そして、１行目の電源線Ｌａからｍ－１行目の電源線Ｌａまでレベルの切り替えが行われる一方で、出力バッファ３２は、最終行であるｍ行目の電源線Ｌａに書込レベルＷＤＶＳＳを設定された電源信号Ｖａを入力し続ける。

　［データドライバ４０の構成］
　図１５が示すように、データドライバ４０は、シフトレジスタ４１、データレジスタ４２、データラッチ回路４３、変換回路４４、バッファ４５、および、レベルシフタ４６を備えている。

　シフトレジスタ４１、データレジスタ４２、および、データラッチ回路４３は、低耐圧回路として構成されている。シフトレジスタ４１、データレジスタ４２、および、データラッチ回路４３には、ロジック電源６０から、論理的にハイレベルのロジック高電圧ＬＶＤＤと、論理的にローレベルのロジック低電圧ＬＶＳＳとが印加されている。

　変換回路４４、および、バッファ４５は、高耐圧回路として構成されている。変換回路４４、および、バッファ４５には、アナログ電源７０から、ハイレベルのアナログ高電圧ＤＶＳＳと、ローレベルのアナログ低電圧ＶＥＥとが印加されている。アナログ高電圧ＤＶＳＳは、書込レベルＷＤＶＳＳ、および、基準レベルＥＬＶＳＳとほぼ等しい電圧レベルを設定されている。

　シフトレジスタ４１は、データスタートパルス信号ＳＰ１から、ビット長がｎビットであるパラレル信号を生成する。データシフトクロックＣｌｋｄがシフトクロック信号として入力されるとき、シフトレジスタ４１は、データシフトクロックＣｌｋｄの周期によってデータスタートパルス信号ＳＰ１を１ビットずつシフトさせる。

　シフトレジスタ４１の生成するｎビットのパラレル信号は、ｎ列のデータ線Ｌｄの中から１つのデータ線Ｌｄを１列ずつ列番号順に選択するための信号である。シフトレジスタ４１は、データ線Ｌｄを選択するためのパラレル信号をデータシフトクロックＣｌｋｄの周期によって生成する。

　データシフトクロックＣｌｋｄは、１つの選択線Ｌｓが選択される期間に、１行分の画素ＰＸの全てに制御階調値Ｄｉｎを割り当てるシフトクロック信号である。データシフトクロックＣｌｋｄの有する周期は、駆動シフトクロックＣｌｋｓの有する周期よりも十分に短く、例えば、駆動シフトクロックＣｌｋｓの１／ｎであって、測定シフトクロックＣｌｋｒの有する周期とほぼ等しい。

　データレジスタ４２は、ｎ列×ｋ個のレジスタを備え、シフトレジスタ４１の出力するパラレル信号のビットごとにｋ個のレジスタを備えている。例えば、制御階調値Ｄｉｎにおける最高階調値が２５５であるとき、制御階調値Ｄｉｎは８ビットのデジタル値であって、データレジスタ４２はｎ列×８個のレジスタを備えている。シフトレジスタ４１の出力するパラレル信号は、こうしたｎ列×ｋ個のレジスタから、１列ずつ列番号順にｋ個のレジスタを選択する。データレジスタ４２は、選択されたｋ個のレジスタに制御階調値Ｄｉｎを格納して、格納先となるｋ個のレジスタをデータシフトクロックＣｌｋｄの周期によって１列ずつ列番号順にシフトさせる。

　データラッチ回路４３は、データレジスタ４２の備えるｋ個のレジスタごとに１つずつデータラッチ４３ａを備え、ｎ列のデータラッチ４３ａの各々に対して共通するラッチパルス信号ＬＰを入力する。

　ｊ列目のデータラッチ４３ａの入力端は、上述した書込動作、発光動作、および、非発光動作において、ｊ列目のレジスタに接続される。ｊ列目のデータラッチ４３ａは、ｊ列目のレジスタに格納された制御階調値Ｄｉｎを保持し、その保持をラッチパルス信号ＬＰに同期させる。ｊ列目のデータラッチ４３ａは、ｊ列目のデータラッチ４３ａに保持される制御階調値Ｄｉｎを変換回路４４へ出力する。すなわち、データラッチ回路４３は、データレジスタ４２に格納された１行分の制御階調値Ｄｉｎを、ラッチパルス信号ＬＰごとに保持し、保持された１行分の制御階調値Ｄｉｎを変換回路４４へ一斉に出力する。

　データラッチ回路４３は、ｊ列目のデータラッチ４３ａの入力端に接続されたｊ列の入力スイッチＳＷ１と、ｊ列目のデータラッチ４３ａの出力端に接続されたｊ列の出力スイッチＳＷ２とを備えている。また、データラッチ回路４３は、１列目の出力スイッチＳＷ２とシステムコントローラ５０とに接続された転送スイッチＳＷｔｒｓとを備えている。

　入力スイッチＳＷ１は、システムコントローラ５０からの制御信号によって駆動されて、ｐ列目（１≦ｐ≦ｎ－１）のデータラッチ４３ａの入力端を、データレジスタ４２におけるｐ列目のレジスタ、ｐ列目のＡＤＣ４４ｂ、および、ｐ＋１列目のデータラッチ４３ａの出力端の中のいずれか１つに接続する。

　データラッチ４３ａの入力端とデータレジスタ４２とが接続されるとき、データラッチ４３ａは、データレジスタ４２に格納された制御階調値Ｄｉｎをラッチパルス信号ＬＰごとに保持する。データラッチ４３ａの入力端とＡＤＣ４４ｂとが接続されるとき、データラッチ４３ａは、ＡＤＣ４４ｂから出力されるデータを測定データＤｏｕｔとしてラッチパルス信号ＬＰごとに保持する。ｐ列目のデータラッチ４３ａの入力端とｐ＋１列目のデータラッチ４３ａの出力端とが接続されるとき、ｐ列目のデータラッチ４３ａは、ｐ＋１列目のデータラッチ４３ａが保持する測定データＤｏｕｔをラッチパルス信号ＬＰごとに保持する。なお、この際に、最後列であるｎ列目のデータラッチ４３ａは、ロジック電源６０に接続されて、ｎ列目のデータラッチ４３ａは、ロジック低電圧ＬＶＳＳに相当するデジタル値を測定データＤｏｕｔとして保持し続ける。

　出力スイッチＳＷ２は、システムコントローラ５０からの制御信号によって駆動されて、ｐ＋１列目のデータラッチ４３ａの出力端を、ｐ＋１列目のＤＡＣ４４ａ、または、ｐ列目のデータラッチ４３ａの入力端に接続する。

　データラッチ４３ａの出力端と変換回路４４のＤＡＣ４４ａとが接続されるとき、データラッチ４３ａに保持された制御階調値Ｄｉｎは、ラッチパルス信号ＬＰごとにＤＡＣ４４ａに入力される。ｐ＋１列目のデータラッチ４３ａの出力端とｐ列目のデータラッチ４３ａの入力端とが接続されるとき、ｐ＋１列目のデータラッチ４３ａの保持する測定データＤｏｕｔは、ラッチパルス信号ＬＰごとにｐ列目のデータラッチ４３ａに保持される。

　転送スイッチＳＷｔｒｓは、システムコントローラ５０からの制御信号によって駆動されて、１列目のデータラッチ４３ａとシステムコントローラ５０との導通を制御する。１列目のデータラッチ４３ａとシステムコントローラ５０とが転送スイッチＳＷｔｒｓによって接続されるとき、１列目のデータラッチ４３ａに保持されたデータはシステムコントローラ５０へ出力される。
　変換回路４４は、ｎ列のＤＡＣ４４ａとｎ列のＡＤＣ４４ｂとを備えている。

　ｎ列のＤＡＣ４４ａの各々は、入力されるデジタル値に対して出力されるアナログ値が線形性を有するリニア電圧デジタル‐アナログ変換回路である。ｊ列目のＤＡＣ４４ａは、ｊ列目のデータラッチ４３ａに保持された制御階調値Ｄｉｎをアナログ電圧に変換する。ｎ列のＤＡＣ４４ａの各々は、変換後のアナログ電圧を、アナログ電源７０から印加されるアナログ高電圧ＤＶＳＳとアナログ低電圧ＶＥＥとの間の電圧に設定する。

　ｎ列のＡＤＣ４４ｂの各々は、入力されるアナログ値に対して出力されるデジタル値が線形性を有するリニア電圧アナログ‐デジタル変換回路である。ＡＤＣ４４ｂから出力されるデジタル値のビット長と、ＤＡＣ４４ａに入力されるデジタル値のビット長とは、相互に等しく、例えば、８ビットを設定されている。ｊ列目のＡＤＣ４４ｂは、ｊ列目のバッファ４５から出力されるアナログ電圧をデジタル値である測定データＤｏｕｔに変換する。ｐ＋１列のＡＤＣ４４ｂは、変換後のデジタル値である測定データＤｏｕｔを、ｐ列目のデータラッチ４３ａに出力する。

　レベルシフタ４６は、出力スイッチＳＷ２とＤＡＣ４４ａとに接続されたｎ列の出力レベルシフタ４６ａと、ＡＤＣ４４ｂと入力スイッチＳＷ１とに接続されたｎ列の入力レベルシフタ４６ｂとから構成されている。出力レベルシフタ４６ａは、低耐圧回路からの信号を高耐圧回路に合わせて調整する電圧調整回路であり、入力レベルシフタ４６ｂは、高耐圧回路からの信号を低耐圧回路に合わせて調整する電圧調整回路である。

　バッファ４５は、ＤＡＣ４４ａごとに設けられたｎ列の出力バッファ４５ａと、ＡＤＣ４４ｂごとに設けられたｎ列の入力バッファ４５ｂとから構成されている。ｊ列目の出力バッファ４５ａは、ｊ列目のデータ線Ｌｄに制御階調値レベルＶｄａｔａを設定し、ｊ列目の入力バッファ４５ｂは、ｊ列目のデータ線Ｌｄの電圧レベルをアナログ信号として取り込む。

　ｎ列の表示用スイッチＳＷｄの各々は、システムコントローラ５０からの制御信号によって一斉に駆動されて、ｊ列目の出力バッファ４５ａの出力端と、ｊ列目のデータ線Ｌｄとの導通を制御する。ｎ列の表示用スイッチＳＷｄの各々が、出力バッファ４５ａの出力端とデータ線Ｌｄとを一斉に接続するとき、制御階調値Ｄｉｎに相当するレベルである制御階調値レベルＶｄａｔａが、ｎ列のデータ線Ｌｄの各々に一斉に設定される。

　ｎ列の測定用スイッチＳＷｍの各々は、システムコントローラ５０からの制御信号によって一斉に駆動されて、ｊ列目の入力バッファ４５ｂの入力端と、ｊ列目のデータ線Ｌｄとの導通を制御する。ｎ列の測定用スイッチＳＷｍの各々が、入力バッファ４５ｂの入力端とデータ線Ｌｄとを一斉に接続するとき、ｎ列のデータ線Ｌｄの各々の電圧レベルは、それに接続された入力バッファ４５ｂに一斉に取り込まれる。

　ｎ列の測定用電圧スイッチＳＷｓの各々は、システムコントローラ５０からの制御信号によって一斉に駆動されて、アナログ電源７０における測定レベルＶＭの入力端とデータ線Ｌｄとの導通を制御する。ｎ列の測定用電圧スイッチＳＷｓの各々が、アナログ電源７０とｎ列のデータ線Ｌｄとを一斉に接続するとき、ｎ列のデータ線Ｌｄの各々の電圧レベルは、測定レベルＶＭに一斉に設定される。

　発光期間における書込動作において、上記シフトレジスタ４１、データレジスタ４２、データラッチ回路４３、ＤＡＣ４４ａ、出力バッファ４５ａ、および、出力レベルシフタ４６ａは、制御階調値Ｄｉｎに基づく制御階調値レベルＶｄａｔａをデータ線Ｌｄごとに生成する。そして、データドライバ４０は、出力バッファ４５ａの出力端とデータ線Ｌｄとを導通させて、ｎ列のデータ線Ｌｄの各々に対し、制御階調値レベルＶｄａｔａを設定されたデータ信号Ｖｄを一斉に入力する。

　非発光期間における書込動作において、上記シフトレジスタ４１、データレジスタ４２、データラッチ回路４３、ＤＡＣ４４ａ、出力バッファ４５ａ、および、出力レベルシフタ４６ａは、制御階調値Ｄｉｎである最低階調に基づく制御階調値レベルＶｄａｔａをデータ線Ｌｄごとに生成する。そして、データドライバ４０は、出力バッファ４５ａの出力端とデータ線Ｌｄとを導通させて、ｎ列のデータ線Ｌｄの各々に対し、基準レベルＥＬＶＳＳとほぼ等しい制御階調値レベルＶｄａｔａを設定されたデータ信号Ｖｄを一斉に入力する。

　測定期間における書込動作において、データドライバ４０は、システムコントローラ５０から入力されるデータ制御信号ＳＣＯＮ３に基づき、アナログ電源７０における測定レベルＶＭの入力端とデータ線Ｌｄとを導通させて、測定レベルＶＭを設定されたデータ信号Ｖｄをデータ線Ｌｄに一斉に入力する。

　測定期間における測定動作において、データドライバ４０は、システムコントローラ５０から入力されるデータ制御信号ＳＣＯＮ３に基づき、データ線Ｌｄの電圧レベルをデータ線Ｌｄごとに取り込んで測定データＤｏｕｔを生成する。

　例えば、測定期間における測定動作において、まず、ｊ列目のデータラッチ４３ａの入力端がｊ列目のＡＤＣ４４ｂに接続される。そして、ｊ列目のデータラッチ４３ａは、そのｊ列目のＡＤＣ４４ｂからの出力を測定データＤｏｕｔとしてラッチパルス信号ＬＰごとに保持する。次いで、ｐ列目のデータラッチ４３ａの入力端は、ｐ＋１列目のデータラッチ４３ａの出力端に接続される。そして、ｐ列目のデータラッチ４３ａの各々は、ｐ＋１列目の測定データＤｏｕｔをラッチパルス信号ＬＰごとに保持する。こうした測定期間における測定動作において、１列目のデータラッチ４３ａの出力端はシステムコントローラ５０に接続されて、１列目のデータラッチ４３ａに保持される測定データＤｏｕｔはシステムコントローラ５０へ出力される。そして、１列目のデータラッチ４３ａは、データラッチ４３ａに保持されるデータを２列目のデータラッチ４３ａから１列ずつ列番号順に保持し、保持されたデータを列番号順にシステムコントローラ５０へ出力する。

　［システムコントローラ５０の構成］
　図１６が示すように、システムコントローラ５０は、入力信号処理部５１、タイミングコントローラ５２、補正処理部５３、および、測定データ処理部５４を備えている。

　入力信号処理部５１は、入力信号ＳＩＧである映像信号から画素回路ＰＣＣごとの階調成分である階調成分Ｄｓｉｇを生成して補正処理部５３に入力する。入力信号処理部５１は、入力信号ＳＩＧから画素回路ＰＣＣごとの駆動のタイミングを制御するための基準クロックを生成してタイミングコントローラ５２に入力する。

　タイミングコントローラ５２は、入力信号処理部５１から入力された基準クロックに基づいて、上述したデータスタートパルス信号ＳＰ１、データシフトクロックＣｌｋｄ、および、ラッチパルス信号ＬＰを生成して、データスタートパルス信号ＳＰ１、データシフトクロックＣｌｋｄ、および、ラッチパルス信号ＬＰをデータドライバ４０に入力する。

　タイミングコントローラ５２は、補正処理部５３が１行分の制御階調値Ｄｉｎをデータドライバ４０に出力する際に、データスタートパルス信号ＳＰ１をデータドライバ４０に入力する。タイミングコントローラ５２は、補正処理部５３が画素ＰＸごとの制御階調値Ｄｉｎをデータドライバ４０に出力する際に、データシフトクロックＣｌｋｄをデータドライバ４０に入力する。

　タイミングコントローラ５２は、補正処理部５３が１行分の制御階調値Ｄｉｎをデータドライバ４０に出力する際に、ラッチパルス信号ＬＰをデータドライバ４０に入力する。タイミングコントローラ５２は、測定データ処理部５４が画素ＰＸごとの測定データＤｏｕｔをデータドライバ４０から取得する際に、ラッチパルス信号ＬＰをデータドライバ４０に入力する。

　タイミングコントローラ５２は、入力信号処理部５１から入力された基準クロックに基づいて、上述した選択スタートパルス信号ＳＰを生成して、選択スタートパルス信号ＳＰを選択ドライバ２０、および、電源ドライバ３０に入力する。タイミングコントローラ５２は、入力信号処理部５１から入力された基準クロックに基づいて、上述した選択マスクパルス信号ＭＰ１を生成して、選択マスクパルス信号ＭＰ１を選択ドライバ２０に入力する。タイミングコントローラ５２は、入力信号処理部５１から入力された基準クロックに基づいて、電源マスクパルス信号ＭＰ２を生成して、電源マスクパルス信号ＭＰ２を電源ドライバ３０に入力する。

　タイミングコントローラ５２は、入力信号処理部５１から入力された基準クロックに基づいて、上述した駆動シフトクロックＣｌｋｓ、および、測定シフトクロックＣｌｋｒを生成する。タイミングコントローラ５２は、データシフトクロックＣｌｋｄをデータドライバ４０へ入力し、駆動シフトクロックＣｌｋｓと測定シフトクロックＣｌｋｒとを相互に異なるタイミングで選択ドライバ２０へ入力する。

　タイミングコントローラ５２は、駆動シフトクロックＣｌｋｓの入力として、駆動シフトクロック周期でｍ回のパルスを入力し、この間は、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２に論理的にハイレベルを設定する。こうした駆動シフトクロックＣｌｋｓとマスクパルス信号とが入力されることによって、選択線Ｌｓの選択は、１行目からｍ行目まで１行ずつ進められ、かつ、電源線Ｌａの選択もまた１行目からｍ行目まで１行ずつ進められる。

　タイミングコントローラ５２は、測定シフトクロックＣｌｋｒの入力として、測定シフトクロック周期によってｑ回（１≦ｑ≦ｍ）のパルスを入力する間に、選択マスクパルス信号ＭＰ１に論理的にローレベルを設定し、かつ、電源マスクパルス信号ＭＰ２に論理的にローレベルを設定する。こうした測定シフトクロックＣｌｋｒとマスクパルス信号とが入力されることによって、選択線Ｌｓの選択は１行目からｑ行目に飛ばされ、電源線Ｌａの選択もまた１行目からｑ行目に飛ばされる。

　タイミングコントローラ５２は、測定シフトクロックＣｌｋｒの入力として、測定シフトクロック周期によってｑ回（１≦ｑ≦ｍ）のパルスが入力された後に、所定の期間である測定期間にわたって測定シフトクロックＣｌｋｒの入力を止める。この際に、タイミングコントローラ５２は、選択マスクパルス信号ＭＰ１を論理的にハイレベルに切り替え、かつ、電源マスクパルス信号ＭＰ２に論理的にローレベルを設定し続ける。こうした測定シフトクロックＣｌｋｒとマスクパルス信号とが入力されることによって、ｑ行目の選択線Ｌｓが測定期間にわたって選択され続け、電源線Ｌａに入力される電源信号Ｖａは書込レベルＷＤＶＳＳに保たれる。

　タイミングコントローラ５２は、測定シフトクロックＣｌｋｒの入力が測定期間にわたって止められた後に、測定シフトクロックＣｌｋｒの入力として、測定シフトクロック周期によって（ｍ－ｑ）回（１≦ｑ≦ｍ）のパルスを入力する。この際に、タイミングコントローラ５２は、選択マスクパルス信号ＭＰ１を論理的にローレベルに切り替え、かつ、電源マスクパルス信号ＭＰ２に論理的にローレベルを設定し続ける。こうした測定シフトクロックＣｌｋｒとマスクパルス信号とが出力されることによって、選択線Ｌｓの選択はｑ＋１行目からｍ行目まで飛ばされ、電源線Ｌａの選択もまたｑ＋１行目からｍ行目まで飛ばされる。

　タイミングコントローラ５２は、今回の測定シフトクロックＣｌｋｒの入力において、測定期間に先立ち、測定シフトクロック周期によって繰り返されるｑ回のパルスを入力する。次いで、タイミングコントローラ５２は、次回の測定シフトクロックＣｌｋｒの入力において、測定期間に先立ち、測定シフトクロック周期によって繰り返されるｑ＋１回のパルスを入力する。こうした測定シフトクロックＣｌｋｒが入力されることによって、１ビット目からｍビット目までスタートパルスがシフトする期間に、ｑ行目の選択線Ｌｓのみに測定期間が設定されて、測定期間の設定が列方向に沿って１行ずつ行番号順に変わる。

　タイミングコントローラ５２は、選択スタートパルス信号ＳＰを３回生成するごとに、シフトクロック信号の周期を、駆動シフトクロック周期から測定シフトクロック周期に代える。こうしたシフトクロック信号の周期の変更によって、選択線Ｌｓと電源線Ｌａとが駆動シフトクロック周期で１行ずつ行番号順に選択され、ｍ行分の選択が２回繰り返される。そして、ｍ行分の選択が２回繰り返されるごとに、ｑ行目の選択線Ｌｓに対して測定期間が設定される。

　測定データ処理部５４は、ｍ行×ｎ列の画素ＰＸの各々に対応づけられたｍ行×ｎ列の記憶領域を備えている。測定データ処理部５４は、駆動トランジスタＴ１ごとのしきい値電圧Ｖｔｈに関するデータである測定データＤｏｕｔをデータドライバ４０から取得する。測定データ処理部５４は、駆動トランジスタＴ１ごとの測定データＤｏｕｔを、その駆動トランジスタＴ１を有する画素ＰＸに対応づけられた記憶領域に記憶する。測定データ処理部５４は、駆動トランジスタＴ１ごとの測定データＤｏｕｔを取得するごとに、その駆動トランジスタＴ１に対応づけられた測定データＤｏｕｔを更新する。

　測定データ処理部５４は、ダミー行に位置するｎ列の第２画素回路から得られた測定データＤｏｕｔを記憶領域から抽出して、ｎ列の第２画素回路の各々に対応づけて補正処理部５３に入力する。測定データ処理部５４は、（ｍ－１）行×ｎ列の第１画素回路から得られた測定データＤｏｕｔを記憶領域から順に抽出して、（ｍ－１）行×ｎ列の第１画素回路の各々に対応づけて補正処理部５３に入力する。測定データ処理部５４とデータドライバ４０とは、測定期間に設定された画素回路ＰＣＣの各々からこうした測定データＤｏｕｔを特性値として取得する取得部として機能する。

　補正処理部５３は、基準階調値生成部５３Ａ、乗算器である温度補正部５３Ｂ、加算器である経時変化補正部５３Ｃ、温度補正量算出部５３Ｄ、および、経時変化補正量算出部５３Ｅを備えている。これらの中で、温度補正部５３Ｂ、経時変化補正部５３Ｃ、温度補正量算出部５３Ｄ、および、経時変化補正量算出部５３Ｅは、制御部３における補正部を構成している。また、温度補正部５３Ｂは、第１実施形態における温度補正部３Ｂに相当する機能を有し、経時変化補正部５３Ｃは、第１実施形態における経時変化補正部３Ｃに相当する機能を有する。また、温度補正量算出部５３Ｄは、これもまた第１実施形態における温度補正量算出部３Ｄに相当する機能を有し、経時変化補正量算出部５３Ｅは、第１実施形態における経時変化補正量算出部３Ｅに相当する機能を有する。

　基準階調値生成部５３Ａは、補正処理部５３に入力される階調成分Ｄｓｉｇに対して各種の調整を行うためのＬＵＴを備え、画素ＰＸごとの階調成分Ｄｓｉｇに対し、ガンマ補正、初期輝度調整、色度調整などの各種の調整を行う。基準階調値生成部５３Ａは、階調成分Ｄｓｉｇから生成された調整後の階調を示す基準階調値Ｄｂを補正処理部５３に入力する。

　温度補正部５３Ｂは、第１画素回路の基準階調値Ｄｂに温度補正量ｆを乗算して、その乗算結果を温度補正階調値Ｄｃとして出力する。経時変化補正部５３Ｃは、第１画素回路ごとの温度補正階調値Ｄｃに第１画素回路ごとのしきい値補正量ｋを加算して、その加算結果を第１画素回路ごとの制御階調値Ｄｉｎとして出力する。

　温度補正量算出部５３Ｄは、ｎ列の第２特性値Ｖｍｒｅｆの各々が示す特性値の平均値を代表値として決定する。温度補正量算出部５３Ｄは、第２画素回路における代表値を用いて温度補正量ｆを算出し、その算出結果である温度補正量ｆを温度補正部５３Ｂに入力する。温度補正量ｆは、第１実施形態と同じく、複数のＥＬ素子ＯＥＬの各々に流れる電流が、駆動トランジスタＴ１の温度ごとに変わることを補正するための変数であって、第１画素回路ごとの基準階調値Ｄｂに乗算される第１画素回路ごとの変数である。

　経時変化補正量算出部３Ｅは、第１特性値Ｖｍを用いてしきい値補正量ｋを算出し、算出されたしきい値補正量ｋを経時変化補正部５３Ｃに入力する。第１画素回路から得られる測定データＤｏｕｔは、その出力時におけるしきい値電圧Ｖｔｈ自体を示すデジタル値であって、経時変化補正量算出部５３Ｅは、第１特性値Ｖｍをしきい値補正量ｋと見なして経時変化補正部３Ｃに入力する。

　［発光期間、および、非発光期間］
　図１７を参照して、発光期間、および、非発光期間における選択線Ｌｓ、電源線Ｌａ、データ線Ｌｄ、および、データドライバ４０に入力される各信号の電圧レベルの推移について説明する。なお、発光期間と非発光期間とは、データ線Ｌｄに入力されるデータ信号Ｖｄの電圧レベルが相互に異なる一方で、その他の推移については同様である。

　図１７の下側に示されるように、発光期間、および、非発光期間において、測定用スイッチＳＷｍ、測定用電圧スイッチＳＷｓ、および、転送スイッチＳＷｔｒｓは、オフ状態を設定され続ける。また、出力スイッチＳＷ２は、ｊ列目のデータラッチ４３ａと、ｊ列目のＤＡＣ４４ａとを接続するＤＡＣ接続の状態を設定され続け、入力スイッチＳＷ１は、ｊ列目のデータラッチ４３ａとｊ列目のデータレジスタ４２とを接続するデータレジスタ接続の状態を設定され続ける。

　タイミングｔｄ１において、表示用スイッチＳＷｄがオン状態に切り替えられることによって、シフトレジスタ４１、データレジスタ４２、データラッチ４３ａ、ＤＡＣ４４ａ、出力バッファ４５ａ、および、データ線Ｌｄが直列に接続される。次いで、データスタートパルス信号ＳＰ１がデータドライバ４０に入力されることによって、シフト信号がシフトレジスタ４１からデータレジスタ４２に入力されて、１行目の制御階調値Ｄｉｎがシステムコントローラ５０からデータレジスタ４２へ取り込まれる。

　タイミングｔｄ２では、１行目の選択線ＬｓにハイレベルＨが設定され、かつ、１行目の電源線Ｌａに書込レベルＷＤＶＳＳが設定されて、１行目の選択トランジスタＴ３と１行目の保持トランジスタＴ２とがオン状態になる。また、１行目の駆動トランジスタＴ１が飽和領域で駆動できる状態となる。

　この際に、ラッチパルス信号ＬＰがデータドライバ４０に入力されることによって、ｎ列のデータラッチ４３ａに１行目の制御階調値Ｄｉｎが一斉に保持される。ｎ列のデータラッチ４３ａに保持された１行目の制御階調値Ｄｉｎは、ｎ列の出力レベルシフタ４６ａとｎ列のＤＡＣ４４ａとを通じてアナログ値に変換されて、ｎ列の制御階調値レベルＶｄａｔａとしてデータ線Ｌｄに設定される。そして、１行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、書込レベルＷＤＶＳＳと制御階調値レベルＶｄａｔａとの差に応じたレベルとして保持容量Ｃｓに保持される。これによって、１行目の各画素ＰＸにおける書込動作が終了する。なお、１行ｊ列目のデータ線Ｌｄに設定される制御階調値レベルＶｄａｔａは、１行ｊ列目の基準階調値Ｄｂに対して、第２画素回路の代表値から得られる温度補正量ｆによる補正と、１行ｊ列目の画素ＰＸから得られるしきい値補正量ｋによる補正とが加味されたものである。

　なお、この間に、データスタートパルス信号ＳＰ１が再びデータドライバ４０へ出力されて、シフト信号がシフトレジスタ４１からデータレジスタ４２に入力される。これによって、２行目の制御階調値Ｄｉｎがシステムコントローラ５０からデータレジスタ４２へ取り込まれる。

　タイミングｔｄ３では、１行目の選択線ＬｓにローレベルＬが設定され、かつ、１行目の電源線Ｌａに発光レベルＥＬＶＤＤが設定されて、１行目の選択トランジスタＴ３と１行目の保持トランジスタＴ２とがオフ状態となる。そして、１行目の駆動トランジスタＴ１は、１行目の保持容量Ｃｓに保持された電圧と、駆動トランジスタＴ１におけるしきい値電圧Ｖｔｈとの差に応じたドレイン‐ソース間電流Ｉｄｓを、ＥＬ素子ＯＥＬに流す。この際に、データ線Ｌｄに設定された制御階調値レベルＶｄａｔａが、駆動トランジスタＴ１の温度による変動分としきい値電圧Ｖｔｈの変動分とが補正されたレベルであるため、ＥＬ素子ＯＥＬに流れるドレイン‐ソース間電流Ｉｄｓもまた、駆動トランジスタＴ１の温度による変動分としきい値電圧Ｖｔｈの変動分とが補正されたものとなる。これによって、１行目の画素ＰＸにおける発光動作が行われる。

　なお、この際に、２行目の選択線ＬｓにハイレベルＨが設定され、かつ、２行目の電源線Ｌａに書込レベルＷＤＶＳＳが設定されて、２行目の選択トランジスタＴ３と２行目の保持トランジスタＴ２とがオン状態になる。また、ラッチパルス信号ＬＰが再びデータドライバ４０へ出力されることによって、ｎ列のデータラッチ４３ａに２行目の制御階調値Ｄｉｎが保持される。ｎ列のデータラッチ４３ａに保持された２行目の制御階調値Ｄｉｎは、出力レベルシフタ４６ａとＤＡＣ４４ａとを通じてアナログ値に変換されて、変換後のアナログ値がｎ列の制御階調値レベルＶｄａｔａとしてデータ線Ｌｄに設定される。そして、２行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、書込レベルＷＤＶＳＳと制御階調値レベルＶｄａｔａとの差に応じた電圧として保持容量Ｃｓに保持される。これによって、２行目の駆動トランジスタＴ１は、飽和領域で駆動できる状態となり、２行目の画素ＰＸにおける書込動作が終了する。なお、２行ｊ列目のデータ線Ｌｄに設定される制御階調値レベルＶｄａｔａは、２行ｊ列目の基準階調値Ｄｂに対して、第２画素回路の代表値から得られる温度補正量ｆによる補正と、２行ｊ列目の画素ＰＸから得られるしきい値補正量ｋによる補正とが加味されたものである。

　書込動作と発光動作とが１行ずつ行番号順に行われ、これらの動作が１行目からｎ行目まで駆動シフトクロック周期によって行われる。これによって、１つのフレームとして画像が表示される。なお、非発光動作においては、上記発光動作における制御階調値レベルＶｄａｔａが、最低階調に相当する電圧レベルに変更され、かつ、上記発光動作における発光レベルＥＬＶＤＤが、書込レベルＷＤＶＳＳに変更される。

　［測定期間］
　図１８を参照して、測定期間における選択線Ｌｓ、電源線Ｌａ、データ線Ｌｄ、および、データドライバ４０に入力される各信号の電圧レベルの推移について説明する。なお、図１８は、ｑ行目の画素ＰＸが測定期間の選択行である例を示す。

　図１８の下側に示されるように、ｑ行目の画素回路ＰＣＣに測定期間が設定されるとき、ｑ行目の電源線Ｌａは、書込レベルＷＤＶＳＳを設定され続ける。また、表示用スイッチＳＷｄはオフ状態を設定され続け、ｑ行目のデータ線Ｌｄは、シフトレジスタ４１、および、データレジスタ４２から切断され続ける。ｐ＋１列目の出力スイッチＳＷ２は、ｐ列目のデータラッチ４３ａに接続されるＬＴ直列接続を設定され続ける。

　タイミングｔ１において、ｊ列目の入力スイッチＳＷ１は、ｊ列目のＡＤＣ４４ｂに接続されたＡＤＣ接続を設定され、転送スイッチＳＷｔｒｓはオフ状態を設定される。また、測定用電圧スイッチＳＷｓがオン状態に切り替えられることによって、ｎ列のデータ線Ｌｄに対して一斉に測定レベルＶＭが設定される。この状態からｑ行目の選択線ＬｓにハイレベルＨが設定されることによって、ｑ行目の保持トランジスタＴ２とｑ行目の選択トランジスタＴ３とがオン状態を設定され、ｑ行目の駆動トランジスタＴ１が飽和領域で駆動する。

　この際に、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして想定されるしきい値電圧Ｖｔｈよりも大きい電圧が印加されるように、測定レベルＶＭは設定される。すなわち、書込レベルＷＤＶＳＳと測定レベルＶＭとの差に基づくゲート‐ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも大きくなるように、測定レベルＶＭは設定される。なお、測定レベルＶＭは、書込レベルＷＤＶＳＳよりも低く、かつ、ＥＬ素子ＯＥＬのカソード端子よりも低い。

　測定レベルＶＭがデータ線Ｌｄに設定されると、測定レベルＶＭと書込レベルＷＤＶＳＳとの差に基づくドレイン‐ソース間電流Ｉｄｓが、ｑ行目の駆動トランジスタＴ１とｑ行目の選択トランジスタＴ３とを通じてアナログ電源７０へ流れる。これに伴い、ｑ行目の保持容量Ｃｓには、ゲート‐ソース間電圧Ｖｇｓが保持され、これによって書込動作が終了する。なお、ＥＬ素子ＯＥＬには逆バイアスが設定されるため、ＥＬ素子ＯＥＬは発光しない。

　タイミングｔ２において、ｑ行目の選択線Ｌｓに対するハイレベルＨの設定が続けられ、また、測定用スイッチＳＷｍがオフ状態を設定された状態で、測定用電圧スイッチＳＷｓのみがオフ状態に切り替えられる。これによって、データ線Ｌｄがハイインピーダンス状態を設定される。

　この際に、ｑ行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓが、ｑ行目の保持容量Ｃｓに保持されているため、ｑ行目の駆動トランジスタＴ１におけるソースの電圧レベルが、ｑ行目の駆動トランジスタＴ１のドレインの電圧レベルに近づくように、ｑ行目の駆動トランジスタＴ１においてドレイン‐ソース間電流Ｉｄｓは流れ続ける。そして、タイミングｔ２からの経過時間が進むほど、ｑ行目の保持容量Ｃｓに蓄積された電荷は放電されて、経過時間が上述した緩和時間ｔｓに到達すると、ｑ行目の駆動トランジスタＴ１におけるゲート‐ソース間電圧Ｖｇｓは、ドレイン‐ソース間電流Ｉｄｓが流れなくなるしきい値電圧Ｖｔｈへ収束する。そして、ｑ行目の駆動トランジスタＴ１のしきい値電圧Ｖｔｈに相当する電圧がｑ行目の保持容量Ｃｓに保持される。なお、データ線Ｌｄに測定レベルＶＭを設定するための測定用電圧スイッチＳＷｓは、タイミングｔ２以降においてオフ状態に保たれる。

　タイミングｔ３では、ｑ行目の選択線ＬｓにローレベルＬが設定され、測定用スイッチＳＷｍがオン状態に切り替えられる。これによって、ｊ列目のデータ線Ｌｄとｊ列目のＡＤＣ４４ｂとが接続され、ハイインピーダンス状態を設定されたデータ線Ｌｄの電圧レベルがｊ列目のＡＤＣ４４ｂに取り込まれる。

　この際に、ｑ行目の保持容量Ｃｓには、ｑ行目の駆動トランジスタＴ１のしきい値電圧Ｖｔｈに相当するゲート‐ソース間電圧Ｖｇｓが保持されている。それゆえに、ＡＤＣ４４ｂに取り込まれるレベルと書込レベルＷＤＶＳＳとの差から、ｑ行目の駆動トランジスタＴ１におけるゲート‐ソース間電圧Ｖｇｓ、すなわち、ｑ行目の駆動トランジスタＴ１のしきい値電圧Ｖｔｈに相当する電圧が測定される。そして、ｊ列目のデータ線Ｌｄにおけるレベルは、ｊ列目のＡＤＣ４４ｂによってデジタル値である測定データＤｏｕｔに変換されて、入力レベルシフタ４６ｂを通じてｊ列目のデータラッチ４３ａに入力される。ｊ列目のデータラッチ４３ａは、入力された測定データＤｏｕｔを保持する。

　タイミングｔ４において、ｑ行目の選択線ＬｓにローレベルＬが設定され、ｑ行目の各保持トランジスタＴ２とｑ行目の各選択トランジスタＴ３とがオフ状態に切り替わる。この状態において、測定用スイッチＳＷｍがオフ状態に切り替えられ、転送スイッチＳＷｔｒｓがオン状態に切り替えられる。さらに、ｑ列目の入力スイッチＳＷ１はｑ＋１列目のデータラッチ４３ａに接続されたＬＴ直列接続を設定される。

　データラッチ４３ａがＬＴ直列接続を設定されると、システムコントローラ５０からデータドライバ４０にラッチパルス信号ＬＰが入力される。これによって、ｊ列目のデータラッチ４３ａに保持されている測定データＤｏｕｔは、１列目のデータラッチ４３ａから列番号順に１列ずつラッチパルス信号ＬＰのタイミングに同期してシステムコントローラ５０に転送される。そして、ｑ行目に並ぶｎ列の駆動トランジスタＴ１の各々のしきい値電圧Ｖｔｈに関するデータがシステムコントローラ５０に列番号順に転送される。なお、図１８では、測定期間の全体を説明する便宜上、ラッチパルス信号ＬＰの繰り返される回数が省略されている。

　タイミングｔ５において、ｑ行目の選択線Ｌｓに対するローレベルＬの設定が続けられ、かつ、転送スイッチＳＷｔｒｓがオフ状態に切り替えられ、入力スイッチＳＷ１は、データラッチ４３ａの入力端を再びデータレジスタ４２におけるレジスタに接続する。これによって、ｑ行目の測定期間が終了して、ｑ行目に並んだｎ列の駆動トランジスタＴ１に対し、測定動作が終了する。

　［フレームごとの測定期間］
　図１９～図２２を参照して、フレームごとの測定期間の設定について説明する。なお、図１９は、第１フレームにおける測定期間のタイミングを示し、図２０は、第２フレームにおける測定期間のタイミングを示す。また、図２１は、第ｍフレームにおける測定期間のタイミングを示し、図２２は、第ｍ＋１フレームにおける測定期間のタイミングを示す。

　図１９が示すように、まず、タイミングＴｆ１ａにおいて、１行目の画素ＰＸが発光期間における書込動作を始める。１行目の画素ＰＸが発光期間における書込動作を終了すると、１行目の画素ＰＸが発光期間における発光動作を始めると共に、２行目の画素ＰＸが発光期間における書込動作を始める。こうして、発光期間における書込動作が１行目からｍ－１行目の画素ＰＸまで行番号順に１行ずつ駆動シフトクロック周期によって開始され、発光期間における書込動作が終了した行から順に、発光期間における発光動作が開始される。

　ｍ－１行目の画素ＰＸが発光期間における書込動作を終了すると、ｍ行目であるダミー行の画素ＰＸが非発光期間における書込動作を始める。ダミー行の画素ＰＸが非発光期間における書込動作を終了すると、ダミー行の画素ＰＸが非発光期間における非発光動作を始めると共に、１行目の画素ＰＸが非発光期間における書込動作を始める。この際に、ダミー行の画素ＰＸが非発光期間における非発光動作を始めることに先立ち、システムコントローラ５０は、電源ドライバ３０にクリア信号ＲＳＴを入力して、ダミー行の電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　タイミングＴｆ１ｂにおいて、非発光期間における書込動作がダミー行において終了して、１行目の画素ＰＸが非発光期間における書込動作を始める。１行目の画素ＰＸが非発光期間における書込動作を終了すると、１行目の画素ＰＸが非発光期間における非発光動作を始めると共に、２行目の画素ＰＸが非発光期間における書込動作を始める。こうして、非発光期間における書込動作が１行目からｍ－１行目の画素ＰＸまで行番号順に１行ずつ駆動シフトクロック周期によって開始され、非発光期間における書込動作が終了した行から順に、非発光期間における非発光動作が開始される。

　ｍ－１行目の画素ＰＸが非発光期間における書込動作を終了すると、ｍ行目であるダミー行の画素ＰＸが、再び、非発光期間における書込動作を始める。ダミー行の画素ＰＸが非発光期間における書込動作を終了すると、ダミー行の画素ＰＸが非発光期間における非発光動作を始めると共に、１行目の画素ＰＸが非発光期間における書込動作を始める。この際に、ダミー行の画素ＰＸが非発光期間における非発光動作を始めることに先立ち、システムコントローラ５０は、電源ドライバ３０にクリア信号ＲＳＴを入力して、ダミー行の電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　タイミングＴｆ１ｃにおいて、非発光期間における非発光動作の開始がｍ行目であるダミー行まで終了すると、システムコントローラ５０は、測定シフトクロックＣｌｋｒ、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２を出力して、１行目の画素ＰＸに対する測定動作を進める。そして、１行目の画素ＰＸにおける測定動作が終了すると、選択スタートパルス信号ＳＰのシフトが、ｍ行目に対応するビットまで測定シフトクロック周期によって進められて、２行目からｍ行目までの選択が飛ばされる。これによって、１行目の駆動トランジスタＴ１に関する測定データＤｏｕｔが、システムコントローラ５０の測定データ処理部５４に記憶される。なお、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期によって進められる間において、選択マスクパルス信号ＭＰ１は２行目以降の選択線Ｌｓに対してローレベルＬを設定させる。また、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期によって進められる間において、電源マスクパルス信号ＭＰ２は、全ての電源線Ｌａに対して書込レベルＷＤＶＳＳを設定させる。

　タイミングＴｆ２ａにおいて、選択スタートパルス信号ＳＰの測定シフトクロック周期によるシフトがｍ行目であるダミー行まで進み、１行目の画素ＰＸが、再び、発光期間における書込動作を始める。

　図２０が示すように、タイミングＴｆ２ａにおいて、発光期間における書込動作が１行目からｍ－１行目まで行番号順に１行ずつ再び始められ、発光期間における書込動作が終了した行から順に、発光期間における発光動作が始められる。そして、ｍ－１行目の画素ＰＸが発光期間における書込動作を終了すると、ダミー行の画素ＰＸが非発光期間における書込動作を始め、その後に、非発光期間における非発光動作を始める。

　タイミングＴｆ２ｂにおいて、非発光期間における書込動作がｍ行目であるダミー行において終了すると、非発光期間における書込動作が１行目からダミー行まで行番号順に駆動シフトクロック周期によって再び進められ、非発光期間における書込動作が終了した行から順に、非発光期間における非発光動作が開始される。

　タイミングＴｆ２ｃにおいて、非発光期間における非発光動作の開始がｍ行目であるダミー行まで終了すると、システムコントローラ５０は、測定シフトクロックＣｌｋｒ、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２を出力して、２行目の画素ＰＸに対する測定動作を進める。そして、２行目の画素ＰＸにおける測定動作が終了すると、選択スタートパルス信号ＳＰのシフトが、ｍ行目に対応するビットまで測定シフトクロック周期によって進められて、２行目からｍ行目までの選択が飛ばされる。これによって、２行目の駆動トランジスタＴ１に関する測定データＤｏｕｔが、システムコントローラ５０の測定データ処理部５４に記憶される。なお、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期によって進められる間において、選択マスクパルス信号ＭＰ１は１行目、および、３行目以降の選択線Ｌｓに対してローレベルＬを設定させる。また、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期によって進められる間において、電源マスクパルス信号ＭＰ２は、全ての電源線Ｌａに対して書込レベルＷＤＶＳＳを設定させる。

　タイミングＴｆ３ａにおいて、選択スタートパルス信号ＳＰの測定シフトクロック周期によるシフトがｍ行目であるダミー行まで進み、１行目の画素ＰＸが、再び、発光期間における書込動作を始める。

　図２１が示すように、タイミングＴｆｍａにおいて、発光期間における書込動作が１行目からｍ－１行目まで行番号順に１行ずつ再び始められ、発光期間における書込動作が終了した行から順に、発光期間における発光動作が始められる。そして、ｍ－１行目の画素ＰＸが発光期間における書込動作を終了すると、ダミー行の画素ＰＸが非発光期間における書込動作を始め、その後に、非発光期間における非発光動作を始める。

　タイミングＴｆｍｂにおいて、発光期間における書込動作がｍ行目であるダミー行において終了すると、非発光期間における書込動作が１行目からダミー行まで行番号順に駆動シフトクロック周期によって再び進められ、非発光期間における書込動作が終了した行から順に、非発光期間における非発光動作が開始される。

　タイミングＴｆｍｃにおいて、非発光期間における非発光動作の開始がｍ行目であるダミー行まで終了すると、システムコントローラ５０は、測定シフトクロックＣｌｋｒ、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２を出力して、選択スタートパルス信号ＳＰのシフトをｍ－１行に対応するビットまで進める。そして、１行目からｍ－１行目までの選択が飛ばされて、ｍ－１行目の画素ＰＸにおける測定動作が進む。これによって、ｍ－１行目の駆動トランジスタＴ１に関する測定データＤｏｕｔが、システムコントローラ５０の測定データ処理部５４に記憶される。なお、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期よって進められる間において、選択マスクパルス信号ＭＰ１は１行目からｍ－１行目までの選択線Ｌｓに対してローレベルＬを設定させる。また、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期よって進められる間において、電源マスクパルス信号ＭＰ２は、全ての電源線Ｌａに対して書込レベルＷＤＶＳＳを設定させる。

　タイミングＴｆｍｄにおいて、選択スタートパルス信号ＳＰの測定シフトクロック周期によるシフトがｍ行目であるダミー行まで進み、１行目の画素ＰＸが、再び、発光期間における書込動作を始める。

　図２２が示すように、タイミングＴｆｄａにおいて、発光期間における書込動作が１行目からｍ－１行目まで行番号順に１行ずつ再び始められ、発光期間における書込動作が終了した行から順に、発光期間における発光動作が始められる。そして、ｍ－１行目の画素ＰＸが発光期間における書込動作を終了すると、ダミー行の画素ＰＸが非発光期間における書込動作を始め、その後に、非発光期間における非発光動作を始める。

　タイミングＴｆｄｂにおいて、発光期間における書込動作がｍ行目であるダミー行において終了すると、非発光期間における書込動作が１行目からダミー行まで行番号順に駆動シフトクロック周期によって再び進められ、非発光期間における書込動作が終了した行から順に、非発光期間における非発光動作が開始される。

　タイミングＴｆｄｃにおいて、非発光期間における非発光動作の開始がｍ行目であるダミー行まで終了すると、システムコントローラ５０は、測定シフトクロックＣｌｋｒ、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２を出力して、選択スタートパルス信号ＳＰのシフトをｍ行目に対応するビットまで進める。そして、１行目からｍ－１行目までの選択が飛ばされて、ダミー行の画素ＰＸにおける測定動作が進む。これによって、ダミー行の駆動トランジスタＴ１に関する測定データＤｏｕｔが、システムコントローラ５０の測定データ処理部５４に記憶される。なお、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期によって進められる間において、選択マスクパルス信号ＭＰ１は１行目からｍ－１行目までの選択線Ｌｓに対してローレベルＬを設定させる。また、選択スタートパルス信号ＳＰのシフトが測定シフトクロック周期によって進められる間において、電源マスクパルス信号ＭＰ２は、全ての電源線Ｌａに対して書込レベルＷＤＶＳＳを設定させる。

　タイミングＴｆｄｅにおいて、選択スタートパルス信号ＳＰの測定シフトクロック周期によるシフトがｍ行目であるダミー行まで進み、１行目の画素ＰＸが、再び、発光期間における書込動作を始める。

　このように、１つのフレームが表示される期間において、１行分の画素ＰＸに対して測定期間が設定され、１つのフレームが表示されるごとに、測定期間の設定される行が、１行ずつずらされる。すなわち、第ｈフレーム（ｈは１以上の整数）においてｑ行目の画素ＰＸに対して測定期間が設定されると、第ｈ＋１フレームにおいてはｑ＋１行目の画素ＰＸに対して測定期間が設定される。この際に、ｑ行目の画素ＰＸから得られた測定データＤｏｕｔは、システムコントローラ５０における測定データ処理部５４において、ｑ行目の画素ＰＸが対応づけられた記憶領域に記憶される。これによって、ｍ行×ｎ列の測定データＤｏｕｔは、フレームがｍ回繰り返されるごとに更新される。そして、システムコントローラ５０は、第ｈ＋１フレームの発光動作に用いられる制御階調値Ｄｉｎを生成する際に、ｑ行目の測定データＤｏｕｔとして最新の測定データＤｏｕｔを用いる。また、システムコントローラ５０は、ｑ行目以外の測定データＤｏｕｔとして、第ｈフレーム以前の測定データＤｏｕｔを用いる。

　図２３、および、２４を参照して、１つのフレームが表示される期間における各制御信号の電圧レベルの推移について詳しく説明する。なお、図２３は、測定期間がｑ行目の画素ＰＸに設定される際の各制御信号の電圧レベルの推移を示し、図２４は、測定期間がダミー行の画素ＰＸに設定される際の各制御信号の電圧レベルの推移を示す。

　図２３が示すように、まず、選択ドライバ２０は、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の選択線Ｌｓからｍ行目であるダミー行の選択線Ｌｓまで行番号順に一旦ハイレベルＨを設定する。

　また、電源ドライバ３０は、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の電源線Ｌａからｍ－１行目の電源線Ｌａまで行番号順に一旦書込レベルＷＤＶＳＳを設定する。一方で、電源ドライバ３０は、選択スタートパルス信号ＳＰのシフトにかかわらず、ｍ行目の電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　そして、データドライバ４０は、ｉ行目の選択線ＬｓにハイレベルＨが設定されて、ｉ行目の電源線Ｌａに書込レベルＷＤＶＳＳが設定されているときに、ｉ行目の画素回路ＰＣＣに対して、制御階調値Ｄｉｎに基づく制御階調値レベルＶｄａｔａを設定する。これによって、ｉ行目の選択線ＬｓがローレベルＬを設定され、かつ、ｉ行目の電源線Ｌａが発光レベルＥＬＶＤＤを設定されているときに、制御階調値レベルＶｄａｔａに基づくドレイン‐ソース間電流ＩｄｓがＥＬ素子ＯＥＬに流れる。

　この際に、電源ドライバ３０は、ｍ行目であるダミー行の電源線Ｌａに対して書込レベルＷＤＶＳＳを設定し続ける。また、データドライバ４０は、ｍ行目であるダミー行の選択されるときに、最低階調に相当する制御階調値レベルＶｄａｔａを設定する。それゆえに、ダミー行の画素ＰＸにおいては、最低階調の設定に基づいてドレイン‐ソース間電流Ｉｄｓが流れない。

　次いで、選択ドライバ２０は、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつ再びシフトさせて、１行目の選択線Ｌｓからｍ行目であるダミー行の選択線Ｌｓまで行番号順に一旦ハイレベルＨを設定する。

　また、電源ドライバ３０は、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつ再びシフトさせて、１行目の電源線Ｌａからｍ－１行目の電源線Ｌａまで行番号順に書込レベルＷＤＶＳＳを設定する。一方で、電源ドライバ３０は、選択スタートパルス信号ＳＰのシフトにかかわらず、ｍ行目の電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　そして、データドライバ４０は、ｉ行目の選択線ＬｓにハイレベルＨが設定されて、ｉ行目の電源線Ｌａに書込レベルＷＤＶＳＳが設定されているときに、ｉ行目の画素回路ＰＣＣに対して、最低階調となる制御階調値Ｄｉｎに基づく制御階調値レベルＶｄａｔａを設定する。これによって、１行目の選択線Ｌｓからｍ－１行目の選択線Ｌｓまで、選択された画素ＰＸから順に、最低階調の設定に基づいてＥＬ素子ＯＥＬが発光しなくなる。なお、こうした期間においても、ダミー行の画素ＰＸにおいては、引き続き、最低階調の設定に基づいてドレイン‐ソース間電流Ｉｄｓが流れない。

　続いて、選択ドライバ２０は、選択マスクパルス信号ＭＰ１の電圧レベルがローレベルを設定された状態で、選択スタートパルス信号ＳＰを測定シフトクロック周期によって行番号順に１行ずつシフトさせて、選択線Ｌｓの選択をｑ行目まで飛ばす。そして、選択マスクパルス信号ＭＰ１の電圧レベルがハイレベルを設定されるとき、選択ドライバ２０は、ｑ行目の選択線ＬｓにハイレベルＨを設定する。なお、この間に、電源マスクパルス信号ＭＰ２の電圧レベルがハイレベルＨを設定され続けることによって、電源ドライバ３０は全ての電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　ここで、ｑ行目の選択線Ｌｓにハイレベルが設定されているとき、データドライバ４０は、ｑ行目の画素ＰＸに測定動作を開始させる。これによって、ｑ行目の画素ＰＸに関する測定データＤｏｕｔがデータドライバ４０から出力されて、選択マスクパルス信号ＭＰ１のハイレベルへの切り替わりから測定期間が経過すると、選択マスクパルス信号ＭＰ１の電圧レベルが、再びローレベルに切り替えられる。これによって、選択ドライバ２０は、選択スタートパルス信号ＳＰを測定シフトクロック周期によってｑ＋１行目から行番号順に１行ずつシフトさせて、選択線Ｌｓの選択を最終行であるダミー行まで飛ばす。

　次いで、選択マスクパルス信号ＭＰ１の電圧レベルが、再びハイレベルに切り替えられ、選択ドライバ２０は、再び、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の選択線Ｌｓからｍ行目であるダミー行の選択線Ｌｓまで行番号順に一旦ハイレベルＨを設定する。

　また、電源マスクパルス信号ＭＰ２の電圧レベルが、ローレベルに切り替えられ、電源ドライバ３０もまた、再び、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の電源線Ｌａからｍ－１行目の電源線Ｌａまで行番号順に一旦書込レベルＷＤＶＳＳを設定する。

　図２４が示すように、最終行であるダミー行に測定期間が設定されるときもまた、まず、選択ドライバ２０、電源ドライバ３０、および、データドライバ４０は、１行目からｍ－１行目の画素回路ＰＣＣの各々に発光期間を設定する。こうした発光期間が設定される期間において、選択ドライバ２０、電源ドライバ３０、および、データドライバ４０は、ダミー行の画素回路に非発光期間を設定し、ダミー行の画素回路では、最低階調の設定に基づいてドレイン‐ソース間電流Ｉｄｓが流れない。

　次いで、選択ドライバ２０、電源ドライバ３０、および、データドライバ４０は、１行目からｍ－１行目の画素回路ＰＣＣの各々に発光期間を設定する。こうした非発光期間が設定される期間において、選択ドライバ２０、電源ドライバ３０、および、データドライバ４０は、ダミー行の画素回路に再び非発光期間を設定し、ダミー行の画素回路では、最低階調の設定に基づいてドレイン‐ソース間電流Ｉｄｓが流れない。

　続いて、選択ドライバ２０は、選択マスクパルス信号ＭＰ１の電圧レベルがローレベルを設定された状態で、選択スタートパルス信号ＳＰを測定シフトクロック周期によって行番号順に１行ずつシフトさせて、選択線Ｌｓの選択を最終行であるｍ行目まで飛ばす。そして、選択マスクパルス信号ＭＰ１の電圧レベルがハイレベルを設定されるとき、選択ドライバ２０は、ダミー行の選択線ＬｓにハイレベルＨを設定する。なお、この間に、電源マスクパルス信号ＭＰ２の電圧レベルがハイレベルを設定され続けることによって、電源ドライバ３０は全ての電源線Ｌａに書込レベルＷＤＶＳＳを設定し続ける。

　ここで、ダミー行の選択線Ｌｓにハイレベルが設定されているときに、データドライバ４０は、ダミー行の画素ＰＸに測定動作を開始させる。これによって、ダミー行の画素ＰＸに関する測定データＤｏｕｔがデータドライバ４０から出力される。そして、選択マスクパルス信号ＭＰ１のハイレベルへの切り替わりから測定期間が経過すると、選択ドライバ２０は、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の選択線Ｌｓからｍ行目であるダミー行の選択線Ｌｓまで行番号順に一旦ハイレベルＨを設定する。また、電源マスクパルス信号ＭＰ２の電圧レベルが、ローレベルに切り替えられ、電源ドライバ３０もまた、再び、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の電源線Ｌａからｍ－１行目の電源線Ｌａまで行番号順に一旦書込レベルＷＤＶＳＳを設定する。
　以上、上記第１実施形態によれば、以下に列記する効果が得られる。

　（１１）移動体に搭載されたＥＬ装置のように、ＥＬ装置に対する環境温度が変わりやすい場合には、駆動トランジスタＴ１のしきい値電圧Ｖｔｈも短い期間で大きく変わる。この点、上述した構成であれば、特性値を得るための測定期間がフレームごとに設定されるため、例えば、ＥＬ装置の休止状態からの復帰時やＥＬ装置の起動時のみに測定期間が設定される構成と比べて、測定データＤｏｕｔの更新される周期が短い。それゆえに、環境温度に起因したＥＬ素子ＯＥＬにおける輝度の発振現象が、より効果的に抑えられる。

　（１２）また、発光期間、非発光期間、および、測定期間がこの順に繰り返されるため、発光期間と測定期間との間隔も短い。それゆえに、環境温度に起因したＥＬ素子ＯＥＬにおける輝度の発振現象が、より効果的に抑えられる。

　（１３）１行ずつの測定期間がフレームごとに設定されるため、複数行ずつ測定期間が設定される構成と比べて、フレームごとの測定期間の長さが短い。それゆえに、測定期間がフレーム内に組み込まれる構成であっても、ＥＬ装置における画像の表示性能を保つことが可能である。

　（１４）特に、ＥＬ素子ＯＥＬの発光しない期間は、動画の表示を鮮明にするために挿入される期間であって、こうした黒表示の一部として測定期間が設定されるため、ＥＬ装置における画像の表示性能を十分に保つことが可能である。

　（１５）また、ＥＬ素子ＯＥＬが発光しない期間に、画素回路ＰＣＣから特性値が取得されるため、特性値が取得される画素回路ＰＣＣの周辺環境は、複数の画素回路ＰＣＣの各々において、ＥＬ素子ＯＥＬの発光しないほぼ等しい環境に設定される。そして、特性値の取得される際の周辺環境が、複数の画素回路ＰＣＣの各々においてほぼ等しいため、駆動レベルの補正の度合いが画素回路ＰＣＣ間においてばらつくことが抑えられる。

　（１６）選択ドライバ２０、および、電源ドライバ３０は、ｍ行の画素ＰＸから行番号順に１行ずつ発光期間を設定し、かつ、ｍ行の画素ＰＸから行番号順に１行ずつ非発光期間を設定し、かつ、ｍ行の画素ＰＸから所定の行に測定期間を設定する。それゆえに、発光期間、非発光期間、および、測定期間の設定に要するアナログ電源やロジック電源の構成を簡素化することが可能である。

　（１７）選択ドライバ２０、および、電源ドライバ３０は、測定期間の設定に際して、選択スタートパルス信号ＳＰを駆動シフトクロック周期よりも十分に短い測定シフトクロック周期によってシフトさせる。それゆえに、発光期間の設定や非発光期間の設定のように、駆動シフトクロック周期によって選択スタートパルス信号ＳＰをシフトさせる構成と比べて、ｍ行の選択線Ｌｓの中から１つの選択線Ｌｓを選択することに要する時間が短い。

　（１８）測定期間の設定される選択行がフレームごとに１行ずつ列方向に沿ってずらされる。それゆえに、列方向に沿って間欠的に特性値が取得される構成と比べて、制御階調値Ｄｉｎに対する補正が、列方向においてきめ細やかとなる。

　上記実施形態は、以下のように変更して実施することが可能である。
　［ダミー行の位置］
　・第２実施形態において、第２画素回路の並ぶ選択行であるダミー行は、１行目であってもよいし、１行目以外であってもよい。
　例えば、ダミー行が１行目に設定されるとき、図２５が示すように、タイミングＴｆｄａにおいて、まず、非発光期間における書込動作が、１行目であるダミー行の画素ＰＸにおいて開始される。ダミー行の画素ＰＸにおいて非発光期間における書込動作が終了すると、ダミー行の画素ＰＸにおいて非発光期間における非発光動作が開始されると共に、２行目の画素ＰＸにおいて発光期間における書込動作が開始される。次いで、発光期間における書込動作が、２行目からｍ行目まで行番号順に１行ずつ始められ、発光期間における書込動作が終了した行から順に、発光期間における発光動作が始められる。

　タイミングＴｆｄｂにおいて、発光期間における書込動作がｍ行目の画素ＰＸにおいて終了すると、非発光期間における書込動作が、１行目であるダミー行からｍ行目まで行番号順に駆動シフトクロック周期によって進められる。そして、非発光期間における書込動作が終了した行から順に、非発光期間における非発光動作が開始される。

　タイミングＴｆｄｃにおいて、非発光期間における非発光動作の開始がｍ行目まで終了すると、システムコントローラ５０は、測定シフトクロックＣｌｋｒ、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２を出力して、ダミー行の画素ＰＸに対する測定動作を進める。そして、ダミー行の画素ＰＸにおける測定動作が終了すると、選択スタートパルス信号ＳＰのシフトがｍ行目に対応するビットまで進められて、２行目からｍ行目までの選択が飛ばされる。これによって、ダミー行の駆動トランジスタＴ１に関する測定データＤｏｕｔが、システムコントローラ５０の測定データ処理部５４に記憶される。

　タイミングＴｆｄｅにおいて、選択スタートパルス信号ＳＰの測定シフトクロック周期によるシフトがｍ行目まで進み、１行目であるダミー行の画素ＰＸが、再び、非発光期間における書込動作を始める。
　・第２実施形態において、第２画素回路の並ぶ選択行であるダミー行は、２行以上であってもよい。

　例えば、ダミー行が１行目と最終行であるｍ行目とに設定されるとき、図２６が示すように、タイミングＴｆｄａにおいて、まず、非発光期間における書込動作が、１行目であるダミー行の画素ＰＸにおいて開始される。ダミー行の画素ＰＸにおいて非発光期間における書込動作が終了すると、ダミー行の画素ＰＸにおいて非発光期間における非発光動作が開始されると共に、２行目の画素ＰＸにおいて発光期間における書込動作が開始される。次いで、発光期間における書込動作が、２行目からｍ－１行目まで行番号順に１行ずつ始められ、発光期間における書込動作が終了した行から順に、発光期間における発光動作が始められる。そして、発光期間における書込動作がｍ－１行目まで終了すると、非発光期間における書込動作が、ｍ行目であるダミー行の画素ＰＸにおいて開始され、続いて、非発光期間における非発光動作が進められる。

　タイミングＴｆｄｂにおいて、非発光期間における書込動作がｍ行目の画素ＰＸにおいて終了すると、非発光期間における書込動作が、１行目であるダミー行からｍ行目まで行番号順に駆動シフトクロック周期によって進められる。そして、非発光期間における書込動作が終了した行から順に、非発光期間における非発光動作が開始される。

　タイミングＴｆｄｃにおいて、非発光期間における非発光動作の開始がｍ行目まで終了すると、システムコントローラ５０は、測定シフトクロックＣｌｋｒ、選択マスクパルス信号ＭＰ１、および、電源マスクパルス信号ＭＰ２を出力して、選択スタートパルス信号ＳＰのシフトがｍ行目に対応するビットまで進められて、１行目からｍ行目までの選択が飛ばされる。そして、ダミー行の画素ＰＸにおける測定動作が進み、このダミー行の画素ＰＸにおける測定動作が終了すると、これによって、ダミー行の駆動トランジスタＴ１に関する測定データＤｏｕｔが、システムコントローラ５０の測定データ処理部５４に記憶される。

　タイミングＴｆｄｅにおいて、選択スタートパルス信号ＳＰの測定シフトクロック周期によるシフトがｍ行目まで進み、１行目であるダミー行の画素ＰＸが、再び、非発光期間における書込動作を始める。

　［ダミー行における非発光期間の設定］
　・第２実施形態において、非発光期間がダミー行に設定される形態は、ダミー行の選択線Ｌｓに論理的なハイレベルが設定されない形態であってもよい。要するに、ＥＬ装置の備える制御部は、第２画素回路に非発光期間の設定および測定期間の設定のみを繰り返す構成であればよく、ＥＬ装置の制御部は、例えば、測定期間以外の期間を非発光期間として設定してもよい。

　例えば、図２７が示すように、選択ドライバ２０は、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行ずつシフトさせて、１行目の選択線Ｌｓから、第１画素回路の最終行であるｍ－１行目の選択線Ｌｓまで、行番号順に一旦ハイレベルＨを設定する。そして、ｍ－１行目の選択線Ｌｓまでハイレベルの設定が終了すると、選択ドライバ２０は、クリア信号ＲＳＴの入力などによって、選択スタートパルス信号ＳＰを駆動シフトクロック周期によって行番号順に１行目から１行ずつ再びシフトさせる。この際に、最終行であるダミー行の保持容量Ｃｓには、駆動トランジスタＴ１のしきい値電圧を超えない電圧が予め保持されていればよい。

　このようにダミー行の選択線Ｌｓが非発光期間において選択されない構成であっても、測定期間以外におけるゲート‐ソース間電圧Ｖｇｓがしきい値電圧を超えない設定であれば、上述した効果を得ることは可能である。また、ダミー行の選択線Ｌｓを非発光期間において別途設定する構成が不要であるから、選択線Ｌｓを選択するための構成を簡素化することも可能である。

　なお、測定期間において緩和時間ｔｓが経過したとき、ドレイン‐ソース間電流Ｉｄｓはほぼ流れない状態であって、ゲート‐ソース間電圧Ｖｇｓはしきい値電圧Ｖｔｈに相当する大きさである。そして、測定期間が経過したときに、保持トランジスタＴ２と選択トランジスタＴ３とがオフ状態を設定されるため、測定期間が経過したときの状態は、第２画素回路においてほぼ保持される。それゆえに、ダミー行の選択線Ｌｓが非発光期間において別途選択されない構成であっても、ドレイン‐ソース間電流Ｉｄｓが流れない期間である非発光期間として測定期間以外の期間を設定することができる。

　［補正データ］
　・特性値の代表値と補正の度合いとを対応付ける補正データは、上記式（１４）に加えて、他の対応付けを有してもよい。すなわち、第２画素回路における特性値の代表値は、画素回路ＰＣＣの温度を代表する値であって、制御部の備える補正データは、こうした代表値の範囲が相互に異なる複数の補正領域に区分されていてもよい。この際に、複数の補正領域の各々において、代表値と補正の度合いとの関係が相互に異なり、相互に隣り合う補正領域間の境界では補正の度合いが一致していることが好ましい。すなわち、１つの補正領域における代表値と補正の度合いとの関係は、他の補正領域における代表値と補正の度合いとの関係とは異なり、かつ、２つの補正領域の境界において代表値が連続する該２つの補正領域の各々では、境界に相当する補正の度合いが一致していることが好ましい。

　［高温輝度制御］
　例えば、図２８が示すように、代表値に対応する温度がＴｃ２（０℃）からＴｃ（７０℃）までの補正領域において、補正データは、特性値の代表値と補正の度合いとの対応付けとして上記式（１４）に示す関係を有している。そして、代表値に対応する温度がＴｃ以上の補正領域において、補正データは、特性値の代表値と補正の度合いとの対応付けとして下記式（１６）に示す関係を有している。
　（１／Δβ）０．５
　＝１＋（ＡＺ（Ｔ）－ＡＺ（Ｔ０）＋Ｃ）／（α×Ａ）
　Ｃ＝（ＡＺ（Ｔ）－ＡＺ（Ｔｃ））×（１－α）　　　　　　　　　・・・（１６）

　上記式（１７）において、定数αとして１よりも小さい値が設定されると、代表値に対応する温度が７０℃以上に上昇するとき、制御階調値Ｄｉｎに基づくドレイン‐ソース間電流Ｉｄｓは急激に小さくなる。なお、補正変数Ｃが設定されるため、温度Ｔが温度Ｔｃよりも低いときと、温度Ｔが温度Ｔｃよりも高いときとの間において、温度補正量ｆは連続している。

　上記式（１７）に基づく基準階調値Ｄｂの補正によれば、ＥＬ素子ＯＥＬにおいて発光特性の劣化が速まる環境温度、また、画素回路ＰＣＣの電気的な特性の劣化が速まる環境温度において、ＥＬ素子ＯＥＬの発光に伴う更なる温度上昇が抑えられる。そして、温度Ｔｃの前後において温度補正量ｆの連続性が得られているため、こうした温度Ｔｃ付近における輝度の発振現象も抑えられる。

　［低温輝度制御］
　例えば、図２８が示すように、代表値に対応する温度が－４０℃からＴｃ２（０℃）までの補正領域において、補正データは、特性値の代表値と補正の度合いとの対応付けとして下記式（１７）に示す関係を有している。
　（１／Δβ）０．５
　＝１＋（ＡＺ（Ｔｃ２）－ＡＺ（Ｔ０））／Ａ　　　　　　　　　　・・・（１７）

　例えば、駆動トランジスタＴ１を構成する半導体膜がアモルファスシリコン膜であるとき、－３０℃のような極低温においてＥＬ素子ＯＥＬが輝度を保つためには、非常に高い制御階調値Ｄｉｎが必要とされる。そして、制御階調値Ｄｉｎが高まるほど、制御階調値Ｄｉｎを算出する制御部において負荷が高まり、また、制御階調値Ｄｉｎに基づく制御階調値レベルＶｄａｔａを生成するための設定部においても負荷が高まる。

　この点で、例えば、上記式（１６）において上記定数αとして１未満の値が設定されると、代表値に対応する温度が温度Ｔｃ２（０℃）以下であるときに、制御階調値Ｄｉｎに基づくドレイン‐ソース間電流Ｉｄｓの上昇が急激に抑えられる。さらに、上記定数αとして無限大が設定されるとき、上記式（１７）が示すように、温度補正量ｆは固定値に設定される。そして、温度Ｔｃ２の前後において温度補正量ｆの連続性が得られているため、こうした温度Ｔｃ２付近における輝度の発振現象も抑えられる。
　図２９は、図２８の補正データに基づく補正から得られた輝度の温度依存性を示す。

　図２９が示すように、代表値に対応する温度がＴｃ２（０℃）以下において、制御階調値Ｄｉｎから得られる制御輝度は、温度が低いほど低い。代表値に対応する温度がＴｃ２（０℃）からＴｃ（７０℃）までの補正領域において、制御階調値Ｄｉｎから得られる制御輝度は、温度の変化にかかわらずほぼ一定である。そして、代表値に対応する温度がＴｃ（７０℃）以上の補正領域において、制御階調値Ｄｉｎから得られる制御輝度は、温度が高いほど低い。

　・補正データは、駆動レベルに対する補正の度合いと特性値の代表値とを予め対応付けたデータであればよく、上記式（１４）以外の対応付けを有していてもよいし、複数の第２画素回路が備えられる構成であれば、第２画素回路ごとに異なる対応付けを有していてもよい。例えば、補正データは、第２画素回路から得られた特性値の代表値が大きいほど大きい温度補正量ｆが対応付けられたデータであってもよく、こうしたデータが第２画素回路の位置ごとに異なっていてもよい。
　・制御部は、第１画素ＰＸ１に対する基準階調値Ｄｂの温度補正と同じく、第２画素ＰＸ２に対する基準階調値Ｄｂも温度補正量ｆによって補正してもよい。

　［第２画素回路における特性値の代表値］
　・第２画素回路から得られた特性値の代表値は、例えば、複数の第２画素回路が１つのパネルに分散しているとき、複数の第２画素回路の各々の特性値が代表値であって、第２画素回路の代表値は、その第２画素回路の周辺に位置する第１画素回路に適用されてもよい。例えば、１つのパネルの４隅に第２画素回路が配置され、１つのパネルの４分割された領域の各々に対して、その領域に含まれる第２画素回路の代表値が適用されてもよい。
　・第２画素回路に対する測定期間の設定は、第１画素回路における発光期間や非発光期間にかかわらず定期的に行われる構成であってもよい。
　・測定期間に設定される測定レベルＶＭは、第１画素回路と第２画素回路との間において相互に異なるレベルであってもよい。

　［測定期間の設定される選択行］
　・第２実施形態において、第２画素回路の特性値は、フレームごとに取得されてもよい。例えば、ダミー行の画素ＰＸに対する測定期間と、ダミー行以外の画素ＰＸに対する測定期間とが、１つのフレーム内に設定されてもよい。こうした測定期間の設定によれば、基準階調値Ｄｂに対する温度補正量ｆとしきい値補正量ｋとが、１つのフレーム内から１行ずつ得られるため、制御階調値Ｄｉｎにおける補正の精度が、さらに高められる。

　・第２実施形態において、測定期間の設定される選択行は、１つのフレームが表示されるごとに列方向に沿って２行以上ずれていてもよい。この場合に、１つのフレームが表示されるごとの選択行のシフト量がシフト量Ｓｆとして設定されるとき、測定データ処理部５４は、ｍ／Ｓｆ行×ｎ列の記憶領域を備え、列方向に沿って並ぶＳｆ個の画素ＰＸの各々が１つの記憶領域に対応づけられる。そして、複数のダミー行を有する構成において、こうした選択行のシフトが適用されてもよい。

　・第２実施形態において、列方向に沿って並ぶＳｆ個の画素ＰＸが１つのグループとして設定され、各グループの最初の行のみが選択行として設定されてもよい。すなわち、選択行は、１行目、１１行目、２１行目、…、ｍ－２０行目、ｍ－１０行目、ｍ行目の順にフレームごとに繰り返しシフトする構成であってもよい。また、各グループの最初の行に限らず、各グループ内の特定の行が検出対象行として設定され、グループ内の各行の測定データＤｏｕｔが、常に特定の行の測定データＤｏｕｔによって代表する構成であってもよい。そして、複数のダミー行を有する構成において、こうしたグループの選択が適用されてもよい。

　駆動トランジスタＴ１の有する特性値は、駆動トランジスタＴ１の温度や駆動トランジスタＴ１の製造過程などに依存するため、相互に隣り合う複数の選択行において、こうした特性値がほぼ等しいことが少なくない。この点で、上記変形例であれば、測定期間に設定される選択行が、列方向に沿って複数行ずつ空けて設定されて、駆動レベルの補正に必要とされる特性値もまた、列方向において間欠的に取得される。それゆえに、全ての選択行の各々から特性値が取得される構成と比べて、パネル全体における特性値の傾向が短い時間で把握される。

　・第２実施形態において、今回のフレームにおいて得られた１行分の第１画素回路の測定データＤｏｕｔは、全行の第１画素回路の測定データＤｏｕｔとして取り扱われてもよい。この場合に、測定データ処理部５４は、第１画素回路の測定データＤｏｕｔの記憶領域として１行×ｎ列の記憶領域を備え、第２画素回路の測定データＤｏｕｔの記憶領域として１行×ｎ列の記憶領域を備えている。

　例えば、駆動トランジスタＴ１の環境温度がしきい値電圧Ｖｔｈの変化量を支配するとき、全ての駆動トランジスタＴ１においてしきい値電圧Ｖｔｈの変化量が近くなる。この点で、上述の構成によれば、１つの行に対する測定データＤｏｕｔが、他の行に対する測定データＤｏｕｔとしても用いられるため、制御階調値Ｄｉｎの算出に要する制御部の負荷や測定データＤｏｕｔの記憶に要する負荷が軽減される。

　・第２実施形態において、測定期間の設定される選択行は、フレームごとに同じ行であってもよい。また、測定期間の設定される選択行は、フレームごとに不規則であってもよい。なお、測定期間の設定される選択行がフレームごとに不規則である場合には、例えば、１からｍまでの間の数をフレームごとに乱数として発生させるランダム関数がシステムコントローラ５０にて用いられる。そして、測定シフトクロックＣｌｋｒにて保持部分の出力されるタイミングと、選択マスクパルス信号ＭＰ１にてハイレベルが設定されるタイミングとが同期する構成であればよい。この際に、ダミー行に対する測定期間の設定が、乱数の中に含まれてもよいし、含まれなくともよい。

　・第２実施形態において、測定期間の設定される選択行は、フレームごとに２以上設定されてもよい。この際に、システムコントローラ５０は、測定シフトクロックＣｌｋｒの出力に際して、相互に異なるタイミングで２つの保持部分を出力し、選択マスクパルス信号ＭＰ１にも、相互に異なるタイミングで２回のハイレベルが出力される。そして、２つの保持部分の各々が出力されるタイミングと、２回のハイレベルの各々が出力されるタイミングとが同期する構成であればよい。なお、１つのフレームに含まれる２以上の測定期間の設定の中に、ダミー行に対する測定期間の設定が含まれることが好ましい。

　・第２実施形態において、測定期間の設定される第２画素回路は、１つの選択行における一部分であってもよい。このような第２画素回路の設定は、例えば、測定期間の設定される選択行において、データドライバ４０が、一部のデータ線Ｌｄとアナログ電源７０とを導通させて、一部のデータ線Ｌｄのみに測定レベルＶＭを設定することによって実現される。

　・第１実施形態において、入力信号ＳＩＧは、ＥＬ素子ＯＥＬごとの輝度の階調を示すデジタル信号であってもよい。なお、制御部３に入力される入力信号ＳＩＧが、ＥＬ素子ＯＥＬごとの輝度の階調を示すデジタル信号であるとき、制御部３からはデータ変換部が割愛されて、制御部３は入力信号ＳＩＧ自体を基準階調値Ｄｂとして取り扱う。例えば、露光対象を露光するか否かという２階調の光源としてＥＬ装置が用いられる場合には、こうした簡素な構成が好ましい。

　・第１実施形態において、測定データＤｏｕｔは、画素回路ＰＣＣから出力されるアナログ信号であってもよい。測定データＤｏｕｔがアナログ信号であるとき、画素回路ＰＣＣと制御部３との間のＡＤＣが割愛されて、測定データＤｏｕｔの示すアナログ値をデジタル値に変換するＡＤＣを制御部３が備えている。

　［画素回路ＰＣＣ］
　・画素回路ＰＣＣは、３つのｎチャンネル型トランジスタと１つの保持容量Ｃｓとを備える３Ｔ１Ｃ型の回路に限らず、例えば、２つのｎチャンネル型トランジスタと１つの保持容量Ｃｓとを備える２Ｔ１Ｃ型の回路であってもよいし、４つ以上のトランジスタから構成される回路であってもよい。なお、第１画素回路を構成する回路要素と、第２画素回路を構成する回路要素とは相互に異なってもよいが、第１画素回路に対する駆動レベルの補正の精度が高まる点において、第１画素回路を構成する回路要素と、第２画素回路を構成する回路要素とは相互に等しいことが好ましい。

　・画素回路ＰＣＣは、駆動トランジスタＴ１におけるゲート‐ソース間電圧Ｖｇｓの保持機能を有しない構成であってもよいし、ゲート‐ソース間電圧Ｖｇｓの保持機能以外の機能を能動素子や受動素子として備える構成であってもよい。なお、第１画素ＰＸ１における輝度が安定する点において、駆動トランジスタＴ１におけるゲート‐ソース間電圧Ｖｇｓの保持機能を第１画素回路が備えることが好ましい。

　・駆動トランジスタＴ１、保持トランジスタＴ２、および、選択トランジスタＴ３は、ｎチャンネル型トランジスタに限らず、ｐチャンネル型トランジスタであってもよい。この際に、駆動トランジスタＴ１のソースは、電源線Ｌａに電気的接続し、駆動トランジスタＴ１のドレインは、ノードＮ２に電気的接続される。保持トランジスタＴ２のソースは、駆動トランジスタＴ１のソースに電気的接続され、保持トランジスタＴ２のドレインは、駆動トランジスタＴ１のゲートに電気的接続される。そして、選択トランジスタＴ３のドレインは、データ線Ｌｄに電気的接続され、選択トランジスタＴ３のソースは、駆動トランジスタＴ１のドレインに電気的接続される。

　・各実施形態において、非発光期間におけるゲート‐ソース間電圧Ｖｇｓが第２画素回路において逆バイアスであってもよい。例えば、非発光期間における非発光動作では、基準レベルＥＬＶＳＳよりも低い電圧レベルが電源信号Ｖａに設定されてもよい。

　・各実施形態において、保持トランジスタＴ２のゲートに接続される選択線と、選択トランジスタＴ３のゲートに接続される選択線とは、相互に異なる選択線であって、保持トランジスタＴ２に接続される選択線と、選択トランジスタＴ３に接続される選択線とは、相互に異なる電圧レベルを設定されてもよい。

　こうした構成によれば、保持トランジスタＴ２のオン状態と、選択トランジスタＴ３のオン状態とを、相互に異なるタイミングに設定することが可能である。また、保持トランジスタＴ２のオフ状態と、選択トランジスタＴ３のオフ状態とを、これもまた相互に異なるタイミングに設定することが可能である。

　・要するに、パネル２に備えられる複数の画素回路ＰＣＣの各々は、駆動トランジスタＴ１が電流路を備え、その駆動トランジスタＴ１が駆動レベルに基づいて電流を制御する回路であればよく、画素回路ＰＣＣの備える回路素子の種類や回路素子間の接続構成は任意に選択することが可能である。

　［ＥＬ素子ＯＥＬ］
　・ＥＬ素子ＯＥＬは、有機ＥＬ素子であってもよいし、無機ＥＬ素子であってもよいし、発光ダイオードであってもよい。要するに、ＥＬ素子は、駆動トランジスタのドレイン‐ソース間電流が流れることによって発光する素子であればよい。

　［ＥＬ装置］
　・第２実施形態において、データ線Ｌｄの電圧レベルを測定データＤｏｕｔに変換するＡＤＣと、制御階調値Ｄｉｎを制御階調値レベルＶｄａｔａに変換するＤＡＣとは、１ビットに対応する電圧幅が同一であることが好ましい。こうした変換回路の構成であれば、測定データＤｏｕｔをしきい値電圧Ｖｔｈとして取り扱うことが可能である。

　・第１実施形態の補正部は、ガンマ補正部を備えてもよい。なお、階調成分Ｄｓｉｇが２階調のような小さい階調であってガンマ補正を必要としない場合には、ガンマ補正部が省略されてもよい。例えば、露光対象を露光するか否かという２階調の光源として画素ＰＸが用いられる場合には、制御部３の構成が簡素である観点において、ガンマ補正部の省略された構成であることが好ましい。
　・ＥＬ装置は、例えば、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯機器などの各種の電子機器の表示部に用いることができる。

　・ＥＬ装置において画素の並ぶ方向は、２次元方向であってもよいし、１次元方向であってもよい。例えば、ＥＬ装置１は、複数の画素ＰＸが１次元方向に沿って並ぶ発光素子アレイ基板として感光体ドラムに搭載されて、発光素子アレイ基板から出射された光が感光ドラムに照射されて感光ドラムを露光する露光装置であってもよい。この際に、１次元方向に沿って並ぶ複数の画素ＰＸの少なくとも１つが第２画素ＰＸ２であって、第２画素ＰＸ２以外の画素ＰＸが第１画素ＰＸ１であればよい。

　［要素回路］
　・駆動トランジスタＴ１から駆動電流を受ける電流駆動素子は、ＥＬ素子ＯＥＬや発光ダイオードに限らず、各種のセンサー素子であってもよい。また、第１要素回路、および、第２要素回路は、画素回路ＰＣＣに限らず、データ線と、データ線の電圧レベルに基づいて電流を制御するトランジスタとを含み、データ線が電流路に電気的に接続可能な構成であればよい。

　・要素回路は、例えば、センサー素子と駆動トランジスタＴ１とを備えるセンサー回路であってもよく、センサー回路が適用される電流駆動装置は、ＥＬ装置に限らず、各種のセンサー回路を備えるセンサー装置であってもよい。センサー装置は、例えば、バイオセンサー装置、温度センサー装置、照度センサー装置、および、濃度センサー装置のいずれか１つに具体化される。センサー素子は、センサー装置の測定する対象に合わせて適宜選択されるものであって、例えば、バイオセンサー素子、温度センサー素子、照度センサー素子、および、濃度センサー素子のいずれか１つに具体化される。
　この際に、駆動トランジスタＴ１がＥＬ素子ＯＥＬに電流を流す発光期間のように、駆動トランジスタＴ１がセンサー素子に電流を流す期間は、センサー素子における検出対象の測定期間である。

　例えば、センサー素子が電界セルであるとき、電界セルは、所望の電気化学反応を進めるための基質を含む電解質溶液と、ノードＮ２に接続される第１作用電極と、第１作用電極との間で電界反応を生じさせる第２作用電極と、参照電極とを備える。第１作用電極、第２作用電極、および、参照電極は、いずれも電解質溶液に接続される。第１作用電極と第２作用電極との間で電気化学反応が進むとき、負電位側の電極はカソード電極として機能し、正電位側の電極はアノード電極として機能する。

　データドライバ４０は、センサー素子の電流値に相当する反応レベルの電圧をデータ線Ｌｄに設定し、反応レベルと書込レベルとの差に相当する電圧に基づいて、反応レベルに基づく駆動電流を電界セルに流す。これによって、要素回路は、電界セルを電流駆動する。また、データドライバ４０は、測定レベルの一例である反応レベルの電圧をデータ線Ｌｄに設定し、その後、ハイインピーダンス状態に設定されたデータ線Ｌｄの電圧レベルと、参照電極の電圧レベルとを測定し、これらデータ線Ｌｄの電圧レベルと、参照電極の電圧レベルとの差から、電解質中における基質の酸化還元電位を測定する。

　上述したセンサー装置においても、第２駆動回路から取得された特性値の代表値が決定されて、その決定された代表値に対応する補正の度合いと、第１駆動回路の特性値とに基づいて、第１駆動回路に対する駆動レベルが補正される。そのため、センサー素子の電流値を上げる補正であれ、センサー素子の電流値を下げる補正であれ、第１駆動回路の備えるトランジスタの温度を駆動レベルに即時に反映することが可能である。結果として、環境温度に起因してセンサー素子の電流値が細かく変動する現象である発振現象が抑えられる。

　なお、要素回路がセンサー回路である構成においては、上記変形例で記載したように、保持トランジスタＴ２と選択トランジスタＴ３とを別々のタイミングでオン状態に設定し、また、別々のタイミングでオフ状態に設定し、それによって、駆動トランジスタＴ１の特性値の一例であるドレイン‐ソース間電流Ｉｄｓを測定することが好ましい。こうした構成であれば、センサー素子に流れる微少電流をセンサー素子の駆動期間においても測定することが可能でもある。
　各画素回路ＰＣＣにおいて、保持トランジスタＴ２のゲートと、選択トランジスタＴ３のゲートとは、別々の選択線に接続されてもよい。さらに、保持トランジスタＴ２と選択トランジスタＴ３とは、別々のタイミングでオン状態に設定されてもよいし、別々のタイミングでオフ状態に設定されてもよい。なお、このようにオン状態とオフ状態とが、保持トランジスタＴ２と選択トランジスタＴ３とにおいて別々のタイミングで設定される構成において、要素回路がセンサー素子である構成においては、第１画素回路における駆動動作は、以下のように設定されてもよい。

　図３０が示すように、保持トランジスタＴ２のゲートは、第１選択線Ｌｓ１に電気的接続されている。選択トランジスタＴ３のゲートは、第２選択線Ｌｓ２に電気的接続されている。
　設定部４は、駆動期間の書込動作において、第１選択線Ｌｓ１に入力される第１選択信号Ｖｓｅｌ１の電圧レベル、および、第２選択線Ｌｓ２に入力される第２選択信号Ｖｓｅｌ２の電圧レベルの各々にハイレベルＨを設定し、それによって、保持トランジスタＴ２、および、選択トランジスタＴ３がオン状態に設定される。また、設定部４は、駆動期間の書込動作において、基準レベルＥＬＶＳＳとほぼ等しいレベルである書込レベルＷＤＶＳＳを電源線Ｌａの電圧レベルに設定し、かつ、制御階調値Ｄｉｎに相当する制御階調値レベルＶｄａｔａをデータ線Ｌｄの電圧レベルに設定する。そして、保持トランジスタＴ２、および、選択トランジスタＴ３は、制御階調値レベルＶｄａｔａと書込レベルＷＤＶＳＳとの差に応じた電圧を保持容量Ｃｓに書き込む。

　なお、設定部４は、非駆動期間の書込動作、および、測定期間の書込動作の各々においても、上記実施形態と同じく、制御階調値レベルＶｄａｔａのみを駆動期間の書込動作とは異なる値に変更し、それ以外を駆動期間の書込動作と同様に設定する。測定期間の書込動作においてデータ線に設定されるレベルは、測定レベルＶＭである。書込レベルＷＤＶＳＳと測定レベルＶＭとの差は、駆動トランジスタＴ１のしきい値電圧Ｖｔｈよりも大きく、かつ、基準レベルＥＬＶＳＳと測定レベルＶＭとの差は、センサー素子ＯＥＬのしきい値電圧を超える大きさである。

　図３１が示すように、設定部４は、駆動期間の駆動動作において、第１選択線Ｌｓ１に入力される第１選択信号Ｖｓｅｌ１の電圧レベルにローレベルＬを設定し、それによって、保持トランジスタＴ２がオフ状態に設定される。また、設定部４は、駆動期間の駆動動作において、第２選択線Ｌｓ２に入力される第２選択信号Ｖｓｅｌ２の電圧レベルにハイレベルＨを設定し、それによって、選択トランジスタＴ３がオン状態に設定される。また、設定部４は、データ信号Ｖｄの出力回路とデータ線Ｌｄとの接続を切断して、データ線Ｌｄにハイインピーダンス状態ＨＺを設定する。そして、設定部４は、駆動レベルＥＬＶＤＤを電源信号Ｖａに設定する。これによって、データ線Ｌｄの電圧レベルと駆動レベルＥＬＶＤＤとの差に相当する電圧に応じた電流、すなわち、駆動トランジスタＴ１の特性値の一例であるドレイン‐ソース間電流Ｉｄｓが、センサー素子ＯＥＬに流れる。

　設定部４は、駆動期間の駆動動作において、ドレイン‐ソース間電流Ｉｄｓを所定の期間流し、その後、第１選択線Ｌｓ１に入力される第１選択信号Ｖｓｅｌ１にローレベルＬを設定し続け、さらに、第２選択線Ｌｓ２に入力される第２選択信号Ｖｓｅｌ２にローレベルＬを設定し、それによって、保持トランジスタＴ２、および、選択トランジスタＴ３の各々がオフ状態に設定される。これによって、駆動トランジスタＴ１のソースに相当する電圧レベルが、データ線Ｌｄの電圧レベルとして測定される。なお、この間において、駆動トランジスタＴ１のソースにおける電圧レベルが、基準レベルＥＬＶＳＳよりも高いレベルであるため、ドレイン‐ソース間電流Ｉｄｓは、センサー素子ＯＥＬに流れ続ける。結果として、設定部４が第１選択線Ｌｓ１と第２選択線Ｌｓ２とに別々の電圧レベルを設定する構成であれば、センサー素子ＯＥＬが駆動する期間におけるドレイン‐ソース間電流Ｉｄｓを測定することが可能となる。そして、センサー素子ＯＥＬが駆動する期間のなかの終期においてドレイン‐ソース間電流Ｉｄｓが測定される構成によれば、センサー素子ＯＥＬが駆動することによる温度の上昇分が加味された電流値が、センサー素子ＯＥＬの検出値として得られもする。

　図３２が示すように、上述した画素回路ＰＣＣを備えるＥＬ装置は、第１選択ドライバ２０Ａと第２選択ドライバ２０Ｂとを備える。第１選択ドライバ２０Ａは、第１選択線Ｌｓ１に第１選択信号Ｖｓｅｌ１を入力する。第２選択ドライバ２０Ｂは、第２選択線Ｌｓ２に第２選択信号Ｖｓｅｌ２を入力する。
　第１選択ドライバ２０Ａの備える第１シフトレジスタ２１Ａは、選択ドライバ２０と同じく、選択制御信号ＳＣＯＮ１の１つである選択スタートパルス信号ＳＰから、ビット長がｍビットであるパラレル信号を生成する。第１シフトレジスタ２１Ａの生成するｍビットのパラレル信号は、ｍ行の第１選択線Ｌｓ１の中から１つの第１選択線Ｌｓ１を１行ずつ行番号順に選択するための信号である。第１シフトレジスタ２１Ａは、第１選択線Ｌｓ１を選択するためのパラレル信号をシフトクロック信号の周期によって生成する。

　第２選択ドライバ２０Ｂの備える第２シフトレジスタ２１Ｂは、選択ドライバ２０と同じく、選択制御信号ＳＣＯＮ１の１つである選択スタートパルス信号ＳＰから、ビット長がｍビットであるパラレル信号を生成する。第２シフトレジスタ２１Ｂの生成するｍビットのパラレル信号は、ｍ行の第２選択線Ｌｓ２の中から１つの第２選択線Ｌｓ２を１行ずつ行番号順に選択するための信号である。第２シフトレジスタ２１Ｂは、第２選択線Ｌｓ２を選択するためのパラレル信号をシフトクロック信号の周期によって生成する。
　シフトクロック信号の１つは、上記実施形態と同じく、制御階調値レベルＶｄａｔａの書込動作を１行ずつ行順に設定するための駆動シフトクロックＣｌｋｓである。また、シフトクロック信号の１つは、上記実施形態と同じく、選択スタートパルス信号ＳＰを１ビット目からｍビット目までシフトさせる間に、測定レベルＶＭの書込動作を１つの選択線に対して設定するための測定シフトクロックＣｌｋｒである。

　第１シフトレジスタ２１Ａは、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号を、第１選択マスクパルス信号ＭＰ１Ａの電圧レベルが論理的にハイレベルであるときのみ出力する。第１シフトレジスタ２１Ａは、第１選択マスクパルス信号ＭＰ１Ａの電圧レベルが論理的にローレベルであるとき、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号に関わらず、いずれの第１選択線Ｌｓ１も選択されないパラレル信号を出力する。
　第２シフトレジスタ２１Ｂは、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号を、第２選択マスクパルス信号ＭＰ１Ｂの電圧レベルが論理的にハイレベルであるときのみ出力する。第２シフトレジスタ２１Ｂは、第２選択マスクパルス信号ＭＰ１Ｂの電圧レベルが論理的にローレベルであるとき、選択スタートパルス信号ＳＰのシフトによって生成されたパラレル信号に関わらず、いずれの第２選択線Ｌｓ２も選択されないパラレル信号を出力する。

　第１選択マスクパルス信号ＭＰ１Ａ、および、第２選択マスクパルス信号ＭＰ１Ｂの各々は、上記実施形態と同じく、タイミングコントローラ５２によって生成される。タイミングコントローラ５２は、入力信号処理部５１から入力された基準クロックに基づいて、上述した駆動シフトクロックＣｌｋｓ、および、測定シフトクロックＣｌｋｒを生成する。タイミングコントローラ５２は、駆動シフトクロックＣｌｋｓの入力として、駆動シフトクロック周期でｍ回のパルスを入力し、この間は、第１選択マスクパルス信号ＭＰ１Ａ、および、第２選択マスクパルス信号ＭＰ１Ｂに論理的にハイレベルを設定する。こうした駆動シフトクロックＣｌｋｓとマスクパルス信号とが入力されることによって、第１選択線Ｌｓ１の選択、および、第２選択線Ｌｓ２の選択は、１行目からｍ行目まで１行ずつ進められる。

　タイミングコントローラ５２は、シフトクロックの入力として、そのシフトクロック周期によってｑ回（１≦ｑ≦ｍ）のパルスを入力する間に、第１選択マスクパルス信号ＭＰ１Ａに論理的にローレベルを設定し、かつ、第２選択マスクパルス信号ＭＰ１Ｂに論理的にローレベルを設定する。こうしたシフトクロックとマスクパルス信号とが入力されることによって、第１選択線Ｌｓ１の選択、および、第２選択線Ｌｓ２の選択は、１行目からｑ行目に飛ばされる。
　タイミングコントローラ５２は、シフトクロックの入力として、そのシフトクロック周期によってｑ回（１≦ｑ≦ｍ）のパルスが入力された後に、所定の期間である出力期間にわたってシフトクロックの入力を止める。この際に、タイミングコントローラ５２は、第１選択マスクパルス信号ＭＰ１Ａを論理的にローレベルに設定し続ける一方、第２選択マスクパルス信号ＭＰ１Ｂに論理的にローレベルへ切り替える。こうしたシフトクロックとマスクパルス信号とが入力されるこにとよって、ｑ行目の第２選択線Ｌｓ２が出力期間にわたって選択される。

　タイミングコントローラ５２は、シフトクロックの入力が出力期間にわたって止められた後に、シフトクロックの入力として、そのシフトクロック周期によって（ｍ－ｑ）回（１≦ｑ≦ｍ）のパルスを入力する。この際に、タイミングコントローラ５２は、第１選択マスクパルス信号ＭＰ１Ａを論理的にローレベルに設定し続け、かつ、第２選択マスクパルス信号ＭＰ１Ｂに論理的にローレベルを設定する。こうしたシフトクロックとマスクパルス信号とが出力されることによって、第１選択線Ｌｓ１の選択はｑ＋１行目からｍ行目まで飛ばされ、第２選択線Ｌｓ２の選択もまたｑ＋１行目からｍ行目まで飛ばされる。

　図３３が示すように、上述した第１選択ドライバ２０Ａ、および、第２選択ドライバ３０Ｂを備えるＥＬ装置においても、ＥＬ装置は、上記実施形態のデータドライバ４０を用いることができる。
　図３４が示すように、１つのフレーム期間Ｔｆｒａｍｅにおいては、１行分の画素ＰＸに対して駆動期間が設定される。フレーム期間Ｔｆｒａｍｅにおいては、書込動作が行われる書込期間Ｔｄａｔａと、駆動トランジスタＴ１が電流を流す出力期間Ｔｉｎとが順に行われる。
　書込期間Ｔｄａｔａにおいては、１行目の画素ＰＸからｍ行目の画素ＰＸまで、行番号順に従って、１行ずつ駆動シフトクロック周期によって、書込動作が繰り返される。書込期間Ｔｄａｔａが終了すると、１行目の画素ＰＸからｎ－１行目の画素ＰＸまで、行番号順に従って、１行ずつ測定シフトクロック周期によって、選択線の選択が飛ばされる。
　出力期間Ｔｉｎにおいては、ｎ行目の第１選択線Ｌｓ１、および、ｎ行目の第２選択線Ｌｓ２の各々が選択される。この際に、第１選択線Ｌｓ１に入力される第１選択信号Ｖｓｅｌ１の電圧レベルにローレベルＬが設定され、それによって、保持トランジスタＴ２がオフ状態に設定される。また、第２選択線Ｌｓ２に入力される第２選択信号Ｖｓｅｌ２の電圧レベルにハイレベルＨが設定され、それによって、選択トランジスタＴ３がオン状態に設定される。また、データ信号Ｖｄの出力回路とデータ線Ｌｄとの接続が切断されて、データ線Ｌｄにハイインピーダンス状態ＨＺが設定される。そして、電源信号Ｖａに駆動レベルＥＬＶＤＤが設定され、それによって、データ線Ｌｄの電圧レベルと駆動レベルＥＬＶＤＤとの差に相当する電圧に応じた電流が、センサー素子ＯＥＬに流れる。

　出力期間Ｔｉｎにおいては、ドレイン‐ソース間電流Ｉｄｓが流れた後に、データ線Ｌｄの電圧レベルが取得される検出期間Ｔｍｅａｓが含まれる。検出期間Ｔｍｅａｓにおいては、第１選択線Ｌｓ１に入力される第１選択信号Ｖｓｅｌ１にローレベルＬを設定し続け、さらに、第２選択線Ｌｓ２に入力される第２選択信号Ｖｓｅｌ２にローレベルＬを設定し、それによって、保持トランジスタＴ２、および、選択トランジスタＴ３の各々がオフ状態に設定される。これによって、データ線Ｌｄの電圧レベル、すなわち、センサー素子ＯＥＬに流れる電流が、データドライバ４０によって取得される。

　Ａ…差分除算定数、Ｔ…温度、Ｃｓ…保持容量、ＨＺ…ハイインピーダンス状態、Ｌａ…電源線、Ｌｄ…データ線、Ｌｓ…選択線、Ｔ０…基準温度、Ｔ２…保持トランジスタ、Ｔ３…選択トランジスタ、ｔｓ…緩和時間、ＯＥＬ…ＥＬ素子、ＰＣＣ…画素回路、ＷＤＶＳＳ…書込レベル、１…ＥＬ装置、２…パネル、３…制御部、４…設定部、１０…パネル。

Claims

　１つのパネルに位置する複数の要素回路を含む要素回路群であって、各要素回路は、第１要素回路と第２要素回路のいずれか一方であり、前記要素回路は、データ線と、前記データ線の電圧レベルに基づいて電流を制御するトランジスタとを含み、前記データ線は、前記トランジスタの電流路に電気的に接続可能に構成された前記要素回路群と、
　前記第１要素回路に電気的に接続された電流駆動素子と、
　複数の前記要素回路の各々に対し、駆動期間、非駆動期間、および、測定期間のいずれか１つを設定する設定部であって、前記駆動期間では、前記設定部が、前記データ線の電圧レベルに駆動レベルを設定し、それによって、前記データ線に電気的に接続された前記電流路に前記駆動レベルに基づく電流を流し、前記非駆動期間では、前記設定部が、前記電流路に電流を流させず、前記測定期間では、前記設定部が、前記データ線の電圧レベルに測定レベルを設定した後に前記データ線をハイインピーダンス状態に遷移させ、それによって、前記電流路に流れる電流と前記データ線の電圧レベルとを収束させる前記設定部と、
　前記設定部による期間の設定を制御する制御部であって、前記第１要素回路に対しては、少なくとも前記駆動期間の設定および前記測定期間の設定を、前記設定部に繰り返させ、かつ、前記第２要素回路に対しては、前記非駆動期間の設定および前記測定期間の設定のみを、前記設定部に繰り返させる前記制御部と、
　前記測定期間が設定された前記要素回路の特性値を取得する取得部であって、前記測定期間において収束した前記データ線の電圧レベルを前記特性値とする前記取得部と、
　前記第１要素回路に対する前記駆動レベルを補正する補正部であって、前記駆動レベルに対する補正の度合いと前記特性値の代表値とを予め対応付けたデータを有し、前記第２要素回路における前記特性値の代表値を、前記取得部の取得した前記第２要素回路の前記特性値から決定し、その後、決定した前記代表値に対応する前記補正の度合いを、前記データを用いて算出し、さらに、算出した前記補正の度合いと、前記第１要素回路の前記特性値とに基づいて、該第１要素回路に対する前記駆動レベルを補正する前記補正部と、を備える
　電流駆動装置。
　前記駆動レベルは、前記電流駆動素子の電流値を示す階調値に基づいた電圧レベルであり、
　前記補正部は、前記階調値を補正することによって前記駆動レベルを補正するように構成され、
　補正前の全ての前記階調値に対応付けられた１つの温度が基準温度であり、
　前記基準温度における前記代表値が基準代表値であり、
　前記補正の度合いは、前記第２要素回路における前記代表値と前記基準代表値との差分を定数である差分除算定数で除算した値に１を加えた値であり、
　前記補正部は、補正前の前記階調値に前記補正の度合いを乗算するように構成されている
　請求項１に記載の電流駆動装置。
　前記データでは、
前記データに含まれる全ての前記代表値の取り得る範囲が複数の補正領域に区分され、１つの前記補正領域における前記代表値と前記補正の度合いとの関係は、他の前記補正領域における前記代表値と前記補正の度合いとの関係とは異なり、かつ、２つの前記補正領域の境界において前記代表値が連続する該２つの前記補正領域の各々では、前記境界に相当する前記補正の度合いが一致している
　請求項２に記載の電流駆動装置。
　前記設定部は、全ての前記要素回路の中から前記第１要素回路を選択するタイミングと、全ての前記要素回路の中から前記第２要素回路を選択するタイミングとを相互に異ならせるように構成された選択部をさらに備え、
　前記制御部は、前記選択部に前記要素回路を選択させるごとに、前記選択部によって前記選択された前記要素回路の状態を前記設定部に遷移させる
　請求項１から３のいずれか１つに記載の電流駆動装置。
　各要素回路において、前記トランジスタは、第１端子と第２端子とを備え、前記電流路は、前記第１端子と前記第２端子とを繋ぎ、前記データ線は、前記第１端子に電気的に接続可能に構成され、
　各要素回路は、該要素回路が含む前記第２端子に電気的に接続可能に構成された電源線をさらに備え、前記電源線に設定される電圧レベルが電源レベルであり、
　前記設定部は、前記測定期間が設定された前記第１要素回路での前記電源レベルと、前記測定期間が設定された前記第２要素回路での前記電源レベルとを共通させ、
　前記制御部は、前記設定部が前記第１要素回路に対し前記測定期間を設定するタイミングと、前記設定部が前記第２要素回路に対し前記測定期間を設定するタイミングとを相互に異ならせる
　請求項４に記載の電流駆動装置。
　複数の前記第１要素回路と、
　複数の前記第２要素回路とを備え、
　行方向に沿って並ぶ複数の前記要素回路は、１つの選択行を構成し、
　全ての前記第２要素回路は、１つの前記選択行を構成し、
　全ての前記第１要素回路は、列方向に沿って並んで他の前記選択行を構成し、
　前記選択部は、全ての前記選択行の中から１つの前記選択行を前記列方向に沿って順番に選択するように構成され、
　前記制御部は、前記選択部が選択する前記選択行に対し、前記設定部に前記測定期間を設定させる
　請求項４に記載の電流駆動装置。
　前記制御部は、前記駆動期間を設定した後に前記非駆動期間を設定する動作を、前記第１要素回路から構成される全ての前記選択行に対し、前記列方向に沿って１つの選択行ずつ順番に前記設定部に実行させ、かつ、前記動作が１回だけ実行される期間内に、１つの前記選択行に前記測定期間を設定する動作を１回のみ前記設定部に実行させる
　請求項６に記載の電流駆動装置。
　複数の前記第１要素回路と、
　複数の前記第２要素回路とを備え、
　行方向に沿って並ぶ複数の前記要素回路は、１つの選択行を構成し、
　全ての前記第２要素回路は、１つの前記選択行を構成し、
　全ての前記第１要素回路は、列方向に沿って並んで他の前記選択行を構成し、
　前記制御部は、前記駆動期間を設定した後に前記非駆動期間を設定する第１の動作を、前記第１要素回路から構成される全ての前記選択行に対し、前記列方向に沿って１つの前記選択行ずつ順番に前記設定部に実行させ、かつ、前記第１の動作が１回だけ実行される期間内に、１つの前記選択行に前記測定期間を設定する第２の動作を１回だけ前記設定部に実行させ、かつ、今回の前記第１の動作が実行される期間において前記測定期間が設定される前記選択行と、前回の前記第１の動作が実行された期間において前記測定期間が設定された前記選択行との間に、前記列方向に沿って複数の前記選択行を挟ませる
　請求項４に記載の電流駆動装置。
　前記トランジスタは、ゲート、第１端子、および、第２端子を備え、
　前記第１端子は、ソースとドレインとの中の一方であって前記電流駆動素子に接続され、
　前記第２端子は、前記ソースと前記ドレインとの中の前記第１端子以外の端子であり、
　前記設定部は、前記第２要素回路における前記非駆動期間において、前記第１端子と前記第２端子との間に、セロバイアスまたは逆バイアスを設定するように構成されている
　請求項１に記載の電流駆動装置。
　各前記要素回路は、
　前記第２端子に接続された電源線と、
　前記ゲートと前記第１端子とに接続された保持容量と、
　前記データ線と前記第１端子との導通を制御する選択トランジスタと、
　前記ゲートと前記第２端子との導通を制御する保持トランジスタと、
　を備え、
　前記設定部は、書込動作と測定動作とを各前記要素回路に実行させるように構成され、
　前記書込動作において、前記選択トランジスタ、および、前記保持トランジスタの各々にオン状態を設定し、かつ、前記測定レベルが設定された前記データ線と、書込レベルが設定された前記電源線との間の電圧に基づいて、前記トランジスタのしきい値電圧を超える電圧を前記保持容量に書き込み、
　前記測定動作において、前記選択トランジスタ、および、前記保持トランジスタの各々にオン状態を設定し、かつ、前記データ線にハイインピーダンス状態を設定してから緩和時間が経過したときに、前記データ線の電圧レベルが前記特性値として前記取得部に取得され、
　前記制御部は、前記測定期間において、前記書込動作と前記測定動作とが順番に行われるように前記設定部の設定を制御し、前記第２要素回路に設定される前記非駆動期間において、前記選択トランジスタ、および、前記保持トランジスタに対し前記設定部にオフ状態を設定させ、前記第１端子と前記第２端子との間の電圧が前記トランジスタのしきい値電圧を下回る前記書込レベルを前記設定部に設定させる
　請求項９に記載の電流駆動装置。
　前記第２要素回路の前記データ線は、全ての前記第１要素回路のいずれか１つが備える前記データ線に接続されている
　請求項９に記載の電流駆動装置。
　１つのパネルに位置する複数の要素回路を含む要素回路群を駆動する電流駆動装置の駆動方法であって、各要素回路は、第１要素回路と第２要素回路のいずれか一方であり、前記要素回路は、データ線と、前記データ線の電圧レベルに基づいて電流を制御するトランジスタとを含み、前記データ線は、前記トランジスタの電流路に電気的に接続可能に構成され、前記第１要素回路には、電流駆動素子が接続され、
　前記駆動方法は、
　設定部が、複数の前記要素回路の各々に対し、駆動期間、非駆動期間、および、測定期間のいずれか１つを設定することであって、前記駆動期間では、前記設定部が、前記データ線の電圧レベルに駆動レベルを設定し、それによって、当該データ線に接続された前記電流路に前記駆動レベルに基づく電流を流し、前記非駆動期間では、前記設定部が、前記電流路に電流を流させず、前記測定期間では、前記設定部が、前記データ線の電圧レベルに測定レベルを設定した後に前記データ線をハイインピーダンス状態に遷移させ、それによって、前記電流路に流れる電流と前記データ線の電圧レベルとを収束させること、
　制御部が、前記第１要素回路に対して、少なくとも前記駆動期間の設定および前記測定期間の設定を、前記設定部に繰り返させること、前記制御部が、前記第２要素回路に対して、前記非駆動期間の設定および前記測定期間の設定のみを、前記設定部に繰り返させること、前記制御部が、前記測定期間が設定された前記要素回路における前記データ線の電圧レベルを、該要素回路の特性値として取得すること、
　補正部が、前記第１要素回路に対する前記駆動レベルを補正することであって、該補正は、前記第２要素回路の前記特性値に基づいて、前記第２要素回路における前記特性値の代表値を決定すること、前記駆動レベルに対する補正の度合いと前記特性値の代表値とが予め対応付けられたデータを用い、前記決定した前記代表値に対応する前記補正の度合いを算出すること、および、前記算出した前記補正の度合いと、前記第１要素回路の前記特性値とに基づいて、該第１要素回路に対する前記駆動レベルを補正すること、
　を含むことを特徴とする電流駆動装置の駆動方法。