WO2015163219A1 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
WO2015163219A1
WO2015163219A1 PCT/JP2015/061627 JP2015061627W WO2015163219A1 WO 2015163219 A1 WO2015163219 A1 WO 2015163219A1 JP 2015061627 W JP2015061627 W JP 2015061627W WO 2015163219 A1 WO2015163219 A1 WO 2015163219A1
Authority
WO
WIPO (PCT)
Prior art keywords
variable
model
area
address
controller
Prior art date
Application number
PCT/JP2015/061627
Other languages
English (en)
French (fr)
Inventor
充裕 篠原
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to US14/915,744 priority Critical patent/US20160216705A1/en
Priority to CN201580001381.8A priority patent/CN105659210A/zh
Publication of WO2015163219A1 publication Critical patent/WO2015163219A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1105—I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14073—Real time modeling of plc behaviour, display pictogram of system

Definitions

  • Embodiments of the present invention relate to a control device.
  • a CPU (Central Processing Unit) module of a control device such as a controller or PLC (Programmable Logic Controller) is an I / O for controlling an external device such as an I (Input) / O (Output) module connected to the CPU module.
  • a storage area capable of storing the O variable is allocated to the storage unit.
  • control device equipped with the storage units having different capacities is a different model. Accordingly, software such as firmware installed in the control device also has a memory management method (for example, I / O in the storage unit depending on the capacity of the storage unit provided in the control device, even if the processing function executed by the software is the same. Since the allocation of storage areas in which variables can be stored is different, different software is manufactured and managed for each type of control device.
  • the control device of the embodiment is a control device that controls an external device, and includes a first storage unit, a second storage unit, and a control unit.
  • the first storage unit has a first area capable of storing first information for controlling an external device.
  • the second storage unit stores software capable of executing access to the first area.
  • the control unit executes software stored in the second storage unit.
  • the software identifies the model of the control device, and associates the model of the control device with the identified model in a database that stores the model of the control device and the address of the first area in the first storage unit included in the control device of the model.
  • the first area is accessed according to the stored address.
  • FIG. 1 is a block diagram illustrating a configuration of a controller according to the first embodiment.
  • FIG. 2A is a diagram for explaining an access operation to the I / O variable area by firmware included in the controller according to the first embodiment.
  • FIG. 2B is a diagram for explaining an access operation to the I / O variable area by firmware included in the controller according to the first embodiment.
  • FIG. 3 is a flowchart illustrating a flow of an access operation to the I / O variable area by the firmware included in the controller according to the first embodiment.
  • FIG. 4A is a diagram for explaining an access operation to the I / O variable area by firmware included in the controller according to the second embodiment.
  • FIG. 4B is a diagram for explaining an access operation to the I / O variable area by firmware included in the controller according to the second embodiment.
  • FIG. 5A is a diagram for explaining an access operation to the I / O variable area by firmware included in the controller according to the third embodiment.
  • FIG. 5B is a diagram for explaining an access operation to the I / O variable area by firmware included in the controller according to the third embodiment.
  • FIG. 1 is a block diagram illustrating a configuration of a controller according to the first embodiment.
  • the controller 1 is an example of a control device that controls an I / O module 3 (an example of an external device) to be controlled.
  • a RAM Random Access Memory
  • a CPU Central Processing Unit
  • communication I / F 103 communication I / F 103
  • ROM Read Only Memory
  • the communication I / F 103 is connected to a host device such as a PC (Personal Computer) 2 having an engineering tool 201 that controls the entire information processing system including the controller 1 via a network such as Ethernet (registered trademark). It is an interface that can communicate with the host device.
  • a host device such as a PC (Personal Computer) 2 having an engineering tool 201 that controls the entire information processing system including the controller 1 via a network such as Ethernet (registered trademark). It is an interface that can communicate with the host device.
  • the RAM 101 functions as a work area for a CPU module 102 described later.
  • the RAM 101 (an example of a first storage unit) stores an I / O variable area 101a (FIG. 2A) that can store an I / O variable (an example of first information) for controlling the I / O module 3.
  • FIG. 2B an example of the first region).
  • the RAM 101 stores a variable area 101b (see FIGS. 2A and 2B) that can store variables other than I / O variables and an address of the I / O variable area 101a (hereinafter referred to as an I / O variable address).
  • Variable pointer area 101c (see FIGS. 2A and 2B, an example of a predetermined second area) and the like.
  • the ROM 104 (an example of the second storage unit) is executed by a CPU module 102 described later, and accesses the I / O variable area 101a (see FIGS. 2A and 2B) of the RAM 101 (for example, to the I / O variable area 101a).
  • Various firmware such as firmware 104a (see FIGS. 2A and 2B, examples of software) and OS (Operating System) capable of executing I / O variable writing, I / O variable reading from the I / O variable area 101a, etc. Memorize the program.
  • the ROM 104 also stores model information (for example, model name) that can identify the model of the controller 1, and an I / O variable area 101a (see FIG. 2A and FIG. 2A) in the RAM 101 of the controller 1 of the model identified by the model information.
  • model information for example, model name
  • I / O variable area 101a see FIG. 2A and FIG. 2A
  • An address table 104b (see FIGS. 2A and 2B, an example of a database) that associates I / O variable addresses, which are addresses of FIG. 2B), is stored.
  • the CPU module 102 controls the entire controller 1. Specifically, the CPU module 102 controls each unit such as the RAM 101 and the ROM 104 connected via a bus.
  • a plurality of I / O modules 3 controlled by the controller 1 are connected to the CPU module 102.
  • the CPU module 102 executes the firmware 104a (see FIGS. 2A and 2B) stored in the ROM 104, whereby the I / O variable area 101a (see FIGS. 2A and 2B) of the RAM 101 is included. ) Access.
  • FIGS. 2A and 2B are diagrams for explaining the access operation to the I / O variable area by the firmware included in the controller according to the first embodiment.
  • the RAM 101 mounted on the controller 1 depends on the model of the controller 1 (the number of I / O modules that is the number of I / O modules 3 connected to the CPU module 102, in other words, the number of external devices controlled by the controller 1).
  • the capacity is different. For example, when the number of I / O modules controlled by the controller 1 of the model A is “1” and the number of I / O modules controlled by the controller 1 of the model B is “5”, the capacity of the RAM 101 of the model A is As shown in FIGS. 2A and 2B, the capacity of the model B RAM 101 is smaller. Accordingly, the capacity of the I / O variable area 101a in the model A RAM 101 is also smaller than the capacity of the I / O variable area 101a in the model B RAM 101, as shown in FIGS. 2A and 2B.
  • the firmware 104a executed by the CPU module 102 identifies the model of the controller 1 on which the firmware 104a is mounted, and the identified information is stored in the address table 104b stored in the ROM 104.
  • the I / O variable area 101a of the RAM 101 is accessed according to the I / O variable address stored in association with the model information of the model.
  • the controller 1 access to the I / O variable area 101a different for each model can be realized without designing different firmware 104a for each model of the controller 1. Even when the model of the controller 1 is different, the access to the I / O variable area 101a can be executed by the same firmware 104a.
  • the controller 1 when various changes such as function addition or function correction are performed on the firmware 104a of the controller 1 of different models, the same applies to the firmware 104a of the controller 1 of each model. Since it is sufficient to make changes, it is possible to reduce change mistakes and workload when making various changes to the firmware 104a, and to unify management of the firmware 104a.
  • FIG. 3 is a flowchart illustrating a flow of an access operation to the I / O variable area by the firmware included in the controller according to the first embodiment.
  • the CPU module 102 executes the firmware 104a stored in the ROM 104 (step S301).
  • the firmware 104a identifies the model of the controller 1 based on a signal (hereinafter, referred to as a hardware signal) output from hardware included in the controller 1 when the controller 1 is activated (step S302).
  • the firmware 104a specifies the model of the controller 1 based on the hardware signal.
  • the present invention is not limited to this.
  • the operation unit or the communication I / F 103 (not shown) provided in the controller 1 is included.
  • the model of the controller 1 may be specified based on the model information input from the PC 2 via the PC 2.
  • the firmware 104a prior to accessing the I / O variable area 101a, from the address table 104b stored in the ROM 104, the I associated with the model specified in step S302.
  • the / O variable address is read (step S303).
  • the firmware 104a reads the I / O variable address from the storage unit (the address table 104b stored in the ROM 104) that the controller 1 itself has.
  • the present invention is not limited to this. It is also possible to read out the I / O variable address from the address table 104b stored in the external storage unit included in.
  • the firmware 104a writes the read I / O variable address in the variable pointer area 101c (an example of a predetermined second area) in the RAM 101.
  • the I / O variable area 101a can be accessed using the I / O variable address stored in the variable pointer area 101c. Since it is not necessary to read the I / O variable address from the address table 104b every time the access to the 101a is performed, the processing load due to the access to the I / O variable area 101a can be reduced.
  • the firmware 104a uses an I / O variable address: address A associated with the model A from the address table 104b. read out. Then, the firmware 104 a writes the read I / O variable address: address A into the variable pointer area 101 c of the RAM 101 as shown in FIG. 2A.
  • the firmware 104a uses an I / O variable address: address B associated with the model B from the address table 104b. read out. Then, the firmware 104 a writes the read I / O variable address: address B into the variable pointer area 101 c of the RAM 101 as shown in FIG. 2B.
  • the firmware 104 a when accessing the I / O variable area 101 a to control the external device connected to the I / O module 3, the firmware 104 a first accesses the variable pointer area 101 c of the RAM 101. Read the I / O variable address. Then, the firmware 104a accesses the I / O variable area 101a according to the read I / O variable address (step S304). That is, by accessing the I / O variable area 101a using the I / O variable address read from the address table 104b, different I / Os for each model can be obtained without designing different firmware 104a for each model of the controller 1. Since access to the O variable area 101a can be realized, access to the I / O variable area 101a can be executed by the same firmware 104a even when the model of the controller 1 is different.
  • the firmware 104a of the model A accesses the variable pointer area 101c of the RAM 101, and reads the I / O variable address: address A. Then, the firmware 104a accesses the I / O variable area 101a according to the read I / O variable address: address A.
  • the model 104 firmware 104a accesses the variable pointer area 101c of the RAM 101 and reads the I / O variable address: address B. Then, the firmware 104a accesses the I / O variable area 101a according to the read I / O variable address: address B.
  • the firmware 104a accesses the I / O variable area 101a using the I / O variable address previously written in the variable pointer area 101c when the controller 1 is started, but the I / O variable area 101a is read from the ROM 104a.
  • the present invention is not limited to this as long as the I / O variable area 101a is accessed using the / O variable address.
  • the firmware 104a reads an I / O variable address from the ROM 104 and uses the read I / O variable address to access the I / O variable area 101a. good.
  • access to the I / O variable area 101a different for each model can be realized without designing different firmware 104a for each model of the controller 1. Therefore, even when the model of the controller 1 is different, access to the I / O variable area 101a can be executed by the same firmware 104a.
  • the RAM has a plurality of I / O variable areas provided for each type of I / O variable, and the address table is associated with the model of the controller, and each type of I / O variable.
  • the address of the corresponding I / O variable area is stored, the firmware is stored in the address table in association with the model of the controller itself, and at least one of read / write is performed by accessing the I / O variable area
  • access to the I / O variable area is executed according to the I / O variable address corresponding to the type of the O variable.
  • description of the same parts as those in the first embodiment is omitted.
  • FIG. 4A and FIG. 4B are diagrams for explaining the access operation to the I / O variable area by the firmware included in the controller according to the second embodiment.
  • the RAM 401 included in the controller 4 according to the present embodiment includes I / O variable types (for example, I / O variable data format, I / O variables).
  • I / O variable types for example, I / O variable data format, I / O variables.
  • the RAM 401 has a plurality (two in this embodiment) of variable pointer areas 401c and 401d provided for each I / O variable type as shown in FIGS. 4A and 4B. is doing.
  • the ROM 104 stores a plurality (two in this embodiment) of address tables 402 and 403 for each I / O variable type.
  • the address table 402 stores model information that can identify the model of the controller 4 and the address of the I / O variable area 401a corresponding to the I / O variable type X.
  • the address table 403 stores model information that can identify the model of the controller 4 and the address of the I / O variable area 401 b corresponding to the I / O variable type Y. That is, the address tables 402 and 403 function as an example of a database that stores addresses of I / O variable areas corresponding to each I / O variable type in association with the model of the controller 4.
  • the firmware 404 after starting the activation process of the controller 4, prior to accessing the I / O variable areas 401a and 401b, identifies the specified model and the address table 402 and 403 stored in the ROM 104, respectively. Read the I / O variable address of each associated I / O variable type. Next, the firmware 404 writes the read I / O variable address of each I / O variable type in the variable pointer areas 401c and 401d provided for each I / O variable type.
  • the firmware 404 when the controller 4 specified based on the hardware signal is the model A and the I / O variable that performs at least one of writing and reading is the I / O variable type X, the firmware 404 is as shown in FIG. 4A. Then, the I / O variable address: address AX associated with the model A is read from the address table 402 corresponding to the I / O variable type X. Then, the firmware 404 writes the read I / O variable address: address AX in the variable pointer area 401c corresponding to the I / O variable type X, as shown in FIG. 4A.
  • the firmware 404 is as shown in FIG. 4A. Then, from the address table 403 corresponding to the I / O variable type Y, the I / O variable address: address AY associated with the model A is read. Then, the firmware 404 writes the read I / O variable address: address AY in the variable pointer area 401d corresponding to the I / O variable type Y, as shown in FIG. 4A.
  • the firmware 404 when the controller 4 specified based on the hardware signal is the model B and the I / O variable for performing at least one of writing and reading is the I / O variable type X, the firmware 404 is as shown in FIG. 4B. Then, I / O variable address: address BX associated with model B is read from address table 402 corresponding to I / O variable type X. Then, the firmware 404 writes the read I / O variable address: address BX in the variable pointer area 401c corresponding to the I / O variable type X as shown in FIG. 4B.
  • the firmware 404 is as shown in FIG. 4B.
  • the I / O variable address: address BY associated with the model B is read from the address table 403 corresponding to the I / O variable type Y.
  • the firmware 404 writes the read I / O variable address: address BY to the variable pointer area 401d corresponding to the I / O variable type Y as shown in FIG. 4B.
  • the firmware 404 accesses the I / O variable areas 401a and 401b, the variable pointer areas 401c and 401d corresponding to the I / O variable type of the I / O variable that executes at least one of writing and reading by the access.
  • the firmware 404 reads from the address tables 402 and 403 the I / O variable address corresponding to the I / O variable type of the I / O variable that executes at least one of writing and reading. Thereafter, the firmware 404 executes access to the I / O variable areas 401a and 401b based on the read I / O variable address.
  • the first embodiment In the same manner as described above, access to the I / O variable areas 401a and 401b different for each model can be realized without designing different firmware 404 for each model of the controller 4, so that the model of the controller 4 is different. However, access to the I / O variable areas 401a and 401b can be executed by the same firmware 404.
  • various changes such as function addition and function correction are performed on the firmware 404 of the controller 4 of a different model, it is only necessary to make similar changes to the firmware 404 of the controller 4 of each model. Change mistakes and the amount of work when making changes can be reduced, and management of the firmware 404 can be unified.
  • I / O module registration information (an example of second information) that enables identification of a controller model is received from a host device, and the controller model is determined based on the received I / O module registration information. It is an example to identify.
  • description of the same parts as those in the first and second embodiments is omitted.
  • FIG. 5A and FIG. 5B are diagrams for explaining an access operation to the I / O variable area by the firmware included in the controller according to the third embodiment.
  • the ROM 104 included in the controller 5 according to the present embodiment has an address table 502 that associates model information that can identify the model of the controller 5 with the addresses of the I / O variable areas 401a and 401b corresponding to each I / O variable type. Is remembered.
  • the firmware 501 starts from the PC 2 (an example of a host device) via the communication I / F 103 prior to the access to the I / O variable areas 401a and 401b after starting the startup process of the controller 5.
  • I / O module registration information I that enables identification of the model of the controller 5 is received.
  • the engineering tool 201 of the PC 2 transmits I / O module registration information I to the controller 5 when detecting the start of the startup process of the controller 5.
  • the I / O module registration information I is information that makes it possible to identify the model of the controller 5 that has detected the start of the startup process.
  • the I / O module registration information I is used to control the I / O module 3. This is the magnitude relationship between the number of I / O variables of the / O variable type X and the number of I / O variables of the I / O variable type Y.
  • the firmware 501 specifies the model of the controller 5 based on the I / O module registration information I received from the PC 2. For example, the firmware 501 indicates that the received I / O module registration information I indicates that the number of I / O variables of the I / O variable type X is smaller than the number of I / O variables of the I / O variable type Y. In the case of the representation, it is specified that the model of the controller 5 is model A as shown in FIG.
  • the firmware 501 reads I / O variable addresses: addresses AX and AY associated with the identified model A from the address table 502 stored in the ROM 104. Then, as shown in FIG. 5A, the firmware 501 converts the read I / O variable address: address AX, AY corresponding to each I / O variable type into a variable pointer area 401c, corresponding to each I / O variable type. Write to 401d.
  • the firmware 501 accesses the I / O variable area 401a in which the I / O variable of the I / O variable type X is stored, the I / O variable stored in the variable pointer area 401c as shown in FIG. 5A.
  • Variable address The I / O variable area 401a is accessed based on the address AX.
  • the firmware 501 accesses the I / O variable stored in the variable pointer area 401d as shown in FIG. 5A.
  • the I / O variable area 401b is accessed based on the address AY.
  • the firmware 501 confirms that the received I / O module registration information I indicates that the number of I / O variables of the I / O variable type X is larger than the number of I / O variables of the I / O variable type Y. If it is represented, it is specified that the model of the controller 5 is model B as shown in FIG.
  • the firmware 501 reads I / O variable addresses: addresses BX and BY associated with the identified model B from the address table 502 stored in the ROM 104. Then, as shown in FIG. 5B, the firmware 501 converts the read I / O variable address corresponding to each I / O variable type: address BX, BY into the variable pointer area 401c corresponding to each I / O variable type. Write to 401d.
  • the firmware 501 is based on the I / O variable address: address BX stored in the variable pointer area 401c.
  • the I / O variable area 401a is accessed.
  • the firmware 501 is based on the I / O variable address: address BY stored in the variable pointer area 401d. Then, the I / O variable area 401b is accessed.
  • the controller 5 when the model of the controller 5 is specified based on the I / O module registration information I received from the PC 2, as in the first embodiment, Since it is possible to access different I / O variable areas 401a and 401b for each model without designing different firmware 501 for each model of the controller 5, the same firmware can be used even when the model of the controller 5 is different. Access to the I / O variable areas 401a and 401b can be executed by 501. In addition, when various changes such as function addition and function correction are performed on the firmware 501 of the controller 5 of a different model, the same change may be performed on the firmware 501 of the controller 5 of each model. Change mistakes and the amount of work when changing can be reduced, and management of the firmware 501 can be unified.
  • access to the I / O variable area can be executed by the same firmware between controller models.
  • the programs executed by the controllers 1, 4 and 5 of this embodiment are provided by being incorporated in advance in the ROM 104 or the like, but can be installed in an installable or executable format file such as a CD-ROM, flexible disk ( (FD), CD-R, DVD (Digital Versatile Disk) and the like may be provided by being recorded on a computer-readable recording medium.
  • an installable or executable format file such as a CD-ROM, flexible disk ( (FD), CD-R, DVD (Digital Versatile Disk) and the like may be provided by being recorded on a computer-readable recording medium.
  • the program executed by the controllers 1, 4 and 5 of this embodiment may be stored on a computer connected to a network such as the Internet and provided by being downloaded via the network.
  • the program executed by the controllers 1, 4 and 5 of the present embodiment may be provided or distributed via a network such as the Internet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

　実施形態の制御装置は、外部機器を制御する制御装置であって、第１記憶部と、第２記憶部と、制御部と、を備える。第１記憶部は、外部機器を制御するための第１情報を記憶可能な第１領域を有する。第２記憶部は、第１領域に対するアクセスを実行可能なソフトウェアを記憶する。制御部は、第２記憶部に記憶されたソフトウェアを実行する。ソフトウェアは、制御装置の機種を特定し、制御装置の機種と当該機種の制御装置が備える第１記憶部における第１領域のアドレスとを対応付けて記憶するデータベースにおいて、当該特定した機種と対応付けて記憶されるアドレスに従って第１領域に対するアクセスを実行する。

Description

制御装置
　本発明の実施形態は、制御装置に関する。
　コントローラやＰＬＣ（Programmable　Logic　Controller）等の制御装置のＣＰＵ（Central　Processing　Unit）モジュールは、当該ＣＰＵモジュールに接続されたＩ（Input）／Ｏ（Output）モジュール等の外部機器を制御するためのＩ／Ｏ変数を記憶可能な記憶領域を記憶部に割り付けている。
特開２０１３－１４２９３３号公報
　ところで、制御装置によって制御可能な外部機器の数は、当該制御装置が装備している記憶部の容量によって異なるため、容量が異なる記憶部を装備する制御装置は、別機種となっている。それに伴い、制御装置に装備されるファームウェア等のソフトウェアも、当該ソフトウェアにより実行される処理機能が同じでも、制御装置が装備する記憶部の容量によってメモリ管理方法（例えば、記憶部における、Ｉ／Ｏ変数を記憶可能な記憶領域の割り付け等）が異なるため、制御装置の機種毎に別のソフトウェアを製造・管理している。
　また、従来技術においては、機種が異なる制御装置に搭載された処理機能が同じ２つのソフトウェアに対して、機能の追加や機能の修正等の変更を行う場合、当該２つのソフトウェアそれぞれに変更を行う必要があるため、当該２つのソフトウェアそれぞれに対する変更に誤って差異が生じる可能性があり、同じ変更作業を２度行う必要もありその作業量が増えるので、ソフトウェアの管理が複雑になる。
　実施形態の制御装置は、外部機器を制御する制御装置であって、第１記憶部と、第２記憶部と、制御部と、を備える。第１記憶部は、外部機器を制御するための第１情報を記憶可能な第１領域を有する。第２記憶部は、第１領域に対するアクセスを実行可能なソフトウェアを記憶する。制御部は、第２記憶部に記憶されたソフトウェアを実行する。ソフトウェアは、制御装置の機種を特定し、制御装置の機種と当該機種の制御装置が備える第１記憶部における第１領域のアドレスとを対応付けて記憶するデータベースにおいて、当該特定した機種と対応付けて記憶されるアドレスに従って第１領域に対するアクセスを実行する。
図１は、第１の実施形態にかかるコントローラの構成を示すブロック図である。 図２Ａは、第１の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。 図２Ｂは、第１の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。 図３は、第１の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作の流れを示すフローチャートである。 図４Ａは、第２の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。 図４Ｂは、第２の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。 図５Ａは、第３の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。 図５Ｂは、第３の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。
　以下、添付の図面を用いて、本実施形態にかかる制御装置を適用したコントローラについて説明する。
（第１の実施形態）
　図１は、第１の実施形態にかかるコントローラの構成を示すブロック図である。本実施形態では、コントローラ１は、制御対象のＩ／Ｏモジュール３（外部機器の一例）を制御する制御装置の一例であり、図１に示すように、ＲＡＭ（Random　Access　Memory）１０１と、ＣＰＵ（Central　Processing　Unit）モジュール１０２と、通信Ｉ／Ｆ１０３と、ＲＯＭ（Read　Only　Memory）１０４と、を備えている。
　通信Ｉ／Ｆ１０３は、イーサーネット（登録商標）等のネットワークを介して、コントローラ１を含む情報処理システム全体を制御するエンジニアリングツール２０１を備えたＰＣ（Personal　Computer）２等の上位機器と接続され、当該上位機器と通信可能なインタフェースである。
　ＲＡＭ１０１は、後述するＣＰＵモジュール１０２の作業領域として機能する。具体的には、ＲＡＭ１０１（第１記憶部の一例）は、Ｉ／Ｏモジュール３を制御するためのＩ／Ｏ変数（第１情報の一例）を記憶可能なＩ／Ｏ変数領域１０１ａ（図２Ａおよび図２Ｂ参照、第１領域の一例）を有する。本実施形態では、ＲＡＭ１０１は、Ｉ／Ｏ変数以外の他の変数を記憶可能な変数領域１０１ｂ（図２Ａおよび図２Ｂ参照）やＩ／Ｏ変数領域１０１ａのアドレス（以下、Ｉ／Ｏ変数アドレスと言う）を記憶可能な変数ポインタ領域１０１ｃ（図２Ａおよび図２Ｂ参照、所定の第２領域の一例）等を有している。
　ＲＯＭ１０４（第２記憶部の一例）は、後述するＣＰＵモジュール１０２により実行され、ＲＡＭ１０１が有するＩ／Ｏ変数領域１０１ａ（図２Ａおよび図２Ｂ参照）へアクセス（例えば、Ｉ／Ｏ変数領域１０１ａへのＩ／Ｏ変数の書き込み、Ｉ／Ｏ変数領域１０１ａからのＩ／Ｏ変数の読み出しなど）を実行可能なファームウェア１０４ａ（図２Ａおよび図２Ｂ参照、ソフトウェアの一例）やＯＳ（Operating　System）等の各種プログラムを記憶する。
　また、ＲＯＭ１０４は、コントローラ１の機種を識別可能とする機種情報（例えば、機種名など）と、当該機種情報により識別される機種のコントローラ１が有するＲＡＭ１０１におけるＩ／Ｏ変数領域１０１ａ（図２Ａおよび図２Ｂ参照）のアドレスであるＩ／Ｏ変数アドレスと、を対応付けるアドレス表１０４ｂ（図２Ａおよび図２Ｂ参照、データベースの一例）を記憶する。
　ＣＰＵモジュール１０２は、コントローラ１全体を制御する。具体的には、ＣＰＵモジュール１０２は、バスを介して接続されているＲＡＭ１０１、ＲＯＭ１０４等の各部を制御する。
　また、ＣＰＵモジュール１０２には、コントローラ１が制御するＩ／Ｏモジュール３が複数接続されている。そして、ＣＰＵモジュール１０２（制御部の一例）は、ＲＯＭ１０４に記憶されたファームウェア１０４ａ（図２Ａおよび図２Ｂ参照）を実行することにより、ＲＡＭ１０１が有するＩ／Ｏ変数領域１０１ａ（図２Ａおよび図２Ｂ参照）へのアクセスを実行する。
　ここで、図２Ａおよび図２Ｂを用いて、本実施形態にかかるコントローラ１が備えるファームウェア１０４ａによるＩ／Ｏ変数領域１０１ａへのアクセス動作について説明する。図２Ａおよび図２Ｂは、第１の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。
　コントローラ１に搭載されるＲＡＭ１０１は、コントローラ１の機種（ＣＰＵモジュール１０２に接続されたＩ／Ｏモジュール３の数であるＩ／Ｏモジュール数、言い換えると、コントローラ１により制御する外部機器の数）によってその容量が異なる。例えば、機種Ａのコントローラ１により制御するＩ／Ｏモジュール数が「１」で、機種Ｂのコントローラ１により制御するＩ／Ｏモジュール数が「５」である場合、機種ＡのＲＡＭ１０１の容量は、図２Ａおよび図２Ｂに示すように、機種ＢのＲＡＭ１０１の容量より少ない。それに伴い、機種ＡのＲＡＭ１０１におけるＩ／Ｏ変数領域１０１ａの容量も、図２Ａおよび図２Ｂに示すように、機種ＢのＲＡＭ１０１におけるＩ／Ｏ変数領域１０１ａの容量よりも少なくなる。
　しかしながら、機種ＡのＣＰＵモジュール１０２および機種ＢのＣＰＵモジュール１０２それぞれの処理機能は同一であるため、ＲＡＭ１０１におけるＩ／Ｏ変数以外の他の変数を記憶可能な変数領域１０１ｂの容量およびアドレスは、図２Ａおよび図２Ｂに示すように、機種Ａと機種Ｂとの間において同一となる。そのため、機種Ａおよび機種ＢそれぞれのＩ／Ｏ変数領域１０１ａを、図２Ａおよび図２Ｂに示すように、ＲＡＭ１０１における同じ領域に設けることはできない。
　従来のコントローラにおいては、コントローラの機種毎に異なるファームウェアに設計することにより、機種毎に異なるＩ／Ｏ変数領域へのアクセスを実現していたが、コントローラの機種毎に異なるファームウェアを設計しなければならない。
　また、従来のコントローラにおいては、機種が異なるコントローラに搭載されかつ処理機能が同じ２つのファームウェアに対して機能の追加や機能の修正等の変更を行う場合、当該２つのファームウェアそれぞれに変更を行う必要があるため、当該２つのファームウェアそれぞれに対する変更に誤って差異が生じる可能性があり、同じ変更作業を２度行う必要もありその作業量が増えるので、ファームウェアの管理が複雑になる。
　そこで、本実施形態にかかるコントローラ１では、ＣＰＵモジュール１０２により実行されるファームウェア１０４ａが、当該ファームウェア１０４ａが搭載されたコントローラ１の機種を特定し、ＲＯＭ１０４に記憶されたアドレス表１０４ｂにおいて、当該特定した機種の機種情報と対応付けて記憶されたＩ／Ｏ変数アドレスに従って、ＲＡＭ１０１が有するＩ／Ｏ変数領域１０１ａにアクセスする。
　これにより、本実施形態にかかるコントローラ１によれば、コントローラ１の機種毎に異なるファームウェア１０４ａを設計しなくても、機種毎に異なるＩ／Ｏ変数領域１０１ａへのアクセスを実現することができるので、コントローラ１の機種が異なる場合でも同一のファームウェア１０４ａによってＩ／Ｏ変数領域１０１ａへのアクセスを実行することができる。
　また、本実施形態にかかるコントローラ１によれば、異なる機種のコントローラ１のファームウェア１０４ａに機能追加や機能修正等の各種の変更を行う場合に、各機種のコントローラ１のファームウェア１０４ａに対して同様の変更を行えば良いので、ファームウェア１０４ａに対する各種変更を行う場合の変更ミスや作業量が低減でき、ファームウェア１０４ａの管理を統一化することができる。
　次に、図２Ａ、図２Ｂおよび図３を用いて、本実施形態にかかるコントローラ１におけるＩ／Ｏ変数領域１０１ａへのアクセス動作について説明する。図３は、第１の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作の流れを示すフローチャートである。
　本実施形態では、ＣＰＵモジュール１０２は、コントローラ１の起動処理が開始されると、ＲＯＭ１０４に記憶されたファームウェア１０４ａを実行する（ステップＳ３０１）。ファームウェア１０４ａは、コントローラ１の起動時に当該コントローラ１が備えるハードウェアから出力される信号（以下、ハードウェア信号と言う）に基づいて、コントローラ１の機種を特定する（ステップＳ３０２）。
　本実施形態では、ファームウェア１０４ａは、ハードウェア信号に基づいてコントローラ１の機種を特定しているが、これに限定するものではなく、例えば、コントローラ１が備える図示しない操作部または通信Ｉ／Ｆ１０３を介してＰＣ２から入力された機種情報に基づいて、コントローラ１の機種を特定しても良い。
　次いで、ファームウェア１０４ａは、コントローラ１の起動処理の開始後、Ｉ／Ｏ変数領域１０１ａへのアクセスに先立って、ＲＯＭ１０４に記憶されたアドレス表１０４ｂから、ステップＳ３０２において特定した機種と対応付けられたＩ／Ｏ変数アドレスを読み出す（ステップＳ３０３）。本実施形態では、ファームウェア１０４ａは、コントローラ１自身が有する記憶部（ＲＯＭ１０４に記憶されたアドレス表１０４ｂ）からＩ／Ｏ変数アドレスを読み出しているが、これに限定するものではなく、例えば、ＰＣ２等が備える外部記憶部に記憶されたアドレス表１０４ｂからＩ／Ｏ変数アドレスを読み出すようにすることも可能である。
　そして、ファームウェア１０４ａは、読み出したＩ／Ｏ変数アドレスを、ＲＡＭ１０１における変数ポインタ領域１０１ｃ（所定の第２領域の一例）に書き込む。これにより、Ｉ／Ｏ変数領域１０１ａにアクセスする際に、変数ポインタ領域１０１ｃに記憶されたＩ／Ｏ変数アドレスを用いて、Ｉ／Ｏ変数領域１０１ａにアクセスすることができ、Ｉ／Ｏ変数領域１０１ａへアクセスする度にアドレス表１０４ｂからＩ／Ｏ変数アドレスを読み出す必要がないので、Ｉ／Ｏ変数領域１０１ａのアクセスによる処理負荷を軽減することができる。
　例えば、ファームウェア１０４ａは、図２Ａに示すように、ハードウェア信号に基づいて特定した機種が機種Ａである場合、アドレス表１０４ｂから、機種Ａと対応付けられたＩ／Ｏ変数アドレス：アドレスＡを読み出す。そして、ファームウェア１０４ａは、図２Ａに示すように、読み出したＩ／Ｏ変数アドレス：アドレスＡを、ＲＡＭ１０１の変数ポインタ領域１０１ｃに書き込む。
　一方、ファームウェア１０４ａは、図２Ｂに示すように、ハードウェア信号に基づいて特定した機種が機種Ｂである場合、アドレス表１０４ｂから、機種Ｂと対応付けられたＩ／Ｏ変数アドレス：アドレスＢを読み出す。そして、ファームウェア１０４ａは、図２Ｂに示すように、読み出したＩ／Ｏ変数アドレス：アドレスＢを、ＲＡＭ１０１の変数ポインタ領域１０１ｃに書き込む。
　図３に戻り、その後、Ｉ／Ｏモジュール３に接続された外部機器を制御するためにＩ／Ｏ変数領域１０１ａにアクセスする場合、ファームウェア１０４ａは、まず、ＲＡＭ１０１の変数ポインタ領域１０１ｃにアクセスして、Ｉ／Ｏ変数アドレスを読み出す。そして、ファームウェア１０４ａは、読み出したＩ／Ｏ変数アドレスに従って、Ｉ／Ｏ変数領域１０１ａにアクセスする（ステップＳ３０４）。すなわち、アドレス表１０４ｂから読み出したＩ／Ｏ変数アドレスを用いてＩ／Ｏ変数領域１０１ａにアクセスすることにより、コントローラ１の機種毎に異なるファームウェア１０４ａを設計しなくても、機種毎に異なるＩ／Ｏ変数領域１０１ａへのアクセスを実現することができるので、コントローラ１の機種が異なる場合でも同一のファームウェア１０４ａによってＩ／Ｏ変数領域１０１ａへのアクセスを実行することができる。
　例えば、機種Ａのファームウェア１０４ａは、図２Ａに示すように、ＲＡＭ１０１の変数ポインタ領域１０１ｃにアクセスして、Ｉ／Ｏ変数アドレス：アドレスＡを読み出す。そして、ファームウェア１０４ａは、読み出したＩ／Ｏ変数アドレス：アドレスＡに従って、Ｉ／Ｏ変数領域１０１ａにアクセスする。一方、機種Ｂのファームウェア１０４ａは、図２Ｂに示すように、ＲＡＭ１０１の変数ポインタ領域１０１ｃにアクセスして、Ｉ／Ｏ変数アドレス：アドレスＢを読み出す。そして、ファームウェア１０４ａは、読み出したＩ／Ｏ変数アドレス：アドレスＢに従って、Ｉ／Ｏ変数領域１０１ａにアクセスする。
　本実施形態では、ファームウェア１０４ａは、コントローラ１の起動時に予め変数ポインタ領域１０１ｃに書き込まれたＩ／Ｏ変数アドレスを用いて、Ｉ／Ｏ変数領域１０１ａにアクセスしているが、ＲＯＭ１０４ａから読み出したＩ／Ｏ変数アドレスを用いて、Ｉ／Ｏ変数領域１０１ａにアクセスするものであれば、これに限定するものではない。例えば、ファームウェア１０４ａは、Ｉ／Ｏ変数領域１０１ａにアクセスする際に、ＲＯＭ１０４からＩ／Ｏ変数アドレスを読み出し、当該読み出したＩ／Ｏ変数アドレスを用いてＩ／Ｏ変数領域１０１ａにアクセスしても良い。
　このように、第１の実施形態にかかるコントローラ１によれば、コントローラ１の機種毎に異なるファームウェア１０４ａを設計しなくても、機種毎に異なるＩ／Ｏ変数領域１０１ａへのアクセスを実現することができるので、コントローラ１の機種が異なる場合でも同一のファームウェア１０４ａによってＩ／Ｏ変数領域１０１ａへのアクセスを実行することができる。
（第２の実施形態）
　本実施形態は、ＲＡＭが、Ｉ／Ｏ変数の種類毎に設けられた複数のＩ／Ｏ変数領域を有し、アドレス表が、コントローラの機種と対応付けて、Ｉ／Ｏ変数の各種類に対応するＩ／Ｏ変数領域のアドレスを記憶し、ファームウェアが、アドレス表において、コントローラ自身の機種と対応付けて記憶されかつＩ／Ｏ変数領域へのアクセスによって読み出しまたは書き込みの少なくとも一方を行うＩ／Ｏ変数の種類に対応するＩ／Ｏ変数アドレスに従ってＩ／Ｏ変数領域へのアクセスを実行する例である。以下の説明では、第１の実施形態と同様の箇所については説明を省略する。
　図４Ａおよび図４Ｂは、第２の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。本実施形態にかかるコントローラ４が備えるＲＡＭ４０１は、図４Ａおよび図４Ｂに示すように、Ｉ／Ｏ変数の種類であるＩ／Ｏ変数種類（例えば、Ｉ／Ｏ変数のデータフォーマット、Ｉ／Ｏ変数により制御するＩ／Ｏモジュール３など）毎に設けられた複数（本実施形態では、２つ）のＩ／Ｏ変数領域４０１ａ，４０１ｂを有する。また、本実施形態では、ＲＡＭ４０１は、図４Ａおよび図４Ｂに示すように、Ｉ／Ｏ変数種類毎に設けられた複数の（本実施形態では、２つ）の変数ポインタ領域４０１ｃ，４０１ｄを有している。
　さらに、本実施形態では、ＲＯＭ１０４は、Ｉ／Ｏ変数種類毎の複数（本実施形態では、２つ）のアドレス表４０２，４０３を記憶している。具体的には、アドレス表４０２は、コントローラ４の機種を識別可能とする機種情報と、Ｉ／Ｏ変数種類Ｘに対応するＩ／Ｏ変数領域４０１ａのアドレスを記憶する。アドレス表４０３は、コントローラ４の機種を識別可能とする機種情報と、Ｉ／Ｏ変数種類Ｙに対応するＩ／Ｏ変数領域４０１ｂのアドレスを記憶する。すなわち、アドレス表４０２，４０３は、コントローラ４の機種に対応付けて、各Ｉ／Ｏ変数種類に対応するＩ／Ｏ変数領域のアドレスを記憶するデータベースの一例として機能する。
　本実施形態では、ファームウェア４０４は、コントローラ４の起動処理の開始後、Ｉ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスに先立って、ＲＯＭ１０４に記憶されたアドレス表４０２，４０３それぞれから、特定した機種と対応付けられた各Ｉ／Ｏ変数種類のＩ／Ｏ変数アドレスを読み出す。次いで、ファームウェア４０４は、読み出した各Ｉ／Ｏ変数種類のＩ／Ｏ変数アドレスを、Ｉ／Ｏ変数種類毎に設けられた変数ポインタ領域４０１ｃ，４０１ｄに書き込む。
　例えば、ファームウェア４０４は、ハードウェア信号に基づいて特定したコントローラ４が機種Ａでありかつ書き込みおよび読み出しの少なくとも一方を行うＩ／Ｏ変数がＩ／Ｏ変数種類Ｘである場合、図４Ａに示すように、当該Ｉ／Ｏ変数種類Ｘに対応するアドレス表４０２から、機種Ａと対応付けられたＩ／Ｏ変数アドレス：アドレスＡＸを読み出す。そして、ファームウェア４０４は、図４Ａに示すように、読み出したＩ／Ｏ変数アドレス：アドレスＡＸを、Ｉ／Ｏ変数種類Ｘに対応する変数ポインタ領域４０１ｃに書き込む。
　一方、ファームウェア４０４は、ハードウェア信号に基づいて特定したコントローラ４が機種Ａでありかつ書き込みおよび読み出しの少なくとも一方を行うＩ／Ｏ変数がＩ／Ｏ変数種類Ｙである場合、図４Ａに示すように、Ｉ／Ｏ変数種類Ｙに対応するアドレス表４０３から、機種Ａと対応付けられたＩ／Ｏ変数アドレス：アドレスＡＹを読み出す。そして、ファームウェア４０４は、図４Ａに示すように、読み出したＩ／Ｏ変数アドレス：アドレスＡＹを、Ｉ／Ｏ変数種類Ｙに対応する変数ポインタ領域４０１ｄに書き込む。
　また、ファームウェア４０４は、ハードウェア信号に基づいて特定したコントローラ４が機種Ｂでありかつ書き込みおよび読み出しの少なくとも一方を行うＩ／Ｏ変数がＩ／Ｏ変数種類Ｘである場合、図４Ｂに示すように、Ｉ／Ｏ変数種類Ｘに対応するアドレス表４０２から、機種Ｂと対応付けられたＩ／Ｏ変数アドレス：アドレスＢＸを読み出す。そして、ファームウェア４０４は、図４Ｂに示すように、読み出したＩ／Ｏ変数アドレス：アドレスＢＸを、Ｉ／Ｏ変数種類Ｘに対応する変数ポインタ領域４０１ｃに書き込む。
　一方、ファームウェア４０４は、ハードウェア信号に基づいて特定したコントローラ４が機種Ｂでありかつ書き込みおよび読み出しの少なくとも一方を行うＩ／Ｏ変数がＩ／Ｏ変数種類Ｙである場合、図４Ｂに示すように、Ｉ／Ｏ変数種類Ｙに対応するアドレス表４０３から、機種Ｂと対応付けられたＩ／Ｏ変数アドレス：アドレスＢＹを読み出す。そして、ファームウェア４０４は、図４Ｂに示すように、読み出したＩ／Ｏ変数アドレス：アドレスＢＹを、Ｉ／Ｏ変数種類Ｙに対応する変数ポインタ領域４０１ｄに書き込む。
　そして、ファームウェア４０４は、Ｉ／Ｏ変数領域４０１ａ，４０１ｂにアクセスする場合、当該アクセスにより書き込みおよび読み出しの少なくとも一方を実行するＩ／Ｏ変数のＩ／Ｏ変数種類に対応する変数ポインタ領域４０１ｃ，４０１ｄから、Ｉ／Ｏ変数アドレスを読み出す。すなわち、ファームウェア４０４は、アドレス表４０２，４０３から、書き込みおよび読み出しの少なくとも一方を実行するＩ／Ｏ変数のＩ／Ｏ変数種類に対応するＩ／Ｏ変数アドレスを読み出す。その後、ファームウェア４０４は、読み出したＩ／Ｏ変数アドレスに基づいて、Ｉ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスを実行する。
　このように、第２の実施形態のコントローラ４によれば、ＲＡＭ４０１が、Ｉ／Ｏ変数の種類毎に設けられた複数のＩ／Ｏ変数領域４０１ａ，４０１ｂを有する場合も、第１の実施形態と同様に、コントローラ４の機種毎に異なるファームウェア４０４を設計しなくても、機種毎に異なるＩ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスを実現することができるので、コントローラ４の機種が異なる場合でも同一のファームウェア４０４によってＩ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスを実行することができる。また、異なる機種のコントローラ４のファームウェア４０４に機能追加や機能修正等の各種の変更を行う場合に、各機種のコントローラ４のファームウェア４０４に対して同様の変更を行えば良いので、ファームウェア４０４に対する各種変更を行う場合の変更ミスや作業量が低減でき、ファームウェア４０４の管理を統一化することができる。
（第３の実施形態）
　本実施形態は、上位機器から、コントローラの機種を識別可能とするＩ／Ｏモジュール登録情報（第２情報の一例）を受信し、当該受信したＩ／Ｏモジュール登録情報に基づいてコントローラの機種を特定する例である。以下の説明では、第１，２の実施形態と同様の箇所について説明を省略する。
　図５Ａおよび図５Ｂは、第３の実施形態にかかるコントローラが備えるファームウェアによるＩ／Ｏ変数領域へのアクセス動作を説明するための図である。本実施形態にかかるコントローラ５が備えるＲＯＭ１０４は、コントローラ５の機種を識別可能とする機種情報と、各Ｉ／Ｏ変数種類に対応するＩ／Ｏ変数領域４０１ａ，４０１ｂのアドレスとを対応付けるアドレス表５０２を記憶している。
　本実施形態では、ファームウェア５０１は、コントローラ５の起動処理の開始後、Ｉ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスに先立って、通信Ｉ／Ｆ１０３を介して、ＰＣ２（上位機器の一例）から、コントローラ５の機種を識別可能とするＩ／Ｏモジュール登録情報Ｉを受信する。
　本実施形態では、ＰＣ２のエンジニアリングツール２０１は、コントローラ５の起動処理の開始を検知すると、当該コントローラ５に対してＩ／Ｏモジュール登録情報Ｉを送信する。ここで、Ｉ／Ｏモジュール登録情報Ｉは、上述したように、起動処理の開始を検知したコントローラ５の機種を識別可能とする情報であり、例えば、Ｉ／Ｏモジュール３を制御するためのＩ／Ｏ変数種類ＸのＩ／Ｏ変数の数とＩ／Ｏ変数種類ＹのＩ／Ｏ変数の数との大小関係である。
　そして、ファームウェア５０１は、ＰＣ２から受信したＩ／Ｏモジュール登録情報Ｉに基づいて、コントローラ５の機種を特定する。例えば、ファームウェア５０１は、受信したＩ／Ｏモジュール登録情報Ｉが、Ｉ／Ｏ変数種類ＸのＩ／Ｏ変数の数が、Ｉ／Ｏ変数種類ＹのＩ／Ｏ変数の数よりも少ないことを表している場合、図５Ａに示すように、コントローラ５の機種が機種Ａであることを特定する。次いで、ファームウェア５０１は、図５Ａに示すように、ＲＯＭ１０４に記憶されたアドレス表５０２から、特定した機種Ａと対応付けられたＩ／Ｏ変数アドレス：アドレスＡＸ，ＡＹを読み出す。そして、ファームウェア５０１は、図５Ａに示すように、読み出した各Ｉ／Ｏ変数種類に対応するＩ／Ｏ変数アドレス：アドレスＡＸ，ＡＹを、各Ｉ／Ｏ変数種類に対応する変数ポインタ領域４０１ｃ，４０１ｄに書き込む。
　その後、ファームウェア５０１は、Ｉ／Ｏ変数種類ＸのＩ／Ｏ変数が記憶されたＩ／Ｏ変数領域４０１ａにアクセスする場合、図５Ａに示すように、変数ポインタ領域４０１ｃに記憶されたＩ／Ｏ変数アドレス：アドレスＡＸに基づいて、Ｉ／Ｏ変数領域４０１ａにアクセスする。一方、ファームウェア５０１は、Ｉ／Ｏ変数種類ＹのＩ／Ｏ変数が記憶されたＩ／Ｏ変数領域４０１ｂにアクセスする場合、図５Ａに示すように、変数ポインタ領域４０１ｄに記憶されたＩ／Ｏ変数アドレス：アドレスＡＹに基づいて、Ｉ／Ｏ変数領域４０１ｂにアクセスする。
　また、ファームウェア５０１は、受信したＩ／Ｏモジュール登録情報Ｉが、Ｉ／Ｏ変数種類ＸのＩ／Ｏ変数の数が、Ｉ／Ｏ変数種類ＹのＩ／Ｏ変数の数よりも多いことを表している場合、図５Ｂに示すように、コントローラ５の機種が機種Ｂであることを特定する。次いで、ファームウェア５０１は、図５Ｂに示すように、ＲＯＭ１０４に記憶されたアドレス表５０２から、特定した機種Ｂと対応付けられたＩ／Ｏ変数アドレス：アドレスＢＸ，ＢＹを読み出す。そして、ファームウェア５０１は、図５Ｂに示すように、読み出した各Ｉ／Ｏ変数種類に対応するＩ／Ｏ変数アドレス：アドレスＢＸ，ＢＹを、各Ｉ／Ｏ変数種類に対応する変数ポインタ領域４０１ｃ，４０１ｄに書き込む。
　その後、ファームウェア５０１は、Ｉ／Ｏ変数種類ＸのＩ／Ｏ変数が記憶されたＩ／Ｏ変数領域４０１ａにアクセスする場合、変数ポインタ領域４０１ｃに記憶されたＩ／Ｏ変数アドレス：アドレスＢＸに基づいて、Ｉ／Ｏ変数領域４０１ａにアクセスする。一方、ファームウェア５０１は、Ｉ／Ｏ変数種類ＹのＩ／Ｏ変数が記憶されたＩ／Ｏ変数領域４０１ｂにアクセスする場合、変数ポインタ領域４０１ｄに記憶されたＩ／Ｏ変数アドレス：アドレスＢＹに基づいて、Ｉ／Ｏ変数領域４０１ｂにアクセスする。
　このように、第３の実施形態にかかるコントローラ５によれば、ＰＣ２から受信したＩ／Ｏモジュール登録情報Ｉに基づいてコントローラ５の機種を特定する場合も、第１の実施形態と同様に、コントローラ５の機種毎に異なるファームウェア５０１を設計しなくても、機種毎に異なるＩ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスを実現することができるので、コントローラ５の機種が異なる場合でも同一のファームウェア５０１によってＩ／Ｏ変数領域４０１ａ，４０１ｂへのアクセスを実行することができる。また、異なる機種のコントローラ５のファームウェア５０１に機能追加や機能修正等の各種の変更を行う場合に、各機種のコントローラ５のファームウェア５０１に対して同様の変更を行えば良いので、ファームウェア５０１に対する各種変更を行う場合の変更ミスや作業量が低減でき、ファームウェア５０１の管理を統一化することができる。
　以上説明したとおり、第１から第３の実施形態によれば、コントローラの機種間において同一のファームウェアによってＩ／Ｏ変数領域へのアクセスを実行することができる。
　なお、本実施形態のコントローラ１，４，５で実行されるプログラムは、ＲＯＭ１０４等に予め組み込まれて提供されるが、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ－Ｒ、ＤＶＤ（Digital　Versatile　Disk）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
　さらに、本実施形態のコントローラ１，４，５で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のコントローラ１，４，５で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (4)

  1. 　外部機器を制御する制御装置であって、
    　前記外部機器を制御するための第１情報を記憶可能な第１領域を有する第１記憶部と、
    　前記第１領域に対するアクセスを実行可能なソフトウェアを記憶する第２記憶部と、
    　前記第２記憶部に記憶された前記ソフトウェアを実行する制御部と、を備え、
    　前記ソフトウェアは、前記制御装置の機種を特定し、前記制御装置の機種と当該機種の前記制御装置が備える前記第１記憶部における前記第１領域のアドレスとを対応付けて記憶するデータベースにおいて、当該特定した機種と対応付けて記憶される前記アドレスに従って前記第１領域に対するアクセスを実行する制御装置。
  2. 　前記ソフトウェアは、前記制御装置の起動処理の開始後、前記第１領域に対するアクセスの実行に先立って、前記データベースから、特定した機種と対応付けて記憶された前記アドレスを読み出して前記第１記憶部の所定の第２領域に書き込み、前記第２領域に記憶された前記アドレスに従って前記第１領域に対するアクセスを実行する請求項１に記載の制御装置。
  3. 　前記第１記憶部は、前記第１情報の種類毎に設けられた複数の前記第１領域を有し、
    　前記データベースは、前記制御装置の機種と対応付けて、前記第１情報の各種類に対応する前記第１領域の前記アドレスを記憶し、
    　前記ソフトウェアは、前記データベースにおいて、特定した機種と対応付けて記憶されかつ前記第１領域へのアクセスにより書き込みおよび読み出しの少なくとも一方を実行する前記第１情報の種類に対応する前記アドレスに従って前記第１領域へのアクセスを実行する請求項１または２に記載の制御装置。
  4. 　前記ソフトウェアは、上位機器から、前記制御装置の機種を識別可能とする第２情報を受信し、当該受信した第２情報に基づいて前記制御装置の機種を特定する請求項１から３のいずれか一に記載の制御装置。
PCT/JP2015/061627 2014-04-21 2015-04-15 制御装置 WO2015163219A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/915,744 US20160216705A1 (en) 2014-04-21 2015-04-15 Control apparatus
CN201580001381.8A CN105659210A (zh) 2014-04-21 2015-04-15 控制装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-087637 2014-04-21
JP2014087637A JP2015207172A (ja) 2014-04-21 2014-04-21 制御装置

Publications (1)

Publication Number Publication Date
WO2015163219A1 true WO2015163219A1 (ja) 2015-10-29

Family

ID=54332386

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061627 WO2015163219A1 (ja) 2014-04-21 2015-04-15 制御装置

Country Status (4)

Country Link
US (1) US20160216705A1 (ja)
JP (1) JP2015207172A (ja)
CN (1) CN105659210A (ja)
WO (1) WO2015163219A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111610765B (zh) * 2020-05-25 2022-09-30 珠海格力电器股份有限公司 一种集散消息控制装置、方法和楼宇控制系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149550A (ja) * 1992-10-30 1994-05-27 Ricoh Co Ltd 画像形成装置
JPH07319512A (ja) * 1994-05-26 1995-12-08 Fanuc Ltd プログラマブル・ロジック・コントローラ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5794032A (en) * 1996-04-15 1998-08-11 Micron Electronics, Inc. System for the identification and configuration of computer hardware peripherals
US6138178A (en) * 1997-01-29 2000-10-24 Fuji Photo Film Co., Ltd. Controlled device storing multiple drivers that judges and downloads a particular driver corresponding to a controller's operating system having an identical or greater version number
US6175770B1 (en) * 1997-12-31 2001-01-16 Dana Corporation Electronic controller having automatic self-configuration capabilities
WO2000070466A1 (fr) * 1999-05-17 2000-11-23 Technowave, Ltd. Procede d'acces a un dispositif e/s et une memoire utilisant une adresse virtuelle et support enregistre comportant un programme destine a executer le procede d'acces a un dispositif e/o et une memoire utilisant une adresse virtuelle
JP2002055824A (ja) * 2000-08-09 2002-02-20 Sony Corp 電子装置、それを使用する機器及びデータ読み込み方法
US8214849B2 (en) * 2001-07-13 2012-07-03 Advanced Micro Devices, Inc. System for loading device-specific code and method thereof
US7103432B2 (en) * 2004-06-02 2006-09-05 Research In Motion Limited Auto-configuration of hardware on a portable computing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149550A (ja) * 1992-10-30 1994-05-27 Ricoh Co Ltd 画像形成装置
JPH07319512A (ja) * 1994-05-26 1995-12-08 Fanuc Ltd プログラマブル・ロジック・コントローラ

Also Published As

Publication number Publication date
JP2015207172A (ja) 2015-11-19
US20160216705A1 (en) 2016-07-28
CN105659210A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
US20170346919A1 (en) Bluetooth device and bluetooth device name managing method
JP2010233006A (ja) サーバシステム、集合型サーバ装置及びｍａｃアドレス管理方法
JP6776436B2 (ja) 制御装置
RU2017104121A (ru) Система и способ для создания выборочных моментальных снимков базы данных
US8868793B2 (en) SAS expander system and method for dynamically allocating SAS addresses to SAS expander devices
JP2009152790A (ja) 動的再構成支援プログラム、動的再構成支援方法、動的再構成回路、動的再構成支援装置および動的再構成システム
TWI464583B (zh) 取得觸發功能之指令的方法
WO2015163219A1 (ja) 制御装置
US9588918B2 (en) Storage control devices and method therefor to invoke address thereof
WO2020075351A1 (ja) コントロール装置
JP2016181055A (ja) 情報処理装置
JP2006318102A (ja) フィールド機器管理装置およびフィールド機器管理方法
JP2017138785A5 (ja) 情報処理装置及びその制御方法
WO2014002220A1 (ja) 管理装置、データ取得方法およびデータ取得プログラム
US20130198408A1 (en) IP Parameter Determination and Configuration
JP2019144762A (ja) プログラマブルコントローラ
JP6076564B2 (ja) システム設計支援ツール
JP6455096B2 (ja) コントロールシステム、その支援装置、プログラマブルコントロール装置
WO2020179581A1 (ja) 制御装置およびソフトウェアのデプロイ方法
JP5079166B1 (ja) シンボルテーブル生成方法、周辺機器との通信方法およびプログラマブルロジックコントローラ
WO2021048976A1 (ja) 数値制御装置
KR20190127110A (ko) Ｐｌｃ 프로그램 처리 장치
KR20160013807A (ko) 기판 처리 시스템, 저장 매체 및 신규 장치를 등록하는 방법
CN105808318B (zh) 一种信息处理方法和电子设备
US20150356032A1 (en) Information processing apparatus and information processing method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15783315

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14915744

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15783315

Country of ref document: EP

Kind code of ref document: A1