WO2015161641A1 - 复合腔体及其形成方法 - Google Patents

复合腔体及其形成方法 Download PDF

Info

Publication number
WO2015161641A1
WO2015161641A1 PCT/CN2014/090326 CN2014090326W WO2015161641A1 WO 2015161641 A1 WO2015161641 A1 WO 2015161641A1 CN 2014090326 W CN2014090326 W CN 2014090326W WO 2015161641 A1 WO2015161641 A1 WO 2015161641A1
Authority
WO
WIPO (PCT)
Prior art keywords
cavity
forming
silicon
silicon dioxide
dioxide layer
Prior art date
Application number
PCT/CN2014/090326
Other languages
English (en)
French (fr)
Inventor
徐元俊
颜毅林
薛维佳
Original Assignee
上海先进半导体制造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海先进半导体制造股份有限公司 filed Critical 上海先进半导体制造股份有限公司
Priority to US15/305,799 priority Critical patent/US10035701B2/en
Publication of WO2015161641A1 publication Critical patent/WO2015161641A1/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Definitions

  • the acoustic cavity is a single cavity formed by etching on the back side, and the two layers of polysilicon on the front side of the wafer are the upper and lower plates of the capacitor, but in the processing and manufacturing process, due to the difference in processing time of the two polysilicon, The film stress is affected by the interaction of polycrystalline growth conditions and high temperature conditions such as annealing, and the control difficulty is very high.
  • the pattern of the silicon dioxide layer is dry etching or wet etching.
  • the material of the bonding sheet is monocrystalline silicon, polycrystalline silicon or glass.
  • the invention can well control the uniformity of the lower plate of the single crystal silicon capacitor, and has been proved to be achievable, and the high cost substrate preparation method is a more economical technical solution than the pure single crystal silicon solution. Moreover, the present invention simplifies the complicated problem of the double-layer polycrystalline thermal process and the stress mutual influence in the prior art to the stress control of the single-layer polycrystal, and the stability between batches is also well improved.
  • 1 to 8 are flow charts showing a process of forming a composite cavity according to an embodiment of the present invention.
  • Figure 4-A is an enlarged schematic view of a microcavity structure shown in Figure 4.
  • the silicon dioxide layer 102 is patterned to form one or more grooves 103, the position of which is the same as that of the small cavity 109 to be formed in the eighth step described below.
  • the location corresponds.
  • the pattern of the patterned silicon dioxide layer 102 may be dry etching or wet etching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)

Abstract

一种复合腔体的形成方法及采用该方法形成的复合腔体，包括以下步骤：提供硅衬底（101）；在其正面形成氧化层；对氧化层作图形化，形成一个或多个凹槽（103），凹槽（103）的位置与待形成的小腔体（109）的位置对应；提供键合片（104），将其与图形化的氧化层键合，在硅衬底（101）与键合片（104）之间形成一个或多个密闭的微腔结构（105）；在键合片（104）的上方形成保护膜（106），并在硅衬底（101）的背面形成掩蔽层（107）；对掩蔽层（107）作图形化，掩蔽层（107）的图形与待形成的大腔体（108）的位置对应；以掩蔽层（107）为掩模，从背面刻蚀硅衬底（101）至其正面的氧化层，在硅衬底（101）中形成大腔体（108）；以掩蔽层（107）和氧化层为掩模，从背面穿过硅衬底（101）刻蚀键合片（104）至其上方的保护膜（106），在键合片（104）中形成一个或多个小腔体（109）。该复合腔体的形成方法很好地控制了复合腔体中小腔体（109）所在的半导体介质层的厚度均匀性。

Description

复合腔体及其形成方法 技术领域
本发明涉及微机电系统(MEMS)技术领域，具体来说，本发明涉及一种复合腔体及其形成方法。
背景技术
目前市场上用的MEMS麦克风通常是电容式麦克风，其主要结构是一个可动的薄膜和一个几乎不动的背板(电容极板)。形成电容的两个电容极板(电极)可能是单晶硅、多晶硅、多晶硅加氮化硅的复合层、氮化硅和金属的复合层等材料，但以单晶硅及多晶硅为两种最主要的方案。声压作用于薄膜时，薄膜根据声压强度的不同发生不同程度的位移，从而引起电容的变化，相应地输出的电压发生变化，通过放大电路就可以读出相应的声音信号。
根据目前MEMS麦克风的电容极板的两种最主要的方案：单晶硅及多晶硅，其形成声学腔的方式也各有不同。
1.对于纯单晶硅方案，有一种做法是将MEMS麦克风的电容下级板用刻蚀技术先形成空腔并预埋背面刻蚀停止层，在形成CSOI材料并完成正面工艺之后，再从背面将声学腔用刻蚀方法打开并停止在预埋的背面刻蚀停止层上。这种方案的缺点在于对顶层单晶硅的加工精度、厚度均匀性的要求极高，现有的机械研磨工艺或注氧键合(SIMBOND)工艺成本较高，良率非常低且无法实现量产。同时，下极板的厚度由于是通过背面刻蚀停止在预埋的氧化层上从而控制厚度，导致整个工艺的离散性较大。
2.对于纯多晶硅方案，声学腔为背面一次刻蚀形成的单一腔体，晶圆正面两层多晶硅为电容的上、下极板，但是在加工制造过程中因两次多晶硅加工时间的不同，膜层应力受多晶生长条件以及退火等高温条件的交互影响，控制难度非常高。
发明内容
本发明所要解决的技术问题是提供一种复合腔体及其形成方法，能够很好地控制复合腔体中小腔体所在的半导体介质层的厚度均匀性。
为解决上述技术问题，本发明提供一种复合腔体的形成方法，包括步骤：
A.提供硅衬底；
B.在所述硅衬底的正面形成二氧化硅层；
C.对所述二氧化硅层作图形化，形成一个或多个凹槽，所述凹槽的位置与下述步骤H中待形成的小腔体的位置相对应；
D.提供键合片，将所述键合片与图形化的所述二氧化硅层相键合，把所述凹槽封闭，在所述硅衬底与所述键合片之间形成一个或多个密闭的微腔结构；
E.在所述键合片的上方形成保护膜，并在所述硅衬底的背面形成掩蔽层；
F.对所述掩蔽层作图形化，所述掩蔽层的图形与下述步骤G中待形成的大腔体的位置相对应；
G.以所述掩蔽层为掩模，从背面刻蚀所述硅衬底至其正面的所述二氧化硅层，在所述硅衬底中形成所述大腔体；
H.以所述掩蔽层和所述二氧化硅层为掩模，从背面穿过所述硅衬底刻蚀所述键合片至其上方的所述保护膜，在所述键合片中形成一个或多个所述小腔体，所述大腔体和所述小腔体构成了所述复合腔体。
可选地，形成所述二氧化硅层的方式为热氧化或者化学气相淀积。
可选地，图形化所述二氧化硅层的方式为干法刻蚀或者湿法腐蚀。
可选地，所述键合片的材料为单晶硅、多晶硅或者玻璃。
可选地，所述掩蔽层的材料为光刻胶或者半导体介质。
为解决上述技术问题，本发明还提供一种采用上述的形成方法形成的复合腔体，包括开口均向下的大腔体和小腔体，所述大腔体穿通形成于硅衬底中，所述硅衬底的正面形成有图形化的二氧化硅层，作为所述大腔体的底部；所述二氧化硅层的图形与所述小腔体的位置相对应；所述二氧化硅层的上方形成有键合片；所述小腔体穿通形成于所述键合片中并与所述大腔体相连通；所述键合片的上方形成有保护膜，作为所述小腔体的底部。
可选地，所述二氧化硅层的形成方式为热氧化或者化学气相淀积。
可选地，所述二氧化硅层的图形化方式为干法刻蚀或者湿法腐蚀。
可选地，所述键合片的材料为单晶硅、多晶硅或者玻璃。
与现有技术相比，本发明具有以下优点：
本发明结合了MEMS硅麦克风的纯单晶及纯多晶方案的优点，在这两种方案的基础上提供一种自带电容下极板(即小腔体所在的半导体介质层)的复合腔体形成方法。本发明适合生产，成本较低，在技术上只需控制单层下极板的应力。
本发明可以很好地控制单晶硅电容下极板的均匀性，被证明是可实现的，相比纯单晶硅方案高成本的衬底制备方法是较为经济的技术解决方法。而且，本发明将现有技术中双层多晶热过程、应力相互影响的复杂问题简化到单层多晶的应力控制上，在批次之间的稳定性上也得到了很好的提升。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1至图8为本发明一个实施例的复合腔体的形成工艺流程图；
图4-A为对图4中所示的一个微腔结构的放大示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。
复合腔体的形成方法的实施例
图1至图8为本发明一个实施例的复合腔体的形成工艺流程图。需要注意的是，这些附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。
该复合腔体的工艺流程主要包括如下步骤：
第一步，如图1所示，第一步，如图1所示，提供硅衬底101，该硅衬底101可以为6英寸衬底、8英寸衬底或者其它尺寸的衬底。
第二步，如图2所示，在硅衬底101的正面形成二氧化硅层102，作为后续刻蚀形成小腔体109时的刻蚀阻挡层。其中，形成二氧化硅层102的方式可以为热氧 化或者化学气相淀积。
第三步，如图3所示，对二氧化硅层102作图形化，形成一个或多个凹槽103，该凹槽103的位置与下述第八步中待形成的小腔体109的位置相对应。其中，图形化二氧化硅层102的方式可以为干法刻蚀或者湿法腐蚀。
第四步，如图4所示，提供键合片104，将键合片104与图形化的二氧化硅层102相键合，把凹槽103封闭，在硅衬底101与键合片104之间形成一个或多个密闭的微腔结构105。其中，该键合片104的材料可以为单晶硅、多晶硅或者玻璃(半导体介质)。
图4-A为对上述图4中所示的一个微腔结构的放大示意图。如图4-A所示，其对图4中形成的一个微腔结构105(虚线圆圈处)进行了放大，以利于更清楚地示出该微腔结构105的构造。
第五步，如图5所示，在键合片104的上方形成保护膜106，并在硅衬底101的背面形成掩蔽层107。其中，该掩蔽层107的材料可以为光刻胶或者半导体介质。
第六步，如图6所示，对掩蔽层107作图形化，掩蔽层107的图形与下述第七步中待形成的大腔体108的位置相对应。
第七步，如图7所示，以图形化的掩蔽层107为掩模，从背面刻蚀硅衬底101至其正面的二氧化硅层102(刻蚀阻挡层)，在硅衬底101中形成大腔体108。此时，先前密闭的一个或多个微腔结构105又从下方予以开启。
第八步，如图8所示，以掩蔽层107和图形化的二氧化硅层102为掩模，从背面穿过硅衬底101刻蚀键合片104至其上方的保护膜106，在键合片104中形成一个或多个小腔体109，该大腔体108和该小腔体109构成了复合腔体。
复合腔体的实施例
本实施例可以采用前述方法实施例来形成，并沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且选择性地省略了相同技术内容的说明。
请参见图8所示，该复合腔体可以包括开口均向下的大腔体108和一个或多个小腔体109。该大腔体108穿通形成于硅衬底101中，硅衬底101的正面形成有图形化的二氧化硅层102(在刻蚀形成大腔体108时作为刻蚀阻挡层)，作为大腔 体108的底部。该二氧化硅层102的图形与小腔体109的位置相对应。二氧化硅层102的上方形成有键合片104，该键合片104的材料可以为单晶硅、多晶硅或者玻璃(半导体介质)；一个或多个小腔体109穿通形成于键合片104中并与大腔体108相连通。该键合片104的上方形成有保护膜106，作为小腔体109的底部。
在本实施例中，该二氧化硅层102的形成方式可以氧化或者化学气相淀积；该二氧化硅层102的图形化方式可以为干法刻蚀或者湿法腐蚀。
本发明结合了MEMS硅麦克风的纯单晶及纯多晶方案的优点，在这两种方案的基础上提供一种自带电容下极板(即小腔体所在的半导体介质层)的复合腔体形成方法。本发明适合生产，成本较低，在技术上只需控制单层下极板的应力。
本发明可以很好地控制单晶硅电容下极板的均匀性，被证明是可实现的，相比纯单晶硅方案高成本的衬底制备方法是较为经济的技术解决方法。而且，本发明将现有技术中双层多晶热过程、应力相互影响的复杂问题简化到单层多晶的应力控制上，在批次之间的稳定性上也得到了很好的提升。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (9)

  1. 一种复合腔体的形成方法，包括步骤：
    A.提供硅衬底(101)；
    B.在所述硅衬底(101)的正面形成二氧化硅层(102)；
    C.对所述二氧化硅层(102)作图形化，形成一个或多个凹槽(103)，所述凹槽(103)的位置与下述步骤H中待形成的小腔体(109)的位置相对应；
    D.提供键合片(104)，将所述键合片(104)与图形化的所述二氧化硅层(102)相键合，把所述凹槽(103)封闭，在所述硅衬底(101)与所述键合片(104)之间形成一个或多个密闭的微腔结构(105)；
    E.在所述键合片(104)的上方形成保护膜(106)，并在所述硅衬底(101)的背面形成掩蔽层(107)；
    F.对所述掩蔽层(107)作图形化，所述掩蔽层(107)的图形与下述步骤G中待形成的大腔体(108)的位置相对应；
    G.以所述掩蔽层(107)为掩模，从背面刻蚀所述硅衬底(101)至其正面的所述二氧化硅层(102)，在所述硅衬底(101)中形成所述大腔体(108)；
    H.以所述掩蔽层(107)和所述二氧化硅层(102)为掩模，从背面穿过所述硅衬底(101)刻蚀所述键合片(104)至其上方的所述保护膜(106)，在所述键合片(104)中形成一个或多个所述小腔体(109)，所述大腔体(108)和所述小腔体(109)构成了所述复合腔体。
  2. 根据权利要求1所述的复合腔体的形成方法，其特征在于，形成所述二氧化硅层(102)的方式为热氧化或者化学气相淀积。
  3. 根据权利要求2所述的复合腔体的形成方法，其特征在于，图形化所述二氧化硅层(102)的方式为干法刻蚀或者湿法腐蚀。
  4. 根据权利要求3所述的复合腔体的形成方法，其特征在于，所述键合片(104)的材料为单晶硅、多晶硅或者玻璃。
  5. 根据权利要求4所述的复合腔体的形成方法，其特征在于，所述掩蔽层(107)的材料为光刻胶或者半导体介质。
  6. 一种采用权利要求1所述的形成方法形成的复合腔体，包括开口均向下的大腔体(108)和小腔体(109)，所述大腔体(108)穿通形成于硅衬底(101)中，所述硅衬底(101)的正面形成有图形化的二氧化硅层(102)，作为所述大腔体(108)的底部；所述二氧化硅层(102)的图形与所述小腔体(109)的位置相对应；所述二氧化硅层(102)的上方形成有键合片(104)；所述小腔体(109)穿通形成于所述键合片(104)中并与所述大腔体(108)相连通；所述键合片(104)的上方形成有保护膜(106)，作为所述小腔体(109)的底部。
  7. 根据权利要求6所述的复合腔体，其特征在于，所述二氧化硅层(102)的形成方式为热氧化或者化学气相淀积。
  8. 根据权利要求7所述的复合腔体，其特征在于，所述二氧化硅层(102)的图形化方式为干法刻蚀或者湿法腐蚀。
  9. 根据权利要求8所述的复合腔体，其特征在于，所述键合片(104)的材料为单晶硅、多晶硅或者玻璃。
PCT/CN2014/090326 2014-04-25 2014-11-05 复合腔体及其形成方法 WO2015161641A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/305,799 US10035701B2 (en) 2014-04-25 2014-11-05 Composite cavity and forming method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410172235.9A CN103935953B (zh) 2014-04-25 2014-04-25 复合腔体及其形成方法
CN201410172235.9 2014-04-25

Publications (1)

Publication Number Publication Date
WO2015161641A1 true WO2015161641A1 (zh) 2015-10-29

Family

ID=51183882

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/090326 WO2015161641A1 (zh) 2014-04-25 2014-11-05 复合腔体及其形成方法

Country Status (3)

Country Link
US (1) US10035701B2 (zh)
CN (1) CN103935953B (zh)
WO (1) WO2015161641A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469948B2 (en) * 2014-05-23 2019-11-05 Infineon Technologies Ag Method for manufacturing an opening structure and opening structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003090281A2 (en) * 2002-04-15 2003-10-30 University Of Florida Single crystal silicon membranes for microelectromechanical applications
CN101835079A (zh) * 2010-04-09 2010-09-15 无锡芯感智半导体有限公司 一种电容式微型硅麦克风及其制备方法
CN102259828A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
CN102259829A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 隔离腔体及其制造方法
CN102259830A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
CN102320558A (zh) * 2011-09-13 2012-01-18 上海先进半导体制造股份有限公司 全硅基微流体器件的腔体的制造方法
CN102328900A (zh) * 2011-08-12 2012-01-25 上海先进半导体制造股份有限公司 腔体的制造方法
CN102328899A (zh) * 2011-08-05 2012-01-25 上海先进半导体制造股份有限公司 不同深度腔体的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3703480B2 (ja) * 2002-12-27 2005-10-05 松下電器産業株式会社 電子デバイスおよびその製造方法
CN101064969B (zh) * 2006-04-24 2011-11-30 探微科技股份有限公司 制作电容式麦克风元件的振膜的方法
US20080169522A1 (en) * 2007-01-17 2008-07-17 Olympus Corporation Moving element and method of manufacturing the same
KR100928233B1 (ko) * 2008-08-26 2009-11-24 선문대학교 산학협력단 나노미러가 형성된 집중형 광프로브
CN101665231B (zh) * 2009-09-18 2013-08-21 上海芯敏微系统技术有限公司 一种基于(100)硅片采用双面对穿腐蚀制造薄膜器件结构及方法
CN102381680B (zh) * 2011-11-29 2014-10-08 北京大学 一种微机械结构与集成电路单片集成的加工方法
CN103035506B (zh) * 2012-08-09 2015-10-14 上海华虹宏力半导体制造有限公司 Rfldmos隔离介质层深沟槽的刻蚀方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003090281A2 (en) * 2002-04-15 2003-10-30 University Of Florida Single crystal silicon membranes for microelectromechanical applications
CN101835079A (zh) * 2010-04-09 2010-09-15 无锡芯感智半导体有限公司 一种电容式微型硅麦克风及其制备方法
CN102259828A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
CN102259829A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 隔离腔体及其制造方法
CN102259830A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
CN102328899A (zh) * 2011-08-05 2012-01-25 上海先进半导体制造股份有限公司 不同深度腔体的制造方法
CN102328900A (zh) * 2011-08-12 2012-01-25 上海先进半导体制造股份有限公司 腔体的制造方法
CN102320558A (zh) * 2011-09-13 2012-01-18 上海先进半导体制造股份有限公司 全硅基微流体器件的腔体的制造方法

Also Published As

Publication number Publication date
CN103935953B (zh) 2016-04-13
US20170044006A1 (en) 2017-02-16
US10035701B2 (en) 2018-07-31
CN103935953A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
JP2013156259A (ja) マイクロメカニカル固体電解質センサ装置、および、その製造方法
US10011479B2 (en) MEMS structural component including a deflectable diaphragm and a fixed counter-element as well as a method for manufacturing it
CN102243126B (zh) 纳米硅薄膜晶体管压力传感器
US6704185B2 (en) Capacitive pressure-responsive devices and their fabrication
US7527997B2 (en) MEMS structure with anodically bonded silicon-on-insulator substrate
JP2017220494A5 (zh)
JP2009027176A (ja) 微小電気機械システムに使用するためのウェーハを製造する方法
JP6151541B2 (ja) Ｍｅｍｓ素子およびその製造方法
TW201323845A (zh) 微機電系統壓力感測元件及其製作方法
US11012789B2 (en) MEMS microphone system
JP2010199133A (ja) Ｍｅｍｓの製造方法、ｍｅｍｓ
WO2015161641A1 (zh) 复合腔体及其形成方法
JP2011192485A (ja) Ｍｅｍｓデバイスの製造方法および基板
JP6070435B2 (ja) ファブリペローフィルタ、それを備えたファブリペロー干渉計、および、ファブリペローフィルタの製造方法
JP2012040619A (ja) 容量型ｍｅｍｓセンサおよびその製造方法
CN110881163B (zh) Mems换能器和用于制造mems换能器的方法
CN114014259B (zh) 一种半导体结构的制造方法
JP6863545B2 (ja) Ｍｅｍｓ素子およびその製造方法
CN104058367A (zh) Mems器件的制造方法
JP2012085085A (ja) Ｍｅｍｓ振動子、発振器、およびｍｅｍｓ振動子の製造方法
Saleh et al. Design and fabrication of piezoelectric acoustic sensor
US10256138B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
JP6662509B2 (ja) Ｍｅｍｓ素子
JP7364163B2 (ja) Ｍｅｍｓ素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14890243

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15305799

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14890243

Country of ref document: EP

Kind code of ref document: A1