WO2015100734A1

WO2015100734A1 - 数据处理的方法和装置

Info

Publication number: WO2015100734A1
Application number: PCT/CN2014/070093
Authority: WO
Inventors: 李志军; 王童童; 李长松; 杨文斌; 陈志强
Original assignee: 华为技术有限公司
Priority date: 2014-01-03
Filing date: 2014-01-03
Publication date: 2015-07-09
Also published as: CN103931146B; EP3082303A1; EP3082303A4; US20160315788A1; US9871677B2; CN103931146A

Abstract

　本发明实施例提供了数据处理的方法和装置，包括：通过以太网接口的X个物理通道接收X个数据流，将所述X个数据流转换为在M个虚通道上传输的M个数据流，对所述M个数据流中的每个数据流中进行带宽调整以得到M个第一数据流；通过所述以太网接口的Y个物理通道接收Y个数据流，将所述Y个数据流转换为在N个虚通道上传输的N个数据流，对所述N个数据流中的每个数据流进行带宽调整以得到N个第二数据流。此外，还提供了相应的装置。上述技术方案能够对接收到的不同源且不同频的数据流进行处理。

Description

数据处理的方法和装置技术领域

本发明实施例涉及通信技术领域，并且更具体地，涉及数据处理的方法和装置。背景技术

传统以太网中，接收装置的一个接收器通过以太网接口接收发送装置的一个发送器通过以太网接口发送的数据。接收装置可以是路由器。发送装置也可以是路由器。具体来说，该发送器的以太网接口可以通过 P路物理通道 (英文： physical lane, 筒称： PL)发送 P路数据流。 P为正整数。 P路物理通道可以对应 P个串行 /解串器（英文： serializer/deserializer , 筒称： serdes )。该发送器使用一个时钟驱动发送器的以太网接口发送该 P路数据流。接收器在通过 P路物理通道接收到 P路数据流后，需要使用一个时钟对这 P路物理通道中的 P路数据流进行处理，例如使用时钟数据恢复 (英文： clock data recovery, 筒称： CDR)电路对 P路数据流进行处理。处理后的 P路数据流的频率相同。进而，接收装置对处理后的 P路数据流进行后续处理。接收器接收到的数据流是来自于同一个发送器（即同源）使用同一个时钟（即同频）驱动以太网接口发送的可以将上述数据流称为同源同频的数据流。

随着以太网技术的发展，可能出现不同源且不同频的数据流。即不同的发送器分别使用不同的时钟驱动不同的以太网接口发送数据流。如何对不同发送器（不同源）并且使用的时钟不同（不同频）的数据流进行处理是一个需要解决的问题。发明内容

本发明实施例提供的数据处理的方法和装置，能够对接收到的不同源且不同频的数据流进行处理，有助于对处理后的数据流进行进一步处理。

第一方面，提供了一种数据处理的方法，包括：

通过以太网接口的 X个物理通道接收 X个数据流，其中所述 X个数据流是第一发送器在第一时钟的驱动下发送的，所述 X个物理通道与所述 X 个数据流——对应， X为正整数；将所述 X个数据流转换为在 M个虚通道上传输的 M个数据流，其中所述 M个数据流与所述 M个虚通道——对应， M为正整数；

对所述 M个数据流中的每个数据流中进行带宽调整以得到 M个第一数据流，所述 M个第一数据流与所述 M个数据流——对应，所述 M个第一数据流中每个第一数据流的带宽大于对应的 M个数据流中的数据流的带宽；通过所述以太网接口的 Y个物理通道接收 Y个数据流，其中所述 X个物理通道中的任意一个物理通道不同于所述 Y 个物理通道中的任意一个物理通道，所述 Y个数据流是第二发送器在第二时钟的驱动下发送的，所述 Y 个物理通道与所述 Y个数据流——对应， Y为正整数，所述第一时钟的名义工作频率等于所述第二时钟的名义工作频率，所述第一时钟的实际工作频率不等于所述第二时钟的实际工作频率；

将所述 Y个数据流转换为在 N个虚通道上传输的 N个数据流，其中所述 N个数据流与所述 N个虚通道——对应，所述 M个数据流中每个数据流和所述 N个数据流中的每个数据流均包括对齐标记 AM以及数据块组，所述 AM是所述数据块组的直接的上一个数据块，所述数据块组包含的比特的数量等于所述 AM包含的比特的数量的正整数倍， N为正整数；

对所述 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流，所述 N个第二数据流与所述 N个数据流——对应，所述 M个第一数据流与所述 N个第二数据流在第三时钟的驱动下进行传输，所述 N个第二数据流中每个第二数据流的带宽大于对应的 N个数据流中的数据流的带宽。

第一方面的第一种可能的实现方式中，

在所述对所述 M个数据流中的每个数据流进行带宽调整以得到 M个第一数据流之后，所述方法还包括：

对所述 M个第一数据流中的每个第一数据流执行第一操作以得到 M个第三数据流，其中所述 M个第三数据流与所述 M个第一数据流——对应，每个第三数据流的 AM 头是所述第三数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第三数据流的 AM头是对应的第一数据流的 AM或对应的第一数据流的 AM中的包含 AM的最不重要比特 LSB的子数据块；

在所述对所述 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流之后，所述方法还包括：对所述 N个第二数据流中的每个第二数据流执行第二操作以得到 N个第四数据流，其中所述 N个第四数据流与所述 N个第二数据流——对应，每个第四数据流的 AM 头是所述第四数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第四数据流的 AM头是对应的第二数据流的 AM或对应的第二数据流的 AM中的包含 AM的 LSB的子数据块。

根据第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，

在所述对所述 M个第一数据流中的每个第一数据流执行第一操作以得到 M个第三数据流之后，所述方法还包括：

对所述 M个第三数据流执行第三操作以得到 M个第五数据流，其中所述 M个第五数据流的 M个 AM头是对齐的；

在所述对所述 N 个第二数据流中的每个第二数据流执行第二操作以得到 N个第四数据流之后，所述方法还包括：

对所述 N个第四数据流执行第四操作以得到 N个第六数据流，其中所述 N个第六数据流的 N个 AM头是对齐的。

根据第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，

在所述对所述 M个第三数据流执行第三操作以得到 M个第五数据流之后，所述方法还包括：

对所述 M个第五数据流执行第五操作以得到 M个第七数据流，其中所述 M个第七数据流中的数据块组是对齐的；

在所述对所述 N个第四数据流执行第四操作以得到 N个第六数据流之后，所述方法还包括：

对所述 N个第六数据流执行第六操作以得到 N个第八数据流，其中所述 N个第八数据流中的数据块组是对齐的。

根据第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，

在所述对所述 M个第五数据流执行第五操作以得到 M个第七数据流之后，所述方法还包括：

将所述 M个第七数据流进行解扰以得到第一以太网帧流；在所述对所述 N个第六数据流执行所述第六操作以得到 N个第八数据流之后，所述方法还包括：

将所述 N个第八数据流进行解扰以得到第二以太网帧流。

根据第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，所述方法还包括：

在所述第三时钟发送的时钟信号的驱动下，将所述第一以太网帧流和所述第二以太网帧流进行汇聚以得到以太网帧流。

第二方面，提供了一种数据处理的装置，包括：

第一接收单元，用于通过以太网接口的 X个物理通道接收 X个数据流，其中所述 X个数据流是第一发送器在第一时钟的驱动下发送的，所述 X个物理通道与所述 X个数据流——对应， X为正整数；

第一转换单元，用于将所述第一接收单元接收的所述 X个数据流转换为在 M个虚通道上传输的 M个数据流，其中所述 M个数据流与所述 M个虚通道对应， M为正整数；

第一调整单元，用于对所述第一转换单元生成的所述 M个数据流中的每个数据流中进行带宽调整以得到 M个第一数据流，所述 M个第一数据流与所述 M个数据流——对应，所述 M个第一数据流中每个第一数据流的带宽大于对应的 M个数据流中的数据流的带宽；

第二接收单元，用于通过所述以太网接口的 Y个物理通道接收 Y个数据流，其中所述 X个物理通道中的任意一个物理通道不同于所述 Y个物理通道中的任意一个物理通道，所述 Y个数据流是第二发送器在第二时钟的驱动下发送的，所述 Y个物理通道与所述 Y个数据流——对应， Y为正整数，所述第一时钟的名义工作频率等于所述第二时钟的名义工作频率，所述第一时钟的实际工作频率不等于所述第二时钟的实际工作频率；

第二转换单元，用于将所述第二接收单元接收的所述 Y个数据流转换为在 N个虚通道上传输的 N个数据流，其中所述 N个数据流与所述 N个虚通道——对应，所述 M个数据流中每个数据流和所述 N个数据流中的每个数据流均包括对齐标记 AM以及数据块组，所述 AM是所述数据块组的直接的上一个数据块，所述数据块组包含的比特的数量等于所述 AM包含的比特的数量， N为正整数；

第二调整单元，用于对所述第二转换单元生成的所述 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流，所述 N个第二数据流与所述 N个数据流——对应，所述 M个第一数据流与所述 N个第二数据流在第三时钟的驱动下进行传输，所述 N个第二数据流中每个第二数据流的带宽大于对应的 N个数据流中的数据流的带宽。

第二方面的第一种可能的实现方式中，还包括：

第一单元，用于对所述第一调整单元生成的所述 M个第一数据流中的每个第一数据流执行第一操作以得到 M个第三数据流，其中所述 M个第三数据流与所述 M个第一数据流——对应，每个第三数据流的 AM头是所述第三数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第三数据流的 AM头是对应的第一数据流的 AM或对应的第一数据流 AM中的包含 AM的最不重要比特 LSB的子数据块；

第二单元，用于对所述第二调整单元生成的所述 N个第二数据流中的每个第二数据流执行第二操作以得到 N个第四数据流，其中所述 N个第四数据流与所述 N个第二数据流——对应，每个第四数据流的 AM头是所述第四数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第四数据流的 AM头是对应的第二数据流的 AM或对应的第二数据流 AM中的包含 AM的最不重要比特 LSB的子数据块。

根据第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，还包括：

第三单元，用于对所述第一单元生成的所述 M个第三数据流执行第三操作以得到 M个第五数据流，其中所述 M个第五数据流的 M个 AM头是对齐的。

第四单元，用于对所述第二单元生成的所述 N个第四数据流执行第四操作以得到 N个第六数据流，其中所述 N个第六数据流的 N个 AM头是对齐的。

根据第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，还包括：

第五单元，用于对所述第三单元生成的所述 M个第五数据流执行第五操作以得到 M个第七数据流，其中所述 M个第七数据流中的数据块组是对齐的。

第六单元，用于对所述第四单元生成的所述 N个第六数据流执行第六操作以得到 N个第八数据流，其中所述 N个第八数据流中的数据块组是对齐的。

根据第二方面的第三种可能的实现方式，在第二方面的第四种可能的实现方式中，还包括：

第七单元，用于将所述第五单元生成的所述 M个第七数据流进行解扰以得到第一以太网帧流。

第八单元，用于将所述第六单元生成的所述 N个第八数据流进行解扰以得到第二以太网帧流。

根据第二方面的第四种可能的实现方式，在第二方面的第五种可能的实现方式中，还包括：

第九单元，用于在所述第三时钟发送的时钟信号的驱动下，将所述第七单元生成的所述第一以太网帧流和所述第八单元生成的所述第二以太网帧流进行汇聚以得到以太网帧流。

接收器可能接收不同源且不同频的数据流。如果接收器按照现有技术处理这些不同源的数据流，无法确保处理后的数据流处于相同的时钟域。因为不同源的数据流处于不同时钟域，接收器分别使用 CDR电路对不同源且不同频的数据流进行处理得到的新的数据流也处于不同的时钟域。接收器很难对处于不同时钟域的新的数据流进行进一步的处理，例如解扰。根据本发明实施例所提供的方法，接收器在将从物理通道上接收到不同源的多路数据流映射为虚通道中的多路数据流后，在该虚通道中的多路数据流中的每一路数据流中添加填充数据，使得数据流在相同的时钟的驱动下进行传输。根据本发明实施例所提供的方法，接收器能够生成处于相同的时钟域的多路数据流。这样接收器能够方便地对处于相同的时钟域的多路数据流进行后续的处理。附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作筒单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图 1是本发明实施例提供的一种数据处理的方法的示意性流程图；图 2是本发明实施例提供的带宽调整前后数据的图样示意图；

图 3是本发明实施例提供的第一操作执行前后的数据的示意图；图 4是本发明实施例提供的第三操作执行前后的数据的图样示意图；图 5 是本发明实施例提供的执行虚通道重排序操作前后的数据的示意图；

图 6是本发明实施例提供的执行第五操作前后的数据的示意图；图 7是本发明实施例提供的一种数据处理的装置的结构示意图；图 8为本发明实施例提供的一种数据处理的装置的结构示意图。

图 9为本发明实施例提供的另一数据处理的装置的结构示意图。具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。

下文对本发明实施例涉及到的部分术语进行说明：

物理层电路（英文： physical layer, 筒称： PHY ): 所述 PHY可以通过现场可编程门阵列（英文： field programmable gate array, 筒称： FPGA )或者专用集成电路 (英文： application specific integrated circuit , 筒称： ASIC ) 实现。所述 PHY可以包括 serdes、比特解复用电路（英文： bit demultiplexer, 筒称： bit demux )、先入先出緩存 (英文: first in first out buffer, 筒称： FIFO buffer )、解扰电路以及汇聚电路。所述 PHY可以是网络接口卡（英文： network interface card, 筒称： NIC )中的部件，所述 NIC可以是线卡（英文： line card, 筒称： LC )或者物理接口卡 (英文: physical interface card, 筒称： PIC )。所述 PHY可以通过媒体无关接口（英文： media independence interface, 筒称： ΜΠ )连接到媒体访问控制器（英文： media access controller, 筒称： MAC )。

PHY芯片（英文： PHY chip ): 所述 PHY芯片可以包括 1个 PHY或者多个 PHY。所述 PHY芯片可以通过 FPGA或者 ASIC实现。

MAC: 所述 MAC可以通过 FPGA或者 ASIC实现。所述 MAC可以包括协调子层电路（英文： reconciliation sublayer, 筒称： RS ) 以及循环冗余码（英文： cyclic redundancy code, 筒称： CRC )计算电路。

MAC芯片（英文： MAC chip ): 所述 MAC芯片可以包括 1个 MAC或者多个 MAC。所述 MAC芯片可以通过 FPGA或者 ASIC实现。

系统芯片：所述系统芯片可以包括 1个 MAC和 1个 PHY。所述系统芯片也可以包括多个 MAC和多个 PHY。所述系统芯片中的 PHY可以与所述系统芯片中的 MAC耦合。所述系统芯片可以通过 FPGA或者 ASIC实现。

多端口以太网设备：所述多端口以太网设备可以是以太网集线器、以太网路由器或者以太网交换机。所述多端口以太网设备包括多个端口，每个端口可以包括 PHY和 MAC。

图 1是根据本发明实施例提供的数据处理的方法的示意性流程图。所述方法的执行主体可以是 PHY、 PHY芯片、系统芯片或者多端口以太网设备。

5101 , 通过以太网接口的 X个物理通道接收 X个数据流。该 X个数据流是第一发送器在第一时钟的驱动下发送的，该 X个物理通道与该 X个数据流——对应， X为正整数。

举例来说， X可以等于 1。

5102, 将该 X个数据流转换为在 M个虚通道（英文： virtual lane, 筒称 VL )上传输的 M个数据流。该 M个数据流与该 M个虚通道——对应， M 为正整数。

举例来说， M可以等于 1。

S103 , 对该 M个数据流中的每个数据流进行带宽调整以得到 M个第一数据流。该 M个第一数据流与该 M个数据流——对应。该 M个第一数据流中的每个第一数据流的带宽大于对应 M个数据流中的数据流的带宽。

5104, 通过该以太网接口的 Y个物理通道接收 Y个数据流。该 Y个数据流是第二发送器在第二时钟的驱动下发送的，该 Y个物理通道与该 Y个数据流——对应， Y为正整数，该第一时钟的名义（英文： nominal )工作频率等于该第二时钟的名义工作频率，该第一时钟的实际工作频率不等于该第二时钟的实际工作频率。

举例来说， Y可以等于 1。

5105 , 将该 Y个数据流转换为在 N个虚通道上传输的 N个数据流。该 N个数据流与该 N个虚通道——对应，该 M个数据流中每个数据流和该 N 个数据流中的每个数据流均包括对齐标记（英文： alignment marker, 筒称： AM )以及数据块组，该 AM是该数据块组的直接的上一个（英文： immediate previous )数据块，该数据块组包含的比特的数量等于该 AM包含的比特的数量的正整数倍， M和 N均为正整数。

举例来说， N可以等于 1。

举例来说，该数据块组中每个数据块包含的比特的数量等于 AM包含的比特的数量。另外， AM也是一种数据块。

下文对数据流中的数据块进行说明。数据流中的每个数据块是对以太网帧流进行物理层编码得到的。物理层编码可以是 8bit/10bit编码，也可以是 64bit/66bit编码。当物理层编码是 8bit/10bit编码时， 1个数据块中包含的比特的数量是 10。当物理层编码是 64bit/66bit编码时， 1个数据块中包含的比特的数量是 66。 10个比特的数据块中， 2个比特可以是同步头。 66个比特的数据块中， 2个比特可以是同步头。如无特别说，本发明实施例中的数据块是指没有包含同步头的数据块。例如，本发明实施例中的 64比特的数据块是不包含同步头的数据块。另外，生成数据块后，需要向虚通道分发数据块。一个时钟周期可以向虚通道分发一个数据块，也可以向虚通道分发 2个数据块。因此，对于一个虚通道，一个时钟周期传输的数据的比特的数量等于 128。由于一个时钟周期传输的数据的比特的数量等于一个数据块的比特的数量，因此，虚通道上传输的数据块的比特的数量可以是 128。 AM是数据块的一种。因此，虚通道上传输的 AM的比特的数量也可以是 128。

在对以太网帧流进行物理层编码后会周期性的插入 AM, 这样的周期可以称为数据周期。举例来说，根据电气和电子工程师学会（英文： Institute of Electrical and Electronics Engineers, 筒称： IEEE ) 802.3ba中的 100千兆以太网（英文： gigabit ethernet, 筒称： GE )标准，一个数据周期传输的数据可以是 16384个数据块。所述 16384个数据块包括 AM以及 16383个数据块。其中， AM先于 16383个数据块被传输。所述 16384个数据块中每个数据块包含的比特的数量是 64。也就是说，通常情况下，一个数据周期传输的数据中包含一个 AM以及多个数据块，所述多个数据块组成数据块组。换句话说，插入 AM后，一个数据周期传输的数据中内除了 AM以外的数据块为数据块组中的数据块。一个数据周期传输的数据中，所述多个数据块中的每个数据块包含的比特的数量等于 AM包含的比特的数量。

S106, 对该 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流。该 N个第二数据流与该 N个数据流——对应，该 M个第一数据流与该 N个第二数据流在第三时钟的驱动下进行传输。该 N个第二数据流中的每个第二数据流的带宽大于对应的 N个数据流中的数据流的带宽。

根据本图 1所示的方法，能够生成处于相同的时钟域的 M个第一数据流以及 N个第二数据流。因此，能够方便地对处于相同的时钟域的 M个第一数据流以及 N个第二数据流进行后续处理。

S103中，对 M个数据流中的每个数据流进行带宽调整以得到 M个第一数据流可以通过频率调整和 /或位宽调整实现。数据流的带宽与数据流的驱动时钟频率相关，也与数据流的位宽相关。具体地，数据流的带宽满足公式 1.1 :

B = F ^b , 公式 1.1 其中， B表示数据流的带宽， F表示数据流的驱动时钟频率， b表示数据流的位宽。类似的，对于 S106, 也可以通过频率调整和 /或位宽调整实现对于 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流。

对于带宽的调整可以通过对 FIFO緩存执行写操作和读操作来实现。以 S103中的 M个数据流为例，可以通过将 M个数据流分别写入 M个 FIFO緩存，然后对 M个 FIFO緩存进行读操作， M个 FIFO緩存与 M个数据流—— 对应。对 M个 FIFO緩存进行写操作的频率可以是第一时钟的频率，对 M 个 FIFO緩存进行读操作的频率可以是第三时钟的频率。对 FIFO緩存进行读取操作的读数据位宽可以大于对 FIFO緩存进行写操作的写数据位宽。如果调整带宽只通过调整频率实现而不调整位宽，则第三时钟的频率大于第一时钟的频率。如果调整带宽通过调整频率和位宽实现，则第三时钟的频率可以小于或者等于第一时钟的频率。此时读 FIFO緩存的带宽大于写 FIFO緩存的带宽。

类似地，对于 S106, 也可以通过将 N个数据流分别写入 N个 FIFO緩存，然后对 N个 FIFO緩存进行读操作。 N个 FIFO緩存与 N个数据流—— 对应。对 N个 FIFO緩存进行写操作的频率可以是第二时钟的频率，对 N个 FIFO緩存进行读操作的频率可以是第三时钟的频率。如果调整带宽是通过仅调整频率实现而保持位宽不变，则第三时钟的频率大于第一时钟的频率。如果调整带宽通过调整频率和位宽实现，则第三时钟的频率可以小于或者等于第一时钟的频率。此时读 FIFO緩存的带宽大于写 FIFO緩存的带宽。

在读取 FIFO緩存时的带宽大于写入 FIFO緩存时的带宽的情况下，在对 FIFO緩存执行读操作时， FIFO緩存中的数据的数量不能够满足第三时钟的频率读取数据的需求。换句话说，一个时钟周期内，以第三时钟的频率读取的数据数量大于以第一时钟的频率写入的数据数量。在此情况下，需要停止对 FIFO緩存的读取，将填充数据作为 FIFO緩存输出的数据，以防止 FIFO 緩存发生下溢。将填充数据作为 FIFO緩存输出的数据相当于向读出的数据中添加填充数据。一个时钟周期内向读出的数据流中添加的填充数据的数量等于一个 AM的比特数量。添加填充数据的数据即为对应于写入到 FIFO的数据流的第一数据流。

这样，在执行了 S103和 S106后的 M个第一数据流和 N个第二数据流均在第三时钟的驱动下传输，并且执行 S103和 S106后的数据流的带宽都大于执行 S103和 S106之前的数据流的带宽。

本发明实施例不限定在 S103和 S106中添加的填充数据的格式。在将该填充数据插入数据流时，可以对该填充数据进行标记，以便后续的将该填充数据删除。

图 2示出了带宽调整前后数据的图样示意图。图 2中的数据块的比特的数量是 128。

如图 2所示， 1-5表示连续的 5个时钟周期， 1-6表示连续的 6个时钟周期。每个时钟周期内的数据块的比特的数量是 2*64比特（英文： bit )。这里的 64bit是没有包含 2bit同步头的数据块。图 2中每个周期内的数据包括两个子数据块，每一个小方框表示一个 64bit的子数据块。从图 2中可以看出，一个完整的 AM包含 2*64bit。数据块组中的数据块也包含 2*64bit。插入的填充数据的比特数等于 AM数据块的比特数，即 2*64bit。

可选地，图 1所示的方法中， S103之后还可以包括 S107。 S106之后还可以包括 S108。

S107, 对该 M个第一数据流中的每个第一数据流执行第一操作得到 M 个第三数据流。该 M个第三数据流与该 M个第一数据流——对应，每个第三数据流的 AM 头是该第三数据流在第三时钟的驱动下在一个时钟周期内传输的数据的头部，该每个第三数据流的 AM头是对应的第一数据流的 AM 或对应的第一数据流的 AM 中包含 AM 的最不重要比特（英文： least significant bit, 筒称： LSB ) 的子数据块。

S108, 对 N个第二数据流中的每个第二数据流执行第二操作得到 N个第四数据流。该 N个第四数据流与该 N个第二数据流——对应，每个第四数据流的 AM 头是该第四数据流在第三时钟驱动下的一个时钟周期内传输的数据的头部，每个第四数据流的 AM头是对应的第二数据流的 AM或对应的第二数据流的 AM中包含 AM的 LSB的子数据块。

举例来说，在执行第一操作时，可以先识别 AM头，然后再将该 AM头调整到一个时钟周期内传输的数据的头部。也就是说，第一操作可以包含两个操作：识别 AM头操作和调整 AM头操作。

举例来说，在执行第二操作时，可以先识别 AM头，然后再将该 AM头调整到一个时钟周期内传输的数据的头部。也就是说，第一操作可以包含两个操作：识别 AM头操作和调整 AM头操作。

可选的，作为另一个实施例，该第一操作可以在添加填充数据之前执行。即，先识别 AM头，然后将该 AM头调整到一个时钟周期内传输的数据的头部。然后，通过提高进行了第一操作的数据流的频率以对进行了第一操作的数据流的带宽进行调整。在此情况下，如果数据流的位宽发生变化，则需要将 AM之前的数据丟弃，即将 AM前的数据不写入到 FIFO緩存中，而将 AM作为第一个写入到 FIFO緩存中的数据。如果数据流的位宽不发生变化，则无需将 AM之前的数据丟弃。

可选的，作为另一个实施例，该第二操作可以在添加填充数据之前执行。即，先识别 AM头，然后将该 AM头调整到一个时钟周期内传输的数据的头部。然后，通过提高进行了第二操作的数据流的频率以对进行了第二操作的数据流的带宽进行调整。在此情况下，如果数据流的位宽发生变化，则需要将 AM之前的数据丟弃，即将 AM前的数据不写入到 FIFO緩存中，而将 AM作为第一个写入到 FIFO緩存中的数据。如果数据流的位宽不发生变化，则无需将 AM之前的数据丟弃。

本领域技术人员可以理解，完整的 AM中包括 LSB。在 AM被传输时，

AM中的 LSB是最先被传输的。因此， AM头中包括对应的 AM的 LSB。 AM头可以是一个完整的 AM,也可以是完整的 AM中包括 AM的 LSB的子数据块。举例来说，一个完整的 AM可以被划分为 AM_1至 AM_K这样的 K个子数据块，其中 K为大于 2的正整数。这 K个子 AM块中的第一个子 AM块（即 AM_1 ) 包含 LSB。这时， AM_1可以称为 AM头。

图 3示出了第一操作执行前后的数据的示意图。图 3所示的是连续的 3个时钟周期传输的数据的图样。如图 3所示，一个完整的 AM被划分为 4个子 AM块，即 AM_1至 AM_4。一个完整的填充数据被划分为 4个子填充数据，即 Bubble_l至 Bubble_4, 数据块组中的一个完整的数据块被划分为 4 个子数据块。即 DataO被划分为 Data0_l 至 Data0_4。 Datal被划分为 Datal_l至 Datal_4。图 3所示的数据的示意图中，第一行中最左侧方框内的数据是一个时钟周期传输的数据的头部。图 3所示的第一操作前包含 Data0_2至 Data0_4。 Data0_2至 Data0_4为前一个数据周期内的数据块的子数据块。图 3所示的 Datal_l至 Datal_4是当前数据周期内的数据块的子数据块。

从图 3中可以看出，在执行第一操作之前，一个时钟周期传输的数据的头部位置的数据为 Data0_2。在执行了第一操作后，一个时钟周期传输的数据的头部位置为 AM_1。

第二操作具体实现时可以与第一操作的具体实现类似。关于第二操作，具体请参考图 3以及图 3的相关描述。

可选地，图 1所示的方法中， S107之后还可以包括 S109。 S108之后还可以包括 S110。

5109, 对该 M个第三数据流执行第三操作得到 M个第五数据流，其中该 M个第五数据流的 M个 AM头是对齐的。

具体来说， AM头对齐是指 AM头中的 LSB是对齐的。换句话说，在执行了 S109后，Μ个第五数据流中的每个第五数据流中的 AM头位于 M个第五数据流在第三时钟发送的时钟信号的驱动下在同一时钟周期内传输的数据中。

5110, 对该 N个第四数据流执行第四操作得到 N个第六数据流，其中该 N个第六数据流的 N个 AM头是对齐的。

具体来说， AM头对齐是指 AM头中的 LSB是对齐的。换句话说，在执行了 S110后， N个第六数据流中的每个第六数据流的 AM头位于 N个第六数据流在第三时钟发送的时钟信号的驱动下在同一时钟周期内传输的数据中。

具体来说，在执行第三操作之前， M个第三数据流中传输的包含 AM头的数据可能是属于不同的时钟周期传输的数据。在执行了第三操作之后， M 个第五数据流中的包含 AM头的数据是在同一个时钟周期内传输的。因此，同一个时钟周期内传输的 M个第五数据流的 M个 AM头是对齐的。类似的，在执行第四操作之前， N个第四数据流中传输的包含 AM头的数据可能是属于不同的时钟周期传输的数据。在执行了第四操作之后， N个第六数据流中的包含 AM头的数据是在同一个时钟周期内传输的。因此，同一个时钟周期内传输的 N个第六数据流的 N个 AM头是对齐的。

图 4示出了第三操作执行前后的数据的图样示意图。如图 4所示，在执行第三操作之前，在 3个虚通道中的 3个数据是互相错开的。例如，在虚通道 1 ( VL1 )传输 AM头的时刻，虚通道 0 ( VL0 )和虚通道 2 ( VL2 )传输的均是非 AM的数据。 3个虚通道中的数据流的 AM头不会在同一时钟周期被传输。换句话说， 3个虚通道中的 3个 AM头不是对齐的。在执行第三操作之后，这 3个虚通道中的 3个数据的 AM头是对齐。也就是说 3个 AM头是在同一时钟周期被传输的。从图 4中可以看出，当虚通道 0 ( VL0 )传输 AM头时，其他的虚通道也在传输 AM头。由于第一操作将 AM头置于一个时钟周期传输的数据的头部，因此这 3个虚通道上传输的 3个数据中的每个数据的头部均为 AM头。因此，这 3个数据中传输 AM头的时刻也相同，即 AM头是对齐的。

第四操作具体实现时可以与第三操作的具体实现类似。关于第四操作，具体请参考图 4以及图 4的相关描述。

可选地，图 1所示的方法中， S109之后还可以包括 Slll。 S110之后还可以包括 S112。

Sill和 S112可以在 S109之后执行，也可以在完成了 AM头调整（即 S107 )和带宽调整操作 (即 S103 )之后以及进行解扰操作 (即 S117 )之前执行。 S112可以在 S110之后执行，也可以在完成了 AM头调整（即 S108 ) 和带宽调整操作 (即 S104 )之后以及进行解扰操作 (即 S118 )之前执行。

S111 , 对 M个第三数据流进行虚通道重排序操作。

具体来说，将 M个第三数据流按照对应的 M个虚通道的通道号顺序进行排列。

S112, 对 N个第四数据流进行虚通道重排序操作。

具体来说，将 N个第四数据流按照对应的 N个虚通道的通道号的顺序进行排列。

图 5示出了执行虚通道重排序操作前后的数据的示意图。可以看出，在执行虚通道重排序操作之前， 3个数据流从上至下依次为 VL0、 VL2和 VL1。在根据虚通道的通道号进行重排序后， 3个数据流从上至下依次为 VL0、 VL1 和 VL2。

可选地，图 1所示的方法中， S109之后还可以包括 S113。 S110之后还可以包括 S114。

5113, 对该 M个第五数据流执行第五操作以得到 M个第七数据流，其中该 M个第七数据流中的数据块组是对齐的。

可选地， S113还可以在 S109之后以及 S111之前执行。

5114, 对该 N个第六数据流执行第六操作以得到 N个第八数据流，其中该 N个第八数据流中的数据块组是对齐的。

可选地， S114还可以在 S110之后和 S112之前执行。

对于 M个第七数据流中的数据块组，每个第七数据流中的数据块组包括 AM以及 Z个数据块。所述 Z个数据块包括第 1数据块至第 Z数据块。所述 Z个数据块被传输的时间先后顺序依次为第 1数据块至第 Z数据块。如果 M个第七数据流中每个的编号相同的数据块都在同一个时钟周期被传输，则可以认为 M个第七数据流中的数据块组是对齐的。举例来说， M个第七数据流中的 M个第 1数据块都是在同一个时钟周期被传输。 M个第七数据流中的 M个第 2数据块都是在同一个时钟周期被传输。 M个第七数据流中的 M个第 Z数据块都是在同一个时钟周期被传输。 Z为大于 1的整数。举例来说， Z可以等于 16383。

对于 N个第八数据流中的数据块组，每个第八数据流中的数据块组包括 AM以及 Z个数据块。所述 Z个数据块包括第 1数据块至第 Z数据块。所述 Z个数据块被传输的时间先后顺序依次为第 1数据块至第 Z数据块。如果 N 个第八数据流中每个的编号相同的数据块都在同一个时钟周期被传输，则可以认为 N个第八数据流中的数据块组是对齐的。举例来说， N个第八数据流中的 N个第 1数据块都是在同一个时钟周期被传输。 N个第八数据流中的 N 个第 2数据块都是在同一个时钟周期被传输。 N个第八数据流中的 N个第 Z 数据块都是在同一个时钟周期被传输。

具体来说，可以通过对 FIFO緩存进行操作来完成第五操作。具体来说，以 M个第五数据流中的任一路数据流为例，该在进行 FIFO緩存写入操作时，如果遇到 AM数据块和填充数据，则不将它们写入到 FIFO緩存中。在进行 FIFO緩存读出操作时，如果当前时钟周期中有一个 FIFO緩存为空，则当前时钟周期就用一个时钟周期的填充数据作为输出。该填充数据的比特的数量等于 AM的比特的数量。换句话说，该 M个第五数据流对应于一个 FIFO緩存组，该 FIFO緩存组包含 5*M个 FIFO緩存， M个第五数据流中的一个数据流与 d个 FIFO緩存对应， 5为正整数。如果该 FIFO緩存组中的一个 FIFO 緩存中没有待读取的数据，则该 FIFO緩存组中的所有 FIFO緩存中的数据均不读出。此时，采用填充数据作为输出数据。如果 FIFO緩存组内所有的 FIFO緩存中均有数据等待读出时，则从 FIFO緩存组中的各个 FIFO内读取数据。

图 6示出了执行第五操作前后的数据的示意图。 1-6表示 6个连续的时钟周期。其中， 6个连续的时钟周期的时间先后顺序依次为时钟周期 1至时钟周期 6。如图 6所示，在执行第五操作之前， 3个数据流中的数据块组是互相错开的，填充数据是插入在数据块组之间的。例如，在时钟周期编号为 2的时钟周期， VL0传输的数据包括填充数据的子数据块和数据块的子数据块。 VL1传输的是填充数据的子数据块和 AM的子数据块。 VL2传输的是数据块。在执行第三操作之后，每一路数据流的前两个时钟周期内的数据块均为填充数据，前两个时钟周期之后的时钟周期传输的数据均为数据块组。例如，时钟周期编号为 2的时钟周期内 VL0至 VL3中传输的数据均为填充数据。时钟周期编号为 3至 6的时钟周期内 VL0至 VL3中传输的数据均为数据块组。

第六操作具体实现时可以与第五操作的具体实现类似。关于第六操作，具体请参考图 6以及图 6的相关描述。

进一步，作为一个实施例，在执行了 S113之后还可以执行 S115, 在执行了 S114之后还可以执行 S116。

S115, 将该 M个第七数据流进行解扰以得到第一以太网帧流。

5116, 将该 N个第八数据流进行解扰以得到第二以太网帧流。

进一步，作为一个实施例，在执行 S115和 S116之后，还可以执行 S117。

5117, 在该第三时钟发送的时钟信号的驱动下，将该第一以太网帧流和该第二以太网帧流进行汇聚以得 ^ )J以太网帧流。

进一步，作为一个实施例，还可以包括以下步骤。

S120, 对该以太网帧流进行解码，得到解码后的以太网帧流。举例来说， S120的执行主体可以是物理编码子层电路（英文： physical coding sublayer, 筒称： PCS )。所述解码可以是 66b/64b解码。

5121 , 对该解码后的以太网帧流进行媒体访问控制子层（英文： media access control sublayer ) MAC处理以得到处理后的以太网帧流。

举例来说， S121的执行主体可以是 MAC。

5122, 将媒体访问控制子层处理后的以太网帧流发送至网络处理器（英文： network processor, 筒称： NP )。

这样，通过上述处理，网络处理器所获得的以太网帧流中所包含的数据流是同步的，并且这些数据流使用相同的时钟进行驱动传输。网络处理器可以像处理来自同源同频的数据流一样处理这些来自于不同源且不同频的数据流。

本领域普通技术人员可以意识到，结合本文所公开的实施例，对于从以太网接口接收到的由多个发送器发送的数据流中的任意两路数据流均可以采用本发明实施例所公开的方法进行处理，以得到同步的数据流。

图 7为本发明实施例提供的一种数据处理的装置的结构示意图。所述装置可以用于执行图 1或者图 2所示的方法。所述装置可以是 PHY、 PHY芯片、系统芯片或者多端口以太网设备。图 8为本发明实施例提供的一种数据处理的装置的结构示意图。图 7所示的装置 700可以通过图 8所示的装置实现。参见图 7, 所述装置包括：

第一接收单元 701 ,用于通过以太网接口的 X个物理通道接收 X个数据流，其中所述 X个数据流是第一发送器在第一时钟的驱动下发送的，所述 X 个物理通道与所述 X个数据流——对应， X为正整数。

参见图 8, 第一接收单元 701可以通过收发器（英文： transceiver ) 801 实现。具体来说，第一接收单元 701可以通过收发器 801中的串行 /解串器组 1实现。串行 /解串器组 1 包括串行 /解串器 1、串行 /解串器 2... ...串行 /解串器 X。串行 /解串器 1至串行 /解串器 X与该 X个物理通道——对应。串行 / 解串器 1至串行 /解串器 X与该 X个数据流一一对应。

第一转换单元 703 , 用于将所述第一接收单元 701接收的所述 X个数据流转换为在 M个虚通道上传输的 M个数据流，其中所述 M个数据流与所述 M个虚通道——对应， M为正整数。

参见图 8, 第一转换单元 703可以通过转换电路 802实现。具体来说，可以通过 bit demux 804实现。当然，当 X等于 M时，第一转换单元 703也可以通过传输介质实现。参见图 8, ½ (161111^ 804输出的数据是该^[个数据流。

第一调整单元 705 ,用于对所述第一转换单元 703生成的所述 M个数据流中的每个数据流中进行带宽调整以得到 M个第一数据流，所述 M个第一数据流与所述 M个数据流——对应，所述 M个第一数据流中每个第一数据流的带宽大于对应的 M个数据流中的数据流的带宽。

参见图 8, 第一调整单元 705可以带宽调整电路 803实现。具体来说，可以通过 FIFO緩存组 1实现。参见图 8, FIFO緩存组 1输出的数据是该 M 个第一数据流。 FIFO緩存组 1包括 FIFO 1、 FIFO 2 ··· ··· FIFO M。 FIFO 1至

FIFO M与该 M个数据流——对应。对 FIFO緩存组 1进行写操作的频率等于该第一时钟的频率。对 FIFO緩存组 1进行读操作是在该第三时钟的驱动下进行的。对 FIFO緩存组 1进行读操作的频率等于该第三时钟的频率。

第二接收单元 702,用于通过所述以太网接口的 Y个物理通道接收 Y个数据流，其中所述 X个物理通道中的任意一个物理通道不同于所述 Y个物理通道中的任意一个物理通道，所述 Y个数据流是第二发送器在第二时钟的驱动下发送的，所述 Y个物理通道与所述 Y个数据流——对应， Y为正整数，所述第一时钟的名义工作频率等于所述第二时钟的名义工作频率，所述第一时钟的实际工作频率不等于所述第二时钟的实际工作频率。

参见图 8, 第二接收单元 702可以通过收发器 801实现。具体来说，第二接收单元 702可以通过收发器 801中的串行 /解串器组 2实现。串行 /解串器组 1包括串行 /解串器 1、串行 /解串器 2... ...串行 /解串器 Y。串行 /解串器

1至串行 /解串器 Υ与该 Υ个物理通道——对应。串行 /解串器 1至串行 /解串器 Υ与该 Υ个数据流——对应。

第二转换单元 704, 用于将所述第二接收单元 702接收的所述 Υ个数据流转换为在 Ν个虚通道上传输的 Ν个数据流，其中所述 Ν个数据流与所述 Ν个虚通道——对应，所述 Μ个数据流中每个数据流和所述 Ν个数据流中的每个数据流均包括对齐标记 AM以及数据块组，所述 AM是所述数据块组的直接的上一个数据块，所述数据块组包含的比特的数量等于所述 AM包含的比特的数量， N为正整数。

参见图 8, 第二转换单元 704可以通过转换电路 802实现。具体来说，可以通过 bit demux 805实现。当然，当 Y等于 N时，第二转换单元 704也可以通过传输介质实现。参见图 8, 1^ (161111^ 805输出的数据是该^^个数据流。

下文对数据流中的数据块进行说明。数据流中的每个数据块是对以太网帧流进行物理层编码得到的。物理层编码可以是 8bit/10bit编码，也可以是 64bit/66bit编码。当物理层编码是 8bit/10bit编码时， 1个数据块中包含的比特的数量是 10。当物理层编码是 64bit/66bit编码时， 1个数据块中包含的比特的数量是 66。 66个比特的数据块中， 2个比特可以是同步头。本发明实施例中的 64比特的数据块是指不包含同步头的数据块。另外，生成数据块后，需要向虚通道分发数据块。一个时钟周期可以向虚通道分发一个数据块，也可以向虚通道分发 2个数据块。因此，对于一个虚通道，一个时钟周期传输的数据的比特的数量等于 128。由于一个时钟周期传输的数据的比特的数量等于一个数据块的比特的数量，因此，虚通道上传输的数据块的比特的数量可以是 128。 AM是数据块的一种。因此，虚通道上传输的 AM的比特的数量也可以是 128。

在对以太网帧流进行物理层编码后会周期性的插入 AM , 这样的周期可以称为数据周期。举例来说，根据 IEEE802.3ba中的 100 GE标准，一个数据周期传输的数据可以是 16384个数据块。所述 16384个数据块包括 AM以及 16383个数据块。其中， AM先于 16383个数据块被传输。所述 16384个数据块中每个数据块包含的比特的数量是 64。也就是说，通常情况下，一个数据周期传输的数据中包含一个 AM以及多个数据块，所述多个数据块组成数据块组。换句话说，插入 AM后，一个数据周期传输的数据中内除了 AM 以外的数据块为数据块组中的数据块。一个数据周期传输的数据中，所述多个数据块中的每个数据块包含的比特的数量等于 AM包含的比特的数量。

第二调整单元 706, 用于对所述第二转换单元 704生成的所述 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流，所述 N个第二数据流与所述 N个数据流——对应，所述 M个第一数据流与所述 N个第二数据流在第三时钟的驱动下进行传输，所述 N个第二数据流中每个第二数据流的带宽大于对应的 N个数据流中的数据流的带宽。参见图 8 , 第二调整单元 706可以带宽调整电路 803实现。具体来说，可以通过 FIFO緩存组 2实现。参见图 8 , FIFO緩存组 2输出的数据是该 N 个第二数据流。 FIFO緩存组 2包括 FIFO 1、 FIFO 2…… FIFO N。 FIFO 1至 FIFO N与该 N个数据流——对应。对 FIFO緩存组 2进行写操作的频率等于该第二时钟的频率。对 FIFO緩存组 2进行读操作是在该第三时钟的驱动下进行的。对 FIFO緩存组 2进行读操作的频率等于该第三时钟的频率。

根据上述技术方案，能够生成处于相同的时钟域的 M个第一数据流以及 N个第二数据流。因此，能够方便地对处于相同的时钟域的 M个第一数据流以及 N个第二数据流进行后续处理。

对于第一调整单元 705 ,对 M个数据流中的每个数据流进行带宽调整以得到 M个第一数据流可以通过频率调整和 /或位宽调整实现。数据流的带宽与数据流的驱动时钟频率相关，也与数据流的位宽相关。具体地，数据流的带宽满足公式 1.1 :

B = F *b , 公式 1.1 其中， B表示数据流的带宽， F表示数据流的驱动时钟频率， b表示数据流的位宽。类似的，对于 S106, 也可以通过频率调整和 /或位宽调整实现对于 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流。

对于带宽的调整可以通过对先入先出（英文： First In First Out, 筒称： FIFO )緩存执行写操作和读操作来实现。以 M个数据流为例，可以通过将 M个数据流分别写入 M个先入先出（FIFO )緩存，然后对 M个 FIFO緩存进行读操作， M个 FIFO緩存与 M个数据流——对应。对 M个 FIFO緩存进行写操作的频率可以是第一时钟的频率，对 M个 FIFO緩存进行读操作的频率可以是第三时钟的频率。对 FIFO緩存进行读取操作的读数据位宽可以大于对 FIFO緩存进行写操作的写数据位宽。如果调整带宽只通过调整频率实现而不调整位宽，则第三时钟的频率大于第一时钟的频率。如果调整带宽通过调整频率和位宽实现，则第三时钟的频率可以小于或者等于第一时钟的频率。此时读 FIFO緩存的带宽大于写 FIFO緩存的带宽。

类似地，对于第二调整单元 706 , 也可以通过将 N个数据流分别写入 N 个先入先出（ FIFO )緩存，然后对 N个 FIFO緩存进行读操作。 N个 FIFO 緩存与 N个数据流——对应。对 N个 FIFO緩存进行写操作的频率可以是第二时钟的频率，对 N个 FIFO緩存进行读操作的频率可以是第三时钟的频率。如果调整带宽是通过仅调整频率实现而保持位宽不变，则第三时钟的频率大于第一时钟的频率。如果调整带宽通过调整频率和位宽实现，则第三时钟的频率可以小于或者等于第一时钟的频率。此时读 FIR 緩存的带宽大于写 FIFO緩存的带宽。

在读取 FIFO緩存时的带宽大于写入 FIFO緩存时的带宽的情况下，在对 FIFO緩存执行读操作时， FIFO緩存中的数据的数量不能够满足第三时钟的频率对读取数据的需求。换句话说，一个时钟周期内，以第三时钟的频率读取的数据数量大于以第一时钟的频率写入的数据数量。在此情况下，需要停止对 FIFO緩存的读取，将填充数据作为 FIFO緩存输出的数据，以防止 FIFO緩存发生下溢。将填充数据作为 FIFO緩存输出的数据相当于向读出的数据中添加填充数据。一个时钟周期内向读出的数据流中添加的填充数据的数量等于一个 AM的比特数量。添加填充数据的数据即为对应于写入到 FIFO 的数据流的第一数据流。

本发明实施例不限定在 705和 706涉及的添加的填充数据的格式。在将该填充数据插入数据流时，可以对该填充数据进行标记，以便后续的将该填充数据删除。

可选地，图 7所示的装置中，还可以包括：第一单元，第二单元，第三单元，第四单元，第五单元，第六单元，第七单元，第八单元和第九单元。关于第一单元至第九单元的描述，请参见针对图 9所示的实施例的描述。

图 9为本发明实施例提供的另一数据处理的装置的结构示意图。图 9所示的装置 900能够执行图 1或者图 2所示的方法。

装置 900中的第一接收单元 901与装置 700中的第一接收单元 701的功能相同，装置 900中的第二接收单元 902与装置 700中的第二接收单元 702 的功能相同，装置 900中的第一转换单元 903与装置 700中的第一转换单元 703的功能相同，装置 900中的第二转换单元 904与装置 700中的第二转换单元 704的功能相同，装置 900中的第一调整单元 905与装置 700中的第一调整单元 705的功能相同，装置 900中的第二调整单元 906与装置 700中的第二调整单元 706的功能相同。由于这些单元的功能相同，在此就不必赘述。

装置 900还可以包括：

第一单元 907,用于对所述第一调整单元 905生成的所述 M个第一数据流中的每个第一数据流执行第一操作以得到 M个第三数据流，其中所述 M 个第三数据流与所述 M个第一数据流——对应，每个第三数据流的 AM头是所述第三数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第三数据流的 AM头是对应的第一数据流的 AM或对应的第一数据流 AM中的包含 AM的最不重要比特 LSB的子数据块。

举例来说，第一单元 907可以通过时序逻辑电路实现。

第二单元 908, 用于对所述第二调整单元 906生成的所述 N个第二数据流中的每个第二数据流执行第二操作以得到 N个第四数据流，其中所述 N 个第四数据流与所述 N个第二数据流——对应，每个第四数据流的 AM头是所述第四数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第四数据流的 AM头是对应的第二数据流的 AM或对应的第二数据流 AM中的包含 AM的最不重要比特 LSB的子数据块。

举例来说，第二单元 908可以通过时序逻辑电路实现。

本领域技术人员可以理解，完整的 AM中包括 LSB。在 AM被传输时， AM中的 LSB是最先被传输的。因此， AM头中包括对应的 AM的 LSB。 AM头可以是一个完整的 AM,也可以是完整的 AM中包括 AM的 LSB的子数据块。举例来说，一个完整的 AM可以被划分为 AM_1至 AM_K这样的 K个子数据块，其中 K为大于 2的正整数。这 K个子 AM块中的第一个子 AM块（即 AM_1 ) 包含 LSB。这时， AM_1可以称为 AM头。

装置 900还可以包括：

第三单元 909,用于对所述第一单元 907生成的所述 M个第三数据流执行第三操作以得到 M个第五数据流，其中所述 M个第五数据流的 M个 AM 头是对齐的。

举例来说，第三单元 909可以通过时序逻辑电路实现。

第四单元 910, 用于对所述第二单元 908生成的所述 N个第四数据流执行第四操作以得到 N个第六数据流，其中所述 N个第六数据流的 N个 AM 头是对齐的。

举例来说，第四单元 910可以通过时序逻辑电路实现。

具体来说， AM头对齐是指 AM头中的 LSB是对齐的。换句话说， M 个第五数据流中的每个第五数据流中的 AM头位于 M个第五数据流在第三时钟发送的时钟信号的驱动下在同一时钟周期内传输的数据中。

具体来说， AM头对齐是指 AM头中的 LSB是对齐的。换句话说， N 个第六数据流中的每个第六数据流的 AM头位于 N个第六数据流在第三时钟发送的时钟信号的驱动下在同一时钟周期内传输的数据中。

装置 900还可以包括：

第五单元 911 ,用于对所述第三单元 909生成的所述 M个第五数据流执行第五操作以得到 M个第七数据流，其中所述 M个第七数据流中的数据块组是对齐的。

举例来说，第五单元 911可以通过时序逻辑电路实现。

第六单元 912, 用于对所述第四单元 910生成的所述 N个第六数据流执行第六操作以得到 N个第八数据流，其中所述 N个第八数据流中的数据块组是对齐的。

举例来说，第六单元 912可以通过时序逻辑电路实现。

第六操作具体实现时可以与第五操作的具体实现类似。关于第六操作，具体请关于第五操作的相关描述。

装置 900还可以包括：

第七单元 913,用于将所述第五单元 911生成的所述 M个第七数据流进行解扰以得到第一以太网帧流。

举例来说，第七单元可以通过解扰器实现。

第八单元 914, 用于将所述第六单元 912生成的所述 N个第八数据流进行解扰以得到第二以太网帧流。

举例来说，第八单元可以通过解扰器实现。

装置 900还可以包括：

第九单元 915, 用于在所述第三时钟发送的时钟信号的驱动下，将所述第七单元 913生成的所述第一以太网帧流和所述第八单元 914生成的所述第二以太网帧流进行汇聚得到以太网帧流。

举例来说，第九单元 915可以通过汇聚电路实现。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和筒洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，机顶盒，或者个人数字助理）或处理器（processor )执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括： U盘、移动硬盘、只读存储器 (英文： read-only memory, 筒称： ROM )、随机存取存储器（英文： random access memory, 筒称： RAM )、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内，因此本发明的保护范围应以权利要求的保护范围为准。

Claims

权利要求

1、一种数据处理的方法，其特征在于，包括：

通过以太网接口的 X个物理通道接收 X个数据流，其中所述 X个数据流是第一发送器在第一时钟的驱动下发送的，所述 X个物理通道与所述 X 个数据流——对应， X为正整数；

将所述 X个数据流转换为在 M个虚通道上传输的 M个数据流，其中所述 M个数据流与所述 M个虚通道——对应， M为正整数；

对所述 M个数据流中的每个数据流中进行带宽调整以得到 M个第一数据流，所述 M个第一数据流与所述 M个数据流——对应，所述 M个第一数据流中每个第一数据流的带宽大于对应的 M个数据流中的数据流的带宽；通过所述以太网接口的 Y个物理通道接收 Y个数据流，其中所述 X个物理通道中的任意一个物理通道不同于所述 γ 个物理通道中的任意一个物理通道，所述 Y个数据流是第二发送器在第二时钟的驱动下发送的，所述 Y 个物理通道与所述 Y个数据流——对应， Y为正整数，所述第一时钟的名义工作频率等于所述第二时钟的名义工作频率，所述第一时钟的实际工作频率不等于所述第二时钟的实际工作频率；

2、根据权利要求 1所述的方法，其特征在于，

在所述对所述 N个数据流中的每个数据流进行带宽调整以得到 N个第二数据流之后，所述方法还包括：

对所述 N个第二数据流中的每个第二数据流执行第二操作以得到 N个第四数据流，其中所述 N个第四数据流与所述 N个第二数据流——对应，每个第四数据流的 AM 头是所述第四数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第四数据流的 AM头是对应的第二数据流的 AM或对应的第二数据流的 AM中的包含 AM的 LSB的子数据块。

3、根据权利要求 2所述的方法，其特征在于，在所述对所述 M个第一数据流中的每个第一数据流执行第一操作以得到 M个第三数据流之后，所述方法还包括：

4、根据权利要求 3所述的方法，其特征在于，在所述对所述 M个第三数据流执行第三操作以得到 M个第五数据流之后，所述方法还包括：

5、根据权利要求 4所述的方法，其特征在于，在所述对所述 M个第五数据流执行第五操作以得到 M个第七数据流之后，所述方法还包括：

将所述 M个第七数据流进行解扰以得到第一以太网帧流；

在所述对所述 N个第六数据流执行所述第六操作以得到 N个第八数据流之后，所述方法还包括：

将所述 N个第八数据流进行解扰以得到第二以太网帧流。

6、如权利要求 5所述的方法，其特征在于，所述方法还包括：在所述第三时钟发送的时钟信号的驱动下，将所述第一以太网帧流和所述第二以太网帧流进行汇聚以得到以太网帧流。

7、一种数据处理的装置，其特征在于，包括：

第二转换单元，用于将所述第二接收单元接收的所述 Y个数据流转换为在 N个虚通道上传输的 N个数据流，其中所述 N个数据流与所述 N个虚通道——对应，所述 Μ个数据流中每个数据流和所述 Ν个数据流中的每个数据流均包括对齐标记 AM以及数据块组，所述 AM是所述数据块组的直接的上一个数据块，所述数据块组包含的比特的数量等于所述 AM包含的比特的数量， N为正整数；

8、根据权利要求 7所述的装置，其特征在于，还包括：

第二单元，用于对所述第二调整单元生成的所述 N个第二数据流中的每个第二数据流执行第二操作以得到 N个第四数据流，其中所述 N个第四数据流与所述 N个第二数据流——对应，每个第四数据流的 AM头是所述第四数据流在所述第三时钟的驱动下在一个时钟周期内传输的数据的头部，所述每个第四数据流的 AM头是对应的第二数据流的 AM或对应的第二数据流

AM中的包含 AM的最不重要比特 LSB的子数据块。

9、根据权利要求 8所述的装置，其特征在于，还包括：

第三单元，用于对所述第一单元生成的所述 M个第三数据流执行第三操作以得到 M个第五数据流，其中所述 M个第五数据流的 M个 AM头是对齐的；

10、根据权利要求 9所述的装置，其特征在于，还包括：第五单元，用于对所述第三单元生成的所述 M个第五数据流执行第五操作以得到 M个第七数据流，其中所述 M个第七数据流中的数据块组是对齐的；

11、根据权利要求 10所述的装置，其特征在于，还包括：

第七单元，用于将所述第五单元生成的所述 M个第七数据流进行解扰以得到第一以太网帧流；

12、如权利要求 11所述的装置，其特征在于，还包括：