WO2015097125A1 - Procede de reinitialisation globale des pixels dans un capteur d'image matriciel - Google Patents

Procede de reinitialisation globale des pixels dans un capteur d'image matriciel Download PDF

Info

Publication number
WO2015097125A1
WO2015097125A1 PCT/EP2014/078949 EP2014078949W WO2015097125A1 WO 2015097125 A1 WO2015097125 A1 WO 2015097125A1 EP 2014078949 W EP2014078949 W EP 2014078949W WO 2015097125 A1 WO2015097125 A1 WO 2015097125A1
Authority
WO
WIPO (PCT)
Prior art keywords
reset
pixels
individual
signal
photodiode
Prior art date
Application number
PCT/EP2014/078949
Other languages
English (en)
Inventor
Grégoire CHENEBAUX
Original Assignee
Pyxalis
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pyxalis filed Critical Pyxalis
Priority to EP14815766.2A priority Critical patent/EP3087729A1/fr
Priority to US15/107,086 priority patent/US20170006242A1/en
Publication of WO2015097125A1 publication Critical patent/WO2015097125A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the invention relates to active pixel matrix image sensors comprising a photodiode and transistors in each pixel, with control electronics for rows and columns of pixels for integrating charges generated by the light during a period periodically renewed.
  • the global reset applies a turn-on signal of a reset transistor contained in the pixel and then interrupts the conduction; this transistor connects the charge storage area (photodiode or temporary storage node) to a reference potential which may be the general supply potential of the matrix; this command, which is addressed to all the pixels of the matrix in view of a simultaneous reinitialization of all the pixels, creates capacitive couplings very important for the large matrices, as well at the beginning of the order only at the end of the order. This results in disturbances of the reference potential. This reference potential undergoes strong transient fluctuations at these start and end times of the global reset control.
  • This potential is used to define the pixel reset level, be it the reset level of a photodiode in a three-transistor pixel or the reset level of a charge storage node in a four or five-pixel pixel. transistors (or more than five transistors). If this level is disturbed, the measurement of the amount of charge resulting from the illumination of the pixel will be affected by an error. Indeed, the measurement is made by observing the potential level of the photodiode or the storage node after illumination, and this potential will not be the same depending on the level of reset that has been applied.
  • the precise reset time i.e. the conduction blocking time of a reset transistor
  • the precise reset time can vary from one pixel to another in large matrices because of the variable delays of propagation of the overall signal to the different pixels; Since the reference potential level is fluctuating due to capacitive couplings, the reset potential levels may vary from pixel to pixel, resulting in spatial noise in the image being collected. This noise mainly fixed in one frame, can vary from one frame to the next.
  • This defect concerns the so-called 3T pixels comprising a photodiode and three transistors, namely: a line selection transistor, a photodiode potential reading transistor, and a photodiode potential reset transistor. It also relates to the four transistor (4T) pixels which comprise a photodiode and four transistors: a photodiode charge transfer transistor to a temporary charge storage node, a charge storage node potential reset transistor, a storage potential transistor of the storage node, and a line selection transistor.
  • the invention applies mainly (although not exclusively) to imaging systems having no mechanical shutter, or at least not having a vertical scroll mechanical shutter, the vertical direction corresponding to that of the columns of pixels.
  • it considered as a global reset but as an individual reset a line-by-line reset during a line-by-line read operation comprising in order to read a useful signal level of the the line followed by a reset of the pixels of the line and followed by a reading of a reset level of the pixels of the line.
  • line-by-line differential reading that requires that the reset be done successively line by line.
  • a reset can be considered global since the offsets between reset signals are at least 10 or 100 times smaller than the durations of said reset signals.
  • each individual reset control signal to a respective group of X rows of pixels, X being greater than or equal to 1.
  • the mutual overlapping of the individual reset control signals is partial or, better, total.
  • partial recovery is meant that each individual signal is overlapping with at least one other individual signal.
  • full recovery is meant that all individual signals are simultaneously active at least one moment. Overlay minimizes the time required for the overall reset of the entire array.
  • the offset time dT between the successive falling edges is much less (about one hundred to one thousand times lower when there is one dT element per line) than the time that would be necessary for the reinitialization of a pixel. For example, if it takes about 5 microseconds to reset a photodiode or a temporary charge storage node, the lag time of the offset will preferably be less than 5 or even 1 nanosecond. If line groups include more than one line, the duration dT can be increased. This duration dT is not necessarily identical from one group of lines to another.
  • the rising edges can be simultaneous or offset in time but the falling edges are necessarily offset. Indeed, it is on the falling edge that freezes the value of the reset potential taken by the charge storage area which is the photodiode for a 3T pixel or the temporary storage node for a 4T or 5T pixel, and it is at this point that it is necessary as much as possible to avoid fluctuations in the supply potential.
  • the individual M control signals produced from the general control signal can be generated from M cascaded delay elements, the first of which receives the general control signal, the outputs of the M delay elements providing M signals having edges. descent staggered relative to each other. The duration of the general control signal is then greater than the sum of the delays when one wants a total recovery between all the individual reset signals.
  • Delay element means a circuit element introducing a voluntary delay, excluding of course a simple conductor which, because of its resistance and non-zero capacity, has a very small but unavoidable parasitic delay.
  • Delays dT are not necessarily identical from one group of lines to the next.
  • the individual M control signals are generated from a serial input shift register and M parallel outputs, a register whose offset is controlled by a clock signal of period dT; an input logic signal comprising a series of successive bits of the same logic level (by convention: level 1) is applied to the serial input of the register, the M individual control signals being generated from the outputs of the register during the shift of the latter.
  • the duration of the reset control signal is defined by the number of level 1 bits of the series applied to the input.
  • the individual M control signals may also be generated from a latch shift register M, the register having a serial input, parallel outputs, and logic high means simultaneously for all flip-flops; the flip-flops are then initially set high, then a logic low level is applied to the serial input of the register and the register shift is actuated with a period dT while the state of the input remains at the logic level low.
  • the outputs of the M flip-flops of the register produce the M individual signals which all have the same rising edge but offset edges of descent.
  • the invention applies in particular to all imaging systems with no vertical mechanical shutter.
  • FIG. 1 represents the conventional electrical diagram of a pixel with three transistors
  • FIG. 2 represents the conventional electrical diagram of a pixel with four or five transistors
  • FIG. 3 shows an embodiment of a sensor for implementing the invention
  • FIG. 4 represents a sensor operating chronogram for a 3T pixel matrix
  • FIG. 5 represents an operating chronogram for a 5T pixel matrix
  • FIG. 6 shows another embodiment of a sensor for implementing the invention
  • the pixel of FIG. 1 is a conventional pixel of MOS technology with three transistors (pixel 3T), usable in a matrix of lines and columns of pixels. It comprises a photodiode PH, a resetting transistor T1 of the photodiode potential, a reading transistor T2, and a line selection transistor T3.
  • the reset transistor T1 is connected between the cathode of the photodiode PH and a supply voltage Vref. It is made conductive by a global reset signal GR. Conducting transistor T1 vacates the photodiode of its charges for a new integration period. The period of integration of charges generated by the light begins at the end of the reset signal.
  • the read transistor T2 is a voltage follower transistor whose gate is connected to the cathode of the photodiode, the drain is connected to the power supply. It copies on its source, at the gate-source voltage close, the potential present on its grid; the latter is representative of the amount of charge accumulated in the photodiode.
  • the line selection transistor T3 is connected between the source of the transistor T2 and a column driver common to all the pixels of the same column of the pixel matrix. Its gate is controlled by a line selection SEL driver common to all the pixels of the same line of pixels.
  • This pixel is illuminated for a limited time.
  • the charge integration time resulting from light begins when the global reset signal stops (or when illumination starts if illumination begins after).
  • the integration time ends at the end of the illumination duration of the observed scene, ie at the moment of closure (considered instantaneous) of a shutter of light or at the end a pulse of light illuminating the scene.
  • the operation of the pixel 3T in a conventional matrix of pixels according to FIG. 1 is as follows: global reinitialization of all the pixels, integration of charges in the photodiode until the end of the illumination, and line-by-line reading, on the column conductors, charges accumulated in the photodiodes.
  • This reading is done by unrepresented reading circuits located at the bottom of the column, and the potentials present on the column conductors in a reading step are the potentials applied by the transistors T2, T3 of a pixel line selected by the line selection conductor SEL. They represent the amount of charge accumulated in the photodiode PH.
  • FIG. 2 Another type of pixel (4T or 5T pixel) is shown in FIG. 2. It has four or five or more transistors and it has a temporary storage node ND and a charge transfer transistor T4 which is used to transfer in the node. storage ND the charges accumulated by the photodiode during its illumination.
  • the transistor T4 is made conductive by a transfer control signal TRA.
  • the charge storage node ND can be reset, at each load integration period, by a transistor T5 which connects it to a reference potential which may be the supply potential Vref of the pixel array. Transistor T5 is for this purpose controlled by a reset signal RST.
  • the transistor T1 which makes it possible to reset the potential of the photodiode under the control of the signal GR is optional (pixel 5T).
  • the operation of the pixel of FIG. 2 does not require a light shutter and the illumination can be continuous.
  • the integration time is that which separates two successive TRA transfer control signals (4T or 5T pixel) or that which separates the GR signal from the TRA (5T pixel) signal.
  • the periodic operations are as follows: integration of charges into the photodiode under the effect of light since the resetting of the photodiode by a signal GR or, in the absence of signal GR, since the previous transfer of charges from the photodiode to the storage node; global reset of all the ND storage nodes by turning on the transistors T5; conduction of the transfer transistors T4 by the transfer signal TRA to transfer to the temporary storage node ND all the charges accumulated by the photodiode; then read line by line, on the column drivers, loads present in the storage nodes. This reading is done by unrepresented read circuits located at the foot of the column.
  • the potentials read on the column conductors are those that are applied by the transistors T2 and T3 of a pixel line selected by the line selection conductor SEL. They represent the amount of charges accumulated in the temporary storage nodes ND.
  • the global reset of the photodiode is conventionally made by a general reset signal GR applied simultaneously to all the pixels.
  • the global reset of the temporary storage node of charges is conventionally made by a single reset general signal RST applied simultaneously to all the pixels.
  • this single general signal GR or RST applied to all the pixels of the matrix generates, by capacitive coupling, fluctuations in the supply potential Vref, the latter coming from a finite internal impedance voltage source.
  • the pixel storage nodes are reset to a potential which is the value of the supply potential at the instant when the resetting transistor T1 or T5, i.e. on the falling edge of the reset command. But this blocking happens just when a fluctuation of potential occurs, which makes imprecise the reset value. This is all the more true that the blocking of the transistors does not occur at exactly the same time for all the pixels, if only because of the variable propagation times of the GR or RST control signal towards the different pixels.
  • the invention proposes to temporally distribute the general global reset signal to groups of pixel lines at times slightly offset and controlled relative to each other instead of apply the same signal to all lines by direct connectivity. Specifically, the falling edges of individual reset control signals are shifted while maintaining a mutual overlap of these individual signals. This time distribution distributed over the entire matrix considerably reduces the potential fluctuations that would exist if the falling edges of the reset control signals were simultaneous. It is not necessary for each line to have a different falling edge than for all other lines.
  • a common descent front may be applied to a group of X lines, and the matrix has at least M groups of lines that receive different descent fronts from one group to another. M is greater than 2.
  • X is greater than or equal to 1 and preferably X is greater than 10.
  • the offset time is very small and preferably at least 100 times lower than the duration of each individual reset signal.
  • the offset between two successive individual reset signals does not exceed 10 ns / line (that is, 10-X ns), and preferably 1 ns / line.
  • Fig. 3 shows the pixel matrix MP, with the circuit for establishing M individual reset control signals from a global reset control global signal.
  • the general reset signal GR (3T pixel matrix) or RST (4T or 5T pixel matrix) is applied to a series set of M delay elements which delay this logic signal by a duration dT which is preferably but not necessarily identical from one delay element to the next.
  • the outputs of the delay elements are applied to respective buffer amplifiers (buffers) BF-1 to BF M ; the output of amplifier BF, of rank i is applied to a group of X line drivers which control the reset transistors T1 (FIG. 1) or T5 (FIG. 2) of a group of X lines of pixels.
  • This buffer amplifier output BF delivers an individual reset signal RES, of rank i, intended only for this group.
  • the global reset global signal is long enough to reset the pixels.
  • the different signals RES have partial overlap or total overlap with each other; preferably, the overlap is total and all the individual reset signals overlap for a duration common to all, that is to say that the rising edge of the last signal RES M is produced before the falling edge of the first signal RES-i.
  • the elementary delay dT can be achieved using two logic inverters in series and the value of the delay can then be 200 to 500 picoseconds.
  • the duration of the RST or GR signal can be of the order of one microsecond to 10 microseconds.
  • the groups of lines can comprise for example from 1 line to 100 lines.
  • FIG. 4 represents the common reset control signal GR in the case of a 3T pixel, and the RES individual control signals corresponding to the different groups of lines.
  • LUM illumination is provided periodically. It starts before or after the reset.
  • the integration time Ti starts after the reset, ie at the end of the reset if the illumination has already begun, or at the beginning of the illumination); the duration of integration lasts until the stop of the illumination, stop resulting from the operation of a shutter (the shutter is here regarded as instantly interrupting the light on all the matrix) or the interruption of a flash of light.
  • the charges accumulated in the photodiode are read line by line after the end of the integration period and it lasts a time T L. Illumination is interrupted during playback.
  • the time scales are not respected in the figures for the readability of the chronograms. The detail of the reading operations is not represented.
  • the global reset control global signal has a rising edge at a time t 0 .
  • the individual reset control signals have rising edges that range between times t 0 and t i, and falling edges that range in increments of dT between times t 2 and t 3 .
  • the signals are all overlapping during the time interval trt 2 , but it is not mandatory: we could have a progressive overlap between the signals, the last signals (RES M for example ) having no recovery with the former (RESi for example).
  • time shift dT of the falling edges is not necessarily equal to the time offset of the rising edges when these offsets are very small; indeed, the offsets depend on the reaction times of the components used, for example bipolar transistors or PMOS or NMOS, or resistors.
  • FIG. 5 represents, in the case of a 5T pixel, the global reset control common signal RST, and the individual reset control signals corresponding to the different groups of lines.
  • the global signal RST used to reset the storage nodes is transmitted after a reset signal GR of the photodiode and before a global transfer signal TRA applied to all the pixels of the array.
  • the accumulated charges in the storage node are read line by line after the TRA signal, while the photodiodes again accumulate charges resulting from illumination.
  • the illumination can be continuous or pulsed.
  • the integration time T goes from the end of the signal GR to the end of the signal TRA which follows it. In the case of a 4T pixel, there is no GR signal. The integration time then extends from a transfer signal TRA to the next.
  • the production of the RES reset command signals from an RST global signal can be done by delay elements as explained with reference to FIG. 3.
  • Figure 6 shows an alternative embodiment of the invention.
  • a shift register REG of M flip-flops FF is used. series, operated by a clock clk whose period is equal to the desired delay dT (which is in this case rather a value of 5 to 10ns).
  • the input of the register receives a succession of several bits 1 at the cadence of the clock clk and the register propagates this succession of bits 1 of flip-flop flip-flop; the number of successive bits 1 defines the duration of the global reset control signal GR or RST, after which bits 0 are introduced on the serial input and propagated on the outputs of the flip-flops; the flip-flops actuated at the rate clk therefore each provide the series of bits 1, which is expressed on the output of the flip-flops by an image signal of the signal GR or GRST but shifted at most by a clock pulse for the first flip-flop, of i clock ticks clk for the i th rocker, and M clock strokes for the last rocker.
  • the outputs of the flip-flops are connected by respective buffer amplifiers BF-1 to BF M which supply the individual control signals RES1 to RES M. Each signal is applied to a group of X row conductors of the matrix. These line drivers control the gates of reset transistors T1 (pixels 3T) or T5 (pixels 4T or 5T). If the number of bits 1 introduced on the input of the register REG at the clock rate is greater than M, the output signals of the flip-flops have a recovery time common to all.
  • FIG. 6 shows a direct connection between the output of a flip-flop of rank i and the input of a next flip-flop of rank i-1.
  • the input of the i + 1 scale receiver receives the input or the output of the amplifier of rank i.
  • FIG. 7 represents yet another embodiment, applicable to the 3T or 4T or 5T pixel arrays, in which a shift register of M flip-flops having a serial input is still used, but these flip-flops are furthermore provided with control inputs of FIG. forcing their output to logic 1.
  • the forcing command signal is the global control signal GR or RST. All flip-flops are initially brought to logic value 1 during the duration of the global reset control signal, which results in a reset control level applied from the beginning of the overall signal GR or RST to all transistors T1 ( pixels 3T) or T5 (pixels 4T, 5T) of the matrix.
  • the duration of the global reset command signal is the minimum time necessary for resetting the first group of X lines.
  • the flip-flops of the register receive a clk clock in the same manner as in the circuit of FIG. 6.
  • the clock advances the contents of the register step by step, transferring the output state at each clock stroke. from one flip-flop to the output of the next flip-flop.
  • a fixed logic zero level is set at the serial input of the register, i.e. at the input of the first latch, at the end of the duration of the global reset control signal GR or RST. This zero level interrupts, when it appears at the output of a flip-flop, the individual control signal produced by this flip-flop. It therefore determines the falling edge of this signal. This interruption is done gradually, with a shift of one clock period, from one to the next.
  • the duration of the global control signal is equal to MxdT if dT is the clock period.
  • the durations of the individual signals are not identical but are scaled in increments dT from the duration of the GR or RST signal.
  • the individual reset control signals are in full overlap for the duration of the GR or RST signal.
  • temporal distribution of delays may concern only part of the matrix and not all of it.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne les capteurs d'image matriciels à pixels actifs comportant une photodiode et des transistors dans chaque pixel, avec au moins un transistor de commande de réinitialisation d'une zone de stockage de charges (photodiode ou diffusion flottante). Pour éviter des erreurs de valeur de potentiel de réinitialisation dans les grandes matrices, lorsqu'on veut faire une réinitialisation globale pour toute la matrice, on décale dans le temps le front de descente du signal de commande de réinitialisation (GR/RST) avant d'appliquer des signaux progressivement décalés aux lignes de commande de réinitialisation. Des signaux de commande individuels ainsi décalés sont appliqués à des groupes de X lignes (X>=1). Les signaux de commande sont cependant en recouvrement mutuel pour minimiser le temps nécessaire à la réinitialisation globale de toute la matrice. Des éléments à retard ou des registres à décalage sont utilisés pour produire des signaux individuels à fronts de descente décalés.

Description

PROCEDE DE REINITIALISATION GLOBALE DES PIXELS
DANS UN CAPTEUR D'IMAGE MATRICIEL
L'invention concerne les capteurs d'image matriciels à pixels actifs comportant une photodiode et des transistors dans chaque pixel, avec une électronique de commande des lignes et colonnes de pixels pour intégrer des charges générées par la lumière pendant une durée déterminée renouvelée périodiquement.
Il est nécessaire dans ces capteurs d'image de réinitialiser les pixels à chaque cycle d'intégration, pour pouvoir lire les charges générées par une mesure de la différence entre un niveau de potentiel d'initialisation (ne résultant pas de l'éclairement du pixel) et un niveau de potentiel utile résultant des charges générées par la lumière.
Parmi les problèmes identifiés dans les capteurs d'image à pixels actifs, il y a la question des différents bruits qui viennent perturber l'image : bruit photonique en faible éclairement, bruits temporels de lecture, bruit spatial (en anglais : FPN pour "Fixed Pattern Noise") dû à la dispersion des caractéristiques des pixels, ou encore bruit spatio-temporel dû à la fois à la dispersion des caractéristiques et à des phénomènes transitoires au moment des réinitialisations.
Dans les capteurs qui fonctionnent avec une réinitialisation globale des pixels, que ce soit une réinitialisation globale de toutes les photodiodes ou une réinitialisation globale de tous les nœuds de stockage temporaire de charges pour les pixels qui comportent un nœud de stockage temporaire, on a constaté un phénomène de bruit spatial ou spatio-temporel qu'on va maintenant expliquer.
La réinitialisation globale applique un signal de mise en conduction d'un transistor de réinitialisation contenu dans le pixel puis interrompt la conduction ; ce transistor relie la zone de stockage de charges (photodiode ou nœud de stockage temporaire) à un potentiel de référence qui peut être le potentiel d'alimentation générale de la matrice ; cette commande qui s'adresse à tous les pixels de la matrice en vue d'une réinitialisation simultanée de tous les pixels crée des couplages capacitifs très importants pour les grandes matrices, aussi bien au début de la commande qu'à la fin de la commande. Il en résulte des perturbations du potentiel de référence. Ce potentiel de référence subit des fluctuations transitoires fortes à ces instants de début et de fin de la commande de réinitialisation globale. Or ce potentiel sert à définir le niveau de réinitialisation du pixel, que ce soit le niveau de réinitialisation d'une photodiode dans un pixel à trois transistors ou le niveau de réinitialisation d'un nœud de stockage de charges dans un pixel à quatre ou cinq transistors (ou plus de cinq transistors). Si ce niveau subit des perturbations, la mesure de la quantité de charges résultant de l'illumination du pixel sera affectée d'une erreur. En effet, la mesure est faite en observant le niveau de potentiel de la photodiode ou du nœud de stockage après illumination, et ce potentiel ne sera pas le même selon le niveau de réinitialisation qui aura été appliqué.
De plus, bien qu'il y ait un seul signal de réinitialisation global pour toute la matrice de pixels, l'instant précis de réinitialisation, c'est-à-dire l'instant de blocage de la conduction d'un transistor de réinitialisation, peut varier d'un pixel à l'autre dans les grandes matrices en raison des retards variables de propagation du signal global vers les différents pixels ; comme le niveau du potentiel de référence est en cours de fluctuation en raison des couplages capacitifs, les niveaux de potentiel de réinitialisation peuvent varier d'un pixel à l'autre, ce qui engendre un bruit spatial dans l'image recueillie. Ce bruit principalement fixé dans une trame, peut varier d'une trame à la suivante.
Ce défaut concerne les pixels dits 3T comportant une photodiode et trois transistors, à savoir : un transistor de sélection de ligne, un transistor de lecture du potentiel de la photodiode, et un transistor de réinitialisation du potentiel de la photodiode. Il concerne aussi les pixels à quatre transistors (4T) qui comportent une photodiode et quatre transistors : un transistor de transfert des charges de la photodiode vers un nœud de stockage temporaire de charges, un transistor de réinitialisation du potentiel du nœud de stockage de charges, un transistor de lecture du potentiel du nœud de stockage, et un transistor de sélection de ligne. Dans le cas de pixels à quatre transistors, c'est la réinitialisation du potentiel du nœud de stockage de charges qui peut poser un problème si elle est globale pour toute la matrice ; dans le cas de pixels à cinq transistors (5T) ayant en outre un transistor de réinitialisation de la photodiode, c'est encore la réinitialisation du nœud de stockage de charges qui pose un problème. Dans ce qui suit, on considérera la réinitialisation d'une zone de stockage de charges, qui sera la réinitialisation du nœud de stockage temporaire de charges lorsqu'il existe (pixels 4T, pixels 5T), ou la réinitialisation de la photodiode, qui est une zone de stockage de charges, lorsqu'il n'y a pas de stockage de charges ailleurs que dans la photodiode elle-même (pixels 3T).
Dans tout ce qui suit, on appellera :
réinitialisation globale : une étape de réinitialisation qui du point de vue du séquencement des opérations dans la matrice devrait idéalement être faite simultanément dans toutes les lignes,
et étapes de réinitialisation successives les étapes de réinitialisation qui sont par principe faites ligne par ligne avec un décalage temporel de ligne à ligne imposé par les conditions d'intégration de charges photogénérées et de lecture de ces charges.
Ainsi, n'est pas considérée dans cette description comme une réinitialisation globale mais comme une réinitialisation individuelle une réinitialisation faite ligne par ligne avec un décalage temporel progressif rendu nécessaire pour obtenir une même durée d'intégration dans toutes les lignes. Ne sont donc pas concernés les systèmes d'imagerie qui comportent un obturateur mécanique à défilement vertical (défilement dans le sens des colonnes de la matrice de pixels) et qui comportent des moyens électroniques de compensation de la lenteur de fermeture de l'obturateur. En effet dans ces systèmes, on réalise électroniquement un décalage temporel volontaire, progressif d'une ligne à la suivante, de l'instant de début du temps d'intégration, et par conséquent, c'est par principe que la réinitialisation des pixels au début du temps d'intégration n'est pas faite globalement, d'où il résulte que le problème mentionné ci-dessus n'existe pas.
Ainsi, l'invention s'applique principalement (bien que non exclusivement) à des systèmes d'imagerie ne comportant pas d'obturateur mécanique, ou à tout le moins ne comportant pas d'obturateur mécanique à défilement vertical, la direction verticale correspondant à celle des colonnes de pixels. N'est pas considérée non plus comme une réinitialisation globale mais comme une réinitialisation individuelle une réinitialisation faite ligne par ligne au cours d'une opération de lecture ligne par ligne comprenant dans l'ordre la lecture d'un niveau de signal utile des pixels de la ligne suivie d'une réinitialisation des pixels de la ligne et suivie d'une lecture d'un niveau de réinitialisation des pixels de la ligne. Là encore, c'est le principe de lecture différentielle ligne par ligne qui exige que la réinitialisation soit faite successivement ligne par ligne.
Par contre, une réinitialisation peut être considérée globale dès lors que les décalages entre signaux de réinitialisation sont au moins 10 ou 100 fois plus faibles que les durées desdits signaux de réinitialisation.
Dans le cas des pixels 4T ou 5T, seule la réinitialisation globale des nœuds de stockage de charges précédant un transfert de charges utiles générées par la lumière, en vue d'une lecture du niveau de signal engendré par ces charges utiles, est concernée par l'invention car c'est cette réinitialisation qui pose le problème mentionné plus haut.
Dans le cas des pixels 3T, seule est concernée la réinitialisation globale de toutes les photodiodes avant une intégration de charges générées par la lumière.
On pourrait résoudre la difficulté mentionnée ci-dessus en renonçant à une réinitialisation globale et en adressant la matrice ligne par ligne à l'aide du décodeur de ligne qui existe de toute façon pour la lecture de la matrice ; la réinitialisation d'une seule ligne ne provoque pas de perturbation significative du potentiel de référence. Mais cela prendrait beaucoup de temps et cela reviendrait à une réinitialisation individuelle des lignes.
C'est pourquoi on propose selon l'invention un procédé de réinitialisation globale des zones de stockage de charges générées par la lumière dans les pixels d'un capteur d'image matriciel comportant des lignes et des colonnes de pixels, avant une lecture ligne par ligne des charges engendrées par la lumière, caractérisé en ce que
- on établit un signal général de commande de réinitialisation globale ayant un front de montée et un front de descente, - on produit à partir de ce signal général M signaux (M>1 ) individuels de commande de réinitialisation se recouvrant mutuellement et ayant des fronts de descente légèrement décalés dans le temps les uns par rapport aux autres et par rapport au front de descente du signal général, au moyen d'éléments de circuits autres qu'un simple conducteur,
- et on applique chaque signal individuel de commande de réinitialisation à un groupe respectif de X lignes de pixels, X entier supérieur ou égal à 1 .
Le recouvrement mutuel des signaux individuels de commande de réinitialisation est partiel ou, mieux, total. Par "recouvrement partiel" on entend le fait que chaque signal individuel est en recouvrement avec au moins un autre signal individuel. Par "recouvrement total", on entend le fait que tous les signaux individuels sont simultanément actifs à au moins un moment. Le recouvrement permet de minimiser le temps nécessaire à la réinitialisation globale de toute la matrice.
La durée de décalage dT entre les fronts de descente successifs est très inférieure (environ cent à mille fois plus faible lorsqu'il y a un élément dT par ligne) que la durée qui serait nécessaire pour la réinitialisation d'un pixel. Par exemple, s'il faut environ 5 microsecondes pour assurer la réinitialisation d'une photodiode ou d'un nœud de stockage temporaire de charges, la durée dT du décalage sera de préférence inférieure à 5 voire 1 nanoseconde. Si les groupes de lignes comprennent plus d'une ligne la durée dT peut être augmentée. Cette durée dT n'est pas forcément identique d'un groupe de lignes à l'autre.
Par convention, on considérera dans la suite que les signaux sont actifs au niveau haut, et par conséquent que le front de montée active la phase de réinitialisation (en rendant conducteur le transistor de réinitialisation), alors que le front de descente interrompt la réinitialisation (en bloquant le transistor de réinitialisation). On comprendra qu'on aurait pu adopter une convention contraire sans changer le principe de l'invention.
Les fronts de montée peuvent être simultanés ou décalés dans le temps mais les fronts de descente sont obligatoirement décalés. En effet, c'est sur le front de descente que se fige la valeur du potentiel de réinitialisation prise par la zone de stockage de charges qui est la photodiode pour un pixel 3T ou le nœud de stockage temporaire pour un pixel 4T ou 5T, et c'est à ce moment qu'il faut le plus possible éviter des fluctuations de potentiel d'alimentation.
Les M signaux de commande individuels produits à partir du signal général de commande peuvent être produits à partir de M éléments à retard en cascade, dont le premier reçoit le signal général de commande , les sorties des M éléments à retard fournissant M signaux ayant des fronts de descente décalés les uns par rapport aux autres. La durée du signal général de commande est alors supérieure à la somme des retards lorsqu'on veut un recouvrement total entre tous les signaux individuels de réinitialisation. Par élément à retard, on entend un élément de circuit introduisant un retard volontaire, excluant bien entendu un simple conducteur qui présente du fait de sa résistance et sa capacité non nulle un retard parasite très faible mais inévitable.
Les retards dT ne sont pas forcément identiques d'un groupe de lignes au suivant.
Dans une réalisation préférée, les M signaux de commande individuels sont produits à partir d'un registre à décalage à entrée série et à M sorties parallèles, registre dont le décalage est commandé par un signal d'horloge de période dT ; un signal logique d'entrée comprenant une série de bits successifs de même niveau logique (par convention : niveau 1 ) est appliquée sur l'entrée série du registre, les M signaux de commande individuels étant produits à partir des sorties du registre au cours du décalage de ce dernier. La durée du signal de commande de réinitialisation est définie par le nombre de bits de niveau 1 de la série appliquée à l'entrée.
Les M signaux de commande individuels peuvent également être produits à partir d'un registre à décalage de M bascules, le registre ayant une entrée série, des sorties parallèles et des moyens de mise à l'état logique haut simultanément pour toutes les bascules ; on met alors initialement les bascules à l'état haut, puis on applique un niveau logique bas sur l'entrée série du registre et on actionne le décalage du registre avec une période dT pendant que l'état de l'entrée reste au niveau logique bas. Les sorties des M bascules du registre produisent les M signaux individuels qui ont tous le même front de montée mais des fronts de descente décalés.
Ainsi, selon l'invention, bien qu'on opère une réinitialisation globale de tous les pixels à un instant donné qui doit être par principe le même pour tous les pixels, on introduit un très léger décalage entre les lignes de pixels pour atténuer notamment l'incertitude sur les niveaux de réinitialisation pris par les différents pixels au cours de cette réinitialisation globale.
L'invention s'applique notamment à tous les systèmes d'imagerie dépourvus d'obturateur mécanique à défilement vertical.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente le schéma électrique classique d'un pixel à trois transistors ;
- la figure 2 représente le schéma électrique classique d'un pixel à quatre ou cinq transistors ;
- la figure 3 représente un mode de réalisation d'un capteur permettant la mise en œuvre de l'invention ;
- la figure 4 représente un chronogramme de fonctionnement du capteur pour une matrice à pixels 3T ;
- la figure 5 représente un chronogramme de fonctionnement pour une matrice à pixels 5T ;
- la figure 6 représente un autre mode de réalisation d'un capteur permettant la mise en œuvre de l'invention ;
- la figure 7 représente un troisième mode de réalisation.
Le pixel de la figure 1 est un pixel classique de technologie MOS à trois transistors (pixel 3T), utilisable dans une matrice de ligne et colonnes de pixels. Il comprend une photodiode PH, un transistor T1 de réinitialisation du potentiel de la photodiode, un transistor de lecture T2, et un transistor de sélection de ligne T3.
Le transistor de réinitialisation T1 est connecté entre la cathode de la photodiode PH et une tension d'alimentation Vref. Il est rendu conducteur par un signal de réinitialisation globale GR. La mise en conduction du transistor T1 vide la photodiode de ses charges en vue d'une nouvelle période d'intégration. La période d'intégration de charges engendrées par la lumière commence à la fin du signal de réinitialisation. Le transistor de lecture T2 est un transistor monté en suiveur de tension, dont la grille est reliée à la cathode de la photodiode, le drain est connecté à l'alimentation. Il recopie sur sa source, à la tension grille-source près, le potentiel présent sur sa grille ; ce dernier est représentatif de la quantité de charges accumulée dans la photodiode.
Le transistor de sélection de ligne T3 est connecté entre la source du transistor T2 et un conducteur de colonne commun à tous les pixels d'une même colonne de la matrice de pixels. Sa grille est commandée par un conducteur SEL de sélection de ligne commun à tous les pixels d'une même ligne de pixels.
Ce pixel est illuminé pendant une durée limitée. La durée d'intégration de charges résultant de la lumière commence lorsque le signal de réinitialisation globale s'interrompt (ou lorsque l'illumination commence si l'illumination commence après). La durée d'intégration se termine à la fin de la durée d'illumination de la scène observée, c'est-à-dire au moment de la fermeture (considérée comme instantanée) d'un obturateur de lumière ou au moment de la fin d'une impulsion de lumière éclairant la scène.
Le fonctionnement du pixel 3T dans une matrice classique de pixels selon la figure 1 est le suivant : réinitialisation globale de tous les pixels, intégration de charges dans la photodiode jusqu'à la fin de l'éclairement, et lecture ligne par ligne, sur les conducteurs de colonne, des charges accumulées dans les photodiodes. Cette lecture se fait par des circuits de lecture non représentés situés en pied de colonne, et les potentiels présents sur les conducteurs de colonne dans une étape de lecture sont les potentiels appliqués par les transistors T2, T3 d'une ligne de pixels sélectionnée par le conducteur de sélection de ligne SEL. Ils représentent la quantité de charges accumulée dans la photodiode PH.
Un autre type de pixel (pixel 4T ou 5T) est représenté à la figure 2. Il comporte quatre ou cinq transistors ou plus et il possède un nœud de stockage temporaire ND et un transistor T4 de transfert de charges qui sert à transférer dans le nœud de stockage ND les charges accumulées par la photodiode pendant son éclairement. Le transistor T4 est rendu conducteur par un signal de commande de transfert TRA. Le nœud de stockage de charges ND peut être réinitialisé, à chaque période d'intégration de charges, par un transistor T5 qui le relie à un potentiel de référence qui peut être le potentiel d'alimentation Vref de la matrice de pixels. Le transistor T5 est à cet effet commandé par un signal de réinitialisation RST. Le transistor T1 qui permet de réinitialiser le potentiel de la photodiode sous la commande du signal GR est facultatif (pixel 5T).
Le fonctionnement du pixel de la figure 2 ne nécessite pas d'obturateur de lumière et l'éclairement peut être continu. La durée d'intégration est celle qui sépare deux signaux de commande de transfert TRA successifs (pixel 4T ou 5T) ou celle qui sépare le signal GR du signal TRA (pixel 5T).
Les opérations périodiques sont les suivantes : intégration de charges dans la photodiode sous l'effet de la lumière depuis la réinitialisation de la photodiode par un signal GR ou, en l'absence de signal GR, depuis le précédent transfert de charges de la photodiode vers le nœud de stockage ; réinitialisation globale de tous les nœuds de stockage ND par mise en conduction des transistors T5 ; mise en conduction des transistors de transfert T4 par le signal de transfert TRA pour transférer dans le nœud de stockage temporaire ND toutes les charges accumulées par la photodiode ; puis lecture ligne par ligne, sur les conducteurs de colonne, des charges présentes dans les nœuds de stockage. Cette lecture se fait par des circuits de lecture non représentés situés en pied de colonne. Les potentiels lus sur les conducteurs de colonne sont ceux qui sont appliqués par les transistors T2 et T3 d'une ligne de pixels sélectionnée par le conducteur de sélection de ligne SEL. Ils représentent la quantité de charges accumulée dans les nœuds de stockage temporaires ND.
Dans le cas du pixel 3T de la figure 1 la réinitialisation globale de la photodiode, considérée ici comme une zone de stockage de charges, est classiquement faite par un signal général de réinitialisation unique GR appliqué simultanément à tous les pixels. Dans le cas du pixel de la figure 2, la réinitialisation globale du nœud de stockage temporaire de charges est classiquement faite par un signal général de réinitialisation RST unique appliqué simultanément à tous les pixels.
Dans les deux cas, comme indiqué précédemment, ce signal général unique GR ou RST appliqué à tous les pixels de la matrice engendre, par couplage capacitif, des fluctuations du potentiel d'alimentation Vref, ce dernier provenant d'une source de tension à impédance interne finie. Les noeuds de stockage des pixels sont réinitialisés à un potentiel qui est la valeur du potentiel d'alimentation à l'instant où se bloque le transistor T1 ou T5 de réinitialisation, c'est-à-dire sur le front de descente du signal de commande de réinitialisation. Mais ce blocage intervient justement au moment où se produit une fluctuation de potentiel, ce qui rend imprécise la valeur de réinitialisation. Ceci est d'autant plus vrai que le blocage des transistors n'intervient pas exactement au même moment pour tous les pixels, ne serait-ce qu'en raison des temps de propagation variables du signal de commande GR ou RST vers les différents pixels.
Pour réduire les erreurs de mesure de lumière dues à ces fluctuations, l'invention propose de distribuer temporellement le signal général de réinitialisation globale vers des groupes de lignes de pixels à des instants légèrement décalés et maîtrisés les uns par rapport aux autres au lieu d'appliquer un même signal à toutes les lignes par connectivité directe. Plus précisément, on décale les fronts de descente de signaux individuels de commande de réinitialisation, tout en conservant un recouvrement mutuel de ces signaux individuels. Cette distribution temporelle répartie sur l'ensemble de la matrice réduit considérablement les fluctuations de potentiel qui existeraient si les fronts de descente des signaux de commande de réinitialisation étaient simultanés. Il n'est pas nécessaire que chaque ligne reçoive un front de descente différent de celui de toutes les autres lignes. Un front de descente commun peut-être appliqué à un groupe de X lignes, et la matrice comporte au moins M groupes de lignes qui reçoivent des fronts de descente différents d'un groupe à l'autre. M est supérieur à 2. X est supérieur ou égal à 1 et de préférence X est supérieur à 10.
Le temps de décalage est très faible et de préférence au moins 100 fois plus faible que la durée de chaque signal individuel de réinitialisation. Typiquement, le décalage entre deux signaux individuels de réinitialisation successifs ne dépasse pas 10 ns/ligne (autrement dit, 10-X ns), et de préférence 1 ns/ligne.
La figure 3 représente la matrice de pixels MP, avec le circuit permettant d'établir M signaux individuels de commande de réinitialisation à partir d'un signal général de commande de réinitialisation globale. Le signal de réinitialisation général GR (matrice de pixels 3T) ou RST (matrice de pixels 4T ou 5T) est appliqué à un ensemble en série de M éléments à retard qui retardent ce signal logique d'une durée dT qui est de préférence mais pas obligatoirement identique d'un élément à retard au suivant. Les sorties des éléments à retard sont appliquées à des amplificateurs tampons ("buffers") respectifs BF-ι à BFM ; la sortie de l'amplificateur BF, de rang i est appliquée à un groupe de X conducteurs de ligne qui commandent les transistors de réinitialisation T1 (figure 1 ) ou T5 (figure 2) d'un groupe de X lignes de pixels. Cette sortie d'amplificateur tampon BF, délivre un signal de réinitialisation individuel RES, de rang i, destiné seulement à ce groupe.
Le signal général de réinitialisation globale est suffisamment long pour assurer la réinitialisation des pixels. Les différents signaux RES, ont un recouvrement mutuel partiel ou total les uns par rapport aux autres ; de préférence, le recouvrement est total et tous les signaux de réinitialisation individuels se recouvrent pendant une durée commune à tous, c'est-à-dire que le front de montée du dernier signal RESM est produit avant le front de descente du premier signal RES-i .
Le retard élémentaire dT peut être réalisé à l'aide de deux inverseurs logiques en série et la valeur du retard peut alors être de 200 à 500 picosecondes. La durée du signal RST ou GR peut être de l'ordre d'une microseconde à 10 microsecondes. Les groupes de lignes peuvent comprendre par exemple de 1 ligne à 100 lignes.
La figure 4 représente le signal commun de commande de réinitialisation GR dans le cas d'un pixel 3T, et les signaux individuels de commande de réinitialisation RES, correspondant aux différents groupes de lignes. L'éclairement LUM est fourni périodiquement. Il commence avant ou après la réinitialisation. La durée d'intégration Ti commence après la réinitialisation, soit à la fin de la réinitialisation si l'éclairement a déjà commencé, soit au début de l'éclairement) ; la durée d'intégration dure jusqu'à l'arrêt de l'éclairement, arrêt résultant du fonctionnement d'un obturateur (l'obturateur est ici considéré comme interrompant instantanément la lumière sur toute la matrice) ou de l'interruption d'un flash de lumière. La lecture des charges accumulées dans la photodiode se fait ligne par ligne après la fin de la durée d'intégration et elle dure un temps TL. L'éclairement est interrompu pendant la lecture. Les échelles de temps ne sont pas respectées sur les figures pour la lisibilité des chronogrammes. Le détail des opérations de lecture n'est pas représenté.
Le signal général de commande de réinitialisation globale a un front de montée à un instant t0. Les signaux individuels de commande de réinitialisation ont des fronts de montée qui s'échelonnent entre les instants t0 et t-i , et des fronts de descente qui s'échelonnent par incréments de dT entre des durées t2 et t3. Dans le cas de la figure 4, les signaux sont tous en recouvrement mutuel pendant l'intervalle de temps trt2, mais ce n'est pas obligatoire : on pourrait avoir un recouvrement progressif entre les signaux, les derniers signaux (RESM par exemple) n'ayant pas de recouvrement avec les premiers (RESi par exemple). On notera que le décalage temporel dT des fronts de descente n'est pas obligatoirement égal au décalage temporel des fronts de montée lorsque ces décalages sont très faibles ; en effet, les décalages dépendent des temps de réaction des composants utilisés, par exemple de transistors bipolaires ou PMOS ou NMOS, ou de résistances..
La figure 5 représente, dans le cas d'un pixel 5T, le signal commun de commande de réinitialisation globale RST, et les signaux individuels de commande de réinitialisation correspondant aux différents groupes de lignes.
Pour un pixel 5T, le signal global RST qui sert à réinitialiser les nœuds de stockage est émis après un signal de réinitialisation GR de la photodiode et avant un signal de transfert global TRA appliqué à tous les pixels de la matrice. La lecture des charges accumulées dans le nœud de stockage se fait ligne par ligne après le signal TRA, pendant que les photodiodes accumulent à nouveau des charges résultant de l'éclairement. L'éclairement peut être continu ou puisé. La durée d'intégration T, va de la fin du signal GR à la fin du signal TRA qui le suit. Dans le cas d'un pixel 4T, il n'y a pas de signal GR. La durée d'intégration s'étend alors d'un signal de transfert TRA au suivant. Dans les deux cas, c'est la réinitialisation des nœuds de stockage intermédiaire qui est concernée et qui, à partir d'un signal général de commande de réinitialisation globale RST, va produire des signaux individuels RES, à destination des transistors T5 de la figure 2. Par conséquent, il s'agit d'une manière particulière d'obtenir une réinitialisation globale des nœuds de stockage de tous les pixels, cette réinitialisation étant simultanée dans son principe pour que tous les nœuds de stockage soient réinitialisés presque au même moment, mais très légèrement décalée en pratique pour réduire le bruit de réinitialisation. Le décalage entre les fronts de descente de deux signaux de commande individuels successifs est de préférence inférieur à un centième et de préférence inférieure à un millième de la durée du signal général de commande RST.
La production des signaux individuels de commande de réinitialisation RES, à partir d'un signal global RST peut être faite par des éléments à retard comme expliqué en référence à la figure 3.
La figure 6 représente une variante de réalisation de l'invention. Au lieu d'utiliser M éléments à retard de durée dT qui décalent progressivement le front de montée et le front de descente d'un signal général de commande de réinitialisation globale GR ou RST, on utilise un registre à décalage REG de M bascules FF en série, actionné par une horloge clk dont la période est égale au retard dT désiré (qui est dans ce cas plutôt d'une valeur de 5 à 10ns). L'entrée du registre reçoit une succession de plusieurs bits 1 à la cadence de l'horloge clk et le registre propage cette succession de bits 1 de bascule en bascule ; le nombre de bits 1 successifs définit la durée du signal général de commande de réinitialisation globale GR ou RST, après quoi des bits 0 sont introduits sur l'entrée série et propagés sur les sorties des bascules ; les bascules actionnées à la cadence clk fournissent donc chacune la série de bits 1 , qui se traduit sur la sortie des bascules par un signal image du signal GR ou GRST mais décalé au maximum d'un coup d'horloge pour la première bascule, de i coups d'horloge clk pour la ieme bascule, et de M coups d'horloge pour la dernière bascule. Les sorties des bascules sont reliées par des amplificateurs tampons respectifs BF-ι à BFM qui fournissent les signaux de commande individuels RESi à RESM. Chaque signal est appliqué à un groupe de X conducteurs de ligne de la matrice. Ces conducteurs de ligne commandent les grilles des transistors de réinitialisation T1 (pixels 3T) ou T5 (pixels 4T ou 5T). Si le nombre de bits 1 introduits sur l'entrée du registre REG à la cadence de l'horloge est supérieur à M, les signaux de sortie des bascules ont un temps de recouvrement commun à tous.
Sur la figure 6, on a représenté une liaison directe entre la sortie d'une bascule de rang i et l'entrée d'une bascule suivante de rang i-1 . Toutefois, on pourrait prévoir que l'entrée de la bascule de rang i+1 reçoit l'entrée ou la sortie de l'amplificateur de rang i.
La figure 7 représente une autre réalisation encore, applicable aux matrices de pixels 3T ou 4T ou 5T, dans laquelle on utilise encore un registre à décalage de M bascules ayant une entrée série, mais ces bascules sont pourvues en outre d'entrées de commande de forçage de leur sortie à l'état logique 1 . Le signal de commande de forçage est le signal de commande global GR ou RST. Toutes les bascules sont initialement portées à la valeur logique 1 pendant la durée du signal général de commande de réinitialisation globale, ce qui se traduit par un niveau de commande de réinitialisation appliqué dès le début du signal global GR ou RST à tous les transistors T1 (pixels 3T) ou T5 (pixels 4T, 5T) de la matrice. La durée du signal général de commande de réinitialisation globale est la durée minimale nécessaire pour la réinitialisation du premier groupe de X lignes.
Par ailleurs, les bascules du registre reçoivent une horloge clk de la même manière que dans le circuit de la figure 6. L'horloge fait avancer pas à pas le contenu du registre, en transférant à chaque coup d'horloge l'état de sortie d'une bascule vers la sortie de la bascule suivante. Un niveau logique fixe zéro est établi à l'entrée série du registre, c'est-à-dire à l'entrée de la première bascule, à la fin de la durée du signal général de commande de réinitialisation globale GR ou RST. Ce niveau zéro interrompt, lorsqu'il apparaît à la sortie d'une bascule, le signal de commande individuel produit par cette bascule. Il détermine donc le front de descente de ce signal. Cette interruption se fait progressivement, avec un décalage d'une période d'horloge, d'une bascule à la suivante.
Il en résulte des signaux de commande individuels RES, qui ont tous le même front de montée mais qui ont des fronts de descente décalés d'une période d'horloge d'une bascule à la suivante. La durée du signal de commande global est égale à MxdT si dT est la période d'horloge. Les durées des signaux individuels ne sont pas identiques mais s'échelonnent par incréments dT à partir de la durée du signal GR ou RST. Les signaux individuels de commande de réinitialisation sont en recouvrement total pendant la durée du signal GR ou RST.
Dans ce qui précède, on a considéré une organisation simple avec M groupes de lignes et un retard entre deux groupes de lignes successifs. On pourrait prévoir une organisation avec une hiérarchie plus complexe dans laquelle un groupe de lignes est décomposé en plusieurs sous-groupes avec des retards entre sous-groupes différents des retards entre groupes. Il y a alors une distribution temporelle de signaux de réinitialisation, avec recouvrement mutuel, non seulement entre groupes mais aussi à l'intérieur d'un groupe.
On notera que la distribution temporelle des retards peut ne concerner qu'une partie de la matrice et non la totalité.

Claims

REVENDICATIONS
1 . Procédé de réinitialisation globale des zones de stockage de charges générées par la lumière dans les pixels d'un capteur d'image matriciel comportant des lignes et des colonnes de pixels, avant une lecture ligne par ligne des charges engendrées par la lumière, caractérisé en ce que
- on établit un signal général de commande de réinitialisation globale (GR, RST) ayant un front de montée et un front de descente,
- on produit à partir de ce signal général de commande M>1 signaux individuels (RES,) de commande de réinitialisation se recouvrant mutuellement et ayant des fronts de descente légèrement décalés dans le temps les uns par rapport aux autres et par rapport au signal général de commande, au moyen d'éléments de circuit autres qu'un simple conducteur,
- et on applique chaque signal individuel de commande de réinitialisation à un groupe respectif de X lignes de pixels, X entier supérieur ou égal à 1 .
2. Procédé de réinitialisation selon la revendication 1 , caractérisé en ce qu'on produit les M signaux de commande individuels à partir du signal général de commande de réinitialisation globale et de M éléments à retard en cascade, dont le premier reçoit le signal général de commande, les sorties des M éléments à retard fournissant les M signaux ayant des fronts de descente décalés.
3. Procédé de réinitialisation selon la revendication 1 , caractérisé en ce qu'on produit les M signaux de commande individuels à partir d'un registre à décalage à entrée série et sorties parallèles dont le décalage est commandé par un signal d'horloge de période dT, le signal général de commande étant un signal logique comprenant une série de bits successifs de même niveau logique appliqué sur une entrée du registre, les M signaux de commande étant obtenus à partir des sorties du registre.
4. Procédé de réinitialisation selon la revendication 1 , caractérisé en ce qu'on produit les M signaux de commande individuels à partir des sorties d'un registre à décalage de M bascules ayant une entrée série, des sorties parallèles et des moyens de mise à l'état logique haut simultanément pour toutes les bascules, dans lequel on met initialement les M bascules à l'état haut, puis on introduit un niveau logique bas sur l'entrée série et on actionne le décalage du registre avec une période dT pendant que l'état de l'entrée reste au niveau logique bas.
5. Procédé de réinitialisation selon l'une des revendications 1 à 4, caractérisé en ce que les pixels sont des pixels à au moins quatre transistors et une photodiode, ayant un transistor de transfert de charges de la photodiode vers un nœud de stockage de charges, et un transistor de réinitialisation du nœud de stockage de charges, et la réinitialisation globale est une réinitialisation du nœud de stockage avant un transfert de charges en vue d'une lecture différentielle d'un niveau de charges utiles après ce transfert et d'un niveau de réinitialisation avant ce transfert.
6. Procédé de réinitialisation selon l'une des revendications 1 à 4, caractérisé en ce que les pixels sont des pixels à trois transistors et une photodiode et la réinitialisation globale est une réinitialisation de la photodiode au moyen d'un des transistors pour tous les pixels de la matrice.
7. Capteur d'image comportant une matrice de lignes et colonnes de pixels à au moins quatre transistors et une photodiode avec une zone de stockage de charges et un transistor de transfert de charges entre la photodiode et la zone de stockage de charges, le capteur comportant des moyens de réinitialisation globale de la zone de stockage de tous les pixels avant un transfert global de charges des photodiodes de tous les pixels vers les zones de stockage respectives et avant une lecture ligne par ligne des charges générées par la lumière, caractérisé en ce qu'il comprend en outre :
- des moyens pour établir un signal général de commande de réinitialisation globale (GR, RST) ayant un front de montée et un front de descente,
- des moyens pour produire, à partir de ce signal, M>1 signaux individuels (RES,) de commande de réinitialisation se recouvrant mutuellement et ayant des fronts de descente légèrement décalés dans le temps les uns par rapport aux autres, au moyen d'éléments de circuit autres qu'un simple conducteur,
- et des moyens pour appliquer chaque signal individuel de commande de réinitialisation à un groupe respectif de X lignes de pixels, X entier supérieur ou égal à 1 .
8. Capteur d'image selon la revendication 7, caractérisé en ce les moyens pour produire M signaux individuels comportent une série de M éléments de retard en cascade.
9. Capteur d'image selon la revendication 7, caractérisé en ce que les moyens pour produire M signaux individuels comportent un registre à décalage de M bascules, les sorties des bascules commandant chacune un groupe de X lignes de pixels.
10. Capteur d'image comportant une matrice de lignes et colonnes de pixels à trois transistors et une photodiode, aptes à recueillir dans la photodiode respective de chaque pixel des charges générées par la lumière, le capteur comportant des moyens de réinitialisation globale des photodiodes de tous les pixels avant une lecture ligne par ligne des charges générées par la lumière pendant une durée d'intégration commune à tous les pixels et définie pour tous les pixels à partir de la fin d'un signal général de commande de réinitialisation globale (GR) ayant un front de montée et un front de descente, caractérisé en ce qu'il comprend en outre :
- des moyens pour produire, à partir de ce signal général, M>1 signaux individuels (RES,) de commande de réinitialisation se recouvrant mutuellement et ayant des fronts de descente légèrement décalés dans le temps les uns par rapport aux autres, au moyen d'éléments de circuit autres qu'un simple conducteur,
- et des moyens pour appliquer chaque signal individuel de commande de réinitialisation à un groupe respectif de X lignes de pixels, X entier supérieur ou égal à 1 .
1 1 . Système d'imagerie sans obturateur mécanique à défilement vertical, comprenant un capteur d'image comportant une matrice de lignes et colonnes de pixels aptes à recueillir dans une zone de stockage de charges respective de chaque pixel des charges générées par la lumière, l'orientation desdites colonnes définissant une direction dite verticale, le capteur comportant des moyens de réinitialisation de la zone de stockage de chaque pixel une lecture ligne par ligne des charges générées par la lumière, caractérisé en ce qu'il comprend en outre :
- des moyens pour établir un signal général de commande de réinitialisation globale (GR, RST) ayant un front de montée et un front de descente,
- des moyens pour produire, à partir de ce signal, M>1 signaux individuels (RES,) de commande de réinitialisation se recouvrant mutuellement et ayant des fronts de descente légèrement décalés dans le temps les uns par rapport aux autres, au moyen d'éléments de circuit autres qu'un simple conducteur,
- et des moyens pour appliquer chaque signal individuel de commande de réinitialisation à un groupe respectif de X lignes de pixels, X entier supérieur ou égal à 1 .
PCT/EP2014/078949 2013-12-23 2014-12-22 Procede de reinitialisation globale des pixels dans un capteur d'image matriciel WO2015097125A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP14815766.2A EP3087729A1 (fr) 2013-12-23 2014-12-22 Procede de reinitialisation globale des pixels dans un capteur d'image matriciel
US15/107,086 US20170006242A1 (en) 2013-12-23 2014-12-22 Method for globally resetting the pixels in a matrix image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1363428 2013-12-23
FR1363428A FR3015843B1 (fr) 2013-12-23 2013-12-23 Procede de reinitialisation des pixels dans un capteur d'image matriciel

Publications (1)

Publication Number Publication Date
WO2015097125A1 true WO2015097125A1 (fr) 2015-07-02

Family

ID=50976705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/078949 WO2015097125A1 (fr) 2013-12-23 2014-12-22 Procede de reinitialisation globale des pixels dans un capteur d'image matriciel

Country Status (4)

Country Link
US (1) US20170006242A1 (fr)
EP (1) EP3087729A1 (fr)
FR (1) FR3015843B1 (fr)
WO (1) WO2015097125A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572257A (en) * 1991-06-03 1996-11-05 U.S. Philips Corporation Arrangement comprising a sensor matrix
US20090268083A1 (en) * 2007-06-18 2009-10-29 Canon Kabushiki Kaisha Imaging system, image sensor, and method of controlling imaging system
US20120314111A1 (en) * 2010-02-26 2012-12-13 Panasonic Corporation Imaging device and solid-state imaging device
US20130100328A1 (en) * 2010-07-22 2013-04-25 Panasonic Corporation Solid-state imaging device and imaging device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572257A (en) * 1991-06-03 1996-11-05 U.S. Philips Corporation Arrangement comprising a sensor matrix
US20090268083A1 (en) * 2007-06-18 2009-10-29 Canon Kabushiki Kaisha Imaging system, image sensor, and method of controlling imaging system
US20120314111A1 (en) * 2010-02-26 2012-12-13 Panasonic Corporation Imaging device and solid-state imaging device
US20130100328A1 (en) * 2010-07-22 2013-04-25 Panasonic Corporation Solid-state imaging device and imaging device

Also Published As

Publication number Publication date
EP3087729A1 (fr) 2016-11-02
FR3015843A1 (fr) 2015-06-26
FR3015843B1 (fr) 2018-06-08
US20170006242A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
KR102209660B1 (ko) 확장된 동적 범위를 갖는 이미지 센서
EP3013037B1 (fr) Pixel de capteur d'image ayant de multiples gains de noeud de détection
FR3046495A1 (fr) Pixel de detection de temps de vol
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
FR2961020A1 (fr) Capteur d'image linéaire en technologie cmos a compensation d'effet de file
WO2017056347A1 (fr) Dispositif de prise de vues à semi-conducteur
JP2010081168A (ja) 撮像素子およびその制御方法並びにカメラ
JP2004266565A (ja) 固体撮像装置の駆動方法
FR2906081A1 (fr) Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
EP2622845B1 (fr) Dispositif d'imagerie à chute ohmique nulle dans un conducteur de donnée
EP3386186B1 (fr) Capteur d'images
JP4917616B2 (ja) Ｓ／ｈアレイ読み出しのための遅延回路
FR2914499A1 (fr) Procede et circuit d'obtention d'un echantillon dans un capteur d'images
FR3005205A1 (fr) Capteur d'image a gain de conversion multiple
WO2015097125A1 (fr) Procede de reinitialisation globale des pixels dans un capteur d'image matriciel
WO2009068526A1 (fr) Capteur d'image a pixel a quatre ou cinq transistors avec reduction de bruit de reinitialisation
EP4075506A1 (fr) Matrice de pixel à sommation analogique à obturation globale
EP2936800A1 (fr) Procédé de lecture d'un dispositif d'imagerie
WO2015028672A1 (fr) Capteur d'image avec bruit ktc reduit
EP3026890B1 (fr) Contrôle de la durée d'intégration dans un dispositif photosensible
FR2943179A1 (fr) Capteur d'image mos et procede de lecture avec transistor en regime de faible inversion.
FR3025940A1 (fr) Capteur d'images cmos
KR101675933B1 (ko) 이미지 센서
WO2014082827A1 (fr) Procede de capture d'image avec un temps d'integration tres court

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14815766

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15107086

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2014815766

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014815766

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE