WO2015079882A1 - スイッチング装置 - Google Patents

スイッチング装置 Download PDF

Info

Publication number
WO2015079882A1
WO2015079882A1 PCT/JP2014/079448 JP2014079448W WO2015079882A1 WO 2015079882 A1 WO2015079882 A1 WO 2015079882A1 JP 2014079448 W JP2014079448 W JP 2014079448W WO 2015079882 A1 WO2015079882 A1 WO 2015079882A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
signal lines
switching
signal line
switching device
Prior art date
Application number
PCT/JP2014/079448
Other languages
English (en)
French (fr)
Inventor
明範 大久保
クライソン　トロンナムチャイ
賢太郎 秦
Original Assignee
日産自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産自動車株式会社 filed Critical 日産自動車株式会社
Priority to EP14865677.0A priority Critical patent/EP3076534B1/en
Priority to US15/039,612 priority patent/US10312897B2/en
Priority to CN201480064374.8A priority patent/CN105993122B/zh
Priority to JP2015550629A priority patent/JP6146481B2/ja
Publication of WO2015079882A1 publication Critical patent/WO2015079882A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Definitions

  • the present invention relates to a switching device.
  • Patent Document 1 discloses controlling a gate voltage applied to a control terminal (gate terminal) of a switching element in order to solve a technical problem caused by speeding up of a switching operation.
  • IGBT insulated gate bipolar transistor
  • MOSFET MOS field effect transistor
  • Patent Document 1 in order to suppress an increase in surge voltage due to high-speed switching, a gate resistance is provided on a signal line connected to a gate terminal to keep the rate of change of the gate voltage low. For this reason, the switching speed of a switching element will fall.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a switching device that reduces ringing noise caused by reflection of a control signal while maintaining a high switching speed of the switching element.
  • a switching device includes a main circuit including a switching element, a control circuit that generates a control signal for switching an on state and an off state of the switching element, and a control signal output from the control circuit.
  • a first signal line and a second signal line which are transmitted to the main circuit.
  • the characteristic impedance values of the first and second signal lines are set between the output impedance value of the control circuit and the input impedance value of the main circuit.
  • FIG. 1 is a schematic diagram illustrating a configuration of a switching device according to the first embodiment.
  • FIG. 2 is a conceptual diagram showing circuit examples of the main circuit 1 and the control circuit 2 shown in FIG. 1 and the characteristic impedance Z cd of the first and second signal lines (3, 4).
  • FIG. 3 is a perspective view showing dimensions of the first and second signal lines (3, 4).
  • FIG. 4 is a schematic diagram illustrating a configuration of a switching device according to the second embodiment.
  • 5A is a cross-sectional view taken along the line AA in FIG. 4
  • FIG. 5B is a cross-sectional view taken along the line AA of the switching device according to the modification of the second embodiment. It is sectional drawing.
  • FIG. 5A is a cross-sectional view taken along the line AA in FIG. 4
  • FIG. 5B is a cross-sectional view taken along the line AA of the switching device according to the modification of the second embodiment. It is sectional drawing.
  • FIG. 5A is
  • FIG. 6 is a schematic diagram illustrating a configuration of a switching device according to the third embodiment.
  • FIG. 7A is a cross-sectional view taken along the line DD in FIG. 6, and
  • FIG. 7B is a line cut along the line DD in the switching device according to the modification of the third embodiment. It is sectional drawing.
  • FIG. 8A is a schematic diagram showing the configuration of the switching device according to the fourth embodiment, and
  • FIG. 8B is a cross-sectional view taken along the line BB in FIG. 8A.
  • FIG. 9A is a schematic diagram showing the configuration of the switching device according to the fifth embodiment, and FIG. 9B is a cross-sectional view taken along the line CC in FIG. 9A.
  • FIG. 9A is a schematic diagram showing the configuration of the switching device according to the fifth embodiment, and
  • FIG. 9B is a cross-sectional view taken along the line CC in FIG. 9A.
  • FIG. 10 is a schematic diagram illustrating a configuration of a switching device according to the sixth embodiment.
  • FIG. 11 is a circuit diagram showing an application example of the switching device of FIG. 10 to a power conversion device.
  • FIG. 12 is an overview diagram showing an application example of the switching device of FIG. 10 to a power conversion device.
  • FIG. 13A shows a graph showing ringing noise appearing in the gate voltage (Vg), and
  • FIG. 13B is a graph for explaining the effects of the first to sixth embodiments.
  • the switching device includes a main circuit 1 including a switching element, a control circuit 2 that generates a control signal for switching an ON state (conductive state) and an OFF state (non-conductive state) of the switching element, and an output from the control circuit 2 A first signal line 3 and a second signal line 4 for transmitting the control signal to be transmitted to the main circuit 1.
  • Z ab in FIG. 1 indicates the value of the output impedance of the control circuit 2 that outputs the control signal.
  • Z cd indicates the value of the characteristic impedance of the first and second signal lines (3, 4) that transmit the control signal.
  • Z ef indicates the value of the input impedance of the main circuit 1 to which the control signal is input.
  • the switching element 11 included in the main circuit 1 is a semiconductor element including, for example, an IGBT or a MOSFET that can perform a high-speed switching operation.
  • FIG. 2 illustrates an IGBT having a collector electrode (C), an emitter electrode (E), and a gate electrode (G).
  • the main circuit 1 further includes a first input terminal 12 connected to the gate electrode (G) and a second input terminal 13 connected to the emitter electrode (E).
  • the main circuit 1 functions as a switching unit that performs a switching operation by the switching element 11.
  • the control circuit 2 generates a control signal composed of two voltage levels in order to control two states (an on state and an off state) of the switching element 11 included in the main circuit 1. For example, a potential difference (voltage level) between a connection point of two switching elements (16, 17) connected in series and the other terminal of one switching element 17 is generated as a control signal. Control signals having different voltage levels are generated in accordance with the on / off states of the switching elements (16, 17).
  • the control circuit 2 includes a first output terminal 14 and a second output terminal 15 for outputting the generated control signal.
  • the first output terminal 14 is connected to a connection point between the two switching elements (16, 17), and the second output terminal 15 is connected to the other terminal of the one switching element 17.
  • a potential difference between the first output terminal 14 and the second output terminal 15 is output as a control signal.
  • the control circuit 2 functions as a control means for controlling the switching operation of the main circuit 1 by the control signal.
  • the first signal line 3 transmits a control signal by connecting between the first output terminal 14 and the first input terminal 12.
  • the second signal line 4 connects the second output terminal 15 and the second input terminal 13 to transmit a control signal. Accordingly, the first and second signal lines (3, 4) function as transmission means for transmitting the control signal.
  • the output impedance (Z ab ) of the control circuit 2 that outputs the control signal indicates the impedance between the first output terminal 14 and the second output terminal 15.
  • the input impedance (Z ef ) of the main circuit 1 to which the control signal is input indicates the impedance between the first input terminal 12 and the second input terminal 13.
  • the reflected energy increases as the absolute value of the reflection coefficient ( ⁇ 1 , ⁇ 2 ) increases. Therefore, in the embodiment, in order to suppress the reflection of the control signal in the discontinuous portion of the impedance, the value of the characteristic impedance (Z cd ) of the first and second signal lines (3, 4) transmitting the control signal is set. adjust.
  • each of the impedances Z ab , Z cd , and Z ef satisfies either formula (2) or formula (3).
  • the inductive components of the impedances Z ab , Z cd , and Z ef are L ab , L cd , and L ef
  • the capacitive components are C ab , C cd , and C ef
  • the resistance components are R ab , R cd , and R ef
  • the admittance components are G ab , G cd , and G ef
  • the impedances Z ab , Z cd , and Z ef are expressed by the equations (4), (5), and (6), respectively.
  • ⁇ represents the angular frequency of alternating current.
  • the characteristic impedance Z cd of the first and second signal lines (3, 4) can be approximated as shown in equation (7). That is, when designing the configuration of the first and second signal lines (3, 4), only the imaginary part (inductive component L cd and capacitance component C cd ) of the characteristic impedance Z cd needs to be considered.
  • the inductive component L cd of the characteristic impedance Z cd is expressed by equation (8) using the self-inductance Lo and the mutual inductance Mo.
  • each of the first and second signal lines (3, 4) is formed of parallel flat plates, the self-inductance Lo and the mutual inductance Mo are approximated by the equations (9) and (10), respectively.
  • the length of each of the first and second signal lines (3, 4) is l, the width is w, the height is H, the first signal line 3 and the second signal line
  • the interval between the signal lines 4 is d.
  • the capacitance component C cd of the characteristic impedance Z cd is approximated by the equation (11).
  • the relative dielectric constant between the first signal line 3 and the second signal line 4 is ⁇ r
  • the vacuum dielectric constant is ⁇ 0
  • the first signal line 3 and the second signal line 4 are Let S be the area of the surfaces facing each other.
  • the relative permittivity ⁇ r is the relative permittivity of air.
  • the characteristic impedance Z cd is adjusted so as to satisfy the expression (2) or (3).
  • each of the first and second signal lines (3, 4) is formed of parallel flat plates, each of the first and second signal lines (3, 4) is used for adjusting the characteristic impedance Zcd.
  • the difference between the output impedance (Z ab ) and the characteristic impedance (Z cd ) and the difference between the characteristic impedance (Z cd ) and the input impedance (Z ef ) are respectively Get smaller. Therefore, the reflection of the control signal at the connection point between the control circuit 2 and the first and second signal lines (3, 4) and the connection between the first and second signal lines (3, 4) and the main circuit 1 are performed. The reflection of the control signal at the point can be suppressed. Therefore, ringing noise due to the reflection of the control signal can be reduced while keeping the switching speed of the switching element high. For this reason, the switching loss of a switching element can be reduced and the malfunction of a switching element can be suppressed.
  • each of the first and second signal lines (3, 4) is formed of parallel flat plates, the area (S) and the interval (d) of the opposing first and second signal lines (3, 4) are adjusted.
  • the capacitance component (C cd ) of the pair of signal lines can be easily controlled. Therefore, by forming each of the first and second signal lines (3, 4) with parallel flat plates, the parameters (l, w, H, The characteristic impedance Zcd can be easily controlled by adjusting d, S).
  • the switching device further includes a dielectric 5 disposed between the first and second signal lines (3, 4).
  • the relative permittivity ( ⁇ r ) is the relative permittivity of air.
  • the dielectric 5 having a higher dielectric constant than air is provided between the first and second signal lines (3, 4). Accordingly, the capacitance component C cd shown in the equation (11) increases, and the characteristic impedance Z cd can be reduced so as to satisfy the equation (2) or the equation (3).
  • the periphery of the first and second signal lines (3, 4) sandwiching the dielectric 5 may be covered with a resin 6.
  • the mechanical strength of the first and second signal lines (3, 4) sandwiching the dielectric 5 can be increased.
  • the periphery of the first and second signal lines (3, 4) filled with air may be covered with the resin 6.
  • the switching device has one first signal line 3 and two second signal lines (4a, 4b).
  • One signal line 3 is disposed between two second signal lines (4a, 4b).
  • Dielectrics (5a, 5b) are respectively disposed between the first signal line 3 and the second signal lines (4a, 4b).
  • the capacitance component C cd between the first and second signal lines (3, 4a, 4b) increases, and the characteristic impedance Z cd of the first and second signal lines (3, 4a, 4b) is reduced. Can be reduced.
  • the first signal line 3 and the two second signal lines (4a, 4b) shown in FIG. 7A have the same width.
  • the width (w) of the first signal line 3 may be narrower than the width of the second signal lines (4a, 4b).
  • the first signal line 3 whose periphery is covered with the dielectric 5 is sandwiched between the two second signal lines (4a, 4b).
  • the mechanical strength of the entire line (3, 4a, 4b) can be increased.
  • the dielectric 5 is not provided, and air may be filled between the first signal line 3 and the second signal lines (4a, 4b).
  • the switching device includes insulators (7a, 7a, 4b) disposed between the first and second signal lines (3, 4). 7b).
  • Each of the first and second signal lines (3, 4) has a plate shape, and the insulator (7a, 7b) and the first and second signal lines (3, 4) are overlapped. It is wound with. Thereby, the entire signal line 8 has a cylindrical shape. Then, the capacitance component C cd between the first and second signal lines (3, 4) increases, and the induction component L cd decreases. Therefore, the characteristic impedance Z cd of the first and second signal lines can be reduced.
  • the first signal line 3 is arranged so as to surround the second signal line 4.
  • the second signal line 4 has a columnar shape
  • the first signal line 3 has a cylindrical shape.
  • the inner diameter of the first signal line 3 is larger than the outer diameter of the second signal line 4.
  • the second signal line 4 is disposed inside the first signal line 3, and a dielectric 5 is disposed between the second signal line 4 and the first signal line 3.
  • the capacitance component C cd between the first and second signal lines (3, 4) increases, and the first and second The characteristic impedance Z cd of the two signal lines (3, 4) can be reduced.
  • air may be filled between the first and second signal lines (3, 4) without the dielectric 5 being disposed.
  • the main circuit 1 includes a plurality of switching elements, and the first and second switching circuits transmit a control signal to each of the plurality of switching elements.
  • a plurality of signal lines (3a, 3b, 3c,..., 3f, 4a, 4b, 4c,..., 4g) are provided.
  • the first and second signal lines (3a to 3f, 4a to 4g) are alternately arranged, and dielectrics (5a,...) Are arranged between the first and second signal lines, respectively. .
  • the capacitance component C cd between the first and second signal lines (3a to 3f, 4a to 4g) increases, and the characteristics of the first and second signal lines (3a to 3f, 4a to 4g) are increased. Impedance Z cd can be reduced.
  • the switching device is applied as a power conversion device 21 that converts DC power output from a DC power source 22 such as a secondary battery into AC power, as shown in FIGS. 11 and 12, for example. be able to.
  • the power converter 21 includes a power module 25 including an inverter 27 that converts DC power into three-phase AC power, a smoothing capacitor 28 that absorbs fluctuations in the DC voltage input to the inverter 27, and a metal that houses the power module 25. And a housing 26.
  • the inverter 27 includes a plurality of switching elements (31 to 36) capable of high-speed switching operation.
  • the inverter 27 has two switching elements connected in series that constitute upper and lower arms for each of the three phases (U phase, V phase, and W phase).
  • the inverter 27 is connected in parallel to the DC power supply 22 and the smoothing capacitor 28 via the first and second power supply buses.
  • the three-phase AC power converted by the inverter 27 is supplied to an electric motor 23 such as a three-phase AC power motor.
  • the power conversion system shown in FIGS. 11 and 12 is applied to a vehicle that travels using the electric motor 23 as a travel drive source, that is, an electric vehicle or a hybrid vehicle (HEV) in which the output shaft of the electric motor 23 is coupled to the vehicle axle. be able to.
  • HEV hybrid vehicle
  • the output terminal of the DC power supply 22 is connected to the first and second power supply buses 53 and 54 in the metal housing 26 via a pair of shield wires 44.
  • the control circuit 2 is accommodated in the metal casing 26, and is connected to a plurality of switching elements (31 to 36) via first and second signal lines (not shown).
  • An output terminal of the inverter 27 is connected to the three shield wires 42 via a bus bar 43 disposed in the metal casing 26.
  • the three shield wires 42 are connected to the input terminal of the electric motor 23. Therefore, the three-phase AC power converted by the inverter 27 is output to the electric motor 23 via the bus bar 43 and the shield wire 42.
  • the shield wires 42 and 44 are electric wires formed by coating metal wires with resin.
  • the vertical axis of FIG. 13B shows the comparative example in which the gate resistance is provided on the signal line connected to the control terminal (gate terminal) of the switching element, and the embodiment of the present invention in which the gate resistance is not provided.
  • the ringing peak amount (RGp, RGv) and the switching loss (SLp, SLv) are shown.
  • the horizontal axis represents the gate resistance value for the comparative example, and the characteristic impedance Z cd of the first and second signal lines (3, 4) for the embodiment of the present invention.
  • the ringing peak amount (RGp) of the comparative example decreases as the gate resistance value increases. This is because the higher the gate resistance value, the slower the switching speed and the longer the transition time TT, and the smaller the ringing noise. Conversely, when the gate resistance value decreases and the ringing peak amount (RGp) becomes larger than the threshold value TH that causes malfunction Ga, the switching loss (SLp) of the comparative example rapidly increases due to malfunction Ga. Even in a region where the ringing peak amount (RGp) is smaller than the threshold value TH, the switching loss (SLp) of the comparative example increases as the gate resistance value increases.
  • the switching loss (SLv) of the embodiment is kept low while the characteristic impedance Z cd satisfies the expression (2) or (3), but does not satisfy the expression (2) or (3). It will increase rapidly.
  • the switching loss (Gv) of the embodiment can be reduced by 30% or more. Therefore, even if a gate resistor is not provided on the signal line connected to the control terminal of the switching element as in the prior art, malfunction of the switching element can be suppressed and switching loss of the switching element can be reduced.
  • the characteristic impedance Z cd of the first and second signal lines (3, 4) is ignored as its imaginary part (inductive component L cd ) as shown in the equation (7). And that only the capacitive component C cd ) may be considered. Thereby, there is an effect that the design of the characteristic impedance Z cd becomes easy.
  • the characteristic impedance Z cd may be designed by ignoring the inductive component L cd and considering only the capacitance component C cd .
  • the inductive component (L cd ) shown in the equations (8) to (10) ) Of the capacitance component (C cd ) between the first bus bar and the second bus bar is dominant. Therefore, the characteristic impedance Z cd can be designed more easily by ignoring the inductive component (L cd ) and considering only the capacitive component (C cd ).

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

　本発明に係るスイッチング装置は、スイッチング素子を備える主回路と、スイッチング素子のオン状態及びオフ状態をスイッチングするための制御信号を生成する制御回路と、制御回路から出力される制御信号を主回路へ伝送する第１の信号線及び第２の信号線とを有する。第１及び第２の信号線の特性インピーダンスの値（Ｚｃｄ）は、制御回路の出力インピーダンスの値（Ｚａｂ）と、主回路の入力インピーダンスの値（Ｚｅｆ）との間に設定される。

Description

スイッチング装置
　本発明は、スイッチング装置に関するものである。
　絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）又はＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）などの高速なスイッチング動作が可能なスイッチング素子を用いた電力変換装置に関する発明が提案されている（特許文献１参照）。特許文献１は、スイッチング動作の高速化により生じる技術的な課題を解決するために、スイッチング素子の制御端子（ゲート端子）に印加されるゲート電圧を制御することを開示している。
特開平１０－２４８２３７号公報
　特許文献１では、高速スイッチングによるサージ電圧の増大を抑制するために、ゲート端子に接続される信号線上にゲート抵抗を設けて、ゲート電圧の変化率を低く抑えている。このため、スイッチング素子のスイッチング速度が低下してしまう。
　本発明は上記課題に鑑みて成されたものであり、その目的は、スイッチング素子のスイッチング速度を高く維持したまま、制御信号の反射によるリンギングノイズを低減するスイッチング装置を提供することである。
　本発明の一態様に係わるスイッチング装置は、スイッチング素子を備える主回路と、スイッチング素子のオン状態及びオフ状態をスイッチングするための制御信号を生成する制御回路と、制御回路から出力される制御信号を主回路へ伝送する第１の信号線及び第２の信号線と、を有する。第１及び第２の信号線の特性インピーダンスの値は、制御回路の出力インピーダンスの値と、主回路の入力インピーダンスの値との間に設定される。
図１は、第１実施形態に係わるスイッチング装置の構成を示す模式図である。 図２は、図１に示した主回路１及び制御回路２の回路例及び第１及び第２の信号線（３、４）の特性インピーダンスＺｃｄを示す概念図である。 図３は、第１及び第２の信号線（３、４）の寸法を示す斜視図である。 図４は、第２実施形態に係わるスイッチング装置の構成を示す模式図である。 図５（ａ）は、図４のＡ－Ａ切断面に沿った断面図であり、図５（ｂ）は、第２実施形態の変形例に係わるスイッチング装置のＡ－Ａ切断面に沿った断面図である。 図６は、第３実施形態に係わるスイッチング装置の構成を示す模式図である。 図７（ａ）は、図６のＤ－Ｄ切断面に沿った断面図であり、図７（ｂ）は、第３実施形態の変形例に係わるスイッチング装置のＤ－Ｄ切断面に沿った断面図である。 図８（ａ）は、第４実施形態に係わるスイッチング装置の構成を示す模式図であり、図８（ｂ）は、図８（ａ）のＢ－Ｂ切断面に沿った断面図である。 図９（ａ）は、第５実施形態に係わるスイッチング装置の構成を示す模式図であり、図９（ｂ）は、図９（ａ）のＣ－Ｃ切断面に沿った断面図である。 図１０は、第６実施形態に係わるスイッチング装置の構成を示す模式図である。 図１１は、図１０のスイッチング装置の電力変換装置への適用例を示す回路図である。 図１２は、図１０のスイッチング装置の電力変換装置への適用例を示す概観図である。 図１３（ａ）は、ゲート電圧（Ｖｇ）に現れるリンギングノイズを示すグラフを示し、図１３（ｂ）は、第１乃至第６実施形態による効果を説明するためのグラフである。
　図面を参照して、本発明の実施形態を説明する。図面の記載において同一部分には同一符号を付し説明を省略する。
（第１実施形態）
　図１を参照して、第１実施形態に係わるスイッチング装置の構成を説明する。スイッチング装置は、スイッチング素子を備える主回路１と、スイッチング素子のオン状態（導通状態）及びオフ状態（非導通状態）をスイッチングするための制御信号を生成する制御回路２と、制御回路２から出力される制御信号を主回路１へ伝送する第１の信号線３及び第２の信号線４と、を有する。
　図１の「Ｚａｂ」は、制御信号を出力する制御回路２の出力インピーダンスの値を示す。「Ｚｃｄ」は、制御信号を伝送する第１及び第２の信号線（３、４）の特性インピーダンスの値を示す。「Ｚｅｆ」は、制御信号が入力される主回路１の入力インピーダンスの値を示す。
　図２を参照して、主回路１及び制御回路２の回路例、及び各インピーダンス（Ｚａｂ、Ｚｃｄ、Ｚｅｆ）について説明する。主回路１が備えるスイッチング素子１１は、例えば、高速なスイッチング動作が可能なＩＧＢＴ或いはＭＯＳＦＥＴを含む半導体素子である。図２には、コレクター電極（Ｃ）、エミッター電極（Ｅ）及びゲート電極（Ｇ）を有するＩＧＢＴを例示する。主回路１は、ゲート電極（Ｇ）に接続された第１の入力端子１２、及びエミッター電極（Ｅ）に接続された第２の入力端子１３を、更に備える。主回路１は、スイッチング素子１１によるスイッチング動作を実行するスイッチング手段として機能する。
　制御回路２は、主回路１が備えるスイッチング素子１１の２つの状態（オン状態及びオフ状態）を制御するために、２つの電圧レベルからなる制御信号を生成する。例えば、直列に接続された２つのスイッチング素子（１６、１７）の接続点と、一方のスイッチング素子１７の他方の端子との間の電位差（電圧レベル）を制御信号として生成する。スイッチング素子（１６、１７）のオン－オフ状態に応じて、電圧レベルの異なる制御信号が生成される。制御回路２は、生成した制御信号を出力するための第１の出力端子１４及び第２の出力端子１５を備える。第１の出力端子１４は、２つのスイッチング素子（１６、１７）の接続点に接続され、第２の出力端子１５は、一方のスイッチング素子１７の他方の端子に接続されている。第１の出力端子１４及び第２の出力端子１５の間の電位差が制御信号として出力される。これにより、制御回路２は、制御信号によって主回路１のスイッチング動作を制御する制御手段として機能する。
　第１の信号線３は、第１の出力端子１４と第１の入力端子１２の間を接続して制御信号を伝送する。第２の信号線４は、第２の出力端子１５と第２の入力端子１３の間を接続して制御信号を伝送する。したがって、第１及び第２の信号線（３、４）は、制御信号を伝送する伝送手段として機能する。
　制御信号を出力する制御回路２の出力インピーダンス（Ｚａｂ）は、第１の出力端子１４と第２の出力端子１５の間のインピーダンスを示す。制御信号が入力される主回路１の入力インピーダンス（Ｚｅｆ）は、第１の入力端子１２と第２の入力端子１３の間のインピーダンスを示す。
＜制御信号の反射＞
　次に、制御信号の反射について説明する。出力インピーダンス（Ｚａｂ）から特性インピーダンス（Ｚｃｄ）への進行波としての制御信号は、インピーダンスの不連続部分において、そのエネルギーの一部が反射される。その反射係数（ρ１）は（１）式で表される。特性インピーダンス（Ｚｃｄ）から入力インピーダンス（Ｚｅｆ）への進行波に係わる反射係数（ρ２）も、（１）式で表される。
Figure JPOXMLDOC01-appb-M000001
　反射係数（ρ１、ρ２）の絶対値が大きいほど反射するエネルギーが増加する。そこで、実施形態では、インピーダンスの不連続部分における制御信号の反射を抑制するために、制御信号を伝達する第１及び第２の信号線（３、４）の特性インピーダンス（Ｚｃｄ）の値を調整する。
　制御信号を伝達する第１及び第２の信号線（３、４）の特性インピーダンス（Ｚｃｄ）の値を、制御信号を出力する制御回路２の出力インピーダンス（Ｚａｂ）の値と、制御信号が入力される主回路１の入力インピーダンス（Ｚｅｆ）の値との間となるように調整して設定する。換言すれば、各インピーダンスＺａｂ、Ｚｃｄ、Ｚｅｆは、（２）式或いは（３）式のいずれかを満たす。
Figure JPOXMLDOC01-appb-M000002
Figure JPOXMLDOC01-appb-M000003
　各インピーダンスＺａｂ、Ｚｃｄ、Ｚｅｆの誘導成分をＬａｂ、Ｌｃｄ、Ｌｅｆとし、容量成分をＣａｂ、Ｃｃｄ、Ｃｅｆとし、抵抗成分をＲａｂ、Ｒｃｄ、Ｒｅｆとし、アドミッタンス成分をＧａｂ、Ｇｃｄ、Ｇｅｆとした場合、インピーダンスＺａｂ、Ｚｃｄ、Ｚｅｆの各々は、（４）式、（５）式、（６）式で表される。ただし、ωは交流の角周波数を示す。
Figure JPOXMLDOC01-appb-M000004
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　ここで、各インピーダンスＺａｂ、Ｚｃｄ、Ｚｅｆの実部（抵抗成分及びアドミッタンス成分）を比較する。特性インピーダンスＺｃｄの実部（Ｒｃｄ、Ｇｃｄ）は、出力インピーダンスＺａｂ及び入力インピーダンスＺｅｆの実部（Ｒａｂ、Ｇａｂ、Ｒｅｆ、Ｇｅｆ）に比べて、無視できるほど十分に小さいことが一般的である。よって、第１及び第２の信号線（３、４）の特性インピーダンスＺｃｄを、（７）式に示すように近似することができる。つまり、第１及び第２の信号線（３、４）の構成を設計する際には、特性インピーダンスＺｃｄの虚部（誘導成分Ｌｃｄ及び容量成分Ｃｃｄ）のみを考慮すればよい。
Figure JPOXMLDOC01-appb-M000007
　特性インピーダンスＺｃｄの誘導成分Ｌｃｄは、自己インダクタンスＬｏ及び相互インダクタンスＭｏを用いて、（８）式で表される。
Figure JPOXMLDOC01-appb-M000008
　また、第１及び第２の信号線（３、４）の各々は、平行な平板からなる場合、自己インダクタンスＬｏ及び相互インダクタンスＭｏはぞれぞれ（９）式及び（１０）式で近似される。図３に示すように、第１及び第２の信号線（３、４）の各々の長さをｌとし、幅をｗとし、高さをＨとし、第１の信号線３と第２の信号線４の間隔をｄとする。
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
　一方、特性インピーダンスＺｃｄの容量成分Ｃｃｄは、（１１）式で近似される。ここで、第１の信号線３と第２の信号線４との間の比誘電率をεｒとし、真空誘電率をε０とし、第１の信号線３と第２の信号線４が相互に対向する面の面積をＳとする。なお、第１実施形態において、第１及び第２の信号線（３、４）の間は空気で満たされているため、比誘電率εｒは、空気の比誘電率となる。
Figure JPOXMLDOC01-appb-M000011
　以上説明したように、（１）式に示す反射係数（ρ１、ρ２）の絶対値が小さくなるように、（４）式及び（６）式から求まる出力インピーダンスＺａｂ及び入力インピーダンスＺｅｆに対して、（７）式～（１１）式から求まる特性インピーダンスＺｃｄを整合させる。具体的には、（２）式或いは（３）式を満たすように、特性インピーダンスＺｃｄを調整する。例えば、第１及び第２の信号線（３、４）の各々は、平行な平板からなる場合、特性インピーダンスＺｃｄの調整には、第１及び第２の信号線（３、４）の各々の長さ（ｌ）、幅（ｗ）及び高さ（Ｈ）、第１の信号線３と第２の信号線４の間隔（ｄ）、及び第１の信号線３と第２の信号線４が相互に対向する面の面積（Ｓ）を用いればよい。
　（２）式或いは（３）式を満たすことにより、制御回路２と第１及び第２の信号線（３、４）との間、及び第１及び第２の信号線（３、４）と主回路１との間でのインピーダンスの不連続が抑制され、反射係数（ρ１、ρ２）の絶対値を小さくすることができる。その結果、主回路１の２端子（１２、１３）間に生じる制御信号の反射によるリンギングが抑制され、かつ高速性を得ることができ、スイッチング損失を低減できる。
　（２）式或いは（３）式を満たすことにより、出力インピーダンス（Ｚａｂ）と特性インピーダンス（Ｚｃｄ）との差、及び特性インピーダンス（Ｚｃｄ）と入力インピーダンス（Ｚｅｆ）との差がそれぞれ小さくなる。したがって、制御回路２と第１及び第２の信号線（３、４）との接続点における制御信号の反射、及び第１及び第２の信号線（３、４）と主回路１との接続点における制御信号の反射を抑制することができる。よって、スイッチング素子のスイッチング速度を高く維持したまま、制御信号の反射によるリンギングノイズを低減することができる。このため、スイッチング素子のスイッチング損失を低減し、且つ、スイッチング素子の誤動作を抑制することができる。
　第１及び第２の信号線（３、４）の各々が平行な平板から成る場合、対向する第１及び第２の信号線（３、４）の面積（Ｓ）及び間隔（ｄ）を調整することで容易に１対の信号線の容量成分（Ｃｃｄ）を制御することができる。したがって、第１及び第２の信号線（３、４）の各々を平行な平板で形成することにより、第１及び第２の信号線（３、４）の各パラメータ（ｌ、ｗ、Ｈ、ｄ、Ｓ）を調整して特性インピーダンスＺｃｄを容易に制御することができる。
（第２実施形態）
　図４及び図５（ａ）に示すように、第２実施形態に係わるスイッチング装置は、第１及び第２の信号線（３、４）の間に配置された誘電体５を更に有する。第１実施形態では、第１及び第２の信号線（３、４）の間は空気で満たされていたため、比誘電率（εｒ）は空気の比誘電率であった。第２実施形態では、空気よりも比誘電率が高い誘電体５を、第１及び第２の信号線（３、４）の間に設ける。これにより、（１１）式に示す容量成分Ｃｃｄが増加して、（２）式或いは（３）式を満たすように特性インピーダンスＺｃｄを低減することができる。
　なお、図５（ｂ）に示すように、誘電体５を挟持した第１及び第２の信号線（３、４）の周囲を樹脂６で覆ってもよい。これにより、誘電体５を挟持した第１及び第２の信号線（３、４）の機械的な強度を高めることができる。ただし、第１実施形態で示したように、空気で満たされている第１及び第２の信号線（３、４）の周囲を樹脂６で覆ってもよい。
（第３実施形態）
　図６及び図７（ａ）に示すように、第３実施形態に係わるスイッチング装置は、１つの第１の信号線３と、２つの第２の信号線（４ａ、４ｂ）を有し、第１の信号線３は、２つの第２の信号線（４ａ、４ｂ）の間に配置されている。第１の信号線３と第２の信号線（４ａ、４ｂ）との間には、誘電体（５ａ、５ｂ）がそれぞれ配置されている。これにより、第１及び第２の信号線（３、４ａ、４ｂ）間の容量成分Ｃｃｄが増加して、第１及び第２の信号線（３、４ａ、４ｂ）の特性インピーダンスＺｃｄを低減することができる。
　なお、図７（ａ）に示す第１の信号線３、及び２つの第２の信号線（４ａ、４ｂ）は、等しい幅を有している。その他、例えば、図７（ｂ）に示すように、第１の信号線３の幅（ｗ）を第２の信号線（４ａ、４ｂ）の幅よりも狭くしてもよい。この場合、図７（ｂ）に示す断面において、誘電体５で周囲が覆われた第１の信号線３を、２つの第２の信号線（４ａ、４ｂ）が挟持することになり、信号線全体（３、４ａ、４ｂ）の機械的な強度を高めることができる。ただし、誘電体５がなく、第１の信号線３と第２の信号線（４ａ、４ｂ）との間に空気が満たされていてもよい。
（第４実施形態）
　図８（ａ）及び図８（ｂ）に示すように、第４実施形態に係わるスイッチング装置は、第１及び第２の信号線（３、４）の間に配置された絶縁体（７ａ、７ｂ）を更に有する。第１及び第２の信号線（３、４）の各々は板状の形状を有し、絶縁体（７ａ、７ｂ）及び第１及び第２の信号線（３、４）を重ね合わせた状態で巻かれている。これにより、信号線全体８は、円柱状の形状を有することになる。そして、第１及び第２の信号線（３、４）間の容量成分Ｃｃｄが増加し、且つ誘導成分Ｌｃｄが減少する。よって、第１及び第２の信号線の特性インピーダンスＺｃｄを低減することができる。
（第５実施形態）
　図９（ａ）及び図９（ｂ）に示すように、第５実施形態に係わるスイッチング装置では、第１の信号線３が、第２の信号線４を囲むように配置されている。具体的には、第２の信号線４は、円柱状の形状を有し、第１の信号線３は、円筒状の形状を有する。第１の信号線３の内径は、第２の信号線４の外径よりも大きい。第２の信号線４は、第１の信号線３の内部に配置され、第２の信号線４と第１の信号線３との間には、誘電体５が配置されている。
　第２の信号線４を囲むように第１の信号線３を配置することにより、第１及び第２の信号線（３、４）間の容量成分Ｃｃｄが増加して、第１及び第２の信号線（３、４）の特性インピーダンスＺｃｄを低減することができる。ただし、誘電体５が配置されずに、第１及び第２の信号線（３、４）の間に空気が満たされていてもよい。
（第６実施形態）
　図１０に示すように、第６実施形態に係わるスイッチング装置は、主回路１が複数のスイッチング素子を備え、複数のスイッチング素子の各々に対して制御信号を伝送するように第１及び第２の信号線（３ａ、３ｂ、３ｃ、・・・、３ｆ、４ａ、４ｂ、４ｃ、・・・、４ｇ）を複数設けている。第１及び第２の信号線（３ａ～３ｆ、４ａ～４ｇ）は交互に配列され、第１及び第２の信号線の間には誘電体（５ａ、・・・）がそれぞれ配置されている。これにより、第１及び第２の信号線（３ａ～３ｆ、４ａ～４ｇ）間の容量成分Ｃｃｄが増加して、第１及び第２の信号線（３ａ～３ｆ、４ａ～４ｇ）の特性インピーダンスＺｃｄを低減することができる。
　第６実施形態に係わるスイッチング装置は、例えば、図１１及び図１２に示すように、二次電池などの直流電源２２から出力される直流電力を交流電力へ変換する電力変換装置２１として、適用することができる。電力変換装置２１は、直流電力を三相の交流電力へ変換するインバータ２７及びインバータ２７へ入力される直流電圧の変動を吸収する平滑コンデンサ２８からなるパワーモジュール２５と、パワーモジュール２５を収納する金属筐体２６とを備える。インバータ２７は、高速なスイッチング動作が可能なスイッチング素子（３１～３６）を複数備える。インバータ２７は、三相（Ｕ相、Ｖ相、Ｗ相）の各々について、上下アームを構成する直列接続された２つのスイッチング素子を有する。インバータ２７は、直流電源２２及び平滑コンデンサ２８に対して第１及び第２の給電母線を介して並列に接続されている。
　インバータ２７により変換された三相の交流電力は、三相交流電力モータなどの電動機２３に供給される。図１１及び図１２に示す電力変換システムは、電動機２３を走行駆動源として走行する車両、すなわち、電動機２３の出力軸が車両の車軸に連結されている電気自動車或いはハイブリッド自動車（ＨＥＶ）に適用することができる。
　図１２に示すように、直流電源２２の出力端子は、１対のシールド線４４を介して、金属筐体２６内の第１及び第２の給電母線５３、５４に接続されている。金属筐体２６内には、制御回路２が収納され、図示しない第１及び第２の信号線を介して、複数のスイッチング素子（３１～３６）に接続されている。インバータ２７の出力端子は、金属筐体２６内に配置されたバスバ４３を介して、３つのシールド線４２に接続されている。３つのシールド線４２は、電動機２３の入力端子に接続されている。よって、インバータ２７により変換された三相の交流電力は、バスバ４３、シールド線４２を介して、電動機２３へ出力される。なお、シールド線４２、４４は、金属線を樹脂により被覆することで形成される電線である。このように、本実施形態に係わるスイッチング装置は、三相交流電力モータなどの電動機２３に交流電力を供給するインバータ２７に適用することができる。
（スイッチング損失について）
　図１３（ａ）に示すように、制御信号を成すゲート電圧（Ｖｇ）が、高電位状態から所定の推移時間ＴＴを経て低電位状態に移行したとき、ゲート電圧が振動する、所謂リンギングノイズが生じる。リンギングノイズにより、スイッチング素子のスイッチング閾値（Ｖｇｔｈ）を跨いでゲート電圧が振動する場合、オン状態／オフ状態の誤動作Ｇａが生じてしまう。図１３に示すリンギングピーク量ＲＧを、スイッチング閾値（Ｖｇｔｈ）を超えない程度に小さく抑えることにより、誤動作Ｇａが防止される。
　図１３（ｂ）の縦軸は、スイッチング素子の制御端子（ゲート端子）に接続される信号線上にゲート抵抗が設けられた比較例、及びゲート抵抗が設けられていない本発明の実施形態について、リンギングピーク量（ＲＧｐ、ＲＧｖ）、及びスイッチング損失（ＳＬｐ、ＳＬｖ）を示している。横軸は、比較例についてはゲート抵抗値を示し、本発明の実施形態については、第１及び第２の信号線（３、４）の特性インピーダンスＺｃｄを示している。
　比較例のリンギングピーク量（ＲＧｐ）は、ゲート抵抗値が大きくなるほど、小さくなる。これは、ゲート抵抗値が大きくなるほどスイッチング速度が遅くなり、推移時間ＴＴが長くなるため、リンギングノイズも小さくなるからである。逆に、ゲート抵抗値が小さくなり、誤動作Ｇａを生じる閾値ＴＨよりもリンギングピーク量（ＲＧｐ）が大きくなると、誤動作Ｇａにより比較例のスイッチング損失（ＳＬｐ）は急速に増加してしまう。リンギングピーク量（ＲＧｐ）が閾値ＴＨよりも小さい領域であっても、ゲート抵抗値の増加と共に、比較例のスイッチング損失（ＳＬｐ）は増加してしまう。
　一方、実施形態のリンギングピーク量（ＲＧｖ）は、特性インピーダンスＺｃｄが（２）式或いは（３）式を満たしている間において、特性インピーダンスＺｃｄの増加と共に増加し始める。特性インピーダンスＺｃｄが更に増加して、（２）式或いは（３）式を満たさなくなっても、リンギングピーク量（ＲＧｖ）は、更に増加し続けている。実施形態のスイッチング損失（ＳＬｖ）は、特性インピーダンスＺｃｄが（２）式或いは（３）式を満たしている間においては低く維持されているが、（２）式或いは（３）式を満たさなくなると、急速に増加してしまう。
　比較例及び実施形態のリンギングピーク量（ＲＧｐ、ＲＧｖ）が閾値ＴＨになるように、比較例のゲート抵抗値及び実施形態の特性インピーダンスＺｃｄを調整した場合のスイッチング損失（Ｇｐ、Ｇｖ）を比較する。比較例のスイッチング損失（Ｇｐ）に比べて、実施形態のスイッチング損失（Ｇｖ）は３０％以上、低減することができる。したがって、従来のようにスイッチング素子の制御端子に接続される信号線上にゲート抵抗を設けなくても、スイッチング素子の誤動作を抑制し、且つ、スイッチング素子のスイッチング損失を低減することができる。
　上記のように、本発明の第１乃至第６の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
　第１実施形態では、第１及び第２の信号線（３、４）の特性インピーダンスＺｃｄを、（７）式に示すように、その実部を無視して、その虚部（誘導成分Ｌｃｄ及び容量成分Ｃｃｄ）のみを考慮してもよいことを述べた。これにより、特性インピーダンスＺｃｄの設計が容易になるという効果がある。
　更に、誘導成分Ｌｃｄを無視して、容量成分Ｃｃｄのみを考慮して、特性インピーダンスＺｃｄを設計してもかまわない。第１及び第２の信号線（３、４）の長さ（ｌ）が、間隔（ｄ）に対して十分長い場合には、（８）～（１０）式に示した誘導成分（Ｌｃｄ）の変化率に対して、第１母線と第２母線との間の容量成分（Ｃｃｄ）の変化率が支配的になる。このため、誘導成分（Ｌｃｄ）を無視して、容量成分（Ｃｃｄ）のみを考慮することで、特性インピーダンスＺｃｄを更に容易に設計することができる。
　本出願は、２０１３年１１月２９日に出願された日本国特許願第２０１３－２４７０３８号に基づく優先権を主張しており、この出願の内容が参照により本発明の明細書に組み込まれる。
　１　主回路
　２　制御回路
　３　第１の信号線
　４　第２の信号線
　５　誘電体
　６　樹脂
　１１　スイッチング素子
　Ｚａｂ　出力インピーダンス
　Ｚｃｄ　特性インピーダンス
　Ｚｅｆ　入力インピーダンス

Claims (8)

  1. 　スイッチング素子を備える主回路と、
    　前記スイッチング素子のオン状態及びオフ状態をスイッチングするための制御信号を生成する制御回路と、
    　前記制御回路から出力される前記制御信号を前記主回路へ伝送する第１の信号線及び第２の信号線と、を有し、
    　前記制御信号を伝送する前記第１及び第２の信号線の特性インピーダンスの値は、前記制御信号を出力する前記制御回路の出力インピーダンスの値と、前記制御信号が入力される前記主回路の入力インピーダンスの値との間に設定される
    　ことを特徴とするスイッチング装置。
  2. 　前記第１及び第２の信号線の各々は、平行な平板からなることを特徴とする請求項１に記載のスイッチング装置。
  3. 　前記第１の信号線が、２つの前記第２の信号線の間に配置されていることを特徴とする請求項１又は２に記載のスイッチング装置。
  4. 　前記第１の信号線が、前記第２の信号線を囲むように配置されていることを特徴とする請求項１又は２に記載のスイッチング装置。
  5. 　前記第１及び第２の信号線の間に配置された誘電体を更に有することを特徴とする請求項１～４のいずれか一項に記載のスイッチング装置。
  6. 　前記第１及び第２の信号線の間に配置された絶縁体を更に有し、
    　前記第１及び第２の信号線の各々は板状の形状を有し、前記絶縁体及び前記第１及び第２の信号線を重ね合わせた状態で巻かれている
    　ことを特徴とする請求項１に記載のスイッチング装置。
  7. 　前記第１及び第２の信号線の少なくとも一方は樹脂で覆われていることを特徴とする請求項１に記載のスイッチング装置。
  8. 　前記主回路は複数のスイッチング素子を備え、
    　前記複数のスイッチング素子の各々に対して前記制御信号を伝送するように前記第１及び第２の信号線を複数設け、
    　前記第１及び第２の信号線は交互に配列され、且つ、前記第１及び第２の信号線の間には誘電体が配置されている
    　ことを特徴とする請求項１又は２に記載のスイッチング装置。
PCT/JP2014/079448 2013-11-29 2014-11-06 スイッチング装置 WO2015079882A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP14865677.0A EP3076534B1 (en) 2013-11-29 2014-11-06 Switching device
US15/039,612 US10312897B2 (en) 2013-11-29 2014-11-06 Switching device
CN201480064374.8A CN105993122B (zh) 2013-11-29 2014-11-06 开关装置
JP2015550629A JP6146481B2 (ja) 2013-11-29 2014-11-06 スイッチング装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-247038 2013-11-29
JP2013247038 2013-11-29

Publications (1)

Publication Number Publication Date
WO2015079882A1 true WO2015079882A1 (ja) 2015-06-04

Family

ID=53198830

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/079448 WO2015079882A1 (ja) 2013-11-29 2014-11-06 スイッチング装置

Country Status (5)

Country Link
US (1) US10312897B2 (ja)
EP (1) EP3076534B1 (ja)
JP (1) JP6146481B2 (ja)
CN (1) CN105993122B (ja)
WO (1) WO2015079882A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05161343A (ja) * 1991-11-28 1993-06-25 Toshiba F Ee Syst Eng Kk Ｍｏｓゲートトランジスタの駆動回路
JPH10248237A (ja) 1997-03-04 1998-09-14 Toshiba Corp 電力変換装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055721A (en) * 1989-04-13 1991-10-08 Mitsubishi Denki Kabushiki Kaisha Drive circuit for igbt device
JP2855816B2 (ja) * 1990-07-25 1999-02-10 三菱電機株式会社 半導体制御装置
US5296765A (en) * 1992-03-20 1994-03-22 Siliconix Incorporated Driver circuit for sinking current to two supply voltages
JP2000116117A (ja) * 1998-10-01 2000-04-21 Fuji Electric Co Ltd 半導体スイッチ素子のゲート接続構造
US6373740B1 (en) * 1999-07-30 2002-04-16 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
JP2003309461A (ja) * 2002-04-15 2003-10-31 Nec Electronics Corp 出力バッファ回路
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
US6577178B1 (en) * 2002-07-23 2003-06-10 International Business Machines Corporation Transient gate tunneling current control
US7132874B2 (en) * 2003-04-23 2006-11-07 The Regents Of The University Of Michigan Linearizing apparatus and method
JP2005051496A (ja) * 2003-07-28 2005-02-24 Kanji Otsuka 信号伝送システム及び信号伝送線路
CN1776830A (zh) 2004-11-16 2006-05-24 松下电器产业株式会社 信号传输电缆及信号传输电缆的制造方法
US7668667B2 (en) * 2005-03-07 2010-02-23 Microstrain, Inc. Miniature stimulating and sensing system
CN2812397Y (zh) 2005-11-03 2006-08-30 杭州华为三康技术有限公司 一种脉冲幅度调制开关电源电路
EP1821313A1 (en) * 2006-02-17 2007-08-22 Sicon Semiconductor AB Track and hold circuit
US7768311B2 (en) * 2006-08-30 2010-08-03 Stmicroelectronics Pvt. Ltd. Suppressing ringing in high speed CMOS output buffers driving transmission line load
US8674823B1 (en) * 2009-05-12 2014-03-18 Plug ID, LLC. Power management system
JP5460653B2 (ja) * 2011-07-14 2014-04-02 本田技研工業株式会社 半導体装置
KR101297460B1 (ko) * 2012-04-24 2013-08-16 엘에스산전 주식회사 게이트 구동 장치
DE112012007247B4 (de) * 2012-12-21 2022-11-10 Mitsubishi Electric Corporation Ansteuerschaltung für ein Schaltelement, Leistungsmodul und Kraftfahrzeug
JP2014171296A (ja) * 2013-03-01 2014-09-18 Panasonic Corp 半導体スイッチ素子の駆動装置
US20150207508A1 (en) * 2014-01-22 2015-07-23 The Regents Of The University Of Michigan Level conversion circuit
JP6208326B2 (ja) * 2014-03-10 2017-10-04 株式会社日立製作所 電力変換ユニット、電力変換装置、および電力変換方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05161343A (ja) * 1991-11-28 1993-06-25 Toshiba F Ee Syst Eng Kk Ｍｏｓゲートトランジスタの駆動回路
JPH10248237A (ja) 1997-03-04 1998-09-14 Toshiba Corp 電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3076534A4 *

Also Published As

Publication number Publication date
JPWO2015079882A1 (ja) 2017-03-16
CN105993122B (zh) 2018-05-18
EP3076534A1 (en) 2016-10-05
CN105993122A (zh) 2016-10-05
US10312897B2 (en) 2019-06-04
US20170264279A1 (en) 2017-09-14
JP6146481B2 (ja) 2017-06-14
EP3076534B1 (en) 2019-01-09
EP3076534A4 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
US9610847B2 (en) Power conversion device
EP3305018B1 (en) Power supply apparatus for induction heating
JP2014087107A (ja) 電力変換装置
JP6464580B2 (ja) 電力変換装置
US9806602B2 (en) Radio frequency interference suppression circuit
WO2016194050A1 (ja) 電力変換装置
JP6835082B2 (ja) 電力変換装置
JP6146481B2 (ja) スイッチング装置
JP2016092924A (ja) 電力変換装置
KR102076927B1 (ko) 전력 변환 장치
US10658940B2 (en) Power converter
JP5991136B2 (ja) 電力変換装置
JP2021129367A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14865677

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015550629

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2014865677

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014865677

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15039612

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE