WO2015033595A1

WO2015033595A1 - Ｌｅｄ電流制御回路

Info

Publication number: WO2015033595A1
Application number: PCT/JP2014/054911
Authority: WO
Inventors: 圭亮堺; 秋山　貴
Original assignee: Citizen Holdings Co Ltd; Citizen Electronics Co Ltd
Current assignee: Citizen Holdings Co Ltd; Citizen Electronics Co Ltd
Priority date: 2013-09-04
Filing date: 2014-02-27
Publication date: 2015-03-12
Anticipated expiration: 2016-03-04
Also published as: JP2016195143A

Abstract

　単一の電流検出抵抗でバイパス回路及び定電流回路に流れる電流を検出する。ＬＥＤ電流制御回路は、電流制限回路端子間に流れるＬＥＤ電流を制限する電流制限回路１０２と、第１部分ＬＥＤ列１３と第２部分ＬＥＤ列１４との間に接続されたバイパス回路端子間に流れるバイパス電流を制限するバイパス回路１０１と、電流制限回路出力端子及びバイパス回路出力端子に接続された電流情報検出素子１０３とを有し、電流制限回路は、電流検出素子によって検出された電流情報及び予め定められた第１係数に基づいてＬＥＤ電流を制限し、バイパス回路は、脈流電圧の状態に応じて、電流情報及び予め定められた第２係数に基づいてバイパス電流を制限して、第１部分ＬＥＤ列からバイパス回路を介して電流検出素子に流れていた電流を、バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御することを特徴とする。

Description

ＬＥＤ電流制御回路

　本発明は、ＬＥＤ（Light Emitting Diode、発光ダイオード）電流制御回路に関する。より詳細には、本発明は、商用交流電源の電圧に応じて、点灯する個数が変化するようにＬＥＤに流れる電流を制御するＬＥＤ電流制御回路に関する。

　商用交流電源から出力される電圧を全波整流して得られた波形を有する電圧を複数のＬＥＤが直列接続されたＬＥＤ列に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。脈流電圧とも称される全波整流された電圧をＬＥＤ列に印加すると、全波整流された電圧が直列接続されたＬＥＤ列の合計の閾値電圧より低い位相ではＬＥＤが全て点灯しないので、ＬＥＤ照明装置は、暗く且つフリッカの目立つものになる。ＬＥＤが発光しない時間を削減するために、全波整流された電圧に応じてＬＥＤ列に含まれるＬＥＤが点灯する個数を変化させる駆動方式が知られている。

　例えば、特許文献１の図２６には、ＬＥＤ照明装置２６００が示されている。ＬＥＤ照明装置２６００は、商用交流電源と、ブリッジ整流器２６０５と、ＬＥＤ群１～３を含むＬＥＤ列と、ＦＥＴＱ１と、バイポーラトランジスタＱ２及び抵抗Ｒ２、Ｒ３を含むバイパス回路と、電流制限抵抗Ｒ１とを備える。また、ＬＥＤ照明装置２６００のバイパス回路をデプレッション型ＦＥＴ及び抵抗で構成し、電流制限抵抗Ｒ１を定電流回路で置き換えることにより、ＬＥＤ照明装置２６００と同等の機能を維持し且つ素子数の削減及び動作の安定化を図ることが知られている。

　図１は、従来のＬＥＤ照明装置の一例の回路ブロック図である。

　ＬＥＤ照明装置８００は、ＬＥＤ駆動回路８０と、商用交流電源８２とを有する。ＬＥＤ駆動回路８０は、ブリッジ整流器８１と、第１部分ＬＥＤ列８３と、第２部分ＬＥＤ列８４と、バイパス回路８０１と、電流制限回路８０２とを有する。第１部分ＬＥＤ列８３と、第２部分ＬＥＤ列８４とは、直列接続されて、ＬＥＤ列を形成する。バイパス回路８０１と、電流制限回路８０２とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。

　ブリッジ整流器８１は４個のダイオード８１ａを有し、入力端子に商用交流電源８２が接続されている。ブリッジ整流器８１の端子Ｅは全波整流された電圧を出力し、ブリッジ整流器８１の端子Ｆはバイパス回路８０１から電流Ｉが入力される。第１部分ＬＥＤ列８３は直列接続された複数のＬＥＤ８３ａを有し、第２部分ＬＥＤ列８４は直列接続された複数のＬＥＤ８４ａを有する。第１部分ＬＥＤ列８３の初段のＬＥＤ８３ａのアノードは端子Ｅに接続され、第１部分ＬＥＤ列８３の最終段のＬＥＤ８３ａのカソードは第２部分ＬＥＤ列８４の初段のＬＥＤ８４ａのアノードに接続されている。

　バイパス回路８０１はデプレッション型のＦＥＴ８５と抵抗８７とを有し、ＦＥＴ８５のドレインは第１部分ＬＥＤ列８３と第２部分ＬＥＤ列８４との間を接続する接続部に接続されている。ＦＥＴ８５のソースは抵抗８７の右端子に接続され、ゲートは抵抗８７の左端子及び端子Ｆに接続されている。電流制限回路８０２はディプレッション型のＦＥＴ８６と抵抗８８とを有し、ＦＥＴ８６のドレインは第２部分ＬＥＤ列８４の最終段のＬＥＤ８４ａのカソードに接続されている。ＦＥＴ８６のソースは抵抗８８の右端子に接続され、ゲートは抵抗８８の左端子及びＦＥＴ８５のソースに接続されている。ＦＥＴ８５及びＦＥＴ８６は、電気特性が互いに等しくなるように形成される。

　図２（ａ）はＬＥＤ駆動回路８０に印加される電圧の１周期を示し、図２（ｂ）は図２（ａ）に示す電圧が印加されたときに流れる電流Ｉの大きさを示す図である。

　印加された電圧が第１部分ＬＥＤ列８３の閾値電圧以下となっている期間では電流Ｉは流れない。この期間は、図２（ｂ）においてｔ１で示される。印加された電圧が、第１部分ＬＥＤ列８３の閾値電圧を越え、且つ第１部分ＬＥＤ列８３の閾値電圧と第２部分ＬＥＤ列８４の閾値電圧との合計の電圧に満たない期間では、第１部分ＬＥＤ列８３からバイパス回路８０１を経由して電流Ｉが流れる。このときＦＥＴ８５は、抵抗８７からのフィードバックにより定電流動作する（以下第１の定電流動作状態と称する）。この期間は、図２（ｂ）においてｔ２で示される。さらに印加された電圧が上昇し、第１部分ＬＥＤ列８３の閾値電圧と第２部分ＬＥＤ列８４の閾値電圧との合計の電圧を越えると、第２部分ＬＥＤ列８４にも電流が流れるようになる。このとき抵抗８７の電圧降下が大きくなりＦＥＴ８５はオフし、ＦＥＴ８６が抵抗８８からのフィードバックにより定電流動作する（以下第２の定電流動作状態と称する）。この期間は、図２（ｂ）においてｔ３で示される。

　ＬＥＤ駆動回路８０は、印加される電圧に応じて、ＬＥＤ８３ａ及び８４ａが全く点灯しない期間と、第１部分ＬＥＤ列８３のみが点灯する期間と、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４が共に点灯する期間とを備える。

　また、電流制限回路及びバイパス回路にそれぞれ含まれるＦＥＴのソースに接続される抵抗に流れる電流を検出してＦＥＴに流れる電流を制御することにより、ＬＥＤ照明装置の発光効率、力率及び全高調波歪を改善することが知られている。

　図３は、特許文献２に示される従来のＬＥＤ照明装置の等価回路ブロック図である。

　ＬＥＤ照明装置９００は、ＬＥＤ駆動回路９０と、商用交流電源９２とを有する。ＬＥＤ駆動回路９０は、ブリッジ整流器９１と、第１部分ＬＥＤ列９３と、第２部分ＬＥＤ列９４と、バイパス回路９０１と、電流制限回路９０２と、第１電流検出抵抗９０３と、第２電流検出抵抗９０４とを有する。第１部分ＬＥＤ列９３と、第２部分ＬＥＤ列９４とはそれぞれ、直列接続された複数のＬＥＤを有する。バイパス回路９０１と、電流制限回路９０２と、第１電流検出抵抗９０３と、第２電流検出抵抗９０４とはＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。ブリッジ整流器９１、商用交流電源９２、第１部分ＬＥＤ列９３及び第２部分ＬＥＤ列９４はそれぞれ、ブリッジ整流器８１、商用交流電源８２、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４に対応する構成を有する。

　バイパス回路９０１は、エンハンス型ＦＥＴであるＦＥＴ９５と、バイパス回路電流制御部９７０とを有する。バイパス回路電流制御部９７０は、バイパス回路基準電源９７１とバイパス回路可変電源９７２とを有する。バイパス回路基準電源９７１のマイナス端子はＦＥＴ９５のソースと接続し、バイパス回路基準電源９７１のプラス端子はバイパス回路可変電源９７２のプラス端子と接続され、バイパス回路可変電源９７２のマイナス端子はＦＥＴ９５のゲートに接続される。ＦＥＴ９５のゲートソース間電圧は、バイパス回路基準電源９７１の両端間の電圧からＦＥＴ９５のソース電圧の定数倍（バイパス回路可変電源９７２のゲイン）の電圧を減算したものである。

　バイパス回路可変電源９７２は、第１電流検出抵抗９０３に流れる電流、すなわちＦＥＴ９５のドレイン電流が増加すると、ＦＥＴ９５のゲートに出力する電圧が低下する。仮にＦＥＴ９５のドレイン電流が増加すると、バイパス回路基準電源９７１の電圧から減算されるＦＥＴ９５のソース電圧（前述のように定数倍される）が増加するので、ＦＥＴ９５のゲートソース間電圧は低下しドレイン電流を減らそうとする。また仮にＦＥＴ９５のドレイン電流が減少すると、バイパス回路基準電源９７１の電圧から減算されるＦＥＴ９５のソース電圧（前述のように定数倍される）が減少するので、ＦＥＴ９５のゲートソース間電圧は上昇しドレイン電流を増やそうとする。つまりバイパス回路９０１は第１電流検出抵抗９０３及び第２電流検出抵抗９０４によりネガティブフィードバックが掛っている。このとき第１電流検出抵抗９０３及び第２電流検出抵抗９０４の抵抗値を適当な値にすることにより、バイパス回路９０１は所望の電流による定電流動作が可能になる。

　ブリッジ整流器９１から出力される電圧が第１部分ＬＥＤ列９３と第２部分ＬＥＤ列９４との合計の閾値電圧を越えて、第２部分ＬＥＤ列に電流が流れ出すと、ＦＥＴ９５のゲートソース間電圧が低下してバイパス回路９０１に流れる電流、すなわちＦＥＴ９５に流れる電流は減少する。

　電流制限回路９０２は、エンハンス型ＦＥＴであるＦＥＴ９６と、定電流回路電流制御部９８０とを有する。定電流回路電流制御部９８０は、電流制限回路基準電源９８１と、電流制限回路可変電源９８２とを有する。電流制限回路基準電源９８１のマイナス端子はＦＥＴ９６のソースと接続し、電流制限回路基準電源９８１のプラス端子は電流制限回路可変電源９８２のプラス端子と接続され、電流制限回路可変電源９８２のマイナス端子はＦＥＴ９６のゲートに接続される。ＦＥＴ９６のゲートソース間電圧は、電流制限回路基準電源９８１の両端間の電圧からＦＥＴ９６のソース電圧の定数倍（電流制限回路可変電源９８２のゲイン）の電圧を減算したものである。電流制限回路９０２は、バイパス回路９０１と同様な構成を有する。

　電流制限回路９０２は、第２電流検出抵抗９０４に流れる電流、すなわちＦＥＴ９６のドレイン電流が増加すると、ＦＥＴ９６のゲートに出力する電圧が低下する。仮にＦＥＴ９６のドレイン電流が増加すると、電流制限回路基準電源９８１の電圧から減算されるＦＥＴ９６のソース電圧（前述のように定数倍される）が増加するので、ＦＥＴ９６のゲートソース間電圧は低下しドレイン電流を減らそうとする。また仮にＦＥＴ９６のドレイン電流が減少すると、電流制限回路基準電源９８１の電圧から減算されるＦＥＴ９６のソース電圧（前述のように定数倍される）が減少するので、ＦＥＴ９６のゲートソース間電圧は上昇しドレイン電流を増やそうとする。つまり電流制限回路９０２は第２電流検出抵抗９０４によりネガティブフィードバックが掛っている。このとき第２電流検出抵抗９０４の抵抗値を適当な値にすることにより、電流制限回路９０２は所望の電流による定電流動作が可能になる。

　また、ＬＥＤ列に含まれる部分ＬＥＤ列の数及び電流検出抵抗の数を増やし、バイパス回路９０１と同一の構成を有する複数のバイパス回路を並列接続することにより、発光効率、力率及び全高調波歪が更に良好なＬＥＤ照明装置を提供することが可能になる。

特表２０１３－５０２０８１号公報国際公開第２０１３／１００７３６号公報

　しかしながら、ＬＥＤ照明装置９００では、バイパス回路９０１及び電流制限回路９０２を流れる電流を検出するために第１電流検出抵抗９０３及び第２電流検出抵抗９０４がそれぞれ配置されることに起因する種々の問題がある。例えば、発光効率等を向上させるためにバイパス回路９０１の数を増加させると、バイパス回路９０１の数の増加に応じて、電流検出抵抗の数が増加する。バイパス回路や電流検出回路の集積化に際し、電流検出抵抗の抵抗値の精度を向上させるために、電流検出抵抗として外付けの抵抗を使用する場合、電流検出抵抗の数に応じて端子数が増加することになる。また、電流検出抵抗の数が増加するに従って、電流検出抵抗で消費される消費電力が増加する。

　また、ＬＥＤ駆動回路９０では、後段に位置する電流制限回路９０２に流れる電流を検出する第２電流検出抵抗９０４が、前段に位置するバイパス回路９０１に流れる電流を検出する第１電流検出抵抗９０３と接地との間に配置される。ＬＥＤ駆動回路９０では、第２電流検出抵抗９０４は第１電流検出抵抗９０３と接地の間に配置されるため、バイパス回路９０１、電流制限回路９０２、第１電流検出抵抗９０３及び第２電流検出抵抗９０４の接続関係が複雑になる。

　また、ＬＥＤ照明装置９００では、第２部分ＬＥＤ列に電流が流れている間も、バイパス回路可変電源９７２の電圧を規定するためにバイパス回路９０１を介して第１電流検出抵抗９０３に電流が流れている。この電流は、第１部分ＬＥＤ列９３の発光量を増大させることに寄与するが、ＦＥＴ９５における電圧降下が大きいため電力損失が大きく、ＬＥＤ照明装置９００の発光効率を低下させる原因になる。

　本発明は、単一の電流検出抵抗により検出された電流に基づいてバイパス回路及び定電流回路が制御されるＬＥＤ電流制御回路を提供することを目的とする。

　ＬＥＤ電流制御回路は、直列接続された複数のＬＥＤを含む第１部分ＬＥＤ列、及び、直列接続された複数のＬＥＤを含み第１部分ＬＥＤ列と直列接続された第２部分ＬＥＤ列を含むＬＥＤ列に脈流電圧が印加されたときに、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路であって、
　第２部分ＬＥＤ列の最終段のＬＥＤのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、電流制限回路入力端子及び電流制限回路出力端子間を流れるＬＥＤ電流を制限する電流制限回路と、
　第１部分ＬＥＤ列と第２部分ＬＥＤ列との間に接続されたバイパス回路入力端子及び電流制限回路出力端子と接続されたバイパス回路出力端子を含み、バイパス回路入力端子及びバイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、
　電流制限回路出力端子及びバイパス回路出力端子と接続された電流検出素子とを有し、
　電流制限回路は、電流検出素子によって検出された電流情報及び予め定められた第１係数に基づいて前記ＬＥＤ電流を制限し、
　バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報及び予め定められた第２係数に基づいてバイパス電流を制限して、第１部分ＬＥＤ列からバイパス回路を介して電流検出素子に流れていた電流を、バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御する、ことを特徴とする。

　ＬＥＤ電流制御回路では、電流制限回路は、ＬＥＤ電流の大きさを制限する第１電流制限素子と、電流情報及び第１係数を使用して第１電流制限素子を制御する第１電流制御部と、を有し、バイパス回路は、バイパス電流を制限する第２電流制限素子と、電流情報及び第２係数を使用して第２電流制限素子を制御する第２電流制御部とを有する、ことが好ましい。

　ＬＥＤ電流制御回路では、第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　第１電流制御部は、第１基準電源と、電流情報と前記第１係数とを使用して電圧が決定される第１可変電源とを有し、
　第２電流制御部は、第２基準電源と、電流情報と前記第２係数とを使用して電圧が決定される第２可変電源とを有し、
　第１電流制限素子のゲートソース間電圧は、第１基準電源の電圧から第１可変電源の電圧を減算したものであり、第２電流制限素子のゲートソース間電圧は、第２基準電源の電圧から第２可変電源の電圧を減算したものである、ことが好ましい。

　ＬＥＤ電流制御回路では、第１係数及び第２係数、並びに、第１基準電源及び第２基準電源の電圧はそれぞれ、可変である、ことが好ましい。

　ＬＥＤ電流制御回路では、第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　第１電流制御部は、第１電流制御素子の制御用ＦＥＴと、電流情報と前記第１係数とを使用して電圧が決定される第１可変電源とを有し、
　第２電流制御部は、第２電流制御素子の制御用ＦＥＴと、電流情報と前記第２係数とを使用して電圧が決定される第２可変電源とを有し、
　第１電流制御素子の制御用ＦＥＴのゲートソース間電圧は、第１可変電源の電圧に基づいて決定され、第２電流制御素子の制御用ＦＥＴのゲートソース間電圧は、第２可変電源の電圧に基づいて決定される、ことが好ましい。

　ＬＥＤ電流制御回路では、第１係数及び前記第２係数は可変である、ことが好ましい。

　ＬＥＤ電流制御回路では、第３基準電源を更に有し、第１電流制御素子の制御用ＦＥＴ及び第２電流制御素子の制御用ＦＥＴは、第３基準電源からの電圧に基づいて動作する、ことが好ましい。

　ＬＥＤ電流制御回路では、第４基準電源を更に有し、第１可変電源及び第２可変電源の電圧は、第４基準電源の電圧にそれぞれ連動して可変される、ことが好ましい。

　ＬＥＤ電流制御回路では、第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　第１電流制御部は、第１電流制御素子の制御用オペアンプを有し、
　第２電流制御部は、第２電流制御素子の制御用オペアンプを有し、
　第１電流制御素子の制御用オペアンプの差動入力端子には電流情報に対応した電圧及び第１基準電源の電圧が入力され、第２電流制御素子の制御用オペアンプの差動入力端子には電流情報に対応した電圧及び第２基準電源の電圧が入力され、
　第１電流制限素子のゲートソース間電圧は、第１電流制御素子の制御用オペアンプの出力に基づいて決定され、第２電流制限素子のゲートソース間電圧は、第２電流制御素子の制御用オペアンプの出力に基づいて決定される、ことが好ましい。

　ＬＥＤ電流制御回路では、第１係数及び第２係数、並びに、第１基準電源及び第２基準電源の電圧はそれぞれ可変である、ことが好ましい。

　ＬＥＤ電流制御回路では、第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　第１電流制御部は、第１電流制御素子の制御用オペアンプを有し、
　第２電流制御部は、第２電流制御素子の制御用オペアンプを有し、
　第１電流制御素子の制御用オペアンプの差動入力端子には電流情報に対応した電圧及び第１可変電源の電圧が入力され、第２電流制御素子の制御用オペアンプの差動入力端子には電流情報に対応した電圧及び第２可変電源の電圧が入力され、
　第１電流制限素子のゲートソース間電圧は、第１電流制御素子の制御用オペアンプの出力に基づいて決定され、第２電流制限素子のゲートソース間電圧は、第２電流制御素子の制御用オペアンプの出力に基づいて決定される、ことが好ましい。

　ＬＥＤ電流制御回路では、第３基準電源を更に有し、第１電流制御素子の制御用オペアンプ及び第２電流制御素子の制御用オペアンプは、第３基準電源からの電圧に基づいて動作する、ことが好ましい。

　ＬＥＤ電流制御回路では、ＬＥＤ列は、直列接続された複数のＬＥＤを含み第１部分ＬＥＤ列と第２部分ＬＥＤ列との間に直列接続された第３部分ＬＥＤ列を更に有し、バイパス回路入力端子は、第１部分ＬＥＤ列と第３部分ＬＥＤ列との間に接続され、
　第２部分ＬＥＤ列と第３部分ＬＥＤ列との間に接続された第２バイパス回路入力端子と、電流制限回路出力端子に接続された第２バイパス回路出力端子とを有し、第２バイパス回路端子入力端子及び第２バイパス回路端子出力端子間に流れる第２バイパス電流を制限する第２バイパス回路を更に有し、
　第２バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報と、予め定められた第３係数に基づいて第２バイパス電流を制限して、第３部分ＬＥＤ列から第２バイパス回路を介して電流検出素子に流れていた電流を、第２バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御する、ことが好ましい。

　また、ＬＥＤ電流制御回路は、直列接続された複数のＬＥＤを含む第１部分ＬＥＤ列、及び、直列接続された複数のＬＥＤを含み第１部分ＬＥＤ列と直列接続された第２部分ＬＥＤ列を含むＬＥＤ列に脈流電圧が印加されたときに、ＬＥＤ列に流れる電流を制御する電流制御回路であって、第２部分ＬＥＤ列の最終段のＬＥＤのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、電流制限回路入力端子及び電流制限回路出力端子間を流れるＬＥＤ電流を制限する電流制限回路と、第１部分ＬＥＤ列と第２部分ＬＥＤ列との間に接続されたバイパス回路入力端子及び電流制限回路出力端子と接続されたバイパス回路出力端子を含み、バイパス回路入力端子及びバイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、電流制限回路出力端子及びバイパス回路出力端子と接続された電流検出素子と、を有し、電流制限回路は、電流検出素子によって検出された電流情報及び予め定められた第１係数に基づいてＬＥＤ電流を制限し、バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報及び予め定められた第１係数とは異なった第２係数に基づいてバイパス電流を制限して、第１部分ＬＥＤ列からバイパス回路を介して電流検出素子に流れていた電流を、バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御する、ことを特徴とする。

　本発明では、単一の電流検出抵抗により検出された電流に基づいてバイパス回路及び定電流回路が制御されるＬＥＤ電流制御回路を提供することが可能になった。

従来のＬＥＤ照明装置の回路ブロック図である。（ａ）は図１に示すＬＥＤ駆動回路に印加される電圧の１周期を示す図であり、（ｂ）は（ａ）に示す電圧が印加されたときに流れる電流の大きさを示す図である。従来の他のＬＥＤ照明装置の回路ブロック図である。ＬＥＤ照明装置１００の回路ブロック図である。バイパス回路電流制御部１７０の内部回路の回路ブロック図である。電流制限回路電流制御部１８０の内部回路の回路ブロック図である。（ａ）はＬＥＤ照明装置１００が有するＦＥＴの電圧－電流特性を示す図であり、（ｂ）はＬＥＤ照明装置１００が有するＦＥＴのドレイン電流を示す図であり、（ｃ）はＬＥＤ照明装置１００が有するＦＥＴのゲートソース間電圧を示す図である。他のＬＥＤ照明装置２００の回路ブロック図である。（ａ）はＬＥＤ照明装置２００が有するＦＥＴの電圧－電流特性を示す図であり、（ｂ）はＬＥＤ照明装置２００が有するＦＥＴのドレイン電流を示す図であり、（ｃ）はＬＥＤ照明装置２００が有するＦＥＴのゲートソース間電圧を示す図である。更に他のＬＥＤ照明装置１１０の回路ブロック図である。（ａ）はＬＥＤ照明装置１１０が有するＦＥＴの電圧－電流特性を示す図であり、（ｂ）はＬＥＤ照明装置１１０が有するＦＥＴのドレイン電流を示す図であり、（ｃ）はＬＥＤ照明装置１１０が有するＦＥＴのゲートソース間電圧を示す図である。（ａ）はＬＥＤ照明装置１１０が有するＦＥＴの電圧－電流特性と電流制御部の電圧－電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。（ａ）はＬＥＤ照明装置１１０において漏れ電流が生じている場合のＦＥＴの電圧－電流特性を示す図であり、（ｂ）は（ａ）の場合のＦＥＴのドレイン電流を示す図であり、（ｃ）は（ａ）の場合のＦＥＴのゲートソース間電圧を示す図である。（ａ）は図１３の場合のＦＥＴの電圧－電流特性と電流制御部の電圧－電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。（ａ）はＬＥＤ照明装置１１０において漏れ電流が生じていない場合のＦＥＴの電圧－電流特性を示す図であり、（ｂ）は（ａ）の場合のＦＥＴのドレイン電流を示す図であり、（ｃ）は（ａ）の場合のＦＥＴのゲートソース間電圧を示す図である。（ａ）は図１５の場合のＦＥＴの電圧－電流特性と電流制御部の電圧－電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。更に他のＬＥＤ照明装置２１０の回路ブロック図である。（ａ）はＬＥＤ照明装置２１０が有するＦＥＴの電圧－電流特性を示す図であり、（ｂ）はＬＥＤ照明装置２１０が有するＦＥＴのドレイン電流を示す図であり、（ｃ）はＬＥＤ照明装置２１０が有するＦＥＴのゲートソース間電圧を示す図である。（ａ）はＬＥＤ照明装置２１０が有するＦＥＴの電圧－電流特性と電流制御部の電圧－電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。（ａ）は更に他のＬＥＤ照明装置３００の回路ブロック図であり、（ｂ）は更に他のＬＥＤ照明装置３１０の回路ブロック図であり、（ｃ）は更に他のＬＥＤ照明装置３２０の回路ブロック図である。（ａ）は図２０（ａ）に示すＬＥＤ照明装置３００のＦＥＴのドレイン電流を示す図であり、（ｂ）は図２０（ｂ）に示すＬＥＤ照明装置３１０のＦＥＴのドレイン電流を示す図であり、（ｃ）は図２０（ｃ）に示すＬＥＤ照明装置３２０のＦＥＴのドレイン電流を示す図である。（ａ）は更に他のＬＥＤ照明装置３３０の回路ブロック図であり、（ｂ）は更に他のＬＥＤ照明装置３４０の回路ブロック図である。（ａ）は図２２（ａ）に示すＬＥＤ照明装置３３０のＦＥＴのドレイン電流を示す図であり、（ｂ）は図２２（ｂ）に示すＬＥＤ照明装置３４０のＦＥＴのドレイン電流を示す図である。更に他のＬＥＤ照明装置４００の回路ブロック図である。図２４に示すＬＥＤ照明装置４００の電流検出抵抗４１０を流れる電流Ｉｓｅｎを示す図である。更に他のＬＥＤ照明装置４２０の回路ブロック図である。更に他のＬＥＤ照明装置４４０の回路ブロック図である。更に他のＬＥＤ照明装置５００の回路ブロック図である。更に他のＬＥＤ照明装置５１０の回路ブロック図である。

　以下図面を参照して、本発明に係るＬＥＤ照明装置、ＬＥＤ駆動回路及びＬＥＤ電流制御回路について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明との均等物に及ぶ点に留意されたい。

　図４は、ＬＥＤ照明装置１００の回路ブロック図である。

　ＬＥＤ照明装置１００は、ＬＥＤ駆動回路１０と、商用交流電源１２とを有する。ＬＥＤ駆動回路１０は、ブリッジ整流器１１と、第１部分ＬＥＤ列１３と、第２部分ＬＥＤ列１４と、バイパス回路１０１と、電流制限回路１０２と、電流検出抵抗１０３とを有する。第１部分ＬＥＤ列１３と、第２部分ＬＥＤ列１４とはそれぞれ、直列接続された複数のＬＥＤを有する。バイパス回路１０１と、電流制限回路１０２と、電流検出抵抗１０３とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。

　ブリッジ整流器１１、商用交流電源１２、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４は、それぞれ、ブリッジ整流器８１、商用交流電源８２、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４に対応する構成を有する。

　バイパス回路１０１は、エンハンス型ＦＥＴであるＦＥＴ１５と、バイパス回路電流制御部１７０とを有する。ＦＥＴ１５のドレインは、第１部分ＬＥＤ列１３と第２部分ＬＥＤ列１４との間に接続されたバイパス電流入力端子である。ＦＥＴ１５のソースは、電流検出抵抗１０３の一方の端子に接続されたバイパス電流出力端子である。

　電流制限回路１０２は、エンハンス型ＦＥＴであるＦＥＴ１６と、電流制限回路電流制御部１８０とを有する。ＦＥＴ１６のドレインは、第２部分ＬＥＤ列１４の最終段のＬＥＤのカソードに接続された制限電流入力端子である。ＦＥＴ１６のソースは、電流検出抵抗１０３の一方の端子に接続された制限電流出力端子である。

　図５は、バイパス回路電流制御部１７０の内部回路の回路ブロック図である。

　バイパス回路電流制御部１７０は、バイパス回路基準電源１７１と、バイパス回路可変電源１７２とを有する。バイパス回路基準電源１７１は、オペアンプ１７１０と、抵抗値がＲ₁₁である第１１抵抗１７１１と、抵抗値がＲ₁₂である第１２抵抗１７１２とを有する。第１２抵抗１７１２は、可変抵抗である。オペアンプ１７１０のプラス入力端子には、１Ｖの電圧が入力される。

　オペアンプ１７１０の出力端子からは、
　Ｖ_ref＝（１＋（Ｒ₁₂／Ｒ₁₁））×１Ｖ
が出力される。

　バイパス回路可変電源１７２は、増幅部１７３と、第１減算部１７４と、第２減算部１７５とを有する。増幅部１７３は、オペアンプ１７３０と、抵抗値がＲ₃₁である第３１抵抗１７３１と、抵抗値がＲ₇₂である第７２抵抗１７３２とを有する。第７２抵抗１７３２は、可変抵抗である。オペアンプ１７３０のプラス入力端子には電流検出抵抗１０３の端子間電圧Ｖ_senが入力される。

　オペアンプ１７３０の出力端子からは、
　Ｖ_sen1＝（１＋（Ｒ₇₂／Ｒ₃₁））×Ｖ_sen
が出力される。ここで、１＋（Ｒ₇₂／Ｒ₃₁）をバイパス回路ゲインｇ_bとすると、
　Ｖ_sen1＝ｇ_b×Ｖ_sen
となる。

　第１減算部１７４は、オペアンプ１７４０と、抵抗値がＲ₄₁である第４１抵抗１７４１と、抵抗値がＲ₄₂である第４２抵抗１７４２と、抵抗値がＲ₄₃である第４３抵抗１７４３と、抵抗値がＲ₄₄である第４４抵抗１７４４とを有する。

　オペアンプ１７４０の出力端子からは、
　Ｖ_40out＝（１＋（Ｒ₄₄／Ｒ₄₃））×
　　　　（（Ｒ₄₂／（Ｒ₄₁＋Ｒ₄₂））Ｖ_sen1－（Ｒ₄₄／（Ｒ₄₃＋Ｒ₄₄））Ｖ_sen）
が出力される。ここで、第４１抵抗１７４１、第４２抵抗１７４２、第４３抵抗１７４３及び第４４抵抗１７４４の抵抗値Ｒ₄₁、Ｒ₄₂、Ｒ₄₃及びＲ₄₄を全て等しくすることにより、
　Ｖ_40out＝Ｖ_sen1－Ｖ_sen
とすることができる。

　第２減算部１７５は、オペアンプ１７５０と、抵抗値がＲ₅₁である第５１抵抗１７５１と、抵抗値がＲ₅₂である第５２抵抗１７５２と、抵抗値がＲ₅₃である第５３抵抗１７５３と、抵抗値がＲ₅₄である第５４抵抗１７５４とを有する。

　オペアンプ１７５０の出力端子からは、
　Ｖ_50out＝（１＋（Ｒ₅₄／Ｒ₅₃））×
　　　　〔（Ｒ₅₂／（Ｒ₅₁＋Ｒ₅₂））Ｖ_ref－（Ｒ₅₄／（Ｒ₅₃＋Ｒ₅₄））Ｖ_40out〕
が出力される。ここで、第５１抵抗１７５１、第５２抵抗１７５２、第５３抵抗１７５３及び第５４抵抗１７５４の抵抗値Ｒ₅₁、Ｒ₅₂、Ｒ₅₃及びＲ₅₄を全て等しくすることにより、
　Ｖ_50out＝Ｖ_ref－Ｖ_40out
　　　＝Ｖ_ref－（Ｖ_sen1－Ｖ_sen）＝（Ｖ_ref－Ｖ_sen1）＋Ｖ_sen
とすることができる。

　Ｖ_50outはＦＥＴ１５のゲート電圧Ｖgであり、ＦＥＴ１５のソース電圧Ｖｓは電流検出抵抗１０３の端子間電圧Ｖ_senである。したがって、ＦＥＴ１５のゲートソース間電圧Ｖｇｓは、
　Ｖｇｓ＝Ｖｇ－Ｖｓ
　　　　＝Ｖ_50out－Ｖ_sen
　　　　＝（Ｖ_ref－Ｖ_sen1）＋Ｖ_sen－Ｖ_sen
　　　　＝Ｖ_ref－Ｖ_sen1
　　　　＝Ｖ_ref－ｇ_b×Ｖ_sen
となる。

　図４に示されたバイパス回路基準電源１７１のマイナス端子は電流検出抵抗の一端に接続し、その電圧はＶ_senであった。図４に示されたバイパス回路基準電源１７１は、プラス端子とマイナス端子の間の電圧がＶ_refであり、プラス端子の電圧は、（Ｖ_ref＋Ｖ_sen）となる。このとき、バイバス回路可変電源１７２のマイナス端子からは、プラス端子の電圧から、プラス入力端子（図では左上側の端子）の電圧にゲインｇｂを掛けた値を引いた電圧（Ｖ_ref＋Ｖ_sen－ｇ_b×Ｖ_sen）が出力される。

　一方、図５に示されたバイパス回路基準電源１７１には、電圧Ｖ_senが入力しておらず、オペアンプ１８１０の出力はＶ_refである。しかしながら、図５に示されたバイパス可変電源１７２の出力（Ｖ_50out＝Ｖ_ref－ｇ_b×Ｖ_sen＋Ｖ_sen）は、図４に示されたバイパス可変電源１７２の出力と一致する。

　すなわち、図４に示されたバイパス回路基準電源１７１と図５に示されたバイパス回路基準電源１７１とは完全に一致しているというわけではない。図４に示されたバイパス回路基準電源１７１の機能の一部（電圧Ｖ_refを電圧Ｖ_senだけシフトする）が、図５に示されたバイバス回路可変電源１７２に含まれている。具体的には、図５のバイバス回路可変電源１７２において、電圧Ｖ_senが入力する第４３抵抗Ｒ４３の一端が、図４に示されたバイパス回路基準電源１７１のマイナス端子に相当する。

　図６は、電流制限回路電流制御部１８０の内部回路の回路ブロック図である。

　電流制限回路電流制御部１８０は、電流制限回路基準電源１８１と、電流制限回路可変電源１８２とを有する。電流制限回路基準電源１８１は、バイパス回路基準電源１７１と同一の構成を有する。なお、図５と同様に、図６に示された電流制限回路電流制御部１８０と図４に示された電流制限回路電流制御部１８０とは完全には一致していないが、図４と図６とでＦＥＴ１６に印加されるゲート電圧Ｖｇは等しい。

　オペアンプ１８１０の出力端子からは、オペアンプ１７１０と同様に、
　Ｖ_ref＝（１＋（Ｒ₁₂／Ｒ₁₁））×１Ｖ
が出力される。

　電流制限回路可変電源１８２は、増幅部１８３と、第１減算部１８４と、第２減算部１８５とを有する。第１減算部１８４は、バイパス回路可変電源１７２の第１減算部１７４と同一の構成を有し、第２減算部１８５は、バイパス回路可変電源１７２の第２減算部１７５と同一の構成を有する。

　増幅部１８３は、オペアンプ１８３０と、抵抗値がＲ₃₁である第３１抵抗１８３１と、抵抗値がＲ₈₂である第８２抵抗１８３２とを有する。第８２抵抗１８３２は、可変抵抗である。オペアンプ１８３０のプラス入力端子には電流検出抵抗１０３の端子間電圧Ｖ_senが入力される。

　オペアンプ１８３０の出力端子からは、
　Ｖ_sen2＝（１＋（Ｒ₈₂／Ｒ₃₁））×Ｖ_sen
が出力される。ここで、１＋（Ｒ₈₂／Ｒ₃₁）を電流制限回路ゲインｇ_cとすると、
　Ｖ_sen2＝ｇ_c×Ｖ_sen
となる。

　第１減算部１８４の構成は前述した図５に示す第１減算部１７４と同様の構成であるので、オペアンプ１８４０の出力端子からは、
　Ｖ_40out＝（１＋（Ｒ₄₄／Ｒ₄₃））×
　　　　（（Ｒ₄₂／（Ｒ₄₁＋Ｒ₄₂））Ｖ_sen2－（Ｒ₄₄／（Ｒ₄₃＋Ｒ₄₄））Ｖ_sen）
が出力される。ここで、第４１抵抗１８４１、第４２抵抗１８４２、第４３抵抗１８４３及び第４４抵抗１８４４の抵抗値Ｒ₄₁、Ｒ₄₂、Ｒ₄₃及びＲ₄₄を全て等しくすることにより、
　Ｖ_40out＝Ｖ_sen2－Ｖ_sen
とすることができる。

　第２減算部１８５の構成は前述した図５に示す第２減算部１８４と同様の構成であるので、オペアンプ１８５０の出力端子からは、
　Ｖ_50out＝（１＋（Ｒ₅₄／Ｒ₅₃））×
　　　　〔（Ｒ₅₂／（Ｒ₅₁＋Ｒ₅₂））Ｖ_ref－（Ｒ₅₄／（Ｒ₅₃＋Ｒ₅₄））Ｖ_40out〕
が出力される。ここで、第５１抵抗１８５１、第５２抵抗１８５２、第５３抵抗１８５３及び第５４抵抗１８５４の抵抗値Ｒ₅₁、Ｒ₅₂、Ｒ₅₃及びＲ₅₄を全て等しくすることにより、
　Ｖ_50out＝Ｖ_ref－Ｖ_40out
　　　＝Ｖ_ref－（Ｖ_sen2－Ｖ_sen）＝（Ｖ_ref－Ｖ_sen2）＋Ｖ_sen
とすることができる。

　Ｖ_50outはＦＥＴ１６のゲート電圧Ｖgであり、ＦＥＴ１６のソース電圧Ｖｓは電流検出抵抗１０３の端子間電圧Ｖ_senである。したがって、ＦＥＴ１６のゲートソース間電圧Ｖｇｓは、
　Ｖｇｓ＝Ｖｇ－Ｖｓ
　　　　＝Ｖ_50out－Ｖ_sen
　　　　＝（Ｖ_ref－Ｖ_sen2）＋Ｖ_sen－Ｖ_sen
　　　　＝Ｖ_ref－Ｖ_sen2
　　　　＝Ｖ_ref－ｇ_c×Ｖ_sen
となる。

　バイパス回路可変電源１７２の増幅部１７３と、電流制限回路可変電源１８２の増幅部１８３とでは、第７２抵抗１７３２の抵抗値と、第８２抵抗１８３２の抵抗値とを相違させることにより、ゲインを相違させている。

　図７は、ＬＥＤ照明装置１００が有する各種の特性を示す図である。

　図７（ａ）は、ＦＥＴ１５及び１６のＶｇｓ－Ｉｄ曲線と、増幅部１７３及び１８３で生成される電圧との関係を示す図である。図７（ａ）において、横軸はＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ１５及び１６のドレイン電流Ｉｄを示す。

　図７（ｂ）は、ＦＥＴ１５のドレイン電流Ｉｄ、ＦＥＴ１６のドレイン電流Ｉｄ及びＦＥＴ１５及び１６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図７（ｂ）において、横軸は全波整流波形の１周期分の時間を示し、縦軸はＦＥＴ１５及び１６のドレイン電流Ｉｄを示す。図７（ｂ）において、実線はＦＥＴ１５のドレイン電流Ｉｄを示し、破線はＦＥＴ１６のドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ１５及び１６のドレイン電流の合計の電流を示す。

　図７（ｃ）は、ＦＥＴ１５のゲートソース間電圧Ｖｇｓ及びＦＥＴ１６のゲートソース間電圧Ｖｇｓの経時的変化を示す図である。図７（ｃ）において、横軸は図７（ｂ）の横軸に対応する時間を示し、縦軸はＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓを示す。図７（ｃ）において、実線はＦＥＴ１５のゲートソース間電圧Ｖｇｓを示し、破線はＦＥＴ１６のゲートソース間電圧Ｖｇｓを示す。

　図７（ｃ）に示す期間ｔ１は、印加された電圧が第１部分ＬＥＤ列１３の閾値電圧以下であり、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れていない期間である。図７（ｃ）に示す期間ｔ２は、印加された電圧が第１部分ＬＥＤ列１３の閾値電圧よりも大きく且つ第１部分ＬＥＤ列１３の閾値電圧と第２部分ＬＥＤ列１４の閾値電圧との合計の電圧以下であり、第１部分ＬＥＤ列１３に電流が流れている期間である。図７（ｃ）に示す期間ｔ３は、印加された電圧が第１部分ＬＥＤ列１３の閾値電圧と第２部分ＬＥＤ列１４の閾値電圧との合計の電圧よりも大きくなり、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れている期間である。

　図７（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れていないので、電流検出抵抗１０３にも電流は流れない。電流検出抵抗１０３に電流が流れていないで、図７（ｃ）に示すように、ＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓは共にＶ_refとなる。

　図７（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列１３に電流が流れ且つ第２部分ＬＥＤ列１４に電流が流れていない。期間ｔ２において電流検出抵抗１０３に生じる電位差をＶ_{sen_t2}とすると、ＦＥＴ１５のゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b×Ｖ_{sen_t2}となり、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶ_ref－ｇ_c×Ｖ_{sen_t2}となる。ＦＥＴ１５のゲートソース間電圧ＶｇｓであるＶ_ref－ｇ_b×Ｖ_{sen_t2}は図７（ａ）及び７（ｃ）のＶｇｓ１と等しい。

　図７（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れている。期間ｔ３において電流検出抵抗１０３に生じる電位差をＶ_{sen_t3}とすると、ＦＥＴ１５のゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b×Ｖ_{sen_t3}となり、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶ_ref－ｇ_c×Ｖ_{sen_t3}となる。ＦＥＴ１６のゲートソース間電圧ＶｇｓであるＶ_ref－ｇ_c×Ｖ_{sen_t3}は、図７（ａ）及び７（ｃ）のＶｇｓ２と等しい。ＦＥＴ１５のゲートソース間電圧ＶｇｓであるＶ_ref－ｇ_b×Ｖ_{sen_t3}は、ＦＥＴ１５の閾値電圧よりも小さくなるので、期間ｔ３では、バイパス回路１０１を介して電流は流れない。バイパス回路１０１は、期間ｔ２においてバイパス回路１０１を介して電流検出抵抗１０３に流れていた電流を、期間ｔ３において第２部分ＬＥＤ列１４に向けて流れるように制御する。

　上述した様に、ＬＥＤ照明装置１００では、単一の電流検出抵抗１０３により検出された電流に基づいて、バイパス回路電流制御部１７０及び電流制限回路電流制御部１８０が制御される構成となっている。

　上述した様に、ＦＥＴ１６のゲートソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖ_ref－ｇ_c×Ｖ_senと表すことができる。したがって、電流制限回路１０２では、電流検出素子によって検出された電流情報及び予め定められた第１係数（電流制限回路ゲインｇ_c）に基づいて、第２部分ＬＥＤ列１４を流れる電流が制御されている。また、ＦＥＴ１５のゲートソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖ_ref－ｇ_b×Ｖ_senと表すことができる。したがって、バイパス回路１０１では、電流検出素子によって検出された電流情報及び第１係数とは異なった第２係数（電流制限回路ゲインｇ_b）に基づいて、第１部分ＬＥＤ列１３を流れていた電流が、バイパス回路を介さずに第２部分ＬＥＤ列１４へ向けて流れるように制御されている。

　図８は、他のＬＥＤ照明装置２００の回路ブロック図である。

　ＬＥＤ照明装置２００は、ＬＥＤ駆動回路２０と、商用交流電源２２とを有する。ＬＥＤ駆動回路２０は、ブリッジ整流器２１と、第１部分ＬＥＤ列２３と、第２部分ＬＥＤ列２４と、バイパス回路２０１と、電流制限回路２０２と、電流検出抵抗２０３とを有する。第１部分ＬＥＤ列２３と、第２部分ＬＥＤ列２４とはそれぞれ、直列接続された複数のＬＥＤを有する。バイパス回路２０１と、電流制限回路２０２と、電流検出抵抗２０３とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。

　ブリッジ整流器２１、商用交流電源２２、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４は、それぞれ、ブリッジ整流器８１、商用交流電源８２、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４に対応する構成を有する。

　バイパス回路２０１は、デプレッション型ＦＥＴであるＦＥＴ２５と、バイパス回路電流制御部２７０とを有する。電流制限回路２０２は、デプレッション型ＦＥＴであるＦＥＴ２６と、電流制限回路電流制御部２８０とを有する。

　バイパス回路電流制御部２７０は、バイパス回路基準電源１７１に対応する構成を有さずに、バイパス回路可変電源１７２に対応するバイパス回路可変電源２７２のみを有することがバイパス回路電流制御部１７０と相違する。また、電流制限回路電流制御部２８０は、電流制限回路基準電源１８１に対応する構成を有さずに、電流制限回路可変電源１８２に対応する電流制限回路可変電源２８２のみを有することが電流制限回路電流制御部１８０と相違する。バイパス回路電流制御部２７０及び電流制限回路電流制御部２８０にそれぞれ配置されるＦＥＴ２５及びＦＥＴ２６の閾値電圧は、０Ｖよりも十分に小さいため、ゲート電圧を上昇させなくてもよいので、基準電源は配置されない。

　図９は、ＬＥＤ照明装置２００が有する各種の特性を示す図である。

　図９（ａ）は、ＦＥＴ２５及び２６のＶｇｓ－Ｉｄ曲線と、バイパス回路電流制御部２７０及び電流制限回路電流制御部１８０で生成される電圧との関係を示す図である。図９（ａ）において、横軸はＦＥＴ２５及び２６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ２５及び２６のドレイン電流Ｉｄを示す。

　図９（ｂ）は、ＦＥＴ２５のドレイン電流Ｉｄ、ＦＥＴ２６のドレイン電流Ｉｄ及びＦＥＴ２５及び２６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図９（ｂ）において、横軸は全波整流波形の１周期分の時間を示し、縦軸はＦＥＴ２５及び２６のドレイン電流Ｉｄを示す。図９（ｂ）において、実線はＦＥＴ２５のドレイン電流Ｉｄを示し、破線はＦＥＴ２６のドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ２５及び２６のドレイン電流の合計の電流を示す。

　図９（ｃ）は、ＦＥＴ２５のゲートソース間電圧Ｖｇｓ、ＦＥＴ２６のゲートソース間電圧Ｖｇｓ及び電流検出抵抗２０３の端子間電圧の絶対値の経時的変化を示す図である。図９（ｃ）において、横軸は図７（ｂ）の横軸に対応する時間を示し、縦軸はＦＥＴ２５及び２６のゲートソース間電圧Ｖｇｓ（絶対値）を示す。図９（ｃ）において、実線はＦＥＴ２５のゲートソース間電圧Ｖｇｓの絶対値を示し、破線はＦＥＴ２６のゲートソース間電圧Ｖｇｓの絶対値を示し、一点鎖線は電流検出抵抗２０３の端子間電圧を示す。

　図９（ｃ）に示す期間ｔ１では、印加された電圧が第１部分ＬＥＤ列２３の閾値電圧以下であり、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れていない期間である。図９（ｃ）に示す期間ｔ２では、印加された電圧が第１部分ＬＥＤ列２３の閾値電圧よりも大きく且つ第１部分ＬＥＤ列２３の閾値電圧と第２部分ＬＥＤ列２４の閾値電圧との合計の電圧以下であり、第１部分ＬＥＤ列２３に電流が流れている期間である。図９（ｃ）に示す期間ｔ３では、示される期間は印加された電圧が第１部分ＬＥＤ列２３の閾値電圧と第２部分ＬＥＤ列２４の閾値電圧との合計の電圧よりも大きくなり、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れている期間である。

　図９（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れていないので、電流検出抵抗２０３にも電流は流れない。電流検出抵抗１０３に電流が流れていないので、図９（ｃ）に示すように、ＦＥＴ１５及びＦＥＴ１６のゲートソース間電圧Ｖｇｓは共に０Ｖとなる。

　図９（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列２３に電流が流れ且つ第２部分ＬＥＤ列２４に電流が流れていない。期間ｔ２において電流検出抵抗２０３に生じる電位差をＶ_{sen_t2}とすると、ＦＥＴ２５のゲートソース間電圧Ｖｇｓは－ｇ_b×Ｖ_{sen_t2}となり、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは－ｇ_c×Ｖ_{sen_t2}となる。ＦＥＴ１５のゲートソース間電圧Ｖｇｓである－ｇ_b×Ｖ_{sen_t2}の大きさは図９（ａ）及び９（ｃ）のＶｇｓ１と等しい（図９では絶対値で表示）。

　図９（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れている。期間ｔ３において電流検出抵抗２０３に生じる電位差をＶ_{sen_t3}とすると、ＦＥＴ２５のゲートソース間電圧Ｖｇｓは－ｇ_b×Ｖ_{sen_t3}となり、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは－ｇ_c×Ｖ_{sen_t3}となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓである－ｇ_c×Ｖ_{sen_t3}は、図９（ａ）及び９（ｃ）のＶｇｓ２と等しい（図９では絶対値で表示）。ＦＥＴ２５のゲートソース間電圧Ｖｇｓである－ｇ_b×Ｖ_{sen_t3}は、ＦＥＴ２５の閾値電圧よりも小さくなるので、期間ｔ３では、バイパス回路２０１を介して電流は流れない。バイパス回路２０１は、期間ｔ２においてバイパス回路２０１を介して電流検出抵抗２０３に流れていた電流を、期間ｔ３において第２部分ＬＥＤ列１４に向けて流れるように制御する。

　上述した様に、ＬＥＤ照明装置２００では、単一の電流検出抵抗２０３により検出された電流に基づいて、バイパス回路電流制御部２７０及び電流制限回路電流制御部２８０が制御される構成となっている。

　上述した様に、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは、Ｖｇｓ＝－ｇ_c×Ｖ_senと表すことができる。したがって、電流制限回路２０２では、電流検出素子によって検出された電流情報及び予め定められた第１係数（電流制限回路ゲインｇ_c）に基づいて、第２部分ＬＥＤ列２４を流れる電流が制御されている。また、ＦＥＴ２５のゲートソース間電圧Ｖｇｓは、Ｖｇｓ＝－ｇ_b×Ｖ_senと表すことができる。したがって、バイパス回路２０１では、電流検出素子によって検出された電流情報及び第１係数とは異なった第２係数（電流制限回路ゲインｇ_b）に基づいて、第１部分ＬＥＤ列２３を流れていた電流が、バイパス回路を介さずに第２部分ＬＥＤ列２４へ向けて流れるように制御されている。

　図１０は、更に他のＬＥＤ照明装置１１０の回路ブロック図である。

　ＬＥＤ照明装置１１０は、ＬＥＤ駆動回路１１１と、商用交流電源１２とを有する。ＬＥＤ駆動回路１１１は、バイパス回路１０１に対応する構成を有する第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂを有することがＬＥＤ駆動回路１０と相違する。また、ＬＥＤ照明装置１１０は、ＬＥＤ列が第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４に分割されていることがＬＥＤ１００と相違する。

　第１バイパス回路１０１ａは、エンハンス型ＦＥＴであるＦＥＴ１５ａと、第１バイパス回路電流制御部１７０ａとを有する。第１バイパス回路電流制御部１７０ａは、第１バイパス回路基準電源１７１ａと、第１バイパス回路可変電源１７２ａとを有する。第１バイパス回路可変電源１７２ａのゲインはｇ_b1である。第１バイパス回路１０１ａは、脈流電圧の状態に応じて、第１バイパス回路１０１ａを介して電流検出抵抗１０３に流れていた電流を第２部分ＬＥＤ列１３ｂに向けて流れるように制御する。

　第２バイパス回路１０１ｂは、エンハンス型ＦＥＴであるＦＥＴ１５ｂと、第２バイパス回路電流制御部１７０ｂとを有する。第２バイパス回路電流制御部１７０ｂは、第２バイパス回路基準電源１７１ｂと、第２バイパス回路可変電源１７２ｂとを有する。第２バイパス回路可変電源１７２ｂのゲインはｇ_b2である。第２バイパス回路１０１ｂは、脈流電圧の状態に応じて、第２バイパス回路１０１ｂを介して電流検出抵抗１０３に流れていた電流を第３部分ＬＥＤ列１４に向けて流れるように制御する。

　図１１及び図１２は、ＬＥＤ照明装置１１０が有する各種の特性を示す図である。

　図１１（ａ）は、ＦＥＴ１５ａ、１５ｂ及び１６のＶｇｓ－Ｉｄ曲線と、第１及び第２のバイパス回路電流制御部１７０ａ、１７０ｂ、電流制限回路電流制御部１８０で生成される電圧との関係を示す図である。図１１（ａ）の縦軸及び横軸は、図７（ａ）の縦軸及び横軸にそれぞれ対応する。

　図１１（ｂ）は、ＦＥＴ１５ａのドレイン電流Ｉｄ、ＦＥＴ１５ｂのドレイン電流Ｉｄ、ＦＥＴ１６のドレイン電流Ｉｄ並びにＦＥＴ１５ａ、１５ｂ及び１６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図１１（ｂ）の縦軸及び横軸は、図７（ｂ）の縦軸及び横軸にそれぞれ対応する。図１１（ｂ）において、実線はＦＥＴ１５ａのドレイン電流Ｉｄを示し、破線はＦＥＴ１５ｂのドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ１６のドレイン電流Ｉｄを示す。また、二点鎖線はＦＥＴ１５ａ、１５ｂ及び１６のドレイン電流の合計の電流を示す。

　図１１（ｃ）は、ＦＥＴ１５ａ、１５ｂ及び１６のゲートソース間電圧Ｖｇｓの経時的変化を示す図である。図１１（ｃ）の縦軸及び横軸は、図７（ｃ）の縦軸及び横軸にそれぞれ対応する。図１１（ｃ）において、実線はＦＥＴ１５ａのゲートソース間電圧Ｖｇｓを示し、破線はＦＥＴ１５ｂのゲートソース間電圧Ｖｇｓを示し、一点鎖線はＦＥＴ１６のゲートソース間電圧Ｖｇｓを示す。

　図１１（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れていない期間である。図１１（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列１３ａのみに電流が流れている期間である。図１１（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列１３ａ及び第２部分ＬＥＤ列１３ｂに電流が流れている期間である。また、ｔ４で示される期間は、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れている期間である。

　図１１（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れていないので、電流検出抵抗１０３にも電流は流れない。電流検出抵抗１０３に電流が流れていないで、図１１（ｃ）に示すように、ＦＥＴ１５ａ、１５ｂ及び１６のゲートソース間電圧Ｖｇｓは共にＶ_refとなる。

　図１１（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列１３ａにのみ電流が流れている。期間ｔ２において電流検出抵抗１０３に生じる電位差をＶ_{sen_t2}とすると、ＦＥＴ１５ａのゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b1×Ｖ_{sen_t2}となり、ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b2×Ｖ_{sen_t2}となる。ＦＥＴ１６のゲートソース間電圧Ｖｇｓは、Ｖ_ref－ｇ_c×Ｖ_{sen_t2}となる。ＦＥＴ１５ａのゲートソース間電圧ＶｇｓであるＶ_ref－ｇ_b1×Ｖ_{sen_t2}は、図１１（ａ）及び１１（ｃ）のＶｇｓ１ａと等しい。

　図１１（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列１３ａ及び第２部分ＬＥＤ列１３ｂに電流が流れている。期間ｔ３において電流検出抵抗１０３に生じる電位差をＶ_{sen_t3}とすると、ＦＥＴ１５ａのゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b1×Ｖ_{sen_t3}となり、ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b2×Ｖ_{sen_t3}となる。ＦＥＴ１６のゲートソース間電圧Ｖｇｓは、Ｖ_ref－ｇ_c×Ｖ_{sen_t3}となる。ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓであるＶ_ref－ｇ_b2×Ｖ_{sen_t2}は、図１１（ａ）及び１１（ｃ）のＶｇｓ１ｂと等しい。

　図１１（ｃ）に示す期間ｔ４では、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れている。期間ｔ４において電流検出抵抗１０３に生じる電位差をＶ_{sen_t4}とすると、ＦＥＴ１５ａのゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b1×Ｖ_{sen_t4}となり、ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓはＶ_ref－ｇ_b2×Ｖ_{sen_t4}となる。ＦＥＴ１６のゲートソース間電圧Ｖｇｓは、Ｖ_ref－ｇ_c×Ｖ_{sen_t4}となる。ＦＥＴ１６のゲートソース間電圧ＶｇｓであるＶ_ref－ｇ_c×Ｖ_{sen_t4}は、図１１（ａ）及び１１（ｃ）のＶｇｓ２と等しい。

　図１２（ａ）は、ＦＥＴ１５ａ、１５ｂ及び１６の電圧－電流特性、並びに、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ及び電流制限回路１０２の電流制御部の出力電圧と電流検出抵抗に流れる電流との関係を示す図である。図１２（ｂ）は、図１２（ａ）に示す図の部分拡大図である。図１２（ａ）及び１２（ｂ）それぞれにおいて、横軸はＦＥＴ１５ａ、１５ｂ及び１６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ１５ａ、１５ｂ及び１６のドレイン電流を示す。図１２（ａ）及び１２（ｂ）それぞれにおいて、実線はＦＥＴ１５ａ、１５ｂ及び１６の電圧－電流特性を示し、破線は第１バイパス回路電流制御部１７０ａの出力電圧と電流検出抵抗に流れる電流の関係を示す。また、一点鎖線は第２バイパス回路電流制御部１７０ｂの出力電圧と電流検出抵抗に流れる電流の関係を示し、二点鎖線は電流制限回路電流制御部１８０の出力電圧と電流検出抵抗に流れる電流の関係を示す。

　図１２（ａ）及び図１２（ｂ）は、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ又は電流制限回路１０２が、それぞれ単独で動作している場合の動作点を示している。それぞれの出力電圧とは、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ又は電流制限回路１０２が単独に動作しているときのＦＥＴ１５ａ、１５ｂ、１６のゲートソース間電圧Ｖｇｓに相当する。電流検出抵抗に流れる電流とは、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ又は電流制限回路１０２が単独に動作しているときのＦＥＴ１５ａ、１５ｂ、１６のドレイン電流Ｉｄに相当する。

　ＦＥＴ１５ａのゲート電圧Ｖｇは、
　Ｖｇ＝Ｖ_ref＋Ｖ_sen－ｇ_b1×Ｒ_s×Ｉｄ
であり、ＦＥＴ１５ａのソース電圧Ｖｓは、
　Ｖｓ＝Ｖ_sen
である。ここで、Ｒ_sは、電流検出抵抗１０３の抵抗値である。

　したがって、ＦＥＴ１５ａのゲートソース間電圧Ｖｇｓ（＝Ｖｇ－Ｖｓ）をＩｄで表すと、
　Ｖｇｓ＝Ｖ_ref－ｇ_b1×Ｒ_s×Ｉｄ
の関係となる。これは、図１２（ａ）の破線に対応する。

　また、ＦＥＴ１５ａにおいてドレイン電流Ｉｄとゲートソース間電圧Ｖｇｓは非線形な関係となり、
　　Ｉｄ＝ｆ（Ｖｇｓ）
と表すことができる。ここで、ｆは関数を示し、図１２（ａ）において実線で示した曲線に相当する。

　動作点は上記の２式を連立することにより得られ、図１２（ａ）では破線と曲線の交点となる。図１１（ｃ）で示した期間ｔ２ではＦＥＴ１５ａだけにドレイン電流Ｉｄが流れ、電流検出抵抗１０３からのフィードバックは、第１バイパス回路１０１ａにのみ有効であるので、第１バイパス回路１０１ａが電流検出抵抗１０３とともに単独動作している状態に等しくなる。

　同様に、ＦＥＴ１５ｂのゲート電圧Ｖｇは、
　Ｖｇ＝Ｖ_ref＋Ｖ_sen－ｇ_b2×Ｒ_s×Ｉｄ
であり、ＦＥＴ１５ａのソース電圧Ｖｓは、
　Ｖｓ＝Ｖ_sen
である。

　したがって、ＦＥＴ１５ｂのゲートソース間Ｖｇｓ（＝Ｖｇ－Ｖｓ）をドレイン電流Ｉｄで表すと、
　Ｖｇｓ＝Ｖ_ref－ｇ_b2×Ｒ_s×Ｉｄｓ
の関係となる。これは、図１２（ａ）の一点鎖線に相当する。

　第２バイパス回路１０１ｂが電流検出抵抗１０３とともに単独動作している状態は、その動作点が一点鎖線と曲線との交点で示され、図１０においてＦＥＴ１５ｂにのみドレイン電流Ｉｄが流れている期間ｔ３（図１１（ｃ）参照）で実現されている。

　ＦＥＴ１６のゲート電圧Ｖｇは、
　Ｖｇ＝Ｖ_ref＋Ｖ_sen－ｇ_c×Ｒ_s×Ｉｄ
であり、ＦＥＴ１６のソース電圧Ｖｓは、
　Ｖｓ＝Ｖ_sen
である。

　したがって、ＦＥＴ１６のゲートソース間電圧Ｖｇｓ（＝Ｖｇ－Ｖｓ）をドレイン電流Ｉｄで表すと、
　Ｖｇｓ＝Ｖ_ref－ｇ_c×Ｒ_s×Ｉｄ
の関係となる。これは、図１２（ａ）の二点鎖線に相当する。

　電流制限回路１０２が電流検出抵抗１０３とともに単独動作している状態は、その動作点が二点鎖線と曲線との交点で示され、図１０においてＦＥＴ１６にのみドレイン電流Ｉｄが流れている期間ｔ４（図１１（ｃ）参照）で実現されている。

　以上のように第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ及び電流制限回路１０２を電流検出抵抗１０３とともに単独で動作させたとき、各回路（１０１ａ、１０１ｂ、１０２）の出力電圧（Ｖｇｓ）と電流検出抵抗１０３に流れる電流（Ｉｄ）との関係を示す直線と、各回路（１０１ａ、１０１ｂ、１０２）に含まれるＦＥＴ（１５ａ、１５ｂ、１６）のゲートソース間電圧－電流特性を示す曲線との交点が、ＦＥＴの動作点となる。また、図１０に示したＬＥＤ照明装置１１０では、図１１（ｃ）で示した期間ｔ２、ｔ３、ｔ４においてそれぞれ第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ及び電流制限回路１０２が単独に動作している状態となる。すなわち、ＦＥＴ（１５ａ、１５ｂ、１６）のゲートソース間電圧－電流特性曲線が知られ、バイパス回路基準電源１７１ａ等の電圧Ｖ_refと電流検出抵抗１０３の抵抗値Ｒ_sが与えられれば、第１バイパス回路可変電源１７２ａ、第２バイパス回路可変電源１７２ｂ及び電流制限回路可変電源１８２のゲインｇ_b1、ｇ_b2及びｇ_cを決定することにより、第１部分ＬＥＤ列１３ａ、第２ＬＥＤ１３ｂ及び第３部分ＬＥＤ列１４に流す電流を決定することができる。

　電圧Ｖ_refやゲインｇ_b1、ｇ_b2、ｇ_cが適切に設定されていれば、第２バイパス回路１０１ｂが定電流動作しているときに第１バイパス回路１０１ａはカットオフしている。同様に電流制限回路１０２が定電流動作しているときには第１、２バイパス回路１０１ａ及び１０１ｂはカットオフしている。しかしながら電圧Ｖ_refやゲインｇ_b1、ｇ_b2、ｇ_cが不適切に設定されていると、例えば電流制限回路１０２が定電流動作しているときに第２バイパス回路１０１ｂに漏れ電流が生じることがある。

　図１３～図１６は、ＬＥＤ照明装置１１０における漏れ電流防止機能を説明するための図である。

　図１３及び１４はＬＥＤ照明装置１１０において漏れ電流が生じている場合の電気特性を示す図であり、図１５及び１６はＬＥＤ照明装置１１０において漏れ電流が生じていない場合の電気特性を示す図である。図１３及び図１５は図１１に対応する図であり、図１４及び１６は図１２に対応する図である。

　図１３～図１６において、商用交流電源１２には、１２０Ｖの振幅を有する交流電圧を印加されており、ＦＥＴ１５ａ、１５ｂ及び１６の閾値電圧は３．８Ｖであり、電流検出抵抗１０３の抵抗値は１Ωである。図１３及び１４において、第１バイパス回路基準電源１７１ａ、第２バイパス回路基準電源１７１ｂ及び電流制限回路基準電源１８１の電圧は、４．１Ｖである。第１バイパス回路可変電源１７２ａのゲインｇ_b1は３．４であり、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は２．５であり、電流制限回路可変電源１８２のゲインｇ_cは２．０である。

　図１５及び１６において、第１バイパス回路基準電源１７１ａ、第２バイパス回路基準電源１７１ｂ及び電流制限回路基準電源１８１の電圧は、８．０Ｖである。第１バイパス回路可変電源１７２ａのゲインｇ_b1は５９．１であり、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は４５．９であり、電流制限回路可変電源１８２のゲインｇ_cは３７．５である。

　図１３（ｃ）に示す期間ｔ２では、ＦＥＴ１５ａに７０ｍＡの電流が流れ、ＦＥＴ１５ｂ及び１６には電流が流れないので合計の電流は７０ｍＡになる。図１３（ｃ）に示す期間ｔ３では、ＦＥＴ１５ｂに９１ｍＡの電流が流れ、ＦＥＴ１５ａ及び１６には電流が流れないので合計の電流は９１ｍＡになる。しかしながら、本条件の場合、前述のようにゲインｇ_c等が不適切に設定されているため図１３（ｅ）に示す期間ｔ４では、バイパス回路１０１ｂに漏れ電流が生じている。このとき、合計の電流は１１２ｍＡであるものの、ＦＥＴ１６に流れる電流は１０４ｍＡであり、ＦＥＴ１５ｂに８ｍＡの電流が流れている。

　第２バイパス回路基準電源１７１ｂの電圧Ｖ_refが４．１、第２バイパス回路可変電源１７２ｂのゲインｇ_b2が２．５、電流検出抵抗１０３に流れる電流が１１２ｍＡ、であるとき、Ｖｇｓ＝Ｖ_ref－ｇ_b2×Ｖ_{sen_t4}の式より、Ｖｇｓ＝４．１Ｖ－２．５×１２２ｍＡ×１Ω＝３．８２Ｖとなる。このため、図１４（ｂ）に示すように、８ｍＡの漏れ電流がＦＥＴ１６ｂを介して流れることになる。

　そこで、第１バイパス回路基準電源１７１ａ、第２バイパス回路基準電源１７１ｂ及び電流制限回路基準電源１８１の電圧、及び第１バイパス回路可変電源１７２ａ、第２バイパス回路可変電源１７２ｂのゲインを変更して、漏れ電流をゼロにする。

　図１５（ｃ）に示す期間ｔ２では、ＦＥＴ１５ａに７０ｍＡの電流が流れ、ＦＥＴ１５ｂ及び１６には電流が流れないので合計の電流は７０ｍＡになる。図１５（ｃ）のに示す間ｔ３では、ＦＥＴ１５ｂに９０ｍＡの電流が流れ、ＦＥＴ１５ａ及び１６には電流が流れないので合計の電流は９０ｍＡになる。図１５（ｃ）に示す期間ｔ４では、ＦＥＴ１６に１１０ｍＡの電流が流れ、ＦＥＴ１５ａ及び１５ｂには電流が流れないので合計の電流は１１０ｍＡになる。

　第２バイパス回路基準電源１７１ｂの電圧Ｖ_refが８．０、第２バイパス回路可変電源１７２ｂのゲインｇ_b2が４５．９、電流検出抵抗１０３に流れる電流が１１０ｍＡ、であるとき、Ｖｇｓ＝Ｖ_ref－ｇ_b2×Ｖ_{sen_t4}の式より、Ｖｇｓ＝８．０Ｖ－４５．９×１１０ｍＡ×１Ω＝２．９５１Ｖとなる。したがって、Ｖｇｓが、ＦＥＴ１５ｂの閾値電圧３．８Ｖよりも低くなるので、漏れ電流がゼロとなる。

　上述した様に、ＬＥＤ照明装置１１０では、単一の電流検出抵抗１０３により検出された電流に基づいて、第１バイパス回路電流制御部１７０ａ、第２バイパス回路電流制御部１７０ｂ、及び電流制限回路電流制御部１８０が制御される構成となっている。

　ＬＥＤ照明装置１１０では、電流検出素子によって検出された電流情報と、予め定められた係数（ゲインｇ_b1、ｇ_b2、ｇ_c）に基づいて、第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂを用いて、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４間での電流の切り換え制御が行われる。

　図１７は、更に他のＬＥＤ照明装置２１０の回路ブロック図である。

　ＬＥＤ照明装置２１０は、ＬＥＤ駆動回路２１１と、商用交流電源２２とを有する。ＬＥＤ駆動回路２１１は、バイパス回路２０１に対応する構成を有する第１バイパス回路２０１ａ及び第２バイパス回路２０１ｂを有することがＬＥＤ駆動回路２０と相違する。また、ＬＥＤ照明装置２１０は、ＬＥＤ列が第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４に分割されていることがＬＥＤ照明装置２００と相違する。

　第１バイパス回路２０１ａは、デプレッション型ＦＥＴであるＦＥＴ２５ａと、第１バイパス回路電流制御部２７０ａとを有する。第１バイパス回路電流制御部２７０ａは、ゲインがｇ_b1である第１バイパス回路可変電源２７２ａを有する。

　第２バイパス回路２０１ｂは、デプレッション型ＦＥＴであるＦＥＴ２５ｂと、第２バイパス回路電流制御部２７０ｂとを有する。第２バイパス回路電流制御部２７０ｂは、ゲインがｇ_b2である第２バイパス回路可変電源２７２ｂを有する。

　図１８及び図１９は、ＬＥＤ照明装置２１０が有する各種の特性を示す図である。

　図１８（ａ）は、ＦＥＴ２５ａ、２５ｂ及び２６のＶｇｓ－Ｉｄ曲線と、増幅部２７３ａ、２７３ｂ及び２８３で生成される電圧との関係を示す図である。図１８（ｂ）は、ＦＥＴ２５ａのドレイン電流Ｉｄ、ＦＥＴ２５ｂのドレイン電流Ｉｄ、ＦＥＴ２６のドレイン電流Ｉｄ並びにＦＥＴ２５ａ、２５ｂ及び１６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図１８（ｃ）は、ＦＥＴ２５ａ、２５ｂ及び２６のゲートソース間電圧Ｖｇｓ（絶対値）の経時的変化を示す図である。

　図１８（ａ）～図１８（ｃ）の縦軸及び横軸は、図９（ａ）～図９（ｃ）の縦軸及び横軸にそれぞれ対応する。図１８（ｂ）において、実線はＦＥＴ２５ａのドレイン電流Ｉｄを示し、破線はＦＥＴ２５ｂのドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ２６のドレイン電流Ｉｄを示す。また、二点鎖線はＦＥＴ２５ａ、２５ｂ及び２６のドレイン電流の合計の電流を示す。図１８（ｃ）において、実線はＦＥＴ２５ａのゲートソース間電圧Ｖｇｓを示し、破線はＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓを示し、一点鎖線はＦＥＴ２６のゲートソース間電圧Ｖｇｓを示す。

　図１８（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れていない期間である。図１８（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列２３ａのみに電流が流れている期間である。図１８（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列２３ａ及び第２部分ＬＥＤ列２３ｂに電流が流れている期間である。図１８（ｃ）に示す期間ｔ４では、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れている期間である。

　図１８（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れていないので、電流検出抵抗２０３にも電流は流れない。電流検出抵抗２０３に電流が流れていないで、図１８（ｃ）に示すように、ＦＥＴ２５ａ、２５ｂ及び２６のゲートソース間電圧Ｖｇｓは共に０Ｖとなる。

　図１８（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列２３ａにのみ電流が流れている。期間ｔ２において電流検出抵抗２０３に生じる電位差をＶ_{sen_t2}とすると、ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓは－ｇ_b1×Ｖ_{sen_t2}となり、ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓは－ｇ_b2×Ｖ_{sen_t2}となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓは、－ｇ_c×Ｖ_{sen_t2}となる。ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓである－ｇ_b1×Ｖ_{sen_t2}は、図１８（ａ）及び１８（ｃ）のＶｇｓ１ａと等しい。

　図１８（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列２３ａ及び第２部分ＬＥＤ列２３ｂに電流が流れている。期間ｔ３において電流検出抵抗２０３に生じる電位差をＶ_{sen_t3}とすると、ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓは－ｇ_b1×Ｖ_{sen_t3}となり、ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓは－ｇ_b2×Ｖ_{sen_t3}となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓは、－ｇ_c×Ｖ_{sen_t3}となる。ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓである－ｇ_b2×Ｖ_{sen_t2}は、図１８（ａ）及び１８（ｃ）のＶｇｓ１ｂと等しい。

　図１８（ｃ）に示す期間ｔ４では、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れている。期間ｔ４において電流検出抵抗２０３に生じる電位差をＶ_{sen_t4}とすると、ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓは－ｇ_b1×Ｖ_{sen_t4}となり、ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓは－ｇ_b2×Ｖ_{sen_t4}となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓは、－ｇ_c×Ｖ_{sen_t4}となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓである－ｇ_c×Ｖ_{sen_t4}は、図１８（ａ）及び１８（ｃ）のＶｇｓ２と等しい。

　図１９（ａ）は、ＦＥＴ２５ａ、２５ｂ及び２６の電圧－電流特性、並びに第１バイパス回路２０１ａ、第２バイパス回路１０１ｂ及び電流制限回路２０２の出力電圧と電流検出抵抗２０３に流れる電流との関係を示す図である。図１９（ｂ）は、図１９（ａ）に示す図の部分拡大図である。図１９（ａ）及び１９（ｂ）それぞれにおいて、横軸はＦＥＴ２５ａ、２５ｂ及び２６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ２５ａ、２５ｂ及び２６のドレイン電流を示す。

　図１９（ａ）及び図１９（ｂ）のそれぞれにおいて、実線は、ＦＥＴ２５ａ、２５ｂ及び２６の電圧－電流特性を示し、破線は第１バイパス回路電流制御部２７０ａの出力電圧（ゲートソース間電圧Ｖｇｓ）と電流検出抵抗２０３に流れる電流の関係を示す。また、一点鎖線は、第２バイパス回路電流制御部２７０ｂの出力電圧（ゲートソース間電圧）と電流検出抵抗２０３に流れる電流との関係を示し、二点鎖線は、電流制限回路電流制御部２７１の出力電圧（ゲートソース間電圧）と電流検出抵抗２０３に流れる電流との関係を示す。

　第１バイパス回路電流制御部２７０ａの電圧－電流特性は、
　Ｖｇｓ＝－ｇ_b1×Ｒ_s×Ｉｄ
の関係となる。ここで、Ｒ_sは電流検出抵抗２０３の抵抗値である。この関係は、図１９（ａ）において破線に相当する。また、ＦＥＴ２５ａにおいて、Ｉｄ＝ｇ（Ｖｇｓ）と表せば（ｇは関数を示す。図１９（ａ）の曲線に相当する。ＦＥＴ２５ｂ、ＦＥＴ２６も同じ関係になる。）、これらの２つの連立した式からＦＥＴ２５ａの動作点が定まる。動作点は、図１９（ａ）において実線で示した曲線と破線の交点であり、ＦＥＴ２５ａのゲートソース間電圧ＶｇｓはＶｇｓ１ａ（図１８参照）となる。

　第２バイパス回路電流制御部２７０ｂの電圧－電流特性は、
　Ｖｇｓ＝－ｇ_b2×Ｒ_s×Ｉｄ
の関係となり、上述のようにしてＦＥＴ２５ｂの動作点が求められる。

　電流制限回路電流制御部２７１の電圧－電流特性は、
　Ｖｇｓ＝－ｇ_c×Ｒ_s×Ｉｄ
の関係となり、上述のようにしてＦＥＴ２６の動作点が求められる。

　以上のように図１９（ａ）で示したように、第１バイパス回路電流制御部２７０ａ、第２バイパス回路電流制御部２７０ｂ及び電流制限回路電流制御部２８０の出力電圧（ゲートソース間電圧）と電流検出抵抗２０３に流れる電流の関係を示す直線と、ＦＥＴの電圧－電流特性の電圧－電流特性曲線との交点が、ＦＥＴの動作点となる。ＦＥＴ（２５ａ、２５ｂ、２６）のゲートソース間電圧－電流特性曲線が知られ、第１バイパス回路可変電源２７２ａ、第２バイパス回路可変電源２７２ｂ及び電流制限回路可変電源２８２のゲインｇ_b1、ｇ_b2及びｇ_cを決定することにより、第１部分ＬＥＤ列２３ａ、第２ＬＥＤ２３ｂ及び第３部分ＬＥＤ列２４に流す電流が決定される。

　上述した様に、ＬＥＤ照明装置２１０では、単一の電流検出抵抗２０３により検出された電流に基づいて、第１バイパス回路電流制御部２７０ａ、第２バイパス回路電流制御部２７０ｂ、及び電流制限回路電流制御部２８０が制御される構成となっている。

　ＬＥＤ照明装置２１０では、電流検出素子によって検出された電流情報と、予め定められた係数（ゲインｇ_b1、ｇ_b2、ｇ_c）に基づいて、第１バイパス回路２０１ａ及び第２バイパス回路２０１ｂを用いて、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４間での電流の切り換え制御が行われる。

　図２０は、２つのバイパス回路及び１つの電流制限回路を有する半導体装置を直列接続した３種類のＬＥＤ照明装置の回路ブロック図である。

　図２０（ａ）に示すＬＥＤ照明装置３００は、ブリッジ整流器１１と、商用交流電源１２と、第１部分ＬＥＤ列１３ａ～第６部分ＬＥＤ列１３ｆと、第１半導体装置３０１と、第２半導体装置３０２とを有する。ブリッジ整流器１１及び商用交流電源１２は、ＬＥＤ照明装置１００が有するものとそれぞれ同一の機能及び構成を有する。また、第１部分ＬＥＤ列１３ａ～第６部分ＬＥＤ列１３ｆはそれぞれ、直列接続されたＬＥＤを有する。

　第１半導体装置３０１は、ＬＥＤ駆動回路１１１と同様に第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂと、電流制限回路１０２と、電流検出抵抗１０３とを有する。第２半導体装置３０２は、電流検出抵抗１０３を有さないことが第１半導体装置３０１と相違する。第１半導体装置３０１と、第２半導体装置３０２とは、第１半導体装置３０１及び第２半導体装置３０２のＦＥＴのソースを互いに接続することにより直列接続されている。

　第１半導体装置３０１の第１バイパス回路１０１ａのＦＥＴのドレインは、第１部分ＬＥＤ列１３ａと第２部分ＬＥＤ列１３ｂとの間に接続される。第１半導体装置３０１の第２バイパス回路１０１ｂのＦＥＴのドレインは、第２部分ＬＥＤ列１３ｂと第３部分ＬＥＤ列１３ｃとの間に接続される。第１半導体装置３０１の電流制限回路１０２のＦＥＴのドレインは、第３部分ＬＥＤ列１３ｃと第４部分ＬＥＤ列１３ｄとの間に接続される。

　第２半導体装置３０２の第１バイパス回路１０１ａのＦＥＴのドレインは、第４部分ＬＥＤ列１３ｄと第５部分ＬＥＤ列１３ｅとの間に接続される。第２半導体装置３０２の第２バイパス回路１０１ｂのＦＥＴのドレインは、第５部分ＬＥＤ列１３ｅと第６部分ＬＥＤ列１３ｆとの間に接続される。第２半導体装置３０２の電流制限回路１０２のＦＥＴのドレインは、第６部分ＬＥＤ列１３ｆの最終段のＬＥＤのカソードに接続される。

　図２０（ｂ）に示すＬＥＤ照明装置３１０は、ＬＥＤ照明装置３００のように第１半導体装置３０１と第２半導体装置３０２とが直列接続されるのではなく、同じ第１半導体装置３０１が２つ直列接続されていることがＬＥＤ照明装置３００と相違する。ＬＥＤ照明装置３１０では、同一の構成を有する２つの第１半導体装置３０１を直列接続することにより、第１部分ＬＥＤ列１３ａ～第６部分ＬＥＤ列１３ｆの電流を制御する回路が形成される。

　図２０（ｃ）に示すＬＥＤ照明装置３２０は、ＬＥＤ照明装置３００のように第１半導体装置３０１と第２半導体装置とが直列接続されるのではなく、第３半導体装置３０３と第４半導体装置３０４とが直列接続されていることがＬＥＤ照明装置３００と相違する。また、ＬＥＤ照明装置３２０とＬＥＤ照明装置３１０は、符号を除き回路図（図２０（ｃ）及び図２０（ｃ））が一致するが、後述するように抵抗値やゲインなどのパラメータが異なる。

　第３半導体装置３０３及び第４半導体装置３０４は、それぞれ、電流検出抵抗１０３の代わりに電流検出抵抗１０３ａ及び電流検出抵抗１０３ｂを有することが第１半導体装置３０１と相違する。電流検出抵抗１０３ａ及び電流検出抵抗１０３ｂは互いに抵抗値が相違する。

　ＬＥＤ照明装置３２０では、電流検出抵抗１０３ａ及び電流検出抵抗１０３ｂの抵抗値を相違させることで、第３半導体装置３０３及び第４半導体装置３０４のバイパス回路及び電流制限回路のゲインを一致させることができる。すなわち、ＬＥＤ照明装置３２０では、第３半導体装置３０３及び第４半導体装置３０４の第１バイパス回路１０１ａのゲインは互いに等しく、第３半導体装置３０３及び第４半導体装置３０４の第２バイパス回路１０１ｂのゲインは互いに等しい。また、第３半導体装置３０３及び第４半導体装置３０４の電流制限回路１０２のゲインは互いに等しい。

　図２１（ａ）～図２１（ｃ）はそれぞれ、ＬＥＤ照明装置３００～３２０のＦＥＴのドレイン電流Ｉｄの一例を示す図である。

　図２１（ａ）～図２１（ｃ）では、ＬＥＤ照明装置３００～３２０のＦＥＴのドレイン電流Ｉｄは同一の波形を有している。一例では、ＬＥＤ照明装置３００～３２０において、商用交流電源１２には、１２０Ｖの振幅を有する交流電圧を印加されており、ＦＥＴの閾値電圧は３．８Ｖであり、基準電源の電圧は４．１Ｖに設定される。

　ＬＥＤ照明装置３００の第１半導体装置３０１において、例えば、第１バイパス回路可変電源１７２ａのゲインｇ_b1は１２に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は８に設定され、電流制限回路可変電源１８２のゲインｇ_cは４に設定される。また、ＬＥＤ照明装置３００の第２半導体装置３０２において、例えば、第１バイパス回路可変電源１７２ａのゲインｇ_b1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は２に設定され、電流制限回路可変電源１８２のゲインｇ_cは１に設定される。さらに、ＬＥＤ照明装置３００の第１半導体装置３０１の電流検出抵抗１０３ｂの抵抗値は１Ωと設定することができる。

　ＬＥＤ照明装置３１０の前段の第１半導体装置３０１において、例えば、第１バイパス回路可変電源１７２ａのゲインｇ_b1は１２に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は８に設定され、電流制限回路可変電源１８２のゲインｇ_cは４に設定される。また、ＬＥＤ照明装置３１０の後段の第１半導体装置３０１において、例えば、第１バイパス回路可変電源１７２ａのゲインｇ_b1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は２に設定され、電流制限回路可変電源１８２のゲインｇ_cは１に設定される。さらに、ＬＥＤ照明装置３１０における、前段及び後段の第１半導体装置３０１の電流検出抵抗１０３の抵抗値は１Ωと設定することができる。

　ＬＥＤ照明装置３２０の第３半導体装置３０３において、例えば、第１バイパス回路可変電源１７２ａのゲインｇ_b1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は２に設定され、電流制限回路可変電源１８２のゲインｇ_cは１に設定される。また、ＬＥＤ照明装置３２０の第４半導体装置３０４において、例えば、第１バイパス回路可変電源１７２ａのゲインｇ_b1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は２に設定され、電流制限回路可変電源１８２のゲインｇ_cは１に設定される。さらに、第３半導体装置３０３の電流検出抵抗１０３ａの抵抗値は４Ωであり、第４半導体装置３０４の電流検出抵抗１０３ｂの抵抗値は１Ωと設定することができる。

　図２２は、２つのバイパス回路及び１つの電流制限回路を有する半導体装置を並列接続した２種類のＬＥＤ照明装置の回路ブロック図である。

　図２２図（ａ）に示すＬＥＤ照明装置３３０は、ブリッジ整流器１１と、商用交流電源１２と、第１部分ＬＥＤ列１３ａ～第３部分ＬＥＤ列１３ｃと、第１半導体装置３０１と、第２半導体装置３０２とを有する。ブリッジ整流器１１及び商用交流電源１２は、ＬＥＤ照明装置１００が有するものとそれぞれ同一の機能及び構成を有する。第１部分ＬＥＤ列１３ａ～第３部分ＬＥＤ列１３ｃはそれぞれ、直列接続されたＬＥＤを有する。第１半導体装置３０１と、第２半導体装置３０２とは、第１半導体装置３０１及び第２半導体装置３０２のＦＥＴのソースを互いに接続することにより並列接続されている。

　第１半導体装置３０１の第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂのＦＥＴのドレインは、第１部分ＬＥＤ列１３ａと第２部分ＬＥＤ列１３ｂとの間に接続される。第１半導体装置３０１の電流制限回路１０２及び第２半導体装置３０２の第１バイパス回路１０１ａのＦＥＴのドレインは、第２部分ＬＥＤ列１３ｂと第３部分ＬＥＤ列１３ｃとの間に接続される。第２半導体装置３０２の第２バイパス回路１０１ｂ及び第２半導体装置３０２の電流制限回路１０２のＦＥＴのドレインは、第３部分ＬＥＤ列１３ｃの最終段のＬＥＤのカソードに接続される。

　図２２（ｂ）に示すＬＥＤ照明装置３４０は、ブリッジ整流器１１と、商用交流電源１２と、第１部分ＬＥＤ列１３ａ～第３部分ＬＥＤ列１３ｃと、並列接続された２つの第１半導体装置３０１とを有する。ブリッジ整流器１１及び商用交流電源１２は、ＬＥＤ照明装置１００が有するものとそれぞれ同一の機能及び構成を有する。また、第１部分ＬＥＤ列１３ａ～第３部分ＬＥＤ列１３ｃはそれぞれ、直列接続されたＬＥＤを有する。２つの第１半導体装置３０１は、２つの第１半導体装置３０１の電流検出抵抗１０３の接地側の端子を互いに接続することにより並列接続される。

　２つの第１半導体装置３０１の第１バイパス回路１０１ａのＦＥＴのドレインは、第１部分ＬＥＤ列１３ａと第２部分ＬＥＤ列１３ｂとの間に接続される。２つの第１半導体装置３０１の第２バイパス回路１０１ｂのＦＥＴのドレインは、第２部分ＬＥＤ列１３ｂと第３部分ＬＥＤ列１３ｃとの間に接続される。２つの第１半導体装置３０１の電流制限回路１０２のＦＥＴのドレインは、第３部分ＬＥＤ列１３ｃの最終段のＬＥＤのカソードに接続される。

　図２３（ａ）及び２３（ｂ）はそれぞれ、ＬＥＤ照明装置３３０及び３４０のＦＥＴのドレイン電流Ｉｄの一例を示す図である。

　図２３（ａ）及び２３（ｂ）では、ＬＥＤ照明装置３３０及び３４０のＦＥＴのドレイン電流Ｉｄは同一の波形を有している。一例では、ＬＥＤ照明装置３３０及び３４０において、商用交流電源１２には、１２０Ｖの振幅を有する交流電圧を印加されており、ＦＥＴの閾値電圧は３．８Ｖであり、基準電源の電圧は４．１Ｖに設定され、電流検出抵抗１０３ｂの抵抗値は１Ωである。

　ＬＥＤ照明装置３３０の第１半導体装置３０１において、第１バイパス回路可変電源１７２ａ及び第２バイパス回路可変電源１７２ｂのゲインｇ_b1及びｇ_b2は８に設定され、電流制限回路可変電源１８２のゲインｇ_cは４に設定される。ＬＥＤ照明装置３３０の第２半導体装置３０２において、第１バイパス回路可変電源１７２ａのゲインｇ_b1は４に設定され、第２バイパス回路可変電源１７２ｂ及び電流制限回路可変電源１８２のゲインｇ_b2及びｇ_cは２に設定される。

　ＬＥＤ照明装置３４０の２つの第１半導体装置３０１において、第１バイパス回路可変電源１７２ａのゲインｇ_b1は１６に設定され、第２バイパス回路可変電源１７２ｂのゲインｇ_b2は８に設定される。また、電流制限回路可変電源１８２のゲインｇ_cは４に設定される。

　ＬＥＤ駆動回路１０、２０、１１１及び２１１は、単一の電流検出抵抗により検出される電圧に基づいてＦＥＴのドレイン電流を制御することができるので、電流検出抵抗で消費される電力を最小限にすることができる。

　また、ＬＥＤ駆動回路１０、２０、１１１及び２１１では、ＦＥＴのゲートソース間電圧を規定するときに使用するバイパス回路ゲイン及び電流制限回路ゲインを適当な値に設定することにより、漏れ電流をなくすことができる。

　また、ＬＥＤ照明装置３００、３１０、３２０、３３０及び３３０では、単一の電流検出抵抗を有する半導体装置によりＬＥＤに印加される電流を制御する制御部が形成される。このため、制御部を形成する複数の半導体装置を直列接続又は並列接続する場合でも、配線の接続関係が複雑になることはない。

　デプレッション型ＦＥＴを有するＬＥＤ駆動回路２０及び２１１では、バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有していないが、バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有する構成を採用してもよい。バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有する構成を採用することにより、電流検出抵抗が検出する電圧とゲインとにより調整可能な範囲が広くなるので、漏れ電流が流れないように設定することがより容易になる。

　図２４は、更に他のＬＥＤ照明装置４００の回路ブロック図である。

　ＬＥＤ照明装置４００は、ＬＥＤ駆動回路４０１と、商用交流電源１２とを有する。ＬＥＤ駆動回路４０１は、ブリッジ整流器１１と、第１部分ＬＥＤ列４０３ａと、第２部分ＬＥＤ列４０３ｂと、第３部分ＬＥＤ列４０３ｃと、第１バイパス回路４０２ａと、第２バイパス回路４０２ｂと、電流制限回路４０２ｃと、電流検出抵抗４１０（＝Ｒ（Ω））とを有する。商用交流電源１２及びブリッジ回路１１は、前述したＬＥＤ装置１００と同様であるので、その説明を省略する。

　第１部分ＬＥＤ列４０３ａと、第２部分ＬＥＤ列４０３ｂと、第３部分ＬＥＤ列４０３ｃとは、それぞれ、直列接続された複数のＬＥＤを有する。第１バイパス回路４０２ａと、第２バイパス回路４０２ｂと、電流制限回路４０２ｃと、電流検出抵抗４１０とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。

　第１バイパス回路４０２ａは、抵抗４０４ａと、エンハンス型ＦＥＴであるＦＥＴ４０５ａ及びＦＥＴ４０６ａと、抵抗４０７ａと、第１可変電源４０８ａとを有する。また、第２バイパス回路４０２ｂは、抵抗４０４ｂと、エンハンス型ＦＥＴであるＦＥＴ４０５ｂ及びＦＥＴ４０６ｂと、抵抗４０７ｂと、第２可変電源４０８ｂとを有する。さらに、電流制限回路４０２ｃは、抵抗４０４ｃと、エンハンス型ＦＥＴであるＦＥＴ４０５ｃ及びＦＥＴ４０６ｃと、抵抗４０７ｃと、第３可変電源４０８ｃとを有する。第１可変電源４０８ａ、第２可変電源４０８ｂ及び第３可変電源４０８ｃは、前述したＬＥＤ装置１００に含まれるバイパス回路可変電源１７２と同様に構成することができるので、その具体的な構成の説明を省略する。

　第１バイパス回路４０２ａの第１可変電源４０８ａは、電流検出抵抗４１０による電圧Ｖｓｅｎの所定倍（ゲインｇａ）の電圧Ｖａ（＝ｇａ×Ｖｓｅｎ）を発生するように構成されている。電流検出抵抗４１０による電圧Ｖｓｅｎが大きくなり、第１可変電源４０８ａが発生する電圧Ｖａが大きくなると、ＦＥＴ４０６ａのゲート電圧が高くなり、ＦＥＴ４０６ａのドレイン電流が増加する。その結果、ＦＥＴ４０５ａのゲート電圧は低くなって、ＦＥＴ４０５ａのドレイン電流が減少する。したがって、電流検出抵抗４１０による電圧Ｖｓｅｎが十分に大きくなれば、ＦＥＴ４０５ａを流れる電流が制限されて、第１バイパス回路４０２ａを流れる電流がゼロとなる。

　一方、電流検出抵抗４１０による電圧Ｖｓｅｎが減少すると、ＦＥＴ４０６ａのゲート電圧が低くなり、ＦＥＴ４０６ａのドレイン電流が減少する。その結果、ＦＥＴ４０５ａのゲート電圧は高くなって、ＦＥＴ４０５ａを流れるドレイン電流が増加する。即ち、ＦＥＴ４０６ａは、第１バイパス回路４０２ａを流れる電流が定電流（＝Ｉｄａ）となるように動作している。

　同様に、第２バイパス回路４０２ｂの第２可変電源４０８ｂは、電流検出抵抗４１０による電圧Ｖｓｅｎの所定倍（ゲインｇｂ）の電圧Ｖｂ（＝ｇｂ×Ｖｓｅｎ）を発生するように構成されており、第１バイパス回路４０１ａと同様に、第２バイパス回路４０２ｂを流れる電流が定電流（＝Ｉｄｂ）となるように動作している。

　また、電流制限回路４０２ｃの第３可変電源４０８ｂは、電流検出抵抗４１０による電圧Ｖｓｅｎの所定倍（ゲインｇｃ）の電圧Ｖｃ（＝ｇｃ×Ｖｓｅｎ）を発生するように構成されている。電流制限回路４０２ｃは、電流制限回路４０２ｃを流れる電流を制限し、電流制限回路４０２ｃを流れる電流が定電流（＝Ｉｄｂ）となるように動作している。上記の様に、第１バイパス回路４０２ａ、第２バイパス回路４０２ｂ、及び電流制限回路４０２ｃは、それぞれ、２つのＦＥＴによって制御されるデュアルＦＥＴタイプの制御方式を採用していると言える。

　ＦＥＴ４０５ａのドレイン電流（Ｉｄａ）は、ＦＥＴ４０６ａの閾値Ｖｔｈａ、第１可変電源４０８ａのゲインｇａ、及び、電流検出抵抗４１０の抵抗値Ｒ（Ω）を用いて、Ｉｄａ＝Ｖｔｈａ／（ｇａ×Ｒ）と表すことができる。同様に、ＦＥＴ４０６ｂの閾値Ｖｔｈｂに対しＦＥＴ４０５ｂのドレイン電流（Ｉｄｂ）＝Ｖｔｈｂ／（ｇｂ×Ｒ）と表すことができ、ＦＥＴ４０６ｃの閾値Ｖｔｈｃに対しＦＥＴ４０５ｃのドレイン電流（Ｉｄｃ）＝Ｖｔｈｃ／（ｇｃ×Ｒ）と表すことができる。

　例えば、ゲインｇａ＝３０、ゲインｇｂ＝１５、及び、ゲインｇｃ＝１０、Ｖｔｈａ＝Ｖｔｈｂ＝Ｖｔｈｃ＝１．５（Ｖ）、Ｒ＝１（Ω）とすると、Ｉｄａ＝５０（ｍＡ）、Ｉｄｂ＝１００（ｍＡ）、Ｉｄｃ＝１５０（ｍＡ）となる。

　このように、ＬＥＤ照明装置４００では、第１可変電源４０８ａのゲインｇａ、第２可変電源４０８ｂのゲインｇｂ、及び、第３可変電源４０８ｂのゲインｇｃを予め所定の値に設定することにより、容易に、各段のバイパス回路及び電流制限回路を流れる定電流値を設定することができる。

　なお、ＬＥＤ照明装置４００は、第１可変電源４０８ａ等のアナログ演算を行う部分で低電圧素子を使用できるという特徴がある。例えば、第１バイパス回路４０２において、ＦＥＴ４０５ａ、４０６ａが数十Ｖの耐圧を必要とするのに対し、ＦＥＴ４０６ａの閾値Ｖｔｈａが数Ｖで良いため、第１可変電源４０８ａに含まれる素子の耐圧も数Ｖにできる。この様な特徴により、ＬＥＤ照明装置４００は、回路を小型化することができる。

　また、ＬＥＤ照明装置４００では、ＦＥＴ４０５ａ、４０５ｂ、４０５ｃのゲートソース間電圧とドレイン電流の関係について詳細な情報を必要としない。すなわち、動作点について、図１２（ａ）に実線で示された曲線のようなものを知る必要がなく、耐圧や最大許容電流などを知っておけば良い。その代り、ＬＥＤ照明装置４００では、ＦＥＴ４０６ａ等の閾値Ｖｔｈａ等を知っておく必要があり、この閾値Ｖｔｈａ等により前述のように動作点を決めることができる。

　図２５は、図２４に示すＬＥＤ照明装置４００の電流検出抵抗４１０を流れる電流Ｉｓｅｎを示す図である。

　図２５の実線は、ＬＥＤ照明装置４００の電流検出抵抗４１０を流れる電流Ｉｓｅｎを示している。図２５に示す期間ｔ１では、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、及び、第３部分ＬＥＤ列４０３ｃの全てに電流が流れない。

　図２５に示す期間ｔ２では、第１部分ＬＥＤ列４０３ａ及び第１バイパス回路４０２ａを介して電流検出抵抗４１０に電流Ｉｓｅｎが流れる。ブリッジ整流器１１の出力電圧が、第１部分ＬＥＤ列４０３ａに含まれる全てのＬＥＤの順方向電圧Ｖｆの和を越えたことにより、第１部分ＬＥＤ列４０３ａに電流が流れる。この期間において、上述した例では、ＦＥＴ４０５ａがＩｄａ＝５０ｍＡの定電流回路として動作しているので、電流Ｉｓｅｎは約５０ｍＡとなる。なお、期間ｔ２では、第２部分ＬＥＤ列４０３ｂ及び第３部分ＬＥＤ列４０３ｃには電流が流れず、また、第２バイパス回路４０２ｂ及び電流制限回路４０２ｃを介しては、電流検出抵抗４１０へ電流は流れない。

　図２５に示す期間ｔ３では、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、及び第２バイパス回路４０２ｂを介して電流検出抵抗４１０に電流Ｉｓｅｎが流れる。ブリッジ整流器１１の出力電圧が、第１部分ＬＥＤ列４０３ａ及び第２部分ＬＥＤ列４０３ｂに含まれる全てのＬＥＤの順方向電圧Ｖｆの和を越えたことにより、第１部分ＬＥＤ列４０３ａ及び第２部分ＬＥＤ列４０３ｂに電流が流れる。この期間において、上述した例では、ＦＥＴ４０５ｂがＩｄｂ＝１００ｍＡの定電流回路として動作しているので、電流Ｉｓｅｎは約１００ｍＡとなる。なお、期間ｔ３では、電流Ｉｓｅｎが増加することによって、第１バイパス回路４０２ａのＦＥＴ４０５ａがカットオフ（バイパス電流を制限）しているので、第１バイパス回路４０２ａを介して電流は流れない。また、期間ｔ３では、第３部分ＬＥＤ列４０３ｃには電流が流れないので、電流制限回路４０２ｃを介して、電流検出抵抗４１０へ電流は流れない。

　図２５に示す期間ｔ４では、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、第３部分ＬＥＤ列４０３ｃ、及び、電流制限回路４０２ｃを介して電流検出抵抗４１０に電流Ｉｓｅｎが流れる。ブリッジ整流器１１の出力電圧が、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、及び、第３部分ＬＥＤ列４０３ｃに含まれる全てのＬＥＤの順方向電圧Ｖｆの和を越えたことにより、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、及び、第３部分ＬＥＤ列４０３ｃに電流が流れる。この期間において、上述した例では、ＦＥＴ４０５ｃがＩｄｃ＝１５０ｍＡの定電流回路として動作しているので、電流Ｉｓｅｎは約１５０ｍＡとなる。なお、期間ｔ４では、電流Ｉｓｅｎが増加することによって、第１バイパス回路４０２ａのＦＥＴ４０５ａ及び第２バイパス回路４０２ｂのＦＥＴ４０５ｂがカットオフ（バイパス電流を制限）しているので、第１バイパス回路４０２ａ及び第２バイパス回路４０２ｂを介しては、電流検出抵抗４１０へ電流は流れない。

　上述した様に、ＬＥＤ照明装置４００では、単一の電流検出抵抗４１０により検出された電流に基づいて、第１バイパス回路４０４ａ、第２バイパス回路４０４ｂ及び電流制限回路４０４ｃが制御される構成となっている。したがって、ＬＥＤ照明装置４００では、電流検出抵抗で消費される電力を最小限にすることができる。

　上述した様に、ＬＥＤ照明装置４００では、例えば、電流検出抵抗４１０によって検出された電流情報及び予め定められた第１係数（第３可変電源４０８ｃのゲインｇｃ）に基づいて、第３部分ＬＥＤ列４０３ｃを流れる電流が制御される。同様に、ＬＥＤ照明装置４００では、例えば、電流検出抵抗４１０によって検出された電流情報及び第１係数とは異なった第２係数（第２可変電源４０８ｂのゲインｇｂ）に基づいて、第２部分ＬＥＤ列４０３ｂを流れていた電流が、第２バイパス回路４０４ｂを介さずに第３部分ＬＥＤ列４０３ｃへ向けて流れるように制御される。

　図２６は、更に他のＬＥＤ照明装置４２０の回路ブロック図である。

　ＬＥＤ照明装置４２０は、ＬＥＤ駆動回路４２１と、商用交流電源１２とを有する。ＬＥＤ駆動回路４２１は、ブリッジ整流器１１と、第１部分ＬＥＤ列４０３ａと、第２部分ＬＥＤ列４０３ｂと、第３部分ＬＥＤ列４０３ｃと、第１バイパス回路４２２ａと、第２バイパス回路４２２ｂと、電流制限回路４２２ｃと、電流検出抵抗４１０（＝Ｒ（Ω））と、基準電源４３１とを有する。前述したＬＥＤ照明装置４００と同様の構成には、同じ番号を付してその説明を省略する。

　図２４に示したＬＥＤ照明装置４００と、図２６に示したＬＥＤ照明装置４２０との差異は、ＬＥＤ照明装置４２０がグランドラインと接続されている低電圧側の基準電源４３１を有し、第１バイパス回路４２２ａのＦＥＴ４０６ａ、第２バイパス回路４２２ｂのＦＥＴ４０６ｂ、及び、電流制限回路４２２ｃのＦＥＴ４０６ｃのそれぞれのドレインへ電圧（例えば、５Ｖ）を供給している点である。

　したがって、ＬＥＤ照明装置４２０でも、ＦＥＴ４０６ａ、４０６ｂ、４０６ｃの閾値Ｖｔｈａ、Ｖｔｈｂ、Ｖｔｈｃを知ったうえで、第１可変電源４０８ａのゲインｇａ、第２可変電源４０８ｂのゲインｇｂ、及び、第３可変電源４０８ｂのゲインｇｃを予め所定の値に設定することにより、容易に、各段のバイパス回路及び電流制限回路を流れる定電流値を設定することができる。また、ＬＥＤ照明装置４２０における電流検出抵抗４１０を流れる電流Ｉｓｅｎは、図２５に実線で示したＬＥＤ照明装置４００おける電流検出抵抗４１０を流れる電流Ｉｓｅｎと同様である。したがって、ＬＥＤ照明装置４２０における第１バイパス回路４０４ａ、第２バイパス回路４０４ｂ、及び電流制限回路４０４ｃの電流切り換え動作についても、ＬＥＤ照明装置４００おけるものと同様である。

　ＬＥＤ照明装置４００では、第１バイパス回路４２２ａ、第２バイパス回路４２２ｂ、及び、電流制限回路４２２ｃに含まれるＦＥＴ４０６ａ、４０６ｂ、４０６ｃと、ＬＥＤ照明装置４００の高圧側のラインとが接続されていた。したがって、ＬＥＤ照明装置４００の実際の電気回路では、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、及び、第３部分ＬＥＤ列４０３ｃが駆動される高電圧側（ＦＥＴ４０５ａ、４０５ｂ、４０５ｃ）と、ＦＥＴ４０６ａ、４０６ｂ、４０６ｃとを分離して配置することができなかった。

　これに対して、ＬＥＤ照明装置４２０では、低電圧側に接続された基準電源４３１を利用し、ＦＥＴ４０６ａ、４０６ｂ、４０６ｃを低電圧で駆動している。そこで、第１バイパス回路４２２ａ、第２バイパス回路４２２ｂ、及び、電流制限回路４２２ｃについて、第１部分ＬＥＤ列４０３ａ、第２部分ＬＥＤ列４０３ｂ、及び、第３部分ＬＥＤ列４０３ｃが駆動される高電圧側（ＦＥＴ４０５ａ、４０５ｂ、４０５ｃ）と、ＦＥＴ４０６ａ、４０６ｂ、４０６ｃ、及び、第１可変電源４０８ａ等の演算部を含む低電圧側とを分離して配置することができる（演算部の低電圧化についてはＬＥＤ照明装置４００における説明を参照）。なお、ＬＥＤ照明装置４２０では、ＦＥＴ４０５ａ、４０５ｂ、４０５ｃの閾値が低電圧でなければならないが、ＦＥＴ４０６ａ、４０６ｂ、４０６ｃに低電圧素子を使用できるというメリットがある。

　図２７は、更に他のＬＥＤ照明装置４４０の回路ブロック図である。

　ＬＥＤ照明装置４４０は、ＬＥＤ駆動回路４４１と、商用交流電源１２とを有する。ＬＥＤ駆動回路４４１は、ブリッジ整流器１１と、第１部分ＬＥＤ列４０３ａと、第２部分ＬＥＤ列４０３ｂと、第３部分ＬＥＤ列４０３ｃと、第１バイパス回路４４２ａと、第２バイパス回路４４２ｂと、電流制限回路４４２ｃと、電流検出抵抗４１０（＝Ｒ（Ω））と、第４可変電源４５１とを有する。前述したＬＥＤ照明装置４００と同様の構成には、同じ番号を付してその説明を省略する。

　図２４に示したＬＥＤ照明装置４００と、図２６に示したＬＥＤ照明装置４２０との差異は、電流検出抵抗４１０による電圧Ｖｓｅｎの所定倍（ゲインｇｄ）の電圧を発生するように構成されている第４可変電源４５１を有している点である。更に、第４可変電源４５１で発生した電圧が電流制限回路４４２ｃの第３可変電源４０８ｃ（ゲインｇｃ）に入力され、第３可変電源４０８ｃで発生した電圧が第２バイパス回路４４２ｂの第２可変電源４０８ｂ（ゲインｇｂ）に入力され、第２可変電源４０８ｂで発生した電圧が第１バイパス回路４４２ａの第１可変電源４０８ａ（ゲインｇａ）に入力されるように構成されている。

　上記の構成によって、電流制限回路４４２ｃのＦＥＴ４０６ｃのゲートに印加される電圧Ｖｃ＝ｇｃ×ｇｄ×Ｖｓｅｎとなり、第２バイパス回路４４２ｂのＦＥＴ４０６ｂのゲートに印加される電圧Ｖｂ＝ｇｂ×ｇｃ×ｇｄ×Ｖｓｅｎとなり、第１バイパス回路４４２ａのＦＥＴ４０６ａのゲートに印加される電圧Ｖａ＝ｇａ×ｇｂ×ｇｃ×ｇｄ×Ｖｓｅｎとなる。即ち、第４可変電源４５１のゲインｇｄを調整するだけで、第１バイパス回路４４２ａ、第２バイパス回路４４２ｂ、及び、電流制限回路４４２ｃのゲインを連動して調整することが可能となる。

　図２４に示したＬＥＤ照明装置４００では、第１バイパス回路４４２ａ、第２バイパス回路４４２ｂ、及び、電流制限回路４４２ｃのゲインを個別に調整することは可能であるが、連動させて調整させることはできなかった。これに対して、ＬＥＤ照明装置４４０では、ＬＥＤの種類によるＶｆのバラツキを調整する場合に、各回路を連動させて調整することが可能となった。

　ＦＥＴ４０５ａのドレイン電流（Ｉｄａ）は、ＦＥＴ４０６ａの閾値Ｖｔｈａ、第１可変電源４０８ａのゲインｇａ、及び、電流検出抵抗４１０の抵抗値Ｒ（Ω）を用いて、Ｉｄａ＝Ｖｔｈａ／（ｇａ×ｇｂ×ｇｃ×ｇｄ×Ｒ）と表すことができる。同様に、ＦＥＴ４０６ｂ、４０６ｃが閾値Ｖｔｈｂ、Ｖｔｈｃであるとき、ＦＥＴ４０５ｂのドレイン電流（Ｉｄｂ）＝Ｖｔｈｂ／（ｇｂ×ｇｃ×ｇｄ×Ｒ）と表すことができ、ＦＥＴ４０５ｃのドレイン電流（Ｉｄｃ）＝Ｖｔｈｃ／（ｇｃ×ｇｄ×Ｒ）と表すことができる。

　例えば、ゲインｇａ＝２、ゲインｇｂ＝３／２、及び、ゲインｇｃ＝１０、ゲインｇｄ＝１、Ｖｔｈａ＝Ｖｔｈｂ＝Ｖｔｈｃ＝１．５（Ｖ）、Ｒ＝１（Ω）とすると、Ｉｄａ＝５０（ｍＡ）、Ｉｄｂ＝１００（ｍＡ）、Ｉｄｃ＝１５０（ｍＡ）となる。しかしながら、第４可変電源４５１のゲインｇｄを調整するだけで、Ｉｄａ、Ｉｄｂ及びＩｄｃを連動させて調整することが可能である。

　例えば、ｇｄを１から１．１に変更すれば、Ｉｄａ＝約４５（ｍＡ）、Ｉｄｂ＝約９０（ｍＡ）、Ｉｄｃ＝約１３６（ｍＡ）となる。ｇｄ＝１．１におけるＬＥＤ照明装置４４０の電流検出抵抗４１０を流れる電流Ｉｓｅｎは、図２５に示す点線に様に表すことができる。また、ｇｄを１から０．９に変更すれば、Ｉｄａ＝約５５（ｍＡ）、Ｉｄｂ＝約１１１（ｍＡ）、Ｉｄｃ＝約１６６（ｍＡ）となる。ｇｄ＝０．９におけるＬＥＤ照明装置４４０の電流検出抵抗４１０を流れる電流Ｉｓｅｎは、図２５に示す一点鎖線の様に表すことができる。すなわち、ＬＥＤ照明装置４４０は、ゲインｇｄを調整することにより、調光も可能となる。

　なお、図２７に示すＬＥＤ照明装置４４０において、ＬＥＤ照明装置４２０と同様に、グランドラインと接続されている低電圧側の基準電源４３１を設け、第１バイパス回路４４２ａのＦＥＴ４０６ａ、第２バイパス回路４４２ｂのＦＥＴ４０６ｂ、及び、電流制限回路４４２ｃのＦＥＴ４０６ｃのそれぞれのドレインへ電圧（例えば、５Ｖ）を供給するようにしても良い。

　図２８は、更に他のＬＥＤ照明装置５００の回路ブロック図である。

　ＬＥＤ照明装置５００は、ＬＥＤ駆動回路５０１と、商用交流電源１２とを有する。ＬＥＤ駆動回路５０１は、ブリッジ整流器１１と、第１部分ＬＥＤ列５０３ａと、第２部分ＬＥＤ列５０３ｂと、第３部分ＬＥＤ列５０３ｃと、第１バイパス回路５０２ａと、第２バイパス回路５０２ｂと、電流制限回路５０２ｃと、電流検出抵抗５１０（＝Ｒ（Ω））と、第４基準電源５１１とを有する。商用交流電源１２及びブリッジ回路１１は、前述したＬＥＤ装置１００と同様であるので、その説明を省略する。

　第１部分ＬＥＤ列５０３ａと、第２部分ＬＥＤ列５０３ｂと、第３部分ＬＥＤ列５０３ｃとは、それぞれ、直列接続された複数のＬＥＤを有する。第１バイパス回路５０２ａと、第２バイパス回路５０２ｂと、電流制限回路５０２ｃと、電流検出抵抗４１０とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。

　第１バイパス回路５０２ａは、エンハンス型ＦＥＴであるＦＥＴ５０４ａ、抵抗５０５ａと、オペアンプ５０６ａと、第１基準電源５０７ａとを有する。また、第２バイパス回路５０２ｂは、エンハンス型ＦＥＴであるＦＥＴ５０４ｂ、抵抗５０５ｂと、オペアンプ５０６ｂと、第２基準電源５０７ｂとを有する。さらに、電流制限回路５０２ｃは、エンハンス型ＦＥＴであるＦＥＴ５０４ｃ、抵抗５０５ｃと、オペアンプ５０６ｃと、第３基準電源５０７ｃとを有する。第１基準電源５０７ａ、第２基準電源５０７ｂ、第３基準電源５０７ｃ、及び第４基準電源５１１は、前述したＬＥＤ装置１００に含まれるバイパス回路基準電源１７１と同様に構成することができるので、その具体的な構成の説明を省略する。

　オペアンプ５０６ａの正電源端子には、第４基準電源５１１からＶｃｃ（例えば、５Ｖ）が供給され、負電源端子は、グランドラインと接続されている。後述するように図２５の期間ｔ２において電流検出抵抗に流れる電流ＩｓｅｎがＦＥＴ５０４ａだけに流れているとき、オペアンプ５０６ａは、ＦＥＴ５０４ａ及び電流検出抵抗５１０とともに負帰還回路を構成する。このとき、オペアンプ５０６ａの非反転入力端子（＋）と反転入力端子（－）はイマジナリショートをしているので、電流検出抵抗５１０による電圧Ｖｓｅｎと第１基準電源５０７ａの出力電圧Ｖａとが同電位となるよう動作する。すなわち、ＦＥＴ５０４ａのドレイン電流が大きくなり、電流検出抵抗５１０による電圧Ｖｓｅｎが第１基準電源５０７ａの出力電圧Ｖａより大きくなると、オペアンプ５０６ａの出力端子電圧が低くなり、ＦＥＴ５０４ａのゲート電圧が低くなって、ＦＥＴ５０４ａのドレイン電流を減少させる。反対にＦＥＴ５０４ａのドレイン電流が小さく、電流検出抵抗５１０による電圧Ｖｓｅｎが第１基準電源５０７ａの出力電圧Ｖａより減少すると、オペアンプ５０６ａの出力端子電圧が高くなり、ＦＥＴ５０４ａのゲート電圧は高くなって、ＦＥＴ５０４ａを流れるドレイン電流を増加させる。即ち、ＦＥＴ５０４ａは、期間ｔ２では第１バイパス回路５０２ａを流れる電流が定電流（＝Ｉｄａ）となるように動作している。

　また、図２５の期間ｔ３のように電流Ｉｓｅｎが第２バイパス回路５０２ｂにも流れるようになると、オペアンプ５０６ａは負帰還回路構成できなくなりコンパレータとして動作するようになる。このとき、電流検出抵抗５１０による電圧Ｖｓｅｎが十分に大きくなれば、オペアンプ５０６ａの出力電圧がグランドレベル近傍になるため、ＦＥＴ５０４ａを流れる電流がカットオフ（制限）されて、第１バイパス回路５０２ａを流れる電流がゼロとなる。

　同様に、第２バイパス回路４０２ｂのオペアンプ５０６ｂは、図２５の期間ｔ３においてＦＥＴ５０４ｂ、第２基準電源５０７ｂ及び電流検出抵抗５１０とともに負帰還回路を構成し、図２５の期間ｔ４等ではコンパレータとして動作する。すなわち、第１バイパス回路５０１ａと同様に、期間ｔ３ではオペアンプ５０６ｂは第２バイパス回路５０２ｂを流れる電流が定電流（＝Ｉｄｂ）となるように動作し、期間ｔ４ではＦＥＴ５０４をカットオフする。なお、期間ｔ３においてオペアンプ５０６ｂ等が負帰還回路を構成するのは、ＦＥＴ５０４ａがカットオフしてからである。

　また、電流制限回路５０２ｃのオペアンプ５０６ｃは、図２５の期間ｔ４においてＦＥＴ５０４ｃ、第３基準電圧源５０７ｃ及び電流検出抵抗５１０とともに負帰還回路を構成する。この結果、オペアンプ５０６ｃは期間ｔ４において電流制限回路５０２ｃを流れる電流が定電流（＝Ｉｄｂ）となるように動作する。なお、オペアンプ５０６ｃは、図２５の期間ｔ１～ｔ３ではコンパレータとして動作し、ハイレベル（第４基準電源５１１の＋側の電圧Ｖｃｃに近傍する電圧）を出力し、ＦＥＴ５０４ｃを導通状態にしているが、第３部分ＬＥＤ列５０３ｃに電流が流れていないので他のオペアンプ５０６ａ、５０６ｂ等に影響を与えない。

　図２５の期間ｔ２におけるＦＥＴ５０４ａのドレイン電流（Ｉｄａ）は、前述のようにオペアンプ５０６ａの非反転入力端子（＋）と反転入力端子（－）がイマジナリショートしているので、第１基準電源５０７ａの出力電圧Ｖａ（Ｖ）が電流検出抵抗５１０の上端の電圧Ｖｓｅｎ（Ｖ）となることから、電流検出抵抗５１０の抵抗値Ｒ（Ω）を用いて、Ｉｄａ＝Ｖａ／Ｒと表すことができる。同様に、図２５の期間ｔ３におけるＦＥＴ５０４ｂのドレイン電流（Ｉｄｂ）は、オペアンプ５０６ｂの非反転入力端子（＋）と反転入力端子（－）がイマジナリショートし、第２基準電源５０７ｂの出力電圧Ｖｂ（Ｖ）と電流検出抵抗５１０の上端の電圧Ｖｓｅｎとが等しくなることから、電流検出抵抗５０１の抵抗値Ｒ（Ω）を用いて、Ｉｄｂ＝Ｖｂ／Ｒと表すことができる。同様に、図２５の期間ｔ４におけるＦＥＴ５０４ｃのドレイン電流（Ｉｄｃ）は、オペアンプ５０６ｃの非反転入力端子（＋）と反転入力端子（－）がイマジナリショートし、第３基準電源５０７ｃの出力電圧Ｖｃ（Ｖ）と電流検出抵抗５１０の上端の電圧Ｖｓｅｎ（Ｖ）が等しくなることから、電流検出抵抗５１０の抵抗値Ｒ（Ω）を用いて、Ｉｄｃ＝Ｖｃ／Ｒと表すことができる。

　例えば、Ｖａ＝０．５（Ｖ）、Ｖｂ＝１（Ｖ）、及び、Ｖｃ＝３（Ｖ）、Ｒ＝１０（Ω）とすると、Ｉｄａ＝５０（ｍＡ）、Ｉｄｂ＝１００（ｍＡ）、Ｉｄｃ＝１５０（ｍＡ）となる。

　このように、ＬＥＤ照明装置５００では、第１基準電源５０７ａの出力電圧Ｖａ、第２基準電源５０７ｂの出力電圧Ｖｂ、及び第３基準電源５０７ｃの出力電圧Ｖｃを予め所定の値に設定することにより、容易に、各段のバイパス回路及び電流制限回路を流れる定電流値を設定することができる。

　ＬＥＤ照明装置５００において、Ｉｄａ＝５０（ｍＡ）、Ｉｄｂ＝１００（ｍＡ）、及びＩｄｃ＝１５０（ｍＡ）となるように設定した場合には、ＬＥＤ照明装置５００の電流検出抵抗５１０を流れる電流Ｉｓｅｎは、図２５に示す実線と同様になる。したがって、以下、図２５に示す実線を利用して、ＬＥＤ照明装置５００の電流検出抵抗５１０を流れる電流Ｉｓｅｎについて説明する。

　図２５に示す期間ｔ１では、第１部分ＬＥＤ列５０３ａ、第２部分ＬＥＤ列５０３ｂ、及び、第３部分ＬＥＤ列５０３ｃの全てに電流が流れない。

　図２５に示す期間ｔ２では、第１部分ＬＥＤ列５０３ａ及び第１バイパス回路５０２ａを介して電流検出抵抗５１０に電流Ｉｓｅｎが流れる。ブリッジ整流器１１の出力電圧が、第１部分ＬＥＤ列５０３ａに含まれる全てのＬＥＤの順方向電圧Ｖｆの和を越えたことにより、第１部分ＬＥＤ列５０３ａに電流が流れる。この期間において、上述した例では、ＦＥＴ５０４ａがＩｄａ＝５０ｍＡの定電流回路として動作しているので、電流Ｉｓｅｎは約５０ｍＡとなる。なお、期間ｔ２では、第２部分ＬＥＤ列５０３ｂ及び第３部分ＬＥＤ列５０３ｃには電流が流れず、また、第２バイパス回路５０２ｂ及び電流制限回路５０２ｃを介しても、電流検出抵抗５１０へ電流は流れない。

　図２５に示す期間ｔ３では、第１部分ＬＥＤ列５０３ａ、第２部分ＬＥＤ列５０３ｂ、及び第２バイパス回路５０２ｂを介して電流検出抵抗５１０に電流Ｉｓｅｎが流れる。ブリッジ整流器１１の出力電圧が、第１部分ＬＥＤ列５０３ａ及び第２部分ＬＥＤ列５０３ｂに含まれる全てのＬＥＤの順方向電圧Ｖｆの和を越えたことにより、第１部分ＬＥＤ列５０３ａ及び第２部分ＬＥＤ列５０３ｂに電流が流れる。この期間において、上述した例では、ＦＥＴ５０４ｂがＩｄｂ＝１００ｍＡの定電流回路として動作しているので、電流Ｉｓｅｎは約１００ｍＡとなる。なお、期間ｔ３では、電流Ｉｓｅｎが増加することによって、第１バイパス回路５０２ａのＦＥＴ５０４ａがカットオフ（バイパス電流を制限）しているので、第１バイパス回路５０２ａを介して電流は流れない。また、期間ｔ３では、第３部分ＬＥＤ列５０３ｃには電流が流れず、更に、電流制限回路５０２ｃを介しては、電流検出抵抗５１０へ電流は流れない。

　図２５に示す期間ｔ４で、第１部分ＬＥＤ列５０３ａ、第２部分ＬＥＤ列５０３ｂ、第３部分ＬＥＤ列５０３ｃ、及び、電流制限回路５０２ｃを介して電流検出抵抗５１０に電流Ｉｓｅｎが流れる。ブリッジ整流器１１の出力電圧が、第１部分ＬＥＤ列５０３ａ、第２部分ＬＥＤ列５０３ｂ、及び、第３部分ＬＥＤ列５０３ｃに含まれる全てのＬＥＤの順方向電圧Ｖｆの和を越えたことにより、第１部分ＬＥＤ列５０３ａ、第２部分ＬＥＤ列５０３ｂ、及び、第３部分ＬＥＤ列５０３ｃに電流が流れる。この期間において、上述した例では、ＦＥＴ５０４ｃがＩｄｃ＝１５０ｍＡの定電流回路として動作しているので、電流Ｉｓｅｎは約１５０ｍＡとなる。なお、期間ｔ４では、電流Ｉｓｅｎが増加することによって、第１バイパス回路５０２ａのＦＥＴ５０４ａ及び第２バイパス回路５０２ｂのＦＥＴ５０４ｂがカットオフ（バイパス電流を制限）しているので、第１バイパス回路５０２ａ及び第２バイパス回路５０２ｂを介して、電流検出抵抗５１０へ電流は流れない。

　上述した様に、ＬＥＤ照明装置５００では、単一の電流検出抵抗５１０により検出された電流に基づいて、第１バイパス回路５０２ａ、第２バイパス回路５０２ｂ及び電流制限回路５０２ｃが制御される構成となっている。したがって、ＬＥＤ照明装置５００では、電流検出抵抗で消費される電力を最小限にすることができる。

　上述した様に、ＬＥＤ照明装置５００では、例えば、電流検出抵抗５１０によって検出された電流情報及び予め定められた第１係数（第３基準電源５０７ｃの出力電圧Ｖｃ）に基づいて、第３部分ＬＥＤ列５０３ｃを流れる電流が制御されている。同様に、ＬＥＤ照明装置５００では、例えば、電流検出抵抗５１０によって検出された電流情報及び第１係数とは異なった第２係数（第２基準電源５０７ｂの出力電圧Ｖｂ）に基づいて、第２部分ＬＥＤ列５０３ｂを流れていた電流が、第２バイパス回路５０５ｂを介さずに第３部分ＬＥＤ列５０３ｃへ向けて流れるように制御されている。

　図２９は、更に他のＬＥＤ照明装置５２０の回路ブロック図である。

　ＬＥＤ照明装置５２０は、ＬＥＤ駆動回路５２１と、商用交流電源１２とを有する。ＬＥＤ駆動回路５２１は、ブリッジ整流器１１と、第１部分ＬＥＤ列５０３ａと、第２部分ＬＥＤ列５０３ｂと、第３部分ＬＥＤ列５０３ｃと、第１バイパス回路５２２ａと、第２バイパス回路５２２ｂと、電流制限回路５２２ｃと、電流検出抵抗５１０（＝Ｒ（Ω））と、第４基準電源５１１と、第４可変電源５３１とを有する。前述したＬＥＤ照明装置５００と同様の構成には、同じ番号を付してその説明を省略する。

　図２８に示したＬＥＤ照明装置５００と、図２９に示したＬＥＤ照明装置５２０との差異は、第１可変電源５２７ａ、第２可変電源５２７ｂ、第３可変電源５２７ｃ、及び、第４可変電源５３１を有している点である。更に、第４可変電源５３１の出力電圧Ｖｄが電流制限回路５２２ｃの第３可変電源５２７ｃ（ゲインｇｃ）に入力され、第３可変電源５２７ｃの出力電圧Ｖｃが第２バイパス回路５２２ｂの第２可変電源５２７ｂ（ゲインｇｂ）に入力され、第２可変電源５２７ｂの出力電圧Ｖｂが第１バイパス回路５２２ａの第１可変電源５２７ａ（ゲインｇａ）に入力されるように構成されている。

　上記の構成によって、電流制限回路５２２ｃのオペアンプ５０６ｃの非反転入力端子（＋）に入力される電圧Ｖｃが、Ｖｃ＝ｇｃ×Ｖｄとなる。第２バイパス回路５２２ｂのオペアンプ５０６ｂの非反転入力端子（＋）に入力される電圧Ｖｂが、Ｖｂ＝ｇｂ×ｇｃ×Ｖｄとなる。第１バイパス回路５２２ａのオペアンプ５０６ａの非反転入力端子（＋）に入力される電圧Ｖａが、Ｖａ＝ｇａ×ｇｂ×ｇｃ×Ｖｄとなる。即ち、第４可変電源５３１の出力電圧Ｖｄを調整するだけで、第１バイパス回路５２２ａ、第２バイパス回路５２２ｂ、及び、電流制限回路５２２ｃを連動して調整することが可能となる。

　図２８に示したＬＥＤ照明装置５００では、第１バイパス回路５２２ａ、第２バイパス回路５２２ｂ、及び、電流制限回路５２２ｃを個別に調整することは可能であるが、連動させて調整させることはできなかった。これに対して、ＬＥＤ照明装置５２０では、ＬＥＤの種類によるＶｆのバラツキを調整する場合に、各回路を連動させて調整することが可能となった。

　ＬＥＤ照明装置５００で説明したように、ＬＥＤ照明装置５２０でも図２５の期間ｔ２では、ＦＥＴ５０４ａのドレイン電流（Ｉｄａ）は、オペアンプ５０６ａの非反転入力端子（＋）に入力される電圧Ｖａ（＝ｇａ×ｇｂ×ｇｃ×Ｖｄ）及び電流検出抵抗５１０の抵抗値Ｒ（Ω）を用いて、Ｉｄａ＝ｇａ×ｇｂ×ｇｃ×Ｖｄ／Ｒと表すことができる。同様に、図２５の期間ｔ３におけるＦＥＴ５０４ｂのドレイン電流（Ｉｄｂ）は、Ｉｄｂ＝ｇｂ×ｇｃ×Ｖｄ／Ｒと表すことができ、図２５の期間ｔ４におけるＦＥＴ５０４ｃのドレイン電流（Ｉｄｃ）は、Ｉｄｃ＝ｇｃ×Ｖｄ／Ｒと表すことができる。

　例えば、ゲインｇａ＝１／２、ゲインｇｂ＝２／３、及び、ゲインｇｃ＝１、Ｖｄ＝１．５（Ｖ）、Ｒ＝１０（Ω）とすると、Ｉｄａ＝５０（ｍＡ）、Ｉｄｂ＝１００（ｍＡ）、Ｉｄｃ＝１５０（ｍＡ）となる。しかしながら、第４可変電源５３１の出力電圧Ｖｄを調整するだけで、Ｉｄａ、Ｉｄｂ及びＩｄｃを連動させて調整することが可能である。すなわち、出力電圧Ｖｄの調節で調光も可能になる。

　例えば、Ｖｄを１．５（Ｖ）から１．３５（Ｖ）に変更すれば、Ｉｄａ＝４５（ｍＡ）、Ｉｄｂ＝９０（ｍＡ）、Ｉｄｃ＝１３５（ｍＡ）となる。Ｖｄ＝１．３５（Ｖ）におけるＬＥＤ照明装置５２０の電流検出抵抗５１０を流れる電流Ｉｓｅｎは、図２５に示す点線とほぼ同様に表すことができる。また、Ｖｄを１．５（Ｖ）から１．６５（Ｖ）に変更すれば、Ｉｄａ＝５５（ｍＡ）、Ｉｄｂ＝１１０（ｍＡ）、Ｉｄｃ＝１６５（ｍＡ）となる。Ｖｄ＝１．６５（Ｖ）におけるＬＥＤ照明装置５２０の電流検出抵抗５１０を流れる電流Ｉｓｅｎは、図２５に示す一点鎖線とほぼ同様に表すことができる。

　１０、２０、１１１、２１１、４０１、４２１、４４１、５０１、５２１　　ＬＥＤ駆動回路
　１１、２１　　ブリッジ整流器
　１２、２２　　商用交流電源
　１３、１３ａ、１３ｂ、１４、２３、２３ａ、２３ｂ、２４、４０３ａ、４０３ｂ、４０３ｃ、５０３ａ、５０３ｂ、５０３ｃ　　ＬＥＤ列
　１５、１５ａ、１５ｂ、１６、２５、２５ａ、２５ｂ、２６、４０５ａ、４０５ｂ、４０５ｃ、５０４ａ、５０４ｂ、５０４ｃ　　ＦＥＴ
　１００、１１０、２００、２１０、３００、３１０、３２０、３３０、３４０、４００、４２０、４４０、５００、５２０　　ＬＥＤ照明装置
　１０１、１０１ａ、１０１ｂ、２０１、２０１ａ、２０１ｂ、４０２ａ、４０２ｂ、４２２ａ、４２２ｂ、４４２ａ、４４２ｂ、５０２ａ、５０２ｂ、５２２ａ、５２２ｂ　　バイパス回路
　１０２、２０２、４０２ｃ、４２２ｃ、５０２ｃ、５２２ｃ　　電流制限回路
　１０３、２０３、４１０、５１０　　電流検出抵抗
　１７０、１７０ａ、１７０ｂ、２７０、２７０ａ、２７０ｂ　　バイパス回路電流制御部
　１８０、２８０　　電流制限回路電流制御部
　５０６ａ、５０６ｂ、５０６ｃ　　オペアンプ

Claims

　直列接続された複数のＬＥＤを含む第１部分ＬＥＤ列、及び、直列接続された複数のＬＥＤを含み前記第１部分ＬＥＤ列と直列接続された第２部分ＬＥＤ列を含むＬＥＤ列に脈流電圧が印加されたときに、前記ＬＥＤ列に流れる電流を制御する電流制御回路であって、
　前記第２部分ＬＥＤ列の最終段のＬＥＤのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、前記電流制限回路入力端子及び前記電流制限回路出力端子間を流れるＬＥＤ電流を制限する電流制限回路と、
　前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との間に接続されたバイパス回路入力端子及び前記電流制限回路出力端子と接続されたバイパス回路出力端子を含み、前記バイパス回路入力端子及び前記バイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、
　前記電流制限回路出力端子及び前記バイパス回路出力端子と接続された電流検出素子と、を有し、
　前記電流制限回路は、前記電流検出素子によって検出された電流情報及び予め定められた第１係数に基づいて前記ＬＥＤ電流を制限し、
　前記バイパス回路は、前記脈流電圧の状態に応じて、前記電流検出素子によって検出された前記電流情報及び予め定められた第２係数に基づいて前記バイパス電流を制限して、前記第１部分ＬＥＤ列から前記バイパス回路を介して前記電流検出素子に流れていた電流を、前記バイパス回路を介さずに前記第２部分ＬＥＤ列へ向けて流れるように制御する、
　ことを特徴とするＬＥＤ電流制御回路。
　前記電流制限回路は、前記ＬＥＤ電流の大きさを制限する第１電流制限素子と、前記電流情報及び前記第１係数を使用して前記第１電流制限素子を制御する第１電流制御部と、を有し、
　前記バイパス回路は、前記バイパス電流を制限する第２電流制限素子と、前記電流情報及び前記第２係数を使用して前記第２電流制限素子を制御する第２電流制御部と、を有する、請求項１に記載のＬＥＤ電流制御回路。
　前記第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　前記第１電流制御部は、第１基準電源と、前記電流情報と前記第１係数とを使用して電圧が決定される第１可変電源とを有し、
　前記第２電流制御部は、第２基準電源と、前記電流情報と前記第２係数とを使用して電圧が決定される第２可変電源とを有し、
　前記第１電流制限素子のゲートソース間電圧は、第１基準電源の電圧から第１可変電源の電圧を減算したものであり、前記第２電流制限素子のゲートソース間電圧は、第２基準電源の電圧から第２可変電源の電圧を減算したものである、請求項２に記載のＬＥＤ電流制御回路。
　前記第１係数及び前記第２係数、並びに前記第１基準電源及び前記第２基準電源の電圧はそれぞれ、可変である、請求項３に記載のＬＥＤ電流制御回路。
　前記第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　前記第１電流制御部は、第１電流制御素子の制御用ＦＥＴと、前記電流情報と前記第１係数とを使用して電圧が決定される第１可変電源とを有し、
　前記第２電流制御部は、第２電流制御素子の制御用ＦＥＴと、前記電流情報と前記第２係数とを使用して電圧が決定される第２可変電源とを有し、
　前記第１電流制御素子の制御用ＦＥＴのゲートソース間電圧は、前記第１可変電源の電圧に基づいて決定され、前記第２電流制御素子の制御用ＦＥＴのゲートソース間電圧は、前記第２可変電源の電圧に基づいて決定される、請求項２に記載のＬＥＤ電流制御回路。
　前記第１係数及び前記第２係数は可変である、請求項５に記載のＬＥＤ電流制御回路。
　第３基準電源を更に有し、
　前記第１電流制御素子の制御用ＦＥＴ及び前記第２電流制御素子の制御用ＦＥＴは、前記第３基準電源からの電圧に基づいて動作する、請求項５又は６に記載のＬＥＤ電流制御回路。
　第４基準電源を更に有し、
　前記第１可変電源及び前記第２可変電源の電圧は、前記第４基準電源の電圧にそれぞれ連動して可変される、請求項５～７の何れか一項に記載のＬＥＤ電流制御回路。
　前記第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　前記第１電流制御部は、第１電流制御素子の制御用オペアンプを有し、
　前記第２電流制御部は、第２電流制御素子の制御用オペアンプを有し、
　前記第１電流制御素子の制御用オペアンプの差動入力端子には前記電流情報に対応した電圧及び第１基準電源の電圧が入力され、前記第２電流制御素子の制御用オペアンプの差動入力端子には前記電流情報に対応した電圧及び第２基準電源の電圧が入力され、
　前記第１電流制限素子のゲートソース間電圧は、前記第１電流制御素子の制御用オペアンプの出力に基づいて決定され、前記第２電流制限素子のゲートソース間電圧は、前記第２電流制御素子の制御用オペアンプの出力に基づいて決定される、請求項２に記載のＬＥＤ電流制御回路。
　前記第１係数及び前記第２係数、並びに前記第１基準電源及び前記第２基準電源の電圧はそれぞれ、可変である、請求項９に記載のＬＥＤ電流制御回路。
　前記第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
　前記第１電流制御部は、第１電流制御素子の制御用オペアンプを有し、
　前記第２電流制御部は、第２電流制御素子の制御用オペアンプを有し、
　前記第１電流制御素子の制御用オペアンプの差動入力端子には前記電流情報に対応した電圧及び第１可変電源の電圧が入力され、前記第２電流制御素子の制御用オペアンプの差動入力端子には前記電流情報に対応した電圧及び第２可変電源の電圧が入力され、
　前記第１電流制限素子のゲートソース間電圧は、前記第１電流制御素子の制御用オペアンプの出力に基づいて決定され、前記第２電流制限素子のゲートソース間電圧は、前記第２電流制御素子の制御用オペアンプの出力に基づいて決定される、請求項２に記載のＬＥＤ電流制御回路。
　第４基準電源を更に有し、
　前記第１可変電源及び前記第２可変電源の電圧は、前記第４基準電源の電圧にそれぞれ連動して可変される、請求項１１に記載のＬＥＤ電流制御回路。
　第３基準電源を更に有し、
　前記第１電流制御素子の制御用オペアンプ及び前記第２電流制御素子の制御用オペアンプは、前記第３基準電源からの電圧に基づいて動作する、請求項９～１２の何れか一項に記載のＬＥＤ電流制御回路。
　前記ＬＥＤ列は、直列接続された複数のＬＥＤを含み前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との間に直列接続された第３部分ＬＥＤ列を更に有し、前記バイパス回路入力端子は、前記第１部分ＬＥＤ列と前記第３部分ＬＥＤ列との間に接続され、
　前記第２部分ＬＥＤ列と前記第３部分ＬＥＤ列との間に接続された第２バイパス回路入力端子と、前記電流制限回路出力端子に接続された第２バイパス回路出力端子とを有し、前記第２バイパス回路端子入力端子及び前記第２バイパス回路端子出力端子間に流れる第２バイパス電流を制限する第２バイパス回路を更に有し、
　前記第２バイパス回路は、前記脈流電圧の状態に応じて、前記電流検出素子によって検出された前記電流情報と、予め定められた第３係数に基づいて前記第２バイパス電流を制限して、前記第３部分ＬＥＤ列から前記第２バイパス回路を介して前記電流検出素子に流れていた電流を、前記第２バイパス回路を介さずに前記第２部分ＬＥＤ列へ向けて流れるように制御する、請求項１～１３の何れか一項に記載のＬＥＤ電流制御回路。